JP2023111134A - 発振器の製造方法及び発振器 - Google Patents

発振器の製造方法及び発振器 Download PDF

Info

Publication number
JP2023111134A
JP2023111134A JP2022012815A JP2022012815A JP2023111134A JP 2023111134 A JP2023111134 A JP 2023111134A JP 2022012815 A JP2022012815 A JP 2022012815A JP 2022012815 A JP2022012815 A JP 2022012815A JP 2023111134 A JP2023111134 A JP 2023111134A
Authority
JP
Japan
Prior art keywords
oscillator
integrated circuit
circuit
circuit device
container
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022012815A
Other languages
English (en)
Inventor
巨樹 井伊
Masaki Ii
洋佑 板坂
Yosuke Itasaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2022012815A priority Critical patent/JP2023111134A/ja
Priority to US18/161,401 priority patent/US11949380B2/en
Publication of JP2023111134A publication Critical patent/JP2023111134A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/362—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier being a single transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/366—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/04—Constructional details for maintaining temperature constant
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/003—Circuit elements of oscillators
    • H03B2200/0038—Circuit elements of oscillators including a current mirror

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

Figure 2023111134000001
【課題】出力周波数に関する機能が異なる複数種類の発振器を低コストで効率よく製造する製造方法及び発振器を提供する。
【解決手段】発振器の製造方法は、第１の振動子と、前記第１の振動子を発振させる第１の集積回路装置と、を第１の容器に収容して第１の発振器を製造することと、第２の振動子と、第２の振動子を発振させる第２の集積回路装置とを、第２の容器に収容して第２の発振器を製造することと、を備える。第１の集積回路装置は、第１の振動子を発振させて第１の発振信号を出力する第１の発振回路を含み、かつ、ＰＬＬ回路を含まない。第２の集積回路装置は、第２の振動子を発振させて第２の発振信号を出力する第２の発振回路と、第２の発振信号が入力されて第３の発振信号を出力するＰＬＬ回路と、を含む。第１の容器及び第２の容器は、同一種類の容器である。
【選択図】図１９

Description

本発明は、発振器の製造方法及び発振器に関する。
特許文献１には、水晶振動片とＩＣチップとがセラミックパッケージに収容され、当該水晶振動片が、セラミックパッケージ内に接着剤で固定されたマウント台に固定された水晶発振器が記載されている。特許文献１に記載の水晶発振器によれば、マウント台をパッケージ内に固定する位置を変えることにより、大きさの異なる複数種類の水晶振動片及びＩＣチップを共通のパッケージに収容することができるので、水晶振動片及びＩＣチップのサイズに関する設計自由度を向上させることができる。
特開２００９－２３２１５０号公報
しかしながら、特許文献１に記載の方法は、出力周波数に関する機能が異なる複数種類の発振器を低コストで効率よく製造するためには改善の余地がある。
本発明に係る発振器の製造方法の一態様は、
第１の発振器および第２の発振器を含む複数種類の発振器の製造方法であって、
第１の振動子と、前記第１の振動子を発振させる第１の集積回路装置と、を第１の容器に収容して前記第１の発振器を製造することと、
第２の振動子と、前記第２の振動子を発振させる第２の集積回路装置と、を第２の容器に収容して前記第２の発振器を製造することと、を備え、
前記第１の集積回路装置は、前記第１の振動子を発振させて第１の発振信号を出力する第１の発振回路を含み、かつ、ＰＬＬ回路を含まず、
前記第２の集積回路装置は、前記第２の振動子を発振させて第２の発振信号を出力する第２の発振回路と、前記第２の発振信号が入力されて第３の発振信号を出力するＰＬＬ回路と、を含み、
前記第１の容器及び前記第２の容器は、同一種類の容器である。
本発明に係る発振器の一態様は、
複数種類の発振器からなる発振器群に含まれる発振器であって、
第１の振動子と、
前記第１の振動子を発振させる第１の集積回路装置と、
前記第１の振動子及び前記第１の集積回路装置を収容する第１の容器と、
を備え、
前記第１の集積回路装置は、前記第１の振動子を発振させて第１の発振信号を出力する第１の発振回路を含み、かつ、ＰＬＬ回路を含まず、
前記発振器群に含まれる他の発振器は、第２の振動子と、前記第２の振動子を発振させる第２の集積回路装置と、前記第２の振動子及び前記第２の集積回路装置を収容する第２の容器と、を備え、
前記第２の集積回路装置は、前記第２の振動子を発振させて第２の発振信号を出力する第２の発振回路と、前記第２の発振信号が入力されて第３の発振信号を出力するＰＬＬ回
路と、を含み、
前記第１の容器及び前記第２の容器は、同一種類の容器である。
本発明に係る発振器の他の一態様は、
複数種類の発振器からなる発振器群に含まれる発振器であって、
第２の振動子と、
前記第２の振動子を発振させる第２の集積回路装置と、
前記第２の振動子及び前記第２の集積回路装置を収容する第２の容器と、
を備え、
前記第２の集積回路装置は、前記第２の振動子を発振させて第２の発振信号を出力する第２の発振回路と、前記第２の発振信号が入力されて第３の発振信号を出力するＰＬＬ回路と、を含み、
前記発振器群に含まれる他の発振器は、第１の振動子と、前記第１の振動子を発振させる第１の集積回路装置と、前記第１の振動子及び前記第１の集積回路装置を収容する第１の容器と、を備え、
前記第１の集積回路装置は、前記第１の振動子を発振させて第１の発振信号を出力する第１の発振回路を含み、かつ、ＰＬＬ回路を含まず、
前記第１の容器及び前記第２の容器は、同一種類の容器である。
発振器群１の構成を示す図。 第１の発振器の機能ブロック図。 バイアス回路の構成例を示す図。 第１の発振器の発振回路の構成例を示す図。 第１の発振器の温度補償回路の構成例を示す図。 出力回路の構成例を示す図。 不揮発性メモリーに対するデータの書き込み及び読み出しのタイミングチャートの一例を示す図。 第２の発振器の機能ブロック図。 第２の発振器の発振回路の構成例を示す図。 第２の発振器の温度補償回路の構成例を示す図。 ＰＬＬ回路の構成例を示す図。 第１の集積回路装置のレイアウト配置の一例を示す図。 第２の集積回路装置のレイアウト配置の一例を示す図。 周波数温度特性の一例を示す図。 位相ノイズの一例を示す図。 第１の発振器及び第２の発振器の斜視図。 第１の発振器及び第２の発振器の断面図。 第１の容器及び第２の容器に形成された複数の電極を示す平面図。 本実施形態の発振器の製造方法の手順の一例を示すフローチャート図。 図１９の工程Ｓ２の詳細な手順の一例を示すフローチャート図。 図１９の工程Ｓ４の詳細な手順の一例を示すフローチャート図。 第２実施形態における第１の発振器の温度補償回路の構成例を示す図。 第２実施形態における位相ノイズの一例を示す図。 第３実施形態における第１の集積回路装置のレイアウト配置の一例を示す図。
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するもので
はない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
１．第１実施形態
１－１．発振器群
図１は、本実施形態の発振器群１の構成を示す図である。発振器群１は、それぞれ、振動子と集積回路装置とが容器に収容された複数の発振器によって構成される。当該複数の発振器には、第１の発振器２ａ及び第２の発振器２ｂが含まれる。第１の発振器２ａは、第１の振動子５ａと、第１の振動子５ａを発振させる第１の集積回路装置４ａと、第１の振動子５ａ及び第１の集積回路装置４ａを収容する第１の容器３ａと、を備えている。また、第２の発振器２ｂは、第２の振動子５ｂと、第２の振動子５ｂを発振させる第２の集積回路装置４ｂと、第２の振動子５ｂ及び第２の集積回路装置４ｂを収容する第２の容器３ｂと、を備えている。
第１の容器３ａ及び第２の容器３ｂは、同一種類の容器である。具体的には、第１の容器３ａ及び第２の容器３ｂは、製造誤差を無視すると、容器自体の形状、容器に形成された電極や配線パターンの形状、位置、数等が同じである。例えば、第１の容器３ａ及び第２の容器３ｂは、同じ型番のセラミックパッケージであってもよい。
第１の集積回路装置４ａと第２の集積回路装置４ｂとは回路構成が異なり、これにより、第１の発振器２ａと第２の発振器２ｂとは互いに機能が異なる。本実施形態では、第１の集積回路装置４ａは、第１の振動子５ａを発振させて第１の発振信号を出力する第１の発振回路を含み、かつ、ＰＬＬ回路を含まない。一方、第２の集積回路装置４ｂは、第２の振動子５ｂを発振させて第２の発振信号を出力する第２の発振回路と、第２の発振信号が入力されて第３の発振信号を出力するＰＬＬ回路と、を含む。
このように、発振器群１は、それぞれ、振動子と集積回路装置とが同一種類の容器に収容されており、かつ、互いに機能の異なる複数の発振器によって構成される。また、発振器群１を構成する複数の発振器が備える複数の集積回路装置は、集積回路装置群を構成し、第１の集積回路装置４ａ及び第２の集積回路装置４ｂは、集積回路装置群を構成する複数の集積回路装置に含まれる。
１－２．第１の発振器の機能構成
図２は、第１の発振器２ａの機能ブロック図である。図２に示すように、第１の発振器２ａは、第１の振動子５ａと、第１の集積回路装置４ａとを含む。第１の集積回路装置４ａは、外部接続端子として、ＶＤＤ端子、ＶＳＳ端子、ＯＵＴ端子、ＯＥ端子、ＸＩ端子及びＸＯ端子を有している。ＶＤＤ端子、ＶＳＳ端子、ＯＵＴ端子及びＯＥ端子は、第１の発振器２ａの複数の外部端子であるＶＤＤ１端子、ＶＳＳ１端子、ＯＵＴ１端子及びＯＥ１端子とそれぞれ電気的に接続されている。ＸＩ端子は第１の振動子５ａの一端と電気的に接続され、ＸＯ端子は第１の振動子５ａの他端と電気的に接続される。
本実施形態では、第１の集積回路装置４ａは、バイアス回路１１０、発振回路１２０、温度補償回路１３０、出力回路１４０、ロジック回路１５０及び不揮発性メモリー１６０を含む。なお、第１の集積回路装置４ａは、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
バイアス回路１１０は、ＶＤＤ１端子及びＶＤＤ端子を介して外部から供給される電源電圧ＶＤＤと、ＶＳＳ１端子及びＶＳＳ端子を介して外部から供給されるグラウンド電圧ＶＳＳとに基づいて、一定の電源電圧Ｖｒｅｇを生成し、各回路に供給する。また、バイアス回路１１０は、各種の基準電圧を生成し、適宜各回路に供給してもよい。
図３は、バイアス回路１１０の構成例を示す図である。図３の例では、バイアス回路１１０は、バンドギャップリファレンス回路１１１、演算増幅器１１２、抵抗素子１１３、容量素子１１４、Ｎチャンネル型のＭＯＳトランジスター１１５及び抵抗素子１１６，１１７を含む。
バンドギャップリファレンス回路１１１は、シリコンのバンドギャップ電圧を利用して、電源電圧ＶＤＤや温度によらず一定の基準電圧を生成する。
ＭＯＳトランジスター１１５及び抵抗素子１１６，１１７は電源電圧ＶＤＤが供給されるノードとグラウンド電圧ＶＳＳが供給されるノードとの間に直列に接続されている。
演算増幅器１１２の非反転入力端子には、バンドギャップリファレンス回路１１１から出力される基準電圧が入力され、演算増幅器１１２の反転入力端子には、抵抗素子１１６，１１７によって電源電圧ＶＤＤが分圧された電圧が入力される。演算増幅器１１２の出力端子は、抵抗素子１１３を介してＭＯＳトランジスター１１５のゲートと接続されている。
容量素子１１４は、ＭＯＳトランジスター１１５のゲートとグラウンド電圧ＶＳＳが供給されるノードとの間に接続されており、抵抗素子１１３と容量素子１１４により、演算増幅器１１２の出力信号を平滑化するフィルターが構成されている。そして、ＭＯＳトランジスター１１５のドレインの電圧が電源電圧Ｖｒｅｇとして出力される。
図２の説明に戻り、発振回路１２０は、ＸＩ端子及びＸＯ端子を介して第１の振動子５ａの両端と電気的に接続され、第１の振動子５ａを所望の周波数で発振させて発振信号Ｖｏｓｃを出力する。具体的には、発振回路１２０は、第１の振動子５ａから出力される信号がＸＯ端子を介して入力され、当該信号を増幅した信号を、ＸＩ端子を介して第１の振動子５ａに供給する。
図４は、発振回路１２０の構成例を示す図である。図４の例では、発振回路１２０は、Ｐチャンネル型のＭＯＳトランジスター１２１，１２２、Ｎチャンネル型のＭＯＳトランジスター１２３、ＮＰＮ型のバイポーラトランジスター１２４及び可変容量素子１２５，１２６を含む。ＭＯＳトランジスター１２１，１２２はエンハンスメント型であり、ＭＯＳトランジスター１２３はデプレッション型である。
ＭＯＳトランジスター１２１のゲートは、ＭＯＳトランジスター１２１のドレイン、ＭＯＳトランジスター１２２のゲート及びＭＯＳトランジスター１２３のドレインと電気的に接続されている。ＭＯＳトランジスター１２１のソース及びＭＯＳトランジスター１２２のソースには電源電圧Ｖｒｅｇが供給される。ＭＯＳトランジスター１２３のゲート及びソースは接地されており、グラウンド電圧ＶＳＳが供給される。ＭＯＳトランジスター１２２のドレインは、バイポーラトランジスター１２４のコレクター、可変容量素子１２６の一端及びＸＩ端子と電気的に接続されている。バイポーラトランジスター１２４のベースは、可変容量素子１２５の一端及びＸＯ端子と電気的に接続されている。バイポーラトランジスター１２４のエミッター、可変容量素子１２５の他端及び可変容量素子１２６の他端は接地されており、グラウンド電圧ＶＳＳが供給される。可変容量素子１２５，１２６の各容量値は温度補償信号Ｖｃｍｐの電圧に応じて変化する。
このように構成されている発振回路１２０では、ＭＯＳトランジスター１２２のドレインに一定の電流Ｉｒｅｆが流れ、バイポーラトランジスター１２４は、電流Ｉｒｅｆが供給されて増幅動作を行う。そして、バイポーラトランジスター１２４のコレクターの信号が発振信号Ｖｏｓｃとして出力される。すなわち、バイポーラトランジスター１２４は、
第１の振動子５ａからの信号を増幅して発振信号Ｖｏｓｃを出力する増幅回路１２８を構成する。また、ＭＯＳトランジスター１２１，１２２，１２３は、増幅回路１２８に電流Ｉｒｅｆを供給する電流源１２７を構成する。そして、可変容量素子１２５，１２６は、第１の振動子５ａの負荷容量として機能し、発振信号Ｖｏｓｃの周波数は可変容量素子１２５，１２６の容量値に応じた周波数となる。
図２の説明に戻り、第１の集積回路装置４ａは、温度補償回路１３０を動作させるか否かを設定可能であってもよい。温度補償回路１３０は、温度補償機能設定ビットｃｍｐＥＮによって温度補償機能が有効に設定されている場合は、第１の振動子５ａの周波数温度特性に応じた温度補償データｃｍｐＤＴに基づいて、発振回路１２０から出力される発振信号Ｖｏｓｃの周波数温度特性を補償するための温度補償信号Ｖｃｍｐを生成し、発振回路１２０に出力する。温度補償データｃｍｐＤＴは、例えば、第１の振動子５ａの周波数温度特性を補償する温度補償関数の各次数の係数値を含む。また、温度補償回路１３０は、温度補償機能設定ビットｃｍｐＥＮによって温度補償機能が無効に設定されている場合は、動作を停止し、消費電流が低減される。温度補償データｃｍｐＤＴは、第１の発振器２ａの製造工程において生成され、温度補償機能設定ビットｃｍｐＥＮとともに不揮発性メモリー１６０に書き込まれる。第１の発振器２ａの動作時には、不揮発性メモリー１６０に記憶されている温度補償機能設定ビットｃｍｐＥＮ及び温度補償データｃｍｐＤＴは、ロジック回路１５０を介して温度補償回路１３０に供給される。
図５は、温度補償回路１３０の構成例を示す図である。図５の例では、温度補償回路１３０は、温度センサー１３１、０次成分発生回路１３２、１次成分発生回路１３３、高次成分発生回路１３４及びＩ／Ｖ変換回路１３５を含む。
温度センサー１３１、０次成分発生回路１３２、１次成分発生回路１３３、高次成分発生回路１３４及びＩ／Ｖ変換回路１３５は、温度補償機能設定ビットｃｍｐＥＮによって温度補償機能が有効に設定されている場合に動作し、温度補償機能設定ビットｃｍｐＥＮによって温度補償機能が無効に設定されている場合は動作を停止する。
温度センサー１３１は、第１の集積回路装置４ａの温度を検出し、温度に応じた電圧の温度信号を出力するものであり、例えば、バンドギャップリファレンス回路の温度特性を利用した回路等で実現される。
０次成分発生回路１３２は、温度補償データｃｍｐＤＴに含まれる０次係数値に基づいて、温度補償関数の０次項に対応する電流信号を出力する。
１次成分発生回路１３３は、温度センサー１３１から出力される温度信号と、温度補償データｃｍｐＤＴに含まれる１次係数値とに基づいて、温度補償関数の１次項に対応する電流信号を出力する。
高次成分発生回路１３４は、温度センサー１３１から出力される温度信号と、温度補償データｃｍｐＤＴに含まれる２次以上の各係数値とに基づいて、温度補償関数の２次以上の各項に対応する電流信号を出力する。例えば、高次成分発生回路１３４は、温度補償関数の２次項から７次項までの各項に対応する電流信号を出力する。
Ｉ／Ｖ変換回路１３５は、０次成分発生回路１３２から出力される電流信号、１次成分発生回路１３３から出力される電流信号及び高次成分発生回路１３４から出力される各電流信号が加算された電流信号を電圧信号に変換する。この電圧信号が温度補償信号Ｖｃｍｐとして出力される。
温度補償信号Ｖｃｍｐにより、発振回路１２０が出力する発振信号Ｖｏｓｃは、所定の温度範囲に含まれる任意の温度においてほぼ一定の周波数となる。
図２の説明に戻り、発振信号Ｖｏｓｃは、出力回路１４０に入力される。出力回路１４０は、ロジック回路１５０から供給される出力イネーブル信号ｏｕｔＥＮがハイレベルのときは、発振信号Ｖｏｓｃに基づく発振信号Ｖｏｕｔを出力し、出力イネーブル信号ｏｕｔＥＮがローレベルのときはグラウンド電圧ＶＳＳの信号またはハイインピーダンスを出力する。例えば、出力回路１４０は、発振信号Ｖｏｓｃを出力設定データｏｕｔＤＴで設定された分周比で分周した発振信号Ｖｏｕｔを出力してもよい。また、出力回路１４０は、出力設定データｏｕｔＤＴで設定された出力タイプの発振信号Ｖｏｕｔを出力してもよい。発振信号Ｖｏｕｔの出力タイプは、例えば、ＣＭＯＳ出力やクリップドサイン出力であってもよい。ＣＭＯＳは、Complementary Metal Oxide Semiconductorの略である。また、出力回路１４０は、出力設定データｏｕｔＤＴで設定された出力能力の発振信号Ｖｏｕｔを出力してもよい。出力設定データｏｕｔＤＴは、第１の発振器２ａの製造工程において、不揮発性メモリー１６０に書き込まれる。第１の発振器２ａの動作時には、不揮発性メモリー１６０に記憶されている出力設定データｏｕｔＤＴは、ロジック回路１５０を介して出力回路１４０に供給される。
図６は、出力回路１４０の構成例を示す図である。図６の例では、出力回路１４０は、波形整形バッファー１４１、分周回路１４２、プリバッファー１４３及び出力バッファー１４４を含む。
波形整形バッファー１４１は、発振回路１２０から出力される発振信号Ｖｏｓｃをバッファリングして矩形波の発振信号を出力する。
分周回路１４２は、波形整形バッファー１４１から出力される発振信号を、出力設定データｏｕｔＤＴで設定された分周比で分周した発振信号を出力する。なお、分周回路１４２は、分周比が１の場合は、波形整形バッファー１４１から出力される発振信号をバッファリングした発振信号を出力する。分周回路１４２から出力される発振信号は、プリバッファー１４３に入力される。
プリバッファー１４３は、分周回路１４２から出力される発振信号をバッファリングした発振信号を出力する。プリバッファー１４３は、出力バッファー１４４の入力電圧レベルに整合させた電圧レベルの発振信号を出力するレベルシフターとしても機能する。
出力バッファー１４４は、プリバッファー１４３から出力される発振信号を、出力設定データｏｕｔＤＴで設定された出力タイプ及び出力能力の発振信号Ｖｏｕｔに変換する。そして、出力バッファー１４４は、出力イネーブル信号ｏｕｔＥＮがハイレベルのときは発振信号Ｖｏｕｔを出力し、出力イネーブル信号ｏｕｔＥＮがローレベルのときはグラウンド電圧ＶＳＳの信号を出力する。
図２の説明の戻り、ロジック回路１５０は、各回路の動作を制御する。具体的には、ロジック回路１５０は、第１の集積回路装置４ａの所定の外部接続端子に入力される制御信号に基づいて、第１の発振器２ａあるいは第１の集積回路装置４ａの動作モードを、外部通信モード及び通常動作モードを含む複数のモードのうちの１つに設定し、設定した動作モードに応じた制御を行う。本実施形態では、ロジック回路１５０は、ＶＤＤ端子への電源電圧ＶＤＤの供給が開始してから所定期間内に、ＯＥ端子から所定のパターンの制御信号が入力された場合に、当該所定期間の経過後に動作モードを外部通信モードに設定する。例えば、ロジック回路１５０は、電源電圧ＶＤＤの供給により第１の振動子５ａが発振を開始して発振が安定したことを検出するまでの期間を当該所定期間としてもよいし、発
振信号Ｖｏｓｃのパルス数をカウントし、カウント値が所定の値に到達したら当該所定期間が経過したと判断してもよい。また、例えば、ロジック回路１５０は、電源電圧ＶＤＤの供給により動作を開始するＲＣ時定数回路の出力信号に基づいて当該所定期間を計測してもよい。
外部通信モードでは、ロジック回路１５０は、ＯＥ端子及びＯＵＴ端子を介してＯＥ１端子及びＯＵＴ１端子と接続される不図示の外部装置とデータ通信を行うことができる。外部装置は、所定の通信規格に従い、ＯＵＴ１端子にシリアルクロック信号を出力し、シリアルクロック信号に同期して、ＯＥ１端子にシリアルデータ信号を出力し、あるいは、ロジック回路１５０からＯＥ端子を介してＯＥ１端子に出力される信号を取得する。ロジック回路１５０は、外部通信モードにおいて、例えばＩ２Ｃバスの規格に準じて、シリアルクロック信号のエッジ毎に、各種のコマンドとしてのシリアルデータ信号をサンプリングする。Ｉ２Ｃは、Inter-Integrated Circuitの略である。そして、ロジック回路１５０は、サンプリングしたコマンドに基づいて、動作モードの設定や、不揮発性メモリー１６０に対するデータの書き込みや読み出し等の処理を行う。なお、本実施形態では、ロジック回路１５０は、例えば、Ｉ２Ｃバス等の２線式バスの通信規格で外部装置と通信を行うが、ＳＰＩバス等の３線式バスあるいは４線式バスの通信規格で外部装置と通信を行ってもよい。ＳＰＩは、Serial Peripheral Interfaceの略である。
例えば、ロジック回路１５０は、外部通信モードにおいて、不揮発性メモリー１６０に対する書き込みコマンドをサンプリングした場合、当該書き込みコマンドで指定された不揮発性メモリー１６０のアドレスに、当該書き込みコマンドで指定されたデータを書き込む。また、ロジック回路１５０は、外部通信モードにおいて、不揮発性メモリー１６０に対する読み出しコマンドをサンプリングした場合、当該読み出しコマンドで指定された不揮発性メモリー１６０のアドレスからデータを読み出し、シリアルデータに変換して出力する。図７に、ＶＤＤ端子への電源電圧ＶＤＤの供給が開始してから外部通信モードに移行した後、外部通信モードにおいて、不揮発性メモリー１６０に対するデータの書き込み及び読み出しが行われる場合のタイミングチャートの一例を示す。
また、例えば、ロジック回路１５０は、外部通信モードにおいて、通常動作モード設定コマンドをサンプリングした場合、動作モードを外部通信モードから通常動作モードに移行させる。通常動作モードでは、ロジック回路１５０は、ＯＥ１端子及びＯＥ端子を介して第１の発振器２ａの外部から入力される信号を、出力イネーブル信号ｏｕｔＥＮとして出力回路１４０に供給する。したがって、通常動作モードでは、ＯＥ１端子に入力される信号に基づいて、ＯＵＴ１端子からの発振信号Ｖｏｕｔの出力が制御される。
なお、ロジック回路１５０は、電源電圧ＶＤＤの供給が開始してから所定期間内に、ＯＥ端子から所定のパターンの信号が入力されない場合には、当該所定期間の経過後に動作モードを外部通信モードに設定せずに、直接、通常動作モードに設定する。
不揮発性メモリー１６０は、各種の情報を記憶するメモリーであり、例えば、ＭＯＮＯＳ型メモリーやＥＥＰＲＯＭ等である。ＭＯＮＯＳはMetal Oxide Nitride Oxide Siliconの略であり、ＥＥＰＲＯＭはElectrically Erasable Programmable Read-Only Memoryの略である。第１の発振器２ａの製造工程において、不揮発性メモリー１６０に、各回路を制御するための各種の情報、例えば、温度補償機能設定ビットｃｍｐＥＮ、温度補償データｃｍｐＤＴ、出力設定データｏｕｔＤＴ等が記憶される。そして、第１の発振器２ａに電源が投入されると、不揮発性メモリー１６０に記憶されている各種の情報はロジック回路１５０が有する不図示のレジスターに転送され、当該レジスターに保存された各種の情報が適宜各回路に供給される。
なお、発振回路１２０は「第１の発振回路」の一例であり、発振回路１２０から出力される発振信号Ｖｏｓｃは「第１の発振信号」の一例である。また、増幅回路１２８は「第１の増幅回路」の一例であり、電流源１２７は「第１の電流源」の一例であり、ＭＯＳトランジスター１２２は「第１のトランジスター」の一例であり、ＭＯＳトランジスター１２２が増幅回路１２８に供給する電流Ｉｒｅｆは「第１の電流」の一例である。また、温度補償回路１３０は「第１の温度補償回路」の一例であり、温度補償回路１３０から出力される温度補償信号Ｖｃｍｐは「第１の温度補償信号」の一例である。
１－３．第２の発振器の機能構成
図８は、第２の発振器２ｂの機能ブロック図である。図８に示すように、第２の発振器２ｂは、第２の振動子５ｂと、第２の集積回路装置４ｂとを含む。第２の集積回路装置４ｂは、第１の集積回路装置４ａと同様、外部接続端子として、ＶＤＤ端子、ＶＳＳ端子、ＯＵＴ端子、ＯＥ端子、ＸＩ端子及びＸＯ端子を有している。ＶＤＤ端子、ＶＳＳ端子、ＯＵＴ端子及びＯＥ端子は、第２の発振器２ｂの複数の外部端子であるＶＤＤ１端子、ＶＳＳ１端子、ＯＵＴ１端子及びＯＥ１端子とそれぞれ電気的に接続されている。ＸＩ端子は第２の振動子５ｂの一端と電気的に接続され、ＸＯ端子は第２の振動子５ｂの他端と電気的に接続される。
本実施形態では、第２の集積回路装置４ｂは、バイアス回路２１０、発振回路２２０、温度補償回路２３０、ＰＬＬ回路２４０、出力回路２５０、ロジック回路２６０及び不揮発性メモリー２７０を含む。なお、第２の集積回路装置４ｂは、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
バイアス回路２１０は、ＶＤＤ１端子及びＶＤＤ端子を介して外部から供給される電源電圧ＶＤＤと、ＶＳＳ１端子及びＶＳＳ端子を介して外部から供給されるグラウンド電圧ＶＳＳとに基づいて、一定の電源電圧Ｖｒｅｇを生成し、各回路に供給する。また、バイアス回路２１０は、各種の基準電圧を生成し、適宜各回路に供給する。バイアス回路２１０の構成例は、図３と同様であるため、その図示及び説明を省略する。
発振回路２２０は、ＸＩ端子及びＸＯ端子を介して第２の振動子５ｂの両端と電気的に接続され、第２の振動子５ｂを所望の周波数で発振させて発振信号Ｖｏｓｃを出力する。具体的には、発振回路２２０は、第２の振動子５ｂから出力される信号がＸＯ端子を介して入力され、当該信号を増幅した信号を、ＸＩ端子を介して第２の振動子５ｂに供給する。
図９は、発振回路２２０の構成例を示す図である。図９の例では、発振回路２２０は、Ｐチャンネル型のＭＯＳトランジスター２２１，２２２、Ｎチャンネル型のＭＯＳトランジスター２２３、ＮＰＮ型のバイポーラトランジスター２２４及び可変容量素子２２５，２２６を含む。ＭＯＳトランジスター２２１，２２２はエンハンスメント型であり、ＭＯＳトランジスター２２３はデプレッション型である。
ＭＯＳトランジスター２２１のゲートは、ＭＯＳトランジスター２２１のドレイン、ＭＯＳトランジスター２２２のゲート及びＭＯＳトランジスター２２３のドレインと電気的に接続されている。ＭＯＳトランジスター２２１のソース及びＭＯＳトランジスター２２２のソースには電源電圧Ｖｒｅｇが供給される。ＭＯＳトランジスター２２３のゲート及びソースは接地されており、グラウンド電圧ＶＳＳが供給される。ＭＯＳトランジスター２２２のドレインは、バイポーラトランジスター２２４のコレクター、可変容量素子２２６の一端及びＸＩ端子と電気的に接続されている。バイポーラトランジスター２２４のベースは、可変容量素子２２５の一端及びＸＯ端子と電気的に接続されている。バイポーラトランジスター２２４のエミッター、可変容量素子２２５の他端及び可変容量素子２２６
の他端は接地されており、グラウンド電圧ＶＳＳが供給される。可変容量素子２２５，２２６の各容量値は温度補償信号Ｖｃｍｐの電圧に応じて変化する。
このように構成されている発振回路２２０では、ＭＯＳトランジスター２２２のドレインに一定の電流Ｉｒｅｆが流れ、バイポーラトランジスター２２４は、電流Ｉｒｅｆが供給されて増幅動作を行う。そして、バイポーラトランジスター２２４のコレクターの信号が発振信号Ｖｏｓｃとして出力される。すなわち、バイポーラトランジスター２２４は、第２の振動子５ｂからの信号を増幅して発振信号Ｖｏｓｃを出力する増幅回路２２８を構成する。また、ＭＯＳトランジスター２２１，２２２，２２３は、増幅回路２２８に電流Ｉｒｅｆを供給する電流源２２７を構成する。そして、可変容量素子２２５，２２６は、第２の振動子５ｂの負荷容量として機能し、発振信号Ｖｏｓｃの周波数は可変容量素子２２５，２２６の容量値に応じた周波数となる。
図８の説明に戻り、温度補償回路２３０は、温度補償機能設定ビットｃｍｐＥＮによって温度補償機能が有効に設定されている場合は、第２の振動子５ｂの周波数温度特性に応じた温度補償データｃｍｐＤＴに基づいて、発振回路２２０から出力される発振信号Ｖｏｓｃの周波数温度特性を補償するための温度補償信号Ｖｃｍｐを生成し、発振回路２２０に出力する。温度補償データｃｍｐＤＴは、例えば、第２の振動子５ｂの周波数温度特性を補償する温度補償関数の各次数の係数値を含む。また、温度補償回路２３０は、温度補償機能設定ビットｃｍｐＥＮによって温度補償機能が無効に設定されている場合は、動作を停止し、消費電流が低減される。温度補償データｃｍｐＤＴは、第２の発振器２ｂの製造工程において生成され、温度補償機能設定ビットｃｍｐＥＮとともに不揮発性メモリー２７０に書き込まれる。第２の発振器２ｂの動作時には、不揮発性メモリー２７０に記憶されている温度補償機能設定ビットｃｍｐＥＮ及び温度補償データｃｍｐＤＴは、ロジック回路２６０を介して温度補償回路２３０に供給される。
図１０は、温度補償回路２３０の構成例を示す図である。図１０の例では、温度補償回路２３０は、温度センサー２３１、０次成分発生回路２３２、１次成分発生回路２３３、３次成分発生回路２３４及びＩ／Ｖ変換回路２３５を含む。
温度センサー２３１、０次成分発生回路２３２、１次成分発生回路２３３、３次成分発生回路２３４及びＩ／Ｖ変換回路２３５は、温度補償機能設定ビットｃｍｐＥＮによって温度補償機能が有効に設定されている場合に動作し、温度補償機能設定ビットｃｍｐＥＮによって温度補償機能が無効に設定されている場合は動作を停止する。
温度センサー２３１は、第２の集積回路装置４ｂの温度を検出し、温度に応じた電圧の温度信号を出力するものであり、例えば、バンドギャップリファレンス回路の温度特性を利用した回路等で実現される。
０次成分発生回路２３２は、温度補償データｃｍｐＤＴに含まれる０次係数値に基づいて、温度補償関数の０次項に対応する電流信号を出力する。
１次成分発生回路２３３は、温度センサー２３１から出力される温度信号と、温度補償データｃｍｐＤＴに含まれる１次係数値とに基づいて、温度補償関数の１次項に対応する電流信号を出力する。
３次成分発生回路２３４は、温度センサー２３１から出力される温度信号と、温度補償データｃｍｐＤＴに含まれる３次係数値とに基づいて、温度補償関数の３次項に対応する電流信号を出力する。
Ｉ／Ｖ変換回路２３５は、０次成分発生回路２３２から出力される電流信号、１次成分発生回路２３３から出力される電流信号及び３次成分発生回路２３４から出力される電流信号が加算された電流信号を電圧信号に変換する。この電圧信号が温度補償信号Ｖｃｍｐとして出力される。
温度補償信号Ｖｃｍｐにより、発振回路２２０が出力する発振信号Ｖｏｓｃは、所定の温度範囲に含まれる任意の温度においてほぼ一定の周波数となる。
図８の説明に戻り、ＰＬＬ回路２４０は、発振信号Ｖｏｓｃが入力されて発振信号Ｖｐｌｌを出力する。ＰＬＬ回路２４０は、発振信号Ｖｏｓｃの位相とＰＬＬ設定データｐｌｌＤＴで設定された分周比で発振信号Ｖｐｌｌを分周した信号の位相とが一致するようにフィードバック制御することにより、発振信号Ｖｐｌｌを生成する。また、ＰＬＬ回路２４０は、ＰＬＬ設定データｐｌｌＤＴで設定されたＰＬＬ方式に応じて、発振信号Ｖｐｌｌを整数分周比で分周するインテジャーＰＬＬ方式又は発振信号Ｖｐｌｌを分数分周比で分周するフラクショナルＰＬＬ方式で動作してもよい。すなわち、第２の集積回路装置４ｂは、ＰＬＬ回路２４０の動作をインテジャーＰＬＬ方式又はフラクショナルＰＬＬ方式に設定可能であってもよい。ＰＬＬ設定データｐｌｌＤＴは、第２の発振器２ｂの製造工程において、不揮発性メモリー２７０に書き込まれる。第２の発振器２ｂの動作時には、不揮発性メモリー２７０に記憶されているＰＬＬ設定データｐｌｌＤＴは、ロジック回路２６０を介してＰＬＬ回路２４０に供給される。
図１１は、ＰＬＬ回路２４０の構成例を示す図である。図１１の例では、ＰＬＬ回路２４０は、位相比較器２４１、チャージポンプ２４２、ローパスフィルター２４３、電圧制御発振回路２４４、波形整形回路２４５、分周回路２４６及びデルタシグマ変調回路２４７を含む。
位相比較器２４１は、発振回路２２０から出力される発振信号Ｖｏｓｃと分周回路２４６から出力される信号の位相を比較し、比較結果をパルス電圧として出力する。
チャージポンプ２４２は、位相比較器２４１が出力するパルス電圧を電流に変換し、ローパスフィルター２４３は、チャージポンプ２４２が出力する電流を平滑化及び電圧変換する。
電圧制御発振回路２４４は、ローパスフィルター２４３の出力電圧を制御電圧として、制御電圧に応じて周波数が変化する発振信号を出力する。電圧制御発振回路２４４は、コイル等のインダクタンス素子とコンデンサー等の容量素子を用いて構成されるＬＣ発振回路や水晶振動子等の圧電振動子を用いた発振回路などの種々のタイプの発振回路として実現可能である。
波形整形回路２４５は、電圧制御発振回路２４４から出力される発振信号をバッファリングして矩形波の発振信号Ｖｐｌｌを出力する。
分周回路２４６は、デルタシグマ変調回路２４７から出力される分周比設定信号ＤＩＶの値を分周比として、波形整形回路２４５から出力される発振信号Ｖｐｌｌを分周した信号を出力する。
デルタシグマ変調回路２４７は、ＰＬＬ設定データｐｌｌＤＴで設定された分周比Ｎ．ｆに応じて、分周回路２４６の分周比を設定する分周比設定信号ＤＩＶを出力する。具体的には、ＰＬＬ設定データｐｌｌＤＴでフラクショナルＰＬＬ方式が設定されている場合は、デルタシグマ変調回路２４７が動作し、分周比設定信号ＤＩＶの値は、その時間平均
値がＰＬＬ設定データｐｌｌＤＴで設定された分周比Ｎ．ｆと一致するように、複数の異なる整数値のいずれかに順次切り替わる。したがって、発振信号Ｖｏｓｃの位相と分周回路２４６から出力される信号の位相が同期した定常状態では、発振信号Ｖｏｓｃの周波数ｆｏｓｃと発振信号Ｖｐｌｌの周波数ｆｐｌｌとの間には、次式（１）の関係が成り立つ。
Figure 2023111134000002
一方、ＰＬＬ設定データｐｌｌＤＴでインテジャーＰＬＬ方式が設定されている場合は、デルタシグマ変調回路２４７は動作を停止し、分周比設定信号ＤＩＶの値は、ＰＬＬ設定データｐｌｌＤＴで設定された分周比Ｎ．ｆのうちの整数分周比Ｎに固定される。したがって、発振信号Ｖｏｓｃの位相と分周回路２４６から出力される信号の位相が同期した定常状態では、発振信号Ｖｏｓｃの周波数ｆｏｓｃと発振信号Ｖｐｌｌの周波数ｆｐｌｌとの間には、次式（２）の関係が成り立つ。
Figure 2023111134000003
例えば、周波数ｆｏｓｃは数ＭＨｚ～数十ＭＨｚであり、周波数ｆｐｌｌは数百ＭＨｚ～数ＧＨｚであってもよい。
図８の説明に戻り、発振信号Ｖｐｌｌは、出力回路２５０に入力される。出力回路２５０は、ロジック回路２６０から供給される出力イネーブル信号ｏｕｔＥＮがハイレベルのときは、発振信号Ｖｐｌｌに基づく発振信号Ｖｏｕｔを出力し、出力イネーブル信号ｏｕｔＥＮがローレベルのときはグラウンド電圧ＶＳＳの信号を出力する。例えば、出力回路２５０は、発振信号Ｖｐｌｌを出力設定データｏｕｔＤＴで設定された分周比で分周した発振信号Ｖｏｕｔを出力してもよい。また、出力回路２５０は、出力設定データｏｕｔＤＴで設定された出力タイプの発振信号Ｖｏｕｔを出力してもよい。発振信号Ｖｏｕｔの出力タイプは、例えば、ＣＭＯＳ出力やクリップドサイン出力であってもよい。また、出力回路２５０は、出力設定データｏｕｔＤＴで設定された出力能力の発振信号Ｖｏｕｔを出力してもよい。出力設定データｏｕｔＤＴは、第２の発振器２ｂの製造工程において、不揮発性メモリー２７０に書き込まれる。第２の発振器２ｂの動作時には、不揮発性メモリー２７０に記憶されている出力設定データｏｕｔＤＴは、ロジック回路２６０を介して出力回路２５０に供給される。出力回路２５０の構成例は、図６と同様であるため、その図示及び説明を省略する。
ロジック回路２６０は、各回路の動作を制御する。具体的には、ロジック回路２６０は、第２の集積回路装置４ｂの所定の外部接続端子に入力される制御信号に基づいて、第２の発振器２ｂあるいは第２の集積回路装置４ｂの動作モードを、外部通信モード及び通常動作モードを含む複数のモードのうちの１つに設定し、設定した動作モードに応じた制御を行う。本実施形態では、ロジック回路２６０は、ＶＤＤ端子への電源電圧ＶＤＤの供給が開始してから所定期間内に、ＯＥ端子から所定のパターンの制御信号が入力された場合に、当該所定期間の経過後に動作モードを外部通信モードに設定する。例えば、ロジック回路２６０は、電源電圧ＶＤＤの供給により第２の振動子５ｂが発振を開始して発振が安定したことを検出するまでの期間を当該所定期間としてもよいし、発振信号Ｖｏｓｃのパルス数をカウントし、カウント値が所定の値に到達したら当該所定期間が経過したと判断してもよい。また、例えば、ロジック回路２６０は、電源電圧ＶＤＤの供給により動作を
開始するＲＣ時定数回路の出力信号に基づいて当該所定期間を計測してもよい。
外部通信モードでは、ロジック回路２６０は、ＯＥ端子及びＯＵＴ端子を介してＯＥ１端子及びＯＵＴ１端子と接続される不図示の外部装置とデータ通信を行うことができる。外部装置は、所定の通信規格に従い、ＯＵＴ１端子にシリアルクロック信号を出力し、シリアルクロック信号に同期して、ＯＥ１端子にシリアルデータ信号を出力し、あるいは、ロジック回路２６０からＯＥ端子を介してＯＥ１端子に出力される信号を取得する。ロジック回路２６０は、外部通信モードにおいて、例えばＩ２Ｃバスの規格に準じて、シリアルクロック信号のエッジ毎に、各種のコマンドとしてのシリアルデータ信号をサンプリングする。そして、ロジック回路２６０は、サンプリングしたコマンドに基づいて、動作モードの設定や、不揮発性メモリー２７０に対するデータの書き込みや読み出し等の処理を行う。なお、本実施形態では、ロジック回路２６０は、例えば、Ｉ２Ｃバス等の２線式バスの通信規格で外部装置と通信を行うが、ＳＰＩバス等の３線式バスあるいは４線式バスの通信規格で外部装置と通信を行ってもよい。
例えば、ロジック回路２６０は、外部通信モードにおいて、不揮発性メモリー２７０に対する書き込みコマンドをサンプリングした場合、当該書き込みコマンドで指定された不揮発性メモリー２７０のアドレスに、当該書き込みコマンドで指定されたデータを書き込む。また、ロジック回路２６０は、外部通信モードにおいて、不揮発性メモリー２７０に対する読み出しコマンドをサンプリングした場合、当該読み出しコマンドで指定された不揮発性メモリー２７０のアドレスからデータを読み出し、シリアルデータに変換して出力する。不揮発性メモリー２７０に対するデータの書き込み及び読み出しが行われる場合のタイミングチャートの一例は、図７と同様である。
また、例えば、ロジック回路２６０は、外部通信モードにおいて、通常動作モード設定コマンドをサンプリングした場合、動作モードを外部通信モードから通常動作モードに移行させる。通常動作モードでは、ロジック回路２６０は、ＯＥ１端子及びＯＥ端子を介して第２の発振器２ｂの外部から入力される信号を、出力イネーブル信号ｏｕｔＥＮとして出力回路２５０に供給する。したがって、通常動作モードでは、ＯＥ１端子に入力される制御信号に基づいて、ＯＵＴ１端子からの発振信号Ｖｏｕｔの出力が制御される。
なお、ロジック回路２６０は、電源電圧ＶＤＤの供給が開始してから所定期間内に、ＯＥ端子から所定のパターンの信号が入力されない場合には、当該所定期間の経過後に動作モードを外部通信モードに設定せずに、直接、通常動作モードに設定する。
不揮発性メモリー２７０は、各種の情報を記憶するメモリーであり、例えば、ＭＯＮＯＳ型メモリーやＥＥＰＲＯＭ等である。第２の発振器２ｂの製造工程において、不揮発性メモリー２７０に、各回路を制御するための各種の情報、例えば、温度補償機能設定ビットｃｍｐＥＮ、温度補償データｃｍｐＤＴ、ＰＬＬ設定データｐｌｌＤＴ、出力設定データｏｕｔＤＴ等が記憶される。そして、第２の発振器２ｂに電源が投入されると、不揮発性メモリー２７０に記憶されている各種の情報はロジック回路２６０が有する不図示のレジスターに転送され、当該レジスターに保存された各種の情報が適宜各回路に供給される。
なお、発振回路２２０は「第２の発振回路」の一例であり、発振回路２２０から出力される発振信号Ｖｏｓｃは「第２の発振信号」の一例である。また、ＰＬＬ回路２４０から出力される発振信号Ｖｐｌｌは「第３の発振信号」の一例である。また、増幅回路２２８は「第２の増幅回路」の一例であり、電流源２２７は「第２の電流源」の一例であり、ＭＯＳトランジスター２２２は「第２のトランジスター」の一例であり、ＭＯＳトランジスター２２２が増幅回路２２８に供給する電流Ｉｒｅｆは「第２の電流」の一例である。ま
た、温度補償回路２３０は「第２の温度補償回路」の一例であり、温度補償回路２３０から出力される温度補償信号Ｖｃｍｐは「第２の温度補償信号」の一例である。
１－４．第１の集積回路装置及び第２の集積回路装置のレイアウト配置
図１２は、第１の集積回路装置４ａのレイアウト配置の一例を示す図である。図１２の例では、第１の集積回路装置４ａは、平面視において、４つの辺１００ａ，１００ｂ，１００ｃ，１００ｄを有する矩形の半導体基板１００を有する。図２に示したバイアス回路１１０、発振回路１２０、温度補償回路１３０、出力回路１４０、ロジック回路１５０及び不揮発性メモリー１６０は、半導体基板１００に形成されている。
発振回路１２０は、辺１００ａ、辺１００ｂ及び辺１００ｃに沿う矩形領域に配置されている。温度補償回路１３０は、辺１００ａ及び辺１００ｃに沿うＬ字型の領域に配置されている。出力回路１４０は、辺１００ａに沿う凸型の領域に配置されている。ロジック回路１５０は、辺１００ｃ及び辺１００ｄに沿う矩形領域に配置されている。不揮発性メモリー１６０は、ロジック回路１５０の配置領域と温度補償回路１３０の配置領域の間の矩形領域に配置されている。バイアス回路１１０は、ロジック回路１５０の配置領域と温度補償回路１３０の配置領域の間であって、辺１００ｄに沿う矩形領域に配置されている。
ＸＯ端子である矩形状のパッド１８５及びＸＩ端子である矩形状のパッド１８６は、発振回路１２０の配置領域において辺１００ｂに沿って配置されている。ＶＤＤ端子である矩形状のパッド１８１及びＯＵＴ端子である矩形状のパッド１８３は、出力回路１４０の一部を挟むように配置されている。ＯＥ端子である矩形状のパッド１８４及びＶＳＳ端子である矩形状のパッド１８２は、不揮発性メモリー１６０を挟むように配置されている。
辺１００ａと辺１００ｂの交点を原点として、辺１００ａに沿う方向をｘ方向、辺１００ｂに沿う方向をｙ方向としたとき、パッド１８５の中心点のｘ座標の値とパッド１８６の中心点のｘ座標の値はともにｘ１１であり、パッド１８５の中心点のｙ座標の値ｙ１３はパッド１８６の中心点のｙ座標の値ｙ１２よりも大きい。パッド１８１の中心点のｘ座標の値とパッド１８４の中心点のｘ座標の値はともにｘ１１よりも大きいｘ１２であり、パッド１８３の中心点のｘ座標の値とパッド１８２の中心点のｘ座標の値はともにｘ１２よりも大きいｘ１３である。パッド１８１の中心点のｙ座標の値とパッド１８３の中心点のｙ座標の値はともにｙ１２よりも小さいｙ１１であり、パッド１８４の中心点のｙ座標の値とパッド１８２の中心点のｙ座標の値はともにｙ１３よりも大きいｙ１４である。
図１３は、第２の集積回路装置４ｂのレイアウト配置の一例を示す図である。図１３の例では、第２の集積回路装置４ｂは、平面視において、４つの辺２００ａ，２００ｂ，２００ｃ，２００ｄを有する矩形の半導体基板２００を有する。図８に示したバイアス回路２１０、発振回路２２０、温度補償回路２３０、ＰＬＬ回路２４０、出力回路２５０、ロジック回路２６０及び不揮発性メモリー２７０は、半導体基板２００に形成されている。
発振回路２２０は、辺２００ａ、辺２００ｂ及び辺２００ｃに沿う矩形領域に配置されている。ＰＬＬ回路２４０は、辺２００ａ及び辺２００ｃに沿うＬ字型の領域に配置されている。出力回路２５０は、辺２００ａに沿う凸型の領域に配置されている。温度補償回路２３０は、発振回路２２０の配置領域とＰＬＬ回路２４０の配置領域の間の矩形領域に配置されている。ロジック回路２６０は、辺２００ｃ及び辺２００ｄに沿う矩形領域に配置されている。不揮発性メモリー２７０は、ロジック回路２６０の配置領域とＰＬＬ回路２４０の配置領域の間の矩形領域に配置されている。バイアス回路２１０は、ロジック回路２６０の配置領域とＰＬＬ回路２４０の配置領域の間であって、辺２００ｄに沿う矩形領域に配置されている。
ＸＯ端子である矩形状のパッド２８５及びＸＩ端子である矩形状のパッド２８６は、発振回路２２０の配置領域において辺２００ｂに沿って配置されている。ＶＤＤ端子である矩形状のパッド２８１及びＯＵＴ端子である矩形状のパッド２８３は、出力回路２５０の一部を挟むように配置されている。ＯＥ端子である矩形状のパッド２８４及びＶＳＳ端子である矩形状のパッド２８２は、不揮発性メモリー２７０を挟むように配置されている。
辺２００ａと辺２００ｂの交点を原点として、辺２００ａに沿う方向をｘ方向、辺２００ｂに沿う方向をｙ方向としたとき、パッド２８５の中心点のｘ座標の値とパッド２８６の中心点のｘ座標の値はともにｘ２１であり、パッド２８５の中心点のｙ座標の値ｙ２３はパッド２８６の中心点のｙ座標の値ｙ２２よりも大きい。パッド２８１の中心点のｘ座標の値とパッド２８４の中心点のｘ座標の値はともにｘ２１よりも大きいｘ２２であり、パッド２８３の中心点のｘ座標の値とパッド２８２の中心点のｘ座標の値はともにｘ２２よりも大きいｘ２３である。パッド２８１の中心点のｙ座標の値とパッド２８３の中心点のｙ座標の値はともにｙ２２よりも小さいｙ２１であり、パッド２８４の中心点のｙ座標の値とパッド２８２の中心点のｙ座標の値はともにｙ２３よりも大きいｙ２４である。
図１２及び図１３の例では、パッド１８１とパッド２８１はサイズ及び形状が同じであり、パッド１８２とパッド２８２はサイズ及び形状が同じであり、パッド１８３とパッド２８３はサイズ及び形状が同じであり、パッド１８４とパッド２８４はサイズ及び形状が同じであり、パッド１８５とパッド２８５はサイズ及び形状が同じであり、パッド１８６とパッド２８６はサイズ及び形状が同じである。
さらに、第１の集積回路装置４ａ及び第２の集積回路装置４ｂはサイズが同じであり、かつ、パッド１８１～１８６のパッドの相対的な位置関係と、パッド２８１～２８６の相対的な位置関係とが同じである。すなわち、対応する任意の２つのパッド、例えば、パッド１８１とパッド１８２の各中心点を原点と仮定したとき、パッド１８１～１８６の各中心点の座標とパッド２８１～２８６の各中心点の座標とが一致する。特に、図１２及び図１３の例では、パッド１８１の中心点の座標（ｘ１２，ｙ１１）とパッド２８１の中心点の座標（ｘ２２，ｙ２１）は等しく、パッド１８２の中心点の座標（ｘ１３，ｙ１４）とパッド２８２の中心点の座標（ｘ２３，ｙ２４）は等しく、パッド１８３の中心点の座標（ｘ１３，ｙ１１）とパッド２８３の中心点の座標（ｘ２３，ｙ２１）は等しく、パッド１８４の中心点の座標（ｘ１２，ｙ１４）とパッド２８４の中心点の座標（ｘ２２，ｙ２４）は等しく、パッド１８５の中心点の座標（ｘ１１，ｙ１３）とパッド２８５の中心点の座標（ｘ２１，ｙ２３）は等しく、パッド１８６の中心点の座標（ｘ１１，ｙ１２）とパッド２８６の中心点の座標（ｘ２１，ｙ２２）は等しい。すなわち、第１の集積回路装置４ａ及び第２の集積回路装置４ｂはサイズが同じであり、第１の集積回路装置４ａにおける各パッド１８１～１８６の位置と、第２の集積回路装置４ｂにおける各パッド２８１～２８６の位置とが同じである。
また、バイアス回路１１０の配置領域とバイアス回路２１０の配置領域は、サイズ、形状及び位置が同じであるか、ほぼ同じである。発振回路１２０の配置領域と発振回路２２０の配置領域は、サイズ、形状及び位置が同じであるか、ほぼ同じである。出力回路１４０の配置領域と出力回路２５０の配置領域は、サイズ、形状及び位置が同じであるか、ほぼ同じである。ロジック回路１５０の配置領域とロジック回路２６０の配置領域は、サイズ、形状及び位置が同じであるか、ほぼ同じである。不揮発性メモリー１６０の配置領域と不揮発性メモリー２７０の配置領域は、サイズ、形状及び位置が同じであるか、ほぼ同じである。したがって、これらの複数の回路の間を接続する複数の配線パターンの少なくとも一部のレイアウトを共通化することができる。さらに、発振回路１２０と発振回路２２０、出力回路１４０と出力回路２５０、バイアス回路１１０とバイアス回路２１０、及
びロジック回路１５０とロジック回路２６０の少なくとも一組は、回路構成が同じであってもよい。発振回路１２０と発振回路２２０を同じ回路構成とすれば両者のレイアウトを共通にすることができ、出力回路１４０と出力回路２５０を同じ回路構成とすれば両者のレイアウトを共通にすることができ、バイアス回路１１０とバイアス回路２１０を同じ回路構成とすれば両者のレイアウトを共通にすることができ、ロジック回路１５０とロジック回路２６０を同じ回路構成とすれば両者のレイアウトを共通にすることができる。したがって、第１の集積回路装置４ａ又は第２の集積回路装置４ｂの開発工数を短縮することができる。
また、ＰＬＬ回路２４０は、温度補償回路１３０が配置されている第１の集積回路装置４ａの第１の領域Ａ１と対応する第２の集積回路装置４ｂの第２の領域Ａ２の少なくとも一部に配置されている。第２の領域Ａ２は、第１の領域Ａ１とサイズ、形状、位置が同じ領域である。本実施形態では、図１２及び図１３に示すように、温度補償回路２３０のサイズは、温度補償回路１３０のサイズよりも小さく、ＰＬＬ回路２４０及び温度補償回路２３０は、第２の領域Ａ２の少なくとも一部に配置されている。すなわち、第１の集積回路装置４ａにおいて温度補償回路１３０に対して広い配置領域が確保されるので、温度補償データｃｍｐＤＴのビット数を増やして温度補償関数の各次数の項に対応する補償信号を高い分解能で生成するとともに、より高い次数の項に対応する補償信号を生成可能な温度補償回路１３０を実現することができる。したがって、極めて高い周波数温度特性を有する発振信号Ｖｏｕｔを出力可能な第１の発振器２ａを実現することができる。図１４に、第１の発振器２ａから出力される発振信号Ｖｏｕｔの周波数温度特性の一例を実線で示す。図１４において、一点鎖線は第１の振動子５ａ又は第２の振動子５ｂの周波数温度特性を示し、破線は第２の発振器２ｂから出力される発振信号Ｖｏｕｔの周波数温度特性の一例を示す。図１４において、横軸は温度であり、縦軸は目標周波数に対する周波数偏差である。図１４の例では、－４０℃から＋１００℃の温度範囲において、第１の振動子５ａ又は第２の振動子５ｂから出力される信号の周波数偏差は約±２０ｐｐｍの範囲で変化する。－４０℃から＋１００℃の温度範囲において、第２の発振器２ｂから出力される発振信号Ｖｏｕｔの周波数偏差は約±２ｐｐｍの範囲であるのに対して、第１の発振器２ａから出力される発振信号Ｖｏｕｔの周波数偏差は約±１ｐｐｍにも満たない範囲に収まっている。
また、第１の発振器２ａは、第１の集積回路装置４ａがＰＬＬ回路を含まないので、ＰＬＬ回路２４０を含む第２の集積回路装置４ｂを備える第２の発振器２ｂよりも、消費電流や位相ノイズが低減される。図１５に、第１の発振器２ａから出力される発振信号Ｖｏｕｔの位相ノイズの一例を実線で示す。図１５において、破線は第２の発振器２ｂから出力される発振信号Ｖｏｕｔの位相ノイズの一例を示す。図１５において、横軸は目標周波数を０としたオフセット周波数であり、縦軸は位相ノイズである。図１５の例では、オフセット周波数が１０ｋＨｚ以下では両者の位相ノイズに差はないが、オフセット周波数が１０ｋＨｚから１００ＭＨｚの範囲では、第１の発振器２ａの位相ノイズの方が小さい。
一方、第２の発振器２ｂは、第２の集積回路装置４ｂがＰＬＬ回路２４０を含むので、発振信号Ｖｏｕｔを広い周波数範囲において高い分解能で所望の目標周波数に設定することができる。また、温度補償回路２３０は、温度補償関数の４次以上の成分に対応する信号を生成しない簡易な構成であるが、発振信号Ｖｏｕｔの良好な周波数温度特性が実現される。
なお、本実施形態では、第１の集積回路装置４ａ及び第２の集積回路装置４ｂは、同一種類であって、サイズ、形状及び各パッドの位置が同じである。ただし、第１の集積回路装置４ａ及び第２の集積回路装置４ｂは、それぞれ同一種類の第１の容器３ａ及び第２の容器３ｂに収容可能である限りにおいて、異なる種類であって、サイズ、形状及び各パッ
ドの位置の少なくとも一方が異なってもよい。
１－５．第１の発振器及び第２の発振器の構造
図１６、図１７及び図１８は、第１の発振器２ａ及び第２の発振器２ｂの構造の一例を示す図である。図１６は、第１の発振器２ａ及び第２の発振器２ｂの斜視図であり、図１７は、第１の発振器２ａ及び第２の発振器２ｂの断面図である。図１８は、第１の容器３ａ及び第２の容器３ｂに形成された複数の電極を示す平面図である。なお、図１７は、図１８中のＡ－Ａ線における第１の発振器２ａ及び第２の発振器２ｂの断面図である。
図１６及び図１７に示すように、第１の発振器２ａは、第１の集積回路装置４ａと、第１の振動子５ａと、第１の集積回路装置４ａと第１の振動子５ａとを収容する第１の容器３ａと、第１の振動子５ａを収容した収容空間７を気密封止する第１のリッド６ａと、を有する。同様に、第２の発振器２ｂは、第２の集積回路装置４ｂと、第２の振動子５ｂと、第２の集積回路装置４ｂと第２の振動子５ｂとを収容する第２の容器３ｂと、第２の振動子５ｂを収容した収容空間７を気密封止する第２のリッド６ｂと、を有する。
第１の振動子５ａ及び第２の振動子５ｂは、例えば、水晶を基材とする音叉型振動子であり、外形形状や外形寸法に起因する共振周波数で発振し、所望の周波数で発振する。本実施形態では、第１の振動子５ａ及び第２の振動子５ｂは、同一種類であって、サイズ、形状及び各端子の位置が同じである。ただし、第１の振動子５ａ及び第２の振動子５ｂは、それぞれ同一種類の第１の容器３ａ及び第２の容器３ｂに収容可能である限りにおいて、異なる種類であって、サイズ、形状及び各端子の位置の少なくとも一方が異なってもよい。
第１の容器３ａ及び第２の容器３ｂは、セラミック等からなり、図１７及び図１８に示すように、基板３１と、第１枠基板３２と、第２枠基板３３とを積層することで構成されている。図１７及び図１８に示すように、基板３１の第１面３１ａには、電極４１，４２，４３，４４，４５，４６が設けられており、基板３１の第２面３１ｂには、複数の外部端子８が設けられている。複数の外部端子８は、図２又は図８に示したＶＤＤ１端子、ＶＳＳ１端子、ＯＵＴ１端子及びＯＥ１端子にそれぞれ対応する。各外部端子８と各電極４１，４２，４３，４４とは図示しない各配線によって電気的に接続されている。
そして、図１８において破線で示すように、図１２に示した第１の集積回路装置４ａの各パッド１８１，１８２，１８３，１８４，１８５，１８６と、基板３１の第１面３１ａに設けられた各電極４１，４２，４３，４４，４５，４６とが、導電性接着剤や金バンプ等の接合部材６１を介して電気的及び機械的に接続されている。パッド１８１，１８２，１８３，１８４，１８５，１８６は、図２に示した第１の発振器２ａのＶＤＤ端子、ＶＳＳ端子、ＯＵＴ端子、ＯＥ端子、ＸＯ端子及びＸＩ端子にそれぞれ対応する。
あるいは、図１８において破線で示すように、図１３に示した第２の集積回路装置４ｂの各パッド２８１，２８２，２８３，２８４，２８５，２８６と、基板３１の第１面３１ａに設けられた各電極４１，４２，４３，４４，４５，４６とが、導電性接着剤や金バンプ等の接合部材６１を介して電気的及び機械的に接続されている。パッド２８１，２８２，２８３，２８４，２８５，２８６は、図８に示した第２の発振器２ｂのＶＤＤ端子、ＶＳＳ端子、ＯＵＴ端子、ＯＥ端子、ＸＯ端子及びＸＩ端子にそれぞれ対応する。
図１７及び図１８に示すように、第１枠基板３２は、第１の集積回路装置４ａ又は第２の集積回路装置４ｂの位置を含む部分が除去された環状の基板である。第１枠基板３２の第１面３２aには、電極７５，７６が設けられており、第１枠基板３２の第２面３２ｂは、基板３１の第２面３１ｂと接合されている。そして、図１８において一点鎖線で示すよ
うに、第１の振動子５ａ又は第２の振動子５ｂの各端子５５，５６と、第１枠基板３２の第１面３２aに設けられた各電極７５，７６とが、導電性接着剤や金バンプ等の接合部材６２を介して電気的及び機械的に接続されている。第１枠基板３２の第１面３２aに設けられた各電極７５，７６と、基板３１の第１面３１ａに設けられた各電極４５，４６とは、図示しない各配線によって電気的に接続されている。
図１７に示すように、第２枠基板３３は、第１の振動子５ａ又は第２の振動子５ｂの位置を含む部分が除去された環状の基板である。第１のリッド６ａ又は第２のリッド６ｂは、金属、セラミック、ガラス等からなり、シールリングや低融点ガラス等の接合部材６３を介して第２枠基板３３と接合することで、第１の振動子５ａ又は第２の振動子５ｂを収容し気密封止された収容空間７を構成することができる。また、収容空間７は、気密空間であり、減圧状態、好ましくはより真空に近い状態となっている。
本実施形態では、第１の容器３ａ及び第２の容器３ｂは、同一種類の容器である。したがって、第１の容器３ａに設けられた各電極４１，４２，４３，４４，４５，４６の形状及び第２の容器３ｂに設けられた各電極４１，４２，４３，４４，４５，４６の形状は同じである。さらに、第１の容器３ａにおける各電極４１，４２，４３，４４，４５，４６の位置及び第２の容器３ｂにおける各電極４１，４２，４３，４４，４５，４６の位置は同じである。また、図１２及び図１３に示したように、第１の集積回路装置４ａ及び第２の集積回路装置４ｂはサイズが同じであり、第１の集積回路装置４ａにおける各パッド１８１～１８６の位置と、第２の集積回路装置４ｂにおける各パッド２８１～２８６の位置とが同じである。そのため、図１８に示すように、第１の集積回路装置４ａの各パッド１８１～１８６と第１の容器３ａの各電極４１～４６とが接合される各位置と、第２の集積回路装置４ｂの各パッド２８１～２８６と第２の容器３ｂの各電極４１～４６とが接合される各位置とが同じである。すなわち、第１の集積回路装置４ａ及び第２の集積回路装置４ｂは、同一種類である第１の容器３ａ及び第２の容器３ｂにそれぞれ実装することができる。したがって、第１の発振器２ａ及び第２の発振器２ｂの一方に対して、実装の条件出しの工数や容器の設計工数などが不要となり、第１の発振器２ａ及び第２の発振器２ｂの全体としての製造コストが低減される。
なお、第１の容器３ａの電極４１，４２，４３，４４，４５，４６は「第１～第Ｎの電極」の一例であり、第２の容器３ｂの電極４１，４２，４３，４４，４５，４６は「第Ｎ＋１～第２Ｎの電極」の一例である。また、第１の集積回路装置４ａのパッド１８１，１８２，１８３，１８４，１８５，１８６は「第１～第Ｎのパッド」の一例であり、第２の集積回路装置４ｂのパッド２８１，２８２，２８３，２８４，２８５，２８６は「第Ｎ＋１～第２Ｎのパッド」の一例である。本実施形態では、整数Ｎは６である。
１－６．発振器の製造方法
図１９は、本実施形態の発振器の製造方法の手順の一例を示すフローチャート図である。例えば、不図示の製造装置が図１９の各手順を行う。
図１９の例では、工程Ｓ１において第１の発振器２ａが製造対象である場合、工程Ｓ２において、製造装置が、第１の振動子５ａと第１の集積回路装置４ａとを第１の容器３ａに収容して第１の発振器２ａを製造する。
次に、工程Ｓ３において第２の発振器２ｂが製造対象である場合、工程Ｓ４において、製造装置が、第２の振動子５ｂと第２の集積回路装置４ｂとを第２の容器３ｂに収容して第２の発振器２ｂを製造する。
図２０は、図１９の工程Ｓ２の詳細な手順の一例を示すフローチャート図である。
図２０の例では、まず、工程Ｓ２１において、製造装置が、第１の集積回路装置４ａのパッド１８１～１８６を、第１の容器３ａの電極４１～４６にそれぞれ接続する。
次に、工程Ｓ２２において、製造装置が、第１の振動子５ａの端子５５，５６を、第１の容器３ａの電極７５，７６にそれぞれ接続する。
次に、工程Ｓ２３において、製造装置が、第１の容器３ａに第１のリッド６ａを接合する。
次に、工程Ｓ２４において温度補償機能を有する第１の発振器２ａが製造対象である場合は、工程Ｓ２５において、製造装置が、温度補償データｃｍｐＤＴを作成する。工程Ｓ２４において温度補償機能を有さない第１の発振器２ａが製造対象である場合は、製造装置は工程Ｓ２５を行わない。
次に、工程Ｓ２６において、製造装置が、温度補償回路１３０を動作させるか否かを設定する。具体的には、製造装置は、温度補償機能を有する第１の発振器２ａが製造対象である場合は、温度補償回路１３０を動作させるための温度補償機能設定ビットｃｍｐＥＮを不揮発性メモリー１６０に書き込み、温度補償機能を有さない第１の発振器２ａが製造対象である場合は、温度補償回路１３０を動作させないための温度補償機能設定ビットｃｍｐＥＮを不揮発性メモリー１６０に書き込む。
最後、工程Ｓ２７において、製造装置が、出力回路１４０の出力タイプ、出力能力及び分周比を設定する。具体的には、製造装置は、出力タイプ、出力能力及び分周比が設定された出力設定データｏｕｔＤＴを不揮発性メモリー１６０に書き込む。
図２１は、図１９の工程Ｓ４の詳細な手順の一例を示すフローチャート図である。
図２１の例では、まず、工程Ｓ４１において、製造装置が、第２の集積回路装置４ｂのパッド２８１～２８６を、第２の容器３ｂの電極４１～４６にそれぞれ接続する。
次に、工程Ｓ４２において、製造装置が、第２の振動子５ｂの端子５５，５６を、第２の容器３ｂの電極７５，７６にそれぞれ接続する。
次に、工程Ｓ４３において、製造装置が、第２の容器３ｂに第２のリッド６ｂを接合する。
次に、工程Ｓ４４において温度補償機能を有する第２の発振器２ｂが製造対象である場合は、工程Ｓ４５において、製造装置が、温度補償データｃｍｐＤＴを作成する。工程Ｓ２４において温度補償機能を有さない第２の発振器２ｂが製造対象である場合は、製造装置は工程Ｓ４５を行わない。
次に、工程Ｓ４６において、製造装置が、温度補償回路２３０を動作させるか否かを設定する。具体的には、製造装置は、温度補償機能を有する第２の発振器２ｂが製造対象である場合は、温度補償回路２３０を動作させるための温度補償機能設定ビットｃｍｐＥＮを不揮発性メモリー２７０に書き込み、温度補償機能を有さない第２の発振器２ｂが製造対象である場合は、温度補償回路２３０を動作させないための温度補償機能設定ビットｃｍｐＥＮを不揮発性メモリー２７０に書き込む。
次に、工程Ｓ４７において、製造装置が、ＰＬＬ回路２４０の動作をインテジャーＰＬ
Ｌ方式又はフラクショナルＰＬＬ方式に設定し、工程Ｓ４８において、製造装置が、ＰＬＬ回路２４０の分周比を設定する。具体的には、工程Ｓ４７，Ｓ４８において、製造装置は、ＰＬＬ方式及び分周比が設定されたＰＬＬ設定データｐｌｌＤＴを不揮発性メモリー２７０に書き込む。
最後、工程Ｓ４９において、製造装置が、出力回路２５０の出力タイプ、出力能力及び分周比を設定する。具体的には、製造装置は、出力タイプ、出力能力及び分周比が設定された出力設定データｏｕｔＤＴを不揮発性メモリー２７０に書き込む。
なお、第１の発振器２ａと第２の発振器２ｂとは、同じ工場で製造されてもよいし、異なる工場で製造されてもよい。また、第１の発振器２ａと第２の発振器２ｂとは、同じ国で製造されてもよいし、異なる国で製造されてもよい。
１－７．作用効果
以上に説明したように、第１実施形態によれば、第１の振動子５ａとＰＬＬ回路を有さない第１の集積回路装置４ａとを第１の容器３ａに収容して第１の発振器２ａを製造し、第２の振動子５ｂとＰＬＬ回路２４０を有する第２の集積回路装置４ｂとを第２の容器３ｂに収容して第２の発振器２ｂを製造するので、出力周波数に関する機能が異なる複数種類の発振器を製造することができる。また、第１実施形態によれば、第１の容器３ａと第２の容器３ｂとが同一種類の容器であるので、第１の発振器２ａ又は第２の発振器２ｂの開発において、実装の条件出しの工数や容器の設計工数などが不要となり、複数種類の発振器を低コストで効率よく製造することができる。
また、第１実施形態では、第１の集積回路装置４ａにおけるパッド１８１～１８６の位置と、第２の集積回路装置４ｂにおけるパッド２８１～２８６の位置とが同じである。したがって、第１実施形態によれば、パッド１８１～１８６を第１の容器３ａの電極４１～４６にそれぞれ接続する６個の位置と、パッド２８１～２８６を第２の容器３ｂの電極４１～４６にそれぞれ接続する６個の位置とが同じであるので、電極４１～４６のサイズや形状の自由度が向上する。
また、第１実施形態では、第１の振動子５ａと第２の振動子５ｂとがサイズ及び形状が同じであり、第１の集積回路装置４ａと第２の集積回路装置４ｂとがサイズ及び形状が同じであるので、第１の容器３ａ及び第２の容器３ｂを最適なサイズにすることができる。
また、第１実施形態によれば、第１の集積回路装置４ａの温度補償回路１３０を除く各回路のレイアウトと第２の集積回路装置４ｂの温度補償回路２３０及びＰＬＬ回路２４０を除く各回路のレイアウトを共通化することが可能となり、第１の集積回路装置４ａ又は第２の集積回路装置４ｂの開発工数を短縮することができるので、第１の発振器２ａ又は第２の発振器２ｂの製造コストが低減される。
また、第１実施形態によれば、第２の集積回路装置４ｂがＰＬＬ回路２４０及び温度補償回路２３０を備えることにより、広い周波数範囲で目標周波数を設定可能であるとともに良好な周波数温度特性を有する第２の発振器２ｂを製造することができる。そして、ＰＬＬ回路２４０及び温度補償回路２３０は、温度補償回路１３０が配置されている第１の集積回路装置４ａの第１の領域Ａ１と対応する第２の集積回路装置４ｂの第２の領域Ａ２に配置されている。そのため、第１の集積回路装置４ａにおいて温度補償回路１３０に対して広い配置領域が確保されるので、温度補償関数の各次数の項に対応する補償信号を高い分解能で生成するとともに、より高い次数の項に対応する補償信号を生成可能な温度補償回路１３０を実現することができる。したがって、第１実施形態によれば、高い周波数温度特性を有する第１の発振器２ａを製造することができる。
また、第１実施形態によれば、温度補償回路１３０を動作させるように設定することにより高い周波数温度特性を有する第１の発振器２ａを製造することができ、温度補償回路１３０を動作させないように設定することにより消費電流の小さい第１の発振器２ａを製造することができる。
また、第１実施形態によれば、ＰＬＬ回路２４０の動作をインテジャーＰＬＬ方式に設定することにより広い周波数範囲で目標周波数を設定可能な消費電流の小さい第２の発振器２ｂを製造することができ、ＰＬＬ回路２４０の動作をフラクショナルＰＬＬ方式に設定することにより広い周波数範囲で高い分解能で目標周波数を設定可能な第２の発振器２ｂを製造することができる。
２．第２実施形態
以下、第２実施形態について、第１実施形態と同様の構成については同じ符号を付し、第１実施形態と同様の説明は省略又は簡略し、主として第１実施形態と異なる内容について説明する。
第２実施形態における第１の発振器２ａ及び第２の発振器２ｂの構造は、図１６～図１８と同様であるため、その図示及び説明を省略する。また、第１の集積回路装置４ａの機能ブロック図は図２と同様であり、第２の集積回路装置４ｂの機能ブロック図は図８と同様であるため、その図示及び説明を省略する。また、第２の集積回路装置４ｂのレイアウト配置は、図１３と同様であるため、その図示及び説明を省略する。また、第２実施形態における発振器の製造方法の手順の一例は、図１９～図２１と同様であるため、その図示及び説明を省略する。
第２実施形態では、第１の集積回路装置４ａが備える温度補償回路１３０の構成が第１実施形態と異なる。図２２は、第２実施形態における温度補償回路１３０の構成例を示す図である。図２２の例では、温度補償回路１３０は、温度センサー１３１、０次成分発生回路１３２、１次成分発生回路１３３、高次成分発生回路１３４、Ｉ／Ｖ変換回路１３５及びＲＣローパスフィルター１３６を含む。
温度センサー１３１、０次成分発生回路１３２、１次成分発生回路１３３及び高次成分発生回路１３４及びＩ／Ｖ変換回路１３５の機能は、第１実施形態と同様であるため、その説明を省略する。
ＲＣローパスフィルター１３６は、抵抗素子１３７と容量素子１３８とを含むローパスフィルターであり、Ｉ／Ｖ変換回路１３５から出力される信号が入力され、温度補償信号Ｖｃｍｐを出力する。すなわち、ＲＣローパスフィルター１３６は、温度補償信号Ｖｃｍｐに含まれるノイズを低減する。
第２実施形態における第１の発振器２ａは、第１の集積回路装置４ａがＲＣローパスフィルター１３６を備えるので、第１実施形態よりも位相ノイズが低減される。図２３に、第２実施形態における第１の発振器２ａから出力される発振信号Ｖｏｕｔの位相ノイズの一例を実線で示す。図２３において、破線は図１５に破線で示した第２の発振器２ｂから出力される発振信号Ｖｏｕｔの位相ノイズを示し、一点鎖線は図１５に実線で示した第１実施形態における第１の発振器２ａから出力される発振信号Ｖｏｕｔの位相ノイズを示す。図２３において、横軸は目標周波数を０としたオフセット周波数であり、縦軸は位相ノイズである。図２３の例では、第２実施形態における第１の発振器２ａは、オフセット周波数が１ＭＨｚ以下の周波数帯の位相ノイズが第１実施形態における第１の発振器２ａよりも低減されている。
なお、第１の集積回路装置４ａのレイアウト配置は、図１２と同様であってもよい。その場合、温度補償回路１３０が配置される第１の領域Ａ１において、ＲＣローパスフィルター１３６の配置に必要な領域を確保するために、例えば、高次成分発生回路１３４は、温度補償関数の２次項から５次項までの各項に対応する電流信号を出力するようにしてもよい。高次成分発生回路１３４が温度補償関数の６次項や７次項に対応する電流信号を生成しないようにすることで、第１実施形態よりも高次成分発生回路１３４の配置領域が小さくなるので、その分の空いた領域にＲＣローパスフィルター１３６を配置すればよい。特に、抵抗素子１３７の抵抗値を大きくするよりも容量素子１３８の容量値を大きくした方が位相ノイズの低減効果が大きいので、容量素子１３８を大きくして第１の領域Ａ１に配置するのが好ましい。
以上に説明した第２実施形態によれば、第１実施形態と同様の効果が得られる。さらに、第２実施形態によれば、温度補償回路１３０は、温度補償信号Ｖｃｍｐに含まれるノイズを低減するＲＣローパスフィルター１３６を含むので、位相ノイズが低減された第１の発振器２ａを製造することができる。
３．第３実施形態
以下、第３実施形態について、第１実施形態又は第２実施形態と同様の構成については同じ符号を付し、第１実施形態又は第２実施形態と同様の説明は省略又は簡略し、主として第１実施形態及び第２実施形態と異なる内容について説明する。
第３実施形態における第１の発振器２ａ及び第２の発振器２ｂの構造は、図１６～図１８と同様であるため、その図示及び説明を省略する。また、第１の集積回路装置４ａの機能ブロック図は図２と同様であり、第２の集積回路装置４ｂの機能ブロック図は図８と同様であるため、その図示及び説明を省略する。また、第２の集積回路装置４ｂのレイアウト配置は、図１３と同様であるため、その図示及び説明を省略する。また、第２実施形態における発振器の製造方法の手順の一例は、図１９～図２１と同様であるため、その図示及び説明を省略する。
第１実施形態又は第２実施形態では、第１の集積回路装置４ａが備える発振回路１２０と、第２の集積回路装置４ｂが備える発振回路２２０とは、回路構成及びレイアウトが同じである。
これに対して、第３実施形態では、発振回路１２０に含まれるＭＯＳトランジスター１２１のサイズが、発振回路２２０に含まれるＭＯＳトランジスター２２１のサイズよりも大きい。同様に、発振回路１２０に含まれるＭＯＳトランジスター１２１に含まれるＭＯＳトランジスター１２２のサイズが、発振回路２２０に含まれるＭＯＳトランジスター２２２のサイズよりも大きい。ここで、サイズとは、ゲート幅Ｗとゲート長Ｌとの積である。例えば、ＭＯＳトランジスター１２１，１２２のゲート幅ＷがそれぞれＭＯＳトランジスター２２１，２２２のゲート幅Ｗの２倍であり、かつ、ＭＯＳトランジスター１２１，１２２のゲート長ＬがそれぞれＭＯＳトランジスター２２１，２２２のゲート長Ｌの２倍であれば、ＭＯＳトランジスター１２１，１２２のサイズは、それぞれＭＯＳトランジスター２２１，２２２のサイズの４倍である。
このように、第３実施形態における第１の発振器２ａは、発振回路１２０に含まれるＭＯＳトランジスター１２１，１２２のサイズが大きいので、ＭＯＳトランジスター１２１，１２２で発生する１／ｆノイズが小さくなり、第２実施形態と同様に、第１実施形態よりも位相ノイズが低減される。ただし、第３実施形態では、第１実施形態又は第２実施形態よりもＭＯＳトランジスター２２１，２２２のサイズが大きいため、発振回路１２０の
配置領域も大きくなる。
図２４は、第３実施形態における第１の集積回路装置４ａのレイアウト配置の一例を示す図である。図２４を図１２と比較すると、発振回路１２０の配置領域が大きくなっている。具体的には、図２４に示すように、図１３に示した第２の集積回路装置４ｂのＰＬＬ回路２４０が配置される第２の領域Ａ２と対応する第１の集積回路装置４ａの第３の領域Ａ３には、温度補償回路１３０とともに、発振回路１２０の一部、すなわち、ＭＯＳトランジスター１２１，１２２の一部又は全部が配置されている。第３の領域Ａ３は、第２の領域Ａ２とサイズ、形状、位置が同じ領域である。このように、第３の領域Ａ３に発振回路１２０の一部を配置するためには、温度補償回路１３０の配置領域を、第１実施形態又は第２実施形態よりも小さくする必要がある。例えば、図５に示した構成において、高次成分発生回路１３４が温度補償関数の２次項から５次項までの各項に対応する電流信号を出力するようにしてもよい。高次成分発生回路１３４が温度補償関数の６次項や７次項に対応する電流信号を生成しないようにすることで、第１実施形態よりも高次成分発生回路１３４の配置領域が小さくなる。あるいは、図２２に示した構成からＲＣローパスフィルター１３６を削除してもよい。
以上に説明した第３実施形態によれば、第１実施形態と同様の効果が得られる。さらに、第３実施形態によれば、発振回路１２０に含まれるＭＯＳトランジスター１２１，１２２で発生する１／ｆノイズが小さくなるので、位相ノイズが低減された第１の発振器２ａを製造することができる。
４．変形例
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
上記の各実施形態では、第１の集積回路装置４ａのパッド１８１～１８６と第２の集積回路装置４ｂのパッド２８１～２８６とは、それぞれサイズ、形状及び位置が同じであるが、パッド１８１～１８６と第１の容器３ａの電極４１～４６とがそれぞれ接続可能であって、かつ、パッド２８１～２８６と第２の容器３ｂの電極４１～４６とがそれぞれ接続可能である限りにおいて、パッド１８１～１８６とパッド２８１～２８６とは、それぞれサイズ、形状及び位置の少なくとも１つが異なっていてもよい。また、パッド１８１～１８６及びパッド２８１～２８６の配置や機能は、上記の各実施形態で挙げた例に限定されない。
また、上記の各実施形態では、第１の集積回路装置４ａは６個のパッド１８１～１８６を有し、第１の容器３ａにはパッド１８１～１８６とそれぞれ接続される６個の電極４１～４６が設けられているが、第１の集積回路装置４ａが有するパッドの数や第１の容器３ａに設けられる電極の数は６に限られない。同様に、第２の集積回路装置４ｂは６個のパッド２８１～２８６を有し、第２の容器３ｂにはパッド２８１～２８６とそれぞれ接続される６個の電極４１～４６が設けられているが、第２の集積回路装置４ｂが有するパッドの数や第２の容器３ｂに設けられる電極の数は６に限られない。例えば、第１の発振器２ａ及び第２の発振器２ｂが、差動の発振信号を出力する発振器である場合や、外部からの制御信号に基づいて発振信号の周波数が変化する発振器である場合等、第１の集積回路装置４ａ及び第２の集積回路装置４ｂがそれぞれ有するパッドの数や第１の容器３ａ及び第２の容器３ｂに設けられる電極の数が６よりも多くてもよい。すなわち、２以上の任意の整数Ｎに対して、第１の集積回路装置４ａが第１～第Ｎのパッドを有し、第１の容器３ａには第１～第Ｎのパッドとそれぞれ接続される第１～第Ｎの電極が設けられ、第２の集積回路装置４ｂが第Ｎ＋１～第２Ｎのパッドを有し、第２の容器３ｂには第Ｎ＋１～第２Ｎのパッドとそれぞれ接続される第Ｎ＋１～第２Ｎの電極が設けられてもよい。
また、上記の各本実施形態では、図１７に示したように、第１の発振器２ａは、第１の集積回路装置４ａ及び第１の振動子５ａが同一の空間内に収容されるシングルシール構造の発振器であり、同様に、第２の発振器２ｂは、第２の集積回路装置４ｂ及び第２の振動子５ｂが同一の空間内に収容されるシングルシール構造の発振器であるが、第１の発振器２ａ及び第２の発振器２ｂはシングルシール構造の発振器に限られない。例えば、第１の発振器２ａは、第１の集積回路装置４ａが第１の振動子５ａの収容空間の外部に配置される構造の発振器であり、同様に、第２の発振器２ｂは、第２の集積回路装置４ｂが第２の振動子５ｂの収容空間の外部に配置される構造の発振器であってもよい。
また、上記の各実施形態では、第１の振動子５ａ及び第２の振動子５ｂとして、水晶を基材とする音叉型振動子を例示したが、第１の振動子５ａ及び第２の振動子５ｂの基材としては、水晶の他、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。また、第１の振動子５ａ及び第２の振動子５ｂは、例えば、ＡＴカット水晶振動子であってもよいし、ＳＡＷ共振子やＭＥＭＳ振動子であってもよい。ＳＡＷはSurface Acoustic Waveの略であり、ＭＥＭＳはMicro Electro Mechanical Systemsの略である。また、第１の振動子５ａ及び第２の振動子５ｂの励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
本発明は、実施の形態で説明した構成と実質的に同一の構成、例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
上述した実施形態および変形例から以下の内容が導き出される。
発振器の製造方法の一態様は、
第１の発振器および第２の発振器を含む複数種類の発振器の製造方法であって、
第１の振動子と、前記第１の振動子を発振させる第１の集積回路装置と、を第１の容器に収容して前記第１の発振器を製造することと、
第２の振動子と、前記第２の振動子を発振させる第２の集積回路装置と、を第２の容器に収容して前記第２の発振器を製造することと、を備え、
前記第１の集積回路装置は、前記第１の振動子を発振させて第１の発振信号を出力する第１の発振回路を含み、かつ、ＰＬＬ回路を含まず、
前記第２の集積回路装置は、前記第２の振動子を発振させて第２の発振信号を出力する第２の発振回路と、前記第２の発振信号が入力されて第３の発振信号を出力するＰＬＬ回路と、を含み、
前記第１の容器及び前記第２の容器は、同一種類の容器である。
この発振器の製造方法によれば、第１の振動子とＰＬＬ回路を有さない第１の集積回路装置とを第１の容器に収容して第１の発振器を製造し、第２の振動子とＰＬＬ回路を有する第２の集積回路装置とを第２の容器に収容して第２の発振器を製造するので、出力周波数に関する機能が異なる複数種類の発振器を製造することができる。また、この発振器の製造方法によれば、第１の容器と第２の容器とが同一種類の容器であるので、第１の発振
器又は第２の発振器の開発において、実装の条件出しの工数や容器の設計工数などが不要となり、複数種類の発振器を低コストで効率よく製造することができる。
前記発振器の製造方法の一態様において、
Ｎを２以上の整数とし、
前記第１の容器には、第１～第Ｎの電極が設けられ、
前記第２の容器には、第Ｎ＋１～第２Ｎの電極が設けられ、
前記第１の集積回路装置は、第１～第Ｎのパッドを有し、
前記第２の集積回路装置は、第Ｎ＋１～第２Ｎのパッドを有し、
１以上Ｎ以下の各整数ｉに対して、前記第ｉの電極の形状及び前記第Ｎ＋ｉの電極の形状は同じであり、かつ、前記第１の容器における前記第ｉの電極の位置及び前記第２の容器における前記第Ｎ＋ｉの電極の位置は同じであり、
前記第１の発振器を製造することは、前記第１～第Ｎのパッドを前記第１～第Ｎの電極にそれぞれ接続することを含み、
前記第２の発振器を製造することは、前記第Ｎ＋１～第２Ｎのパッドを前記第Ｎ＋１～第２Ｎの電極にそれぞれ接続することを含んでもよい。
前記発振器の製造方法の一態様において、
前記各整数ｉに対して、前記第１の集積回路装置における前記第ｉのパッドの位置と、前記第２の集積回路装置における前記第Ｎ＋ｉのパッドの位置とが同じであってもよい。
この発振器の製造方法によれば、第１～第Ｎのパッドを第１～第Ｎの電極にそれぞれ接続するＮ個の位置と、第Ｎ＋１～第２Ｎのパッドを第Ｎ＋１～第２Ｎの電極にそれぞれ接続するＮ個の位置とを同じにすることができるので、第１～第Ｎの電極及び第Ｎ＋１～第２Ｎの電極のサイズや形状の自由度が向上する。
前記発振器の製造方法の一態様において、
前記第１の集積回路装置及び前記第２の集積回路装置はサイズが同じであってもよい。
前記発振器の製造方法の一態様において、
前記第１の集積回路装置は、前記第１の発振信号の周波数温度特性を補償する第１の温度補償信号を出力する第１の温度補償回路を備え、
前記ＰＬＬ回路は、前記第１の温度補償回路が配置されている前記第１の集積回路装置の第１の領域と対応する前記第２の集積回路装置の第２の領域の少なくとも一部に配置されていてもよい。
この発振器の製造方法によれば、第１の集積回路装置において第１の温度補償回路に対して広い配置領域が確保されるので、温度補償関数の各次数の項に対応する補償信号を高い分解能で生成するとともに、より高い次数の項に対応する補償信号を生成可能な温度補償回路を実現することができる。したがって、この発振器の製造方法によれば、高い周波数温度特性を有する第１の発振器を製造することができる。
前記発振器の製造方法の一態様において、
前記第１の温度補償回路は、前記第１の温度補償信号に含まれるノイズを低減するＲＣローパスフィルターを含んでもよい。
この発振器の製造方法によれば、位相ノイズが低減された第１の発振器を製造することができる。
前記発振器の製造方法の一態様において、
前記第２の集積回路装置は、前記第２の発振信号の周波数温度特性を補償する第２の温度補償信号を出力する第２の温度補償回路を備え、
前記第２の温度補償回路のサイズは、前記第１の温度補償回路のサイズよりも小さく、
前記ＰＬＬ回路及び前記第２の温度補償回路は、前記第２の領域の少なくとも一部に配置されていてもよい。
この発振器の製造方法によれば、広い周波数範囲で目標周波数を設定可能であるとともに良好な周波数温度特性を有する第２の発振器を製造することができる。
前記発振器の製造方法の一態様において、
前記第１の集積回路装置は、前記第１の温度補償回路を動作させるか否かを設定可能であり、
前記第１の発振器を製造することは、前記第１の温度補償回路を動作させるか否かを設定することを含んでもよい。
この発振器の製造方法によれば、第１の温度補償回路を動作させるように設定することにより高い周波数温度特性を有する第１の発振器を製造することができ、第１の温度補償回路を動作させないように設定することにより消費電流の小さい第１の発振器を製造することができる。
前記発振器の製造方法の一態様において、
前記第１の発振回路は、前記第１の振動子からの信号を増幅して前記第１の発振信号を出力する第１の増幅回路と、前記第１の増幅回路に第１の電流を供給する第１のトランジスターを有する第１の電流源と、を含み、
前記第２の発振回路は、前記第２の振動子からの信号を増幅して前記第２の発振信号を出力する第２の増幅回路と、前記第２の増幅回路に第２の電流を供給する第２のトランジスターを有する第２の電流源と、を含み、
前記第１のトランジスターのサイズは、前記第２のトランジスターのサイズよりも大きくてもよい。
この発振器の製造方法によれば、第１のトランジスターで発生する１／ｆノイズが小さくなるので、位相ノイズが低減された第１の発振器を製造することができる。
前記発振器の製造方法の一態様において、
前記第２の集積回路装置は、前記ＰＬＬ回路の動作をインテジャーＰＬＬ方式又はフラクショナルＰＬＬ方式に設定可能であり、
前記第２の発振器を製造することは、前記ＰＬＬ回路の動作を前記インテジャーＰＬＬ方式又は前記フラクショナルＰＬＬ方式に設定することを含んでもよい。
この発振器の製造方法によれば、ＰＬＬ回路の動作をインテジャーＰＬＬ方式に設定することにより広い周波数範囲で目標周波数を設定可能な消費電流の小さい第２の発振器を製造することができ、ＰＬＬ回路の動作をフラクショナルＰＬＬ方式に設定することにより広い周波数範囲で高い分解能で目標周波数を設定可能な第２の発振器を製造することができる。
発振器の一態様は、
複数種類の発振器からなる発振器群に含まれる発振器であって、
第１の振動子と、
前記第１の振動子を発振させる第１の集積回路装置と、
前記第１の振動子及び前記第１の集積回路装置を収容する第１の容器と、
を備え、
前記第１の集積回路装置は、前記第１の振動子を発振させて第１の発振信号を出力する第１の発振回路を含み、かつ、ＰＬＬ回路を含まず、
前記発振器群に含まれる他の発振器は、第２の振動子と、前記第２の振動子を発振させる第２の集積回路装置と、前記第２の振動子及び前記第２の集積回路装置を収容する第２の容器と、を備え、
前記第２の集積回路装置は、前記第２の振動子を発振させて第２の発振信号を出力する第２の発振回路と、前記第２の発振信号が入力されて第３の発振信号を出力するＰＬＬ回路と、を含み、
前記第１の容器及び前記第２の容器は、同一種類の容器である。
この発振器は、第１の振動子とＰＬＬ回路を有さない第１の集積回路装置とを第１の容器に収容し、発振器群に含まれる他の発振器は、第２の振動子とＰＬＬ回路を有する第２の集積回路装置とを第２の容器に収容するので、当該２つ発振器は出力周波数に関する機能が異なる。そして、第１の容器と第２の容器とが同一種類の容器であるので、この発振器又は他の発振器の開発において、実装の条件出しの工数や容器の設計工数などが不要となり、複数種類の発振器を低コストで効率よく製造することができる。
発振器の他の一態様は、
複数種類の発振器からなる発振器群に含まれる発振器であって、
第２の振動子と、
前記第２の振動子を発振させる第２の集積回路装置と、
前記第２の振動子及び前記第２の集積回路装置を収容する第２の容器と、
を備え、
前記第２の集積回路装置は、前記第２の振動子を発振させて第２の発振信号を出力する第２の発振回路と、前記第２の発振信号が入力されて第３の発振信号を出力するＰＬＬ回路と、を含み、
前記発振器群に含まれる他の発振器は、第１の振動子と、前記第１の振動子を発振させる第１の集積回路装置と、前記第１の振動子及び前記第１の集積回路装置を収容する第１の容器と、を備え、
前記第１の集積回路装置は、前記第１の振動子を発振させて第１の発振信号を出力する第１の発振回路を含み、かつ、ＰＬＬ回路を含まず、
前記第１の容器及び前記第２の容器は、同一種類の容器である。
この発振器は、第２の振動子とＰＬＬ回路を有する第２の集積回路装置とを第２の容器に収容し、発振器群に含まれる他の発振器は、第１の振動子とＰＬＬ回路を有さない第１の集積回路装置とを第１の容器に収容するので、当該２つ発振器は出力周波数に関する機能が異なる。そして、第１の容器と第２の容器とが同一種類の容器であるので、この発振器又は他の発振器の開発において、実装の条件出しの工数や容器の設計工数などが不要となり、複数種類の発振器を低コストで効率よく製造することができる。
１…発振器群、２ａ…第１の発振器、２ｂ…第２の発振器、３ａ…第１の容器、３ｂ…第２の容器、４ａ…第１の集積回路装置、４ｂ…第２の集積回路装置、５ａ…第１の振動子、５ｂ…第２の振動子、６ａ…第１のリッド、６ｂ…第２のリッド、７…収容空間、８…外部端子、３１…基板、３１ａ…基板の第１面、３１ｂ…基板の第２面、３２…第１枠基板、３２ａ…第１枠基板の第１面、３２ｂ…第１枠基板の第２面、３３…第２枠基板、４１，４２，４３，４４，４５，４６…電極、５５，５６…端子、７５，７６…電極、６１，６２，６３…接合部材、１００…半導体基板、１００ａ，１００ｂ，１００ｃ，１００ｄ…半導体基板の辺、１１０…バイアス回路、１１１…バンドギャップリファレンス回路
、１１２…演算増幅器、１１３…抵抗素子、１１４…容量素子、１１５…ＭＯＳトランジスター、１１６…抵抗素子、１１７…抵抗素子、１２０…発振回路、１２１…ＭＯＳトランジスター、１２２…ＭＯＳトランジスター、１２３…ＭＯＳトランジスター、１２４…バイポーラトランジスター、１２５…可変容量素子、１２６…可変容量素子、１２７…電流源、１２８…増幅回路、１３０…温度補償回路、１３１…温度センサー、１３２…０次成分発生回路、１３３…１次成分発生回路、１３４…高次成分発生回路、１３５…Ｉ／Ｖ変換回路、１３６…ＲＣローパスフィルター、１３７…抵抗素子、１３８…容量素子、１４０…出力回路、１４１…波形整形バッファー、１４２…分周回路、１４３…プリバッファー、１４４…出力バッファー、１５０…ロジック回路、１６０…不揮発性メモリー、１８１，１８２，１８３，１８４，１８５，１８６…パッド、２００…半導体基板、２００ａ，２００ｂ，２００ｃ，２００ｄ…半導体基板の辺、２１０…バイアス回路、２２０…発振回路、２２１…ＭＯＳトランジスター、２２２…ＭＯＳトランジスター、２２３…ＭＯＳトランジスター、２２４…バイポーラトランジスター、２２５…可変容量素子、２２６…可変容量素子、２２７…電流源、２２８…増幅回路、２３０…温度補償回路、２３１…温度センサー、２３２…０次成分発生回路、２３３…１次成分発生回路、２３４…３次成分発生回路、２３５…Ｉ／Ｖ変換回路、２４０…ＰＬＬ回路、２４１…位相比較器、２４２…チャージポンプ、２４３…ローパスフィルター、２４４…電圧制御発振回路、２４５…波形整形回路、２４６…分周回路、２４７…デルタシグマ変調回路、２５０…出力回路、２６０…ロジック回路、２７０…不揮発性メモリー、２８１，２８２，２８３，２８４，２８５，２８６…パッド

Claims (12)

  1. 第１の発振器および第２の発振器を含む複数種類の発振器の製造方法であって、
    第１の振動子と、前記第１の振動子を発振させる第１の集積回路装置と、を第１の容器に収容して前記第１の発振器を製造することと、
    第２の振動子と、前記第２の振動子を発振させる第２の集積回路装置と、を第２の容器に収容して前記第２の発振器を製造することと、を備え、
    前記第１の集積回路装置は、前記第１の振動子を発振させて第１の発振信号を出力する第１の発振回路を含み、かつ、ＰＬＬ回路を含まず、
    前記第２の集積回路装置は、前記第２の振動子を発振させて第２の発振信号を出力する第２の発振回路と、前記第２の発振信号が入力されて第３の発振信号を出力するＰＬＬ回路と、を含み、
    前記第１の容器及び前記第２の容器は、同一種類の容器である、発振器の製造方法。
  2. 請求項１において、
    Ｎを２以上の整数とし、
    前記第１の容器には、第１～第Ｎの電極が設けられ、
    前記第２の容器には、第Ｎ＋１～第２Ｎの電極が設けられ、
    前記第１の集積回路装置は、第１～第Ｎのパッドを有し、
    前記第２の集積回路装置は、第Ｎ＋１～第２Ｎのパッドを有し、
    １以上Ｎ以下の各整数ｉに対して、前記第ｉの電極の形状及び前記第Ｎ＋ｉの電極の形状は同じであり、かつ、前記第１の容器における前記第ｉの電極の位置及び前記第２の容器における前記第Ｎ＋ｉの電極の位置は同じであり、
    前記第１の発振器を製造することは、前記第１～第Ｎのパッドを前記第１～第Ｎの電極にそれぞれ接続することを含み、
    前記第２の発振器を製造することは、前記第Ｎ＋１～第２Ｎのパッドを前記第Ｎ＋１～第２Ｎの電極にそれぞれ接続することを含む、発振器の製造方法。
  3. 請求項２において、
    前記各整数ｉに対して、前記第１の集積回路装置における前記第ｉのパッドの位置と、前記第２の集積回路装置における前記第Ｎ＋ｉのパッドの位置とが同じである、発振器の製造方法。
  4. 請求項１乃至３のいずれか一項において、
    前記第１の集積回路装置及び前記第２の集積回路装置はサイズが同じである、発振器の製造方法。
  5. 請求項４において、
    前記第１の集積回路装置は、前記第１の発振信号の周波数温度特性を補償する第１の温度補償信号を出力する第１の温度補償回路を備え、
    前記ＰＬＬ回路は、前記第１の温度補償回路が配置されている前記第１の集積回路装置の第１の領域と対応する前記第２の集積回路装置の第２の領域の少なくとも一部に配置されている、発振器の製造方法。
  6. 請求項５において、
    前記第１の温度補償回路は、前記第１の温度補償信号に含まれるノイズを低減するＲＣローパスフィルターを含む、発振器の製造方法。
  7. 請求項５又は６において、
    前記第２の集積回路装置は、前記第２の発振信号の周波数温度特性を補償する第２の温
    度補償信号を出力する第２の温度補償回路を備え、
    前記第２の温度補償回路のサイズは、前記第１の温度補償回路のサイズよりも小さく、
    前記ＰＬＬ回路及び前記第２の温度補償回路は、前記第２の領域の少なくとも一部に配置されている、発振器の製造方法。
  8. 請求項５乃至７のいずれか一項において、
    前記第１の集積回路装置は、前記第１の温度補償回路を動作させるか否かを設定可能であり、
    前記第１の発振器を製造することは、前記第１の温度補償回路を動作させるか否かを設定することを含む、発振器の製造方法。
  9. 請求項１乃至８のいずれか一項において、
    前記第１の発振回路は、前記第１の振動子からの信号を増幅して前記第１の発振信号を出力する第１の増幅回路と、前記第１の増幅回路に第１の電流を供給する第１のトランジスターを有する第１の電流源と、を含み、
    前記第２の発振回路は、前記第２の振動子からの信号を増幅して前記第２の発振信号を出力する第２の増幅回路と、前記第２の増幅回路に第２の電流を供給する第２のトランジスターを有する第２の電流源と、を含み、
    前記第１のトランジスターのサイズは、前記第２のトランジスターのサイズよりも大きい、発振器の製造方法。
  10. 請求項１乃至９のいずれか一項において、
    前記第２の集積回路装置は、前記ＰＬＬ回路の動作をインテジャーＰＬＬ方式又はフラクショナルＰＬＬ方式に設定可能であり、
    前記第２の発振器を製造することは、前記ＰＬＬ回路の動作を前記インテジャーＰＬＬ方式又は前記フラクショナルＰＬＬ方式に設定することを含む、発振器の製造方法。
  11. 複数種類の発振器からなる発振器群に含まれる発振器であって、
    第１の振動子と、
    前記第１の振動子を発振させる第１の集積回路装置と、
    前記第１の振動子及び前記第１の集積回路装置を収容する第１の容器と、
    を備え、
    前記第１の集積回路装置は、前記第１の振動子を発振させて第１の発振信号を出力する第１の発振回路を含み、かつ、ＰＬＬ回路を含まず、
    前記発振器群に含まれる他の発振器は、第２の振動子と、前記第２の振動子を発振させる第２の集積回路装置と、前記第２の振動子及び前記第２の集積回路装置を収容する第２の容器と、を備え、
    前記第２の集積回路装置は、前記第２の振動子を発振させて第２の発振信号を出力する第２の発振回路と、前記第２の発振信号が入力されて第３の発振信号を出力するＰＬＬ回路と、を含み、
    前記第１の容器及び前記第２の容器は、同一種類の容器である、発振器。
  12. 複数種類の発振器からなる発振器群に含まれる発振器であって、
    第２の振動子と、
    前記第２の振動子を発振させる第２の集積回路装置と、
    前記第２の振動子及び前記第２の集積回路装置を収容する第２の容器と、
    を備え、
    前記第２の集積回路装置は、前記第２の振動子を発振させて第２の発振信号を出力する第２の発振回路と、前記第２の発振信号が入力されて第３の発振信号を出力するＰＬＬ回路と、を含み、
    前記発振器群に含まれる他の発振器は、第１の振動子と、前記第１の振動子を発振させる第１の集積回路装置と、前記第１の振動子及び前記第１の集積回路装置を収容する第１の容器と、を備え、
    前記第１の集積回路装置は、前記第１の振動子を発振させて第１の発振信号を出力する第１の発振回路を含み、かつ、ＰＬＬ回路を含まず、
    前記第１の容器及び前記第２の容器は、同一種類の容器である、発振器。
JP2022012815A 2022-01-31 2022-01-31 発振器の製造方法及び発振器 Pending JP2023111134A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022012815A JP2023111134A (ja) 2022-01-31 2022-01-31 発振器の製造方法及び発振器
US18/161,401 US11949380B2 (en) 2022-01-31 2023-01-30 Method of manufacturing oscillator and oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022012815A JP2023111134A (ja) 2022-01-31 2022-01-31 発振器の製造方法及び発振器

Publications (1)

Publication Number Publication Date
JP2023111134A true JP2023111134A (ja) 2023-08-10

Family

ID=87432669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022012815A Pending JP2023111134A (ja) 2022-01-31 2022-01-31 発振器の製造方法及び発振器

Country Status (2)

Country Link
US (1) US11949380B2 (ja)
JP (1) JP2023111134A (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009232150A (ja) 2008-03-24 2009-10-08 Epson Toyocom Corp 圧電デバイスおよび圧電デバイスの製造方法
JP7275638B2 (ja) * 2019-02-22 2023-05-18 セイコーエプソン株式会社 発振器、電子機器および移動体

Also Published As

Publication number Publication date
US20230246593A1 (en) 2023-08-03
US11949380B2 (en) 2024-04-02

Similar Documents

Publication Publication Date Title
JP5912598B2 (ja) 電圧制御発振回路及び水晶発振器
CN101305514B (zh) 温度补偿型振荡器以及其制造方法
US6882835B2 (en) Oscillator and communication apparatus
CN103715987B (zh) 振荡电路、半导体集成电路装置、振动器件、电子设备
JP2013207363A (ja) 回路装置、発振装置及び電子機器
US11467198B2 (en) Frequency measurement circuit and frequency measurement apparatus
US11863124B2 (en) Circuit device and oscillator
JP2023111134A (ja) 発振器の製造方法及び発振器
US11791770B2 (en) Circuit device and oscillator
JP5040798B2 (ja) 圧電発振器
JP2023111135A (ja) 発振器の製造方法及び発振器
US11990869B2 (en) Circuit device and oscillator
JPWO2007097063A1 (ja) 発振回路
JP2009077079A (ja) 圧電デバイスおよび電子機器
JP2022170966A (ja) 回路装置及び発振器
JP6870291B2 (ja) 発振回路、回路装置、発振器、電子機器及び移動体
JP2008082841A (ja) 角速度センサ素子および角速度センサ
US11929710B2 (en) Oscillator
US20230155551A1 (en) Circuit Device And Oscillator
JP2023106763A (ja) 回路装置及び発振器
US20240030871A1 (en) Circuit Unit And Vibrator Device
CN114696793A (zh) 电路装置以及振荡器
JP2024017214A (ja) 回路装置及び発振器
JP2023127679A (ja) 発振器
JP2023096334A (ja) 回路装置、発振器及び製造方法