JP2023106740A - 駆動装置及び半導体モジュール - Google Patents

駆動装置及び半導体モジュール Download PDF

Info

Publication number
JP2023106740A
JP2023106740A JP2022007651A JP2022007651A JP2023106740A JP 2023106740 A JP2023106740 A JP 2023106740A JP 2022007651 A JP2022007651 A JP 2022007651A JP 2022007651 A JP2022007651 A JP 2022007651A JP 2023106740 A JP2023106740 A JP 2023106740A
Authority
JP
Japan
Prior art keywords
electrode
potential
semiconductor
semiconductor region
drive signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022007651A
Other languages
English (en)
Inventor
竜則 坂野
Tatsunori Sakano
亮平 下條
Ryohei Shimojo
知子 末代
Tomoko Matsudai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2022007651A priority Critical patent/JP2023106740A/ja
Priority to US17/812,021 priority patent/US11923851B2/en
Priority to CN202210873028.0A priority patent/CN116504781A/zh
Publication of JP2023106740A publication Critical patent/JP2023106740A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Conversion In General (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】損失を抑制できる駆動装置及び半導体モジュールを提供する。【解決手段】実施形態によれば、駆動装置は、半導体装置を駆動可能な駆動回路を含む。前記半導体装置は、第１電極、第２電極、第３電極、第４電極、半導体部材及び絶縁部材を含む。前記駆動回路は、第１駆動信号を前記第３電極に供給可能であり、第２駆動信号を前記第４電極に供給可能である。第１動作において、前記第１駆動信号は、第１電位から前記第１電位よりも高い第２電位に変化する。前記第１動作において、前記第２駆動信号は、第３電位から前記第３電位よりも高い第４電位に変化した後に前記第３電位と前記第４電位との間の第５電位に変化する。【選択図】図１

Description

本発明の実施形態は、駆動装置及び半導体モジュールに関する。
例えば、ＩＧＢＴ（insulated gate bipolar transistor）などの半導体装置が電力変換回路などに用いられている。半導体装置における損失を抑制できる駆動装置及び半導体モジュールが望まれる。
特開２０１９－１４５７５８号公報 特許第６６５６４１４号公報
本発明の実施形態は、損失を抑制できる駆動装置及び半導体モジュールを提供する。
本発明の実施形態によれば、駆動装置は、半導体装置を駆動可能な駆動回路を含む。前記半導体装置は、第１電極、第２電極、第３電極、第４電極、半導体部材及び絶縁部材を含む。前記半導体部材は、第１導電形の第１半導体領域と、前記第１導電形の第２半導体領域と、第２導電形の第３半導体領域と、前記第２導電形の第４半導体領域と、を含む。前記第１半導体領域は、第１部分領域、第２部分領域及び第３部分領域を含む。前記第１半導体領域は、第１方向において前記第１電極と前記第２半導体領域との間にある。前記第３半導体領域は、前記第１方向において前記第１半導体領域と前記第２半導体領域との間にある。前記第４半導体領域は、前記第１方向において前記第１電極と前記第１半導体領域との間にある。前記第２電極は、前記第２半導体領域と電気的に接続される。前記第１部分領域は、前記第１方向において、前記第４半導体領域と前記第３電極との間にある。前記第３電極から前記第４電極への第２方向は、前記第１方向と交差する。前記第２部分領域は、前記第１方向において、前記第４半導体領域と前記第４電極との間にある。前記第３部分領域の少なくとも一部は、前記第３電極と前記第４電極との間にある。前記第２半導体領域の少なくとも一部、及び、前記第３半導体領域の少なくとも一部は、前記第２方向において前記第３電極と前記第４電極との間にある。前記絶縁部材の少なくとも一部は、前記半導体部材と前記第３電極との間、及び、前記半導体部材と前記第４電極との間に設けられる。前記駆動回路は、第１駆動信号を前記第３電極に供給可能であり、第２駆動信号を前記第４電極に供給可能である。第１動作において、前記第１駆動信号は、第１電位から前記第１電位よりも高い第２電位に変化する。前記第１動作において、前記第２駆動信号は、第３電位から前記第３電位よりも高い第４電位に変化した後に前記第３電位と前記第４電位との間の第５電位に変化する。
図１（ａ）及び図１（ｂ）は、第１実施形態に係る駆動装置及び半導体モジュールの動作を例示する模式図である。 図２は、第１実施形態に係る駆動装置が適用される半導体装置を例示する模式的断面図である。 図３（ａ）及び図３（ｂ）は、第１実施形態に係る駆動装置及び半導体モジュールの動作を例示する模式図である。 図４（ａ）及び図４（ｂ）は、第１実施形態に係る駆動装置及び半導体モジュールの動作を例示する模式図である。 図５は、第１実施形態に係る駆動装置が適用される半導体装置を例示する模式的断面図である。 図６は、第１実施形態に係る駆動装置が適用される半導体装置を例示する模式的断面図である。 図７は、第１実施形態に係る駆動装置、半導体装置及び半導体モジュールを例示する模式的断面図である。 図８は、第１実施形態に係る駆動装置、半導体装置及び半導体モジュールを例示する模式的断面図である。 図９は、第１実施形態に係る駆動装置、半導体装置及び半導体モジュールを例示する模式的断面図である。 図１０（ａ）及び図１０（ｂ）は、実施形態に係る駆動装置及び半導体モジュールの動作を例示する模式図である。 図１１（ａ）及び図１１（ｂ）は、実施形態に係る駆動装置及び半導体モジュールの動作を例示する模式図である。 図１２は、第１実施形態に係る駆動装置、半導体装置及び半導体モジュールを例示する模式的断面図である。 図１３は、第１実施形態に係る駆動装置、半導体装置及び半導体モジュールを例示する模式的断面図である。 図１４は、第１実施形態に係る駆動装置、半導体装置及び半導体モジュールを例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１（ａ）及び図１（ｂ）は、第１実施形態に係る駆動装置及び半導体モジュールの動作を例示する模式図である。
図２は、第１実施形態に係る駆動装置が適用される半導体装置を例示する模式的断面図である。
図２に示すように、実施形態に係る駆動装置７０は、駆動回路７０Ｄを含む。駆動回路７０Ｄは、半導体装置１１０を駆動可能である。駆動装置７０は、電源回路７０Ｐを含んでも良い。電源回路７０Ｐは、駆動に用いられる電圧（及び電流）を駆動回路７０Ｄに供給する。
以下、半導体装置１１０の例について説明する。
図２に示すように、半導体装置１１０は、第１電極５１、第２電極５２、第３電極５３、第４電極５４、半導体部材１０、及び、絶縁部材４０を含む。
半導体部材１０は、第１導電形の第１半導体領域１１と、第１導電形の第２半導体領域１２と、第２導電形の第３半導体領域１３と、第２導電形の第４半導体領域１４と、を含む。
例えば、第１導電形はｎ形であり、第２導電形はｐ形である。実施形態において、第１導電形がｐ形であり、第２導電形はｎ形でも良い。以下では、第１導電形がｎ形であり、第２導電形がｐ形であるとする。
第１半導体領域１１は、第１部分領域１１ａ、第２部分領域１１ｂ及び第３部分領域１１ｃを含む。第１半導体領域１１は、第１方向Ｄ１において、第１電極５１と第２半導体領域１２との間にある。第１部分領域１１ａと第３部分領域１１ｃとの間の境界は、不明確で良い。第１部分領域１１ａと第２部分領域１１ｂとの間の境界は、不明確で良い。第２部分領域１１ｂと第３部分領域１１ｃとの間の境界は、不明確で良い。これらの部分領域は、互いに連続している。
第１方向Ｄ１をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｘ軸方向及びＺ軸方向に対して垂直な方向をＹ軸方向とする。
第３半導体領域１３は、第１方向Ｄ１において第１半導体領域１１と第２半導体領域１２との間にある。第４半導体領域１４は、第１方向Ｄ１において第１電極５１と第１半導体領域１１との間にある。
第２電極５２は、第２半導体領域１２と電気的に接続される。第２電極５２は、第３半導体領域１３とも電気的に接続されても良い。
第１部分領域１１ａは、第１方向Ｄ１において、第４半導体領域１４と第３電極５３との間にある。
第３電極５３から第４電極５４への第２方向Ｄ２は、第１方向Ｄ１と交差する。第２方向Ｄ２は、例えば、Ｘ軸方向である。第３電極５３及び第４電極５４は、第３方向Ｄ３に沿って延びても良い。第３方向Ｄ３は、例えば、Ｙ軸方向である。
第２部分領域１１ｂは、第１方向Ｄ１において、第４半導体領域１４と第４電極５４との間にある。第３部分領域１１ｃの少なくとも一部は、第２方向Ｄ２において第３電極５３と第４電極５４との間にある。第２半導体領域１２の少なくとも一部、及び、第３半導体領域１３の少なくとも一部は、第２方向Ｄ２において第３電極５３と第４電極５４との間にある。
絶縁部材４０の少なくとも一部は、半導体部材１０と第３電極５３との間、及び、半導体部材１０と第４電極５４との間に設けられる。
第１電極５１と第２電極５２との間に流れる電流は、第３電極５３の電位により制御できる。半導体装置１１０は、トランジスタである。第１電極５１は、例えば、コレクタ電極として機能する。第２電極５２は、例えば、エミッタ電極として機能する。第３電極５３は、例えば、ゲート電極として機能する。第３電極５３の電位は、例えば、第１電極５１の電位を基準として電位で良い。半導体装置１１０は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）である。第４電極５４は、制御ゲート電極として機能する。第４電極５４の電位の制御により、半導体装置１１０の特性が制御できる。
例えば、第１電極５１の上に、第４半導体領域１４、第１半導体領域１１、第３半導体領域１３及び第２半導体領域１２がこの順で設けられる。この例では、第２半導体領域１２の上に第２電極５２が設けられる。半導体部材１０に設けられた複数のトレンチ１０Ｔの１つに第３電極５３が設けられる。複数のトレンチ１０Ｔの別の１つに第４電極５４が設けられる。
第１半導体領域１１は、例えばドリフト層である。第１半導体領域１１は、例えばｎ－層である。第２半導体領域１２は、例えばエミッタ層である。第２半導体領域１２は、例えばｎ＋層である。第２半導体領域１２におけるｎ形（第１導電形）のキャリア濃度は、第１半導体領域１１におけるｎ形（第１導電形）のキャリア濃度よりも高い。第３半導体領域１３は、例えばボディ層である。第３半導体領域１３は、例えばｐ層である。
図２に示すように、この例では、半導体部材１０は、第２導電形の第５半導体領域１５を含む。第５半導体領域１５は、第３半導体領域１３と第２電極５２との間にある。第５半導体領域１５におけるｐ形（第２導電形）のキャリア濃度は、第３半導体領域１３におけるｐ形（第２導電形）のキャリア濃度よりも高い。第５半導体領域１５は、例えば、ｐ形のコンタクト層である。例えば、第２電極５２は、第５半導体領域１５と接する。第５半導体領域１５は、必要に応じて設けられ、省略されても良い。
図２に示すように、この例では、半導体部材１０は、第６半導体領域１６を含む。第６半導体領域１６は、第４半導体領域１４と第１半導体領域１１との間にある。第６半導体領域１６は、ｎ形（第１導電形）である。第６半導体領域１６におけるｎ形（第１導電形）のキャリア濃度は、第１半導体領域１１におけるｎ形（第１導電形）のキャリア濃度よりも高い。第６半導体領域１６は、例えば、ｎ層である。第６半導体領域１６は、例えば、フィールドストップ層である。第６半導体領域１６は、必要に応じて設けられ、省略されても良い。
駆動回路７０Ｄは、このような半導体装置１１０を駆動可能である。図２に示すように、駆動回路７０Ｄは、第１駆動信号ＤＳ１を第３電極５３に供給可能である。駆動回路７０Ｄは、第２駆動信号ＤＳ２を第４電極に供給可能である。
図１（ａ）及び図１（ｂ）の横軸は、時間ｔｍである。図１（ａ）の縦軸は、第１駆動信号ＤＳ１である。図１（ｂ）の縦軸は、第２駆動信号ＤＳ２である。
図１（ａ）及び図１（ｂ）に示すように、駆動回路７０Ｄは、第１動作ＯＰ１を実施可能である。第１動作ＯＰ１は、例えば、ターンオン動作である。駆動回路７０Ｄは、第２動作ＯＰ２を実施可能である。第２動作ＯＰ２は、例えば、ターンオフ動作である。これらの動作が繰り返して実施されても良い。
図１（ａ）に示すように、第１動作ＯＰ１において、第１駆動信号ＤＳ１は、第１電位Ｖ１から第２電位Ｖ２に変化する。第２電位Ｖ２は、第１電位Ｖ１よりも高い。１つの例において、第１電位Ｖ１は－１５Ｖであり、第２電位Ｖ２は＋１５Ｖである。
図１（ｂ）に示すように、第１動作ＯＰ１において、第２駆動信号ＤＳ２は、第３電位Ｖ３から第４電位Ｖ４に変化した後に、第５電位Ｖ５に変化する。第４電位Ｖ４は、第３電位Ｖ３よりも高い。第５電位Ｖ５は、第３電位Ｖ３と第４電位Ｖ４との間である。１つの例において、第３電位Ｖ３は－１５Ｖであり、第４電位Ｖ４は＋１５Ｖであり、第５電位Ｖ５は、０Ｖである。
このような動作において、例えば、ターンオン損失Ｅｏｎが低減できることが分かった。
例えば、第４電極５４に供給される第２駆動信号ＤＳ２が第３電極５３に供給される第１駆動信号ＤＳ１と同じである第１参考例がある。第１参考例においては、複数のゲート電極に同じ駆動信号が供給される。
一方、実施形態においては、例えば、複数のゲート電極の一部が第３電極５３に対応し、複数のゲート電極の別の一部が第４電極５４に対応する。実施形態においては、第３電極５３に供給される第１駆動信号ＤＳ１は、２レベルの信号である。一方、第４電極５４に供給される第２駆動信号ＤＳ２は、３レベルである。発明者の実験により、このような実施形態におけるターンオン損失Ｅｏｎは、上記の第１参考例におけるターンオン損失Ｅｏｎの５０％になることが分かった。
第４電極５４に供給される第２駆動信号ＤＳ２が３レベルであることでターンオン損失Ｅｏｎが低減されるのは、以下によると考えられる。例えば、電子注入チャネルが増加することで、電流の立ち上がりが速くなる。さらに、例えば、電子注入チャネルが増加することで、キャリア蓄積速度が上昇する。これにより、空乏層の縮小が速くなる。これにより、電圧の立ち下りが速くなる。すなわち、電流の時間変化が大きくなり、電圧の時間変化も大きくなる。損失は、電流及び電圧の積分に対応する。電流の時間変化が大きくなり、電圧の時間変化も大きくなることで、ターンオン損失Ｅｏｎが小さくなる。
実施形態においては、第４電極５４に供給される第２駆動信号ＤＳ２を３レベルの信号とする電源の工夫により、比較的容易にターンオン損失Ｅｏｎを効果的に低減できる。
例えば、駆動装置７０は、電源回路７０Ｐを含んで良い（図２参照）。電源回路７０Ｐは、第３電位Ｖ３の電圧、第４電位Ｖ４の電圧、及び、第５電位Ｖ５の電圧を駆動回路７０Ｄに供給可能である。駆動回路７０Ｄは、これらの電圧をスイッチングすることで、第１駆動信号ＤＳ１及び第２駆動信号ＤＳ２を生成可能である。
実施形態において、第１電位Ｖ１は、第３電位Ｖ３と実質的に同じで良い。第２電位Ｖ２は、第４電位Ｖ４と実質的に同じで良い。例えば、３レベルの電位により、第３電極５３及び第４電極５４を駆動できる。
これらの電位は、第２電極５２の電位（第２電極電位Ｅ２、図２参照）を基準にした電位でよい。例えば、第１電位Ｖ１は、第２電極電位Ｅ２よりも低い。例えば、第２電位Ｖ２は、第２電極電位Ｅ２よりも高い。例えば、第３電位Ｖ３は、第２電極電位Ｅ２よりも低い。例えば、第４電位Ｖ４は、第２電極電位Ｅ２よりも高い。第２電極電位Ｅ２は、例えば基準電位（０Ｖ）である。
第５電位Ｖ５は、第２電極電位Ｅ２と実質的に同じで良い。例えば、第５電位Ｖ５は、第３電位Ｖ３及び第４電位Ｖ４の中央の電位で良い。例えば、第３電位Ｖ３と第５電位Ｖ５との差の絶対値は、第３電位Ｖ３と第４電位Ｖ４との差の絶対値の０．３倍以上０．７倍以下である。
第２駆動信号ＤＳ２が第４電位Ｖ４である時間ｔＶ４(図１（ｂ）参照）は、例えば、０．１μｓ以上１０μｓ以下であることが好ましい。時間ｔＶ４が０．１μｓ以上であることにより、例えば、損失を安定して抑制できる。時間ｔＶ４が１０μｓ以下であることにより、例えば、過度な時間遅れを抑制できる。
第１駆動信号ＤＳ１が第１電位Ｖ１から第２電位Ｖ２に変化する時刻を第１時刻ｔ１とする。第２駆動信号ＤＳ２が第３電位Ｖ３から第４電位Ｖ４に変化する時刻を第２時刻ｔ２とする。図１（ａ）及び図１（ｂ）の例（第１駆動条件ＤＣ１）では、第２時刻ｔ２は、第１時刻ｔ１と実質的に同じである。後述するように、第２時刻ｔ２は、第１時刻ｔ１と異なっても良い。
既に説明したように、駆動回路７０Ｄは、第２動作ＯＰ２を実施可能である（図１（ａ）及び図１（ｂ）参照）。第２動作ＯＰ２は、例えば、ターンオフ動作である。第２動作ＯＰ２において、第１駆動信号ＤＳ１は、第２電位Ｖ２から第１電位Ｖ１に変化する。第２動作ＯＰ２において、第２駆動信号ＤＳ２は、第５電位Ｖ５から第３電位Ｖ３に変化する。
ターンオフ動作において、第３電極５３の電位の変化よりも前に第４電極５４の電位が変化しても良い。第１駆動信号ＤＳ１が第２電位Ｖ２から第１電位Ｖ１に変化する時刻を第３時刻ｔ３とする。第２駆動信号ＤＳ２が第５電位Ｖ５から第３電位Ｖ３に変化する時刻を第４時刻ｔ４とする。第３時刻ｔ３は、第４時刻ｔ４の後である。
第４時刻ｔ４が第３時刻ｔ３と同じ第２参考例が考えられる。発明者の実験により、第３時刻ｔ３を第４時刻ｔ４の後の場合のターンオフ損失Ｅｏｆｆは、第２参考例におけるターンオフ損失Ｅｏｆｆの６３％になることが分かった。
第３時刻ｔ３が第４時刻ｔ４の後であることでターンオフ損失Ｅｏｆｆが低減されるのは、以下によると考えられる。第４電極５４（制御ゲート電極）の電圧を負側のしきい値を超えさせることで、例えば、ｐチャネルが形成され、ホールが半導体部材１０から引き抜かれる。半導体部材１０からホールが引き抜かれることで、電子注入が減少する。すなわち、電導度が変調される。半導体部材１０における全体キャリア量が減少した状態でターンオフが行われる。これにより、キャリア量が多い状態でターンオフが行われる場合と比べて、半導体部材１０からのキャリアの排出が短時間で完了する。これにより、ターンオフ損失Ｅｏｆｆが低減する。
例えば、第４電極５４の数が多いと、半導体部材１０からキャリアを引き抜く経路が増加する。これにより、キャリアの引き抜きの速度、及び、キャリアの引き抜きの量が増大する。これにより、ターンオフ損失Ｅｏｆｆが効果的に低減する。
第３時刻ｔ３と第４時刻ｔ４との差の絶対値をオフ遅延時間Δｔ２とする。オフ遅延時間Δｔ２は、例えば、２μｓ以上１０μｓ以下であることが好ましい。オフ遅延時間Δｔ２が２μｓ以上であることで、例えば、半導体部材１０におけるキャリア量を効果的に低減できる。例えば、ターンオフ損失Ｅｏｆｆを効果的に低減できる。オフ遅延時間Δｔ２が１０μｓ以下であることで、例えば、導通損失が生じる時間を短くすることが容易になる。
図３（ａ）及び図３（ｂ）は、第１実施形態に係る駆動装置及び半導体モジュールの動作を例示する模式図である。
図３（ａ）及び図３（ｂ）は、第２駆動条件ＤＣ２を例示している。第２駆動条件ＤＣ２においては、第１時刻ｔ１は、第２時刻ｔ２の後である。
図４（ａ）及び図４（ｂ）は、第１実施形態に係る駆動装置及び半導体モジュールの動作を例示する模式図である。
図４（ａ）及び図４（ｂ）は、第３駆動条件ＤＣ３を例示している。第３駆動条件ＤＣ３においては、第１時刻ｔ１は、第２時刻ｔ２の前である。
上記の第１～第３駆動条件ＤＣ１～ＤＣ３は、半導体装置の構成に適合させて実施されても良い。半導体装置の構成は、例えば、半導体装置における複数の第３電極５３の数（密度）、及び、複数の第４電極５４の数（密度）である。
図２に示すように、半導体装置１１０は、複数の第３電極５３及び複数の第４電極５４を含む。図２の例では、複数の第４電極５４の数は、複数の第３電極５３の数よりも大きい。複数の第４電極５４の密度は、複数の第３電極５３の密度よりも高い。この場合、複数の第４電極５４の負荷は、複数の第３電極５３の負荷よりも大きい。この場合、第２駆動条件ＤＣ２（第１時刻ｔ１は、第２時刻ｔ２の後）が適用されることが好ましい。負荷が大きい第４電極５４のスイッチングが先に始まることで、所望の損失低減効果が適切に得易い。
例えば、複数の第４電極５４の数が複数の第３電極５３の数よりも大きい場合の短絡電圧は、複数の第４電極５４の数が複数の第３電極５３の数よりも小さい場合の短絡電圧よりも高い。短絡電圧の観点から、複数の第４電極５４は、複数の第３電極５３よりも多いことが好ましい。
第１時刻ｔ１と第２時刻ｔ２との差の絶対値をオン遅延時間Δｔ１とする。第２駆動条件ＤＣ２において、オン遅延時間Δｔ１（図３（ａ）及び図３（ｂ）参照）は、０．１μｓ以上１０μｓ以下であることが好ましい。オン遅延時間Δｔ１が０．１μｓ以上であることで、例えば、損失を安定して抑制し易い。オン遅延時間Δｔ１が１０μｓ以下であることで、例えば、過度な時間遅れを抑制できる。
図５は、第１実施形態に係る駆動装置が適用される半導体装置を例示する模式的断面図である。
図５に示すように、実施形態に係る半導体装置１１１においては、複数の第４電極５４の数（密度）は、複数の第３電極５３の数（密度）と同じである。この場合、複数の第４電極５４の負荷は、複数の第３電極５３の負荷よりも大きい。この場合、第１駆動条件ＤＣ１（第１時刻ｔ１は、第２時刻ｔ２と実質的に同じ）が適用されることが好ましい。負荷が同じ第４電極５４及び第３電極５３のスイッチングが同時に始まることで、所望の損失低減効果が適切に得易い。第１駆動条件ＤＣ１において、オン遅延時間Δｔ１は例えば０．１μｓ未満である。
図６は、第１実施形態に係る駆動装置が適用される半導体装置を例示する模式的断面図である。
図６に示すように、実施形態に係る半導体装置１１２においては、複数の第４電極５４の数は、複数の第３電極５３の数よりも小さい。複数の第４電極５４の密度は、複数の第３電極５３の密度よりも低い。この場合、複数の第４電極５４の負荷は、複数の第３電極５３の負荷よりも小さい。この場合、第３駆動条件ＤＣ３（第１時刻ｔ１は、第２時刻ｔ２の前）が適用されることが好ましい。負荷が大きい第３電極５３のスイッチングが先に始まることで、所望の損失低減効果が適切に得易い。
第３駆動条件ＤＣ３において、オン遅延時間Δｔ１（図４（ａ）及び図４（ｂ）参照）は、０．１μｓ以上１０μｓ以下であることが好ましい。オン遅延時間Δｔ１が０．１μｓ以上であることで、例えば、損失を安定して抑制できる。オン遅延時間Δｔ１が１０μｓ以下であることで、例えば、過度な時間遅れを抑制できる。
図２、図５及び図６に示すように、半導体モジュール２１０～２１２は、半導体装置１１０～１１２をそれぞれ含む。実施形態に係る半導体モジュールまたは半導体装置において、以下に説明する抵抗が設けられても良い。
図７～図９は、第１実施形態に係る駆動装置、半導体装置及び半導体モジュールを例示する模式的断面図である。
図７～図９に示すように、実施形態に係る半導体モジュール２１０ａ～２１２ａにおいて、第１抵抗Ｒｇ１及び第２抵抗Ｒｇ２の少なくともいずれかが設けられて良い。第１抵抗Ｒｇ１は、駆動回路７０Ｄと第３電極５３との間の電流経路に設けられる。例えば、第１抵抗Ｒｇ１は、第３電極５３と直列に設けられる。第２抵抗Ｒｇ２は、駆動回路７０Ｄと第４電極５４との間の電流経路に設けられる。例えば、第２抵抗Ｒｇ２は、第４電極５４と直列に設けられる。これらの抵抗を除いて、半導体モジュール２１０ａ～２１２ａの構成は、半導体モジュール２１０～２１２の構成と同様で良い。
第１抵抗Ｒｇ１及び第２抵抗Ｒｇ２の少なくともいずれかは、駆動装置７０に含まれても良い。第１抵抗Ｒｇ１及び第２抵抗Ｒｇ２の少なくともいずれかは、半導体装置に設けられても良い。例えば、半導体装置１１０ａ～２１２ａは、第１抵抗Ｒｇ１及び第２抵抗Ｒｇ２の少なくともいずれかを含んでもよい。これらの抵抗は、例えば、半導体及び金属の少なくともいずれかを含んでよい。これらの抵抗は、例えば、半導体装置１１０ａ～１１２ａの終端領域に設けられて良い。
第１抵抗Ｒｇ１及び第２抵抗Ｒｇ２の少なくともいずれが設けられることで、第３電極５３の電位の変化の時定数を第４電極５４の電位の変化の時定数と異ならせることができる。第３電極５３と第４電極５４との間で時定数を異ならせることで、例えば、電流が流れ始める時刻（例えば遅延時間）を調整できる。例えば、電流が流れ始める時刻（例えば遅延時間）を一致または近づけることができる。第３電極５３と第４電極５４との間で、ゲート容量Ｃｇｅが異なる場合がある。これにより、遅延時間が一致しない場合が生じる。これらの抵抗を調整することで、遅延時間を一致または近づけることができる。
図１０（ａ）及び図１０（ｂ）は、実施形態に係る駆動装置及び半導体モジュールの動作を例示する模式図である。
これらの図は、ターンオン動作（第１動作ＯＰ１）における電圧の変化を例示している。これらの図の横軸は、時間ｔｍである。図１０（ａ）の縦軸は、第３電極５３の電位Ｖ５３である。図１０（ｂ）の縦軸は、第４電極５４の電位Ｖ５４である。この例では、第１時刻ｔ１は第２時刻ｔ２の後である。この場合に、第１抵抗Ｒｇ１は第２抵抗Ｒｇ２よりも低く設定される。または、第１抵抗Ｒｇ１が設けられない。これにより、電位Ｖ５３は、電位Ｖ５４よりも急峻に変化する。これにより、電位Ｖ５３がしきい値に到達する時刻（時刻ｔｓ）は、電位Ｖ５４がしきい値（時刻ｔｓ）と同じにできる。第３電極５３に対応する領域に電流が流れる始めるタイミングを第４電極５４に対応する領域に電流が流れる始めるタイミングと実質的に一致させることができる。これにより、損失をより効果的に抑制できる。
図１１（ａ）及び図１１（ｂ）は、実施形態に係る駆動装置及び半導体モジュールの動作を例示する模式図である。
これらの図は、ターンオン動作（第１動作ＯＰ１）における電圧の変化を例示している。この例では、第１時刻ｔ１は第２時刻ｔ２の前である。この場合に、第２抵抗Ｒｇ２は第１抵抗Ｒｇ１よりも低く設定される。または、第２抵抗Ｒｇ２が設けられない。これにより、電位Ｖ５４は、電位Ｖ５３よりも急峻に変化する。これにより、電位Ｖ５３がしきい値に到達する時刻（時刻ｔｓ）は、電位Ｖ５４がしきい値（時刻ｔｓ）と同じにできる。第３電極５３に対応する領域に電流が流れる始めるタイミングを第４電極５４に対応する領域に電流が流れる始めるタイミングと実質的に一致させることができる。これにより、損失をより効果的に抑制できる。
このように、第１時刻ｔ１が第２時刻ｔ２の後である場合（図１０（ａ）及び図１０（ｂ）参照）、例えば、実施形態に係る半導体装置は第２抵抗Ｒｇ２を含む。この場合に、第１抵抗Ｒｇ１が設けられない。または、第１抵抗Ｒｇ１は、第２抵抗Ｒｇ２よりも低い。
第１時刻ｔ１が第２時刻ｔ２の後である場合、例えば、駆動回路７０は、第２抵抗Ｒｇ２を含む。この場合に、第１抵抗Ｒｇ１が設けられない。または、第１抵抗Ｒｇ１は、第２抵抗Ｒｇ２よりも低い。
一方、第１時刻ｔ１が第２時刻ｔ２の前である場合（図１１（ａ）及び図１１（ｂ）参照）、例えば、実施形態に係る半導体装置は第１抵抗Ｒｇ１を含む。この場合に、第２抵抗Ｒｇ２が設けられない。または、第２抵抗Ｒｇ２は、第１抵抗Ｒｇ１よりも低い。
第１時刻ｔ１が第２時刻ｔ２の前である場合、例えば、駆動回路７０は、第１抵抗Ｒｇ１を含む。この場合に、第２抵抗Ｒｇ２が設けられない。または、第２抵抗Ｒｇ２は、第１抵抗Ｒｇ１よりも低い。
上記の様な構成により、損失がより効果的に抑制できる。第１抵抗Ｒｇ１及び第２抵抗Ｒｇ２の少なくもいずれかは可変抵抗でも良い。例えば、第１抵抗Ｒｇ１及び第２抵抗Ｒｇ２の少なくともいずれかとして、複数の抵抗体を含む抵抗素子が適用されて良い。複数の抵抗体の接続を変更することで、抵抗を変更できる。例えば、半導体装置の特性をモニタして、モニタ結果に基づいて第１抵抗Ｒｇ１及び第２抵抗Ｒｇ２の少なくともいずれかが変更されても良い。
複数の第３電極５３及び複数の第４電極５４が設けられる場合において、複数の第３電極５３の数が複数の第４電極５４の数と同じでない場合がある。これにより、複数の第３電極５３のゲート容量が複数の第４電極５４のゲート容量と一致しない。これに起因して遅延時間が一致せず損失が大きくなる場合がある。このような場合に、互いに異なる第１抵抗Ｒｇ１及び第２抵抗Ｒｇ２が設けられても良い。例えば、複数の第３電極５３の数が複数の第４電極５４の数よりも大きい場合に、第２抵抗Ｒｇ２が設けられ、第１抵抗Ｒｇ１が設けられない、または、第１抵抗Ｒｇ１が第２抵抗Ｒｇ２よりも低く設定される。例えば、複数の第３電極５３の数が複数の第４電極５４の数よりも小さい場合に、第１抵抗Ｒｇ１が設けられ、第２抵抗Ｒｇ２が設けられない、または、第２抵抗Ｒｇ２が第１抵抗Ｒｇ１よりも低く設定される。これにより、遅延時間が同じになり、損失を抑制できる。
図１２～図１４は、第１実施形態に係る駆動装置、半導体装置及び半導体モジュールを例示する模式的断面図である。
図１２～図１４に示すように、実施形態に係る半導体装置１１０ｂ～１１２ｂにおいて、半導体部材１０は、第２導電形（例えばｎ形）の第７半導体領域１７を含んで良い。これを除く半導体装置１１０ｂ～１１２ｂの構成は、半導体装置１１０～１１２または１１０ａ～１１２ａと同様で良い。
第７半導体領域１７は、第１半導体領域１１と第３半導体領域１３との間に設けられる。例えば、第７半導体領域１７における第１導電形のキャリア濃度は、第１半導体領域１１における第１導電形のキャリア濃度よりも高い。第７半導体領域１７における第１導電形のキャリア濃度は、第２半導体領域１２における第１導電形のキャリア濃度よりも低くて良い。第７半導体領域１７は、例えば、ｎ形バリア層である。第７半導体領域１７が設けられることで、例えば、オン状態（定常状態）において、第１半導体領域１１におけるけるキャリア蓄積が促進される。例えば、より低いオン抵抗が得られる。
（第２実施形態）
第２実施形態は、半導体モジュール（例えば、半導体モジュール２１０～２１２及び２１０ａ～２１２ａ）に係る。実施形態に係る半導体モジュールは、第１実施形態に係る駆動装置７０と、上記の半導体装置（例えば、半導体装置１１０～１１２、または、１１０ａ～１１２ａなど）を含む。実施形態に係る半導体モジュールにおいて、損失を抑制できる。
実施形態において、半導体部材１０は、例えば、シリコンを含む。半導体部材１０は、ＳｉＣ、窒化ガリウム、酸化ガリウム、または、ダイヤモンドなどを含んでも良い。第１電極５１は、例えば、アルミニウムなどを含む。第２電極５２は、例えば、アルミニウムなどを含む。第３電極５３及び第４電極５４は、例えば、導電性のシリコンなどを含む。絶縁部材４０は、例えば、酸素及び窒素よりなる群から選択された少なくとも１つと、シリコンと、を含む。
実施形態において、半導体領域の形状などに関する情報は、例えば、電子顕微鏡観察などにより得られる。半導体領域における不純物濃度に関する情報は、例えば、ＥＤＸ（Energy Dispersive X-ray Spectroscopy）、または、ＳＩＭＳ（Secondary Ion Mass Spectrometry）などにより得られる。半導体領域におけるキャリア濃度に関する情報は、例えば、ＳＣＭ（Scanning Capacitance Microscopy）などにより得られる。
実施形態は、以下の構成（例えば技術案）を含んで良い。
（構成１）
半導体装置を駆動可能な駆動回路を備え、
前記半導体装置は、
第１電極と、
半導体部材であって、前記半導体部材は、第１導電形の第１半導体領域と、前記第１導電形の第２半導体領域と、第２導電形の第３半導体領域と、前記第２導電形の第４半導体領域と、を含み、
前記第１半導体領域は、第１部分領域、第２部分領域及び第３部分領域を含み、
前記第１半導体領域は、第１方向において前記第１電極と前記第２半導体領域との間にあり、
前記第３半導体領域は、前記第１方向において前記第１半導体領域と前記第２半導体領域との間にあり、
前記第４半導体領域は、前記第１方向において前記第１電極と前記第１半導体領域との間にある、前記半導体部材と、
前記第２半導体領域と電気的に接続された第２電極と、
第３電極であって、前記第１部分領域は、前記第１方向において、前記第４半導体領域と前記第３電極との間にある、前記第３電極と、
第４電極であって、前記第３電極から前記第４電極への第２方向は、前記第１方向と交差し、前記第２部分領域は、前記第１方向において、前記第４半導体領域と前記第４電極との間にあり、前記第３部分領域の少なくとも一部は、前記第３電極と前記第４電極との間にあり、前記第２半導体領域の少なくとも一部、及び、前記第３半導体領域の少なくとも一部は、前記第２方向において前記第３電極と前記第４電極との間にある、前記第４電極と、
絶縁部材であって、前記絶縁部材の少なくとも一部は、前記半導体部材と前記第３電極との間、及び、前記半導体部材と前記第４電極との間に設けられた、前記絶縁部材と、
を含み、
前記駆動回路は、第１駆動信号を前記第３電極に供給可能であり、第２駆動信号を前記第４電極に供給可能であり、
第１動作において、前記第１駆動信号は、第１電位から前記第１電位よりも高い第２電位に変化し、
前記第１動作において、前記第２駆動信号は、第３電位から前記第３電位よりも高い第４電位に変化した後に前記第３電位と前記第４電位との間の第５電位に変化する、駆動装置。
（構成２）
コレクタ電極として機能する第１電極と、エミッタ電極として機能する第２電極と、ゲート電極として機能する第３電極と、制御ゲート電極として機能する第４電極と、を含む半導体装置を駆動可能な駆動回路を備え、
前記駆動回路は、第１駆動信号を前記第３電極に供給可能であり、第２駆動信号を前記第４電極に供給可能であり、
第１動作において、前記第１駆動信号は、第１電位から前記第１電位よりも高い第２電位に変化し、
前記第１動作において、前記第２駆動信号は、第３電位から前記第３電位よりも高い第４電位に変化した後に前記第３電位と前記第４電位との間の第５電位に変化する、駆動装置。
（構成３）
前記第１駆動信号が前記第１電位から前記第２電位に変化する第１時刻は、前記第２駆動信号が前記第３電位から前記第４電位に変化する第２時刻の後である、構成１または２に記載の駆動装置。
（構成４）
前記半導体装置は、複数の前記第３電極及び複数の前記第４電極を含み、
前記複数の第４電極の数は、前記複数の第３電極の数よりも大きい、構成３に記載の駆動装置。
（構成５）
前記第１時刻と前記第２時刻との差の絶対値は、０．１μｓ以上１０μｓ以下である、構成３または４に記載の駆動装置。
（構成６）
前記半導体装置は、前記駆動回路と前記第４電極との間の電流経路に設けられた第２抵抗をさらに含み、
前記駆動回路と前記第３電極との間の電流経路には第１抵抗が設けられない、または、前記駆動回路と前記第３電極との間の前記電流経路に設けられた前記第１抵抗は、前記第２抵抗よりも低い、構成３～５のいずれか１つに記載の駆動装置。
（構成７）
前記駆動回路と前記第４電極との間の電流経路に設けられた第２抵抗をさらに備え、
前記駆動回路と前記第３電極との間の電流経路には第１抵抗が設けられない、または、前記駆動回路と前記第３電極との間の前記電流経路に設けられた前記第１抵抗は、前記第２抵抗よりも低い、構成３～５のいずれか１つに記載の駆動装置。
（構成８）
前記第１駆動信号が前記第１電位から前記第２電位に変化する第１時刻は、前記第２駆動信号が前記第３電位から前記第４電位に変化する第２時刻の前である、構成１または２に記載の駆動装置。
（構成９）
前記半導体装置は、複数の前記第３電極及び複数の前記第４電極を含み、
前記複数の第４電極の数は、前記複数の第３電極の数よりも小さい、構成８に記載の駆動装置。
（構成１０）
前記半導体装置は、前記駆動回路と前記第３電極との間の電流経路に設けられた第１抵抗をさらに含み、
前記駆動回路と前記第４電極との間の電流経路には第２抵抗が設けられない、または、前記駆動回路と前記第４電極との間の前記電流経路に設けられた前記第２抵抗は、前記第１抵抗よりも低い、構成８または９に記載の駆動装置。
（構成１１）
前記駆動回路と前記第３電極との間の電流経路に設けられた第１抵抗をさらに備え、
前記駆動回路と前記第４電極との間の電流経路には第２抵抗が設けられない、または、前記駆動回路と前記第４電極との間の前記電流経路に設けられた前記第２抵抗は、前記第１抵抗よりも低い、構成８または９に記載の駆動装置。
（構成１２）
前記第３電位と前記第５電位との差の絶対値は、前記第３電位と前記第４電位との差の絶対値の０．３倍以上０．７倍以下である、構成１～１１のいずれか１つに記載の駆動装置。
（構成１３）
前記第１電位は、前記第２電極の第２電極電位よりも低く、
前記第２電位は、前記第２電極電位よりも高い、構成１～１２のいずれか１つに記載の駆動装置。
（構成１４）
前記第３電位は、前記第２電極電位よりも低く、
前記第４電位は、前記第２電極電位よりも高い、構成１３に記載の駆動装置。
（構成１５）
前記第５電位は、前記第２電極電位と実質的に同じである、構成１３または１４に記載の駆動装置。
（構成１６）
第２動作において、前記第１駆動信号は、前記第２電位から前記第１電位に変化し、
前記第２動作において、前記第２駆動信号は、前記第５電位から前記第３電位に変化する、構成１～１５のいずれか１つに記載の駆動装置。
（構成１７）
前記第１駆動信号が前記第２電位から前記第１電位に変化する第３時刻は、前記第２駆動信号が前記第５電位から前記第３電位に変化する第４時刻の後である、構成１６に記載の駆動装置。
（構成１８）
前記第１電位は、前記第３電位と実質的に同じであり、
前記第２電位は、前記第４電位と実質的に同じである、構成１～１７のいずれか１つに記載の駆動装置。
（構成１９）
前記駆動装置は、電源回路をさらに含み、
前記電源回路は、前記第３電位の電圧、前記第４電位の電圧、及び、前記第５電位の電圧を前記駆動回路に供給可能である、構成１～１８のいずれか１つに記載の駆動装置。
（構成２０）
構成１～１９のいずれか１つに記載の駆動装置と、
前記半導体装置と、
を備えた半導体モジュール。
実施形態によれば、損失を抑制できる駆動装置及び半導体モジュールを提供できる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体モジュールに含まれる駆動回路、電源回路、半導体装置、電極、半導体部材及び絶縁部材などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した駆動装置及び半導体モジュールを基にして、当業者が適宜設計変更して実施し得る全ての駆動装置及び半導体モジュールも、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…半導体部材、 １０Ｔ…トレンチ、 １１～１６…第１～第６半導体領域、 １１ａ～１１ｃ…第１～第３部分領域、 ４０…絶縁部材、 ５１～５４…第１～第４電極、 ７０…駆動装置、 ７０Ｄ…駆動回路、 ７０Ｐ…電源回路、 Δｔ１…オン遅延時間、 Δｔ２…オフ遅延時間、 １１０～１１２、１１０ａ～１１２ａ…半導体装置、 ２１０～２１２、２１０ａ～２１２ａ…半導体モジュール、 Ｄ１～Ｄ３…第１～第３方向、 ＤＣ１～ＤＣ３…第１～第３駆動条件、 ＤＳ１、ＤＳ２…第１、第２駆動信号、 Ｅ２…第２電極電位、 ＯＰ１、ＯＰ２…第１、第２動作、 Ｒｇ１、Ｒｇ２…第１、第２抵抗、 Ｖ１～Ｖ５…第１～第５電位、 ｔ１～ｔ４…第１～第４時刻、 ｔＶ４…時間、 ｔｍ…時間

Claims (13)

  1. 半導体装置を駆動可能な駆動回路を備え、
    前記半導体装置は、
    第１電極と、
    半導体部材であって、前記半導体部材は、第１導電形の第１半導体領域と、前記第１導電形の第２半導体領域と、第２導電形の第３半導体領域と、前記第２導電形の第４半導体領域と、を含み、
    前記第１半導体領域は、第１部分領域、第２部分領域及び第３部分領域を含み、
    前記第１半導体領域は、第１方向において前記第１電極と前記第２半導体領域との間にあり、
    前記第３半導体領域は、前記第１方向において前記第１半導体領域と前記第２半導体領域との間にあり、
    前記第４半導体領域は、前記第１方向において前記第１電極と前記第１半導体領域との間にある、前記半導体部材と、
    前記第２半導体領域と電気的に接続された第２電極と、
    第３電極であって、前記第１部分領域は、前記第１方向において、前記第４半導体領域と前記第３電極との間にある、前記第３電極と、
    第４電極であって、前記第３電極から前記第４電極への第２方向は、前記第１方向と交差し、前記第２部分領域は、前記第１方向において、前記第４半導体領域と前記第４電極との間にあり、前記第３部分領域の少なくとも一部は、前記第３電極と前記第４電極との間にあり、前記第２半導体領域の少なくとも一部、及び、前記第３半導体領域の少なくとも一部は、前記第２方向において前記第３電極と前記第４電極との間にある、前記第４電極と、
    絶縁部材であって、前記絶縁部材の少なくとも一部は、前記半導体部材と前記第３電極との間、及び、前記半導体部材と前記第４電極との間に設けられた、前記絶縁部材と、
    を含み、
    前記駆動回路は、第１駆動信号を前記第３電極に供給可能であり、第２駆動信号を前記第４電極に供給可能であり、
    第１動作において、前記第１駆動信号は、第１電位から前記第１電位よりも高い第２電位に変化し、
    前記第１動作において、前記第２駆動信号は、第３電位から前記第３電位よりも高い第４電位に変化した後に前記第３電位と前記第４電位との間の第５電位に変化する、駆動装置。
  2. コレクタ電極として機能する第１電極と、エミッタ電極として機能する第２電極と、ゲート電極として機能する第３電極と、制御ゲート電極として機能する第４電極と、を含む半導体装置を駆動可能な駆動回路を備え、
    前記駆動回路は、第１駆動信号を前記第３電極に供給可能であり、第２駆動信号を前記第４電極に供給可能であり、
    第１動作において、前記第１駆動信号は、第１電位から前記第１電位よりも高い第２電位に変化し、
    前記第１動作において、前記第２駆動信号は、第３電位から前記第３電位よりも高い第４電位に変化した後に前記第３電位と前記第４電位との間の第５電位に変化する、駆動装置。
  3. 前記第１駆動信号が前記第１電位から前記第２電位に変化する第１時刻は、前記第２駆動信号が前記第３電位から前記第４電位に変化する第２時刻の後である、請求項１または２に記載の駆動装置。
  4. 前記半導体装置は、複数の前記第３電極及び複数の前記第４電極を含み、
    前記複数の第４電極の数は、前記複数の第３電極の数よりも大きい、請求項３に記載の駆動装置。
  5. 前記半導体装置は、前記駆動回路と前記第４電極との間の電流経路に設けられた第２抵抗をさらに含み、
    前記駆動回路と前記第３電極との間の電流経路には第１抵抗が設けられない、または、前記駆動回路と前記第３電極との間の前記電流経路に設けられた前記第１抵抗は、前記第２抵抗よりも低い、請求項３または４に記載の駆動装置。
  6. 前記駆動回路と前記第４電極との間の電流経路に設けられた第２抵抗をさらに備え、
    前記駆動回路と前記第３電極との間の電流経路には第１抵抗が設けられない、または、前記駆動回路と前記第３電極との間の前記電流経路に設けられた前記第１抵抗は、前記第２抵抗よりも低い、請求項３または４に記載の駆動装置。
  7. 前記第１駆動信号が前記第１電位から前記第２電位に変化する第１時刻は、前記第２駆動信号が前記第３電位から前記第４電位に変化する第２時刻の前である、請求項１または２に記載の駆動装置。
  8. 前記半導体装置は、複数の前記第３電極及び複数の前記第４電極を含み、
    前記複数の第４電極の数は、前記複数の第３電極の数よりも小さい、請求項７に記載の駆動装置。
  9. 前記半導体装置は、前記駆動回路と前記第３電極との間の電流経路に設けられた第１抵抗をさらに含み、
    前記駆動回路と前記第４電極との間の電流経路には第２抵抗が設けられない、または、前記駆動回路と前記第４電極との間の前記電流経路に設けられた前記第２抵抗は、前記第１抵抗よりも低い、請求項７または８に記載の駆動装置。
  10. 前記駆動回路と前記第３電極との間の電流経路に設けられた第１抵抗をさらに備え、
    前記駆動回路と前記第４電極との間の電流経路には第２抵抗が設けられない、または、前記駆動回路と前記第４電極との間の前記電流経路に設けられた前記第２抵抗は、前記第１抵抗よりも低い、請求項７または８に記載の駆動装置。
  11. 第２動作において、前記第１駆動信号は、前記第２電位から前記第１電位に変化し、
    前記第２動作において、前記第２駆動信号は、前記第５電位から前記第３電位に変化する、請求項１～１０のいずれか１つに記載の駆動装置。
  12. 前記第１駆動信号が前記第２電位から前記第１電位に変化する第３時刻は、前記第２駆動信号が前記第５電位から前記第３電位に変化する第４時刻の後である、請求項１１に記載の駆動装置。
  13. 請求項１～１２のいずれか１つに記載の駆動装置と、
    前記半導体装置と、
    を備えた半導体モジュール。
JP2022007651A 2022-01-21 2022-01-21 駆動装置及び半導体モジュール Pending JP2023106740A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022007651A JP2023106740A (ja) 2022-01-21 2022-01-21 駆動装置及び半導体モジュール
US17/812,021 US11923851B2 (en) 2022-01-21 2022-07-12 Drive device and semiconductor module
CN202210873028.0A CN116504781A (zh) 2022-01-21 2022-07-21 驱动装置以及半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022007651A JP2023106740A (ja) 2022-01-21 2022-01-21 駆動装置及び半導体モジュール

Publications (1)

Publication Number Publication Date
JP2023106740A true JP2023106740A (ja) 2023-08-02

Family

ID=87314777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022007651A Pending JP2023106740A (ja) 2022-01-21 2022-01-21 駆動装置及び半導体モジュール

Country Status (3)

Country Link
US (1) US11923851B2 (ja)
JP (1) JP2023106740A (ja)
CN (1) CN116504781A (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108337922B (zh) * 2015-10-19 2020-12-18 三菱电机株式会社 半导体器件驱动电路及逆变器装置
CN110062957B (zh) 2016-12-12 2023-09-01 三菱电机株式会社 半导体装置的驱动方法以及驱动电路
JP2018107693A (ja) * 2016-12-27 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置および電力変換装置
US11095284B2 (en) * 2017-04-21 2021-08-17 Ford Global Technologies, Llc Minimizing ringing in wide band gap semiconductor devices
JP6820287B2 (ja) 2018-02-23 2021-01-27 株式会社 日立パワーデバイス 半導体装置および電力変換装置
JP7372027B2 (ja) 2018-03-08 2023-10-31 株式会社日立製作所 インバータ装置
JP7206728B2 (ja) * 2018-09-18 2023-01-18 富士電機株式会社 半導体装置及び半導体装置の制御方法
JP7199270B2 (ja) * 2019-03-20 2023-01-05 株式会社東芝 半導体装置及び半導体回路

Also Published As

Publication number Publication date
US20230238944A1 (en) 2023-07-27
US11923851B2 (en) 2024-03-05
CN116504781A (zh) 2023-07-28

Similar Documents

Publication Publication Date Title
CN110190113B (zh) 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管
US11127829B2 (en) Semiconductor device
CN107768429B (zh) 一种具有混合导电模式的超结igbt器件
CN111418071B (zh) 半导体装置以及功率变换装置
US5773852A (en) Shorted anode lateral insulated gate bipolar transistor
JP2002222952A (ja) 高耐圧半導体装置
US7582939B2 (en) Semiconductor diode, electronic component and voltage source inverter
US11222891B2 (en) Semiconductor device and semiconductor circuit
EP2523217A1 (en) Semiconductor device and electric power conversion device using same
JPH04291767A (ja) 伝導度変調型ｍｏｓｆｅｔ
US20150109031A1 (en) Rc-igbt with freewheeling sic diode
JPH0778978A (ja) 縦型ｍｏｓ電界効果トランジスタ
EP2682989A1 (en) Thyristor for controlling two types of charge carriers
CN109686788B (zh) 一种具有载流子存储层的槽栅igbt器件
US20040089895A1 (en) Insulated gate semiconductor device
JP2021150544A (ja) 半導体装置及び半導体回路
JP2023106740A (ja) 駆動装置及び半導体モジュール
US20220189951A1 (en) Semiconductor device
JP7407757B2 (ja) 半導体装置
JP2004103980A (ja) 半導体装置
US11335787B2 (en) Semiconductor device
KR20230088149A (ko) 분리 버퍼 구조를 갖는 초접합 igbt
US9209287B2 (en) Power semiconductor device
US6965131B2 (en) Thyristor switch with turn-off current shunt, and operating method
US20150187869A1 (en) Power semiconductor device

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240531