JP2023091648A - 振動デバイスの製造方法および振動デバイス - Google Patents
振動デバイスの製造方法および振動デバイス Download PDFInfo
- Publication number
- JP2023091648A JP2023091648A JP2021206492A JP2021206492A JP2023091648A JP 2023091648 A JP2023091648 A JP 2023091648A JP 2021206492 A JP2021206492 A JP 2021206492A JP 2021206492 A JP2021206492 A JP 2021206492A JP 2023091648 A JP2023091648 A JP 2023091648A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- movable
- silicon
- etching
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Micromachines (AREA)
Abstract
【課題】優れた形成精度を有する振動デバイスの製造方法および振動デバイスを提供すること。【解決手段】振動デバイスの製造方法は、第1、第2シリコン層の間に酸化シリコン層が介在するSOI基板を準備する工程と、第2シリコン層の主面であって固定電極が形成される固定電極形成領域と重なる部分に凹部を形成する工程と、凹部にエッチング耐性膜を形成する工程と、第2シリコン層の主面にシリコン基板を接合する工程と、第2シリコン層およびシリコン基板の積層体をエッチングによりパターニングし、積層体に支持部、可動電極および固定電極を形成する工程と、第1シリコン層をエッチングによりパターニングし、第1シリコン層に支持部および可動部を形成する工程と、エッチング耐性膜を除去する工程と、酸化シリコン層の一部を除去して、可動部を支持部に対して第1方向に変位可能な状態とする工程と、を含む。【選択図】図4
Description
本発明は、振動デバイスの製造方法および振動デバイスに関する。
例えば、特許文献1および特許文献2には、それぞれ、静電誘導型の振動発電素子が記載されている。これらは、共に、櫛歯状の固定電極を備えた固定電極部と、固定電極に噛み合う櫛歯状の可動電極を備えた可動部と、可動部に配置された錘と、を有する。
特許文献1の振動発電素子では、可動電極が可動部と平面的に配置されている。そのため、可動電極を大きくして固定電極との間の静電容量を高めようとすると可動部を小さくするか、素子全体を大きくする必要がある。可動部が小さくなると素子の感度が悪化して発電特性が低下するおそれがあり、素子全体が大きくなると素子の搭載性が悪化する。これに対して、特許文献2の振動発電素子では、可動電極が可動部に重ねて配置されている。そのため、可動部の小型化や素子全体の大型化を招くことなく、可動電極を大きくして固定電極との間の静電容量を高めることができる。
しかしながら、特許文献2の振動発電素子は、2つの基板を準備し、2つの基板をそれぞれフォトリソグラフィー技法およびエッチング技法を用いて所定パターンにパターニングした後、これら2つの基板を貼り合わせることにより製造されている。このように、パターニングを終えた基板同士を貼り合わせる製造方法では、個体毎に貼り合わせのばらつきが生じる。そのため、このばらつきを許容するためのマージンを確保しておく必要があり、可動電極と固定電極とのギャップを十分に小さくすることができない。そのため、発電効率を高めることが困難である。
本発明の振動デバイスの製造方法は、支持部と、
前記支持部に対して第1方向に変位する可動部と、
前記可動部に接続されている可動電極と、
前記支持部に接続され、前記可動電極と前記第1方向に直交する第2方向に並んで配置されている固定電極と、を有する振動デバイスの製造方法であって、
第1シリコン層と第2シリコン層との間に酸化シリコン層が介在するSOI基板を準備するSOI基板準備工程と、
前記第2シリコン層の主面であって前記固定電極が形成される固定電極形成領域と重なる部分に凹部を形成する凹部形成工程と、
前記凹部にエッチング耐性膜を形成するエッチング耐性膜形成工程と、
前記第2シリコン層の主面にシリコン基板を接合するシリコン基板接合工程と、
前記第2シリコン層および前記シリコン基板の積層体をエッチングによりパターニングし、前記積層体に前記支持部、前記可動電極および前記固定電極を形成する積層体パターニング工程と、
前記第1シリコン層をエッチングによりパターニングし、前記第1シリコン層に前記支持部および前記可動部を形成する第1シリコン層パターニング工程と、
前記エッチング耐性膜を除去するエッチング耐性膜除去工程と、
前記酸化シリコン層の一部を除去して、前記可動部を前記支持部に対して前記第1方向に変位可能な状態とする酸化シリコン層除去工程と、を含む。
前記支持部に対して第1方向に変位する可動部と、
前記可動部に接続されている可動電極と、
前記支持部に接続され、前記可動電極と前記第1方向に直交する第2方向に並んで配置されている固定電極と、を有する振動デバイスの製造方法であって、
第1シリコン層と第2シリコン層との間に酸化シリコン層が介在するSOI基板を準備するSOI基板準備工程と、
前記第2シリコン層の主面であって前記固定電極が形成される固定電極形成領域と重なる部分に凹部を形成する凹部形成工程と、
前記凹部にエッチング耐性膜を形成するエッチング耐性膜形成工程と、
前記第2シリコン層の主面にシリコン基板を接合するシリコン基板接合工程と、
前記第2シリコン層および前記シリコン基板の積層体をエッチングによりパターニングし、前記積層体に前記支持部、前記可動電極および前記固定電極を形成する積層体パターニング工程と、
前記第1シリコン層をエッチングによりパターニングし、前記第1シリコン層に前記支持部および前記可動部を形成する第1シリコン層パターニング工程と、
前記エッチング耐性膜を除去するエッチング耐性膜除去工程と、
前記酸化シリコン層の一部を除去して、前記可動部を前記支持部に対して前記第1方向に変位可能な状態とする酸化シリコン層除去工程と、を含む。
本発明の振動デバイスは、第1シリコン層と第2シリコン層との間に酸化シリコン層が介在するSOI基板と前記第2シリコン層に接合されたシリコン基板とを有する基板からなり、
支持部と、
前記支持部に接続されているバネ部と、
前記バネ部を介して前記支持部に接続され、前記バネ部を弾性変形させつつ前記支持部に対して第1方向に変位する可動部と、
前記可動部に接続されている可動電極と、
前記支持部に接続され、前記可動電極と前記第1方向に直交する第2方向に並んで配置されている固定電極と、を有し、
前記SOI基板と前記シリコン基板との積層体から前記支持部が形成され、
前記第1シリコン層から前記可動部および前記バネ部が形成され、
前記第2シリコン層と前記シリコン基板との積層体から前記可動電極が形成され、
前記シリコン基板から前記固定電極が形成されている。
支持部と、
前記支持部に接続されているバネ部と、
前記バネ部を介して前記支持部に接続され、前記バネ部を弾性変形させつつ前記支持部に対して第1方向に変位する可動部と、
前記可動部に接続されている可動電極と、
前記支持部に接続され、前記可動電極と前記第1方向に直交する第2方向に並んで配置されている固定電極と、を有し、
前記SOI基板と前記シリコン基板との積層体から前記支持部が形成され、
前記第1シリコン層から前記可動部および前記バネ部が形成され、
前記第2シリコン層と前記シリコン基板との積層体から前記可動電極が形成され、
前記シリコン基板から前記固定電極が形成されている。
以下、本発明の振動デバイスの製造方法および振動デバイスを添付図面に示す実施形態に基づいて詳細に説明する。
図1は、好適な実施形態に係る振動発電素子の平面図である。図2は、図1の振動発電素子から第2シリコン層を除去した状態の平面図である。図3は、図1中のA-A線断面図である。図4は、振動発電素子の製造工程を示すフローチャートである。図5ないし図14は、それぞれ、振動発電素子の製造方法を説明するための断面図である。図15は、振動発電素子の変形例を示す断面図である。
図4を除く各図には、互いに直交する3つの軸としてX軸、Y軸およびZ軸が図示されている。また、X軸に沿う方向すなわちX軸に平行な方向を「X軸方向」、Y軸に沿う方向を「Y軸方向」、Z軸に沿う方向を「Z軸方向」とも言う。また、各軸の矢印先端側を「プラス側」とも言い、反対側を「マイナス側」とも言う。また、Z軸方向プラス側を「上」とも言い、Z軸方向マイナス側を「下」とも言う。
図1ないし図3に示す振動デバイスとしての振動発電素子1は、静電誘導型の振動発電素子であり、外力によって駆動して発電する。このような振動発電素子1は、SOI(Silicon on Insulator)基板2とシリコン基板9との積層体である基板100を半導体プロセスによってパターニングすることにより製造されている。SOI基板2は、下側に位置する第1シリコン層2Aと上側に位置する第2シリコン層2Cとの間に酸化シリコン層2Bを挿入してなる基板であり、第2シリコン層2Cの上面にシリコン基板9が接合されている。
振動発電素子1は、支持部3と、支持部3に接続されているバネ部4と、バネ部4を介して支持部3に接続され、バネ部4を弾性変形させつつ支持部3に対して第1方向であるX軸方向に変位する可動部5と、可動部5に接続されている可動電極6と、支持部3に接続されている固定電極としての第1、第2固定電極7、8と、を有する。このような構成の振動発電素子1では、X軸方向の外力を受けると可動部5がバネ部4を弾性変形させつつX軸方向に振動し、この振動によって可動電極6と第1、第2固定電極7、8との間の容量が変化することにより発電が行われる。
≪支持部3≫
支持部3は、SOI基板2とシリコン基板9との積層体から形成されており、Z軸方向からの平面視で枠状をなしている。そして、この支持部3の内側にその他の各部が配置されている。支持部3の積層体10は、第1固定電極7が接続された第1固定電極接続領域31と、第2固定電極8が接続された第2固定電極接続領域32とに分割されており、互いに絶縁されている。また、第1固定電極接続領域31には、第1固定電極7と電気的に接続された端子T1が配置されており、第2固定電極接続領域32には、第2固定電極8と電気的に接続された端子T2が配置されている。
支持部3は、SOI基板2とシリコン基板9との積層体から形成されており、Z軸方向からの平面視で枠状をなしている。そして、この支持部3の内側にその他の各部が配置されている。支持部3の積層体10は、第1固定電極7が接続された第1固定電極接続領域31と、第2固定電極8が接続された第2固定電極接続領域32とに分割されており、互いに絶縁されている。また、第1固定電極接続領域31には、第1固定電極7と電気的に接続された端子T1が配置されており、第2固定電極接続領域32には、第2固定電極8と電気的に接続された端子T2が配置されている。
≪可動部5≫
可動部5は、第1シリコン層2Aから形成されており、Z軸方向からの平面視で、振動発電素子1の中央部に位置している。
可動部5は、第1シリコン層2Aから形成されており、Z軸方向からの平面視で、振動発電素子1の中央部に位置している。
≪バネ部4≫
バネ部4は、第1シリコン層2Aから形成されている。このように、バネ部4を可動部5と同じ第1シリコン層2Aから形成することにより、可動部5の重心近くにバネ部4を配置することができ、可動部5の不要な変位を抑制することができる。また、バネ部4は、それぞれX軸方向に弾性変形する第1バネ部41および第2バネ部42を有する。第1バネ部41は、可動部5のX軸方向プラス側に位置しており、可動部5のX軸方向プラス側の端部と支持部3とを接続している。一方、第2バネ部42は、可動部5のX軸方向マイナス側に位置しており、可動部5のX軸方向マイナス側の端部と支持部3とを接続している。このように、第1、第2バネ部41、42で可動部5をX軸方向の両側から支持することにより、可動部5をX軸方向に安定して振動させることができる。
バネ部4は、第1シリコン層2Aから形成されている。このように、バネ部4を可動部5と同じ第1シリコン層2Aから形成することにより、可動部5の重心近くにバネ部4を配置することができ、可動部5の不要な変位を抑制することができる。また、バネ部4は、それぞれX軸方向に弾性変形する第1バネ部41および第2バネ部42を有する。第1バネ部41は、可動部5のX軸方向プラス側に位置しており、可動部5のX軸方向プラス側の端部と支持部3とを接続している。一方、第2バネ部42は、可動部5のX軸方向マイナス側に位置しており、可動部5のX軸方向マイナス側の端部と支持部3とを接続している。このように、第1、第2バネ部41、42で可動部5をX軸方向の両側から支持することにより、可動部5をX軸方向に安定して振動させることができる。
≪可動電極6≫
可動電極6は、第2シリコン層2Cとシリコン基板9との積層体10から形成されている。また、可動電極6は、Z軸方向からの平面視で、可動部5と重なっている。可動電極6を可動部5に重ねて配置することにより、振動発電素子1の平面寸法を大きくすることなく、可動部5を大きくし、その質量を高めることができる。そのため、振動発電素子1の感度が向上し、低い周波数帯でも効率的に可動部5を振動させることができる。さらには、可動部5の大きさに関係なく可動電極6および第1、第2固定電極7、8を広範囲にわたって形成することができ、可動電極6と第1、第2固定電極7、8との間の容量を大きくすることができる。そのため、振動発電素子1の発電量を高めることができる。
可動電極6は、第2シリコン層2Cとシリコン基板9との積層体10から形成されている。また、可動電極6は、Z軸方向からの平面視で、可動部5と重なっている。可動電極6を可動部5に重ねて配置することにより、振動発電素子1の平面寸法を大きくすることなく、可動部5を大きくし、その質量を高めることができる。そのため、振動発電素子1の感度が向上し、低い周波数帯でも効率的に可動部5を振動させることができる。さらには、可動部5の大きさに関係なく可動電極6および第1、第2固定電極7、8を広範囲にわたって形成することができ、可動電極6と第1、第2固定電極7、8との間の容量を大きくすることができる。そのため、振動発電素子1の発電量を高めることができる。
また、可動電極6は、酸化シリコン層2Bを介して可動部5に接合された層状の基部60と、基部60から上側へ突出する複数の可動電極指61と、を有する。このような構成によれば、基部60を介して全ての可動電極指61を電気的に接続することができる。複数の可動電極指61は、行列状に配置され、それぞれ、X軸方向に延在している。図示の構成では、複数の可動電極指61がY軸方向に沿って櫛歯状に整列してなる列が、X軸方向に3つ並んでいる。以下では、説明の便宜上、これら3つの列のうちX軸方向プラス側の列を可動電極指群61Aとも言い、中央の列を可動電極指群61Bとも言い、X軸方向マイナス側の列を可動電極指群61Cとも言う。ただし、可動電極指61の数や配置は、特に限定されない。
また、可動電極6には、エレクトレット膜ELが形成されている。
≪第1、第2固定電極7、8≫
第1固定電極7および第2固定電極8は、それぞれ、シリコン基板9から形成されている。また、第1固定電極7および第2固定電極8は、それぞれ、Z軸方向からの平面視で、可動部5と重なっている。また、第1、第2固定電極7、8と可動電極6の基部60との間には隙間が形成されており、これらが絶縁されている。
第1固定電極7および第2固定電極8は、それぞれ、シリコン基板9から形成されている。また、第1固定電極7および第2固定電極8は、それぞれ、Z軸方向からの平面視で、可動部5と重なっている。また、第1、第2固定電極7、8と可動電極6の基部60との間には隙間が形成されており、これらが絶縁されている。
第1固定電極7は、X軸方向に延在し、可動電極指61とY軸方向に並んで配置された複数の第1固定電極指71を有する。具体的には、第1固定電極7は、可動電極指群61Aに対してX軸方向プラス側から噛み合う複数の第1固定電極指71を備えた櫛歯状の第1固定電極指群71Aと、可動電極指群61Bに対してX軸方向プラス側から噛み合う複数の第1固定電極指71を備えた櫛歯状の第1固定電極指群71Bと、可動電極指群61Cに対してX軸方向プラス側から噛み合う複数の第1固定電極指71を備えた櫛歯状の第1固定電極指群71Cと、を有する。可動電極指61と第1固定電極指71とは、静止状態(中立状態)においてX軸方向に所定の噛合長をもって、かつ、Y軸方向に隙間Gを介して配置されている。
第2固定電極8は、X軸方向に延在し、可動電極指61とY軸方向に並んで配置された複数の第2固定電極指81を有する。具体的には、第2固定電極8は、可動電極指群61Aに対してX軸方向マイナス側から噛み合う複数の第2固定電極指81を備えた櫛歯状の第2固定電極指群81Aと、可動電極指群61Bに対してX軸方向マイナス側から噛み合う複数の第2固定電極指81を備えた櫛歯状の第2固定電極指群81Bと、可動電極指群61Cに対してX軸方向マイナス側から噛み合う複数の第2固定電極指81を備えた櫛歯状の第2固定電極指群81Cと、を有する。可動電極指61と第2固定電極指81とは、静止状態(中立状態)においてX軸方向に所定の噛合長をもって、かつ、Y軸方向に隙間Gを介して配置されている。
以上、振動発電素子1の構成について簡単に説明した。このような構成の振動発電素子1では、X軸方向の力が加わると、第1、第2バネ部41、42を弾性変形させつつ可動部5がX軸方向に振動する。そして、可動部5の振動によって可動電極指61と第1、第2固定電極指71、81との噛合長が逆相で変化して発電が行われる。なお、本実施形態では、可動電極6にエレクトレット膜ELが形成されているが、これに限定されず、第1、第2固定電極7、8に形成してもよいし、可動電極6と第1、第2固定電極7、8の両方に形成してもよい。
このような振動発電素子1では、前述したように、第1シリコン層2Aから可動部5が形成され、積層体10から可動電極6および第1、第2固定電極7、8が形成されている。そのため、可動部5とこれら各電極6、7、8とをZ軸方向に重ねて配置することができる。したがって、振動発電素子1の平面寸法を大きくすることなく、可動部5と各電極6、7、8とを共に大きく形成することができる。可動部5を大きくすることにより、振動発電素子1の感度が向上し、低い周波数帯でも効率的に可動部5を振動させることができる。さらには、各電極6、7、8を大きくすることにより、可動電極6と第1、第2固定電極7、8との間の容量を大きくすることができる。そのため、小型で優れた発電特性を有する振動発電素子1となる。
特に、振動発電素子1は、1枚の基板100をパターニングすることにより形成されているため寸法精度に優れ、上述した特許文献2のように2枚の基板の貼り付けバラツキを考慮しなければならない方法と比べて、可動電極指61と第1、第2固定電極指71、81との隙間Gをより小さくすることができる。そのため、可動電極6と第1、第2固定電極7、8との間の容量をより大きくすることができる。したがって、発電特性がより向上する。
次に、振動発電素子1の製造方法について説明する。振動発電素子1の製造方法は、図4に示すように、SOI基板2を準備するSOI基板準備工程S1と、第2シリコン層2Cの上面に凹部21を形成する凹部形成工程S2と、凹部にエッチング耐性膜ESを形成するエッチング耐性膜形成工程S3と、第2シリコン層2Cの上面にシリコン基板9を接合するシリコン基板接合工程S4と、第2シリコン層2Cおよびシリコン基板9の積層体をエッチングによりパターニングする積層体パターニング工程S5と、第1シリコン層2Aをエッチングによりパターニングする第1シリコン層パターニング工程S6と、エッチング耐性膜ESを除去するエッチング耐性膜除去工程S7と、酸化シリコン層2Bの一部を除去する酸化シリコン層除去工程S8と、を含む。
≪SOI基板準備工程S1≫
まず、図5に示すように、SOI基板2を準備する。前述したように、SOI基板2は、第1シリコン層2Aと第2シリコン層2Cとの間に酸化シリコン層2Bを挿入してなる基板である。なお、各層2A、2B、2Cの厚さとしては、それぞれ、特に限定されないが、例えば、第1シリコン層2Aが300μm程度であり、酸化シリコン層2Bが10μm程度であり、第2シリコン層2Cが20μm程度である。
まず、図5に示すように、SOI基板2を準備する。前述したように、SOI基板2は、第1シリコン層2Aと第2シリコン層2Cとの間に酸化シリコン層2Bを挿入してなる基板である。なお、各層2A、2B、2Cの厚さとしては、それぞれ、特に限定されないが、例えば、第1シリコン層2Aが300μm程度であり、酸化シリコン層2Bが10μm程度であり、第2シリコン層2Cが20μm程度である。
≪凹部形成工程S2≫
次に、図6に示すように、第2シリコン層2Cの上面に凹部21を形成する。凹部21は、第1、第2固定電極7、8が形成される固定電極形成領域Q7、Q8と重なるように形成される。また、凹部21は、第2シリコン層2Cを貫通しない有底の凹部である。なお、凹部21の形成方法は、特に限定されないが、例えば、RIE(反応性イオンエッチング)を用いることができる。また、凹部21の厚さは、例えば、10μm程度である。
次に、図6に示すように、第2シリコン層2Cの上面に凹部21を形成する。凹部21は、第1、第2固定電極7、8が形成される固定電極形成領域Q7、Q8と重なるように形成される。また、凹部21は、第2シリコン層2Cを貫通しない有底の凹部である。なお、凹部21の形成方法は、特に限定されないが、例えば、RIE(反応性イオンエッチング)を用いることができる。また、凹部21の厚さは、例えば、10μm程度である。
≪エッチング耐性膜形成工程S3≫
本工程S3は、第2シリコン層2Cの上面にエッチング耐性膜ESを成膜する成膜工程S31と、凹部21に充填されている部分を残してエッチング耐性膜ESを除去し、第2シリコン層2Cの上面を露出させる除去工程S32と、を含む。
本工程S3は、第2シリコン層2Cの上面にエッチング耐性膜ESを成膜する成膜工程S31と、凹部21に充填されている部分を残してエッチング耐性膜ESを除去し、第2シリコン層2Cの上面を露出させる除去工程S32と、を含む。
-成膜工程S31-
まず、図7に示すように、第2シリコン層2Cの上面にエッチング耐性膜ESを形成する。エッチング耐性膜ESとしては、後述する積層体パターニング工程S5でのエッチングに対して十分な耐性を有していれば特に限定されず、本実施形態では、酸化シリコン膜を用いている。エッチング耐性膜ES(酸化シリコン膜)の成膜方法としては、特に限定されず、例えば、熱酸化、CVD等を用いることができる。
まず、図7に示すように、第2シリコン層2Cの上面にエッチング耐性膜ESを形成する。エッチング耐性膜ESとしては、後述する積層体パターニング工程S5でのエッチングに対して十分な耐性を有していれば特に限定されず、本実施形態では、酸化シリコン膜を用いている。エッチング耐性膜ES(酸化シリコン膜)の成膜方法としては、特に限定されず、例えば、熱酸化、CVD等を用いることができる。
-除去工程S32-
次に、図8に示すように、凹部21に充填されている部分を残してエッチング耐性膜ESを除去し、第2シリコン層2Cの上面を露出させる。酸化シリコン層2Bの除去方法としては、特に限定されず、例えば、CMP(化学機械研磨)を用いることができる。なお、図示の構成では、凹部21内のエッチング耐性膜ESがわずかに除去されて凹没した形状となっている。これにより、次のシリコン基板接合工程S4において、第2シリコン層2Cとシリコン基板9とを凹部21内のエッチング耐性膜ESに阻害されることなく、強固に接合することができる。ただし、凹部21内のエッチング耐性膜ESの形状は、特に限定されず、例えば、第2シリコン層2Cの上面と面一であってもよい。
次に、図8に示すように、凹部21に充填されている部分を残してエッチング耐性膜ESを除去し、第2シリコン層2Cの上面を露出させる。酸化シリコン層2Bの除去方法としては、特に限定されず、例えば、CMP(化学機械研磨)を用いることができる。なお、図示の構成では、凹部21内のエッチング耐性膜ESがわずかに除去されて凹没した形状となっている。これにより、次のシリコン基板接合工程S4において、第2シリコン層2Cとシリコン基板9とを凹部21内のエッチング耐性膜ESに阻害されることなく、強固に接合することができる。ただし、凹部21内のエッチング耐性膜ESの形状は、特に限定されず、例えば、第2シリコン層2Cの上面と面一であってもよい。
以上のような工程によれば、エッチング耐性膜ESを凹部21内に容易に形成することができる。ただし、エッチング耐性膜ESの形成方法としては、特に限定されない。
≪シリコン基板接合工程S4≫
次に、図9に示すように、酸化シリコン層2Cの上面にシリコン基板9を接合する。これにより、基板100が得られる。接合方法としては、特に限定されず、例えば、表面活性化接合を用いることができる。なおい、シリコン基板9の厚さとしては、特に限定されないが、例えば、300μm程度である。
次に、図9に示すように、酸化シリコン層2Cの上面にシリコン基板9を接合する。これにより、基板100が得られる。接合方法としては、特に限定されず、例えば、表面活性化接合を用いることができる。なおい、シリコン基板9の厚さとしては、特に限定されないが、例えば、300μm程度である。
≪積層体パターニング工程S5≫
次に、図10に示すように、第2シリコン層2Cとシリコン基板9との積層体10を上面側からエッチングし、積層体10を貫通する貫通孔を形成することにより、積層体10に、支持部3と、可動電極6と、第1、第2固定電極7、8とを形成する。この際、酸化シリコン層2Bおよびエッチング耐性膜ESがエッチングストップ層として機能する。エッチングには、例えば、ドライエッチング、特にRIE(反応性イオンエッチング)を用いることができる。ドライエッチングを用いることにより、高アスペクト比の貫通孔を精度よく形成することができるため、隙間Gをより小さく設計することができる。そのため、優れた発電特性を有する振動発電素子1を製造することができる。ただし、エッチング方法は、特に限定されず、例えば、ウェットエッチングであってもよい。
次に、図10に示すように、第2シリコン層2Cとシリコン基板9との積層体10を上面側からエッチングし、積層体10を貫通する貫通孔を形成することにより、積層体10に、支持部3と、可動電極6と、第1、第2固定電極7、8とを形成する。この際、酸化シリコン層2Bおよびエッチング耐性膜ESがエッチングストップ層として機能する。エッチングには、例えば、ドライエッチング、特にRIE(反応性イオンエッチング)を用いることができる。ドライエッチングを用いることにより、高アスペクト比の貫通孔を精度よく形成することができるため、隙間Gをより小さく設計することができる。そのため、優れた発電特性を有する振動発電素子1を製造することができる。ただし、エッチング方法は、特に限定されず、例えば、ウェットエッチングであってもよい。
≪第1シリコン層パターニング工程S6≫
次に、図11に示すように、第1シリコン層2Aを下面側からエッチングし、第1シリコン層2Aを貫通する貫通孔を形成することにより、第1シリコン層2Aに、支持部3と、バネ部4と、可動部5とを形成する(ただし、バネ部4は、図11に不図示。)。なお、この際、酸化シリコン層2Bがエッチングストップ層として機能する。エッチングには、例えば、ドライエッチング、特にRIE(反応性イオンエッチング)を用いることができる。ドライエッチングを用いることにより、高アスペクト比の貫通孔を精度よく形成することができる。ただし、エッチング方法は、特に限定されず、例えば、ウェットエッチングであってもよい。
次に、図11に示すように、第1シリコン層2Aを下面側からエッチングし、第1シリコン層2Aを貫通する貫通孔を形成することにより、第1シリコン層2Aに、支持部3と、バネ部4と、可動部5とを形成する(ただし、バネ部4は、図11に不図示。)。なお、この際、酸化シリコン層2Bがエッチングストップ層として機能する。エッチングには、例えば、ドライエッチング、特にRIE(反応性イオンエッチング)を用いることができる。ドライエッチングを用いることにより、高アスペクト比の貫通孔を精度よく形成することができる。ただし、エッチング方法は、特に限定されず、例えば、ウェットエッチングであってもよい。
≪エッチング耐性膜除去工程S7≫
次に、図12に示すように、凹部21内のエッチング耐性膜ESを除去する。これにより、第1、第2固定電極7、8の下方に隙間が形成され、第1、第2固定電極7、8と可動電極6との接触が抑制される。なお、エッチング耐性膜ESの除去方法としては、特に限定さないが、例えば、フッ酸系のエッチング液を用いることができる。
次に、図12に示すように、凹部21内のエッチング耐性膜ESを除去する。これにより、第1、第2固定電極7、8の下方に隙間が形成され、第1、第2固定電極7、8と可動電極6との接触が抑制される。なお、エッチング耐性膜ESの除去方法としては、特に限定さないが、例えば、フッ酸系のエッチング液を用いることができる。
≪酸化シリコン層除去工程S8≫
次に、図13に示すように、酸化シリコン層2Bの一部を除去して、可動部5およびバネ部4を支持部3に対して可動可能な状態とする。可動部5およびバネ部4を支持部3に対して可動可能な状態とすることができれば、酸化シリコン層2Bの除去部分は、特に限定されない。
次に、図13に示すように、酸化シリコン層2Bの一部を除去して、可動部5およびバネ部4を支持部3に対して可動可能な状態とする。可動部5およびバネ部4を支持部3に対して可動可能な状態とすることができれば、酸化シリコン層2Bの除去部分は、特に限定されない。
≪エレクトレット膜形成工程S9≫
次に、図14に示すように、可動電極6にエレクトレット膜ELを形成すると共に端子T1、T2を形成する(ただし、端子T1、T2は、図14に不図示。)。なお、エレクトレット膜ELの形成方法は、特に限定されず、公知の方法を用いることができる。例えば、熱酸化により積層体10の表面に酸化シリコン膜を成膜し、次に、この酸化シリコン膜にカリウムイオン等のアルカリ金属イオンをドープし、その後、電界印加して帯電させる方法がある。
次に、図14に示すように、可動電極6にエレクトレット膜ELを形成すると共に端子T1、T2を形成する(ただし、端子T1、T2は、図14に不図示。)。なお、エレクトレット膜ELの形成方法は、特に限定されず、公知の方法を用いることができる。例えば、熱酸化により積層体10の表面に酸化シリコン膜を成膜し、次に、この酸化シリコン膜にカリウムイオン等のアルカリ金属イオンをドープし、その後、電界印加して帯電させる方法がある。
以上により、振動発電素子1が得られる。ただし、振動発電素子1の製造方法としては、特に限定されず、例えば、積層体パターニング工程S5と第1シリコン層パターニング工程S6の順序を入れ替えてもよい。つまり、第1シリコン層パターニング工程S6の後に積層体パターニング工程S5を行ってもよい。また、上面側からのエッチングと下面側からのエッチングとが同時にできる場合には、これらの工程を同時に行ってもよい。同様に、エッチング耐性膜除去工程S7と酸化シリコン層除去工程S8の順序を入れ替えてもよい。つまり、酸化シリコン層除去工程S8の後にエッチング耐性膜除去工程S7を行ってもよい。また、本実施形態のように材料が同じ等、酸化シリコン層2Bとエッチング耐性膜ESとを同時に除去可能な場合は、これらの工程を同時に行ってもよい。
このような製造方法では、第1シリコン層2Aから可動部5を形成し、積層体10から可動電極6および第1、第2固定電極7、8を形成する。そのため、可動部5と各電極6、7、8とをZ軸方向に重ねて配置することができる。したがって、振動発電素子1の平面寸法を大きくすることなく、可動部5と各電極6、7、8とを共に大きく形成することができる。可動部5を大きくすることにより、振動発電素子1の感度が向上し、低い周波数帯でも効率的に可動部5を振動させることができる。さらには、各電極6、7、8を大きくすることにより、可動電極6と第1、第2固定電極7、8との間の容量を大きくすることができる。そのため、小型で優れた発電特性を有する振動発電素子1を製造することができる。
特に、振動発電素子1は、SOI基板2とシリコン基板9とを接合してなる1枚の基板100をパターニングすることにより形成されているため寸法精度に優れ、上述した特許文献2のように2枚の基板の貼り付けバラツキを考慮しなければならない方法と比べて、可動電極指61と第1、第2固定電極指71、81との隙間Gをより小さくすることができる。そのため、可動電極6と第1、第2固定電極7、8との間の容量をより大きくすることができる。したがって、より優れた発電特性を有する振動発電素子1を製造することができる。
以上、振動発電素子1および振動発電素子1の製造方法について説明した。振動発電素子1の製造方法は、支持部3と、支持部3に対して第1方向であるX軸方向に変位する可動部5と、可動部5に接続されている可動電極6と、支持部3に接続され、可動電極6とX軸方向に直交する第2方向であるY軸方向に並んで配置されている固定電極としての第1、第2固定電極7、8と、を有する振動デバイスとしての振動発電素子1の製造方法であって、第1シリコン層2Aと第2シリコン層2Cとの間に酸化シリコン層2Bが介在するSOI基板2を準備するSOI基板準備工程S1と、第2シリコン層2Cの主面である上面であって第1、第2固定電極7、8が形成される固定電極形成領域Q7、Q8と重なる部分に凹部21を形成する凹部形成工程S2と、凹部21にエッチング耐性膜ESを形成するエッチング耐性膜形成工程S3と、第2シリコン層2Cの上面にシリコン基板9を接合するシリコン基板接合工程S4と、第2シリコン層2Cおよびシリコン基板9の積層体10をエッチングによりパターニングし、積層体10に支持部3、可動電極6および第1、第2固定電極7、8を形成する積層体パターニング工程S5と、第1シリコン層2Aをエッチングによりパターニングし、第1シリコン層2Aに支持部3および可動部5を形成する第1シリコン層パターニング工程S6と、エッチング耐性膜ESを除去するエッチング耐性膜除去工程S7と、酸化シリコン層2Bの一部を除去して、可動部5を支持部3に対してX軸方向に変位可能な状態とする酸化シリコン層除去工程S8と、を含む。
このような製造方法では、第1シリコン層2Aから可動部5を形成し、その上側に位置する積層体10から可動電極6および第1、第2固定電極7、8を形成する。そのため、可動部5と各電極6、7、8とをZ軸方向に重ねて配置することができる。したがって、振動発電素子1の平面寸法を大きくすることなく、可動部5と各電極6、7、8とを共に大きく形成することができる。その結果、小型で優れた発電特性を有する振動発電素子1を製造することができる。
特に、振動発電素子1は、SOI基板2とシリコン基板9とを接合してなる1枚の基板100をパターニングすることにより形成されているため寸法精度に優れ、上述した特許文献2のように2枚の基板の貼り付けバラツキを考慮しなければならない方法と比べて、可動電極指61と第1、第2固定電極指71、81との隙間Gをより小さくすることができる。そのため、可動電極6と第1、第2固定電極7、8との間の容量をより大きくすることができる。したがって、より優れた発電特性を有する振動発電素子1を製造することができる。
また、前述したように、積層体パターニング工程S5および第1シリコン層パターニング工程S6では、それぞれ、エッチングとしてドライエッチングを用いる。そのため、積層体10および第1シリコン層2Aを高精度にパターニングすることができる。また、高アスペクト比の孔を形成することができるため、隙間Gをより小さくすることができ、より優れた発電特性を有する振動発電素子1を製造することができる。
また、前述したように、振動発電素子1の製造方法は、酸化シリコン層除去工程S8の後に行われ、可動電極6および第1、第2固定電極7、8の少なくとも一方にエレクトレット膜ELを形成するエレクトレット膜形成工程S9を含む。これにより、可動部5のX軸方向への振動により発電が行われる振動発電素子1となる。
また、前述したように、エッチング耐性膜形成工程S3は、第2シリコン層2Cの上面にエッチング耐性膜ESを成膜する成膜工程S31と、凹部21に充填されている部分を残してエッチング耐性膜ESを除去し、第2シリコン層2Cの上面を露出させる除去工程S32と、を含む。このような方法によれば、エッチング耐性膜ESを容易に形成することができる。
また、前述したように、振動発電素子1は、X軸方向に弾性変形し、支持部3と可動部5とを接続しているバネ部4を有する。また、バネ部4は、第1シリコン層パターニング工程S6において、支持部3および可動部5と共に第1シリコン層2Aに形成される。このように、第1シリコン層2Aからバネ部4を形成することにより、可動部5の重心近くにバネ部4を配置することができ、可動部5の不要な変位を抑制することができる。
また、前述したように、振動発電素子1は、第1シリコン層2Aと第2シリコン層2Cとの間に酸化シリコン層2Bが介在するSOI基板2と第2シリコン層2Cに接合されたシリコン基板9とを有する基板100からなり、支持部3と、支持部3に接続されているバネ部4と、バネ部4を介して支持部3に接続され、バネ部4を弾性変形させつつ支持部3に対して第1方向であるX軸方向に変位する可動部5と、可動部5に接続されている可動電極6と、支持部3に接続され、可動電極6とX軸方向に直交する第2方向であるY軸方向に並んで配置されている固定電極としての第1、第2固定電極7、8と、を有する。そして、SOI基板2とシリコン基板9との積層体から支持部3が形成され、第1シリコン層2Aから可動部5およびバネ部4が形成され、第2シリコン層2Cとシリコン基板9との積層体10から可動電極6が形成され、シリコン基板9から第1、第2固定電極7、8が形成されている。
このような構成では、第1シリコン層2Aから可動部5が形成され、その上側に位置する積層体10から可動電極6および第1、第2固定電極7、8が形成されている。そのため、可動部5と各電極6、7、8とをZ軸方向に重ねて配置することができる。したがって、振動発電素子1の平面寸法を大きくすることなく、可動部5と各電極6、7、8とを共に大きく形成することができる。その結果、小型で優れた発電特性を有する振動発電素子1となる。
特に、振動発電素子1は、1枚の基板100をパターニングすることにより形成されているため寸法精度に優れ、上述した特許文献2のように2枚の基板の貼り付けバラツキを考慮しなければならない方法と比べて、可動電極指61と第1、第2固定電極指71、81との隙間Gをより小さくすることができる。そのため、可動電極6と第1、第2固定電極7、8との間の容量をより大きくすることができる。したがって、発電特性がより向上する。
以上、本発明の振動デバイスの製造方法および振動デバイスを図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、前述した実施形態では、振動デバイスを発電振動素子に応用した例を説明したが、振動デバイスとしては、これに限定されない。例えば、可動電極6と第1、第2固定電極7、8との容量変化に基づいて加速度や角速度を検出する慣性センサーに適用してもよい。
また、例えば、図15に示すように、可動部5の下面に錘Mを配置してもよい。これにより、可動部5の質量がさらに増大し、振動発電素子1の感度がより向上する。特に、振動発電素子1によれば、可動部5の面積を大きく確保することができるため、その分、より大きな錘Mを配置することができる。そのため、上述の効果がより向上する。
1…振動発電素子、10…積層体、100…基板、2…SOI基板、2A…第1シリコン層、2B…酸化シリコン層、2C…第2シリコン層、21…凹部、3…支持部、31…第1固定電極接続領域、32…第2固定電極接続領域、4…バネ部、41…第1バネ部、42…第2バネ部、5…可動部、6…可動電極、60…基部、61…可動電極指、61A…可動電極指群、61B…可動電極指群、61C…可動電極指群、7…第1固定電極、71…第1固定電極指、71A…第1固定電極指群、71B…第1固定電極指群、71C…第1固定電極指群、8…第2固定電極、81…第2固定電極指、81A…第2固定電極指群、81B…第2固定電極指群、81C…第2固定電極指群、9…シリコン基板、EL…エレクトレット膜、ES…エッチング耐性膜、G…隙間、M…錘、Q7…固定電極形成領域、Q8…固定電極形成領域、S1…SOI基板準備工程、S2…凹部形成工程、S3…エッチング耐性膜形成工程、S31…成膜工程、S32…除去工程、S4…シリコン基板接合工程、S5…積層体パターニング工程、S6…第1シリコン層パターニング工程、S7…エッチング耐性膜除去工程、S8…酸化シリコン層除去工程、S9…エレクトレット膜形成工程、T1…端子、T2…端子
Claims (6)
- 支持部と、
前記支持部に対して第1方向に変位する可動部と、
前記可動部に接続されている可動電極と、
前記支持部に接続され、前記可動電極と前記第1方向に直交する第2方向に並んで配置されている固定電極と、を有する振動デバイスの製造方法であって、
第1シリコン層と第2シリコン層との間に酸化シリコン層が介在するSOI基板を準備するSOI基板準備工程と、
前記第2シリコン層の主面であって前記固定電極が形成される固定電極形成領域と重なる部分に凹部を形成する凹部形成工程と、
前記凹部にエッチング耐性膜を形成するエッチング耐性膜形成工程と、
前記第2シリコン層の主面にシリコン基板を接合するシリコン基板接合工程と、
前記第2シリコン層および前記シリコン基板の積層体をエッチングによりパターニングし、前記積層体に前記支持部、前記可動電極および前記固定電極を形成する積層体パターニング工程と、
前記第1シリコン層をエッチングによりパターニングし、前記第1シリコン層に前記支持部および前記可動部を形成する第1シリコン層パターニング工程と、
前記エッチング耐性膜を除去するエッチング耐性膜除去工程と、
前記酸化シリコン層の一部を除去して、前記可動部を前記支持部に対して前記第1方向に変位可能な状態とする酸化シリコン層除去工程と、を含むことを特徴とする振動デバイスの製造方法。 - 前記積層体パターニング工程および前記第1シリコン層パターニング工程では、それぞれ、前記エッチングとしてドライエッチングを用いる請求項1に記載の振動デバイスの製造方法。
- 前記酸化シリコン層除去工程の後に行われ、前記可動電極および前記固定電極の少なくとも一方にエレクトレット膜を形成するエレクトレット膜形成工程を含む請求項1または2に記載の振動デバイスの製造方法。
- 前記エッチング耐性膜形成工程は、前記第2シリコン層の前記主面に前記エッチング耐性膜を成膜する成膜工程と、
前記凹部に充填されている部分を残して前記エッチング耐性膜を除去し、前記主面を露出させる除去工程と、を含む請求項1ないし3のいずれか1項に記載の振動デバイスの製造方法。 - 前記振動デバイスは、前記第1方向に弾性変形し、前記支持部と前記可動部とを接続しているバネ部を有し、
前記バネ部は、第1シリコン層パターニング工程において、前記支持部および前記可動部と共に前記第1シリコン層に形成される請求項1ないし4のいずれか1項に記載の振動デバイスの製造方法。 - 第1シリコン層と第2シリコン層との間に酸化シリコン層が介在するSOI基板と前記第2シリコン層に接合されたシリコン基板とを有する基板からなり、
支持部と、
前記支持部に接続されているバネ部と、
前記バネ部を介して前記支持部に接続され、前記バネ部を弾性変形させつつ前記支持部に対して第1方向に変位する可動部と、
前記可動部に接続されている可動電極と、
前記支持部に接続され、前記可動電極と前記第1方向に直交する第2方向に並んで配置されている固定電極と、を有し、
前記SOI基板と前記シリコン基板との積層体から前記支持部が形成され、
前記第1シリコン層から前記可動部および前記バネ部が形成され、
前記第2シリコン層と前記シリコン基板との積層体から前記可動電極が形成され、
前記シリコン基板から前記固定電極が形成されていることを特徴とする振動デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021206492A JP2023091648A (ja) | 2021-12-20 | 2021-12-20 | 振動デバイスの製造方法および振動デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021206492A JP2023091648A (ja) | 2021-12-20 | 2021-12-20 | 振動デバイスの製造方法および振動デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023091648A true JP2023091648A (ja) | 2023-06-30 |
Family
ID=86941684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021206492A Pending JP2023091648A (ja) | 2021-12-20 | 2021-12-20 | 振動デバイスの製造方法および振動デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023091648A (ja) |
-
2021
- 2021-12-20 JP JP2021206492A patent/JP2023091648A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5956644B2 (ja) | 単結晶シリコン電極を備えた容量性微小電気機械式センサー | |
JP4558007B2 (ja) | 静電誘導型発電装置 | |
JP6338070B2 (ja) | 振動発電デバイス | |
JP2007139505A (ja) | 容量式力学量センサ | |
JP2010171422A (ja) | Memsセンサおよびmemsセンサの製造方法 | |
JP2013031917A (ja) | 埋設電極を有する浮遊隔膜構造の製造方法 | |
JP5790003B2 (ja) | 加速度センサー | |
TW201524889A (zh) | 微機械構件與製造微機械構件的方法 | |
KR20210151924A (ko) | 마이크로 전자기계 공진기 | |
JP4117450B2 (ja) | 半導体装置の製造方法 | |
JP2018088778A (ja) | 振動発電デバイス | |
JP6123613B2 (ja) | 物理量センサおよびその製造方法 | |
JPWO2008143191A1 (ja) | Memsセンサおよびその製造方法 | |
JP2023091648A (ja) | 振動デバイスの製造方法および振動デバイス | |
JP2009270961A (ja) | Memsセンサおよびその製造方法 | |
CN113316891A (zh) | 振动发电元件以及振动发电元件的制造方法 | |
JP2023091647A (ja) | 振動デバイスの製造方法および振動デバイス | |
JP6111966B2 (ja) | 振動子の製造方法 | |
JP5837286B2 (ja) | 半導体基板のエッチング方法および静電容量型memsセンサの製造方法 | |
JP2008039595A (ja) | 静電容量型加速度センサ | |
JP2012127692A (ja) | Memsセンサおよびその製造方法、ならびにmemsパッケージ | |
JP2024017551A (ja) | 振動デバイス | |
JP2023107340A (ja) | 振動デバイス | |
IT202000003967A1 (it) | Sistema microelettromeccanico e metodo per la fabbricazione dello stesso | |
JP4569167B2 (ja) | 外力検知センサの製造方法 |