JP6111966B2 - 振動子の製造方法 - Google Patents
振動子の製造方法 Download PDFInfo
- Publication number
- JP6111966B2 JP6111966B2 JP2013210772A JP2013210772A JP6111966B2 JP 6111966 B2 JP6111966 B2 JP 6111966B2 JP 2013210772 A JP2013210772 A JP 2013210772A JP 2013210772 A JP2013210772 A JP 2013210772A JP 6111966 B2 JP6111966 B2 JP 6111966B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- forming step
- vibration
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
Description
本発明は、振動子の製造方法に関する。
一般に、水晶などの個片や圧電体を備えた梁（ビームあるいはアーム（腕）とも言う）から成る振動体を用いたタイミングデバイスや加速度センサーデバイス、角速度センサーデバイスなどが知られている。これらは、その用途から、更なる高性能化、小型化、高信頼性化、低コスト化が求められている。例えば特許文献１には、角速度検出特性の向上を図るために、アームと基部との間に基部より幅を狭くした幅細の緩衝部を設けることによって振動もれが抑制できるとする角速度センサーが記載されている。また、特許文献２には、３個の腕部を備え、中央の１個の腕部と残り２個の腕部とを逆位相で振動させることにより、振動を相殺して振動もれが抑制でき、より小型化が図れるとする振動子が記載されている。
しかしながら、特許文献１に記載の角速度センサーや特許文献２に記載の振動子に用いられている振動体は、単結晶シリコンや水晶などの個片を用いることを前提として構成されているため、より小型化することが難しいという課題があった。また製造工程の簡略化によって、より低コスト化することが困難であるという課題もあった。具体的には、単結晶シリコンや水晶などを振動体の個片に加工する精度や、振動体を個片化して支持基板などと接続し、真空封止してから周辺回路と接続するなどの方法から来る制約によって小型化や製造工程の簡略化に制限があるという課題であった。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の適用例または形態として実現することが可能である。
［適用例１］
本適用例に係る振動子の製造方法は、振動部と、前記振動部に接続された振動結合部と、前記振動結合部に接続された支持部とを有する振動子の製造方法であって、基板の一方の主面上に第１層を形成する第１層形成工程と、前記第１層に重ねて第２層を積層する第２層形成工程と、前記基板の一方の主面側から前記基板を平面視したときに、前記第１層および前記第２層に重なる領域において、前記第２層に積層するように、電極と圧電体層とを備える駆動部を形成する駆動部形成工程と、前記第２層をパターニングして、前記駆動部が積層された振動部を形成し、前記第１層の一部を露出させる振動部形成工程と、前記第１層のうち、前記基板の前記一方の主面側から前記基板を平面視したときに、前記パターニングにより前記第２層が除去された部分と、前記振動部および前記振動結合部に重なる部分とを除去する空隙形成工程と、を含むことを特徴とする。
本適用例に係る振動子の製造方法は、振動部と、前記振動部に接続された振動結合部と、前記振動結合部に接続された支持部とを有する振動子の製造方法であって、基板の一方の主面上に第１層を形成する第１層形成工程と、前記第１層に重ねて第２層を積層する第２層形成工程と、前記基板の一方の主面側から前記基板を平面視したときに、前記第１層および前記第２層に重なる領域において、前記第２層に積層するように、電極と圧電体層とを備える駆動部を形成する駆動部形成工程と、前記第２層をパターニングして、前記駆動部が積層された振動部を形成し、前記第１層の一部を露出させる振動部形成工程と、前記第１層のうち、前記基板の前記一方の主面側から前記基板を平面視したときに、前記パターニングにより前記第２層が除去された部分と、前記振動部および前記振動結合部に重なる部分とを除去する空隙形成工程と、を含むことを特徴とする。
本適用例の製造方法によれば、基板の一方の主面上に形成された第１層に重ねて積層された第２層をパターニングすることで振動子の平面形状が作られる。振動子は、駆動部が積層された振動部と、振動部に接続された振動結合部と、振動結合部に接続された支持部とを含み構成される。第１層のうち、基板を平面視したときに、パターニングにより第２層が除去された部分と、振動部および振動結合部に重なる部分を除去することによって、基板との間に空隙部を有する振動部および振動結合部が形成される。つまり、本適用例の製造方法によれば、振動体としての個片を個別に製造してから支持基板に接続するという方法を取ることなく、振動部、振動結合部および支持部が一体となった振動子を簡便に製造することができる。
また、空隙部を形成するためのエッチング工程は、パターニングにより第２層が除去された部分を介して行われ、振動部および振動結合部に重なる部分も除去するために、例えば、ウェットエッチングで行なうことができる。平面視したときに、振動部および振動結合部に重なる第１層の部分が確実にエッチング除去されれば良い製造方法であるため、エッチング液の濃度、温度、エッチング時間などを管理してもなお発生する寸法のバラツキに対して、許容度が大きく、より簡便に製造することができる。つまり、振動子の平面形状として、振動部および振動結合部を構成する第２層のパターニングをより精度良く実施しておくことで、その後のウェットエッチングにおけるバラツキに対する許容度が大きくなるため、安定して簡便に製造することができる。
また、製造工程の初めから半導体チップ上の集積した形で製造できるため、発振回路や種々の半導体集積回路チップへの安価な搭載が可能になる。
なお、パターニングとは、半導体製造工程で一般に使われるフォトリソグラフィ技術などを用いてパターンを形成することをいう。
なお、パターニングとは、半導体製造工程で一般に使われるフォトリソグラフィ技術などを用いてパターンを形成することをいう。
［適用例２］
上記適用例に係る振動子の製造方法において、前記第１層をパターニングして、空隙形成部を形成する空隙形成部形成工程を含み、前記第２層形成工程では、少なくとも前記空隙形成部の一部を覆うように前記第２層を積層し、前記駆動部形成工程では、前記基板の一方の主面側から前記基板を平面視したときに、前記空隙形成部および前記第２層に重なる領域において、前記第２層に積層するように、前記駆動部を形成し、前記振動部形成工程では、前記第２層をパターニングして、前記振動部を形成し、前記空隙形成部の一部を露出させ、前記空隙形成工程では、前記空隙形成部を除去する、ことを特徴とする。
上記適用例に係る振動子の製造方法において、前記第１層をパターニングして、空隙形成部を形成する空隙形成部形成工程を含み、前記第２層形成工程では、少なくとも前記空隙形成部の一部を覆うように前記第２層を積層し、前記駆動部形成工程では、前記基板の一方の主面側から前記基板を平面視したときに、前記空隙形成部および前記第２層に重なる領域において、前記第２層に積層するように、前記駆動部を形成し、前記振動部形成工程では、前記第２層をパターニングして、前記振動部を形成し、前記空隙形成部の一部を露出させ、前記空隙形成工程では、前記空隙形成部を除去する、ことを特徴とする。
本適用例の製造方法によれば、基板の一方の主面上に形成された第１層をパターニングすることで空隙形成部が形成され、空隙形成部を覆う部分を含む第２層をパターニングすることで上述した振動子の平面形状が形成される。振動子は、空隙形成部を除去することによって、基板との間に空隙部を有する振動部および振動結合部が形成される。つまり、空隙形成部は、空隙部を形成する抜き型として機能させることができるため、必要充分な加工精度の空隙形成部をパターニングしておくことで、空隙部を安定して形成することができる。具体的には、振動部および振動結合部を基板から遊離させる工程は、空隙形成部が除去できるエッチング処理工程であれば良く、第２層をストッパーとしたウェットエッチングで行なうことができる。従って、エッチング液の濃度、温度、エッチング時間などの管理を厳格に行なう必要性が軽減され、また、より安定して製造することができる。
［適用例３］
適用例１に係る振動子の製造方法において、前記空隙形成工程は、前記基板の前記一方の主面側から前記基板を平面視したときに、前記空隙形成工程で除去する前記第１層の領域に重なる前記基板の一部を除去する基板空隙部形成工程を含むことを特徴とする。
適用例１に係る振動子の製造方法において、前記空隙形成工程は、前記基板の前記一方の主面側から前記基板を平面視したときに、前記空隙形成工程で除去する前記第１層の領域に重なる前記基板の一部を除去する基板空隙部形成工程を含むことを特徴とする。
本適用例の製造方法によれば、振動部および振動結合部と基板との間に形成される空隙部は、除去される第１層と、一部が除去される基板とによって構成される。つまり、空隙部の厚みを厚くするために、従来は、積層する第１層の厚みを厚くする必要があったが、本適用例の製造方法によれば、基板を除去する深さ方向（厚み方向）の量を多くすることによって空隙部の厚みを厚くすることができる。すなわち、例えば、半導体集積回路などと合わせて製造するような場合であっても、空隙部に必要な厚みを意識することなく第１層の形成を行なうことができ、また積層方向への振動子の高さを抑えることもできるため、より半導体集積回路への組み込み性が良好となる。
［適用例４］
適用例２に係る振動子の製造方法において、前記空隙形成工程は、前記基板の前記一方の主面側から前記基板を平面視したときに、前記空隙形成工程で除去する前記空隙形成部の領域に重なる前記基板の一部を除去する基板空隙部形成工程を含むことを特徴とする。
適用例２に係る振動子の製造方法において、前記空隙形成工程は、前記基板の前記一方の主面側から前記基板を平面視したときに、前記空隙形成工程で除去する前記空隙形成部の領域に重なる前記基板の一部を除去する基板空隙部形成工程を含むことを特徴とする。
本適用例の製造方法によれば、適用例３と同様の効果が得られる振動子を、より安定した製造方法によって得ることができる。
［適用例５］
適用例３に係る振動子の製造方法において、前記基板空隙部形成工程は、前記振動部形成工程の後に、露出した前記第１層、前記第２層、および前記振動部を覆うように第３層を積層する第３層形成工程と、前記振動部形成工程で露出した前記第１層および前記第３層をパターニングして、前記基板の前記一方の主面側から前記基板を平面視したときに、前記振動部形成工程で露出した前記第１層の領域に重なる領域の一部に、前記基板主面の一部が露出する開口部を形成する開口部形成工程と、前記開口部を介して前記基板の一部を除去する基板掘り下げ工程と、を含むことを特徴とする。
適用例３に係る振動子の製造方法において、前記基板空隙部形成工程は、前記振動部形成工程の後に、露出した前記第１層、前記第２層、および前記振動部を覆うように第３層を積層する第３層形成工程と、前記振動部形成工程で露出した前記第１層および前記第３層をパターニングして、前記基板の前記一方の主面側から前記基板を平面視したときに、前記振動部形成工程で露出した前記第１層の領域に重なる領域の一部に、前記基板主面の一部が露出する開口部を形成する開口部形成工程と、前記開口部を介して前記基板の一部を除去する基板掘り下げ工程と、を含むことを特徴とする。
本適用例の製造方法によれば、第３層およびその下層の第１層をパターニングして形成された開口部によって基板が露出し、その開口部を介して基板の除去が行われる。すなわち、開口部によって露出する基板をウェットエッチングによって徐々に除去することによって、基板の深さ方向（厚み方向）に空隙部を形成することができる。また、第３層をエッチングストッパーとして機能させることにより、第２層をパターニングすることで得られた振動子の形状に影響を与えることがなく、空隙部を形成することができる。
［適用例６］
適用例４に係る振動子の製造方法において、前記基板空隙部形成工程は、前記振動部形成工程の後に、露出した前記空隙形成部、前記第２層、および前記振動部を覆うように第３層を積層する第３層形成工程と、前記振動部形成工程で露出した前記空隙形成部および前記第３層をパターニングして、前記基板の前記一方の主面側から前記基板を平面視したときに、前記振動部形成工程で露出した前記空隙形成部の領域に重なる領域の一部に、前記基板主面の一部が露出する開口部を形成する開口部形成工程と、前記開口部を介して前記基板の一部を除去する基板掘り下げ工程と、を含むことを特徴とする。
適用例４に係る振動子の製造方法において、前記基板空隙部形成工程は、前記振動部形成工程の後に、露出した前記空隙形成部、前記第２層、および前記振動部を覆うように第３層を積層する第３層形成工程と、前記振動部形成工程で露出した前記空隙形成部および前記第３層をパターニングして、前記基板の前記一方の主面側から前記基板を平面視したときに、前記振動部形成工程で露出した前記空隙形成部の領域に重なる領域の一部に、前記基板主面の一部が露出する開口部を形成する開口部形成工程と、前記開口部を介して前記基板の一部を除去する基板掘り下げ工程と、を含むことを特徴とする。
本適用例の製造方法によれば、適用例５と同様の効果が得られる振動子を、より安定した製造方法によって得ることができる。
［適用例７］
上記適用例に係る振動子の製造方法において、前記第１層が酸化物層であり、前記第２層が半導体層であることを特徴とする。
上記適用例に係る振動子の製造方法において、前記第１層が酸化物層であり、前記第２層が半導体層であることを特徴とする。
本適用例のように、第１層が酸化物層であり、第２層が半導体層であることが好ましい。このように構成することで、振動部および振動結合部と基板との間に形成される空隙部を形成する第１層のエッチングを、第２層をエッチングストッパーとして行なうことができる。また、第２層の半導体層には、半導体回路を作り込むことができるため、振動子を含む回路モジュールなどを小型に構成することができる。
［適用例８］
上記適用例に係る振動子の製造方法において、前記電極は、少なくとも第１電極と第２電極とを含み、前記圧電体層が、前記第１電極と前記第２電極との間に挟まれていることを特徴とする。
上記適用例に係る振動子の製造方法において、前記電極は、少なくとも第１電極と第２電極とを含み、前記圧電体層が、前記第１電極と前記第２電極との間に挟まれていることを特徴とする。
本適用例によれば、電極は、少なくとも第１電極と第２電極とからなり、圧電体層が、第１電極と第２電極との間に挟まれている。このように構成することで、第１電極と第２電極から圧電体層に駆動電界を印加することにより振動部を振動させる駆動部を構成することができる。
［適用例９］
上記適用例に係る振動子の製造方法において、前記第２層と前記電極との間に絶縁層を備えていることを特徴とする。
上記適用例に係る振動子の製造方法において、前記第２層と前記電極との間に絶縁層を備えていることを特徴とする。
本適用例によれば、第２層と電極との間に絶縁層を備えている。このように構成することで、第２層に複数の電極を形成した場合や、第２層に集積回路を構成した場合などにおいても、第２層を通じて電極の電荷がリークせず、圧電体層に所定の駆動電界をかけることができる。
［適用例１０］
上記適用例に係る振動子の製造方法において、前記圧電体層が、前記第２層と前記電極との間に挟まれていることを特徴とする。
上記適用例に係る振動子の製造方法において、前記圧電体層が、前記第２層と前記電極との間に挟まれていることを特徴とする。
本適用例によれば、圧電体層が、第２層と電極との間に挟まれている。このようにすることで、第２層を対向電極とした駆動部を構成することができる。
以下に本発明を具体化した実施形態について、図面を参照して説明する。以下は、本発明の一実施形態であって、本発明を限定するものではない。なお、以下の各図においては、説明を分かりやすくするため、実際とは異なる尺度で記載している場合がある。特に断面図においては、積層構造を分かり易くするために積層方向に拡大して表示している。
（実施形態１）
まず、実施形態１に係る振動子１００について説明する。
図１（ａ）は、振動子１００を模式的に示す平面図、図１（ｂ）は、図１（ａ）のＡ−Ａ断面概略図、図１（ｃ）は、図１（ａ）のＢ−Ｂ断面概略図である。
振動子１００は、基板の一方の主面上に積層された犠牲層がエッチングされることにより基板から遊離して形成される振動部が備えられた片持ち梁タイプのＭＥＭＳ振動子である。
なお、犠牲層とは、酸化膜などで一旦形成される層であり、その上下や周囲に必要な層を形成した後にエッチングにより除去される。犠牲層が除去されることによって、上下や周囲の各層間に必要な間隙や空洞が形成されたり、必要な構造体が遊離して形成されたりする。
まず、実施形態１に係る振動子１００について説明する。
図１（ａ）は、振動子１００を模式的に示す平面図、図１（ｂ）は、図１（ａ）のＡ−Ａ断面概略図、図１（ｃ）は、図１（ａ）のＢ−Ｂ断面概略図である。
振動子１００は、基板の一方の主面上に積層された犠牲層がエッチングされることにより基板から遊離して形成される振動部が備えられた片持ち梁タイプのＭＥＭＳ振動子である。
なお、犠牲層とは、酸化膜などで一旦形成される層であり、その上下や周囲に必要な層を形成した後にエッチングにより除去される。犠牲層が除去されることによって、上下や周囲の各層間に必要な間隙や空洞が形成されたり、必要な構造体が遊離して形成されたりする。
振動子１００は、第１層としての支持層４に積層された第２層としての半導体層５を基体とした振動部１０、振動部１０に接続された振動結合部２０、振動結合部２０に接続された支持部３０、および第２層（半導体層５）に積層して構成された駆動部４０を含み構成されている。これらは、図１（ｂ）に示すように、基板１の主面に形成された絶縁層としての酸化膜２（ＳｉＯ2）、基板保護材としての窒化膜３（Ｓｉ3Ｎ4）の上部に形成されている。すなわち、第１層（支持層４）は、基板１の一方の主面上において窒化膜３に積層され、基体を構成する第２層（半導体層５）は、第１層（支持層４）に積層されている。
なお、ここでは、基板１の厚み方向において、基板１の主面に順に酸化膜２、窒化膜３、第１層（支持層４）、第２層（半導体層５）が積層される方向を上方向として説明している。
なお、ここでは、基板１の厚み方向において、基板１の主面に順に酸化膜２、窒化膜３、第１層（支持層４）、第２層（半導体層５）が積層される方向を上方向として説明している。
基板１には、好適例としてシリコン単結晶の基板を用いているが、これに限定するものではない。基板１は、半導体集積回路の基板として構成できる基板であることが好ましく、例えば、シリコン以外の半導体基板やガラス基板などであっても良い。
第１層（支持層４）は、１０〜２０μｍの厚さのシリコン酸化膜で構成される。積層された第１層（支持層４）は、振動子１００の製造工程において一部が犠牲層として除去され、振動部１０および振動結合部２０を基板１から遊離させる。
第１層（支持層４）は、１０〜２０μｍの厚さのシリコン酸化膜で構成される。積層された第１層（支持層４）は、振動子１００の製造工程において一部が犠牲層として除去され、振動部１０および振動結合部２０を基板１から遊離させる。
第２層（半導体層５）は、振動子１００を構成する基体としての層であり、フォトリソグラフおよびエッチング加工されることにより、振動部１０、振動結合部２０、支持部３０を一体に形成している。
第２層（半導体層５）は、２〜１０μｍの厚さのポリシリコンを用いているが、これに限定するものではなく、半導体回路で用いられるその他の半導体層を用いることができる。なお、振動体としての必要な剛性（スティフネス）が備えられた半導体層である必要がある。
また、基板１や第２層（半導体層５）には、振動子１００の周縁部や隣接する領域において各種の半導体回路を作り込むことができるため、振動子１００と半導体集積回路とを一体化して構成することができる。
第２層（半導体層５）は、２〜１０μｍの厚さのポリシリコンを用いているが、これに限定するものではなく、半導体回路で用いられるその他の半導体層を用いることができる。なお、振動体としての必要な剛性（スティフネス）が備えられた半導体層である必要がある。
また、基板１や第２層（半導体層５）には、振動子１００の周縁部や隣接する領域において各種の半導体回路を作り込むことができるため、振動子１００と半導体集積回路とを一体化して構成することができる。
支持部３０は、下層が第１層（支持層４）に支えられた例えば矩形の枠状体であり、振動部１０が接続された振動結合部２０を支持している。支持部３０には、図示するＣの領域などにおいて各種の半導体回路を備えても良い。
振動結合部２０は、例えば矩形状の板状体であり、一方の辺が枠状の支持部３０の内側一辺に連続して支持されている。支持部３０が下層を第１層（支持層４）に支えられているのに対し、振動結合部２０は、空隙部９を介して基板１から遊離している。振動結合部２０の一方の辺に対向する他方の辺には、３つの振動部１０が平行して延出している。
振動部１０は、片持ち梁であり、一方の端が振動結合部２０に支持されている。つまり、振動部１０は、基板１との間に空隙（空隙部９）を有するように形成されている。振動部１０の平面形状は、例えば長方形であり、長手方向の長さＬ１は例えば３００μｍであり、短手方向の幅Ｗは例えば３μｍであるが、形状および大きさはこれに限定されない。
なお、図１（ａ）に示す例では、３つの振動部１０が振動結合部２０から平行して延出しているが、振動部１０の数は３つに限定するものではなく、３つ以上であっても良い。
振動結合部２０は、例えば矩形状の板状体であり、一方の辺が枠状の支持部３０の内側一辺に連続して支持されている。支持部３０が下層を第１層（支持層４）に支えられているのに対し、振動結合部２０は、空隙部９を介して基板１から遊離している。振動結合部２０の一方の辺に対向する他方の辺には、３つの振動部１０が平行して延出している。
振動部１０は、片持ち梁であり、一方の端が振動結合部２０に支持されている。つまり、振動部１０は、基板１との間に空隙（空隙部９）を有するように形成されている。振動部１０の平面形状は、例えば長方形であり、長手方向の長さＬ１は例えば３００μｍであり、短手方向の幅Ｗは例えば３μｍであるが、形状および大きさはこれに限定されない。
なお、図１（ａ）に示す例では、３つの振動部１０が振動結合部２０から平行して延出しているが、振動部１０の数は３つに限定するものではなく、３つ以上であっても良い。
それぞれの振動部１０の上面には、駆動部４０が積層されている。
駆動部４０は、振動部１０が振動結合部２０に支持される端部（根元の部分）から振動部１０が延出する方向の略中央部分まで長手方向に沿って形成されている。
駆動部４０は、第１電極としての電極２１ａ、第２電極としての電極２１ｂ、圧電体層２２などから構成されており、振動部１０との間に絶縁層２３を備えている。圧電体層２２は、電極２１ａと電極２１ｂとの間に挟まれており、電極２１ａと電極２１ｂから圧電体層２２に駆動電界（交流電界）が印加されることによって変形し、振動部１０を基板１の厚み方向に振動させる。なお、駆動電界を印加する駆動回路および配線（図示省略）は、振動部１０を振動させるモード（複数の振動部１０の位相関係など）に対応して適宜構成することができる。
駆動部４０は、振動部１０が振動結合部２０に支持される端部（根元の部分）から振動部１０が延出する方向の略中央部分まで長手方向に沿って形成されている。
駆動部４０は、第１電極としての電極２１ａ、第２電極としての電極２１ｂ、圧電体層２２などから構成されており、振動部１０との間に絶縁層２３を備えている。圧電体層２２は、電極２１ａと電極２１ｂとの間に挟まれており、電極２１ａと電極２１ｂから圧電体層２２に駆動電界（交流電界）が印加されることによって変形し、振動部１０を基板１の厚み方向に振動させる。なお、駆動電界を印加する駆動回路および配線（図示省略）は、振動部１０を振動させるモード（複数の振動部１０の位相関係など）に対応して適宜構成することができる。
第２層（半導体層５）と電極２１ａとの間に絶縁層２３を備えることで、第２層（半導体層５）に極性の異なる複数の電極を形成した場合や、第２層（半導体層５）に半導体集積回路を構成した場合などにおいても、第２層（半導体層５）を通じて電極の電荷がリークせず、圧電体層２２に所定の駆動電界をかけることができる。
絶縁層２３は、好適例として、例えば、酸化シリコン（ＳｉＯ2）層、窒化シリコン（Ｓｉ3Ｎ4）層などの絶縁層で構成することができる。また、絶縁層２３は、２層以上の複合層で構成されていても良い。絶縁層２３の厚さは、例えば０．１μｍである。
電極２１ａ，２１ｂには、好適例として窒化チタン（ＴｉＮ）を用いているがこれに限定するものではない。電極２１ａ，２１ｂの厚さは、充分に低い電気抵抗値が得られる厚さであれば良く、例えば１０ｎｍ〜１μｍとすることができる。
絶縁層２３は、好適例として、例えば、酸化シリコン（ＳｉＯ2）層、窒化シリコン（Ｓｉ3Ｎ4）層などの絶縁層で構成することができる。また、絶縁層２３は、２層以上の複合層で構成されていても良い。絶縁層２３の厚さは、例えば０．１μｍである。
電極２１ａ，２１ｂには、好適例として窒化チタン（ＴｉＮ）を用いているがこれに限定するものではない。電極２１ａ，２１ｂの厚さは、充分に低い電気抵抗値が得られる厚さであれば良く、例えば１０ｎｍ〜１μｍとすることができる。
圧電体層２２は、好適例として窒化アルミニウム（ＡｌＮ）を用いているがこれに限定するものではなく、例えばチタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3：ＰＺＴ）、
ニオブ酸チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ，Ｎｂ）Ｏ3：ＰＺＴＮ）、酸化亜鉛
（ＺｎＯ）などの圧電材料であっても良い。圧電体層２２の厚さは、例えば０．１μｍ〜１μｍとすることができる。
なお、図示の例では、駆動部４０において、電極２１ａ，２１ｂの間には圧電体層２２のみが存在するが、電極２１ａ，２１ｂの間に圧電体層２２以外の層を有していても良い。圧電体層２２の膜厚は、振動部１０の共振条件に応じて適宜変更することができる。
ニオブ酸チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ，Ｎｂ）Ｏ3：ＰＺＴＮ）、酸化亜鉛
（ＺｎＯ）などの圧電材料であっても良い。圧電体層２２の厚さは、例えば０．１μｍ〜１μｍとすることができる。
なお、図示の例では、駆動部４０において、電極２１ａ，２１ｂの間には圧電体層２２のみが存在するが、電極２１ａ，２１ｂの間に圧電体層２２以外の層を有していても良い。圧電体層２２の膜厚は、振動部１０の共振条件に応じて適宜変更することができる。
このような３つの片持ち梁構造の振動子において、上下方向（基板１の厚み方向）の振動が支持部３０から基板１に伝搬しないようにするために、３つの振動部１０と支持部３０の間に振動結合部２０を設けている。３つの振動部１０は、駆動回路により、それぞれの振動が相殺されるように、中央の１つの振動部１０と残り２つの振動部１０とが逆位相で振動する。振動結合部２０は、逆位相で振動するエネルギーを結合し相殺する機能を有する。
なお、振動結合部２０の長さＬ２（振動部１０が延在する方向の振動結合部２０の幅）が短いと振動モードの相殺が充分に行われない。そのため、振動結合部２０の長さＬ２を振動部１０の延在方向の長さＬ１に対して適切な長さとする必要がある。具体的には、振動結合部２０の長さＬ２と、振動部１０の延在方向の長さＬ１との関係が、Ｌ１／１５≦Ｌ２≦Ｌ１の範囲内となるようにしている。また、Ｌ１／１０≦Ｌ２≦Ｌ１の範囲内とすることが更に好ましい。この範囲内となるように振動結合部２０の長さＬ２を構成することにより、振動部１０の振動が支持部３０に伝わる振動もれの現象を抑制することができる。
この振動の伝播と抑制について、図２を用いて説明する。図２は、振動部１０に接続された振動結合部２０を示す平面図、および断面図である。
振動部１０は、その先端部１０ａの振幅（変位量）が最大となるように基板１の厚み方向に振動する。それぞれの振動が相殺されるように、中央の１つの振動部１０と残り２つの振動部１０とを逆位相で振動させた場合に、振動結合部２０の端部２０ａから支持部３０の方向に近づくに従い、振動結合部２０の変位量が少なくなる。発明者のシミュレーション評価によると、振動結合部２０において、殆んど変位が存在しなくなる部位（仮想面Ｐ）は、端部２０ａからの距離をｄとすると、ｄ＝Ｌ１／１５の位置にあることが判かっている。すなわち、振動結合部２０の長さＬ２は、振動部１０の長さＬ１に対し、Ｌ１／１５以上であれば、振動部１０の振動が振動結合部２０内で減衰され、殆んど支持部３０まで伝播せず、振動もれを抑制することができる。
振動部１０は、その先端部１０ａの振幅（変位量）が最大となるように基板１の厚み方向に振動する。それぞれの振動が相殺されるように、中央の１つの振動部１０と残り２つの振動部１０とを逆位相で振動させた場合に、振動結合部２０の端部２０ａから支持部３０の方向に近づくに従い、振動結合部２０の変位量が少なくなる。発明者のシミュレーション評価によると、振動結合部２０において、殆んど変位が存在しなくなる部位（仮想面Ｐ）は、端部２０ａからの距離をｄとすると、ｄ＝Ｌ１／１５の位置にあることが判かっている。すなわち、振動結合部２０の長さＬ２は、振動部１０の長さＬ１に対し、Ｌ１／１５以上であれば、振動部１０の振動が振動結合部２０内で減衰され、殆んど支持部３０まで伝播せず、振動もれを抑制することができる。
なお、振動結合部２０の長さＬ２は、長ければ長いほど振動もれが支持部３０に伝播することを防止することができるが、長過ぎる場合には、振動結合部２０の剛性が弱くなり、振動部１０の保持が不安定になって、振動特性のばらつきを生じるおそれがある。また、駆動部４０までの配線が長くなることによって配線抵抗が大きくなり、振動特性に影響を生じるおそれがある。しかしながら、少なくとも、振動結合部２０の長さＬ２は、Ｌ２≦Ｌ１の範囲内であればこれらの問題は顕在化しない。
このように、振動結合部２０の長さＬ２は、振動部１０の延在方向の長さＬ１に対して、Ｌ１／１５≦Ｌ２≦Ｌ１の範囲内であれば良く、振動部１０の加工精度に比較して、広い許容範囲の寸法精度で加工することが可能である。
このように、振動結合部２０の長さＬ２は、振動部１０の延在方向の長さＬ１に対して、Ｌ１／１５≦Ｌ２≦Ｌ１の範囲内であれば良く、振動部１０の加工精度に比較して、広い許容範囲の寸法精度で加工することが可能である。
なお、振動部１０の数が３つ以上の場合においても、それぞれの振動部１０の振動が相殺されるように、対（ペア）となる振動部１０を逆位相で振動させることで、振動結合部２０は同様の機能、つまり、振動結合部２０が逆位相で振動するエネルギーを結合し相殺する機能を有することができる。
次に、実施形態１に係る振動子１００の製造方法の一例について説明する。
振動子１００の製造方法は、基板１の一方の主面上に第１層としての支持層４を形成する第１層形成工程と、第１層（支持層４）に重ねて第２層としての半導体層５を積層する第２層形成工程と、基板１の一方の主面側から基板１を平面視したときに、第１層（支持層４）および第２層（半導体層５）に重なる領域において、第２層（半導体層５）に積層するように、駆動部４０を形成する駆動部形成工程と、第２層（半導体層５）をパターニングして、駆動部４０が積層された振動部１０を形成し、第１層（支持層４）の一部を露出させる振動部形成工程と、第１層（支持層４）のうち、基板１を平面視したときに、パターニングにより第２層（半導体層５）が除去された部分と振動部１０および振動結合部２０に重なる部分とを除去する空隙形成工程とを含む。
以下、図を参照して具体的に説明する。
振動子１００の製造方法は、基板１の一方の主面上に第１層としての支持層４を形成する第１層形成工程と、第１層（支持層４）に重ねて第２層としての半導体層５を積層する第２層形成工程と、基板１の一方の主面側から基板１を平面視したときに、第１層（支持層４）および第２層（半導体層５）に重なる領域において、第２層（半導体層５）に積層するように、駆動部４０を形成する駆動部形成工程と、第２層（半導体層５）をパターニングして、駆動部４０が積層された振動部１０を形成し、第１層（支持層４）の一部を露出させる振動部形成工程と、第１層（支持層４）のうち、基板１を平面視したときに、パターニングにより第２層（半導体層５）が除去された部分と振動部１０および振動結合部２０に重なる部分とを除去する空隙形成工程とを含む。
以下、図を参照して具体的に説明する。
図３（ａ）〜（ｇ）は、振動子１００の製造方法を示す工程図であり、それぞれの主だった製造工程における振動子１００の断面概略図を示している。図３（ｅ）〜（ｇ）には、図１（ａ）におけるＡ−Ａ断面およびＢ−Ｂ断面を示している。
図３（ａ）：まず、基板１を準備し、基板１の主面（図において上方）に酸化膜２を形成する。酸化膜２は、好適例として、半導体プロセスの素子分離層として一般的なＬＯＣＯＳ（Local Oxidation of Silicon）酸化膜で形成しているが、半導体プロセスの世代によって、例えば、ＳＴＩ（Shallow Trench Isolation）法による酸化膜であっても良い。
次に窒化膜３を積層する。窒化膜３は、犠牲層をエッチングするエッチング液（例えばバッファードフッ酸）に対して耐性があり、エッチングストッパーとして機能する。
図３（ａ）：まず、基板１を準備し、基板１の主面（図において上方）に酸化膜２を形成する。酸化膜２は、好適例として、半導体プロセスの素子分離層として一般的なＬＯＣＯＳ（Local Oxidation of Silicon）酸化膜で形成しているが、半導体プロセスの世代によって、例えば、ＳＴＩ（Shallow Trench Isolation）法による酸化膜であっても良い。
次に窒化膜３を積層する。窒化膜３は、犠牲層をエッチングするエッチング液（例えばバッファードフッ酸）に対して耐性があり、エッチングストッパーとして機能する。
図３（ｂ）：次に、第１層形成工程として、窒化膜３の上に第１層としての支持層４を積層する。第１層（支持層４）は、後述する空隙形成工程において一部が犠牲層として除去される。
図３（ｃ）：次に、第２層形成工程として、第１層（支持層４）に重ねて第２層としての半導体層５を積層する。第２層（半導体層５）には必要に応じ（半導体回路を同時に作り込む場合）、積層後にイオン注入をして所定の導電性を持たせる。
図３（ｃ）：次に、第２層形成工程として、第１層（支持層４）に重ねて第２層としての半導体層５を積層する。第２層（半導体層５）には必要に応じ（半導体回路を同時に作り込む場合）、積層後にイオン注入をして所定の導電性を持たせる。
次に、駆動部形成工程として、第２層（半導体層５）に積層するように、駆動部４０を形成する。
図３（ｄ）：具体的には、まず、第２層（半導体層５）に積層するように、駆動部４０を構成する各層（絶縁層２３、電極２１ａを構成する導電層、圧電体層２２、電極２１ｂを構成する導電層）を順次形成する。絶縁層２３は、熱酸化法、ＣＶＤ法、スパッタリング法などにより積層して形成する。電極２１ａは、絶縁層２３の上に、蒸着法、スパッタリング法などを用いて形成することができる。圧電体層２２は、蒸着法、スパッタリング法、レーザーアブレーション法、ＣＶＤ法などの種々の方法で形成することができる。電極２１ｂは、圧電体層２２の上に、蒸着法、スパッタリング法などを用いて形成することができる。
図３（ｅ）：各層をパターニングすることにより、駆動部４０を形成する。
なお、駆動部４０を形成するための各層のパターニングは、上記のように各層を積層させた後に合わせてパターニングを行なっても良いが、各層の形成に引き続いて個別に行なっても良い。
図３（ｄ）：具体的には、まず、第２層（半導体層５）に積層するように、駆動部４０を構成する各層（絶縁層２３、電極２１ａを構成する導電層、圧電体層２２、電極２１ｂを構成する導電層）を順次形成する。絶縁層２３は、熱酸化法、ＣＶＤ法、スパッタリング法などにより積層して形成する。電極２１ａは、絶縁層２３の上に、蒸着法、スパッタリング法などを用いて形成することができる。圧電体層２２は、蒸着法、スパッタリング法、レーザーアブレーション法、ＣＶＤ法などの種々の方法で形成することができる。電極２１ｂは、圧電体層２２の上に、蒸着法、スパッタリング法などを用いて形成することができる。
図３（ｅ）：各層をパターニングすることにより、駆動部４０を形成する。
なお、駆動部４０を形成するための各層のパターニングは、上記のように各層を積層させた後に合わせてパターニングを行なっても良いが、各層の形成に引き続いて個別に行なっても良い。
図３（ｆ）：次に、振動部形成工程として、第２層（半導体層５）をパターニングし、支持部３０、振動結合部２０、振動結合部２０から延出し駆動部４０が積層された振動部１０の平面形状を形成し、第１層（支持層４）の一部を露出させる。ここでのパターニングは、振動部１０の形状を決定する振動特性に係わる部分の加工であるため、ばらつきを抑える必要がある。そのため、ドライエッチングなど、ばらつきを低減できる方法によって行なう。
図３（ｇ）：次に、空隙形成工程として、第１層（支持層４）のうち、基板１を平面視したときに、パターニングにより第２層（半導体層５）が除去された部分と振動部１０および振動結合部２０に重なる部分とを除去する。具体的には、窒化膜３および第２層（半導体層５）をエッチングストッパーとして、ウェットエッチングにより第１層（支持層４）の一部を犠牲層として除去し、空隙部９を形成する。この際、第１層（支持層４）が露出している部分から徐々にウェットエッチングが進行し、基板１の厚み方向だけでなく、面方向にも第１層（支持層４）がエッチングされ、振動部１０や振動結合部２０の下層の第１層（支持層４）が除去され、基板１から遊離した構造が形成される。
ここで、振動結合部２０および支持部３０は、下層の第１層（支持層４）が除去された領域が振動結合部２０として形成され、下層の第１層（支持層４）がエッチングされず残った領域が支持部３０として形成される。振動結合部２０が形成される領域、つまりは、下層の第１層（支持層４）が除去される領域は、図２に示すＬ２の長さで示される領域であり、上述したように、振動部１０の延在方向の長さＬ１との関係が、Ｌ１／１５≦Ｌ２≦Ｌ１の範囲（好ましくは、Ｌ１／１０≦Ｌ２≦Ｌ１の範囲）であれば良いため、製造工程（空隙形成工程）において厳格な寸法管理を必要としない。
なお、ウェットエッチングには、エッチング液として、例えば、フッ化水素酸などを用いることができる。
なお、ウェットエッチングには、エッチング液として、例えば、フッ化水素酸などを用いることができる。
以上説明した製造工程により、振動子１００を形成することができる。なお、上記の製造工程の説明では、電極２１ａ，２１ｂへの配線、駆動回路および半導体回路などを形成する工程についての説明を省いている。
以上述べたように、本実施形態による振動子の製造方法によれば、以下の効果を得ることができる。
基板１の一方の主面上に形成された第１層（支持層４）に重ねて積層された第２層（半導体層５）をパターニングすることで振動子１００の平面形状が作られる。振動子１００は、駆動部４０が積層された振動部１０と、振動部１０に接続された振動結合部２０と、振動結合部２０に接続された支持部３０とを含み構成される。第１層（支持層４）のうち、基板１を平面視したときに、パターニングにより第２層（半導体層５）が除去された部分と、振動部１０および振動結合部２０に重なる部分を除去することによって、基板１との間に空隙部９を有する振動部１０および振動結合部２０が形成される。つまり、本実施形態の製造方法によれば、振動体としての個片を個別に製造してから支持基板に接続するという方法を取ることなく、振動部１０、振動結合部２０および支持部３０が一体となった振動子を簡便に製造することができる。
基板１の一方の主面上に形成された第１層（支持層４）に重ねて積層された第２層（半導体層５）をパターニングすることで振動子１００の平面形状が作られる。振動子１００は、駆動部４０が積層された振動部１０と、振動部１０に接続された振動結合部２０と、振動結合部２０に接続された支持部３０とを含み構成される。第１層（支持層４）のうち、基板１を平面視したときに、パターニングにより第２層（半導体層５）が除去された部分と、振動部１０および振動結合部２０に重なる部分を除去することによって、基板１との間に空隙部９を有する振動部１０および振動結合部２０が形成される。つまり、本実施形態の製造方法によれば、振動体としての個片を個別に製造してから支持基板に接続するという方法を取ることなく、振動部１０、振動結合部２０および支持部３０が一体となった振動子を簡便に製造することができる。
また、空隙部９を形成するためのエッチング工程は、パターニングにより第２層（半導体層５）が除去された部分を介して行われ、振動部１０および振動結合部２０に重なる部分も除去するために、ウェットエッチングで行なう。振動部１０および振動結合部２０に重なる部分が確実にエッチング除去されれば良い製造方法であるため、エッチング液の濃度、温度、エッチング時間などを管理してもなお発生する寸法のバラツキに対して、許容度が大きく、より簡便に製造することができる。つまり、振動子１００の平面形状として、振動部１０および振動結合部２０を構成する第２層（半導体層５）のパターニングをより精度良く実施しておくことで、その後のウェットエッチングにおけるバラツキに対する許容度が大きくなるため、簡便に安定して製造することができる。
また、製造工程の初めから半導体チップ上の集積した形で製造できるため、発振回路や種々の半導体集積回路チップへの安価な搭載が可能になる。
また、製造工程の初めから半導体チップ上の集積した形で製造できるため、発振回路や種々の半導体集積回路チップへの安価な搭載が可能になる。
なお、上述した実施形態では、基板保護材として窒化膜３（Ｓｉ3Ｎ4）、振動体の基体として半導体層５（ポリシリコン）、犠牲層として酸化膜（ＳｉＯ2）を用いているがこれに限定するものではない。例えば、基板保護材として酸化膜（ＳｉＯ2）、基体として高融点金属、犠牲層として窒化膜（Ｓｉ3Ｎ4）などの組み合わせや、基板保護材として酸化膜（ＳｉＯ2）や窒化膜（Ｓｉ3Ｎ4）、基体としてポリシリコン、犠牲層として樹脂材料などの組み合わせ、およびこれらに適応したエッチング液を使用した製造方法であっても良い。
（実施形態２）
次に、実施形態２に係る振動子１０１について説明する。なお、説明にあたり、上述した実施形態と同一の構成部位については、同一の符号を使用し、重複する説明は省略する。
図４（ａ）は、振動子１０１を模式的に示す平面図、図４（ｂ）は、図４（ａ）のＡ―Ａ断面概略図、図４（ｃ）は、図４（ａ）のＢ―Ｂ断面概略図である。
実施形態１では、その製造方法において、犠牲層として除去される第１層（支持層４）の範囲（領域）は、エッチングの度合いによって決まった。これに対し、実施形態２は、空隙形成部形成工程により、予め除去される犠牲層としての第１層（支持層４）の領域を空隙形成部として形成しておくことを特徴としている。
次に、実施形態２に係る振動子１０１について説明する。なお、説明にあたり、上述した実施形態と同一の構成部位については、同一の符号を使用し、重複する説明は省略する。
図４（ａ）は、振動子１０１を模式的に示す平面図、図４（ｂ）は、図４（ａ）のＡ―Ａ断面概略図、図４（ｃ）は、図４（ａ）のＢ―Ｂ断面概略図である。
実施形態１では、その製造方法において、犠牲層として除去される第１層（支持層４）の範囲（領域）は、エッチングの度合いによって決まった。これに対し、実施形態２は、空隙形成部形成工程により、予め除去される犠牲層としての第１層（支持層４）の領域を空隙形成部として形成しておくことを特徴としている。
振動子１０１は、この製造方法によって、振動子１００が備える支持部３０とは構造の異なる支持部３１を備えている。実施形態１において、支持部３０は、下層が第１層（支持層４）に支えられた例えば矩形の枠状体であるとして説明したが、支持部３１は下層に第１層（支持層４）が無く、基板１の主面に順に積層された酸化膜２、窒化膜３の上面にその下部を支えられた構造となっている。すなわち、振動子１０１が備える支持部３１は、図４（ａ）〜（ｃ）に示すように、その下部が基板１の主面に順に積層された酸化膜２、窒化膜３に支えられた例えば矩形の枠状体である。この点を除き、振動子１０１は、実施形態１の振動子１００と同じである。
実施形態２に係る振動子１０１の製造方法の一例について具体的に説明する。
振動子１０１の製造方法は、振動子１００の製造方法に対して、更に、第１層（支持層４）をパターニングして、空隙形成部を形成する空隙形成部形成工程を含み、第２層形成工程では、少なくとも空隙形成部の一部を覆うように第２層（半導体層５）を積層し、駆動部形成工程では、基板１を平面視したときに、空隙形成部および第２層（半導体層５）に重なる領域において、第２層（半導体層５）に積層するように、駆動部４０を形成し、振動部形成工程では、第２層（半導体層５）をパターニングして、振動部１０を形成し、空隙形成部の一部を露出させ、空隙形成工程では、空隙形成部を除去することを特徴としている。
以下、図を参照して説明する。
振動子１０１の製造方法は、振動子１００の製造方法に対して、更に、第１層（支持層４）をパターニングして、空隙形成部を形成する空隙形成部形成工程を含み、第２層形成工程では、少なくとも空隙形成部の一部を覆うように第２層（半導体層５）を積層し、駆動部形成工程では、基板１を平面視したときに、空隙形成部および第２層（半導体層５）に重なる領域において、第２層（半導体層５）に積層するように、駆動部４０を形成し、振動部形成工程では、第２層（半導体層５）をパターニングして、振動部１０を形成し、空隙形成部の一部を露出させ、空隙形成工程では、空隙形成部を除去することを特徴としている。
以下、図を参照して説明する。
図５（ａ）〜（ｇ）は、振動子１０１の製造方法を示す工程図であり、それぞれの主だった製造工程における振動子１０１の断面概略図を示している。図５（ｅ）〜（ｇ）には、図４（ａ）におけるＡ―Ａ断面およびＢ―Ｂ断面を示している。
図５（ａ）：まず、振動子１００の場合（図３（ａ））と同様に、基板１を準備し、基板１の主面（図において上方）に酸化膜２を形成する。次に窒化膜３を積層する。
図５（ａ）：まず、振動子１００の場合（図３（ａ））と同様に、基板１を準備し、基板１の主面（図において上方）に酸化膜２を形成する。次に窒化膜３を積層する。
図５（ｂ）：次に、第１層形成工程として、窒化膜３の上に第１層としての支持層４を積層する。次に、空隙形成部形成工程として、第１層（支持層４）をパターニングして、空隙形成部４ａを形成する。空隙形成部４ａは、後述する空隙形成工程において犠牲層として除去される領域であり、後述する振動部形成工程で第２層（半導体層５）をパターニングした後に基板１を平面視したときに、振動部１０および振動結合部２０に重なる部分を含む領域である。
図５（ｃ）：次に、第２層形成工程として、少なくとも空隙形成部４ａの一部を覆うように第２層としての半導体層５を積層する。第２層（半導体層５）には必要に応じ（半導体回路を同時に作り込む場合）、積層後にイオン注入をして所定の導電性を持たせる。
図５（ｄ），（ｅ）：次に、駆動部形成工程として、振動子１００の場合（図３（ｄ），（ｅ））と同様に、第２層（半導体層５）に積層するように、駆動部４０を形成する。
図５（ｆ）：次に、振動部形成工程として、第２層（半導体層５）をパターニングし、支持部３１、振動結合部２０、振動結合部２０から延出し駆動部４０が積層された振動部１０の平面形状を形成し、空隙形成部４ａの一部を露出させる。ここでのパターニングは、振動部１０の形状を決定する振動特性に係わる部分の加工であるため、ばらつきを抑える必要がある。そのため、ドライエッチングなど、ばらつきを低減できる方法によって行なう。
図５（ｇ）：次に、空隙形成工程として、空隙形成部４ａを除去する。具体的には、窒化膜３および第２層（半導体層５）をエッチングストッパーとして、ウェットエッチングにより空隙形成部４ａを犠牲層として除去し、空隙部９を形成する。空隙部９により、振動部１０および振動結合部２０が基板１から遊離した構造が形成される。
ここで、第２層（半導体層５）のうち、下層に空隙形成部４ａが無く、窒化膜３に積層した領域は、支持部３０として形成される。換言すると、上述した空隙形成部形成工程では、第１層（支持層４）のパターニングにおいて、支持部３０として形成する領域に当たる第１層（支持層４）の領域を除去しておくことで、支持部３０が構成される。
なお、ウェットエッチングには、エッチング液として、例えば、フッ化水素酸などを用いることができる。
ここで、第２層（半導体層５）のうち、下層に空隙形成部４ａが無く、窒化膜３に積層した領域は、支持部３０として形成される。換言すると、上述した空隙形成部形成工程では、第１層（支持層４）のパターニングにおいて、支持部３０として形成する領域に当たる第１層（支持層４）の領域を除去しておくことで、支持部３０が構成される。
なお、ウェットエッチングには、エッチング液として、例えば、フッ化水素酸などを用いることができる。
以上説明した製造工程により、振動子１０１を形成することができる。なお、上記の製造工程の説明では、電極２１ａ，２１ｂへの配線、駆動回路および半導体回路などを形成する工程についての説明を省いている。
以上述べたように、本実施形態による振動子の製造方法によれば、以下の効果を得ることができる。
基板１の一方の主面上に形成された第１層（支持層４）をパターニングすることで空隙形成部４ａが形成され、空隙形成部４ａを覆う部分を含む第２層（半導体層５）をパターニングすることで上述した振動子１０１の平面形状が形成される。振動子１０１は、空隙形成部４ａを除去することによって、基板１との間に空隙部９を有する振動部１０および振動結合部２０が形成される。つまり、空隙形成部４ａは、空隙部９を形成する抜き型として機能させることができるため、必要充分な加工精度の空隙形成部４ａをパターニングしておくことで、空隙部９を安定して形成することができる。具体的には、振動部１０および振動結合部２０を基板１から遊離させる工程は、空隙形成部４ａが除去できるエッチング処理工程であれば良く、第２層（半導体層５）をストッパーとしたウェットエッチングで行なうことができる。従って、本実施形態による振動子の製造方法によれば、実施形態１と比較して、エッチング液の濃度、温度、エッチング時間などの管理を厳格に行なう必要性が軽減され、また、より簡便に安定して製造することができる。
基板１の一方の主面上に形成された第１層（支持層４）をパターニングすることで空隙形成部４ａが形成され、空隙形成部４ａを覆う部分を含む第２層（半導体層５）をパターニングすることで上述した振動子１０１の平面形状が形成される。振動子１０１は、空隙形成部４ａを除去することによって、基板１との間に空隙部９を有する振動部１０および振動結合部２０が形成される。つまり、空隙形成部４ａは、空隙部９を形成する抜き型として機能させることができるため、必要充分な加工精度の空隙形成部４ａをパターニングしておくことで、空隙部９を安定して形成することができる。具体的には、振動部１０および振動結合部２０を基板１から遊離させる工程は、空隙形成部４ａが除去できるエッチング処理工程であれば良く、第２層（半導体層５）をストッパーとしたウェットエッチングで行なうことができる。従って、本実施形態による振動子の製造方法によれば、実施形態１と比較して、エッチング液の濃度、温度、エッチング時間などの管理を厳格に行なう必要性が軽減され、また、より簡便に安定して製造することができる。
（実施形態３）
次に、実施形態３に係る振動子１０２について説明する。なお、説明にあたり、上述した実施形態と同一の構成部位については、同一の符号を使用し、重複する説明は省略する。
図６（ａ）は、振動子１０２を模式的に示す平面図、図６（ｂ）は、図６（ａ）のＡ―Ａ断面概略図、図６（ｃ）は、図６（ａ）のＢ―Ｂ断面概略図である。
実施形態１，２では、その製造方法において、犠牲層として除去されるのは、第１層（支持層４）の一部であるとして説明したが、本実施形態では、第１層（支持層４）に加え、その下層領域（基板１の一部）も犠牲層として除去することを特徴としている。
次に、実施形態３に係る振動子１０２について説明する。なお、説明にあたり、上述した実施形態と同一の構成部位については、同一の符号を使用し、重複する説明は省略する。
図６（ａ）は、振動子１０２を模式的に示す平面図、図６（ｂ）は、図６（ａ）のＡ―Ａ断面概略図、図６（ｃ）は、図６（ａ）のＢ―Ｂ断面概略図である。
実施形態１，２では、その製造方法において、犠牲層として除去されるのは、第１層（支持層４）の一部であるとして説明したが、本実施形態では、第１層（支持層４）に加え、その下層領域（基板１の一部）も犠牲層として除去することを特徴としている。
振動子１００，１０１は、図１（ｂ）および図４（ｂ）に示すように、基板１の主面に形成された酸化膜２、窒化膜３に積層するように構成されている。これに対し、振動子１０２は、酸化膜２、窒化膜３を備えておらず、基板１の主面に積層するように構成されている。また、振動子１００，１０１は、基板１の主面上に形成された空隙部９により振動部１０および振動結合部２０が基板１から（実際には窒化膜３から）遊離している構成であったが、振動子１０２は、基板１をエッチングにより掘り下げた空間を含めて空隙部９ａが形成されている。これらの点を除き、振動子１０２は、振動子１０１と同じ構成である。
実施形態３に係る振動子１０２の製造方法の一例について具体的に説明する。
振動子１０２の製造方法は、基板１の一方の主面上に第１層としての支持層４を形成する第１層形成工程と、第１層（支持層４）をパターニングして、空隙形成部を形成する空隙形成部形成工程と、少なくとも空隙形成部の一部を覆うように第２層（半導体層５）を積層する第２層形成工程と、基板１を平面視したときに、空隙形成部および第２層（半導体層５）に重なる領域において、第２層（半導体層５）に積層するように、駆動部４０を形成する駆動部形成工程と、第２層（半導体層５）をパターニングして、駆動部４０が積層された振動部１０を形成し、空隙形成部の一部を露出させる振動部形成工程と、空隙形成部を除去する空隙形成工程とを含む。
また、空隙形成工程は、基板１を平面視したときに、空隙形成工程で除去する空隙形成部の領域に重なる基板１の一部を除去する基板空隙部形成工程を含む。基板空隙部形成工程は、振動部形成工程の後に、露出した空隙形成部、第２層（半導体層５）、および振動部１０を覆うように第３層を積層する第３層形成工程と、振動部形成工程で露出した空隙形成部および第３層をパターニングして、基板１を平面視したときに、振動部形成工程で露出した空隙形成部の領域に重なる領域の一部に、基板１の主面の一部が露出する開口部を形成する開口部形成工程と、開口部を介して基板１の一部を除去する基板掘り下げ工程と、を含む。
以下、図を参照して説明する。
振動子１０２の製造方法は、基板１の一方の主面上に第１層としての支持層４を形成する第１層形成工程と、第１層（支持層４）をパターニングして、空隙形成部を形成する空隙形成部形成工程と、少なくとも空隙形成部の一部を覆うように第２層（半導体層５）を積層する第２層形成工程と、基板１を平面視したときに、空隙形成部および第２層（半導体層５）に重なる領域において、第２層（半導体層５）に積層するように、駆動部４０を形成する駆動部形成工程と、第２層（半導体層５）をパターニングして、駆動部４０が積層された振動部１０を形成し、空隙形成部の一部を露出させる振動部形成工程と、空隙形成部を除去する空隙形成工程とを含む。
また、空隙形成工程は、基板１を平面視したときに、空隙形成工程で除去する空隙形成部の領域に重なる基板１の一部を除去する基板空隙部形成工程を含む。基板空隙部形成工程は、振動部形成工程の後に、露出した空隙形成部、第２層（半導体層５）、および振動部１０を覆うように第３層を積層する第３層形成工程と、振動部形成工程で露出した空隙形成部および第３層をパターニングして、基板１を平面視したときに、振動部形成工程で露出した空隙形成部の領域に重なる領域の一部に、基板１の主面の一部が露出する開口部を形成する開口部形成工程と、開口部を介して基板１の一部を除去する基板掘り下げ工程と、を含む。
以下、図を参照して説明する。
図７（ａ）〜（ｆ）は、振動子１０２の製造方法を示す工程図であり、それぞれの主だった製造工程における振動子１０２の断面概略図（図６（ａ）におけるＢ―Ｂ断面）を示している。
図７（ａ）：まず基板１を準備し、基板１の主面に第１層（支持層４）を積層する。
実施形態１，２では、基板１の主面に酸化膜２および窒化膜３を積層していたが、本実施形態では、直接第１層（支持層４）を積層している。また、実施形態１，２では、第１層（支持層４）を空隙部９として振動部１０の振幅に必要な厚みだけ積層していたが、本実施形態では、基板１をエッチングにより掘り下げた空間を含めて空隙部９ａとしている。そのため、第１層（支持層４）の積層厚みは、より薄くて良い。具体的には、例えば、振動子１０２と半導体集積回路とを一体化して構成する場合などにおける、半導体集積回路の構成に必要な厚みであれば良い。
次に、空隙形成部形成工程の一部として、第１層（支持層４）をパターニングして、空隙形成部４ａを形成する。空隙形成部４ａは、後述する空隙形成工程において犠牲層として除去される領域の一部であり、後の振動部形成工程で第２層（半導体層５）をパターニングした後に基板１を平面視したときに、振動部１０および振動結合部２０に重なる部分を含む領域である。
図７（ａ）：まず基板１を準備し、基板１の主面に第１層（支持層４）を積層する。
実施形態１，２では、基板１の主面に酸化膜２および窒化膜３を積層していたが、本実施形態では、直接第１層（支持層４）を積層している。また、実施形態１，２では、第１層（支持層４）を空隙部９として振動部１０の振幅に必要な厚みだけ積層していたが、本実施形態では、基板１をエッチングにより掘り下げた空間を含めて空隙部９ａとしている。そのため、第１層（支持層４）の積層厚みは、より薄くて良い。具体的には、例えば、振動子１０２と半導体集積回路とを一体化して構成する場合などにおける、半導体集積回路の構成に必要な厚みであれば良い。
次に、空隙形成部形成工程の一部として、第１層（支持層４）をパターニングして、空隙形成部４ａを形成する。空隙形成部４ａは、後述する空隙形成工程において犠牲層として除去される領域の一部であり、後の振動部形成工程で第２層（半導体層５）をパターニングした後に基板１を平面視したときに、振動部１０および振動結合部２０に重なる部分を含む領域である。
図７（ｂ）：次に、図５（ｃ）〜（ｆ）を参照して説明した振動子１０１の製造工程と同様に、第２層形成工程、駆動部形成工程、および振動部形成工程により、支持部３１、振動結合部２０、振動結合部２０から延出し駆動部４０が積層された振動部１０の平面形状を形成し、空隙形成部４ａの一部を露出させる。
図７（ｃ）：次に、基板空隙部形成工程として、まず、露出した空隙形成部４ａ、第２層（半導体層５）、および振動部１０を覆うように第３層としてのシリコン酸化膜６を０．１〜１．０μｍの厚さ積層する（第３層形成工程）。
図７（ｄ）：次に、続く基板空隙部形成工程として、振動部形成工程で露出した空隙形成部４ａおよび第３層（シリコン酸化膜６）をパターニングして、基板１を平面視したときに、振動部形成工程で露出した空隙形成部４ａの領域に重なる領域の一部に、基板１の主面の一部が露出する開口部７を形成する（開口部形成工程）。
図７（ｅ）：次に、基板掘り下げ工程として、開口部７を介して基板１の一部をウェットエッチングにより除去することにより、基板空隙部形成工程を完了する。本工程におけるウェットエッチングは、エッチング液として、例えば、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）などを用いることができる。エッチング液として、ＴＭＡＨを用いることで、第３層（シリコン酸化膜６）をエッチングストッパーとして機能させることができ、第２層（半導体層５）をパターニングすることで得られた振動子１０２の形状に影響を与えることがなく、空隙部９ａを形成することができる。
図７（ｆ）：次に、残った空隙形成部４ａおよび第３層（シリコン酸化膜６）をウェットエッチングにより除去する。本工程におけるウェットエッチングには、エッチング液として、例えば、フッ化水素酸などを用いることができる。
以上説明した製造工程により、振動子１０２を形成することができる。
以上説明した製造工程により、振動子１０２を形成することができる。
以上述べたように、本実施形態による振動子の製造方法によれば、以下の効果を得ることができる。
振動部１０および振動結合部２０と基板１との間に形成される空隙部９ａは、除去される第１層（支持層４）と、一部が除去される基板１とによって構成される。つまり、空隙部分の厚みを厚くするために、従来は、積層する第１層（支持層４）の厚みを厚くする必要があったが、本実施形態の製造方法によれば、基板１を除去する深さ方向（厚み方向）の量を多くすることによって空隙部９ａの厚みを厚くすることができる。すなわち、例えば、半導体集積回路などと合わせて製造するような場合であっても、空隙部分に必要な厚みを意識することなく第１層（支持層４）の形成を行なうことができ、また積層方向への振動子の高さを抑えることもできるため、より半導体集積回路への組み込み性が良好となる。
振動部１０および振動結合部２０と基板１との間に形成される空隙部９ａは、除去される第１層（支持層４）と、一部が除去される基板１とによって構成される。つまり、空隙部分の厚みを厚くするために、従来は、積層する第１層（支持層４）の厚みを厚くする必要があったが、本実施形態の製造方法によれば、基板１を除去する深さ方向（厚み方向）の量を多くすることによって空隙部９ａの厚みを厚くすることができる。すなわち、例えば、半導体集積回路などと合わせて製造するような場合であっても、空隙部分に必要な厚みを意識することなく第１層（支持層４）の形成を行なうことができ、また積層方向への振動子の高さを抑えることもできるため、より半導体集積回路への組み込み性が良好となる。
なお、本発明は、上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを加えることが可能である。変形例を以下に述べる。ここで、上述した実施形態と同一の構成部位については、同一の符号を使用し、重複する説明は省略している。
（変形例１）
図８（ａ）は、変形例１に係る振動子１０３を模式的に示す平面図、図８（ｂ）は、図８（ａ）のＡ―Ａ断面概略図、図８（ｃ）は、図８（ａ）のＢ―Ｂ断面概略図である。
実施形態３では、図７（ａ）に示すように、空隙形成部形成工程の一部として、第１層（支持層４）をパターニングして、空隙形成部４ａを形成し、図７（ｆ）を参照して説明する工程のように、空隙形成部４ａを犠牲層として除去するとして説明したが、この構成に限定するものではない。実施形態１のように、第１層（支持層４）のパターニングは行わずに、ウェットエッチングの時間を管理することにより、第１層（支持層４）を支持部３０の下層に残す方法であっても良い。換言すると、振動子１０３は、第１層（支持層４）より上層の構成は、実施形態１（振動子１００）と同様であり、第１層（支持層４）より下層の構成は、実施形態３（振動子１０２）と同様の構成である。但し、本変形例においても、基板１をエッチングにより掘り下げた空間を含めて空隙部９ａとするため、第１層（支持層４）の積層厚みは、実施形態１と比較して、より薄くて良い。具体的には、例えば、振動子１０２と半導体集積回路とを一体化して構成する場合などにおける、半導体集積回路の構成に必要な厚みであれば良い。
図８（ａ）は、変形例１に係る振動子１０３を模式的に示す平面図、図８（ｂ）は、図８（ａ）のＡ―Ａ断面概略図、図８（ｃ）は、図８（ａ）のＢ―Ｂ断面概略図である。
実施形態３では、図７（ａ）に示すように、空隙形成部形成工程の一部として、第１層（支持層４）をパターニングして、空隙形成部４ａを形成し、図７（ｆ）を参照して説明する工程のように、空隙形成部４ａを犠牲層として除去するとして説明したが、この構成に限定するものではない。実施形態１のように、第１層（支持層４）のパターニングは行わずに、ウェットエッチングの時間を管理することにより、第１層（支持層４）を支持部３０の下層に残す方法であっても良い。換言すると、振動子１０３は、第１層（支持層４）より上層の構成は、実施形態１（振動子１００）と同様であり、第１層（支持層４）より下層の構成は、実施形態３（振動子１０２）と同様の構成である。但し、本変形例においても、基板１をエッチングにより掘り下げた空間を含めて空隙部９ａとするため、第１層（支持層４）の積層厚みは、実施形態１と比較して、より薄くて良い。具体的には、例えば、振動子１０２と半導体集積回路とを一体化して構成する場合などにおける、半導体集積回路の構成に必要な厚みであれば良い。
変形例１に係る振動子１０３の製造方法の一例について説明する。
振動子１０３の製造方法は、基板１の一方の主面上に第１層としての支持層４を形成する第１層形成工程と、第１層（支持層４）に重ねて第２層としての半導体層５を積層する第２層形成工程と、基板１の一方の主面側から基板１を平面視したときに、第１層（支持層４）および第２層（半導体層５）に重なる領域において、第２層（半導体層５）に積層するように、駆動部４０を形成する駆動部形成工程と、第２層（半導体層５）をパターニングして、駆動部４０が積層された振動部１０を形成し、第１層（支持層４）の一部を露出させる振動部形成工程と、第１層（支持層４）のうち、基板１を平面視したときに、パターニングにより第２層（半導体層５）が除去された部分と振動部１０および振動結合部２０に重なる部分とを除去する空隙形成工程とを含む。
また、空隙形成工程は、基板１を平面視したときに、空隙形成工程で除去する第１層（支持層４）の領域に重なる基板１の一部を除去する基板空隙部形成工程を含む。基板空隙部形成工程は、振動部形成工程の後に、露出した第１層（支持層４）、第２層（半導体層５）、および前記振動部を覆うように第３層を積層する第３層形成工程と、前記振動部形成工程で露出した第１層（支持層４）および前記第３層をパターニングして、基板１を平面視したときに、振動部形成工程で露出した第１層（支持層４）の領域に重なる領域の一部に、基板１の主面の一部が露出する開口部を形成する開口部形成工程と、開口部を介して基板１の一部を除去する基板掘り下げ工程と、を含む。
振動子１０３の製造方法は、基板１の一方の主面上に第１層としての支持層４を形成する第１層形成工程と、第１層（支持層４）に重ねて第２層としての半導体層５を積層する第２層形成工程と、基板１の一方の主面側から基板１を平面視したときに、第１層（支持層４）および第２層（半導体層５）に重なる領域において、第２層（半導体層５）に積層するように、駆動部４０を形成する駆動部形成工程と、第２層（半導体層５）をパターニングして、駆動部４０が積層された振動部１０を形成し、第１層（支持層４）の一部を露出させる振動部形成工程と、第１層（支持層４）のうち、基板１を平面視したときに、パターニングにより第２層（半導体層５）が除去された部分と振動部１０および振動結合部２０に重なる部分とを除去する空隙形成工程とを含む。
また、空隙形成工程は、基板１を平面視したときに、空隙形成工程で除去する第１層（支持層４）の領域に重なる基板１の一部を除去する基板空隙部形成工程を含む。基板空隙部形成工程は、振動部形成工程の後に、露出した第１層（支持層４）、第２層（半導体層５）、および前記振動部を覆うように第３層を積層する第３層形成工程と、前記振動部形成工程で露出した第１層（支持層４）および前記第３層をパターニングして、基板１を平面視したときに、振動部形成工程で露出した第１層（支持層４）の領域に重なる領域の一部に、基板１の主面の一部が露出する開口部を形成する開口部形成工程と、開口部を介して基板１の一部を除去する基板掘り下げ工程と、を含む。
具体的には、まず基板１を準備し、基板１の主面に第１層（支持層４）を積層する。
実施形態１，２では、基板１の主面に酸化膜２および窒化膜３を積層していたが、本変形例では、直接第１層（支持層４）を積層している。また、実施形態１，２では、第１層（支持層４）を空隙部９として振動部１０の振幅に必要な厚みだけ積層していたが、本実施形態では、基板１をエッチングにより掘り下げた空間を含めて空隙部９ａとするため、第１層（支持層４）の積層厚みは、より薄くて良い。具体的には、例えば、振動子１０３と半導体集積回路とを一体化して構成する場合などにおける、半導体集積回路の構成に必要な厚みであれば良い。
実施形態１，２では、基板１の主面に酸化膜２および窒化膜３を積層していたが、本変形例では、直接第１層（支持層４）を積層している。また、実施形態１，２では、第１層（支持層４）を空隙部９として振動部１０の振幅に必要な厚みだけ積層していたが、本実施形態では、基板１をエッチングにより掘り下げた空間を含めて空隙部９ａとするため、第１層（支持層４）の積層厚みは、より薄くて良い。具体的には、例えば、振動子１０３と半導体集積回路とを一体化して構成する場合などにおける、半導体集積回路の構成に必要な厚みであれば良い。
次に、図３（ｃ）〜（ｆ）を参照して説明した振動子１００の製造工程と同様に、第２層形成工程、駆動部形成工程、および振動部形成工程により、支持部３０、振動結合部２０、振動結合部２０から延出し駆動部４０が積層された振動部１０の平面形状を形成し、第１層（支持層４）の一部を露出させる。
次に、図７（ｃ）〜（ｆ）を参照して説明した振動子１０２の製造工程と同様に、空隙部９ａを形成し、第１層（支持層４）の一部、および第３層（シリコン酸化膜６）をウェットエッチングにより除去する。
以上説明した製造工程により、振動子１０３を形成することができる。
以上説明した製造工程により、振動子１０３を形成することができる。
また、前述した変形例１は、ＳＯＩ（Silicon on Insulator）ウェハーを用いても実現可能である。この場合は、図８（ｃ）の第１層（支持層４）が埋め込み酸化膜（ＢＯＸ層）となり、第２層（支持部３０）がＳＯＩウェハーの単結晶Ｓｉ層となる。
以上述べたように、本変形例に係る振動子の製造方法によれば、上述した実施形態での効果に加えて、以下の効果を得ることができる。
図８（ｂ）に示すように、振動部１０、振動部１０に接続された振動結合部２０、振動結合部２０に接続された支持部３０が、下層の構成による段差部の無いフラットな形状に形成することができるため、より安定した振動特性を得ることができる。
図８（ｂ）に示すように、振動部１０、振動部１０に接続された振動結合部２０、振動結合部２０に接続された支持部３０が、下層の構成による段差部の無いフラットな形状に形成することができるため、より安定した振動特性を得ることができる。
（変形例２）
図９（ａ），（ｂ）は、変形例２に係る振動子の駆動部および振動部を示す断面概略図である。いずれも、図１（ａ）に示すＢ―Ｂ方向の断面概略図である。
実施形態１〜３の製造方法では、図１（ａ），（ｂ）に示すように駆動部４０は、振動部１０の上に、順に、絶縁層２３、第１電極としての電極２１ａ、圧電体層２２、第２電極としての電極２１ｂが積層される構成で製造すると説明したが、例えば、図９（ａ），（ｂ）に示す構成としても良い。
図９（ａ），（ｂ）は、変形例２に係る振動子の駆動部および振動部を示す断面概略図である。いずれも、図１（ａ）に示すＢ―Ｂ方向の断面概略図である。
実施形態１〜３の製造方法では、図１（ａ），（ｂ）に示すように駆動部４０は、振動部１０の上に、順に、絶縁層２３、第１電極としての電極２１ａ、圧電体層２２、第２電極としての電極２１ｂが積層される構成で製造すると説明したが、例えば、図９（ａ），（ｂ）に示す構成としても良い。
図９（ａ）に示す駆動部４０ａの例では、振動部１０と電極２１ａとの間に絶縁層２３を形成していない。
振動部１０を構成する第２層（半導体層５）に、極性の異なる電極を形成したり半導体集積回路を構成したりしない場合など、第２層（半導体層５）を通じて電極２１ａの電荷がリークすることが無い場合や、第２層（半導体層５）が充分高抵抗に形成されている場合、第２層が半導体層５ではなく、何らかの絶縁材料で構成されている場合などにおいては、絶縁層２３を省くことができる。
振動部１０を構成する第２層（半導体層５）に、極性の異なる電極を形成したり半導体集積回路を構成したりしない場合など、第２層（半導体層５）を通じて電極２１ａの電荷がリークすることが無い場合や、第２層（半導体層５）が充分高抵抗に形成されている場合、第２層が半導体層５ではなく、何らかの絶縁材料で構成されている場合などにおいては、絶縁層２３を省くことができる。
図９（ｂ）に示す駆動部４０ｂの例では、振動部１０の上に圧電体層２２、電極２１ｂを順次積層して形成している。つまり、圧電体層２２が、第２層（半導体層５）と電極２１ｂとの間に挟まれている。振動部１０を構成する第２層（半導体層５）は導電性を有し、圧電体層２２は、電極２１ｂと振動部１０から圧電体層２２に駆動電界（交流電界）がかけられることによって変形し、振動部１０を図に示す矢印の方向に振動させる。つまり、このような構成においても、第２層（半導体層５）を対向電極とした駆動部を構成することができる。
以上のように、本変形例のような駆動部を備える振動子の製造方法であっても、上述した実施形態での効果が得られる振動子を提供することができる。
以上のように、本変形例のような駆動部を備える振動子の製造方法であっても、上述した実施形態での効果が得られる振動子を提供することができる。
１…基板、２…酸化膜、３…窒化膜、４…支持層、４ａ…空隙形成部、５…半導体層、６…シリコン酸化膜、７…開口部、９，９ａ…空隙部、１０…振動部、１０ａ…先端部、２０…振動結合部、２０ａ…端部、２１ａ，２１ｂ…電極、２２…圧電体層、２３…絶縁層、３０，３１…支持部、４０，４０ａ，４０ｂ…駆動部、１００〜１０３…振動子。
Claims (6)
- 振動部と、前記振動部に接続された振動結合部と、前記振動結合部に接続された支持部とを有する振動子の製造方法であって、
基板の一方の主面上に第１層を形成する第１層形成工程と、
前記第１層に重ねて第２層を積層する第２層形成工程と、
前記基板の一方の主面側から前記基板を平面視したときに、前記第１層および前記第２層に重なる領域において、前記第２層に積層するように、電極と圧電体層とを備える駆動部を形成する駆動部形成工程と、
前記第２層をパターニングして、前記駆動部が積層された振動部を形成し、前記第１層の一部を露出させる振動部形成工程と、
前記第１層のうち、前記基板の前記一方の主面側から前記基板を平面視したときに、前記パターニングにより前記第２層が除去された部分と、前記振動部および前記振動結合部に重なる部分とを除去する空隙形成工程と、を含み、
前記空隙形成工程は、前記基板の前記一方の主面側から前記基板を平面視したときに、前記空隙形成工程で除去する前記第１層の領域に重なる前記基板の一部を除去する基板空隙部形成工程を含み、
前記基板空隙部形成工程は、
前記振動部形成工程の後に、露出した前記第１層、前記第２層、および前記振動部を覆うように第３層を積層する第３層形成工程と、
前記振動部形成工程で露出した前記第１層および前記第３層をパターニングして、前記基板の前記一方の主面側から前記基板を平面視したときに、前記振動部形成工程で露出した前記第１層の領域に重なる領域の一部に、前記基板主面の一部が露出する開口部を形成する開口部形成工程と、
前記開口部を介して前記基板の一部を除去する基板掘り下げ工程と、を含むことを特徴とする振動子の製造方法。 - 振動部と、前記振動部に接続された振動結合部と、前記振動結合部に接続された支持部とを有する振動子の製造方法であって、
基板の一方の主面上に第１層を形成する第１層形成工程と、
前記第１層をパターニングして、空隙形成部を形成する空隙形成部形成工程と、
前記第１層に重ねて第２層を積層する第２層形成工程と、
前記基板の一方の主面側から前記基板を平面視したときに、前記第１層および前記第２層に重なる領域において、前記第２層に積層するように、電極と圧電体層とを備える駆動部を形成する駆動部形成工程と、
前記第２層をパターニングして、前記駆動部が積層された振動部を形成し、前記第１層の一部を露出させる振動部形成工程と、
前記第１層のうち、前記基板の前記一方の主面側から前記基板を平面視したときに、前記パターニングにより前記第２層が除去された部分と、前記振動部および前記振動結合部に重なる部分とを除去する空隙形成工程と、を含み、
前記第２層形成工程では、少なくとも前記空隙形成部の一部を覆うように前記第２層を積層し、
前記駆動部形成工程では、前記基板の一方の主面側から前記基板を平面視したときに、前記空隙形成部および前記第２層に重なる領域において、前記第２層に積層するように、前記駆動部を形成し、
前記振動部形成工程では、前記第２層をパターニングして、前記振動部を形成し、前記空隙形成部の一部を露出させ、
前記空隙形成工程では、前記空隙形成部を除去し、
前記空隙形成工程は、前記基板の前記一方の主面側から前記基板を平面視したときに、前記空隙形成工程で除去する前記空隙形成部の領域に重なる前記基板の一部を除去する基板空隙部形成工程を含み、
前記基板空隙部形成工程は、
前記振動部形成工程の後に、露出した前記空隙形成部、前記第２層、および前記振動部を覆うように第３層を積層する第３層形成工程と、
前記振動部形成工程で露出した前記空隙形成部および前記第３層をパターニングして、前記基板の前記一方の主面側から前記基板を平面視したときに、前記振動部形成工程で露出した前記空隙形成部の領域に重なる領域の一部に、前記基板主面の一部が露出する開口部を形成する開口部形成工程と、
前記開口部を介して前記基板の一部を除去する基板掘り下げ工程と、を含むことを特徴とする振動子の製造方法。 - 前記第１層が酸化物層であり、前記第２層が半導体層であることを特徴とする請求項１または２に記載の振動子の製造方法。
- 前記電極は、少なくとも第１電極と第２電極とを含み、
前記圧電体層が、前記第１電極と前記第２電極との間に挟まれていることを特徴とする請求項１ないし請求項３のいずれか一項に記載の振動子の製造方法。 - 前記第２層と前記電極との間に絶縁層を備えていることを特徴とする請求項１ないし請求項４のいずれか一項に記載の振動子の製造方法。
- 前記圧電体層が、前記第２層と前記電極との間に挟まれていることを特徴とする請求項１ないし請求項３のいずれか一項に記載の振動子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013210772A JP6111966B2 (ja) | 2013-03-26 | 2013-10-08 | 振動子の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013063537 | 2013-03-26 | ||
| JP2013063537 | 2013-03-26 | ||
| JP2013210772A JP6111966B2 (ja) | 2013-03-26 | 2013-10-08 | 振動子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014209706A JP2014209706A (ja) | 2014-11-06 |
| JP6111966B2 true JP6111966B2 (ja) | 2017-04-12 |
Family
ID=51903663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013210772A Active JP6111966B2 (ja) | 2013-03-26 | 2013-10-08 | 振動子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6111966B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017060077A (ja) * | 2015-09-18 | 2017-03-23 | セイコーエプソン株式会社 | 振動子及びその製造方法 |
| JP6813058B2 (ja) * | 2019-07-03 | 2021-01-13 | セイコーエプソン株式会社 | 振動子の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6355498B1 (en) * | 2000-08-11 | 2002-03-12 | Agere Systems Guartian Corp. | Thin film resonators fabricated on membranes created by front side releasing |
| JP4404218B2 (ja) * | 2006-03-29 | 2010-01-27 | セイコーエプソン株式会社 | 音叉振動子およびその製造方法 |
-
2013
- 2013-10-08 JP JP2013210772A patent/JP6111966B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014209706A (ja) | 2014-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4404218B2 (ja) | 音叉振動子およびその製造方法 | |
| JP2007285879A (ja) | 角速度センサおよびその製造方法 | |
| CN102859862A (zh) | 振动发电器件 | |
| JP2022529131A (ja) | 微小電気機械共振器 | |
| JP6111966B2 (ja) | 振動子の製造方法 | |
| US11597648B2 (en) | MEMS device manufacturing method and mems device | |
| JP6028927B2 (ja) | 振動子の製造方法、振動子、および発振器 | |
| WO2021205685A1 (ja) | 集合基板の製造方法及び集合基板 | |
| JP5907342B2 (ja) | 振動式トランスデューサおよび振動式トランスデューサの製造方法 | |
| JP5598420B2 (ja) | 電子デバイスの製造方法 | |
| US9089055B2 (en) | Electronic device, method of manufacturing the same, and oscillator | |
| JP2009198493A (ja) | 角速度検出装置 | |
| JP6232957B2 (ja) | 圧電型加速度センサ | |
| JP4362739B2 (ja) | 振動型角速度センサ | |
| JP2019165509A (ja) | 振動子の製造方法 | |
| JP2019186478A (ja) | 半導体装置およびその製造方法 | |
| JP2013123779A (ja) | 電子装置および発振器 | |
| US20240107887A1 (en) | Method For Manufacturing Device | |
| JP5942582B2 (ja) | 振動子の製造方法 | |
| WO2022208959A1 (ja) | 共振装置の製造方法、及び、共振装置 | |
| US20210313960A1 (en) | Vibrator element | |
| JP2011075418A (ja) | 振動型物理量センサ | |
| JP2009094690A (ja) | 発振子及び該発振子を有する発振器 | |
| JP2022079131A (ja) | 振動デバイス及び振動デバイスの製造方法 | |
| JP2023091648A (ja) | 振動デバイスの製造方法および振動デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150113 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151119 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160610 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160624 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160815 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160906 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161025 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170227 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6111966 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |