JP2023089111A - ３次元半導体加工 - Google Patents

３次元半導体加工 Download PDF

Info

Publication number
JP2023089111A
JP2023089111A JP2023064112A JP2023064112A JP2023089111A JP 2023089111 A JP2023089111 A JP 2023089111A JP 2023064112 A JP2023064112 A JP 2023064112A JP 2023064112 A JP2023064112 A JP 2023064112A JP 2023089111 A JP2023089111 A JP 2023089111A
Authority
JP
Japan
Prior art keywords
semiconductor
workpiece
laser
holes
etchant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023064112A
Other languages
English (en)
Inventor
ノーラン ニールソン，グレゴリー
Nolan Nielson Gregory
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nielson Scientific LLC
Original Assignee
Nielson Scientific LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nielson Scientific LLC filed Critical Nielson Scientific LLC
Publication of JP2023089111A publication Critical patent/JP2023089111A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00539—Wet etching
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F7/00—Constructional parts, or assemblies thereof, of cells for electrolytic removal of material from objects; Servicing or operating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Weting (AREA)
  • Peptides Or Proteins (AREA)

Abstract

【課題】半導体の選択エッチングによって半導体に構造物を製造する方法及びシステムを提供する。【解決手段】システム１００は、レーザ１０４と、エッチング剤を収容するように構成されるエッチングチャンバ１０２と、エッチングチャンバ１０２内に設置される半導体１０８を照射するようにレーザを制御する計算装置１０６と、を備えている。レーザ１０４は、多光子吸収（ＭＰＡ）によって半導体１０８の原子格子内の焦点１４４に正孔を発生させる。エッチングチャンバ内のエッチング液１１０は、正孔が格子内に発生させられることに基づいて半導体１０８かつ表面１１２をエッチングする。【選択図】図１

Description

本願は、参照によってその全体が本明細書に組み込まれる、２０１７年３月３１日に出願された“３次元シリコン加工”と題される、米国仮特許出願第６２／４８０２５９号、および、２０１８年１月１７日に出願された“３次元半導体加工”と題される、米国仮特許出願第６２／６１８２０５号に対する優先権を主張するものである。
微細加工は、集積回路（ＩＣ）および微小電気機械システム（ＭＥＭＳ）を製造するのに使用される様々な技術を参照する。従来の微細加工技術を用いて製造されるＩＣおよびＭＥＭＳは、ミクロンまたはナノメートルのオーダーの大きさの機構を有する。従来のＩＣおよびＭＥＭＳの微細加工は、半導体の層（および様々な他の材料）が堆積され、リソグラフィツールでパターン付けされ、最終形状の一部を画定するようにエッチングされる、層ごとの工程である。一般的に、これらの従来の微細加工技術は、ときに２．５Ｄと呼ばれる、押し出した２次元の形に類似する形状の構造物を形成するのに限定される。
さらに、これらの従来の微細構造技術は、複雑で、時間と費用がかかる。一例では、装置の単一層の製造は、次の段階を含み得る。（１）基板またはウェーハに薄膜を堆積すること、（２）薄膜をフォトレジストマスキング層でコーティングすること、（３）フォトレジストマスキング層にフォトリソグラフィーでパターン付けすること、（４）フォトレジストマスキング層を通して薄膜層をエッチングすること、（５）フォトレジストマスキング層を除去すること、そして、（６）同様の方法で後続の層が堆積およびパターン付けされるより前に、基板またはウェーハを完全に洗浄すること。
以下は、本明細書でより詳細に説明される主題の簡潔な概要である。この概要は、請求項の範囲に関して限定する意図はない。
半導体の選択エッチングによって半導体に構造物を製造することに関する様々な技術が、本明細書に記載されている。これらの技術は、半導体に様々な３次元（３Ｄ）構造物（たとえば、３次元空間）を製造するのに適している。さらにこれらの技術は、従来の選択エッチング技術を用いて一般的に可能なものより小さな機構サイズを持つ構造物を半導体内にエッチングするのに適する。
様々な例示の実施形態において、半導体はエッチング液に露出されている半導体の表面での電気化学反応によってエッチングされる。半導体の露出されている表面は、半導体の原子格子における正孔（つまり、正孔とよばれる正電荷を有する粒子として一般的にモデル化される、格子における電子の欠如）の制御された生成に基づいて選択的にエッチングされる。エッチング反応において、半導体の露出面における正孔は半導体の酸化を生じさせ、次に酸化はエッチング液によってエッチングされる。正孔は、半導体のバンドギャップエネルギより低いエネルギを有する照射源（たとえばレーザ）によって半導体を照射することによって選択的に生成される。単一のサブバンドギャップエネルギの光子は、半導体にある電子を価電子帯から伝導帯に遷移させるのに十分なエネルギを有さない。従って、通常のサブバンドギャップエネルギの光は半導体の原子格子に正孔を生成できない。照射源から放射されるサブバンドギャップエネルギの光は、半導体内で多光子吸収（ＭＰＡ）を生じるのに十分な強度の焦点に集束される。これが生じると、複数の光子の光子エネルギが組み合わされて半導体のバンドギャップエネルギを超過し、電子を価電子帯から伝導帯に励起させ、それより照射源の焦点で半導体の原子格子に正孔を生成する。正孔は、エッチングが望ましく行われる照射源の焦点付近の領域に選択的に生成でき、それによりエッチングを焦点付近の領域に限定する。
照射源によって放射される光は、線吸収を受けないサブバンドギャップエネルギの光であるので、半導体は照射源によって放射される光に対して透過性を示す。半導体のボディ内で照射源の焦点を動かすことによって、従来の半導体エッチング方法に従うとエッチングできない位置で、半導体のエッチングが発生するように選択的に制御され得る。そのため、従来の微細加工技術では容易に形成されない三次元機構が、半導体のボディ内でエッチングされ得る。例示の実施形態では、照射源は、エッチング液に露出される表面の反対側にある、半導体の第二表面（たとえば、裏側表面）と向かい合うように位置し得る。本実施形態では、照射源は半導体の第二表面に向かって、半導体を通って半導体ボディ内の焦点に光を放射する。エッチング面の反対側にある第二表面を通って半導体を照射することは、半導体の望ましくないエッチングを発生させる、または半導体機構の達成可能な解像度を低下させ得る、放射される光の起こり得る散乱を避ける。
他の例示の実施形態では、照射源は、半導体内の電荷キャリア移動の物理モデルを組み込む計算装置を用いて制御される。一般的に、半導体の第一位置で発生した正孔は、電界、電荷分散等によって生じる様々な力の影響を受けて、半導体内を移動し得る。それのため、いくつかの例では、半導体の第一位置で生成される正孔は、所望されるようにエッチングされる位置以外の半導体の位置に移動し得る。電荷キャリア移動の物理モデルを組み込むことによって、正孔が、所望されるエッチング位置に最終的に移動する位置で、放射される光によって生成されるように、計算装置は照射源を制御できる。例として、計算装置は半導体の所望のエッチング位置を与えられる。計算装置は、物理モデルに基づく予測を出力し、予測は第一位置で生成される正孔が所望されるエッチング位置に移動すると予想されることを示す。物理モデルは、半導体における電荷キャリア拡散、（たとえばバイアス電圧によって）半導体に与えられる電界、および、エッチング反応を生じさせる電気化学セル内の電流フローに基づいて予測を出力できる。次に計算装置は照射源の出力を制御し、物理モデルによって予測される第一位置におけるその焦点で、照射源に半導体を照射させる。
上述の概要は、本明細書で議論されるシステムおよび／または方法のいくつかの側面の基本的な理解をもたらすために、単純化された概要を提示する。この概要は、本明細書で議論されるシステムおよび／または方法の広範な要旨ではない。肝要／重要な要素を識別する、またはこのようなシステムおよび／または方法の範囲を描写することを意図していない。後述で提示されるより詳細な説明の前置きとして、単純化された形態のいくつかの概念を提示することのみが目的である。
サブバンドギャップエネルギのレーザによって制御される半導体の選択エッチングを容易にする、例示のシステムの図である。 サブバンドギャップエネルギの照射源の焦点の付近におけるＭＰＡの概念図である。 誘導電界の影響下にある正孔のドリフトの概念図である。 半導体の正孔の生成および移動を図示する概念図である。 効力を半導体の正孔の移動に集中させる電場を図示する概念図である。 例示の表面下の半導体エッチングの図である。 図６に図示される表面下の半導体エッチングの３次元表示を示す図である。 複数のサブバンドギャップエネルギのレーザによって制御される半導体の選択エッチングを容易にする、他の例示のシステムの図である。 サブバンドギャップエネルギのレーザによって制御される半導体の選択エッチングに関する、例示の方法を図示するフロー図である。 例示の計算システムを示す図である。
光制御される半導体の選択エッチングに関する様々な技術が図を参照しながらここで説明されており、全体を通して、類似する参照符号は類似する要素を参照するように使用されている。後続の記載では、説明のために、１つ以上の態様を完全に理解できるように多くの具体的な詳細が述べられている。しかし、このような１つのまたは複数の態様はこれらの具体的な詳細がなくとも実施され得ることが明らかな場合がある。他の場合では、周知の構造および装置が、１つ以上の態様の説明を容易にするために、ブロック図の形態で図示されている。さらに、あるシステム要素によって実行されるものとして記載される機能は、複数の要素によって実施される場合があることを理解されたい。同様に、たとえば、１つの要素が、複数の要素によって実行されるものとして記載される機能を実施するように構成される場合がある。
さらに、“または”という表現は、排他的な“または”というよりむしろ、包括的な“または”を意味するように意図される。つまり、特に指定されない限り、または文脈から明らかでない限り、“ＸはＡまたはＢを使用する”という表現は、任意の自然な包括的な置換を意味するように意図される。つまり、“ＸはＡまたはＢを使用する”という表現は、次の例のいずれでも満足される。ＸはＡを使用する。ＸはＢを使用する。あるいは、ＸはＡおよびＢを使用する。加えて、本願および添付の請求項で使用される“ａ”および“ａｎ”という冠詞は、特に指定されない限り、または文脈から単数形を指すことが明らかでない限り、“１つ以上”を意味するように一般的に解釈されるべきである。
さらに、本明細書で使用されるように、“要素”および“システム”という表現は、プロセッサに実行されるときに一定の機能が実施されるようにする、コンピュータが実行可能な命令を備えて構成される、コンピュータ可読データストレージを包含するように意図される。コンピュータが実行可能な命令は、ルーチン、関数等を含み得る。要素またはシステムは、単一の装置に局在化される場合もあり、いくつかの装置に分散されている場合もあることも理解されたい。さらに、本明細書に使用されるように、“例示の”という表現は、何かの実例または例としての役割を果たす意味があると意図され、選好性を指す意図はない。
本発明書に使用される、半導体格子にある“正孔”は、半導体格子内の位置に電子が存在しないことを参照するということを理解されたい。本明細書では、有体物としての正孔に関する様々な動作および事象が参照されるが、このような説明は単に様々な態様を理解するのを容易にすることを意図し、基本的な物理的プロセスについていくらかの不正確さを反映する場合があることを理解されたい。たとえば、本明細書で正孔に力を与えて正孔の運動を発生させる電界を参照する際に、実際には電界は半導体格子にある電子に力を与え、それにより電子運動を発生させるが、このような運動の結果は正孔を仮想粒子として概念化することによって適切に説明され得ることを理解されたい。このような正孔に対する参照は、理解を容易にするために行われ、半導体製造の技術で一般に使用される説明と一致している。
図１を参照すると、選択的に制御される半導体エッチングを容易にする例示のシステム１００が図示されている。システム１００はエッチングチャンバ１０２、レーザ１０４、およびレーザ１０４を制御する計算装置１０６を含む。エッチングチャンバ１０２は、所望されるようにエッチングされる半導体要素１０８と、半導体１０８の原子格子に正孔が存在する位置で半導体１０８を選択的に酸化およびエッチングするエッチング液１１０とを含む。半導体１０８の特定の領域に正孔を生成するために、レーザ１０４は、計算装置１０６から受信される制御信号に基づいて、光線１０９を半導体１０８に放射する。次に半導体１０８は、生成された正孔が、エッチング液１１０に露出される半導体１０８の第一面１１２に移動する位置で、エッチング液１１０によってエッチングされる。よって、レーザ１０４は、レーザ１０４が半導体１０８に正孔を生成する位置に基づいて、半導体１０８が所望の位置でエッチングされるように制御される。
エッチング液１１０の組成は半導体１０８の化学的構成に基づいて選定される。例として、限定はしないが、半導体１０８がシリコンまたは他の炭素族元素（たとえばシリコン、炭素、ゲルマニウム等）を含む用途においては、エッチング液１１０はフッ化水素酸（ＨＦ）を含み得る。たとえば、エッチング液１１０は１％から３０％のＨＦの溶液の場合がある。他の実施形態においては、水酸化アンモニウム／フッ化アンモニウムなどの、反応のためにフッ素原子を生成する他の化学物質も使用できる。様々な実施形態では、エッチング液１１０は、エッチング液１１０を半導体１０８の表面１１２に湿潤させるのを促進し、半導体１０８の表面１１２からエッチングガスを除去するのを容易にし得る、界面活性剤（たとえば、エタノール、ジメチルホルムアミド、アセトニトリル等）を含み得る。本明細書に記載される方法およびシステムは、様々な半導体の選択エッチングに適することを理解されたい。いくつかの例示の実施形態では、半導体１０８は、シリコン、炭素（ダイヤモンド、グラフェン、カーボンナノチューブ等）、ゲルマニウムなどの、固有の元素の半導体を含む。他の例示の実施形態では、半導体１０８はＩＩＩ－Ｖ族半導体（たとえば、ガリウムヒ素、リン化インジウム等）、ＩＩＩ族窒化物（たとえば、窒化ガリウム、窒化インジウムガリウム）、ＩＩ－ＶＩ族半導体（たとえば、酸化亜鉛、テルル化カドミウム等）、または他の半導体化合物（たとえば、炭化ケイ素、シリコンゲルマニウム等）を含む。エッチング液１１０の組成は、望ましくエッチングされる半導体のエッチングを容易にするように選定され得る。
半導体要素１０８を選択的にエッチングすることに関するシステム１００の構成および操作に関する様々な詳細がここで説明される。エッチングチャンバ１０２は、第一格納容器１１４および第二格納容器１１６を含む。第一格納容器１１４はエッチング液１１０を含む。容器１１４、１１６は、エッチングチャンバ１０２からエッチング溶液１１０が漏れるのを防ぐ、密封具１１８（たとえば、容器１１４、１１６が環状のときはＯリング）で連結される。半導体１０８は、半導体１０８の第一表面１１２がエッチング液１１０に露出されるように、第二格納容器１１６内に設置される。
システム１００はさらに、半導体１０８の表面１１２におけるエッチング反応を容易にする、半導体内の電界を確立する、電圧源１２０を含む。電圧源１２０は、陽極電極１２２および陰極電極１２４に、電圧源１２０の正および負の端子でそれぞれ連結される。陽極電極１２２は、導電材料１２６と接触して第二格納容器１１６内に位置する。導電材料１２６は、エッチング液１１０に露出される表面１１２と反対側の、半導体１０８の第二表面１２８と接触して設置される。電圧源１２０によって電圧が電極１２２、１２４に加えられるとき、電荷キャリアを半導体１０８内の所望される位置に向けるのに使用できる電界が、半導体１０８内に確立される。たとえば、電圧源１２０は、正孔などの正の電荷キャリアをエッチング面１１２に移動させる傾向がある、半導体１０８内の電界を確立するように制御され得る。
第二格納容器１１６はさらに、容器１１６の外表面１３２に位置し、表面１３２を通って半導体１０８の裏側表面１２８（つまり、エッチングされる表面と反対の表面）と向かい合うように延びる、ウィンドウ１３０を含む。ウィンドウ１３０は、レーザ１０４に放射される光線１０９に対して透過性を示す。レーザ１０４はウィンドウ１３０と向かい合うように位置し、ウィンドウ１３０を通って半導体１０８の裏側１２８に向かって光線１０９を放射する。導電材料１２６は、レーザ１０４に放射される光線に対して透過性を示すように選定または構成される。例として、限定はしないが、導電材料１２６は塩水、酸、塩基、透過性を示す導電性酸化物、非常に薄い金属膜（たとえば１０～５０ｎｍ）、金属メッシュ、グラフェン、カーボンナノチューブ、透過性を示す導電性ポリマー等の場合がある。他の例示の実施形態では、導電性材料１２６は希釈ＨＦ溶液の場合がある。エッチング液１１０がＨＦを含む場合に、ＨＦ液を導電性材料１２６として使用することは、エッチング液１１０と導電性材料１２６とが接触した場合にその間の望ましくない反応を抑制することができる。システム１００はさらに、レーザ１０４から光線１０９を受け、ウィンドウ１３０を通して光線１０９を半導体要素１０８内の焦点に集束させる、集束レンズ１３４（たとえば、対物レンズ、または特別な光学集束要素）を含み得る。光線１０９は、集束レンズ１３４を出た後に焦点円錐となり得るが、簡易化および例示のために、光線１０９（およびいくつかの後続の図において）は焦点位置１４４に到達するまで、直線の光線として図示されている。
計算装置１０６は、プロセッサ１３６、プロセッサ１３６に操作可能に結合されたメモリ１３８、およびプロセッサ１３６に操作可能に結合されたデータストア１４０を含む。メモリ１３８は、プロセッサ１３６に実行されるときに、プロセッサ１３６に様々な関数を実施させる命令を含む。プロセス制御要素１４２は、半導体１０８を選択的にエッチングするためのプロセスの様々な側面を制御する。たとえば、プロセス制御要素１４２は、半導体１０８の特定の位置を照射するのに関して、レーザ１０４および／または集束レンズ１３４の方向および位置を制御する。プロセス制御要素１４２はまた、光線１０９の強度、電圧源１０２によって与えられるバイアス電圧、エッチング液１１０の温度などの、他のエッチング入力変数を制御するように構成され得る。
半導体１０８を選択的にエッチングするのに関するシステム１００の操作が、ここで説明される。エッチング液１１０による半導体１０８のエッチングは、表面１１２にある原子格子の正孔があるところで、半導体１０８のエッチング面１１２で実行される、一連の化学的反応に基づいて発生する。たとえば、半導体１０８がシリコンを含み、エッチング液１１０がフッ化水素酸を含む例示の実施形態においては、エッチング反応は次の２段階の電気化学反応である。
Ｓｉ＋２Ｆ－＋２ｈ＋→ＳｉＦ２ （１）
ＳｉＦ２＋２ＨＦ→ＳｉＦ４＋Ｈ２ （２）
式１に示される化学反応では、シリコン半導体の表面にある正電荷の正孔が、負電荷のフッ素イオンと中性のシリコンとの間の反応を促進し、表面でＳｉＦ２を発生させる。式２の化学反応は、ＨＦエッチング液がＳｉＦ２と反応して、ＳｉＦ４およびＨ２の気体を発生させる、エッチング反応である。したがって、式１および２に記載される電気化学エッチング反応は、半導体にある正孔の数と位置とを制御することによって制御できる。正孔があるところではエッチングが生じ、正孔がないところではエッチングが生じない。他の代替の化学反応式が、中間の酸化ケイ素段階を伴うシリコンのシリコン電気化学エッチングに関して提示された。概して、様々な提示された反応式および実験結果が、エッチングが生じるためには正孔が必要であることを実証した。
例示のシステム１００では、レーザ１０４で半導体１０８を照射にすることによって、正孔が生成される。エッチング液１１０と半導体１０８との電気化学エッチング反応は、正孔の存在によって促進されるので、半導体１０８のエッチングは、レーザ１０４による半導体１０８の照射に基づいて制御され得る。半導体に正孔を生成するために、電子が半導体のバンドギャップを価電子帯から伝導帯に遷移するように、半導体の格子にある電子に十分なエネルギが与えられなければならない。従来は、したがって、各光子が半導体のバンドギャップエネルギより大きなエネルギを有するレーザを使用して、半導体に正孔が生成されてきた。
一方で、レーザ１０４は、光子エネルギが半導体１０８のバンドギャップエネルギより小さい光を放射するレーザである。サブバンドギャップエネルギの光は、通常は半導体１０８に吸収されず、したがって、半導体１０８はレーザ１０４に放射される光線１０９に対して一般的に透過性を示す。集束レンズ１３４は、光線１０９を半導体１０８の強力な焦点１４４に集束させるように構成される。通常は、サブバンドギャップエネルギの光は、電子が半導体の格子におけるその位置から自由になる（それにより正孔を生成する）のに十分なエネルギを電子に与えないが、集束レンズ１３４が光線を強力な焦点１４４に集束させるときに、ＭＰＡが生じて、複数の光子がほぼ同時に電子にエネルギを与える。電子がバンドギャップより低いエネルギを各々有する複数の光子を吸収するときに、十分なエネルギが与えられ、電子が価電子帯から伝導帯に移動して、それにより正孔を生成する場合がある。
例示として、ここで図２を参照すると、半導体の原子格子に正孔を生成する概念図が示されている。電子、光子、および正孔に関する一定の側面が、図２に関して図示され説明されているが、このような側面は基本的な物理的プロセスの理解を容易にするための概念図としてのみ意図され、原子核内部の物理的プロセスの完全に正確な図示を意図しないことを理解されたい。図２は、複数の電子ｅ－を含む半導体２００のスナップショットを図示する。電子ｅ－は半導体２００の価電子帯または半導体２００の伝導帯のいずれかに束縛されている。図２はさらに、たとえばレーザに放射される、光の光線２０２を図示する。
図２に示されるように、光線２０２は複数の光子ｐを含み、光子ｐの各々は半導体２００のバンドギャップエネルギより低いエネルギを有する。
はじめに、光線２０２は領域２０４で焦点が合っていない。焦点が合っていない領域２０４では、２つ以上の光子が１つの電子に同時にエネルギを与える見込みはないので、光線２０２は、電子が価電子帯から伝導帯へバンドギャップを渡るようにするのに十分なエネルギを電子に与える見込みはない。光線２０２は半導体２００内で焦点２０６に集束される。焦点２０６では、光線２０２のフルエンス（つまり単位面積あたりのエネルギ）が、焦点の合っていない領域２０４と比べて上昇する。従って、焦点２０６では、２つ以上の光子が１つの電子にほぼ同時にエネルギを与える見込みが高い。ＭＰＡが光線２０２の焦点２０６で生じる。たとえば、図２で示されるように、２つの光子２０８、２１０が電子２１２に同時に到達する。光子２０８、２１０は、電子２１２を、半導体２００の原子格子のその位置から、電子２１２から延びる矢印で示されるように移動させるのに十分なエネルギを与える。一方で、図２で示される時のスナップショットでは、単一の光子２１４のみが他の電子２１６に到達する。光線２０２の光子ｐはサブバンドギャップエネルギを有するので、単一の光子２１４は、電子２１６が格子におけるその位置から動くようにするのに十分なエネルギを電子２１６に与えるのには不十分で、そのため、光子２１４は吸収されず、電子２１６は価電子帯から離れない。電子ｅ－が半導体２００の格子におけるその位置を離れるとき、正電荷の正孔ｈ＋が残される。たとえば、正孔２２０はその位置に残るが、電子２１８は、格子における位置から遠ざかるように図示されている。
図１を再び参照すると、焦点１４４における半導体１０８の原子格子にある電子による、サブバンドギャップエネルギの光線１０９のＭＰＡによって、正孔が焦点１４４に生成される。焦点１４４で生成される正孔は、エッチング面１１２に移動でき、半導体１０８の酸化と後続のエッチングを、表面１１２にある正孔の位置で発生させる。例として、半導体１０８は表面１１２から半導体１０８内に延びる被エッチング機構１４６を含む。焦点１４４で生成された正孔が、被エッチング機構１４６の底面１４８に移るのに従って、エッチング液１１０は機構１４６の底面１４８を酸化およびエッチングし、機構１４６を半導体１０８の本体内にさらに延ばす。
プロセス制御要素１４２は、所望される機構のエッチングを容易にするために、半導体１０８の電気化学エッチングの様々なパラメータを、エッチングチャンバ１０２にあるエッチング液１１０によって制御できる。たとえば、電界は、半導体１０８でエッチングされる機構の大きさおよび形状に影響を与えるように確立され可変的に制御され得る。システム１００では、計算装置１０６が電圧源１２０と連結されており、プロセス制御システム１４２が電圧源１２０の出力を制御するように構成される。プロセス制御システム１４２は、半導体１０８に電界を確立するために、電圧源１２０を制御できる。上述で参照されるように、電界は、正孔がエッチング表面１１２に押し流されるように維持される。電圧源１２０を用いて半導体１０８に電界を確立することは、正孔を半導体の格子の所望される位置に向けることによって、半導体１０８の表面１１２の選択エッチングの実施を容易にする。半導体１０８内の様々な内部の電界（電圧源１２０によるものではない）は、半導体１０８の正孔に力を加え、半導体のドリフトを生じ得る。さらに、正孔は、半導体１０８の中で、濃度が高い領域から、濃度が低い領域に拡散する。電圧源１２０を使用して半導体１０８内の電界を確立することは、レーザ１０４の焦点１４４で正孔が発生するときと、正孔が表面１１２に到達するときとの間の時間を減少させることによって、他の電界およびキャリア拡散が半導体１０８の表面１１２にある正孔の最終的な位置に及ぼす影響を低減できる。
例として、ここで図３を参照すると、２つの異なる電界の影響下にある正孔の移動を示す図が描かれている。図３は、エッチング液３０４に露出される第一表面３０２と、第一表面３０２の反対側にある第二表面３０６とを含む、半導体要素３００を図示し、サブバンドギャップエネルギの光の光線３０８が第二表面３０６を通って半導体３００に入る。光線３０８は、半導体３００内に位置する光線３０８の焦点３１６に複数の正孔３１０～３１４を発生させる。正孔３１０～３１４は、電界Ｅの影響を受けて半導体３００のエッチング面３０２に向かって移動する。電界Ｅの第一強度に対して、正孔３１０～３１４はそれぞれの位置３１８～３２２に移動する。もし電界Ｅがより高い第二強度に上昇されると（たとえば、システム１００にある電圧源１２０の電圧出力を上昇させることによって）、正孔３１０～３１４はエッチング面３０２により迅速に押し流され得る。図３に示されるように、より高い第二強度の電界の影響を受けて、正孔３１０、３１４は、位置３１８、３２２より互いに近い、それぞれの位置３２４、３２６に移動する。したがって、所定の組の照射パラメータ（たとえば、レーザの焦点の大きさ、位置、強度）に対するエッチング機構の大きさ（たとえば直径）は、電界Ｅの強度を低減させることによって増加し、あるいは電界Ｅの強度を上昇させることによって減少し得る。
半導体１０８に所望の機構をエッチングすることに関して、システム１００のさらに他のパラメータがプロセス制御要素１４２によって制御され得る。例示の実施形態では、プロセス制御要素１４２は、制御信号をレーザ１０４および／または集束レンズ１３４に出力し、レーザ１０４および／または集束レンズ１３４が半導体１０８内の焦点１４４の大きさ、強度、または位置を調整して結果として生じるエッチングに影響を与える。
例として、ここで図４を参照すると、様々な大きさおよび位置の焦点に関する、半導体内の正孔の移動の相違を示す図が描かれている。図４はエッチング液４０４に露出される第一表面４０２と、第一表面４０２の反対側にある第二裏側表面４０６とを含む、半導体要素４００を図示し、サブバンドギャップエネルギの光の光線４０８～４１２は、裏側表面４０６を通って半導体４００に入るものとして図示されている。光線４０８～４１２の各々は、エッチング面４０２に対して焦点サイズおよび位置の異なる組み合わせを有する。光線４０８は、エッチング面４０２からｄ１の深さの位置にある焦点幅ｆｗ１を備えた焦点４１４を有する。正孔４１６、４１８は、焦点４１４でまずｆｗ１の最大距離の間隔が空けられているものとして図示されている。キャリア拡散、内部もしくは誘導電界、または他の様々な力によって、正孔４１６、４１８は半導体４００のエッチング面４０２の位置４２０、４２２に移動する。位置４２０、４２２は、幅ｗ１離れた場所にあり、ｗ１の値は本明細書に記載される様々なエッチングパラメータに依存する。同様に、光線４１０は焦点４２４を有する。光線４１０の焦点４２４は、第一光線４０８の焦点４１４と同じ焦点幅ｆｗ１を有するが、焦点４２４は、第一焦点４１４の深さｄ１より浅い深さｄ２に位置する。結果として、他の全ての条件が同じ場合、焦点４２４でｆｗ１の最大距離で発生する正孔４２６、４２８は、エッチング面４２０のそれぞれの第二位置４３０、４３２に移動し、幅ｗ１より狭い幅ｗ２で離れている。焦点の大きさが同じである場合、焦点とエッチング面との間の距離を増加させることによって、半導体のエッチング面におけるエッチング機構の大きさが増加し得る。
焦点の幅は結果として生じるエッチング機構の幅にも影響を与え得る。さらに図４を参照すると、第三光線４１２は、第二光線４１０の焦点４２４と同じ深さｄ２に位置する焦点４３４を有する。第三光線４１２の焦点４３４はさらに、第二光線４１０の焦点幅ｆｗ１より大きな、焦点幅ｆｗ２を有する。正孔４３６、４３８は、焦点４３４でｆｗ２の最大距離を空けて発生されているものとして図示されている。正孔４３６、４３８はエッチング面４０２にあるそれぞれの第二位置４４０、４４２に移動するものとして図示されており、位置４４０、４４２は幅ｗ３の間隔が空いている。幅ｗ３は幅ｗ２より大きく、他の全ての条件が同じである場合、より大きな焦点幅ｆｗ２はより大きなエッチング機構幅ｗ３を発生させることを示している。
レーザ１０４の焦点１４４の位置は、さらに、半導体１０８にある既存の被エッチング機構の位置に対して制御されて、結果として生じる被エッチング機構の大きさまたは形状に影響を与え得る。たとえば、被エッチング機構の形状によって確立される内部電界が、焦点１４４に生成される正孔の動作を変更させるように、焦点１４４が半導体１０８にある被エッチング機構の表面に極めて接近して位置する場合がある（たとえば、特定の半導体のキャリア拡散の長さに応じて、機構の表面の１０ナノメートル以内から、機構の表面の１０から２００ミクロン以内、またはそれより大きい）。非限定的な例において、ここで図５を参照すると、半導体５００の例示のエッチングの図が示されており、正孔はエッチングの大きさを減少させるために、既存のエッチング機構に極めて接近して生成されている。半導体は、エッチング液５０４に露出される表側表面５０２と、サブバンドギャップエネルギの光の光線５０８が通って半導体５００に入る裏側表面５０６とを含む。半導体５００は、半導体５００の表面５０２にエッチングされる機構５１０を含む。機構５１０は表面５０２で第一幅ｗｉを有する。例示の実施形態では、初期幅ｗｉは光線５０８の焦点５１２の幅、半導体５００にある誘導電界Ｅの強度、表面５０２と焦点５１２の位置との間の電荷キャリアの濃度の相対的な差等に基づいている。機構５１０が半導体５００に延びるにつれて、機構５１０の幅は、機構５１０の先端５１４における電荷キャリアの電界集束によって、より小さい最終幅ｗｆに先細りになる。
例示として、複数の正孔５１６～５２０が光線５０８の焦点５１２で発生される。誘導電界Ｅの影響を受けて、正孔５１６～５２０は光線５０８の焦点５１２から、半導体５００のエッチング表面５０２に向かって移動する。既存の機構がない場合、表面５０２におけるエッチング機構の最小幅は、光線５０８の焦点サイズによって限定され得る。たとえば、半導体５００の表面５０２で機構５１０を最初にエッチングするのに関して、第一幅ｗｉは焦点５１２の幅の場合がある。機構５１０が半導体内にエッチングされるにつれて、機構５１０の表面（たとえば、内部表面５２２、５２４）は電界線（図示なし）を表面５０６から機構５１０に向かって、具体的には機構５１０の先端５１４に向かって湾曲させる。機構５１０による電界におけるこのような変化は、正孔が半導体５００を通って移動するように正孔に力を加える。したがって、光線５０８の焦点５１２で生成される正孔５１６～５２０は、機構５１０の先端５１４に向かって、幅ｗｆ内の位置５２６～５３０に引き寄せられる。機構５１０がない一方で、（たとえば、半導体５００における電荷キャリア拡散によって）正孔５１６～５２０は表面５０２に向かって移動するのにつれて離れて広がる場合があり、機構５１０の表面は正孔を表面に向かって引き寄せる。
例示の実施形態では、機構５１０の最終幅ｗｆは焦点５１２の幅より小さい。よって、図１を再び参照すると、レーザ１０４の焦点１４４を半導体１０８の被エッチング機構の近くに設置することによって、機構は半導体１０８内でエッチングされ、レーザ１０４および集束レンズ１３４の解像限界より小さい場合がある。一つの実施例において、もしレーザ１０４が５００ナノメートルの最小焦点サイズを有する場合、プロセス制御要素１４２は、１０ナノメートル程度の小さな寸法のエッチング機構に集束する電界を利用するように、レーザ１０４を制御する。
サブバンドギャップエネルギの光は、レーザ１０４の焦点１４４を除いて、半導体１０８に吸収されないので、焦点１４４は半導体１０８の３次元ボディ内のどこにでも位置することができる。このことは、フォトマスクに基づく従来のエッチングで一般的に要求される、半導体１０８のエッチング表面１１２への直接の直線経路を必要とすることなく、半導体１０８内の３次元機構のエッチングを可能にする。
たとえば、ここで図６を参照すると、半導体６００の例示のエッチングが図示されており、空洞６０２が半導体６００のボディの中に形成される。図６に示されるように、半導体６００は、エッチング液６０６に露出される表側表面６０４と、サブバンドギャップエネルギの光の光線６１０が通って半導体６００に入る裏側表面６０８とを含む。空洞６０２は、半導体６００の表面に形成されるよりむしろ、半導体６００の体積内に配置される。半導体６００は、光線６１０の焦点６１２以外では光線６０８に対して透過性を示すので、焦点６１２は、半導体６００のボディ内の任意の位置に正孔を発生するように位置決めされ得る。空洞６０２をエッチングするのに関して、空洞６０２のエッチングより前に、追加の経路機構６１４、６１６がエッチングされる。光線６０８を使用して半導体６００内の正孔の発生を制御することにより、エッチング液６０６によるエッチングの位置が制御でき、機構がエッチングされるためには、エッチング液６０６が機構に到達可能でなければならない。したがって、第一経路機構６１４は、表側表面６０４から半導体６００の体積に入るようにエッチングされる。エッチング液６０６は第一経路６１４を経由して第二経路機構６１６に到達可能であるので、第一経路機構６１４に続いて、第二経路機構６１６がエッチングされる。その後、すでにエッチングされた経路機構６１４、６１６を経由して、エッチング液６０６が空洞６０２に到達可能であるので、空洞６０２がエッチングされ得る。
理解を容易にするために、被エッチング機構に関する様々な側面が、２次元の形態で図に示されているが、本明細書に記載される技術は、３次元のほぼいかなる形状の機構もエッチングするのに適切であることを理解されたい。ここで図７を参照すると、図６に図示される被エッチング機構６０２、６１４、６１６の３次元表示７００が示されている。三次元表示７００では、半導体６００は矩形の立体形状を有するように示されている。第一経路機構６１４は、表側表面６０４から半導体６００のボディ内に延びている、矩形経路機構である。第二経路機構６１６も矩形経路機構であって、半導体６００のボディ内にある第一経路機構６１４から水平方向に外に向かって延びる。空洞６０２は、第二経路機構６１６と接続し、それにより、２つの経路機構６１４、６１６によって半導体６００の表側表面６０４と接続される、立体空洞として示されている。
再び図１を参照すると、プロセス制御要素１４２はさらに、所望のエッチングパラメータを維持するために、エッチング液１１０の温度および組成を制御することができる。システム１００はさらに、計算装置１０６に連結されている組成制御器１５０および温度制御器１５２を含む。組成制御器１５０は、格納容器１１４にある開口部１５４によって、第一格納容器１１４の内部に連結される。組成制御器１５０は、エッチング反応の副産物を第一格納容器１１４から除去するため、および／または、格納容器１１４内でエッチング液１１０の目標組成を維持するように追加のエッチング液を導入するために、プロセス制御要素１４２によって制御され得る。温度制御器１５２は、格納容器１１４内に位置する加熱／冷却装置１５６に連結される。計算装置１０６から制御信号を受信するのに対応して、温度制御器１５２は、エッチング液１１０の目標温度を維持するように、加熱／冷却装置１５６を制御して、格納容器１１４内のエッチング液１１０を加熱または冷却する（たとえば、計算装置１０６によって温度制御器１５２に送信される制御信号に指示されるように）。
本明細書に記載される様々な力、パラメータ、および変数のいずれかまたは全ては、半導体１０８内の正孔の移動に影響を与え得ることを理解されたい。したがって、多数の可変の物理的パラメータ（たとえば、温度、電極１２２、１２４間の電圧、焦点１４４の大きさ、強度、および位置、半導体１０８の組成等）の影響の下で、一か所で生成された正孔が他の位置に移動し得るのが現実となるであろう。所望のエッチングパターンに従って、半導体１０８のエッチングを容易にするために、メモリ１３８は、計算装置１０６へのエッチング定義入力に基づいてエッチング制御命令をプロセス制御要素１４２に出力する、エッチングモデリング要素１５８を含む。さらに、（発生しているエッチングの速度に関連する）電気化学エッチングセル内を流れる電流Ｉを監視すること、エッチング液１１０の現在の温度を監視すること、（たとえば、組成制御器１５０によって識別されるように）エッチング工程から生まれる生成物を監視する、またはエッチングが進行するにつれてエッチング正面の像を監視することによって、制御アルゴリズムにフィードバックが導入され得る。
所望のパターンに従って半導体１０８をエッチングするのに関して、エッチングモデリング要素１５８およびプロセス制御要素１４２の例示の操作がここで説明される。エッチング定義がエッチングモデリング要素１５８に与えられ、エッチング定義は、半導体１０８で所望されるようにエッチングされる様々な機構の位置および寸法を示す。つまりエッチング定義は、半導体１０８がエッチングされるのが望ましい、複数の位置を示し（たとえば、システム１００の操作者によって）、複数の位置をまとめるとエッチングされる１つ以上の機構の構造を画定する。例示の実施形態では、エッチング定義は、半導体の寸法と、半導体の１つ以上のエッチング機構に関するそれぞれの位置および寸法とを指示する、コンピュータ支援設計（ＣＡＤ）ファイルを含む。エッチングモデリング要素１５８へのエッチング定義の入力はさらに、エッチングの１つ以上の所望のパラメータを含み得る。例として、限定はしないが、エッチング定義は、半導体１０８の組成、半導体１０８における既存の被エッチング機構の位置、レーザ１０４および／または電圧源１２０の所望の操作パラメータ等を示すデータを含み得る。
エッチングモデリング要素１５８は、エッチング定義に基づいて、エッチング制御命令をプロセス制御要素１４２に出力するように構成される。エッチング制御命令は、エッチング定義に記載される所望のエッチングを実施するのに関して、プロセス制御要素１４２に使用される、システム１００の様々な側面に関する制御パラメータを定義する。例示の実施形態では、エッチング制御命令はレーザ１０４の焦点１４４の複数の位置を含む。他の例では、エッチング制御命令は、エッチング液１１０の組成、エッチング液１１０の温度、電圧源１２０の電圧出力等を示すデータを含み得る。
例示のシステム１００では、機構１４６などの、半導体１０８にあるすでにエッチングされた機構によって光線１０９が散乱するのを避けるために、光線１０９は半導体１０８の裏側表面１２８に放射される。半導体１０８にある被エッチング機構による光線１０９の散乱は、半導体１０８を裏側１２８からレーザ１０４で照射すること、および、エッチング面１１２からより離れた機構をエッチングする前に、まずはエッチング面１１２に最も近い機構をエッチングすることによって、通常は避けることができる。しかし、より複雑な３次元構造に関しては、光線１０９の散乱を避けるために、機構を異なる順序でエッチングすることが必要な場合がある。エッチングモデリング要素１５８は、光線１０９が半導体１０８にあるすでにエッチングされた機構を横切ることを最小限にするための、エッチング制御命令を生成するように構成され得る。
例示の実施形態では、エッチングモデリング要素１５８は、半導体１０８内の正孔の移動の予測を出力するように構成される、物理モデル１６０に基づくエッチング制御命令を生成する。一例では、所望されるエッチング位置が物理モデル１６０に与えられ（たとえば、エッチングモデリング要素１５８に与えられるエッチング規定に示されるように）、物理モデル１６０は照射位置を含む予測を出力し、予測は照射位置で生成された正孔が所望のエッチング位置に移動すると予想されることを示す。つまり、物理モデル１６０は半導体１０８の所望されるエッチングの位置を受信し、所望されるエッチングをもたらすようにレーザ１０４の焦点１４４が位置し得る場所の予測を出力する。
物理モデル１６０は、半導体１０８における正孔の運動に影響を与える様々なパラメータに基づいて、所望のエッチング位置に対する照射位置の予測を生成する。このような物理的な影響は、電荷キャリア拡散や、（たとえば、電極１２２、１２４の間で確立される電圧によって生じる）半導体１０８内の誘導電界や、導電材料１２６、半導体１０８、エッチング液１１０、電極１２２、１２４および電圧源１２０を含む電気化学セルを通る電流フローＩなどを含むが、これらに限定されない。照射位置予測を生成するのに関して、物理モデル１６０はさらに、モデル化された物理的工程に影響を与え得る他の下層のデータに基づいて、これらのパラメータによる影響をモデル化できる。たとえば、物理モデル１６０は、半導体１０８の組成と、半導体１０８内のドーパントもしくは他の不純物の濃度とに基づいて、電荷キャリア拡散の影響をモデル化できる。他の例では、物理モデル１６０は、電極１２２、１２４間に与えられる電圧に基づいて、誘導電界の影響をモデル化できる。
物理モデル１６０は、所望されるエッチングパラメータに関するデータを受信するのに加えて（たとえば、エッチングモデリング要素１５８に提示されるエッチング定義に特定されるように）、システム１００の１つ以上の操作パラメータの現状に関するデータを受信する。たとえば、プロセス制御要素１４２は、データをリアルタイムで物理モデル１６０に出力でき、データは電流フローＩを示し、電流フローＩはエッチング反応の反応速度を示す（たとえば、上述の式１および２に記載される反応）。よって、物理モデル１６０は、システム１００の現状に関するデータに基づいて、所望されるようにエッチングされる機構に関する照射位置の最新の予測を継続的に生成できる。エッチングモデリング要素１５８は、予測に基づく最新の制御命令を生成し、最新の制御命令をプロセス制御要素１４２に送信し、システム状況に関する最新情報に基づいて、プロセス制御要素１４２によるシステム１００の制御を容易にする。
他の例示の実施形態では、物理モデル１６０は、データストア１４０に記憶されるシミュレーション結果１６２に基づいて、照射位置予測を生成するように構成され得る。一実施形態では、シミュレーション結果１６２は、様々なエッチングパラメータに従って、半導体のシミュレーションされたエッチングの多数の（たとえば、数百または数千以上）結果を含む。物理モデル１６０は、シミュレーション結果１６２に機械学習アルゴリズムを実行し、エッチングモデリング要素１５８によって受信されるエッチング定義に指示される所望のエッチングと同様のエッチングパターンを示す、エッチングのシミュレーション結果を識別するように構成され得る。そして物理モデル１６０は、識別された結果に基づいて、照射位置予測を出力できる。
物理モデル１６０によってモデル化された物理的影響の特定の例が本明細書に記載されているが、物理モデル１６０は、照射位置でレーザ１０４の焦点１４４によって生成される正孔の、結果として生じるエッチング位置に影響を与え得る、ほぼいかなる物理的工程をもモデル化できることを企図されている。
様々な半導体の選択的な電気化学エッチングに関するシステムおよび方法は、様々な大きさのエッチング機構に適することを理解されたい。たとえば、機構は、１０ナノメートルから１ミクロンのオーダーの大きさ、１０ミクロンから１ミリメートルのオーダーの大きさ、もしくは任意の大きな機構を有するように、本明細書に記載の技術に従ってエッチングされ得る。
半導体の選択エッチングに関して操作可能な例示のシステム１００に関する様々な側面が上述で詳細に説明されているが、他の構成が本開示の範囲内として可能かつ企図されていることを理解されたい。ここで図８を参照すると、他の例示のシステム８００が図示されており、半導体１０８は、複数のサブバンドギャップエネルギのレーザ８０４～８０８による表側照射のために構成される、エッチングチャンバ８０２内に含まれている。エッチングチャンバ８０２は、エッチング液１１０を含む第一格納容器８１０と、半導体１０８および導電要素８１４を含む第二格納容器８１２とを含む。第一格納容器８１０はさらにウィンドウ８１６を含み、それぞれのレーザ８０４～８０８によって放射される光線８１８～８２２はウィンドウ８１６を通り、それぞれの集束レンズ８２４～８２８によって、半導体１０８の表側エッチング面１１２に向かって集束される。光線８１８～８２２は半導体１０８の表側表面１１２に向かって放射されるが、光線８１８～８２２は、半導体１０８のボディ内かつ表面１１２の下で、それぞれの焦点に集束し得ることを理解されたい。例示のシステム８００では、電圧源１２０が、半導体１０８の裏側１２８と電気的に接触する導電要素８１４と、第一格納容器８１０に位置する電極８３０との間に接続される。
計算装置１０６のプロセス制御要素１４２は、半導体１０８のエッチングをより速くするために、複数のレーザ８０４～８０８を独立して制御するように構成され得る。たとえば、エッチング液１１０による半導体１０８のエッチングは、エッチング反応を容易にする正孔によって行われるので、レーザ８０４～８０８によって半導体１０８の複数の位置に正孔を同時に発生させることは、いくつかの機構が同時にエッチングされることを可能にする。ほぼ任意の数のレーザが、半導体の選択的な電気化学エッチングのためのシステムに含まれ、プロセス制御要素１４２によって制御され得る。他の例では、同じ機構が、半導体１０８内で複数回にわたって同時にエッチングされ得るように、プロセス制御要素１４２が、複数のレーザを並行して作動するように制御することが望ましい場合がある。
図９は、半導体のサブバンドギャップエネルギ照射によって行われる半導体の選択エッチングに関連する例示の方法を図示する。方法は、ある順序で実施される一連の動作として図示され記載されているが、方法はこの順序の順番によって限定されないことを理解および認識されたい。たとえば、いくつかの動作は本明細書に記載されるものと異なる順番で起こる場合がある。加えて、動作は他の動作と同時に起こる場合がある。さらに、いくつかの例では、全ての動作が本明細書に記載される方法を実行することを要求されるとは限らない。
さらに、本明細書に記載される動作は、１つ以上のプロセッサに実装される、および／または、コンピュータ可読媒体もしくは複数の媒体に保存される、コンピュータが実行可能な命令でもよい。コンピュータが実行可能な命令は、ルーチン、サブルーチン、プログラム、実行スレッドおよび／または同類のものを含み得る。さらに、方法の動作の結果は、コンピュータ可読媒体に記憶され、表示装置および／または同様の物に表示され得る。
ここで図９を参照すると、半導体のサブバンドギャップエネルギ照射による半導体の選択エッチングを容易にする、方法９００が図示されている。方法９００は９０２で開始し、９０４で、電圧が半導体の第一表面と半導体の第二表面との間に与えられる。例として、半導体の第一および第二表面とそれぞれ接触する、導電性溶液に浸される電極間（たとえば、例示のシステム１００に図示される電極１２２、１２４）に電圧を加えることによって、第一表面および第二表面の間に電圧が加えられ得る。９０６では、半導体のバンドギャップエネルギより低いエネルギを有する光を放射するレーザによって、半導体が第一位置で照射される。レーザは、正孔が半導体の第一位置で生成されるのに十分な強度で焦点に集束され、半導体のエッチングは、第一位置で生成される正孔に基づいて第二位置で生じる。そして方法は９０８で終了する。
ここで図１０を参照すると、本明細書に記載されるシステムおよび方法に従って使用できる、例示の計算装置１０００のハイレベルな図が図示されている。たとえば、計算装置１０００は、半導体の選択エッチングのためのシステムの作動を制御するシステムで使用され得る（たとえば、システム１００、システム８００）。他の例として、計算装置１０００は、物理モデルに基づいて、半導体内で電荷キャリアの移動のシミュレーションを行うシステムで使用され得る。計算装置１０００は、メモリ１００４に記憶される命令を実行する少なくとも１つのプロセッサ１００２を含む。たとえば命令は、上述される１つ以上の要素によって実施されるものとして記載される機能を遂行するための命令の場合もあり、または上述の方法の１つ以上を遂行するための命令の場合もある。プロセッサ１００２は、システムバス１００６によってメモリ１００４にアクセスし得る。実行可能な命令を記憶することに加えて、メモリ１００４はシミュレーション結果、エッチング定義、選択エッチングシステムの様々なプロセスパラメータの状態等も記憶し得る。
計算装置１０００は、さらに、システムバス１００６によってプロセッサ１００２がアクセスできる、データストア１００８を含む。データストア１００８は、実行可能な命令、シミュレーション結果等を含み得る。計算装置１０００は、外部装置が計算装置１０００と通信できるようにする、入力インターフェイス１０１０も含む。たとえば、入力インターフェイス１０１０は、外部計算装置、ユーザ等からの命令を受信するように使用され得る。計算装置１０００は、計算装置１０００を１つ以上の外部装置と接続させる、出力インターフェイス１０１２も含む。たとえば、計算装置１０００は、出力インターフェイス１０１２によって、テキスト、画像等を表示し得る。
入力インターフェイス１０１０および出力インターフェイス１０１２を介して計算装置１０００と通信する外部装置は、ユーザが相互作用できる、ほぼ任意の種類のユーザインターフェイスをもたらす環境に含まれ得るように企図される。ユーザインターフェイスの種類の例は、グラフィカルユーザインターフェイス、ナチュラルユーザインターフェイスなどを含む。たとえば、グラフィカルユーザインターフェイスは、キーボード、マウス、リモコン装置などの、１つのもしくは複数の入力装置を使用して、ユーザからの入力を受信し、ディスプレイなどの出力装置に出力する。さらに、ナチュラルユーザインターフェイスは、キーボード、マウス、リモコン装置などの入力装置によって課せられる制約なしに、ユーザが計算装置１０００と相互作用できるようにし得る。むしろ、ナチュラルユーザインターフェイスは、音声認識、タッチおよびタッチペン認識、スクリーン上およびスクリーンに隣接する両方のジェスチャー認識、空気ジェスチャー、頭部および眼の追跡、声および音声、視覚、タッチ、ジェスチャー、機械知能などを利用し得る。
加えて、単一のシステムとして図示されているが、計算装置１０００は分散システムでもよいことを理解されたい。したがって、たとえば、いくつかの装置が、ネットワーク接続を使用して通信する場合があり、計算装置１０００に実施されるものとして記載される作業を共同で実施する場合がある。
本明細書に記載される様々な機能は、ハードウェア、ソフトウェア、またはその任意の組み合わせで遂行され得る。もしソフトウェアで遂行される場合、機能はコンピュータ可読媒体の１つ以上の命令もしくはコードとして、記憶または送信され得る。コンピュータ可読媒体は、コンピュータ可読記憶媒体を含む。コンピュータ可読記憶媒体は、コンピュータがアクセスできる、任意の市販の記憶媒体の場合がある。例として、限定はしないが、このようなコンピュータ可読記憶媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ，ＣＤ－ＲＯＭもしくは他の光学ディスク記憶装置、磁気ディスク記憶装置もしくは他の磁気記憶装置、または、所望のプログラムコードを命令またはデータ構造の形態として運搬もしくは記憶でき、コンピュータがアクセスできる、任意の他の媒体の場合がある。本明細書で使用される、ディスク（ｄｉｓｋ）およびディスク（ｄｉｓｃ）は、コンパクトディスク（ｄｉｓｃ）（ＣＤ）、レーザディスク（ｄｉｓｃ）、光ディスク（ｄｉｓｃ）、デジタル多用途ディスク（ｄｉｓｃ）（ＤＶＤ）、フロッピーディスク（ｄｉｓｋ）、およびブルーレイディスク（ｄｉｓｃ）（ＢＤ）を含み、ディスク（ｄｉｓｋ）は通常、磁気的にデータを再生し、ディスク（ｄｉｓｃ）は通常、光学的にレーザを用いてデータを再生する。さらに、伝搬される信号は、コンピュータ可読記憶媒体の範囲内に含まれない。コンピュータ可読媒体はまた、コンピュータプログラムを１つの場所から他の場所へ移動させるのを容易にする、任意の媒体を含む通信媒体も含む。接続は、たとえば、通信媒体の場合がある。たとえば、もしソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または、赤外線、無線およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他の遠隔源から送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または、赤外線、無線、およびマイクロ波などのワイヤレス技術は、通信媒体の定義に含まれる。上記のものの組み合わせも、コンピュータ可読媒体の範囲に含まれるべきである。
代替的に、または加えて、本明細書に記載の機能は、少なくとも部分的に、１つ以上のハードウェアロジック要素によって遂行され得る。たとえば、限定することなく、使用できるハードウェア論理要素の例示の種類は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）、特定用途向け汎用製品（ＡＳＳＰ）、システム・オン・チップシステム（ＳＯＣ）、コンプレックス・プログラマブル・ロジック・デバイス（ＣＰＬＤ）等を含む。
上述されることは、１つ以上の実施形態の例を含む。もちろん、前述の態様を説明するために、上記装置または方法の全ての考えられる修正形態および代替形態を記載するのは不可能であるが、当業者は様々な態様の多くのさらなる修正および変更が可能であることを認識できる。従って、記載される態様は、添付の請求項の精神および範囲内の、全てのこのような代替形態、修正形態、および変更形態を包含するように意図される。さらに、“含む（ｉｎｃｌｕｄｅｓ）”という表現が、詳細な説明または請求項のいずれかで使用される範囲で、このような表現は、“含む（ｃｏｍｐｒｉｓｉｎｇ）”が請求項で移行部として使用されるときに解釈されるのと同様に、“含む（ｃｏｍｐｒｉｓｉｎｇ）”という表現に類似した方法で包括的であることを意図する。

Claims (20)

  1. システムであって、
    レーザと、
    エッチング剤を収容するように構成されるエッチングチャンバと、
    動作を行うように構成される計算装置であって、前記動作は、
    前記エッチングチャンバ内に設置される加工物を照射するように前記レーザを制御することであって、前記レーザは、多光子吸収（ＭＰＡ）によって前記加工物の格子内に正孔を発生させ、前記エッチングチャンバ内のエッチング剤は、前記正孔が前記格子内に発生させられることに基づいて前記加工物の表面をエッチングすること
    を備える、計算装置と、
    を備える、システム。
  2. 前記レーザは、前記加工物のバンドギャップエネルギより小さい光子エネルギを有する、請求項１に記載のシステム。
  3. 前記正孔は、前記加工物の表面の下の前記加工物の体積内で発生させられる、請求項１に記載のシステム。
  4. 前記表面は表側表面であり、前記レーザは、前記加工物の裏側から前記加工物を照射するように制御される、請求項１に記載のシステム。
  5. 前記レーザは、前記ＭＰＡによって前記レーザの焦点に前記正孔を発生させ、さらに、前記レーザによって放射される光線のフルエンスは、前記ＭＰＡが前記焦点から遠位の領域内の加工物内で起こる見込みがないように前記領域内で十分に低い、請求項１に記載のシステム。
  6. 前記動作は、追加の正孔が前記ＭＰＡによって前記加工物の格子内に発生させられるように、前記レーザによる前記加工物の照射を維持するように前記レーザを制御することをさらに備え、前記エッチング剤は、前記加工物が前記レーザによって照射される間に、前記加工物の表面をエッチングすることを続ける、請求項１に記載のシステム。
  7. 前記動作は、空洞を備える機構が前記加工物内でエッチングされるように、前記加工物が照射される間に前記レーザの焦点を動かすように前記レーザを制御することをさらに備え、前記空洞の少なくとも一部は、前記加工物の表面への直線経路を全く有しない、請求項１に記載のシステム。
  8. 前記動作は、前記レーザの焦点の経路を辿る機構が前記加工物内でエッチングされるように、前記加工物が照射される間に前記レーザの焦点を動かすように前記レーザを制御することをさらに備える、請求項１に記載のシステム。
  9. 方法であって、
    レーザが加工物内で多光子吸収（ＭＰＡ）を誘発するように、前記レーザによって前記加工物を照射し、それにより前記加工物内に正孔を創出させることであって、前記正孔は、前記加工物の表面における位置に移動することと、
    前記加工物の表面をエッチング剤に露出することであって、前記エッチング剤は、前記正孔が前記位置に移動することに基づいて前記位置で前記表面の一部をエッチングすることと、
    を備える、方法。
  10. 前記方法は、前記加工物が照射される間に前記加工物の全体に電圧を印加することをさらに備え、前記電圧は、前記表面における位置に向かうかまたは離れるように前記正孔の加速を引き起こす、請求項９に記載の方法。
  11. 前記方法は、印加された電圧を変化させることをさらに備え、前記印加された電圧を変化させることは、前記加工物の表面内でエッチングされる機構の大きさを変化させる、請求項１０に記載の方法。
  12. 前記エッチング剤は、前記加工物の表面で起こる２段階の電気化学反応によって前記表面の一部をエッチングする、請求項９に記載の方法。
  13. 前記２段階の電気化学反応は、酸化段階およびエッチング段階を備える、請求項１２に記載の方法。
  14. 前記２段階の電気化学反応は、前記位置にある正孔の存在によって制限される、請求項１２に記載の方法。
  15. 前記エッチング剤はフッ化水素酸を備え、前記２段階の電気化学反応は、
    （ａ）Ｓｉ＋２Ｆ－＋２ｈ＋→ＳｉＦ２、および
    （ｂ）ＳｉＦ２＋２ＨＦ→ＳｉＦ４＋Ｈ２
    という化学方程式を特徴とする、請求項１２に記載の方法。
  16. 前記レーザは、前記加工物のバンドギャップエネルギより小さい光子エネルギを有する、請求項９に記載の方法。
  17. システムであって、
    半導体加工物と、
    前記半導体加工物を収容するように構成されるエッチングチャンバと、
    前記エッチングチャンバ内に配置されるエッチング剤と、
    前記エッチングチャンバ内に配置される半導体加工物を選択的に照射するように構成されるレーザと、
    動作を行うように構成される制御システムであって、前記動作は、
    前記半導体加工物を照射するように前記レーザを制御することであって、前記レーザは、前記半導体加工物のバンドギャップエネルギより低い光子エネルギを有し、前記レーザは、多光子吸収（ＭＰＡ）によって前記半導体加工物の格子内に正孔を発生させ、前記エッチング剤は、前記正孔が前記格子内に発生させられることに基づいて前記半導体加工物の表面をエッチングすること
    を備える、制御システムと、
    を備える、システム。
  18. 前記エッチング剤はエッチング液中に含まれており、前記エッチング液は界面活性剤を備える、請求項１７に記載のシステム。
  19. 前記エッチング剤は、フッ化水素酸およびフッ化アンモニウムのうち少なくとも１つを備える、請求項１７に記載のシステム。
  20. 前記半導体加工物は、固有の元素の半導体、ＩＩＩ－Ｖ族半導体、ＩＩＩ族窒化物、ＩＩ－ＶＩ族半導体、炭化ケイ素、およびシリコンゲルマニウムのうち少なくとも１つを備える、請求項１７に記載のシステム。
JP2023064112A 2017-03-31 2023-04-11 ３次元半導体加工 Pending JP2023089111A (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201762480259P 2017-03-31 2017-03-31
US62/480,259 2017-03-31
US201862618205P 2018-01-17 2018-01-17
US62/618,205 2018-01-17
JP2020502525A JP7311901B2 (ja) 2017-03-31 2018-03-30 ３次元半導体加工
PCT/US2018/025428 WO2018183867A1 (en) 2017-03-31 2018-03-30 Three-dimensional semiconductor fabrication

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020502525A Division JP7311901B2 (ja) 2017-03-31 2018-03-30 ３次元半導体加工

Publications (1)

Publication Number Publication Date
JP2023089111A true JP2023089111A (ja) 2023-06-27

Family

ID=63677084

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020502525A Active JP7311901B2 (ja) 2017-03-31 2018-03-30 ３次元半導体加工
JP2023064112A Pending JP2023089111A (ja) 2017-03-31 2023-04-11 ３次元半導体加工

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020502525A Active JP7311901B2 (ja) 2017-03-31 2018-03-30 ３次元半導体加工

Country Status (8)

Country Link
US (1) US11421338B2 (ja)
EP (1) EP3602613B1 (ja)
JP (2) JP7311901B2 (ja)
KR (1) KR102664174B1 (ja)
CN (1) CN110800089B (ja)
IL (1) IL269706A (ja)
SG (1) SG11201908799RA (ja)
WO (1) WO2018183867A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110800089B (zh) 2017-03-31 2024-03-08 尼尔森科学有限公司 三维半导体制造
WO2019050947A1 (en) * 2017-09-05 2019-03-14 Nielson Scientific, Llc THREE-DIMENSIONAL SILICON SCAFFOLD FOR TISSUE ENGINEERING
JP7422586B2 (ja) 2020-03-30 2024-01-26 東京エレクトロン株式会社 基板処理装置および基板処理方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2203892A (en) * 1987-04-24 1988-10-26 Philips Electronic Associated A method of etching a semiconductor body
US5081002A (en) * 1989-04-24 1992-01-14 The Trustees Of Columbia University In The City Of New York Method of localized photohemical etching of multilayered semiconductor body
US5032896A (en) * 1989-08-31 1991-07-16 Hughes Aircraft Company 3-D integrated circuit assembly employing discrete chips
US5348627A (en) * 1993-05-12 1994-09-20 Georgia Tech Reserach Corporation Process and system for the photoelectrochemical etching of silicon in an anhydrous environment
JPH08221109A (ja) 1995-02-09 1996-08-30 Meidensha Corp ロボット制御装置
US5804090A (en) * 1995-03-20 1998-09-08 Nissan Motor Co., Ltd. Process for etching semiconductors using a hydrazine and metal hydroxide-containing etching solution
JP3461089B2 (ja) * 1996-08-22 2003-10-27 大日本印刷株式会社 エッチング・シミュレーション装置
GB9816168D0 (en) 1998-07-25 1998-09-23 Secr Defence Etching method
CA2298492A1 (en) * 1999-02-19 2000-08-19 Hyun-Kuk Shin Micro-lens, combination micro-lens and vertical cavity surface emitting laser, and methods for manufacturing the same
KR100468252B1 (ko) * 2000-05-24 2005-01-27 미쓰비시덴키 가부시키가이샤 광 조사식 전기 화학 에칭 장치 및 그 방법
US6537581B2 (en) 2000-06-01 2003-03-25 Theralife, Inc. Compositions and methods for treating eye discomfort
JP2002026491A (ja) 2000-07-06 2002-01-25 Seiko Epson Corp プリント基板のメッキ方法、実装構造体、液晶装置および液晶装置の製造方法
JP2002314110A (ja) * 2001-02-07 2002-10-25 Ebara Corp 太陽電池及びその製造方法
JP2004311955A (ja) * 2003-03-25 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法
JP2004310056A (ja) * 2003-03-25 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法
JP4622720B2 (ja) * 2004-07-21 2011-02-02 日亜化学工業株式会社 窒化物半導体ウエハ又は窒化物半導体素子の製造方法
US7867907B2 (en) * 2006-10-17 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5693074B2 (ja) * 2010-07-26 2015-04-01 浜松ホトニクス株式会社 レーザ加工方法
CN104011867B (zh) * 2011-12-23 2016-12-07 英特尔公司 用于栅极凹进晶体管的iii-n材料结构
JP2015516672A (ja) * 2012-02-26 2015-06-11 ソレクセル、インコーポレイテッド レーザ分割及び装置層移設のためのシステム及び方法
AU2016224950B2 (en) * 2015-02-24 2021-01-28 The University Of Ottawa Localizing nanopore fabrication on a membrane by laser illumination during controlled breakdown
CN110800089B (zh) 2017-03-31 2024-03-08 尼尔森科学有限公司 三维半导体制造

Also Published As

Publication number Publication date
EP3602613A1 (en) 2020-02-05
CN110800089B (zh) 2024-03-08
US20210104410A1 (en) 2021-04-08
IL269706A (en) 2019-11-28
SG11201908799RA (en) 2019-10-30
CN110800089A (zh) 2020-02-14
JP2020513165A (ja) 2020-04-30
KR20190137107A (ko) 2019-12-10
JP7311901B2 (ja) 2023-07-20
US20220349084A1 (en) 2022-11-03
EP3602613B1 (en) 2024-05-01
KR102664174B1 (ko) 2024-05-10
WO2018183867A1 (en) 2018-10-04
EP3602613A4 (en) 2021-01-13
US11421338B2 (en) 2022-08-23

Similar Documents

Publication Publication Date Title
JP2023089111A (ja) ３次元半導体加工
US7262408B2 (en) Process and apparatus for modifying a surface in a work region
Banerjee et al. Developing a stochastic dynamic programming framework for optical tweezer-based automated particle transport operations
Van Kan et al. Resist materials for proton beam writing: a review
JP2004170410A (ja) ３次元構造の製作方法
US20210020576A1 (en) Three-dimensional micro-electro-mechanical, microfluidic, and micro-optical systems
US12031227B2 (en) Three-dimensional semiconductor fabrication
WO2024040142A2 (en) Parallelized three-dimensional semiconductor fabrication
US20200190452A1 (en) Three-dimensional silicon scaffold for tissue engineering
Jia et al. Hybrid physics-guided data-driven modeling for generalizable geometric accuracy prediction and improvement in two-photon lithography
Zoory et al. Influence of Sample and Ion Beam potential on the Mirror Effect phenomenon at Low accelerated Voltage
EP3995895A1 (en) Electron beam lithography with a bilayer resist
Fleming et al. Experimental scanning laser lithography with exposure optimization
Ghalehbeygi Exposure planning for scanning laser lithography
Jones Nanoscale field emission devices
Leitz et al. Ultrafast microsphere near-field nanostructuring
Kostic et al. EBL in the Industry 4.0 Era
US20180149980A1 (en) Electron-Beam Lithography Method and System
Mohanavel et al. Deep learning-guided femtosecond laser processing in optical materials and devices for nano fabrication advancements
Gower et al. Optical modeling of laser ablated microstructures
WO2023280964A1 (en) Method for optical writing in a semiconductor material, corresponding computer program product, storing medium and writing device
Mistry Proton beam writing in gallium arsenide
Gangnaik How man fabricates nano-sized objects
Udupa Development of photochemical etching and its application in fabrication of integrated reflector metal semiconductor metal photodetectors
Hayes et al. Nanometer resolution excimer laser ablat ion of thin polymer films

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240305

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240603