JP2023088805A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023088805A
JP2023088805A JP2021203770A JP2021203770A JP2023088805A JP 2023088805 A JP2023088805 A JP 2023088805A JP 2021203770 A JP2021203770 A JP 2021203770A JP 2021203770 A JP2021203770 A JP 2021203770A JP 2023088805 A JP2023088805 A JP 2023088805A
Authority
JP
Japan
Prior art keywords
reset
write
bit lines
semiconductor device
high level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021203770A
Other languages
English (en)
Inventor
俊哉 長田
Toshiya Osada
康治 佐藤
Koji Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2021203770A priority Critical patent/JP2023088805A/ja
Priority to US17/993,364 priority patent/US20230186981A1/en
Priority to KR1020220172423A priority patent/KR20230091034A/ko
Priority to CN202211611715.1A priority patent/CN116264091A/zh
Publication of JP2023088805A publication Critical patent/JP2023088805A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

【課題】面積の増加を抑制しながら、比較的高速にメモリセルのデータを初期化することが可能な技術を提供することにある。【解決手段】半導体装置の制御回路は、リセット信号がハイレベルとされたことに基づいて、第１トランジスタをオフ状態、複数のワード線を選択状態、プリチャージ回路をオフ状態、書き込み用カラムスイッチをオン状態、および、前記読み出し用カラムスイッチをオフ状態として、書き込み回路によって第１ビット線をロウレベルとし、第２ビット線をハイレベルとすることにより、複数のメモリセルを初期化する。【選択図】図１

Description

本開示は、半導体装置に関し、特に、スタティック型ランダムアクセスメモリ（ＳＲＡＭ）を含む半導体装置に適用して有効な技術に関する。
データ処理装置などの半導体装置は、データ保持用のメモリ装置としてスタティック型ランダムアクセスメモリ（ＳＲＡＭ）を内蔵するものが多い。このＳＲＡＭに重要なデータを格納する場合、耐タンパ観点での対策が必要となる。ＳＲＡＭに格納した重要なデータの内容が悪意のあるユーザによって読みだされないように、ＳＲＡＭに格納した重要なデータを瞬時に一括消去または初期化する技術が必要となっている。
メモリセルに格納したデータの初期化技術として、特許文献１～特許文献３、および、非特許文献１がある。
米国特許出願公開第２０１０／００４６１７３号明細書 米国特許出願公開第２００６／００２３５２１号明細書 米国特許出願公開第２０１４／０２９３６７９号明細書
Kevin Self, APPLICATION NOTE 2033, SRAM-Based Microcontroller Optimizes Security,［online］, Jun 27, 2003,［2020年11月25日検索］，インターネット<URL：https://pdfserv.maximintegrated.com/en/an/AN2033.pdf>
特許文献１は、ワード線立上げタイミングを遅延回路の付加によりドミノ式にして、下側から上側のワード線に向かって一ワード線毎にメモリセルの初期化を行う回路の構成を開示している。この構成では、１つのビット線に接続されるメモリセルが多い場合、メモリセルデータの全初期化にかなり時間が掛かる。また、ワード線立上げタイミングをずらす為の遅延回路が必要となり、ワード線デコーダ部（ロウデコーダ部とも言う）の面積増となる。
特許文献２は、ビット線に専用の初期化用のビット線制御回路を設ける構成を開示している。この構成では、ＳＲＡＭの通常の読み及び書き制御用回路にビット線制御回路を付加する為、ＳＲＡＭマクロの面積が大きくなる。
特許文献３は、メモリセルのＮＦＥＴ（３Ｎ８，３Ｎ９）に接続される線（３１９，３２１）を、左右のメモリセルノード毎に分離して電圧制御し、メモリセルデータの初期化を容易にする構成を開示している。この構成では、メモリセルに接続される線３１９，３２１の配線レイアウトを、TrueノードとBarノードとに分離する必要があり、メモリセル面積が大きくなる。
非特許文献１は、「自己破壊入力をオンにするとＳＲＡＭへの電源供給が遮断されるので、プログラムメモリとデータメモリもすべて消去される。」と開示している。しかしながら、低温においては、ＳＲＡＭのデータが中々消せない。つまり、メモリセルを構成するトランジスタが全てオフしてしまうので、メモリセルのデータ保持ノードの電荷が抜けないためである。
本開示の課題は、面積の増加を抑制しながら、比較的高速にメモリセルのデータを初期化することが可能な技術を提供することにある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
一実施の形態に係る半導体装置は、複数のワード線と、複数対の第１ビット線及び第２ビット線と、１本のワード線と１対の第１ビット線及び第２ビット線に接続されるように、複数のワード線と複数対の第１ビット線及び第２ビット線とに接続された複数のメモリセルと、複数のメモリセルと電源電位との間に設けられた第１トランジスタと、複数のワード線に接続された複数のワード線ドライバと、複数対の第１ビット線及び第２ビット線のそれぞれに接続された書き込み用カラムスイッチと、複数対の第１ビット線及び第２ビット線のそれぞれに接続された読み出し用カラムスイッチと、複数対の第１ビット線及び第２ビット線のそれぞれに接続されたプリチャージ回路と、各書き込み用カラムスイッチに接続された書き込み回路と、リセット信号を受ける制御回路と、を含む。制御回路は、リセット信号がハイレベルとされたことに基づいて、第１トランジスタをオフ状態、複数のワード線を選択状態、プリチャージ回路をオフ状態、書き込み用カラムスイッチをオン状態、および、読み出し用カラムスイッチをオフ状態として、書き込み回路によって第１ビット線をロウレベルとし、第２ビット線をハイレベルとすることにより、複数のメモリセルを初期化する。
上記一実施の形態に係る半導体装置によれば、面積の増加を抑制しながら、比較的高速にメモリセルのデータを初期化することができる。
図１は、実施形態１に係るメモリ装置の全体構成を説明する図である。 図２は、図１のメモリ装置のメモリセル部を説明する図である。 図３は、図１のメモリ装置の入出力部を説明する図である。 図４は、図１のメモリ装置のワードドライバ部を説明する図である。 図５は、図１のメモリ装置の制御部を説明する図である。 図６は、通常動作状態時において、リセット信号がオン状態となった場合のタイミングチャートである。 図７は、スタンバイ状態時において、リセット信号がオン状態となった場合のタイミングチャートである。 図８は、実施形態１のタイミングを説明する図である。 図９は、実施形態２のタイミングを説明する図である。 図１０は、実施形態１のリード・ライト動作中にリセット要求が発生した場合のタイミングを説明する図である。 図１１は、実施形態２のリード・ライト動作中にリセット要求が発生した場合のタイミングを説明する図である。 図１２は、実施形態２に係るメモリ装置の全体構成を説明する図である。 図１３は、図１２のメモリ装置のメモリセル部を説明する図である。 図１４は、図１２のメモリ装置の制御部を説明する図である。 図１５は、図１４のリセット制御回路を説明する図である。
以下、実施形態について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
（実施形態１）
以下、図面を用いて、本開示を説明する。図１は、実施形態１に係るメモリ装置の全体構成を説明する図である。図２は、図１のメモリ装置のメモリセル部を説明する図である。図３は、図１のメモリ装置の入出力部を説明する図である。図４は、図１のメモリ装置のワードドライバ部を説明する図である。図５は、図１のメモリ装置の制御部を説明する図である。図６は、通常動作状態時において、リセット信号がオン状態となった場合のタイミングチャートである。図７は、スタンバイ状態時において、リセット信号がオン状態となった場合のタイミングチャートである。
図１には、メモリ装置であるスタティック型ランダムアクセスメモリ（以下、ＳＲＡＭという）１の全体構成が示されている。ＳＲＡＭ１は、データ処理装置などの半導体装置に内蔵されるデータ保持用のメモリ装置である。データ処理装置が形成された半導体チップには、中央処理装置ＣＰＵ、ＳＲＡＭ１、他の周辺装置等が内蔵される。
ＳＲＡＭ１は、メモリセルアレイ部ＡＲ、ワード線デコーダ部(ロウデコーダ部とも言う）ＲＤＥ、入出力部ＩＯ、制御部(制御回路ともいう）ＣＯＮＴ、ビット線デコーダ部(カラムデコーダとも言う）ＣＤＥ等を含む。
（メモリアレイ部ＡＲ）
メモリアレイ部ＡＲは、行列状に配置された複数のメモリセルＭＣと、複数のワード線と、複数対の第１ビット線ＢＴおよび第２ビット線ＢＢと、を含む。各メモリセルは、一対の第１ビット線ＢＴ及び第２ビット線ＢＢと、１本のワード線ＷＬ（図１では、ＷＬ０と記載）とに接続される。各メモリセルは、Ｎチャネル型ＭＯＳ電界効果トランジスタで構成される２つの転送トランジスタＮ３，Ｎ４と、Ｐチャネル型ＭＯＳ電界効果トランジスタで構成される２つの負荷トランジスタＰ１，Ｐ２と、Ｎチャネル型ＭＯＳ電界効果トランジスタで構成される２つの駆動トランジスタＮ１，Ｎ２と、を含む。負荷トランジスタＰ１のソースドレイン経路と駆動トランジスタＮ１のソースドレイン経路とは、メモリアレイ電源電位ＡＲＶＤＤと接地電位ＶＳＳとの間に直列に接続されている。負荷トランジスタＰ２のソースドレイン経路と駆動トランジスタＮ２のソースドレイン経路とは、メモリセル電源電位ＡＲＶＤＤと接地電位ＶＳＳとの間に直列に接続されている。
負荷トランジスタＰ１のゲートと駆動トランジスタＮ１のゲートは接続されて共通ゲートを構成し、負荷トランジスタＰ２のドレインと駆動トランジスタＮ２のドレインとは接続されて共通ドレインを構成し、負荷トランジスタＰ１と駆動トランジスタＮ１の共通ゲートが負荷トランジスタＰ２と駆動トランジスタＮ２の共通ドレインに接続される。同様に、負荷トランジスタＰ２のゲートと駆動トランジスタＮ２のゲートは接続されて共通ゲートを構成し、負荷トランジスタＰ１のドレインと駆動トランジスタＮ１のドレインとは接続されて共通ドレインを構成し、負荷トランジスタＰ２と駆動トランジスタＮ２の共通ゲートが負荷トランジスタＰ１と駆動トランジスタＮ１の共通ドレインに接続される。
転送トランジスタＮ３のソースドレイン経路は、第１ビット線ＢＴと負荷トランジスタＰ１と駆動トランジスタＮ１の共通ドレインとの間に接続される。転送トランジスタＮ３のゲートはワード線ＷＬ０に接続されている。転送トランジスタＮ４のソースドレイン経路は、第２ビット線ＢＢと負荷トランジスタＰ２と駆動トランジスタＮ２の共通ドレインとの間に接続される。転送トランジスタＮ４のゲートはワード線ＷＬに接続されている。
第１ビット線ＢＴがハイレベル”１”の書き込みデータとされ、第２ビット線ＢＢがロウレベル”０”の書き込みデータとされた状態で、ワード線ＷＬがハイレベルのような選択レベルとされると、転送トランジスタＮ３、Ｎ４がＯＮ状態とされて、ハイレベル”１”のデータがメモリセルＭＣに格納される。一方、第１ビット線ＢＴがロウレベル”０”の書き込みデータとされ、第２ビット線ＢＢがハイレベル”１”の書き込みデータとされた状態で、ワード線ＷＬがハイレベルのような選択レベルとされると、転送トランジスタＮ３、Ｎ４がＯＮ状態とされて、ロウレベル”０”のデータがメモリセルＭＣに格納される。この明細書において、メモリセルＭＣがロウレベル”０”のデータを格納する状態を、ロウレベルのデータ書き込み状態、または、メモリセルＭＣの初期化状態と呼ぶこととする。なお、メモリセルＭＣがハイレベル”１”のデータを格納する状態を、メモリセルＭＣの初期化状態と定義しても、もちろん良い。
図１、図２に示すように、電源電位ＶＤＤとメモリアレイ電源電位ＡＲＶＤＤとの間には、Ｐチャネル型ＭＯＳ電界効果トランジスタで構成されるトランジスタ（第１トランジスタ）Ｔ１のソースドレイン経路が接続されており、トランジスタＴ１のゲートには、制御部ＣＯＮＴから、リセット時にハイレベル”Ｈ”とされる制御信号ＲＳＴＥが供給されるように構成されている。図２に示すように、第１ビット線ＢＴと第２ビット線ＢＢとの間に接続された１カラムを構成する複数のメモリセルＭＣにおいて、各メモリセルＭＣの負荷トランジスタＰ１、Ｐ２の各ソースがトランジスタＴ１のソースドレイン経路を介して電源電位ＶＤＤに接続されている。不図示の他のカラムも同様に構成されている。これにより、トランジスタＴ１はリセット時にオフ状態となるので、メモリアレイＡＲ内の全メモリセルＭＣのメモリ保持能力が無力化されるので、各メモリセルＭＣの格納データを容易に初期化状態できるように構成されている。また、メモリアレイＡＲ内の全メモリセルＭＣを一括して一度に初期化状態にすることを可能とする。
（ワード線デコーダＲＤＥ）
ワード線デコーダＲＤＥは、アドレス信号をデコードし一本のワード線を選択する不図示のロウデコーダ回路と、ロウデコーダ回路の出力を受けるように接続された複数のワード線ドライバＷＤＲを含む。複数のワード線ドライバＷＤＲは複数のワード線ＷＬ０－ＷＬｎにそれぞれ接続され、選択されたワード線を駆動する。図１及び図４に示すように、複数のワード線ドライバＷＤＲの最終ドライバのＶＤＤ側端子と電源電位ＶＤＤとの間には、Ｐチャネル型ＭＯＳ電界効果トランジスタで構成されるトランジスタ（第２トランジスタ）Ｔ２のソースドレイン経路が接続されており、トランジスタＴ２のゲートには、制御部ＣＯＮＴから、リセット時にロウレベル”Ｌ”とされる制御信号ＬＣＭ２が供給されるように構成されている。複数のワード線ドライバＷＤＲは、リセット時において、全ワード線ＷＬ０－ＷＬｎを選択状態とする様に構成されている。トランジスタＴ２は、全ワード線ＷＬ０－ＷＬｎを同時に立上げて選択状態とする際に発生するラッシュカレントを低減するために設けられており、ラッシュカレントの電流量を制限する役割を有する電流制限用ＰＭＯＳトランジスタである。
図４に示すように、ワード線ドライバＷＤＲは、Ｐチャネル型ＭＯＳ電界効果トランジスタＴ３及びＮチャネル型ＭＯＳ電界効果トランジスタＴ４で構成された最終ドライバＦＤＲと、Ｎチャネル型ＭＯＳ電界効果トランジスタＴ４のソースと接地電位ＶＳＳとの間にソースドレイン経路が接続されたＮチャネル型ＭＯＳ電界効果トランジスタＴ５と、を有する。最終ドライバＦＤＲに入力は、ロウデコーダ回路からの出力を受けるように接続されている。ワード線ドライバＷＤＲは、さらに、最終ドライバＦＤＲの出力に接続されたワード線ＷＬｎとトランジスタＴ２のソースとの間にソースドレイン経路が接続されたＰチャネル型ＭＯＳ電界効果トランジスタＴ６と、ワード線ＷＬｎと接地電位ＶＳＳとの間にソースドレイン経路が接続されたＮチャネル型ＭＯＳ電界効果トランジスタＴ７と、を有する。トランジスタＴ５，Ｔ６のゲートは制御信号ＲＳＴＷＤを受けるように配線に接続され、トランジスタＴ７のゲートは制御信号ＬＣＭＷＤを受けるように配線に接続されている。制御信号ＲＳＴＷＤは、インバータＩＶ１によって制御信号ＲＳＴＷＤＢＡＣＫとされて、制御部ＣＯＮＴへ戻される。ワード線が立下がってから、ビット線ＢＴ，ＢＢのプリチャージを開始するため、制御信号ＲＳＴＷＤをインバータＩＶ１によって反転して制御信号ＲＳＴＷＤＢＡＣＫを生成して、制御部ＣＯＮＴへ戻す。制御部ＣＯＮＴでは、制御信号ＲＳＴＷＤＢＡＣＫと制御信号ＲＥＳＴＥとの論理を取る。つまり、リセット解除時(リセット信号はハイレベルからロウレベルへ遷移した時）、ワード線下げ信号の遠端部分の信号を制御部ＣＯＮＴへフィードバックして、ワード線立ち下げが全て終わった後に、ビット線ＢＴ、ＢＢのプリチャージを開始するように構成する。これにより、ワード線ＷＬのハイレベルの活性期間とビット線ＢＴ，ＢＢのプリチャージ期間とのオーバーラップによる余分な貫通電力を防止できる為、リセット動作時の動作電流を低減できる。
（入出力部ＩＯ）
図１に示すように、入出力部ＩＯは、ビット線ＢＴ，ＢＢ間にソースドレイン経路が接続されたＰチャネル型ＭＯＳ電界効果トランジスタから構成されるイコライズトランジスタＥＱと、電源電位ＶＤＤとビット線ＢＴにソースドレイン経路が接続されたＰチャネル型ＭＯＳ電界効果トランジスタから構成されるプリチャージトランジスタＰＣ１と、電源電位ＶＤＤとビット線ＢＢにソースドレイン経路が接続されたＰチャネル型ＭＯＳ電界効果トランジスタから構成されるプリチャージトランジスタＰＣ２と、を含むプリチャージ回路を有する。トランジスタＥＱ、ＰＣ１，ＰＣ２の各ゲートは共通に接続されて、制御信号ＣＷＳＥを受けるように構成されている。トランジスタＥＱ、ＰＣ１、ＰＣ２は、ハイレベル”Ｈ”の制御信号ＣＷＳＥによってオフ状態とされ、ロウレベル”L”の制御信号ＣＷＳＥによって、オン状態とされる。リセット時において、トランジスタＥＱ、ＰＣ１、ＰＣ２は、ハイレベル”Ｈ”の制御信号ＣＷＳＥによってオフ状態とされる。制御信号ＣＷＳＥは、カラムライトセレクト信号ということもできる。
入出力部ＩＯは、また、ビット線ＢＴに書き込みデータを供給するための第１書き込み回路（ライトバッファとも言う）ＷＢＴと、ビット線ＢＢに書き込みデータを供給するための第２書き込み回路（ライトバッファとも言う）ＷＢＢと、を含む。リセット時において、書き込み回路ＷＢＴはビット線ＢＴにロウレベル”Ｌ”の書き込みデータを供給し、書き込み回路ＷＢＢはビット線ＢＢにハイレベル”Ｈ”の書き込みデータを供給する。したがって、リセット時において、全カラムの全ビット線ＢＴはロウレベル”Ｌ”の電位レベルとされ、全カラムの全ビット線ＢＢはハイレベル”Ｈ”の電位レベルとされる。
入出力部ＩＯは、また、書き込み用の第１及び第２カラムスイッチＣＴＷ、ＣＢＷを有する。カラムスイッチＣＴＷは、書き込み回路ＷＢＴの出力とビット線ＢＴとの間に接続されたソースドレイン経路を有する。カラムスイッチＣＢＷは、書き込み回路ＷＢＢの出力とビット線ＢＴとの間に接続されたソースドレイン経路を有する。カラムスイッチＣＴＷ、ＣＢＷのゲートには、制御信号ＣＷＳＥが供給される。入出力部ＩＯは、また、読み出し用の第１及び第２カラムスイッチＣＴＲ、ＣＢＲ（図３参照）を有する。カラムスイッチＣＴＲは、ビット線ＢＴとセンスアンプＳＡの入力との間に接続されたソースドレイン経路を有する。カラムスイッチＣＢＲは、ビット線ＢＴとセンスアンプＳＡの入力の間に接続されたソースドレイン経路を有する。リセット時には、全カラムの書き込み用のカラムスイッチＣＴＷ、ＣＢＷはオン状態とされるように構成され、全カラムの読み出し用のカラムスイッチＣＴＲ、ＣＢＲはオフ状態とされるように構成されている。
つまり、リセット時には、トランジスタＴ１はオフ状態とされ、全ワード線ＷＬは選択状態とされ、全メモリセルＭＣの転送トランジスタＮ３、Ｎ４はオン状態とされる。そして、全カラムの書き込み用のカラムスイッチＣＴＷ、ＣＢＷはオン状態とされ、書き込み回路ＷＢＴはビット線ＢＴにロウレベル”Ｌ”の書き込みデータを供給し、書き込み回路ＷＢＢはビット線ＢＢにハイレベル”Ｈ”の書き込みデータを供給する。これにより、全メモリセルの格納データが高速に初期化状態にされる。
図３には、入出力部ＩＯの詳細な回路構成が示されている。入出力部ＩＯは、カラムセレクタ及びプリチャージ部ＣＰＰと、ライトバッファ及びセンスアンプ部ＷＳＰと、を含む。カラムセレクタ及びプリチャージ部ＣＰＰは、図１で説明したように、プリチャージ回路としてのトランジスタＥＱ、ＰＣ１，ＰＣ２と、書き込み用のカラムスイッチＣＴＷ、ＣＢＷと、読み出し用のカラムスイッチＣＴＲ、ＣＢＲと、を含む。制御信号ＣＲＳＥが読み出し用のカラムスイッチＣＴＲ、ＣＢＲのゲートに供給されている。制御信号ＣＲＳＥは、カラムリードセレクト信号ということもできる。リセット時には、全カラムの制御信号ＣＲＳＥはハイレベル”Ｈ”とされるように構成されている。
カラムセレクタ及びプリチャージ部ＣＰＰは、通常の書き込み時および通常の読み出し時において、ビット線デコーダ部ＣＤＥから選択信号Ｙを受けるように構成されている。通常の書き込みモードかつ選択レベル”Ｈ”の選択信号Ｙに基づいて制御信号ＣＷＳＥはハイレベル”Ｈ”とされ、制御信号ＣＲＳＥはハイレベル”Ｈ”とされる。また、通常の読み出しモードかつ選択レベル”Ｈ”の選択信号Ｙに基づいて制御信号ＣＲＳＥはロウレベル”Ｌ”とされ、制御信号ＣＷＳＥはロウレベル”Ｌ”とされる。
ライトバッファ及びセンスアンプ部ＷＳＰは、通常の書き込み時において選択されたメモリセルに書き込む入力データＤｉｎが供給されるデータ入力回路ＤＩＮと、通常の読み出し時において選択されたメモリセルに格納されたデータを検出して読み出しデータＤｏｕｔとして出力するセンスアンプＳＡと、を有する。データ入力回路ＤＩＮは、通常の書き込み時において、入力データＤｉｎに基づいて、ビット線ＢＴへの書き込みデータＤＴとビット線ＢＢへの書き込みデータＤＢとを生成する。データＤＴ、ＢＴは、オン状態とされた書き込み用のカラムスイッチＣＴＷ、ＣＢＷを介してビット線ＢＴ、ＢＢへ供給されることになる。ＤＴＢ、ＤＢＢはデータＤＴ、ＢＴの反転信号を示す。
図３に示すように、ライトバッファ及びセンスアンプ部ＷＳＰは、制御部ＣＯＮＴから制御信号ＲＳＴＥ、ＬＣＭＮ，ＷＴＥを受けるようにされている。制御信号ＲＳＴＥは、リセット時にハイレベル”Ｈ”とされる信号である。制御信号ＷＴＥは、通常の書き込み時にハイレベル”Ｈ”とされる信号である。制御信号ＲＳＴＥＢは制御信号ＲＳＴＥの反転信号を示す。制御信号ＷＴＥＢは制御信号ＷＴＥの反転信号を示す。制御信号ＴＩＥＨは、データ入力回路ＤＩＮの出力側に設けられたＮＡＮＤ回路とＯＲ回路の組み合わせ回路において、制御信号ＲＳＴＥＢとの対照性を保つためのダミー信号である。リセット時において、制御信号ＲＳＴＥがハイレベル”Ｈ”とされると（制御信号ＲＳＴＥＢはロウレベル”Ｌ”）、反転データ信号ＤＴＢはハイレベル”Ｈ”とされ、反転データ信号ＤＢＢはロウレベル”Ｌ”とされる。これにより、リセット時において、ビット線ＢＴはロウレベル”Ｌ”とされ、ビット線ＢＢはハイレベル”Ｈ”とされるので、メモリセルＭＣを初期化状態とすることができる。
（制御部ＣＯＮＴ）
図１に示す制御部ＣＯＮＴは、リセット時、内部ワンショットクロックを立下げて、書き込み動作および読み出し動作をオフさせ、カラム選択をオフさせるように制御する。また、制御部ＣＯＮＴは、リセット状態から抜ける時(リセット解除時またはリセットモード解除時）は、ワード線ＷＬ立ち上げを待ってから、ビット線ＢＴ，ＢＢのプリチャージを開始するように制御する。
図５には、制御部ＣＯＮＴの詳細な回路構成が示されている。制御部ＣＯＮＴは、スタンバイ信号ＲＳと、リセット信号ＲＥＳＥＴ、クロック信号ＣＬＫを受けるように構成されている。スタンバイ信号ＲＳがハイレベル”Ｈ”とされると、ＳＲＡＭ１はスタンバイ状態にされる。スタンバイ信号ＲＳがロウレベル”Ｌ”とされると、ＳＲＡＭ１は通常の動作モードにされる。通常の動作モードは、読み出しモードと書き込みモードとを含む。
リセット信号ＲＥＳＥＴがハイレベル”Ｈ”とされると、ＳＲＡＭ１はリセット状態にされる。ＳＲＡＭ１がリセット状態とされると、ＳＲＡＭ１内の全メモリセルＭＣが初期化状態とされることになる。
制御部ＣＯＮＴは、図５に示す複数の論理回路により構成されている。制御部ＣＯＮＴは、スタンバイ信号ＲＳとリセット信号ＲＥＳＥＴとから、制御信号ＬＣＭ２、ＬＣＭＷＤ、ＲＳＴＷＤを生成してワード線ドライバＷＤＲへ供給する。また、制御部ＣＯＮＴは、制御信号ＲＳＴＷＤＢＡＣＫをワード線ドライバＷＤＲから供給される。制御部ＣＯＮＴは、リセット信号ＲＥＳＥＴと制御信号ＲＳＴＷＤＢＡＣＫとに基づいて、制御信号ＲＳＴＥを生成する。制御信号ＲＳＴＥは、ビット線ＢＴ、ＢＢに、メモリセルデータ初期化の電位設定を印加させる為の制御信号、及びメモリセルのＶＤＤ側電源をカットオフさせる為（トランジスタＴ１をオフさせる）の制御信号として利用される。制御信号ＲＳＴＷＤＢＡＣＫは、リセット解除時に、ワード線が立ち下がってから、ビット線の再プリチャージを開始させる為の、ワード線遠端での立下げ信号の戻り信号である。制御部ＣＯＮＴは、また、書き込み及び読み出し用の内部クロック生成回路ＣＬＫＧＥＮを内蔵しており、内部クロック生成回路ＣＬＫＧＥＮはクロック信号ＣＬＫを受けて、内部ワンショットクロックのような制御信号ＴＤＥＣを生成する。内部クロック生成回路ＣＬＫＧＥＮは、制御信号ＲＳＴＥを受けるようにされ、リセット時において、書き込み及び読み出し動作用の内部クロック（内部ワンショットクロック）の発生を停止させるように構成されている。内部クロック生成回路ＣＬＫＧＥＮは内部クロック発生回路と言い換えてもよい。
（タイミングチャート）
図６には、スタンバイ信号ＲＳはロウレベル”Ｌ”とされる通常動作状態時において、リセット信号ＲＥＳＥＴがロウレベル”Ｌ”からハイレベル”Ｈ”とされて、ＳＲＡＭ１がリセット状態となった場合のタイミングチャートである。図７には、スタンバイ信号ＲＳはハイレベル”Ｈ”とされるスタンバイ状態において、リセット信号ＲＥＳＥＴがロウレベル”Ｌ”からハイレベル”Ｈ”とされて、ＳＲＡＭ１がリセット状態となった場合のタイミングチャートである。図６と図７とでは、クロック信号ＣＬＫ、制御信号ＬＣＭ２、ＬＣＭＷＤの波形が異なっている。
図６、図７において、リセット信号ＲＥＳＥＴのハイレベル”Ｈ”に基づいて、制御信号ＲＳＴＥがハイレベル”Ｈ”へ遷移する。制御信号ＲＳＴＥのハイレベル”Ｈ”へ遷移に基づいて、トランジスタＴ１がオフ状態とされ、全ワード線が選択レベル”Ｈ”とされ、全ビット線ＢＴがロウレベルとされ、全ビット線ＢＢがハイレベルとされる。これにより、メモリセルＭＣの記憶ノードＭＥＭＴがロウレベルとされ、メモリセルＭＣの記憶ノードＭＥＭＢがハイレベルとされ、全メモリセルＭＣが初期化状態とされる。記憶ノードＭＥＭＴは、メモリセルＭＣのトランジスタＰ１とトランジスタＮ１の共通ドレインのノードである。記憶ノードＭＥＭＢは、メモリセルＭＣのトランジスタＰ２とトランジスタＮ２の共通ドレインのノードである。
図６、図７において、リセット信号ＲＥＳＥＴがハイレベル”Ｈ”からロウレベル”Ｌ”にされると、トランジスタＴ１がオン状態、全ワード線が非選択レベル”Ｌ”、全ビット線ＢＴおよび全ビット線ＢＢがハイレベルのようなプリチャージレベルにされる。なお、メモリセルＭＣは初期化状態を維持する。
実施形態１によれば、以下の１または複数の効果を得ることができる。
１）メモリセルアレイＡＲのＶＤＤ側を、スイッチＴ１を介してＶＤＤに接続する。リセット時に、このスイッチＴ１をオフ状態とする回路構成とした。スイッチＴ１のオフ状態により、全メモリセルのメモリ保持能力を無力化し、一度に初期化できる。これにより面積増加無しに、全メモリセルの初期化時間を短くできる。
２）リセット時に、全てのワード線を同時に選択する(立ち上げる)回路構成とした。ワード線を同時に立ち上げ、メモリセルの初期化を１度で同時に行えるため、全メモリセルの初期化時間を短くできる。
３）リセット時に、ＳＲＡＭ内の通常のデータ書き込み回路(ＷＢＴ、ＷＢＢ)を用いて、全てのビット線ＢＴ、ＢＢに、初期化のためのロウレベル及びハイレベルを印加する回路構成とした。通常のメモリセルへのデータ書き込み回路（ＷＢＴ，ＷＢＢ）を流用する為、面積増加が無い。
４）リセット信号により、Write/Read用の内部クロック発生回路ＣＬＫＧＥＮの１ショットクロックをオフ状態とする回路構成とした。内部クロック発生回路ＣＬＫＧＥＮをオフ状態とするので、どのようなタイミングでリセット信号ＲＥＳＥＴがハイレベルへ遷移しても、即座に全メモリセルの初期化動作に移行できる為、ＳＲＡＭの動作モードによらず、全メモリセルを短時間で初期化状態にできる。
５）ワード線立上げ用Inverter（最終ドライバＦＤＲ）のＰＭＯＳ（Ｔ３）のソースを、電流制限用ＭＯＳ（Ｔ２）を介して、電源電位ＶＤＤに接続する回路構成とした。電流制限用ＰＭＯＳ（Ｔ２）により、全ワード線が同時に立ち上がる事によるラッシュカレントを制限および抑制する為、リセット時のワード線ドライバＷＤＲのピーク電流を低減できる。
６）リセットモード解除時に、ワード線を先に立ち下げてから、ビット線ＢＴ，ＢＢのプリチャージをトランジスタＥＱ，ＰＣ１，ＰＣ２で開始するようなタイミングを生成する回路構成とした。ワード線ＷＬのハイレベルの活性期間とビット線ＢＴ，ＢＢのプリチャージ期間とのオーバーラップによる余分な貫通電力を防止できる為、リセット動作時の動作電流を低減できる。
（実施形態２）
次に、実施形態２について図面を説明する。理解を容易とするために、まず、図８から図１１を用いて、本開示者の検討事項について説明する。
図８は、実施形態１のタイミングを説明する図である。図９は、実施形態２のタイミングを説明する図である。図１０は、実施形態１のリード・ライト動作中にリセット要求が発生した場合のタイミングを説明する図である。図１１は、実施形態２のリード・ライト動作中にリセット要求が発生した場合のタイミングを説明する図である。リセットはリセットモードと言い換えてもよい。
図８には実施形態１では、リセット解除時（リセット信号ＲＥＳＥＴがハイレベル”Ｈ”からロウレベル”Ｌ”へ遷移）に、メモリセルＭＣへの電源ＶＤＤの供給がオフ状態（トランジスタＴ１のオフ状態により、電源電位ＶＤＤが未供給の状態）で、ワード線ＷＬがハイレベル”Ｈ”からロウレベル”Ｌ”へ遷移する。このため、メモリセルＭＣの転送トランジスタＮ３，Ｎ４が閉じてしまうので、メモリセルＭＣのハイレベル”Ｈ”側（記憶ノードＭＥＭＢ側）のデータ保持能力ＤＨが不十分な状態（弱い状態：Ｗ）となる可能性が考えられる。このため、リセット動作中にメモリセルＭＣ内に書き込んだデータがメモリセルＭＣ内に保持されない可能性が考えられる。あるいは、リセット動作中にメモリセルＭＣ内に書き込んだデータが破壊されてしまう可能性も考えられる。なお、図８において、データ保持能力ＤＨにおいて、Ｓは記憶ノードＭＥＭＢ側のデータ保持能力が十分な状態を示している。
図９では、図８で説明したリセット動作中に書き込んだデータがメモリセルＭＣ内に保持されない可能性を低減するため、リセット解除時（リセット信号ＲＥＳＥＴがハイレベル”Ｈ”からロウレベル”Ｌ”へ遷移）に、メモリセルＭＣへの電源ＶＤＤの供給がオン状態（トランジスタＴ１のオン状態により、電源電位ＶＤＤが供給されている状態）で、ワード線ＷＬがハイレベル”Ｈ”からロウレベル”Ｌ”へ遷移するように、タイミングを変更する。これにより、メモリセルＭＣのハイレベル”Ｈ”側（記憶ノードＭＥＭＢ側）のデータ保持能力ＤＨが十分な状態（Ｓ）になり、リセット動作中にメモリセルＭＣ内に書き込んだデータがメモリセルＭＣ内に確実に保持されるように構成することができる。
したがって、制御部ＣＯＮＴが、リセットモード解除時（リセット信号ＲＥＳＥＴがハイレベル”Ｈ”からロウレベル”Ｌ”へ遷移の後）に、メモリアレイＡＲのＶＤＤ側のトランジスタＴ１をオン状態とした後、ワード線ＷＬをロウレベル”Ｌ”に立ち下げてから、トランジスタＥＱ、ＰＣ１，ＰＣ２をオン状態としてビット線ＢＴ，ＢＢのプリチャージを開始するようなタイミングを生成するように構成される。このようなタイミングを生成可能な制御部ＣＯＮＴについては、以下において図を用いて説明する。
図１０には、実施形態１の通常の読み出しモードまたは通常の書き込みモードにおいて、リード動作中またはライト動作中にリセット要求が発生した場合のタイミングが示されている。図１０において、メモリ動作ＭＣ＿ＯＰは、待機（ｗａｉｔ）とリード動作またはライト動作（Ｒｅ＿Ｗｒｉ＿ＯＰ）とを含ものとして示す。リセット動作ＲＳＴ＿ＯＰは、待機（ｗａｉｔ）とリセット書き込み(Ｒｅｓｅｔ ｗｒｉｔｅ）とを含ものとして示す。
図１０に示すように、リード動作またはライト動作Ｒｅ＿Ｗｒｉ＿ＯＰ中に、リセット信号ＲＥＳＥＴがロウレベル”Ｌ”からハイレベル”Ｈ”へ遷移してリセット要求が発生した場合、リセット信号ＲＥＳＥＴのハイレベル”Ｈ”への遷移に基づいて、メモリ動作ＭＣ＿ＯＰがリード・ライト動作Ｒｅ＿Ｗｒｉ＿ＯＰから待機ｗａｉｔ状態へと遷移して、リード・ライト動作Ｒｅ＿Ｗｒｉ＿ＯＰが終了され、また、リセット動作ＲＳＴ＿ＯＰは待機ｗａｉｔ状態からリセット書き込みＲｅｓｅｔ ｗｒｉｔｅへ遷移して、リセット書き込みＲｅｓｅｔ ｗｒｉｔｅが開始される様に構成されている。
しかしながら、リセット信号ＲＥＳＥＴのハイレベル”Ｈ”への遷移から、通常のリード・ライト動作Ｒｅ＿Ｗｒｉ＿ＯＰを停止するが、通常のリード・ライト動作Ｒｅ＿Ｗｒｉ＿ＯＰの停止までに一定時間ＴＣが必要である。この一定時間ＴＣの間、リード・ライト動作Ｒｅ＿Ｗｒｉ＿ＯＰが残った状態（継続している状態）なので、リード・ライト動作Ｒｅ＿Ｗｒｉ＿ＯＰとリセット書き込みＲｅｓｅｔ ｗｒｉｔｅとが競合する可能性が考えられる。リード・ライト動作Ｒｅ＿Ｗｒｉ＿ＯＰとリセット書き込みＲｅｓｅｔ ｗｒｉｔｅとの競合が発生すると、貫通電流パスの発生につながり、大電流が流れる危険性が考えられる。
図１１には、実施形態２のリード・ライト動作中にリセット要求が発生した場合のタイミングが示されている。図１０と同様に、メモリ動作ＭＣ＿ＯＰは、待機（ｗａｉｔ）とリード動作またはライト動作（Ｒｅ＿Ｗｒｉ＿ＯＰ）とを含ものとして示す。リセット動作ＲＳＴ＿ＯＰは、待機（ｗａｉｔ）とリセット書き込み(Ｒｅｓｅｔ ｗｒｉｔｅ）とを含ものとして示す。
図１１に示すように、リード・ライト動作Ｒｅ＿Ｗｒｉ＿ＯＰ中に、リセット信号ＲＥＳＥＴがロウレベル”Ｌ”からハイレベル”Ｈ”へ遷移してリセット要求が発生した場合、リセット信号ＲＥＳＥＴのハイレベル”Ｈ”への遷移に基づいて、まず、メモリ動作ＭＣ＿ＯＰがリード・ライト動作Ｒｅ＿Ｗｒｉ＿ＯＰから待機ｗａｉｔ状態へ遷移して、リード・ライト動作Ｒｅ＿Ｗｒｉ＿ＯＰが終了される。次に、リード・ライト動作Ｒｅ＿Ｗｒｉ＿ＯＰが終了した後、リセット動作ＲＳＴ＿ＯＰは待機ｗａｉｔ状態からリセット書き込みＲｅｓｅｔ ｗｒｉｔｅへ遷移して、リセット書き込みＲｅｓｅｔ ｗｒｉｔｅが開始される。
このように、リード・ライト動作Ｒｅ＿Ｗｒｉ＿ＯＰとリセット書き込みＲｅｓｅｔ ｗｒｉｔｅとが、時間的に重なる期間がないので、貫通電流パスの発生を防止できる。これにより、大電流が流れる危険性を排除できる。このようなタイミングを生成可能な制御部ＣＯＮＴについては、以下において図を用いて説明する。
図１２から図１５を用いて、実施形態２のメモリ装置について説明する。図１２は、実施形態２に係るメモリ装置の全体構成を説明する図である。図１３は、図１２のメモリ装置のメモリセル部を説明する図である。図１４は、図１２のメモリ装置の制御部を説明する図である。図１５は、図１４のリセット制御回路を説明する図である。
図１２、図１３が図１、図２と異なる点は、図１２、図１３において、トランジスタＴ１のゲートに、制御信号ＲＳＴＡＳＷが供給されるように構成されている点である。図１２、図１３の他の構成は、図１、図２の他の構成と同じであるので、重複する説明は省略する。制御信号ＲＳＴＡＳＷは、制御部ＣＯＮＴにより生成され、メモリセルＭＣへの電源電位ＶＤＤの供給をカットオフさせる為の信号である。制御信号ＲＳＴＡＳＷは、リセット時にハイレベル”Ｈ”とされる。リセット解除時は、最初に、トランジスタＴ１をオン状態とする様に、制御信号ＲＳＴＡＳＷがハイレベルからロウレベルへ遷移するように構成する。これにより、メモリセルＭＣへ電源電位ＶＤＤがメモリアレイ電源電位ＡＲＶＤＤとして供給されるので、メモリセルＭＣにリセット書き込みＲｅｓｅｔ ｗｒｉｔｅで書き込まれた初期化データのロウレベル”Ｌ”およびハイレベル”Ｈ”がメモリセルＭＣ内に確実に保持される。その後、全ワード線ＷＬがハイレベル”Ｈ”からロウレベル”Ｌ”へ遷移するように制御される。制御部ＣＯＮＴは、図１４で説明する詳細に説明する。
図１４には、実施形態２にかかる制御部ＣＯＮＴの詳細な回路構成が示されている。図１４の制御部ＣＯＮＴが図５の制御部ＣＯＮＴと異なる点は、以下の点である。
１）内部クロック生成回路ＣＬＫＧＥＮが、制御信号ＲＳＴＥではなく、リセット信号ＲＥＳＥＴを受ける点である。内部クロック生成回路ＣＬＫＧＥＮは、リード動作およびライト動作用内部クロック生成回路であり、リセット開始またはリセット期間中において、リード動作およびライト動作用の内部クロックを止めるように構成とされている。
２）リセット制御回路ＲＳＣＮＴが設けられている点である。リセット制御回路ＲＳＣＮＴは、リセット信号ＲＥＳＥＴを受けるようにされており、リード動作およびライト動作が完了してから、リセット開始信号ＩＲＥＳＥＴを生成するように構成される。リセット開始信号ＩＲＥＳＥＴは、制御信号ＲＳＴＡＳＷとしてトランジスタＴ１のゲートに供給される。
３）制御信号ＲＳＴＥが、リセット開始信号ＩＲＥＳＥＴと制御信号ＲＳＴＷＤＢＡＣＫとの否定論理和回路（ＮＯＲ）により生成される様に構成されている点である。
リセット開始信号ＩＲＥＳＥＴは、図１５に示すように、メモリアレイ部ＡＲの外周またはメモリマクロ外周を周回させるように形成された配線経路ＬＬに供給して生成する。これにより、リード動作およびライト動作時にリセット信号ＲＥＳＥＴが発生した場合において、リード動作およびライト動作が完了してからメモリセルＭＣのリセット書き込みを開始できるように、リセット開始信号ＩＲＥＳＥＴのタイミングを構成することができる。メモリマクロとは、図１２や図１５に示すメモリセルアレイ部ＡＲ、ワード線デコーダ部(ロウデコーダ部）ＲＤＥ、入出力部ＩＯ、制御部ＣＯＮＴ、ビット線デコーダ部(カラムデコーダ部）ＣＤＥ等を含むＳＲＡＭ１の全体的な領域部分を示している。
次に、通常モード１（待機状態）－＞リセット状態へのエントリ－＞リセット状態からの解除－＞通常モード２（待機状態）と遷移するＳＲＡＭ１の動作について、説明する。
（１）通常モード１（待機状態）：
この状態では、ワード線ＷＬはロウレベル”Ｌ”とされ、ロウレベル”Ｌ”の制御信号ＲＳＴＡＳＷによりトランジスタＴ１がオン状態とされ、接地電位ＶＳＳが０Ｖのようなロウレベルにされている。また、制御信号ＣＷＳＥがロウレベル”Ｌ”にされており、第１ビット線ＢＴおよび第２ビット線ＢＢがプリチャージされてハイレベルのようなプリチャージレベルにされている。メモリセルＭＣには、所定のデータが保持されている状態である。
（２）リセット状態へのエントリ：
（２－１）
リセット状態へのエントリでは、リセット信号ＲＥＳＥＴがロウレベル”Ｌ”からハイレベル”Ｈ”へ遷移する。そして、制御信号ＲＳＴＡＳＷがハイレベル”Ｈ”とされ、制御信号ＣＷＳＥがハイレベル”Ｈ”にされ、全カラムの書き込み用のカラムスイッチＣＴＷ、ＣＢＷはオン状態とされる。そして、書き込み回路ＷＢＴはビット線ＢＴにロウレベル”Ｌ”の書き込みデータを供給し、ビット線ＢＴがロウレベル”Ｌ”にされる。書き込み回路ＷＢＢはビット線ＢＢにハイレベル”Ｈ”の書き込みデータを供給する。ここで、ビット線ＢＢがハイレベルは、Ｈ－Ｖｔｎ（Ｖｔｎ：カラムスイッチＣＢＷのしきい値）とされる。
（２－２）
次に、全ワード線ＷＬがハイレベル”Ｈ”とされ、ビット線ＢＴのロウレベル”Ｌ”とビット線ＢＢのハイレベル”Ｈ－Ｖｔｎ”とが初期化データとして全メモリセルＭＣに書き込まれる。れにより、全メモリセルの格納データが高速に初期化状態にされる。
（３）リセット状態からの解除：
（３－１）
リセット状態からの解除では、リセット信号ＲＥＳＥＴがハイレベル”Ｈ”からロウレベル”Ｌ”へ遷移する。その後、最初に制御信号ＲＳＴＡＳＷがハイレベル”Ｈ”からロウレベル”Ｌ”とされる。全ワード線ＷＬはハイレベル”Ｈ”を維持し、制御信号ＣＷＳＥはハイレベル”Ｈ”を維持している。制御信号ＲＳＴＡＳＷがロウレベル”Ｌ”により、全メモリセルＭＣのハイレベルの記憶ノードＭＥＭＢのレベルがハイレベル”Ｈ－Ｖｔｎ”からハイレベル”Ｈ”へ変化する。
（３－２）
次に、全ワード線ＷＬがハイレベル”Ｈ”からロウレベル”Ｌ”に遷移させる。制御信号ＲＳＴＡＳＷはロウレベル”Ｌ”であり、制御信号ＣＷＳＥはハイレベル”Ｈ”を維持している。
（４）通常モード２（待機状態）：
通常モード２では、制御信号ＣＷＳＥがハイレベル”Ｈ”からロウレベル”Ｌ”へ遷移する。制御信号ＲＳＴＡＳＷはロウレベル”Ｌ”を維持し、全ワード線ＷＬはロウレベル”Ｌ”を維持する。これにより、ビット線ＢＴおよびビット線ＢＢがプリチャージされてハイレベルのようなプリチャージレベルにされ、全カラムの書き込み用のカラムスイッチＣＴＷ、ＣＢＷはオフ状態とされる。全メモリセルＭＣには、リセット状態で書き込まれた初期化データが格納されている。
以上の様に、実施形態２に係るＳＲＡＭ１の動作の遷移が行われる。
実施形態２によれば、以下の１または複数の効果を得ることができる。
（１）リセットモード解除時に、メモリセルＭＣへ電源電位ＶＤＤを供給するスイッチ(第１トランジスタ）Ｔ１をオン状態にしてから、ワード線ＷＬを先に立ち下げ、最後にビット線ＢＴ，ＢＢのプリチャージを開始するようなタイミングを生成する回路（ＣＯＮＴ）を設ける。
（２）上記（１）により、リセット解除時に、メモリセルＭＣへ電源電位ＶＤＤを供給し、メモリセルＭＣの内部データを確実なロウレベル”Ｌ”とハイレベル”Ｈ”とにしてから、全ワード線ＷＬを選択レベル（ハイレベル”Ｈ”）から非選択レベル（ロウレベル”Ｌ”）へ遷移されることで、メモリセルＭＣの内部データの反転を防止することができる。
（３）上記（１）により、全ワード線ＷＬの活性とビット線ＢＴ、ＢＢのプリチャージのオーバーラップによる余分な貫通電力の発生を防止する。これにより、リセット動作時の動作電流を低減できる。
（４）リード・ライト動作中にリセット信号が発生した場合、リード・ライト動作が完了してから、メモリセルＭＣのリセット（リセット書き込み）を行う回路を設ける。
（５）上記（４）により、リード・ライト動作を停止する信号（ＴＤＥＣ）とメモリセルのリセットを開始する信号（ＩＲＥＳＥＴ）を持つことで、リード・ライト動作に阻害されることなく、リセット動作を行うことができる。
（６）メモリセルＭＣのリセット開始信号（ＩＲＥＳＥＴ）を生成する回路（制御回路ＣＯＮＴ）は、リセット開始信号（ＩＲＥＳＥＴ）の配線経路を、ＳＲＡＭ１のメモリアレイＡＲの外周もしくはＳＲＡＭ１のマクロセルの外周を周回させることで、リセット開始信号（ＩＲＥＳＥＴ）のタイミングを生成する。つまり、制御回路ＣＯＮＴは、メモリアレイＡＲの外周またはメモリマクロの外周を周回させた配線経路によって、リセット開始信号（ＩＲＥＳＥＴ）を生成する。リード・ライト動作中にリセット信号が発生した場合、メモリアレイＡＲのワード線ＷＬのレイアウト方向およびワード線本数やビット線ＢＴ，ＢＢのレイアウト方向やビット線本数に合わせて、リセット開始信号（ＩＲＥＳＥＴ）のタイミングを生成できるので、メモリアレイＡＲのリセット書き込みの開始時間を最適化できる。これにより、メモリセルＭＣの初期化時間が短くできる。
以上、本開示者によってなされた開示を実施形態に基づき具体的に説明したが、本開示は、上記実施形態に限定されるものではなく、種々変更可能であることはいうまでもない。
１：ＳＲＡＭ
ＡＲ：メモリセルアレイ部
ＲＤＥ：ワード線デコーダ部(ロウデコーダ部）
ＩＯ：入出力部
ＣＯＮＴ：制御部

Claims (7)

  1. 複数のワード線と、
    複数対の第１ビット線及び第２ビット線と、
    １本のワード線と１対の第１ビット線及び第２ビット線に接続されるように、前記複数のワード線と前記複数対の第１ビット線及び第２ビット線とに接続された複数のメモリセルと、
    前記複数のメモリセルと電源電位との間に設けられた第１トランジスタと、
    前記複数のワード線に接続された複数のワード線ドライバと、
    前記複数対の第１ビット線及び第２ビット線のそれぞれに接続された書き込み用カラムスイッチと、
    前記複数対の第１ビット線及び第２ビット線のそれぞれに接続された読み出し用カラムスイッチと、
    前記複数対の第１ビット線及び第２ビット線のそれぞれに接続されたプリチャージ回路と、
    各書き込み用カラムスイッチに接続された書き込み回路と、
    リセット信号を受ける制御回路と、を含み、
    前記制御回路は、前記リセット信号がハイレベルとされたことに基づいて、前記第１トランジスタをオフ状態、前記複数のワード線を選択状態、前記プリチャージ回路をオフ状態、前記書き込み用カラムスイッチをオン状態、および、前記読み出し用カラムスイッチをオフ状態として、前記書き込み回路によって前記第１ビット線をロウレベルとし、前記第２ビット線をハイレベルとすることにより、前記複数のメモリセルを初期化する、
    半導体装置。
  2. 請求項１の半導体装置において、
    前記複数のワード線ドライバと電源電位との間に設けられた電流制限用の第２トランジスタを含み、
    前記制御回路は、前記リセット信号がハイレベルとされたことに基づいて、前記第２トランジスタをオン状態とする、半導体装置。
  3. 請求項１の半導体装置において、
    前記制御回路は、前記リセット信号が前記ハイレベルからロウレベルへ遷移したとき、前記複数のワード線がすべて非選択レベルとなった後、前記複数対の第１ビット線及び第２ビット線のプリチャージを開始するように、前記プリチャージ回路を制御する、半導体装置。
  4. 請求項１の半導体装置において、
    前記制御回路は、書き込み及び読み出し用の内部クロック発生回路を含み、
    前記制御回路は、前記リセット信号がハイレベルとされたとき、前記内部クロック発生回路を停止させる、半導体装置。
  5. 請求項１の半導体装置において、
    前記制御回路は、
    前記リセット信号が前記ハイレベルからロウレベルへ遷移したとき、前記第１トランジスタをオン状態として前記複数のメモリセルへ前記電源電位を供給するように制御し、
    その後、前記複数のワード線をすべて非選択レベルとするように制御し、
    その後、前記複数対の第１ビット線及び第２ビット線のプリチャージを開始するように、前記プリチャージ回路を制御する、半導体装置。
  6. 請求項１の半導体装置において、
    前記複数のメモリセルに対する書き込み動作または読み出し動作を有し、
    前記制御回路は、前記書き込み動作または前記読み出し動作中に、前記リセット信号がロウレベルから前記ハイレベルへ遷移した場合、前記書き込み動作または前記読み出し動作が完了してから、前記複数のメモリセルの初期化を開始させる、半導体装置。
  7. 請求項６の半導体装置において、
    前記複数のメモリセル、前記複数のワード線および前記複数対の第１ビット線及び第２ビット線を含むメモリアレイと、
    前記メモリアレイ、前記複数のワード線ドライバ、前記書き込み用カラムスイッチ、前記読み出し用カラムスイッチ、前記プリチャージ回路、前記書き込み回路および前記制御回路を含むメモリマクロと、を含み、
    前記制御回路は、前記メモリアレイの外周または前記メモリマクロの外周を周回させた配線経路によって、前記複数のメモリセルのリセット開始信号を生成する、半導体装置。
JP2021203770A 2021-12-15 2021-12-15 半導体装置 Pending JP2023088805A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021203770A JP2023088805A (ja) 2021-12-15 2021-12-15 半導体装置
US17/993,364 US20230186981A1 (en) 2021-12-15 2022-11-23 Semiconductor device
KR1020220172423A KR20230091034A (ko) 2021-12-15 2022-12-12 반도체 장치
CN202211611715.1A CN116264091A (zh) 2021-12-15 2022-12-14 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021203770A JP2023088805A (ja) 2021-12-15 2021-12-15 半導体装置

Publications (1)

Publication Number Publication Date
JP2023088805A true JP2023088805A (ja) 2023-06-27

Family

ID=86694860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021203770A Pending JP2023088805A (ja) 2021-12-15 2021-12-15 半導体装置

Country Status (4)

Country Link
US (1) US20230186981A1 (ja)
JP (1) JP2023088805A (ja)
KR (1) KR20230091034A (ja)
CN (1) CN116264091A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7016251B2 (en) 2004-07-29 2006-03-21 International Business Machines Corporation Method and apparatus for initializing SRAM device during power-up
US20100046173A1 (en) 2008-08-21 2010-02-25 David Bellows Method and System for Adapting a Mobile Computing Device with a Grounded Metallic Housing
US20140293679A1 (en) 2013-03-26 2014-10-02 International Business Machines Corporation Management of sram initialization

Also Published As

Publication number Publication date
KR20230091034A (ko) 2023-06-22
CN116264091A (zh) 2023-06-16
US20230186981A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
EP1684299B1 (en) Semiconductor memory device and method for applying a cell power voltage in a semiconductor memory device
US8456213B2 (en) Initialization circuit and bank active circuit using the same
US8040746B2 (en) Efficient word lines, bit line and precharge tracking in self-timed memory device
JP4111861B2 (ja) センスアンプイネーブル信号発生回路及びこれを含む半導体メモリ装置
JP5461749B2 (ja) 高電圧発生器を有する半導体装置及びその高電圧供給方法
JP5621704B2 (ja) 半導体記憶装置
US7196965B2 (en) Over driving control signal generator in semiconductor memory device
JP2008269772A (ja) カラムリダンダンシ回路
US7170805B2 (en) Memory devices having bit line precharge circuits with off current precharge control and associated bit line precharge methods
JP4532951B2 (ja) 半導体集積回路の使用方法および半導体集積回路
JP6193187B2 (ja) 半導体装置
JP2008027493A (ja) 半導体記憶装置
JP2005078714A (ja) 半導体記憶装置
JP4342350B2 (ja) 半導体メモリ装置
JP7453135B2 (ja) 半導体装置
US6930952B2 (en) Method of reading memory device in page mode and row decoder control circuit using the same
JP2009217895A (ja) 半導体記憶装置およびその動作方法
KR100294450B1 (ko) 반도체메모리장치의어레이내부전원전압발생회로
JP2023088805A (ja) 半導体装置
JP2003030991A (ja) メモリ
US6580656B2 (en) Semiconductor memory device having memory cell block activation control circuit and method for controlling activation of memory cell blocks thereof
JP2007220259A (ja) 半導体記憶装置
KR20010104901A (ko) 데이터 출력 시간을 단축할 수 있는 동기형 집적 회로메모리 장치
JP2002042477A (ja) 半導体メモリ
KR100520173B1 (ko) 어드레스 홀드 타임 제어 회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240424