JP2023086221A - マルチレベル電力変換装置およびその制御方法 - Google Patents

Abstract

【課題】 マルチレベル電力変換装置のフライングキャパシタを構成するキャパシタの一部がオープン故障をした場合に、マルチレベル電力変換装置を安全に停止させるまで、故障していないキャパシタが許容温度を超えずに動作することを可能にする。【解決手段】 一部のキャパシタが故障したフライングキャパシタ２５に接続された直流電源１０側の上アーム用半導体スイッチング素子および下アーム用半導体スイッチング素子に対する制御信号の波形と、当該フライングキャパシタ２５に接続された交流フィルタ１１側の上アーム用半導体スイッチング素子および下アーム用半導体スイッチング素子に対する制御信号の波形とのうち一方を他方に合わせることにより当該フライングキャパシタ２５に対する通電を行わない非通電期間を発生する。【選択図】図１

Description

本発明は、マルチレベル電力変換装置およびその制御方法に関する。

近年、環境問題への対応から電力変換装置に対するさらなる高効率化や小型化の要求が高まっている。このような要求に応えるため、３価以上の電圧を出力できるマルチレベル電力変換装置が提供されている。マルチレベル電力変換装置にはいくつか種類があるが、その１つにフライングキャパシタを用いたものがある。このフライングキャパシタを用いたマルチレベル電力変換装置は例えば特許文献１に開示されている。

図６は従来のマルチレベル電力変換装置の構成例を示す回路図である。この例では７レベルインバータの構成が示されている。このマルチレベル電力変換装置は、電源電圧Ｅｄｃの直流電源と、この直流電源の正極および負極間に直列接続されたキャパシタＣｄｃｐおよびＣｄｃｎと、インダクタＬａｃおよびキャパシタＣａｃからなる交流フィルタと、直流電源の正極端子Ｐと交流フィルタとの間に縦続接続された６個の上アーム用半導体スイッチング素子Ｓｐ１～Ｓｐ６と、直流電源の負極端子Ｎと交流フィルタとの間に縦続接続された６個の下アーム用半導体スイッチング素子Ｓｎ１～Ｓｎ６と、複数の上アーム用半導体スイッチング同士の接続点と複数の下アーム用半導体スイッチング素子同士の接続点との間に各々接続された５個のフライングキャパシタＦＣ１～ＦＣ５とを有する。ここで、インダクタＬａｃおよびキャパシタＣａｃからなる交流フィルタは、半導体スイッチング素子Ｓｐ６およびＳｎ６の共通接続点とキャパシタＣｄｃｐおよびＣｄｃｎの共通接続点との間に接続されている。なお、図６ではフライングキャパシタＦｃ３、Ｆｃ４および半導体スイッチング素子Ｓｐ３～Ｓｐ５、Ｓｎ３～Ｓｎ５の図示は省略されている。

図６に示すマルチレベル電力変換装置では、フライングキャパシタＦＣ１～ＦＣ５が保持している異なる電圧値を、半導体スイッチング素子Ｓｐ１～Ｓｐ６およびＳｎ１～Ｓｎ６のスイッチングによって加減算することによって、出力電圧ＶＬを７レベル状の交流電圧に制御できる。

フライングキャパシタＦＣ１～ＦＣ５は、各々に対するリプル電圧を許容し得るように静電容量が設計され、２個以上のキャパシタが並列接続されたフライングキャパシタとなることが多い。並列接続された複数のフライングキャパシタには電流が均等に流れる。

図７は並列接続された４個のキャパシタからなるフライングキャパシタＦＣ１～ＦＣ５を有するマルチレベル電力変換装置において、上アーム用半導体スイッチング素子Ｓｐ１と下アーム用半導体スイッチング素子Ｓｎ２がオンした場合に、フライングキャパシタＦＣ１に流れる電流経路を表している。この時、フライングキャパシタＦＣ１を構成する４つのキャパシタには４分の１ずつ均等に電流が流れる。

図８は、フライングキャパシタＦＣ１を構成する４つのキャパシタのうち１つがオープン故障した場合において、上アーム用半導体スイッチング素子Ｓｐ１と下アーム用半導体スイッチング素子Ｓｎ２がオンした時にフライングキャパシタＦＣ１に流れる電流経路を表している。この時、フライングキャパシタＦＣ１を構成する４つのキャパシタのうち故障したキャパシタ以外の３つのキャパシタに３分の１ずつ均等に電流が流れる。そのため、キャパシタ１つ当たりに流れる電流が増え、損失、及び自己発熱が増加することで、キャパシタの許容電流を超える可能性がある。キャパシタが許容温度を超えて動作し続けると、静電容量の低下や寿命劣化を加速させ、最悪の場合、故障につながる。

国際公開第２０１５／０３７５３７号

上述したように、マルチレベル電力変換装置のフライングキャパシタでは、並列接続されたキャパシタの一部がオープン故障をした場合に、故障していないキャパシタに許容リプル電流以上の電流が流れ、許容温度を超えることが懸念される。

この発明は以上に説明した課題に鑑みてなされたものであり、マルチレベル電力変換装置のフライングキャパシタを構成するキャパシタの一部がオープン故障をした場合に、マルチレベル電力変換装置を安全に停止させるまで、故障していないキャパシタが許容温度を超えずに動作することを可能にする技術的手段を提供することを目的とする。

この発明によるマルチレベル電力変換装置は、直流から交流へ、もしくは交流から直流への変換を行う電力変換装置において、直流電源の正極と交流フィルタとの間に縦続接続された複数の上アーム用半導体スイッチング素子と、前記直流電源の負極と前記交流フィルタとの間に縦続接続された複数の下アーム用半導体スイッチング素子と、前記複数の上アーム用半導体スイッチング素子同士の接続点と前記複数の下アーム用半導体スイッチング素子同士の接続点との間に並列接続された複数のキャパシタからなるフライングキャパシタと、前記複数の上アーム用半導体スイッチング素子および前記複数の下アーム用半導体スイッチング素子のオンオフを制御する制御信号を出力する制御回路と、を有し、前記制御回路は、前記フライングキャパシタの複数のキャパシタのうち少なくとも１つがオープン故障をした場合に、当該フライングキャパシタに接続された前記直流電源側の上アーム用半導体スイッチング素子および下アーム用半導体スイッチング素子に対する制御信号の波形と、当該フライングキャパシタに接続された前記交流フィルタ側の上アーム用半導体スイッチング素子および下アーム用半導体スイッチング素子に対する制御信号の波形とのうち一方を他方に合わせることにより当該フライングキャパシタに対する通電を行わない非通電期間を発生することを特徴とする。

また、この発明によるマルチレベル電力変換装置の制御方法は、直流から交流へ、もしくは交流から直流への変換を行う電力変換装置の制御方法において、前記電力変換装置は、 直流電源の正極と交流フィルタとの間に縦続接続された複数の上アーム用半導体スイッチング素子と、前記直流電源の負極と前記交流フィルタとの間に縦続接続された複数の下アーム用半導体スイッチング素子と、前記複数の上アーム用半導体スイッチング素子同士の接続点と前記複数の下アーム用半導体スイッチング素子同士の接続点との間に並列接続された複数のキャパシタからなるフライングキャパシタと、前記複数の上アーム用半導体スイッチング素子および前記複数の下アーム用半導体スイッチング素子のオンオフを制御する制御信号を出力する制御回路と、を有し、前記制御回路は、前記フライングキャパシタの複数のキャパシタのうち少なくとも１つがオープン故障をした場合に、当該フライングキャパシタに接続された前記直流電源側の上アーム用半導体スイッチング素子および下アーム用半導体スイッチング素子に対する制御信号の波形と、当該フライングキャパシタに接続された前記交流フィルタ側の上アーム用半導体スイッチング素子および下アーム用半導体スイッチング素子に対する制御信号の波形とのうち一方を他方に合わせることにより当該フライングキャパシタに対する通電を行わない非通電期間を発生することを特徴とする。

この発明によれば、フライングキャパシタを構成する複数のキャパシタのうちの少なくとも１つがオープン故障をした場合に、当該フライングキャパシタに対する通電を行わない非通電期間を発生するので、マルチレベル電力変換装置を安全に停止させるまで、故障していないキャパシタが許容温度を超えずに動作することが可能になる。

この発明の一実施形態であるマルチレベル電力変換装置の構成を示す回路図である。 同実施形態の比較例の動作例を示すタイムチャートである。 同実施形態の動作例を示すタイムチャートである。 同実施形態の他の動作例を示すタイムチャートである。 同実施形態の他の動作例を示すタイムチャートである。 従来のマルチレベル電力変換装置の構成を示す回路図である。 同マルチレベル電力変換装置において複数のキャパシタを並列接続したフライングキャパシタを用いた構成を示す回路図である。 同フライングキャパシタの一部のキャパシタにオープン故障が生じた状態を示す回路図である。

以下、図面を参照しつつ本発明の実施形態について説明する。
フライングキャパシタに流れる電流は、フライングキャパシタに接続された４つの半導体スイッチング素子のスイッチングにより決定される（例えば図６～図８のフライングキャパシタＦＣ１に流れる電流は、半導体スイッチング素子Ｓｐ１、Ｓｎ１、Ｓｐ２、Ｓｎ２のスイッチングにより決定される）。そこで、この発明の実施形態では、各フライングキャパシタに接続された４つの半導体スイッチング素子のスイッチングパターンを変更することで、フライングキャパシタに電流を流さない非通電期間を生成し、フライングキャパシタを構成するキャパシタに流れるリプル電流を低減する。

図１は、この発明の一実施形態であるマルチレベル電力変換装置１の構成を示す回路図である。このマルチレベル電力変換装置１は、直流電源１０と、フライングキャパシタ方式のマルチレベル回路２と、交流フィルタ１１と、マルチレベル回路２内の半導体スイッチング素子のオンオフを制御する制御信号を出力する制御回路３とを有する。なお、キャパシタＣｄｃｐおよびＣｄｃｎと、インダクタＬａｃおよびＣａｃからなる交流フィルタ１１は、前掲図６に示されたものと同様のものである。

本実施形態では、マルチレベル電力変換装置１の一例として、並列接続された２個のキャパシタからなるフライングキャパシタを備えた３レベルインバータを示すが、マルチレベル電力変換装置は４レベル以上のレベル数でもよく、フライングキャパシタにおけるキャパシタの並列数は３つ以上でもよい。また、マルチレベル電力変換装置は、ＡＣ／ＤＣコンバータとして動作するものでもよい。

マルチレベル回路２は、直流電源１０の正極と交流フィルタ１１との間に縦続接続された複数の上アーム用半導体スイッチング素子２＿１＿１および２＿１＿２と、直流電源１０の負極と交流フィルタ１１との間に縦続接続された複数の下アーム用半導体スイッチング素子２＿２＿１および２＿２＿２と、複数の上アーム用半導体スイッチング素子同士の接続点と複数の下アーム用半導体スイッチング素子同士の接続点との間に並列接続された複数のキャパシタ２５＿１および２５＿２からなるフライングキャパシタ２５とを有するフライングキャパシタ方式マルチレベル回路である。ここで、上アーム用半導体スイッチング素子２＿１＿１および２＿１＿２と、下アーム用半導体スイッチング素子２＿２＿１および２＿２＿２は、前掲図６の半導体スイッチング素子Ｓｐ１等のようにＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor；金属酸化膜半導体構造の電界効果トランジスタ）とこれに逆並列接続されたダイオードとからなるものでもよく、ＭＯＳＦＥＴをＩＧＢＴ（Insulated Gate Bipolar Transistor；絶縁ゲートトランジスタ）に置き換えたものであってもよい。

このマルチレベル回路２では、フライングキャパシタ２５に保持された電圧の加減算を行うことで、出力端子２０３にマルチレベル（本実施形態では３レベル）の電圧が引加される。

インダクタＬａｃおよびキャパシタＣａｃからなる交流フィルタ１１は、マルチレベル回路２の出力端子２０３に接続される。マルチレベル電力変換装置１が交流電力を出力する場合、交流フィルタ１１は、マルチレベル回路２０から出力されるマルチレベル電圧を正弦波化する。マルチレベル電力変換装置１が直流電力を出力する場合は、交流フィルタ１１は高周波を除去するローパスフィルタとして機能する。

本実施形態において、制御回路３は、オープン故障検出部３１と、制御信号変更部３２とを有する。

オープン故障検出部３１は、フライングキャパシタ２５の複数のキャパシタ２５＿１および２５＿２のうち少なくとも１つがオープン故障をした場合に、オープン故障が発生したフライングキャパシタ（この例ではフライングキャパシタ２５のみ）およびそのフライングキャパシタにおいてオープン故障したキャパシタの数を示す故障検出信号を出力する。

オープン故障を検出する手段に関しては、各種の態様が考えられるが、例えば個々のフライングキャパシタ（この例ではフライングキャパシタ２５のみ）に流れる電流を検出する電流センサを設け、この電流センサにより検出される電流値に基づいて、各フライングキャパシタにおけるオープン故障の有無、オープン故障したキャパシタの個数を検出するようにしてもよい。

制御信号変更部３２は、あるフライングキャパシタ２５にオープン故障が発生したことを示す故障検出信号がオープン故障検出部３１から出力された場合に、当該フライングキャパシタに接続された直流電源１０側の上アーム用半導体スイッチング素子および下アーム用半導体スイッチング素子に対する制御信号の波形と、当該フライングキャパシタに接続された交流フィルタ１１側の上アーム用半導体スイッチング素子および下アーム用半導体スイッチング素子に対する制御信号の波形とのうち一方を他方に合わせることにより当該フライングキャパシタに対する通電を行わない非通電期間を発生する手段である。

次に本実施形態をその比較例と比較しつつ本実施形態の動作を説明する。図２は本実施形態の比較例であるマルチレベル電力変換装置の動作を示すタイムチャートである。この比較例における制御回路は、本実施形態の制御回路３におけるオープン故障検出部３１および制御信号変更部３２に相当するものを有していない。

図２は、比較例におけるマルチレベル回路２の半導体スイッチング素子２＿１＿１、２＿２＿１、２＿１＿２、２＿２＿２のスイッチングパターンと、出力端子２０３に印加される電圧ＶＬと、フライングキャパシタ２５における１個のキャパシタ（図１ではキャパシタ２５＿１または２５＿２）に流れる電流ｉｆｃを示している。

図２において、制御周期は、制御信号を発生するために用いられる三角波等のキャリアの周期である。半導体スイッチング素子２＿１＿１をオンオフさせる制御信号は、例えば電圧指令値とキャリアとを比較することにより生成されるＰＷＭ（Pulse Width Modulation；パルス幅変調）パルスである。また、半導体スイッチング素子２＿２＿１をオンオフさせる制御信号は、半導体スイッチング素子２＿１＿１に対する制御信号をレベル反転した制御信号である。また、半導体スイッチング素子２＿１＿２をオンオフさせる制御信号は、電圧指令値と上記キャリアをレベル反転したキャリアとを比較することにより生成されるＰＷＭパルスである。また、半導体スイッチング素子２＿２＿２をオンオフさせる制御信号は、半導体スイッチング素子２＿１＿２に対する制御信号をレベル反転した制御信号である。

図２に示すように、フライングキャパシタ２５における１個のキャパシタに流れる電流ｉｆｃは、半導体スイッチング素子２＿１＿１および２＿２＿２がオンである期間に、交流フィルタ１１に対する電流値の半分である正のピーク値Ｉｏｕｔ／２となり、半導体スイッチング素子２＿２＿１および２＿１＿２がオンである期間に、負のピーク値－Ｉｏｕｔ／２となる。

ここで、フライングキャパシタ２５を構成するキャパシタ２５＿１および２５＿２のうちの１つがオープン故障すると、故障した１つに電流が流れないため、故障していないキャパシタには正のピーク値Ｉｏｕｔおよび負のピーク値－Ｉｏｕｔの電流が流れる。この状況が長引くと、最悪の場合、故障していないキャパシタが故障に至る。そこで、本実施形態では、フライングキャパシタ２５に流れる電流を低減する。

ところで、フライングキャパシタ２５の一部のキャパシタのオープン故障が発生した場合において、フライングキャパシタ２５に流す電流が急変すると、マルチレベル電力変換装置１の後続の装置を含むシステム全体の動作を不安定にするおそれがある。従って、フライングキャパシタに流す電流を低減する場合、その低減量はキャパシタの故障を回避可能な程度にする必要がある。そこで、本実施形態では、フライングキャパシタ２５の一部のキャパシタのオープン故障が発生した場合に、フライングキャパシタ２５へ電流を流す回数を、次式（１）で求まる値以下とする。
フライングキャパシタ２５に電流を流す回数
＝（正常キャパシタ数／並列キャパシタ数）×通常時の回数 ……（１）

従って、フライングキャパシタ２５に電流を流さない非通電期間の回数は、次式のようになる。
非通電期間の回数
＝（故障キャパシタ数／並列キャパシタ数）×通常時の回数 ……（２）

式（１）および（２）において、通常時の回数とは、マルチレベル電力変換装置１が出力する交流電力の１出力周期内に発生する制御周期の回数である。例えば、制御周期の周波数が１０ｋＨｚ、マルチレベル電力変換装置１の出力周波数が５０Ｈｚの場合、通常時の回数は１０ｋＨｚ／５０Ｈｚ＝２００回である。従って、例えばフライングキャパシタが２個のキャパシタからなる場合において、１個のキャパシタがオープン故障した場合、電流を流す回数は１００回、非通電期間の回数も１００回となる。このように本実施形態において制御信号変更部３２は、フライングキャパシタ２５において並列接続されたキャパシタの数に対する故障したキャパシタの数の割合に応じて、非通電期間の発生頻度を制御する。具体的には、本実施形態では、一定時間長の制御周期に同期して、電圧指令値に応じてパルス幅変調されたパルスを制御信号として出力するので、制御信号変更部３２は、制御周期単位で非通電期間を発生する。

図３は本実施形態の動作例を示すタイムチャートである。図３では、２制御周期のうち、片方の制御周期間は通常のスインチングとし、もう片方の制御周期間はフライングキャパシタ２５の直流電源１０側の上アーム用半導体スイッチング素子２＿１＿１と下アーム用半導体スイッチング素子２＿２＿１に対する制御信号の波形をそれぞれフライングキャパシタ２５の交流フィルタ１１側の上アーム用半導体スイッチング素子２＿１＿２と下アーム用半導体スイッチング素子２＿２＿２に対する制御信号の波形と同じにしている。これにより２制御周期間のうち１制御周期間は、フライングキャパシタ２５に電流が流れない非通電期間となる。この制御を繰り返すことでフライングキャパシタ２５に流れる電流を減らすことができ、故障していないキャパシタが許容温度を超えずに動作可能となる。

図４は本実施形態の他の動作例を示すタイムチャートである。図３に示す動作例では、２制御周期間のうちの１制御周期間を非通電期間とした。これに対し、図４に示す動作例では、上述した式（２）の（故障キャパシタ数／並列キャパシタ数）が図３の動作例よりも多くなり、非通電期間の回数が少なくなったため、５制御周期間のうちの２制御周期間を非通電期間としている。このように本実施形態では、（故障キャパシタ数／並列キャパシタ数）に応じて非通電期間の発生頻度を制御する。従って、故障したキャパシタ数に応じた適切な量だけフライングジャパシタ２５に流す電流を減らすことができる。

図５は本実施形態の他の動作例を示すタイムチャートである。上述した図３の動作例では、フライングキャパシタ２５の一部のキャパシタにオープン故障が発生した場合に、フライングキャパシタ２５の直流電源１０側の上アーム用半導体スイッチング素子２＿１＿１と下アーム用半導体スイッチング素子２＿２＿１に対する制御信号の波形をそれぞれフライングキャパシタ２５の交流フィルタ１１側の上アーム用半導体スイッチング素子２＿１＿２と下アーム用半導体スイッチング素子２＿２＿２に対する制御信号の波形に一致させることにより非通電期間を発生した。これに対し、図５に示す動作例では、フライングキャパシタ２５の一部のキャパシタにオープン故障が発生した場合に、フライングキャパシタ２５の交流フィルタ１１側の上アーム用半導体スイッチング素子２＿１＿２と下アーム用半導体スイッチング素子２＿２＿２に対する制御信号の波形をそれぞれフライングキャパシタ２５の直流電源１０側の上アーム用半導体スイッチング素子２＿１＿１と下アーム用半導体スイッチング素子２＿２＿１に対する制御信号の波形に一致させることにより非通電期間を発生している。この図５の動作例においても図３の動作例と同じ効果が得られる。

以上のように、本実施形態によれば、フライングキャパシタ２５の複数のキャパシタ２５＿１および２５＿２のうち少なくとも１つがオープン故障をした場合に、当該フライングキャパシタに接続された直流電源１０側の上アーム用半導体スイッチング素子および下アーム用半導体スイッチング素子に対する制御信号の波形と、当該フライングキャパシタに接続された交流フィルタ１１側の上アーム用半導体スイッチング素子および下アーム用半導体スイッチング素子に対する制御信号の波形とのうち一方を他方に合わせることにより当該フライングキャパシタに対する通電を行わない非通電期間を発生するので、マルチレベル電力変換装置を安全に停止させるまで、故障していないキャパシタが許容温度を超えずに動作することが可能になる。

＜他の実施形態＞
以上、この発明の実施形態について説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。

（１）上記実施形態では、１個のフライングキャパシタを有するマルチレベル電力変換装置に本発明を適用したが、本発明は２以上のフライングキャパシタを有するマルチレベル電力変換装置にも適用可能である。マルチレベル電力変換装置が２以上のフライングキャパシタを有する場合には、それらの全てのフライングキャパシタに対して上記実施形態の制御を適用すればよい。

（２）本発明の１つの特徴として、フライングキャパシタにおいて並列接続されたキャパシタの数に対する故障したキャパシタの数の割合に応じて、非通電期間の発生頻度を制御する、という特徴がある。この特徴は、本発明の次のような実施の態様に現れる。１つは、例えば、マルチレベル電力変換装置である製品のフライングキャパシタが４個のキャパシタからなる場合において、２個のキャパシタのオープン故障が検出された場合には、１個のキャパシタのオープン故障が検出された場合よりも、高い頻度で非通電期間を発生する、という上記実施形態において示した態様である。もう１つは、例えば４個のキャパシタからなるフライングキャパシタを有する製品Ａと、２個のキャパシタからなるフライングキャパシタを有する製品Ｂとがある場合において、製品Ｂのフライングキャパシタのうちの１つのキャパシタにオープン故障が発生した場合には、製品Ａのフライングキャパシタのうちの１つのキャパシタにオープン故障が発生した場合よりも、高い頻度でフライングキャパシタへの通電を行わない期間を発生する、という態様である。いずれの態様においても、フライングキャパシタにおいて並列接続されたキャパシタの数に対する故障したキャパシタの数の割合に応じて、非通電期間を適切な頻度で発生することができる。

１……マルチレベル電力変換装置、２……マルチレベル回路、３……制御回路、１０……直流電源、１１……交流フィルタ、Ｌａｃ……インダクタ、Ｃａｃ，２５＿１，２５＿２，Ｃｄｃｐ，Ｃｄｃｎ……キャパシタ、２＿１＿１，２＿１＿２，Ｓｐ１～Ｓｐ６……上アーム用半導体スイッチング素子、２＿２＿１，２＿２＿２，Ｓｎ１～Ｓｎ６……下アーム用半導体スイッチング素子、２５，ＦＣ１～ＦＣ５……フライングキャパシタ、３１……オープン故障検出部、３２……制御信号変更部。

Claims (6)

1. 直流から交流へ、もしくは交流から直流への変換を行う電力変換装置において、
   直流電源の正極と交流フィルタとの間に縦続接続された複数の上アーム用半導体スイッチング素子と、
   前記直流電源の負極と前記交流フィルタとの間に縦続接続された複数の下アーム用半導体スイッチング素子と、
   前記複数の上アーム用半導体スイッチング素子同士の接続点と前記複数の下アーム用半導体スイッチング素子同士の接続点との間に並列接続された複数のキャパシタからなるフライングキャパシタと、
   前記複数の上アーム用半導体スイッチング素子および前記複数の下アーム用半導体スイッチング素子のオンオフを制御する制御信号を出力する制御回路と、を有し、
   前記制御回路は、前記フライングキャパシタの複数のキャパシタのうち少なくとも１つがオープン故障をした場合に、当該フライングキャパシタに接続された前記直流電源側の上アーム用半導体スイッチング素子および下アーム用半導体スイッチング素子に対する制御信号の波形と、当該フライングキャパシタに接続された前記交流フィルタ側の上アーム用半導体スイッチング素子および下アーム用半導体スイッチング素子に対する制御信号の波形とのうち一方を他方に合わせることにより当該フライングキャパシタに対する通電を行わない非通電期間を発生することを特徴とするマルチレベル電力変換装置。
2. 前記制御回路は、
   前記フライングキャパシタにおいて並列接続されたキャパシタの数に対する故障したキャパシタの数の割合に応じて、前記非通電期間の発生頻度を制御することを特徴とする請求項１に記載のマルチレベル電力変換装置。
3. 前記制御回路は、一定時間長の制御周期に同期して、電圧指令値に応じてパルス幅変調されたパルスを前記制御信号として出力し、前記制御周期単位で前記非通電期間を発生することを特徴とする請求項２に記載のマルチレベル電力変換装置。
4. 直流から交流へ、もしくは交流から直流への変換を行う電力変換装置の制御方法において、
   前記電力変換装置は、
   直流電源の正極と交流フィルタとの間に縦続接続された複数の上アーム用半導体スイッチング素子と、
   前記直流電源の負極と前記交流フィルタとの間に縦続接続された複数の下アーム用半導体スイッチング素子と、
   前記複数の上アーム用半導体スイッチング素子同士の接続点と前記複数の下アーム用半導体スイッチング素子同士の接続点との間に並列接続された複数のキャパシタからなるフライングキャパシタと、
   前記複数の上アーム用半導体スイッチング素子および前記複数の下アーム用半導体スイッチング素子のオンオフを制御する制御信号を出力する制御回路と、を有し、
   前記制御回路は、前記フライングキャパシタの複数のキャパシタのうち少なくとも１つがオープン故障をした場合に、当該フライングキャパシタに接続された前記直流電源側の上アーム用半導体スイッチング素子および下アーム用半導体スイッチング素子に対する制御信号の波形と、当該フライングキャパシタに接続された前記交流フィルタ側の上アーム用半導体スイッチング素子および下アーム用半導体スイッチング素子に対する制御信号の波形とのうち一方を他方に合わせることにより当該フライングキャパシタに対する通電を行わない非通電期間を発生することを特徴とするマルチレベル電力変換装置の制御方法。
5. 前記制御回路は、
   前記フライングキャパシタにおいて並列接続されたキャパシタの数に対する故障したキャパシタの数の割合に応じて、前記非通電期間の発生頻度を制御することを特徴とする請求項４に記載のマルチレベル電力変換装置の制御方法。
6. 前記制御回路は、一定時間長の制御周期に同期して、電圧指令値に応じてパルス幅変調されたパルスを前記制御信号として出力し、前記制御周期単位で前記非通電期間を発生することを特徴とする請求項５に記載のマルチレベル電力変換装置の制御方法。

Images