JP2023072018A - 撮像素子、及び電子カメラ - Google Patents

Abstract

【課題】撮像素子及び電子カメラを提供する。【解決手段】撮像素子において、画素３０は、光を光電変換して電荷を生成する光電変換部であるフォトダイオード３１と、光電変換部で生成された電荷を蓄積する蓄積部であるフローティングディフュージョンＦＤと、光電変換部で生成された電荷を蓄積部に転送する転送部であるトランジスタＴｘとを有するアナログ回路部３０１と、画素毎に設けられ、転送部を制御する信号を供給する転送信号供給部３０７ａを制御する転送制御部３０６ａと、を備える。【選択図】図４

Description

本発明は、撮像素子、及び電子カメラに関する。

従来、フレーム毎に露光時間を制御できる撮像素子が知られている（例えば特許文献１）。従来の撮像素子において画素毎に露光時間を制御するには、各画素に、負電圧を供給する電源と正電圧を供給する電源とを配置せねばならず、開口率が低減するという問題があった。

日本国特開２００６－１８０１１１号公報

第１の態様によると、撮像素子は、光を光電変換して電荷を生成する光電変換部と、前記光電変換部で生成された電荷を蓄積する蓄積部と、前記光電変換部で生成された電荷を前記蓄積部に転送する転送部とを有する画素と、前記転送部を制御する信号を供給する供給部を制御し、前記画素毎に設けられる制御部と、を備える。
また、第２の態様によると、電子カメラは、上記に記載の撮像素子と、前記撮像素子から出力された信号に基づいて画像データを生成する生成部と、を備える。

撮像装置の構成を模式的に示す断面図 撮像素子の断面図 画素の構成を模式的に示すブロック図 アナログ回路部および画素駆動部の回路図 撮像素子を用いた撮像シーケンスを示すタイミングチャート 撮像素子の断面図 撮像素子の構成を模式的に示すブロック図

（第１の実施の形態）
図１は、第１の実施の形態に係る撮像素子を用いた撮像装置の構成を模式的に示す断面図である。撮像装置１は、撮像光学系２、撮像素子３、制御部４、レンズ駆動部５、および表示部６を備える。

撮像光学系２は、撮像素子３の撮像面に被写体像を結像させる。撮像光学系２は、レンズ２ａ、フォーカシングレンズ２ｂ、およびレンズ２ｃから成る。フォーカシングレンズ２ｂは、撮像光学系２の焦点調節を行うためのレンズである。フォーカシングレンズ２ｂは、光軸Ｏ方向に駆動可能に構成されている。

レンズ駆動部５は、不図示のアクチュエータを有する。レンズ駆動部５は、このアクチュエータにより、フォーカシングレンズ２ｂを光軸Ｏ方向に所望の量だけ駆動する。撮像素子３は、被写体像を撮像して画像を出力する。制御部４は、撮像素子３等の各部を制御する。制御部４は、撮像素子３により出力された画像信号に対して画像処理等を施して、不図示の記録媒体に記録したり、表示部６に画像を表示したりする。表示部６は、例えば液晶パネル等の表示部材を有する表示装置である。

図２は、撮像素子３の断面図である。なお図２では、撮像素子３の全体のうち、一部の断面のみを示している。撮像素子３は、いわゆる裏面照射型の撮像素子である。撮像素子３は、紙面上方向からの入射光を光電変換する。撮像素子３は、第１半導体基板７と、第２半導体基板８とを備える。

第１半導体基板７は、ＰＤ層７１と、配線層７２とを備える。ＰＤ層７１は、配線層７２の裏面側に配置される。ＰＤ層７１には、埋め込みフォトダイオードである複数のフォトダイオード３１が二次元状に配置される。従って、ＰＤ層７１の配線層７２側の表面（すなわち入射光の入射側とは反対側の面）は、ＰＤ層７１とは逆の導電型とされる。例えば、ＰＤ層７１がＮ型の半導体層であるなら、配線層７２側の表面は、濃度が高く厚さの薄いＰ型の半導体層が配置される。第１半導体基板７には、基板電圧として接地電圧（ＧＮＤ）が印加される。第２半導体基板８には、フォトダイオード３１から信号を読み出すための各種回路が配置される。具体的には、後述するＡ／Ｄ変換部３０２、サンプリング部３０３、画素値保持部３０４、および演算部３０５と、画素駆動部３０７の一部（後述する電圧Ｖｎｅｇを扱う転送信号供給部３０７ａと第２リセット信号供給部３０７ｃ）が第２半導体基板８に配置される。

撮像素子３は、各々の画素３０に第１電圧である電圧Ｖｎｅｇを供給する、第１電圧源である電源部９４を備える。電圧Ｖｎｅｇは、第１半導体基板７の基板電圧よりも低い電圧である。本実施の形態において、第１半導体基板７の基板電圧は接地電圧である。従って、電圧Ｖｎｅｇは、接地電圧よりも低い負電圧である。電源部９４は、各々の画素３０に対して個別に設けられるのではなく、複数の画素３０に対して共通に１つ設けられる。

各画素３０に第１半導体基板７の基板電圧よりも低い電圧Ｖｎｅｇを供給する電源部を画素３０ごとに個別に配置した場合、撮像素子には煩雑な回路が必要となる。このため、撮像素子の歩留まりが悪化する恐れがあった。本実施の形態に係る撮像素子３は、後述するように簡単な構成で画素３０の外部から各画素３０に電圧Ｖｎｅｇを供給することが可能となり、このような懸念が解消される。

なお、詳細は後述するが、第１半導体基板７の基板電圧よりも低い電圧Ｖｎｅｇが要求されるのは、転送トランジスタＴｘのオフ時にフォトダイオード３１からフローティングディフュージョンＦＤに電荷が転送されないようにするためである。

電圧Ｖｎｅｇを供給する電源部９４は、本実施の形態においては第１半導体基板７に設けられる。なお、電源部９４を第１半導体基板７以外の場所に設けてもよい。例えば電源部９４を第２半導体基板８に設け、第１半導体基板７にバンプを介して電圧Ｖｎｅｇを供給し、各画素３０と電気的に接続してもよい。

ＰＤ層７１における入射光の入射側には、複数のフォトダイオード３１の各々に対応する複数のカラーフィルタ７３が設けられる。カラーフィルタ７３には、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）にそれぞれ対応する波長領域を透過する複数の種類が存在する。カラーフィルタ７３は、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応する３種類が、ベイヤー配列を為すように配列される。

カラーフィルタ７３における入射光の入射側には、複数のカラーフィルタ７３の各々に対応する複数のマイクロレンズ７４が設けられる。マイクロレンズ７４は、対応するフォトダイオード３１に向けて入射光を集光する。マイクロレンズ７４を通過した入射光は、カラーフィルタ７３により一部の波長領域のみがフィルタされ、フォトダイオード３１に入射する。フォトダイオード３１は、入射光を光電変換して電荷を生成する。

配線層７２の表面には複数のバンプ７５が配置される。第２半導体基板８の、配線層７２に対向する面には、複数のバンプ７５に対応する複数のバンプ７６が配置される。複数のバンプ７５と複数のバンプ７６とは互いに接合されている。複数のバンプ７５と複数のバンプ７６とを介して、第１半導体基板７と第２半導体基板８とが電気的に接続される。

詳細は後述するが、撮像素子３は複数の画素３０を有している。１つの画素３０は、第１半導体基板７に設けられた第１画素３０ｘと、第２半導体基板８に設けられた第２画素３０ｙとを含む。１つの第１画素３０ｘには、１つのマイクロレンズ７４、１つのカラーフィルタ７３、１つのフォトダイオード３１等が含まれる。第１画素３０ｘにはこの他に、第２電圧である電圧Ｖ１を供給する第２電圧源である個別電源部３４１などの第１半導体基板７に設けられた種々の回路（後述）が含まれる。第２画素３０ｙには、第２半導体基板８に設けられた種々の回路（後述）が含まれる。

図３は、画素３０の構成を模式的に示すブロック図である。画素３０は、アナログ回路部３０１、Ａ／Ｄ変換部３０２、サンプリング部３０３、画素値保持部３０４、画素駆動部３０７、個別画素制御部３０６、および演算部３０５を備える。

アナログ回路部３０１は、入射光を光電変換した結果をアナログ信号としてＡ／Ｄ変換部３０２に出力する。Ａ／Ｄ変換部３０２は、アナログ回路部３０１が出力したアナログ信号をサンプリングし、所定のゲイン倍されたデジタル信号を出力する。Ａ／Ｄ変換部３０２は、画素リセット信号と画素信号とを繰り返しサンプリングし、画素リセット信号のサンプリング結果と画素信号のサンプリング結果とをデジタル信号としてそれぞれ個別に出力する。

サンプリング部３０３は、画素リセット信号のサンプリング結果と画素信号のサンプリング結果の積分値を演算し保持する。サンプリング部３０３は、画素リセット信号用の第１加算器３０８および第１メモリ３０９と、画素信号用の第２加算器３１０および第２メモリ３１１を備える。

サンプリング部３０３は、Ａ／Ｄ変換部３０２により出力された画素リセット信号のサンプリング結果と、第１メモリ３０９に保持されている過去のサンプリング結果の積分値とを、第１加算器３０８により加算する。サンプリング部３０３は、この加算結果を第１メモリ３０９に記憶する。サンプリング部３０３は、Ａ／Ｄ変換部３０２により画素リセット信号のサンプリング結果が出力される度に、第１メモリ３０９に記憶されている値を更新する。

サンプリング部３０３は、Ａ／Ｄ変換部３０２により出力された画素信号のサンプリング結果と、第２メモリ３１１に保持されている過去のサンプリング結果の積分値とを、第２加算器３１０により加算する。サンプリング部３０３は、この加算結果を第２メモリ３１１に記憶する。サンプリング部３０３は、Ａ／Ｄ変換部３０２により画素信号のサンプリング結果が出力される度に、第２メモリ３１１に記憶されている値を更新する。

以上のように、Ａ／Ｄ変換部３０２およびサンプリング部３０３は、画素リセット信号と画素信号とを繰り返しサンプリングし、サンプリング結果を積分する処理を実行する。この処理は、いわゆる相関多重サンプリング処理である。

個別画素制御部３０６により予め定められた回数のサンプリングが完了すると、サンプリング部３０３は、第１メモリ３０９に記憶されている値と、第２メモリ３１１に記憶されている値と、に基づくデジタル値を、画素値保持部３０４に出力する。画素値保持部３０４は、このデジタル値を、画素３０による光電変換結果として記憶する。画素値保持部３０４は、信号線３４０に接続されている。画素値保持部３０４に記憶されているデジタル値は、信号線３４０を介して外部から読み出し可能である。

演算部３０５は、外部から指示された露光時間や、画素値保持部３０４に保持されている前回の光電変換結果に基づき、相関多重サンプルリング処理における繰り返し回数、露光時間、ゲイン等を演算する。個別画素制御部３０６は、演算部３０５により演算された繰り返し回数およびゲインをＡ／Ｄ変換部３０２に出力する。個別画素制御部３０６は、演算部３０５により演算された露光時間およびゲインを画素駆動部３０７に出力する。画素駆動部３０７は、アナログ回路部３０１の各部を駆動する種々の駆動信号（後述）をアナログ回路部３０１に出力する。

図４は、アナログ回路部３０１、個別画素制御部３０６、および画素駆動部３０７の回路図である。なお、図４では、便宜上、個別画素制御部３０６および画素駆動部３０７の一部のみを図示している。個別画素制御部３０６の一部には３０６ａ、３０６ｂのように符号を付し、画素駆動部３０７の一部には３０７ａ、３０７ｂのように符号を付している。

アナログ回路部３０１は、フォトダイオード３１、転送トランジスタＴｘ、フローティングディフュージョンＦＤ、第１リセットトランジスタＲＳＴ１、第２リセットトランジスタＲＳＴ２、増幅トランジスタＡＭＩ、選択トランジスタＳＥＬ、容量拡張トランジスタＦＤＳ、および容量Ｃ１を有する。

フォトダイオード３１は、入射光を光電変換し、入射光の光量に応じた量の電荷を生成する光電変換部である。転送トランジスタＴｘは、後述する転送信号供給部３０７ａから供給された転送信号に基づき、フォトダイオード３１が生成した電荷をフローティングディフュージョンＦＤに転送する転送部である。フローティングディフュージョンＦＤは、転送トランジスタＴｘにより転送された電荷を蓄積する蓄積部である。増幅トランジスタＡＭＩは、フローティングディフュージョンＦＤに蓄積されている電荷の量に応じた信号を出力する。選択トランジスタＳＥＬがオンされているとき、増幅トランジスタＡＭＩにより出力された信号は、Ａ／Ｄ変換部３０２に入力される。

アナログ回路部３０１は、第１リセットトランジスタＲＳＴ１および第２リセットトランジスタＲＳＴ２の２つのリセットトランジスタを有している。第１リセットトランジスタＲＳＴ１は、フローティングディフュージョンＦＤをリセットするとき、後述する第１リセット信号供給部３０７ｂから第１リセット信号の供給を受ける。後述する第１リセット信号供給部３０７ｂは、電圧ＶＤＤの信号を第１リセット信号として供給される。第１リセットトランジスタＲＳＴ１は、この第１リセット信号に基づき、フローティングディフュージョンＦＤをリセットする。第２リセットトランジスタＲＳＴ２は、フォトダイオード３１をリセットするとき、後述する第２リセット信号供給部３０７ｃから第２リセット信号の供給を受ける。後述する第２リセット信号供給部３０７ｃは、電圧ＶＤＤの信号を第２リセット信号として供給する。第２リセットトランジスタＲＳＴ２は、この第２リセット信号に基づき、フォトダイオード３１をリセットする。

容量拡張トランジスタＦＤＳは、後述する容量拡張信号供給部３０７ｄから供給された容量拡張信号に基づき、フローティングディフュージョンＦＤと容量Ｃ１との接続を切り替える。例えばフォトダイオード３１への入射光量が大きく、フローティングディフュージョンＦＤが飽和してしまう場合には、容量拡張トランジスタＦＤＳをオンすることで、フローティングディフュージョンＦＤと容量Ｃ１とを接続する。これにより、フローティングディフュージョンＦＤの容量が、容量Ｃ１の分だけ実質的に増加し、より大きな光量に対応することができる。

第１リセット信号供給部３０７ｂは、ｐＭＯＳトランジスタＴｒ７およびｎＭＯＳトランジスタＴｒ８から成るＣＭＯＳ回路である。第１リセット信号供給部３０７ｂは、第１リセット制御部３０６ｂの出力信号に基づき、電圧ＶＤＤ（所定の電源電圧。以下同じ）と接地電圧（ＧＮＤ）いずれかの電圧を第１リセット信号として第１リセットトランジスタＲＳＴ１のゲートに供給する。前述の通り、第１リセット制御部３０６ｂは個別画素制御部３０６の一部であり、第１リセット信号供給部３０７ｂは画素駆動部３０７の一部である。なお、オーバードライブを行う際は、第１リセット制御部３０６ｂが第１リセットトランジスタＲＳＴ１のゲートに、電圧ＶＤＤの代わりに、電圧ＶＤＤよりも高い電圧ＶＲＳＴ１Ｈを供給するようにすればよい。

容量拡張信号供給部３０７ｄは、ｐＭＯＳトランジスタＴｒ１１およびｎＭＯＳトランジスタＴｒ１２から成るＣＭＯＳ回路である。容量拡張信号供給部３０７ｄは、容量拡張制御部３０６ｄの出力信号に基づき、電圧ＶＤＤと接地電圧（ＧＮＤ）いずれかの電圧を容量拡張信号として容量拡張トランジスタＦＤＳのゲートに供給する。前述の通り、容量拡張制御部３０６ｄは個別画素制御部３０６の一部であり、容量拡張信号供給部３０７ｄは画素駆動部３０７の一部である。

転送信号供給部３０７ａは、バッファ３４０、抵抗Ｒ１、および抵抗Ｒ２を有する。バッファ３４０には、転送制御部３０６ａによって、転送制御信号が供給される。転送制御部３０６ａは、所定のハイレベルの電圧（例えば電圧ＶＤＤ）とローレベルの電圧（例えば第１半導体基板７の基板電圧である接地電圧）とのいずれかを転送制御信号としてバッファ３４０に出力する。バッファ３４０は、転送制御信号がハイレベルの電圧である場合には画素３０内の個別電源部３４１から供給された電圧Ｖ１を出力し、ローレベルの電圧である場合には第１半導体基板７の基板電圧である接地電圧を出力する。電圧Ｖ１は、第１半導体基板７の基板電圧よりも高い電圧である。本実施の形態において、第１半導体基板７の基板電圧は接地電圧である。従って、電圧Ｖ１は、接地電圧よりも高い正電圧である。

バッファ３４０の出力端子は、抵抗Ｒ２を介して転送トランジスタＴｘのゲートに接続される。抵抗Ｒ２と転送トランジスタＴｘとの間には、抵抗Ｒ１を介して電源部９４が電圧Ｖｎｅｇを供給する。つまり、転送トランジスタＴｘからみると、ゲート電極から先の配線は２つに分岐しており、一方には抵抗Ｒ１を介して電源部９４が、他方には抵抗Ｒ２を介してバッファ３４０が接続されている。

バッファ３４０が電圧Ｖ１を出力しているとき、転送トランジスタＴｘのゲートには次式（１）により定まる電圧Ｖｇ１が印加される。なお、次式（１）において、ｒ１は抵抗Ｒ１の抵抗値であり、ｒ２は抵抗Ｒ２の抵抗値である。
Ｖｇ１＝（Ｖｎｅｇ×ｒ２＋Ｖ１×ｒ１）／（ｒ１＋ｒ２） ・・・（１）

例えばＶｎｅｇが－２Ｖ、Ｖ１が８Ｖ、ｒ１がｒ２と等しいとすると、電圧Ｖｇ１は３Ｖになる。つまりバッファ３４０が電圧Ｖ１を出力しているとき、転送トランジスタＴｘのゲートには３Ｖの正電圧が印加され、転送トランジスタＴｘはオン状態になる。換言すると、転送制御信号がハイレベルの電圧である場合、転送トランジスタＴｘはフォトダイオード３１により生成された電荷をフローティングディフュージョンＦＤに転送する。

他方、バッファ３４０が接地電圧を出力しているとき、転送トランジスタＴｘのゲートには次式（２）により定まる電圧Ｖｇ２が印加される。
Ｖｇ２＝（Ｖｎｅｇ×ｒ２）／（ｒ１＋ｒ２） ・・・（２）

例えばＶｎｅｇが－２Ｖ、ｒ１がｒ２と等しいとすると、電圧Ｖｇ２は－１Ｖになる。つまりバッファ３４０が第１半導体基板７の基板電圧である接地電圧を出力しているとき、転送トランジスタＴｘのゲートには第１半導体基板７の基板電圧よりも低い－１Ｖの負電圧が印加され、転送トランジスタＴｘはオフ状態になる。換言すると、転送制御信号がローレベルの電圧である場合、転送トランジスタＴｘはフォトダイオード３１により生成された電荷をフローティングディフュージョンＦＤに転送しない。

以上のように構成された転送信号供給部３０７ａは、転送制御部３０６ａの出力信号に基づき、正電圧と第１半導体基板７の基板電圧よりも低い電圧（本実施形態では負電圧）のいずれかの電圧を転送信号として転送トランジスタＴｘのゲートに供給する。前述の通り、転送制御部３０６ａは個別画素制御部３０６の一部であり、転送信号供給部３０７ａは画素駆動部３０７の一部である。なお、転送トランジスタＴｘのゲートに第１半導体基板７の基板電圧よりも低い電圧を印加するのは、転送トランジスタＴｘのオフ時にフォトダイオード３１からフローティングディフュージョンＦＤに電荷が転送されないようにするためである。

第２リセット信号供給部３０７ｃは、バッファ３５０、抵抗Ｒ３、および抵抗Ｒ４を有する。第２リセット信号供給部３０７ｃは、第２リセット制御部３０６ｃの出力信号に基づき、正電圧と第１半導体基板７の基板電圧よりも低い電圧（本実施形態では負電圧）のいずれかの電圧を第２リセット信号として第２リセットトランジスタＲＳＴ２のゲートに供給する。第２リセット信号供給部３０７ｃの構成は、転送信号供給部３０７ａと同様であるので説明を省略する。前述の通り、第２リセット制御部３０６ｃは個別画素制御部３０６の一部であり、第２リセット信号供給部３０７ｃは画素駆動部３０７の一部である。

次に、図３および図４に示した各部の半導体基板へのレイアウトについて説明する。第１半導体基板７には、図３および図４に示した各部のうち、アナログ回路部３０１と、転送駆動部３０７ａと、個別電源部３４１（図４）とが配置される。第２半導体基板８には、図３および図４に示した各部のうち、それ以外の各部が配置される。

このようにしたのは、フォトダイオード３１を可能な限り大きくするためである。本実施の形態では、画素３０が有する各部を、第２半導体基板８に可能な限り配置するようにしたので、フォトダイオード３１の面積を大きくすることができ、入射光の利用効率を高めることや飽和電子数の向上が期待できる。

図５は、撮像素子３を用いた撮像シーケンスを示すタイミングチャートである。撮像素子３は、多重露光と相関多重サンプリングとを選択的に実行することができる。まず、図５（ａ）を用いて、多重露光制御について説明する。

図５（ａ）は、画素３０ごとの多重露光を行う場合のタイミングチャートである。図５（ａ）の横軸は時間であり、右方向に向かって時間が進んでいる。図５（ａ）の「Ｄａｒｋ」と書かれた四角形は、Ａ／Ｄ変換部３０２が画素リセット信号のサンプリングを行うタイミングを示している。図５（ａ）の「Ｓｉｇ」と書かれた四角形は、Ａ／Ｄ変換部３０２が画素信号のサンプリングを行うタイミングを示している。図５（ａ）の「Ｏｕｔ」と書かれた四角形は、画素値保持部３０４が記憶するデジタル値（光電変換結果）を、信号線３４０を介して周辺回路に出力するタイミングを示している。図５（ａ）では、入射光量の多さで、画素３０を画素３０ａ～画素３０ｄの４つに分類して多重露光を行っている。

露光期間Ｔ１の開始時刻ｔ０に、フォトダイオード３１およびフローティングディフュージョンＦＤをリセットする動作は、全ての画素３０について同一である。その後、入射光量が極めて少ない画素３０ａでは、時刻ｔ３に、フローティングディフュージョンＦＤをリセットし、画素リセット信号のサンプリングを行う。時刻ｔ３は、露光期間Ｔ１の終了時刻ｔ４から、フローティングディフュージョンＦＤのリセットと画素リセット信号のサンプリングとに必要な時間を差し引いた時刻である。露光期間Ｔ１の終了時刻ｔ４に、時刻ｔ０～ｔ４にかけて生成された、フォトダイオード３１に蓄積されている電荷をフローティングディフュージョンＦＤに転送し、画素信号のサンプリングを行う。その後、時刻ｔ５に、画素値保持部３０４に光電変換結果を記憶する。

入射光量がやや少ない画素３０ｂでは、外部から指定された露光期間Ｔ１を期間Ｔ２と期間Ｔ３の２つの期間に等分して、上述の動作を２回行う。具体的には、時刻ｔ１と時刻ｔ３に、フローティングディフュージョンＦＤをリセットし、画素リセット信号のサンプリングを行う。時刻ｔ１は、期間Ｔ２の終了時刻ｔ２から、フローティングディフュージョンＦＤのリセットと画素リセット信号のサンプリングとに必要な時間を差し引いた時刻である。その後、時刻ｔ２に、フォトダイオード３１に蓄積されている電荷をフローティングディフュージョンＦＤに転送し、画素信号のサンプリングを行う。時刻３～ｔ５の動作は、画素３０ａの場合と同様である。

入射光量がやや多い画素３０ｃでは、外部から指定された露光期間Ｔ１を４等分して、上述の動作を４回行う。入射光量が極めて多い画素３０ｄでは、外部から指定された露光期間Ｔ１を８等分して、上述の動作を８回行う。

以上のように、多重露光制御によれば、入射光量が多い画素３０と入射光量が少ない画素３０とで露光時間を個別に変化させて撮像を行うことができる。通常の撮像ではフローティングディフュージョンＦＤが飽和してしまうほど入射光量が多い場合であっても、露光時間を細かく区切って繰り返し撮像を行うことで、ダイナミックレンジを拡大させることができる。

次に、図５（ｂ）を用いて、相関多重サンプリング制御について説明する。図５（ｂ）は、画素３０ごとに相関多重サンプリング制御を行う場合のタイミングチャートである。図５（ｂ）の横軸は時間であり、右方向に向かって時間が進んでいる。図５（ｂ）の「Ｄａｒｋ」と書かれた四角形は、Ａ／Ｄ変換部３０２が画素リセット信号のサンプリングを行うタイミングを示している。図５（ｂ）の「Ｓｉｇ」と書かれた四角形は、Ａ／Ｄ変換部３０２が画素信号のサンプリングを行うタイミングを示している。図５（ｂ）の「Ｏｕｔ」と書かれた四角形は、Ａ／Ｄ変換部３０２がサンプリング部３０３に向けてサンプリング結果を出力するタイミングを示している。図５（ｂ）では、入射光量の多さで、画素３０を画素３０ａ～画素３０ｄの４つに分類して相関多重サンプリングを行っている。

画素３０ａがもっとも露光時間が長く、画素３０ｄがもっとも露光時間が短い。相関多重サンプリング制御では、露光時間が長い画素３０ほど、早いタイミングでフローティングディフュージョンＦＤをリセットする。露光時間が長い画素３０ほど、フローティングディフュージョンＦＤをリセットしてから画素信号をサンプリングするまでに間が空くことになる。その期間に、画素リセット信号を繰り返しサンプリングする。

例えば図５（ｂ）では、画素３０ａがもっとも露光時間が長い。画素３０ａの露光時間Ｔ４の終了時刻ｔ６から、期間Ｔ５だけ前の時刻ｔ７に、フローティングディフュージョンＦＤをリセットする。その結果、時刻ｔ６までに、画素リセット信号が４回サンプリングされる。露光時間Ｔ４が終了した後、次の露光時間Ｔ６が終了するまでの間、今度は画素信号を繰り返しサンプリングする。

露光時間が長いということは、入射光量が少ないということであり、画素信号における増幅トランジスタＡＭＩ、選択トランジスタＳＥＬ、およびＡ／Ｄ変換部３０２のノイズの影響が大きいということである。つまり前述のノイズの影響が大きい画素３０ほど、画素リセット信号と画素信号とをより多い回数サンプリングすることになり、より高感度で撮像を行うことができるようになる。

撮像素子３は、画素３０の各々について、以上の動作を並列に実行する。すなわち、各々の画素３０は、フォトダイオード３１による光電変換から、画素値保持部３０４へのデジタル値の記憶までの動作を、並列して行う。画素値保持部３０４からの撮像結果の読み出しは、画素３０ごとに順次行われる。

以上のように、本実施の形態の撮像素子３は、画素毎に露光時間を制御することができる。画素毎に露光時間を制御するためには、転送トランジスタＴｘのオンオフのタイミングを画素毎に制御できなければならない。すなわち、転送トランジスタＴｘのゲートに供給する電圧（本実施の形態では電圧Ｖ１および電圧Ｖｎｅｇに基づく電圧Ｖｇ１および電圧Ｖｇ２）を画素毎に制御できなければならない。つまり、電圧Ｖｎｅｇを供給する第１電源部と、電圧Ｖ１を供給する第２電源部とを、画素毎に設けなければならない。第１半導体基板７が扱う電圧は、電圧Ｖｎｅｇや電圧Ｖ１と異なるため、第１電源部および第２電源部を画素３０内に設けようとすると、第１電源部および第２電源部は多大な面積を占めることになる。特に第１電源部は、基板電圧よりも低い電圧Ｖｎｅｇを扱うため、基板に対して順バイアスとならないように、トリプルウェル構造が必要となる。従って、第１電源部は特に広い面積を必要とする。その結果、画素３０に占めるフォトダイオード３１の面積が大幅に小さくなってしまう。つまり、フォトダイオード３１の開口率が大幅に低下してしまい、撮像素子の微細化が困難になる。本実施の形態では、第１電源部である電源部９４を全画素で共通の電源として画素の外部に設けることにより、第１半導体基板７のフォトダイオード３１近傍に第１電源部および第２電源部を個別に設けることなく（フォトダイオード３１の開口率を低下させることなく）、画素毎に露光時間を制御することができる。また、撮像素子を微細化することができる。

上述した実施の形態によれば、次の作用効果が得られる。
（１）撮像素子３は、負電圧を供給する電源部９４と、複数の画素３０とを備える。複数の画素３０の各々は、入射光を光電変換するフォトダイオード３１と、フォトダイオード３１により光電変換された電荷を蓄積するフローティングディフュージョンＦＤと、フォトダイオード３１により光電変換された電荷を転送信号に基づきフローティングディフュージョンＦＤに転送する転送トランジスタＴｘと、正電圧を供給する個別電源部３４１と、電源部９４により供給された負電圧および個別電源部３４１により供給された正電圧に基づき、接地電圧より低い第１の電圧および接地電圧より高い第２の電圧のいずれかを転送信号として転送トランジスタＴｘに供給する転送信号供給部３０７ａと、を有する。このようにしたので、各画素３０に負電圧を供給する電源を設けることなく、画素毎の並列読み出しを行うことができる。

（２）第１半導体基板７には、フォトダイオード３１と、転送トランジスタＴｘと、フローティングディフュージョンＦＤと、転送信号供給部３０７ａと、個別電源部３４１とが設けられる。第２半導体基板８には、Ａ／Ｄ変換部３０２とサンプリング部３０３とが設けられる。このように、負電源を扱う回路を第２半導体基板８に設け、第１半導体基板７に存在しないようにしたので、第１半導体基板７には負電源を扱うための拡散層等を設ける必要がなく、フォトダイオード３１の開口率を向上させることができる。

（３）転送信号供給部３０７ａには、接地電圧と正電圧とからなる転送制御信号が入力される。転送信号供給部３０７ａは、転送制御信号を負電圧と正電圧とからなる転送信号に変換して出力する。このようにしたので、負電圧を扱うための特別の回路素子を導入することなく、負電圧を含む転送信号を供給することができる。

（４）複数の画素３０の各々は、一端を電源部９４に、他端を転送トランジスタＴｘに接続した抵抗Ｒ１と、一端から転送信号が入力され、他端を転送トランジスタＴｘに接続した抵抗Ｒ２とを有する。このようにしたので、転送トランジスタＴｘに供給される電圧の大きさを抵抗Ｒ１と抵抗Ｒ２の抵抗値の組み合わせによる電位分割回路によって容易にコントロールすることができる。

（第２の実施の形態）
第２の実施の形態に係る撮像素子３は、第１の実施の形態に係る撮像素子３とは異なり、第２半導体基板８を備えておらず、１枚の半導体基板７０のみを備えている。以下、第２の実施の形態に係る撮像素子３について、第１の実施の形態に係る撮像素子３との差異を中心に説明する。なお、第１の実施の形態と同一の箇所については第１の実施の形態と同一の符号を付し、説明を省略する。

図６は、撮像素子３の断面図である。なお図６では、撮像素子３の全体のうち、一部の断面のみを示している。撮像素子３は、いわゆる裏面照射型の撮像素子である。撮像素子３は、紙面上方向からの入射光を光電変換する。

撮像素子３は複数の画素３０を有している。１つの画素３０は、図６に図示したマイクロレンズ７４およびカラーフィルタ７３を含む。画素３０にはこの他に、図４に図示したアナログ回路部３０１、Ａ／Ｄ変換部３０２、サンプリング部３０３、画素値保持部３０４、演算部３０５、個別画素制御部３０６、および画素駆動部３０７が含まれる。これらの領域は、領域７１０に設けられる。なお、符号７２０は、配線層である。

図７は、撮像素子３の構成を模式的に示すブロック図である。半導体基板７０には、二次元状に配列された複数の画素３０が設けられる。なお図７では、半導体基板７０に設けられた複数の画素３０のうち、３行３列の計９個の画素３０のみを図示している。

半導体基板７０は、各々の画素３０に第１電圧である電圧Ｖｎｅｇを供給する、第１電圧源である電源部９４を備える。電圧Ｖｎｅｇは、第１半導体基板７の基板電圧よりも低い電圧である。本実施の形態において、第１半導体基板７の基板電圧は接地電圧である。従って、電圧Ｖｎｅｇは、接地電圧よりも低い負電圧である。電源部９４は、各々の画素３０に対して個別に設けられるのではなく、複数の画素３０に対して共通に１つ設けられる。

複数の画素３０の各々は、所定の電圧Ｖ１を供給する個別電源部３４１を備える。個別電源部３４１は、画素３０ごとに設けられる。個別電源部３４１が供給する電圧Ｖ１は、第１半導体基板７の基板電圧よりも高い電圧である。本実施の形態において、第１半導体基板７の基板電圧は接地電圧である。従って、電圧Ｖ１は、接地電圧よりも高い正電圧である。

上述した実施の形態によれば、第１の実施の形態で説明した作用効果に加えて、更に次の作用効果が得られる。
（５）単一の半導体基板７０に、画素３０を構成する全ての部位を設けた。このようにしたので、撮像素子３の製造コストを低減することができる。また、複数の半導体基板を重ね合わせる工程を省略することができ、製造工程を簡略化することができる。

次のような変形も本発明の範囲内であり、変形例の一つ、もしくは複数を上述の実施形態と組み合わせることも可能である。

（変形例１）
電源部９４と複数の画素３０との間に、電源部９４と複数の画素３０との電気的接続をオンオフするスイッチを設けてもよい。このスイッチをオフすると、複数の画素３０から電源部９４に向かう電流が遮断される。このスイッチを設けることで、撮像動作を行わない場合には、電源部９４と転送信号供給部３０７ａとの間に電流が流れず、消費電力を低減することができる。なお、全ての画素３０に対して同一のタイミングで電源部９４との電気的接続をオンオフするのであれば、スイッチは電源部９４の手前に１つだけ設ければよい。また、電源部９４が上述のスイッチを内蔵するようにしてもよい。

（変形例２）
上述した各実施の形態において、抵抗Ｒ１の代わりにキャパシタやコイル等を配置してもよい。バッファ３４０から出力される信号は一定の周波数を持った信号であり、キャパシタやコイル等の任意のインピーダンスを組み合わせて電位分割回路を構成することができる。

（変形例３）
第１の実施の形態において、抵抗Ｒ１を、第１半導体基板７と第２半導体基板とを接続するシリコン貫通電極としてもよい。このようにすることで、抵抗Ｒ１の抵抗値を所望の値にすることが容易になる。

上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
上述した実施の形態および変形例は、以下のような撮像素子および電子カメラも含む。
（１）第１電圧を供給する第１電圧源と上記第１電圧が供給される複数の画素とを備える撮像素子であって、上記画素は、入射光を光電変換する光電変換部と、上記光電変換部により光電変換された電荷が転送されて蓄積される蓄積部と、上記光電変換部から上記電荷を上記蓄積部に転送する転送部と、第２電圧を供給する第２電圧源と、上記第１電圧源による上記第１電圧および上記第２電圧源による上記第２電圧のいずれかによる転送信号を上記転送部に供給する供給部と、を有する。
（２）（１）のような撮像素子において、上記供給部は、上記第１電圧源と上記転送部との間に配置される第１抵抗と、上記第２電圧源と上記転送部との間に配置される第２抵抗とを有する。
（３）（２）のような撮像素子において、上記撮像素子は、基板電圧が印加され、上記第１電圧源は、上記基板電圧より低い電圧を供給し、上記第２電圧源は、上記基板電圧より高い電圧を供給する。
（４）（３）のような撮像素子において、上記転送部は、上記光電変換部と上記蓄積部との間を電気的に導通させて上記光電変換部により生成された電荷を上記蓄積部に転送し、上記供給部は、上記光電変換部と上記蓄積部との間を電気的に導通または非導通にするための転送信号を上記転送部に供給する。
（５）（３）または（４）のような撮像素子において、上記複数の画素が設けられた第１半導体基板と、上記蓄積部に蓄積された電荷の量に基づくデジタル信号を出力するＡ／Ｄ変換部が、上記複数の画素ごとに設けられた第２半導体基板と、を備える。
（６）（５）のような撮像素子において、上記第１電圧源は、上記第２半導体基板に設けられ、上記第１抵抗は、上記第１半導体基板と上記第２半導体基板とを接続する電極を少なくとも含む。
（７）（３）～（５）のような撮像素子において、上記供給部は、上記第１電圧源と上記転送部との間に配置される容量を有する。
（８）（３）～（７）のような撮像素子において、複数の上記供給部のうちの一部の上記供給部は、第１の期間に上記光電変換部が生成した電荷を上記蓄積部に転送させ、他の一部の上記供給部は、上記第１の期間とは異なる長さの第２の期間に上記光電変換部が生成した電荷を上記蓄積部に転送させる。
（９）（３）～（８）のような撮像素子において、上記光電変換部は埋め込みフォトダイオードであり、上記転送部は、上記転送信号が上記第１電圧源により供給された電圧に基づく第１の電圧であるときには上記光電変換部により光電変換された電荷を上記蓄積部に転送し、上記転送信号が第１電圧源により供給された電圧に基づく第２の電圧であるときには上記光電変換部により光電変換された電荷を上記蓄積部に転送しない。
（１０）（３）～（９）のような撮像素子において、上記供給部には、上記基板電圧以上の第３の電圧と上記基板電圧以上で上記第３の電圧よりも高い第４の電圧とのいずれかが入力され、上記供給部は、上記第３の電圧が入力されたときには上記第１電圧である上記転送信号を出力し、上記第４の電圧が入力されたときには上記第２電圧である上記転送信号を供給する。
（１１）（１）～（１０）のような撮像素子において、上記複数の画素の各々は、上記供給部と上記第１電圧源との間を電気的に導通または非導通にする切替部を有する。
（１２）（１）～（１１）のような撮像素子を有する電子カメラ。

また、上述した実施の形態および変形例は、以下のような撮像素子も含む。
（１）負電圧を供給する負電圧電源部と、入射光を光電変換する光電変換部と、上記光電変換部により光電変換された電荷を蓄積する蓄積部と、上記光電変換部により光電変換された電荷を転送信号に基づき上記蓄積部に転送する転送部と、正電圧を供給する正電圧電源部と、上記負電圧電源部により供給された負電圧および上記正電圧電源部により供給された正電圧に基づき、接地電圧より低い第１の電圧および接地電圧より高い第２の電圧のいずれかを上記転送信号として上記転送部に供給する転送信号供給部と、をそれぞれ有する複数の画素と、を備える撮像素子。
（２）（１）のような撮像素子において、上記複数の画素が設けられた第１半導体基板と、上記蓄積部に蓄積された電荷の量に基づくデジタル信号を出力するＡ／Ｄ変換部が、上記複数の画素ごとに設けられた第２半導体基板と、を備える。
（３）（２）のような撮像素子において、上記転送信号供給部は、一端を上記負電圧電源部に、他端を上記転送部に接続した第１抵抗と、一端から上記転送信号が入力され、他端を上記転送部に接続した第２抵抗と、を有する。
（４）（３）のような撮像素子において、上記負電圧電源部は、上記第２半導体基板に設けられ、上記第１抵抗は、上記第１半導体基板と上記第２半導体基板とを接続する電極を少なくとも含む。
（５）（１）または（２）のような撮像素子において、上記転送信号供給部は、一端を上記負電圧電源部に、他端を上記転送部に接続した容量を有する。
（６）（１）～（５）のような撮像素子において、複数の上記転送信号供給部のうちの一部の上記転送信号供給部は、第１の期間に上記光電変換部が生成した電荷を上記蓄積部に転送させ、他の一部の上記転送信号供給部は、上記第１の期間とは異なる長さの第２の期間に上記光電変換部が生成した電荷を上記蓄積部に転送させる。
（７）（１）～（６）のような撮像素子において、上記光電変換部は埋め込みフォトダイオードであり、上記転送部は、上記転送信号が上記第１の電圧であるときには上記光電変換部により光電変換された電荷を上記蓄積部に転送し、上記転送信号が上記第２の電圧であるときには上記光電変換部により光電変換された電荷を上記蓄積部に転送しない。
（８）（１）～（７）のような撮像素子において、上記転送信号供給部には、接地電圧以上である第３の電圧と接地電圧以上であり上記第３の電圧よりも高い第４の電圧とのいずれかが駆動信号として入力され、上記転送信号供給部は、上記駆動信号が上記第３の電圧であるときには上記第１の電圧である上記転送信号を出力し、上記駆動信号が上記第４の電圧であるときには上記第２の電圧である上記転送信号を出力する。
（９）（１）～（８）のような撮像素子において、上記複数の画素の各々は、上記転送信号供給部と上記負電圧電源部との電気的接続をオンオフする切替部を有する。

次の優先権基礎出願の開示内容は引用文としてここに組み込まれる。
日本国特許出願２０１５年第１９５２８３号（２０１５年９月３０日出願）

３…撮像素子、７…第１半導体基板、８…第２半導体基板、３０…画素、３１…フォトダイオード、７０…半導体基板、３０１…アナログ回路部、３０２…Ａ／Ｄ変換部、３０３…サンプリング部、３０６…個別画素制御部、３０７…画素駆動部

Claims (14)

1. 光を光電変換して電荷を生成する光電変換部と、前記光電変換部で生成された電荷を蓄積する蓄積部と、前記光電変換部で生成された電荷を前記蓄積部に転送する転送部とを有する画素と、
   前記転送部を制御する信号を供給する供給部を制御し、前記画素毎に設けられる制御部と、
   を備える撮像素子。
2. 請求項１に記載の撮像素子において、
   一部の前記制御部と他の前記制御部とは、前記信号を前記転送部に供給するタイミングが異なる撮像素子。
3. 請求項１または２に記載の撮像素子において、
   一部の前記制御部は、第１の期間に前記光電変換部で生成された電荷を転送するよう前記転送部に前記信号を供給するよう前記供給部を制御し、他の前記制御部は、前記第１の期間と異なる第２の期間に前記光電変換部で生成された電荷を転送するよう前記転送部に前記信号を供給するよう前記供給部を制御する撮像素子。
4. 請求項１から３のいずれか一項に記載の撮像素子において、
   前記転送部は、前記光電変換部と前記蓄積部との間を電気的に導通させて前記光電変換部により生成された電荷を前記蓄積部に転送し、
   前記制御部は、前記光電変換部と前記蓄積部との間を電気的に導通させるための信号を前記転送部に供給するよう前記供給部を制御し、前記光電変換部と前記蓄積部との間を電気的に非導通にするための信号を前記転送部に供給するよう前記供給部を制御する撮像素子。
5. 請求項１から４のいずれか一項に記載の撮像素子において、
   前記制御部は、前記光電変換部と前記蓄積部との間を電気的に導通させるために、第１電圧および第２電圧に基づく信号を前記転送部に供給するよう前記供給部を制御し、前記光電変換部と前記蓄積部との間を電気的に非導通にさせるために、前記第１電圧および所定電圧に基づく信号を前記転送部に供給するよう前記供給部を制御する撮像素子。
6. 請求項５に記載の撮像素子において、
   前記第１電圧を供給する第１電圧源と、
   前記第２電圧を供給する第２電圧源と、
   を備える撮像素子。
7. 請求項６に記載の撮像素子において、
   前記第１電圧源は、前記所定電圧より低い電圧を前記第１電圧として供給し、
   前記第２電圧源は、前記所定電圧より高い電圧を前記第２電圧として供給する撮像素子。
8. 請求項６または７に記載の撮像素子において、
   前記第１電圧源と、前記第２電圧源または前記所定電圧との電気的な接続を切替可能な切替部を備える撮像素子。
9. 請求項８に記載の撮像素子において、
   前記制御部は、前記切替部による、前記第１電圧源と、前記第２電圧源または前記所定電圧との電気的な接続を制御する撮像素子。
10. 請求項６から９のいずれか一項に記載の撮像素子において、
    前記供給部は、前記第１電圧源と前記転送部との間に配置される第１抵抗と、前記第２電圧源と前記転送部との間に配置される第２抵抗とを有する撮像素子。
11. 請求項５から１０のいずれか一項に記載の撮像素子において、
    複数の前記画素が設けられた第１基板と、
    前記蓄積部に蓄積された電荷の量に基づくアナログ信号をデジタル信号に変換するＡ／Ｄ変換部が前記画素毎に設けられ、前記第１基板と積層される第２基板と、を備える撮像素子。
12. 請求項１１に記載の撮像素子において、
    前記供給部は、前記第２基板に設けられる撮像素子。
13. 請求項５から１２のいずれか一項に記載の撮像素子において、
    前記所定電圧は、接地電圧である撮像素子。
14. 請求項１から１３のいずれか一項に記載の撮像素子と、
    前記撮像素子から出力された信号に基づいて画像データを生成する生成部と、
    を備える電子カメラ。

Images