JP2023048328A - 積層電子部品 - Google Patents
積層電子部品 Download PDFInfo
- Publication number
- JP2023048328A JP2023048328A JP2021157584A JP2021157584A JP2023048328A JP 2023048328 A JP2023048328 A JP 2023048328A JP 2021157584 A JP2021157584 A JP 2021157584A JP 2021157584 A JP2021157584 A JP 2021157584A JP 2023048328 A JP2023048328 A JP 2023048328A
- Authority
- JP
- Japan
- Prior art keywords
- via wiring
- side electrode
- electronic component
- inductor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 44
- 238000003475 lamination Methods 0.000 claims abstract description 7
- 239000004020 conductor Substances 0.000 claims description 26
- 230000000149 penetrating effect Effects 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 52
- 238000012986 modification Methods 0.000 description 47
- 230000004048 modification Effects 0.000 description 47
- 230000007423 decrease Effects 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 229910001260 Pt alloy Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- NWXHSRDXUJENGJ-UHFFFAOYSA-N calcium;magnesium;dioxido(oxo)silane Chemical compound [Mg+2].[Ca+2].[O-][Si]([O-])=O.[O-][Si]([O-])=O NWXHSRDXUJENGJ-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 229910052637 diopside Inorganic materials 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/02—Fixed inductances of the signal type without magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/0026—Multilayer LC-filter
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Filters And Equalizers (AREA)
Abstract
【課題】検査を容易に行うことが可能な積層電子部品を提供する。【解決手段】積層電子部品は、複数の誘電体層11a~11iが積層方向に積層され、積層方向における両側に設けられた第1表面および第2表面を有する積層体10と、積層体10の側面に設けられた第1側面電極14cと、積層体内に設けられたインダクタL1、L2と、インダクタL1、L2と第1表面との間に設けられたキャパシタCと、インダクタL1、L2に接する第1誘電体層11bからキャパシタCの少なくとも一部より第1表面側に位置する第2誘電体層11hまでの誘電体層を貫通し、インダクタL1、L2の一端と第1側面電極14cとを導通するビア配線15a、15bと、インダクタL1、L2およびビア配線15a、15bを介し第1側面電極14cと導通し、積層体10の側面に設けられた第2側面電極14cとを備える。【選択図】図6
Description
本発明は、積層電子部品に関し、例えば複数の誘電体層が積層された積層体を有する積層電子部品に関する。
スマートホンや携帯電話等の無線通信端末には、不要な妨害波を除去するフィルタおよびダイプレクサ等のマルチプレクサが用いられている。フィルタおよびマルチプレクサとして、誘電体層を積層した積層体を用いることが知られている。積層体の側面に外部と電気的に接続するための側面電極を設けることが知られている(例えば特許文献1、2)。
側面電極を有する積層電子部品では、インダクタが形成された誘電体層の面においてインダクタを側面電極に接続することで、インダクタを側面電極に電気的に接続できる。インダクタが接続された側面電極間の導通を検査することでインダクタの検査を行うことができる。しかしながら、インダクタが設けられていない誘電体層の検査を行うことが難しい。
本発明は、上記課題に鑑みなされたものであり、検査を容易に行うことを目的とする。
本発明は、複数の誘電体層が積層方向に積層され、前記積層方向における両側に設けられた第1表面および第2表面を有する積層体と、前記積層体の側面に設けられた第1側面電極と、前記積層体内に設けられたインダクタと、前記インダクタと前記第1表面との間に設けられたキャパシタと、前記インダクタに接する第1誘電体層から前記キャパシタの少なくとも一部より前記第1表面側に位置する第2誘電体層までの誘電体層を貫通し、前記インダクタの一端と前記第1側面電極とを導通するビア配線と、前記インダクタおよび前記ビア配線を介し前記第1側面電極と導通し、前記積層体の側面に設けられた第2側面電極と、を備える積層電子部品である。
上記構成において、前記インダクタは前記キャパシタより前記第2表面側において前記第1側面電極と電気的に接続されていない構成とすることができる。
上記構成において、前記第1誘電体層から前記第2誘電体層までの誘電体層を貫通し、前記インダクタの他端と前記第2側面電極とを導通する別のビア配線を備える構成とすることができる。
上記構成において、前記キャパシタの少なくとも一部と前記第1表面との間において隣接する誘電体層の間に設けられ、前記ビア配線と前記第1側面電極とを接続する導電体パターンを備える構成とすることができる。
上記構成において、前記第1表面に設けられ、前記第1側面電極と接続された下面電極を備え、前記ビア配線は前記下面電極に接続される構成とすることができる。
上記構成において、前記第1側面電極と前記第2側面電極との間に電気的に接続されるビア配線以外に前記複数の誘電体層の少なくとも1つの誘電体層を貫通するビア配線の平面面積は前記第1側面電極と前記第2側面電極との間に電気的に接続されるビア配線の平面面積より大きい構成とすることができる。
上記構成において、前記キャパシタは、一端が前記第1側面電極と前記第2側面電極との間の経路に接続され、他端が前記積層体の表面に設けられたグランド電極に接続される構成とすることができる。
上記構成において、前記ビア配線の少なくとも一部は、前記第1側面電極の厚さ方向において前記第1側面電極と重ならない構成とすることができる。
上記構成において、前記ビア配線と前記第1側面電極との距離は50μm以上である構成とすることができる。
上記構成において、前記インダクタおよび前記キャパシタを含むローパスフィルタを備える構成とすることができる。
上記構成において、前記ローパスフィルタを含むマルチプレクサを備える構成とすることができる。
本発明によれば、検査を容易に行うことができる。
以下、図面を参照し本発明の実施例について説明する。
実施例1として、ローパスフィルタ(LPF)を有する積層電子部品を例に説明する。図1は、実施例1におけるLPFの回路図である。図1に示すように、入力端子Tinと出力端子Toutの間にLPF20が接続されている。LPF20は入力端子Tinに入力した高周波信号のうち遮断周波数より低い通過帯域の信号を出力端子Toutに通過させ、遮断周波数より高い周波数帯域の信号を抑圧する。LPF20は、インダクタL1、L2およびキャパシタC1~C5を備えている。
入力端子Tinと出力端子Toutとの間にインダクタL1およびL2が直列接続されている。入力端子Tinと出力端子Toutとの間の経路にノードN1~N3が設けられている。入力端子TinとインダクタL1との間のノードN1にキャパシタC1がシャント接続されている。インダクタL1とL2との間のノードN2にキャパシタC3がシャント接続されている。インダクタL2と出力端子Toutとの間のノードN3にキャパシタC5がシャント接続されている。キャパシタC1、C3およびC5の一端は、ノードN1~N3にそれぞれ接続され、他端はグランド端子Tgに接続されている。キャパシタC2はノードN1とN2との間においてインダクタL1に並列接続されている。キャパシタC4はノードN2とN3との間においてインダクタL2に並列接続されている。LPF20においては、入力端子Tinと出力端子Toutとの間は導通(すなわち直流的に接続)されている。
インダクタL1およびL2のインダクタンス並びにキャパシタC1~C5のキャパシタンスの例を表1に示す。
なお、インダクタおよびキャパシタの個数および素子値(すなわちインダクタンスおよびキャパシタンス)は適宜設定できる。
図2(a)および図2(b)は、実施例1に係る積層電子部品の斜視図および断面図である。積層体10の積層方向をZ方向、長手方向をX方向、短手方向をY方向とする。図2(a)に示すように、積層体10のZ方向における両側の表面は上面10a(+Z側の面)および下面10b(-Z側の面)である。積層電子部品100では、積層体10のY方向における両側の表面は側面10c(+Y側の面)および側面10d(-Y側の面)である。側面10cおよび10dに外部電極14が設けられている。外部電極14は外部回路または外部装置と電気的に接続するための電極である。外部電極14は例えばはんだ等の導電性接合部材により外部の電極と接合される。外部電極14は、入力端子Tin、出力端子Toutおよびグランド端子Tgとして機能する。外部電極14は、上面10aに設けられた上面電極14a、下面10bに設けられた下面電極14b、並びに側面10cおよび10dに設けられた側面電極14cを備えている。外部電極14は、上面電極14aおよび下面電極14bを備えず、側面電極14cのみを備えていてもよい。側面電極14cを設けることで、実装基板に積層電子部品100を実装したときに、外部電極14と実装基板とのはんだ等の接合材による接合状態を上方から観察することができる。
図2(b)に示すように、積層体10は、Z方向に積層された複数の誘電体層11a~11iを備えている。誘電体層11a~11iの上面にはそれぞれ導電体パターン12a~12iが設けられている。なお、図2(b)では、導電体パターン12b、12gおよび12hを図示している。誘電体層11b~11hを貫通するビア配線13b~13hが設けられている。ビア配線15aおよび15bは、Z方向につながるビア配線13b~13hを各々備えている。誘電体層11a~11dの領域はインダクタL1およびL2が形成されるインダクタ形成領域18aである。誘電体層11e~11iの領域はキャパシタC1~C5が形成されるキャパシタ形成領域18bである。積層電子部品100が実装基板上に実装されたときに、インダクタL1およびL2が実装基板に近いと、実装基板内の導電体パターンによりインダクタL1およびL2に渦電流損が生じ、Q値が低下してしまう。そこで、インダクタ形成領域18aは積層体10の上面10a側に設けられ、キャパシタ形成領域18bはインダクタ形成領域18aと積層体10の下面10bとの間に設けられる。これにより、インダクタL1およびL2と実装基板との距離が長くなり、インダクタL1およびL2のQ値の低下を抑制できる。
図3(a)から図4(d)は、実施例1に係る積層電子部品の積層体内の各誘電体層を示す平面図である。図3(a)から図4(c)は、それぞれ誘電体層11aから11iの平面図である。図4(d)は、誘電体層11iの下面を上から透視した平面図である。図4(c)では、ビア配線13hを破線で図示している。図2(b)は、図3(a)から図4(d)のA-A断面に相当する。
図3(a)に示すように、誘電体層11aの上面10aには方向識別マークを含む導電体パターン12aと上面電極14aが設けられている。図3(b)に示すように、誘電体層11bの上面には、パターンL1aおよびL2aを含む導電体パターン12bが設けられている。パターンL1aの一端およびL2aの一端は、ビア配線15aおよび15bの一部となるビア配線13bに接続されている。
図3(c)に示すように、誘電体層11cの上面には、パターンL1bおよびL2bを含む導電体パターン12cが設けられている。図3(d)に示すように、誘電体層11dの上面には、パターンL1cおよびL2cを含む導電体パターン12dが設けられている。パターンL1a~L1cはビア配線13bおよび13cにより電気的に接続されインダクタL1を形成する。パターンL2a~L2cはビア配線13bおよび13cにより電気的に接続されインダクタL2を形成する。
図3(e)に示すように、誘電体層11eの上面には、パターンC2aおよびC4aを含む導電体パターン12eが設けられている。図3(f)に示すように、誘電体層11fの上面には、パターンC2bおよびC4bを含む導電体パターン12fが設けられている。誘電体層11eを挟むパターンC2aとC2bとはキャパシタC2を形成する。誘電体層11eを挟むパターンC4aとC4bとはキャパシタC4を形成する。
図4(a)に示すように、誘電体層11gの上面にはパターンC1a、C3aおよびC5aを含む導電体パターン12gが設けられている。図4(b)に示すように、誘電体層11hの上面には、パターンGを含む導電体パターン12hが設けられている。誘電体層11hの上面において、パターンGはグランド端子Tgを形成する側面電極14cに接続されている。パターンGはパターンC1b、C3bおよびC5bを含む。誘電体層11gを挟むパターンC1aとC1bとはキャパシタC1を形成する。誘電体層11gを挟むパターンC3aとC3bとはキャパシタC3を形成する。誘電体層11gを挟むパターンC5aとC5bとはキャパシタC5を形成する。
図4(c)に示すように、誘電体層11iの上面にはパターン16aおよび16bを含む導電体パターン12iが設けられている。誘電体層11iの上面においてパターン16aは入力端子Tinを形成する側面電極14cに接続されている。これにより、パターン16aはビア配線15aと入力端子Tinとを電気的に接続する。誘電体層11gの上面においてパターン16bは出力端子Toutを形成する側面電極14cに接続されている。これにより、パターン16bはビア配線15bと出力端子Toutとを電気的に接続する。図4(d)に示すように、誘電体層11iの下面10bには下面電極14bが設けられている。以上のように、誘電体層11bの上面に設けられたパターンL1aの一端は、ビア配線15aおよびパターン16aを介し入力端子Tinに電気的に接続される。誘電体層11bの上面に設けられたパターンL2aの一端は、ビア配線15bおよびパターン16bを介し出力端子Toutに電気的に接続される。
誘電体層11a~11iは、セラミックス材料からなり、主成分として例えばSi、CaおよびMgの酸化物(例えばディオプサイド結晶であるCaMgSi2O6)を含む。誘電体層11a~11iの主成分は、Si、Caおよび/またはMg以外の酸化物でもよい。さらに、誘電体層11aから11iは、絶縁体材料としてTi、ZrおよびAlの少なくとも1つの酸化物を含んでもよい。
導電体パターン12a~12i、ビア配線13b~13iおよび外部電極14は、例えばAg、Pd、Pt、Cu、Ni、Au、Au-Pd合金またはAg-Pt合金を主成分とする非磁性金属層である。外部電極14は、上記金属材料に加えTiO2、ZrO2またはAl2O3等の非伝導性材料を含んでもよい。
積層体10は、例えば以下のようにして製造される。誘電体層11a~11iは例えばドクターブレード法を用い作製する。誘電体層11b~11iを貫通するビア配線13bから13iを形成する。例えば誘電体層11a~11iを貫通するビアホールをレーザ光照射により形成する。スキージ法等を用いビアホール内にビア配線13b~13iを形成する。誘電体層11a~11iの表面に導電体パターン12a~12iを形成する。導電体パターン12a~12iは例えばスクリーン印刷法または転写法を用い形成する。誘電体層11a~11iを積層して積層体10を形成する。誘電体層11a~11iの積層には例えば熱加圧または接着剤を用いる。積層体10を例えば700℃以上で焼成する。これにより、誘電体層11aから11iが焼結体となる。積層体10の側面に側面電極14cを形成する。
図5(a)および図5(b)は、比較例1に係る積層電子部品の断面模式図である。図5(a)に示すように、比較例1では、インダクタL1およびL2はインダクタ形成領域18a内の導電体パターン12bにより形成されている。インダクタL1の一端はインダクタ形成領域18aにおいて入力端子Tinに接続され、インダクタL2の一端はインダクタ形成領域18aにおいて出力端子Toutに接続される。キャパシタCは、キャパシタ形成領域18b内の誘電体層11eを挟むパターンCaおよびCbにより形成されている。パターンCaはビア配線13b~13dを介しインダクタL1の他端およびインダクタL2の他端に電気的に接続される。パターンCbはビア配線13f~13gを介しグランドパターンGに電気的に接続される。これにより、インダクタL1およびL2は入力端子Tinと出力端子Toutとの間に直列接続され、キャパシタCはシャント接続される。
図5(b)に示すように、積層体10を形成するときに、誘電体層11a~11iの位置がずれることがある。例えば誘電体層11gが+X方向にずれている。これにより、破線50のように、ビア配線13fと13gと位置がずれ、ビア配線13fと13gとが断線する。またはビア配線13fと13gとの接触抵抗が高くなってしまう。しかし、入力端子Tinと出力端子Toutとの間の導通を検査してもインダクタ形成領域18aより下の誘電体層11c~11iの位置ずれについては検査できない。また、入力端子Tinまたは出力端子Toutとグランド端子Tgとの間の導通検査は、キャパシタCのため実施できない。
図6(a)および図6(b)は、実施例1に係る積層電子部品の断面模式図である。図6(a)に示すように、実施例1では、インダクタL1の一端はビア配線15aおよびパターン16aを介し入力端子Tinに電気的に接続され、インダクタL2の一端はビア配線15bおよびパターン16bを介し出力端子Toutに電気的に接続されている。このように、インダクタL1およびL2はインダクタ形成領域18aにおいて入力端子Tinおよび出力端子Toutに接続されていない。インダクタL1およびL2はキャパシタ形成領域18bより下のパターン16aおよび16bを介し入力端子Tinおよび出力端子Toutに電気的に接続されている。
図6(b)に示すように、誘電体層11gが+X方向にずれると、破線50aおよび50bのように、ビア配線15aおよび15bを形成するビア配線13gが+X方向にずれる。入力端子Tinと出力端子Toutとの間の導通を検査すると、入力端子Tinと出力端子Toutとの間が断線または抵抗が高くなる。これにより、インダクタ形成領域18aおよびキャパシタ形成領域18bにおける誘電体層11b~11hの位置ずれを検査できる。また、ビア配線13b~13hの不良を検査できる。導通検査としては、入力端子Tinと出力端子Toutとの間の導通を直流電流を用い検査してもよいし、交流電流を用いて検査してもよい。
[実施例1の変形例1]
図7(a)から図7(c)は、実施例1の変形例1に係る積層電子部品の積層体内の各誘電体層を示す平面図である。誘電体層11a~11gは実施例1の図3(a)~図4(a)と同じである。図7(a)および図7(b)は、それぞれ誘電体層11hおよび11iの平面図である。図7(c)は、誘電体層11iの下面を上から透視した平面図である。図7(c)では、ビア配線13iを破線で図示している。
図7(a)から図7(c)は、実施例1の変形例1に係る積層電子部品の積層体内の各誘電体層を示す平面図である。誘電体層11a~11gは実施例1の図3(a)~図4(a)と同じである。図7(a)および図7(b)は、それぞれ誘電体層11hおよび11iの平面図である。図7(c)は、誘電体層11iの下面を上から透視した平面図である。図7(c)では、ビア配線13iを破線で図示している。
図7(a)に示すように、誘電体層11h上の導電体パターン12hおよびビア配線13hの構成は図4(b)と同じである。図7(b)に示すように、誘電体層11i上に導電体パターン12iは設けられていない。誘電体層11iを貫通するビア配線13iが設けられている。ビア配線15aおよび15bは、各々ビア配線13b~13iがつながって形成されている。
図7(c)に示すように、誘電体層11iの下面10bに設けられた下面電極14bは、パターン17aおよび17bを含む。ビア配線15aはパターン17aを介し入力端子Tinに電気的に接続される。ビア配線15bはパターン17bを介し出力端子Toutに電気的に接続される。その他の構成は実施例1と同じであり説明を省略する。実施例1の変形例1では、誘電体層11b~11hに加え誘電体層11iの導通検査を行うことができる。
[実施例1の変形例2]
図8(a)から図8(c)は、実施例1の変形例2に係る積層電子部品の積層体内の各誘電体層を示す平面図である。誘電体層11a~11gは実施例1の図3(a)~図4(a)と同じである。図8(a)および図8(b)は、それぞれ誘電体層11hおよび11iの図示する平面図である。図8(c)は、誘電体層11iの下面を上から透視した平面図である。図8(c)では、ビア配線13iを破線で図示している。
図8(a)から図8(c)は、実施例1の変形例2に係る積層電子部品の積層体内の各誘電体層を示す平面図である。誘電体層11a~11gは実施例1の図3(a)~図4(a)と同じである。図8(a)および図8(b)は、それぞれ誘電体層11hおよび11iの図示する平面図である。図8(c)は、誘電体層11iの下面を上から透視した平面図である。図8(c)では、ビア配線13iを破線で図示している。
図8(a)に示すように、誘電体層11h上の導電体パターン12hおよびビア配線13hの構成は図4(b)と同じである。図8(b)に示すように、誘電体層11i上にパターン16aおよび16bを含む導電体パターン12iが設けられている。ビア配線15aおよび15bはパターン16aおよび16bにそれぞれ接続されている。パターン16aおよび16bは入力端子Tinおよび出力端子Toutにそれぞれ接続されている。
図8(c)に示すように、ビア配線15aおよび15bはパターン17aおよび17bにそれぞれ接続されている。パターン17aおよび17bは入力端子Tinおよび出力端子Toutにそれぞれ接続されている。その他の構成は実施例1と同じであり説明を省略する。実施例1の変形例2では、ビア配線15aと入力端子Tinとの間にパターン16aと17aとが並列接続され、ビア配線15bと出力端子Toutとの間にパターン16bと17bとが並列接続される。これにより、ビア配線15aと入力端子Tinとの間の寄生インダクタンスを小さくでき、ビア配線15bと出力端子Toutとの間の寄生インダクタンスを小さくできる。
[実施例1の変形例3]
図9(a)から図10(d)は、実施例1の変形例3に係る積層電子部品の積層体内の各誘電体層を示す平面図である。図9(a)から図10(d)は、それぞれ誘電体層11aから11iの平面図である。図10(d)は、誘電体層11iの下面を上から透視した平面図である。図10(d)では、ビア配線13iを破線で図示している。
図9(a)から図10(d)は、実施例1の変形例3に係る積層電子部品の積層体内の各誘電体層を示す平面図である。図9(a)から図10(d)は、それぞれ誘電体層11aから11iの平面図である。図10(d)は、誘電体層11iの下面を上から透視した平面図である。図10(d)では、ビア配線13iを破線で図示している。
図9(a)に示すように、誘電体層11aは実施例1の図3(a)と同じである。図9(b)に示すように、ビア配線15aが設けられておらず、パターンL1aの一端は入力端子Tinに接続されている。図9(c)から図9(e)に示すように、ビア配線15aが設けられていない以外は実施例1の図3(c)および図3(e)と同じである。図9(f)に示すように、ビア配線15aが設けられておらず、誘電体層11fの上面においてパターンC2bは入力端子Tinに接続されている。図10(a)に示すように、ビア配線15aが設けられておらず、誘電体層11gの上面においてパターンC1aは入力端子Tinに接続されている。図10(b)および図10(c)に示すように、ビア配線15aが設けられていない以外は実施例1の変形例1の図7(b)および図7(c)と同じである。図10(d)に示すように、ビア配線15bはパターン17bに接続され、パターン17bは出力端子Toutに接続されている。その他の構成は実施例1の変形例1と同じであり説明を省略する。実施例1の変形例3のように、ビア配線15aおよび15bのいずれか一方は設けられていなくてもよい。
[実施例1の変形例4]
図11(a)から図11(c)は、実施例1の変形例4に係る積層電子部品の積層体内の各誘電体層を示す平面図である。図11(a)から図11(c)は、それぞれ誘電体層11d~11fの平面図である。誘電体層11a~11cおよび11g~11iは実施例1または実施例1の変形例1と同じである。
図11(a)から図11(c)は、実施例1の変形例4に係る積層電子部品の積層体内の各誘電体層を示す平面図である。図11(a)から図11(c)は、それぞれ誘電体層11d~11fの平面図である。誘電体層11a~11cおよび11g~11iは実施例1または実施例1の変形例1と同じである。
図11(a)に示すように、パターンL1cとL2cの間に電気的に接続するビア配線13d1の幅W3aはビア配線15aおよび15b内のビア配線13dの幅W3より大きい。図11(b)に示すように、パターンC2aとC4aの間に設けられるビア配線13e1の幅W3aはビア配線15aおよび15b内のビア配線13eの幅W3より大きい。図11(c)に示すように、ビア配線13e1に接続するビア配線13f1の幅W3aはビア配線15aおよび15b内のビア配線13fの幅W3より大きい。その他の構成は実施例1または実施例1の変形例1と同じであり説明を省略する。
入力端子Tinと出力端子Toutとの間の導通を検査することで、誘電体層11b~11iの位置合わせ不良を検出できる。また、位置合わせ不良以外の原因によるビア配線15aおよび15bの導通不良を検査することができる。しかし、ビア配線15aおよび15b以外のビア配線13d1~13f1における位置合わせ不良以外の原因による導通不良を検査することは難しい。そこで、ビア配線15aおよび15b以外のビア配線13d1~13f1の幅W3aをビア配線15aおよび15bの幅W3より大きくする。これにより、ビア配線13d1~13f1は、断線または高抵抗化しにくくなる。よって、ビア配線13d1~13f1における位置合わせ不良以外の原因による導通不良を検査できなくても、ビア配線13d1~13f1が不良となることを抑制できる。
実施例1およびその変形例1~4によれば、積層体10の側面10cに入力端子Tinに相当する側面電極14c(第2側面電極)と出力端子Toutに相当する側面電極14c(第1側面電極)が設けられている。積層体10内にインダクタL1およびL2が設けられている。インダクタL1およびL2と下面10b(第1表面)との間にキャパシタC1~C5が設けられている。ビア配線15bは、誘電体層11bから11h(または11i)までの間の誘電体層11b~11h(または11i)を貫通し、インダクタL2の一端と出力端子Toutとを導通する。ここで、誘電体層11b(第1誘電体層)は、インダクタL1およびL2に接する。誘電体層11h(または11i)(第2誘電体層)は、キャパシタC1~C5の少なくとも一部より下面10b側に位置する。入力端子Tinと出力端子ToutとはインダクタL2およびビア配線15bを介し導通している。これにより、図6(b)のように、入力端子Tinと出力端子Toutとの間の導通を検査することで、誘電体層11b~11hの不良を検査できる。
インダクタL2はキャパシタC1~C5より上面10a(第2表面)側において出力端子Toutと電気的に接続されていない。これにより、入力端子Tinと出力端子Toutとの間の導通を検査することで、誘電体層11b~11hの不良を検査できる。
実施例1およびその変形例1のように、別のビア配線15aは、誘電体層11b~11h(または11b~11i)を貫通し、インダクタL1の他端と入力端子Tinとを導通する。これにより、実施例1の変形例2のようにビア配線15aが設けられていない場合に比べ、複数のビア配線15aおよび15bにおける導通を検査できるため、誘電体層11b~11hの不良を精度よく検査できる。
実施例1の変形例4の図11(a)~図11(c)のように、入力端子Tinと出力端子Toutとの間に電気的に接続されるビア配線15aおよび15b以外に少なくとも1つの誘電体層11d~11fを貫通するビア配線13d1~13f1の平面面積はビア配線15aおよび15bの平面面積より大きい。これにより、誘電体層11b~11hの位置合わせ不良以外の導通不良を検査できないビア配線13d1~13f1の不良を抑制できる。ビア配線13d1~13f1の平面面積はビア配線15aおよび15bの平面面積の1.5倍以上が好ましく、2倍以上がより好ましい。
実施例1の図4(c)のように、キャパシタC1~C5の少なくとも一部と下面10bとの間において隣接する誘電体層11hおよび11iの間に設けられ、ビア配線15bと出力端子Toutとを電気的に接続するパターン16bを備える。これにより、ビア配線15bと出力端子Toutとを電気的に接続できる。実施例1の変形例1のように、下面電極14bを設けなくてもよい。
実施例1の変形例1の図7(c)のように、下面電極14bは下面10bに設けられ、側面電極14cに接続されている。ビア配線15bは下面電極14bのパターン17bに接続される。これにより、ビア配線15bと出力端子Toutとを電気的に接続できる。
キャパシタC1、C3およびC5は、一端が入力端子Tinと出力端子Toutとの経路に接続され、他端が積層体10の表面に設けられたグランド端子Tg(グランド電極)に接続される。キャパシタC1、C3およびC5をシャント接続することで、インダクタL1およびL2とキャパシタC1~C5を含むLPF20を形成できる。
実施例1およびその変形例では、第1側面電極および第2側面電極が出力端子Toutおよび入力端子Tinの例を説明したが側面電極は出力端子Toutおよび入力端子Tin以外の端子でもよい。第1側面電極および第2側面電極が同じ側面10cに設けられている例を説明したが、第1側面電極は側面10cに設けられ、第2側面電極は側面10dに設けられていてもよい。LPF20の遮断周波数は例えば0.5GHz~5GHzである。積層電子部品がLPF20を含む例を説明したが、積層電子部品はローパスフィルタ以外でもよい。また、積層電子部品はローパスフィルタ以外のフィルタを含んでもよい。
[シミュレーション]
インダクタのQ値を電磁界解析シミュレーションした。図12は、シミュレーションした構造の斜視図である。図13(a)は、ビア配線15b付近の側面図、図13(b)は、ビア配線15b付近の平面図である。図12~図13(b)に示すように、積層体10内にパターンLaとLbとからなるインダクタLが設けられている。積層体10の上面10aから側面10cを通り下面10bにかけて外部電極14が設けられている。外部電極14は上面10aに設けられた上面電極14aと下面10bに設けられた下面電極14bと側面10cに設けられた側面電極14cを備えている。インダクタLの一端はビア配線15bを介し下面電極14bに電気的に接続されている。インダクタLの他端はビア配線15aに接続されている。
インダクタのQ値を電磁界解析シミュレーションした。図12は、シミュレーションした構造の斜視図である。図13(a)は、ビア配線15b付近の側面図、図13(b)は、ビア配線15b付近の平面図である。図12~図13(b)に示すように、積層体10内にパターンLaとLbとからなるインダクタLが設けられている。積層体10の上面10aから側面10cを通り下面10bにかけて外部電極14が設けられている。外部電極14は上面10aに設けられた上面電極14aと下面10bに設けられた下面電極14bと側面10cに設けられた側面電極14cを備えている。インダクタLの一端はビア配線15bを介し下面電極14bに電気的に接続されている。インダクタLの他端はビア配線15aに接続されている。
シミュレーション条件は以下である。
積層体10
幅Wx1:2.5mm
幅Wy1:2.0mm
厚さT1:0.6mm
比誘電率:10
インダクタL
内径Wx2:700μm
内径Wy2:600μm
幅W2:60μm
厚さT2:10μm
Q値をシミュレーションした周波数:3.3GHz
外部電極14の幅W1:400μm
ビア配線15bの幅:50μm
側面電極14cのX方向の中心とビア配線15bのX方向の中心はほぼ一致する。側面10cとビア配線15aとの距離をD1、上面電極14aのY方向の幅をD2、上面10aとインダクタLとの距離D3とした。
積層体10
幅Wx1:2.5mm
幅Wy1:2.0mm
厚さT1:0.6mm
比誘電率:10
インダクタL
内径Wx2:700μm
内径Wy2:600μm
幅W2:60μm
厚さT2:10μm
Q値をシミュレーションした周波数:3.3GHz
外部電極14の幅W1:400μm
ビア配線15bの幅:50μm
側面電極14cのX方向の中心とビア配線15bのX方向の中心はほぼ一致する。側面10cとビア配線15aとの距離をD1、上面電極14aのY方向の幅をD2、上面10aとインダクタLとの距離D3とした。
図14(a)から図14(c)は、シミュレーションにおけるそれぞれD1からD3に対するインダクタのQ値を示す図である。ドットはシミュレーションした値である。図14(a)の直線はドットの近似直線である。図14(a)では、D2を0mm(すなわち上面電極14aを設けない)、D3を0.035mmに固定し、D1を変化させ、インダクタLのQ値をシミュレーションした。サンプルAは側面10cに側面電極14cを設けたサンプルであり、サンプルBは側面10cに側面電極14cを設けず、下面10bのみに下面電極14bを設けたサンプルである。サンプルBでは、D1が短くなるとQ値が向上する。これは、D1を短くすると、ビア配線15bとインダクタLの周巻部との距離が長くなるためである。サンプルAでは、D1が0.05mm以上では、D1が短くなるとQ値が向上する。これは、サンプルBと同様である。D1が0.05mm以下では、D1が短くなるとQ値が低下する。これは、ビア配線15bが側面電極14cに近づくためと考えられる。このように、ビア配線15bと側面電極14cとの距離D1は50μm以上が好ましい。製造誤差を考慮すると、D1は75μm以上がより好ましく、100μm以上がさらに好ましい。
図14(b)では、D1を0.1mm、D3を0.035mmに固定し、D2を変化させ、インダクタLのQ値をシミュレーションした。D2が0.1mm以下ではQ値はほぼ一定である。D2が0.1mm以上ではQ値が低下し、Q値のばらつきが大きくなる。D2が0.1mm以上では、平面視において上面電極14aとインダクタLおよびビア配線15bとが重なる。これにより、Q値が低下したと考えられ。平面視において上面電極14aとインダクタLおよびビア配線15bとは重ならないことが好ましい。
図14(c)では、D1を0.1mm、D2を0.2mmに固定し、D3を変化させ、インダクタLのQ値をシミュレーションした。D3が0.05mm以上ではQ値はほぼ一定である。D3が0.05mm以下ではD3が短くなるとQ値が低下する。これは、インダクタLが上面電極14aに近づくためである。
以上のように、平面視において上面電極14aはインダクタLおよびビア配線15bと重ならないことが好ましい。上面電極14aがインダクタLおよびビア配線15bと重なる場合には、インダクタLと上面電極14aとの距離D3を50μm以上とすることが好ましい。製造誤差を考慮すると、D3は75μm以上がより好ましく、100μm以上がさらに好ましい。
[実施例1の変形例5]
図15(a)から図16(d)は、実施例1の変形例5に係る積層電子部品の積層体内の各誘電体層を示す平面図である。図15(a)から図16(c)は、それぞれ誘電体層11aから11iの平面図である。図16(d)は、誘電体層11iの下面を上から透視した平面図である。図16(d)では、ビア配線13iを破線で図示している。
図15(a)から図16(d)は、実施例1の変形例5に係る積層電子部品の積層体内の各誘電体層を示す平面図である。図15(a)から図16(c)は、それぞれ誘電体層11aから11iの平面図である。図16(d)は、誘電体層11iの下面を上から透視した平面図である。図16(d)では、ビア配線13iを破線で図示している。
図15(a)に示すように、誘電体層11aは実施例1の図3(a)と同じである。図15(b)に示すように、ビア配線15aは、X方向における入力端子Tinとグランド端子Tgとの間に設けられ、ビア配線15bは、X方向における出力端子Toutとグランド端子Tgとの間に設けられている。その他は図3(b)と同じである。図15(c)~図16(b)では、ビア配線15aおよび15bの位置に応じ導電体パターン12c~12hの形状が図3(c)~図4(b)と異なっている。図16(c)に示すように、ビア配線15aおよび15bの位置が図7(b)と異なっている。図16(d)に示すように、パターン17aは入力端子Tinより+X側に延伸しビア配線15aに接続されている。パターン17bは出力端子Toutより-X側に延伸しビア配線15bに接続されている。その他の構成は実施例1の変形例1と同じであり説明を省略する。
シミュレーションのように、ビア配線15aおよび15bと入力端子Tinおよび出力端子Toutとの距離D3は長い方がインダクタのQ値が向上する。しかし、D3が長くなると積層電子部品が大型化する。そこで、実施例1の変形例5では、Y方向(側面電極の厚さ方向)からみてビア配線15aおよび15bが入力端子Tinおよび出力端子Toutと重ならないようにする。これにより、図16(c)に示すように、ビア配線15aおよび15bと側面10cとの距離D3を短くしても、ビア配線15aおよび15bと入力端子Tinおよび出力端子Toutとのそれぞれの距離D4を例えば50μm以上に長くできる。よって、積層電子部品を小型化できかつインダクタL1およびL2のQ値を向上できる。ビア配線15aおよび15bがグランド端子Tgに近づくと、渦電流損によりQ値が低下する。ビア配線15aおよび15bがグランド端子Tgに近づくことによるQ値の低下は、ビア配線15aおよび15bが入力端子Tinおよび出力端子Toutに近づくことによるQ値の低下より大きい。よって、距離D4は、ビア配線15aおよび15bとグランド端子Tgとの距離D5より短くすることが好ましい。距離D4は距離D5の1/2以下が好ましい。
[実施例1の変形例6]
図17(a)から図17(c)は、実施例1の変形例6に係る積層電子部品の積層体内の各誘電体層を示す平面図である。誘電体層11a~11gは実施例1の変形例5の図15(a)~図16(a)と同じである。図17(a)および図17(b)は、それぞれ誘電体層11hおよび11iの平面図である。図17(c)は、誘電体層11iの下面を上から透視した平面図である。図17(b)では、ビア配線13hを破線で図示している。
図17(a)から図17(c)は、実施例1の変形例6に係る積層電子部品の積層体内の各誘電体層を示す平面図である。誘電体層11a~11gは実施例1の変形例5の図15(a)~図16(a)と同じである。図17(a)および図17(b)は、それぞれ誘電体層11hおよび11iの平面図である。図17(c)は、誘電体層11iの下面を上から透視した平面図である。図17(b)では、ビア配線13hを破線で図示している。
図17(a)に示すように、誘電体層11h上の導電体パターン12hおよびビア配線13hの構成は図16(b)と同じである。図17(b)に示すように、誘電体層11i上にパターン16aおよび16bを含む導電体パターン12iが設けられている。パターン16aは入力端子Tinより+X側に延伸しビア配線15aに接続されている。パターン16bは出力端子Toutより-X側に延伸しビア配線15bに接続されている。図17(c)に示すように、誘電体層11iを貫通するビア配線13iは設けられていない。その他の構成は実施例1の変形例5と同じであり、説明を省略する。実施例1の変形例6のように、ビア配線15aおよび15bは誘電体層11iに設けられていなくてもよい。
[実施例1の変形例7]
図18(a)から図18(c)は、実施例1の変形例7に係る積層電子部品の積層体内の各誘電体層を示す平面図である。誘電体層11a~11gは実施例1の変形例5の図15(a)~図16(a)と同じである。図18(a)および図18(b)は、それぞれ誘電体層11hおよび11iの平面図である。図18(c)は、誘電体層11iの下面を上から透視した平面図である。図18(b)および図18(c)では、それぞれビア配線13hおよびビア配線13iを破線で図示している。
図18(a)から図18(c)は、実施例1の変形例7に係る積層電子部品の積層体内の各誘電体層を示す平面図である。誘電体層11a~11gは実施例1の変形例5の図15(a)~図16(a)と同じである。図18(a)および図18(b)は、それぞれ誘電体層11hおよび11iの平面図である。図18(c)は、誘電体層11iの下面を上から透視した平面図である。図18(b)および図18(c)では、それぞれビア配線13hおよびビア配線13iを破線で図示している。
図18(a)に示すように、誘電体層11h上の導電体パターン12hおよびビア配線13hの構成は図16(b)と同じである。図18(b)に示すように、Y方向から見てビア配線13hは入力端子Tinおよび出力端子Toutに重ならないように設けられ、ビア配線13iは入力端子Tinおよび出力端子Toutに重なるように設けられている。パターン16aおよび16bは入力端子Tinおよび出力端子Toutには接続されておらず、ビア配線13hと13iとを電気的に接続する。図18(c)に示すように、下面電極14bおよびビア配線13iの構成は実施例1の変形例1の図7(c)と同じである。その他の構成は実施例1の変形例6と同じであり説明を省略する。実施例1の変形例7のように、ビア配線15a(および15b)のうちビア配線13hと13iの平面位置が異なり、パターン16a(および16b)がビア配線13hと13iとを電気的に接続してもよい。実施例1の変形例7のように、Y方向からみてビア配線15aおよび15bの少なくとも一部が入力端子Tinおよび出力端子Toutと重ならなければよい。これにより、積層電子部品を小型化できかつインダクタL1およびL2のQ値を向上できる。
実施例2は、実施例1およびその変形例が用いられるマルチプレクサおよび通信用モジュールの例である。図19は、実施例2に係る通信用モジュールが用いられるフロントエンド回路の回路図である。図19に示すように、フロントエンド回路は、トリプレクサ30、スイッチ34、デュプレクサ37、パワーアンプ(PA)38およびローノイズアンプ(LNA)39を備えている。トリプレクサ30は、ハイパスフィルタ(HPF)31、バンドパスフィルタ(BPF)32、ローパスフィルタ(LPF)33を備えている。
共通端子Taにアンテナ40が接続される。共通端子Taには、HPF31、BPF32およびLPF33の一端が共通に接続されている。HPF31、BPF32およびLPF33の他端には各々スイッチ34が接続されている。HPF31はハイバンドの高周波信号を通過させ他の周波数の信号を抑圧する。BPF32はハイバンドより周波数の低いミドルバンドの高周波信号を通過させ他の周波数の信号を抑圧する。LPF33はミドルバンドより周波数の低いローバンドの高周波信号を通過させ他の周波数の信号を抑圧する。
スイッチ34には複数のデュプレクサ37の共通ノードNaが接続されている。スイッチ34は、複数のデュプレクサ37から1つを選択し、HPF31、BPF32およびLPF33の他端に接続する。デュプレクサ37はBPFである送信フィルタ35とBPFである受信フィルタ36を有している。送信フィルタ35および受信フィルタ36はそれぞれPA38およびLNA39に接続されている。
送信端子Txに入力された送信信号はPA38により増幅される。送信フィルタ35は増幅された信号のうち送信帯域の高周波信号を共通ノードNaに出力し他の周波数の信号を抑圧する。濾過された送信信号がスイッチ34と、HPF31、BPF32またはLPF33と、を通過しアンテナ40から出力される。
アンテナ40に入力された受信信号は、HPF31、BPF32またはLPF33と、スイッチ34と、を通過する。受信フィルタ36は、共通ノードNaに入力した高周波信号のうち受信帯域の信号を通過させ他の周波数の信号を抑圧する。濾過された受信信号は、LNA39により増幅され受信端子Rxに出力される。
トリプレクサ30のLPF33に実施例1およびその変形例のフィルタを用いることができる。積層電子部品は、LPF33に加え、BPF32およびHPF31のうち少なくとも一方を含んでもよい。マルチプレクサとしてトリプレクサ30を例に説明したが、マルチプレクサは、ダイプレクサ、デュプレクサまたはクワッドプレクサでもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層体
10a 上面
10b 下面
10c、10d 側面
11a-11i 誘電体層
12a-12i 導電体パターン
13a-13i、15a、15b ビア配線
14 外部電極
14a 上面電極
14b 下面電極
14c 側面電極
16a、16b、17a、17b パターン
20 LPF
10a 上面
10b 下面
10c、10d 側面
11a-11i 誘電体層
12a-12i 導電体パターン
13a-13i、15a、15b ビア配線
14 外部電極
14a 上面電極
14b 下面電極
14c 側面電極
16a、16b、17a、17b パターン
20 LPF
図4(c)に示すように、誘電体層11iの上面にはパターン16aおよび16bを含む導電体パターン12iが設けられている。誘電体層11iの上面においてパターン16aは入力端子Tinを形成する側面電極14cに接続されている。これにより、パターン16aはビア配線15aと入力端子Tinとを電気的に接続する。誘電体層11iの上面においてパターン16bは出力端子Toutを形成する側面電極14cに接続されている。これにより、パターン16bはビア配線15bと出力端子Toutとを電気的に接続する。図4(d)に示すように、誘電体層11iの下面10bには下面電極14bが設けられている。以上のように、誘電体層11bの上面に設けられたパターンL1aの一端は、ビア配線15aおよびパターン16aを介し入力端子Tinに電気的に接続される。誘電体層11bの上面に設けられたパターンL2aの一端は、ビア配線15bおよびパターン16bを介し出力端子Toutに電気的に接続される。
シミュレーション条件は以下である。
積層体10
幅Wx1:2.5mm
幅Wy1:2.0mm
厚さT1:0.6mm
比誘電率:10
インダクタL
内径Wx2:700μm
内径Wy2:600μm
幅W2:60μm
厚さT2:10μm
Q値をシミュレーションした周波数:3.3GHz
外部電極14の幅W1:400μm
ビア配線15bの幅:50μm
側面電極14cのX方向の中心とビア配線15bのX方向の中心はほぼ一致する。側面10cとビア配線15bとの距離をD1、上面電極14aのY方向の幅をD2、上面10aとインダクタLとの距離D3とした。
積層体10
幅Wx1:2.5mm
幅Wy1:2.0mm
厚さT1:0.6mm
比誘電率:10
インダクタL
内径Wx2:700μm
内径Wy2:600μm
幅W2:60μm
厚さT2:10μm
Q値をシミュレーションした周波数:3.3GHz
外部電極14の幅W1:400μm
ビア配線15bの幅:50μm
側面電極14cのX方向の中心とビア配線15bのX方向の中心はほぼ一致する。側面10cとビア配線15bとの距離をD1、上面電極14aのY方向の幅をD2、上面10aとインダクタLとの距離D3とした。
Claims (11)
- 複数の誘電体層が積層方向に積層され、前記積層方向における両側に設けられた第1表面および第2表面を有する積層体と、
前記積層体の側面に設けられた第1側面電極と、
前記積層体内に設けられたインダクタと、
前記インダクタと前記第1表面との間に設けられたキャパシタと、
前記インダクタに接する第1誘電体層から前記キャパシタの少なくとも一部より前記第1表面側に位置する第2誘電体層までの誘電体層を貫通し、前記インダクタの一端と前記第1側面電極とを導通するビア配線と、
前記インダクタおよび前記ビア配線を介し前記第1側面電極と導通し、前記積層体の側面に設けられた第2側面電極と、
を備える積層電子部品。 - 前記インダクタは前記キャパシタより前記第2表面側において前記第1側面電極と電気的に接続されていない請求項1に記載の積層電子部品。
- 前記第1誘電体層から前記第2誘電体層までの誘電体層を貫通し、前記インダクタの他端と前記第2側面電極とを導通する別のビア配線を備える請求項1または2に記載の積層電子部品。
- 前記キャパシタの少なくとも一部と前記第1表面との間において隣接する誘電体層の間に設けられ、前記ビア配線と前記第1側面電極とを電気的に接続する導電体パターンを備える請求項1から3のいずれか一項に記載の積層電子部品。
- 前記第1表面に設けられ、前記第1側面電極に接続された下面電極を備え、
前記ビア配線は前記下面電極に接続される請求項1から3のいずれか一項に記載の積層電子部品。 - 前記第1側面電極と前記第2側面電極との間に電気的に接続されるビア配線以外に前記複数の誘電体層の少なくとも1つの誘電体層を貫通するビア配線の平面面積は前記第1側面電極と前記第2側面電極との間に電気的に接続されるビア配線の平面面積より大きい請求項1から5のいずれか一項に記載の積層電子部品。
- 前記キャパシタは、一端が前記第1側面電極と前記第2側面電極との間の経路に接続され、他端が前記積層体の表面に設けられたグランド電極に接続される請求項1から6のいずれか一項に記載の積層電子部品。
- 前記ビア配線の少なくとも一部は、前記第1側面電極の厚さ方向において前記第1側面電極と重ならない請求項1から7のいずれか一項に記載の積層電子部品。
- 前記ビア配線と前記第1側面電極との距離は50μm以上である請求項1から8のいずれか一項に記載の積層電子部品。
- 前記インダクタおよび前記キャパシタを含むローパスフィルタを備える請求項1から9のいずれか一項に記載の積層電子部品。
- 前記ローパスフィルタを含むマルチプレクサを備える請求項10に記載の積層電子部品。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021157584A JP2023048328A (ja) | 2021-09-28 | 2021-09-28 | 積層電子部品 |
US17/900,338 US20230102566A1 (en) | 2021-09-28 | 2022-08-31 | Multilayer electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021157584A JP2023048328A (ja) | 2021-09-28 | 2021-09-28 | 積層電子部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023048328A true JP2023048328A (ja) | 2023-04-07 |
Family
ID=85721824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021157584A Pending JP2023048328A (ja) | 2021-09-28 | 2021-09-28 | 積層電子部品 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20230102566A1 (ja) |
JP (1) | JP2023048328A (ja) |
-
2021
- 2021-09-28 JP JP2021157584A patent/JP2023048328A/ja active Pending
-
2022
- 2022-08-31 US US17/900,338 patent/US20230102566A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230102566A1 (en) | 2023-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110392926B (zh) | 高频模块 | |
JP4513082B2 (ja) | 積層電子部品、積層共用器、通信機器、及び高周波無線機器 | |
US7978031B2 (en) | High frequency module provided with power amplifier | |
US10432237B2 (en) | Multiplexer | |
JP7068797B2 (ja) | 電子部品 | |
KR20090094980A (ko) | 대역통과 필터 | |
TW201739033A (zh) | 電子零件 | |
US11742821B2 (en) | Multiplexer, filter, and communication module | |
JP2004096388A (ja) | 高周波積層デバイス | |
JP2023048328A (ja) | 積層電子部品 | |
JP3858852B2 (ja) | 2ポート型アイソレータおよび通信装置 | |
JP5660223B2 (ja) | 分波装置 | |
JP4245265B2 (ja) | 複数のフィルタを有する多層配線基板 | |
JP2021150840A (ja) | フィルタおよびマルチプレクサ | |
JP2019091995A (ja) | マルチプレクサ | |
US11710883B2 (en) | Composite electronic component | |
JP3705253B2 (ja) | 3ポート型非可逆回路素子および通信装置 | |
US11018646B2 (en) | Filter and front end circuit | |
US11362635B2 (en) | Filter, multiplexer and communication module | |
US20230327632A1 (en) | Filter and multiplexer | |
JP2021150529A (ja) | 積層電子部品およびモジュール | |
JP2023094017A (ja) | フィルタ、マルチプレクサおよび通信用モジュール | |
JP2005167624A (ja) | 積層型電子部品、無線装置 | |
JP2010136288A (ja) | バンドパスフィルタ、高周波部品および通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221017 |