JP2023025148A - 電気絶縁を含む電子機器 - Google Patents

Abstract

【課題】電気絶縁を含む双方向の通信が可能な電子機器及び電子機器の一部を電気的に絶縁する方法を提供する。【解決手段】電気絶縁を含む電子機器１００は、第１の部分１００ａを第２の部分１００ｂから分離する双方向絶縁回路１１０と第２の部分１００ｂに配置されているバストランシーバースイッチ１２０ｂを含む。バストランシーバースイッチ１２０ｂは、双方向絶縁回路１１０に通信可能に接続しており、第１の部分１００ａにより供給される通信制御信号を双方向絶縁回路１１０から受信する。双方向絶縁回路１１０の実現手段として変圧器１１２が使われる。【選択図】図２

Description

以下に説明される実施形態は、電気絶縁に関し、より具体的には、電気絶縁を含む電子機器に関する。

産業用制御製品では、限られた計算および/または電力リソースを利用しながら、潜在
的に危険で電気的にノイズの多い環境で通信を行う必要がある。一部の通信プロトコルは、このような環境で動作するように開発されている。１つの例示的な通信プロトコルは、ハイウェイアドレス可能遠隔トランスデューサー（ＨＡＲＴ）プロトコルである。ＨＡＲＴプロトコルは、ｍＡ電流ループに通信を重ね合わせて、アナログ信号とデジタル通信（重ね合わせた通信）を１組のワイヤーで同時に使用できる方法である。ＨＡＲＴプロトコルでは、これは、２つの周波数を使用して論理ビット：１２００Ｈｚ（論理１）および２２００Ｈｚ（論理０）を表現することにより実現される。この通信方法は、周波数シフトキーイング（ＦＳＫ）と呼ばれる。

産業用制御製品が使用される潜在的に危険な、および/または電気的にノイズの多い環
境のため、多くの製品には、入力/出力（Ｉ／Ｏ）チャネル間の電気絶縁、センサー接続
および/または処理機能が含まれる。危険のない設置では、Ｉ／Ｏチャネルが種々のシス
テムに向けられる可能性があるため、この絶縁は、接地ループとノイズ源の可能性を排除するために提供される。危険領域の設置では、絶縁は承認基準を満たす必要があるかもしれない。

図１は、電気絶縁を備えた先行技術の電子機器１０を示す。図１に示されるように、先行技術の電子機器１０は、非絶縁部分１０ａおよび絶縁部分１０ｂを含む。非絶縁部分１０ａは、絶縁デバイス１２ａ、１２ｂにより絶縁部分１０ｂから電気的に絶縁されている。非絶縁部分１０ａおよび絶縁部分１０ｂは、各々、送信回路１３ａ、１３ｂおよび受信回路１４ａ、１４ｂを含む。非絶縁部分１０ａは、さらにプロセッサー１５を含み、絶縁部分１０ｂは、変調回路１６およびＨＡＲＴフィルター１７を含む。

ＨＡＲＴ送信周波数（各「０」論理または「１」論理を伴う周波数）が、プロセッサー１５から生成され、これは、ＨＡＲＴモデムを含むか、またはＨＡＲＴモデムと呼ばれることがある。周波数は、通常、デジタル信号用のオプトカプラーまたはアナログ信号用の線形オプトカプラーである絶縁デバイス１２ａを介して送信される。周波数は、絶縁部分１０ｂの４ｍＡから２０ｍＡの電流設定を変調するために使用される。ＨＡＲＴフィルター１７を介して受信される受信ＨＡＲＴ信号はまた、プロセッサー１５により読み取られて復調されるために、絶縁デバイス１２ｂを通る必要がある。しかし、この実施には、いくつかの問題がある。

第１に、ＨＡＲＴは半二重形式の通信である。すなわち、デバイスは、信号を送信または受信するが、同時に送信および受信することはない。図１に示されるように、デバイスがＨＡＲＴ信号を送信するとき、送信される信号は受信回路でも見られる。これは、送信信号の「エコーバック」と呼ばれ、２つの別の絶縁デバイス１２ａ、１２ｂがあるためである。これは、送信と受信の完全性を維持するために、２つのＨＡＲＴ絶縁ポイントを必要とする。

第２に、オプトカプラーは、狭い電流範囲を制御するための設計能力を制限する広い電流伝達率（ＣＴＲ）を有する。ＣＴＲは、オプトカプラーの片側に供給される電流と、反対側に供給される電流との比である。この比は、８０％から３００％の許容誤差を有する可能性がある。ｍＡ変調（ＨＡＲＴ変調など）は電流制御であるため、これらの高い許容誤差でｍＡ変調を制御することは困難である。オプトカプラーはまた、一般的に高駆動電流を必要とするが、これは、低電力製品やループ電源駆動製品には望ましくない。

第３に、製品が交流（ＡＣ）電圧により給電されているにもかかわらず、出力が危険領域に入る必要がある場合、絶縁コンポーネントには多くの間隔要件がある。しかし、危険領域の間隔で評価されるコンポーネントの選択は非常に制限される。さらに、ＨＡＲＴ絶縁足跡基板面積（絶縁ポイント）および／または絶縁に必要な消費電力を削減することが望まれる。したがって、上記の欠点のない電気絶縁を含む電子機器が必要とされている。

電気絶縁を含む電子機器が提供される。一実施形態によれば、電子機器は、第１の部分を第２の部分から分離する双方向絶縁回路と、第２の部分に配置されているバストランシーバースイッチとを備えている。バストランシーバースイッチは、双方向絶縁回路に通信可能に接続されている。バストランシーバースイッチは、第１の部分により供給される通信制御信号を双方向絶縁回路から受信する。

電子機器の一部を電気的に絶縁する方法が提供される。一実施形態によれば、本方法は、通信制御信号を双方向絶縁回路で受信することを含み、双方向絶縁回路は、電子機器の第１の部分と第２の部分を分離し、通信制御信号は、第１の部分により供給される。本方法は、受信した通信制御信号を第２の部分に配置されているバストランシーバースイッチに双方向絶縁回路で供給することをさらに含む。

態様
一態様によれば、電気絶縁を含む電子機器（１００、２００）は、第１の部分（１００ａ、２００ａ）を第２の部分（１００ｂ、２００ｂ）から分離する双方向絶縁回路（１１０、２１０）と、第２の部分（１００ｂ、２００ｂ）に配置されているバストランシーバースイッチ（１２０ｂ、２２０ｂ）とを備えている。バストランシーバースイッチ（１２０ｂ、２２０ｂ）は、双方向絶縁回路（１１０、２１０）に通信可能に接続されている。バストランシーバースイッチ（１２０ｂ、２２０ｂ）は、第１の部分（１００ａ、２００ａ）により供給される通信制御信号を双方向絶縁回路（１１０、２１０）から受信する。

好ましくは、双方向絶縁回路（１１０、２１０）は、プロセッサー端子（１１０ａ、２１０ａ）およびバス端子（１１０ｂ、２１０ｂ）を有する変圧器（１１２、２１２）から構成されている。

好ましくは、双方向絶縁回路（２１０）は、変圧器（２１２）に通信可能に接続されているパルス発生回路（２１４ａ）をさらに備えており、パルス発生回路（２１４ａ）は、通信制御信号を受信し、通信制御信号に基づいてパルス信号を生成し、パルス信号を変圧器（２１２）に供給するように構成されている。双方向絶縁回路（２１０）はまた、変圧器（２１２）に通信可能に接続されており、変圧器（２１２）からパルス信号を受信し、受信したパルス信号を、バストランシーバースイッチ（２２０ｂ）により受信される通信制御信号に復号するように構成されているパルス復号化回路（２１４ｂ）を備えている。

好ましくは、双方向絶縁回路（１１０）は、電子機器（１００）の第１の部分（１００ａ）から通信制御信号を受信し、通信制御信号をバストランシーバースイッチ（１２０ｂ）に供給するように構成されている制御絶縁回路（１１４）からさらに構成されている。

好ましくは、制御絶縁回路（１１４）は、通信制御信号を受信し、通信制御信号に基づいてパルス信号を生成するように構成されているパルス発生回路（４１４ａ）と、パルス発生回路（４１４ａ）に通信可能に接続されており、パルス発生回路（４１４ａ）からパルス信号を受信し、パルス信号を供給するように構成されている変圧器（４１２）と、変圧器（４１２）と通信可能に接続されており、変圧器（４１２）により供給されるパルス信号を受信し、受信したパルス信号を、バストランシーバースイッチ（１２０ｂ、２２０ｂ）により受信される通信制御信号に復号するように構成されているパルス復号化回路（４１４ｂ）とから構成されている。

好ましくは、電子機器（１００、２００）は、電子機器（１００、２００）の第１の部分（１００ａ、２００ａ）に配置されているプロセッサートランシーバースイッチ（１２０ａ、２２０ａ）をさらに備えており、プロセッサートランシーバースイッチ（１２０ａ、２２０ａ）は、通信制御信号により制御されるように構成されている。

好ましくは、電子機器（１００、２００）は、プロセッサー送信端子（１３２ａｔ、２３２ａｔ）およびプロセッサー受信端子（１３４ａｔ、２３４ａｔ）を有するプロセッサートランシーバー回路（１３０ａ、２３０ａ）をさらに備えており、プロセッサートランシーバースイッチ（１２０ａ、２２０ａ）は、プロセッサー送信端子（１３２ａｔ、２３２ａｔ）およびプロセッサー受信端子（１３４ａｔ、２３４ａｔ）に選択的に通信可能に接続されている。

好ましくは、プロセッサートランシーバー回路（１３０ａ、２３０ａ）は、プロセッサー送信回路（１３２ａ、２３２ａ）およびプロセッサー受信回路（１３４ａ、２３４ａ）から構成されている。プロセッサー送信回路（１３２ａ、２３２ａ）は、第１の部分（１００ａ、２００ａ）のプロセッサー（１４０、２４０）からデジタル通信を受信し、受信したデジタル通信をプロセッサートランシーバースイッチ（１２０ａ、２２０ａ）に送信するように構成されている。プロセッサー受信回路（１３４ａ、２３４ａ）は、デジタル通信をプロセッサートランシーバースイッチ（１２０ａ、２２０ａ）から受信し、受信したデジタル通信をプロセッサー（１４０、２４０）に送信するように構成されている。

好ましくは、電子機器（１００、２００）は、バス送信端子（１３２ｂｔ、２３２ｂｔ）およびバス受信端子（１３４ｂｔ、２３４ｂｔ）を有するバストランシーバー回路（１３０ｂ、２３０ｂ）をさらに備えており、バストランシーバースイッチ（１２０ｂ、２２０ｂ）は、バス送信端子（１３２ｂｔ、２３２ｂｔ）およびバス受信端子（１３４ｂｔ、２３４ｂｔ）に選択的に通信可能に接続されている。

好ましくは、バストランシーバー回路（１３０ｂ、２３０ｂ）は、バス送信回路（１３２ｂ、２３２ｂ）およびバス受信回路（１３４ｂ、２３４ｂ）から構成されている。バス送信回路（１３２ｂ、２３２ｂ）は、デジタル通信をバストランシーバースイッチ（１２０ｂ、２２０ｂ）から受信し、受信したデジタル通信をバスループ（Ｌ１、Ｌ２）に送信するように構成されている。バス受信回路（１３４ｂ、２３４ｂ）は、デジタル通信をバスループ（Ｌ１、Ｌ２）から受信し、受信したデジタル通信をバストランシーバースイッチ（１２０ｂ、２２０ｂ）に送信するように構成されている。

一態様によれば、電子機器の一部を電気的に絶縁する方法は、通信制御信号を双方向絶縁回路で受信することを含み、双方向絶縁回路は、電子機器の第１の部分と第２の部分を分離し、通信制御信号は、第１の部分により供給される。本方法は、受信した通信制御信号を第２の部分に配置されているバストランシーバースイッチに双方向絶縁回路で供給することをさらに含む。

好ましくは、本方法は、プロセッサー端子および第２の端子を有する変圧器を双方向絶縁回路内に提供することをさらに含む。

好ましくは、本方法は、パルス発生回路を提供し変圧器に通信可能に接続することをさらに含み、パルス発生回路は、第１の部分から通信制御信号を受信し、通信制御信号に基づいてパルス信号を生成し、パルス信号を変圧器に供給することを含む。本方法は、パルス復号化回路を提供し変圧器に通信可能に接続することをさらに含み、パルス復号化回路は、変圧器からパルス信号を受信し、受信したパルス信号を、バストランシーバースイッチにより受信される通信制御信号に復号する。

好ましくは、本方法は、制御絶縁回路を提供することと、通信制御信号を制御絶縁回路で受信することと、受信した通信制御信号を第２の部分に配置されているバストランシーバースイッチに制御絶縁回路で提供することとをさらに含む。

好ましくは、制御絶縁回路を提供することは、通信制御信号を受信し、通信制御信号に基づいてパルス信号を生成するパルス発生回路を提供することと、変圧器を提供しパルス発生回路に通信可能に接続することとを含み、変圧器は、パルス信号をパルス発生回路から受信し、パルス信号を供給する。制御絶縁回路を提供することは、パルス復号化回路を提供し変圧器に通信可能に接続することをさらに含み、パルス復号化回路は、変圧器により供給されるパルス信号を受信し、受信したパルス信号を、バストランシーバースイッチにより受信される通信制御信号に復号する。

好ましくは、本方法は、第１の部分にプロセッサートランシーバースイッチを提供し配置することと、通信制御信号により制御されるようにプロセッサートランシーバースイッチを構成することとをさらに含む。

好ましくは、本方法は、プロセッサー送信端子およびプロセッサー受信端子を有するプロセッサートランシーバー回路を提供することと、プロセッサートランシーバースイッチをプロセッサー送信端子およびプロセッサー受信端子に選択的に通信可能に接続することとをさらに含む。

好ましくは、プロセッサートランシーバー回路を提供することは、プロセッサー送信回路およびプロセッサー受信回路を提供することを含む。本方法はまた、第１の部分のプロセッサーにより供給されるデジタル通信をプロセッサー送信回路で受信することと、受信したデジタル通信をプロセッサートランシーバースイッチにプロセッサー送信回路で送信することと、デジタル通信をプロセッサートランシーバースイッチからプロセッサー受信回路で受信することと、受信したデジタル通信をプロセッサーにプロセッサー受信回路で送信することとをさらに含む。

好ましくは、本方法は、バス送信端子およびバス受信端子を有するバストランシーバー回路を提供することと、バストランシーバースイッチをバス送信端子およびバス受信端子に選択的に通信可能に接続することとをさらに含む。

好ましくは、バストランシーバー回路を提供することは、バス送信回路およびバス受信回路を提供することを含む。本方法は、デジタル通信をバストランシーバースイッチからバス送信回路で受信することと、受信したデジタル通信をバスループに送信することと、デジタル通信をバスループからバス受信回路で受信することと、受信したデジタル通信をバストランシーバースイッチに送信することとをさらに含む。

すべての図面で同じ参照番号は同じ要素を表す。図面は必ずしも縮尺通りではないことを理解されたい。
図１は電気絶縁を備えた先行技術の電子機器１０を示す図である。 図２は電気絶縁を含む電子機器１００、２００を示す図である。 図３は電気絶縁を含む電子機器１００、２００を示す図である。 図４は通信制御信号１４０ａ、２４０ａ用の変圧器４１２を使用する制御絶縁回路４１０、例えば、図２および図３を参照して上記の制御絶縁回路１１４または変圧器２１２で使用されるパルス絶縁変圧器の詳細図を示す図である。 図５は時間軸５１０およびビット状態軸５２０を含む信号タイミング図５００を示す図である。 図６は電子機器の一部を電気的に絶縁する方法６００を示す図である。

図２から図６および以下の説明は、電気絶縁を含む電子機器の実施形態の最良のモードを作成および使用する方法を当業者に教示するための具体例を示している。発明の原理を教示するために、いくつかの従来の態様は、簡略化または省略されている。当業者は、本説明の範囲内に入るこれらの例からの変形を理解するであろう。当業者は、以下に説明される特徴を種々組み合わせて、電気絶縁を含む電子機器を形成できることを理解するであろう。その結果、以下に説明される実施形態は、以下に記載される具体例に限定されず、特許請求の範囲およびそれらの均等物のみにより限定される。

「エコーバック」や重複する基板スペースの利用など、２つの別の絶縁デバイスに関連する問題は、電子機器の第１の部分と第２の部分を分離する双方向絶縁回路を提供することにより回避できる。バストランシーバースイッチは、第２の部分に配置されており、双方向絶縁回路に通信可能に接続されている。バストランシーバースイッチは、第１の部分により供給される通信制御信号を双方向絶縁回路から受信する。したがって、通信制御信号は、バストランシーバースイッチを制御して、第２の部分の送信回路または受信回路を双方向絶縁回路に選択的に通信可能に接続することができる。その結果、双方向絶縁回路は、例えば、半二重モードのデジタル通信の送受信に使用できる。双方向絶縁回路は、送信と受信の両方に使用されるため、以下により詳細に説明されるように、エコーバックや重複する基板スペースの利用など、２つの別の絶縁デバイスに関連する問題が解消される。

図２および図３は、電気絶縁を含む電子機器１００、２００を示す。図２および図３に示されるように、電子機器１００、２００は、第１の部分１００ａ、２００ａおよび第２の部分１００ｂ、２００ｂを含む。電子機器１００、２００は、プロセッサー端子１１０ａ、２１０ａおよびバス端子１１０ｂ、２１０ｂを介して、第１の部分１００ａ、２００ａおよび第２の部分１００ｂ、２００ｂに通信可能に接続されており、それらの間に配置されている双方向絶縁回路１１０、２１０を含む。プロセッサー端子１１０ａ、２１０ａおよびバス端子１１０ｂ、２１０ｂは、２ポートネットワークのポートとして見ることができる。双方向絶縁回路１１０、２１０は、第１の部分１００ａ、２００ａと第２の部分１００ｂ、２００ｂを電気的に絶縁してもよい。例えば、第１の部分１００ａ、２００ａは電気的に絶縁されていなくてもよく、第２の部分１００ｂ、２００ｂは電気的に絶縁されていてもよい。したがって、第１の部分１００ａ、２００ａに存在するノイズ、過渡現象、高電圧などは、伝導しないか、そうでなければ、第２の部分１００ｂ、２００ｂに接続する可能性がある。以下により詳細に説明されるように、双方向絶縁回路１１０、２１０はまた、単一の電気絶縁デバイスまたは単一の絶縁ポイントを介して別の送受信回路を使用して、第１の部分１００ａ、２００ａを第２の部分１００ｂ、２００ｂから電気的に絶縁するように構成されている。その結果、必要な基板スペースが減り、エコーバック効
果がなくなる。

電子機器
電子機器１００、２００は、第１の部分１００ａ、２００ａと第２の部分１００ｂ、２００ｂに各々配置されているプロセッサートランシーバースイッチ１２０ａ、２２０ａおよびバストランシーバースイッチ１２０ｂ、２２０ｂを含む。プロセッサートランシーバースイッチ１２０ａ、２２０ａおよびバストランシーバースイッチ１２０ｂ、２２０ｂは、双方向絶縁回路１１０、２１０に通信可能に接続されている。プロセッサートランシーバースイッチ１２０ａ、２２０ａおよびバストランシーバースイッチ１２０ｂ、２２０ｂはまた、プロセッサートランシーバー回路１３０ａ、２３０ａおよびバストランシーバー回路１３０ｂ、２３０ｂに各々通信可能に（例えば、選択的に）接続されている。

プロセッサートランシーバー回路１３０ａ、２３０ａは、プロセッサー送信端子１３２ａｔ、２３２ａｔおよびプロセッサー受信端子１３４ａｔ、２３４ａｔを含む。図２および図３示されるように、プロセッサートランシーバースイッチ１２０ａ、２２０ａは、プロセッサー送信端子１３２ａｔ、２３２ａｔおよびプロセッサー受信端子１３４ａｔ、２３４ａｔに選択的に通信可能に接続されている。第２の部分１００ｂ、２００ｂでは、バストランシーバー回路１３０ｂ、２３０ｂは、バス送信端子１３２ｂｔ、２３２ｂｔおよびバス受信端子１３４ｂｔ、２３４ｂｔを含む。バストランシーバースイッチ１２０ｂ、２２０ｂは、バス送信端子１３２ｂｔ、２３２ｂｔおよびバス受信端子１３４ｂｔ、２３４ｂｔに選択的に通信可能に接続されている。バストランシーバー回路１３０ｂ、２３０ｂは、ｍＡ変調回路１５０、２５０およびＨＡＲＴフィルター１６０、２６０に通信可能に接続されている。特に、図２および図３に示されるように、バス送信回路１３２ｂ、２３２ｂは、ｍＡ変調回路１５０、２５０に通信可能に接続されており、バス受信回路１３４ｂ、２３４ｂは、ＨＡＲＴフィルター１６０に通信可能に接続されている。ｍＡ変調回路１５０、２５０およびＨＡＲＴフィルター１６０、２６０は、バスループＬ１、Ｌ２に通信可能に接続されている。ｍＡ変調回路１５０、２５０は、デジタル通信をバスループＬ１、Ｌ２に送信するように構成されており、ＨＡＲＴフィルター１６０、２６０は、デジタル通信をバスループＬ１、Ｌ２から受信するように構成されている。

図２および図３に示されるように、プロセッサートランシーバースイッチ１２０ａ、２２０ａは、双方向絶縁回路１１０、２１０内の変圧器１１２、２１２に通信可能に接続されているが、変圧器１１２、２１２の代わりに任意の適切な絶縁回路が使用されてもよい。変圧器１１２、２１２は、各々プロセッサー端子１１０ａ、２１０ａとバス端子１１０ｂ、２１０ｂを介して第１の部分１００ａ、２００ａと第２の部分１００ｂ、２００ｂに通信可能に接続されている。変圧器１１２、２１２は、プロセッサー端子１１０ａ、２１０ａおよびバス端子１１０ｂ、２１０ｂが各々第１のポートおよび第２のポートである２ポートネットワークとして見ることができる。したがって、変圧器１１２、２１２は、第１の部分１００ａ、２００ａまたは第２の部分１００ｂ、２００ｂからデジタル通信を受信するように構成されている単一のデバイスまたは単一の絶縁ポイントであり得る。

変圧器１１２、２１２は、特定の通信プロトコルのために選択および／または設計することができる。例えば、上記のように、ＨＡＲＴプロトコルは、バイナリＦＳＫスキームを利用し、論理「０」は、２２００Ｈｚの正弦波信号であり、論理「１」は、１２００Ｈｚの正弦波信号である。さらに、変圧器１１２、２１２への入力に利用可能な電流が制限される場合がある。したがって、変圧器１１２、２１２の種々のパラメーターを設計／選択して、変圧器１１２、２１２により出力される正弦波信号の波形が、２２００Ｈｚおよび１２００Ｈｚの両方での変圧器１１２、２１２への正弦波入力と実質的に同様の形状を有し、利用可能な電流供給を利用して、ノイズ、過渡現象、高電圧などが伝導するのを防ぐことを保証する。

上記のように、ＨＡＲＴは、半二重通信プロトコルである。これは、電子機器１００、２００、またはバスループＬ１、Ｌ２上のデバイスのみが常に送信していることを意味する。例えば、ＨＯＳＴは、コマンドを送信し、ＳＬＡＶＥは、応答を送信する。本明細書で使用される場合、「送信」および「受信」という用語は、電子機器１００、２００の観点から使用される。ＨＡＲＴ通信は、ｍＡ変調により行われる（１２００Ｈｚおよび２２００Ｈｚで電流レベルを変更）。電子機器１００、２００は、ホストからのコマンドを待つときに受信する。電子機器１００、２００は、応答を送ることにより送信する。受信であろうと送信であろうと、信号は、ｍＡ変調により渡される。ｍＡ変調は、ｍＡ変調回路１５０、２５０により実行され得、ＨＡＲＴフィルター１６０、２６０は、ＨＯＳＴからコマンドを受信することができ、ｍＡ変調を除去することができる。

上記のように、デジタル通信は、第１の部分１００ａ、２００ａにより供給され得る。このデジタル通信を送信のために供給するために、第１の部分１００ａ、２００ａは、プロセッサートランシーバー回路１３０ａ、２３０ａに通信可能に接続されているプロセッサー１４０、２４０を含む。プロセッサー１４０、２４０は、任意の適切なプロセッサーであり得、ＨＡＲＴモデムを含み得る。例えば、プロセッサー１４０、２４０は、単一のＣＰＵまたは複数のＣＰＵ、種々のタイプのメモリ、Ｉ／Ｏポートなどから構成されていてもよい。追加的または代替的に、デジタル通信を受信および送信するＨＡＲＴモデムは、通信制御信号を供給するプロセッサーから物理的に分離されたりしてもよいし、それと通信したりしてもよい。

図２および図３に示されるように、プロセッサー１４０、２４０は、デジタル通信をプロセッサー送信回路１３２ａ、２３２ａに供給し、デジタル通信をプロセッサー受信回路１３４ａ、２３４ａから受信するように構成されている。また、図２および図３に示されるように、プロセッサー１４０、２４０は、通信制御信号１４０ａ、２４０ａを双方向絶縁回路１１０、２１０に供給する。通信制御信号１４０ａ、２４０ａは、電子機器１００、２００が送信しているか受信しているかを制御する。しかし、図２に示される双方向絶縁回路１１０は、以下により詳細に説明されるように、双方向絶縁回路２１０が、図３に示される通信制御信号２４０ａを利用するのとは異なって通信制御信号１４０ａを利用する。

通信制御信号の使用
図２に示されるように、双方向絶縁回路１１０は、変圧器１１２に加えて制御絶縁回路１１４を含む。制御絶縁回路１１４は、第１の部分１００ａと第２の部分１００ｂに通信可能に接続されている。特に、制御絶縁回路１１４は、第１の部分１００ａにおいてプロセッサー１４０に通信可能に接続されている。示されるように、制御絶縁回路１１４は、第１の制御信号ノード１７０ａを介してプロセッサー１４０に通信可能に接続されている。制御絶縁回路１１４はまた、バストランシーバースイッチ１２０ｂに通信可能に接続されている。示されるように、制御絶縁回路１１４は、第２の制御信号ノード１７０ｂを介してバストランシーバースイッチ１２０ｂに通信可能に接続されている。第１および第２の制御信号ノード１７０ａ、１７０ｂは、同じまたは異なる形態でプロセッサートランシーバースイッチおよびバストランシーバースイッチ１２０ａ、１２０ｂに通信制御信号１４０ａを供給することができる。制御絶縁回路１１４は、なお通信制御信号１４０ａが第１の部分１００ａから第２の部分１００ｂに送信されるのを可能にしながら、電気ノイズ、過渡現象、高電圧などが、例えば、第１の部分１００ａから第２の部分１００ｂに伝導するのを防ぐことにより、第２の部分１００ｂから第１の部分１００ａを電気的に絶縁する。

図２に示されるように、通信制御信号１４０ａは、双方向絶縁回路１１０内の制御絶縁
回路１１４に供給される。制御絶縁回路１１４は、通信制御信号１４０ａを受信し、通信制御信号１４０ａをバストランシーバースイッチ１２０ｂに供給して、バストランシーバースイッチ１２０ｂの状態を制御する。見て分かるように、通信制御信号１４０ａはまた、プロセッサートランシーバースイッチ１２０ａの状態を制御するために通信制御信号１４０ａが制御絶縁回路１１４により受信される前に、プロセッサートランシーバースイッチ１２０ａに供給される。

制御絶縁回路１１４は、例えば、プリント回路基板（ＰＣＢ）パルス変圧器などのパルス変圧器を含み得る。パルス変圧器は、通信制御信号がパルスにエンコードされる場合に望ましい場合がある。制御絶縁回路１１４のこのような実施形態は、図４を参照して説明される。図２を参照すると、パルス変圧器は、制御絶縁回路１１４により供給されるパルスが、パルス変圧器に供給されるパルスの形状と実質的に同じ形状などの望ましい形状を有することを保証することができる。例えば、制御絶縁回路１１４により供給されるパルスは、パルス変圧器により受信されるパルスと実質的に同じ立ち上がり時間および幅を有し得る。制御絶縁回路１１４により供給されるパルスは、パルス変圧器により受信されるパルスと実質的に同じであるため、バストランシーバースイッチ１２０ｂは、必要に応じて作動することができる。

制御絶縁回路１１４は、パルス変圧器を含み得るが、任意の適切な絶縁回路が使用されもよい。例えば、制御絶縁回路１１４は、他の通信制御信号用に設計されているカスタム変圧器を含み得る。なお通信制御信号１４０ａが第２の部分１００ｂに送信されるのを可能にしながら、第１の部分１００ａと第２の部分１００ｂを絶縁する他の手段が使用されてもよい。例が、図３を参照して以下に説明される。

図３に示されるように、双方向絶縁回路２１０は、第１の部分２００ａに通信可能に接続されているパルス発生回路２１４ａを含む。特に、パルス発生回路２１４ａは、第１の制御信号ノード２７０ａを介してプロセッサー２４０に通信可能に接続されている。パルス発生回路２１４ａはまた、双方向絶縁回路２１０内の変圧器２１２に通信可能に接続されている。双方向絶縁回路２１０はまた、変圧器２１２および第２の部分２００ｂに通信可能に接続されているパルス復号化回路２１４ｂを含む。より具体的には、パルス復号化回路２１４ｂは、第２の制御信号ノード２７０ｂを介してバストランシーバースイッチ２２０ｂに通信可能に接続されている。第１および第２の制御信号ノード２７０ａ、２７０ｂは、同じまたは異なる形態で通信制御信号２４０ａをプロセッサートランシーバースイッチおよびバストランシーバースイッチ２２０ａ、２２０ｂに供給することができる。パルス発生回路２１４ａおよびパルス復号化回路２１４ｂは、図４を参照して以下により詳細に説明される。

図３を参照すると、通信制御信号２４０ａは、パルス発生回路２１４ａに供給される。パルス発生回路２１４ａは、通信制御信号２４０ａを受信し、パルス信号を変圧器２１２に供給する。変圧器２１２は、受信したパルスをパルス復号化回路２１４ｂに供給する。パルス復号化回路は、パルス信号を、バストランシーバースイッチ２２０ｂを制御するためにバストランシーバースイッチ２２０ｂに供給される通信制御信号２４０ａに復号する。見て分かるように、通信制御信号２４０ａがパルス発生回路２１４ａにより受信される前に、通信制御信号２４０ａはまた、プロセッサートランシーバースイッチ２２０ａを制御するためにプロセッサートランシーバースイッチ２２０ａに供給される。

電子機器の送受信構成
プロセッサートランシーバースイッチ１２０ａ、２２０ａおよびバストランシーバースイッチ１２０ｂ、２２０ｂを制御することは、それらの位置を切り替えることを含み得る。例えば、プロセッサートランシーバースイッチ１２０ａ、２２０ａ内の１つの位置は、
双方向絶縁回路１１０、２１０のプロセッサー端子１１０ａ、２１０ａをプロセッサー送信端子１３２ａｔ、２３２ａｔに通信可能に接続することができる。プロセッサートランシーバースイッチ１２０ａ、２２０ａの別のスイッチ位置は、プロセッサー端子１１０ａ、２１０ａをプロセッサー受信端子１３４ａｔ、２３４ａｔに通信可能に接続することができる。バストランシーバースイッチ１２０ｂ、２２０ｂでは、ある位置が、バス端子１１０ｂ、２１０ｂをバス送信端子１３２ｂｔ、２３２ｂｔに通信可能に接続することができる。バストランシーバースイッチ１２０ｂ、２２０ｂの別のスイッチ位置は、バス端子１１０ｂ、２１０ｂをバス受信端子１３４ｂｔ、２３４ｂｔに通信可能に接続することができる。任意の適切な位置が使用されてもよい。

プロセッサー１４０、２４０は、プロセッサートランシーバースイッチ１２０ａ、２２０ａおよびバストランシーバースイッチ１２０ｂ、２２０ｂのスイッチ位置を制御することにより、バスループＬ１、Ｌ２と通信することができるため、第１の部分１００ａ、２００ａのプロセッサー送信回路１３２ａ、２３２ａは、プロセッサー端子１１０ａ、２１０ａに通信可能に接続され、第２の部分１００ｂ、２００ｂのバス送信回路１３２ｂ、２３２ｂは、バス端子１１０ｂ、２１０ｂに通信可能に接続されている。したがって、プロセッサー１４０、２４０は、プロセッサー送信回路１３２ａ、２３２ａ、変圧器１１２、２１２、およびバス送信回路１３２ｂ、２３２ｂを介してデータをバスループＬ１、Ｌ２に供給することができる。したがって、電子機器１００、２００は、送信構成に配置されている。理解できるように、電子機器１００、２００は、受信構成に配置されていてもよい。

電子機器１００、２００を送信構成または受信構成に配置することにより、変圧器１１２、２１２を双方向信号送信に使用することができる。単一の変圧器１１２、２１２のみが、常にデジタル通信のための単一の絶縁ポイントまたは２ポートネットワークとして使用されるため、図１に示される先行技術の電子機器１０に存在するエコーバックは、存在しない可能性がある。さらに、変圧器１１２、２１２は、良好な正弦波（例えば、ＨＡＲＴ）波形完全性を有し得る。例えば、ＨＡＲＴビットの送信中に、変圧器１１２、２１２は、変圧器１１２、２１２により受信される形状と実質的に同じ形状を有する正弦波信号を出力することができる。さらに、変圧器１１２、２１２はまた、危険な認可間隔を満たすように構成されていてもよい。

制御絶縁回路
図４は、図２および３を参照して上記の制御絶縁回路１１４または変圧器２１２で使用されるパルス絶縁変圧器など、通信制御信号１４０ａ、２４０ａ用の変圧器４１２を使用する制御絶縁回路４１０の詳細図を示す。図４に示されるように、制御絶縁回路４１０は、パルス発生回路４１４ａおよびパルス復号化回路４１４ｂに通信可能に接続されている変圧器４１２を含む。パルス発生回路４１４ａおよびパルス復号化回路４１４ｂは、図２を参照して上記の制御絶縁回路１１４に含まれ得る。パルス発生回路４１４ａおよびパルス復号化回路４１４ｂもまた、図３を参照して上記のパルス発生回路２１４ａおよびパルス復号化回路２１４ｂと同じであってもよい。

図５は、時間軸５１０およびビット状態軸５２０を含む信号タイミング図５００を示す。信号タイミング図５００は、通信制御信号５３０、パルス信号５４０および復号化通信制御信号５３０’を含むものとして示されている。通信制御信号５３０は、図２および図３を参照して上記の通信制御信号と同じであってもよい。パルス信号５４０は、図２を参照して説明される制御絶縁回路１１４内のパルス発生回路または図３に示されるパルス発生回路２１４ａにより生成されてもよい。パルス信号５４０はまた、図２を参照して説明される制御絶縁回路１１４内のパルス復号化回路または図３に示されるパルス復号化回路２１４ｂにより復号されてもよい。パルス信号５４０は、復号化通信制御信号５３０’に
復号されてもよい。

図４に示されるように、パルス発生回路４１４ａは、例えば、通信制御信号５３０を図２および図３を参照して上記の電子機器１００、２００などの電子機器の第１の部分から受信する。第１の部分は、図２および図３を参照して上記の第１の部分１００ａ、２００ａであってもよい。図５に示されるように、通信制御信号５３０は、例えば、「１」のビット値が、ループＬ１、Ｌ２からデータを受信するように構成されている電子機器１００、２００に対応し得るデジタル信号である。すなわち、プロセッサートランシーバースイッチ１２０ａ、２２０ａおよびバストランシーバースイッチ１２０ｂ、２２０ｂは、変圧器１１２、２１２を、プロセッサー受信回路１３４ａ、２３４ａおよびバス受信回路１３４ｂ、２３４ｂに通信可能に接続し、変圧器１１２、２１２を、プロセッサー送信回路１３２ａ、２３２ａおよびバス送信回路１３２ｂ、２３２ｂから通信可能に分離する。

理解できるように、通信制御信号５３０が「０」のビット値にあるとき、電子機器１００、２００は、データをバスループＬ１、Ｌ２に送信するように構成され得る。この構成では、プロセッサー送信回路１３２ａ、２３２ａおよびバス送信回路１３２ｂ、２３２ｂは、変圧器１１２、２１２に通信可能に接続され得、プロセッサー受信回路１３４ａ、２３４ａおよびバス受信回路１３４ｂ、２３４ｂは、変圧器１１２、２１２から通信可能に分離され得る。

プロセッサートランシーバースイッチ１２０ａ、２２０ａおよびバストランシーバースイッチ１２０ｂ、２２０ｂの通信制御信号５３０の制御は、図２および図３の通信制御信号１４０ａ、２４０ａとプロセッサートランシーバースイッチ１２０ａ、２２０ａおよびバストランシーバースイッチ１２０ｂ、２２０ｂとの間の破線により示されている。理解できるように、図２および図３に示されるように、通信制御信号５３０はまた、制御絶縁回路１１４およびパルス発生回路２１４ａに供給されてもよく、制御絶縁回路１１４およびパルス復号化回路２１４ｂにより供給されてもよく、その機能が、図４を参照して説明される。

図４に示されるように、パルス発生回路４１４ａは、デジタル波形で示される通信制御信号５３０を受信して、パルス信号５４０を生成する。パルス信号５４０内のパルスは、マイクロ秒（ｋＨｚ）の範囲であり得、したがって、単純なローパスフィルターによりｍＡ電流ループからフィルタリングされ得る。パルス信号５４０内のパルスは、立上りパルスと立下りパルスから構成されているとして示されている。しかし、任意の適切なパルス信号が使用されてもよい。

パルス発生回路４１４ａは、電源と接地との間で、電圧供給の中間で基準を切り替えることにより、立上りパルスと立下りパルスを生成することができる。持続時間は、抵抗器－コンデンサ（ＲＣ）タイミング回路により制御できる。しかし、示されるパルス信号５４０または他の任意のパルス信号を生成するために、任意の適切な手段を使用することができる。

パルス復号化回路４１４ｂは、パルス信号５４０を復号化通信制御信号５３０’に復号する。一例では、パルス復号化回路４１４ｂは、正または負のパルスを検出し、それをフリップフロップ（クロックドＤタイプ）でラッチする２つのＭＯＳＦＥＴから構成され得る。正の検出は、「スイッチ」を一方向にラッチし、負のパルスは、「スイッチ」を反対方向にラッチする。図３の実施形態では、パルス信号５４０の振幅は、デジタル通信の振幅よりも大きくてもよい。したがって、デジタル通信は、例えば、２つのＭＯＳＦＥＴにより検出されない。例えば、パルス信号５４０の振幅は、２つのＭＯＳＦＥＴのラッチング閾値よりも大きくてもよいが、デジタル通信の振幅は、ラッチング閾値よりも小さくて
もよい。その結果、パルス信号５４０のみが復号化通信制御信号５３０’に復号される。したがって、復号化通信制御信号５３０’は、例えば、図２および図３に示されるバストランシーバースイッチ１２０ｂ、２２０ｂを制御するために再生成および使用され得る。しかし、パルス信号５４０を復号化通信制御信号５３０’に復号するために、任意の適切な手段が使用されてもよい。

上記のように、図４に示される変圧器４１２は、図２に示される制御絶縁回路１１４内のパルス変圧器または図３に示される変圧器２１２であり得る。図２および図３に示される双方向絶縁回路１１０、２１０の両方は、パルス信号を使用して、受信構成と送信構成を切り替える。図３に示される変圧器２１２は、１２００Ｈｚおよび２２００ＨｚのＨＡＲＴ周波数を渡すことができる。したがって、変圧器２１２は、比較的低い周波数のために磁気コアを含み得る。図２に示される制御絶縁回路１１４は、図５に示されるパルス信号５４０などの比較的高い周波数のパルスのみを通過させることができ、したがって、それに応じて設計することができる。図２の双方向絶縁回路１１０は、低電力アプリケーションに適している場合があり、図３の双方向絶縁回路２１０は、パルス信号５４０とデジタル通信の両方を転送するために共通の変圧器を使用することができる。しかし、理解できるように、任意の適切な絶縁回路が使用されてもよく、必ずしもパルス信号の使用を必要としない。

電子機器の一部を電気的に絶縁する方法
図６は、電子機器の一部を電気的に絶縁する方法６００を示す。図６に示されるように、本方法６００は、ステップ６１０において、通信制御信号を双方向絶縁回路で受信することで開始する。双方向絶縁回路は、電子機器の第１の部分と第２の部分を分離することができる。通信制御信号は、第１の部分により供給される。ステップ６２０において、本方法６００は、受信した通信制御信号を第２の部分に配置されているバストランシーバースイッチに双方向絶縁回路で供給する。

本方法６００は、双方向絶縁回路内に変圧器を提供することをさらに含み得る。本方法６００により提供される変圧器は、図２および図３を参照して上記の変圧器１１２、２１２と同じであってもなくてもよい。変圧器が双方向絶縁回路内に設けられる場合に、本方法６００は、パルス発生回路を変圧器に提供し通信可能に接続することと、パルス復号化回路を変圧器に提供し通信可能に接続することとをさらに含み得る。パルス発生回路は、通信制御信号を第１の部分から受信し、通信制御信号に基づいてパルス信号を生成し、パルス信号を変圧器に供給することができる。パルス復号化回路は、パルス信号を変圧器から受信し、受信したパルス信号を、バストランシーバースイッチにより受信される通信制御信号に復号することができる。本方法６００により使用されるパルス発生回路およびパルス復号化回路は、上記のパルス発生回路２１４ａ、４１４ａおよびパルス復号化回路２１４ｂ、４１４ｂと各々同じであり得るが、任意の適切な回路が使用されてもよい。

追加的または代替的に、本方法６００は、制御絶縁回路を提供することをさらに含み得る。制御絶縁回路が提供される場合、本方法６００はまた、通信制御信号を制御絶縁回路で受信することと、受信した通信制御信号を第２の部分に配置されているバストランシーバースイッチに制御絶縁回路で供給することとを含み得る。本方法６００により使用される制御絶縁回路は、図２を参照して上記の制御絶縁回路１１４であってもなくてもよいが、任意の適切な絶縁回路が使用されてもよい。

制御絶縁回路を提供することは、通信制御信号を受信し、通信制御信号に基づいてパルス信号を生成するパルス発生回路を提供することと、変圧器を提供しパルス発生回路に通信可能に接続することとを含み得る。変圧器は、パルス信号をパルス発生回路から受信し、パルス信号を供給することができる。制御絶縁回路を提供することはまた、パルス復号
化回路を提供し変圧器に通信可能に接続することを含み得る。パルス復号化回路は、変圧器により供給されるパルス信号を受信し、受信したパルス信号を、バストランシーバースイッチにより受信される通信制御信号に復号することができる。パルス発生回路およびパルス復号化回路は、図２を参照して上記の制御絶縁回路１１４に含まれるパルス発生回路およびパルス復号化回路であってもよいが、任意の適切な回路が使用されてもよい。

本方法６００はまた、第１の部分にプロセッサートランシーバースイッチを提供および配置することと、通信制御信号により制御されるようにプロセッサートランシーバースイッチを構成することとを含み得る。本方法６００により使用されるプロセッサートランシーバースイッチは、上記のプロセッサートランシーバースイッチ１２０ａ、２２０ａであり得るが、任意の適切なスイッチが使用されてもよい。

本方法６００は、プロセッサー送信端子およびプロセッサー受信端子を有するプロセッサートランシーバー回路を提供することをさらに含み得る。本方法６００により使用されるプロセッサートランシーバー回路は、図２および図３を参照して上記のプロセッサートランシーバー回路１３０ａ、２３０ａであり得る。プロセッサートランシーバー回路が提供される場合、本方法６００はまた、プロセッサートランシーバースイッチをプロセッサー送信端子およびプロセッサー受信端子に選択的に通信可能に接続することを含み得る。

プロセッサートランシーバー回路を提供するステップは、プロセッサー送信回路およびプロセッサー受信回路を提供するステップを含み得る。プロセッサー送信回路およびプロセッサー受信回路が提供される場合、本方法６００はまた、第１の部分のプロセッサーにより供給されるデジタル通信をプロセッサー送信回路で受信し、受信したデジタル通信をプロセッサートランシーバースイッチにプロセッサー送信回路で送信すること、および／またはデジタル通信をプロセッサートランシーバースイッチからプロセッサー受信回路で受信し、受信したデジタル通信をプロセッサーにプロセッサー受信回路で送信することを含み得る。

本方法６００は、バス送信端子およびバス受信端子を有するバストランシーバー回路を提供し、バストランシーバースイッチをバス送信端子およびバス受信端子に選択的に通信可能に接続することをさらに含み得る。バストランシーバー回路を提供することは、バス送信回路およびバス受信回路を提供することを含み得る。バス送信回路およびバス受信回路が提供される場合、本方法６００は、デジタル通信をバストランシーバースイッチからバス送信回路で受信し、受信したデジタル通信をバスループに送信することと、デジタル通信をバスループからバス受信回路で受信することと、受信したデジタル通信をバストランシーバースイッチに送信することとをさらに含み得る。

電子機器１００、２００、特に、双方向絶縁回路１１０、２１０は、電子機器１００、２００の第１の部分１００ａ、２００ａと電子機器１００、２００の第２の部分１００ｂ、２００ｂとを互いから電気的に絶縁する。双方向絶縁回路１１０、２１０は、通信をバスループＬ１、Ｌ２から受信することと、通信をバスループＬ１、Ｌ２に送信することの両方のための上記の変圧器１１２、２１２などの単一の絶縁デバイスを単一の絶縁ポイントとして使用する。その結果、使用される基板スペースが少なくなり、エコーバックの問題が解消される。

上記実施形態の詳細な説明は、本説明の範囲内であると発明者が考えたすべての実施形態の網羅的な説明ではない。実際に、当業者は、上記の実施形態の特定の要素を種々組み合わせたり排除したりしてさらなる実施形態を作成することができ、このようなさらなる実施形態は、本説明の範囲および教示に入ることを認識するであろう。また、当業者には、上記の実施形態を全体的または部分的に組み合わせて、本説明の範囲および教示内の追
加の実施形態を作成することができることが明らかであろう。

したがって、特定の実施形態が例示の目的で本明細書に説明されているが、当業者が認識するように、本説明の範囲内で種々の同等の変更が可能である。本明細書で提供される教示は、電気絶縁を含む他の電子機器に適用することができ、上記かつ添付の図に示される実施形態だけに適用することはできない。したがって、上記の実施形態の範囲は、添付の特許請求の範囲から決定されるべきである。

Claims (20)

1. 電気絶縁を含む電子機器（１００、２００）であって、前記電子機器（１００、２００）が、
   第１の部分（１００ａ、２００ａ）を第２の部分（１００ｂ、２００ｂ）から分離する双方向絶縁回路（１１０、２１０）と、
   前記第２の部分（１００ｂ、２００ｂ）に配置されているバストランシーバースイッチ（１２０ｂ、２２０ｂ）であって前記双方向絶縁回路（１１０、２１０）に通信可能に接続されている前記バストランシーバースイッチ（１２０ｂ、２２０ｂ）と
   を備えており、
   前記バストランシーバースイッチ（１２０ｂ、２２０ｂ）が、前記第１の部分（１００ａ、２００ａ）により供給される通信制御信号を前記双方向絶縁回路（１１０、２１０）から受信する、電子機器（１００、２００）。
2. 前記双方向絶縁回路（１１０、２１０）が、プロセッサー端子（１１０ａ、２１０ａ）およびバス端子（１１０ｂ、２１０ｂ）を有する変圧器（１１２、２１２）から構成されている、請求項１に記載の電子機器（１００、２００）。
3. 前記双方向絶縁回路（２１０）が、
   前記変圧器（２１２）に通信可能に接続されているパルス発生回路（２１４ａ）であって、前記通信制御信号を受信し、前記通信制御信号に基づいてパルス信号を生成し、前記パルス信号を前記変圧器（２１２）に供給するように構成されているパルス発生回路（２１４ａ）と、
   前記変圧器（２１２）に通信可能に接続されているパルス復号化回路（２１４ｂ）であって、前記パルス信号を前記変圧器（２１２）から受信し、前記受信したパルス信号を、前記バストランシーバースイッチ（２２０ｂ）により受信される前記通信制御信号に復号するように構成されているパルス復号化回路（２１４ｂ）と
   をさらに備えている、請求項２に記載の電子機器（２００）。
4. 前記双方向絶縁回路（１１０）が、前記通信制御信号を前記電子機器（１００）の第１の部分（１００ａ）から受信し、前記通信制御信号を前記バストランシーバースイッチ（１２０ｂ）に供給するように構成されている制御絶縁回路（１１４）からさらに構成されている、請求項１から３のいずれか一項に記載の電子機器（１００）。
5. 前記制御絶縁回路（１１４）が、
   前記通信制御信号を受信し、前記通信制御信号に基づいてパルス信号を生成するように構成されているパルス発生回路（４１４ａ）と、
   前記パルス発生回路（４１４ａ）に通信可能に接続されており、前記パルス信号を前記パルス発生回路（４１４ａ）から受信し、前記パルス信号を供給するように構成されている変圧器（４１２）と、
   前記変圧器（４１２）に通信可能に接続されており、前記変圧器（４１２）により供給される前記パルス信号を受信し、前記受信したパルス信号を、前記バストランシーバースイッチ（１２０ｂ、２２０ｂ）により受信される通信制御信号に復号するように構成されているパルス復号化回路（４１４ｂ）と
   から構成されている、請求項４に記載の電子機器（１００）。
6. 前記電子機器（１００、２００）の前記第１の部分（１００ａ、２００ａ）に配置されているプロセッサートランシーバースイッチ（１２０ａ、２２０ａ）であって、前記通信制御信号により制御されるように構成されているプロセッサートランシーバースイッチ（１２０ａ、２２０ａ）をさらに備えている、請求項１から５のいずれか一項に記載の電子
   機器（１００、２００）。
7. プロセッサー送信端子（１３２ａｔ、２３２ａｔ）およびプロセッサー受信端子（１３４ａｔ、２３４ａｔ）を有するプロセッサートランシーバー回路（１３０ａ、２３０ａ）をさらに備えており、前記プロセッサートランシーバースイッチ（１２０ａ、２２０ａ）が、前記プロセッサー送信端子（１３２ａｔ、２３２ａｔ）および前記プロセッサー受信端子（１３４ａｔ、２３４ａｔ）に選択的に通信可能に接続されている、請求項６に記載の電子機器（１００、２００）。
8. 前記プロセッサートランシーバー回路（１３０ａ、２３０ａ）が、プロセッサー送信回路（１３２ａ、２３２ａ）およびプロセッサー受信回路（１３４ａ、２３４ａ）から構成されており、
   前記プロセッサー送信回路（１３２ａ、２３２ａ）が、デジタル通信を前記第１の部分（１００ａ、２００ａ）のプロセッサー（１４０、２４０）から受信し、前記受信したデジタル通信を前記プロセッサートランシーバースイッチ（１２０ａ、２２０ａ）に送信するように構成されており、
   前記プロセッサー受信回路（１３４ａ、２３４ａ）が、前記デジタル通信を前記プロセッサートランシーバースイッチ（１２０ａ、２２０ａ）から受信し、前記受信したデジタル通信をプロセッサー（１４０、２４０）に送信するように構成されている、請求項７に記載の電子機器（１００、２００）。
9. バス送信端子（１３２ｂｔ、２３２ｂｔ）およびバス受信端子（１３４ｂｔ、２３４ｂｔ）を有するバストランシーバー回路（１３０ｂ、２３０ｂ）をさらに備えており、前記バストランシーバースイッチ（１２０ｂ、２２０ｂ）が、前記バス送信端子（１３２ｂｔ、２３２ｂｔ）および前記バス受信端子（１３４ｂｔ、２３４ｂｔ）に選択的に通信可能に接続されている、請求項１から８のいずれか一項に記載の電子機器（１００、２００）。
10. 前記バストランシーバー回路（１３０ｂ、２３０ｂ）が、バス送信回路（１３２ｂ、２３２ｂ）およびバス受信回路（１３４ｂ、２３４ｂ）から構成されており、
    前記バス送信回路（１３２ｂ、２３２ｂ）が、前記デジタル通信を前記バストランシーバースイッチ（１２０ｂ、２２０ｂ）から受信し、前記受信したデジタル通信をバスループ（Ｌ１、Ｌ２）に送信するように構成されており、
    前記バス受信回路（１３４ｂ、２３４ｂ）が、デジタル通信を前記バスループ（Ｌ１、Ｌ２）から受信し、前記受信したデジタル通信を前記バストランシーバースイッチ（１２０ｂ、２２０ｂ）に送信するように構成されている、請求項９に記載の電子機器（１００、２００）。
11. 電子機器の一部を電気的に絶縁する方法であって、前記方法が、
    双方向絶縁回路で通信制御信号を受信することであって、
    前記双方向絶縁回路が電子機器の第１の部分と第２の部分を分離し、
    前記通信制御信号が第１の部分により供給されることと、
    受信した通信制御信号を前記第２の部分に配置されているバストランシーバースイッチに前記双方向絶縁回路で供給することと
    を含む、方法。
12. プロセッサー端子および第２の端子を有する変圧器を前記双方向絶縁回路内に提供することをさらに含む、請求項１１の方法。
13. パルス発生回路を提供し前記変圧器に通信可能に接続することであって、
    前記パルス発生回路が、前記第１の部分から前記通信制御信号を受信し、前記通信制御信号に基づいてパルス信号を生成し、前記パルス信号を変圧器に供給することと、
    パルス復号化回路を提供し前記変圧器に通信可能に接続することであって、
    前記パルス復号化回路が、前記変圧器から前記パルス信号を受信し、前記受信したパルス信号を、前記バストランシーバースイッチにより受信される前記通信制御信号に復号すること
    をさらに含む、請求項１２の方法。
14. 制御絶縁回路を提供することと、
    前記制御絶縁回路で前記通信制御信号を受信することと、
    前記受信した通信制御信号を前記第２の部分に配置されている前記バストランシーバースイッチに前記制御絶縁回路で供給することと
    をさらに含む、請求項１１から１３のいずれか一項に記載の方法。
15. 前記制御絶縁回路を提供することが、
    前記通信制御信号を受信し、前記通信制御信号に基づいてパルス信号を生成するパルス発生回路を提供することと、
    変圧器を提供しパルス発生回路に通信可能に接続することであって、前記変圧器が、前記パルス発生回路から前記パルス信号を受信し、前記パルス信号を供給することと、
    パルス復号化回路を提供し前記変圧器に通信可能に接続することであって、前記パルス復号化回路が、前記変圧器により供給される前記パルス信号を受信し、前記受信したパルス信号を、前記バストランシーバースイッチにより受信される前記通信制御信号に復号することと
    を含む、請求項１４に記載の方法。
16. 前記第１の部分にプロセッサートランシーバースイッチを提供し配置することと、前記通信制御信号により制御されるように前記プロセッサートランシーバースイッチを構成することとをさらに含む、請求項１１から１５のいずれか一項に記載の方法。
17. プロセッサー送信端子およびプロセッサー受信端子を有するプロセッサートランシーバー回路を提供することと、前記プロセッサートランシーバースイッチをプロセッサー送信端子とプロセッサー受信端子に選択的に通信可能に接続することとをさらに含む、請求項１６に記載の方法。
18. 前記プロセッサートランシーバー回路を提供することが、
    プロセッサー送信回路とプロセッサー受信回路を提供することを含み、前記方法が、
    前記第１の部分のプロセッサーにより供給されるデジタル通信を前記プロセッサー送信回路で受信することと、前記受信したデジタル通信を前記プロセッサートランシーバースイッチに前記プロセッサー送信回路で送信することと、
    デジタル通信を前記プロセッサートランシーバースイッチから前記プロセッサー受信回路で受信することと、前記受信したデジタル通信を前記プロセッサーに前記プロセッサー受信回路で送信すること
    をさらに含む、請求項１７の方法。
19. バス送信端子およびバス受信端子を有するバストランシーバー回路を提供し、前記バストランシーバースイッチを前記バス送信端子および前記バス受信端子に選択的に通信可能に接続することをさらに含む、請求項１１から１８のいずれか一項に記載の方法。
20. 前記バストランシーバー回路を提供することが、バス送信回路およびバス受信回路を提供することを含み、
    デジタル通信をバストランシーバースイッチから前記バス送信回路で受信することと、前記受信したデジタル通信をバスループに前記バス送信回路で送信することと、
    デジタル通信を前記バスループから前記バス受信回路で受信することと、前記受信したデジタル通信を前記バストランシーバースイッチに前記バス受信回路で送信することとをさらに含む、請求項１９に記載の方法。

Images