JP2023006023A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023006023A
JP2023006023A JP2021108392A JP2021108392A JP2023006023A JP 2023006023 A JP2023006023 A JP 2023006023A JP 2021108392 A JP2021108392 A JP 2021108392A JP 2021108392 A JP2021108392 A JP 2021108392A JP 2023006023 A JP2023006023 A JP 2023006023A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
lower substrate
extending parallel
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021108392A
Other languages
English (en)
Other versions
JP2023006023A5 (ja
Inventor
信一朗 関島
Shinichiro Sekijima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2021108392A priority Critical patent/JP2023006023A/ja
Priority to KR1020220076597A priority patent/KR20230004283A/ko
Priority to CN202210745097.3A priority patent/CN115547973A/zh
Priority to US17/809,086 priority patent/US20230005830A1/en
Publication of JP2023006023A publication Critical patent/JP2023006023A/ja
Publication of JP2023006023A5 publication Critical patent/JP2023006023A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H01L2224/17132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】反り及びうねりの発生を抑制する半導体装置を提供する。【解決手段】半導体装置は、下基板１００と、上基板との間に配置され、下基板に実装された半導体素子３００と、上下基板の導電パッドを接合する複数の接合材２０とを有する。下基板は、第１方向に平行に延びる第１辺１５１、第２辺１５２と、第１方向に垂直な第２方向に平行に延びる第３辺１５３、第４辺１５４と、を備える。半導体素子は、第１方向に平行に延びる第５辺３５５、第６辺３５６と、第２方向に平行に延びる第７辺３５７、第８辺３５８と、を備える。第５辺、第６辺は、第７辺、第８辺よりも長い。接合材の一部は、第１辺と第５辺との間に第１列をなし、第２辺と第６辺との間に第２列をなし、第３辺と第７辺との間に第３列をなし、第４辺と第８辺との間に第４列をなして夫々配置され、第３列及び第４列の数は第１列及び第２列の数よりも少ない。【選択図】図２

Description

本開示は、半導体装置に関する。
上基板と下基板との間に半導体チップが設けられた半導体装置が開示されている（特許文献１）。
国際公開第２００７／０６９６０６号
特許文献１に記載の半導体装置によれば、所期の目的は達成されるものの、半導体チップの形態が多様化した際に、半導体チップの形状によっては、半導体装置に反り又はうねりが生じるおそれがある。
本開示は、反り及びうねりの発生を抑制することができる半導体装置を提供することを目的とする。
本開示の一形態によれば、第１主面を有し、前記第１主面に複数の第１導電パッドを備えた第１基板と、前記第１主面に対向する第２主面を有し、前記第２主面に複数の第２導電パッドを備えた第２基板と、前記第１基板と前記第２基板との間に配置され、前記第１基板の前記第１主面に実装された半導体素子と、前記第１導電パッドと前記第２導電パッドとを接合する複数の接合材と、を有し、前記第１主面に垂直な方向からの平面視で、前記第１基板は、第１方向に平行に延びる第１辺及び第２辺と、前記第１方向に垂直な第２方向に平行に延びる第３辺及び第４辺と、を備えた矩形状の平面形状を有し、前記半導体素子は、前記第１方向に平行に延びる第５辺及び第６辺と、前記第２方向に平行に延びる第７辺及び第８辺と、を備えた矩形状の平面形状を有し、前記第５辺及び前記第６辺は、前記第７辺及び前記第８辺よりも長く、前記第５辺は前記第６辺よりも前記第１辺側にあり、前記第７辺は前記第８辺よりも前記第３辺側にあり、前記複数の接合材の一部は、前記第１辺と前記第５辺との間に、前記第１方向に平行に延びる２以上の第１列をなして配置され、前記複数の接合材の一部は、前記第２辺と前記第６辺との間に、前記第１方向に平行に延びる２以上の第２列をなして配置され、前記複数の接合材の一部は、前記第３辺と前記第７辺との間に、前記第２方向に平行に延びる１又は２以上の第３列をなして配置され、前記複数の接合材の一部は、前記第４辺と前記第８辺との間に、前記第２方向に平行に延びる１又は２以上の第４列をなして配置され、前記第３列の数及び前記第４列の数は、前記第１列の数及び前記第２列の数よりも少ない半導体装置が提供される。
開示の技術によれば、反り及びうねりの発生を抑制することができる。
実施形態に係る半導体装置を示す断面図である。 実施形態における下基板の上での接合材の配置を示す模式図である。 実施形態に係る半導体装置の製造方法を示す断面図（その１）である。 実施形態に係る半導体装置の製造方法を示す断面図（その２）である。 実施形態に係る半導体装置の製造方法を示す断面図（その３）である。 実施形態に係る半導体装置の製造方法を示す断面図（その４）である。 実施形態に係る半導体装置の製造方法を示す断面図（その５）である。 実施形態に係る半導体装置の製造方法を示す断面図（その６）である。 参考例における下基板の上での接合材の配置を示す模式図である。
以下、実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。また、本開示においては、Ｘ１－Ｘ２方向、Ｙ１－Ｙ２方向、Ｚ１－Ｚ２方向を相互に直交する方向とする。Ｘ１－Ｘ２方向及びＹ１－Ｙ２方向を含む面をＸＹ面と記載し、Ｙ１－Ｙ２方向及びＺ１－Ｚ２方向を含む面をＹＺ面と記載し、Ｚ１－Ｚ２方向及びＸ１－Ｘ２方向を含む面をＺＸ面と記載する。なお、便宜上、Ｚ１－Ｚ２方向を上下方向とし、Ｚ１側を上側、Ｚ２側を下側とする。また、平面視とは、Ｚ１側から対象物を視ることをいい、平面形状とは、対象物をＺ１側から視た形状のことをいう。但し、半導体装置は天地逆の状態で用いることができ、又は任意の角度で配置することができる。
本実施形態は、半導体装置に関する。図１は、実施形態に係る半導体装置を示す断面図である。
実施形態に係る半導体装置１０は、下基板１００と、上基板２００と、半導体素子３００とを有する。下基板１００はＸＹ面に略平行な上面１０１を有し、上基板２００はＸＹ面に略平行な下面２０１を有する。上基板２００は下基板１００の上側（Ｚ１側）に配置されている。上基板２００の下面２０１が下基板１００の上面１０１に対向している。下基板１００は第１基板の一例であり、上基板２００は第２基板の一例である。下基板１００の上面１０１は第１主面の一例であり、上基板２００の下面２０１は第２主面の一例である。
下基板１００は、例えば、コア層１１０と、コア層１１０の上面に設けられたビルドアップ層１２０と、コア層１１０の下面に設けられたビルドアップ層１３０とを有する。下基板１００が、コア層を含まないコアレス基板であってもよい。
コア層１１０は、貫通孔１１４が形成された絶縁性の基材１１１と、貫通孔１１４の内壁面に形成された貫通電極１１２と、貫通電極１１２の内側に充填された充填材１１３とを有する。例えば、コア層１１０の材料はガラスエポキシ等であり、貫通電極１１２の材料は銅等である。また、充填材１１３が存在せず、貫通孔１１４の内部が全て金属で充填された貫通電極１１２を用いてもよい。
ビルドアップ層１２０は、絶縁層１２１と、配線層１２２と、ソルダレジスト層１２３とを有する。ソルダレジスト層１２３には、上基板２００との接続用の開口部１２３Ａと、半導体素子３００の実装用の開口部１２３Ｂとが形成されている。配線層１２２は、絶縁層１２１の最上面に、上基板２００との接続用の複数の導電パッド１２４Ａと、半導体素子３００の実装用の複数の導電パッド１２４Ｂとを含む。導電パッド１２４Ａは開口部１２３Ａから露出し、導電パッド１２４Ｂは開口部１２３Ｂから露出する。配線層１２２の材料は、例えば銅等の導電体である。導電パッド１２４Ａは第１導電パッドの一例である。
ビルドアップ層１３０は、絶縁層１３１と、配線層１３２と、ソルダレジスト層１３３とを有する。ソルダレジスト層１３３には、外部接続用の開口部１３３Ａが形成されている。配線層１３２は、絶縁層１３１の最下面に導電パッド１３４を含む。導電パッド１３４は開口部１３３Ａから露出する。配線層１３２の材料は、例えば銅等の導電体である。導電パッド１３４上にはんだボール１３５が設けられている。なお、はんだボール１３５が設けられず、直接導電パッド１３４が外部装置の電極と接続される場合もある。
導電パッド１２４Ａと、導電パッド１２４Ｂと、導電パッド１３４とが、配線層１２２、貫通電極１１２及び配線層１３２を介して電気的に接続されている。ビルドアップ層１２０に含まれる絶縁層１２１及び配線層１２２の数、ビルドアップ層１３０に含まれる絶縁層１３１及び配線層１３２の数は特に限定されない。
半導体素子３００は下基板１００の上面１０１にフリップチップ実装されている。すなわち、半導体素子３００のバンプ３０１が接合材３１０を介して下基板１００の導電パッド１２４Ｂに電気的に接続されている。接合材３１０は、例えばはんだから構成される。半導体素子３００と下基板１００との間にはアンダーフィル材３２０が充填されている。
上基板２００は、例えば、コア層２１０と、複数の導電パッド２１１と、複数の導電パッド２１２と、ソルダレジスト層２１４と、ソルダレジスト層２１５とを有する。但し、上基板２００はコア層を含まないコアレス基板を用いても良い。
導電パッド２１１はコア層２１０の下面に設けられており、導電パッド２１２はコア層２１０の上面に設けられている。導電パッド２１２は、コア層２１０に形成されたビアホール２１３を通じて導電パッド２１１に接続されている。導電パッド２１１及び導電パッド２１２の材料は、例えば銅等の導電体である。導電パッド２１１は第２導電パッドの一例である。
ソルダレジスト層２１４はコア層２１０の下面を覆っている。ソルダレジスト層２１４には、下基板１００との接続用の開口部２１４Ａが形成されている。導電パッド２１１は開口部２１４Ａから露出する。ソルダレジスト層２１５はコア層２１０の上面を覆っている。ソルダレジスト層２１５には、外部接続用の開口部２１５Ａが形成されている。導電パッド２１２は開口部２１５Ａから露出する。導電パッド２１２は、半導体素子、受動素子又は他の配線基板等の電子部品を上基板２００に搭載するために用いられる。
半導体装置１０は、下基板１００の複数の導電パッド１２４Ａと上基板２００の複数の導電パッド２１１とを接合する複数の接合材２０を有する。接合材２０は、例えば、銅コアボール２１と、銅コアボール２１の表面を覆うはんだ層２２とを有する。接合材２０は、例えば銅コア付きはんだボールである。接合材２０は、金属からなる柱状体とその表面を覆うはんだ層とからなっても良い。金属は銅を使用することができ、柱状体としては円柱だけでなく角柱などを含み、柱状体の表面にＮｉ層が形成されていても良い。
下基板１００の導電パッド１２４Ａと、上基板２００の導電パッド２１１とは互いに対向している。そして、銅コアボール２１は、導電パッド１２４Ａ及び導電パッド２１１の両方に接触している。銅コアボール２１の形状は球体状であってもよく、楕円体状であってもよい。銅コアボール２１の表面にＮｉ層が形成されていてもよい。
はんだ層２２は導電パッド１２４Ａ及び導電パッド２１１の両方に接触していてもよい。はんだ層２２の材料は、例えば、Ｓｎ（錫）、Ｓｎ－Ａｇ（銀）系、Ｓｎ－Ｃｕ系、Ｓｎ－Ａｇ－Ｃｕ系のＰｂ（鉛）フリーはんだである。
ここで、接合材２０の配置について詳細に説明する。図２は、実施形態における下基板の上での接合材の配置を示す模式図である。図１は、図２中のI-I線に沿った断面図に相当する。
下基板１００は、平面視で、Ｘ１－Ｘ２方向に平行に延びる第１辺１５１及び第２辺１５２と、Ｙ１－Ｙ２方向に平行に延びる第３辺１５３及び第４辺１５４とを備えた平面形状を有する。第１辺１５１は第２辺１５２に対してＹ１側にあり、第２辺１５２は第１辺１５１に対してＹ２側にある。第３辺１５３は第４辺１５４に対してＸ１側にあり、第４辺１５４は第３辺１５３に対してＸ２側にある。例えば、第３辺１５３及び第４辺１５４の長さは、第１辺１５１及び第２辺１５２の長さの０．９５倍～１．０５倍である。下基板１００の平面形状は正方形状であってもよい。つまり、第３辺１５３及び第４辺１５４の長さが、第１辺１５１及び第２辺１５２の長さと等しくてもよい。
半導体素子３００は、平面視で、Ｘ１－Ｘ２方向に平行に延びる第５辺３５５及び第６辺３５６と、Ｙ１－Ｙ２方向に平行に延びる第７辺３５７及び第８辺３５８とを備えた平面形状を有する。第５辺３５５は第６辺３５６に対してＹ１側にあり、第６辺３５６は第５辺３５５に対してＹ２側にある。第７辺３５７は第８辺３５８に対してＸ１側にあり、第８辺３５８は第７辺３５７に対してＸ２側にある。また、第５辺３５５は第６辺３５６よりも第１辺１５１側にあり、第６辺３５６は第５辺３５５よりも第２辺１５２側にあり、第７辺３５７は第８辺３５８よりも第３辺１５３側にあり、第８辺３５８は第７辺３５７よりも第４辺１５４側にある。第５辺３５５及び第６辺３５６は、第７辺３５７及び第８辺３５８よりも長い。
平面視で、半導体素子３００は下基板１００のほぼ中央に配置されている。複数の接合材２０は、半導体素子３００の周囲に規則的に配置されている。複数の接合材２０の一部は、第１辺１５１と第５辺３５５との間に、Ｘ１－Ｘ２方向に平行に延びる２つの第１列をなして配置され、複数の接合材２０の一部は、第２辺１５２と第６辺３５６との間に、Ｘ１－Ｘ２方向に平行に延びる２つの第２列をなして配置されている。また、複数の接合材２０の一部は、第３辺１５３と第７辺３５７との間に、Ｙ１－Ｙ２方向に平行に延びる１つの第３列をなして配置され、複数の接合材２０の一部は、第４辺１５４と第８辺３５８との間に、Ｙ１－Ｙ２方向に平行に延びる１つの第４列をなして配置されている。このように、本実施形態では、第３列の数及び第４列の数が、第１列の数及び第２列の数よりも少ない。
下基板１００の複数の導電パッド１２４Ａ及び上基板２００の複数の導電パッド２１１も、複数の接合材２０に対応するようにして、平面視で、半導体素子３００の周囲に規則的に配置されている。
上基板２００と下基板１００との間にモールド樹脂４０が充填され、上基板２００は下基板１００に対して固定されている。上基板２００と下基板１００との間の距離は銅コアボール２１により維持されている。
次に、実施形態に係る半導体装置１０の製造方法について説明する。図３～図８は、実施形態に係る半導体装置１０の製造方法を示す断面図である。
まず、図３に示すように、下基板１００を準備する。上述のように、下基板１００は、導電パッド１２４Ａ及び導電パッド１２４Ｂ等を有する。次いで、導電パッド１２４Ｂの上に、例えば接合材３１０を形成する。接合材３１０は、電解めっき法等により形成することができる。
次いで、図４に示すように、バンプ３０１が形成された半導体素子３００を下基板１００にフリップチップ実装する。すなわち、接合材３１０を介してバンプ３０１を下基板１００の導電パッド１２４Ｂに電気的に接続する。次いで、半導体素子３００と下基板１００との間にアンダーフィル材３２０を充填する。
また、図５に示すように、上基板２００を準備する。上述のように、上基板２００は、導電パッド２１１等を有する。次いで、接合材２０として、銅コア付きはんだボールを導電パッド２１１の上に搭載する。接合材２０は、球体状の銅コアボール２１と、銅コアボール２１の外周に設けられたはんだ層２２とを有する。銅コアボール２１の表面にＮｉ層が形成されていてもよい。
半導体素子３００と下基板１００との間へのアンダーフィル材３２０の充填と、接合材２０の搭載との後、図６に示すように、下基板１００と上基板２００との間にモールド樹脂４０を設けながら、接合材２０が導電パッド１２４Ａに接するようにして、上基板２００を下基板１００の上に載置する。半導体素子３００は、下基板１００と上基板２００との間に配置される。
次いで、はんだ層２２のリフローを行う。この結果、図７に示すように、はんだ層２２が溶融、凝固して銅コアボール２１が導電パッド１２４Ａに接触する。また、はんだ層２２の成分（例えば錫）と、導電パッド１２４Ａの成分（例えば銅）及び導電パッド２１１の成分（例えば銅）とから合金層（図示せず）が形成される。リフローの温度は、例えば２６０℃程度である。また、はんだ層２２は熱を帯びたツールを押し当てて溶融させても良い。
次いで、図８に示すように、導電パッド１３４の上にはんだボール１３５を形成する。
このようにして、実施形態に係る半導体装置１０を製造することができる。
なお、上基板２００を下基板１００の上に載置する際にモールド樹脂４０を設けずに、はんだ層２２のリフローが行われた後にモールド樹脂４０を設けてもよい。また、上基板２００を下基板１００の上に載置する際にモールド樹脂４０を設けずに、はんだ層２２のリフローの際にモールド樹脂４０を設けてもよい。
ここで、本実施形態の効果について、参考例と比較しながら説明する。図９は、参考例における下基板の上での接合材の配置を示す模式図である。
参考例では、図９に示すように、複数の接合材２０の一部が、第３辺１５３と第７辺３５７との間に、Ｙ１－Ｙ２方向に平行に延びる２つの第３列をなして配置され、複数の接合材２０の一部が、第４辺１５４と第８辺３５８との間に、Ｙ１－Ｙ２方向に平行に延びる２つの第４列をなして配置されている。このように、参考例では、第３列の数及び第４列の数が、第１列の数及び第２列の数と等しい。他の構成は、本実施形態と同様である。
本実施形態においても、参考例においても、製造時には、はんだ層２２のリフローの際等に下基板１００が熱変形する。また、はんだ層２２が凝固した後には、下基板１００の熱変形は、接合材２０を通じて上基板２００による拘束を受ける。
更に、半導体素子３００も熱変形するが、半導体素子３００の熱膨張率（ＣＴＥ）は下基板１００の熱膨張率よりも著しく小さい。このため、半導体素子３００の熱変形は、下基板１００の熱変形よりも著しく小さい。従って、下基板１００の熱変形は半導体素子３００による拘束も受ける。
参考例では、第３列の数及び第４列の数が第１列の数及び第２列の数と等しいため、下基板１００のＸ１－Ｘ２方向の熱変形及びＹ１－Ｙ２方向の熱変形は上基板２００により同程度に拘束される。また、半導体素子３００の第５辺３５５及び第６辺３５６は、第７辺３５７及び第８辺３５８よりも長い。このため、半導体素子３００により、下基板１００のＸ１－Ｘ２方向の熱変形が、Ｙ１－Ｙ２方向の熱変形よりも拘束される。従って、参考例では、下基板１００が、Ｙ１－Ｙ２方向よりもＸ１－Ｘ２方向に熱変形しやすい。このため、ＸＹ面内において、下基板１００の熱変形に大きな異方性が生じ得る。熱変形の異方性が大きいほど、半導体装置に反りが生じやすくなったり、うねりが生じやすくなったりする。
一方、本実施形態では、第３列の数及び第４列の数が、第１列の数及び第２列の数よりも少ない。このため、上基板２００により、下基板１００のＹ１－Ｙ２方向の熱変形が、Ｘ１－Ｘ２方向の熱変形よりも拘束される。また、参考例と同様に、半導体素子３００により、下基板１００のＸ１－Ｘ２方向の熱変形が、Ｙ１－Ｙ２方向の熱変形よりも拘束される。従って、本実施形態では、上基板２００による下基板１００の熱変形の拘束と、半導体素子３００による下基板１００の熱変形の拘束とにより、下基板１００の熱変形の異方性が低減される。このため、下基板１００の熱変形の異方性に伴う半導体装置１０の反り及びうねりを抑制することができる。
第５辺３５５と接合材２０の第１列との間の第１距離Ｌ１及び第６辺３５６と接合材２０との間の第２距離Ｌ２は、第７辺３５７と接合材２０の第３列との間の第３距離Ｌ３の１．５倍以下であり、かつ第８辺３５８と接合材２０の第４列との間の第４距離Ｌ４の１．５倍以下であることが好ましい。下基板１００の熱収縮の異方性を低減するためである。第１距離Ｌ１及び第２距離Ｌ２は、より好ましくは第３距離Ｌ３の１．３倍以下、かつ第４距離Ｌ４の１．３倍以下であり、更に好ましくは第３距離Ｌ３の１．１倍以下、かつ第４距離Ｌ４の１．１倍以下である。
複数の接合材２０は、平面視で、格子状に規則的に配置されていることが好ましいが、配線の引き回しの制約等により、一部に接合材２０が欠けた領域があってもよい。
第３列の数及び第４列の数が第１列の数及び第２列の数よりも少なければ、第１列の数、第２列の数、第３列の数及び第４列の数は限定されない。例えば、第１列の数及び第２列の数が１であって、第３列の数及び第４列の数が３であってもよい。また、第１列の数及び第２列の数が２であって、第３列の数及び第４列の数が３であってもよい。第１列の数、第２列の数、第３列の数及び第４列の数がより多くてもよい。
なお、半導体素子３００及び接合材２０が設けられていない下基板１００の熱変形に伴う反りの方向と、接合材２０が設けられていない上基板２００の熱変形に伴う反りの方向とは逆向きであることが好ましい。例えば、下基板１００が凸状に反る場合、上基板２００は凹状に反ることが好ましい。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
１０ 半導体装置
２０ 接合材
２１ 銅コアボール
２２ はんだ層
１００ 下基板
１０１ 上面
１２４Ａ、１２４Ｂ 導電パッド
２００ 上基板
２０１ 下面
２１１ 導電パッド
３００ 半導体素子

Claims (6)

  1. 第１主面を有し、前記第１主面に複数の第１導電パッドを備えた第１基板と、
    前記第１主面に対向する第２主面を有し、前記第２主面に複数の第２導電パッドを備えた第２基板と、
    前記第１基板と前記第２基板との間に配置され、前記第１基板の前記第１主面に実装された半導体素子と、
    前記第１導電パッドと前記第２導電パッドとを接合する複数の接合材と、
    を有し、
    前記第１主面に垂直な方向からの平面視で、
    前記第１基板は、第１方向に平行に延びる第１辺及び第２辺と、前記第１方向に垂直な第２方向に平行に延びる第３辺及び第４辺と、を備えた矩形状の平面形状を有し、
    前記半導体素子は、前記第１方向に平行に延びる第５辺及び第６辺と、前記第２方向に平行に延びる第７辺及び第８辺と、を備えた矩形状の平面形状を有し、
    前記第５辺及び前記第６辺は、前記第７辺及び前記第８辺よりも長く、
    前記第５辺は前記第６辺よりも前記第１辺側にあり、
    前記第７辺は前記第８辺よりも前記第３辺側にあり、
    前記複数の接合材の一部は、前記第１辺と前記第５辺との間に、前記第１方向に平行に延びる２以上の第１列をなして配置され、
    前記複数の接合材の一部は、前記第２辺と前記第６辺との間に、前記第１方向に平行に延びる２以上の第２列をなして配置され、
    前記複数の接合材の一部は、前記第３辺と前記第７辺との間に、前記第２方向に平行に延びる１又は２以上の第３列をなして配置され、
    前記複数の接合材の一部は、前記第４辺と前記第８辺との間に、前記第２方向に平行に延びる１又は２以上の第４列をなして配置され、
    前記第３列の数及び前記第４列の数は、前記第１列の数及び前記第２列の数よりも少ないことを特徴とする半導体装置。
  2. 前記接合材は、導電性コアボールを有することを特徴とする請求項１に記載の半導体装置。
  3. 前記導電性コアボールは銅を含有することを特徴とする請求項２に記載の半導体装置。
  4. 前記接合材は、前記導電性コアボールの表面を覆うはんだ層を有することを特徴とする請求項２又は３に記載の半導体装置。
  5. 前記第５辺と前記第１列との間の第１距離及び前記第６辺と前記第２列との間の第２距離は、
    前記第７辺と前記第３列との間の第３距離の１．５倍以下であり、かつ
    前記第８辺と前記第４列との間の第４距離の１．５倍以下であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
  6. 前記第３辺及び前記第４辺の長さは、前記第１辺及び前記第２辺の長さの０．９５倍～１．０５倍であることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
JP2021108392A 2021-06-30 2021-06-30 半導体装置 Pending JP2023006023A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021108392A JP2023006023A (ja) 2021-06-30 2021-06-30 半導体装置
KR1020220076597A KR20230004283A (ko) 2021-06-30 2022-06-23 반도체 장치
CN202210745097.3A CN115547973A (zh) 2021-06-30 2022-06-27 半导体装置
US17/809,086 US20230005830A1 (en) 2021-06-30 2022-06-27 Semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021108392A JP2023006023A (ja) 2021-06-30 2021-06-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2023006023A true JP2023006023A (ja) 2023-01-18
JP2023006023A5 JP2023006023A5 (ja) 2024-02-29

Family

ID=84724342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021108392A Pending JP2023006023A (ja) 2021-06-30 2021-06-30 半導体装置

Country Status (4)

Country Link
US (1) US20230005830A1 (ja)
JP (1) JP2023006023A (ja)
KR (1) KR20230004283A (ja)
CN (1) CN115547973A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989707B2 (en) 2005-12-14 2011-08-02 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same

Also Published As

Publication number Publication date
CN115547973A (zh) 2022-12-30
KR20230004283A (ko) 2023-01-06
US20230005830A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
US8253232B2 (en) Package on package having a conductive post with height lower than an upper surface of an encapsulation layer to prevent circuit pattern lift defect and method of fabricating the same
TWI479971B (zh) 佈線板，其製造方法及具有佈線板之半導體裝置
KR20080014004A (ko) 인터포저 및 반도체 장치
US9966323B2 (en) Semiconductor device
JP2012049219A (ja) 電子装置
JP5290215B2 (ja) 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
US20120319289A1 (en) Semiconductor package
JP2009049218A (ja) 半導体装置及び半導体装置の製造方法
TW201528448A (zh) 配線基板及將半導體元件安裝至配線基板的安裝方法
JPWO2006100738A1 (ja) 半導体装置及びその製造方法
WO2011021364A1 (ja) 半導体装置およびその製造方法
JP2007059486A (ja) 半導体装置及び半導体装置製造用基板
JP2023006023A (ja) 半導体装置
KR102494332B1 (ko) 전자소자 패키지
JP6323672B2 (ja) 半導体装置及びその製造方法
JP5267540B2 (ja) 半導体装置
JP4172238B2 (ja) 電子部品の実装構造
JP5994484B2 (ja) プリント配線板
JP5229267B2 (ja) 電子装置
JP2009266972A (ja) 積層型半導体モジュール及びその製造方法
JP2009129960A (ja) 半導体装置およびその製造方法
JP2008277691A (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
JP5934057B2 (ja) プリント回路基板
JP2022188977A (ja) 半導体装置及び半導体装置の製造方法
JP5434306B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240220