CN115547973A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115547973A
CN115547973A CN202210745097.3A CN202210745097A CN115547973A CN 115547973 A CN115547973 A CN 115547973A CN 202210745097 A CN202210745097 A CN 202210745097A CN 115547973 A CN115547973 A CN 115547973A
Authority
CN
China
Prior art keywords
substrate
semiconductor device
parallel
columns
lower substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210745097.3A
Other languages
English (en)
Inventor
关岛信一朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Publication of CN115547973A publication Critical patent/CN115547973A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H01L2224/17132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Abstract

半导体装置具有第1和第2基板、配置于它们之间且安装于第1基板的半导体元件、将第1与第2导电焊盘接合的多个接合材，第1基板具有具备：沿第1方向平行延伸的第1和第2边，沿与第1方向垂直的第2方向平行延伸的第3和第4边的矩形平面形状，半导体元件具有具备：沿第1方向平行延伸的第5和第6边，沿与第2方向平行延伸的第7和第8边的矩形平面形状，第5和第6边比第7和第8边长，多个接合材的部分在第1与第5边之间形成第1列配置，多个接合材的部分在第2与第6边之间形成第2列配置，多个接合材的部分在第3与第7边之间形成第3列配置，多个接合材的部分在第4与第8边之间形成第4列配置，第3和第4列数比第1和第2列数少。

Description

半导体装置
技术领域
本公开涉及半导体装置。
背景技术
公开了在上基板与下基板之间设置有半导体芯片的半导体装置(专利文献1)。
现有技术文献
专利文献
专利文献1：国际公开第2007/069606号
发明内容
发明所要解决的课题
根据专利文献1所记载的半导体装置，虽然达成所期望的目的，但是在半导体芯片的方式多样化时，存在根据半导体芯片的形状而半导体装置发生翘曲或起伏的担忧。
本公开的目的在于提供能够抑制翘曲和起伏的发生的半导体装置。
用于解决课题的方法
根据本公开的一方式，提供一种半导体装置，其具有：第1基板，其具有第1主面，且在上述第1主面具备有多个第1导电焊盘，第2基板，其具有与上述第1主面对置的第2主面，且在上述第2主面具备有多个第2导电焊盘，半导体元件，其配置于上述第1基板与上述第2基板之间，且安装于上述第1基板的上述第1主面，以及多个接合材，其将上述第1导电焊盘与上述第2导电焊盘进行接合，沿与上述第1主面垂直的方向俯视时，上述第1基板具有矩形的平面形状，所述矩形的平面形状具备：沿第1方向平行地延伸的第1边和第2边，以及沿与上述第1方向垂直的第2方向平行地延伸的第3边和第4边，上述半导体元件具有矩形的平面形状，上述矩形的平面形状具备：沿上述第1方向平行地延伸的第5边和第6边，以及沿上述第2方向平行地延伸的第7边和第8边，上述第5边和上述第6边比上述第7边和上述第8边长，上述第5边位于与上述第6边相比靠上述第1边侧，上述第7边位于与上述第8边相比靠上述第3边侧，上述多个接合材的一部分以在上述第1边与上述第5边之间，形成沿上述第1方向平行地延伸的2个以上的第1列的方式配置，上述多个接合材的一部分以在上述第2边与上述第6边之间，形成沿上述第1方向平行地延伸的2个以上的第2列的方式配置，上述多个接合材的一部分以在上述第3边与上述第7边之间，形成沿上述第2方向平行地延伸的1个或2个以上的第3列的方式配置，上述多个接合材的一部分以在上述第4边与上述第8边之间，形成沿上述第2方向平行地延伸的1个或2个以上的第4列的方式配置，上述第3列的数目和上述第4列的数目比上述第1列的数目和上述第2列的数目少。
发明的效果
根据公开的技术，能够抑制翘曲和起伏的发生。
附图说明
图1为表示实施方式涉及的半导体装置的截面图。
图2为表示实施方式中的下基板上的接合材的配置的示意图。
图3为表示实施方式涉及的半导体装置的制造方法的截面图(其1)。
图4为表示实施方式涉及的半导体装置的制造方法的截面图(其2)。
图5为表示实施方式涉及的半导体装置的制造方法的截面图(其3)。
图6为表示实施方式涉及的半导体装置的制造方法的截面图(其4)。
图7为表示实施方式涉及的半导体装置的制造方法的截面图(其5)。
图8为表示实施方式涉及的半导体装置的制造方法的截面图(其6)。
图9为表示参考例中的下基板上的接合材的配置的示意图。
附图标记的说明：
10 半导体装置
20 接合材
21 铜芯球
22 焊料层
100 下基板
101 上面
124A、124B 导电焊盘
200 上基板
201 下面
211 导电焊盘
300 半导体元件
具体实施方式
以下，对于实施方式一边参照附图一边具体地说明。另外，本说明书和附图中，对于实质上具有同一功能构成的构成要素，有时通过附上同一符号而省略重复的说明。此外，本公开中，将X1-X2方向、Y1-Y2方向、Z1-Z2方向设为相互正交的方向。将包含X1-X2方向和Y1-Y2方向的面记载为XY面，将包含Y1-Y2方向和Z1-Z2方向的面记载为YZ面，将包含Z1-Z2方向和X1-X2方向的面记载为ZX面。另外，为了方便，将Z1-Z2方向设为上下方向，将Z1侧设为上侧，将Z2侧设为下侧。此外，所谓俯视，是指从Z1侧观察对象物，所谓平面形状，是指将对象物从Z1侧观察的形状。然而，半导体装置能够以上下颠倒的状态来使用，或能够以任意的角度来配置。
本实施方式涉及半导体装置。图1为表示实施方式涉及的半导体装置的截面图。
实施方式涉及的半导体装置10具有下基板100、上基板200以及半导体元件300。下基板100具有与XY面大致平行的上面101，上基板200具有与XY面大致平行的下面201。上基板200配置于下基板100的上侧(Z1侧)。上基板200的下面201与下基板100的上面101对置。下基板100为第1基板的一例，上基板200为第2基板的一例。下基板100的上面101为第1主面的一例，上基板200的下面201为第2主面的一例。
下基板100例如，具有芯层110，设置于芯层110的上面的积层层120以及设置于芯层110的下面的积层层130。下基板100可以为不含芯层的无芯基板。
芯层110具有：形成有贯通孔114的绝缘性的基材111，贯通孔114的内壁面所形成的贯通电极112，以及贯通电极112的内侧所填充的填充材113。例如，芯层110的材料为玻璃环氧树脂等，贯通电极112的材料为铜等。此外，可以不存在填充材113，使用贯通孔114的内部全部被金属填充的贯通电极112。
积层层120具有：绝缘层121，配线层122以及阻焊层123。阻焊层123形成有与上基板200的连接用的开口部123A以及半导体元件300的安装用的开口部123B。配线层122在绝缘层121的最上面，包含与上基板200的连接用的多个导电焊盘124A以及半导体元件300的安装用的多个导电焊盘124B。导电焊盘124A从开口部123A露出，导电焊盘124B从开口部123B露出。配线层122的材料为例如铜等导电体。导电焊盘124A为第1导电焊盘的一例。
积层层130具有绝缘层131、配线层132以及阻焊层133。阻焊层133形成有外部连接用的开口部133A。配线层132在绝缘层131的最下面包含导电焊盘134。导电焊盘134从开口部133A露出。配线层132的材料为例如铜等导电体。在导电焊盘134上设置有焊料球135。另外，存在不设置焊料球135，导电焊盘134直接与外部装置的电极连接的情况。
导电焊盘124A、导电焊盘124B以及导电焊盘134介由配线层122、贯通电极112和配线层132而被电连接。积层层120所包含的绝缘层121和配线层122的数、积层层130所包含的绝缘层131和配线层132的数没有特别限定。
半导体元件300倒装芯片安装于下基板100的上面101。即，半导体元件300的凸块301介由接合材310而与下基板100的导电焊盘124B电连接。接合材310由例如焊料构成。半导体元件300与下基板100之间填充有底部填充材320。
上基板200例如，具有芯层210、多个导电焊盘211、多个导电焊盘212、阻焊剂层214以及阻焊剂层215。但是，上基板200可以使用不含芯层的无芯基板。
导电焊盘211设置于芯层210的下面，导电焊盘212设置于芯层210的上面。导电焊盘212通过芯层210所形成的通孔213而与导电焊盘211连接。导电焊盘211和导电焊盘212的材料为例如铜等导电体。导电焊盘211为第2导电焊盘的一例。
阻焊层214覆盖芯层210的下面。阻焊层214形成有与下基板100的连接用的开口部214A。导电焊盘211从开口部214A露出。阻焊层215覆盖芯层210的上面。阻焊层215形成有外部连接用的开口部215A。导电焊盘212从开口部215A露出。导电焊盘212用于将半导体元件、无源元件或其它配线基板等电子部件搭载于上基板200。
半导体装置10具有将下基板100的多个导电焊盘124A与上基板200的多个导电焊盘211进行接合的多个接合材20。接合材20例如，具有铜芯球21以及覆盖铜芯球21的表面的焊料层22。接合材20例如为带有铜芯的焊料球。接合材20可以由金属形成的柱状体和覆盖其表面的焊料层来形成。金属能够使用铜，作为柱状体，不仅圆柱也包含棱柱等，可以在柱状体的表面形成Ni层。
下基板100的导电焊盘124A与上基板200的导电焊盘211彼此对置。而且，铜芯球21与导电焊盘124A和导电焊盘211这两者接触。铜芯球21的形状可以为球体状，也可以为椭圆体状。铜芯球21的表面可以形成有Ni层。
焊料层22可以与导电焊盘124A和导电焊盘211这两者接触。焊料层22的材料可以为例如，Sn(锡)、Sn-Ag(银)系、Sn-Cu系、Sn-Ag-Cu系的无Pb(铅)焊料。
这里，对于接合材20的配置进行详细地说明。图2为表示实施方式中的下基板上的接合材的配置的示意图。图1相当于沿图2中的I-I线的截面图。
下基板100俯视时，具有平面形状，上述平面形状具备：沿X1-X2方向平行地延伸的第1边151和第2边152以及沿Y1-Y2方向平行地延伸的第3边153和第4边154。第1边151相对于第2边152位于Y1侧，第2边152相对于第1边151位于Y2侧。第3边153相对于第4边154位于X1侧，第4边154相对于第3边153位于X2侧。例如，第3边153和第4边154的长度为第1边151和第2边152的长度的0.95倍～1.05倍。下基板100的平面形状可以为正方形状。即，第3边153和第4边154的长度可以与第1边151和第2边152的长度相等。
半导体元件300俯视时，具有平面形状，所述平面形状具备：沿X1-X2方向平行地延伸的第5边355和第6边356，以及沿Y1-Y2方向平行地延伸的第7边357和第8边358。第5边355相对于第6边356位于Y1侧，第6边356相对于第5边355位于Y2侧。第7边357相对于第8边358位于X1侧，第8边358相对于第7边357位于X2侧。此外，第5边355位于与第6边356相比靠第1边151侧，第6边356位于与第5边355相比靠第2边152侧，第7边357位于与第8边358相比靠第3边153侧，第8边358位于与第7边357相比靠第4边154侧。第5边355和第6边356比第7边357和第8边358长。
俯视时，半导体元件300配置于下基板100的大致中央。多个接合材20规则地配置于半导体元件300的周围。多个接合材20的一部分在第1边151与第5边355之间，形成沿X1-X2方向平行地延伸的2个第1列的方式配置，多个接合材20的一部分以在第2边152与第6边356之间，形成沿X1-X2方向平行地延伸的2个第2列的方式配置。此外，多个接合材20的一部分以在第3边153与第7边357之间，形成沿Y1-Y2方向平行地延伸的1个第3列的方式配置，多个接合材20的一部以在第4边154与第8边358之间，形成沿Y1-Y2方向平行地延伸的1个第4列的方式配置分。这样，本实施方式中，第3列的数目和第4列的数目比第1列的数目和第2列的数目少。
下基板100的多个导电焊盘124A和上基板200的多个导电焊盘211也与多个接合材20对应地设置，俯视时，规则地配置于半导体元件300的周围。
上基板200与下基板100之间填充模型树脂40，上基板200相对于下基板100被固定。上基板200与下基板100之间的距离通过铜芯球21得以维持。
接下来，对于实施方式涉及的半导体装置10的制造方法进行说明。图3～图8为表示实施方式涉及的半导体装置10的制造方法的截面图。
首先，如图3所示那样，准备下基板100。如上述那样，下基板100具有导电焊盘124A和导电焊盘124B等。接着，在导电焊盘124B上，形成例如接合材310。接合材310能够通过电解镀法等来形成。
接着，如图4所示那样，将形成有凸块301的半导体元件300倒装芯片安装于下基板100。即，介由接合材310将凸块301与下基板100的导电焊盘124B电连接。接着，在半导体元件300与下基板100之间填充底部填充材320，此外，可以不设置底部填充材320，将模型树脂40填充于半导体元件300与下基板100之间。
此外，如图5所示那样，准备上基板200。如上述那样，上基板200具有导电焊盘211等。接着，作为接合材20，将带有铜芯的焊料球搭载于导电焊盘211上。接合材20具有球体状的铜芯球21以及设置于铜芯球21的外周的焊料层22。铜芯球21的表面可以形成Ni层。
向半导体元件300与下基板100之间的底部填充材320的填充，以及接合材20的搭载之后，如图6所示那样，一边在下基板100与上基板200之间设置模型树脂40，一边接合材20与导电焊盘124A相接的方式进行操作，将上基板200载置于下基板100上。半导体元件300配置于下基板100与上基板200之间。
接着，进行焊料层22的回流。其结果如图7所示那样，焊料层22熔融，凝固，铜芯球21与导电焊盘124A接触。此外，由焊料层22的成分(例如锡)、导电焊盘124A的成分(例如铜)和导电焊盘211的成分(例如铜)形成合金层(未图示)。回流的温度为例如260℃左右。此外，可以按压带有热的工具以使焊料层22熔融。
接着，如图8所示那样，在导电焊盘134上形成焊料球135。
这样操作，能够制造实施方式涉及的半导体装置10。
另外，可以在将上基板200载置于下基板100上时不设置模型树脂40，进行焊料层22的回流之后设置模型树脂40。此外，可以在将上基板200载置于下基板100上时不设置模型树脂40，在焊料层22的回流时设置模型树脂40。
这里，对于本实施方式的效果，一边与参考例进行比较一边说明。图9为表示参考例中的下基板上的接合材的配置的示意图。
参考例中，如图9所示那样，多个接合材20的一部分以在第3边153与第7边357之间，形成沿Y1-Y2方向平行地延伸的2个第3列的方式配置，多个接合材20的一部分以在第4边154与第8边358之间，形成沿Y1-Y2方向平行地延伸的2个第4列的方式配置。这样，参考例中，第3列的数目和第4列的数目与第1列的数目和第2列的数目相等。其它构成与本实施方式同样。
本实施方式中，参考例中，制造时，焊料层22的回流时等，下基板100发生热变形。此外，焊料层22凝固之后，下基板100的热变形通过接合材20而受到由上基板200带来的束缚。
进一步，半导体元件300也热变形，但是半导体元件300的热膨胀率(CTE)比下基板100的热膨胀率显著地小。因此，半导体元件300的热变形比下基板100的热变形显著地小。因此，下基板100的热变形也受到由半导体元件300带来的束缚。
参考例中，第3列的数目和第4列的数目与第1列的数目和第2列的数目相等，因此下基板100的X1-X2方向的热变形和Y1-Y2方向的热变形被上基板200相同程度地束缚。此外，半导体元件300的第5边355和第6边356比第7边357和第8边358长。因此，通过半导体元件300，下基板100的X1-X2方向的热变形也被Y1-Y2方向的热变形所束缚。因此，参考例中，下基板100中，与Y1-Y2方向相比易于沿X1-X2方向进行热变形。因此，在XY面内，下基板100的热变形可能产生大的各向异性。热变形的各向异性越大，则半导体装置越易于产生翘曲，或越易于产生起伏。
另一方面，本实施方式中，第3列的数目和第4列的数目比第1列的数目和第2列的数目少。因此，通过上基板200，下基板100的Y1-Y2方向的热变形被X1-X2方向的热变形所束缚。此外，与参考例同样地，通过半导体元件300，下基板100的X1-X2方向的热变形也被Y1-Y2方向的热变形所束缚。因此，本实施方式中，介由由上基板200带来的下基板100的热变形的束缚，以及由半导体元件300带来的下基板100的热变形的束缚，从而下基板100的热变形的各向异性得以降低。因此，能够抑制伴随着下基板100的热变形的各向异性的半导体装置10的翘曲和起伏。
第5边355与接合材20的第1列之间的第1距离L1和第6边356与接合材20的第2列之间的第2距离L2优选为第7边357与接合材20的第3列之间的第3距离L3的1.5倍以下，并且第8边358与接合材20的第4列之间的第4距离L4的1.5倍以下。这是因为降低下基板100的热收缩的各向异性。第1距离L1和第2距离L2更优选为第3距离L3的1.3倍以下，并且第4距离L4的1.3倍以下，进一步优选为第3距离L3的1.1倍以下，并且第4距离L4的1.1倍以下。
多个接合材20优选俯视时，规则地配置成格子状，但由于配线的拉绕的限制等，可以具有一部分欠缺接合材20的区域。
如果第3列的数目和第4列的数目比第1列的数目和第2列的数目少，则第1列的数目、第2列的数目、第3列的数目和第4列的数目不受限定。例如，可以是第3列的数目和第4列的数目为1，第1列的数目和第2列的数目为3。此外，可以是第3列的数目和第4列的数目为2，第1列的数目和第2列的数目为3。第1列的数目、第2列的数目、第3列的数目和第4列的数目可以更多。
另外，伴随着没有设置半导体元件300和接合材20的下基板100的热变形的翘曲的方向，与伴随着没有设置接合材20的上基板200的热变形的翘曲的方向优选为反向。例如，在下基板100凸状地翘曲的情况下，优选上基板200凹状地翘曲。
以上，对于优选的实施方式等进行了详细说明，但是并不限于上述实施方式等，能够不脱离权利要求所记载的范围，对于上述实施方式等施加各种变形和置换。

Claims (6)

1.一种半导体装置，其特征在于，具有：
第1基板，其具有第1主面，且在所述第1主面具备有多个第1导电焊盘，
第2基板，其具有与所述第1主面对置的第2主面，且在所述第2主面具备有多个第2导电焊盘，
半导体元件，其配置于所述第1基板与所述第2基板之间，且安装于所述第1基板的所述第1主面，以及
多个接合材，其将所述第1导电焊盘与所述第2导电焊盘进行接合，
沿与所述第1主面垂直的方向俯视时，
所述第1基板具有矩形的平面形状，所述矩形的平面形状具备：沿第1方向平行地延伸的第1边和第2边，以及沿与所述第1方向垂直的第2方向平行地延伸的第3边和第4边，
所述半导体元件具有矩形的平面形状，所述矩形的平面形状具备：沿所述第1方向平行地延伸的第5边和第6边，以及沿所述第2方向平行地延伸的第7边和第8边，
所述第5边和所述第6边比所述第7边和所述第8边长，
所述第5边位于与所述第6边相比靠所述第1边侧，
所述第7边位于与所述第8边相比靠所述第3边侧，
所述多个接合材的一部分以在所述第1边与所述第5边之间，形成沿所述第1方向平行地延伸的2个以上的第1列的方式配置，
所述多个接合材的一部分以在所述第2边与所述第6边之间，形成沿所述第1方向平行地延伸的2个以上的第2列的方式配置，
所述多个接合材的一部分以在所述第3边与所述第7边之间，形成沿所述第2方向平行地延伸的1个或2个以上的第3列的方式配置，
所述多个接合材的一部分以在所述第4边与所述第8边之间，形成沿所述第2方向平行地延伸的1个或2个以上的第4列的方式配置，
所述第3列的数目和所述第4列的数目各自比所述第1列的数目和所述第2列的数目的任一者少。
2.根据权利要求1所述的半导体装置，其特征在于，
所述接合材具有导电性芯球。
3.根据权利要求2所述的半导体装置，其特征在于，
所述导电性芯球含有铜。
4.根据权利要求2或3所述的半导体装置，其特征在于，
所述接合材具有覆盖所述导电性芯球的表面的焊料层。
5.根据权利要求1～4中任一项所述的半导体装置，其特征在于，
所述第5边与所述第1列之间的第1距离和所述第6边与所述第2列之间的第2距离为：
所述第7边与所述第3列之间的第3距离的1.5倍以下，并且
所述第8边与所述第4列之间的第4距离的1.5倍以下。
6.根据权利要求1～5中任一项所述的半导体装置，其特征在于，
所述第3边和所述第4边的长度为所述第1边和所述第2边的长度的0.95倍～1.05倍。
CN202210745097.3A 2021-06-30 2022-06-27 半导体装置 Pending CN115547973A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021108392A JP2023006023A (ja) 2021-06-30 2021-06-30 半導体装置
JP2021-108392 2021-06-30

Publications (1)

Publication Number Publication Date
CN115547973A true CN115547973A (zh) 2022-12-30

Family

ID=84724342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210745097.3A Pending CN115547973A (zh) 2021-06-30 2022-06-27 半导体装置

Country Status (4)

Country Link
US (1) US20230005830A1 (zh)
JP (1) JP2023006023A (zh)
KR (1) KR20230004283A (zh)
CN (1) CN115547973A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007069606A1 (ja) 2005-12-14 2009-05-21 新光電気工業株式会社 チップ内蔵基板の製造方法

Also Published As

Publication number Publication date
KR20230004283A (ko) 2023-01-06
JP2023006023A (ja) 2023-01-18
US20230005830A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
US8379401B2 (en) Wiring board, method of manufacturing the same, and semiconductor device having wiring board
US20180342489A1 (en) Semiconductor structure and a method of making thereof
KR20190037559A (ko) 반도체 패키지
KR20130076899A (ko) 상부 ic 패키지와 결합하여 패키지-온-패키지 (pop) 어셈블리를 형성하는 하부 ic 패키지 구조체 및 그러한 하부 ic 패키지 구조체를 포함하는 pop 어셈블리
CN110797321B (zh) 半导体封装件
JP6489965B2 (ja) 電子部品装置及びその製造方法
US20120319289A1 (en) Semiconductor package
JP4489575B2 (ja) 半導体装置及びその製造方法
JP2009111307A (ja) 部品内蔵配線板
KR20010015849A (ko) 반도체 장치 및 그 제조방법, 회로기판 및 전자기기
JP6601055B2 (ja) プリント配線板、電子機器及び実装方法
CN112867240A (zh) 印刷电路板
US11424192B2 (en) Component-embedded substrate
US8564122B2 (en) Circuit board component shim structure
CN115547973A (zh) 半导体装置
JP2012074505A (ja) 半導体搭載装置用基板、半導体搭載装置
KR20200020563A (ko) 수동부품 내장기판
TW201507097A (zh) 半導體晶片及具有半導體晶片之半導體裝置
KR102573760B1 (ko) 반도체 패키지
US11289412B2 (en) Package substrate with partially recessed capacitor
US20100327435A1 (en) Electronic component and manufacture method thereof
CN115472589A (zh) 半导体装置及半导体装置的制造方法
JP2005039240A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2008135483A (ja) 電子部品内蔵基板およびその製造方法
JP2009218390A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination