JP2022540796A - 回路構成要素を実装及び冷却する方法及び装置 - Google Patents

回路構成要素を実装及び冷却する方法及び装置 Download PDF

Info

Publication number
JP2022540796A
JP2022540796A JP2021577578A JP2021577578A JP2022540796A JP 2022540796 A JP2022540796 A JP 2022540796A JP 2021577578 A JP2021577578 A JP 2021577578A JP 2021577578 A JP2021577578 A JP 2021577578A JP 2022540796 A JP2022540796 A JP 2022540796A
Authority
JP
Japan
Prior art keywords
circuit board
circuit
rigid substrate
contact pads
rigid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021577578A
Other languages
English (en)
Other versions
JPWO2021001757A5 (ja
Inventor
コスティ ロニー
ロイト ゲルバート ジラッド
Original Assignee
ランダ ラブズ （２０１２） リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ランダ ラブズ （２０１２） リミテッド filed Critical ランダ ラブズ （２０１２） リミテッド
Publication of JP2022540796A publication Critical patent/JP2022540796A/ja
Publication of JPWO2021001757A5 publication Critical patent/JPWO2021001757A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02315—Support members, e.g. bases or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H01S5/0216—Bonding to the substrate using an intermediate compound, e.g. a glue or solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09445—Pads for connections not located at the edge of the PCB, e.g. for flexible circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/073—Displacement plating, substitution plating or immersion plating, e.g. for finish plating

Abstract

複数の接点を有する回路構成要素を実装及び冷却する方法が開示される。この方法は、回路構成要素と基板の間に回路基板を配置し、熱伝導性でかつ電気絶縁性の材料でできている硬質基板に回路構成要素を実装するステップを含む。回路基板は、可撓性基部を有し、コンタクトパッドで終端する導電性トレースを担持する。回路基板上のコンタクトパッドの少なくとも一部を、回路基板において硬質基板に対面する側に配置し、この回路基板を硬質基板に固定し、回路基板において硬質基板に対面する側のコンタクトパッドの少なくとも一部を基板に接合する。回路構成要素の接点と基板に接合されたコンタクトパッドとの間に電気的及び熱的な接続の両方を確立するために、回路基板の可撓性基部に止まり穴を形成し、それぞれの穴は、基板に接合されたコンタクトパッドのそれぞれ1つで終端する。コンタクトパッドにおいて穴によって露出している側にめっきを施して、穴を充填する導電性のビアを形成し、回路構成要素の接点にビアをはんだ付けする。【選択図】図２

Description

本発明は、回路構成要素を実装及び冷却する方法及び装置に関する。
ある種の回路構成要素は、いくつかの電気的接続を必要とし、動作中にかなりの熱を発生する。過熱を防ぎかつ/又は効率的な動作を可能にするには、このような構成要素を、ヒートシンクと良好に熱接触させて実装し、損傷又は機能不全を回避する必要がある。したがって、これらの構成要素は、部品の接点への電気的接続を達成すると同時に、良好な熱遮断を提供するように実装する必要がある。垂直共振器型面発光レーザＶＣＳＥＬチップを特に参照して本発明を後述するが、ＶＣＳＥＬチップは、比較的高電力を消費し、かつ著しい熱を発生する回路構成要素の一例にすぎない。本発明から利益を得ることができる他の多くの回路の中にはマイクロプロセッサチップがあり、マイクロプロセッサチップは、とりわけコンピュータ及び増え続けている装置で使用される。
本出願人は、ドナー表面上のポリマー粒子が粘着性のあるものになる温度まで加熱することを必要とする印刷方法を提示した。その後、ドナー表面が基板に押し付けられると、粒子は基板に転写され、所望の印刷画像が形成される。粘着性のあるものにされたポリマー粒子は、ＶＣＳＥＬチップアレイによって放射されるレーザビームによって加熱される。粒子は着色料(例えば、顔料又は染料)を含有してもよく、その場合、印刷画像は少なくとも部分的に着色され、また粒子はそのような薬剤を欠いてもよく、その場合、印刷画像は、印刷基板に異なる効果(例えば、光沢、エンボス加工等)をもたらし、又は後続の印刷ステップのための受容層として機能させることができる。
[発明が解決しようとする課題］
ポリマー粒子を軟化させるために必要な量のエネルギーを発生するには、かなりの電力が必要である。チップの過熱を避けるために、チップは従来、冷却マニホールドと直接熱接触する薄い硬質セラミック回路基板に直接実装されてきた。セラミック回路基板は、良好な熱伝導体であるが、良好な電気絶縁体でもある。このため、トラック（track）又はリード（lead）と呼ばれることもある電気トレースを、セラミック回路基板に直接電解形成することが可能になり、ＶＣＳＥＬチップをコンタクトパッドにはんだ付けすることができる。
ＶＣＳＥＬチップを制御回路及びドライバ回路に接続するトレースを有する可撓性回路基板のはんだ付けを可能にするために、ＶＣＳＥＬチップからオフセットしている別個の位置に、コンタクトパッドをさらに有するセラミック回路基板が形成される。したがって、制御回路及びドライバ回路からの電流は、関連するＶＣＳＥＬ素子に到着する前に、可撓性回路基板上のトレース、可撓性回路基板とセラミック回路基板の間の第1のはんだ接続、セラミック回路基板上の対応するトレース、セラミック回路基板とＶＣＳＥＬチップの間の対応する第2のはんだ接続、並びにＶＣＳＥＬチップを通って流れる必要がある。
ＶＣＳＥＬチップを実装及び冷却するこのような方法には、信頼性に影響を及ぼすいくつかの欠点があった。第１に、ＶＣＳＥＬチップの全ての接点に至る電流経路に2つのはんだ接続があることで、電気的接続が不十分になる可能性が増大する。はんだ接続の不良は、時間とともに増加又は伝播するおそれがあり、チップの動作中に故障を引き起こすおそれさえある。第２に、セラミック基板は、それ自体が比較的壊れやすく、ひびが入ることで知られている。セラミック基板をより堅牢な(例えば、より厚い)ものにすると、セラミック基板の熱効率が損われ、同時に、基板のひびが基板に形成されたトレースで開回路を引き起こし、それによってチップの回路の完全性がさらに損なわれる場合がある。
特許文献１(米国特許出願公開第２００６／０１０９６３２号明細書)（Berlinら)は、回路サブアセンブリであって、電気絶縁性だが熱伝導性の材料で形成される硬質基板と、基板に実装される回路基板であって、基部と、各コンタクトパッドで終端する複数のトレースと、を有する回路基板と、回路基板において硬質基板とは反対側に実装され、回路基板のコンタクトパッドと電気的に接続される回路構成要素と、回路基板に形成される穴であって、回路構成要素から硬質基板へ熱を伝導し、かつ回路基板上のトレースを回路構成要素に接続する、電気的及び熱的に伝導性のビアで充填される穴と、を備える回路サブアセンブリを開示している。特許文献１において、回路基板は、セラミック層の積層構造で形成される基部を有し、熱伝導性のビアは、基部に形成された穴に銀ペーストを充填し、その後焼成することによって形成される。焼成は、ビア内に導電性経路を形成するためだけでなく、多層セラミック支持体を形成するために、７００℃以上の高温で行うことが重要である。
特定の用途では、回路基板が可撓性であることが望ましいが、特許文献１の回路基板はセラミック製であるため、必然的に硬質である。セラミック層と銀ペーストを焼結してビアを形成するのに必要な高温に耐えることができない材料で基部が作製されている場合、可撓性回路基板と同じ製造方法を採用することはできない。さらに、可撓性基板の基部は、数十ミクロン、又はむしろそれ未満の厚さしか有しない可能性があり、このため、たとえ基部の材料が温度に耐えることができたとしても、焼結ビアの形成は非常に困難になる。
＜課題＞
したがって、本発明はとりわけ、薄い可撓性回路基板を使用して、熱伝導性でかつ電気絶縁性の材料で作製された硬質基板上に複数の接点を有する回路構成要素を実装及び冷却する方法を提供することに努める。
米国特許出願公開第２００６／０１０９６３２号明細書
本発明の第1の態様によれば、複数の接点を有する回路構成要素を実装及び冷却する方法が提供される。この方法は以下のステップ、すなわち、
(i) 熱伝導性でかつ電気絶縁性の材料でできている硬質基板を準備するステップと、
(ii) 電気絶縁性の可撓性基部と、前記可撓性基部上にあり前記回路構成要素の前記接点と接続する電気伝導電性のトレースと、を有する回路基板を準備するステップであって、前記トレースはそれぞれ、前記回路構成要素のそれぞれの前記接点と位置合わせするように配置されるそれぞれのコンタクトパッドで終端する、ステップと、
(iii) 前記回路基板上の前記コンタクトパッドの少なくとも一部を、前記回路基板において前記硬質基板に対面する側に配置して、前記回路基板を前記硬質基板に固定するステップと、
(iv) 前記回路基板において前記硬質基板に対面する側にある前記コンタクトパッドの少なくとも一部を前記硬質基板に接合し、接合された前記コンタクトパッドと前記硬質基板との間で熱接触を確立するステップと、
(v) 前記回路基板の前記可撓性基部に止まり穴を形成するステップであって、それぞれの穴は、前記回路基板において前記硬質基板に対面する側にある、前記可撓性基部における前記コンタクトパッドのそれぞれ1つで終端する、ステップと、
(vi) 前記コンタクトパッドにおいて前記穴によって露出している側にめっきを施し、少なくとも1つの金属材料を大きくして、前記回路基板の前記可撓性基部における前記穴を充填し、それによって、前記可撓性基部の両面間で延在する電気的及び熱的に伝導性のビアを形成するステップと、
(vii) 前記可撓性基部を有する前記回路基板が前記回路構成要素と前記硬質基板の間に存在するように、前記回路構成要素を前記回路基板に配置するステップと、
(viii) 前記回路構成要素の前記接点を前記ビアにはんだ付けして、前記回路構成要素の前記接点と前記回路基板上の前記トレースとの間に電気的接続を、前記回路構成要素の前記接点の少なくとも一部と前記硬質基板との間に熱的接続を確立するステップと、
を含んでいる。
回路基板のパッドは、硬質基板又は硬質基板に形成される金属パッドに対して、拡散接合又は低温焼結により直接接続することができる。
本明細書において、「拡散接合」とは、金属に熱と圧力を加え、金属がその融点に達することなく、接触面を拡散又は移動によって互いに接合して、金属と別の材料(それ自体が金属であってもよいが、金属である必要はない)との間の接続を確立するための方法を指す。
また、「低温焼結」は、本明細書の文脈において、２つの材料に熱と圧力を加え、金属がその融点に達することなく、２つの材料を互いに接合して、金属と別の材料(例えば、硬質基板に使用されるようなセラミック材料）との間の接続を確立する方法を指すために使用される。典型的には、低温焼結は３００℃以下の温度で実行される。
拡散接合及び焼結は、液体充填剤を採用しない点ではんだ付け及びろう付けとは異なり、材料及び接合条件次第で、必ずしも接合剤の使用を必要としない場合がある。本教示によるサブアセンブリの製造方法において液体充填剤の使用を回避することは、コンタクトパッドを互いに近接して配置する場合に偶発的な短絡を防止するので望ましい。
好都合には、ビアを形成するめっきは、無電解ニッケル浸漬金(ＥＮＩＧ)めっきであり得る。
本発明の第２の態様によれば、
a)電気絶縁性だが熱伝導性の材料で形成される硬質基板と、
b)前記基板に実装される回路基板であって、前記回路基板は、基部と、各コンタクトパッドで終端する複数のトレースとを有する、回路基板と、
c)前記回路基板において前記硬質基板とは反対側に実装され、前記回路基板の前記コンタクトパッドと電気的に接続される回路構成要素と、及び
d)前記回路基板に形成され、電気的及び熱的に伝導性のビアで充填されて、前記回路構成要素から前記硬質基板に熱を伝導させ、かつ前記回路基板上の前記トレースを前記回路構成要素に接続する、穴と、
を備える回路サブアセンブリが提供される。この回路サブアセンブリは、
e)前記回路基板の前記基部が可撓性であり、
f)前記回路基板の前記コンタクトパッドの少なくとも一部が、前記回路基板において前記硬質基板に対面する側に配置され、かつ前記硬質基板に接合され、
g)前記回路基板の可撓性基部における穴の少なくとも一部が、前記硬質基板に接合された各コンタクトパッドで終端するが、前記各コンタクトパッドを貫通せず、及び
h)前記回路基板の前記可撓性基部における穴を充填するそれぞれのビアが、それぞれのコンタクトパッドにおいて前記硬質基板とは反対側を向く側のめっきとして形成され、前記それぞれのコンタクトパッドは、前記回路構成要素のそれぞれの接点にはんだ付けされる、
ことを特徴とする。
いくつかの実施形態では、回路基板の可撓性基部は、１μｍ～１２５μｍ、２μｍ～７５μｍ、２μｍ～５０μｍ、２μｍ～２５μｍ、２μｍ～１０μｍ、又は２μｍ～５μｍの範囲の厚さを有することができる。
前述した回路サブアセンブリは、互いに接続している少なくとも1つの可撓性部品及び少なくとも１つの硬質部品を含むので、サブアセンブリは、「リジッド-フレックス・サブアセンブリ」、「リジッド-フレックス・アセンブリ」、又は「リジッド-フレックス回路」、及び類似の変化形で称されることがある。
特許文献１は、複数の接点を有する回路構成要素と、回路構成要素の接点が電気的に接続される複数のトレースを基部上に有する回路基板と、電気絶縁性だが熱伝導性の材料で形成され、可撓性回路基板において回路構成要素とは反対側に配置される硬質基板と、を備える回路サブアセンブリの製造方法を開示しているが、このような構成の可撓性基部を有する回路基板を使用することは、以前には試みられていなかったとものと考えられる。これは、特に厚さが１００マイクロメートル（μｍ)未満の、比較的薄い可撓性基部を考える場合、回路基板の基部の可撓性がいくつかの困難な障害をもたらすからである。
可撓性基部を有する回路基板を使用する場合に遭遇する深刻な障害の１つは、基部が金属焼結に必要な高温に耐えることができないプラスチック材料で作製されていることである。
本発明は、とりわけビアを形成する方法について、特許文献１とは異なっている。特許文献１における穴はスルーホールであるが、一方、本発明の回路基板の基部の穴は、硬質基板に接合されている又は接合されるコンタクトパッドによって一端が閉鎖している止まり穴である。本発明の場合のビアは数ミクロンの高さを有することしか必要とされないので、基部の穴の端部を覆いかつ閉鎖する金属表面にめっきを施すことによって、当該ビアを形成することができる。これにより、焼結によってビアを形成する必要がなくなり、また回路基板上のビアとトレースとの間のはんだ接続が不要になる。その結果、電気経路、すなわちビアと回路構成要素の各接点との間の電気経路には、単一のはんだ接合のみが必要となる。
本開示のこれらの及びさらなる利点及び特徴は、図面、非限定的な実施例、及び添付の特許請求の範囲と併せて以下の詳細な説明を参照することで、より良く理解され、またその一部は当業者には容易に明らかになるであろう。
次に、添付の図面を参照し、実施例に基づいて本発明をさらに記載する。ここで同じ参照番号又は参照符号は、対応する又は同じ構成要素を示す。この記載は、図面と共に、本発明のいくつかの実施形態をどのように実施可能であるかを、当業者に明らかにするものである。図面は例示的な説明のためのものであり、本発明の基本的な理解に必要である以上に、実施形態の構造詳細をより詳細に示す試みはなされていない。分かりやすくするため及び便宜上のために、図面に示されるいくつかの対象物は、必ずしも原寸通りに示されていない。
ＶＣＳＥＬダイ、可撓性回路基板、硬質基板及びヒートシンクを備えるサブアセンブリの断面である。 図１に示されるサブアセンブリの分解図を示す。 図１及び図２のサブアセンブリを製造するための、本発明の実施形態による方法に含まれるステップを概略的に示す。
図１は、ダイ１０の形態の回路構成要素を有する回路サブアセンブリ１００の断面を示す。回路サブアセンブリ１００は、ヒートシンク１８によって冷却される硬質基板１６に実装され、ダイ１０と硬質基板１６の間には、可撓性回路基板１２が設けられている。これらの構成要素間の相互接続は、サブアセンブリの分解図である図２を参照して以下に記載される。全ての図において、理解を助けるために、ダイ１０及びヒートシンク１８は影のないままにされ、電気絶縁性材料にはより暗いグレーの影が使用され、また導電体にはより明るいグレーが使用されている。図面は、例示的な回路サブアセンブリの断面図であり、サブアセンブリの例示的な断面を拡大しており、典型的にはさらなるトレースが存在することは明らかであり、これらのトレースは、トレースを終端するコンタクトパッドによって隠れることができるように、例示的な図から隠されている。ドライバ及びコントローラは図示されていない。
本明細書では、回路基板が可撓性であれ硬質であれ、回路基板は、可撓性又は硬質な支持体上にある導電性回路のパターン形成の実際のモードに関わらず、プリント回路基板とも称されることがある。プリント回路基板分野の当業者によって容易に理解されるように、回路は、アディティブ法（additive method）(例えば、所望のパターンの導体を選択的に堆積する)又はサブトラクティブ法（subtractive method）(例えば、均一な導電層から所望のパターンを取り囲む領域をエッチング除去する)によって形成することができ、回路は、必ずしも用語の元来の意味どおりに「印刷」される必要はない。これらの方法を本明細書で詳述する必要はない。
次に図２を参照すると、ダイ１０は、その下側に複数の接点１０１を有し、その上側に単一の接点１０２を有する。図ではダイの上側にある単一の接点１０２によって表されているが、共通接点の数は、１つ以上でもよく、ダイの下側にある複数の接点１０１の数よりも少ないことが好ましい。好ましくは、共通接点の数は、複数の接点の数の１／２以下、１／３以下、１／４以下である。
ダイの製造業者は接点を応用することができる。接点は、インジウム（Ｉｎ）、金（Ａｕ）、銀（Ａｇ）、スズ（Ｓｎ）若しくはそれらの合金のバンプ（bump）の形態を有すること又はＳＡＣはんだバンプにすることができ、ＳＡＣ合金は、様々な量のスズ(例えば９５％以上）、銀（例えば５％以下）及び銅（例えば１％以下)を含み、はんだバンプは、ダイの表面実装を可能にするように構成される。ダイ１０は、例えばＶＣＳＥＬチップで構成してもよい。このようなチップは、複数のレーザ素子（例えば、１６個、３２個、６４個、１２８個、２５６個等）を備え、各接点１０１と１つ以上の共通接点１０２の両端間に電圧を印加することによって、各レーザ素子に電力を供給することができる。例えば、ダイ１０が６４個の別個のレーザ素子を有するＶＣＳＥＬチップである場合、ダイは、６４個の接点１０１と８個の共通接点１０２を含むことができる。既に述べたように、ＶＣＳＥＬチップは本発明から利益を得ることができるダイ部品の一例に過ぎず、ダイが代わりにＣＰＵである場合、このような部品は、一般に密に詰め込まれる数百から数千個の別個の接点を含むことができる。
ＶＣＳＥＬの実施例に戻ると、ＶＣＳＥＬチップの別個のレーザ素子からレーザビームが放射される場合、活性レーザ素子の近傍で多くの熱が生成される。このため、電気がレーザ素子に流れる経路を提供するとともに、ダイの各接点１０１に至る導電体がダイ１０から熱を放散させることが可能な熱経路を提供することが望ましい。このようなダイが必要とする可能性がある接続の数が多いことを考えると、全ての導電体が、放熱用の熱経路として機能するという二重の役割を必ずしも有する必要はない。いくつかの実施形態では、過剰な熱(例えば、硬質基板のヒートシンクへの接触による)を排除するには、サブアセンブリの様々な部品間の接続の一部だけで十分である。
ＶＣＳＥＬチップは、導電体によって他の回路に接続される複数の接点を有し、かつ発生する熱のために動作中に冷却する必要があるダイの1種類でしかなく、本発明によって提供される改善は、そのような他のダイにも等しく適用できることが理解されよう。さらに、本発明は、ダイ、ダイ上の素子、及び/又はそれらが必要する電流によって発生する熱が相当な場合(例えば、周囲動作温度より２０℃以上高い温度まで上昇させる）に適用するのに有利であり、同時に、接点の個数が多い場合（例えば、１ｍｍ２あたり５０個を超える）、及び／又は隣接する接点間のピッチが比較的小さい場合（例えば、２００μｍ以下、１００μｍ以下、又は７５μｍ以下であり、ピッチは、典型的には５０μｍ以上である）、代替的に又は付加的に、リジッド－フレックス・アセンブリに役立ち得る。同様の比較的小さいピッチを、対応する隣接している穴（穴は小さく、例えば、２００μｍ以下、１００μｍ以下、又は７５μｍ以下であり、かつ任意選択で５０μｍ以上である)の間に形成することができる。
別個の接点１０１に至る導電体は、可撓性基部１２２を有する可撓性回路基板１２の導電性トレース１２１によって形成される。各トレースはパッド１２３で終端し、パッド１２３は、ダイ１０の各接点１０１と位置合わせして、可撓性回路基板１２の基部１２２における穴１２５を充填する金属１２４によって接点１０１と接続する。ＣＮＣマシン、紫外線レーザ若しくはＣＯ２レーザによって、回路基板の基部材料の化学エッチングによって、反応性イオンエッチング（化学的活性種とエネルギーイオン衝撃の間の相乗作用であり、頭字語ＩＲＥで知られている）によって、又は４０μｍ～２００μｍ、４０μｍ～１００μｍ、若しくは４０μｍ～７５μｍの範囲の直径（又は任意の他の代表的な寸法）を有する穴を形成する任意の適当な装置若しくは方法を使用して、可撓性回路基板に穴を開けることができる。穴開け方法は、下部のコンタクトパッド（例えば、パッド１２３)又は意図する穴の位置と重なり可撓性基部に元から存在するどのトレースも損傷することなく、可撓性基部の厚さだけ貫通する穴を形成するように、十分に選択的でなければならない。所望ならば、いくつかの実施形態では、回路基板を硬質基板に固定した後で、回路基板の可撓性基部に穴を形成し得る。
また、可撓性基板１２は、その反対側に共通導体又は接地導体１２６を有し、典型的には金（Ａｕ）、アルミニウム（Ａｌ）、又は銅（Ｃｕ）で作製される各リボン又はワイヤ１４を利用して、ダイ１０の１つ以上の共通接点１０２に接続される。導電性材料の望ましくない化学的変化（例えば、金属の酸化）及び短絡（すなわち、電流が意図しない経路に沿って移動することを可能にする、トレース間における意図しない電気的接続）を回避するために、はんだマスクの絶縁層１２７及び１２８が、導電性トレース１２１及び共通導体１２６を覆う。
ダイ１０を冷却するために、熱伝導性だが電気絶縁性の材料でできている薄い硬質基板１６が設けられる。硬質基板１６は、ヒートシンク１８と良好に熱接触して実装されることができ、ヒートシンク１８は、例えば流体冷却であり得る。コンタクトパッド１６１は、任意選択で、組立状態で可撓性回路基板１２上のパッド１２３に（例えば、拡散溶融によって）接合することができる硬質基板１６に形成される。あるいは、コンタクトパッド１２３は、硬質基板１６に直接低温焼結又は拡散接合することができる。直接低温焼結（例えば、１５０℃～３００℃、又は２００℃～３００℃）は、コンタクトパッド１２３の形成に銀を使用することによって、及び硬質基板の表面を比較的粗くする（例えば、１μｍ～１０μｍ、１μｍ～５μｍ、又は１μｍ～２μｍの範囲の平均表面粗さｒｚを有する）ことによって、容易になることができる。各接点１０１で発生する熱は、金属１２４、コンタクトパッド１２３（及び存在する場合は１６１）及び硬質基板１６によって形成される熱伝導性経路を介して、ヒートシンク１８に流れることができる。前述のように、すべての相互接続が熱経路として機能することは必須ではない。
説明を簡単にするために、金属を充填している穴１２５は、できるだけ同じ材料でできている単一のブロックとして示されているが、金属１２４は、別個の金属又はその合金でできている２つ以上の層を含むことができる。説明のために、ある実施形態では、パッド１２３に対面するニッケルの第１の層、及びダイ１０上の接点１０１に対面する金の第２の層によって、穴を充填することができる。別の実施形態では、ニッケルの第１の層、パッドに対面するニッケル層、白金又はパラジウムの第２の中間層、及び接点に対面する金の第３の層等の、金属の３つの層によって穴を充填することができる。導電性材料による穴の充填は、金属の無電解めっき及び／又は電気化学めっきを利用して行うことができる。付加的に又は代替的に、様々な金属及び／又は合金、例えば、金、ニッケル、パラジウム、白金等の層の形成を、連続的なステップで行うことができる。ダイ１０と、ヒートシンク１８上の硬質基板１６との間に可撓性プリント回路基板１２を挟むことによって、図示されるサブアセンブリは、ダイの各接点１０１への電気経路を提供する。ダイは、さらにヒートシンク１８への熱経路を提供することができる。
次に、図１及び図２のサブアセンブリを組み立てる方法、並びにサブアセンブリの部品のさらなる詳細を、図３を参照して説明する。図３では、９つの段階が概略的に表され、それぞれローマ数字Ｉ～ＩＸによって示される。
サブアセンブリの製造は、ブランク可撓性基板１２０(例えば、１つ以上（例えば、２つ）の銅の層を有する銅張積層板）と、熱伝導性だが電気絶縁性の硬質基板１６から開始することができ、これらの基板は市販品である。いくつかの実施形態では、図１及び図２を参照して説明した可撓性プリント回路基板１２を、以下のステップのいくつかに従って製造することができる。よって、プロセスの文脈及びブランクであり段階的に変更される可撓性基板１２０の文脈で後述する材料並びにパラメータは、それに応じて、回路を構成する任意の所望のパターンのトレースを含む完成回路基板１２に適合することができる。
ステップＩでは、可撓性基板１２０は、可撓性基部１２２と、基部１２２に積層される共通導体１２６のみを備える。基部１２２を薄くすることができる場合、より堅固なキャリア１２９を共通導体１２６の反対側に固定することができる。
回路基板１２０の可撓性基部１２２は、ポリイミド（ＰＩ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリエステル(ポリエチレンテレフタレート（ＰＥＴ）を含む)、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルイミド（ＰＥＩ）、任意の適切なフルオロポリマー（ＦＥＰ）又は任意の適切なコポリマー等の、熱可塑性又は熱硬化性のプラスチック材料で形成することができる。可撓性基部は、典型的には１μｍ～１２５μｍ、２μｍ～７５μｍ、２μｍ～５０μｍ、２μｍ～２５μｍ、２μｍ～１０μｍ、２μｍ～５μｍの範囲の厚さを有するが、結果として得られる可撓性基板が目的に適合するように十分曲がることができる限り、可撓性基部の厚さをより厚くすることが可能である。
導体１２６及びトレース１２１は、典型的には銅又は銅合金で形成されるが、任意の適切な導電性材料（例えば、銀、金、アルミニウム若しくはニッケル等の金属、又はポリピロール等の導電性ポリマー）で作製することもできる。導体層１２６の厚さは、一般的に１μｍ～１００μｍ、１μｍ～５０μｍ、又は５μｍ～２０μｍの範囲内である。
導体層１２６には典型的に、付着するポリマー及び導電性材料に適合する中間接着層の存在の下で、可撓性基部１２２が積層される。いくつかの積層体１２０は、構造的一体性を達成するために、接着剤を必要としない場合がある。
キャリア１２９の材料は、それ自体が可撓性である場合、典型的にはポリエチレンテレフタレート（ＰＥＴ）であるが、キャリアは後に分離されて廃棄されるため、このことは重要でない。あるいは、キャリアはガラスバッキング又はシリコンウェハ等の固体支持体であってもよく、その場合、積層体の分離後にキャリアをリサイクルすることができる。
硬質熱伝導性基板１６は、窒化アルミニウム（ＡｌＮ）で作製することができる。窒化アルミニウムは、周囲温度及び気圧で測定して、約１００～約２５０ワット／メートル・ケルビン（Ｗ／ｍ・Ｋ）の範囲、又は約１００～約２３０Ｗ／ｍ・Ｋの範囲、又は約１４０～約２５０Ｗ／ｍ・Ｋの範囲、又は約１４０～約２３０Ｗ／ｍ・Ｋの範囲、又は約１７０～約２５０Ｗ／ｍ・Ｋの範囲、又は約１７０～約２３０Ｗ／ｍ・Ｋの範囲の熱伝導率を有する。硬質基板は、約２５０ｍｍ以下、２００ｍｍ以下、１５０ｍｍ以下、１００ｍｍ以下、更には約５０ｍｍ以下の厚さを有し得る。本発明に適した硬質基板の厚さは、一般的に５μｍ以上、１０μｍ以上、又は２５μｍ以上である。このような比較的薄い厚さは注目に値する。なぜなら、従来のリジッド－フレックスでは、典型的にはセラミック硬質基板が、回路部分と、本教示によるサブアセンブリの可撓性セグメントに現在拘束されている接続点とを含み、この従来のリジッド－フレックスは、同様の材料で作製される場合、典型的には３００μｍ以上、又は３５０μｍ以上の厚ささえ有することになるからである。
硬質基板として、十分に堅牢で、かつ回路サブアセンブリ及びその構成要素の動作温度に耐えることができる任意の代替材料を使用することができる。例えば、窒化ホウ素（ＢＮ）、リン化ホウ素（ＢＰ）、シェイパル（商標）Ｈｉ-Ｍソフト（トクヤマ社によって開発され、機械加工可能な、窒化アルミニウムと窒化ホウ素のハイブリッド型である）、酸化ベリリウム（ＢｅＯ）及びアルミナ（Ａｌ２Ｏ３）等の多くのセラミック材料が適しているであろう。あるいは、硬質基板は、ダイヤモンド又はダイヤモンドライクカーボン(ＤＬＣ)で作製することもできる。有利には、硬質基板は、サブアセンブリの動作条件までの対象温度範囲(例えば、－２０℃～＋３００℃）において、硬質基板が接触する可能性があるサブアセンブリの表面（例えば、ヒートシンク１８)と一致する熱膨張係数を有するべきである。
ステップＩＩでは、導電性トレース１２１及びコンタクトパッド１２３を可撓性回路基板１２０の基部１２２に形成し、対応するコンタクトパッド１６１を硬質基板１６に形成する。これらの導電性トレース及びパッドは、回路基板の製造に採用される従来技術を使用して形成することができ、したがって本明細書で詳しく記載する必要はない。例えば、電気めっきによって、及び電気めっきによりパターン上に形成される銅又は銅合金の厚さによって、所望の導電性パターンを適用して、所望のレベルの導電性を達成し得る。適切には、トレースは、５μｍ～１００μｍ、５μｍ～５０μｍ、又は５μｍ～２５μｍの幅を有し得る。典型的には、隣接するトレース間の最小間隔（スペース）は、５μｍ～５００μｍ、５μｍ～２５０μｍ、５μｍ～１２５μｍ、又は５μｍ～６２．５μｍである。隣接するライン間の最小距離は、回路の限界寸法（ＣＤ）スペースと呼ばれる場合もある。プリント回路は、隣接するラインがお互いに５００μｍ以上離れている領域を含む場合があること、及び、回路基板の設計に応じて、例えば数ミリメートル、又は数センチメートルさえ離れる場合があることは明らかである。トレースは様々な形状及び断面プロファイルを有し得るが、台形又は長方形の断面を有するトレースが好ましい。トレースプロファイルのアスペクト比は、可撓性基板の表面上にあるその基部の高さにおけるトレースの幅とその最大高さ（典型的にはトレースの幅の中心だが、必ずしもそうではない）との間で、１：５～２：１、又は１：４～２：１、又は１：３～２：１の範囲である。
パッド１２３及び１６１を形成するのに使用される金属は、パッド１２３及び１６１が互いに拡散接合されて物理的に強い接続を形成し、パッド１２３と１６１の間に良好な熱伝導性及び電気伝導性を提供できるように選択される。一般的にコンタクトパッドは、上面から見ると円形又は楕円形であり、典型的には少なくとも１つのコンタクトパッドの直径は、パッドが終端しているトレースの幅よりも大きい。好ましくは、プリント回路上のコンタクトパッドの直径は、ダイ上の接点の直径の８０％～１２０％に相当する。プリント回路上のコンタクトパッドの高さは、一般的にトレースの高さと同様であるが、相互接続性の観点から、パッドが終端しているトレースの高さの１０％まで、２０％まで、又は４０％まで高くすることができる。
ステップＩＩＩでは、可撓性回路基板１２０（可撓性回路基板１２０にある任意のトレース１２１及びパッド１２３を含む）及び基板１６を、圧力を加えられながら加熱し、関連する材料のいずれも液相に遷移させずに、（例えば、拡散接合又は低温焼結によって）所望の接合を達成する。温度及び圧力は、それぞれの可撓性回路基板１２０、基板１６、及びそれらに形成されるコンタクトパッド１２３（及び存在する場合は１６１）の特定の構成（例えば、材料及び寸法）に依存し得るが、加えられる温度及び圧力はそれぞれ及び組み合わせても、接合を達成するのに十分高く、機能障害を防ぐのに十分低く、及び／又はアセンブリ若しくはその部品の物理的損傷を低減するのに十分低い。適切な温度は、１００℃～３００℃、１５０℃～３００℃又は２００℃～３００℃の範囲であり得る。一般的に、本発明の方法で使用される温度は、完全に耐熱材料に基づいている物品を製造する際に従来使用されてきた温度よりも相対的に低い。理解できるように、プラスチック材料製（ポリマーとも呼ばれる）の薄い可撓性基板があると、一般的にはセラミック製のより厚い基部に適した温度を使用すること、特に、導電性材料の焼結及び／又は積層支持体の硬質層の接合に適した高温（例えば、７００℃を超える)を使用することができなくなる。
適切な圧力は、０．５メガパスカル（ＭＰａ）～１００ＭＰａ、０．５ＭＰａ～６０ＭＰａ、又は１ＭＰａ～１０ＭＰａの範囲の可能性がある。所望の拡散接合温度は、これらの各要素を同時に又は連続的に上昇させることによって得ることができ、例えば、所望の温度に達した後に、圧力を必要なレベルまで上昇させることができる。前述の適切な温度及び圧力の下では、このような接合が、数分以内（例えば、５分以内、４分以内、３分以内、又は２分以内）に、又は許容範囲内の高温及び高圧では数秒以内（例えば、６０秒以内、４０秒以内、又は３０秒以内）に得ることができる。一般的に、接合時間は少なくとも１０秒である。
ステップＩＶでは、導電性トレース１２１にはんだマスク層１２７を塗布し、段階Ｖでは、キャリア１２９を剥ぎ取った後、共通導体１２６の部分に同様のはんだマスク１２８を塗布する。はんだマスク層１２７及び１２８は、相互接続に必要でない任意の金属又は他の導電性材料を覆うように塗布し、はんだマスク層によって覆われる任意の部分を物理的に無傷のままにし、かつ電気が短絡せずに意図する経路を通って流れるだけであるようにする。
ステップＶＩでは、共通導体１２６においてはんだマスク１２８によって選択的に保護されていない１つ以上のセクションをエッチングして、コンタクトパッド１２３（及び存在する場合は１６１）に重なる可撓性回路基板の基部１２２の領域を露出する。この領域は、後でダイ１０が実装される領域である。
ステップＶＩＩでは、穴１２５を、パッド１２３（及び存在する場合には１６１）と位置合わせして、可撓性回路基板の基部１２２に形成する。穴１２５は、例えば穴開け、レーザへの暴露、又は物理的／化学的エッチングによって形成し得る。段階ＶＩＩＩでは、穴１２５を金属１２４で充填してビアを形成する。充填は、例えば無電解ニッケル浸漬金（ＥＮＩＧ）めっき又は銀の電解析出を使用して、電気的及び熱的に伝導性のビア（垂直相互接続アクセス）を形成することによって達成し得る。金属１２４を、析出の組成物及び方法にかかわらず、アンダー・バンプ・メタライゼーション（ＵＢＭ）と呼び得る。好ましくは、穴（任意選択で、２つの層又は３つの層等、２つ以上の層等の）を充填する金属は、可撓性基部の表面と同じ高さになる。ＵＢＭが可撓性基部の高さより上に突出している場合、熱経路が不必要に増加するが、一方、ＵＢＭが可撓性基部の表面に対して凹んでいる場合、はんだ付けプロセスにおいて設計により生じる気泡を引き起こし、熱抵抗を増加させる可能性がある。どちらの現象も、ＵＢＭ１２４が平坦な場合と比べて、冷却効率を低下させる。
ステップＩＸでは、ダイ１０の接点１０１をＵＢＭ１２４にはんだ付けして穴１２５を充填すること、並びにワイヤ１４（例えば、金製）を接点１０２及び共通導体１２６に接合することによって、サブアセンブリの製造が完了する。このようなはんだ付け及びワイヤ接合は、表面実装回路基板に構成要素をはんだ付け及び接合する従来の方法で実行される。
分かりやすくするために、可撓性基板１２０が単一の導体層１２６を含むものとして図３に示されているが、これは限定するものとして解する必要はなく、可撓性基板は２つ以上のこのような層を含むことができる。その場合には、異なる導体層又はその中の導体を、任意の適切な数の従来型のビアによって互いに接続することができる。
コンタクトパッド１２３を硬質基板１６に接合するステップは、製造工程の第１のステップとして図３に示されているが、代わりに、回路基板の基部１２２に穴１２５を形成しかつ金属１２４を充填した後に、接合を行うことも可能である。
上記から、硬質基板１６は、そのコントローラ及びドライバ（図示せず）からダイ１０に電流を伝導するどのトレースも担持しないことに留意されたい。その結果、硬質基板は、ひびを含み又はひびが発生しても、ダイの動作を妨げないであろう。説明のために、トレースを担持する硬質基板は、少なくとも約２５０μｍの全厚を有し得るが、本発明におけるトレースのない硬質基板は、最大２００μｍ、最大１５０μｍ、最大１００μｍ、又は最大５０μｍの厚さを有し得て、硬質基板の厚さは、少なくとも５μｍ、少なくとも１０μｍ、又は少なくとも２５μｍである。これにより、硬質基板を通るヒートシンクへの熱流が改善され、ダイによって生成され得る熱の放散が容易になる。
添付の特許請求の範囲に記載された本発明の範囲内で、図３を参照して説明した実施形態に対して様々な修正を行うことができることが理解されるであろう。例えば、記載された実施形態では、ダイ１０の接点１０１に接続されることになる、可撓性回路基板１２上の全てのコンタクトパッド１２３は、可撓性基部１２２においてダイ１０とは反対側を向き硬質基板１６に対面する側に形成されること、及び、接点１０１への電気経路を提供する全ての接続は、硬質基板への熱経路を提供する役割も果たすことが仮定されてきた。これらのいずれも必須ではない。例えば、パッド１２３の一部を可撓性基部１２２の一方の側に、他のパッド１２３を反対側に形成することが望ましい場合がある。そのような構成でダイ１０に対面するコンタクトパッドは、それらのコンタクトパッドがヒートシンク１８に熱経路を提供しないように、かつ可撓性基板においてダイ１０とは反対側を向く側のパッド１２３のみがヒートシンクに熱経路を提供するように、接点１０１に直接はんだ付けすることができる。さらに、可撓性プリント回路基板の基部の穴を貫通する熱的接続が、ダイ１０と硬質基板１６の間に提供され得るが、電気的接続は、ダイの接点と可撓性回路基板のトレースとの間に提供されない。
説明のために、本開示は、特定の実施形態及び一般的に関連する方法に関して記載されてきたが、実施形態及び方法の変更及び置換は、本明細書における出願人の開示に基づく分野の当業者には明らかであろう。本開示は、本明細書に記載される特定の実施形態によって限定されないことを理解すべきである。本発明は、そのような代替、修正及び変形を全て包含し、本開示の精神及び範囲、並びに均等物の意味及び範囲内に入る任意の変更によってのみ拘束されることを意図する。
分かりやすくするために別個の実施形態の文脈内に記載される本開示の特定の特徴を、単一の実施形態で組み合わせて提供することもできることが理解される。逆に、簡潔にするために単一の実施形態の文脈内に記載される本開示の様々な特徴を、個別に、又は任意の適当なサブコンビネーションで、又は本開示の任意な他の記載されている実施形態に適するように提供することができる。様々な実施形態の文脈内に記載される特定の特徴は、実施形態がそれらの要素なしに動作できないものでない限り、それらの実施形態の必須の特徴であると見なされるべきではない。
特に明記しない限り、選択の選択肢リストにおける最後の２つの要素の間の表現「及び／又は」を使用することは、列挙された選択肢のうち１つ以上の選択が適切であり、またその選択をできることを示す。
「例示的（exemplary）」という語句は、本明細書では「実施例、事例、又は説明例として働く」ことを意味するように使用される。「例示的」と記載される任意の実施形態は、必ずしも、他の実施形態よりも好ましい若しくは有利であると解するべきではなく、及び/又は他の実施形態からの特徴の取り込みを排除すると解するべきではない。
本開示では、特に明記しない限り、本技術の実施形態の特徴の条件又は関係特性を修飾する「実質的に（substantially）」、「ほぼ（approximately）」及び「約（about）」等の形容詞は、その条件又は特性が、意図する用途のための実施形態の動作について許容可能な公差の範囲内に、又は、実行される測定から及び/若しくは使用される測定機器から予想される変動の範囲内に規定されることを意味すると理解すべきである。用語「約（about）」及び「ほぼ（approximately）」が数値に先行する場合、±15%、又は±10%、又は±5%のみでさえも示すこと、またいくつかの事例では厳密な値を示すことを意図する。さらに、特に明記しない限り、そのような形容詞がない場合でも、本開示で使用される用語(例えば、数字)は公差範囲を有すると解するべきであり、この公差範囲は、関連する用語の厳密な意味から逸脱できるが、本発明又は本発明の関連する部分が記載されているように、また当業者によって理解されるように動作及び機能できるものである。
本開示の記載及び特許請求の範囲では、動詞「備える（comprise）」、「含む（include）」、及び「有する（have）」のそれぞれ、並びにそれらの変化形を使用して、動詞の目的語が、必ずしも特徴、部材、ステップ、構成要素、素子又は主語若しくは動詞における主語の一部の完全なリストではないことを示す。
本明細書で使用されるように、単数形の冠詞「a」、「an」及び「the」は複数形への言及を含み、文脈がそれ以外を明示しない限り、「少なくとも1つ（at least one）」又は「1つ以上（one or more）」を意味する。「Ａ及びＢのうち少なくとも1つ」は、Ａ又はＢのいずれかを意味することが意図され、またいくつかの実施形態では、Ａ及びＢの両者を意味し得る。
「上側（upper）」、「下側（lower）」、「右（right）」、「左（left）」、「底部（bottom）」、「下方（below）」、「低下した（lowered）」、「低い（low）」、「頂部（top）」、「上方（above）」、「上昇した（elevated）」、「高い（high）」、「垂直方向の（vertical）」、「水平方向の（horizontal）」、「後方に（backward）」、「前方に（forward）」、「上流（upstream）」及び「下流（downstream）」等の位置的又は運動的な用語、並びにそれらの文法的な変化形は、本明細書では例示的な目的にのみ使用し、特定の構成要素の相対的な位置決め、配置又は変位を説明し、またその説明における第1及び第2の構成要素を示すものである。このような用語は必ずしも、例えば「底部（bottom）」構成要素が「頂部（top）」構成要素の下にあることを示すものではない。なぜなら、このような方向、構成要素又はその両方は、空間内で反転、回転、若しくは移動し、対角線方向の向き又は位置に配置され、水平方向若しくは垂直方向に配置され、又は同様の変更を加えられ得るからである。
特に明記しない限り、本開示において本技術の実施形態の特徴に関する範囲の外側境界が言及される場合、本実施形態では、特徴の取り得る値が、言及された外側境界及び言及された外側境界の間の値を含み得ることを理解されたい。
本明細書で言及される特定の標章は、慣習上のもの又は第三者の登録商標であり得る。これらの標章の使用は例としてのものであり、本開示の範囲をこのような標章に関連する材料のみを記述するもの又はそれに限定されるものと解すべきではない。

Claims (14)

  1. 複数の接点を有する回路構成要素を実装及び冷却する方法であって、以下のステップ、すなわち、
    (i) 熱伝導性でかつ電気絶縁性の材料でできている硬質基板を準備するステップと、
    (ii) 電気絶縁性の可撓性基部と、前記可撓性基部上にあり前記回路構成要素の前記接点と接続する電気伝導電性のトレースと、を有する回路基板を準備するステップであって、前記トレースはそれぞれ、前記回路構成要素のそれぞれの前記接点と位置合わせするように配置されるそれぞれのコンタクトパッドで終端する、ステップと、
    (iii) 前記回路基板上の前記コンタクトパッドの少なくとも一部を、前記回路基板において前記硬質基板に対面する側に配置して、前記回路基板を前記硬質基板に固定するステップと、
    (iv) 前記回路基板において前記硬質基板に対面する側にある前記コンタクトパッドの少なくとも一部を前記硬質基板に接合し、接合された前記コンタクトパッドと前記硬質基板との間で熱接触を確立するステップと、
    (v) 前記回路基板の前記可撓性基部に止まり穴を形成するステップであって、それぞれの穴は、前記回路基板において前記硬質基板に対面する側にある、前記可撓性基部上における前記コンタクトパッドのそれぞれ１つで終端する、ステップと、
    (vi) 前記コンタクトパッドにおいて前記穴によって露出している側にめっきを施し、少なくとも１つの金属材料を大きくして、前記回路基板の前記可撓性基部における前記穴を充填し、それによって、前記可撓性基部の両面間で延在する電気的及び熱的に伝導性のビアを形成するステップと、
    (vii) 前記可撓性基部を有する前記回路基板が前記回路構成要素と前記硬質基板の間に存在するように、前記回路構成要素を前記回路基板に配置するステップと、
    (viii) 前記回路構成要素の前記接点を前記ビアにはんだ付けして、前記回路構成要素の前記接点と前記回路基板上の前記トレースとの間に電気的接続を、前記回路構成要素の前記接点の少なくとも一部と前記硬質基板との間に熱的接続を確立するステップと、
    を含む、方法。
  2. 前記回路基板の前記コンタクトパッドは、拡散接合又は低温焼結によって前記硬質基板に直接接続される、請求項１に記載の方法。
  3. 前記回路基板において前記硬質基板に対面する側にある前記コンタクトパッドは、前記回路基板上の前記コンタクトパッドと位置合わせするように金属製のコンタクトパッドを前記硬質基板に形成すること、及び前記回路基板上の位置合わせされている前記コンタクトパッドと前記硬質基板を互いに接合することによって、前記硬質基板に接合される、請求項１又は２に記載の方法。
  4. 前記回路基板の前記コンタクトパッドは、拡散接合によって前記硬質基板上の前記コンタクトパッドに接続される、請求項３に記載の方法。
  5. 前記ビアを形成する前記めっきは、無電解ニッケル浸漬金（ＥＮＩＧ）めっきである、請求項１～４のいずれか１項に記載の方法。
  6. 回路サブアセンブリであって、
    a)電気絶縁性だが熱伝導性の材料で形成される硬質基板と、
    b)前記基板に実装される回路基板であって、前記回路基板は、基部と、各コンタクトパッドで終端する複数のトレースとを有する、回路基板と、
    c)前記回路基板において前記硬質基板とは反対側に実装され、前記回路基板の前記コンタクトパッドと電気的に接続される回路構成要素と、及び
    d)前記回路基板に形成され、電気的及び熱的に伝導性のビアで充填されて、前記回路構成要素から前記硬質基板に熱を伝導させ、かつ前記回路基板上の前記トレースを前記回路構成要素に接続する、穴と、
    を備える回路サブアセンブリにおいて、
    e)前記回路基板の前記基部が可撓性であり、
    f)前記回路基板の前記コンタクトパッドの少なくとも一部が、前記回路基板において前記硬質基板に対面する側に配置され、かつ前記硬質基板に接合され、
    g)前記回路基板の可撓性基部における穴の少なくとも一部が、前記硬質基板に接合された各コンタクトパッドで終端するが、前記各コンタクトパッドを貫通せず、及び
    h)前記回路基板の前記可撓性基部における穴を充填するそれぞれのビアが、それぞれのコンタクトパッドにおいて前記硬質基板とは反対側を向く側のめっきとして形成され、前記それぞれのコンタクトパッドは、前記回路構成要素のそれぞれの接点にはんだ付けされる、
    ことを特徴とする、回路サブアセンブリ。
  7. 前記回路基板の可撓性基部は、１μｍ～１２５μｍ、２μｍ～７５μｍ、２μｍ～５０μｍ、２μｍ～２５μｍ、２μｍ～１０μｍ、又は２μｍ～５μｍの範囲の厚さを有する、請求項６に記載の回路サブアセンブリ。
  8. 前記硬質基板は、前記回路構成要素のそれぞれの接点と実質的に位置合わせしているコンタクトパッドをさらに含む、請求項６又は７に記載の回路サブアセンブリ。
  9. 前記回路基板のトレースと前記回路構成要素の接点との間の全ての金属接続部が、前記硬質基板と接合するパッドにさらに接続される、請求項６～８のいずれか１項に記載の回路サブアセンブリ。
  10. 前記ビアは、ニッケルのある層と金の別の層を含む２つ以上の層から形成される、請求項６～９のいずれか１項に記載の回路サブアセンブリ。
  11. 前記回路基板の前記可撓性基部は、1種以上のプラスチック材料から作製される、請求項６～１０のいずれか１項に記載の回路サブアセンブリ。
  12. 前記硬質基板は、２５０μｍ以下、２００μｍ以下、１５０μｍ以下、１００μｍ以下、又は５０μｍ以下の厚さを有する、請求項６～１１のいずれか１項に記載の回路サブアセンブリ。
  13. 前記硬質基板は、５μｍ以上、１０μｍ以上、又は２５μｍ以上の厚さを有する、請求項６～１２のいずれか１項に記載の回路サブアセンブリ。
  14. 前記硬質基板は導電性トレースを欠いている、請求項６～１３のいずれか１項に記載の回路サブアセンブリ。
JP2021577578A 2019-07-03 2020-06-30 回路構成要素を実装及び冷却する方法及び装置 Pending JP2022540796A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1909557.9 2019-07-03
GB1909557.9A GB2585219A (en) 2019-07-03 2019-07-03 Method and apparatus for mounting and cooling a circuit component
PCT/IB2020/056184 WO2021001757A1 (en) 2019-07-03 2020-06-30 Method and apparatus for mounting and cooling a circuit component

Publications (2)

Publication Number Publication Date
JP2022540796A true JP2022540796A (ja) 2022-09-20
JPWO2021001757A5 JPWO2021001757A5 (ja) 2023-07-03

Family

ID=67540115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021577578A Pending JP2022540796A (ja) 2019-07-03 2020-06-30 回路構成要素を実装及び冷却する方法及び装置

Country Status (7)

Country Link
US (2) US11764540B2 (ja)
EP (1) EP3994726A1 (ja)
JP (1) JP2022540796A (ja)
KR (1) KR20220026597A (ja)
CN (1) CN114008753A (ja)
GB (1) GB2585219A (ja)
WO (1) WO2021001757A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI824277B (zh) * 2021-08-06 2023-12-01 友達光電股份有限公司 顯示裝置及其製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW462121B (en) 2000-09-19 2001-11-01 Siliconware Precision Industries Co Ltd Heat sink type ball grid array package
US6816385B1 (en) * 2000-11-16 2004-11-09 International Business Machines Corporation Compliant laminate connector
US6903929B2 (en) * 2003-03-31 2005-06-07 Intel Corporation Two-phase cooling utilizing microchannel heat exchangers and channeled heat sink
US7269017B2 (en) * 2004-11-19 2007-09-11 Delphi Technologies, Inc. Thermal management of surface-mount circuit devices on laminate ceramic substrate
TWM381175U (en) * 2009-12-22 2010-05-21 Li-Yu Lin Improved ceramic radiator structure
US20130215586A1 (en) 2012-02-16 2013-08-22 Ibiden Co., Ltd. Wiring substrate
US8749043B2 (en) * 2012-03-01 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package structure
DE102013226972A1 (de) * 2013-12-20 2015-07-09 Zumtobel Lighting Gmbh Flexible Leiterplatte mit Kühlkörper
US20190267307A1 (en) * 2014-03-07 2019-08-29 Bridge Semiconductor Corp. Heat conductive wiring board and semiconductor assembly using the same
TWI581389B (zh) * 2014-05-22 2017-05-01 精材科技股份有限公司 半導體結構及其製造方法
US10553358B2 (en) * 2016-04-29 2020-02-04 The Regents Of The University Of California Electronic substrates and interposers made from nanoporous films
US10573579B2 (en) * 2017-03-08 2020-02-25 Mediatek Inc. Semiconductor package with improved heat dissipation

Also Published As

Publication number Publication date
US11764540B2 (en) 2023-09-19
KR20220026597A (ko) 2022-03-04
WO2021001757A1 (en) 2021-01-07
GB2585219A (en) 2021-01-06
CN114008753A (zh) 2022-02-01
US20230352903A1 (en) 2023-11-02
GB201909557D0 (en) 2019-08-14
EP3994726A1 (en) 2022-05-11
US20220329040A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
TWI290755B (en) Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
JP4767269B2 (ja) 印刷回路基板の製造方法
KR100502498B1 (ko) 다층 회로 기판 및 그 제조 방법
JP2514305B2 (ja) ３次元電子パッケ―ジ装置及びその製造方法
US5774336A (en) High-terminal conductivity circuit board
US8716870B2 (en) Direct write interconnections and method of manufacturing thereof
US20090206470A1 (en) Semiconductor device manufacturing method, semiconductor device, and wiring board
US6555763B1 (en) Multilayered circuit board for semiconductor chip module, and method of manufacturing the same
US20230352903A1 (en) Method and apparatus for mounting and cooling a circuit component
JP2000294677A (ja) 高密度薄膜配線基板及びその製造方法
JP2008251671A (ja) 放熱基板およびその製造方法および電子部品モジュール
JP2018117149A (ja) 表面実装可能な半導体デバイス
CN111132476A (zh) 双面线路散热基板的制备方法
JP2002118204A (ja) 半導体装置、並びに半導体搭載用基板及びその製造方法
JP2000261152A (ja) プリント配線組立体
JP3862454B2 (ja) 金属ベース多層回路基板
JP4193479B2 (ja) 素子実装基板の製造方法
JP2006049536A (ja) 多層回路基板
KR101162506B1 (ko) 반도체 패키지 제조용 인쇄회로기판 및 그 제조 방법
CN219592686U (zh) 应用于光源模组的复合基板及光源模组
US11791254B2 (en) Electrically power assembly with thick electrically conductive layers
CN219876259U (zh) 具有散热功能的多层板电路板
JP3112885B2 (ja) 半導体部品実装モジュール
JP2023031643A (ja) 配線基板およびその製造方法
TW200411860A (en) Package of ink jet head chip and its manufacturing method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230623