KR20220026597A - 회로 구성품을 장착하고 냉각하기 위한 방법 및 장치 - Google Patents

회로 구성품을 장착하고 냉각하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20220026597A
KR20220026597A KR1020227003530A KR20227003530A KR20220026597A KR 20220026597 A KR20220026597 A KR 20220026597A KR 1020227003530 A KR1020227003530 A KR 1020227003530A KR 20227003530 A KR20227003530 A KR 20227003530A KR 20220026597 A KR20220026597 A KR 20220026597A
Authority
KR
South Korea
Prior art keywords
circuit board
rigid substrate
circuit
flexible base
contact
Prior art date
Application number
KR1020227003530A
Other languages
English (en)
Inventor
로니 코스티
길라드 리트 겔바트
Original Assignee
란다 랩스 (2012) 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 란다 랩스 (2012) 리미티드 filed Critical 란다 랩스 (2012) 리미티드
Publication of KR20220026597A publication Critical patent/KR20220026597A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02315—Support members, e.g. bases or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H01S5/0216—Bonding to the substrate using an intermediate compound, e.g. a glue or solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09445—Pads for connections not located at the edge of the PCB, e.g. for flexible circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/073—Displacement plating, substitution plating or immersion plating, e.g. for finish plating

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

다수의 접촉부를 가지는 회로 구성품을 장착하고 냉각하는 방법이 개시된다. 방법은 회로 기판이 회로 구성품 및 기질 사이에 배치되는 열적으로 전도성이 있고 전기적으로 절연성인 물질의 강체 기질 상에 회로 구성품을 장착시키는 단계를 포함한다. 유연한 베이스를 가지며 접촉 패드에서 종료되는 전도성 트레이스를 수행하는 회로 기판이 강체 기질에 고정되며, 회로 기판 상의 접촉 패드의 적어도 일부가 강체 기질과 마주하는 회로 기판의 측 상에 배치되며, 후자의 접촉 패드 중 적어도 일부는 기질에 접합된다. 회로 구성품의 접촉부와 기질에 접합된 접촉 패드 사이에 전기적 및 열적 연결을 모두 설정하기 위해 회로 기판의 가요성 베이스에 블라인드 홀이 형성되며, 각 홀은 기질에 접합된 접촉 패드 중 각각의 하나에서 종료된다. 홀에 의해 노출된 접촉 패드의 측면은 홀을 채우고 회로 구성품의 접촉부에 납땜되는 전도성 비아를 형성하도록 도금된다.

Description

회로 구성품을 장착하고 냉각하기 위한 방법 및 장치
본 발명은 회로 구성품을 장착하고 냉각하기 위한 방법 및 장치에 관한 것이다.
특정한 회로 구성품들은 여러 전기적 연결을 필요로 하며 작동 중에 상당한 열을 발생시킨다. 과열의 방지 및/또는 효율적인 작동의 허용을 위해서, 이러한 구성품들을 히트 싱크로써 우수한 열적 접촉을 가지도록 장착하여 이들이 손상을 입거나 오작동하는 것을 방지할 필요가 있다. 따라서 이들은 구성품들의 접촉부로의 전기적 연결을 수행함과 동시에 우수한 열 차폐를 제공하는 장착부를 필요로 한다. 이하에서 본 발명을 VCSEL(vertical-cavity surface-emitting laser) 칩을 특정하게 참조하여 기술할 것이나, 이는 비교적 높은 전력을 소모하고 상당한 양의 열을 생성하는 회로 구성품들의 일례에 불과하다. 본 발명으로부터 이익을 얻을 수 있는 기타 많은 회로들 중에는 그 중에서도 컴퓨터에서 사용되며 많은 기기들에서 사용이 증가하고 있는 마이크로프로세서 칩이 있다.
본 출원인은 공여자(donor) 표면 상에서 끈적이게 되는 점까지 가열되는 중합체 입자들을 필요로 하는 인쇄 방법을 제안한 바 있다. 상기 공여자 표면이 이후에 기질에 대해 압착되면, 이 입자들이 기질로 전달되어 원하는 인쇄 이미지를 형성한다. 끈적이게 만들어질 상기 중합체 입자들은 VCSEL 칩들의 어레이에 의해 방출되는 레이저 빔에 의해 가열된다. 상기 입자들은 발색제(예를 들어, 색소 또는 물감)를 포함할 수 있으며, 이 경우에 인쇄된 이미지는 적어도 부분적으로 색상을 가지며, 또는 이들이 이러한 제제를 포함하지 않을 수 있으며, 이 경우에는 인쇄된 이미지가 인쇄 기질 상에서 다른 효과를 제공하거나(예를 들어, 광택, 엠보싱 등) 이후의 인쇄 단계를 위한 수용성 레이어로 작용할 수 있다.
중합체 입자들을 연화시키기 위해 필요한 에너지의 양을 생성하기 위해서는 상당한 전력이 요구된다. 칩의 과열을 피하기 위해, 지금까지 이들은 냉각된 매니폴드에 직접 접촉하도록 얇은 강체 세라믹 회로 기판 직접 장착되어 왔다. 이러한 세라믹 회로 기판은 우수한 열 전도체이지만 우수한 전기적 절연체이기도 하다. 이는 전기적 트레이스(trace), 또는 트랙(track) 또는 리드(lead)라고도 불리는 것이 상기 VCSEL 칩들이 납땜될 수 있는 접촉 패드와 함께 상기 세라믹 회로 기판 위에 전해질적으로 직접 형성될 수 있게 한다.
상기 VCSEL 칩과 떨어진 별도의 위치에, VCSEL 칩을 제어 및 구동 회로에 연결하기 위한 트레이스를 가지는 유연한 회로 기판을 납땜할 수 있도록 추가적인 접촉 패드로써 상기 세라믹 회로 기판이 형성된다. 따라서, 제어 및 구동 회로로부터의 전류가 연관된 VCSEL에 도달하기 전에 이러한 유연한 회로 기판 상의 트레이스를 통해 상기 유연한 및 세라믹 회로 기판 사이의 제 1 납땝 연결, 상기 세라믹 회로 기판 상의 해당 트레이스 및 상기 세라믹 회로 기판과 VCSEL 칩 사이의 제 2 납땝 연결로 흐를 필요가 있다.
이러한 VCSEL 칩의 장착 및 냉각 방법은 신뢰도에 영향을 미치는 특정한 불리한 점을 가지고 있다. 먼저, 상기 VCSEL 칩의 모든 접촉부로 이어지는 전류의 경로 내에 용접된 연결이 두 개가 있다는 사실로 인해 부실한 전기적 연결의 가능성이 높아진다. 상기 용접된 연결에서의 결함은 시간이 지남에 따라 증가하거나 전파될 수 있으며, 칩의 작동 중에 고장을 야기할 수도 있다. 두 번째로, 상기 세라믹 판 자체가 상대적으로 취약하며 균열이 발생하는 것으로 알려져 있다. 이를 보다 견고하게(예를 들어, 보다 두껍게) 만들게 되면 그 열적 효율성이 저하되며, 보드의 균열로 인해 보드 상에 형성된 트레이스 내에 개방된 회로가 발생하여 상기 칩의 회로에서의 완결성의 추가적인 저하를 가져올 수 있다.
US2006/0109632(Berlin 외)는 전기적으로 절연성이나 열적으로 도체인 물질 상에 형성된 강체 기질, 상기 기질 상에 장착된 회로 기판을 포함하는 회로 하위 조립체를 개시하며, 상기 회로 기판은 베이스 및 각각의 접촉 패드에서 종료하는 다수의 트레이스, 상기 강체 기질로부터 상기 회로 기판의 대향 측에 상에 장착되고 회로 기판의 접촉 패드로 전기적으로 연결되는 회로 구성품, 및 전기적 및 열적으로 전도성을 가지는 바이아들로 채워져 상기 회로 구성품으로부터 상기 강체 기질로 열을 전도하고 상기 회로 기판 상의 트레이스를 상기 회로 구성품으로 연결하기 위해 상기 회로 기판 내에 형성된 홀을 포함한다. US2006/0109632에서, 상기 회로 기판은 세라믹 레이어의 적층 구성으로 형성된 베이스를 가지고 있으며 상기 베이스 내에 형성된 홀을 이후에 연소될 은 페이스트로 채움으로써 열적으로 전도성이 있는 바이아들이 형성된다. 이러한 연소는 700℃ 또는 그 이상의 올라간 온도에서 수행되며, 바이아 내에서 전도성 경로의 형성뿐만 아니라 다층 세라믹 지지층의 형성을 위해서도 필수적이다.
특정한 적용에서는, 회로 기판을 유연하게 하는 것이 바람직하지만 US2006/0109632의 회로 기판은 세라믹으로 만들어지기 때문에 강체가 될 수밖에 없다. 동일한 생산 방법을 베이스가 바이아를 형성하기 위해 세라믹 층과 은 페이스트를 소결하는데 필요한 고온을 견딜 수 없는 물질로 만들어지는 유연한 회로 기판에 채택할 수는 없다. 또한, 유연한 보드의 베이스는 수십 마이크론에 불과하거나, 바람직하게는 이보다 얇은 두께를 가질 수 있으며, 이는 베이스의 물질이 이러한 온도를 견딜 수 있다 해도 소결된 바이아를 형성하는 것을 매우 어렵게 할 것이다.
따라서 본 발명은 그 중에서도 회로 기판을 사용하여 열전도성을 가지는 전기적으로 절연성인 물질로 제조된 강체 기질 상에 다수의 접촉점을 가지는 회로 구성품을 장착하고 냉각하는 방법을 제공하고자 한다.
본 발명의 제 1 측면에 따르면, 다수의 접촉부를 가지는 회로 구성품을 장착하는 방법으로서, 상기 방법은
(i) 열적으로 전도성이 있고 전기적으로 절연성인 물질의 강체 기질을 제공하는 단계,
(ii) 전기적으로 절연되는 유연한 베이스 및 전기적으로 전도성인 트레이스(trace)를 가지는 회로 기판을 상기 회로 구성품의 접촉부로의 연결을 위해 상기 유연한 베이스 상에 제공하는 단계로서, 이 때 각 트레이스는 상기 회로 구성품의 각각의 접촉부에 대해 정렬되도록 위치한 각각의 접촉 패드에서 종료하며,
(iii) 상기 회로 기판을 상기 회로 기판 상의 접촉 패드의 적어도 일부가 상기 강체 기질을 향하는 상기 회로 기판의 측에 배치되도록 상기 강체 기질에 고정시키는 단계,
(iv) 상기 강체 기질을 향하는 상기 회로 기판의 측 상의 상기 접촉 패드의 적어도 일부를 상기 강체 기질에 접합시켜 상기 접합된 접촉 패드와 상기 강체 기질 사이의 열 접촉부를 확립하는 단계,
(v) 상기 회로 기판의 상기 유연한 베이스 내에 블라인드 홀(blind hole)을 형성하는 단계로서, 이 때 각 홀은 상기 강체 기질을 향하는 상기 회로 기판의 측 상에 있는 상기 유연한 베이스 상의 상기 접촉 패드의 각각의 하나에서 종료하며,
(vi) 상기 홀에 의해 노출된 상기 접촉 패드의 측을 도금하여 적어도 하나의 금속성 물질이 성장하여 상기 회로 기판의 상기 유연한 베이스 내 홀을 채우도록 하여 이로써 상기 유연한 베이스의 반대 측으로 확장하며 전기적으로 또한 열적으로 전도성을 가지는 바이아(via)들을 형성하는 단계,
(vii) 상기 회로 구성품을 상기 유연한 베이스를 가지는 상기 회로 기판이 상기 회로 구성품과 상기 강체 기질 사이에 놓이도록 상기 회로 기판 상에 위치시키는 단계, 및
(viii) 상기 회로 구성품의 상기 접촉부를 상기 바이아에 납땜하여 상기 회로 구성품의 상기 접촉부와 상기 회로 기판 상의 상기 트레이스 사이에 전기적 연결을 확립하고 상기 회로 구성품의 상기 접촉부와 상기 강체 기질 사이에 열적 연결을 확립하는 단계를 포함하는 방법이 제공된다.
상기 회로 기판의 패드는 상기 강체 기질에 직접 연결되거나, 상기 강체 기질 상에 형성된 금속성 패드에 확산 접합 또는 저온 소결을 통해 연결될 수 있다.
용어 “확산 접합”은 열과 압력이 금속에 적용되어, 금속이 자신의 녹는점에 이르지 않으면서도 접촉하는 표면들이 확산 또는 이주에 의해 서로 접합되도록 금속 및 또 다른 물질(그 자체가 금속일 수는 있으나 반드시 그렇지는 않다) 사이의 연결을 확립하는 방법을 의미한다.
용어 “저온 소결”은 본 명세서의 맥락 상 금속 및 다른 물질(예를 들어, 강체 기질을 위해 사용되는 세라믹 물질) 사이의 연결을 확립하는 방법을 나타내기 위해 사용되며, 이 때 열과 압력이 상기 두 개의 물질에 적용되어 금속이 자신의 녹는점에 이르지 않으면서도 이들이 서로 접합할 수 있게 한다. 일반적으로, 저온 소결은 300℃ 또는 그 미만의 온도에서 수행된다.
확산 접합 과 소결은 어떠한 액체 충전제도 채택하지 않는다는 점에서 납땜 및 경납땜과는 다르며, 물질 및 접합 조건에 따라 접합 제제를 사용하지 않을 수도 있다. 본 발명의 교시에 따른 하위 조립체 제조 방법에서 이러한 액체 충전제의 사용을 피하는 것이 바람직하며 이는 한 접촉 패드가 다른 접촉 패드 가까이에 위치할 때 우발적인 회로 단선을 방지할 수 있기 때문이다.
편의 상, 상기 바이아를 형성하는 도금은 ENIG(electroless nickel immersion gold) 도금일 수 있다.
본 발명의 두 번째 측면에 따르면, 회로 하위 조립체로서,
a) 전기적으로 절연성이지만 열적으로 전도성인 물질로 형성된 강체 기질,
b) 상기 기질 상에 장착되고 베이스 및 각각의 접촉 패드에서 종료하는 다수의 트레이스를 가지는 회로 기판,
c) 상기 강체 기질로부터 상기 회로 기판의 반대 측에 장착되고 상기 회로 기판의 상기 접촉 패드로 전기적으로 연결되는 회로 구성품, 및
d) 상기 회로 기판 내에 형성되어 상기 회로 구성품으로부터 상기 강체 기질로 열을 전도하고 상기 회로 기판 상의 트레이를 상기 회로 구성품으로 연결하는 전기적 및 열적으로 전도성이 있는 바이아들로 채워지는 홀을 포함하며,
e) 상기 회로 기판의 상기 베이스는 유연하고,
f) 상기 회로 기판의 상기 접촉 패드의 적어도 일부는 상기 회로 기판의 측에 상기 강체 기질을 향하여 배치되고 상기 강체 기질로 접합되며,
g) 상기 회로 기판의 상기 유연한 베이스 내 홀의 적어도 일부는 상기 강체 기질로 접합된 각각의 접촉 패드에 종료하지만 이를 통과하지는 않으며,
h) 상기 회로 기판의 상기 유연한 베이스 내 홀을 채우는 각각의 바이아는 상기 회로 구성품의 각각의 접촉부에 납땜된 상기 강체 기질로부터 멀어지는 쪽으로 향하는 상기 각각의 접촉 패드의 측의 도금으로서 형성되는 것을 특징으로 하는 회로 하위 조립체가 제공된다.
일부 실시예에서, 상기 회로 기판의 상기 유연한 베이스는 1 μm 내지 125 μm, 2 μm 내지 75 μm, 2 μm 내지 50 μm, 2 μm 내지 25 μm, 2 μm 내지 10 μm, 또는 2 μm 내지 5 μm의 범위의 두께를 가질 수 있다.
상기 언급한 회로 하위 조립체가 상호 연결된 적어도 하나의 유연한 부분과 적어도 하나의 강체 부분을 포함하기 때문에, 상기 하위 조립체는 “강체-유연성 하위 조립체”, “강체-유연성 조립체”, 또는 “강체-유연성 회로", 및 이의 변형된 형태로 불릴 수 있다.
US2006/0109632에 다수의 접촉부를 가지는 회로 구성품, 베이스 상에 상기 회로 구성품의 접촉부가 전기적으로 연결되는 다수의 트레이스를 가지는 회로 기판, 및 전기적으로 절연성을 가지지만 열적으로는 전도도를 가지며 상기 회로 구성품으로부터 상기 유연한 회로 기판의 대향 측에 배치된 물질로서 형성된 강체 기질을 포함하는 회로 하위 조립체의 제조가 개시되어 있기는 하지만, 이러한 구성을 가지는 유연한 베이스 회로 기판을 사용하는 것이 이전에 시도되지 않은 것으로 믿어지고 있다. 이는 상기 회로 기판의 베이스의 유연성으로 인해 여러 어려운 난제들이 발생하기 때문이며, 특히 100 마이크로미터(μm) 미만의 두께를 가지는 상대적으로 얇은 유연한 베이스를 고려할 때 문제가 된다.
유연한 베이스를 가지는 회로 기판을 사용할 때 마주치는 심각한 어려움 중의 하나는 이러한 베이스가 금속 소결을 위해 요구되는 고온을 견딜 수 없는 플라스틱으로 제조된다는 것이다.
본 발명은 그 중에서도 바이아가 형성되는 방법인 점에서 US2006/0109632과 다르다. ‘632 출원에서의 홀이 관통 홀인 반면에, 본 발명의 회로 기판의 베이스 내의 홀은 일단이 상기 강체 기질에 접합되거나 접합될 접촉 패드에 의해 막힌 블라인드 홀이다. 본 발명의 경우의 바이아들은 수 마이크론에 불과한 높이만을 요구하기 때문에, 베이스 내 홀의 단부를 커버하고 막는 금속성 표면의 도금에 의해 수행될 수 있다. 이는 바이아들이 소결에 의해 형성되어야 할 필요성을 피할 수 있게 해 주며 또한 상기 바이아들과 회로 기판 상의 트레이스 사이의 납땜 연결의 필요성을 감소시킨다. 결과적으로, 상기 전기적 경로 내에 단일한 납땝 조인트, 즉, 상기 바이아들과 상기 회로 구성품의 각각의 접촉부 사이의 조인트만이 필요하게 된다.
도면, 본 발명을 한정하지 않는 예 및 첨부된 청구항을 참조하여 이하에서 상세히 설명함으로써 본 발명이 제공하는 이러한 이익 및 추가적인 이익과 특징들을 더 잘 이해할 수 있을 것이며, 부분적으로는 해당 분야에서 통상의 지식을 가진 자에게 명확할 것이다.
본 발명을 이하에서 첨부된 도면을 참조하여 예를 통해 보다 상세히 기술할 것이며, 이 때 유사한 참조 번호 또는 문자는 해당하거나 유사한 구성품을 나타낸다. 상기 설명은 도면과 함께 해당 분야에서 통상의 지식을 가진 자가 본 발명의 일부 실시예들이 어떻게 실시되는지를 명확하게 이해할 수 있게 해 줄 것이다. 이 도면들은 예시적 논의를 진행하기 위한 목적으로 제공되며 본 발명의 근본적인 이해를 위해 필요한 이상으로 상세하게 본 발명의 실시예를 보다 상세한 구조로 보여주기 위한 것은 아니다. 본 발명의 제시에 있어서의 명확성과 편의를 위해, 도면에서 묘사된 일부 객체들이 반드시 척도에 맞추어 도시되는 것은 아니다.
상기 도면에서:
도 1은 VCSEL 다이, 유연한 회로 기판, 강체 기질 및 히트 싱크를 포함하는 하위 조립체가 통과하는 영역이다;
도 2는 도 1에 도시한 하위 조립체의 확대된 도면이다;
도 3은 도 1 및 2의 하위 조립체를 제조하기 위한 본 발명의 실시예에 따른 방법과 관련된 단계들을 개략적으로 보여준다.
도 1은 히트 싱크(18)에 의해 냉각되는 강체 기질(16) 상에 장착된 다이(10)로서 유연한 회로 기판(12)이 상기 다이(10)와 상기 강체 기질(16)사이에 배치된 형태의 회로 구성품을 가지는 하위 조립체(100)가 통과하는 영역을 보여준다. 이하에서 이러한 구성품들 사이의 상호연결은 하위 조립체의 확대된 도면인 도 2를 참조하여 기술된다. 모든 도면에서, 이해를 증진시키기 위해, 상기 다이(10) 및 상기 히트 싱크(18)는 음영이 없이 표시되었으며, 전기적으로 절연성인 물질에 대해서는 어두운 회색 음영을 사용하고 전기적 도체에 대해서는 밝은 회색 음영을 사용하였다. 예시적인 회로 하위 조립체를 통과하는 단면이나 하위 조립체의 예시적 부분을 확대하는 도면들에 대해, 추가적인 트레이스가 일반적으로 존재함을 명확히 하였으며, 이들은 여기에서 끝나는 접촉 패드에 의해 가려질 수 있는 예시된 뷰에서는 숨겨져 있다. 구동 및 제어는 도시되지 않았다.
회로 기판은 유연하거나 강체일 수 있으며, 본 명세서에서는 유연하거나 강체로 지지되는 전기적으로 도체 회로의 패턴이 실제로 형성되는 양식에 관계없이 이들을 인쇄 회로 기판이라 부르기도 한다. 인쇄 회로 기판의 분야에 통상의 지식을 가진 자가 쉽게 알 수 있듯이, 회로는 부가적인 방식의 방법(예를 들어, 도체의 원하는 패턴을 선택적으로 증착) 또는 차감적인 방식의 방법(예를 들어, 균일한 전도성 레이어로부터 원하는 패턴 주위의 영역을 에칭하여 제거하는 것)으로 형성될 수 있으며, 용어의 일반적인 의미에서와 같이 반드시 “인쇄”될 필요는 없다. 이러한 방법들을 본 명세서에서 상세히 설명하기로 한다.
이제 도 2를 참조하면, 상기 다이(10)는 도시된 것과 같이 아래 측 상에 다중 접촉부(101) 및 위 측 상에 단일 접촉부(102)를 가진다. 도면에서 다이의 상부 측 상의 단일 접촉부(102)에 의해 나타내고 있지만, 바람직하게는 다이의 하부 측 상의 다중 접촉부(101)의 개수보다 작으면서 공통된 접촉부들의 개수는 하나를 초과할 수 있다. 공통된 접촉부들의 개수는 바람직하게는 상기 다중 접촉부들의 개수의 절반 또는 그 미만, 삼분의 일 또는 그 미만, 사분의 일 또는 그 미만이다.
상기 접촉부는 다이 제조자가 적용할 수 있으며, 인듐(In), 금(Au), 은(Ag), 주석(Sn), 또는 이들의 합금의 범프 형태를 가지거나, 다양한 양의 주석(예를 들어, ≥ 95%), 은(예를 들어, ≤ 5%) 및 구리(예를 들어, ≤ 1%)를 포함하는 SAC 땜납 범프, SAC 합금일 수 있으며, 상기 땜납 범프는 표면이 다이 상에 장착되도록 하기 위한 것이다. 상기 다이(10)는, 예를 들어 VCSEL 칩일 수 있다. 이러한 칩은 상기 접촉부(101) 및 상기 하나 또는 그 이상의 공통된 접촉부(102) 중 각각의 하나에 걸쳐 각각 전압을 적용하여 전력을 공급할 수 있는 다수의 레이저 요소들(예를 들어, 16, 32, 64, 128, 256, 등)을 포함한다. 예를 들어, 상기 다이(10)는 64개의 개별 레이저 요소를 가지는 VCSEL 칩이고, 상기 다이는 64개의 접촉부(101) 및 8개의 공통된 접촉부(102)를 포함할 수 있다. 상기 언급한 것과 같이, VCSEL 칩은 본 발명으로부터 이익을 얻을 수 있는 다이 구성품의 일례에 불과하며, 상기 다이가 대신 CPU인 경우, 이러한 장치는 수 백 개 및 수 천 개에 달하는 개별적인 접촉부들을 일반적으로 밀접하게 패키징하여 포함할 수 있다.
상기 VCSEL의 예로 돌아가서, VCSEL 칩의 개별적인 레이저 요소로부터 레이저 빔이 방출될 때, 작동 중인 레이저 요소의 근처에서 많은 열이 발생한다. 이러한 이유로, 상기 레이저 요소로 전기가 흐르는 경로를 제공하는 것과 아울러, 다이의 각각의 접촉부(101)에 이르는 전기적 도체가 열적 경로를 제공하여 상기 다이(10)로부터 열이 분산되도록 해야 한다. 이러한 다이가 필요로 할 수 있는 연결들의 높은 개수를 볼 때, 모든 전기적 도체가 반드시 열 산란을 위한 열 경로의 역할을 제공하는 이중 역할을 할 필요는 없다. 일부 실시예에서, 과도한 열을 방지하는 것은 상기 하위 조립체의 다양한 부품들 사이의 연결들 중 일부에 대해서도 충분하다(예를 들어, 히트 싱크로의 강체 판의 접촉부를 통해).
VCSEL 칩은 전기적 도체에 의해 다른 회로로 연결될 다중 접촉부를 가지는 다이의 한 종류에 불과하며 발생되는 열로 인해 작동 중에 냉각되어야 하며 본 발명이 제공하는 개선은 이러한 다이들에 마찬가지로 적용됨을 인식해야 할 것이다. 또한, 본 발명이 다이, 다이 상의 요소들 및/또는 이로 인해 요구되는 전류에 의해 발생하는 열이 상당한 (예를 들어, 온도를 20℃ 또는 주변 작동 온도 이상으로 상승) 적용 분야에 이점을 가지기는 하지만, 이는 대안적으로 또는 부가적으로 강체-유연성 조립체로 적용할 수 있으며, 이 때 접촉부의 개수가 늘어나는 적용(예를 들어, > 50 접촉부/mm2) 및/또는 인접하는 접촉부들 사이의 피치가 상대적으로 작은 경우(예를 들어, ≤ 200 μm, 또는 ≤ 100 μm, 또는 ≤ 75 μm, 이러한 피치는 일반적으로 50 μm 이상이다)가 있다. 인접하는 해당 홀들 사이에 유사한 상대적으로 작은 피치가 형성될 수 있다(소형, 예를 들어, ≤ 200 μm, 또는 ≤ 100 μm, 또는 ≤ 75 μm, 및 선택적으로 ≥ 50 μm).
개별적인 접촉부(101)에 이르는 전기적 도체들은 유연한 베이스(122)를 가지는 유연한 회로 기판(12)의 전도성 트레이스(121)에 의해 형성된다. 각각의 트레이스는 상기 다이(10)의 접촉부(101)에 대해 정렬된 패드(123)에서 끝나며 상기 유연한 회로 기판(12)의 상기 베이스(122) 내 홀(125)을 채우는 금속(124)에 의해 이로 연결된다. 홀은 유연한 회로 기판 내에 CNC 기기, UV 레이저, 또는 CO2 레이저에 의해, 상기 회로 기판의 베이스의 물질의 화학적 에칭에 의해, 반응성 이온 에칭(화학적으로 능동적인 종과 에너지를 가지는 이온 폭격 사이의 상승효과를 내는 과정으로 약어로 IRE로도 알려져 있다)에 의해 또는 기타 모든 적절한 장치 또는 방법을 사용하여 드릴링되어 40 μm 내지 200 μm, 또는 40 μm 내지 100 μm, 또는 40 μm 내지 75 μm의 범위의 직경(또는 기타 다른 표현 수치)을 가지는 홀을 생성할 수 있다. 상기 드릴링 방법은 충분히 선택적이어서 기저에 있는 접촉 패드(예를 들어, 123) 또는 의도한 홀의 위치에 겹쳐져 있는 상기 유연한 베이스 상에 이미 존재하는 어떠한 트레이스에도 손상을 입히지 않으면서 상기 유연한 베이스의 두께를 통하는 정도로만 홀을 형성해야 한다. 필요한 경우, 상기 홀은 일부 실시예에서 상기 강체 기질로 고정된 이후에 상기 회로 기판의 유연한 베이스 내에 형성될 수 있다.
상기 유연한 회로 기판(12)은 또한 그 반대 측 상에 공통되거나 접지되는 도체(126)를 가지며 이는 일반적으로 금(Au), 알루미늄(Al), 또는 구리(Cu)로 만들어지는 각각의 리본 또는 와이어(14)에 의해 상기 다이(10) 상의 하나 또는 그 이상의 공통된 접촉부(102)에 연결된다. 납땜 마스크의 절연층(127 및 128)은 상기 전도성 트레이스(121) 및 상기 공통된 도체(126) 상에 놓여져서, 상기 전도성 물질의 원하지 않는 화학적 변화(예를 들어, 금속의 산화) 및 회로의 접속(즉, 전류가 원하지 않는 경로를 통해 흐르도록 하는 트레이스들 사이의 우발적인 전기적 연결)을 피할 수 있게 한다.
상기 다이(10)를 냉각하기 위해, 열적으로는 전도성을 가지지만 전기적으로 절연성 물질인 얇은 강체 기질(16)이 히트 싱크(18)와 우수한 열적 접촉을 가지도록 장착되어 예를 들어 액체에 의해 냉각될 수 있게 제공된다. 접촉 패드(161)는 선택적으로 조립된 상태에서 상기 유연한 회로 기판(12) 상의 상기 패드(123)에 접합될 수 있는 강체 기질(16) 상에 형성된다(예를 들어, 확산 융합에 의해). 대안으로서, 접촉 패드(123)을 직접 저온 소결하거나 상기 강체 기질(16)로 확산 접합할 수 있다. 직접적인 저온 소결(예를 들어,150℃ 와 300℃ 사이 또는 200℃와 300℃ 사이)은 접촉 패드(123)의 형성을 위한 은을 사용 및 상대적으로 거친(예를 들어, 1 μm 내지 10 μm, 1 μm 내지 5 μm, 또는 1 μm 내지 2 μm의 평균 표면 거칠기 rz를 가지는 경우) 강체 기질의 표면에 의해 촉진될 수 있다. 각각의 접촉부(101)에서 발생한 열은 금속(124), 접촉 패드(123) (및 존재하는 경우 161) 및 강체 기질(16)에 의해 형성된 열적인 전도성을 가지는 경로를 통해 히트 싱크(18)로 흐를 수 있다. 이전에 언급하였듯이, 모든 상호 연결들이 열적 경로로 작용하는 것이 필수적인 것은 아니다.
예시의 간결함을 위해 상기 금속 충전 홀(125)이 가능한 동일한 물질의 단일 블록으로 예시되기는 하였지만, 금속(124)은 둘 또는 그 이상의 서로 다른 금속 또는 이들의 합금을 포함할 수 있다. 예시를 위해, 일 실시예에서, 상기 홀은 상기패드(123)에 대향하는 니켈의 제 1 레이어 및 다이(10) 상의 상기 접촉부(101)에 대향하는 금의 제 2 레이어로 채워질 수 있다. 또 다른 실시예에서, 상기 홀들은 패드에 대향하는 니켈의 제 1 레이어, 백금과 팔라듐의 제 2 중간 레이어 및 접촉부를 대향하는 금의 제 3 레이어와 같은 금속의 세 개의 레이어로 채워질 수 있다. 이렇게 홀을 전도성 물질로 채우는 것은 비전착성(electroless) 도금 및/또는 금속 전자화학 도금을 사용하여 수행할 수 있다. 이는 연속적인 단계로서 부가적으로 또는 대체적으로 수행되어, 예를 들어, 금, 니켈, 팔라듐, 백금 및 기타 다양한 금속 및/또는 합금의 레이어를 형성할 수 있다. 상기 유연한 인쇄 회로 기판(12)을 상기 다이(10)와 상기 히트 싱크(18) 상의 상기 강체 기질(16) 사이에 삽입함으로써, 상기 도시된 하위 조립체가 상기 다이의 각각의 접촉부(101)로 전기적 경로를 제공하며 이들은 추가적으로 상기 히트 싱크(18)로의 열 경로를 제공할 수 있다.
도 1과 2의 하위 조립체를 구성하는 방법 및 상기 하위 조립체의 각 부분의 추가적인 상세 사항을 이하에서 도 3을 참조하여 기술하기로 하며, 여기에서는 9 개의 단계가 개략적으로 나타내어지며, 각각 로마 글자 I 내지 IX로 표시된다.
상기 하위 조립체의 제조는 공백의 유연한 기판(120)(예를 들어, 하나 또는 그 이상(예를 들어, 둘)의 구리 레이어를 가지는 구리 피복 적층) 및 열적으로 전도성지 있지만 전기적으로 절연체인 강체(16)로 시작할 수 있으며, 이들은 상용으로 구입할 수 있는 품목들이다. 일부 실시예에서, 도 1과 도 2를 참조하여 기술된 유연한 인쇄 회로 기판(12)은 다음 단계들 중 일부에 따라 제조될 수 있다. 따라서, 아래에 공정, 공백 및 단계별로 수정된 유연한 기판(120)의 맥락에서 기술된 물질과 파라미터들은 이에 따라 회로를 구성하는 어떠한 원하는 패턴의 트레이스를 포함하는 완성된 회로 기판(12)에 적용될 수 있다.
단계 I에서, 상기 유연한 기판(120)은 상기 유연한 베이스(122) 및 상기 베이스(122) 상에 적층된 공통의 도체(126)만을 포함한다. 상기 베이스(122)가 연약할 수 있으므로, 보다 견고한 캐리어(129)가 상기 공통 도체(126)의 반대 쪽에 확보될 수 있다.
상기 회로 기판(120)의 유연한 베이스(122)는 폴리이미드(PI), 폴리에테르 에테르 케톤(PEEK), 폴리에스테르(PET(polyethylene terephthalate) 포함), 폴리에틸렌 나프탈레이트(PEN), 폴리에테르이미드(PEI), 적절한 어떠한 불화폴리머(FEP) 또는 적절한 어떠한 코폴리머와 같은 열가소성 또는 열경화성 플라스틱 물질로 형성될 수 있다. 이러한 유연한 베이스는 일반적으로 1 μm 내지 125 μm, 또는 2 μm 내지 75 μm, 또는 2 μm 내지 50 μm, 또는 2 μm 내지 25 μm, 또는 2 μm 내지 10 μm, 또는 2 μm 내지 5 μm 범위 내의 두께를 가지지만, 결과적으로 나타나는 유연한 기판(12)이 용도에 맞게 굽혀질 수 있다면 보다 두꺼운 유연한 베이스 두께도 가능하다.
상기 트레이스(121)뿐만 아니라 상기 도체(126)는 일반적으로 구리 또는 구리 합금으로 형성되지만, 적절한 어떠한 전기적으로 전도성이 있는 물질(예를 들어, 은, 금, 알루미늄, 또는 니켈과 같은 금속, 또는 폴리파이롤(polypyrrole)과 같은 전도성 폴리머, 등)으로 제조될 수 있다. 도체 레이어(126)의 두께는 일반적으로 1 μm 내지 100 μm의 범위, 또는 1 μm 내지 50 μm의 범위, 또는 5 μm 내지 20 μm의 범위 내에 있다.
상기 도체 레이어(126)는 일반적으로 폴리머와 이에 접촉될 전도성 물질에 적응되는 중간 접착 레이어의 존재 하에 유연한 베이스(122)로써 적층된다. 일부 적층(120)은 구조적 일체성을 성취하기 위해 접착제를 필요로 하지 않을 수 있다.
상기 캐리어(129)의 물질은, 자체적으로 유연하다면, 일반적으로 PET(polyethylene terephthalate)이지만, 캐리어가 나중에 분리되어 제거되므로 이는 중요한 것은 아니다. 대안으로서, 상기 캐리어는 유리판 또는 실리콘 웨이퍼와 같은 고체 지지부일 수 있으며, 이 경우에 이는 적층 부분의 분리에 따라 재활용될 수 있다.
상기 강체의 열적 전도성이 있는 기질(16)은 주변 온도와 압력에서 측정되었을 때 약 100 내지 약 250 W/m·K(watts per meter-Kelvin)의 범위, 또는 약 100 내지 약 230W/m·K의 범위, 또는 약 140 내지 약 250W/m·K의 범위, 또는 약 140 내지 약 230 W/m·K의 범위, 또는 약 170 내지 약 250 W/m·K의 범위, 또는 약 170 내지 약 230 W/m·K의 범위 내에 있는 열전도도를 가지는 질화알루미늄(AIN)으로 제조될 수 있다. 상기 강체 기질은 약 250 μm 또는 그 미만, 200 μm 또는 그 미만, 150 μm 또는 그 미만, 100 μm 또는 그 미만, 및 약 50 μm 또는 그 미만까지의 두께를 가질 수 있다. 본 발명을 위해 적합한 상기 강체 기질의 두께는 일반적으로 5 μm 또는 그 이상, 10 μm 또는 그 이상, 또는 25 μm 또는 그 이상이다. 이렇게 상대적으로 얇은 두께에 유의할 필요가 있으며, 이는 세라믹 강체 기질이 일반적으로 현재는 본 발명의 교시에 따른 하위 조립체의 유연한 구역(들)로만 제한되는 회로부 및 연결의 지점들의 일부를 포함하기도 하는 종래의 강체-유연 기질이 유사한 물질로 제조되는 경우 일반적으로 300 μm 또는 그 이상, 또는 350 μm 또는 그 이상의 두께를 가지기 때문이다.
충분히 견고하고 회로 하위 조립체 및 그 구성품의 작동 온도를 견딜 수 있는 다른 어떠한 대체적 물질도 강체 기질로 채택될 수 있다. 예를 들어, 질화붕소(BN), 인화붕소(BP), 샤팔(Shapal™) Hi-M Soft(도쿠야마 사(Tokuyama Corporation)가 개발한기계 가공이 가능한 하이브리드 유형의 질화알루미늄 및 질화붕소), 산화베릴륨(BeO) 및 산화알루미늄(AI2O3)와 같은 많은 세라믹 물질이 적절할 것이다. 대체적인 방법으로서, 상기 강체 기질이 다이아몬드 또는 다이아몬드 유사 탄소(DLC)로 제조될 수 있다. 이점을 얻기 위해, 상기 강체 기질은 상기 하위 조립체의 작동 조건에서 문제가 되는 온도 범위(예를 들어, -20℃ 내지 +300℃) 내에서 자신이 접촉하는 표면(예를 들어, 상기 히트 싱크(18))의 열 팽창 계수와 합치하는 계수를 가져야 한다.
단계 II에서, 상기 전도성 트레이스(121) 및 접촉 패드(123)가 상기 유연한 회로 기판(120)의 베이스(122) 상에 형성되며 이에 해당하는 접촉 패드(161)가 상기 강체 기질(16) 상에 형성된다. 이러한 전도성 트레이스와 패드는 회로 기판의 제조에서 채택되는 종래의 기술을 사용하여 형성될 수 있으며 따라서 본 명세서에서 더 상세하게 기술할 필요는 없을 것이다. 예를 들어, 원하는 전도 패턴은 전자 도금에 의해 적용될 수 있으며 상기 패턴 상에 전자 도금에 의해 구축되는 구리 또는 구리 합금의 두께는 원하는 수준의 전도성을 달성하기 위한 정도이다. 상기 트레이스의 폭은 적절하게는 5 μm 및 100 μm 사이, 5 μm 및 50 μm 사이, 또는 5 μm 및 25 μm 사이일 수 있다. 일반적으로, 인접한 트레이스들 사이의 최소 거리(공간)는 5 μm 및 500 μm 사이, 5 μm 및 250 μm 사이, 5 μm 및 125 μm 사이, 또는 5 μm 및 62.5 μm 사이이다. 인접하는 선들 사이의 최소 거리 또한 회로의 핵심 치수(Critical Dimension: CD) 공간으로 부를 수 있다. 인쇄 회로 또한 인접한 선들이 서로로부터 500 μm을 초과하여 분리되며 회로 기판의 설계에 따라, 예를 들어 수 밀리미터, 또는 수 센티미터까지 떨어져 있을 수 있는 영역을 포함할 수 있다는 것을 명확히 한다. 트레이스들이 다양한 형태와 단면적의 양상을 가질 수 있지만, 사다리꼴 또는 직사각형 단면을 가지는 트레이스가 바람직하다. 트레이서 양상의 종횡비는, 상기 유연한 기판의 표면 상의 자신의 베이스의 수준에서 상기 트레이스의 폭과 그 최대 높이(일반적으로는 트레이스의 폭의 중앙에서이나 반드시 그런 것은 아니다) 사이에서 1:5 내지 2:1 사이, 또는 1:4 내지 2:1 사이, 또는 1:3 내지 2:1 사이이다.
패드(123 및 161)를 형성하기 위해 사용되는 금속은 이들이 상호 간에 확산 접합되어 물리적으로 강한 연결을 형성하고 상기 패드들(123 및 161) 간에 우수한 열적 전기적 전도성을 제공할 수 있도록 선택된다. 상기 접촉 패드는 일반적으로 상단에서 보았을 때 원형 또는 타원형으로서 적어도 하나의 직경이 일반적으로 상기 패드가 끝나는 트레이스의 폭보다 크다. 상기 인쇄 회로 상의 접촉 패드의 직경은 바람직하게는 다이 상의 접촉부의 직경의 80% 내지 120%에 해당한다. 인쇄 회로 상에서 상기 접촉 패드의 높이는 일반적으로 트레이스의 높이와 유사하나, 상호 연결성의 견지에서 패드가 끝나는 트레이스의 높이의 10%까지, 20%까지, 또는 40%까지 될 수 있다.
단계 III에서, 원하는 접합을 달성하기 위해 상기 유연한 회로 기판(120)(모든 트레이스(121) 및 그 위의 패드(123) 포함) 및 상기 기질(16)이 압력을 가하면서 가열되며(예를 들어, 확산 접합 또는 저온 소결에 의해) 이때 관련된 어떠한 물질도 액체 상으로 전이되지 않는다. 이러한 온도와 압력이 상기 유연한 회로 기판(120), 상기 기질(16), 및 그 내부에 형성된 상기 접촉 패드(123)(및, 존재하는 경우, 161)의 특정한 구성(예를 들어, 물질 및 치수)에 따라 달라질 수 있지만, 적용되는 온도와 압력은 개별적으로 또한 조합하여 접합을 달성하기 위해 충분히 높아야 하며 기능적 손상의 방지 및/또는 상기 조립체 또는 이의 부품의 물리적 손상을 감축하기 위해 충분히 낮아야 한다. 적절한 온도는 100℃ 내지 300℃, 150℃ 내지 300℃ 또는 200℃ 내지 300℃의 범위 내에 있을 수 있다. 일반적으로, 본 발명의 방법에서 사용되는 온도는 종래에 열 저항성 물질에 전적으로 기반한 제조를 위해 사용되어 온 온도에 비해 상대적으로 낮다. 플라스틱 물질(폴리머라고도 부른다)로 만들어진 얇은 유연한 베이스가 있으면 일반적으로 세라믹으로 제조되어 보다 두꺼운 지지부로 적응된 온도의 사용, 특히 전기적으로 전도성이 있는 물질의 소결 및/또는 적층된 지지부의 강체 레이어의 접합에 적합한 높아진 온도(예를 들어, 700℃ 이상)의 사용이 사전에 배제된다는 것을 알 수 있을 것이다.
적절한 압력은 0.5 메가파스칼(MPa) 내지 100 MPa, 0.5 MPa 내지 60 MPa, 또는 1 MPa 내지 10 MPa의 범위에 있을 수 있다. 바람직한 확산 접합 온도는 이들 각각의 인자들을 동시에 수반하거나 순차적인 방식으로 높여서 달성할 수 있으며, 예를 들어 원하는 온도에 도달한 이후에 압력을 요구되는 수준까지 높일 수 있다. 상기 언급한 적절한 온도와 압력 하에서, 이러한 접합은 수 분 이내에(예를 들어, 5 분 또는 그 미만, 4 분 또는 그 미만, 3 분 또는 그 미만, 또는 2 분 또는 그 미만) 또는 높아진 온도에서 허용 가능한 범위와 압력 내에서 수 초(예를 들어, 60 초 또는 그 미만, 40 초 또는 그 미만, 또는 30 초 또는 그 미만) 이내에 이루어질 수 있다. 일반적으로, 접합 기간은 적어도 10초의 기간이다.
단계 IV에서, 납땜 마스크 레이어(127)가 상기 전도성 트레이스(121)에 적용되며 단계 V에서 캐리어(129)가 벗겨져 나간 이후에 유사한 납땜 마스크 레이어 128가 상기 공통된 도체(126)의 일부에 적용된다. 상기 납땜 마스크 레이어(127 및 128)는 상호 연결에서 필요하지 않은 어떠한 금속이나 다른 전도성 물질을 덮어서 이렇게 덮인 어떠한 부분도 물리적으로 접촉되지 않고 전기가 단선 없이 원하는 경로를 통해서만 흐르도록 하기 위해 적용된다.
단계 VI에서, 상기 도체(126)에서 납땜 마스크(128)에 의해 선택적으로 보호되지 않는 하나 또는 그 이상의 부분들은 에칭되어 상기 접촉 패드(123)(및 존재하는 경우 161) 위에 놓이는 상기 유연한 회로 기판의 베이스(122)를 노출시키게 되며, 이는 이후에 상기 다이(10)가 장착되는 영역이 된다.
단계 VII에서, 홀(125)이 상기 유연한 회로 기판의 베이스(122) 내에 상기 패드(123)(및 존재하는 경우 161)와 정렬되도록 형성된다. 예를 들어, 드릴링에 의해, 레이저 노출에 의해, 또는 물리적/화학적 에칭에 의해 형성될 수 있는 상기 홀(125)은 단계 VIII에서 금속(124)으로 채워져 바이아들을 형성한다. 이러한 채우기는, 예를 들어 비전착성(electroless) ENIG(electroless nickel immersion gold) 도금 또는 전해질 은 증착을 사용하여 전기적 및 열적으로 전도성을 가지는 바이아(via: vertical interconnect access)들을 형성함으로써 성취할 수 있다. 조성과 증착 방법에 관계없이, 이러한 금속(124)은 UBM(Under Bump metallization)로 불리기도 한다. 바람직하게는, 홀을 채우는 이러한 금속은(선택적으로는 두 개의 레이어 또는 세 개의 레이어 등과 같이 둘 이상의 레이어) 상기 유연한 베이스의 표면의 수준과 같을 것이다. 상기 유연한 베이스의 수준 위로 돌출하는 UBM은 이러한 열 경로를 불필요하게 증가시킬 수 있으며, 반면에 상기 유연한 베이스의 수준 아래로 내려간 UBM은 납땜 과정에서 설계 유도 공백부(Design Induced Void)를 생성하여 열적 저항을 증가시킴으로써, 두 현상 모두에서 수준이 같은UBM(124)과 비교하여 냉각 효율을 저하시키게 된다.
단계 IX에서, 상기 하위 조립체의 제조는 상기 다이(10)의 접촉부(101)를 UBM(124)에 납땜하여 홀(125)을 채우고 와이어 14(예를 들어, 금으로 제조)를 상기 접촉부(102) 및 상기 공통 도체(126)에 접합함으로써 완수된다. 이러한 납땝 및 와이어 접합은 구성품을 표면 실장 회로 기판에 납땜하고 접합하는 종래의 방식으로 수행된다.
명확성을 기하기 위해 유연한 기판(120)이 도 3에서 도체(126)의 단일 레이어를 포함하는 것으로 도시되었으며, 이것이 상기 유연한 기판이 이러한 레이어를 반드시 하나 이상 포함하는 것으로 추론되거나 제한하는 것은 아니다. 이러한 경우에, 서로 다른 전도성 레이어, 또는 그 안의 도체들이 적절한 개수의 종래의 바이아들에 의해 서로 연결될 수 있다.
상기 접촉 패드(123)를 상기 강체 기질(16)에 접합하는 단계가 제조 공정의 첫 단계로서 도 3에 예시되어 있기는 하지만, 상기 접합이 홀(125)을 상기 회로 기판의 상기 베이스(122) 내에 생성하고 금속(124)으로 채운 이후 발생하는 대안 또한 가능할 것이다.
상기 기재로부터 상기 강체 기질(16)은 자신의 제어 및 구동 회로(도면에 도시되지 않음)로부터 상기 다이(10)로 전기를 흐르게 하는 어떠한 트레이스도 가지지 않음에 유의해야 할 것이다. 결과적으로, 상기 강체 기질이 균열을 포함하거나 균열이 발생한다면, 이것이 다이의 작동과 간섭되지 않을 것이다. 예시를 위해, 트레이스를 가지는 강체 기질이 전반적으로 적어도 약 250 μm의 두께를 가질 수 있지만, 본 발명에서는 트레이스를 가지지 않는 강체 기질이 최대 200 μm, 최대 150 μm, 최대 100 μm, 또는 최대 50 μm의 두께를 가질 수 있으며; 상기 강체 기질의 두께는 적어도 5 μm, 적어도 10 μm, 또는 적어도 25 μm이다. 이는 다시 상기 강체 기질을 통한 히트 싱크로의 열 흐름을 개선하여, 상기 다이가 발생시킬 수 있는 열을 보다 빨리 분산시키게 된다.
도 3을 참조하여 기술된 실시예에 대해 첨부된 청구항에 개시된 본 발명의 범위를 유지하면서 다양한 수정이 가해질 수 있다는 것을 인식해야 할 것이다. 예를 들어, 기술된 실시예에서 상기 다이(10)의 접촉부(101)에 연결될 상기 유연한 회로 기판(12) 상의 모든 접촉 패드(123)는 상기 다이(10)의 반대를 향하고 상기 기질(16)을 향하여 상기 유연한 베이스(122)의 측 상에 형성되고 상기 접촉부(101)로의 전기적 경로를 제공하는 모든 연결 또한 상기 강체 기질로의 열적 경로를 제공하도록 작동하는 것으로 가정되었다. 이들 어느 것도 필수적인 것은 아니다. 예를 들어, 상기 패드(123) 중 일부를 상기 유연한 베이스(122) 상에 형성하고 다른 패드는 반대 편에 형성하기를 바랄 수도 있을 것이다. 이러한 구성에서 상기 다이(10)에 대향하는 접촉 패드는 접촉부(101)에 직접 납땜되어 이들이 상기 히트 싱크(18)로의 열적 경로를 제공하지 않으며 상기 다이(10)의 반대로 대향하는 상기 유연한 board 측 상의 상기 패드(123)만이 히트 싱크로의 열적 경로를 제공하게 될 것이다. 또한, 열적 연결이 상기 다이(10)와 상기 유연한 인쇄 회로 기판의 베이스 내 홀을 통과하는 강체 기질(16) 사이에 제공될 수 있지만 다이의 접촉부와 상기 유연한 회로 기판의 트레이스 사이에서 전기적 연결을 제공하지는 않는다.
예시의 편의 상, 본 발명을 특정한 실시예에 대하여 기술하였으나 일반적으로 연관된 방법, 변경되고 실시예의 순서를 변경한 방법들은 본 명세서에 개시된 발명을 기반으로 해당 분야에서 통상의 지식을 가진 자에게 명확하게 될 것이다. 본 발명은 본 명세서에 기술된 특정한 실시예에 의해 한정되는 것으로 이해되어서는 안 된다. 본 발명의 개시는 이러한 모든 대안, 수정 및 변경을 포함하는 것으로 이해되어야 하며 본 발명 및 균등한 의미와 범위를 가지는 발명의 사상과 범위에 의해서만 제한되는 것이다.
본 발명의 특정한 특징들이 명확성을 위해 별도의 실시예들의 맥락에서 기술되기는 하였지만, 단일 실시예의 조합으로도 제공될 수 있을 것이다. 반대로, 간결함을 위해 단일 실시예의 맥락에서 기술된 본 발명의 다양한 특징들 또한 별도로 제공되거나 적절한 부분적 조합 또는 본 발명의 다른 실시예에서 기술된 대로 적절히 제공될 수 있을 것이다. 다양한 실시예들의 맥락에서 기술된 특정한 특징들은 이러한 실시예가 해당 요소 없이 동작할 수 없는 경우가 아닌 이상 이러한 실시예들의 본질적인 특징으로 간주되어서는 안 된다.
달리 기술되지 않는 한, 옵션의 목록 중 선택을 위해 마지막 두 개의 부재들 사이에서 사용되는 표현 “및/또는”은 나열된 옵션 중 하나 또는 그 이상의 선택이 적절하게 수행될 수 있음을 나타낸다.
본 명세서에서 단어 “예시적”은 “예, 예의 경우 또는 예시”를 의미하도록 사용된다. “예시적”으로 기술된 실시예가 반드시 다른 실시예와 비교하여 바람직하거나 이점을 가지는 것은 아니며 다른 실시예로부터의 특징을 통합하는 것을 배제하는 것도 아니다.
본 발명에서, 기타 달리 기술되지 않는 한, 본 기술의 일 실시예의 한 특성 또는 특징들의 조건 또는 관계 특징을 변화시키는 “실질적으로”, “대략” 및 “약”과 같은 형용사들은 조건이나 특징이 의도된 적용을 위한 실시예의 작동을 위해 허용될 수 있는 오차의 범위 내에서 또는 수행되고 있는 측정 및/또는 사용되고 있는 측정 기기로부터 예상되는 변동 범위 내에서 정의됨을 의미하는 것으로 이해되어야 한다. 용어 “약” 및 “대략”이 수치 값의 전에 있을 때는, 이는 +/- 15%, 또는 +/-10%, 또는 +/- 5%까지도 나타내기 위한 것이며, 일부 경우에는 정확한 값을 나타낸다. 또한, 달리 진술되지 않는 한, 본 발명에서 사용된 용어들(예를 들어, 숫자)은 이러한 형용사가 없더라도 관련된 용어의 정확한 의미에서 벗어나는 공차를 가지는 것으로 추론되어야 하지만 본 발명 또는 본 발명의 관련된 부분이 기술한 대로 작동하고 기능하는 것이며, 해당 분야에서 통상의 지식을 가진 자에게 마찬가지로 이해되어야 한다.
본 발명의 상세한 설명 및 청구항에서, 동사 “구성된다”, “포함한다” 및 “가진다”, 및 이들의 변형 형태는 해당 목적어 또는 동사의 목적어가 반드시 주체 또는 동사의 주어의 특징, 부재, 단계, 구성품, 요소 또는 부품의 완전한 목록을 가지지는 않는다는 것을 의미한다.
본 명세서에서 사용함에 있어서, 단수 형태인 “한”, “하나의” 및 “상기”는 복수형의 참조를 포함하며 문맥 상 달리 해석되는 것이 명확한 경우를 제외하고는 “적어도 하나” 또는 “하나 또는 그 이상”을 의미한다. A와 B중 적어도 하나는 A 또는 B 중 하나를 의미하는 것이며, 일부 실시예에서는, A와 B를 의미할 수도 있다.
“상부”, “하부”, “우측”, “좌측”, “하단”, “아래”, “하부의”, “낮은”, “상단”, “위의”, “올라간”, “높은”, “수직”, “수평”, “후방”, “전방”, “업스트림” 및 “다운스트림”과 같은 위치 또는 이동을 나타내는 용어들은, 이들의 문법적 변화와 아울러 본 명세서에서 특정한 구성품의 상대적인 위치, 장소 또는 변위를 예시하고, 본 발명의 예시에서의 제 1 및 제 2 구성품 또는 이들 모두를 나타내기 위한 예시적인 목적으로만 사용될 것이다. 이러한 용어들이 반드시, 예를 들어, “하단” 구성품이 “상단” 구성품의 아래에 있다는 것을 나타내는 것은 아니며, 이는 이러한 방향, 구성품 또는 이들 모두가 뒤집히거나, 회전되거나, 공간에서 이동되거나, 대각 방향 또는 위치에 놓이거나, 수평 또는 수직으로 위치하거나, 유사한 방식으로 수정될 수 있기 때문이다.
달리 진술되지 않는 한, 본 기술의 실시예의 한 특징에 대한 범위의 외부 한계가 본 발명에서 기술되는 경우, 이는 해당 실시예에서 특징들의 가능한 값들은 상기 기술된 외부 한계 사이의 값들뿐만 아니라 상기 기술된 외부 한계를 포함하는 것으로 이해되어야 한다.
본 명세서에서 참조된 특정한 표지는 통상적인 법률이거나 제 3자의 등록 상표일 수 있다. 이러한 표지는 예시를 위해 사용된 것이며 본 발명을 이러한 표지에만 연관된 물질에 대해 기술하거나 그 범의를 한정하고자 하는 것은 아니다.

Claims (14)

  1. 다수의 접촉부를 가지는 회로 구성품을 장착하는 방법으로서, 상기 방법은
    (i) 열적으로 전도성이 있고 전기적으로 절연성인 물질의 강체 기질을 제공하는 단계,
    (ii) 전기적으로 절연되는 유연한 베이스 및 전기적으로 전도성인 트레이스(trace)를 가지는 회로 기판을 상기 회로 구성품의 접촉부로의 연결을 위해 상기 유연한 베이스 상에 제공하는 단계로서, 이 때 각 트레이스는 상기 회로 구성품의 각각의 접촉부에 대해 정렬되도록 위치한 각각의 접촉 패드에서 종료하며,
    (iii) 상기 회로 기판을 상기 회로 기판 상의 접촉 패드의 적어도 일부가 상기 강체 기질을 향하는 상기 회로 기판의 측에 배치되도록 상기 강체 기질에 고정시키는 단계,
    (iv) 상기 강체 기질을 향하는 상기 회로 기판의 측 상의 상기 접촉 패드의 적어도 일부를 상기 강체 기질에 접합시켜 상기 접합된 접촉 패드와 상기 강체 기질 사이의 열 접촉부를 확립하는 단계,
    (v) 상기 회로 기판의 상기 유연한 베이스 내에 블라인드 홀(blind hole)을 형성하는 단계로서, 이 때 각 홀은 상기 강체 기질을 향하는 상기 회로 기판의 측 상에 있는 상기 유연한 베이스 상의 상기 접촉 패드의 각각의 하나에서 종료하며,
    (vi) 상기 홀에 의해 노출된 상기 접촉 패드의 측을 도금하여 적어도 하나의 금속성 물질이 성장하여 상기 회로 기판의 상기 유연한 베이스 내 홀을 채우도록 하여 이로써 상기 유연한 베이스의 반대 측으로 확장하며 전기적으로 또한 열적으로 전도성을 가지는 바이아(via)들을 형성하는 단계,
    (vii) 상기 회로 구성품을 상기 유연한 베이스를 가지는 상기 회로 기판이 상기 회로 구성품과 상기 강체 기질 사이에 놓이도록 상기 회로 기판 상에 위치시키는 단계, 및
    (viii) 상기 회로 구성품의 상기 접촉부를 상기 바이아(via)들로 납땜하여 상기 회로 구성품의 상기 접촉부와 상기 회로 기판 상의 상기 트레이스 사이에 전기적 연결을 확립하고 상기 회로 구성품의 상기 접촉부와 상기 강체 기질 사이에 열적 연결을 확립하는 단계를 포함하는 방법.
  2. 제1항에 있어서, 상기 회로 기판의 상기 접촉 패드는 상기 강체 기질에 직접 연결되거나, 상기 강체 기질 상에 형성된 금속성 패드에 확산 접합 또는 저온 소결에 의해 연결되는 방법.
  3. 제1항 또는 제2항에 있어서, 상기 강체 기질을 향하는 상기 회로 기판의 측 상의 상기 접촉 패드는 금속성 접촉 패드를 상기 회로 기판 상의 상기 접촉 패드에 대해 정렬되도록 상기 강체 기질 상에 형성하고, 상기 정렬된 접촉 패드를 상기 회로 기판 및 상기 강체 기질 상에서 서로 접합시킴으로써 상기 강체 기질로 접합되는 방법.
  4. 제3항에 있어서 방법, 상기 회로 기판의 상기 접촉 패드는 확산 접합에 의해 상기 강체 기질 상의 상기 접촉 패드로 연결되는 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 바이아들을 형성하는 도금은 ENIG(electroless nickel immersion gold) 도금인 방법.
  6. 회로 하위 조립체로서:
    a) 전기적으로 절연성이지만 열적으로 전도성인 물질로 형성된 강체 기질,
    b) 상기 기질 상에 장착되고 베이스 및 각각의 접촉 패드에서 종료하는 다수의 트레이스를 가지는 회로 기판,
    c) 상기 강체 기질로부터 상기 회로 기판의 반대 측에 장착되고 상기 회로 기판의 상기 접촉 패드로 전기적으로 연결되는 회로 구성품, 및
    d) 상기 회로 기판 내에 형성되어 상기 회로 구성품으로부터 상기 강체 기질로 열을 전도하고 상기 회로 기판 상의 트레이를 상기 회로 구성품으로 연결하는 전기적 및 열적으로 전도성이 있는 바이아들로 채워지는 홀을 포함하며,
    e) 상기 회로 기판의 상기 베이스는 유연하고,
    f) 상기 회로 기판의 상기 접촉 패드의 적어도 일부는 상기 회로 기판의 측에 상기 강체 기질을 향하여 배치되고 상기 강체 기질로 접합되며,
    g) 상기 회로 기판의 상기 유연한 베이스 내 홀의 적어도 일부는 상기 강체 기질로 접합된 각각의 접촉 패드에 종료하지만 이를 통과하지는 않으며,
    h) 상기 회로 기판의 상기 유연한 베이스 내 홀을 채우는 각각의 바이아는 상기 회로 구성품의 각각의 접촉부에 납땜된 상기 강체 기질로부터 멀어지는 쪽으로 향하는 상기 각각의 접촉 패드의 측의 도금으로서 형성되는 것을 특징으로 하는 회로 하위 조립체.
  7. 제6항에 있어서, 상기 회로 기판의 상기 유연한 베이스는 1 μm 내지 125 μm, 2 μm 내지 75 μm, 2 μm 내지 50 μm, 2 μm 내지 25 μm, 2 μm 내지 10 μm, 또는 2 μm 내지 5 μm의 범위의 두께를 가지는 회로 하위 조립체.
  8. 제6항 또는 제7항에 있어서, 상기 강체 기질은 상기 회로 구성품의 각각의 접촉부에 대해 정렬된 접촉 패드를 더 포함하는 회로 하위 조립체.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서, 상기 회로 기판의 상기 트레이스와 상기 회로 구성품의 접촉부 사이의 모든 금속 연결은 상기 강체 기질로 접합된 패드로 더 연결되는 회로 하위 조립체.
  10. 제6항 내지 제9항 중 어느 한 항에 있어서, 상기 바이아들은 하나의 니켈 레이어 및 또 다른 금 레이어를 포함하여 둘 또는 그 이상의 레이어로 형성되는 회로 하위 조립체.
  11. 제6항 내지 제10항 중 어느 한 항에 있어서, 상기 회로 기판의 상기 유연한 베이스는 하나 또는 그 이상의 플라스틱 물질로 만들어지는 회로 하위 조립체.
  12. 제6항 내지 제11항 중 어느 한 항에 있어서, 상기 강체 기질은 250 μm 또는 그 미만, 200 μm 또는 그 미만, 150 μm 또는 그 미만, 100 μm 또는 그 미만, 또는 50 μm 또는 그 미만의 두께를 가지는 회로 하위 조립체.
  13. 제6항 내지 제12항 중 어느 한 항에 있어서, 상기 강체 기질은 5 μm 또는 그 이상, 10 μm 또는 그 이상, 또는 25 μm 또는 그 이상의 두께를 가지는 회로 하위 조립체.
  14. 제6항 내지 제13항 중 어느 한 항에 있어서, 상기 강체 기질은 전도성 트레이스를 가지지 않는 회로 하위 조립체.
KR1020227003530A 2019-07-03 2020-06-30 회로 구성품을 장착하고 냉각하기 위한 방법 및 장치 KR20220026597A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1909557.9A GB2585219A (en) 2019-07-03 2019-07-03 Method and apparatus for mounting and cooling a circuit component
GB1909557.9 2019-07-03
PCT/IB2020/056184 WO2021001757A1 (en) 2019-07-03 2020-06-30 Method and apparatus for mounting and cooling a circuit component

Publications (1)

Publication Number Publication Date
KR20220026597A true KR20220026597A (ko) 2022-03-04

Family

ID=67540115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227003530A KR20220026597A (ko) 2019-07-03 2020-06-30 회로 구성품을 장착하고 냉각하기 위한 방법 및 장치

Country Status (6)

Country Link
US (2) US11764540B2 (ko)
EP (1) EP3994726A1 (ko)
KR (1) KR20220026597A (ko)
CN (1) CN114008753A (ko)
GB (1) GB2585219A (ko)
WO (1) WO2021001757A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220329029A1 (en) * 2021-04-12 2022-10-13 St. Jude Medical, Cardiology Division, Inc. Method for bonding flexible electronic circuit elements
TWI824277B (zh) * 2021-08-06 2023-12-01 友達光電股份有限公司 顯示裝置及其製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW462121B (en) 2000-09-19 2001-11-01 Siliconware Precision Industries Co Ltd Heat sink type ball grid array package
US6816385B1 (en) * 2000-11-16 2004-11-09 International Business Machines Corporation Compliant laminate connector
US6903929B2 (en) * 2003-03-31 2005-06-07 Intel Corporation Two-phase cooling utilizing microchannel heat exchangers and channeled heat sink
US7269017B2 (en) * 2004-11-19 2007-09-11 Delphi Technologies, Inc. Thermal management of surface-mount circuit devices on laminate ceramic substrate
TWM381175U (en) * 2009-12-22 2010-05-21 Li-Yu Lin Improved ceramic radiator structure
US20130215586A1 (en) * 2012-02-16 2013-08-22 Ibiden Co., Ltd. Wiring substrate
US8749043B2 (en) * 2012-03-01 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package structure
DE102013226972A1 (de) * 2013-12-20 2015-07-09 Zumtobel Lighting Gmbh Flexible Leiterplatte mit Kühlkörper
US20190267307A1 (en) * 2014-03-07 2019-08-29 Bridge Semiconductor Corp. Heat conductive wiring board and semiconductor assembly using the same
TWI581389B (zh) * 2014-05-22 2017-05-01 精材科技股份有限公司 半導體結構及其製造方法
US10553358B2 (en) * 2016-04-29 2020-02-04 The Regents Of The University Of California Electronic substrates and interposers made from nanoporous films
US10573579B2 (en) * 2017-03-08 2020-02-25 Mediatek Inc. Semiconductor package with improved heat dissipation

Also Published As

Publication number Publication date
US11764540B2 (en) 2023-09-19
GB201909557D0 (en) 2019-08-14
JP2022540796A (ja) 2022-09-20
WO2021001757A1 (en) 2021-01-07
CN114008753A (zh) 2022-02-01
US20220329040A1 (en) 2022-10-13
GB2585219A (en) 2021-01-06
EP3994726A1 (en) 2022-05-11
US20230352903A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
CN107112297B (zh) 配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法
US20230352903A1 (en) Method and apparatus for mounting and cooling a circuit component
JP5224845B2 (ja) 半導体装置の製造方法及び半導体装置
JP4767269B2 (ja) 印刷回路基板の製造方法
TWI399137B (zh) Manufacture of multilayer wiring boards
US7312103B1 (en) Method for making an integrated circuit substrate having laser-embedded conductive patterns
US6555763B1 (en) Multilayered circuit board for semiconductor chip module, and method of manufacturing the same
JP2006108211A (ja) 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
JP4848752B2 (ja) 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器
US20130029500A1 (en) Connector and fabrication method thereof
JP2018117149A (ja) 表面実装可能な半導体デバイス
JP2000294677A (ja) 高密度薄膜配線基板及びその製造方法
CN107770946B (zh) 印刷布线板及其制造方法
CN1998074A (zh) 具有利用电镀接触焊盘的衬底的半导体组件
JP7578298B2 (ja) 回路構成要素を実装及び冷却する方法及び装置
US6634543B2 (en) Method of forming metallic z-interconnects for laminate chip packages and boards
JP3862454B2 (ja) 金属ベース多層回路基板
JP4193479B2 (ja) 素子実装基板の製造方法
CN219876259U (zh) 具有散热功能的多层板电路板
US11711885B2 (en) Method of manufacturing printed circuit board assemblies with engineered thermal paths
JP2006278996A (ja) 配線基板、積層回路基板およびその製造方法
CN111480395A (zh) 用于在功率构件和电路载体的金属层之间建立导热连接部的方法
JP2023031643A (ja) 配線基板およびその製造方法
JP2004179574A (ja) 配線基板用コア基板及びその製造方法、並びにそれを用いたビルドアップ配線基板
JPH0536759A (ja) 半導体素子実装用絶縁フイルムおよびこれを用いてなる搬送体ならびに半導体素子の実装構造

Legal Events

Date Code Title Description
E902 Notification of reason for refusal