JP2022519430A - 統合型表示デバイス - Google Patents

統合型表示デバイス Download PDF

Info

Publication number
JP2022519430A
JP2022519430A JP2021532934A JP2021532934A JP2022519430A JP 2022519430 A JP2022519430 A JP 2022519430A JP 2021532934 A JP2021532934 A JP 2021532934A JP 2021532934 A JP2021532934 A JP 2021532934A JP 2022519430 A JP2022519430 A JP 2022519430A
Authority
JP
Japan
Prior art keywords
die
circuit
chip
display device
shoulder structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021532934A
Other languages
English (en)
Inventor
ラジェンドラ ディー． ペンゼ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meta Platforms Technologies LLC
Original Assignee
Facebook Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Facebook Technologies LLC filed Critical Facebook Technologies LLC
Publication of JP2022519430A publication Critical patent/JP2022519430A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

ＩＣチップが、ＩＣチップの表側で露出されたＬＥＤデバイスと、ＩＣチップの裏側上のＩ／Ｏバンプと、ＬＥＤデバイスととともにスタックを形成し、かつ、ＬＥＤデバイスに電気的に接続されたドライバ回路を含む、第１のダイと、ＬＥＤデバイスとＩ／Ｏバンプのうちの少なくともいくつかとの間の電気的接続を提供するためにＩＣチップの表側からＩＣチップの裏側に向かって少なくとも第１のダイの厚さにわたって垂直方向に沿って延在する第１の回路と、パイプライン化回路およびドライバ回路のための制御回路を含む第２のダイと、第２のダイから延在する第２の回路と、Ｉ／Ｏバンプおよび電力系統に電気的に接続された回路板と、を備える。【選択図】図７Ｄ

Description

関連出願の相互参照
本出願は、２０１９年２月１４日に出願され「Ｉｎｔｅｇｒａｔｅｄ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅｓ」と題された米国特許出願第６２／８０５，９４８号、２０１９年４月１日に出願され「Ｉｎｔｅｇｒａｔｅｄ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅｓ」と題された米国特許出願第６２／８２７，４０７号、および２０２０年２月１１日に出願され「Ｉｎｔｅｇｒａｔｅｄ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅｓ」と題された米国特許出願第１６／７８７，５４２号からの優先権を主張するものである。米国特許出願第６２／８０５，９４８号、米国特許出願第６２／８２７，４０７号、および米国特許出願第１６／７８７，５４２号の内容は、あらゆる目的のために全体として参照により本明細書に援用される。
本開示は一般に、ディスプレイに関し、より具体的には、表示デバイスと制御回路の統合に関する。
ディスプレイは至る所にあり、かつ、ウェアラブルデバイス、スマートフォン、タブレット、ラップトップ、デスクトップ、ＴＶ、および表示システムのコア構成要素である。今日の一般的な表示技術は、発光ダイオード（ＬＥＤ）ディスプレイを含む。
表示システムは、バックプレーン上にＬＥＤ表示デバイスのアレイを組み付けることによって作り出され得る。ＬＥＤ表示デバイスのアレイのうちの１つまたは複数のＬＥＤ表示デバイスが、画素を形成するためにグループ化され得る。表示システムは、各画素を制御して画像を表示するために、制御信号を生成するための制御回路を含み得る。表示システムは、ＬＥＤ表示デバイスに構造上の支持を提供するため、およびＬＥＤ表示デバイスに制御信号を送るための電気的接続を提供するためのバックプレーンをさらに含む。ＬＥＤ表示デバイスとバックプレーンおよび制御回路の統合は、表示システムの大きさだけでなく画素レベルの相互接続に影響を及ぼすことができ、それらの全てが、表示システムの性能および用途に影響を及ぼし得る。
集積回路（ＩＣ）チップの表側で露出された発光ダイオード（ＬＥＤ）デバイスと、ＩＣチップの裏側上の入力／出力（Ｉ／Ｏ）バンプと、垂直方向に沿ってＬＥＤデバイスとともにスタックを形成する第１のダイであって、ＬＥＤデバイスに電気的に接続されかつＩ／Ｏバンプのうちの少なくともいくつかに電気的に接続されたドライバ回路を含む、第１のダイと、ＬＥＤデバイスとＩ／Ｏバンプのうちの少なくともいくつかとの間の電気的接続を提供するためにＩＣチップの表側からＩＣチップの裏側に向かって少なくとも第１のダイの厚さにわたって垂直方向に沿って延在する、第１の回路と、パイプライン化回路および第１のダイのドライバ回路のための制御回路を含み、かつ、Ｉ／Ｏバンプのうちの少なくともいくつかに電気的に接続された、第２のダイと、第１のダイと第２のダイとの間の電気的接続を提供するために第２のダイから第１のダイまで延在する、第２の回路と、電力系統とＩＣチップの第１のダイ、第２のダイ、およびＬＥＤデバイスのそれぞれとの間の電気的接続を提供するためにＩＣチップのＩ／Ｏバンプおよび電力系統に電気的に接続された回路板と、を備えるＩＣチップに関連する方法および装置が提示される。
いくつかの実施形態では、第１のダイは、ＩＣチップ内で横方向に沿って第２のダイに隣接して位置決めされ、この横方向は、垂直方向に対して直角である。ＩＣチップは、横方向に沿って第１のダイに当接する肩構造を含むことができ、第１の回路は、垂直方向に沿って肩構造を貫通して延在する電気伝導経路を備え得る。ＩＣチップは、横方向に沿ってＬＥＤデバイスに隣接する再配線層（ＲＤＬ）を含むことができ、ＲＤＬは、第１のダイと第１の回路との間の電気的接続を提供するために、肩構造の少なくとも一部分および第１のダイの少なくとも一部分の上に延在し得る。場合によっては、第１のダイは、ＬＥＤデバイスとＲＤＬとの間を電気的に接続するための内層回路を備える。さらに、ＩＣチップは、横方向に沿って第２のダイに当接する肩構造を含むことができ、第１の回路は、垂直方向に沿って肩構造を貫通して延在する電気伝導経路を備え得る。ＩＣチップは、第２の回路の一部として、横方向に沿ってＬＥＤデバイスに隣接するＲＤＬを含み得る。ＲＤＬは、第１のダイと第１の回路との間および第１のダイと第２のダイとの間の電気的接続を提供するために、肩構造の少なくとも一部分、第２のダイ、および第１のダイの少なくとも一部分の上に延在し得る。場合によっては、第１のダイは、ＩＣチップの表側上のＬＥＤデバイスとＩ／Ｏバンプとの間の電気的接続を提供するための内層回路を備える。
ＩＣの裏側上のＩ／Ｏバンプは、肩構造上に形成されかつ肩構造の電気伝導経路に電気的に接続されたＩ／Ｏバンプを含み得る。１つの実施形態では、ＲＤＬは、第１のＲＤＬであり、ＩＣチップは、第２のＲＤＬをさらに備え、この第２のＲＤＬは、第１の回路、第１のダイ、および第２のダイへの電気的接続を提供するために、横方向に沿って第２のダイに当接する第２の肩構造の少なくとも一部分、第１のダイ、および第２のダイを覆う。ここで、ＩＣの裏側上のＩ／Ｏバンプは、第２の肩構造上に形成されかつ第２の肩構造の電気伝導経路に電気的に接続されたＩ／Ｏバンプを含み得る。
場合により、肩構造は、第１のダイがキャリア基板上に存在するときに第１のダイに当接するように形成される。一部の事例では、肩構造は、エポキシ成形化合物（ＥＭＣ）を含む。単なる一例として、肩構造は、型にＥＭＣを充填することによって形成され得る。電気伝導経路は、材料として銅を含み得る。場合により、ＩＣチップは、第１のダイおよび第２のダイの両方を保持するためのチップキャリアを含む。ここで、第１の回路は、垂直方向に沿ってチップキャリアを貫通して延在しＩＣチップの裏側上のＩ／Ｏバンプに達する電気伝導経路を備え得る。一部の事例では、ＩＣチップは、第１の回路と第１のダイとの間の電気的接続を提供するために、チップキャリアの一部分および第１のダイの一部分の上に延在する第１のブリッジ回路を含む。ここで、第１のダイは、第１の回路とＬＥＤデバイスとの間の電気的接続を提供するための内層回路をさらに含み得る。一部の事例では、ＩＣチップは、第２の回路の一部として、第１のダイと第２のダイとの間の電気的接続を提供するために第１のダイの一部分および第２のダイの一部分の上に延在する第２のブリッジ回路を含む。チップキャリアは、例えば、セラミック材料を含み得る。
いくつかの実施形態では、第１のダイは、ＩＣチップ内で垂直方向に沿って第２のダイとともにスタックを形成する。１つの特定の実施形態では、ＩＣチップは、垂直方向に対して直角な横方向に沿って第１のダイに当接する第１の肩構造と、横方向に沿って第２のダイに当接する第２の肩構造とをさらに備える。ここで、第１の回路は、垂直方向に沿って第１の肩構造を貫通して延在する第１の電気伝導経路と、垂直方向に沿って第２の肩構造を貫通して延在する第２の電気伝導経路とを備え得る。ＩＣチップは、ＬＥＤデバイスに隣接しかつ第１のダイと第１の電気伝導経路との間の電気的接続を提供するために第１の肩構造の少なくとも一部分および第１のダイの一部分の上に延在する、第１のＲＤＬと、第１のダイに面しかつ第２のダイと第２の電気伝導経路との間の電気的接続を提供するために第２の肩構造の少なくとも一部分および第２のダイの一部分の上に延在する、第２のＲＤＬとを含み得る。第１のＲＤＬおよび第２のＲＤＬは、第２の回路の一部であり得る。ＩＣチップは、第１の電気伝導経路と第２の電気伝導経路との間の電気的接続を提供するために、第１の肩構造と第２の肩構造との間にＩ／Ｏバンプをさらに備え得る。ＩＣチップは、第１の肩構造の一部分および第１のダイの一部分の上に延在する第３のＲＤＬをさらに備え得る。第３のＲＤＬは、第１の肩構造の第１の電気伝導経路に電気的に接続され、かつ、第２のＲＤＬに面し得る。ＩＣチップはまた、第３のＲＤＬと第２のＲＤＬとの間の電気的接続を提供するために、第３のＲＤＬと第２のＲＤＬとの間に挟まれたＩ／Ｏバンプをさらに備え得る。ＩＣチップの裏側上のＩ／Ｏバンプは、第２の肩構造上に存在しかつ第２の肩構造の第２の電気伝導経路に電気的に接続されたＩ／Ｏバンプを含み得る。
スタックを形成する第１のダイおよび第２のダイの１つの特定の実施形態では、第１のダイは、第１の回路の一部として、ＬＥＤデバイスに電気的に接続された複数の第１のシリコン貫通電極（ＴＳＶ）を備え、第２のダイは、第１の回路の一部として、複数の第１のＴＳＶに電気的に接続された複数の第２のＴＳＶを備える。ＩＣチップの裏側上のＩ／Ｏバンプは、複数の第２のＴＳＶに電気的に接続され得る。第２のダイは、第２の回路の一部として、第１のダイに電気的に接続された複数の第３のＴＳＶを備え得る。ここで、複数の第１のＴＳＶは、第１のダイの周辺領域内に形成され得る。周辺領域は、ＬＥＤデバイスが形成される第１のダイの画素領域の外側であり得る。
スタックを形成する第１のダイおよび第２のダイの異なる実施形態では、第１のダイは、この場合もやはり、第１の回路の一部として、ＬＥＤデバイスに電気的に接続されかつ第１のダイの周辺領域内に形成されたＴＳＶを備える。前述のように、周辺領域外は、ＬＥＤデバイスが形成される第１のダイの画素領域であり得る。しかしこの場合、表示装置は、第１の回路の一部として、横方向に沿って第２のダイに当接する肩構造を貫通して延在する電気伝導経路をさらに含む。
第１のダイは、第１のウェハから製作されてよく、第２のダイは、第２のウェハから製作されてよい。第１のウェハおよび第２のウェハは、異なる動作電圧または異なる処理ノードのうちの少なくとも一方に関連付けられ得る。
上記のＩＣチップを製造するための方法は、発光ダイオード（ＬＥＤ）デバイスを製作することと、第１のダイ内にドライバ回路を含むように第１のウェハから第１のダイを製作することと、ＬＥＤデバイスを第１のダイ上に移すことと、第２のウェハから第２のダイを製作することと、第１のダイおよび第２のダイをパッケージングして集積回路（ＩＣ）チップを形成することであって、ＬＥＤデバイスがＩＣチップの表側で露出される、ＩＣチップを形成することと、ＬＥＤデバイスへの電気的接続を提供するためにＩＣチップの表側からＩＣチップの裏側に向かって第１のダイにわたって垂直方向に沿って延在する第１の回路を製作することと、第１のダイと第２のダイとの間の電気的接続を提供するための第２の回路を製作することと、第１のダイ、第２のダイ、および第１の回路への電気的接続を提供するためにＩＣチップの裏側上に入力／出力（Ｉ／Ｏ）バンプを形成することと、Ｉ／Ｏバンプを介してＩＣチップを回路板に接続して表示装置を形成することと、を含み得る。例えば、第１の回路は、シリコン貫通電極（ＴＳＶ）を備え得る。ＴＳＶは、ドライバ回路を含む第１のダイの第１の表面上にＬＥＤデバイスが移された後で第１のダイの第１の表面を貫通してエッチングすることによって製作され得る。
例示的な実施形態について、以下の図を参照しながら説明する。
開示された技法の例を使用して製造され得る例示的なＬＥＤデバイスの断面図である。 開示された技法の例を使用して製造され得る例示的なディスプレイの概略図である。 開示された技法の例を使用して製造され得る例示的なディスプレイの概略図である。 開示された技法の例を使用して製造され得る例示的なディスプレイの概略図である。 開示された技法の例を使用して製造され得る例示的なディスプレイの概略図である。 開示された技法の例による、表示デバイスの一例の図である。 開示された技法の例による、図３の表示デバイスの例の図である。 開示された技法の例による、図３の表示デバイスの例の図である。 開示された技法の例による、図３の表示デバイスの例の図である。 開示された技法の例による、図３の表示デバイスの例の図である。 開示された技法の例による、図３の表示デバイスの例の図である。 開示された技法の例による、図３の表示デバイスの例の図である。 開示された技法の例による、図３の表示デバイスの例の図である。 開示された技法の例による、図３の表示デバイスの例の図である。 開示された技法の例による、図３の表示デバイスの例の図である。 開示された技法の例による、表示デバイスを製造するための方法の一例の図である。
図は、本開示の実施形態を単に例示の目的のために示す。当業者は、例示された構造および方法の代替的な実施形態が本開示の原理または宣伝される便益から逸脱することなしに用いられ得ることを、以下の説明から容易に認識するであろう。
添付の図では、同様の構成要素および／または特徴は、同じ参照標識を有し得る。さらに、同じタイプの種々の構成要素は、参照標識の後にダッシュを付けること、および、同様の構成要素を区別する第２の標識によって、区別され得る。第１の参照標識のみが明細書において使用されている場合、その説明は、第２の参照標識に関わりなく、同じ第１の参照標識を有する同様の構成要素のうちのどの１つにも適用できる。
以下の説明では、解説することを目的として、発明性のあるいくつかの実施形態の完全な理解を提供するために、具体的な詳細が記述される。しかし、種々の実施形態はこれらの具体的な詳細を伴わずに実践され得ることが、理解されるであろう。図および説明は、制限的であるように意図されたものではない。
今日、一般的なディスプレイ技術は、液晶ディスプレイ（ＬＣＤ）から、より最近の有機発光ダイオード（ＯＬＥＤ）ディスプレイおよびアクティブマトリックス有機発光ダイオード（ＡＭＯＬＥＤ）ディスプレイにまでわたる。優れた電池性能および強化された輝度に基づく第３世代の平面ディスプレイ画像生成器として、無機発光ダイオード（ＩＬＥＤ）が現れつつある。本明細書において説明される「μＬＥＤ」、「ｕＬＥＤ」、または「マイクロＬＥＤ」は、小さな活性発光領域（例えば、２，０００μｍ２未満）を有しまたいくつかの例では小さな活性発光領域から放射される光の輝度レベルを高めるために指向性光を生成することができる、特定のタイプのＩＬＥＤを意味する。いくつかの例では、マイクロＬＥＤが、５０μｍ未満、２０μｍ未満、または１０μｍ未満の活性発光領域を有するＬＥＤを意味し得る。いくつかの例では、長さ寸法は、２μｍまたは４μｍほどの小ささであり得る。本開示の残りの部分にわたって、「ＬＥＤ」は、μＬＥＤ、ＩＬＥＤ、ＯＬＥＤ、または任意のタイプのＬＥＤデバイスを意味し得る。
ＩＬＥＤディスプレイは、ＯＬＥＤディスプレイとは異なるプロセスを使用して製造され得る。例えば、ＯＬＥＤデバイスは、ディスプレイ基板上に直接製作される。対照的に、ＩＬＥＤデバイスは、ディスプレイ基板とは別に製作される。ＩＬＥＤデバイス母材の母材は、ＬＥＤスタータウェハを形成するために、結晶基板上で成長させられる。ＬＥＤスタータウェハは、個別のＬＥＤダイを作り出すために様々なステップを通じて加工されてよく、各ＬＥＤダイは、ＬＥＤデバイスを含む。製作されると、ＬＥＤダイは、キャリア基板からバックプレーンへ移され得る。バックプレーンは、表示デバイスのディスプレイバックプレーンであってよい。表示デバイスのＬＥＤデバイスは、画素を形成するために分割され得る。
バックプレーン、ならびに制御回路および電力系統などの他の構成要素は、表示システムを形成するために、回路板（例えば、プリント回路板（ＰＣＢ））に個別に取り付けられ得る。回路板は、表示システムの様々な構成要素間の電気的接続を提供し得る。そのような構成が望ましくない場合がある。第１に、各構成要素は比較的長い距離によって離間されているので、表示システムのフォームファクタが増大し、それにより、ウェアラブルデバイスなどの非常に限定された空間を有するデバイス内に表示システムを配置することが難しくなる。第２に、構成要素間の電気的接続を提供するために、長い信号トレースが必要とされる。長い信号トレースは、高解像度画像データなどの高速信号の伝達に相当な遅延をもたらす可能性があり、それにより、表示システムの性能が著しく低下する可能性がある。これら全てが、表示システムの適用を限定し得る。
本開示の例は、表示装置を提供する。表示装置は、集積回路（ＩＣ）チップを備える。ＩＣチップは、ＩＣチップ内に統合された発光ダイオード（ＬＥＤ）デバイス、第１のダイ、および第２のダイを備える。ＬＥＤデバイスは、ＩＣチップの表側で露出される。ＩＣチップは、ＩＣチップの裏側上に入力／出力（Ｉ／Ｏ）バンプをさらに含む。ＬＥＤデバイスは、垂直方向に沿って第１のダイとともにスタックを形成し得る。第１のダイは、ＬＥＤデバイスに電気的に接続されたドライバ回路を含み、かつ、Ｉ／Ｏバンプのうちの少なくともいくつかに電気的に接続される。ＩＣチップは、ＬＥＤデバイスとＩ／Ｏバンプのうちの少なくともいくつかとの間の電気的接続を提供するために、ＩＣチップの表側からＩＣチップの裏側に向かって少なくとも第１のダイの厚さにわたって垂直方向に沿って延在する第１の回路をさらに含む。第１のダイのドライバ回路のための表示エンジンおよび制御回路を備える第２のダイは、Ｉ／Ｏバンプのうちの少なくともいくつかに接続される。ＩＣチップは、第１のダイと第２のダイとの間の電気的接続を提供するために、第２の回路をさらに含む。表示装置は、電力系統とＩＣチップの第１のダイ、第２のダイ、およびＬＥＤデバイスとの間の電気的接続を提供するために、ＩＣチップのＩ／Ｏバンプおよび電力系統に電気的に接続された回路板をさらに備える。
本開示は、「電気的に接続される」構成要素または回路に言及する。ここで、「電気的に接続される」とは、２つの構成要素間に直接形成され得るかあるいは１つまたは複数の介在する構成要素、経路、もしくは回路を通じて間接的に形成され得る１つまたは複数の電気的接続を広く意味する。本開示において、「回路」は、電流を伝導することができるかまたは電位を伝達することができる任意の構造を含み得る。回路は、例えば、電線、バイア、および任意の受動的または能動的なデバイス（例えば、抵抗器、蓄電器、誘導器、トランジスタ、など）を含み得る。
いくつかの例では、第１のダイおよび第２のダイは、ＩＣチップ内で横方向に沿って配置され得る。ＩＣチップは、横方向に沿って第１のダイに当接する肩構造を含み得る。肩構造は、ＬＥＤデバイスとＩ／Ｏバンプとの間の電気的接続を提供するために、ＩＣチップの表側からＩＣチップの裏側まで肩構造にわたって延在する電気伝導経路を含み得る。ＩＣチップは、ＬＥＤデバイスに隣接しかつＩＣチップの表側上に位置する表側再配線層（ＲＤＬ）として構成されたファンアウト回路を含み得る。表側ＲＤＬは、電気伝導経路の第１の端部と第１のダイとの間の電気的接続を提供するために、肩構造から第１のダイまで延在し得る。第１のダイは、電気伝導経路の第１の端部とＬＥＤデバイスとの間の電気的接続を提供するための内層回路をさらに含む。ＩＣチップはまた、第１のダイと第２のダイとの間の電気的接続を提供するために、第２のダイから第１のダイまで延在する別の表側ＲＤＬを含み得る。
肩構造の電気経路の第２の端部をＩＣチップの裏側上のＩ／Ｏバンプに接続するために、様々な構成が提案される。１つの例では、Ｉ／Ｏバンプは、電気伝導経路の第２の端部に電気的に接続するために、ＩＣチップの裏側上の肩構造の一部の上に形成され得る。別の例では、ＩＣチップは、表側ＲＤＬに対向する裏側ＲＤＬとして構成されたファンアウト回路を含み得る。Ｉ／Ｏバンプは、裏側ＲＤＬ上に形成されてよく、裏側ＲＤＬは、Ｉ／Ｏバンプと電気伝導経路の第２の端部との間の電気的接続を提供するために、Ｉ／Ｏバンプから肩構造まで延在し得る。
いくつかの例では、第１のダイおよび第２のダイは、ＩＣチップ内で垂直方向に沿ってスタックを形成し得る。ＩＣチップは、横方向に沿って第１のダイに当接する第１の肩構造と、横方向に沿って第２のダイに当接する第２の肩構造とを含み得る。第１の肩構造は、垂直方向に沿って第１の肩構造にわたって延在する第１の電気伝導経路を含み得る。第２の肩構造は、垂直方向に沿って第２の肩構造にわたって延在する第２の電気伝導経路を含み得る。第１のダイは、ＬＥＤデバイスに隣接する第１の表側ＲＤＬを含み得る。第１の表側ＲＤＬは、第１のダイを介してＬＥＤデバイスと第１の電気伝導経路との間の電気的接続を提供するために、第１の肩構造から第１のダイまで延在する。いくつかの例では、第１のダイにおける第１の肩構造は、第１のダイ自体の本体内のシリコン貫通電極（ＴＳＶ）に置き換えられ得る。ＴＳＶは、第１のダイの周辺領域内、または実質的に第１のダイの全領域内に存在し得る。
第１の肩構造と第２の肩構造との間の電気的接続を提供するために、様々な構成が提案される。１つの例では、第１の電気伝導経路および第２の電気伝導経路は、第１の肩構造と第２の肩構造との間に挟まれたＩ／Ｏバンプを介して、一緒に電気的に接続され得る。いくつかの例では、ＩＣチップは、（ＩＣチップの表側と反対の側を向いた）第１のダイの裏側と、第１のダイの裏側に面する第２のダイの表側とにそれぞれ形成された、向かい合ったＲＤＬ層を含み得る。向かい合ったＲＤＬ層は、第１の肩構造の第１の電気伝導経路および第２の肩構造の第２の電気伝導経路のそれぞれへの接続を電気的に提供するために、第１の肩構造および第２の肩構造までそれぞれ延在し得る。ＩＣチップは、向かい合ったＲＤＬ層の間および第１の電気伝導経路と第２の電気伝導経路との間の電気的接続を提供するために、向かい合ったＲＤＬ層の間に挟まれたＩ／Ｏバンプを含み得る。上記のように、ＩＣチップの裏側上のＩ／Ｏバンプは、第２の肩構造上に配置され得るか、または、第２のチップの上に延在する別の裏側ＲＤＬ上に配置され得る。
ＬＥＤデバイスおよびダイを集積回路チップに統合するために、他の構成も提案される。１つの例では、ＩＣチップは、横方向に沿って配置された第１のダイおよび第２のダイを保持するためのチップキャリアを含み得る。チップキャリアは、ＩＣチップの裏側上のＩ／Ｏバンプへの電気的接続を提供するために、電気伝導経路を含み得る。ＩＣチップは、ＬＥＤデバイスとチップキャリア内の電気伝導経路との間の電気的接続を提供するために、ブリッジ回路を含み得る。別の例では、ＩＣチップは、垂直方向に沿ってスタックを形成する第１のダイおよび第２のダイを含むことができ、第１のダイおよび第２のダイのそれぞれは、ＬＥＤデバイスと裏側上のＩ／Ｏバンプとの間の電気的接続を提供するために、シリコン貫通電極（ＴＳＶ）を含み得る。
開示された技法によれば、ＬＥＤデバイスおよび制御回路は、単一の集積回路チップに統合され得る。そのような構成は、表示システムの構成要素間の分離距離を実質的に減少させることができ、それにより、表示システムのフォームファクタのみならずルーティング距離も減少され、結果として、表示システムの動作速度が改善され得る。開示された技法は、非常に限定された空間を有するウェアラブルデバイス（例えば、ヘッドマウントディスプレイ）における高性能表示システムの実装に、特に有利である。
本開示の例は、人工現実感システム（ａｒｔｉｆｉｃｉａｌ ｒｅａｌｉｔｙ ｓｙｓｔｅｍ）を含むかまたは人工現実感システムに関連して実装され得る。人工現実感は、ユーザへの提示の前に何らかの方法で調整された現実感の形態であり、例えば、仮想現実感（ＶＲ）、拡張現実感（ＡＲ）、複合現実感（ＭＲ）、ハイブリッド現実感、またはそれらのいくつかの組合せおよび／もしくは派生物を含み得る。人工現実感コンテンツは、完全に生成されたコンテンツ、または、キャプチャされた（例えば、現実世界）コンテンツと組み合わせられた生成コンテンツを含み得る。人工現実感コンテンツは、ビデオ、オーディオ、触覚フィードバック、またはそれらのいくつかの組合せを含むことができ、それらのいずれも、単一チャネルでまたは（視聴者に対する３次元効果を作り出すステレオビデオなどの）多重チャネルで提示され得る。さらに、いくつかの例では、人工現実感はまた、例えば人工現実感におけるコンテンツを作り出すために使用されかつ／または人工現実感において他の方法で使用される（例えば、人工現実感においてアクティビティを実行する）アプリケーション、製品、付属品、サービス、またはそれらのいくつかの組合せに関連付けられ得る。人工現実感コンテンツを提供する人工現実感システムは、ホストコンピュータシステムに接続されたヘッドマウンテッドディスプレイ（ＨＭＤ）、独立型ＨＭＤ、モバイルデバイスもしくはモバイルコンピューティングシステム、または１人もしくは複数人の視聴者に人工現実感コンテンツを提供することができる任意の他のハードウェアプラットフォームを含む、様々なプラットフォーム上で実施され得る。
図１は、本開示のいくつかの例によるμＬＥＤ１００の断面図を示す。図１に示されるように、μＬＥＤ１００は、とりわけ、基板１０２、基板１０２上に配置された半導体エピタキシャル層１０４を含む。エピタキシャル層１０４は、メサ１０６に成形され得る。活性化されたときに所定の波長範囲の光を放出するように構成された量子井戸構造を含み得るアクティブ層１０８が、メサ１０６内に含まれ得る。メサ１０６は、ｐ型導体パッド１１０によって覆われた切頭頂部を有するが、メサ１０６の外側のエピタキシャル層１０４の一部分は、ｎ型導体パッド１１２によって覆われ得る。アクティブ層１０８を活性化させて光１１４を放出させるために、ｐ型導体パッド１１０およびｎ型導体パッド１１２にまたがって電気信号が印加され得る。さらに、メサ１０６はまた、反射性のエンクロージャを形成するために、放物線に近い形状を有する。メサ１０６の放物線に近い構造は、ウェハ加工ステップ中にＬＥＤダイ上に直接エッチングされ得る。典型的なμＬＥＤのためのメサ１０６は、約５０マイクロメートル（μｍ）以下の直径を有し得るが、ｐ型導体パッド１１０およびｎ型導体パッド１１２のそれぞれは、約２０μｍの直径を有し得る。
アクティブ層１０８から放出された光１１４は、光がμＬＥＤダイ１００から脱出するのに十分な角度で（すなわち、全反射の角度内で）、メサ１０６の内壁から発光表面１１６に向かって反射され得る。光１１４は、光が発光表面１１６から出てくるときに、準平行光線（ｑｕａｓｉ－ｃｏｌｌｉｍａｔｅｄ ｌｉｇｈｔ ｂｅａｍ）を形成し得る。
図２Ａおよび図２Ｂは、本開示のいくつかの例によるμＬＥＤ表示装置２００の例を示す。図２Ａおよび図２Ｂの例はμＬＥＤデバイスに基づくが、図２Ａおよび図２Ｂの例は他のタイプのＬＥＤデバイスにも適用可能であることが、理解される。図２Ａは、表示装置の断面図を示し、図２Ｂは、表示装置の上面図を示す。図２Ａに示されるように、μＬＥＤディスプレイ２００は、例えばバックプレーン２０４上に組み付けられたμＬＥＤダイ２０２ａ、μＬＥＤダイ２０２ｂ、およびμＬＥＤダイ２０２ｃを含むμＬＥＤダイ２０２のアレイを具備し得る。
バックプレーン２０４は、複数のμＬＥＤデバイスに電気的接続および構造上の支持を提供するために、複数のμＬＥＤダイを取り付けるための構造を含み得る。本明細書において、「バックプレーン」は、複数のＬＥＤデバイス（これは、本開示において説明されるようなμＬＥＤデバイスを含み得る）を取り付けるためおよび複数のＬＥＤデバイスに電気信号を提供するための表面（これは、平面状、曲面状、などであり得る）を提供する、任意の構造を意味し得る。バックプレーンは、表示デバイスを形成するためのディスプレイバックプレーンとして構成され得る。例えば、バックプレーンは、表示素子を形成するＬＥＤデバイスの組立体を保持することができ、また、バックプレーンは、表示素子によって表示される情報を制御するためにＬＥＤデバイスに電気信号を提供するためのトレースを含み得る。バックプレーン２０４は、他の構成要素に接続することができるトレースを備え得る。バックプレーンはまた、トレースへのアクセスを提供することができる電気接点、例えば金属パッドを備え得る。例えば、図２Ａおよび図２Ｂに示されるように、バックプレーン２０４は、μＬＥＤダイ２０２ａ、μＬＥＤダイ２０２ｂ、およびμＬＥＤダイ２０２ｃにそれぞれ電気的に接続する電気トレース２０６ａ、２０６ｂ、および２０６ｃを含む。電気トレース２０６ａ、２０６ｂ、および２０６ｃは、様々な信号を印加することによりμＬＥＤダイ２０２ａ、μＬＥＤダイ２０２ｂ、およびμＬＥＤダイ２０２ｃのそれぞれが個別に制御されることを可能にする。バックプレーン２０４はまた、μＬＥＤダイ２０２ａ、μＬＥＤダイ２０２ｂ、およびμＬＥＤダイ２０２ｃのそれぞれのためのリターン電流経路の役割を果たす電気トレース２０８を含む。バックプレーン２０４は、薄膜トランジスタ（ＴＦＴ）ガラス基板、ポリマー、ポリ塩化ビフェニル（ＰＣＢ）などの、異なる種類の材料を含み得る。図２Ａは矩形の形状を有するバックプレーン２０４を示しているが、バックプレーン２０４は様々な形状およびサイズを有し得ることが理解される。
μＬＥＤダイ２０２ａ、μＬＥＤダイ２０２ｂ、およびμＬＥＤダイ２０２ｃのそれぞれは、図１のμＬＥＤダイ１００に類似した構造を有し得る。図２Ａおよび図２Ｂにおける各μＬＥＤダイは、基板１０２、エピタキシャル層１０４、メサ１０６、およびアクティブ層１０８を含み得る。さらに、各μＬＥＤダイは、デバイス側バンプ２１０およびデバイス側バンプ２１２を含む。図２Ａおよび図２Ｂは、バンプが矩形の形状のものであることを示すが、バンプは、例えば丸みを帯びた形状、ドーム形状、などを含む他の形状を取ることができることが、理解される。デバイス側バンプ２１０は、ｐ型導体パッド１１０（図２Ａおよび図２Ｂには示されていない）に接続されてよく、一方で、デバイス側バンプ２１２は、ｎ型導体バッド１１２（やはり図２Ａおよび図２Ｂには示されていない）に接続されてよい。さらに、バックプレーン２０４は、μＬＥＤダイを配置するための各箇所に、バックプレーン側バンプを含む。例えば、バックプレーン２０４は、μＬＥＤダイ２０２ａのためのバックプレーン側バンプ２１４および２１６を含む。バックプレーン２０４はまた、バックプレーン側バンプ２１４および２１６が堆積される基礎として機能しまたトレース２０６および２０８への電気接点を提供するためのものである、金属パッド（図２Ａには示されていない）を含む。伝導性ボンディング（例えば、金属ボンディング）が、μＬＥＤダイとバックプレーン２０４との間の電気経路を提供するために、μＬＥＤダイのバンプと接点との間に形成され得る。
いくつかの例では、μＬＥＤ表示装置２００は、特定の色の光を放出するように構成されたＬＥＤがストリップ（または、複数のストリップ）として形成される、走査ディスプレイとして構成され得る。例えば、図２Ｃに示されるように、μＬＥＤダイ２０２ａ、μＬＥＤダイ２０２ｂ、およびμＬＥＤダイ２０２ｃなどを含む複数のμＬＥＤダイが、緑色光を放出するように構成されたμＬＥＤストリップ２２０をバックプレーン２０４上に形成するために、Ｘ軸に沿って組み付けられ得る。さらに、バックプレーン２０４はまた、赤色光を放出するように構成されたμＬＥＤストリップ２３０、および青色光を放出するように構成されたＬＥＤストリップ２４０を含む。
μＬＥＤストリップ２２０、２３０、および２４０、ならびに赤色、緑色、および青色のμＬＥＤのさらなるストリップが、走査ディスプレイを形成するために、平行ストリップとしてＹ軸に沿ってバックプレーン２０４上に組み付けられ得る。図２Ｄは、μＬＥＤ表示装置２００、鏡２５２、およびレンズ２５４を備える走査ディスプレイ２５０の例を示す。走査ディスプレイ２５０では、各ＬＥＤのストリップは、特定の色（例えば、赤色、緑色、または青色のうちの１つ）の光を放出するように構成され得る。例えば、μＬＥＤストリップ２２０が緑色光２６０を放出することができ、μＬＥＤストリップ２３０が赤色光２７０を放出することができる、などである。光は、レンズ２５４によって集光されて、鏡２５２によって人の眼球２５６内へ反射され得る。連続的な走査を行うために、各μＬＥＤのストリップは、光を放出して眼球２５６の網膜上へ画像の画素の線を投影するように制御され得る。各画素の線の投影は、連続的であってよい。鏡２５２の回転動作を通じて、各画素の線は、異なるタイミングで異なる点において網膜上に投影されて、画像の認知をもたらし得る。
図２Ａ～図２Ｄの例では、バックプレーン２０４は、各μＬＥＤに制御信号を伝達するために、各μＬＥＤに対してバックプレーン側バンプを有する。そのような構成は、各μＬＥＤが個別に制御されることを可能にするが、解像度を高めるためにディスプレイが多数の画素を含む場合に、バックプレーン上に多数のバックプレーン側バンプが配置されることにつながり得る。例えば、走査ディスプレイ２５０が百万個のμＬＥＤを含む場合、百万個のμＬＥＤのそれぞれへの電気的接続を提供するために、裏側バンプ２１４および２１６の百万の対がバックプレーン２０４上に設けられる必要がある。裏側バンプへの電気的接続を提供するために、さらなる配線２０６および２０８もバックプレーン２０４上に必要とされる。
多数のバンプ、および関連する配線は、ＬＥＤデバイスと制御回路との密な統合の質を低下させ得る。例えば、バンプを配置するためにさらなるバックプレーンスペースが必要とされる場合があり、これは、ＬＥＤデバイスと制御回路との間の距離を増大させ得る。信号はより長い距離にわたって移動する必要があるので、結果として、ＬＥＤデバイスおよび制御回路の両方の動作速度が低下する可能性がある。
図３は、μＬＥＤ表示装置２００の一部であるかまたはμＬＥＤ表示装置２００を含み得る表示システム３００の例を示す。図３に示されるように、表示システム３００は、画素パイプライン化回路３０２、ドライバ制御回路３０４、ドライバ回路３０６、ｕＬＥＤデバイス３０８のアレイ、および電力系統３１０を含む。画素パイプライン化回路３０２は、表示システム３００によってレンダリングされる画素データを生成することができる。画素データは、例えば、仮想現実場面の画像、混合された現実場面の合成画像、カメラによってキャプチャされた画像、などを含み得る。ドライバ制御回路３０４は、画素データに基づいてドライバ回路３０６のための制御信号およびデータ信号を生成することができる。制御信号は、例えば、ｕＬＥＤデバイス３０８のアレイの中からｕＬＥＤデバイスを選択するためのアドレス信号を含み得る。データ信号は、選択されたｕＬＥＤデバイスの出力強度を設定し得る。アドレス信号およびデータ信号の両方は、表示システム３００が高解像度および高リフレッシュレートにおいて画像を表示することを可能にするために、高速信号であってよい。典型的には、画素パイプライン化回路３０２およびドライバ制御回路３０４の両方が、高速動作および比較的低い動作電圧を支持する加工技術を使用して製作される。
さらに、図３に示されるように、ドライバ回路３０６は、制御信号を提供するための制御ドライバ３１２のセットと、データ信号を提供するためのデータドライバ３１４のセットとを含み得る。ドライバ回路３０６は、ドライバ制御回路３０４からアドレス信号およびデータ信号を受信し、かつ、例えばデータ信号に基づいてｕＬＥＤデバイスを流れる電流を制御することに基づいて、ｕＬＥＤデバイスの出力強度を制御することができる。図３に示されるように、ドライバ回路３０６は、ｕＬＥＤデバイス内での電流の流れを制御するために、制御信号およびデータ信号によって制御されるトランジスタおよび蓄電器を含み得る。典型的には、ドライバ回路３０６は、高い動作電圧および比較的低速度の動作を支持する加工技術を使用して製作される。
電力系統３１０は、電力供給回路（例えば、電圧調整器）、および他の要素（例えば、電圧供給線、接地線、など）を含み得る。図３に示されるように、電力系統３１０は、例えば、電力（例えば、電圧３２０）を供給しかつ／または電流リターン経路を提供するために、画素パイプライン化回路３０２、ドライバ制御回路３０４、およびドライバ回路３０６のそれぞれに電気的に接続され得る。電力系統３１０はまた、ｕＬＥＤデバイス３０８のためのリターン経路３２２を提供する。
上記のように、画素パイプライン化回路３０２、ドライバ制御回路３０４、ドライバ回路３０６、およびｕＬＥＤデバイス３０８を単一の集積回路チップ内に統合してこれらの構成要素間の分離距離を減少させることが有利である。そのような構成は、表示システムのフォームファクタだけでなくルーティング距離を減少させて、表示システムの動作速度を向上させることができる。
図４Ａおよび図４Ｂは、向上された性能および減少されたフォームファクタを提供することができる表示システム４００の例を示す。図４Ａの左の略図は、表示システム４００の例の側面図を示し、図４Ａの右の略図は、表示システム４００の上面図を示す。図４Ａを参照すると、表示システム４００は、集積回路（ＩＣ）チップ４０２、および回路板４０４を含み得る。集積回路チップ４０２は、表側４０６（方向「Ａ」の方に面する）、および裏側４０８（方向「Ｂ」の方に面する）を含む。ＩＣチップ４０２は、ＩＣチップ４０２内に統合された発光ダイオード（ＬＥＤ）デバイス４１０、第１のダイ４１２、および第２のダイ４１４を含む。ＬＥＤデバイス４１０は、ＩＣチップの表側で露出される。ＩＣチップ４０２は、裏側４０８上に入力／出力（Ｉ／Ｏ）バンプ４２２をさらに含む。ＬＥＤデバイス４１０は、垂直方向に沿って（例えば、Ｚ軸に沿って）第１のダイ４１２とともにスタックを形成し得る。第１のダイ４１２は、例えば、図３のドライバ回路３０６を含み得る。ドライバ回路３０６は、Ｉ／Ｏバンプ４２２のうちのいくつかに電気的に接続され得る。図４Ａの右側に示されているように、ＩＣチップ４０２は、異なる色のＬＥＤデバイス４１０に結合された複数の第１のダイ４１２を含み得る。例えば、第１のダイ４１２ａは、赤色ＬＥＤデバイス４１０ａとともにスタックを形成することができ、第１のダイ４１２ｂは、緑色ＬＥＤデバイス４１０ｂとともにスタックを形成することができ、第１のダイ４１２ｃは、青色ＬＥＤデバイス４１０ｃとともにスタックを形成することができる。第２のダイ４１４は、例えば、画素パイプライン化回路３０２およびドライバ制御回路３０４を含み得る。画素パイプライン化回路３０２およびドライバ制御回路３０４もまた、Ｉ／Ｏバンプ４２２のうちのいくつかに接続され得る。第１のダイ４１２および第２のダイ４１４は、例えば、異なる処理ノード、異なる動作電圧、などに関連付けられた異なるウェハから製作され得る。例えば、第１のダイ４１２は、より高い動作電圧に耐えるがより低い動作速度を支持する処理ノードを使用して製作されてよく、一方で、第２のダイ４１４は、より高い動作速度を支持するがより低い動作電圧限界を有する処理ノードを使用して製作されてよい。
さらに、ＩＣチップ４０２は、第１の回路４３０および第２の回路４４０を含む。第１の回路４３０および第２の回路４４０の両方が、電気的接続を提供するために、電線、トレース、バイア、などを含み得る。第１の回路４３０（例えば、第１の回路４３０ａ、４３０ｂ、４３０ｃ、など）は、ＩＣチップ４０２の表側からＩＣチップ４０２の裏側４０８に向かって少なくとも第１のダイ４１２の厚さにわたって垂直方向に沿って延在し得る。つまり、第１の回路４３０によってカバーされる垂直距離は、少なくとも第１のダイ４１２の厚さに及び得る。しかし、第１の回路４３０は、採用される実施形態に応じて、実際に第１のダイ４１２を物理的に通り抜ける場合もあればそうでない場合もある。例えば、図４Ａに示された実施形態では、第１の回路４３０は、第１のダイ４１２を物理的に通り抜けることなしに、少なくとも第１のダイ４１２の厚さにわたって垂直に延在する。第１の回路４３０は、ＬＥＤデバイス４１０に電気的に接続するために、第１のダイ４１２内に内層回路を含み得る。第１の回路４３０は、ＬＥＤデバイス４１０とＩ／Ｏバンプ４２２のうちの少なくともいくつかとの間の電気的接続を提供するために、ラップアラウンド回路（ｗｒａｐ－ａｒｏｕｎｄ ｃｉｒｃｕｉｔ）として構成され得る。例えば、第１の回路４３０は、図３のリターン／接地経路３２２の一部であり得る。第１の回路４３０はまた、例えばドライバ回路３０６への電力供給を提供し得る。第２の回路４４０（例えば、第２の回路４４０ａ、４４０ｂ、４４０ｃ、など）は、第２のダイ４１４から第１のダイ４１２ａ、４１２ｂ、および４１２ｃのそれぞれまで延在し得る。第２の回路４４０は、第２のダイ４１４と第１のダイ４１２ａ、４１２ｂ、および４１２ｃのそれぞれとの間の電気的接続を提供し得る。電気的接続は、例えば、第２のダイ４１４から第１のダイ４１２ａ～４１２ｃにデータおよび制御信号を伝達すること、Ｉ／Ｏバンプ４２２から第１のダイ４１２ａ～４１２ｃに他の信号を伝達すること、などのために使用され得る。
回路板４０４は、トレースおよびパッドを含み得る。回路板４０４のパッドのうちのいくつかは、ＩＣチップ４０２のＩ／Ｏバンプ４２２に電気的に接続されてよく、一方で、回路板４０４のパッドのうちのいくつかは、例えば電力系統３１０または他の構成要素に電気的に接続されてよい。回路板４０４は、電力系統３１０と第１のダイ４１２、第２のダイ４１４、およびＬＥＤデバイス４１０のそれぞれとの間の電気的接続を提供し得る。例えば、図３のリターン／接地経路３２２は、ｕＬＥＤ３０８と電力系統３１０との間で、第１の回路４３０およびＩ／Ｏバンプ４２２、ならびに回路板４０４を介して実装され得る。
図４Ａの例では、第１のダイ４１２および第２のダイ４１４は、ＩＣチップ４０２内で横方向に沿って（例えば、Ｘ軸またはＹ軸に沿って）配置される。いくつかの例では、図４Ｂに示されるように、第１のダイ４１２および第２のダイ４１４は、集積回路チップ４０２および表示システム４００のフォームファクタをさらに減少させるために、垂直方向に沿ってスタックを形成し得る。図４Ａに示されるように、第１の回路４３０は、ＩＣチップ４０２の表側４０６からＩＣチップ４０２の裏側４０８に向かって第１のダイ４１２および第２のダイ４１４の厚さにわたって垂直方向に沿って延在し得る。さらに、Ｉ／Ｏバンプのセットが、第２の回路４４０の一部として第１のダイ４１２と第２のダイ４１４との間に挟まれ得る。
図５Ａおよび図５Ｂは、第１のダイ４１２および第２のダイ４１４が横方向に沿って配置される図４Ａの表示システム４００の例を示す。図５Ａに示されるように、ＩＣチップ４０２は、横方向に沿って（例えば、Ｘ軸またはＹ軸に平行に）第１のダイ４１２に当接する肩構造５０２と、第２のダイ４１４に当接する肩構造５０４とを含み得る。肩構造５０２および５０４のそれぞれは、第１のダイ４１２または第２のダイ４１４の厚さにわたって延在する電気伝導経路５１２および５２４をそれぞれ含み得る。ファンアウト回路５２２が、電気的接続を提供するための金属層を備える再配線層（ＲＤＬ）として構成され得る。図５Ｂは、ファンアウト回路５２２がＩ／Ｏパッド（図５Ｂには示されていない）を介して第１のダイ４１２の内層回路５２３に電気的に接続され得ることを示す。ファンアウト回路５２２はまた、肩構造５０２の上に延在し、かつ、電気伝導経路５１２の一方の端部に電気的に接続され得る。電気伝導経路５１２の他方の端部は、Ｉ／Ｏバンプ４２２のうちの少なくともいくつかに電気的に接続され得る。いくつかの例では、図５Ｂの上の略図に示されるように、Ｉ／Ｏバンプ４２２は、肩構造５０２の裏側（例えば、方向Ｂに面する側）上に配置され、かつ、電気伝導経路５１２に直接接続され得る。いくつかの例では、図５Ｂの下の略図に示されるように、ＩＣチップ４０２は、肩構造５０２から第１のダイ４１２の裏側（例えば、方向Ｂに面する側）まで延在する裏側ＲＤＬとして構成されたファンアウト回路５３２を含むことができ、および／またはＩ／Ｏバンプ４２２は、裏側ＲＤＬ上に位置決めされ得る。電気伝導経路５１２は、裏側ＲＤＬを介してＩ／Ｏバンプ４２２に接続され得る。どちらの例でも、ファンアウト回路５２２および／または５３２は、ＬＥＤデバイス４１０とＩ／Ｏバンプ４２２との間の電気的接続を提供するために、電気伝導経路５１２と一緒に図４Ａの第１の回路４３０の一部になり得る。裏側ＲＤＬの使用は、利用可能かつルーティング密度によって駆動され得るＩ／Ｏバンプ４２２の数を増やすことができる。
さらに、ＩＣチップ４０２はまた、肩構造５０４から第２のダイ４１４を越えて第１のダイ４１２まで延在するファンアウト回路５２４を含む。ファンアウト回路５２４もまた、ＲＤＬとして構成され得る。図５Ｂでは、ファンアウト回路５２４は、Ｉ／Ｏパッド（図５Ｂには示されていない）を介して第２のダイ４１４の内層回路および第１のダイ４１２の内層回路５２５に電気的に接続され得る。ファンアウト回路５２４はまた、肩構造５０４の上に延在し、かつ、電気伝導経路５１４の一方の端部に電気的に接続され得る。電気伝導経路５１４の他方の端部は、Ｉ／Ｏバンプ４２２のうちの少なくともいくつかに電気的に接続され得る。いくつかの例では、図５Ｂの上の略図に示されるように、Ｉ／Ｏバンプ４２２は、肩構造５０４の裏側（例えば、方向Ｂに面する側）上に配置され、かつ、電気伝導経路５１４に直接接続され得る。いくつかの例では、図５Ｂの下の略図に示されるように、ＩＣチップ４０２は、肩構造５０４から第２のダイ４１４の裏側（例えば、方向Ｂに面する側）まで延在する裏側ＲＤＬとして構成された別のファンアウト回路を含むことができ、Ｉ／Ｏバンプ４２４は、裏側ＲＤＬ上に位置決めされ得る。電気伝導経路５１４は、裏側ＲＤＬを介してＩ／Ｏバンプ４２２に接続され得る。どちらの例でも、ファンアウト回路５２４および／または５３４は、ＬＥＤデバイス４１０とＩ／Ｏバンプ４２２との間の電気的接続を提供するために、電気経路５１４と一緒に図４Ａの第１の回路４３０の一部になり得る。さらに、ファンアウト回路５２４および電気経路５１４はまた、例えば、電力、制御信号、データ信号、などの伝達のための第２のダイ４１４と第１のダイ４１２との間の電気的接続を提供するために、第２の回路４４０の一部となり得る。
肩構造５０２および５０４はどちらも、エポキシ成形化合物（ＥＭＣ）で作られ得る。肩構造は、第１のダイ４１２および第２のダイ４１４がキャリア基板上にあるときに製作され得る。例えば、第１のダイ４１２および第２のダイ４１４がキャリア基板上に移された後で、キャリア基板上の第１のダイ４１２および第２のダイ４１４に隣接して型が位置決めされてよく、型は、肩構造を形成するために、ＥＭＣを充填され得る。特定の実施形態では、肩構造５０２および５０４は、第１のダイ４１２および第２のダイ４１４の周りに形成された単体パッケージング構造（ｕｎｉ－ｂｏｄｙ ｐａｃｋａｇｉｎｇ ｓｔｒｕｃｔｕｒｅ）の一部であり得る。さらに、電気伝導経路５１２および５１４は、銅で作られてよくまた、例えば、肩構造５０２および５０４に貫通穴を開け、そして貫通穴内に銅を堆積させることによって製作されてもよい。
ファンアウト回路５２２および５２４は、肩構造５０２および５０４が形成された後で、ファンアウトプロセスにおいて形成され得る。２つのタイプのファンアウトプロセスが、ファンアウト回路５２２および５２４を形成するために使用され得る。第１のタイプのファンアウトプロセスは、ダイ表面の共平面性を保証するためにダイ４１２および４１４が平坦なキャリア上に下向きに配置される、フェースダウンプロセスであり得る。肩構造５０２および５０４もまた、平坦な表面上に形成されてダイ４１２および４１４と共平面になってよい。次いで、平坦なキャリアは、ダイ表面を露出させるために（例えば、エッチング除去により）取り除かれ、すると、ファンアウト回路５２２および５２４は、露出した表面上に形成され得る。第２のタイプのファンアウトプロセスは、ダイ４１２および４１４がキャリア上で上向きに配置される、フェースアッププロセスであり得る。共平面性を保証するために、ダイ４１２および４１４のダイ表面に研削工程が適用され得る。いくつかの例では、共平面性の欠如に対応するために、ダイ表面上にプロセスバンプが形成され得る。研削工程の後、プロセスバンプのある程度の残部はそのままであってよく、かつ、ダイとファンアウト回路との間のＩ／Ｏパッドとして使用され得る。
図６は、第１のダイ４１２および第２のダイ４１４が垂直方向に沿ってスタックに配置された、図４Ｂの表示システム４００の例を示す。図６に示されるように、ＩＣチップ４０２は、横方向に沿って第１のダイ４１２に当接する第１の肩構造６０２と、横方向に沿って第２のダイ４１４に当接する第２の肩構造６０４とを含む。第１の肩構造６０２は、垂直方向に沿って第１のダイ４１２の厚さにわたって延在する第１の電気伝導経路６１２を含み、一方で、第２の肩構造６０４は、垂直方向に沿って第２のダイ４１４の厚さにわたって延在する第２の電気伝導経路６１４を含む。ＩＣチップ４０２は、ＬＥＤデバイス４１０と第１の電気伝導経路６１２との間の電気的接続を（第１のダイ４１２の内層回路を介して）提供するために、第１の肩構造６０２から第１のダイ４１２まで延在する第１のファンアウト回路６２２をさらに含む。ＩＣチップ４０２は、第２の電気伝導経路６１４と第２のダイ４１４との間の電気的接続を提供するために、第２の肩構造６０４から第２のダイ４１４まで延在する第２のファンアウト回路６２４をさらに含む。第２の電気伝導経路６１４は、Ｉ／Ｏバンプ４２２のうちの少なくともいくつかに電気的に接続されてよく、一方で、第１の電気伝導経路６１２は、第２の電気伝導経路６１４に電気的に接続される。第１の電気伝導経路６１２および第２の電気伝導経路６１４を通じて、ＬＥＤデバイス４１０とＩ／Ｏバンプ４２２との間、および、第１のダイ４１２と第２のダイ４１４との間に、電気的接続が提供され得る。本開示の様々な実施形態によれば、第１のファンアウト回路６２２および第２のファンアウト回路６２４は、どちらもＲＤＬ層として構成される。
第１の電気伝導経路６１２と第２の電気伝導経路６１４との間を電気的に接続するための様々な方法が存在する。例えば、Ｉ／Ｏバンプ６４０（例えば、Ｉ／Ｏバンプ６４０ａ）が、電気的接続を提供するために、第１の肩構造６０２と第２の肩構造６０４との間（および、第１の電気伝導経路６１２と第２の電気伝導経路６１４との間）に挟まれてもよい。別の例として、図６に示されるように、ＩＣチップ４０２は、第１のダイ４１２の（方向Ｂの方に面する）裏側上に形成された裏側ファンアウト回路６３０をさらに含み得る。裏側ファンアウト回路６３０は、第２の肩構造６１４の上に延在することができ、かつ、第２の電気伝導経路６１４に電気的に接続される。裏側ファンアウト回路６３０は、（第２のダイ４１４上の）ファンアウト回路６２４とともに、向かい合ったＲＤＬ層を形成する。Ｉ／Ｏバンプ６４０（例えば、Ｉ／Ｏバンプ６４０ｂ）が、向かい合ったＲＤＬ層と第１の電気伝導経路６１２および第２の電気伝導経路６１４との間の電気的接続を提供するために、向かい合ったＲＤＬ層間に挟まれ得る。
さらに、Ｉ／Ｏバンプ４２２は、図５Ｂの例に基づいて分散され得る。例えば、Ｉ／Ｏバンプ４２２は、第２の肩構造６０４の下にのみ、または第２のダイ４１４の下の別の裏側ＲＤＬ層の上に配置され得る。
図６の構成には、様々な利点がある。例えば、スタック構造は、ＩＣチップ４０２の設置面積を減少させることができる。さらに、肩構造のサイズは順応性があり、より多くのＩ／Ｏバンプに対応するように拡大され得るので、（第１のダイと第２のダイとの間の）Ｉ／Ｏバンプ６４０の数、および（第２のダイと回路板との間の）Ｉ／Ｏバンプ４２２の数は、第１のダイおよび第２のダイのサイズにほとんど依存しなくてよく、それにより、ＩＣチップ４０２の製作および適用に柔軟性が追加される。
図７Ａ、図７Ｂ、図７Ｃ、および図７Ｄは、ＩＣチップ４０２の他の例示的な構造を示す。図７Ａに示されるように、ＩＣチップ４０２は、ダイが横方向に沿って（例えば、Ｘ／Ｙ軸に平行に）配置された状態で第１のダイ４１２および第２のダイ４１４を保持する、チップキャリア７０２を含み得る。チップキャリア７０２は、垂直方向に沿って（例えば、Ｚ軸に沿って）第１のダイ４１２の厚さにわたって延在する電気伝導経路７０４を保持することができる肩構造７０３をさらに含む。ＩＣチップ４０２は、ブリッジ回路７０６および７０８をさらに含む。ブリッジ回路７０６は、第１のダイ４１２と第２のダイ４１４との間の電気的接続を提供することができる。ブリッジ回路７０８は、第１のダイ４１２（および、ＬＥＤデバイス４１０）と電気伝導経路７０４との間の電気的接続を提供することができる。電気伝導経路７０４はまた、Ｉ／Ｏバンプ４２２に電気的に接続される。ブリッジ回路７０８および電気伝導経路７０４は、ＬＥＤデバイス４１０とＩ／Ｏバンプ４２２との間の電気的接続を提供することができる。
図７Ｂは、第１のダイ４１２および第２のダイ４１４がスタックを形成する、ＩＣチップ４０２の例を示す。図７Ｂでは、第１のダイ４１２および第２のダイ４１４のそれぞれは、ダイを垂直に（Ｚ軸に沿って）貫通して延在するシリコン貫通電極（ＴＳＶ）を含む。ＬＥＤデバイス４１０とＩ／Ｏバンプ４２２との間の電気的接続は、例えば、第１のダイ４１２のＴＳＶ７３０、Ｉ／Ｏバンプ７４０、および第２のダイ４１４のＴＳＶ７５０によって提供され得る。電気的接続は、例えば、ドライバ回路３０６および電流リターン経路３２２に電力を提供するために使用され得る。さらに、第１のダイ４１２と第２のダイ４１４との間の電気的接続は、第１のダイ４１２のＴＳＶ７３２、およびＩ／Ｏバンプ７４２によって提供され得る。バンプ７４０／７４２およびＩ／Ｏバンプ４２２への電気的接続を提供するために、第１のダイおよび第２のダイ上にファンアウト回路が形成され得る。
図７Ｂにおける構成は、多くの利点を提供し得る。第１に、ＬＥＤデバイス４１０とバンプ７４０／７４２との間の電気経路（例えば、第１の回路４３０によって表されているような、リターン経路３２２、電力線、など）が第１のダイ４１２内に限定されるので、パッケージサイズが縮小され得る。したがって、電気経路を保持するために図６の肩構造６０２および図７Ａの肩構造７０３のような外部構造が第１のダイ４１２の横に（Ｘ／Ｙ軸に沿って）位置決めされる必要がなく、それにより、ＩＣチップ４０２の設置面積が縮小され得る。さらに、第１のダイ４１２のＴＳＶ（例えば、ＴＳＶ７３０）のうちのいくつかまたは全てが、ＬＥＤデバイス４１０を含む画素領域の下でアクティブ領域７６０内に形成され得る。アクティブ領域７６０は、例えば、ドライバ回路３０６、およびＬＥＤデバイス４１０を制御する他の半導体デバイスを含み得る。ＴＳＶに第１のダイ４１２内のアクティブ領域７６０を通過させることにより、ＴＳＶを用いて実装される電力経路およびリターン経路のためのルーティング距離をさらに短縮することができ、それにより、電力および接地系統の頑健性を向上させることができる。
しかし、図７Ｂにおける構成は、ＬＥＤデバイス４１０が第１のダイ４１２上に配置された後でＴＳＶが製作される場合に、多くの課題をもたらし得る。具体的には、ＴＳＶは、表側７６２から第１のダイ４１２を貫通させて垂直に溝をエッチングし、続いてその溝を金属（または、他の導電性材料）で充填することにより、形成され得る。しかし、エッチングは、ＬＥＤデバイス４１０に損傷を与える可能性があり、ＬＥＤデバイス４１０をエッチング作用から保護するために、ドライバ回路およびＬＥＤデバイス４１０が配置されるべきではないキープアウトゾーンをアクティブ領域７６０内に作り出してＬＥＤデバイス４１０とＴＳＶとの間をさらに分離させることなどの、特別な注意が必要とされ得る。しかし、そのような構成は、ＴＳＶ、第１のダイ４１２、およびＩＣチップ４０２を全体として製作する工程をさらに複雑にする可能性がある。典型的には、図７ＢにおけるＴＳＶは、第１のダイ４１２内での能動デバイスおよびＴＳＶの配置がキープアウトゾーンによって課せられる制限に応じることができるように、第１のダイ４１２の製作工程の一環として製作される必要がある。
図７Ｃは、ＴＳＶの代替的な構成を含みかつＩＣチップ４０２の一部になり得る、第１のダイ４１２の別の例を示す。図７Ｃに示されるように、第１のダイ４１２は、アクティブ領域７６０と、アクティブ領域７６０の上にＬＥＤデバイス４１０のスタックを含む画素領域７７０とを具備する。第１のダイ４１２は、第１のダイ４１２の表側７７４（正のＺ方向に面する）から第１のダイ４１２の裏側７７６（負のＺ方向に面する）まで第１のダイ４１２の厚さを貫通して垂直に（Ｚ軸に沿って）延在するＴＳＶ７７２をさらに含む。図７ＢのＴＳＶとは異なり、図７Ｃの例におけるＴＳＶは、アクティブ領域７６０の外側である第１のダイ４１２の周辺領域７７８および７８０内に形成される。第１のダイ４１２は、表側７７４上に形成されたボンディングパッド７８２をさらに含み、電気的ブリッジ構造（図７Ｃには示されていない）が、ボンディングパッド７８２を介して画素領域７７０とＴＳＶとの間の電気的接続を提供し得る。さらに、金属層７８４（例えば、再配線層）が、ＴＳＶから裏側上のＩ／Ｏバンプ（例えば、Ｉ／Ｏバンプ７４２）への電気的接続を提供するために、第１のダイ４１２の裏側７７６上に形成され得る。
図７ＢにおけるＴＳＶの構成におけるように、図７ＣにおけるＴＳＶの構成は、ＬＥＤデバイス４１０とバンプ７４２との間の電気経路（例えば、第１の回路４３０によって表されているような、リターン経路３２２、電力線、など）を第１のダイ４１２内に限定することにより、パッケージサイズが縮小されることを可能にする。しかし、ＴＳＶはアクティブ領域７６０および画素領域７７０とは別の領域内に形成されるので、ＴＳＶの製作は、ＬＥＤデバイス４１０が第１のダイ４１２上に配置された後でＴＳＶが製作される場合は特に、画素領域７７０内のＬＥＤデバイス４１０にもたらすリスクがはるかに低い。図７Ｂと比較すると、図７ＣにおけるＴＳＶの製作は、洗練度の劣るプロセスを使用して行われ得る。例えば、上記のように、図７ＢにおけるＴＳＶは、第１のダイ４１２内での能動デバイスおよびＴＳＶの配置がキープアウトゾーンによって課せられる制限に応じることができるように、第１のダイ４１２の製作工程の一環として製作される必要がある。しかし、図７Ｃの例では、能動デバイスおよびＴＳＶは、異なる領域内に保持されるので、アクティブ領域７６０内にキープアウトゾーンを設ける必要はなく、アクティブ領域７６０内での能動デバイスの製作および配置は、ＴＳＶを考慮に入れる必要がない。さらに、ＴＳＶの製作は、第１のダイ４１２内のデバイスの製作工程の外で行われ得る。代わりに、図７ＣにおけるＴＳＶの製作は、ＩＣチップ４０２を形成するパッケージング作業における後工程の一部とされ得る。結果として、図７ＣにおけるＴＳＶの構成は、チップ設置面積を縮小させかつ第１のダイ４１２の表側上のＬＥＤデバイス４１０と第１のダイ４１２の裏側上のバンプとの間に頑強な電気的接続を提供するとともに、ＴＳＶの製作、および全体としてのＩＣチップ４０２の形成の複雑さを軽減することができる。
図７ＣにおけるＴＳＶ構成を使用して形成された第１のダイ４１２は、ＩＣチップ４０２を形成するために、本開示における様々な技法を使用して形成された第２のダイ４１４と組み合わせられ得る。例として、図７Ｃの第１のダイは、ＩＣチップ４０２を形成するために、図７Ｂの第２のダイ４１４と組み合わせられ得る。別の例として、図７Ｄに示されるように、図７Ｃの第１のダイ４１２は、ＩＣチップ４０２を形成するために、図６の第２のダイ４１４と組み合わせられ得る。上記のように、図６の例における第２のダイ４１４は、第２の肩構造６０４を含み、この第２の肩構造６０４は、垂直方向に沿って第２のダイ４１４の厚さにわたって延在する第２の電気伝導経路６１４を含む。ＩＣチップ４０２は、ＲＤＬ層として構成されかつ第２の電気伝導経路６１４と第２のダイ４１４との間の電気的接続を提供するために第２の肩構造６０４から第２のダイ４１４まで延在し得る、第２のファンアウト回路６２４をさらに含む。図７Ｄの構成によって提供される利点には、例えば、第２の肩構造６０６を含む第２のダイ４１４の全体設置面積が第１のダイ４１４の全体設置面積に適合するように、第２の肩構造６０６が作られ得るので、第２のダイ４１４のダイサイズが第１のダイ４１２のダイサイズに依存しないことを含み得る。さらに、上述のように、肩構造は、より多くのＩ／Ｏバンプに対応するように拡大されることが可能であり、（第１のダイと第２のダイとの間の）Ｉ／Ｏバンプ６４０の数、および（第２のダイと回路板との間の）Ｉ／Ｏバンプ４２２の数は、第１のダイおよび第２のダイのサイズにほとんど依存しなくてよく、それにより、ＩＣチップ４０２の製作および適用に柔軟性が追加される。
図８は、表示システム４００などの表示システムを製造する方法８００を示す。方法８００は、発光ダイオード（ＬＥＤ）デバイスが製作されるステップ８０２から始まる。ＬＥＤデバイスは、例えば、結晶ウェハ（例えば、サファイア）から製作され得る。
ステップ８０４では、第１のダイが、第１のウェハから製作され得る。第１のダイは、ＬＥＤデバイスのためのドライバ回路を含み得る。
ステップ８０６では、ＬＥＤデバイスは、例えばＬＥＤデバイスと第１のダイとを結合することにより、第１のダイ上に移され得る。
ステップ８０８では、第２のダイが、第２のウェハから製作され得る。第２のダイは、ドライバ回路のための制御回路を含み得る。第２のウェハは、第１のウェハとは異なる処理ノードを有し得る。
ステップ８１０では、第１のダイおよび第２のダイが、集積回路（ＩＣ）チップを形成するためにパッケージングされてよく、ＬＥＤデバイスは、ＩＣチップの表側で露出される。パッケージングされたＩＣチップは、図４Ａから図７Ｂの例によるものであってよい。
ステップ８１２では、第１の回路が、ＩＣチップ内に製作され得る。第１の回路は、ＬＥＤデバイスへの電気的接続を提供するために、ＩＣチップの表側からＩＣチップの裏側に向かって第１のダイにわたって垂直方向に沿って延在する。いくつかの例では、第１の回路は、ダイに当接する肩構造の一部であり得る。いくつかの例では、第１の回路は、第１のダイの厚さにわたって形成されたＴＳＶであり得る。いくつかの例では、ＴＳＶは、ＬＥＤデバイスのためのドライバ回路を含む第１のダイのアクティブ領域内に形成され得る。いくつかの例では、ＴＳＶは、アクティブ領域の外側であるだけでなくＬＥＤデバイスを含む画素領域の外側でもある第１のダイの周辺領域内に形成され得る。ＴＳＶは、ステップ８０６においてドライバ回路を含む第１のダイの第１の表面上にＬＥＤデバイスが移された後で、第１のダイの第１の表面を貫通してエッチングすることによって形成され得る。
ステップ８１４では、第２の回路が、ＩＣチップ内に製作され得る。第２の回路は、第１のダイと第２のダイとの間の電気的接続を提供することができ、かつ、ファンアウト回路を含み得る。さらに、第２のダイと第１の回路との間の電気的接続を提供するために、第３の回路が、垂直相互接続部６１２および６１４を通じて、第２のダイの肩におけるように垂直方向に追加され得る。
ステップ８１６では、入力／出力（Ｉ／Ｏ）バンプが、第１のダイ、第２のダイ、および第１の回路への電気的接続を提供するために、ＩＣチップの裏側上に形成される。
ステップ８１８では、ＩＣチップが、Ｉ／Ｏバンプを介して回路板に電気的に接続されて、表示装置を形成する。
本開示の実施形態に関する上記の説明は、例示の目的のために提示されたものであり、包括的であること、または本開示を開示された正確な形態に限定するようには意図されていない。当業者は、上記開示を踏まえると多くの修正および変形が可能であることを理解することができる。
この記述のうちのいくつかの部分は、情報に対するオペレーションのアルゴリズムおよび記号的表現の観点から本開示の実施形態を説明する。これらのアルゴリズムに関する記述および表現は、データ処理業における技能者がその仕事の内容を他の当業者に効率的に伝えるために一般に使用されるものである。これらのオペレーションは、機能的に、コンピュータ的に、または論理的に説明されるが、コンピュータプログラムまたは同等の電気回路、マイクロコード、などによって実施されるものと理解される。さらに、一般性を失わず、これらのオペレーションの構成をモジュールとして言及することが時には好都合であることも証明された。説明されたオペレーションおよびそれらの関連するモジュールは、ソフトウェア、ファームウェア、および／またはハードウェアにおいて具現化され得る。
説明されたステップ、オペレーション、またはプロセスは、１つまたは複数のハードウェアもしくはソフトウェアモジュールにより、単独でまたは他のデバイスとの組合せで実行または実施され得る。いくつかの実施形態では、ソフトウェアモジュールは、説明されたステップ、オペレーション、もしくはプロセスのいずれかまたは全てを実行するためのコンピュータプロセッサによって実行され得るコンピュータプログラムコードを含むコンピュータ可読媒体を備えたコンピュータプログラム製品を用いて実装される。
本開示の実施形態はまた、説明されたオペレーションを実行するための装置に関し得る。装置は、必要とされる目的のために特別に構成されてよく、かつ／または、装置は、コンピュータに格納されたコンピュータプログラムによって選択的に作動または再構成される汎用コンピューティングデバイスを含み得る。そのようなコンピュータプログラムは、一時的でない有形のコンピュータ可読記憶媒体、またはコンピュータシステムバスに結合され得る電子命令を記憶するのに適した任意のタイプの媒体に記憶され得る。さらに、本明細書において言及されるいかなるコンピューティングシステムも、単一のプロセッサを含み得るか、または、強化された計算能力のための複数プロセッサ設計を用いるアーキテクチャであり得る。
本開示の実施形態はまた、本明細書において説明されたコンピューティングプロセスによって作り出される製品に関し得る。そのような製品は、コンピューティングプロセスからもたらされる情報を含む場合があり、その情報は、一時的でない有形のコンピュータ可読媒体に記憶され、かつ、本明細書において説明されるコンピュータプログラム製品または他のデータ組合せの任意の実施形態を含み得る。
本明細書において使用される文言は、読みやすさおよび教授的目的のために主に選択されており、また、発明の主題を正確に記述するまたは制限するために選択されていない場合がある。したがって、本開示の範囲はこの詳細な説明によって限定されるのではなく、むしろそれに基づく適用に由来する任意の請求項によって限定されることが、意図されている。したがって、実施形態の開示は、以下の特許請求の範囲において具体的に述べられる本開示の範囲の説明に役立つものであるが限定するものではないことが、意図されている。

Claims (33)

  1. 表示装置であって、
    集積回路（ＩＣ）チップであって、
    集積回路（ＩＣ）チップの表側で露出された発光ダイオード（ＬＥＤ）デバイス、
    前記ＩＣチップの裏側上の入力／出力（Ｉ／Ｏ）バンプ、
    垂直方向に沿って前記ＬＥＤデバイスとともにスタックを形成する第１のダイであって、前記ＬＥＤデバイスに電気的に接続されかつ前記Ｉ／Ｏバンプのうちの少なくともいくつかに電気的に接続されたドライバ回路を含む、第１のダイ、
    前記ＬＥＤデバイスと前記Ｉ／Ｏバンプのうちの少なくともいくつかとの間の電気的接続を提供するために、前記ＩＣチップの前記表側から前記ＩＣチップの前記裏側に向かって少なくとも前記第１のダイの厚さにわたって前記垂直方向に沿って延在する、第１の回路、
    パイプライン化回路および前記第１のダイの前記ドライバ回路のための制御回路を含み、かつ前記Ｉ／Ｏバンプのうちの少なくともいくつかに電気的に接続された、第２のダイ、
    前記第１のダイと前記第２のダイとの間の電気的接続を提供するために前記第２のダイから前記第１のダイまで延在する、第２の回路
    を備える、ＩＣチップと、
    電力系統と前記ＩＣチップの前記第１のダイ、前記第２のダイ、および前記ＬＥＤデバイスのそれぞれとの間の電気的接続を提供するために、前記ＩＣチップの前記Ｉ／Ｏバンプおよび前記電力系統に電気的に接続された、回路板と、
    を備える、表示装置。
  2. 前記第１のダイが、前記ＩＣチップ内で横方向に沿って前記第２のダイに隣接して位置決めされ、前記横方向が、前記垂直方向に対して直角である、請求項１に記載の表示装置。
  3. 前記ＩＣチップが、前記横方向に沿って前記第１のダイに当接する肩構造を含み、
    前記第１の回路が、前記垂直方向に沿って前記肩構造を貫通して延在する電気伝導経路を備える、請求項２に記載の表示装置。
  4. 前記ＩＣチップが、前記横方向に沿って前記ＬＥＤデバイスに隣接する再配線層（ＲＤＬ）を含み、
    前記ＲＤＬが、前記第１のダイと前記第１の回路との間の電気的接続を提供するために、前記肩構造の少なくとも一部分および前記第１のダイの少なくとも一部分の上に延在する、請求項３に記載の表示装置。
  5. 前記第１のダイが、前記ＬＥＤデバイスと前記ＲＤＬとの間を電気的に接続するための内層回路を備える、請求項４に記載の表示装置。
  6. 前記ＩＣチップが、前記横方向に沿って前記第２のダイに当接する肩構造を含み、
    前記第１の回路が、前記垂直方向に沿って前記肩構造を貫通して延在する電気伝導経路を備える、請求項２に記載の表示装置。
  7. 前記ＩＣチップが、前記第２の回路の一部として、前記横方向に沿って前記ＬＥＤデバイスに隣接するＲＤＬを含み、
    前記ＲＤＬが、前記第１のダイと前記第１の回路との間および前記第１のダイと前記第２のダイとの間の電気的接続を提供するために、前記肩構造の少なくとも一部分、前記第２のダイ、および前記第１のダイの少なくとも一部分の上に延在する、請求項６に記載の表示装置。
  8. 前記第１のダイが、前記ＩＣチップの前記表側上の前記ＬＥＤデバイスとＩ／Ｏバンプとの間の電気的接続を提供するための内層回路を備える、請求項７に記載の表示装置。
  9. 前記ＩＣの前記裏側上の前記Ｉ／Ｏバンプが、前記肩構造上に形成されかつ前記肩構造の前記電気伝導経路に電気的に接続されたＩ／Ｏバンプを含む、請求項３に記載の表示装置。
  10. 前記ＲＤＬが、第１のＲＤＬであり、
    前記ＩＣチップが、第２のＲＤＬをさらに備え、前記第２のＲＤＬが、前記第１の回路、前記第１のダイ、および前記第２のダイへの電気的接続を提供するために、前記横方向に沿って前記第２のダイに当接する第２の肩構造の少なくとも一部分、前記第１のダイ、および前記第２のダイを覆い、
    前記ＩＣの前記裏側上の前記Ｉ／Ｏバンプが、前記第２の肩構造上に形成されかつ前記第２の肩構造の電気伝導経路に電気的に接続されたＩ／Ｏバンプを含む、請求項４に記載の表示装置。
  11. 前記肩構造が、前記第１のダイがキャリア基板上に存在するときに前記第１のダイに当接するように形成される、請求項３に記載の表示装置。
  12. 前記肩構造が、エポキシ成形化合物（ＥＭＣ）を含む、請求項３に記載の表示装置。
  13. 前記肩構造が、型に前記ＥＭＣを充填することによって形成される、請求項３に記載の表示装置。
  14. 前記電気伝導経路が、銅を含む、請求項３に記載の表示装置。
  15. 前記ＩＣチップが、前記第１のダイおよび前記第２のダイの両方を保持するためのチップキャリアを含み、
    前記第１の回路が、前記垂直方向に沿って前記チップキャリアを貫通して延在し前記ＩＣチップの前記裏側上の前記Ｉ／Ｏバンプに達する電気伝導経路を備える、請求項２に記載の表示装置。
  16. 前記ＩＣチップが、前記第１の回路と前記第１のダイとの間の電気的接続を提供するために、前記チップキャリアの一部分および前記第１のダイの一部分の上に延在する第１のブリッジ回路を含む、請求項１５に記載の表示装置。
  17. 前記第１のダイが、前記第１の回路と前記ＬＥＤデバイスとの間の電気的接続を提供するための内層回路をさらに含む、請求項１６に記載の表示装置。
  18. 前記ＩＣチップが、前記第２の回路の一部として、前記第１のダイと前記第２のダイとの間の電気的接続を提供するために前記第１のダイの一部分および前記第２のダイの一部分の上に延在する第２のブリッジ回路を含む、請求項１６に記載の表示装置。
  19. 前記チップキャリアが、セラミック材料を含む、請求項１６に記載の表示装置。
  20. 前記第１のダイが、前記ＩＣチップ内で前記垂直方向に沿って前記第２のダイとともにスタックを形成する、請求項１に記載の表示装置。
  21. 前記垂直方向に対して直角な横方向に沿って前記第１のダイに当接する第１の肩構造と、
    前記横方向に沿って前記第２のダイに当接する第２の肩構造と
    をさらに備え、
    前記第１の回路が、前記垂直方向に沿って前記第１の肩構造を貫通して延在する第１の電気伝導経路と、前記垂直方向に沿って前記第２の肩構造を貫通して延在する第２の電気伝導経路とを備える、請求項２０に記載の表示装置。
  22. 前記ＩＣチップが、
    前記ＬＥＤデバイスに隣接し、かつ前記第１のダイと前記第１の電気伝導経路との間の電気的接続を提供するために前記第１の肩構造の少なくとも一部分および前記第１のダイの一部分の上に延在する、第１のＲＤＬと、
    前記第１のダイに面し、かつ前記第２のダイと前記第２の電気伝導経路との間の電気的接続を提供するために前記第２の肩構造の少なくとも一部分および前記第２のダイの一部分の上に延在する、第２のＲＤＬと
    を含み、
    前記第１のＲＤＬおよび前記第２のＲＤＬが、前記第２の回路の一部である、請求項２１に記載の表示装置。
  23. 前記第１の電気伝導経路と前記第２の電気伝導経路との間の電気的接続を提供するために、前記第１の肩構造と前記第２の肩構造との間にＩ／Ｏバンプをさらに備える、請求項２２に記載の表示装置。
  24. 前記第１の肩構造の一部分および前記第１のダイの一部分の上に延在する第３のＲＤＬであって、前記第１の肩構造の前記第１の電気伝導経路に電気的に接続されかつ前記第２のＲＤＬに面する、第３のＲＤＬと、
    前記第３のＲＤＬと前記第２のＲＤＬとの間の電気的接続を提供するために前記第３のＲＤＬと前記第２のＲＤＬとの間に挟まれたＩ／Ｏバンプと、
    をさらに備える、請求項２２に記載の表示装置。
  25. 前記ＩＣチップの前記裏側上の前記Ｉ／Ｏバンプが、前記第２の肩構造上に存在しかつ前記第２の肩構造の前記第２の電気伝導経路に電気的に接続されたＩ／Ｏバンプを含む、請求項２２に記載の表示装置。
  26. 前記第１のダイが、前記第１の回路の一部として、前記ＬＥＤデバイスに電気的に接続された複数の第１のシリコン貫通電極（ＴＳＶ）を備え、
    前記第２のダイが、前記第１の回路の一部として、前記複数の第１のＴＳＶに電気的に接続された複数の第２のＴＳＶを備え、
    前記ＩＣチップの前記裏側上の前記Ｉ／Ｏバンプが、前記複数の第２のＴＳＶに電気的に接続される、請求項２０に記載の表示装置。
  27. 前記第２のダイが、前記第２の回路の一部として、前記第１のダイに電気的に接続された複数の第３のＴＳＶを備える、請求項２６に記載の表示装置。
  28. 前記複数の第１のＴＳＶが、前記第１のダイの周辺領域内に形成され、
    前記周辺領域が、前記ＬＥＤデバイスが形成される前記第１のダイの画素領域の外側である、請求項２６に記載の表示装置。
  29. 前記第１のダイが、前記第１の回路の一部として、前記ＬＥＤデバイスに電気的に接続されかつ前記第１のダイの周辺領域内に形成されたＴＳＶを備え、
    前記周辺領域が、前記ＬＥＤデバイスが形成される前記第１のダイの画素領域の外側であり、
    前記表示装置が、前記第１の回路の一部として、横方向に沿って前記第２のダイに当接する肩構造を貫通して延在する電気伝導経路をさらに含む、請求項２０に記載の表示装置。
  30. 前記第１のダイが、第１のウェハから製作され、前記第２のダイが、第２のウェハから製作される、請求項１に記載の表示装置。
  31. 前記第１のウェハおよび前記第２のウェハが、異なる動作電圧または異なる処理ノードの少なくとも一方に関連付けられる、請求項３０に記載の表示装置。
  32. 発光ダイオード（ＬＥＤ）デバイスを製作することと、
    第１のダイ内にドライバ回路を含むように第１のウェハから前記第１のダイを製作することと、
    前記ＬＥＤデバイスを前記第１のダイ上に移すことと、
    第２のウェハから第２のダイを製作することと、
    集積回路（ＩＣ）チップを形成するために、前記第１のダイおよび前記第２のダイをパッケージングすることであって、前記ＬＥＤデバイスが前記ＩＣチップの表側で露出される、前記第１のダイおよび前記第２のダイをパッケージングすることと、
    前記ＬＥＤデバイスへの電気的接続を提供するために前記ＩＣチップの前記表側から前記ＩＣチップの裏側に向かって前記第１のダイにわたって垂直方向に沿って延在する第１の回路を製作することと、
    前記第１のダイと前記第２のダイとの間の電気的接続を提供するための第２の回路を製作することと、
    前記第１のダイ、前記第２のダイ、および前記第１の回路への電気的接続を提供するために前記ＩＣチップの前記裏側上に入力／出力（Ｉ／Ｏ）バンプを形成することと、
    表示装置を形成するために、前記Ｉ／Ｏバンプを介して前記ＩＣチップを回路板に接続することと、
    を含む、方法。
  33. 前記第１の回路が、シリコン貫通電極（ＴＳＶ）を備え、
    前記ＴＳＶが、前記ドライバ回路を含む前記第１のダイの第１の表面上に前記ＬＥＤデバイスが移された後で前記第１のダイの前記第１の表面を貫通させてエッチングすることによって製作される、請求項３２に記載の方法。
JP2021532934A 2019-02-14 2020-02-13 統合型表示デバイス Pending JP2022519430A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201962805948P 2019-02-14 2019-02-14
US62/805,948 2019-02-14
US201962827407P 2019-04-01 2019-04-01
US62/827,407 2019-04-01
US16/787,542 2020-02-11
US16/787,542 US11037915B2 (en) 2019-02-14 2020-02-11 Integrated display devices
PCT/US2020/018030 WO2020168027A1 (en) 2019-02-14 2020-02-13 Integrated display devices

Publications (1)

Publication Number Publication Date
JP2022519430A true JP2022519430A (ja) 2022-03-24

Family

ID=72041030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021532934A Pending JP2022519430A (ja) 2019-02-14 2020-02-13 統合型表示デバイス

Country Status (7)

Country Link
US (2) US11037915B2 (ja)
EP (2) EP3878012B1 (ja)
JP (1) JP2022519430A (ja)
KR (1) KR20210121246A (ja)
CN (2) CN118248708A (ja)
TW (1) TW202034557A (ja)
WO (1) WO2020168027A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11037915B2 (en) 2019-02-14 2021-06-15 Facebook Technologies, Llc Integrated display devices
US11257421B2 (en) * 2019-08-24 2022-02-22 Huayuan Semiconductor (Shenzhen) Limited Company Display device with single package light emitting diode and driver circuit
US11437415B2 (en) * 2019-08-30 2022-09-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
FR3102832B1 (fr) * 2019-11-06 2021-10-29 Valeo Vision Ensemble de sources lumineuses, dispositif d'éclairage automobile et procédé de fabrication
US20230327063A1 (en) * 2020-08-31 2023-10-12 Lg Electronics Inc. Display device
WO2022045414A1 (ko) * 2020-08-31 2022-03-03 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115613A (ja) * 2001-08-01 2003-04-18 Sony Corp 画像表示装置及びその製造方法
JP2011085883A (ja) * 2009-10-13 2011-04-28 Samsung Mobile Display Co Ltd 有機電界発光表示装置
JP2012227514A (ja) * 2011-04-08 2012-11-15 Sony Corp 画素チップ、表示パネル、照明パネル、表示装置および照明装置
CN105206642A (zh) * 2015-10-13 2015-12-30 南京大学 一种超高密度led显示器件及其制造方法
JP2016512347A (ja) * 2013-03-15 2016-04-25 ルクスビュー テクノロジー コーポレイション 冗長性スキームを備えた発光ダイオードディスプレイ、及び統合欠陥検出検査を備えた発光ダイオードディスプレイを製造する方法
JP2016122832A (ja) * 2014-12-24 2016-07-07 インテル・コーポレーション 積層集積回路パッケージにおける複数のビアにおける複数の受動コンポーネント
US20180074199A1 (en) * 2016-09-14 2018-03-15 Apple Inc. Systems and methods for in-frame sensing and adaptive sensing control
JP2018142713A (ja) * 2015-09-02 2018-09-13 オキュラス ブイアール，エルエルシー 半導体デバイスの組立
US20180269191A1 (en) * 2017-03-15 2018-09-20 Globalfoundries Inc. Micro-led display assembly
US20180301433A1 (en) * 2017-04-14 2018-10-18 Commissariat à l'énergie atomique et aux énergies alternatives Emissive led display device manufacturing method

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027357A (ja) * 2005-07-15 2007-02-01 Showa Denko Kk 半導体発光装置及び基板
JP4364865B2 (ja) * 2005-11-24 2009-11-18 Ｔｄｋ株式会社 電子部品
US9070662B2 (en) * 2009-03-05 2015-06-30 Volterra Semiconductor Corporation Chip-scale packaging with protective heat spreader
US9355962B2 (en) * 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof
US9153545B2 (en) * 2010-12-20 2015-10-06 Rohm Co., Ltd. Light-emitting element unit and light-emitting element package
KR102021077B1 (ko) * 2013-01-24 2019-09-11 삼성전자주식회사 적층된 다이 패키지, 이를 포함하는 시스템 및 이의 제조 방법
WO2015033557A1 (ja) * 2013-09-05 2015-03-12 パナソニックＩｐマネジメント株式会社 発光装置
EP3018710B1 (en) * 2014-11-10 2020-08-05 Nxp B.V. Arrangement of semiconductor dies
US9922970B2 (en) * 2015-02-13 2018-03-20 Qualcomm Incorporated Interposer having stacked devices
US9793252B2 (en) * 2015-03-30 2017-10-17 Emagin Corporation Method of integrating inorganic light emitting diode with oxide thin film transistor for display applications
US9941450B2 (en) * 2015-06-18 2018-04-10 Articulated Technologies, Llc Roll-to-roll fabricated light sheet and encapsulated semiconductor device
US10304811B2 (en) 2015-09-04 2019-05-28 Hong Kong Beida Jade Bird Display Limited Light-emitting diode display panel with micro lens array
US10483253B1 (en) * 2015-09-24 2019-11-19 Apple Inc. Display with embedded pixel driver chips
CN108475712B (zh) * 2015-12-01 2021-11-09 夏普株式会社 图像形成元件
DE112016006809T5 (de) * 2016-04-28 2019-02-14 Intel Corporation Integrierte schaltungsstrukturen mit erweiterten leitungswegen
US10467952B2 (en) 2016-10-12 2019-11-05 Shaoher Pan Integrated light-emitting diode arrays for displays
CN118117305A (zh) * 2016-12-21 2024-05-31 英特尔公司 无线通信技术、装置和方法
CN108877663B (zh) 2017-05-10 2020-07-10 矽照光电（厦门）有限公司 显示屏及其制造方法、以及显示结构
US10902769B2 (en) * 2017-07-12 2021-01-26 Facebook Technologies, Llc Multi-layer fabrication for pixels with calibration compensation
US10193011B1 (en) * 2017-07-14 2019-01-29 Globalfoundries Inc. Method of manufacturing a 3 color LED integrated Si CMOS driver wafer using die to wafer bonding approach
US10461022B2 (en) * 2017-08-21 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof
WO2019066986A1 (en) * 2017-09-30 2019-04-04 Intel Corporation STACK OF NON-TSV CHIPS USING PLATED PILLARS / CROSSING MOLD INTERCONNECTION
CN107564923B (zh) * 2017-10-13 2020-03-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法、柔性显示装置
KR102491107B1 (ko) * 2018-03-16 2023-01-20 삼성전자주식회사 필름 패키지, 칩 온 필름 패키지 및 패키지 모듈
US10437402B1 (en) * 2018-03-27 2019-10-08 Shaoher Pan Integrated light-emitting pixel arrays based devices by bonding
US11037915B2 (en) 2019-02-14 2021-06-15 Facebook Technologies, Llc Integrated display devices
US11114429B2 (en) * 2019-04-23 2021-09-07 Xilinx, Inc. Integrated circuit device with electrostatic discharge (ESD) protection

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115613A (ja) * 2001-08-01 2003-04-18 Sony Corp 画像表示装置及びその製造方法
JP2011085883A (ja) * 2009-10-13 2011-04-28 Samsung Mobile Display Co Ltd 有機電界発光表示装置
JP2012227514A (ja) * 2011-04-08 2012-11-15 Sony Corp 画素チップ、表示パネル、照明パネル、表示装置および照明装置
JP2016512347A (ja) * 2013-03-15 2016-04-25 ルクスビュー テクノロジー コーポレイション 冗長性スキームを備えた発光ダイオードディスプレイ、及び統合欠陥検出検査を備えた発光ダイオードディスプレイを製造する方法
JP2016122832A (ja) * 2014-12-24 2016-07-07 インテル・コーポレーション 積層集積回路パッケージにおける複数のビアにおける複数の受動コンポーネント
JP2018142713A (ja) * 2015-09-02 2018-09-13 オキュラス ブイアール，エルエルシー 半導体デバイスの組立
CN105206642A (zh) * 2015-10-13 2015-12-30 南京大学 一种超高密度led显示器件及其制造方法
US20180074199A1 (en) * 2016-09-14 2018-03-15 Apple Inc. Systems and methods for in-frame sensing and adaptive sensing control
US20180269191A1 (en) * 2017-03-15 2018-09-20 Globalfoundries Inc. Micro-led display assembly
US20180301433A1 (en) * 2017-04-14 2018-10-18 Commissariat à l'énergie atomique et aux énergies alternatives Emissive led display device manufacturing method

Also Published As

Publication number Publication date
EP4109530A1 (en) 2022-12-28
EP3878012A1 (en) 2021-09-15
TW202034557A (zh) 2020-09-16
US20200266180A1 (en) 2020-08-20
EP3878012B1 (en) 2022-11-02
CN118248708A (zh) 2024-06-25
KR20210121246A (ko) 2021-10-07
US11545475B2 (en) 2023-01-03
CN113454778A (zh) 2021-09-28
US20210335767A1 (en) 2021-10-28
CN113454778B (zh) 2024-04-05
WO2020168027A1 (en) 2020-08-20
US11037915B2 (en) 2021-06-15

Similar Documents

Publication Publication Date Title
JP2022519430A (ja) 統合型表示デバイス
JP7248828B2 (ja) シリコン上のカラーｉｌｅｄディスプレイ
US8780023B2 (en) Pixel chip, display panel, lighting panel, display unit, and lighting unit
KR102322539B1 (ko) 반도체 패키지 및 이를 포함하는 디스플레이 장치
US12020630B1 (en) Stacked structure, display screen, and display apparatus
JP5812887B2 (ja) 表示モジュール、表示装置、表示モジュールの製造方法、および表示装置の製造方法
EP3997734B1 (en) Reducing the planarity variation in a display device
US11888087B1 (en) Light emitting diodes manufacture and assembly
US10989376B2 (en) Assembling of strip of micro light emitting diodes onto backplane
CN220627844U (zh) 一种显示装置
CN214505496U (zh) 一种微显示装置
CN219553668U (zh) 微型发光结构及微型发光装置
CN115552641A (zh) 包括有源像素ic的发光器件封装及其封装方法
CN115483241A (zh) 一种微显示装置及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240206