TW202034557A - 整合式顯示裝置 - Google Patents

整合式顯示裝置 Download PDF

Info

Publication number
TW202034557A
TW202034557A TW109104698A TW109104698A TW202034557A TW 202034557 A TW202034557 A TW 202034557A TW 109104698 A TW109104698 A TW 109104698A TW 109104698 A TW109104698 A TW 109104698A TW 202034557 A TW202034557 A TW 202034557A
Authority
TW
Taiwan
Prior art keywords
die
circuit
chip
display device
shoulder structure
Prior art date
Application number
TW109104698A
Other languages
English (en)
Inventor
拉金德拉 潘得悉
Original Assignee
美商菲絲博克科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商菲絲博克科技有限公司 filed Critical 美商菲絲博克科技有限公司
Publication of TW202034557A publication Critical patent/TW202034557A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本發明提供一種IC晶片，其包含：LED裝置，其暴露於該IC晶片之一正面；I/O凸塊，其位於該IC晶片之一背面；一第一晶粒，其與該些LED裝置形成一堆疊且包含與該些LED裝置電連接的驅動電路；一第一電路，其自該IC晶片之該正面向該IC晶片之一背面沿著豎直方向延伸且橫越至少該第一晶粒之一厚度以提供該些LED裝置與該些I/O凸塊中之至少一些之間的電連接；一第二晶粒，其包括管線化電路及用於該些驅動電路的控制電路；一第二電路，其自該第二晶粒延伸；以及一電路板，其與該些I/O凸塊電連接且與一功率系統電連接。

Description

整合式顯示裝置
本發明大體上係關於顯示器，且更特定言之，係關於顯示裝置與控制電路的整合。
相關申請案的交叉參考
本申請案主張2019年2月14日提申之美國臨時申請案第62/805,948號（名稱為「整合式顯示裝置」）以及2019年4月1日提申之美國臨時申請案第62/827,407號（名稱為「整合式顯示裝置」）以及2020年2月11日提申之美國非臨時專利申請案第16/787,542號（名稱為「整合式顯示裝置」）的權益，該些申請案以全文引用之方式併入本文中。
顯示器普遍存在且為可穿戴裝置、智慧電話、平板電腦、膝上型電腦、桌上型電腦、TV以及顯示系統之核心組件。當今通用顯示技術包括發光二極體（Light Emitting Diode；LED）顯示器。
顯示系統可藉由在背板上組裝LED顯示裝置之陣列來產生。LED顯示裝置之陣列中的一或多個LED顯示裝置可以分組而形成像素。顯示系統可以包括產生控制信號的控制電路，該些控制信號控制各像素以顯示影像。顯示系統進一步包括背板，以向LED顯示裝置提供結構支撐，以及提供電連接以將控制信號傳輸至LED顯示裝置。LED顯示裝置與背板及與控制電路的整合以及顯示系統的尺寸可影響像素級互連，其皆可影響顯示系統的效能及應用。
提供關於積體電路（IC）晶片的方法及設備，該晶片包含：發光二極體（LED）裝置，其暴露於IC晶片之正面；輸入/輸出（I/O）凸塊，其位於IC晶片之背面；第一晶粒，其與LED裝置沿著豎直方向形成堆疊，該第一晶粒包含與LED裝置電連接且與至少一些I/O凸塊電連接的驅動電路；第一電路，其自IC晶片正面向IC晶片背面沿著豎直方向延伸且至少跨越第一晶粒厚度以提供LED裝置與至少一些I/O凸塊之間的電連接；第二晶粒，其包括管線化電路及用於第一晶粒之驅動電路之控制電路，且與至少一些I/O凸塊電連接；第二電路，其自第二晶粒向第一晶粒延伸以提供第一晶粒與第二晶粒之間的電連接；以及電路板，其與IC晶片之I/O凸塊電連接且與功率系統電連接以提供功率系統與IC晶片之第一晶粒、第二晶粒及LED裝置中之每一者之間的電連接。
在一些具體實例中，第一晶粒在IC晶片內鄰近於第二晶粒、沿著側向方向定位，該側向方向垂直於豎直方向。IC晶片可以包括與第一晶粒沿著側向方向鄰接的凸肩結構，且第一電路可以包含沿著豎直方向延伸貫穿凸肩結構的導電路徑。IC晶片可以包括與LED裝置沿著側向方向鄰近的再分佈層（RDL），且RDL可以延伸越過凸肩結構之至少一部分及第一晶粒之至少一部分以提供第一晶粒與第一電路之間的電連接。在一些情況下，第一晶粒包含內層電路以使LED裝置與RDL之間達成電連接。另外，IC晶片可以包括與第二晶粒沿著側向方向鄰接的凸肩結構，且第一電路可以包含沿著豎直方向延伸貫穿凸肩結構的導電路徑。IC晶片可以包括與LED裝置沿著側向方向鄰近的RDL作為第二電路之一部分。RDL可以延伸越過凸肩結構之至少一部分、第二晶粒，及第一晶粒之至少一部分，以提供第一晶粒與第一電路之間及第一晶粒與第二晶粒之間的電連接。在一些情況下，第一晶粒包含內層電路以提供LED裝置與IC晶片正面上之I/O凸塊之間的電連接。
IC背面上的I/O凸塊可以包含在凸肩結構上形成且與凸肩結構之導電路徑電連接的I/O凸塊。在一個具體實例中，RDL為第一RDL，且IC晶片進一步包含第二RDL，該第二RDL覆蓋與第二晶粒沿著側向方向鄰接之第二凸肩結構的至少一部分、第一晶粒及第二晶粒以向第一電路、第一晶粒及第二晶粒提供電連接。在此，IC背面上的I/O凸塊可以包含在第二凸肩結構上形成且與第二凸肩結構之導電路徑電連接的I/O凸塊。
在某些情況下，凸肩結構是為了當第一晶粒位於載體基板上時與第一晶粒鄰接而形成。在一些情況下，凸肩結構包括環氧樹脂模製化合物（epoxy molding compound，EMC）。僅舉一例，凸肩結構可以藉由用EMC填注模具而形成。導電路徑可以包括銅材料。在某些情況下IC晶片包括晶片載體以固持第一晶粒與第二晶粒。在此，第一電路可以包含沿著豎直方向延伸貫穿晶片載體而到達IC晶片背面上之I/O凸塊的導電路徑。在一些情況下，IC晶片包括第一橋接電路，該第一橋接電路延伸越過晶片載體的一部分及第一晶粒的一部分以提供第一電路與第一晶粒之間的電連接。在此，第一晶粒可以進一步包括內層電路以提供第一電路與LED裝置之間的電連接。在一些情況下，IC晶片包括第二橋接電路作為第二電路之一部分，該第二橋接電路延伸越過第一晶粒的一部分及第二晶粒的一部分以提供第一晶粒與第二晶粒之間的電連接。晶片載體可以包含例如陶瓷材料。
在一些具體實例中，第一晶粒與第二晶粒沿著豎直方向在IC晶片內形成堆疊。在一個特定具體實例中，IC晶片進一步包含與第一晶粒沿著垂直於豎直方向的側向方向鄰接的第一凸肩結構及與第二晶粒沿著側向方向鄰接的第二凸肩結構。在此，第一電路可以包含沿著豎直方向延伸貫穿第一凸肩結構的第一導電路徑及沿著豎直方向延伸貫穿第二凸肩結構的第二導電路徑。IC晶片可以包括第一RDL，該第一RDL與LED裝置鄰近且延伸越過第一凸肩結構的至少一部分及第一晶粒的一部分以提供第一晶粒與第一導電路徑之間的電連接；以及第二RDL，該第二RDL面向第一晶粒且橫越第二凸肩結構的至少一部分及第二晶粒的一部分以提供第二晶粒與第二導電路徑之間的電連接。第一RDL及第二RDL可為第二電路的一部分。IC晶片可以進一步包含位於第一凸肩結構與第二凸肩結構之間的I/O凸塊以提供第一導電路徑與第二導電路徑之間的電連接。IC晶片可以進一步包含延伸越過第一凸肩結構之一部分及第一晶粒之一部分的第三RDL。第三RDL可以與第一凸肩結構的第一導電路徑電連接且面向第二RDL。IC晶片亦可進一步包含夾在第三RDL與第二RDL之間的I/O凸塊以提供第三RDL與第二RDL之間的電連接。IC晶片背面上的I/O凸塊可以包含位於凸肩結構上且與第二凸肩結構之第二導電路徑電連接的I/O凸塊。
在第一晶粒及第二晶粒形成堆疊的一個特定具體實例中，第一晶粒包含與LED裝置電連接的多個第一矽穿孔（through silicon via，TSV）作為第一電路之一部分，且第二晶粒包含與多個第一TSV電連接之多個第二TSV作為第一電路之一部分。IC晶片背面上的I/O凸塊可與多個第二TSV電連接。第二晶粒可以包含與第一晶粒電連接的多個第三TSV作為第二電路之一部分。在此，多個第一TSV可以在第一晶粒之周邊區域中形成。周邊區域可以在其上形成有LED裝置之第一晶粒的像素區域之外部。
在第一晶粒與第二晶粒形成堆疊的一個不同具體實例中，第一晶粒再次包含TSV作為第一電路之一部分，該些TSV與LED裝置電連接且在第一晶粒之周邊區域中形成。如前所述，外部的周邊區域可為其上形成有LED裝置之第一晶粒的像素區域。但在此，該顯示設備進一步包括延伸貫穿凸肩結構的導電路徑作為第一電路之一部分，該凸肩結構與第二晶粒沿著側向方向鄰接。
第一晶粒可由第一晶圓製成，且第二晶粒可由第二晶圓製成。第一晶圓及第二晶圓可與以下中之至少一者關聯：不同操作電壓或不同製程節點。
一種用於製造上述IC晶片的方法可以包含：製造發光二極體（LED）裝置；由第一晶圓製造第一晶粒以在第一晶粒中包括驅動電路；將LED裝置轉移至第一晶粒上；由第二晶圓製造第二晶粒；將第一晶粒與第二晶粒封裝以形成積體電路（IC）晶片；使LED裝置暴露於IC晶片的正面；製造第一電路，該第一電路自IC晶片正面向IC晶片背面沿著豎直方向延伸橫越第一晶粒以向LED裝置提供電連接；製造第二電路以提供第一晶粒與第二晶粒之間的電連接；在IC晶片背面上形成輸入/輸出（I/O）凸塊，以向第一晶粒、第二晶粒及第一電路提供電連接；以及使IC晶片經由I/O凸塊連接至電路板以形成顯示設備。舉例而言，第一電路可以包含矽穿孔（TSV）。TSV可以藉由在將LED裝置轉移至包括驅動電路之第一晶粒的第一表面上之後蝕穿第一晶粒的第一表面來製成。
在以下描述中，出於解釋之目的，闡述具體細節以便透徹瞭解本發明之某些具體實例。然而，各個具體實例顯然可以在無此等具體細節的情況下實施。圖式及描述不希望具有限制性。
當今通用的顯示技術範圍為液晶顯示器（LCD）至最新的有機發光二極體（OLED）顯示器及主動矩陣有機發光二極體（AMOLED）顯示器。無機發光二極體（ILED）正作為第三代平板顯示影像產生器出現，該第三代顯示影像產生器係基於優良的電池效能及擴增的亮度。本文所述之「pLED」、「uLED」或「微型LED」係指特定類型的ILED，其具有小型主動發光區域（例如小於2,000 μm2 ）且在一些實例中能夠產生方向光以提高小型主動發光區域所發射之光的亮度級。在一些實例中，微型LED可以指具有小於50 pm、小於20 pm或小於10 pm之主動發光區域的LED。在一些實例中，線性尺度可以小至2 pm或4 pm。在本發明的其餘部分中，「LED」可以指pLED、ILED、OLED或任何類型的LED裝置。
ILED顯示器可以由OLED顯示器使用不同方法製成。舉例而言，OLED裝置直接在顯示器基板上製成。相比之下，ILED裝置單獨地自顯示器基板製成。ILED裝置的基底材料（基底材料）生長於結晶基板上以形成LED起始晶圓。LED起始晶圓可以經由多個步驟加工以產生個別LED晶粒，每個LED晶粒包括LED裝置。製成後，可以將LED晶粒自載體基板轉移至背板。背板可為顯示裝置之顯示器背板。顯示裝置中的LED裝置可以分割而形成像素。
背板以及其他組件（諸如控制電路及功率系統）可以個別地附接至電路板（例如印刷電路板（PCB））以形成顯示系統。電路板可提供顯示系統之不同組件之間的電連接。此類配置可以是非所需的。第一，由於各組件間隔的距離相對長，因此顯示系統的形狀係數增加，使得顯示系統在空間極其有限的裝置（諸如可穿戴裝置）中難以展開。第二，為了提供各組件之間的電連接，需要長信號跡線。長信號跡線可以向高速信號（諸如高解析度影像資料）的傳輸增添實質性延遲，此會使顯示系統的效能顯著降級。所有此等均會限制顯示系統的應用。
本發明之實例提供顯示設備。顯示設備包含積體電路（IC）晶片。IC晶片包含整合於IC晶片內的發光二極體（LED）裝置、第一晶粒及第二晶粒。LED裝置暴露於IC晶片正面。IC晶片進一步包括位於IC晶片背面的輸入/輸出（I/O）凸塊。LED裝置可以與第一晶粒沿著豎直方向形成堆疊。第一晶粒包括與LED裝置電連接的驅動電路且與至少一些I/O凸塊電連接。IC晶片進一步包括第一電路，該第一電路自IC晶片正面向IC晶片背面沿著豎直方向延伸且橫越至少第一晶粒之厚度以提供LED裝置與至少一些I/O凸塊之間的電連接。包含顯示引擎及用於第一晶粒之驅動電路之控制電路的第二晶粒連接至至少一些I/O凸塊。IC晶片進一步包括第二電路以提供第一晶粒與第二晶粒之間的電連接。顯示設備進一步包含與IC晶片之I/O凸塊及功率系統電連接的電路板，以提供功率系統與IC晶片之第一晶粒、第二晶粒及LED裝置中之每一者之間的電連接。
本發明係關於「電連接」之組件或電路。在此，「電連接」泛指一或多個電連接，其可以直接形成於兩個組件之間，或經由一或多個中間組件、路徑或電路間接形成。在本發明中，「電路」可以包括可以傳導電流或可以傳輸電位的任何結構。電路可以包括例如導線、通孔以及任何被動或主動裝置（例如電阻器、電容器、電感器、電晶體等）。
在一些實例中，第一晶粒及第二晶粒可以在IC晶片內沿著側向方向配置。IC晶片可以包括與第一晶粒沿著側向方向鄰接的凸肩結構。凸肩結構可以包括導電路徑，其自IC晶片正面向IC晶片背面延伸橫越凸肩結構以提供LED裝置與I/O凸塊之間的電連接。IC晶片可以包括扇出電路，其組態為與LED裝置鄰近的正面再分佈層（RDL）且位於IC晶片正面。正面RDL可以自凸肩結構延伸至第一晶粒，以提供導電路徑之第一末端與第一晶粒之間的電連接。第一晶粒進一步包括內層電路以提供導電路徑之第一末端與LED裝置之間的電連接。IC晶片亦可包括另一正面RDL，其自第二晶粒延伸越過至第一晶粒以提供第一晶粒與第二晶粒之間的電連接。
提出多種組態使凸肩結構之導電路徑之第二末端連接至IC晶片背面上的I/O凸塊。在一個實例中，I/O凸塊可以在IC晶片背面之凸肩結構的一部分上形成，以與導電路徑的第二末端達成電連接。在另一實例中，IC晶片可以包括扇出電路，其經組態為與正面RDL相對的背面RDL。I/O凸塊可以在背面RDL上形成，且背面RDL可以自I/O凸塊延伸至凸肩結構以提供I/O凸塊與導電路徑之第二末端之間的電連接。
在一些實例中，第一晶粒與第二晶粒可以在IC晶片內沿著豎直方向形成堆疊。IC晶片可以包括與第一晶粒沿著側向方向鄰接的第一凸肩結構及與第二晶粒沿著側向方向鄰接的第二凸肩結構。第一凸肩結構可以包括沿著豎直方向延伸橫越第一凸肩結構的第一導電路徑。第二凸肩結構可以包括沿著豎直方向延伸橫越第二凸肩結構的第二導電路徑。第一晶粒可以包括與LED裝置鄰近的第一正面RDL。第一正面RDL自第一凸肩結構延伸至第一晶粒，以經由第一晶粒提供LED裝置與第一導電路徑之間的電連接。在一些實例中，第一晶粒中的第一凸肩結構可經第一晶粒自身之主體內的矽穿孔（TSV）置換。TSV可以處於第一晶粒之周邊區域中或處於第一晶粒之實質上整個區域內。
提出多種組態以提供第一凸肩結構與第二凸肩結構之間的電連接。在一個實例中，第一導電路徑與第二導電路徑可以經由夾在第一凸肩結構與第二凸肩結構之間的I/O凸塊電連接在一起。在一些實例中，IC晶片可以包括對置的RDL層，該些RDL層分別形成於第一晶粒背面（背對IC晶片正面）及第二晶粒正面（面向第一晶粒背面）上。對置的RDL層可以分別延伸至第一凸肩結構及第二凸肩結構，以分別電連接至第一凸肩結構之第一導電路徑及第二凸肩結構之第二導電路徑。IC晶片可以包括夾在對置的RDL層之間的I/O凸塊，以提供對置的RDL層之間及第一導電路徑與第二導電路徑之間的電連接。IC晶片背面上的I/O凸塊可以位於第二凸肩結構上，或位於延伸越過第二晶片的另一背面RDL上，如上文所述。
亦提出其他組態以使LED裝置及晶粒整合於積體電路晶片中。在一個實例中，IC晶片可以包括晶片載體以固持沿著側向方向配置的第一晶粒及第二晶粒。晶片載體可以包括導電路徑以向IC晶片背面的I/O凸塊提供電連接。IC晶片可以包括橋接電路以提供LED裝置與導電路徑之間在晶片載體內的電連接。在另一實例中，IC晶片可以包括沿著豎直方向形成堆疊的第一晶粒及第二晶粒，且第一晶粒及第二晶粒中之每一者可以包括矽穿孔（TSV）以提供LED裝置與I/O凸塊之間在背面上的電連接。
利用所揭示之技術，可將LED裝置及控制電路整合於單個積體電路晶片中。此類配置可以實質上減少顯示系統之各組件之間的間隔距離，此不僅減小顯示系統的形狀係數，而且因此可以改良佈線距離及顯示系統的操作速度。所揭示之技術特別有利於在空間極其有限的可穿戴裝置（例如頭戴式顯示器）中建構高效能顯示系統。
本發明之實例可包括人工實境系統或結合人工實境系統實施。人工實境為在向使用者呈現之前已以一些方式調整的實境形式，其可包括例如虛擬實境（VR）、擴增實境（AR）、混合實境（MR）、混雜實境，或其一些組合及/或衍生物。人工實境內容可包括完整產生的內容，或所產生內容與所捕捉（例如真實世界）內容的組合。人工實境內容可包括視訊、音訊、觸覺反饋或其一些組合，其中任一者可在單一通道中或在多個通道中呈現（諸如對檢視者產生三維效應之立體視訊）。另外，在一些實例中，人工實境亦可與用於例如在人工實境中建立內容及/或以其他方式用於人工實境中（例如在人工實境中執行活動）之應用、產品、配件、服務或其一些組合關聯。提供人工實境內容之人工實境系統可實施於各種平台上，包括連接至主機電腦系統之頭戴式顯示器（HMD）、獨立式HMD、行動裝置或計算系統，或能夠向一或多個檢視者提供人工實境內容的任何其他硬體平台。
圖 1 展示根據本發明之一些實例之pLED 100的橫截面圖。如圖 1 中所示，pLED 100尤其包括基板102、安置於基板102上的半導體磊晶層104。磊晶層104可以成形為凸台106。凸台106中可以包括主動層108，該主動層可以包括經組態以在活化時發射預定波長範圍之光的量子井結構。凸台106具有被P型接觸墊110覆蓋的截頂，而凸台106外部之磊晶層104的一部分可以被N型接觸墊112覆蓋。可以橫越P型接觸墊110及N型接觸墊112施加電信號以活化主動層108發射光114。此外，凸台106亦具有近抛物面形狀以形成反射圍封體。凸台106之近抛物面結構可以在晶圓加工步驟期間直接蝕刻於LED晶粒上。用於典型pLED的凸台106可以具有約50微米（μm）或更小的直徑，而P型接觸墊110及N型接觸墊112中之每一者可以具有約20 μm的直徑。
自主動層108發射的光114可以足以使光逃避pLED晶粒100的角度（亦即，在全內反射角度範圍內）、自凸台106之內壁、向發光表面116反射。當光自發光表面116出射時，光114可以形成半準直光束。
圖 2A 及圖 2B 展示根據本發明之一些實例的pLED顯示設備200之實例。雖然圖 2A 及圖 2B 之實例係基於pLED裝置，但應瞭解圖 2A 及圖 2B 之實例亦適用於其他類型的LED裝置。圖 2A 展示顯示設備的橫截面圖，而圖 2B 展示顯示設備的俯視圖。如圖 2A 中所示，pLED顯示器200可以包括pLED晶粒202之陣列，包括例如組裝於背板204上的pLED晶粒202a、pLED晶粒202b及pLED晶粒202c。
背板204可以包括用於附著多個pLED晶粒的結構，以向多個pLED裝置提供電連接及結構支撐。如本文所用，「背板」可以指提供表面（可以是平坦的、彎曲的，等）的任何結構，該表面用於附著多個LED裝置（其可以包括如本發明中所述的pLED裝置）及用於向多個LED裝置提供電信號。背板可組態為顯示器背板以形成顯示裝置。舉例而言，背板可以固持LED裝置之總成，從而形成顯示元件，且背板亦可包括跡線以向LED裝置提供電信號，從而控制顯示元件所顯示之資訊。背板204可包含可連接至其他組件之跡線。背板亦可包含可近接跡線的電接觸點，例如金屬墊。舉例而言，如圖 2A 及圖 2B 中所示，背板204包括分別與pLED晶粒202a、pLED晶粒202b及pLED晶粒202c電連接的電跡線206a、206b及206c。電跡線206a、206b及206c允許pLED晶粒202a、pLED晶粒202b及pLED晶粒202c中之每一者個別地藉由施加不同信號加以控制。背板204亦包括電跡線208，其充當pLED晶粒202a、pLED晶粒202b及pLED晶粒202c中之每一者的回流電流路徑。背板204可以包括不同種類之材料，諸如薄膜電晶體（Thin Film Transistor，TFT）玻璃基板、聚合物、多氯聯苯（PCB）等。儘管圖 2A 說明背板204具有矩形形狀，但應理解，背板204可以具有不同形狀及尺寸。
pLED晶粒202a、pLED晶粒202b及pLED晶粒202c中之每一者可以具有類似於圖 1 之pLED晶粒100的結構。圖 2A 及圖 2B 中的各pLED晶粒可以包括基板102、磊晶層104、凸台106及主動層108。另外，各pLED晶粒包括裝置側凸塊210及裝置側凸塊212。雖然圖 2A 及圖 2B 說明凸塊具有矩形形狀，但應瞭解凸塊可以呈現其他形狀，包括例如圓形、圓拱形等。裝置側凸塊210可連接至P型接觸墊110（圖 2A 及圖 2B 中未示出），而裝置側凸塊212可連接至N型接觸墊112（圖 2A 及圖 2B 中亦未示出）。此外，背板204在用於置放pLED晶粒的每一位置處包括背板側凸塊。舉例而言，背板204包括用於pLED晶粒202a的背板側凸塊214及216。背板204亦包括金屬墊（圖 2A 中未示出），其充當其上沈積背板側凸塊214及216的基底，及向跡線206及208提供電接觸。導電性接合（例如金屬接合）可以在pLED晶粒之凸塊與接點之間形成，以提供pLED晶粒與背板204之間的導電路徑。
在一些實例中，pLED顯示設備200可組態為掃描顯示器，其中經組態以發射特定顏色之光的LED形成條帶（或多個條帶）。舉例而言，如圖 2C 中所示，多個pLED晶粒（包括pLED晶粒202a、pLED晶粒202b及pLED晶粒202c等）可以沿著X軸組裝，以在背板204上形成經組態以發射綠光的pLED條帶220。另外，背板204亦包括經組態以發射紅光的pLED條帶230及經組態以發射藍光的LED條帶240。
pLED條帶220、230及240以及紅色、綠色及藍色pLED的其他條帶可以在背板204上沿著Y軸組裝為平行條帶，以形成掃描顯示器。圖 2D 說明掃描顯示器250之實例，其包含pLED顯示設備200、反射鏡252及透鏡254。在掃描顯示器250中，每條LED條帶可經組態以發射特定顏色（例如紅色、綠色或藍色之一）的光。舉例而言，pLED條帶220可以發射綠光260，pLED條帶230可以發射紅光270等。光可以藉由透鏡254彙聚且藉由反射鏡252反射至人眼球256。為了執行依序掃描，可以控制每條pLED條帶來發射光，以將影像的一列像素投射至眼球256之視網膜上。每列像素可以依序投射。經由反射鏡252的旋轉動作，可以在不同時間將每列像素投射於視網膜上的不同點，以對影像產生感知。
在圖 2A 至圖 2D 之實例中，背板204之各pLED具有背板側凸塊以向各pLED傳輸控制信號。此類配置在使各pLED個別地得到控制的同時，可以讓背板上置放多個背板側凸塊（當顯示器包括多個像素以改良解析度時）。舉例而言，若掃描顯示器250包括一百萬個pLED，則背板204上需要提供一百萬對背面凸塊214及216以向一百萬個pLED中之每一者提供電連接。背板204上亦需要額外的導線206及208以向背面凸塊提供電連接。
大量數目個凸塊及相關導線可能使LED裝置與控制電路之間的緊密整合降級。舉例而言，置放凸塊可能需要額外的背板空間，此會增加LED裝置與控制電路之間的距離。由於信號需要行進較長距離，因此會降低LED裝置與控制電路之操作速度。
圖 3 說明顯示系統300之實例，其可為pLED顯示設備200之一部分或包括該pLED顯示設備。如圖 3 中所示，顯示系統300包括像素管線化電路302、驅動控制電路304、驅動電路306、uLED裝置陣列308，及功率系統310。像素管線化電路302可以產生像素資料供顯示系統300呈現。像素資料可以包括例如虛擬實境場景之影像、混合實境場景之複合影像、相機捕捉之影像等。驅動控制電路304可以基於像素資料產生控制信號及資料信號用於驅動電路306。控制信號可以包括例如定址信號以在uLED裝置陣列308之間選擇uLED裝置。資料信號可以設定所選uLED裝置之輸出強度。定址信號與資料信號均可為高速信號，以允許顯示系統300以高解析度及高刷新速率顯示影像。典型地，像素管線化電路302與驅動控制電路304均使用支持高速操作及相對較低操作電壓的製程技術製成。
另外，如圖 3 中所示，驅動電路306可以包括一組控制驅動器312以提供控制信號，及一組資料驅動器314以提供資料信號。驅動電路306可以接收來自驅動控制電路304的定址及資料信號且基於資料信號控制uLED裝置的輸出強度，例如控制流經uLED裝置的電流。如圖3中所示，驅動電路306可以包括藉由控制信號及資料信號控制的電晶體及電容器，以控制uLED裝置中的電流流動。典型地，驅動電路306係使用支持高操作電壓及相對低速操作的製程技術製成。
功率系統310可以包括供電電路（例如電壓調節器），以及其他元件（例如電壓供應線、接地線等）。如圖 3 中所示，功率系統310可以與像素管線化電路302、驅動控制電路304及驅動電路306中之每一者電連接，以例如供應電功率（例如電壓320）且/或提供電流返回路徑。功率系統310亦提供uLED裝置308的返回路徑322。
如上文所述，將像素管線化電路302、驅動控制電路304、驅動電路306及uLED裝置308整合於單一積體電路晶片內以減少此等組件之間的間隔距離係有利的。此類配置可以減小顯示系統的形狀係數以及佈線距離且改良顯示系統的操作速度。
圖 4A 及圖 4B 說明顯示系統400之實例，其可以提供改良的效能及減小的形狀係數。圖 4A 之左圖說明顯示系統400之實例的側視圖，而圖 4A 之右圖說明顯示系統400的俯視圖。參看圖 4A ，顯示系統400可以包括積體電路（IC）晶片402及電路板404。積體電路晶片402包括正面406（面朝方向「A」）及背面408（面朝方向「B」）。IC晶片402包括整合於IC晶片402內的發光二極體（LED）裝置410、第一晶粒412及第二晶粒414。LED裝置410暴露於IC晶片正面。IC晶片402進一步包括背面408上的輸入/輸出（I/O）凸塊422。LED裝置410可以與第一晶粒412沿著豎直方向（例如沿著Z軸）形成堆疊。第一晶粒412可以包括例如圖 3 之驅動電路306。驅動電路306可以與一些I/O凸塊422電連接。如圖 4A 之右側所示，IC晶片402可以包括與不同顏色之LED裝置410耦接的多個第一晶粒412。舉例而言，第一晶粒412a可以與紅色LED裝置410a形成堆疊，第一晶粒412b可以與綠色LED裝置410b形成堆疊，而第一晶粒412c可以與藍色LED裝置410c形成堆疊。第二晶粒414可以包括例如像素管線化電路302及驅動控制電路304。像素管線化電路302及驅動控制電路304亦可連接至一些I/O凸塊422。第一晶粒412及第二晶粒414可以由不同晶圓製成，該些晶圓與例如不同加工節點、不同操作電壓等相關。舉例而言，第一晶粒412可以使用耐受較高操作電壓、但支持較低速度操作的製程節點製成，而第二晶粒414可以使用支持較高速度操作、但具有較低操作電壓限值的製程節點製成。
另外，IC晶片402包括第一電路430及第二電路440。第一電路430與第二電路440可以包括導線、跡線、通孔等，以提供電連接。第一電路430（例如第一電路430a、430b、430c等）可以自IC晶片402之正面408向IC晶片402之背面408沿著豎直方向延伸且橫越至少第一晶粒412之厚度。亦即，第一電路430覆蓋的豎直距離可以跨越至少第一晶粒412之厚度。然而，第一電路430實際上可以或可以不在實體上穿過第一晶粒412，此視所用具體實例而定。舉例而言，在圖 4A 所示之具體實例中，第一電路430豎直延伸橫越至少第一晶粒412之厚度，在實體上不穿越第一晶粒412。第一電路430可以包括第一晶粒412中的內層電路以電連接至LED裝置410。第一電路430可組態為環繞電路以提供LED裝置410與至少一些I/O凸塊422之間的電連接。舉例而言，第一電路430可為圖 3 之返回/接地路徑322的一部分。第一電路430亦可向例如驅動電路306提供電源。第二電路440（例如第二電路440a、440b、440c等）可以自第二晶粒414延伸至第一晶粒412a、412b及412c中之每一者。第二電路440可以提供第二晶粒414與第一晶粒412a、412b及412c中之每一者之間的電連接。電連接可以用於例如將資料及控制信號自第二晶粒414傳輸至第一晶粒412a-412c，將其他信號自I/O凸塊422傳輸至第一晶粒412a-412c等。
電路板404可以包括跡線及墊。電路板404之一些墊可以與IC晶片402之I/O凸塊422電連接，而電路板404之一些墊可以與例如功率系統310或其他組件電連接。電路板404可以提供功率系統310與第一晶粒412、第二晶粒414及LED裝置410中之每一者之間的電連接。舉例而言，圖 3 之返回/接地路徑322可以經由第一電路430及I/O凸塊422以及電路板404，在uLED 308與功率系統310之間建構。
在圖 4A 的實例中，第一晶粒412及第二晶粒414在IC晶片402內沿著側向方向（例如沿著X或Y軸）配置。在一些實例中，如圖 4B 所示，第一晶粒412及第二晶粒414可以沿著豎直方向形成堆疊，以進一步減小積體電路晶片402及顯示系統400的形狀係數。如圖 4A 所示，第一電路430可以自IC晶片402之正面406向IC晶片402之背面408沿著豎直方向延伸且橫越第一晶粒412及第二晶粒414之厚度。另外，一組I/O凸塊可以夾在第一晶粒412與第二晶粒414之間，作為第二電路440之一部分。
圖 5A 及圖 5B 說明圖 4A 之顯示系統400的實例，其中第一晶粒412與第二晶粒414沿著側向方向配置。如圖 5A 中所示，IC晶片402可以包括與第一晶粒412沿著側向方向（例如平行於X或Y軸）鄰接的凸肩結構502及與第二晶粒414鄰接的凸肩結構504。凸肩結構502及504中之每一者可以分別包括延伸橫越第一晶粒412或第二晶粒414之厚度的導電路徑512及524。扇出電路522可組態為再分佈層（RDL），其包含金屬層以提供電連接。圖 5B 說明扇出電路522可以經由I/O墊（圖 5B 中未示出）與第一晶粒412之內層電路523電連接。扇出電路522亦延伸越過凸肩結構502且可以與導電路徑512的一個末端電連接。導電路徑512的另一個末端可以與至少一些I/O凸塊422電連接。在一些實例中，如圖 5B 之頂圖所示，可以將I/O凸塊422置於凸肩結構502之背面（例如面朝方向B之一側）且直接連接至導電路徑512。在一些實例中，如圖 5B 之底圖所示，IC晶片402可以包括扇出電路532，該扇出電路組態為自凸肩結構502延伸至第一晶粒412之背面（例如面朝方向B之一側）的背面RDL，且I/O凸塊422可以安置於背面RDL上。導電路徑512可經由背面RDL連接至I/O凸塊422。在兩個實例中，扇出電路522及/或532連同導電路徑512一起可為圖 4A 之第一電路430的一部分，以提供LED裝置410與I/O凸塊422之間的電連接。背面RDL的使用可以增加可供利用的I/O凸塊422數目且可以藉由佈線密度驅動。
另外，IC晶片402亦包括扇出電路524，該扇出電路自凸肩結構504延伸越過第二晶粒414至第一晶粒412。扇出電路524亦可組態為RDL。在圖 5B 中，扇出電路524可以經由I/O墊（圖 5B 中未示出）與第二晶粒414之內層電路及第一晶粒412之內層電路525電連接。扇出電路524亦延伸越過凸肩結構504且可以與導電路徑514的一個末端電連接。導電路徑514的另一個末端可以與至少一些I/O凸塊422電連接。在一些實例中，如圖 5B 之頂圖所示，可以將I/O凸塊422置於凸肩結構504之背面（例如面朝方向B之一側）且直接連接至導電路徑514。在一些實例中，如圖 5B 之底圖所示，IC晶片402可以包括另一扇出電路，其組態為自凸肩結構504延伸至第二晶粒414之背面（例如面朝方向B之一側）的背面RDL，且可以使I/O凸塊424定位於背面RDL上。導電路徑514可經由背面RDL連接至I/O凸塊422。在兩個實例中，扇出電路524及/或534連同導電路徑514一起可為圖 4A 之第一電路430的一部分，以提供LED裝置410與I/O凸塊422之間的電連接。另外，扇出電路524及導電路徑514亦可為第二電路440的一部分，以提供第二晶粒414與第一晶粒412之間的電連接，用於例如傳輸功率、控制信號、資料信號等。
凸肩結構502與504均可以由環氧樹脂模製化合物（EMC）製成。當第一晶粒412及第二晶粒414位於載體基板上時，可以製成凸肩結構。舉例而言，在第一晶粒412及第二晶粒414轉移至載體基板上之後，可以使模具鄰近於載體基板上的第一晶粒412及第二晶粒414定位，且模具可以用EMC填充以形成凸肩結構。在某些具體實例中，凸肩結構502及504可為圍繞第一晶粒412及第二晶粒414所形成之單體封裝結構的一部分。此外，導電路徑512及514可以由銅製成且可以藉由例如鑽取貫穿凸肩結構502及504的通孔及使銅沈積於通孔中來製成。
凸肩結構502及504形成之後，可以扇出方法形成扇出電路522及524。可以利用兩種類型的扇出方法形成扇出電路522及524。第一類型的扇出方法可為面朝下方法，其中晶粒412及414面朝下置放於扁平載體上以確保晶粒表面的共面性。凸肩結構502及504亦可在平坦表面上形成且變得與晶粒412及414共面。接著移除（例如藉由蝕刻）平坦載體以暴露晶粒表面，且接著可以在暴露表面上形成扇出電路522及524。第二類型的扇出方法可為面朝上方法，其中晶粒412及414面朝上置放於載體上。可以向晶粒412及414之晶粒表面施加研磨製程以確保共面性。在一些實例中，可以在晶粒表面上形成製程凸塊以容納共面性的缺乏。研磨製程之後，製程凸塊可以保留一些殘留物且可以用作晶粒與扇出電路之間的I/O墊。
圖 6 說明圖 4B 之顯示系統400之實例，其中第一晶粒412及第二晶粒414沿著豎直方向配置成堆疊。如圖 6 中所示，IC晶片402包括與第一晶粒412沿著側向方向鄰接的第一凸肩結構602及與第二晶粒414沿著側向方向鄰接的第二凸肩結構604。第一凸肩結構602包括沿著豎直方向延伸且橫越第一晶粒412之厚度的第一導電路徑612，而第二凸肩結構604包括沿著豎直方向延伸且橫越第二晶粒414之厚度的第二導電路徑614。IC晶片402進一步包括第一扇出電路622，該第一扇出電路自第一凸肩結構602延伸至第一晶粒412以提供LED裝置410與第一導電路徑612之間的電連接（經由第一晶粒412之內層電路）。IC晶片402進一步包括第二扇出電路624，該第二扇出電路自第二凸肩結構604延伸至第二晶粒414以提供第二導電路徑614與第二晶粒414之間的電連接。第二導電路徑614可以與至少一些I/O凸塊422電連接，而第一導電路徑612與第二導電路徑614電連接。經由第一導電路徑612及第二導電路徑614，可以在LED裝置410與I/O凸塊422之間及第一晶粒412與第二晶粒414之間提供電連接。根據本發明之各種具體實例，第一扇出電路622與第二扇出電路624均組態為RDL層。
第一導電路徑612與第二導電路徑614之間的電連接存在多種方式。舉例而言，I/O凸塊640（例如I/O凸塊640a）可以夾在第一凸肩結構602與第二凸肩結構604之間（及第一導電路徑612與第二導電路徑614之間）以提供電連接。作為另一實例，如圖 6 中所示，IC晶片402可以進一步包括在第一晶粒412之背面（面朝方向B）上形成的背面扇出電路630。背面扇出電路630可以延伸越過第二凸肩結構614且與第二導電路徑614電連接。背面扇出電路630與扇出電路624（位於第二晶粒414上）形式對置的RDL層。I/O凸塊640（例如I/O凸塊640b）可以夾在對置的RDL層之間，以提供對置RDL層與第一導電路徑612及第二導電路徑614之間的電連接。
另外，I/O凸塊422可以基於圖 5B 之實例分佈。舉例而言，I/O凸塊422可以僅置放於第二凸肩結構604下方，或置放於第二晶粒414下方、另一背面RDL層上方。
圖 6 之配置存在多個優點。舉例而言，堆疊結構可以減少IC晶片402之占地面積。此外，由於凸肩結構的尺寸具有靈活性且可以擴展以容納較多I/O凸塊，因此I/O凸塊640（第一晶粒與第二晶粒之間）的數目及I/O凸塊422（第二晶粒與電路板之間）的數目在很大程度上可以獨立於第一晶粒及第二晶粒之尺寸，使IC晶片402的製造及應用增加了靈活性。
圖 7A 、圖 7B 、圖 7C 及圖 7D 說明IC晶片402之其他實例結構。如圖 7A 中所示，IC晶片402可以包括固持第一晶粒412及第二晶粒414的晶片載體702，其中晶粒沿著側向方向（例如平行於X/Y軸）配置。晶片載體702進一步包括可以固持導電路徑704的凸肩結構703，該導電路徑沿著豎直方向（例如沿著Z軸）延伸且橫越第一晶粒412之厚度。IC晶片402進一步包括橋接電路706及708。橋接電路706可以提供第一晶粒412與第二晶粒414之間的電連接。橋接電路708可以提供第一晶粒412（及LED裝置410）與導電路徑704之間的電連接。導電路徑704亦與I/O凸塊422電連接。橋接電路708及導電路徑704可以提供LED裝置410與I/O凸塊422之間的電連接。
圖 7B 說明IC晶片402之實例，其中第一晶粒412與第二晶粒414形成堆疊。在圖 7B 中，第一晶粒412及第二晶粒414中之每一者包括矽穿孔（TSV），該矽穿孔豎直（沿著Z軸）延伸貫穿晶粒。LED裝置410與I/O凸塊422之間的電連接可以藉由例如第一晶粒412之TSV 730、I/O凸塊740及第二晶粒414之TSV 750提供。電連接可以用於向驅動電路306及電流返回路徑322提供例如功率。此外，第一晶粒412與第二晶粒414之間的電連接可以藉由第一晶粒412之TSV 732及I/O凸塊742提供。扇出電路可以在第一晶粒及第二晶粒上形成，以向凸塊740/742及I/O凸塊422提供電連接。
圖 7B 中之配置可以提供許多優點。首先可減小封裝尺寸，因為LED裝置410與凸塊740/742之間的導電路徑（例如返回路徑322、電源線等，如由第一電路430表示）侷限於第一晶粒412內。因此，不需要定位於第一晶粒412側向（沿著X/Y軸）的外部結構，如圖 6 之凸肩結構602及圖 7A 之凸肩結構703（以固持導電路徑），從而可以減少IC晶片402的占地面積。此外，第一晶粒412中的一些或全部TSV（例如TSV 730）可以在像素區域（包括LED裝置410）下方的主動區域760中形成。主動區域760可以包括例如驅動電路306及控制LED裝置410的其他半導體裝置。使TSV穿過第一晶粒412內的主動區域760可以進一步減小經由TSV建構之供電及返回路徑的佈線距離，從而可以改良供電及接地系統的穩固性。
然而，在LED裝置410置放於第一晶粒412上之後製造TSV的情況下，圖 7B 之配置可能提出諸多挑戰。特定言之，藉由自正面762穿過第一晶粒412豎直蝕刻溝槽、隨後用金屬（或其他導電材料）填注溝槽而形成TSV。但是蝕刻會潛在地損傷LED裝置410，且可能需要特別注意保護LED裝置410以防蝕刻操作損傷，諸如在主動區域760中產生不置放驅動電路及LED裝置410的排除區域，以在LED裝置410與TSV之間提供較大間隔。但是此類配置在總體上會給製造TSV、第一晶粒412以及IC晶片402之製程增添複雜度。典型地，圖 7B 中的TSV需要作為第一晶粒412之製造方法的一部分製成，使得主動裝置及TSV在第一晶粒412中的位置可以滿足排除區域所強加的限制。
圖 7C 說明第一晶粒412之另一實例，其包括TSV的替代配置且可為IC晶片402的一部分。如圖 7C 中所示，第一晶粒412包括主動區域760及像素區域770，該像素區域包括主動區域760頂上的LED裝置410堆疊。第一晶粒412進一步包括自第一晶粒412之正面774（面向正Z方向）向第一晶粒412之背面776（面向負Z方向）豎直（沿著Z軸）延伸貫穿第一晶粒412厚度的TSV 772。不同於圖 7B 之TSV，圖 7C 之實例中的TSV係在第一晶粒412之周邊區域778及780中形成，該些周邊區域處於主動區域760外部。第一晶粒412進一步包括正面774上所形成的接合墊782，並且電橋結構（圖 7C 中未示出）可以經由接合墊782提供像素區域770與TSV之間的電連接。此外，可以在第一晶粒412之背面776上形成金屬層784（例如再分佈層），以提供TSV至背面上之I/O凸塊（例如I/O凸塊742）的電連接。
如同圖 7B 中之TSV配置，圖 7C 中之TSV配置藉由將LED裝置410與凸塊742之間的導電路徑（例如返回路徑322、電源線等，如由第一電路430表示）侷限於第一晶粒412內而使封裝尺寸減小。然而，由於TSV係在與主動區域760及像素區域770分開的區域中形成，因此TSV的製造給像素區域770中之LED裝置410帶來的風險低得多，尤其在LED裝置410置放於第一晶粒412上之後製造TSV的情況下。與圖 7B 相比，圖 7C 中之TSV的製造可使用不太複雜的方法進行。舉例而言，如上文所述，圖 7B 中的TSV需要作為第一晶粒412之製造方法的一部分製成，使得主動裝置及TSV在第一晶粒412中的位置可以滿足排除區域所強加的限制。但在圖 7C 的實例中，由於主動裝置及TSV保持在不同區域中，因此主動區域760中不需要提供排除區域，且主動區域760中之主動裝置的製造及位置不需要考慮TSV。此外，TSV的製造可以在第一晶粒412內之裝置之製造製程之外進行。實情為，圖 7C 中之TSV的製造在形成IC晶片402之封裝操作中可以作為後加工的一部分。因此，圖 7C 中之TSV配置可以減少製造TSV的複雜度且在總體上減少形成IC晶片402的複雜度，同時減少晶片占地面積且在第一晶粒412之正面上之LED裝置410與背面上之凸塊之間提供穩固的電連接。
使用圖 7C 中之TSV配置所形成的第一晶粒412可以與使用本發明中之多種技術所形成的第二晶粒414組合，以形成IC晶片402。作為一實例，圖 7C 之第一晶粒可以與圖 7B 之第二晶粒414組合而形成IC晶片402。作為另一實例，如圖 7D 中所示，圖 7C 之第一晶粒412可以與圖 6 之第二晶粒414組合而形成IC晶片402。如上文所述，圖 6 之實例中的第二晶粒414包括第二凸肩結構604，該第二凸肩結構包括沿著豎直方向延伸且橫越第二晶粒414之厚度的第二導電路徑614。IC晶片402進一步包括第二扇出電路624，其可以組態為RDL層且可以自第二凸肩結構604延伸至第二晶粒414以提供第二導電路徑614與第二晶粒414之間的電連接。圖 7D 之配置所提供的優點可以包括例如第二晶粒414之晶粒尺寸獨立於第一晶粒412之晶粒尺寸，因為第二凸肩結構606的製造可以使得具有第二凸肩結構606之第二晶粒414的總體占地面積與第一晶粒414的總體占地面積相符。此外，如上所解釋，可以擴展凸肩結構以容納較多I/O凸塊，I/O凸塊640（第一晶粒與第二晶粒之間）的數目及I/O凸塊422（第二晶粒與電路板之間）的數目在很大程度上可以獨立於第一晶粒及第二晶粒的尺寸，從而給IC晶片402之製造及應用增添了靈活性。
圖 8 說明一種製造顯示系統（諸如顯示系統400）的方法800。方法800始於製造發光二極體（LED）裝置的步驟802。LED裝置可以由例如晶體晶圓（例如藍寶石）製成。
在步驟804中，第一晶粒可以由第一晶圓製成。第一晶粒可以包括LED裝置的驅動電路。
在步驟806中，LED裝置可以藉由例如將LED裝置與第一晶粒接合而轉移至第一晶粒上。
在步驟808中，第二晶粒可以由第二晶圓製成。第二晶粒可以包括用於驅動電路的控制電路。第二晶圓可以具有與第一晶圓不同的製程節點。
在步驟810中，可以封裝第一晶粒及第二晶粒以形成積體電路（IC）晶片，LED裝置暴露於IC晶片的正面。IC晶片可以根據圖 4A 至圖 7B 之實例封裝。
在步驟812中，可以在IC晶片內製造第一電路。第一電路自IC晶片之正面向IC晶片之背面沿著豎直方向延伸橫越第一晶粒以向LED裝置提供電連接。在一些實例中，第一電路可為與晶粒鄰接之凸肩結構的一部分。在一些實例中，第一電路可為橫越第一晶粒厚度所形成的TSV。在一些實例中，TSV可形成於第一晶粒之主動區域內，該第一晶粒含有用於LED裝置之驅動電路。在一些實例中，TSV可以形成於第一晶粒之周邊區域中，該周邊區域處於主動區域以及含有LED裝置之像素區域的外部。TSV可以藉由在步驟806中將LED裝置轉移至包括驅動電路之第一晶粒之第一表面之後蝕穿第一晶粒之第一表面來形成。
在步驟814中，可以在IC晶片內製造第二電路。第二電路可以提供第一晶粒與第二晶粒之間的電連接且可包括扇出電路。另外，第三電路可以在豎直方向上添加，諸如經由豎直互連件612及614添加於第二晶粒之凸肩中，以提供第二晶粒與第一電路之間的電連接。
在步驟816中，輸入/輸出（I/O）凸塊形成於IC晶片之背面上，以向第一晶粒、第二晶粒及第一電路提供電連接。
在步驟818中，IC晶片經由I/O凸塊電連接至電路板以形成顯示設備。
本發明之具體實例的前述說明已出於說明之目的而呈現；不希望其為詳盡的或將本發明侷限於所揭示的精確形式。熟習相關技術者可以瞭解，可以根據上述揭示內容進行諸多潤飾及變更。
本說明書的一些部分依據演算法及操作符號表示資訊來描述本發明之具體實例。熟習資料處理技術者通常使用此等演算法說明及表示來將其實質性工作有效地傳達給熟習此項技術者。此等操作雖然在函數上、計算上或邏輯上描述，但應理解為由電腦程式或等效電路、微碼或類似者來實施。此外，在不失一般性的情況下，將此等操作配置稱為模組，有時亦證明為方便的。所述操作及其相關模組可以用軟體、韌體及/或硬體實施。
所述步驟、操作或方法可單獨地或與其他裝置組合、藉由一或多個硬體或軟體模組來執行或實施。在一些具體實例中，軟體模組係使用電腦程式產品實施，該電腦程式產品包含含有電腦程式碼的電腦可讀取媒體，該電腦程式碼可由用於執行所述步驟、操作或方法之任一者或全部的電腦處理器執行。
本發明之具體實例亦可關於用於執行所述操作的設備。該設備可以根據所需目的構建，且/或其可包含藉由儲存於電腦中之電腦程式選擇性地啟動或再組態的通用計算裝置。此類電腦程式可以儲存於非暫時性有形電腦可讀取儲存媒體或適於儲存電子指令的任何類型之媒體中，該媒體可以與電腦系統匯流排耦接。此外，說明書中提及之任何計算系統可包括單個處理器，或可為採用多個處理器設計增大計算能力之架構。
本發明之具體實例亦可關於由本文所述的計算過程產生的產品。此類產品可以包含由計算過程產生之資訊，其中該資訊儲存於非暫時性有形電腦可讀取儲存媒體上且可包括本文所述之電腦程式產品或其他資料組合之任一具體實例。
說明書中使用的措辭主要根據可讀性及說明目的加以選擇，且可以不選擇其來描繪或界定本發明的標的物。因此，希望本發明之範圍不受此詳細描述限定，而實際上由根據所基於之應用頒予的任何申請專利範圍限定。因此，具體實例之揭示意欲說明而非限制以下申請專利範圍中所闡述的本發明之範圍。
100:pLED 102:基板 104:半導體磊晶層 106:凸台 108:主動層 110:P型接觸墊 112:N型接觸墊 114:光 116:發光表面 200:pLED顯示設備 202a:pLED晶粒 202b:pLED晶粒 202c:pLED晶粒 204:背板 206a:電跡線 206b:電跡線 206c:電跡線 208:電跡線 210:裝置側凸塊 212:裝置側凸塊 214:背板側凸塊 216:背板側凸塊 220:pLED條帶 230:pLED條帶 240:LED條帶 300:顯示系統 302:像素管線化電路 304:驅動控制電路 306:驅動電路 308:uLED裝置 310:功率系統 312:控制驅動器 314:資料驅動器 320:電壓 322:返回/接地路徑 400:顯示系統 402:積體電路（IC）晶片 404:電路板 406:IC晶片402之正面 408:IC晶片402之背面 410:發光二極體（LED）裝置 410a:紅色發光二極體（LED）裝置 410b:綠色發光二極體（LED）裝置 410c:藍色發光二極體（LED）裝置 412:第一晶粒 412a:第一晶粒 412b:第一晶粒 412c:第一晶粒 414:第二晶粒 422:輸入/輸出（I/O）凸塊 430:第一電路 430a:第一電路 430b:第一電路 430c:第一電路 440:第二電路 440a:第二電路 440b:第二電路 440c:第二電路 502:凸肩結構 504:凸肩結構 512:導電路徑 514:導電路徑 522:扇出電路 523:內層電路 524:導電路徑/扇出電路 525:內層電路 532:扇出電路 534:扇出電路 602:第一凸肩結構 604:第二凸肩結構 612:第一導電路徑 614:第二導電路徑 622:第一扇出電路 624:第二扇出電路 630:背面扇出電路 640a:I/O凸塊 640b:I/O凸塊 702:晶片載體 703:凸肩結構 704:導電路徑 706:橋接電路 708:橋接電路 730:矽穿孔 732:矽穿孔 740:凸塊 742:凸塊 760:主動區域 762:正面 770:像素區域 772:矽穿孔（TSV） 774:正面 776:背面 778:周邊區域 780:周邊區域 782:接合墊 784:金屬層 800:方法 802:步驟 804:步驟 806:步驟 808:步驟 810:步驟 812:步驟 814:步驟 816:步驟 818:步驟
參看下圖描述說明性具體實例：
[ 圖 1] 展示可以使用所揭示技術實例製成之實例LED裝置的橫截面圖。
[ 圖 2A] 、[圖 2B] 、[圖 2C] 及[圖 2D] 為可以使用所揭示技術實例製成之實例顯示器的示意圖。
[ 圖 3] 說明根據所揭示技術實例的顯示裝置實例。
[ 圖 4A] 及[圖 4B] 說明根據所揭示技術實例的圖 3 顯示裝置實例。
[ 圖 5A] 及[圖 5B] 說明根據所揭示技術實例的圖 3 顯示裝置實例。
[ 圖 6] 說明根據所揭示技術實例的圖 3 顯示裝置實例。
[ 圖 7A] 、[圖 7B] 、[圖 7C] 及[圖 7D] 說明根據所揭示技術實例的圖 3 顯示裝置實例。
[ 圖 8] 說明用於製造根據所揭示技術實例之顯示裝置的方法實例。
該些圖僅出於說明之目的描繪本發明之具體實例。熟習此項技術者依據以下描述將容易認識到，可以使用所說明之結構及方法的替代具體實例，而該些替代具體實例不脫離本發明之原理或所主張之權益。
在附圖中，相似組件及/或特徵可以具有相同元件符號。此外，可藉由在元件符號之後加上虛線及區分相似組件之第二標記來區分相同類型的多個組件。若說明書中僅使用第一元件符號，則該描述適用於第一元件符號相同之相似組件中的任一者。
402:積體電路(IC)晶片
404:電路板
412:第一晶粒
414:第二晶粒
422:輸入/輸出(I/O)凸塊
604:第二凸肩結構
614:第二導電路徑
624:第二扇出電路
742:凸塊
760:主動區域
770:像素區域
774:正面
776:背面
778:周邊區域
780:周邊區域
782:接合墊
784:金屬層

Claims (33)

  1. 一種顯示設備，其包含： 積體電路（IC）晶片，其包含： 發光二極體（LED）裝置，其暴露於該IC晶片之一正面； 輸入/輸出（I/O）凸塊，其位於該IC晶片之一背面； 第一晶粒，其與該些LED裝置沿著一豎直方向形成一堆疊，該第一晶粒包含與該些LED裝置電連接且與該些I/O凸塊中之至少一些電連接的驅動電路； 第一電路，其自該IC晶片之該正面向該IC晶片之該背面沿著該豎直方向延伸且橫越至少該第一晶粒之一厚度以提供該些LED裝置與該些I/O凸塊中之至少一些之間的電連接； 第二晶粒，其包括管線化電路及用於該第一晶粒之該些驅動電路之控制電路，且與該些I/O凸塊中之至少一些電連接； 第二電路，其自該第二晶粒延伸至該第一晶粒以提供該第一晶粒與該第二晶粒之間的電連接；以及 電路板，其與該IC晶片之該些I/O凸塊及一功率系統電連接以提供該功率系統與該IC晶片之該第一晶粒、該第二晶粒及該些LED裝置中之每一者之間的電連接。
  2. 如請求項1之顯示設備，其中該第一晶粒在該IC晶片內鄰近於該第二晶粒、沿著一側向方向定位，該側向方向垂直於該豎直方向。
  3. 如請求項2之顯示設備，其中該IC晶片包括與該第一晶粒沿著該側向方向鄰接的一凸肩結構；且 其中該第一電路包含沿著該豎直方向延伸貫穿該凸肩結構的導電路徑。
  4. 如請求項3之顯示設備，其中該IC晶片包括與該些LED裝置沿著該側向方向鄰近的一再分佈層（RDL）；且 其中該RDL延伸越過該凸肩結構之至少一部分及該第一晶粒之至少一部分以提供該第一晶粒與該第一電路之間的電連接。
  5. 如請求項4之顯示設備，其中該第一晶粒包含使該些LED裝置與該RDL之間電連接的一內層電路。
  6. 如請求項2之顯示設備，其中該IC晶片包括與該第二晶粒沿著該側向方向鄰接的一凸肩結構；且 其中該第一電路包含沿著該豎直方向延伸貫穿該凸肩結構的導電路徑。
  7. 如請求項6之顯示設備，其中該IC晶片包括與該些LED裝置沿著該側向方向鄰近的一RDL作為該第二電路的一部分；且 其中該RDL延伸越過該凸肩結構之至少一部分、該第二晶粒，及該第一晶粒之至少一部分，以提供該第一晶粒與該第一電路之間及該第一晶粒與該第二晶粒之間的電連接。
  8. 如請求項7之顯示設備，其中該第一晶粒包含一內層電路以提供該些LED裝置與該IC晶片之該正面上之I/O凸塊之間的電連接。
  9. 如請求項3之顯示設備，其中該IC之該背面上的該些I/O凸塊包含在該凸肩結構上形成且與該凸肩結構之該些導電路徑電連接的I/O凸塊。
  10. 如請求項4之顯示設備，其中該RDL為一第一RDL； 其中該IC晶片進一步包含一第二RDL，該第二RDL覆蓋與該第二晶粒沿著該側向方向鄰接之一第二凸肩結構的至少一部分、該第一晶粒及該第二晶粒以向該第一電路、該第一晶粒及該第二晶粒提供電連接；且 其中該IC之該背面上的該些I/O凸塊包含在該第二凸肩結構上形成且與該第二凸肩結構之導電路徑電連接的I/O凸塊。
  11. 如請求項3之顯示設備，其中該凸肩結構經形成以便當該第一晶粒位於一載體基板時與該第一晶粒鄰接。
  12. 如請求項3之顯示設備，其中該凸肩結構包括一環氧樹脂模製化合物（EMC）。
  13. 如請求項3之顯示設備，其中該凸肩結構係藉由將該EMC填入模具中而形成。
  14. 如請求項3之顯示設備，其中該些導電路徑包括銅。
  15. 如請求項2之顯示設備，其中該IC晶片包括一晶片載體以固持該第一晶粒與該第二晶粒兩者；且 其中該第一電路包含沿著該豎直方向延伸貫穿該晶片載體而到達該IC晶片之該背面上之該些I/O凸塊的導電路徑。
  16. 如請求項15之顯示設備，其中該IC晶片包括一第一橋接電路，該第一橋接電路延伸越過該晶片載體的一部分及該第一晶粒的一部分以提供該第一電路與該第一晶粒之間的電連接。
  17. 如請求項16之顯示設備，其中該第一晶粒進一步包括一內層電路以提供該第一電路與該些LED裝置之間的電連接。
  18. 如請求項16之顯示設備，其中該IC晶片包括一第二橋接電路作為該第二電路的一部分，該第二橋接電路延伸越過該第一晶粒的一部分及該第二晶粒的一部分以提供該第一晶粒與該第二晶粒之間的電連接。
  19. 如請求項16之顯示設備，其中該晶片載體包含一陶瓷材料。
  20. 如請求項1之顯示設備，其中該第一晶粒在該IC晶片內與該第二晶粒沿著該豎直方向形成一堆疊。
  21. 如請求項20之顯示設備，其進一步包含： 一第一凸肩結構，其與該第一晶粒沿著垂直於該豎直方向的一側向方向鄰接；以及 一第二凸肩結構，其與該第二晶粒沿著該側向方向鄰接， 其中該第一電路包含沿著該豎直方向延伸貫穿該第一凸肩結構的第一導電路徑及沿著該豎直方向延伸貫穿該第二凸肩結構的第二導電路徑。
  22. 如請求項21之顯示設備，其中該IC晶片包括： 一第一RDL，其與該些LED裝置鄰近且延伸越過該第一凸肩結構的至少一部分及該第一晶粒的一部分以提供該第一晶粒與該些第一導電路徑之間的電連接；以及 一第二RDL，其面向該第一晶粒且延伸越過該第二凸肩結構的至少一部分及該第二晶粒的一部分以提供該第二晶粒與該些第二導電路徑之間的電連接， 其中該第一RDL及該第二RDL為該第二電路的一部分。
  23. 如請求項22之顯示設備，其進一步包含位於該第一凸肩結構與該第二凸肩結構之間的I/O凸塊以提供該些第一導電路徑與該些第二導電路徑之間的電連接。
  24. 如請求項22之顯示設備，其進一步包含： 一第三RDL，其延伸越過該第一凸肩結構的一部分及該第一晶粒的一部分，該第三RDL與該第一凸肩結構之該些第一導電路徑電連接且面向該第二RDL；以及 I/O凸塊，其夾在該第三RDL與該第二RDL之間以提供該第三RDL與該第二RDL之間的電連接。
  25. 如請求項22之顯示設備，其中該IC晶片之該背面上的該些I/O凸塊包含位於該第二凸肩結構上且與該第二凸肩結構之該些第二導電路徑電連接的I/O凸塊。
  26. 如請求項20之顯示設備，其中該第一晶粒包含與該些LED裝置電連接的多個第一矽穿孔（TSV）作為該第一電路的一部分；且 其中該第二晶粒包含與該多個第一TSV電連接的多個第二TSV作為該第一電路的一部分；且 其中該IC晶片之該背面上的該些I/O凸塊與該多個第二TSV電連接。
  27. 如請求項26之顯示設備，其中該第二晶粒包含與該第一晶粒電連接的多個第三TSV作為該第二電路的一部分。
  28. 如請求項26之顯示設備，其中該多個第一TSV形成於該第一晶粒之一周邊區域中；且 其中該周邊區域處於其上形成有該些LED裝置之該第一晶粒的一像素區域外部。
  29. 如請求項20之顯示設備，其中該第一晶粒包含與該些LED裝置電連接且在該第一晶粒之一周邊區域中形成的TSV作為該第一電路之一部分； 其中該周邊區域處於其上形成有該些LED裝置之該第一晶粒的一像素區域外部； 其中該顯示設備進一步包括延伸貫穿一凸肩結構的導電路徑作為該第一電路之一部分，該凸肩結構與該第二晶粒沿著該側向方向鄰接。
  30. 如請求項1之顯示設備，其中該第一晶粒係由一第一晶圓製成，且該第二晶粒係由一第二晶圓製成。
  31. 如請求項30之顯示設備，其中該第一晶圓及該第二晶圓與以下中之至少一者相關：不同操作電壓，或不同製程節點。
  32. 一種方法，其包含： 製造發光二極體（LED）裝置； 自一第一晶圓製造一第一晶粒，以在該第一晶粒中包括驅動電路； 將該些LED裝置轉移至該第一晶粒上； 自一第二晶圓製造一第二晶粒； 封裝該第一晶粒及該第二晶粒以形成一積體電路（IC）晶片，該LED裝置暴露於該IC晶片之一正面； 製造一第一電路，該第一電路自該IC晶片之該正面向該IC晶片之一背面沿著豎直方向延伸橫越該第一晶粒以向該些LED裝置提供電連接； 製造一第二電路以提供該第一晶粒與該第二晶粒之間的電連接； 在該IC晶片之該背面形成輸入/輸出（I/O）凸塊以向該第一晶粒、該第二晶粒及該第一電路提供電連接；以及 經由該些I/O凸塊使該IC晶片與一電路板連接以形成一顯示設備。
  33. 如請求項32之方法，其中該第一電路包含矽穿孔（TSV）；且 其中該些TSV係藉由在將該些LED裝置轉移至包括該些驅動電路之該第一晶粒的一第一表面之後蝕穿該第一晶粒之該第一表面來製成。
TW109104698A 2019-02-14 2020-02-14 整合式顯示裝置 TW202034557A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201962805948P 2019-02-14 2019-02-14
US62/805,948 2019-02-14
US201962827407P 2019-04-01 2019-04-01
US62/827,407 2019-04-01
US16/787,542 2020-02-11
US16/787,542 US11037915B2 (en) 2019-02-14 2020-02-11 Integrated display devices

Publications (1)

Publication Number Publication Date
TW202034557A true TW202034557A (zh) 2020-09-16

Family

ID=72041030

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109104698A TW202034557A (zh) 2019-02-14 2020-02-14 整合式顯示裝置

Country Status (7)

Country Link
US (2) US11037915B2 (zh)
EP (2) EP3878012B1 (zh)
JP (1) JP2022519430A (zh)
KR (1) KR20210121246A (zh)
CN (2) CN118248708A (zh)
TW (1) TW202034557A (zh)
WO (1) WO2020168027A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11545475B2 (en) 2019-02-14 2023-01-03 Meta Platforms Technologies, Llc Integrated display devices

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11257421B2 (en) * 2019-08-24 2022-02-22 Huayuan Semiconductor (Shenzhen) Limited Company Display device with single package light emitting diode and driver circuit
US11437415B2 (en) * 2019-08-30 2022-09-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
FR3102832B1 (fr) * 2019-11-06 2021-10-29 Valeo Vision Ensemble de sources lumineuses, dispositif d'éclairage automobile et procédé de fabrication
US20230327063A1 (en) * 2020-08-31 2023-10-12 Lg Electronics Inc. Display device
WO2022045414A1 (ko) * 2020-08-31 2022-03-03 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4887587B2 (ja) * 2001-08-01 2012-02-29 ソニー株式会社 画像表示装置及びその製造方法
JP2007027357A (ja) * 2005-07-15 2007-02-01 Showa Denko Kk 半導体発光装置及び基板
JP4364865B2 (ja) * 2005-11-24 2009-11-18 Ｔｄｋ株式会社 電子部品
US9070662B2 (en) * 2009-03-05 2015-06-30 Volterra Semiconductor Corporation Chip-scale packaging with protective heat spreader
US9355962B2 (en) * 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof
KR101034718B1 (ko) * 2009-10-13 2011-05-17 삼성모바일디스플레이주식회사 유기전계발광 표시장치
US9153545B2 (en) * 2010-12-20 2015-10-06 Rohm Co., Ltd. Light-emitting element unit and light-emitting element package
JP5966412B2 (ja) * 2011-04-08 2016-08-10 ソニー株式会社 画素チップ、表示パネル、照明パネル、表示装置および照明装置
KR102021077B1 (ko) * 2013-01-24 2019-09-11 삼성전자주식회사 적층된 다이 패키지, 이를 포함하는 시스템 및 이의 제조 방법
EP2973715B1 (en) * 2013-03-15 2021-10-27 Apple Inc. Light emitting diode display with redundancy scheme
WO2015033557A1 (ja) * 2013-09-05 2015-03-12 パナソニックＩｐマネジメント株式会社 発光装置
EP3018710B1 (en) * 2014-11-10 2020-08-05 Nxp B.V. Arrangement of semiconductor dies
US10236209B2 (en) * 2014-12-24 2019-03-19 Intel Corporation Passive components in vias in a stacked integrated circuit package
US9922970B2 (en) * 2015-02-13 2018-03-20 Qualcomm Incorporated Interposer having stacked devices
US9793252B2 (en) * 2015-03-30 2017-10-17 Emagin Corporation Method of integrating inorganic light emitting diode with oxide thin film transistor for display applications
US9941450B2 (en) * 2015-06-18 2018-04-10 Articulated Technologies, Llc Roll-to-roll fabricated light sheet and encapsulated semiconductor device
GB2541970B (en) * 2015-09-02 2020-08-19 Facebook Tech Llc Display manufacture
US10304811B2 (en) 2015-09-04 2019-05-28 Hong Kong Beida Jade Bird Display Limited Light-emitting diode display panel with micro lens array
US10483253B1 (en) * 2015-09-24 2019-11-19 Apple Inc. Display with embedded pixel driver chips
CN105206642A (zh) * 2015-10-13 2015-12-30 南京大学 一种超高密度led显示器件及其制造方法
CN108475712B (zh) * 2015-12-01 2021-11-09 夏普株式会社 图像形成元件
DE112016006809T5 (de) * 2016-04-28 2019-02-14 Intel Corporation Integrierte schaltungsstrukturen mit erweiterten leitungswegen
US10545242B2 (en) * 2016-09-14 2020-01-28 Apple Inc. Systems and methods for in-frame sensing and adaptive sensing control
US10467952B2 (en) 2016-10-12 2019-11-05 Shaoher Pan Integrated light-emitting diode arrays for displays
CN118117305A (zh) * 2016-12-21 2024-05-31 英特尔公司 无线通信技术、装置和方法
US10770440B2 (en) * 2017-03-15 2020-09-08 Globalfoundries Inc. Micro-LED display assembly
FR3065321B1 (fr) * 2017-04-14 2019-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
CN108877663B (zh) 2017-05-10 2020-07-10 矽照光电（厦门）有限公司 显示屏及其制造方法、以及显示结构
US10902769B2 (en) * 2017-07-12 2021-01-26 Facebook Technologies, Llc Multi-layer fabrication for pixels with calibration compensation
US10193011B1 (en) * 2017-07-14 2019-01-29 Globalfoundries Inc. Method of manufacturing a 3 color LED integrated Si CMOS driver wafer using die to wafer bonding approach
US10461022B2 (en) * 2017-08-21 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof
WO2019066986A1 (en) * 2017-09-30 2019-04-04 Intel Corporation STACK OF NON-TSV CHIPS USING PLATED PILLARS / CROSSING MOLD INTERCONNECTION
CN107564923B (zh) * 2017-10-13 2020-03-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法、柔性显示装置
KR102491107B1 (ko) * 2018-03-16 2023-01-20 삼성전자주식회사 필름 패키지, 칩 온 필름 패키지 및 패키지 모듈
US10437402B1 (en) * 2018-03-27 2019-10-08 Shaoher Pan Integrated light-emitting pixel arrays based devices by bonding
US11037915B2 (en) 2019-02-14 2021-06-15 Facebook Technologies, Llc Integrated display devices
US11114429B2 (en) * 2019-04-23 2021-09-07 Xilinx, Inc. Integrated circuit device with electrostatic discharge (ESD) protection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11545475B2 (en) 2019-02-14 2023-01-03 Meta Platforms Technologies, Llc Integrated display devices

Also Published As

Publication number Publication date
EP4109530A1 (en) 2022-12-28
EP3878012A1 (en) 2021-09-15
JP2022519430A (ja) 2022-03-24
US20200266180A1 (en) 2020-08-20
EP3878012B1 (en) 2022-11-02
CN118248708A (zh) 2024-06-25
KR20210121246A (ko) 2021-10-07
US11545475B2 (en) 2023-01-03
CN113454778A (zh) 2021-09-28
US20210335767A1 (en) 2021-10-28
CN113454778B (zh) 2024-04-05
WO2020168027A1 (en) 2020-08-20
US11037915B2 (en) 2021-06-15

Similar Documents

Publication Publication Date Title
TW202034557A (zh) 整合式顯示裝置
JP7248828B2 (ja) シリコン上のカラーｉｌｅｄディスプレイ
TWI691046B (zh) 微發光二極體顯示器組裝體
US11094677B2 (en) Micro LED display device and manufacturing method thereof
US20210313298A1 (en) Display assemblies
EP3997734B1 (en) Reducing the planarity variation in a display device
US10989376B2 (en) Assembling of strip of micro light emitting diodes onto backplane
TW202205659A (zh) 具驅動ic的像素單元、包含該像素單元的發光裝置及其製法
CN214505496U (zh) 一种微显示装置
CN115552641A (zh) 包括有源像素ic的发光器件封装及其封装方法
CN115483241A (zh) 一种微显示装置及其制造方法