CN113454778B - 集成显示设备 - Google Patents

集成显示设备 Download PDF

Info

Publication number
CN113454778B
CN113454778B CN202080014667.0A CN202080014667A CN113454778B CN 113454778 B CN113454778 B CN 113454778B CN 202080014667 A CN202080014667 A CN 202080014667A CN 113454778 B CN113454778 B CN 113454778B
Authority
CN
China
Prior art keywords
wafer
chip
circuit
display device
shoulder structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080014667.0A
Other languages
English (en)
Other versions
CN113454778A (zh
Inventor
拉金德拉·D·潘西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meta Platforms Technologies LLC
Original Assignee
Meta Platforms Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meta Platforms Technologies LLC filed Critical Meta Platforms Technologies LLC
Publication of CN113454778A publication Critical patent/CN113454778A/zh
Application granted granted Critical
Publication of CN113454778B publication Critical patent/CN113454778B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

一种IC芯片，包括暴露在IC芯片的正面上的LED器件、在IC芯片背面上的I/O凸块、与LED器件形成堆叠并包括电连接到LED器件的驱动器电路的第一晶片、第一电路，其沿着垂直方向从IC芯片的正面朝向IC芯片的背面延伸，并且至少跨越第一晶片的厚度，以在LED器件和至少一些I/O凸块之间提供电连接、第二晶片，其包括流水线电路和用于驱动器电路的控制电路、从第二晶片延伸的第二电路、以及电路板，其电连接到I/O凸块和电源系统。

Description

集成显示设备
相关申请的交叉引用
本申请要求2019年2月14日提交的题为“Integrated Display Devices”的美国申请第62/805,948号、2019年4月1日提交的题为“Integrated Display Devices”的美国申请第62/827,407号以及2020年2月11日提交的题为“Integrated Display Devices”的美国申请第16/787,542号的优先权。出于所有目的，美国申请第62/805,948号、美国申请第62/827,407号和美国申请第16/787,542号的内容通过引用以其整体并入本文。
背景
本公开总体上涉及显示器，且更具体地，涉及显示器件与控制电路的集成。
显示器无处不在，并且是可穿戴设备、智能手机、平板电脑、笔记本电脑、台式机、TV和显示系统的核心部件。当今常见的显示技术包括发光二极管(LED)显示器。
可以通过在背板上组装LED显示器件阵列来创建显示系统。LED显示器件阵列中的一个或更多个LED显示器件可以被分组以形成像素。显示系统可以包括控制电路，以生成控制信号来控制每个像素显示图像。显示系统还包括背板，用于为LED显示器件提供结构支撑，并提供电连接以将控制信号传输到LED显示器件。LED显示器件与背板和控制电路的集成会影响像素级互连以及显示系统的尺寸，所有这些都会影响显示系统的性能和应用。
概述
提出了涉及集成电路(IC)芯片的方法和装置，该装置包括暴露在IC芯片的正面上的发光二极管(LED)器件；在IC芯片的背面上的输入/输出(I/O)凸块(bump)；沿着垂直方向与LED器件形成堆叠的第一晶片(die)，该第一晶片包括电连接到LED器件并电连接到至少一些I/O凸块的驱动器电路；第一电路，该第一电路沿着垂直方向从IC芯片的正面朝向IC芯片的背面延伸，并且至少跨越第一晶片的厚度，以在LED器件和至少一些I/O凸块之间提供电连接；第二晶片，该第二晶片包括流水线电路(pipelining circuit)和用于第一晶片的驱动器电路的控制电路，并且电连接到至少一些I/O凸块；从第二晶片延伸到第一晶片以在第一晶片和第二晶片之间提供电连接的第二电路；以及电路板，该电路板电连接到IC芯片的I/O凸块和电源系统，以在电源系统和IC芯片的第一晶片、第二晶片以及LED器件中的每一个之间提供电连接。
在一些实施例中，第一晶片在IC芯片内沿着横向方向邻近第二晶片定位，横向方向垂直于垂直方向。IC芯片可以包括沿着横向方向邻接第一晶片的肩部结构，并且第一电路可以包括沿着垂直方向延伸通过肩部结构的导电路径。IC芯片可以包括沿着横向方向邻近LED器件的再分布层(RDL，redistribution layer)，并且RDL可以在肩部结构的至少一部分和第一晶片的至少一部分上延伸，以在第一晶片和第一电路之间提供电连接。在一些情况下，第一晶片包括内层电路，以在LED器件和RDL之间提供电连接。此外，IC芯片可以包括沿着横向方向邻接第二晶片的肩部结构，并且第一电路可以包括沿着垂直方向延伸通过肩部结构的导电路径。IC芯片可以包括作为第二电路的一部分沿着横向方向邻近LED器件的RDL。RDL可以在肩部结构的至少一部分、第二晶片和第一晶片的至少一部分上延伸，以在第一晶片和第一电路之间以及在第一晶片和第二晶片之间提供电连接。在一些情况下，第一晶片包括内层电路，以在LED器件和IC芯片的正面上的I/O凸块之间提供电连接。
IC芯片背面上的I/O凸块可以包括形成在肩部结构上并电连接到肩部结构的导电路径的I/O凸块。在一个实施例中，RDL是第一RDL，并且IC芯片还包括第二RDL，第二RDL覆盖沿着横向方向邻接第二晶片的第二肩部结构的至少一部分、第一晶片和第二晶片，以提供到第一电路、第一晶片和第二晶片的电连接。这里，IC芯片背面上的I/O凸块可以包括形成在第二肩部结构上并电连接到第二肩部结构的导电路径的I/O凸块。
在某些情况下，当第一晶片在载体衬底上时，肩部结构被形成为邻接第一晶片。在某些情况下，肩部结构包括环氧模塑料(EMC)。仅作为示例，肩部结构可以通过用EMC填充模具来形成。导电路径可以包含铜作为材料。在某些情况下，IC芯片包括保持第一晶片和第二晶片的芯片载体。这里，第一电路可以包括沿着垂直方向延伸通过芯片载体以到达IC芯片背面上的I/O凸块的导电路径。在一些情况下，IC芯片包括在芯片载体的一部分和第一晶片的一部分上延伸的第一桥接电路，以在第一电路和第一晶片之间提供电连接。这里，第一晶片可以进一步包括内层电路，以在第一电路和LED器件之间提供电连接。在一些情况下，IC芯片包括作为第二电路的一部分的第二桥接电路，该第二桥接电路在第一晶片的一部分和第二晶片的一部分上延伸，以在第一晶片和第二晶片之间提供电连接。芯片载体可以包含例如陶瓷材料。
在一些实施例中，第一晶片在IC芯片内沿着垂直方向与第二晶片形成堆叠。在一个特定实施例中，IC芯片还包括沿着垂直于垂直方向的横向方向邻接第一晶片的第一肩部结构和沿着横向方向邻接第二晶片的第二肩部结构。这里，第一电路可以包括沿着垂直方向延伸通过第一肩部结构的第一导电路径和沿着垂直方向延伸通过第二肩部结构的第二导电路径。IC芯片可以包括邻近LED器件并在第一肩部结构的至少一部分和第一晶片的一部分上延伸以在第一晶片和第一导电路径之间提供电连接的第一RDL，以及面对第一晶片并在第二肩部结构的至少一部分和第二晶片的一部分上延伸以在第二晶片和第二导电路径之间提供电连接的第二RDL。第一RDL和第二RDL可以是第二电路的一部分。IC芯片可以进一步包括在第一肩部结构和第二肩部结构之间的I/O凸块，以在第一导电路径和第二导电路径之间提供电连接。IC芯片可以进一步包括在第一肩部结构的一部分和第一晶片的一部分上延伸的第三RDL。第三RDL可以电连接到第一肩部结构的第一导电路径并面对第二RDL。IC芯片还可以进一步包括夹在第三RDL和第二RDL之间的I/O凸块，以在第三RDL和第二RDL之间提供电连接。IC芯片背面上的I/O凸块可以包括在第二肩部结构上并且电连接到第二肩部结构的第二导电路径的I/O凸块。
在形成堆叠的第一晶片和第二晶片的一个特定实施例中，第一晶片包括作为第一电路的一部分电连接到LED器件的多个第一硅穿孔(TSV)，并且第二晶片包括作为第一电路的一部分电连接到多个第一TSV的多个第二TSV。IC芯片背面上的I/O凸块可以电连接到多个第二TSV。第二晶片可以包括作为第二电路的一部分电连接到第一晶片的多个第三TSV。这里，多个第一TSV可以形成在第一晶片的外围区域中。外围区域可以在第一晶片的其上形成LED器件的像素区之外。
在形成堆叠的第一晶片和第二晶片的不同实施例中，第一晶片再次包括作为第一电路的一部分电连接到LED器件并形成在第一晶片的外围区域中的TSV。如前所述，外部的外围区域可以是第一晶片的其上形成有LED器件的像素区。但是这里，显示装置还包括作为第一电路的一部分延伸通过肩部结构的导电路径，肩部结构沿着横向方向邻接第二晶片。
可以由第一晶圆(wafer)制造第一晶片，并且可以由第二晶圆制造第二晶片。第一晶圆和第二晶圆可以与以下至少一个相关联：不同的操作电压或不同的工艺节点(processnode)。
一种用于制造上述IC芯片的方法可以包括：制造发光二极管(LED)器件，由第一晶圆制造第一晶片以在第一晶片中包括驱动器电路，将LED器件转移到第一晶片上，由第二晶圆制造第二晶片，封装第一晶片和第二晶片以形成集成电路(IC)芯片，LED器件暴露在IC芯片的正面上，制造第一电路，该第一电路沿着垂直方向从IC芯片的正面朝向IC芯片的背面延伸跨越第一晶片以提供到LED器件的电连接，制造第二电路以在第一晶片和第二晶片之间提供电连接，在IC芯片的背面上形成输入/输出(I/O)凸块以提供到第一晶片、第二晶片和第一电路的电连接，以及经由I/O凸块将IC芯片连接到电路板以形成显示装置。例如，第一电路可以包括硅穿孔(TSV)。在将LED器件转移到包括驱动器电路的第一晶片的第一表面上之后，可以通过蚀刻穿过第一晶片的第一表面来制造TSV。
附图简述
参考以下附图描述说明性实施例：
图1示出了可以使用所公开技术的示例制造的示例LED器件的截面图。
图2A、图2B、图2C和图2D是可以使用所公开技术的示例制造的示例显示器的示意图。
图3示出了根据所公开技术的示例的显示设备的示例。
图4A和图4B示出了根据所公开技术的示例的图3的显示设备的示例。
图5A和图5B示出了根据所公开技术的示例的图3的显示设备的示例。
图6示出了根据所公开技术的示例的图3的显示设备的示例。
图7A、图7B、图7C和图7D示出了根据所公开技术的示例的图3的显示设备的示例。
图8示出了根据所公开技术的示例的用于制造显示设备的方法的示例。
附图仅为了说明的目的而描绘本公开的实施例。本领域中的技术人员从下面的描述中将容易认识到示出的结构和方法的可选的实施例可以被采用而不偏离本公开的原理和所推崇的益处。
在附图中，相似的部件和/或特征可以具有相同的附图标记。此外，可以通过在附图标记之后用短划线和在相似部件之间进行区分的第二标记来区分相同类型的各个部件。如果说明书中仅使用第一附图标记，则该描述适用于具有相同第一附图标记的任何一个相似部件，而与第二附图标记无关。
详细描述
在以下描述中，为了解释的目的而阐述了具体细节，以便提供对某些创造性实施例的透彻理解。然而，很明显，没有这些具体细节也可以实施各种实施例。附图和描述并不旨在是限制性的。
当今常见的显示技术包括从液晶显示器(LCD)到更近的有机发光二极管(OLED)显示器和有源矩阵有机发光二极管(AMOLED)显示器。基于卓越的电池性能和增强的亮度，无机发光二极管(ILED)正在成为第三代平面显示图像发生器。本文所述的“μLED”、“uLED”或“MicroLED”是指特定类型的ILED，其具有小有效发光区域(例如，小于2,000μm2)，并且在一些示例中，能够产生定向光以增加从小有效发光区域发射的光的亮度水平。在一些示例中，微LED(micro-LED)可以指具有小于50μm、小于20μm或小于10μm的有效发光区域的LED。在一些示例中，线性尺寸可以小到2μm或4μm。对于本公开的其余部分，“LED”可以指μLED、ILED、OLED或任何类型的LED器件。
ILED显示器可以使用与OLED显示器不同的工艺制造。例如，OLED器件直接制造在显示衬底上。相比之下，ILED器件与显示衬底分开制造。ILED器件基底材料(basematerial)的基底材料生长在晶体衬底上以形成LED起始晶圆(starter wafer)。LED起始晶圆可以通过各种步骤进行处理，以生产单独的LED晶片，每个LED晶片包括LED器件。一旦制造完成，LED晶片可以从载体衬底转移到背板。背板可以是显示设备的显示背板。显示设备的LED器件可以被划分以形成像素。
背板以及诸如控制电路和电源系统的其他部件可以单独附接到电路板(例如，印刷电路板(PCB))以形成显示系统。电路板可以在显示系统的不同部件之间提供电连接。这种布置可能是不可取的。首先，由于部件间隔相对较长的距离，显示系统的形状因子增加，这使得难以在空间非常有限的设备(例如可穿戴设备)中部署显示系统。其次，需要长信号迹线来提供部件之间的电连接。长信号迹线会给高速信号(例如高分辨率图像数据)的传输增加相当大的延迟，这会显著降低显示系统的性能。所有这些都会限制显示系统的应用。
本公开的示例提供了一种显示装置。该显示装置包括集成电路(IC)芯片。IC芯片包括集成在IC芯片内的发光二极管(LED)器件、第一晶片和第二晶片。LED器件暴露在IC芯片的正面上。IC芯片还包括在IC芯片背面上的输入/输出(I/O)凸块。LED器件可以沿着垂直方向与第一晶片形成堆叠。第一晶片包括电连接到LED器件并且电连接到至少一些I/O凸块的驱动器电路。IC芯片还包括第一电路，该第一电路沿着垂直方向从IC芯片的正面朝向IC芯片的背面延伸，并且至少跨越第一晶片的厚度，以在LED器件和至少一些I/O凸块之间提供电连接。包括显示引擎和用于第一晶片的驱动器电路的控制电路的第二晶片连接到至少一些I/O凸块。IC芯片还包括第二电路，以在第一晶片和第二晶片之间提供电连接。该显示装置还包括电路板，该电路板电连接到IC芯片的I/O凸块和电源系统，以在电源系统和IC芯片的第一晶片、第二晶片以及LED器件中的每一个之间提供电连接。
本公开涉及“电连接(electrically connected)”的部件或电路。这里，“电连接”广义地指一个或更多个电连接，其可以直接形成在两个部件之间，或者通过一个或更多个中间部件、路径或电路间接形成在两个部件之间。在本公开中，“电路”可以包括能够传导电流或者能够传输电势的任何结构。电路可以包括例如导线、通孔以及任何无源或有源器件(例如，电阻器、电容器、电感器、晶体管等)。
在一些示例中，第一晶片和第二晶片可以在IC芯片内沿着横向方向布置。IC芯片可以包括沿着横向方向邻接第一晶片的肩部结构。肩部结构可以包括从IC芯片的正面延伸跨越肩部结构到达IC芯片的背面的导电路径，以在LED器件和I/O凸块之间提供电连接。IC芯片可以包括扇出电路(fan-out circuit)，该扇出电路被配置作为邻近LED器件并且在IC芯片的正面上的正面再分布层(RDL)。正面RDL可以从肩部结构延伸到第一晶片，以在导电路径的第一端和第一晶片之间提供电连接。第一晶片还包括内层电路，以在导电路径的第一端和LED器件之间提供电连接。IC芯片还可以包括从第二晶片延伸到第一晶片的另一正面RDL，以在第一晶片和第二晶片之间提供电连接。
提出了各种配置来将肩部结构的电路径的第二端连接到IC芯片背面上的I/O凸块。在一个示例中，I/O凸块可以形成在IC芯片背面上的肩部结构的一部分上，以电连接到导电路径的第二端。在另一个示例中，IC芯片可以包括被配置作为与正面RDL相对的背面RDL的扇出电路。I/O凸块可以形成在背面RDL上，并且背面RDL可以从I/O凸块延伸到肩部结构，以在I/O凸块和导电路径的第二端之间提供电连接。
在一些示例中，第一晶片和第二晶片可以在IC芯片内沿着垂直方向形成堆叠。IC芯片可以包括沿着横向方向邻接第一晶片的第一肩部结构和沿着横向方向邻接第二晶片的第二肩部结构。第一肩部结构可以包括沿着垂直方向延伸跨越第一肩部结构的第一导电路径。第二肩部结构可以包括沿着垂直方向延伸跨越第二肩部结构的第二导电路径。第一晶片可以包括邻近LED器件的第一正面RDL。第一正面RDL从第一肩部结构延伸到第一晶片，以经由第一晶片在LED器件和第一导电路径之间提供电连接。在一些示例中，第一晶片中的第一肩部结构可以由第一晶片本身的主体内的硅穿孔(TSV)代替。TSV可以在第一晶片的周边区域中，或者在第一晶片的基本上整个区域内。
提出了各种配置来在第一肩部结构和第二肩部结构之间提供电连接。在一个示例中，第一导电路径和第二导电路径可以经由夹在第一肩部结构和第二肩部结构之间的I/O凸块电连接在一起。在一些示例中，IC芯片可以包括分别形成在第一晶片的背面(背离IC芯片的正面)和面向第一晶片背面的第二晶片的正面上的相对的RDL层。相对的RDL层可以分别延伸到第一肩部结构和第二肩部结构，以分别提供到第一肩部结构的第一导电路径和第二肩部结构的第二导电路径的电连接。IC芯片可以包括夹在相对的RDL层之间的I/O凸块，以在相对的RDL层之间以及在第一导电路径和第二导电路径之间提供电连接。IC芯片背面上的I/O凸块可以位于第二肩部结构上，或者位于在第二芯片上延伸的另一背面RDL上，如上所述。
还提出了将LED器件和晶片集成在集成电路芯片中的其他配置。在一个示例中，IC芯片可以包括芯片载体，以保持沿着横向方向布置的第一晶片和第二晶片。芯片载体可以包括导电路径，以提供到IC芯片背面上的I/O凸块的电连接。IC芯片可以包括桥接电路，以在LED器件和芯片载体内的导电路径之间提供电连接。在另一示例中，IC芯片可以包括沿着垂直方向形成堆叠的第一晶片和第二晶片，并且第一晶片和第二晶片中的每一个可以包括硅穿孔(TSV)，以在LED器件和背面上的I/O凸块之间提供电连接。
利用所公开的技术，LED器件和控制电路可以集成在单个集成电路芯片中。这种布置可以显著减小显示系统的部件之间的间隔距离，这不仅减小了显示系统的形状因子，而且减小了布线距离，结果可以提高显示系统的操作速度。所公开的技术对于在空间非常有限的可穿戴设备(例如，头戴式显示器)中实现高性能显示系统特别有利。
公开的示例可以包括人工现实系统或结合人工现实系统来被实现。人工现实是一种在呈现给用户之前已经以某种方式进行了调整的现实形式，其可以包括例如虚拟现实(VR)、增强现实(AR)、混合现实(mixed reality，MR)、混杂现实(hybrid reality)或其某种组合和/或衍生物。人工现实内容可以包括完全生成的内容或者与捕获的(例如，真实世界的)内容相结合的生成的内容。人工现实内容可以包括视频、音频、触觉反馈、或其某种组合，其中任何一个都可以在单个通道中或在多个通道(例如向观众产生三维效果的立体视频)中被呈现。另外，在一些示例中，人工现实还可以与应用、产品、附件、服务或其某种组合相关联，这些应用、产品、附件、服务或其某种组合用于例如在人工现实中创建内容和/或在人工现实中以其他方式被使用(例如在人工现实中执行活动)。可以在各种平台(包括连接到主计算机系统的头戴式显示器(HMD)、独立的HMD、移动设备或计算系统、或者能够向一个或更多个观众提供人工现实内容的任何其他硬件平台)上实现提供人工现实内容的人工现实系统。
图1示出了根据本公开的一些示例的μLED 100的截面图。如图1所示，μLED 100包括衬底102、设置在衬底102上的半导体外延层104等。外延层104可以成形为台面106。台面106中可以包括有源层108，该有源层108可以包括量子阱结构，该量子阱结构被配置为当被激活时发射预定波长范围的光。台面106具有被P型触点焊盘(contact pad)110覆盖的截顶，而台面106外部的外延层104的一部分可以被N型触点焊盘112覆盖。电信号可以施加在P型触点焊盘110和N型触点焊盘112上，以激活有源层108以发射光114。此外，台面106也具有近抛物线的形状以形成反射外壳。在晶圆处理步骤期间，台面106的近抛物线结构可以直接蚀刻到LED晶片上。典型μLED的台面106可以具有大约50微米(μm)或更小的直径，而P型触点焊盘110和N型触点焊盘112中的每一个可以具有大约20μm的直径。
从有源层108发射的光114可以以足以使光逸出μLED晶片100的角度(即，在全内反射角度内)从台面106的内壁向发光表面116反射。当光从发光表面116射出时，光114可以形成准直光束。
图2A和图2B示出了根据本公开的一些示例的μLED显示装置200的示例。尽管图2A和图2B的示例基于μLED器件，但是应当理解，图2A和图2B的示例也适用于其他类型的LED器件。图2A示出了显示装置的截面图，而图2B示出了显示装置的俯视图。如图2A所示，μLED显示装置200可以包括μLED晶片202的阵列，包括例如组装在背板204上的μLED晶片202a、μLED晶片202b和μLED晶片202c。
背板204可以包括用于附接多个μLED晶片的结构，以便为多个μLED器件提供电连接和结构支撑。如本文所用，“背板”可以指提供用于附接多个LED器件(其可以包括如本公开中所述的μLED器件)以及用于向多个LED器件提供电信号的表面(可以是平面的、弯曲的等)的任何结构。背板可以被配置为显示背板以形成显示设备。例如，背板可以容纳形成显示元件的LED器件的组件，并且背板还可以包括迹线，以向LED器件提供电信号，从而控制由显示元件显示的信息。背板204可以包括迹线，迹线可以连接到其他部件。背板还可以包括电触点(electrical contact point)，例如金属焊盘，其可以提供对迹线的访问。例如，如图2A和图2B所示，背板204包括电迹线206a、206b和206c，以分别与μLED晶片202a、μLED晶片202b和μLED晶片202c电连接。电迹线206a、206b和206c允许通过施加不同的信号来单独控制μLED晶片202a、μLED晶片202b和μLED晶片202c中的每一个。背板204还包括电迹线208，用作μLED晶片202a、μLED晶片202b和μLED晶片202c中的每一个的返回电流路径。背板204可以包括不同种类的材料，例如薄膜晶体管(TFT)玻璃衬底、聚合物、多氯联苯(PCB)等。尽管图2A示出了背板204具有矩形形状，但是应当理解，背板204可以具有各种形状和尺寸。
μLED晶片202a、μLED晶片202b和μLED晶片202c中的每一个都可以具有类似于图1的μLED晶片100的结构。图2A和图2B中的每个μLED晶片可以包括衬底102、外延层104、台面106和有源层108。此外，每个μLED晶片包括器件侧凸块210和器件侧凸块212。虽然图2A和图2B示出了凸块是矩形形状，但是应当理解，凸块可以采用其他形状，包括例如圆形、圆顶形等。器件侧凸块210可以连接到P型触点焊盘110(未在图2A和图2B中示出)，而器件侧凸块212可以连接到N型触点焊盘112(也未在图2A和图2B中示出)。此外，背板204在每个位置处包括用于放置μLED晶片的背板侧凸块。例如，背板204包括用于μLED晶片202a的背板侧凸块214和216。背板204还包括金属焊盘(图2A中未示出)，该金属焊盘用作其上沉积背板侧凸块214和216的基础，并提供到迹线206a-206c和208的电触点。导电键合(bonding)(例如，金属键合)可以形成在μLED晶片的凸块和触点之间，以在μLED晶片和背板204之间提供电路径。
在一些示例中，μLED显示装置200可以被配置为扫描显示器，其中被配置为发射特定颜色光的LED被形成为条带(strip)(或多个条带)。例如，如图2C所示，包括μLED晶片202a、μLED晶片202b和μLED晶片202c等的多个μLED晶片可以沿着X轴组装以形成被配置为在背板204上发射绿光的μLED条带220。此外，背板204还包括被配置成发射红光的μLED条带230和被配置成发射蓝光的LED条带240。
μLED条带220、230和240以及红色、绿色和蓝色μLED的附加条带可以作为平行条带沿着Y轴组装在背板204上，以形成扫描显示器。图2D示出了包括μLED显示装置200、反射镜252和透镜254的扫描显示器250的示例。在扫描显示器250中，LED的每个条带可以被配置成发射特定颜色(例如，红色、绿色或蓝色之一)的光。例如，μLED条带220可以发射绿光260，μLED条带230可以发射红光270，等等。这些光可以被透镜254会聚，并被反射镜252反射到人的眼球256中。为了执行顺序扫描，可以控制μLED的每个条带发光，以将图像的一行像素投射到眼球256的视网膜上。每行像素的投射可以是连续的。通过反射镜252的旋转动作，每一行像素可以在不同的时间投射在视网膜上的不同点上，以产生图像的感知。
在图2A-图2D的示例中，背板204具有用于每个μLED的背板侧凸块，以向每个μLED传输控制信号。这种布置虽然允许单独控制每个μLED，但是当显示器包括大量像素以提高分辨率时，会导致大量背板侧凸块被放置在背板上。例如，如果扫描显示器250包括一百万个μLED，则需要在背板204上设置一百万对背板侧凸块214和216，以提供到一百万个μLED中的每一个的电连接。背板204上还需要额外的布线206a-206c和208，以提供到背板侧凸块的电连接。
大量的凸块和相关的布线会降低LED器件和控制电路之间的紧密集成。例如，可能需要额外的背板空间来放置凸块，这可能会增加LED器件和控制电路之间的距离。由于信号需要传播经过更长的距离，因此可能会降低LED器件和控制电路的操作速度。
图3示出了显示系统300的示例，显示系统300可以是μLED显示装置200的一部分或包括μLED显示装置200。如图3所示，显示系统300包括像素流水线电路302、驱动器控制电路304、驱动器电路306、uLED器件阵列308和电源系统310。像素流水线电路302可以生成要由显示系统300渲染的像素数据。像素数据可以包括例如虚拟现实场景的图像、混合现实场景的合成图像、照相机捕获的图像等。驱动器控制电路304可以基于像素数据为驱动器电路306生成控制信号和数据信号。控制信号可以包括例如地址信号，以在uLED器件阵列308中选择uLED器件。数据信号可以设置所选uLED器件的输出强度。地址信号和数据信号都可以是高速信号，以允许显示系统300以高分辨率和高刷新率显示图像。典型地，像素流水线电路302和驱动器控制电路304都是使用支持高速操作和相对低的操作电压的工艺技术制造的。
此外，如图3所示，驱动器控制电路304可以包括提供控制信号的一组控制驱动器312和提供数据信号的一组数据驱动器314。驱动器电路306可以从驱动器控制电路304接收地址和数据信号，并且基于例如基于数据信号控制流经uLED器件的电流来控制uLED器件的输出强度。如图3所示，驱动器电路306可以包括由控制信号和数据信号控制的晶体管和电容器，以控制uLED器件中的电流流动。典型地，驱动器电路306使用支持高操作电压和相对低速操作的工艺技术来制造。
电源系统310可以包括电源电路(例如，电压调节器)以及其他元件(例如，电压供给线、接地线等)。如图3所示，电源系统310可以电连接到像素流水线电路302、驱动器控制电路304和驱动器电路306中的每一个，以例如提供电力(例如，电压320)和/或提供电流返回路径。电源系统310还为uLED器件308提供返回路径322。
如上所述，在单个集成电路芯片内集成像素流水线电路302、驱动器控制电路304、驱动器电路306和uLED器件308以减小这些部件之间的分离距离是有利的。这种布置可以降低显示系统的形状因子以及布线距离，并提高显示系统的操作速度。
图4A和图4B示出了显示系统400示例，该显示系统400可以提供改进的性能和减小的形状因子。图4A的左图示出了显示系统400的示例的侧视图，而图4A的右图示出了显示系统400的俯视图。参考图4A，显示系统400可以包括集成电路(IC)芯片402和电路板404。集成电路芯片402包括正面406(面向方向“A”)和背面408(面向方向“B”)。IC芯片402包括集成在IC芯片402内的发光二极管(LED)器件410、第一晶片412和第二晶片414。LED器件410暴露在IC芯片的正面上。IC芯片402还包括背面408上的输入/输出(I/O)凸块422。LED器件410可以沿着垂直方向(例如，沿着Z轴)与第一晶片412形成堆叠。第一晶片412可以包括例如图3的驱动器电路306。驱动器电路306可以电连接到一些I/O凸块422。如图4A右侧所示，IC芯片402可以包括与不同颜色的LED器件410耦合的多个第一晶片412。例如，第一晶片412a可以与红色LED器件410a形成堆叠，第一晶片412b可以与绿色LED器件410b形成堆叠，而第一晶片412c可以与蓝色LED器件410c形成堆叠。第二晶片414可以包括例如像素流水线电路302和驱动器控制电路304。像素流水线电路302和驱动器控制电路304也可以连接到一些I/O凸块422。第一晶片412和第二晶片414可以由与例如不同处理节点、不同操作电压等相关联的不同晶圆制造。例如，第一晶片412可以使用容许较高操作电压但支持较低速度操作的工艺节点来制造，而第二晶片414可以使用支持较高速度操作但具有较低操作电压限制的工艺节点来制造。
此外，IC芯片402包括第一电路430和第二电路440。第一电路430和第二电路440都可以包括导线、迹线、通孔等，以提供电气连接。第一电路430(例如，第一电路430a、430b、430c等)可以沿着垂直方向从IC芯片402的正面406朝向IC芯片402的背面408延伸，并且至少跨越第一晶片412的厚度。也就是说，第一电路430覆盖的垂直距离可以至少跨越第一晶片412的厚度。然而，取决于所采用的实施例，第一电路430实际上可以物理地穿过或不物理地穿过第一晶片412。例如，在图4A所示的实施例中，第一电路430至少垂直延伸跨越第一晶片412的厚度，而不物理地穿过第一晶片412。第一电路430可以包括第一晶片412中的内层电路，以电连接到LED器件410。第一电路430可以被配置为环绕电路(wrap-aroundcircuit)，以在LED器件410和至少一些I/O凸块422之间提供电连接。例如，第一电路430可以是图3的返回/接地路径322的一部分。第一电路430还可以向例如驱动器电路306供电。第二电路440(例如，第二电路440a、440b、440c等)可以从第二晶片414延伸到第一晶片412a、412b和412c中的每一个。第二电路440可以在第二晶片414和第一晶片412a、412b和412c中的每一个之间提供电连接。电连接可用于例如将数据和控制信号从第二晶片414传输到第一晶片412a-412c，将其他信号从I/O凸块422传输到第一晶片412a-412c等。
电路板404可以包括迹线和焊盘。电路板404的一些焊盘可以电连接到IC芯片402的I/O凸块422，而电路板404的一些焊盘可以电连接到例如电源系统310或其他部件。电路板404可以在电源系统310和第一晶片412、第二晶片414以及LED器件410中的每一个之间提供电连接。例如，图3的在uLED 308和电源系统310之间的返回/接地路径322可以经由第一电路430和I/O凸块422以及电路板404来实现。
在图4A的示例中，第一晶片412和第二晶片414在IC芯片402内沿着横向方向(例如，沿着X轴或Y轴)布置。在一些示例中，如图4B所示，第一晶片412和第二晶片414可以沿着垂直方向形成堆叠，以进一步降低集成电路芯片402和显示系统400的形状因子。如图4B所示，第一电路430可以沿着垂直方向从IC芯片402的正面406朝向IC芯片402的背面408延伸，并且跨越第一晶片412和第二晶片414的厚度。此外，一组I/O凸块可以作为第二电路440的一部分夹在第一晶片412和第二晶片414之间。
图5A和图5B示出了图4A的显示系统400的示例，其中第一晶片412和第二晶片414沿着横向方向布置。如图5A所示，IC芯片402可以包括沿着横向方向(例如，平行于X轴或Y轴)邻接第一晶片412的肩部结构502和邻接第二晶片414的肩部结构504。肩部结构502和504中的每一个可以分别包括延伸跨越第一晶片412或第二晶片414的厚度的导电路径512和514。扇出电路522可以被配置为再分布层(RDL)，其包括金属层以提供电连接。图5B示出了扇出电路522可以经由I/O焊盘(图5B中未示出)电连接到第一晶片412的内层电路523。扇出电路522也在肩部结构502上延伸，并且可以电连接到导电路径512的一端。导电路径512的另一端可以电连接到至少一些I/O凸块422。在一些示例中，如图5B的上部示意图所示，I/O凸块422可以放置在肩部结构502的背面(例如，面向方向B的一侧)上，并且直接连接到导电路径512。在一些示例中，如图5B的下部示意图所示，IC芯片402可以包括配置为背面RDL的扇出电路532，背面RDL从肩部结构502延伸到第一晶片412的背面(例如，面向方向B的一侧)，并且I/O凸块422可以位于背面RDL上。导电路径512可以经由背面RDL连接到I/O凸块422。在两个示例中，扇出电路522和/或532以及导电路径512可以是图4A的第一电路430的一部分，以在LED器件410和I/O凸块422之间提供电连接。背面RDL的使用可以增加可用的I/O凸块422的数量，并且可以由布线密度驱动。
此外，IC芯片402还包括扇出电路524，其从第二晶片414上的肩部结构504延伸到第一晶片412。扇出电路524也可以被配置为RDL。在图5B中，扇出电路524可以经由I/O焊盘(图5B中未示出)电连接到第二晶片414的内层电路和第一晶片412的内层电路525。扇出电路524也在肩部结构504上延伸，并且可以电连接到导电路径514的一端。导电路径514的另一端可以电连接到至少一些I/O凸块422。在一些示例中，如图5B的上部示意图所示，I/O凸块422可以放置在肩部结构504的背面(例如，面向方向B的一侧)上，并且直接连接到导电路径514。在一些示例中，如图5B的下部示意图所示，IC芯片402可以包括被配置为背面RDL的另一扇出电路，背面RDL从肩部结构504延伸到第二晶片414的背面(例如，面向方向B的一侧)，并且I/O凸块422可以位于背面RDL上。导电路径514可以经由背面RDL连接到I/O凸块422。在两个示例中，扇出电路524和/或534以及导电路径514可以是图4A的第一电路430的一部分，以在LED器件410和I/O凸块422之间提供电连接。此外，扇出电路524和导电路径514也可以是第二电路440的一部分，以在第二晶片414和第一晶片412之间提供电连接，用于例如功率、控制信号、数据信号等的传输。
肩部结构502和504都可以由环氧模塑料(EMC)制成。当第一晶片412和第二晶片414在载体衬底上时，可以制造肩部结构。例如，在将第一晶片412和第二晶片414转移到载体衬底上之后，可以将模具定位成邻近载体衬底上的第一晶片412和第二晶片414，并且可以用EMC填充模具以形成肩部结构。在某些实施例中，肩部结构502和504可以是围绕第一晶片412和第二晶片414形成的单体封装结构的一部分。此外，导电路径512和514可以由铜制成，并且可以通过例如穿过肩部结构502和504钻出贯穿孔并将铜沉积到贯穿孔中来制造。
在形成肩部结构502和504之后，扇出电路522和524可以在扇出工艺中形成。两种类型的扇出工艺可用于形成扇出电路522和524。第一种扇出工艺可以是面朝下工艺，其中晶片412和414面朝下放置在平坦载体上，以确保晶片表面的共面性(co-planarity)。肩部结构502和504也可以形成在平坦表面上，并且变得与晶片412和414共面。然后移除平坦载体(例如，通过蚀刻掉平坦载体)以暴露晶片表面，然后可以在暴露的表面上形成扇出电路522和524。第二种扇出工艺可以是面朝上工艺，其中晶片412和414面朝上放置在载体上。可以在晶片412和414的晶片表面上应用研磨工艺，以确保共面性。在一些示例中，可以在晶片表面上形成工艺凸块，以适应共面性的缺乏。在研磨工艺之后，工艺凸块的一些残余可以保留，并且可以用作晶片和扇出电路之间的I/O焊盘。
图6示出了图4B的显示系统400的示例，其中第一晶片412和第二晶片414沿着垂直方向以堆叠方式布置。如图6所示，IC芯片402包括沿着横向方向邻接第一晶片412的第一肩部结构602和沿着横向方向邻接第二晶片414的第二肩部结构604。第一肩部结构602包括沿着垂直方向延伸并跨越第一晶片412的厚度的第一导电路径612，而第二肩部结构604包括沿着垂直方向延伸并跨越第二晶片414的厚度的第二导电路径614。IC芯片402还包括从第一肩部结构602延伸到第一晶片412的第一扇出电路622，以在LED器件410和第一导电路径612之间提供电连接(经由第一晶片412的内层电路)。IC芯片402还包括从第二肩部结构604延伸到第二晶片414的第二扇出电路624，以在第二导电路径614和第二晶片414之间提供电连接。第二导电路径614可以电连接到至少一些I/O凸块422，而第一导电路径612电连接到第二导电路径614。通过第一导电路径612和第二导电路径614，可以在LED器件410和I/O凸块422之间以及第一晶片412和第二晶片414之间提供电连接。根据本公开的各种实施例，第一扇出电路622和第二扇出电路624都被配置为RDL层。
有多种方式在第一导电路径612和第二导电路径614之间进行电连接。例如，I/O凸块640(例如，I/O凸块640a)可以夹在第一肩部结构602和第二肩部结构604之间(以及第一导电路径612和第二导电路径614之间)，以提供电连接。作为另一个示例，如图6所示，IC芯片402可以进一步包括形成在第一晶片412的背面(面向方向B)上的背面扇出电路630。背面扇出电路630可以延伸到第一肩部结构602，并且电连接到第一导电路径612。背面扇出电路630与扇出电路624(在第二晶片414上)形成相对的RDL层。I/O凸块640(例如I/O凸块640b)可以夹在相对的RDL层之间，以在相对的RDL层与第一导电路径612和第二导电路径614之间提供电连接。
此外，基于图5B的示例，可以分布I/O凸块422。例如，I/O凸块422可以仅放置在第二肩部结构604之下，或者放置在第二晶片414之下的另一背面RDL层之上。
图6的布置有各种优点。例如，堆叠结构可以减少IC芯片402的占用面积(footprint)。此外，由于肩部结构的尺寸是灵活的，并且可以扩展以容纳更多的I/O凸块，I/O凸块640的数量(在第一晶片和第二晶片之间)和I/O凸块422的数量(在第二晶片和电路板之间)可以很大程度上独立于第一晶片和第二晶片的尺寸，这增加了IC芯片402的制造和应用的灵活性。
图7A、图7B、图7C和图7D示出了IC芯片402的其他示例结构。如图7A所示，IC芯片402可以包括保持第一晶片412和第二晶片414的芯片载体702，其中晶片沿着横向方向(例如，平行于X/Y轴)布置。芯片载体702还包括肩部结构703，肩部结构703可以保持导电路径704，导电路径704沿着垂直方向(例如，沿着Z轴)延伸并跨越第一晶片412的厚度。IC芯片402还包括桥接电路706和708。桥接电路706可以在第一晶片412和第二晶片414之间提供电连接。桥接电路708可以在第一晶片412(和LED器件410)和导电路径704之间提供电连接。导电路径704也电连接到I/O凸块422。桥接电路708和导电路径704可以在LED器件410和I/O凸块422之间提供电连接。
图7B示出了IC芯片402的示例，其中第一晶片412和第二晶片414形成堆叠。在图7B中，第一晶片412和第二晶片414中的每一个都包括穿过晶片垂直延伸(沿着Z轴)的硅穿孔(TSV)。LED器件410和I/O凸块422之间的电连接可以由例如第一晶片412的TSV 730、I/O凸块740和第二晶片414的TSV 750提供。电连接可用于例如向驱动器电路306和电流返回路径322供电。此外，第一晶片412和第二晶片414之间的电连接可以由第一晶片412的TSV 732和I/O凸块742提供。扇出电路可以形成在第一晶片和第二晶片上，以提供到凸块740/742和I/O凸块422的电连接。
图7B中的布置可以提供许多优点。首先，封装尺寸可以减小，因为LED器件410和凸块740/742之间的电路径(例如，返回路径322、电源线等，如第一电路430所示)被限制在第一晶片412内。因此，不需要外部结构位于第一晶片412的侧面(沿着X/Y轴)，如图6的肩部结构602和图7A的肩部结构703来保持电路径，这可以减少IC芯片402的占用面积。此外，第一晶片412的一些或全部TSV(例如，TSV 730)可以形成在包括LED器件410的像素区下方的有源区760中。有源区760可以包括例如驱动器电路306和控制LED器件410的其他半导体器件。使TSV穿过第一晶片412内的有源区760可以进一步减小用TSV实现的电源和返回路径的布线距离，这可以提高电源和接地系统的鲁棒性。
然而，在TSV是在LED器件410被放置到第一晶片412上之后制造的情况下，图7B中的布置会带来许多挑战。具体地，TSV可以通过从正面762穿过第一晶片412垂直蚀刻沟槽，随后用金属(或其他导电材料)填充沟槽来形成。但是蚀刻可能潜在地损坏LED器件410，并且可能需要特别小心以保护LED器件410免受蚀刻作用，例如在有源区760中创建不放置驱动器电路和LED器件410的阻止区(keep-out zone)，以在LED器件410和TSV之间提供更多的隔离。但是整体上这种布置会增加制造TSV、第一晶片412以及IC芯片402的工艺的复杂性。典型地，图7B中的TSV需要作为第一晶片412的制造过程的一部分来制造，使得有源器件和TSV在第一晶片412中的放置能够满足由阻止区施加的限制。
图7C示出了第一晶片412的另一示例，其包括TSV的替代布置，并且可以是IC芯片402的一部分。如图7C所示，第一晶片412包括有源区760，并且包括LED器件410的像素区770堆叠在有源区760的顶部。第一晶片412还包括从第一晶片412的正面774(面对正Z方向)到第一晶片412的背面776(面对负Z方向)垂直延伸(沿着Z轴)通过第一晶片412的厚度的TSV772。与图7B的TSV不同，图7C的示例中的TSV形成在有源区760外部的第一晶片412的外围区域778和780中。第一晶片412还包括形成在正面774上的键合焊盘(bonding pad)782，并且电桥结构(图7C中未示出)可以经由键合焊盘782在像素区770和TSV之间提供电连接。此外，金属层784(例如，再分布层)可以形成在第一晶片412的背面776上，以提供从TSV到背面上的I/O凸块(例如，I/O凸块742)的电连接。
与图7B中TSV的布置一样，图7C中TSV的布置允许通过将LED器件410和凸块742之间的电路径(例如，如第一电路430所表示的返回路径322、电源线等)限制在第一晶片412内来减小封装尺寸。然而，由于TSV形成在与有源区760和像素区770分开的区域中，TSV的制造对像素区770中的LED器件410造成低得多的风险，尤其是在TSV是在LED器件410被放置在第一晶片412上之后制造的情况下。与图7B相比，图7C中TSV的制造可以使用不太复杂的工艺来执行。例如，如上所述，图7B中的TSV需要作为第一晶片412的制造工艺的一部分来制造，使得有源器件和TSV在第一晶片412中的放置可以满足由阻止区施加的限制。但是在图7C的示例中，由于有源器件和TSV被保持在不同的区域中，所以不需要在有源区域760中提供阻止区，并且有源区域760中的有源器件的制造和放置不需要考虑TSV。此外，TSV的制造可以在第一晶片412内的器件的制造工艺之外进行。相反，图7C中TSV的制造可以是形成IC芯片402的封装操作中的后处理的一部分。结果，图7C中TSV的布置可以整体上降低TSV制造以及IC芯片402的形成的复杂性，同时减少芯片占用面积并在第一晶片412的正面上的LED器件410和背面上的凸块之间提供稳固的电连接。
使用图7C中的TSV布置形成的第一晶片412可以与使用本公开中的各种技术形成的第二晶片414组合，以形成IC芯片402。作为示例，图7C的第一晶片可以与图7B的第二晶片414组合以形成IC芯片402。作为另一个示例，如图7D所示，图7C的第一晶片412可以与图6的第二晶片414组合以形成IC芯片402。如上所述，图6的示例中的第二晶片414包括第二肩部结构604，第二肩部结构604包括第二导电路径614，第二导电路径614沿着垂直方向延伸并跨越第二晶片414的厚度。IC芯片402还包括第二扇出电路624，其可以被配置为RDL层，并且可以从第二肩部结构604延伸到第二晶片414，以在第二导电路径614和第二晶片414之间提供电连接。由图7D的布置提供的优点可以包括，例如，第二晶片414的晶片尺寸独立于第一晶片412的晶片尺寸，因为第二肩部结构606可以被制成使得具有第二肩部结构606的第二晶片414的总占用面积匹配第一晶片414的总占用面积。此外，如上所述，可以扩展肩部结构以容纳更多的I/O凸块，I/O凸块640的数量(在第一晶片和第二晶片之间)和I/O凸块422的数量(在第二晶片和电路板之间)可以很大程度上独立于第一晶片和第二晶片的尺寸，这增加了IC芯片402的制造和应用的灵活性。
图8示出了制造显示系统(例如显示系统400)的方法800。方法800从步骤802开始，在步骤802中，制造发光二极管(LED)器件。LED器件可以由例如晶体晶圆(例如蓝宝石)制成。
在步骤804中，可以由第一晶圆制造第一晶片。第一晶片可以包括用于LED器件的驱动器电路。
在步骤806中，可以通过例如将LED器件与第一晶片键合来将LED器件转移到第一晶片上。
在步骤808中，可以由第二晶圆制造第二晶片。第二晶片可以包括用于驱动器电路的控制电路。第二晶圆可以具有与第一晶圆不同的工艺节点。
在步骤810中，可以封装第一晶片和第二晶片以形成集成电路(IC)芯片，LED器件暴露在IC芯片的正面上。封装的IC芯片可以根据图4A到图7B的示例。
在步骤812中，可以在IC芯片内制造第一电路。第一电路沿着垂直方向从IC芯片的正面朝向IC芯片的背面延伸跨越第一晶片，以提供到LED器件的电连接。在一些示例中，第一电路可以是邻接晶片的肩部结构的一部分。在一些示例中，第一电路可以是跨越第一晶片的厚度形成的TSV。在一些示例中，TSV可以形成在第一晶片的包含用于LED器件的驱动器电路的有源区内。在一些示例中，TSV可以形成在第一晶片的有源区以及包含LED器件的像素区之外的外围区域中。在步骤806中将LED器件转移到包括驱动器电路的第一晶片的第一表面上之后，可以通过蚀刻穿过第一晶片的第一表面来形成TSV。
在步骤814中，可以在IC芯片内制造第二电路。第二电路可以在第一晶片和第二晶片之间提供电连接，并且可以包括扇出电路。此外，可以例如通过垂直互连部612和614在第二晶片的肩部中在垂直方向上添加第三电路，以在第二晶片和第一电路之间提供电连接。
在步骤816中，在IC芯片的背面上形成输入/输出(I/O)凸块，以提供到第一晶片、第二晶片和第一电路的电连接。
在步骤818中，经由I/O凸块将IC芯片电连接到电路板，以形成显示装置。
本公开的实施例的前述描述为了说明的目的被提出；它并不意图为详尽的或将本公开限制到所公开的精确形式。相关领域中的技术人员可以认识到，按照上面的公开，许多修改和变化是可能的。
本描述的一些部分从对信息的操作的算法和符号表示方面描述了本公开的实施例。数据处理领域的技术人员通常使用这些算法描述和表示来向本领域的其他技术人员有效地传达他们工作的实质。这些操作虽然在功能上、计算上或逻辑上进行了描述，但应理解为将由计算机程序或等效电路、微代码等来实现。此外，将操作的这些布置称为模块有时候也被证明是方便的而不失一般性。所描述的操作和它们的相关模块可以体现在软件、固件和/或硬件中。
可以利用一个或更多个硬件或软件模块单独地或与其他设备组合地来执行或实现所描述的步骤、操作或过程。在一些实施例中，利用包括包含计算机程序代码的计算机可读介质的计算机程序产品来实现软件模块，计算机程序代码可以由计算机处理器执行，用于执行所描述的任何或全部步骤、操作或过程。
本公开的实施例也可以涉及用于执行所描述操作的装置。该装置可以为所需目的而专门构造，和/或它可以包括由存储在计算机中的计算机程序选择性激活或重新配置的通用计算设备。这种计算机程序可以存储在非暂时性的、有形的计算机可读存储介质中，或者适于存储电子指令的任何类型的介质中，其可以耦合到计算机系统总线。此外，说明书中提到的任何计算系统可以包括单个处理器，或者可以是采用多处理器设计以提高计算能力的架构。
本公开的实施例也可以涉及由本文所述的计算过程产生的产品。这样的产品可以包括从计算过程获得的信息，其中信息被存储在非暂时性的、有形的计算机可读存储介质上并且可以包括计算机程序产品或本文所述的其他数据组合的任何实施例。
在说明书中使用的语言主要出于可读性和指导性的目的而被选择，并且它可以不被选择来描绘或限制发明的主题。因此，意图是本公开的范围不由该详细描述限制，而是由在基于其的申请上发布的任何权利要求限制。因此，实施例的公开意图对本公开的范围是说明性的，而不是限制性的，在所附权利要求中阐述了本公开的范围。

Claims (33)

1.一种显示装置，包括：
集成电路IC芯片，其包括：
发光二极管LED器件，其暴露在所述IC芯片的正面上；
输入/输出I/O凸块，其在所述IC芯片的背面上；
第一晶片，其沿着垂直方向与所述LED器件形成堆叠，所述第一晶片包括电连接到所述LED器件并电连接到所述I/O凸块中的至少一些的驱动器电路；
第一电路，其沿着所述垂直方向从所述IC芯片的正面朝向所述IC芯片的背面延伸，并且至少跨越所述第一晶片的厚度，以在所述LED器件和所述I/O凸块中的至少一些之间提供电连接；
第二晶片，其包括流水线电路和用于所述第一晶片的驱动器电路的控制电路，并且电连接到所述I/O凸块中的至少一些；
第二电路，其从所述第二晶片延伸到所述第一晶片，以在所述第一晶片和所述第二晶片之间提供电连接；和
电路板，其电连接到所述IC芯片的I/O凸块和电源系统，以在所述电源系统和所述IC芯片的所述第一晶片、所述第二晶片以及所述LED器件中的每一个之间提供电连接。
2.根据权利要求1所述的显示装置，其中，所述第一晶片在所述IC芯片内沿着横向方向邻近所述第二晶片定位，所述横向方向垂直于所述垂直方向。
3.根据权利要求2所述的显示装置，其中，所述IC芯片包括沿着所述横向方向邻接所述第一晶片的肩部结构；并且
其中，所述第一电路包括沿着所述垂直方向延伸通过所述肩部结构的导电路径。
4.根据权利要求3所述的显示装置，其中，所述IC芯片包括沿着所述横向方向邻近所述LED器件的重新分布层RDL；并且
其中，所述RDL在所述肩部结构的至少一部分和所述第一晶片的至少一部分上延伸，以在所述第一晶片和所述第一电路之间提供电连接。
5.根据权利要求4所述的显示装置，其中，所述第一晶片包括内层电路，以在所述LED器件和所述RDL之间提供电连接。
6.根据权利要求2所述的显示装置，其中，所述IC芯片包括沿着所述横向方向邻接所述第二晶片的肩部结构；并且
其中，所述第一电路包括沿着所述垂直方向延伸通过所述肩部结构的导电路径。
7.根据权利要求6所述的显示装置，其中，所述IC芯片包括作为所述第二电路的一部分沿着所述横向方向邻近所述LED器件的RDL；并且
其中，所述RDL在所述肩部结构的至少一部分、所述第二晶片和所述第一晶片的至少一部分上延伸，以在所述第一晶片和所述第一电路之间以及在所述第一晶片和所述第二晶片之间提供电连接。
8.根据权利要求7所述的显示装置，其中，所述第一晶片包括内层电路，以在所述LED器件和所述IC芯片的正面上的I/O凸块之间提供电连接。
9.根据权利要求3所述的显示装置，其中，所述IC芯片的背面上的I/O凸块包括形成在所述肩部结构上并电连接到所述肩部结构的导电路径的I/O凸块。
10.根据权利要求4所述的显示装置，其中，所述RDL是第一RDL；
其中，所述IC芯片还包括第二RDL，所述第二RDL覆盖沿着所述横向方向邻接所述第二晶片的第二肩部结构的至少一部分、所述第一晶片和所述第二晶片，以提供到所述第一电路、所述第一晶片和所述第二晶片的电连接；并且
其中，所述IC芯片的背面上的I/O凸块包括形成在所述第二肩部结构上并电连接到所述第二肩部结构的导电路径的I/O凸块。
11.根据权利要求3所述的显示装置，其中，当所述第一晶片在载体衬底上时，所述肩部结构被形成为邻接所述第一晶片。
12.根据权利要求3所述的显示装置，其中，所述肩部结构包括环氧模塑料EMC。
13.根据权利要求12所述的显示装置，其中，所述肩部结构通过用EMC填充模具而形成。
14.根据权利要求3所述的显示装置，其中，所述导电路径包含铜。
15.根据权利要求2所述的显示装置，其中，所述IC芯片包括芯片载体，以保持所述第一晶片和所述第二晶片；并且
其中，所述第一电路包括沿着所述垂直方向延伸通过所述芯片载体，以到达所述IC芯片的背面上的I/O凸块的导电路径。
16.根据权利要求15所述的显示装置，其中，所述IC芯片包括第一桥接电路，所述第一桥接电路在所述芯片载体的一部分和所述第一晶片的一部分上延伸，以在所述第一电路和所述第一晶片之间提供电连接。
17.根据权利要求16所述的显示装置，其中，所述第一晶片还包括内层电路，以在所述第一电路和所述LED器件之间提供电连接。
18.根据权利要求16所述的显示装置，其中，所述IC芯片包括作为所述第二电路的一部分的第二桥接电路，所述第二桥接电路在所述第一晶片的一部分和所述第二晶片的一部分上延伸，以在所述第一晶片和所述第二晶片之间提供电连接。
19.根据权利要求16所述的显示装置，其中，所述芯片载体包含陶瓷材料。
20.根据权利要求1所述的显示装置，其中，所述第一晶片在所述IC芯片内沿着所述垂直方向与所述第二晶片形成堆叠。
21.根据权利要求20所述的显示装置，还包括：
第一肩部结构，其沿着垂直于所述垂直方向的横向方向邻接所述第一晶片；和
第二肩部结构，其沿着所述横向方向邻接所述第二晶片，
其中，所述第一电路包括沿着所述垂直方向延伸通过所述第一肩部结构的第一导电路径和沿着所述垂直方向延伸通过所述第二肩部结构的第二导电路径。
22.根据权利要求21所述的显示装置，其中，所述IC芯片包括：
第一RDL，其邻近所述LED器件，并在所述第一肩部结构的至少一部分和所述第一晶片的一部分上延伸，以在所述第一晶片和所述第一导电路径之间提供电连接；和
第二RDL，其面对所述第一晶片并在所述第二肩部结构的至少一部分和所述第二晶片的一部分上延伸，以在所述第二晶片和所述第二导电路径之间提供电连接，
其中，所述第一RDL和所述第二RDL是所述第二电路的一部分。
23.根据权利要求22所述的显示装置，还包括在所述第一肩部结构和所述第二肩部结构之间的I/O凸块，以在所述第一导电路径和所述第二导电路径之间提供电连接。
24.根据权利要求22所述的显示装置，还包括：
第三RDL，其在所述第一肩部结构的一部分和所述第一晶片的一部分上延伸，所述第三RDL电连接到所述第一肩部结构的第一导电路径并且面对所述第二RDL；和
夹在所述第三RDL和所述第二RDL之间的I/O凸块，以在所述第三RDL和所述第二RDL之间提供电连接。
25.根据权利要求22所述的显示装置，其中，在所述IC芯片的背面上的I/O凸块包括在所述第二肩部结构上并且电连接到所述第二肩部结构的第二导电路径的I/O凸块。
26.根据权利要求20所述的显示装置，其中，所述第一晶片包括作为所述第一电路的一部分电连接到所述LED器件的多个第一TSV；并且
其中，所述第二晶片包括作为所述第一电路的一部分电连接到所述多个第一TSV的多个第二TSV；并且
其中，所述IC芯片的背面上的I/O凸块电连接到所述多个第二TSV。
27.根据权利要求26所述的显示装置，其中，所述第二晶片包括作为所述第二电路的一部分电连接到所述第一晶片的多个第三TSV。
28.根据权利要求26所述的显示装置，其中，所述多个第一TSV形成在所述第一晶片的外围区域中；并且
其中，所述外围区域在所述第一晶片的其上形成有所述LED器件的像素区之外。
29.根据权利要求21所述的显示装置，其中，所述第一晶片包括作为所述第一电路的一部分电连接到所述LED器件并且形成在所述第一晶片的外围区域中的TSV；
其中，所述外围区域在所述第一晶片的其上形成有所述LED器件的像素区之外；
其中，所述显示装置还包括作为所述第一电路的一部分延伸通过肩部结构的导电路径，所述肩部结构沿着所述横向方向邻接所述第二晶片。
30.根据权利要求1所述的显示装置，其中，所述第一晶片由第一晶圆制成，并且所述第二晶片由第二晶圆制成。
31.根据权利要求30所述的显示装置，其中，所述第一晶圆和所述第二晶圆与以下至少一个相关联：不同的操作电压或不同的工艺节点。
32.一种用于制造IC芯片的方法，包括：
制造发光二极管LED器件；
由第一晶圆制造第一晶片，以在所述第一晶片中包括驱动器电路；
将所述LED器件转移到所述第一晶片上；
由第二晶圆制造第二晶片；
封装所述第一晶片和所述第二晶片以形成集成电路IC芯片，所述LED器件暴露在所述IC芯片的正面上；
制造第一电路，所述第一电路沿着垂直方向从所述IC芯片的正面朝向所述IC芯片的背面延伸跨越所述第一晶片，以提供到所述LED器件的电连接；
制造第二电路以在所述第一晶片和所述第二晶片之间提供电连接；
在所述IC芯片的背面上形成输入/输出I/O凸块，以提供到所述第一晶片、所述第二晶片和所述第一电路的电连接；和
经由所述I/O凸块将所述IC芯片连接到电路板以形成显示装置。
33.根据权利要求32所述的方法，其中，所述第一电路包括硅穿孔TSV；并且
其中，在将所述LED器件转移到包括所述驱动器电路的所述第一晶片的第一表面上之后，通过蚀刻穿过所述第一晶片的第一表面来制造所述TSV。
CN202080014667.0A 2019-02-14 2020-02-13 集成显示设备 Active CN113454778B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201962805948P 2019-02-14 2019-02-14
US62/805,948 2019-02-14
US201962827407P 2019-04-01 2019-04-01
US62/827,407 2019-04-01
US16/787,542 2020-02-11
US16/787,542 US11037915B2 (en) 2019-02-14 2020-02-11 Integrated display devices
PCT/US2020/018030 WO2020168027A1 (en) 2019-02-14 2020-02-13 Integrated display devices

Publications (2)

Publication Number Publication Date
CN113454778A CN113454778A (zh) 2021-09-28
CN113454778B true CN113454778B (zh) 2024-04-05

Family

ID=72041030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080014667.0A Active CN113454778B (zh) 2019-02-14 2020-02-13 集成显示设备

Country Status (7)

Country Link
US (2) US11037915B2 (zh)
EP (2) EP3878012B1 (zh)
JP (1) JP2022519430A (zh)
KR (1) KR20210121246A (zh)
CN (1) CN113454778B (zh)
TW (1) TW202034557A (zh)
WO (1) WO2020168027A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11037915B2 (en) 2019-02-14 2021-06-15 Facebook Technologies, Llc Integrated display devices
US20210056893A1 (en) * 2019-08-24 2021-02-25 Huayuan Semiconductor (Shenzhen) Limited Company Dynamic assignment of addresses to drivers in a display device
US11437415B2 (en) * 2019-08-30 2022-09-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US20230326929A1 (en) * 2020-08-31 2023-10-12 Lg Electronics Inc. Display device using semiconductor light-emitting diodes
JP2022040814A (ja) * 2020-08-31 2022-03-11 シャープセミコンダクターイノベーション株式会社 画像表示素子
WO2022045415A1 (ko) * 2020-08-31 2022-03-03 엘지전자 주식회사 디스플레이 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027357A (ja) * 2005-07-15 2007-02-01 Showa Denko Kk 半導体発光装置及び基板
JP2007149775A (ja) * 2005-11-24 2007-06-14 Tdk Corp 電子部品
CN105518887A (zh) * 2013-09-05 2016-04-20 松下知识产权经营株式会社 发光装置
CN108475712A (zh) * 2015-12-01 2018-08-31 夏普株式会社 图像形成元件

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4887587B2 (ja) * 2001-08-01 2012-02-29 ソニー株式会社 画像表示装置及びその製造方法
US9070662B2 (en) * 2009-03-05 2015-06-30 Volterra Semiconductor Corporation Chip-scale packaging with protective heat spreader
US9355962B2 (en) * 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof
KR101034718B1 (ko) * 2009-10-13 2011-05-17 삼성모바일디스플레이주식회사 유기전계발광 표시장치
JPWO2012086517A1 (ja) * 2010-12-20 2014-05-22 ローム株式会社 発光素子ユニットおよび発光素子パッケージ
JP5966412B2 (ja) * 2011-04-08 2016-08-10 ソニー株式会社 画素チップ、表示パネル、照明パネル、表示装置および照明装置
KR102021077B1 (ko) * 2013-01-24 2019-09-11 삼성전자주식회사 적층된 다이 패키지, 이를 포함하는 시스템 및 이의 제조 방법
KR101820275B1 (ko) * 2013-03-15 2018-01-19 애플 인크. 리던던시 스킴을 갖춘 발광 다이오드 디스플레이 및 통합 결함 검출 테스트를 갖는 발광 다이오드 디스플레이를 제작하는 방법
EP3018710B1 (en) * 2014-11-10 2020-08-05 Nxp B.V. Arrangement of semiconductor dies
US10236209B2 (en) * 2014-12-24 2019-03-19 Intel Corporation Passive components in vias in a stacked integrated circuit package
US9922970B2 (en) * 2015-02-13 2018-03-20 Qualcomm Incorporated Interposer having stacked devices
US9793252B2 (en) * 2015-03-30 2017-10-17 Emagin Corporation Method of integrating inorganic light emitting diode with oxide thin film transistor for display applications
US9941450B2 (en) * 2015-06-18 2018-04-10 Articulated Technologies, Llc Roll-to-roll fabricated light sheet and encapsulated semiconductor device
GB2541970B (en) * 2015-09-02 2020-08-19 Facebook Tech Llc Display manufacture
US10304811B2 (en) 2015-09-04 2019-05-28 Hong Kong Beida Jade Bird Display Limited Light-emitting diode display panel with micro lens array
US10483253B1 (en) * 2015-09-24 2019-11-19 Apple Inc. Display with embedded pixel driver chips
CN105206642A (zh) * 2015-10-13 2015-12-30 南京大学 一种超高密度led显示器件及其制造方法
US10553515B2 (en) * 2016-04-28 2020-02-04 Intel Corporation Integrated circuit structures with extended conductive pathways
US10545242B2 (en) * 2016-09-14 2020-01-28 Apple Inc. Systems and methods for in-frame sensing and adaptive sensing control
US10467952B2 (en) 2016-10-12 2019-11-05 Shaoher Pan Integrated light-emitting diode arrays for displays
EP3560111A4 (en) * 2016-12-21 2020-12-02 Intel Capital Corporation WIRELESS COMMUNICATION TECHNOLOGY, DEVICES, AND METHODS
US10770440B2 (en) * 2017-03-15 2020-09-08 Globalfoundries Inc. Micro-LED display assembly
FR3065321B1 (fr) * 2017-04-14 2019-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
CN108877663B (zh) 2017-05-10 2020-07-10 矽照光电（厦门）有限公司 显示屏及其制造方法、以及显示结构
US10902769B2 (en) * 2017-07-12 2021-01-26 Facebook Technologies, Llc Multi-layer fabrication for pixels with calibration compensation
US10193011B1 (en) * 2017-07-14 2019-01-29 Globalfoundries Inc. Method of manufacturing a 3 color LED integrated Si CMOS driver wafer using die to wafer bonding approach
US10461022B2 (en) * 2017-08-21 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof
WO2019066986A1 (en) * 2017-09-30 2019-04-04 Intel Corporation STACK OF NON-TSV CHIPS USING PLATED PILLARS / CROSSING MOLD INTERCONNECTION
CN107564923B (zh) * 2017-10-13 2020-03-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法、柔性显示装置
KR102491107B1 (ko) * 2018-03-16 2023-01-20 삼성전자주식회사 필름 패키지, 칩 온 필름 패키지 및 패키지 모듈
US10437402B1 (en) * 2018-03-27 2019-10-08 Shaoher Pan Integrated light-emitting pixel arrays based devices by bonding
US11037915B2 (en) 2019-02-14 2021-06-15 Facebook Technologies, Llc Integrated display devices
US11114429B2 (en) * 2019-04-23 2021-09-07 Xilinx, Inc. Integrated circuit device with electrostatic discharge (ESD) protection

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027357A (ja) * 2005-07-15 2007-02-01 Showa Denko Kk 半導体発光装置及び基板
JP2007149775A (ja) * 2005-11-24 2007-06-14 Tdk Corp 電子部品
CN105518887A (zh) * 2013-09-05 2016-04-20 松下知识产权经营株式会社 发光装置
CN108475712A (zh) * 2015-12-01 2018-08-31 夏普株式会社 图像形成元件

Also Published As

Publication number Publication date
EP3878012B1 (en) 2022-11-02
WO2020168027A1 (en) 2020-08-20
TW202034557A (zh) 2020-09-16
EP3878012A1 (en) 2021-09-15
KR20210121246A (ko) 2021-10-07
US11037915B2 (en) 2021-06-15
US20200266180A1 (en) 2020-08-20
JP2022519430A (ja) 2022-03-24
CN113454778A (zh) 2021-09-28
US20210335767A1 (en) 2021-10-28
US11545475B2 (en) 2023-01-03
EP4109530A1 (en) 2022-12-28

Similar Documents

Publication Publication Date Title
CN113454778B (zh) 集成显示设备
JP7248828B2 (ja) シリコン上のカラーｉｌｅｄディスプレイ
US20210265317A1 (en) Optoelectronic semiconductor device and method for manufacturing optoelectronic semiconductor devices
US11728318B1 (en) Micropixellation for alignment-free assembly
JP5812887B2 (ja) 表示モジュール、表示装置、表示モジュールの製造方法、および表示装置の製造方法
EP3997734B1 (en) Reducing the planarity variation in a display device
CN113192937A (zh) 半导体装置及其制造方法
US10989376B2 (en) Assembling of strip of micro light emitting diodes onto backplane
EP3489998A1 (en) Assembling of strip of micro light emitting diodes onto backplane
CN220627844U (zh) 一种显示装置
CN214505496U (zh) 一种微显示装置
CN115483241A (zh) 一种微显示装置及其制造方法
CN115552641A (zh) 包括有源像素ic的发光器件封装及其封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: California, USA

Applicant after: Yuan Platform Technology Co.,Ltd.

Address before: California, USA

Applicant before: Facebook Technologies, LLC

GR01 Patent grant
GR01 Patent grant