JP2022515313A - デュアルサプライローサイドゲートドライバ - Google Patents

デュアルサプライローサイドゲートドライバ Download PDF

Info

Publication number
JP2022515313A
JP2022515313A JP2021524027A JP2021524027A JP2022515313A JP 2022515313 A JP2022515313 A JP 2022515313A JP 2021524027 A JP2021524027 A JP 2021524027A JP 2021524027 A JP2021524027 A JP 2021524027A JP 2022515313 A JP2022515313 A JP 2022515313A
Authority
JP
Japan
Prior art keywords
node
driver
coupled
circuit
driver circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021524027A
Other languages
English (en)
Other versions
JPWO2020092864A5 (ja
JP7408652B2 (ja
Inventor
エッサム ハシム アフメド
Original Assignee
日本テキサス・インスツルメンツ合同会社
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ合同会社, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ合同会社
Publication of JP2022515313A publication Critical patent/JP2022515313A/ja
Publication of JPWO2020092864A5 publication Critical patent/JPWO2020092864A5/ja
Application granted granted Critical
Publication of JP7408652B2 publication Critical patent/JP7408652B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

オートモーティブシステム（１００）が、第１の入力電圧レベル（Ｖ１）に基づいて第１の出力電圧（ＶＯ１）を提供するように構成される第１のレギュレータ（１０２）、第２の入力電圧レベル（Ｖ２）に基づいて第２の出力電圧（ＶＯ２）を提供するように構成される第２のレギュレータ（１０４）、及び、第１のドライバ回路（１０８）及び第２のドライバ回路（１１０）に結合されるコントローラ（１１２）を含む。コントローラ（１１２）は、制御信号（ＤＲＩＶＥ ＳＩＧＮＡＬ）に基づいてスイッチ（１１４）を駆動するために、第１のドライバ回路及び第２のドライバ回路の一方を選択するように構成される。システム（１００）は、スイッチ（１１４）に結合されるスイッチノード（１２０）を含む。スイッチノードのスイッチノード電圧は、オンオフされるスイッチ（１１４）の関数である。システム（１００）はスイッチノードに結合される負荷（１１８）も含む。

Description

電源や電力コンバータは様々な電子機器システムにおいて用いられている。電力は概して、交流（ＡＣ）信号として長い距離にわたって伝送される。ＡＣ信号は、それぞれの事業所又は家庭の場所に対して所望に応じて分割及び計量され、たいてい、個々の電子デバイス又は構成要素と共に用いるために直流（ＤＣ）に変換される。最近の電子機器システムは、たいてい、異なるＤＣ電圧を用いて動作するように設計されたデバイス又は構成要素を用いる。従って、このようなシステムには、異なったＤＣ‐ＤＣコンバータ、又は広範囲の出力電圧をサポートするＤＣ‐ＤＣコンバータが必要である。
ＤＣ‐ＤＣコンバータトポロジーには種々なものがある。利用可能なトポロジーは、用いられる構成要素、扱う電力量、入力電圧、出力電圧、効率、信頼性、サイズ、及び／又は、その他の特性で異なる。一例のＤＣ‐ＤＣコンバータトポロジーは、出力電圧又は補助電源によって駆動される二次的な低電圧の「ＢＩＡＳ」入力を用いる。この選択肢は、付加的な構成要素及び増加したトポロジーサイズを犠牲にして効率を改善する。ＤＣ‐ＤＣコンバータトポロジーを改善するための取り組みが現在進められている。
一例に従って、或るオートモーティブシステムが、第１の入力電圧レベルに基づいて第１の出力電圧を提供するように構成される第１のレギュレータを含む。また、このシステムは、第２の入力電圧レベルに基づいて第２の出力電圧を提供するように構成される第２のレギュレータを含む。また、このシステムは、第１のレギュレータ及びスイッチに結合される第１のドライバ回路を含み、第１のドライバ回路は、第１の出力電圧に基づいてスイッチを駆動するように構成される。また、このシステムは、第２のレギュレータ及びスイッチに結合される第２のドライバ回路を含み、第２のドライバ回路は、第２の出力電圧に基づいてスイッチを駆動するように構成される。また、このシステムは、第１のドライバ回路及び第２のドライバ回路に結合されるドライバコントローラを含み、ドライバコントローラは、制御信号に基づいてスイッチを駆動するために、第１のドライバ回路及び第２のドライバ回路のうちの一方を選択するように構成される。このシステムは、スイッチに結合されるスイッチノードも含み、スイッチノードにおけるスイッチノード電圧が、オンオフされるスイッチの関数である。このシステムは、スイッチノードに結合される負荷も含む。
一例に従って、或る回路が、第１の入力電圧レベルに基づいて第１の出力電圧を提供するように構成される第１のレギュレータを含む。この回路はまた、第２の入力電圧レベルに基づいて第２の出力電圧を提供するように構成される第２のレギュレータを含み、第２の入力電圧レベルは第１の入力電圧レベルよりも低い。この回路はまた、第１のレギュレータに結合される第１のドライバ回路を含み、第１のドライバ回路は、第１の出力電圧に基づいて第１のゲート駆動信号を提供するように構成される。この回路はまた、第２のレギュレータに結合される第２のドライバ回路を含み、第２のドライバ回路は、第２の出力電圧に基づいて第２のゲート駆動信号を提供するように構成される。この回路は、第１のドライバ回路及び第２のドライバ回路に結合されるドライバコントローラも含む。この回路はまた、第１のドライバ回路の出力ノードと第２のドライバ回路の出力ノードとに結合される駆動信号ノードを含み、ドライバコントローラは、第１のドライバ回路と第２のドライバ回路との間で選択して、それぞれのゲート駆動信号を駆動信号ノードに提供するように構成される。
一例に従って、デュアルサプライゲートドライバが、第１の入力電圧ノードに結合される第１のレギュレータ回路を含む。デュアルサプライゲートドライバはまた、第２の入力電圧ノードに結合される第２のレギュレータ回路を含む。デュアルサプライゲートドライバはまた、第１のレギュレータ回路の出力ノードに結合される第１のドライバ回路を含む。デュアルサプライゲートドライバはまた、第２のレギュレータ回路の出力ノードに結合される第２のドライバ回路を含む。デュアルサプライゲートドライバはまた、第１のドライバ回路及び第２のドライバ回路に結合されるドライバコントローラを含む。また、デュアルサプライゲートドライバは、第１のドライバ回路の出力ノードと第２のドライバ回路の出力ノードとに結合される駆動信号ノードを含む。
幾つかの例に従ったシステムを示すブロック図である。
幾つかの例に従ったバックコンバータシステムを示す概略図である。
幾つかの例に従ったフライバックコンバータシステムを示す概略図である。
幾つかの例に従ったローサイドスイッチドライバのための電圧レギュレータを示す概略図である。
幾つかの例に従ったデュアルサプライゲートドライバを示す概略図である。
幾つかの例に従った別のデュアルサプライゲートドライバを示す概略図である。
幾つかの例に従ったデュアルサプライゲートドライバのためのコントローラロジックを示す概略図である。
幾つかの例に従ったデュアルサプライゲートドライバに関連する種々の波形を示すタイミング図である。
幾つかの例に従ったドライバ回路を示す概略図である。
本明細書では、デュアルサプライゲートドライバトポロジーと、それに関連するシステムについて説明する。幾つかの例において、デュアルサプライゲートドライバが、第１の入力電圧ノードに結合される第１のレギュレータ回路と、第２の入力電圧ノードに結合される第２のレギュレータ回路とを含む。デュアルサプライゲートドライバはまた、第１のレギュレータ回路の出力ノードに結合される第１のドライバ回路を含む。デュアルサプライゲートドライバはまた、第２のレギュレータ回路の出力ノードに結合される第２のドライバ回路を含む。デュアルサプライゲートドライバはまた、第１のドライバ回路及び第２のドライバ回路に結合されるドライバコントローラを含む。また、デュアルサプライゲートドライバは、第１のドライバ回路の出力ノードと第２のドライバ回路の出力ノードとに結合される駆動信号ノードを含む。
幾つかの例において、デュアルサプライゲートドライバは、スタンドアロンの集積回路（ＩＣ）又はチップとして市販されている。他の例において、デュアルサプライゲートドライバは、ＩＣ、チップ、マルチダイモジュール（ＭＤＭ）、又は印刷回路基板（ＰＣＢ）における他の回路（例えば、コンバータ回路、負荷のパワースイッチ及び／又は感知スイッチ）と組み合わされる。記載されるデュアルサプライゲートドライバトポロジーを用いると、スイッチングコンバータのスイッチのための駆動信号が、（駆動電流を提供するための）外部コンデンサなしに効率的に提供される。幾つかの例において、デュアルサプライゲートドライバは、他のゲートドライバと比較して、効率、小さなサイズ、及び低コストを提供しつつ、スイッチングコンバータのローサイドスイッチを駆動するように提供される。様々なデュアルサプライゲートドライバのオプション及び関連する問題を以下に記載する。
図１は、幾つかの例に従ったシステム１００を示すブロック図である。図示するように、システム１００は、第１のレギュレータ回路１０２及び第２のレギュレータ回路１０４を含む。第１のレギュレータ回路１０２は、第１の入力電圧（Ｖ１）を受け取り、Ｖ１に基づいて第１の出力電圧（ＶＯ１）を提供する。第２のレギュレータ回路１０４は、第２の入力電圧（Ｖ２）を受け取り、Ｖ２に基づいて第２の出力電圧（ＶＯ２）を提供する。図示するように、ＶＯ１は第１のドライバ回路１０８に提供される。ドライバコントローラ１１２によって指示されると、第１のドライバ回路１０８は、ＶＯ１に基づく駆動信号をスイッチ１１４に提供するように構成される。一方、ドライバコントローラ１１２によって指示されると、第２のドライバ回路１１０は、ＶＯ２に基づく駆動信号をスイッチ１１４に提供するように構成される。
幾つかの例において、ドライバコントローラ１１２は、電圧監視回路１０６からの信号１２４に基づいて駆動信号をスイッチ１１４に提供するために、第１のドライバ回路１０８又は第２のドライバ回路１１０を選択する。また、ドライバコントローラ１１２がＣＳ１又はＣＳ２をアサートする時期を決定するために、ＰＷＭコントローラ（図示せず）からの信号（例えば、図５のＳＷＩＴＣＨ ＯＮ信号）が用いられる。図１の例において、電圧監視回路１０６は、Ｖ２を監視するように構成されている。信号１２４がＶ２が閾値より大きいことを示す場合、ドライバコントローラ１１２は、（制御信号「ＣＳ２」を用いて）第２のドライバ回路１１０を選択して、駆動信号をスイッチ１１４に提供する。一方、信号１２４が閾値に等しいかそれより小さいことを示す場合、ドライバコントローラ１１２は、（制御信号「ＣＳ１」を用いて）第１のドライバ回路１０８を選択して、駆動信号をスイッチ１１４に提供する。
図１の例では、駆動信号は、駆動信号ノード１２２を介してスイッチ１１４に提供される。幾つかの例において、駆動信号ノード１２２は、第１のレギュレータ回路１０２、第２のレギュレータ回路１０４、電圧監視回路１０６、第１のドライバ１０８、第２のドライバ１１０、及び出力ピン１１２を含むデュアルサプライゲートドライバＩＣ又はチップのための出力ピンに対応する。
スイッチ１１４のオン／オフ動作は、スイッチノードに対応するノード１２０における電圧を変化させる。図１の例では、出力構成要素１１６がノード１２０に結合される。出力構成要素１１６の例には、出力インダクタ及び出力コンデンサが含まれる。出力構成要素１１６に結合されているのは負荷１１８であり、負荷１１８は、スイッチ１１４の動作に基づく出力電圧（ＶＯＵＴ）によって電力供給される。幾つかの例において、システム１００はオートモーティブシステムに対応する。このような場合、第１のレギュレータ回路１０２は、バッテリー又は調整構成要素（例えば、フィルタ及び／又はレギュレータ）からＶ１（例えば、５Ｖ～４０Ｖ）を受け取る。一方、Ｖ２は、ＶＯＵＴに基づくバイアス電圧であっても、又は一層低い電圧補助電源であってもよい。幾つかの例において、図１のデュアルサプライゲートドライバ構成要素は、ＶＯＵＴがＶ１よりも小さいローサイドスイッチング動作を指示するためのバックコンバータ又はバックコンバータコントローラの一部である。ＶＯＵＴレベルの例には、５Ｖ、３．３Ｖ、１．８Ｖ、又は１．２Ｖが含まれる。必要に応じて、異なる入力電圧要件を持つ異なる負荷に電力供給するために、オートモーティブシステム又は他の電気システムにおいて複数のスイッチングコンバータが用いられる。オートモーティブシステムのための例示的な負荷には、マイクロプロセッサ、センサ、アクチュエータ、ディスプレイ、インフォテイメントインタフェース、及びインテリジェント電力モジュール（ＩＰＭ）が含まれるが、これらに限定されない。図１のデュアルサプライゲート駆動トポロジーを用いると、Ｖ１のみを用いる他のゲート駆動トポロジー、又は駆動信号生成のために外部コンデンサを用いるものと比較して、小さなチップサイズ及び低コストで駆動信号効率が一層高くなる。
図２は、幾つかの例に従ったバックコンバータシステム２００を示す概略図である。図示されるように、バックコンバータシステム２００は降圧コンバータ回路２０２を含み、降圧コンバータ回路２０２は、入力サプライ電圧（ＶＩＮ）ノード、バイアスノード、スイッチ（ＳＷ）ノード、電圧サプライ（ＶＣＣ）ノード、フィードバック（ＦＢ）ノードを備える。より具体的には、降圧コンバータ回路２０２のＳＷノードは、出力インダクタ（ＬＯＵＴ）の第１の端部に結合される。ＬＯＵＴの第２の端部は、出力コンデンサ（ＣＯＵＴ）の第１の（例えば、頂部）プレートに結合される。ＣＯＵＴの第２の（例えば、底部）プレートは接地ノードに結合される。図２の例では、バックコンバータシステム２００のためのＶＯＵＴが、負荷（図示せず）と、Ｒ１及びＲ２を用いて形成される分圧器とに提供される。Ｒ１とＲ２の間のノード２０４は、降圧コンバータ回路２０２のためのＦＢノードに結合される。降圧コンバータ回路２０２は、バイアスノードでＶＯＵＴも受け取る。図１のシステム１００とは対照的に、図２のバックコンバータシステム２００は、降圧コンバータ回路２０２のＶＣＣノードに結合される外部コンデンサ（Ｃｌ）を含み、ＶＣＣはドライバ電源である。
図３は、幾つかの例に従ったフライバックコンバータシステム３００を示す概略図である。図示されるように、フライバックコンバータシステム３００はフライバックコンバータ回路３０２を含み、フライバックコンバータ回路３０２は、入力サプライ電圧（ＶＩＮ）ノード、スイッチ（ＳＷ）ノード、バイアスノード、及びＶＣＣノードを備える。より具体的には、スイッチノードは変圧器３０４に結合される。変圧器３０４の第１の巻線が、入力サプライ電圧（ＶＩＮ）とＳＷノードとの間に結合される。変圧器４０３の第２の巻線が、別の電圧サプライノード３０８とダイオードのアノードとの間に結合される。Ｄ１のカソードは、出力コンデンサ（ＣＯＵＴ）の第１の（例えば、頂部）プレートに結合される。ＣＯＵＴの第２の（例えば、底部）プレートは、電圧サプライノード３０８及び第２の巻線に結合される。
図３の例では、バイアスノードは、変圧器３０４に誘導結合されるバイアスコイル３０６を含む回路に結合されている。図示されるように、第３の巻線３０６は、接地ノードと別のダイオード（Ｄ２）のアノードとの間に結合される。Ｄ２のカソードはフライバックコンバータ回路３０２のバイアスノードに結合される。また、コンデンサ（Ｃ３）の第１の（例えば、頂部）プレートは、Ｄ２のカソードに及びバイアスノードに結合される。Ｃ３の第２の（例えば、底部）プレートは接地ノードに結合される。図１のシステム１００とは対照的に、フライバックコンバータシステム３００は、フライバックコンバータ回路３０２のＶＣＣノードに結合される外部コンデンサ（Ｃ２）を含む。より具体的には、Ｃ２の第１の（例えば、頂部）プレートはフライバックコンバータ３００のＶＣＣノードに結合され、Ｃ２の第２の（例えば、底部）プレートは接地ノードに結合される。
図２の降圧コンバータ２００では、バイアス電圧は出力電圧によって駆動される。対照的に、図３のフライバックコンバータ３００ではバイアス電圧はバイアス巻線３０６によって駆動される。いずれの場合でも、降圧コンバータ回路２０２又はフライバックコンバータ回路３０２に提供されるバイアス電圧は、ＶＩＮからのチップバイアス電流を、効率的に生成される一層低い電圧サプライに分流することによって効率を改善することができる。幾つかの例において、ローサイドスイッチドライバがＶＣＣで動作（run off）し、ＶＣＣは、ＶＩＮか又は利用可能な場合にはバイアス電圧のいずれかから得られるレギュレートされた電源である。バイアス電圧が最小要求電圧を超えると、ＶＣＣレギュレータは、バイアス電圧からのすべてのドライバ電流を流す。
図４は、幾つかの例に従ったローサイドスイッチドライバのための電圧レギュレータ４００を示す概略図である。図示されるように、電圧レギュレータ４００は、ＶＩＮノード４０８に結合される電流源４０２を含む。電圧レギュレータ４００はまたトランジスタ（Ｍ１）を含み、トランジスタ（Ｍ１）は、制御端子と、第１の電流端子と、第２の電流端子とを備える。また、電圧レギュレータ４００はダイオード（Ｄ３）も含み、Ｄ３のアノードは電流源４０２に結合され、Ｄ３のカソードはＭ１の制御端子に結合される。一方、Ｍ１の第１の電流端子はＶＩＮノード４０８に結合される。また、Ｍ１の第２の電流端子は、コンパレータ４０４の入力ノードに結合される。コンパレータ４０４の他方の入力ノードは電圧基準（Ｒｅｆ）であり、コンパレータ４０４の出力は、Ｄ３のカソード及びＭ１の制御端子に結合される。図示されるように、Ｍ１の第２の電流端子は、ＶＣＣピン４０６（例えば、図２又は図３のＶＣＣノード）に結合される外部コンデンサ（Ｃｅｘｔ）によってストアされる電荷によって電力供給されるドライバ回路４１２にも結合される。図示されるように、ドライバ回路４１２は一連のインバータ４０４を含み、Ｃｅｘｔによってストアされた電荷はインバータ４１４に提供される。
図４の例において、Ｃｅｘｔは、Ｍ１を介したＶＩＮノード４０８における、又はトランジスタ（Ｍ２）を介したバイアスノード４１０からの電圧によって充電される。図示されるように、Ｍ２は、電流源４０２とＤ３のアノードとの間のノード４１６に結合される制御端子を含む。また、Ｍ３の第１の電流端子は、ダイオード（Ｄ４）を介してバイアスノード４１０に結合され、Ｄ４のアノードはバイアスノード４１０に結合され、Ｄ４のカソードはＭ２の第１の電流端子に結合される。Ｍ２の第２の電流端子は、ドライバ回路４１２、ＶＣＣピン４０６、及びＣｅｘｔの第１の（例えば、頂部）プレートに結合される。Ｃｅｘｔの第２の（例えば、底部）プレートは接地ノードに結合される。
図４の例では、電圧レギュレータ４００が、ドライバ回路４１２とスイッチノード（ＳＷ）ピン４１６との間に結合されるトランジスタ（Ｍ３）も含む。図示されるように、Ｍ３の制御端子はドライバ回路４１２の出力に結合される。また、Ｍ３の第１の電流端子はＳＷピン４１６に結合される。また、Ｍ３の第２の電流端子は接地ノードに結合される。
幾つかの例において、ドライバ回路４１２は、ＶＣＣで動作するローサイドスイッチドライバであり、ＶＣＣは、ＶＩＮ電圧か又は存在する場合にはＢＩＡＳ電圧のいずれかから得られるレギュレートされた電源である。ＢＩＡＳ電圧が最小要求電圧を超えると、ＶＣＣレギュレータは、ＢＩＡＳ電圧からのすべてのドライバ電流を流す。Ｃｅｘｔは、ドライバ４１２が切り替わり、ＶＣＣレールから非常に高いピーク電流をプルするときに、ＶＣＣレールが充分にレギュレートされたままであることを確実にするために必要とされる。
図５は、幾つかの例に従ったデュアルサプライゲートドライバ回路５００を示す概略図である。図示されるように、デュアルサプライゲートドライバ回路５００は、第１のドライバ回路５１４及び第２のドライバ回路５１６を含み、第１のドライバ回路５１４及び第２のドライバ回路５１６の出力ノードは、駆動信号ノード５２２に結合される。図５の例では、パワートランジスタ（Ｍ７）が、駆動信号ノード５２２に結合される制御端子を有する。また、Ｍ７の第１の電流端子はスイッチノード（ＳＷ）ピン５１８に結合され、Ｍ７の第２の電流端子は接地ノードに結合される。
幾つかの例において、デュアルサプライゲートドライバ回路５００は単一ＩＣを含み、この単一ＩＣは、ドライバ構成要素（例えば、第１及び第２のドライバ回路５１４及び５１６）、ドライバ制御構成要素（例えば、コントローラロジック５１２及び他の構成要素）、及びパワートランジスタ（例えば、Ｍ７）を備える。他の例において、デュアルサプライゲートドライバ回路５００について表されている構成要素は、複数のＩＣに対応する（例えば、Ｍ７が第１のＩＣの一部であり、一方、ドライバ構成要素及びドライバ制御構成要素が第２のＩＣの一部である等）。
図５の例では、デュアルサプライゲートドライバ回路５００に対するコントローラロジック５１２（図１のドライバコントローラ１１２の例）の動作は、制御信号（「ＳＷＩＴＣＨ ＯＮ」）及びバイアス電圧レベル指示信号（「ＢＩＡＳ＿ｏｋ」）に基づく。幾つかの例では、ＢＩＡＳ＿ｏｋ信号はコンパレータ５０６によって提供され、コンパレータ５０６の出力は、ノード５０８におけるＢＩＡＳ電圧が閾値より大きいときを示す。ノード５０８におけるＢＩＡＳ電圧が閾値より大きいとき、コントローラロジック５１２は、制御信号（「トライステートＢ」）を用いて第２のドライバ回路５１６を選択し、ここで、第２のドライバ回路５１６への入力信号（ＩＮ）は、ノード５０８において利用可能なＢＩＡＳ電圧に基づく電圧サプライ信号（ＶＣＣＢ）を用いてバッファされる。図５の例において、ＶＣＣＢは、ダイオード（Ｄ５）を介してノード５０８に結合される第１の電流端子を有するトランジスタ（Ｍ５）を介して提供され、これにより、起動の際ノード５０８に戻る逆方向経路がブロックされる。Ｄ５のダイオード降下が大きすぎる場合、別の選択肢としてＤ５の両端にスイッチを用いることもでき、その場合、ＢＩＡＳ電圧が充分に高くなるとスイッチは閉じる。Ｄ５両端のスイッチがあると、より低いＢＩＡＳ電圧を用いることができる。より具体的には、Ｄ５のアノードがノード５０８に結合され、Ｄ５のカソードはＭ５の第１の電流端子に結合される。また、Ｍ５の第２の電流端子はＶＣＣＢノード５１０に結合される。また、Ｍ５の制御端子は、ノード５０２においてＶＩＮ電圧によって電力供給される電流源５０４に結合される。図示されるように、Ｍ５の制御端子は、ツェナーダイオード（Ｚ１）の第１の端部及びコンデンサ（Ｃ４）の第１の（例えば、頂部）プレートにも結合される。Ｃ４の第２の（例えば、底部）プレート及びＺ１の第２の端部は、接地ノードに結合される。図５の配置では、ＶＣＣＢノード５１０における電圧レベルは、ノード５０８におけるＢＩＡＳ電圧に基づいており、第２のドライバ回路５１６に提供される。ＢＩＡＳ電圧が充分に高い場合、コントローラロジック５１２は、第２のドライバ回路５１６を用いて、Ｍ７のための駆動信号を提供する。
ノード５０８におけるＢＩＡＳ電圧が閾値に等しいかそれより小さい場合、コントローラロジック５１２は制御信号（「トライステートＡ」）を用いて第１のドライバ回路５１４を選択する。ここで、第１のドライバ回路５１４への入力信号（ＩＮ）は、ノード５０２で利用可能なＶＩＮ電圧に基づいて、電圧サプライ信号（ＶＣＣＡ）を用いてバッファされる。図５の例では、ＶＣＣＡは、ノード５０２に結合される第１の電流端子を有するトランジスタ（Ｍ４）を介して提供される。また、Ｍ４の第２の電流端子は、ＶＣＣＡノード５０９に結合される。また、Ｍ４の制御端子は、ノード５０２におけるＶＩＮ電圧によって電力供給される電流源５０４に結合される。図示されるように、Ｍ４の制御端子は、Ｚ１及びＣ４の第１の（例えば、頂部）プレートにも結合される。少なくとも幾つかの例において、Ｍ４は、同じ量の電流を提供するが、Ｍ５に対して一層高い電圧を扱うこともできる。Ｃ４の第２の（例えば、底部）プレートとＺ１の第２の端部は接地ノードに結合される。図５の配置では、ＶＣＣＡノード５０９における電圧レベルは、ノード５０２におけるＶＩＮ電圧に基づいており、第１のドライバ回路５１４に提供される。ＢＩＡＳ電圧が充分に高くない場合、コントローラロジック５１２は、第１のドライバ回路５１４を用いて、Ｍ７のための駆動信号を提供する。図５の配置では、デュアルサプライゲートドライバ回路５００は、ローサイドスイッチ駆動動作のために、（ＢＩＡＳ電圧が充分に高いとき電力ドライバ動作のためにＢＩＡＳ電圧を用いることにより）電力消費を低減させる利点を有する単一のドライバ配置と比較して複雑度が増している。また、デュアルサプライゲートドライバ回路５００は、他のドライバ解決策と比較して、（ＶＣＣを維持するための）外部コンデンサ及びＩＣをなくす。
図５において表されている別の構成要素は、感知トランジスタ（Ｍ６）である。図示されるように、Ｍ６の制御端子は、ＶＣＣＡノード５０９とＶＣＣＢノード５１０との間の抵抗器（Ｒ３）に結合される。幾つかの例において、Ｒ３は、中央のノードがＭ６の制御端子に結合される直列結合された２つの抵抗器に対応する。Ｒ３を用いる場合、Ｍ６の制御端子は、ＶＣＣＡ及びＶＣＣＢにおける電圧レベルの平均を受け取る。一方、Ｍ６のための第２の電流端子は接地ノードに結合され、Ｍ６のための第１の電流端子は感知ノード５２０に結合される。異なる例において、感知ノード５２０は、スイッチングコンバータのフィードバック制御及び／又は監視動作のために用いられる信号を提供する。一例において、感知ノード５２０における信号は、図１のドライバコントローラ１１２に結合されるパルス・スイッチ変調（ＰＷＭ）コントローラに提供される。例えば、ＰＷＭコントローラは、ロジック５１２に提供されるＳＷＩＴＣＨ＿ＯＮ信号のデューティサイクル及び／又はタイミングを調節するために感知ノード５２０における信号を用い得る。
図６は、幾つかの例に従った別のデュアルサプライゲートドライバ６００を示す概略図である。図示するように、デュアルサプライゲートドライバ回路６００は、第１のドライバ回路６１４及び第２のドライバ回路６１６を含み、第１のドライバ回路６１４及び第２のドライバ回路６１６の出力ノードは、駆動信号ノード６２０に結合される。図６の例では、Ｍ７が、ローサイドゲートピン６１８を介して駆動信号ノード６２０に結合される制御端子を有する。また、Ｍ７の第１の電流端子はスイッチノード（ＳＷ）ピン６２２に結合され、Ｍ７の第２の電流端子は接地ノードに結合される。
幾つかの例において、デュアルサプライゲートドライバ回路６００は単一のＩＣを含み、この単一のＩＣは、ドライバ構成要素（例えば、第１及び第２のドライバ回路６１４及び６１６）、ドライバ制御構成要素（例えば、コントローラロジック６１２及び他の構成要素）、及びパワートランジスタ（例えば、Ｍ７）を備える。他の例において、デュアルサプライゲートドライバ回路６００について表されている構成要素は、複数ＩＣに対応する（例えば、Ｍ７が第１のＩＣの一部であり、一方、ドライバ構成要素及びドライバ制御構成要素が第２のＩＣの一部である等）。
図６の例において、デュアルサプライゲートドライバ回路６００に対するコントローラロジック６１２の動作（図１におけるドライバコントローラ１１２の例）は、制御信号（「ＳＷＩＴＣＨ ＯＮ」）とバイアス電圧レベル指示信号（「ＢＩＡＳ＿ｏｋ」）に基づく。幾つかの例において、ＢＩＡＳ＿ｏｋ信号はコンパレータ６０８によって提供され、コンパレータ６０８の出力は、ノード６１０におけるＢＩＡＳ電圧が閾値より大きいときを示す。ノード６１０におけるＢＩＡＳ電圧が閾値より大きいとき、コントローラロジック６１２は、制御信号（「トライステートＢ」）を用いて第２ドライバ回路６１６を選択する。ここで、第２ドライバ回路６１６への入力信号（ＩＮ）は、ノード６１０において利用可能なＢＩＡＳ電圧に基づいて、電圧サプライ信号（ＶＣＣＢ）を用いてバッファされる。図６の例では、ノード６１０に結合される低ドロップアウトレギュレータ（ＬＤＯ）回路６０６にＶＣＣＢが提供される。図６の配置では、ＶＣＣＢ電圧は、ノード６１０におけるＢＩＡＳ電圧に基づいており、第２のドライバ回路６１６に提供される。ＢＩＡＳ電圧が充分に高いとき、コントローラロジック６１２は、第２のドライバ回路６１６を用いて、Ｍ７のための駆動信号を提供する。
ノード６１０におけるＢＩＡＳ電圧が閾値に等しいかそれより小さい場合、コントローラロジック６１２は、制御信号（「トライステートＡ」）を用いて第１のドライバ回路６１４を選択し、ここで、第１のドライバ回路６１４への入力信号（ＩＮ）は、ノード６０２において利用可能なＶＩＮ電圧に基づいて電圧サプライ信号（ＶＣＣＡ）を用いてバッファされる。図６の例では、ＶＣＣＡは、ノード６０２に結合される別のＬＤＯ回路６０４によって提供される。図６の配置では、ＶＣＣＡ電圧は、ノード６０２におけるＶＩＮ電圧に基づいており、第１のドライバ回路６１４に提供される。ＢＩＡＳ電圧が充分に高くない場合、コントローラロジック６１２は、Ｍ７のための駆動信号を提供するために第１のドライバ回路６１４を用いる。図６の配置では、デュアルサプライゲートドライバ回路６００は、ローサイドスイッチ駆動動作のために（ＢＩＡＳ電圧が充分に高い場合に電力ドライバ動作のためのＢＩＡＳ電圧を用いることにより）電力消費を低減させる利点を有する単一ドライバ配置に比べて複雑度が増している。
図７は、幾つかの例に従ったデュアルサプライゲートドライバ（例えば、図５及び図６のデュアルサプライゲートドライバ回路５００又は６００）のためのコントローラロジック７００を示す概略図である。図７のコントローラロジック７００は、図１のドライバコントローラ１１２、図５のコントローラロジック５１２、或いは図６のコントローラロジック６１２の一例である。図示するように、コントローラロジック７００はＤラッチ７０２を含み、Ｄ入力ノードがＢＩＡＳ＿ｏｋ信号を受け取る。また、Ｄラッチ７０２のリセットノードが、インバータ７０４を介してＳＷＩＴＣＨ ＯＮ信号を受け取る。コントローラロジック７００はまた、ＢＩＡＳ＿ｏｋ信号及びＤラッチ７０２の出力を受け取るＡＮＤゲート７０８を含む。ＢＩＡＳ＿ｏｋ信号が高であり、Ｄラッチ７０２の出力が高であるとき、トライステートＡ信号が高であり、これによりドライバがディセーブルされる。また、Ｄラッチ７０２の出力が低であるとき、インバータ７０６に起因してトライステートＢが高となり、これによりドライバがディセーブルされる。図７の例では、ＡＮＤゲート７０８及びインバータ７０６は、２０ｎｓの立ち上がり遅延を有する。他の例において、立ち上がり遅延は変化し得る（遅延は、未定義の状態を回避するために、制御信号におけるいくらかの重なりを保証する）。
図８は、幾つかの例に従ったデュアルサプライゲートドライバに関連する種々の波形を示すタイミング図８００である。図示するように、タイミング図８００は、バイアス入力波形８０２、バイアス＿ｏｋ波形８１２、トライステートＡ波形８４２、トライステートＢ波形８３２、Ｓｗｉｔｃｈ＿ＯＮ波形８５２、Ｓｗｉｔｃｈ＿ｇａｔｅ波形８６２（図５のノード５２２におけるＭ７のためのゲート信号、又は図６のノード６２０に対応する）、ＶＩＮ平均電流波形８７２、及びバイアス平均電流波形８８２を含む。なお、Ｓｗｉｔｃｈ＿ｇａｔｅ波形８６２を提供するために用いられるドライバ間の切替え（例えば、図５の第１及び第２のドライバ回路５１４間の切替え、又は図６の第１及び第２のドライバ回路６１４と６１６間の切替え）の際、Ｓｗｉｔｃｈ＿ＯＮ波形８５２に続くＳｗｉｔｃｈ＿ｇａｔｅ信号への中断がないことに留意されたい。実際には、Ｓｗｉｔｃｈ＿ｇａｔｅ信号がＳｗｉｔｃｈ＿ＯＮ信号に比べてわずかに遅れる。
タイミング図８００において、波形８０２及び８１２によって表されるようにバイアス入力が閾値８０４に達するとき、ＢＩＡＳ＿ｏｋ信号の値はインタバル８３４の間、高になる。また、波形８１２及び８３２によって表されるようにＢＩＡＳ＿ｏｋ信号が高になるとき、トライステートＡは、インタバル８３４の間、高になる。また、波形８１２及び８４２によって表されるようにＢＩＡＳ＿ｏｋ信号が高に向かうとき、トライステートＢはインタバル８４４の間、低にとどまる。インタバル８３４の間、平均ＶＩＮ電流は、波形８３２及び８７２によって表されるように、インタバル８７４の間ゼロまで低下する。インタバル８３４の間、波形８３２及び８８２によって表されるように、平均電流はインタバル８８４の間、増加する。時間８０６において、バイアス入力は閾値８０４を下回って下がり、波形８０２及び８１２によって表されるように、ＢＩＡＳ＿ｏｋ信号が低となる。タイミング図８００に表されるように、ＳＷＩＴＣＨ＿ＯＮ波形８５２は、高値８５４と低値８５６との間の遷移を示し、これらの遷移は、タイミング図８００について表される他の値に影響されない。図示されるように、Ｓｗｉｔｃｈ＿ｇａｔｅ波形８６２は、ＳＷＩＴＣＨ＿ＯＮ波形８５２のパターンに従う。
幾つかの例において、ＢＩＡＳ電流最大値はＶＩＮ電流最大値より小さい（例えば、数ｍＡ低い）。記載されるドライバトポロジーでは、駆動信号（例えば、ローサイド駆動信号）を提供する効率を改善するために、デュアルドライバの選択的使用が実装される。こういった効率の改善は、ＢＩＡＳ電流がＶＩＮ電流よりも低いためであり、これを活用して、単一サプライゲートドライバ回路ではなく、デュアルサプライゲートドライバ回路（例えば、図５及び図６のデュアルサプライゲートドライバ回路５００又は６００）における全体的な電力消費を低減させることができる。また、記載されるドライバトポロジーは、本明細書に記載されるデュアルサプライゲートドライバ回路のサイズ及びコストを低減するための駆動動作のための外部コンデンサを回避する。
図９は、ドライバ回路９００（図５の第１のドライバ回路５１４、図５の第２のドライバ回路５１６、図６の第１のドライバ回路６１４、又は図６の第２のドライバ回路６１６の一例）を示す概略図である。図示されるように、ドライバ回路９００は、入力ノード９０２と出力ノード９１６との間に、直列の複数のインバータ回路９０３、９０５、９０７、及び９０９を含む。より具体的には、第１のインバータ回路９０３は、第１の入力サプライノード９０６と接地ノード９０８との間に結合される２つのトランジスタＭ８及びＭ９を含む。図示されるように、Ｍ８の第１の電流端子は、第１の入力サプライノード９０６に結合され（例えば、１ｘの入力電圧を受け取るためであり、ここで、ｘは基準電圧レベルである）、Ｍ８の第２の電流端子はＭ９の第１の電流端子に結合され、Ｍ９の第２の電流端子は接地ノード９０８に結合される。一方、Ｍ８及びＭ９のための制御端子は入力ノード９０２に結合される。
図示されるように、第２のインバータ回路９０５は、２つのトランジスタＭ１０及びＭ１１を含み、これらは、第２の入力サプライノード９１０と接地ノード９０８との間に結合される。より具体的には、Ｍ１０の第１の電流端子が、第２の入力サプライノード９１０に結合され（例えば、ｎｘの入力電圧を受け取るためであり、ここで、ｎは１より大きい整数値であり、ｘは基準電圧レベルである）、Ｍ１０の第２の電流端子はＭ１１の第１の電流端子に結合され、Ｍ１１の第２の電流端子は接地ノード９０８に結合される。一方、Ｍ１０及びＭ１１のための制御端子は、第１のインバータ回路９０３の出力ノード９１８に結合される。
図示されるように、第３のインバータ回路９０７は、第３の入力サプライノード９１２と接地ノード９０８との間に結合される２つのトランジスタＭ１２及びＭ１３を含む。より具体的には、Ｍ１２の第１の電流端子が、第３の入力サプライノード９１２に結合され（例えば、ｎ２ｘの入力電圧を受け取るためであり、ここで、ｎは１より大きい整数値であり、ｘは基準電圧レベルである）、Ｍ１２の第２の電流端子はＭ１３の第１の電流端子に結合され、Ｍ１３の第２の電流端子は接地ノード９０８に結合される。一方、Ｍ１２及びＭ１３のための制御端子は、第２のインバータ回路９０５の出力ノード９２０に結合される。
図示されるように、第４のインバータ回路９０９は、２つのトランジスタＭ１４及びＭ１５を含み、これらは、第４の入力サプライノード９１４と接地ノード９０８との間に結合される。より具体的には、Ｍ１４の第１の電流端子が第４の入力サプライノード９１４に結合され（例えば、ｎ３ｘの入力電圧を受け取るためであり、ここで、ｎは１より大きい整数値であり、ｘは基準電圧レベルである）、Ｍ１４の第２の電流端子はＭ１５の第１の電流端子に結合され、Ｍ１５の第２の電流端子は接地ノード９０８に結合される。一方、Ｍ１４及びＭ１５のための制御端子は、第３のインバータ回路９０７の出力ノード９２２に結合される。図示されるように、第４のインバータ回路９０９のための出力ノード９２４は、ドライバ回路９１６のための出力ノード９１６に結合される。
本明細書において、「結合する」という用語は、間接的又は直接的な有線又は無線接続のいずれかを意味する。そのため、第１のデバイスが第２のデバイスに結合する場合、その接続は直接接続を介するもの、又は、他のデバイス及び接続を介した間接的接続を介するものであり得る。「～に基づく」という表現は「少なくとも部分的に～に基づく」ことを意味する。従って、ＸがＹに基づく場合、Ｘは、Ｙ及び任意の数の他の要因の関数とし得る。
本発明の特許請求の範囲内で、記載される例示の実施例に改変が成され得、他の実施例が可能である。

Claims (20)

  1. オートモーティブシステムであって、
    第１の入力電圧レベルに基づいて第１の出力電圧を提供するように構成される第１のレギュレータ、
    第２の入力電圧レベルに基づいて第２の出力電圧を提供するように構成される第２のレギュレータ、
    前記第１の出力電圧とスイッチとに結合される第１のドライバ回路であって、前記第１の出力電圧に基づいて前記スイッチを駆動するように構成される前記第１のドライバ回路、
    前記第２のレギュレータと前記スイッチとに結合される第２のドライバ回路であって、前記第２の出力電圧に基づいて前記スイッチを駆動するように構成される前記第２のドライバ回路、
    前記第１のドライバ回路及び前記第２のドライバ回路に結合されるドライバコントローラであって、制御信号に基づいて前記スイッチを駆動するために前記第１のドライバ回路及び前記第２のドライバ回路のうちの一方を選択するように構成される、前記ドライバコントローラ、
    前記スイッチに結合されるスイッチノードであって、前記スイッチノードにおけるスイッチノード電圧が、オンオフされる前記スイッチの関数である前記スイッチノード、及び
    前記スイッチノードに結合される負荷、
    を含む、オートモーティブシステム。
  2. 請求項１に記載のシステムであって、前記第２の入力電圧レベルを監視し、前記ドライバコントローラに前記制御信号を提供するように構成される電圧監視回路をさらに含む、システム。
  3. 請求項１に記載のシステムであって、前記ドライバコントローラが、前記第２の入力電圧レベルが閾値より大きいことを前記制御信号が示すとき、前記第２のドライバ回路を選択するように構成される、システム。
  4. 請求項２に記載のシステムであって、前記ドライバコントローラが、前記制御信号が前記第２の入力電圧レベルが閾値に等しいかそれより小さいことを示すとき、前記第１のドライバ回路を選択するように構成される、システム。
  5. 請求項１に記載のシステムであって、前記スイッチがローサイドスイッチである、システム。
  6. 請求項１に記載のシステムであって、前記第１のレギュレータの出力ノードと前記第２のレギュレータの出力ノードとの間に結合される抵抗器をさらに含む、システム。
  7. 請求項６に記載のシステムであって、前記抵抗器に結合され、前記第１及び第２の出力電圧の平均を受け取るように構成される感知スイッチをさらに含む、システム。
  8. 回路であって、
    第１の入力電圧レベルに基づいて第１の出力電圧を提供するように構成される第１のレギュレータ、
    第２の入力電圧レベルに基づいて、前記第１の入力電圧レベルより低い第２の出力電圧を提供するように構成される第２のレギュレータ、
    前記第１のレギュレータに結合される第１のドライバ回路であって、前記第１の出力電圧に基づいて第１のゲート駆動信号を提供するように構成される前記第１のドライバ回路、
    前記第２のレギュレータに結合される第２のドライバ回路であって、前記第２の出力電圧に基づいて第２のゲート駆動信号を提供するように構成される前記第２のドライバ回路、
    前記第１のドライバ回路及び前記第２のドライバ回路に結合されるドライバコントローラ、及び
    前記第１のドライバ回路の出力ノードと前記第２のドライバ回路の出力ノードとに結合される駆動信号ノード、
    を含み、
    前記ドライバコントローラが、それぞれのゲート駆動信号を前記駆動信号ノードに提供するため、前記第１のドライバ回路と前記第２のドライバ回路との間で選択するように構成される、
    システム。
  9. 請求項８に記載の回路であって、前記第２の入力電圧レベルを監視し、前記ドライバコントローラに制御信号を提供するように構成される電圧監視回路をさらに含む、回路。
  10. 請求項９に記載の回路であって、前記ドライバコントローラが、前記制御信号が前記第２の入力電圧レベルが閾値より大きいことを示すとき、前記駆動信号ノードに前記第２のゲート駆動信号を提供するために前記第２のドライバ回路を選択するように構成される、回路。
  11. 請求項９に記載の回路であって、前記ドライバコントローラが、前記制御信号が前記第２の入力電圧レベルが閾値未満であることを示すとき、前記駆動信号ノードに前記第２のゲート駆動信号を提供するために前記第１のドライバ回路を選択するように構成される、回路。
  12. 請求項８に記載の回路であって、前記駆動信号ノードに結合されるローサイドスイッチをさらに含む、回路。
  13. 請求項８に記載の回路であって、
    前記第１のレギュレータの出力ノードと前記第２のレギュレータの出力ノードとの間に結合される抵抗器、及び
    前記抵抗器に結合され、前記第１及び第２の回路の平均を受け取るように構成される感知スイッチ、
    をさらに含む、回路。
  14. デュアルサプライドライバであって、
    第１の入力電圧ノードに結合される第１のレギュレータ回路、
    第２の入力電圧ノードに結合される第２のレギュレータ回路、
    前記第１のレギュレータ回路の出力ノードに結合される第１のドライバ回路、
    前記第２のレギュレータ回路の出力ノードに結合される第２のドライバ回路、
    前記第１のドライバ回路及び前記第２のドライバ回路に結合されるドライバコントローラ、及び
    前記第１のドライバ回路の出力ノードと前記第２の出力ノードの出力ノードとに結合される駆動信号ノード、
    を含む、デュアルサプライドライバ。
  15. 請求項１４に記載のデュアルサプライゲートドライバであって、前記第２の入力電圧ノードと前記ドライバコントローラの入力ノードとに結合される電圧監視回路をさらに含む、デュアルサプライゲートドライバ。
  16. 請求項１５に記載のデュアルサプライゲートドライバであって、前記ドライバコントローラが、前記電圧監視回路からの信号が前記第２の入力電圧レベルが閾値より大きいことを示すとき、前記駆動信号ノードにゲート駆動信号を提供するために前記第２のドライバ回路を選択するように構成される、デュアルサプライゲートドライバ。
  17. 請求項１５に記載のデュアルサプライゲートドライバであって、前記ドライバコントローラが、前記電圧監視回路からの信号が前記第２の入力電圧レベルが閾値に等しいかそれより小さいことを示すとき、前記駆動信号ノードにゲート駆動信号を提供するために前記第１のドライバ回路を選択するように構成される、デュアルサプライゲートドライバ。
  18. 請求項１４に記載のデュアルサプライゲートドライバであって、
    前記第１のレギュレータ回路が、制御端子と、第１の電流端子と、第２の電流端子とを備える第１のトランジスタを含み、
    前記第１のトランジスタの前記第１の電流端子が前記第１の入力電圧ノードに結合され、
    前記第１のトランジスタの前記制御端子が電流源に結合され、
    前記第１のトランジスタの前記第２の電流端子が前記第１のドライバ回路に及び抵抗器の第１の端部に結合される、
    デュアルサプライ制御端子。
  19. 請求項１８のデュアルサプライゲートドライバであって、
    前記第２のレギュレータ回路が、制御端子と、第１の電流端子と、第２の電流端子とを備える第２のトランジスタを含み、
    前記第２のトランジスタの前記第１の電流端子が前記第２の入力電圧ノードに結合され、
    前記第２のトランジスタの前記制御端子が前記電流源に結合され、
    前記第２のトランジスタの前記第２の電流端子が前記第２のドライバ回路に及び前記抵抗器の第２の端部に結合される、
    デュアルサプライゲートドライバ。
  20. 請求項１４に記載のデュアルサプライゲートドライバであって、前記第１の入力電圧ノードにおける第１の入力電圧レベルが、前記第２の入力電圧ノードにおける第２の入力電圧レベルより高い、デュアルサプライゲートドライバ。
JP2021524027A 2018-11-02 2019-11-01 デュアルサプライローサイドゲートドライバ Active JP7408652B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862754926P 2018-11-02 2018-11-02
US62/754,926 2018-11-02
US16/418,613 US10797579B2 (en) 2018-11-02 2019-05-21 Dual supply low-side gate driver
US16/418,613 2019-05-21
PCT/US2019/059316 WO2020092864A1 (en) 2018-11-02 2019-11-01 Dual supply low-side gate driver

Publications (3)

Publication Number Publication Date
JP2022515313A true JP2022515313A (ja) 2022-02-18
JPWO2020092864A5 JPWO2020092864A5 (ja) 2022-11-09
JP7408652B2 JP7408652B2 (ja) 2024-01-05

Family

ID=70459266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021524027A Active JP7408652B2 (ja) 2018-11-02 2019-11-01 デュアルサプライローサイドゲートドライバ

Country Status (5)

Country Link
US (2) US10797579B2 (ja)
EP (1) EP3874590B1 (ja)
JP (1) JP7408652B2 (ja)
CN (1) CN112889210B (ja)
WO (1) WO2020092864A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797579B2 (en) * 2018-11-02 2020-10-06 Texas Instruments Incorporated Dual supply low-side gate driver
US11556144B2 (en) * 2020-12-16 2023-01-17 Skyworks Solutions, Inc. High-speed low-impedance boosting low-dropout regulator
US11942860B2 (en) 2021-05-26 2024-03-26 Murata Manufacturing Co., Ltd. Dynamic division ratio charge pump switching
CN113394973A (zh) * 2021-06-07 2021-09-14 无锡芯朋微电子股份有限公司 一种电压转换电路以及一种非隔离电源系统
US20240120837A1 (en) * 2022-10-05 2024-04-11 Psemi Corporation Reduced Gate Drive for Power Converter with Dynamically Switching Ratio

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58105611U (ja) * 1981-12-29 1983-07-18 サンケン電気株式会社 トランジスタ電圧レギユレ−タ
JP2004032410A (ja) * 2002-06-26 2004-01-29 Toyota Industries Corp スイッチング素子の駆動装置
JP2013172399A (ja) * 2012-02-22 2013-09-02 Mitsubishi Electric Corp ゲート駆動回路

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166538A (en) 1986-12-15 1992-11-24 Peter Norton Dual or single voltage vehicular power supply with improved switch driver and load dump
DE4403309A1 (de) 1994-02-03 1995-08-10 Bayerische Motoren Werke Ag Steuergerät mit einem ersten und zweiten elektrischen Versorgungseingang
US5940287A (en) * 1998-07-14 1999-08-17 Lucent Technologies Inc. Controller for a synchronous rectifier and power converter employing the same
US6249111B1 (en) 2000-06-22 2001-06-19 Intel Corporation Dual drive buck regulator
US6388506B1 (en) * 2000-12-15 2002-05-14 Marvell International, Ltd. Regulator with leakage compensation
DE60228051D1 (de) * 2002-05-10 2008-09-18 Texas Instruments Inc LDO Regler mit Schlafmodus
US6940262B2 (en) * 2002-12-31 2005-09-06 Intersil Americas Inc. PWM-based DC-DC converter with assured dead time control exhibiting no shoot-through current and independent of type of FET used
US7064529B2 (en) 2003-09-17 2006-06-20 Atmel Corporation Dual stage voltage regulation circuit
DE602004006623T2 (de) * 2004-08-27 2008-01-17 Infineon Technologies Ag Steuerschaltung für Strombetriebsarten-Abwärtswandler
US7345463B2 (en) * 2006-07-07 2008-03-18 Intersil Americas Inc. Load compensated switching regulator
US7646115B2 (en) * 2007-01-05 2010-01-12 Standard Microsystems Corporation Regulator circuit with multiple supply voltages
JP5112208B2 (ja) * 2008-07-18 2013-01-09 ルネサスエレクトロニクス株式会社 レギュレータ及び半導体装置
CN101686046B (zh) * 2008-09-28 2013-12-18 飞思卡尔半导体公司 H桥电路的新栅极驱动方法
US8253399B2 (en) * 2008-11-18 2012-08-28 Texas Instruments Incorporated Reconfigurable regulator and associated method
DE102008055051B4 (de) * 2008-12-19 2014-05-08 Infineon Technologies Austria Ag Schaltungsanordnung und Verfahren zur Erzeugung eines Ansteuersignals für einen Transistor
CA2759210A1 (en) * 2009-05-11 2010-11-18 Ss Sc Ip, Llc Gate driver for enhancement-mode and depletion-mode wide bandgap semiconductor jfets
US9793889B2 (en) * 2011-03-15 2017-10-17 Infineon Technologies Ag Semiconductor device including a circuit to compensate for parasitic inductance
US8513937B2 (en) * 2011-09-09 2013-08-20 Micrel, Inc. Switching regulator with optimized switch node rise time
JP2013062935A (ja) * 2011-09-13 2013-04-04 Toshiba Corp 短絡保護回路およびｄｃ−ｄｃコンバータ
US9154026B2 (en) * 2012-06-27 2015-10-06 Intel Corporation Bridge driver for a switching voltage regulator which is operable to soft-switch and hard-switch
JP6007804B2 (ja) * 2013-01-28 2016-10-12 株式会社ソシオネクスト 電源の制御回路、電源装置、電子機器及び電源の制御方法
US8970265B2 (en) * 2013-03-14 2015-03-03 Allegro Microsystems, Llc Systems and methods for driving a load under various power conditions
US9871444B2 (en) * 2014-12-24 2018-01-16 Texas Instruments Incorporated Integrated circuit with configurable control and power switches
US9793890B2 (en) * 2015-05-07 2017-10-17 Infineon Technologies Austria Ag System and method for a switch transistor driver
KR102365143B1 (ko) * 2015-09-22 2022-02-18 삼성전자주식회사 멀티-파워와 게인-부스팅 기술을 이용하는 전압 레귤레이터와 이를 포함하는 모바일 장치들
CN105553246B (zh) * 2015-12-17 2018-06-05 华为技术有限公司 上下电驱动电路及其控制方法
US10243443B2 (en) * 2016-03-16 2019-03-26 Analog Devices, Inc. Bias voltage generator for n-channel based linear regulator
US9853637B1 (en) * 2016-06-24 2017-12-26 Infineon Technologies Ag Dual gate switch device
US10594315B2 (en) * 2017-02-01 2020-03-17 Texas Instruments Incorporated Switching rate monitoring and control
JP6992498B2 (ja) * 2017-12-26 2022-01-13 株式会社デンソー 駆動対象スイッチの駆動回路
US10797579B2 (en) * 2018-11-02 2020-10-06 Texas Instruments Incorporated Dual supply low-side gate driver

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58105611U (ja) * 1981-12-29 1983-07-18 サンケン電気株式会社 トランジスタ電圧レギユレ−タ
JP2004032410A (ja) * 2002-06-26 2004-01-29 Toyota Industries Corp スイッチング素子の駆動装置
JP2013172399A (ja) * 2012-02-22 2013-09-02 Mitsubishi Electric Corp ゲート駆動回路

Also Published As

Publication number Publication date
WO2020092864A1 (en) 2020-05-07
EP3874590A4 (en) 2022-01-05
CN112889210A (zh) 2021-06-01
US11532979B2 (en) 2022-12-20
EP3874590A1 (en) 2021-09-08
EP3874590B1 (en) 2024-01-24
CN112889210B (zh) 2024-06-28
US20200403491A1 (en) 2020-12-24
JP7408652B2 (ja) 2024-01-05
US10797579B2 (en) 2020-10-06
US20200144925A1 (en) 2020-05-07

Similar Documents

Publication Publication Date Title
JP7408652B2 (ja) デュアルサプライローサイドゲートドライバ
US10637456B2 (en) Low voltage drop cascaded synchronous bootstrap supply circuit
JP4440869B2 (ja) Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータの制御方法
KR101425668B1 (ko) 주파수 변조 장치 및 이를 이용하는 스위치 모드 파워서플라이
US20100237833A1 (en) Multi-output power supply device
EP2973971B1 (en) Systems and methods for 100 percent duty cycle in switching regulators
US20070262760A1 (en) Multiple-output dc-dc converter
KR20090132497A (ko) Ｄｃ-ｄｃ 컨버터
US20200169160A1 (en) Power supply control device and llc resonant converter
WO2006003751A1 (ja) Ｄｃ－ｄｃコンバータおよびコンバータ装置
JP2017085725A (ja) 降圧ｄｃ／ｄｃコンバータおよびその制御回路、車載用電源装置
US11750078B2 (en) Adaptive off-time or on-time DC-DC converter
US20200076307A1 (en) Frequency control circuit, control method and switching converter
JP2018129910A (ja) Ｄｃ／ｄｃコンバータおよびその制御回路、制御方法、車載電装機器
US8310849B2 (en) Pulse width modulation regulator IC and circuit thereof
US11264898B2 (en) Switching converter with multiple drive stages and related modes
JP2018129907A (ja) Ｄｃ／ｄｃコンバータおよびその制御回路、制御方法、車載電装機器
JP6951198B2 (ja) 非絶縁型のｄｃ／ｄｃコンバータおよびそのコントローラ、電子機器
US20230097921A1 (en) Gate driver circuit for a power supply voltage converter
US10230301B2 (en) Non-isolated DC/DC converter
JP2020120514A (ja) 電圧変換装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221030

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230620

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231020

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231220

R150 Certificate of patent or registration of utility model

Ref document number: 7408652

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150