JP2022506794A

JP2022506794A - 微分電圧電流検知装置

Info

Publication number: JP2022506794A
Application number: JP2021524389A
Authority: JP
Inventors: シャピロ，デービッド; ベン－ヤアコブ，シュミュエル; ブーニン，イリア
Original assignee: ヴィスアイシーテクノロジーズリミテッド
Priority date: 2018-11-07
Filing date: 2019-11-07
Publication date: 2022-01-17
Also published as: WO2020095302A1; EP3891517A1; CN113227801A; EP3891517A4

Abstract

パルス電圧源の検出および測定の少なくとも一方のための装置であり、二次巻線と電磁結合された一次巻線を有する変圧器であって、前記一次巻線は第１のインダクタンスを有する変圧器と、前記一次巻線と結合された少なくとも１つの抵抗素子を含み、そのことにより前記パルス電圧源と共に閉回路を形成する微分器であって、前記二次巻線上に誘導パルス電圧を電磁誘導するように構成された微分器とを備える装置であって、前記誘導パルス電圧は、前記パルス電圧源を示す装置。【選択図】図４Ａ

Description

本開示の技術は、全般的には、電圧電流検知に関し、特にパワー・エレクトロニクス・システムにおける微分電圧電流の検出および測定のための装置に関する。

一般に、電圧電流を検知するためのさまざまな方法および装置が当技術分野で知られている。さまざまな測定技術および検出技術があるが、そのいくつかは、検知（シャント）抵抗器、変流器（ＣＴ）などのファラデーの電磁誘導の法則ならびにロゴスキーコイル法に基づく技術、磁場センサ（例えば、ホール効果センサならびにフラックスゲートセンサ）に基づく技術、磁気抵抗電流センサを使用する磁気抵抗効果に基づく技術、通電導体の周囲に位置決めされた光ファイバにおけるファラデーの磁気光学効果に基づく技術、専用集積回路（ＩＣ）、プリント回路基板（ＰＣＢ）における導体トレース抵抗検知、従来の電流計ならびに電圧計を使用する直接法などを含む。これらの方法はそれぞれ、利点と欠点とを有する。例えば、シャント抵抗器技術は、比較的単純であるが、シャント抵抗器を通る電流フローの増加に伴って増加する電力損失を示す。ＣＴ技術は、高電流を測定するために使用され得るが、一般にヒステリシスを示す場合があり、典型的には、ＣＴの磁心材料（例えば、フェライト）の飽和を引き起こし得る望ましくない直流（ＤＣ）成分を示す場合がある。ロゴスキーコイル技術は、低インダクタンスを示し、磁心がないために飽和状態にならないが、この方法は、比較的低い感度を示し、典型的には、増幅器ならびに積分回路の使用を必要とする場合があり、積分回路は電力を必要とする。ホール効果センサなどの磁場センサに基づく技術は、高精度測定を達成することができるが、典型的には、低雑音増幅器および温度補償回路を含む信号調整電子回路を必要とする低レベル出力を生成する。磁気抵抗効果に基づく技術は、一般に、高感度測定を可能にするが、非線形挙動を示す場合があり、外部磁場からの損傷を受けやすい場合がある。トレース抵抗検知技術は、低コストであるが、典型的には、電流測定値を効果的に変化させ、かつ有用な測定値を得るために増幅器の使用を必要とする導体トレースの熱ドリフトを起こす。

ここで図１を参照すると、図１は、従来技術である、トランジスタ実装スイッチを通る電流フローを測定するための直列接続検知回路（全体が１０で示されている）の概略図である。回路１０は、トランジスタ１２と、検知抵抗器１４と、電圧検知サブ回路１６（すなわち、ローパスフィルタ／積分回路を介して実装される）とを含む。電圧検知サブ回路１６は、直列ＲＣ回路を形成する、抵抗器１８およびコンデンサ２０を含む。トランジスタ１２は、電源スイッチとして機能し、典型的には、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などによって実装される。トランジスタ１２は、典型的には、ゲート（Ｇ）、ドレイン（Ｄ）、ソース（Ｓ）、およびボディ（Ｂ）で示される端子を含み、ドレイン端子は高電圧電源２２に接続され、ゲート端子は入力（ゲート駆動）信号源（図示せず）に接続され、ボディ端子およびソース端子は互いに相互接続され、さらに検知抵抗器１４ならびにローパスフィルタ／積分器１６に接続される。高電圧は、トランジスタ１２のドレイン端子と接地との間に接続される。

図１は、トランジスタ１２のゲート端子を駆動する入力信号２４（時間の関数として）を示す。入力信号２４は、トランジスタ１２のスイッチング状態を制御するために使用され、トランジスタ１２は、導通（『オン』）状態と非導通（『オフ』）状態との間のスイッチとして機能する。簡略化するために、過渡状態については、この先行技術の例では説明しない。ｔ＜ｔ_１における入力信号２４は０であり、トランジスタ１２はオフに切り替えられる（すなわち、高電圧源２２と検知抵抗器１４との間を導通状態にしない）。ｔ_１≦ｔ≦ｔ_２の間の入力信号２４は、トランジスタ１２をオン状態に切り替えるように駆動し、その結果、電流がトランジスタ１２（すなわち、ドレイン端子とソース端子との間）、ならびに検知抵抗器１４を通って流れるようになる。検知抵抗器１４（典型的には、低オーム抵抗器）を通って流れる電流は、検知抵抗器１４の両端間の電圧降下Ｖ_Ｒｓを生じる。直列ＲＣローパスフィルタ／積分回路である電圧検知サブ回路１６は、電圧降下Ｖ_Ｒｓを検知し、出力信号２６を生成する。出力信号２６を測定し、検知抵抗器１４の抵抗を知ることによって、スイッチ（すなわち、トランジスタ１２）および検知抵抗器１４を通って流れる電流が決定される。

図１に示されるような直列接続検知抵抗器を使用する電流検知技術のいくつかの欠点は、検知抵抗器１４を通る電流フローから生じる（すなわち、電流および抵抗器の値に依存する）時間累積エネルギー損失（例えば、熱として）、誘導スパイクを引き起こし得るトランジスタ１２と検知抵抗器１４との間の望ましくないインダクタンスの発生、典型的には、低電圧出力信号（ミリボルトのオーダー）、高電圧に対する最小限の保護または無保護、ならびに電圧降下Ｖ_Ｒｓによって引き起こされるトランジスタ１２のＶ_ｇｓ（ゲート－ソース電圧）の低減によって示される導通損失を含み得る。

電流を検知するための別の既知の先行技術は、検知するように意図された電流が流れる電源スイッチ（例えば、スイッチングトランジスタ）に並列接続される電流検知回路または専用集積回路（ＩＣ）を使用する。ここで図２Ａおよび図２Ｂを参照する。図２Ａは、先行技術であるトランジスタ実装スイッチを通る電流フローを測定するための並列接続検知回路（全体が３０で示されている）の概略図である。図２Ｂは、図２Ａの並列接続検知回路内の集積回路（ＩＣ）の動作に対応するタイミング図（全体が５０で示されている）である。回路３０（図２Ａ）は、トランジスタ３２と、集積回路（ＩＣ）３４と、ゲート抵抗器３６とを含む。トランジスタ３２は、図２Ａでは、ＭＯＳＦＥＴとして示されているが、同じ原理がＩＧＢＴにも適用される。ＩＣ３４は、ＩｎｔｅｒｎａｔｉｏｎａｌＲｅｃｔｉｆｉｅｒＣｏｒｐｏｒａｔｉｏｎｌ（ＩｎｆｉｎｅｏｎＴｅｃｈｎｏｌｏｇｉｅｓＡＧによって買収）製のＩＲ２５７５０電流検知ＩＣである。ＩＣ３４は、ＣＳピン（本明細書では「ピン」、「コネクタ」、および「端子」は同義である）、ＧＡＴＥピン、ＶＳピン、およびＣＯＭピンを含む。ＩＣ３４のＧＡＴＥ端子は、トランジスタ３２のゲート端子およびゲート抵抗器３６の一端に接続される。ゲート抵抗器３６の他端は、ゲート駆動入力信号端子４０に接続される。ＣＯＭ端子は、トランジスタ３２のソース端子に接続され、トランジスタ３２は接地される。ＶＳ端子は、高電圧スイッチングノード／端子４２に接続される。ＣＳ端子は、出力信号端子４４を構成する。

トランジスタ３２は、外部装置および電圧（図示せず）を『オン』および『オフ』に切り替えるために使用される電源スイッチとして機能する。図２Ａに関連して説明した構成は、ＩＣ３４がトランジスタ３２のドレイン端子およびソース端子に並列接続されていることを示している。したがって、ＩＣ３４は、（トランジスタ３２がＭＯＳＦＥＴである場合）トランジスタ３２のドレイン端子とソース端子との間の電圧、すなわちＶＤＳ（ｏｎ）、またはトランジスタ３２がＩＢＧＴである場合、コレクタ端子とエミッタ端子との間の電圧、すなわちＶＣＥ（ｏｎ）を測定するために使用される並列接続検知回路として動作可能である。ＩＣ３４の内部回路（図示されていないが、オンラインで入手可能）は、ＭＯＳＦＥＴ（ＨＶＦＥＴ）と、ＲＣ遅延回路と、ｐ型金属酸化物半導体（ＰＭＯＳ）ホールドダウントランジスタとを含む。内部回路図（図示せず）を含むＩＲ２５７５０の詳細および動作原理は、ｗｗｗ．ｉｆｒ．ｃｏｍ経由でＩｎｔｅｒｎａｔｉｏｎａｌＲｅｃｔｉｆｉｅｒＣｏｒｐｏｒａｔｉｏｎによって発行された「ＡｐｐｌｉｃａｔｉｏｎＮｏｔｅＡＮ－１１９９」に記載されている。ＩＣ３４は、ゲート駆動入力信号４０を利用して、内部回路に電力を供給し、内部回路をオンオフする。

図２Ｂのタイミング図５０をさらに参照すると、トランジスタ３２の『オフ』時間の間、ゲート駆動入力信号４０は、『ロー』（すなわち、ＣＯＭにおいて）であり、さらにＣＳ端子において同様である。ゲート駆動入力信号４０が『ハイ』（矩形波形）になると、トランジスタ３２はオンになり、ドレイン電圧は、トランジスタ３２を通って流れる電流とその特性Ｒ_ＤＳ（ｏｎ）（温度依存である）との積に依存するＶ_ＤＳ（ｏｎ）に向かって高電圧から減少する。ＩＣ３４のＲＣ遅延回路によって生じる短い時間遅延に続いて、ＨＶＦＥＴがオンになって、ＰＭＯＳがオフになり、トランジスタ３２のドレイン電圧がＨＶＦＥＴを介して出力信号４４としてＩＣ３４のＣＳ出力端子に導通される。ゲート抵抗器３６は、ＩＣ３４がトランジスタ３２のターンオン時間後に短い時間遅延でターンオンすることを可能にする。ＣＳ出力端子における出力信号４４は、補助回路（図示せず）に供給され得る目標電流検知信号である。逆に、ゲート駆動入力信号４０が「ロー」に変化すると、トランジスタ３２はオフになって、ＨＶＦＥＴはオフになり、ＣＳ端子はＣＯＭにある。

並列接続検知回路３０（図２Ａ）は、従来の直列接続の抵抗器・検知回路１０（図１）に対する進歩と考えられるが、両回路ともスイッチングの結果としてノイズスパイクを示す可能性がある。さらに、回路３０において、出力電圧Ｖ_ＤＳ（ｏｎ）がトランジスタ３２を通って流れる電流とＲ_ＤＳ（ｏｎ）との積に依存すると仮定すると、「高」電流（例えば、２アンペア）または比較的「高い」Ｒ_ＤＳ（ｏｎ）（例えば、０．２５Ω）のうちの少なくとも一方が、ほぼ

ボルトのオーダーの出力電圧（Ｖ）を生成するために必要とされる。したがって、回路３０は、追加の利得ブロック（例えば、増幅器）の使用、ならびに温度（すなわち、周囲および自己発熱）に対するＶ_ＤＳ（ｏｎ）の変動を考慮して温度補償管理技術の利用を必要とし得る。

電流を検知するための別の先行技術は、検知するように意図された電流が流れる検知抵抗器を含む検知回路に接続された変流器を使用する。ここで図３Ａ、図３Ｂ、図３Ｃおよび図３Ｄを参照する。図３Ａは、先行技術の電流フローを測定するための変流器を使用する電流検知回路（全体が６０で示されている）の概略図である。図３Ｂは、図３Ａの電流検知回路の一部の単純な等価回路（全体が８０で示されている）の概略図である。図３Ｃは、図３Ａの電流検知回路の動作に対応する中間出力電圧波形（全体が９０で示されている）の概略図である。図３Ｄは、図３Ａの電流検知回路の動作に対応する出力電圧波形（全体が９６で示されている）の概略図である。電流検知回路６０（図３Ａ）は、変流器６２、ダイオード７２、リセット抵抗器７０、および検知抵抗器７４（Ｒ_Ｓ）を含む。変流器６２は、二次巻線６６（例えば、典型的には複数の巻線）と電磁結合された一次巻線６４（例えば、１本の巻線を有する）を含む。二次巻線のインダクタンスは、インダクタ６８で表される（一方、その寄生容量（すなわち、その巻線間）は図３Ａには示されていない）。ダイオード７２のアノードは二次巻線６６の一方の端子に接続され、ダイオード７２のカソードは検知抵抗器７４に接続され、検知抵抗器７４は二次巻線６６の第２の端子と共に閉回路を形成する。

時変入力電流７６（Ｉ_ｉｎで表される）（例えば、パルス）は、一次巻線６４を通って流れ、そのことにより、電圧を生成し、電圧は、図３Ｃに示されるように、また中間出力電圧波形９０で表されているように、二次巻線６６に誘導電圧、すなわち、電圧Ｖ_２を電磁誘導する。リセット抵抗器７０は、変流器６２が飽和しないように、（各入力パルスの後の）中間出力電圧Ｖ_２をリセットするための時間を確保するために使用される。図３Ｂは、図３Ａの電流検知回路６０の一部の等価回路８０を示す。等価回路８０は、二次巻線６６（および一次巻線６４）が抵抗器Ｒ_Ｔで表される電気抵抗と、等価コンデンサＣ_Ｔで表される寄生容量（すなわち、その巻線間）とを示す、非理想的な変流器６２の特定の非理想的な態様を表す。図３Ｂはさらに、インダクタＬ_Ｔｓで表される二次巻線６６のインダクタンス６８、コンデンサＣ_Ｄで表されるダイオード７２の静電容量、抵抗器Ｒ_Ｄで表されるダイオード７２の抵抗（ならびにリセット抵抗器Ｒｒおよび検知抵抗器Ｒ_Ｓ）を示す。入力電流Ｉ_ｉｎ（図３Ａ）のオン時間に対応する、ｔ_１とｔ_２との間の『オン』時間（図３Ｃ）は、リセット抵抗器７０を通る電流フローＩ_ｍ、および中間出力電圧波形９０の電圧Ｖ_２の正成分９２（図３Ｃ）で特徴付けられる。入力電流Ｉ_ｉｎの『オフ』時間は、等価回路８０内の構成要素Ｌ_Ｔｓ、Ｒ_Ｔ、Ｃ_ＴおよびＲ_ｒによって形成されたサブ回路内のＩ_ｍと逆方向の電流フローと、中間出力電圧波形９０の電圧Ｖ_２の負成分９４で特徴付けられる。ダイオード７２は、中間出力電圧波形９０の負成分９４を整流する。出力電圧Ｖ_Ｏｕｔ（図３Ａ、図３Ｄ）は、出力電圧波形９６で表されるように、電圧Ｖ_２とダイオード７２上の順方向電圧降下（Ｖ_Ｄで表される）との和である（すなわち、Ｖ_Ｏｕｔ＝Ｖ_２＋Ｖ_Ｄ）。リセット抵抗器７０の（抵抗）値は、典型的には、Ｒ_Ｔの値よりもあまり大きくならないように選択され、そうでないとＲ_ｒ＞＞Ｒ_Ｔの場合には、電流Ｉ_ｍの大部分は二次巻線６６を通って効果的に流れることになる。さらに、検知抵抗器７４の値は、典型的には、リセット抵抗器７０の値よりもあまり大きくないように選択され、そうでないとＲ_Ｓ＞＞Ｒ_ｒの場合には、電流フローの大部分はリセット抵抗器７０を通って発生することになる。したがって、検知抵抗器７０の低値の抵抗と検知抵抗器７０を通って流れる低値の電流との積は、検知抵抗器７０における低値の電圧降下を生じさせ、ひいては、典型的には出力電圧Ｖ_Ｏｕｔの増幅が必要になる。

本開示の技術の目的は、パルス電圧源の検出および測定の少なくとも一方のための新規な装置を提供することである。該装置は、変圧器と微分器とを含む。変圧器は、二次巻線と電磁結合された一次巻線を有する。一次巻線は、第１のインダクタンスを有する。微分器は、一次巻線と結合された少なくとも１つの抵抗素子（例えば、抵抗器）を含み、そのことにより、パルス電圧源と共に閉回路を形成する。微分器は、誘導パルス電圧がパルス電圧源を示すように、二次巻線上に誘導パルス電圧を電磁誘導するように構成される。

したがって、本開示の技術の別の態様によれば、パルス電圧源の検出および測定の少なくとも一方のための装置が提供される。該装置は、微分器と変圧器とを含む。微分器は、少なくとも１つの容量性素子（例えば、コンデンサ）と結合された少なくとも１つの抵抗素子（例えば、抵抗器）を含み、そのことにより、パルス電圧源と共に閉回路を形成する。変圧器は、二次巻線と電磁結合された一次巻線を有する。一次巻線は、少なくとも１つの抵抗素子に並列接続される。一次巻線は、誘導パルス電圧がパルス電圧源を示すように、二次巻線上に誘導パルス電圧を電磁誘導するように構成される。

したがって、本開示の技術のさらなる態様によれば、パルス電圧源の検出および測定の少なくとも一方のための装置が提供される。該装置は、二次巻線と電磁結合された一次巻線を有する変圧器を含む。一次巻線は、第１のインダクタンスを有する。共振回路は、一次巻線と共にＬＣ回路を形成する少なくとも１つの容量性素子（例えば、コンデンサ）を含む。共振回路は、パルス電圧源と共に閉回路を形成する。一次巻線は、誘導パルス電圧がパルス電圧源を示すように、二次巻線上に誘導パルス電圧を電磁誘導するように構成される。

したがって、本開示の技術の別の態様によれば、パルス電圧源の検出および測定の少なくとも一方のための方法が提供される。該方法は、微分器を介してパルス電圧源のパルス信号を微分するステップと、微分信号をアップコンバートするステップと、アップコンバートされた微分信号の検出および測定の少なくとも一方を行うステップとを含む。微分器は、微分することにより微分信号が生成されるように、変圧器の巻線である誘導構成要素を有する。変圧器を介した微分信号のアップコンバーションは、アップコンバートされた微分信号を生成する。アップコンバートされた微分信号は、パルス電圧源を示す。

本開示の技術は、図面と併せて以下の詳細な説明から、より十分に理解され、評価されるであろう。

先行技術のトランジスタ実装スイッチを通る電流フローを測定するための直列接続検知回路の概略図である。先行技術のトランジスタ実装スイッチを通る電流フローを測定するための並列接続検知回路の概略図である。図２Ａの並列接続検知回路内の集積回路（ＩＣ）の動作に対応するタイミング図である。先行技術の電流フローを測定するための変流器を使用する電流検知回路の概略図である。図３Ａの電流検知回路の一部の単純な等価回路の概略図である。図３Ａの電流検知回路の動作に対応する中間出力電圧波形の概略図である。図３Ａの電流検知回路の動作に対応する出力電圧波形の概略図である。本開示の技術の一実施形態に従って構成され動作可能である、パルス電圧源の微分電圧電流検知のための装置の概略図である。本開示の技術に係る、図４Ａの装置の基本等価回路の概略図である。本開示の技術に係る、電圧源の入力時間依存パルス信号のプロットと共にプロットされた、時間の関数としての出力電圧の特性プロットの概略図である。本開示の技術に係る、電圧および電流を切り替えるために使用されるトランジスタ実装スイッチにおける微分電圧電流検知のための装置１００の一実装例の概略図である。本開示の技術の別の実施形態に従って構成され動作可能である、パルス電圧源の微分電圧電流検知のための装置の概略図である。本開示の技術の実施形態に従って構成され動作可能である、図６Ａに示されている装置のシミュレーション回路の概略図である。図６Ｂのシミュレーション回路によって生成された出力電圧のプロットである。パルス電圧源の入力電圧の立ち上がり時間の関数としての図６Ｂのシミュレーション回路の出力電圧のプロットである。図６Ａの装置のコンデンサの値の関数としての図６Ｂのシミュレーション回路の出力電圧のプロットである。本開示の技術のさらなる実施形態に従って構成され動作可能である、パルス電圧源の微分電圧電流検知のための装置の概略図である。本開示の技術の別の実施形態に従って構成され動作可能である、パルス電圧源の微分電圧電流検知のための共振回路を利用する装置の概略図である。図８Ａの装置の共振回路の等価回路の基本モデルの概略図である。電圧源の入力時間依存パルス信号の特性プロットの概略図である。図８Ａの装置の共振回路の第１のモデル構成に従う、変圧器の一次巻線における時間依存電圧降下の特性プロットである。図８Ａの装置の共振回路の第２のモデル構成に従う、変圧器の一次巻線における時間依存電圧降下の特性プロットである。本開示の技術の実施形態に係る、図８Ａの装置の時間の関数としての出力電圧の特性プロットである。本開示の技術の装置と共に使用されるように構成された、補助出力検出測定比較回路の一実装例の概略図である。本開示の技術の装置と共に使用されるように構成された、補助出力ピーク／エンベロープ検出回路の別の実装例の概略図である。本開示の技術の装置と共に使用されるように構成された、補助出力比較器ピーク検出器のさらなる実装例の概略図である。本開示の技術の原理に従う、パルス電圧源の検出および測定の少なくとも一方のための方法の概略図である。

本開示の技術は、変圧器の「新規な」使用による、（１）電圧源の電圧、および（２）電圧源を通って流れる電流の少なくとも１つの微分法による検出および測定の少なくとも一方のための装置を提供することによって、先行技術の欠点を解消する。変圧器は、一般に、電磁誘導を介して少なくとも２つの回路間で電気エネルギーを伝達するように構成され動作可能である装置である。変圧器のいくつかのユビキタスな従来の使用は、電圧および電流のステップダウンおよびステップアップ、回路間の電気的絶縁、インピーダンス整合、信号フィルタリング、交流（ＡＣ）位相角調整などを含む。本開示の技術は、従来の方法で（すなわち、回路間で電気エネルギーを伝達するために）、またさらに重要なことには、新規な方法で、同時に変圧器を使用する。互いに電磁結合された一次巻線と二次巻線とを含む変圧器を考慮すると、変圧器は、一次巻線と二次巻線との間で（すなわち、巻線の少なくとも一方に対する印加エネルギー源の特性に応じて）電気エネルギーを伝達するように構成される。本開示の技術の一実施形態に係る変圧器の新規な使用は、微分回路内の誘導素子として一次巻線を利用することを伴う。したがって、一次巻線は、変圧器および微分回路の両方の二重用途の共有の主要構成要素である。本開示の技術の別の実施形態によれば、一次巻線は共振回路内の誘導素子である。

具体的には、本開示の技術の一実施形態によれば、経時的に定電圧を有さないことを特徴とする、パルス化された電圧源（すなわち、本明細書では同義で「パルス電圧源」とも称される）の検出および測定の少なくとも一方のための装置が提供される。該装置は、変圧器と微分器とを含む。変圧器は、二次巻線と電磁結合された一次巻線（第１のインダクタンスを有する）を含む。微分器は、一次巻線と結合された少なくとも１つの抵抗素子（例えば、抵抗器、有効電気抵抗を有する複数の抵抗器）を含み、そのことにより、パルス電圧源と共に閉回路を形成する。したがって、微分器の主要誘導構成要素は、変圧器の一部、すなわち、その一次巻線と共通している。微分器は、二次巻線上に誘導パルス電圧（すなわち、電磁誘導の原理によって電磁誘導されたパルス電圧）を電磁誘導するように構成され、この場合、誘導パルス電圧はパルス電圧源を示す。

本開示の技術は、全般的には、測定（例えば、データの導出）、制御（例えば、電力調整、フィードバックなど）、監視（例えば、電源回路の自己監視）、ならびに保護・安全（例えば、過負荷状態、短絡などを防止するため）の目的のために、パワー・エレクトロニクス・システムにおいて電圧電流検知を行う必要性に対処する。例えば、特定の高電圧スイッチング装置（例えば、高電圧トランジスタ、または一連の相互接続された高電圧スイッチングトランジスタ）を通る電流フローに関する情報を取得する必要がある。

さらに本開示の技術のこの実施形態をより詳細に開示するために、ここで図４Ａ、図４Ｂ、および図４Ｃを参照する。図４Ａは、本開示の技術の一実施形態に従って構成され動作可能である、パルス電圧源の微分電圧電流検知のための装置（全体が１００で示されている）の概略図である。図４Ｂは、本開示の技術に係る、図４Ａの装置の基本等価回路（全体が１３０で示されている）の概略図である。図４Ｃは、本開示の技術に係る、電圧源の入力時間依存パルス信号のプロットと共にプロットされた、時間の関数としての出力電圧の特性プロット（全体が１４０で示されている）を示す図である。装置１００は、変圧器１０４と微分器１０６とを含む。変圧器１０４は、一次巻線１０８と二次巻線１１０とを含み、一次巻線および二次巻線は互いに電磁結合される。一次巻線１０８は、Ｎ_Ｐ本の巻線を含み、第１のインダクタンスＬ_１（非ゼロである）を有する。二次巻線１１０は、Ｎ_Ｓ本の巻線を含み、第２のインダクタンスＬ_２（０であり得る）を有する。（Ｎ_ＰおよびＮ_Ｓは数字である。）微分器１０６は、一次巻線１０８に結合された抵抗器１１２で表される少なくとも１つの（電気）抵抗素子を含む。したがって、微分器１０６内の主要誘導構成要素、すなわち一次巻線１０８も変圧器１０４の一部である。装置１００は、図４Ａに示されているように、入力端子１１４_１、１１４_２、および出力端子１１６_１、１１６_２をさらに含む。装置１００は、入力端子１１４_１、１１４_２を介して、パルス化された外部時変電圧源１２０（「パルス電圧源」）（Ｖ_Ｓ（ｔ）で表され、本明細書ではＲ_Ｓ（ｏｎ）で表された「オン」状態時の内部抵抗を有することで特徴付けられる）と結合されるように構成され動作可能である。微分器１０６、具体的には抵抗器１１２と一次巻線１０８との直列結合対は、図４Ａに示されているように、パルス電圧源１２０と共に閉回路を形成するように構成される。微分器１０６は、以下で詳細に説明するように、誘導パルス電圧がパルス電圧源１２０を示すように、二次巻線１１０に誘導パルス電圧を電磁誘導するように構成され動作可能である。加えて、装置１００、具体的には二次インダクタ１１０は、出力端子１１６_１、１１６_２を介して、外部負荷１２２（Ｒ_Ｌ）、すなわち、電流が流れ、電流が検出および測定され得る「検知負荷」（例えば、シャント抵抗器（「検知抵抗器」または「抵抗負荷」））と結合されるように構成され動作可能である。電圧源１２０および外部負荷１２２などの周辺要素を含む装置１００は、図４Ａでは、まとめて１０２で示されている。抵抗器１１２で効果的に表される少なくとも１つの抵抗素子は、単一の抵抗器、複数の抵抗器（直列および／または並列）、インピーダンス（すなわち、オーム抵抗成分およびリアクタンス成分）、または本開示の技術の原理に適合する電気抵抗を示す等価装置を具現化し得ることに留意されたい。

図４Ｂは、装置１００（図４Ａ）の基本等価回路１３０を示しており、ここで、電圧源１２０は、パルス信号１４２（図４Ｃ）を微分器１０６の直列ＲＬ回路（図４Ａ、図４Ｂ）に印加して、電流Ｉ_Ｐが流れる閉回路（図４Ｂ）を形成するように構成される。パルス信号１４２は、立ち上がりエッジおよび立ち下がりエッジを含む波形を有する時変信号である。パルス信号１４２は、図４Ｃでは矩形であると示されているが、他のパルス形状（例えば、立ち上がりエッジおよび立ち下がりエッジを有する）も実行可能である。さらに、本開示の技術の主な原理を説明する目的で、基本等価回路１３０は、漏れリアクタンス、磁心損失（またはヒステリシスなどの磁化電流損失）、磁束漏れ、寄生容量などを示す「実際の」（すなわち、非理想的な）変圧器の等価サブ回路を含まない単純なモデルを示すことに留意されたい。抵抗器１１２の抵抗はＲで表され、インダクタ１０８の非ゼロのインダクタンスはＬ_１で表されている。抵抗器１１２における（時間依存）電圧降下は、Ｖ_Ｒ（ｔ）（簡単に表現すると、Ｖ_Ｒ）で表され、インダクタ１０８における電圧降下は、Ｖ_Ｌ１（ｔ）（簡潔に表現すると、Ｖ_Ｌ１）で表され、以下の式が成り立つ。

Ｖ_ｄ（ｔ）（簡潔にＶ_ｄ）で表されたＲ－Ｌ結合点における電圧（Ｖ_Ｌ１にも等しい）は、微分方程式を解くことによって決定される。

インダクタ１０８内の時変電流Ｉ_Ｐは、変動磁場（図示せず）を生成し、その磁束はインダクタ１１０も通って伝搬し、そのことによりインダクタ１１０において変動電圧（すなわち、起電力（ｅｍｆ）を生成する。したがって、出力電圧（「誘導電圧」）Ｖ_Ｏ（ｔ）が電磁誘導によってインダクタ１１０の端子間に生成され、最大出力電圧、すなわち、Ｖ_Ｏｍａｘ＝ｍａｘ{Ｖ_Ｏ（ｔ）}は、（理想的には）次式により求められる。

ここで、ｎは、ｎ（例えば、ステップアップ（「アップコンバージョン」：ｎ＞１）、ステップダウン（「ダウンコンバージョン」：ｎ＜１、１：１コンバージョン：（ｎ＝１））に比例する変換係数を有する変圧器１０４の巻数比を示す。したがって、最大出力電圧Ｖ_Ｏｍａｘは、インダクタ１０８上の最大電圧のｎ倍であり、すなわち、Ｖ_Ｌ１＝Ｖ_ｄである（抵抗器１１２の電圧降下Ｖ_Ｒを考慮に入れる。その最小値はＶ_Ｒｍｉｎで表される）。したがって、Ｖ_Ｏｍａｘは、パルス電圧源１２０の電圧（すなわち、入力信号Ｖ_Ｓ（ｔ）に依存する表示またはゲージとして機能する出力信号Ｖ_Ｏ（ｔ））を示す。図４Ｃは、電圧源１２０の時間依存入力パルス信号１４２のプロットと共にプロットされた、時間の関数としての出力電圧Ｖ_Ｏ（ｔ）の特性プロット（１４４で表されている）を示す。電流Ｉ_Ｓを測定するために、二次インダクタ１１０は、例えば、検知抵抗器１２２の形態の検知負荷Ｒ_Ｌと結合するように構成され動作可能である。電流Ｉ_Ｓは、電流測定装置（図示せず）（例えば、電流検出回路、電流計など）を介して、検出および測定され得る。代替として、出力電圧Ｖ_Ｏ（ｔ）を測定し、検知抵抗器１２２の値を知ることによって、電流Ｉ_Ｓが（例えば、オームの法則によって）決定される（すなわち、検知抵抗器１１２を通る電流フロー）。装置１００は、Ｖ_Ｏｍａｘは典型的にはボルトのオーダーであるため、出力電圧Ｖ_Ｏ（ｔ）信号を増幅するための増幅器（すなわち、先行技術の装置において従来必要とされ得るような増幅器）の使用を必要としない。例えば、ｎ＝１００であり、ピーク電圧Ｖ_ｄ≒５ｍＶである場合、理想（すなわち、エネルギー損失がない）では、抵抗器１１２上の無視できるほどの電圧降下（Ｖ_Ｒ）に対して、最大出力電圧Ｖ_Ｏｍａｘ≒５Ｖ（すなわち、ボルトのオーダー）である。

装置１００は、スイッチング装置（またはその等価物）であるパルス電圧源の微分電圧電流検知のために実装される。例えば、スイッチング装置は、スイッチング装置自体が実質的に本明細書で「パルス電圧源」と称されるパルス電圧の電圧源となるように、接続される電圧源を迅速にオンオフにするように構成され動作可能である。スイッチング装置は、スイッチング回路などの電子スイッチ、トランジスタ（例えば、バイポーラ、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）など）、シリコン制御整流器（ＳＣＲ）、三極管交流（ＴＲＩＡＣ）スイッチ、ダイオード交流（ＤＩＡＣＥＴＹＬ）スイッチ、リレーなどの電磁スイッチ、トグルスイッチなどの機械スイッチ、押しボタンスイッチ、ならびに物理的特性依存スイッチ（すなわち、圧力依存スイッチ、温度依存スイッチ、磁場依存スイッチ、光強度依存スイッチなどにおける圧力、温度、磁場、光強度などのさまざまな物理的特性のスイッチ）などの形態で具現化され得る。代替として、パルス電圧源のパルス電圧は、抵抗素子（例えば、抵抗器、抵抗負荷、検知抵抗器など）を通って流れる電流によって生成され、その結果、抵抗素子の電圧降下が生じる。この抵抗素子は、（例えば、シリコン（Ｓｉ）ＭＯＳＦＥＴ、窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）などのスイッチング装置の）『オン』状態の内部抵抗（Ｒ_Ｓ（ｏｎ））を構成する。特定の実装形態によれば、検知抵抗器を通る電流フローは、検知抵抗器がスイッチング装置（すなわち、パルス電圧源）と直列接続されることにより生じる。この例示的な実装形態をさらに詳細にするために、ここで図５をさらに参照する。図５は、本開示の技術に係る、電圧および電流を切り替えるために使用されるトランジスタ実装スイッチにおける微分電圧電流検知のための装置１００の一実装例（全体が１５０で示されている）の概略図である。

図５は、装置１００（図４Ａ）の実装例１５０を示しており、装置１００の入力部は、この例では（一般性を失うことなく）ＭＯＳＦＥＴ１５２として具現化されるトランジスタ実装スイッチに結合される。ＭＯＳＦＥＴ１５２は、ゲート端子（Ｇ）、ボディ端子（Ｂ）、ドレイン端子（Ｄ）、およびソース端子（Ｓ）を含む。具体的には、装置１００の入力端子１１４_１、１１４_２（図４Ａ）は、ＭＯＳＦＥＴ１５２のドレイン端子およびソース端子にそれぞれ接続される。ＭＯＳＦＥＴ１５２のドレイン端子は電圧源１５４に接続され、ソース端子は接地される。ＭＯＳＦＥＴ１５２は、外部制御されたゲート－ソース間電圧（Ｖ_ＧＳ）信号（図示せず）に従って、「オフ」状態（すなわち、ドレイン端子とソース端子との間が導通していない）と「オン」状態（すなわち、ドレイン端子とソース端子との間が導通可能である）との間の（電圧制御）スイッチとして構成され動作可能である。ＭＯＳＦＥＴ１５２のオフ状態の間、ドレイン端子とソース端子との間は導通しておらず、実際には、スイッチは開状態であり、電圧源１５４と接地との間に、ならびに装置１００へは電流は流れない。ＭＯＳＦＥＴ１５２のオフ状態からオン状態への遷移において、電流は、ドレイン端子とソース端子との間に流れ始め、装置１００は、入力端子１１４_１、１１４_２（図４Ａ）を介して、入力として電圧パルス１５６（例えば、「高」電圧（絶対）値から「低」電圧（絶対）値への立ち上がりエッジを有する）を受信する。ＭＯＳＦＥＴ１５２がオン状態にあるとき、オン状態は、トランジスタのタイプおよび温度などの他の要因に依存する内部抵抗（本明細書ではＲ_ＤＳ（ｏｎ）で示される）を有することで特徴付けられる。値の典型的な例は、Ｒ_ＤＳ（ｏｎ）≒１ｍΩである。オン状態時の内部抵抗Ｒ_ＤＳ（ｏｎ）は、ＭＯＳＦＥＴ１５２の電圧降下Ｖ_ＤＳ（ｏｎ）を引き起こし、次に、装置１００が電圧パルス１５６の立ち上がりエッジにより電圧降下Ｖ_ＤＳ（ｏｎ）を検知する。同様に、ＭＯＳＦＥＴ１５２のオン状態からオフ状態への遷移において、電流はドレイン端子とソース端子との間に流れなくなり、電圧パルス１５６は『高』から『低』に変わる。装置１００は、電圧パルス１５６の立ち下がりエッジによりＭＯＳＦＥＴ１５２の急激な電圧降下を検知する。図４Ａ、図４Ｂ、および図４Ｃに関連して上述したように、パルス電圧源の電圧パルス１５６（図５）は、インダクタ１０８の端子において対応する電圧Ｖ_ｄ＝Ｖ_Ｌ１を生成し、この電圧は、次に、電圧パルス１５６を示す二次インダクタ１１０における対応する誘導パルス電圧を誘導する。本開示の技術によれば、式（３）（ここで、Ｖ_Ｓ≡Ｖ_ＤＳ）を使用して、Ｒ_ＤＳ（ｏｎ）および抵抗器１１２のＲの値を知ることで、さらに装置１００からの出力１５８（Ｖ_Ｏ）を測定することによって、ＭＯＳＦＥＴ１５２を通って流れる電流Ｉが以下の式に従って決定される。

ここで、Ｒ_ｅｑ（ｏｎ）は、Ｒ_ＤＳ（ｏｎ）、（抵抗器１１２の）Ｒ、およびＲ_Ｌ１（典型的には非常に低いインダクタ１０８のオーム抵抗）を含むサブ回路の等価抵抗を示す。典型的には、Ｒ_ＤＳ（ｏｎ）は、約１０００分１までＲ_ｅｑ（ｏｎ）にほぼ等しい（すなわち、Ｒ_ＤＳ（ｏｎ）≒Ｒ_ｅｑ（ｏｎ））。例えば、Ｒ_ＤＳ（ｏｎ）＝１ｍΩ、Ｒ＝１００Ω、Ｒ_Ｌ１＝１Ωであれば、Ｒ_ｅｑ（ｏｎ）≒０．９９９ｍΩになる。実際には、電流Ｉの大部分は、その比較的低い（オン）抵抗値のために、ＭＯＳＦＥＴ１５２を通って流れる。このようにして、装置１００は、パルス電圧源（この場合は、ＭＯＳＦＥＴ１５２であるスイッチング装置）の電圧パルス１５６の微分電圧電流検知のために構成され動作可能である。したがって、出力電圧１５８はさらに、パルス電圧源（すなわち、この例では、ＭＯＳＦＥＴ１５２であるトランジスタ実装スイッチ）を通って流れる電流を示す。

代替構成（図示せず）では、ＭＯＳＦＥＴ１５２は、電圧源１５４が検知抵抗器に接続され、パルス電圧源として構成され動作可能であるように、小さい値の検知抵抗器（図示せず）に置き換えられる。検知抵抗器は、ＭＯＳＦＥＴ１５２の値に対応するＲ_ＤＳ（ｏｎ）の典型的な等価な値、あるいは他の値を有するように選択され得る。上記で詳述した本開示の技術と同じ原理がこの代替構成に適用される。

したがって、本開示の技術の別の実施形態によれば、微分器の抵抗器とパルス電圧源とを結合するように構成された直流（ＤＣ）フィルタおよび高電圧（ＨＶ）プロテクタが提供される。ＤＣフィルタおよびＨＶプロテクタは、例えば、コンデンサによって実装され得る。この実施形態をさらに詳細にするために、ここで図６Ａ、図６Ｂ、および図６Ｃを参照する。図６Ａは、本開示の技術の別の実施形態に従って構成され動作可能である、パルス電圧源の微分電圧電流検知のための装置の概略図である。図６Ｂは、本開示の技術の実施形態に従って構成され動作可能である、図６Ａに示されている装置のシミュレーション回路の概略図である。図６Ｃは、図６Ｂのシミュレーション回路によって生成された出力電圧のプロット（全体が２３０で示されている）である。装置２００（図６Ａ）は、基本的には装置１００（図４Ａ）と同じであり、装置２００内にコンデンサ２０４を含むことを除いて、全ての構成要素およびそれらのそれぞれの参照番号は同じである。装置２００は、パルス電圧源（またはスイッチング装置）などの等価物）の微分電圧電流検知のために実装される。電圧源１２０および外部負荷１２２などの周辺要素を含む装置２００は、図６Ａでは、まとめて２０２で示されている。コンデンサ２０４の一方の端子は抵抗器１１２に接続され、他方の端子はパルス電圧源１２０に接続される。コンデンサ２０４は、パルス電圧源信号のＤＣ成分（すなわち、少なくとも１つの時不変ＤＣ成分）をフィルタ除去し（すなわち、遮断し）（ひいては、潜在的な変圧器飽和を回避する）、ならびに装置２００に対するＨＶ保護（ある程度まで）を行うように構成され動作可能であるＤＣデカップラである。微分器１０６は、パルス電圧源信号の時変信号成分から出力信号を効果的に生成するので、パルス電圧源信号の時不変ＤＣ成分は、コンデンサ２０４によってフィルタ除去され得る。パルス電圧源信号が高電圧ＤＣ成分を含む場合、コンデンサは、そのような高電圧をフィルタ除去することによって、装置２００の残りの部分のＨＶ保護を行うように構成され動作可能である。コンデンサ２０４の容量値は、パルス電圧源信号の特性に従って選択される。さらに、パルス電圧源１２０が繰り返し周期パルスを生成する場合、Ｘ_Ｃで表されるコンデンサ２０４の容量性リアクタンスは、Ｘ_Ｃ＝－１／（２πｆＣ）に従って、パルス電圧源１２０の周波数ｆに反比例し、そのリアクタンスは周波数の増加に伴って（絶対値で）減少する。したがって、コンデンサ２０４の所与の静電容量Ｃについて、ｆの値が高いほど、Ｘ_Ｃの値は低くなる。

図６Ｂは、装置２００（図６Ａ）のシミュレーション回路（全体が２２０で示されている）を示しており、パルス電圧源１２０はｌ１および抵抗器Ｒ５によってシミュレートされ、コンデンサ２０４（図６Ａ）はコンデンサＣ１（図６Ｂ）によってシミュレートされ、変圧器１０４（図６Ａ）は変圧器等価シミュレーションサブ回路ＴＲＦ１（図６Ｂ）によってシミュレートされ、負荷抵抗器１２２（図６Ａ）は抵抗器Ｒ３によってシミュレートされる。変圧器等価シミュレーションサブ回路は、（一次巻線１０８をシミュレートする）インダクタＬ１と、（二次インダクタ１１０をシミュレートする）インダクタＬ２と、（抵抗器１１２をシミュレートする）抵抗器Ｒ１と、抵抗器Ｒ２と、コンデンサＣ２と、変圧器１０４の抵抗および寄生容量をシミュレートする抵抗器Ｒ４とを含む。さらに、実際の（すなわち、非理想的な）変圧器は、結合係数（典型的には、ｋ＜１である）を示すことに留意されたい。シミュレーション回路２２０で使用される典型的な値を図６Ｂに示す。図６Ｃのプロット２３０は、図６Ｂのシミュレーション回路によって生成される出力電圧（「Ｖ_ＯＵＴ」）を示す。ピーク・トゥ・ピーク出力電圧は、約１．６ボルトであり、したがって出力部において増幅器を使用する必要がなくなる。

出力電圧Ｖ_ＯＵＴ（図６Ｂ）は、一般に、パルス電圧源ｌ１の入力電圧Ｖ_ＩＮの立ち上がり時間に依存する。この依存性をさらに例示するために、ここで図６Ｄをさらに参照する。図６Ｄは、パルス電圧源の入力電圧Ｖ_ＩＮの立ち上がり時間の関数としての図６Ｂのシミュレーション回路の出力電圧Ｖ_ＯＵＴのプロット（全体が２５０で示されている）である。プロット２５０は、横軸上の時間（ナノ秒単位）の関数として、縦軸上の出力電圧（ミリボルト単位）を示す。プロット２５０内のデータ点は、パルス電圧ｌ１の入力電圧Ｖ_ＩＮの立ち上がり時間の関数としての出力電圧Ｖ_ＯＵＴのかなり平坦な（すなわち、わずかな）感度または依存性を実証する。一般に、出力電圧は、（入力）パルス電圧源の立ち上がり時間の増加に伴って減少する。図６Ｄに示さされているプロット例では、コンデンサＣ１の値は３０ｐＦであった。図示されている立ち上がり時間の範囲は、０（含まず）～３００ｎｓ（すなわち、ｔ_ｒ＝（０，３００］）であるが、本開示の技術の装置１００（図４Ａ）および装置２００（図６Ａ）は、典型的には、非常に狭い範囲の立ち上り時間、例えば、ｔ_ｒ＝（０，１００ｎｓ］を採用し得、この場合、出力電圧は、立ち上がり時間にわずかしか依存しない。

出力電圧Ｖ_ＯＵＴ（図６Ｂ）はさらに、一般に、コンデンサ２０４（図６Ａ）またはＣ１（図６Ｂ）の値に依存する。この依存性をさらに説明するために、図６Ｅをさらに参照する。図６Ｅは、図６Ａの装置のコンデンサの値の関数としての図６Ｂのシミュレーション回路の出力電圧Ｖ_ＯＵＴのプロット（全体が２６０で示されている）である。プロット２６０は、横軸上のコンデンサＣ１（図６Ｃ）の静電容量（ピコファラッド単位）の関数として、の縦軸上の出力電圧（ボルト単位）を示す。プロット２６０のデータ点は、一般に、コンデンサＣ１の容量値が増加するにつれて出力電圧が減少することを実証している。図６Ｅに示されているプロット例では、パルス電圧源ｌ１の立ち上がり時間は、ｔ_ｒ＝１００ｎｓであった。

本開示の技術のさらなる実施形態によれば、変圧器の一次巻線と結合された微分器が提供される。微分器は、変圧器とは別個のものである（すなわち、微分器および変圧器は共有の構成要素を有さない、つまり、構成要素に関して互いに排他的である）。この実施形態をさらに詳細に説明するために、ここで図７を参照する。図７は、本開示の技術のさらなる実施形態に従って構成され動作可能である、パルス電圧源の微分電圧電流検知のための装置（全体が２７０で示されている）の概略図である。

装置２７０は、変圧器１０４とは別個の微分器２８２（すなわち、微分器２８２および変圧器１０４は、共有の構成要素を有さない）を除いて、同一の構成要素およびそれらのそれぞれの参照番号は同じであるという点において装置１００（図４Ａ）と同様である。具体的には、装置２８０は、微分器２８２と変圧器１０４とを含み、微分器２８２は、コンデンサ２８４（Ｃ３）で示されている（同義で表される）少なくとも１つの容量性素子と、抵抗器２８６（Ｒ６）で示されている（同義で表される）少なくとも１つの抵抗素子とを含むＲＣタイプである。コンデンサ２８４の一方の端子は抵抗器２８６に接続され、他方の端子はパルス電圧源１２０に接続される。変圧器１０４は、一次巻線１０８と二次巻線１１０とを含む。一次巻線１０８は、一次巻線１０８が二次巻線１１０上に誘導パルス電圧を電磁誘導するように構成されるように、変圧器１０４の二次巻線１１０と電磁結合される。一次巻線１０８は、抵抗器２８６に並列接続される。微分器２８２は、パルス電圧源１２０と共に閉回路を形成する。装置２８０は、パルス電圧源１２０（またはスイッチング装置などの等価物）の微分電圧電流検知のために実装される。電圧源１２０および外部負荷１２２などの周辺要素を含む装置２８０は、図７では、まとめて２７０で示されている。

電圧源１２０は、パルス化された時変（入力）信号（図示せず）を微分器２８２に印加するように構成され、微分器２８２は、パルス化された時変入力信号を受信し、それを微分して、微分信号（図示せず）を生成するように構成され動作可能である。変圧器１０４は、一次巻線１０８によって受信される微分信号をアップコンバートする（すなわち、昇圧変換する）ように構成され動作可能であり、そのことにより、Ｖ_Ｏ（ｔ）で示されている出力端子１１６_１、１１６_２において出力された、アップコンバートされた微分信号（図示せず）を生成する。装置２８０は、パルス電圧源を示す出力電圧の測定によって、出力端子１１６_１、１１６_２におけるアップコンバートされた微分信号の検出および測定のうちの少なくとも一方を可能にする。代替として、装置２８０は、出力端子１１６_１、１１６_２と結合された検知装置１２２（例えば、抵抗器Ｒ_Ｌで示されている抵抗負荷）を通る電流の検出および測定のうちの少なくとも一方を可能にする。

したがって、本開示の技術の別の実施形態によれば、変圧器の一次巻線と共にＬＣ回路を形成するコンデンサを有する共振回路が提供される。共振回路は、パルス電圧源と共に閉回路を形成する。変圧器の一次巻線は、誘導パルス電圧がパルス電圧源を示すように、変圧器の二次巻線上に誘導パルス電圧を誘導する。この実施形態をさらに詳細にするために、ここで図８Ａ、図８Ｂ、および図８Ｃを参照する。図８Ａは、本開示の技術の別の実施形態に従って構成され動作可能である、パルス電圧源の微分電圧電流検知のための共振回路を利用する装置（全体が３００で示されている）の概略図である。図８Ｂは、図８Ａの装置の共振回路の等価回路の基本例（全体が３３０で示されている）の概略図である。図８Ｃは、パルス電圧源の入力時間依存パルス信号の特性プロット（全体が３５０で示されている）の概略図である。装置３００（図８Ａ）は、（装置３００から）抵抗器１１２を除外すること、および装置３００（図８Ａ）内にコンデンサＣ４を含むことを除いて、装置１００（図４Ａ）内の対応する構成要素と基本的に同じである。装置３００は、パルス電圧源（またはスイッチング装置）などの等価物）の微分電圧電流検知のために実装される。

具体的には、装置３００は、変圧器３０４と共振回路３０６とを含む。変圧器３０４は、一次巻線３０８と二次巻線３１０とを含み、一次巻線および二次巻線は互いに電磁結合される。装置１００（図４）と同様に、一次巻線３０８は、Ｎ_Ｐ本の巻線を含み、第１のインダクタンスＬ_３（非ゼロである）を有する。装置３００の二次巻線３１０は、Ｎ_Ｓ本の巻線を含み、第２のインダクタンスＬ_４（０であり得る）を有する。共振回路３０６は、一次巻線３０８に結合されたコンデンサ３０５で示されている少なくとも１つの（電気）容量性（静電容量）素子を含み、そのことにより並列ＬＣ回路を形成する。したがって、共振回路３０６内の主要誘導構成要素は、変圧器３０４の一次巻線３０８と共通している。少なくとも１つの容量性素子は、典型的には、コンデンサの形態で具現化される。代替として、少なくとも１つの容量性素子は、互いに結合されて（図示せず）有効コンデンサを形成する複数のコンデンサとして具現化される。装置３００は、図８Ａに示されているように、入力端子３１４_１、３１４_２と出力端子３１６_１、３１６_２とをさらに含む。装置３００は、入力端子３１４_１、３１４_２を介して、パルス化された外部時変電圧源３２０（「パルス電圧源」）（Ｖ_Ｓ（ｔ）で表され、「オン」状態時の内部抵抗（すなわち、Ｒ_Ｓ（ｏｎ））を有することで特徴付けられる）と結合されるように構成され動作可能である。共振回路３０６、具体的にはコンデンサ３０５と一次巻線３０８との並列結合対は、図８Ａに示されているように、パルス電圧源３２０と共に閉回路を形成するように構成される。一次巻線３０８は、以下で詳細に説明するように、誘導パルス電圧がパルス電圧源３２０を示すように、二次巻線３１０上に誘導パルス電圧を電磁誘導するように構成され動作可能である。さらに、装置３００、具体的には二次インダクタ３１０は、出力端子３１６_１、３１６_２を介して、外部負荷３２２（Ｒ_Ｌ）、すなわち、電流が流れ、電流が検出および測定され得る「検知負荷」と結合されるように構成され動作可能である。電圧源３２０および外部負荷３２２などの周辺要素を含む装置３００は、図８Ａでは、まとめて３０２で示されている。少なくとも１つの容量性素子は、コンデンサ３０５で示され、単一のコンデンサ、複数のコンデンサ（直列および／または並列）、または本開示の技術の原理に適合する静電容量を示す等価装置で具現化され得ることに留意されたい。

パルス電圧源３２０は、パルス信号３２４を共振回路３０６に印加して、パルス電圧源３２０と共に閉回路を形成するように構成される。図８Ｃは、パルス電圧源３２０の入力時間依存パルス信号の特性プロット３５０を示す。パルス信号３２４は、立ち上がりエッジおよび立ち下がりエッジを含む波形を有する時変信号である。一般性を失うことなく、パルス信号３２４には、本開示の技術を明らかにするために、５０％のデューティサイクルを有する方形パルスが選択された。本開示の技術の原理は、異なるデューティサイクルを有する他のタイプのパルス信号（例えば、２０％のデューティサイクルを有する矩形パルス）にも同様に適用可能である。

図８Ｂは、装置３００の共振回路３０６（図８Ａ）の等価回路３３０の基本モデルを示す。等価回路３３０は、一次巻線３０８（図８Ａ）の非ゼロのインダクタンスをモデル化するインダクタ３３２と、コンデンサ３０５（図８Ａ）の静電容量をモデル化するコンデンサ３３４と、一次巻線３０８の電気抵抗をモデル化する抵抗器３３６と、共振回路３０６（図８Ａ）の直列抵抗をモデル化する抵抗器３３８とを含む。抵抗器３３６、３３８は、共振回路３０６の実世界散逸（電気抵抗）要素を表す。

パルス電圧源３２０の時間依存パルス信号３２４が印加された場合、インダクタ３０８上の結果として生じる時間依存電圧降下（全体がＶ_ｄ（ｔ）で表されている）は、一般に、図８Ｂに示されている等価回路３３０内の構成要素の値に依存する。この依存性をさらに説明するために、図８Ｄ、図８Ｅ、および図８Ｆをさらに参照する。図８Ｄは、図８Ａの装置の共振回路の第１のモデル構成に従う、変圧器の一次巻線における時間依存電圧降下の特性プロット（全体が３６０で示されている）である。図８Ｅは、図８Ａの装置の共振回路の第２のモデル構成に従う、変圧器の一次巻線における時間依存電圧降下の特性プロット（全体が３７０で示されている）である。図８Ｆは、本開示の技術の実施形態に係る、図８Ａの装置の時間の関数としての出力電圧の特性プロット（全体が３８０で示されている）である。

一般性を失うことなく、本開示の技術の原理を明らかにする目的で、共振回路の２つの構成例について説明する。図８Ｄを参照すると、プロット３６０は、等価回路３３０（図８Ｂ）によってモデル化されるような装置３００（図８Ａ）の共振回路３０６の第１のモデル構成（例）に係る、印加された時間依存パルス信号３２４（図８Ｃ）に応答した、時間の関数としての一次巻線における電圧降下（Ｖ_ｄ１（ｔ）で表されている）の特性波形３６２を示す。共振回路３０６の第１のモデル構成によれば、共振回路３０６におけるわずかな散逸効果を生じるように、抵抗器３３６の値は比較的小さい抵抗値（０．１Ω）を有する。構成要素の他の例示的な値は、コンデンサ３３４が１０μＦであり、インダクタ３３２が０．２μＨであり、抵抗器３３８が０Ωである。印加される（周期的な）パルス信号３２４の周波数は、共振回路３０６の共振周波数ｆ_０に一致するように選択される。共振周波数ｆ_０は次式により求められる。

別の一般的な好適な代替形態によれば、Ｌ_３およびＣ_３は、周期Ｔ_０＝１／Ｆ_０が印加される（周期的な）パルス信号３２４のパルス幅よりも大きくなるように選択される。一次巻線３０８上の最大電圧降下（Ｖ_{ｄ１ｍａｘ}で表されている）は、一般に、パルス電圧信号３２４の最大電圧（Ｖ_Ｓｍａｘで表されている）およびパルス電圧信号３２４の立ち上がり時間および立ち下がり時間などの他の要因に依存する。

第２のモデル構成例によれば、共振回路３０６は、より大きな散逸効果を示し、そのことにより、抵抗器３３６は、共振回路３０６の第１のモデル例と比較して１桁大きい値（すなわち、１Ω）をとる。図８Ｅは、図８Ａの装置の共振回路の第２のモデル構成に従う、変圧器の一次巻線における電圧降下の時間依存波形３７２の特性プロット（全体が３６０で示されている）の概略図である。この第２のモデル構成例では、抵抗器３３６の値の変化は別として、共振周波数を含む他の構成要素の値の全ては変わらない。抵抗器３３６のより大きな散逸効果は、一般にＶ_{ｄ１ｍａｘ}よりも小さい一次巻線３０８における最大電圧降下（Ｖ_{ｄ２ｍａｘ}で表されている）に影響を与える。

一次巻線３０８（すなわち、非ゼロのインダクタンス、Ｌ３≠０を有する）を通って流れる時変電流に応答して、電磁結合二次インダクタ３１０を通って伝搬する変動磁場を生成するように構成され動作可能であり、変動磁場は、出力端子３１６_１、３１６_２間に時変出力電圧Ｖ’_Ｏ（ｔ）を生成する。誘導パルス出力電圧Ｖ’_Ｏ（ｔ）は、入力パルス電圧源Ｖ_Ｓ（ｔ）を示す。最大出力電圧Ｖ’_Ｏｍａｘ（すなわち、Ｖ’_Ｏｍａｘ＝ｍａｘ｛Ｖ_Ｏ（ｔ）｝）は、（理想的には）次式により求められる。

ここで、ｎは変圧器３０４の巻数比であり、Ｖ_ｄｍａｘ＝Ｖ_{Ｌ３ｍａｘ}は一次巻線３０８の最大電圧である。したがって、最大出力電圧Ｖ’_Ｏｍａｘは、インダクタ３０８上の電圧のｎ倍であり、これはパルス電圧源３２０の電圧を示す。図８Ｆは、本開示の技術の実施形態に係る、図８Ａの装置の時間の関数としての出力電圧波形３８２の特性プロット（全体が３８０で示されている）の概略図である。二次巻線３１０を通って流れる電流を測定するために、装置３００は、出力端子３１６_１、３１６_２を介して、例えば、検知抵抗器３２２の形態の検知負荷Ｒ_Ｌと結合するように構成され動作可能である。二次巻線３１０および検知抵抗器３２２によって形成された閉回路を通って流れる電流は、電流測定装置（図示せず）（例えば、電流検出回路、電流計など）を介して、検出および測定され得る。（図８Ｆは、図８Ｅおよび図８Ｅに対して縮尺通りに示されていないことに留意されたい。）

本開示の技術の装置、具体的には、装置１００（図４Ａ）、装置２００（図６Ａ）、装置２８０（図７）、および装置３００（図８Ａ）はそれぞれ、パルス電圧源に少なくとも関連するか、またはパルス電圧源を示すデータを生成するために、装置１００、装置２００、装置２８０、および装置３００のそれぞれからの出力信号を少なくとも検知する、調整する、または修正するように構成され動作可能である、さまざまな補助出力検出測定回路および装置と共に使用されるように構成され動作可能である。ここで図９Ａ、図９Ｂ、および図９Ｃを参照する。図９Ａは、本開示の技術の装置と共に使用されるように構成された、補助出力検出測定比較回路の一実装例（全体が４００で示されている）の概略図である。図９Ｂは、本開示の技術の装置と共に使用されるように構成された、補助出力ピーク／エンベロープ検出回路の別の実装例（全体が４２０で示されている）の概略図である。図９Ｃは、本開示の技術の装置と共に使用されるように構成された、補助出力比較器ピーク検出器のさらなる実装例（全体が４４０で示されている）の概略図である。

図９Ａを参照すると、実装例４００は、装置１００（図４Ａ）、装置２００（図６Ａ）、および装置３００（図８Ａ）（本明細書では「１００／２００／３００」で表されている）のいずれか１つに入力されるパルス電圧源４０２（電圧源１２０（図４Ａ）と同様、あるいは、ＭＯＳＦＥＴ１５２（図５）と同様、あるいは、シャント抵抗器と同様）と、検知（負荷）抵抗器Ｒ_Ｌ４０４と、比較器４０６とを含む。パルス電圧源４０２は、装置１００、装置２００、装置２８０、および装置３００のいずれか１つの入力部へのパルス源（または１つのパルス）となり、その出力Ｖ１_ｏｕｔは、それぞれの装置の前述の実施形態のパルス電圧源４０２を示す。図９Ａに示されているように、検知抵抗器４０４は、装置１００、装置２００、装置２８０、および装置３００のいずれか１つの出力端子と結合され、比較器４０６の一方の端子は、出力端子の一方（および検知抵抗器４０４）と結合される。比較器４０６は、出力電圧Ｖ１_ｏｕｔを基準電圧Ｖ_ｒｅｆ．と比較し、Ｖ１_ｏｕｔとＶ_ｒｅｆ．との比較に依存する出力Ｖ１_{ａｕｘ－ｏｕｔ}を生成するように構成され動作可能である。例えば、Ｖ１_ｏｕｔ＞Ｖ_ｒｅｆ．の場合、Ｖ１_{ａｕｘ－ｏｕｔ}＝Ｖ１_ｏｕｔであり、Ｖ１_ｏｕｔ＜Ｖ_ｒｅｆ．の場合、Ｖ１_{ａｕｘ－ｏｕｔ}＝Ｖ_ｒｅｆ．である（すなわち、あるいは、Ｖ１_{ａｕｘ－ｏｕｔ}＝０である）。代替として、比較器４０６は、電流間で比較するように構成され動作可能である（図示せず）。したがって、実装形態４００は、装置１００、装置２００、装置２８０、および装置３００のいずれか１つの出力が基準値（例えば、閾値、ユーザ選択値など）よりも大きいかまたは小さいかを示し得る。比較器４０６は、演算増幅器、専用の集積比較器、トランジスタを含む比較回路、集積回路（ＩＣ）などによって実装され得る。

図９Ｂは、装置１００、装置２００、装置２８０、および装置３００のうちの１つに入力されるパルス電圧源４２２（パルス電圧源４０２（図９Ａ）と同様）と、バッファ４２４と、ダイオード４２６と、コンデンサ４２８と、抵抗器４３０と、スイッチ４３２とを含む実装例４２０を示す。パルス電圧源４２２は、装置１００、装置２００、装置２８０、および装置３００のいずれか１つの入力部へのパルス源となり、その出力Ｖ２_ｏｕｔは、それぞれの装置の前述の実施形態のパルス電圧源４０２を示す。出力Ｖ２_ｏｕｔは、バッファ４２４への入力となる。バッファ４２４は、ダイオード４２６のアノード端子に接続される。ダイオード４２６のカソード端子は、コンデンサ４２８の一方の端子に接続され、コンデンサ４２８の他方の端子は接地される。スイッチ４３２は、抵抗器４３０の使用と不使用とを切り替えるように構成され動作可能である。スイッチ４３２が閉じられると、コンデンサ４２８および抵抗器４３０からＲＣ回路が形成される。バッファ４２４は、一般に、（例えば、高入力インピーダンスレベルと低出力インピーダンスレベルと間を絶縁することによって）その出力からその入力Ｖ２_ｏｕｔを絶縁するように構成され動作可能である。バッファ４２４は、ダイオード４２６への入力となる出力信号（図示せず）を出力し、ダイオード４２６は、出力信号を整流し、その出力はコンデンサ４２８を充電する。スイッチ４３２が開いているとき、ダイオード４２６およびコンデンサ４２８は、ピーク（電圧）検出器として構成され動作可能であり、コンデンサ４２８がピーク電圧まで充電されたときに、出力Ｖ２_{ａｕｘ－ｏｕｔ}はその電圧ピークで保持される。ダイオード４２６は、（ダイオードに依存するダイオードの順方向電圧降下、例えば、０．６Ｖを考慮して）コンデンサ４２８が新しいピークまで充電するように順方向バイアスされたときにのみ導通する。Ｖ２_{ａｕｘ－ｏｕｔ}の出力電圧ピーク（カソードにおける）が入力電圧（アノードにおける）よりも大きくなると、ダイオー４２６は逆方向バイアスされ、コンデンサ４２８から入力部に向かって電流を導通せず、その結果、出力を同じ出力電圧ピーク（すなわち、ダイオードの順方向電圧降下を差し引いたもの）に保持または維持する。代替として、ダイオード４２６は極性が反転され、そのことにより、無分極コンデンサ４２８と共に負電圧ピーク検出器（図示せず）として機能する。

スイッチ４３２が閉じられると、ダイオード４２６、コンデンサ４２８、および抵抗器４３０はエンベロープ検出器として構成され動作可能であり、その出力Ｖ２_{ａｕｘ－ｏｕｔ}は、入力電圧（アノードにおける）が出力電圧を下回るときに、減衰時間を決定する特性ＲＣ時定数に従って減少する。逆に、入力電圧が出力電圧よりも高くなると（ダイオードの順方向電圧降下を考慮して）、ダイオード４２６は順方向バイアスされ、Ｖ２_{ａｕｘ－ｏｕｔ}は増加し、その結果、入力信号のエンベロープを出力する。

図９Ｃは、装置１００、装置２００、装置２８０、および装置３００のうちの１つに入力されるパルス電圧源４４２（パルス電圧源４２２（図９Ｂ）と同様）と、バッファ４４４と、比較器４４６と、スイッチ４４８と、コンデンサ４５０とを含む実装例４４０を示す。パルス電圧源４４２は、装置１００、装置２００、装置２８０、および装置３００のいずれか１つの入力部へのパルス源となり、その出力Ｖ３_ｏｕｔは、それぞれの装置の前述の実施形態のパルス電圧源４２２を示す。出力Ｖ３_ｏｕｔは、バッファ４４４および比較器４４６の一方の端子への入力となる。比較器４４６の他方の端子は、基準電圧Ｖ_ｒｅｆ。を使用して制御される。スイッチ４４８が閉じられると、バッファ４４４の出力は、出力Ｖ３_{ａｕｘ－ｏｕｔ}を構成するコンデンサ４５０の一方の端子に接続され、コンデンサ４５０の他方の端子は接地される。実装形態４４０は、サンプルホールド（すなわち、同義では「フォローホールド」）回路（すなわち、「サンプル」モードおよび「ホールド」モードを有する）を含む。減衰時間に影響を与える抵抗器への依存性がないので、実装形態４４０は、実装形態４２０（図９Ｂ）よりも比較的速い電圧エンベロープ追従応答を示す。サンプルモードでは、スイッチ４４８は閉じられ、バッファ４４４は、コンデンサ４５０を充電するか、コンデンサ４５０を放電するか、またはコンデンサ電圧を均一にするか、またはＶ３_ｏｕｔに比例するように一定に維持する。ホールドモードでは、スイッチ４４８は開いており、コンデンサ４５０はその電荷を保持する（すなわち、最終的に、典型的には、漏れ電流のために放電し得る）。比較器４４６は、電圧Ｖ３_ｏｕｔとＶ_ｒｅｆ．とを比較するように構成され、比較の結果（およびＶ_ｒｅｆ．の選択値）に従ってスイッチ４４８のスイッチング動作を制御するようにさらに構成され動作可能である。代替として、電圧アナライザ、電流アナライザ、電圧計、電流計、一般的な電圧／電流検知装置などの他の補助装置が装置１００、装置２００、装置２８０、および装置３００の少なくとも１つの出力端子（図示せず）と結合され得る。

本開示の技術の装置１００、装置２００、装置２８０、装置３００は、被監視装置の短絡状態または事象を迅速に検出するために使用され得る。一般に、現代のワイドバンドギャップ半導体パワートランジスタは、シリコン（Ｓｉ）対応物とは対照的に、アバランシェ動作モードに耐える能力が限られている。本開示の技術の装置１００、装置２００、装置２８０、および装置３００は、非常に短い反応時間を有する保護回路に組み込まれ得、このことにより、短絡事象の場合にパワートランジスタに基づくパワー・エレクトロニクス・システムを保存および保護することが可能になる。具体的には、入力Ｖ_ＩＮパルス信号の立ち上がり時間と対応する出力誘導パルス電圧信号Ｖ_ＯＵＴとの間の高速応答により、出力誘導パルス電圧は、短絡状態または事象（すなわち、電流の急増（急速な増加）および対応する電圧の下降（急速な下降）で特徴付けられる）を示し得る。

ここで図１０をさらに参照する。図１０は、本開示の技術の原理に従う、パルス電圧源の検出および測定の少なくとも一方のための方法（全体が５００で示されている）の概略ブロック図である。方法５００は、手順５０２で開始する。手順５０２において、パルス電圧源のパルス信号が、変圧器の巻線である誘導構成要素を有する微分器を介して微分され、そのことにより微分信号が生成される。図４Ａ、図４Ｂ、および図４Ｃを参照すると、パルス電圧源１２０（図４Ａ）のパルス信号Ｖ_Ｓ（ｔ）が、変圧器１０４（図４Ａおよび図４Ｂ）の巻線（一次巻線）１０８である誘導構成要素を有する微分器１０６を介して微分され、そのことにより微分信号（Ｖ_ｄ（ｔ））が生成される。代替的な手順（図１０には図示せず）によれば、パルス電圧源のパルス信号は、変圧器とは別個の（構成要素に関して互いに排他的である）ＲＣ回路を有する微分器を介して微分される。図７を参照すると、微分器２８２は、パルス電圧源１２０のパルス信号を微分し、そのことにより微分信号Ｖ_ｄ（ｔ）を生成する。

手順５０４において、微分信号は、変圧器を介してアップコンバートされ、そのことにより、アップコンバートされた微分信号が生成される。図４Ａ、図４Ｂ、および図４Ｃを参照すると、微分信号（Ｖ_ｄ（ｔ））は、変圧器１０４（図４Ａおよび図４Ｂ）を介してアップコンバート（「ステップアップ」）され、そのことにより、アップコンバートされた微分信号Ｖ_Ｏ（ｔ）（図４Ａ、図４Ｂ、および図４Ｃ）が生成される。具体的には、図４Ｃは、パルス電圧源１２０の時間依存入力パルス信号１４２のプロットと共にプロットされた、時間の関数としての出力電圧Ｖ_Ｏ（ｔ）の特性プロット（全体が１４４で示されている）を示す。

手順５０６において、アップコンバートされた微分信号の検出および測定の少なくとも一方が行われ、この場合、アップコンバートされた微分信号は、パルス電圧源を示す。図４Ａ、図４Ｂ、および図４Ｃを参照すると、アップコンバートされた微分信号Ｖ_Ｏ（ｔ）は、パルス電圧源を示す抵抗負荷１２２上の電圧降下を検出または測定すること、ならびにパルス電圧源を示す抵抗負荷１２２を通って流れる電流を検出または測定することによって、装置２００の出力端子１１６_１、１１６_２に結合された外部抵抗負荷１２２（Ｒ_Ｌ）（すなわち、「検知負荷」、「検知抵抗器」、「抵抗負荷」、これらはすべて同義の用語である）を介して検出および測定され得る。図９Ａ、図９Ｂ、および図９Ｃをさらに参照すると、補助出力検出測定比較回路４００（図９Ａ）は、パルス電圧源４０２を検出および測定するために使用される。代替として、補助出力ピーク／エンベロープ検出器４２０（図９Ｂ）は、パルス電圧源４２２を検出するために使用される。さらに代替として、補助出力比較器ピーク検出器４４０（図９Ｃ）が、パルス電圧源４４２を測定および検出するために使用される。

当業者であれば、本開示の技術は、上記で具体的に示され説明されているものに限定されないことを理解するであろう。むしろ、本開示の技術の範囲は、以下の請求項によってのみ定義される。

Claims

パルス電圧源の検出および測定の少なくとも一方のための装置であり、
二次巻線と電磁結合された一次巻線を有する変圧器であって、前記一次巻線は第１のインダクタンスを有する、変圧器と、
前記一次巻線と結合された少なくとも１つの抵抗素子を含み、そのことにより前記パルス電圧源と共に閉回路を形成する微分器であって、前記二次巻線上に誘導パルス電圧を電磁誘導するように構成された微分器と
を備える装置であって、
前記誘導パルス電圧は前記パルス電圧源を示す装置。
前記少なくとも１つの抵抗素子は、前記一次巻線と直列に結合された抵抗器である、請求項１に記載の装置。
前記第１のインダクタンスは、非ゼロである、請求項１に記載の装置。
前記二次巻線は、外部抵抗負荷と結合するように構成された出力端子を有する、請求項１に記載の装置。
前記誘導パルス電圧の最大値は、前記二次巻線と前記一次巻線との巻数比に比例する、請求項１に記載の装置。
前記最大値は、ボルトのオーダーである、請求項５に記載の装置。
前記外部抵抗負荷は、そこを通って流れる電流の測定を可能にする、請求項４に記載の装置。
前記パルス電圧源は、
スイッチと、
機械スイッチと、
電子スイッチと、
電磁スイッチと、
電気機械スイッチと、
物理的特性依存スイッチと
からなるリストから選択される、請求項１に記載の装置。
前記少なくとも１つの抵抗素子と前記パルス電圧源との間に直流（ＤＣ）デカップラをさらに備え、前記ＤＣデカップラは、前記パルス電圧源の少なくとも１つの時不変ＤＣ成分を遮断するように構成される、請求項１に記載の装置。
前記ＤＣデカップラは、前記少なくとも１つの抵抗素子と直列に結合されたコンデンサである、請求項９に記載の装置。
前記ＤＣデカップラは、前記装置に対して高電圧（ＨＶ）保護を行うように構成される、請求項９に記載の装置。
前記誘導パルス電圧のピーク・トゥ・ピーク電圧は、１ボルトを超える、請求項９に記載の装置。
前記二次巻線は、
比較器と、
ピーク／エンベロープ検出器と、
比較器ピーク検出器と、
電圧アナライザと、
電流アナライザと、
電圧計と、
電流計と
からなるリストから選択された少なくとも１つの補助装置と結合するように構成された出力端子を有する、請求項１に記載の装置。
パルス電圧源の検出および測定の少なくとも一方のための装置であり、
二次巻線と電磁結合された一次巻線を有する変圧器であって、前記一次巻線は第１のインダクタンスを有する、変圧器と、
前記一次巻線と共にＬＣ回路を形成する少なくとも１つの容量性素子を含む共振回路であって、前記パルス電圧源と共に閉回路を形成し、前記一次巻線が前記二次巻線上に誘導パルス電圧を電磁誘導するように構成される、共振回路と
を備える装置であって、
前記誘導パルス電圧は前記パルス電圧源を示す装置。
前記少なくとも１つの容量性素子は、前記一次巻線と直列に結合されたコンデンサである、請求項１４に記載の装置。
前記第１のインダクタンスは、非ゼロである、請求項１５に記載の装置。
前記二次巻線は、外部抵抗負荷と結合するように構成された出力端子を有する、請求項１５に記載の装置。
前記誘導パルス電圧の最大値は、前記二次巻線と前記一次巻線との巻数比に比例する、請求項１４に記載の装置。
前記最大値は、ボルトのオーダーである、請求項１８に記載の装置。
前記外部抵抗負荷は、そこを通って流れる電流の測定を可能にする、請求項１７に記載の装置。
前記パルス電圧源は、
スイッチと、
機械スイッチと、
電子スイッチと、
電磁スイッチと、
電気機械スイッチと、
物理的特性依存スイッチと
からなるリストから選択される、請求項１４に記載の装置。
前記共振回路の共振周波数は、前記パルス電圧源の周波数と一致するように選択される、請求項１４に記載の装置。
前記二次巻線は、
比較器と、
ピーク／エンベロープ検出器と、
比較器ピーク検出器と、
電圧アナライザと、
電流アナライザと、
電圧計と、
電流計と
からなるリストから選択された少なくとも１つの補助装置と結合するように構成された出力端子を有する、請求項１４に記載の装置。
パルス電圧源の検出および測定の少なくとも一方のための装置であり、
少なくとも１つの容量性素子と結合された少なくとも１つの抵抗素子を含み、そのことにより、パルス電圧源と共に閉回路を形成する微分器と、
二次巻線と電磁結合された一次巻線を有する変圧器であって、前記一次巻線は前記少なくとも１つの抵抗素子に並列接続され、前記一次巻線は前記二次巻線上に誘導パルス電圧を電磁誘導するように構成される、変圧器と
を備える装置であって、
前記誘導パルス電圧は前記パルス電圧源を示す装置。
前記少なくとも１つの抵抗素子は、抵抗器である、請求項２４に記載の装置。
前記少なくとも１つの容量性素子は、前記少なくとも１つの抵抗素子と直列に結合されたコンデンサである、請求項２４に記載の装置。
前記第１のインダクタンスは、非ゼロである、請求項２４に記載の装置。
前記誘導パルス電圧の最大値は、前記二次巻線と前記一次巻線との巻数比に比例する、請求項２４に記載の装置。
前記最大値は、ボルトのオーダーである、請求項２８に記載の装置。
パルス電圧源の検出および測定の少なくとも一方のための方法であって、
変圧器の巻線である誘導構成要素を有する微分器を介して、前記パルス電圧源のパルス信号を微分して、微分信号を生成するステップと、
前記変圧器を介して前記微分信号をアップコンバートして、アップコンバートされた微分信号を生成するステップと、
前記パルス電圧源を示す前記アップコンバートされた微分信号の検出および測定の少なくとも一方を行うステップと
を含む方法。
前記巻線は、前記変圧器の一次巻線である、請求項３０に記載の方法。
前記アップコンバートは、前記変圧器の巻数比に比例するアップコンバーション係数を有する、請求項３０に記載の方法。
前記誘導パルス電圧の最大値は、前記巻数比に比例する、請求項３２に記載の方法。
前記最大値は、ボルトのオーダーである、請求項３３に記載の方法。
前記検出および測定の少なくとも一方は、前記変圧器の二次巻線と結合された検知装置を通って流れる電流の検出および測定の少なくとも一方である、請求項３０に記載の方法。
前記微分ステップの前に、前記パルス電圧源の少なくとも１つの時変直流（ＤＣ）成分を遮断するステップをさらに含む、請求項３０に記載の方法。
前記遮断ステップは、前記装置に対する高電圧（ＨＶ）保護を可能にする、請求項３６に記載の方法。
前記誘導パルス電圧のピーク・トゥ・ピーク電圧は、１ボルトを超える、請求項３６に記載の方法。