JP2001111390A - パルスアイソレータ - Google Patents
パルスアイソレータInfo
- Publication number
- JP2001111390A JP2001111390A JP28396799A JP28396799A JP2001111390A JP 2001111390 A JP2001111390 A JP 2001111390A JP 28396799 A JP28396799 A JP 28396799A JP 28396799 A JP28396799 A JP 28396799A JP 2001111390 A JP2001111390 A JP 2001111390A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- input
- pulse signal
- output
- voltage signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 パルストランスを使用して低周波（例えば、
０．００００１Hz程度）から高周波（例えば、１００Ｍ
Hz程度）まで広範囲のパルス信号を入出力間を絶縁して
伝送することができるようにする。 【解決手段】 フリップフロップ回路７を設け、パルス
トランスＴ１の２次巻線ＣＬ２の一端に発生する電圧信
号ＶＡをセット端子Ｓへ、パルストランスＴ１の２次巻
線ＣＬ２の他端に発生する電圧信号ＶＢをリセット端子
Ｒへ与えるようにする。これにより、フリップフロップ
回路７のＱ出力は、低周波から高周波まで広範囲の入力
パルス信号Ｐｉｎに対し、入力パルス信号Ｐｉｎの立ち
上がりで「Ｈ」レベル、立ち下がりで「Ｌ」レベルとな
り、入力パルス信号Ｐｉｎと同波形の出力パルス信号Ｐ
ｏｕｔが端子Ｐ１０，Ｐ１１間に得られる。
０．００００１Hz程度）から高周波（例えば、１００Ｍ
Hz程度）まで広範囲のパルス信号を入出力間を絶縁して
伝送することができるようにする。 【解決手段】 フリップフロップ回路７を設け、パルス
トランスＴ１の２次巻線ＣＬ２の一端に発生する電圧信
号ＶＡをセット端子Ｓへ、パルストランスＴ１の２次巻
線ＣＬ２の他端に発生する電圧信号ＶＢをリセット端子
Ｒへ与えるようにする。これにより、フリップフロップ
回路７のＱ出力は、低周波から高周波まで広範囲の入力
パルス信号Ｐｉｎに対し、入力パルス信号Ｐｉｎの立ち
上がりで「Ｈ」レベル、立ち下がりで「Ｌ」レベルとな
り、入力パルス信号Ｐｉｎと同波形の出力パルス信号Ｐ
ｏｕｔが端子Ｐ１０，Ｐ１１間に得られる。
Description
【０００１】
【発明の属する技術分野】この発明は、入出力間を絶縁
してパルス信号を伝送するパルスアイソレータに関する
ものである。
してパルス信号を伝送するパルスアイソレータに関する
ものである。
【０００２】
【従来の技術】従来より、この種のパルスアイソレータ
として、フォトカプラを使用したパルスアイソレータが
用いられている。図７にその一例を示す。同図におい
て、１はフォトカプラ、２，３はインバータ、Ｒ１，Ｒ
２は抵抗であり、フォトカプラ１は発光ダイオードＤ１
とフォトトランジスタＦＴ１とから構成されている。
として、フォトカプラを使用したパルスアイソレータが
用いられている。図７にその一例を示す。同図におい
て、１はフォトカプラ、２，３はインバータ、Ｒ１，Ｒ
２は抵抗であり、フォトカプラ１は発光ダイオードＤ１
とフォトトランジスタＦＴ１とから構成されている。
【０００３】このパルスアイソレータでは、端子Ｐ１と
Ｐ２との間にパルス信号Ｐｉｎが入力されると、このパ
ルス信号Ｐｉｎに応じて発光ダイオードＤ１が発光す
る。この発光ダイオードＤ１からの光をフォトトランジ
スタＦＴ１で受光し、電気信号に変換することによっ
て、端子Ｐ３とＰ４との間に入力パルス信号Ｐｉｎと同
波形の出力パルス信号Ｐｏｕｔを得る。
Ｐ２との間にパルス信号Ｐｉｎが入力されると、このパ
ルス信号Ｐｉｎに応じて発光ダイオードＤ１が発光す
る。この発光ダイオードＤ１からの光をフォトトランジ
スタＦＴ１で受光し、電気信号に変換することによっ
て、端子Ｐ３とＰ４との間に入力パルス信号Ｐｉｎと同
波形の出力パルス信号Ｐｏｕｔを得る。
【０００４】図７には１入力／１出力のパルスアイソレ
ータを示したが、例えば１入力／３出力（マルチ出力）
とする場合には、図８に示すように構成する。すなわ
ち、端子Ｐ１，Ｐ２間にフォトカプラ１−１，１−２，
１−３の発光ダイオードＤ１，Ｄ２，Ｄ３を直列に接続
し、発光ダイオードＤ１，Ｄ２，Ｄ３からの光をフォト
トランジスタＦＴ１，ＦＴ２，ＦＴ３で受光するように
する。これにより、端子Ｐ３とＰ４との間、Ｐ５とＰ６
との間、Ｐ７とＰ８との間に入力パルス信号Ｐｉｎと同
波形の出力パルス信号Ｐｏｕｔ1 ，Ｐｏｕｔ2 ，Ｐｏｕ
ｔ3 が得られる。
ータを示したが、例えば１入力／３出力（マルチ出力）
とする場合には、図８に示すように構成する。すなわ
ち、端子Ｐ１，Ｐ２間にフォトカプラ１−１，１−２，
１−３の発光ダイオードＤ１，Ｄ２，Ｄ３を直列に接続
し、発光ダイオードＤ１，Ｄ２，Ｄ３からの光をフォト
トランジスタＦＴ１，ＦＴ２，ＦＴ３で受光するように
する。これにより、端子Ｐ３とＰ４との間、Ｐ５とＰ６
との間、Ｐ７とＰ８との間に入力パルス信号Ｐｉｎと同
波形の出力パルス信号Ｐｏｕｔ1 ，Ｐｏｕｔ2 ，Ｐｏｕ
ｔ3 が得られる。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うなフォトカプラを使用したパルスアイソレータでは、
フォトカプラの価格が高く、高コストとなる。最近で
は、フォトカプラも安価になってはいるが、高周波（例
えば、１００ＭHz程度）のパルス信号を入出力間を絶縁
して伝送し得るフォトカプラはまだまだ高価である。ま
た、フォトカプラを使用する場合、消費電力が大きくな
るという問題もある。この問題は、図８に示したような
マルチ出力のパルスアイソレータの場合に顕著となり、
出力数だけフォトカプラが必要となり、入力側もフォト
カプラの数だけ駆動電源を上げなければならず、駆動電
源を上げることにより消費電力が大きくなる。
うなフォトカプラを使用したパルスアイソレータでは、
フォトカプラの価格が高く、高コストとなる。最近で
は、フォトカプラも安価になってはいるが、高周波（例
えば、１００ＭHz程度）のパルス信号を入出力間を絶縁
して伝送し得るフォトカプラはまだまだ高価である。ま
た、フォトカプラを使用する場合、消費電力が大きくな
るという問題もある。この問題は、図８に示したような
マルチ出力のパルスアイソレータの場合に顕著となり、
出力数だけフォトカプラが必要となり、入力側もフォト
カプラの数だけ駆動電源を上げなければならず、駆動電
源を上げることにより消費電力が大きくなる。
【０００６】これに対し、図９に示すようなパルストラ
ンスを使用したパルスアイソレータとすれば、低コスト
かつ低消費電力で高周波のパルス信号を入出力間を絶縁
して伝送することができる。同図において、Ｔ１はパル
ストランス、４はバッファ、５，６はインバータであ
る。このパルスアイソレータでは、端子Ｐ９にパルス信
号Ｐｉｎが入力されると、このパルス信号Ｐｉｎがバッ
ファ４およびインバータ５を介してプッシュプルにパル
ストランスＴ１の１次巻線ＣＬ１へ与えられ、この１次
巻線ＣＬ１に入力されるパルス信号Ｐｉｎによりパルス
トランスＴ１の２次巻線ＣＬ２に電圧が誘起され、端子
Ｐ１０，Ｐ１１間にパルス信号Ｐｉｎと同波形の出力パ
ルス信号Ｐｏｕｔが得られる。
ンスを使用したパルスアイソレータとすれば、低コスト
かつ低消費電力で高周波のパルス信号を入出力間を絶縁
して伝送することができる。同図において、Ｔ１はパル
ストランス、４はバッファ、５，６はインバータであ
る。このパルスアイソレータでは、端子Ｐ９にパルス信
号Ｐｉｎが入力されると、このパルス信号Ｐｉｎがバッ
ファ４およびインバータ５を介してプッシュプルにパル
ストランスＴ１の１次巻線ＣＬ１へ与えられ、この１次
巻線ＣＬ１に入力されるパルス信号Ｐｉｎによりパルス
トランスＴ１の２次巻線ＣＬ２に電圧が誘起され、端子
Ｐ１０，Ｐ１１間にパルス信号Ｐｉｎと同波形の出力パ
ルス信号Ｐｏｕｔが得られる。
【０００７】図９には１入力／１出力のパルスアイソレ
ータを示したが、例えば１入力／３出力（マルチ出力）
とする場合には、図１０に示すように構成する。この１
入力／３出力のパルスアイソレータでは、２次巻線ＣＬ
２1 ，ＣＬ２2 ，ＣＬ２3 を備えたパルストランスＴ
１′を使用し、端子Ｐ１０とＰ１１との間、Ｐ１２とＰ
１３との間、Ｐ１４とＰ１５との間に入力パルス信号Ｐ
ｉｎと同波形の出力パルス信号Ｐｏｕｔ1 ，Ｐｏｕ
ｔ2 ，Ｐｏｕｔ3 を得る。
ータを示したが、例えば１入力／３出力（マルチ出力）
とする場合には、図１０に示すように構成する。この１
入力／３出力のパルスアイソレータでは、２次巻線ＣＬ
２1 ，ＣＬ２2 ，ＣＬ２3 を備えたパルストランスＴ
１′を使用し、端子Ｐ１０とＰ１１との間、Ｐ１２とＰ
１３との間、Ｐ１４とＰ１５との間に入力パルス信号Ｐ
ｉｎと同波形の出力パルス信号Ｐｏｕｔ1 ，Ｐｏｕ
ｔ2 ，Ｐｏｕｔ3 を得る。
【０００８】パルストランスはフォトカプラよりも安価
で消費電力も少ない。これにより、パルストランスを使
用したパルスアイソレータとすることにより、低コスト
かつ低消費電力でパルス信号を入出力間を絶縁して伝送
することができる。しかしながら、図９や図１０に示し
た構成では、高周波のパルス信号の伝送は可能である
が、パルストランスのインダクタンスを大きくしても、
低周波（例えば、０．００００１Hz程度）のパルス信号
は伝送することができない。
で消費電力も少ない。これにより、パルストランスを使
用したパルスアイソレータとすることにより、低コスト
かつ低消費電力でパルス信号を入出力間を絶縁して伝送
することができる。しかしながら、図９や図１０に示し
た構成では、高周波のパルス信号の伝送は可能である
が、パルストランスのインダクタンスを大きくしても、
低周波（例えば、０．００００１Hz程度）のパルス信号
は伝送することができない。
【０００９】図１１に高周波の入力パルス信号Ｐｉｎ
（図１１（ａ））に対する出力パルス信号Ｐｏｕｔ（図
１１（ｂ））の波形を示し、図１２に低周波の入力パル
ス信号Ｐｉｎ（図１２（ａ））に対する出力パルス信号
Ｐｏｕｔ（図１２（ｂ））の波形を示す。低周波の場
合、入力パルス信号Ｐｉｎの立ち上がりおよび立ち下が
りが微分され、出力パルス信号Ｐｏｕｔは入力パルス信
号Ｐｉｎと同波形とはならない。
（図１１（ａ））に対する出力パルス信号Ｐｏｕｔ（図
１１（ｂ））の波形を示し、図１２に低周波の入力パル
ス信号Ｐｉｎ（図１２（ａ））に対する出力パルス信号
Ｐｏｕｔ（図１２（ｂ））の波形を示す。低周波の場
合、入力パルス信号Ｐｉｎの立ち上がりおよび立ち下が
りが微分され、出力パルス信号Ｐｏｕｔは入力パルス信
号Ｐｉｎと同波形とはならない。
【００１０】本発明はこのような課題を解決するために
なされたもので、その目的とするところは、パルストラ
ンスを使用して低周波（例えば、０．００００１Hz程
度）から高周波（例えば、１００ＭHz程度）まで広範囲
のパルス信号を入出力間を絶縁して伝送することのでき
るパルスアイソレータを提供することにある。
なされたもので、その目的とするところは、パルストラ
ンスを使用して低周波（例えば、０．００００１Hz程
度）から高周波（例えば、１００ＭHz程度）まで広範囲
のパルス信号を入出力間を絶縁して伝送することのでき
るパルスアイソレータを提供することにある。
【００１１】
【課題を解決するための手段】このような目的を達成す
るために本発明は、パルストランスの２次側巻線の一端
に入力パルス信号の立ち上がりで立ち上がる第１の電圧
信号を発生させ、パルストランスの２次側巻線の他端に
入力パルス信号の立ち下がりで立ち上がる第２の電圧信
号を発生させ、２次巻線の一端に発生する第１の電圧信
号の立ち上がりによりフリップフロップ回路をセット、
２次巻線の他端に発生する第２の電圧信号の立ち上がり
によりフリップフロップ回路をリセットさせるようにし
たものである。この発明によれば、入力パルス信号の立
ち上がりで立ち上がる２次巻線の一端に発生する第１の
電圧信号によりフリップフロップ回路がセットされ、入
力パルス信号の立ち下がりで立ち上がる２次巻線の他端
に発生する第２の電圧信号によりフリップフロップ回路
がリセットされ、入力パルス信号の立ち上がりで立ち上
がり、入力パルス信号の立ち下がりで立ち下がる出力パ
ルス信号をフリップフロップ回路より得ることができ
る。
るために本発明は、パルストランスの２次側巻線の一端
に入力パルス信号の立ち上がりで立ち上がる第１の電圧
信号を発生させ、パルストランスの２次側巻線の他端に
入力パルス信号の立ち下がりで立ち上がる第２の電圧信
号を発生させ、２次巻線の一端に発生する第１の電圧信
号の立ち上がりによりフリップフロップ回路をセット、
２次巻線の他端に発生する第２の電圧信号の立ち上がり
によりフリップフロップ回路をリセットさせるようにし
たものである。この発明によれば、入力パルス信号の立
ち上がりで立ち上がる２次巻線の一端に発生する第１の
電圧信号によりフリップフロップ回路がセットされ、入
力パルス信号の立ち下がりで立ち上がる２次巻線の他端
に発生する第２の電圧信号によりフリップフロップ回路
がリセットされ、入力パルス信号の立ち上がりで立ち上
がり、入力パルス信号の立ち下がりで立ち下がる出力パ
ルス信号をフリップフロップ回路より得ることができ
る。
【００１２】また、本発明は、パルストランスの第１〜
第Ｎ（Ｎ≧２）の２次側巻線の一端に入力パルス信号の
立ち上がりで立ち上がる第１の電圧信号を発生させ、パ
ルストランスの第１〜第Ｎの２次側巻線の他端に入力パ
ルス信号の立ち下がりで立ち上がる第２の電圧信号を発
生させ、第１〜第Ｎの２次側巻線の一端に発生する第１
の電圧信号の立ち上がりにより第１〜第Ｎのフリップフ
ロップ回路をセット、第１〜第Ｎの２次側巻線の他端に
発生する第２の電圧信号の立ち上がりにより第１〜第Ｎ
のフリップフロップ回路をリセットさせるようにしたも
のである。この発明によれば、入力パルス信号の立ち上
がりで立ち上がる第１〜第Ｎの２次巻線の一端に発生す
る第１の電圧信号により第１〜第Ｎのフリップフロップ
回路がセットされ、入力パルス信号の立ち下がりで立ち
上がる第１〜第Ｎの２次巻線の他端に発生する第２の電
圧信号により第１〜第Ｎのフリップフロップ回路がリセ
ットされ、入力パルス信号の立ち上がりで立ち上がり、
入力パルス信号の立ち下がりで立ち下がる第１〜第Ｎの
出力パルス信号を第１〜第Ｎのフリップフロップ回路よ
り得ることができる。
第Ｎ（Ｎ≧２）の２次側巻線の一端に入力パルス信号の
立ち上がりで立ち上がる第１の電圧信号を発生させ、パ
ルストランスの第１〜第Ｎの２次側巻線の他端に入力パ
ルス信号の立ち下がりで立ち上がる第２の電圧信号を発
生させ、第１〜第Ｎの２次側巻線の一端に発生する第１
の電圧信号の立ち上がりにより第１〜第Ｎのフリップフ
ロップ回路をセット、第１〜第Ｎの２次側巻線の他端に
発生する第２の電圧信号の立ち上がりにより第１〜第Ｎ
のフリップフロップ回路をリセットさせるようにしたも
のである。この発明によれば、入力パルス信号の立ち上
がりで立ち上がる第１〜第Ｎの２次巻線の一端に発生す
る第１の電圧信号により第１〜第Ｎのフリップフロップ
回路がセットされ、入力パルス信号の立ち下がりで立ち
上がる第１〜第Ｎの２次巻線の他端に発生する第２の電
圧信号により第１〜第Ｎのフリップフロップ回路がリセ
ットされ、入力パルス信号の立ち上がりで立ち上がり、
入力パルス信号の立ち下がりで立ち下がる第１〜第Ｎの
出力パルス信号を第１〜第Ｎのフリップフロップ回路よ
り得ることができる。
【００１３】
【発明の実施の形態】以下、本発明を実施の形態に基づ
き詳細に説明する。図１はこの発明の一実施の形態を示
すパルストランスを使用したパルスアイソレータの要部
を示す回路図である。
き詳細に説明する。図１はこの発明の一実施の形態を示
すパルストランスを使用したパルスアイソレータの要部
を示す回路図である。
【００１４】この実施の形態では、フリップフロップ回
路７を設け、パルストランスＴ１の２次巻線ＣＬ２の一
端に発生する電圧信号ＶＡをフリップフロップ回路７の
セット端子Ｓへ、パルストランスＴ１の２次巻線ＣＬ２
の他端に発生する電圧信号ＶＢをフリップフロップ回路
７のリセット端子Ｒへ与えるようにしている。
路７を設け、パルストランスＴ１の２次巻線ＣＬ２の一
端に発生する電圧信号ＶＡをフリップフロップ回路７の
セット端子Ｓへ、パルストランスＴ１の２次巻線ＣＬ２
の他端に発生する電圧信号ＶＢをフリップフロップ回路
７のリセット端子Ｒへ与えるようにしている。
【００１５】なお、パルストランスＴ１の１次側には電
流を制限するための抵抗Ｒ３を設け、パルストランスＴ
１の２次側にはリンギングを抑えるための抵抗Ｒ４を設
けている。また、パルストランスＴ１の２次巻線ＣＬ２
の中点を端子Ｐ１１に接続し、端子Ｐ１０とＰ１１との
間から出力パルス信号Ｐｏｕｔを得るようにしている。
フリップフロップ回路７は、周知のＲ−Ｓフリップフロ
ップ回路であり、ノア回路ＮＯＲ１およびＮＯＲ２によ
り構成されており、そのＱ出力端子が端子Ｐ１０に接続
されている。
流を制限するための抵抗Ｒ３を設け、パルストランスＴ
１の２次側にはリンギングを抑えるための抵抗Ｒ４を設
けている。また、パルストランスＴ１の２次巻線ＣＬ２
の中点を端子Ｐ１１に接続し、端子Ｐ１０とＰ１１との
間から出力パルス信号Ｐｏｕｔを得るようにしている。
フリップフロップ回路７は、周知のＲ−Ｓフリップフロ
ップ回路であり、ノア回路ＮＯＲ１およびＮＯＲ２によ
り構成されており、そのＱ出力端子が端子Ｐ１０に接続
されている。
【００１６】このパルスアイソレータでは、端子Ｐ９に
パルス信号Ｐｉｎが入力されると、このパルス信号Ｐｉ
ｎがバッファ４およびインバータ５を介してプッシュプ
ルにパルストランスＴ１の１次巻線ＣＬ１へ与えられ、
この１次巻線ＣＬ１に入力されるパルス信号Ｐｉｎによ
りパルストランスＴ１の２次巻線ＣＬ２の一端および他
端に電圧が誘起される。
パルス信号Ｐｉｎが入力されると、このパルス信号Ｐｉ
ｎがバッファ４およびインバータ５を介してプッシュプ
ルにパルストランスＴ１の１次巻線ＣＬ１へ与えられ、
この１次巻線ＣＬ１に入力されるパルス信号Ｐｉｎによ
りパルストランスＴ１の２次巻線ＣＬ２の一端および他
端に電圧が誘起される。
【００１７】〔低周波の場合〕パルス信号Ｐｉｎが低周
波（例えば、０．００００１Hz程度）である場合、パル
ストランスＴ１の２次巻線ＣＬ２の一端にはパルス信号
Ｐｉｎ（図２（ａ））の立ち上がりで立ち上がる電圧信
号（微分信号）ＶＡが発生し（図２（ｂ））、パルスト
ランスＴ１の２次巻線ＣＬ２の他端にはパルス信号Ｐｉ
ｎの立ち下がりで立ち上がる電圧信号（微分信号）ＶＢ
が発生する（図２（ｃ））。
波（例えば、０．００００１Hz程度）である場合、パル
ストランスＴ１の２次巻線ＣＬ２の一端にはパルス信号
Ｐｉｎ（図２（ａ））の立ち上がりで立ち上がる電圧信
号（微分信号）ＶＡが発生し（図２（ｂ））、パルスト
ランスＴ１の２次巻線ＣＬ２の他端にはパルス信号Ｐｉ
ｎの立ち下がりで立ち上がる電圧信号（微分信号）ＶＢ
が発生する（図２（ｃ））。
【００１８】パルストランスＴ１の２次巻線ＣＬ２の一
端に発生する電圧信号ＶＡは、フリップフロップ回路７
のセット端子Ｓへ与えられ、その立ち上がりでフリップ
フロップ回路７をセット状態とする。パルストランスＴ
１の２次巻線ＣＬ２の他端に発生する電圧信号ＶＢはフ
リップフロップ回路７のリセット端子Ｒへ与えられ、そ
の立ち上がりでフリップフロップ回路７をリセット状態
とする。
端に発生する電圧信号ＶＡは、フリップフロップ回路７
のセット端子Ｓへ与えられ、その立ち上がりでフリップ
フロップ回路７をセット状態とする。パルストランスＴ
１の２次巻線ＣＬ２の他端に発生する電圧信号ＶＢはフ
リップフロップ回路７のリセット端子Ｒへ与えられ、そ
の立ち上がりでフリップフロップ回路７をリセット状態
とする。
【００１９】これにより、フリップフロップ回路７のＱ
出力は、入力パルス信号Ｐｉｎの立ち上がりで「Ｈ」レ
ベル、入力パルス信号Ｐｉｎの立ち下がりで「Ｌ」レベ
ルとなり、入力パルス信号Ｐｉｎと同波形の出力パルス
信号Ｐｏｕｔ（図２（ｄ））が端子Ｐ１０，Ｐ１１間に
得られる。上述においては、入力パルス信号Ｐｉｎが
０．００００１Hz程度の低周波の場合の動作について説
明したが、比較的低周波である５０ｋHz程度まで同様の
動作が行われる。
出力は、入力パルス信号Ｐｉｎの立ち上がりで「Ｈ」レ
ベル、入力パルス信号Ｐｉｎの立ち下がりで「Ｌ」レベ
ルとなり、入力パルス信号Ｐｉｎと同波形の出力パルス
信号Ｐｏｕｔ（図２（ｄ））が端子Ｐ１０，Ｐ１１間に
得られる。上述においては、入力パルス信号Ｐｉｎが
０．００００１Hz程度の低周波の場合の動作について説
明したが、比較的低周波である５０ｋHz程度まで同様の
動作が行われる。
【００２０】〔高周波の場合〕パルス信号Ｐｉｎが高周
波（例えば、１００ＭHz程度）である場合、パルストラ
ンスＴ１の２次巻線ＣＬ２の一端にはパルス信号Ｐｉｎ
（図３（ａ））の立ち上がりで立ち上がる電圧信号ＶＡ
が発生し（図３（ｂ））、パルストランスＴ１の２次巻
線ＣＬ２の他端にはパルス信号Ｐｉｎの立ち下がりで立
ち上がる電圧信号ＶＢが発生する（図３（ｃ））。この
場合、電圧信号ＶＡはパルス信号Ｐｉｎが立ち下がるま
で「Ｈ」レベル状態を維持し、電圧信号ＶＢはパルス信
号Ｐｉｎが立ち上がるまで「Ｈ」レベル状態を維持す
る。
波（例えば、１００ＭHz程度）である場合、パルストラ
ンスＴ１の２次巻線ＣＬ２の一端にはパルス信号Ｐｉｎ
（図３（ａ））の立ち上がりで立ち上がる電圧信号ＶＡ
が発生し（図３（ｂ））、パルストランスＴ１の２次巻
線ＣＬ２の他端にはパルス信号Ｐｉｎの立ち下がりで立
ち上がる電圧信号ＶＢが発生する（図３（ｃ））。この
場合、電圧信号ＶＡはパルス信号Ｐｉｎが立ち下がるま
で「Ｈ」レベル状態を維持し、電圧信号ＶＢはパルス信
号Ｐｉｎが立ち上がるまで「Ｈ」レベル状態を維持す
る。
【００２１】パルストランスＴ１の２次巻線ＣＬ２の一
端に発生する電圧信号ＶＡは、フリップフロップ回路７
のセット端子Ｓへ与えられ、その立ち上がりでフリップ
フロップ回路７をセット状態とする。パルストランスＴ
１の２次巻線ＣＬ２の他端に発生する電圧信号ＶＢはフ
リップフロップ回路７のリセット端子Ｒへ与えられ、そ
の立ち上がりでフリップフロップ回路７をリセット状態
とする。
端に発生する電圧信号ＶＡは、フリップフロップ回路７
のセット端子Ｓへ与えられ、その立ち上がりでフリップ
フロップ回路７をセット状態とする。パルストランスＴ
１の２次巻線ＣＬ２の他端に発生する電圧信号ＶＢはフ
リップフロップ回路７のリセット端子Ｒへ与えられ、そ
の立ち上がりでフリップフロップ回路７をリセット状態
とする。
【００２２】これにより、フリップフロップ回路７のＱ
出力は、入力パルス信号Ｐｉｎの立ち上がりで「Ｈ」レ
ベル、入力パルス信号Ｐｉｎの立ち下がりで「Ｌ」レベ
ルとなり、入力パルス信号Ｐｉｎと同波形の出力パルス
信号Ｐｏｕｔ（図３（ｄ））が端子Ｐ１０，Ｐ１１間に
得られる。上述においては、入力パルス信号Ｐｉｎが１
００ＭHz程度の高周波の場合の動作について説明した
が、比較的高周波である５０ｋHz程度まで同様の動作が
行われる。
出力は、入力パルス信号Ｐｉｎの立ち上がりで「Ｈ」レ
ベル、入力パルス信号Ｐｉｎの立ち下がりで「Ｌ」レベ
ルとなり、入力パルス信号Ｐｉｎと同波形の出力パルス
信号Ｐｏｕｔ（図３（ｄ））が端子Ｐ１０，Ｐ１１間に
得られる。上述においては、入力パルス信号Ｐｉｎが１
００ＭHz程度の高周波の場合の動作について説明した
が、比較的高周波である５０ｋHz程度まで同様の動作が
行われる。
【００２３】図４および図５にこのパルストランスを使
用したパルスアイソレータの変形例を示す。図４では、
パルストランスＴ１の１次側に抵抗Ｒ３ではなく、コン
デンサＣ１を設けている。コンデンサＣ１でカップリン
グすることにより消費電力を減らすことができる。図５
では、バッファ４のみを介して、パルストランスＴ１の
１次巻線ＣＬ１へパルス信号Ｐｉｎを与えるようにして
いる。これにより、インバータ５を省略し、部品点数を
少なくすることができる。
用したパルスアイソレータの変形例を示す。図４では、
パルストランスＴ１の１次側に抵抗Ｒ３ではなく、コン
デンサＣ１を設けている。コンデンサＣ１でカップリン
グすることにより消費電力を減らすことができる。図５
では、バッファ４のみを介して、パルストランスＴ１の
１次巻線ＣＬ１へパルス信号Ｐｉｎを与えるようにして
いる。これにより、インバータ５を省略し、部品点数を
少なくすることができる。
【００２４】図１には１入力／１出力のパルスアイソレ
ータを示したが、例えば１入力／３出力（マルチ出力）
とする場合には、図６に示すように構成する。この１入
力／３出力のパルスアイソレータでは、２次巻線ＣＬ２
1 ，ＣＬ２2 ，ＣＬ２3 を備えたパルストランスＴ１′
を使用し、フリップフロップ回路７−１，７−２，７−
３を設け、端子Ｐ１０とＰ１１との間、Ｐ１２とＰ１３
との間、Ｐ１４とＰ１５との間に、図１と同様にして、
入力パルス信号Ｐｉｎと同波形の出力パルス信号Ｐｏｕ
ｔ1 ，Ｐｏｕｔ2 ，Ｐｏｕｔ3 を得る。
ータを示したが、例えば１入力／３出力（マルチ出力）
とする場合には、図６に示すように構成する。この１入
力／３出力のパルスアイソレータでは、２次巻線ＣＬ２
1 ，ＣＬ２2 ，ＣＬ２3 を備えたパルストランスＴ１′
を使用し、フリップフロップ回路７−１，７−２，７−
３を設け、端子Ｐ１０とＰ１１との間、Ｐ１２とＰ１３
との間、Ｐ１４とＰ１５との間に、図１と同様にして、
入力パルス信号Ｐｉｎと同波形の出力パルス信号Ｐｏｕ
ｔ1 ，Ｐｏｕｔ2 ，Ｐｏｕｔ3 を得る。
【００２５】なお、この１入力／３出力のパルスアイソ
レータにおいても、図４と同様に抵抗Ｒ３の代わりにコ
ンデンサＣ１を設けるようにしてもよく、図５と同様に
バッファ４のみを介してパルストランスＴ１′の１次巻
線ＣＬ１へパルス信号Ｐｉｎを与えるようにしてもよ
い。
レータにおいても、図４と同様に抵抗Ｒ３の代わりにコ
ンデンサＣ１を設けるようにしてもよく、図５と同様に
バッファ４のみを介してパルストランスＴ１′の１次巻
線ＣＬ１へパルス信号Ｐｉｎを与えるようにしてもよ
い。
【００２６】
【発明の効果】以上説明したことから明らかなように本
発明によれば、入力パルス信号の立ち上がりで立ち上が
る２次巻線の一端に発生する第１の電圧信号によりフリ
ップフロップ回路がセットされ、入力パルス信号の立ち
下がりで立ち上がる２次巻線の他端に発生する第２の電
圧信号によりフリップフロップ回路がリセットされ、入
力パルス信号の立ち上がりで立ち上がり、入力パルス信
号の立ち下がりで立ち下がる出力パルス信号をフリップ
フロップ回路より得ることができ、パルストランスを使
用して低周波（例えば、０．００００１Hz程度）から高
周波（例えば、１００ＭHz程度）まで広範囲のパルス信
号を、入出力間を絶縁して伝送することができるように
なる。
発明によれば、入力パルス信号の立ち上がりで立ち上が
る２次巻線の一端に発生する第１の電圧信号によりフリ
ップフロップ回路がセットされ、入力パルス信号の立ち
下がりで立ち上がる２次巻線の他端に発生する第２の電
圧信号によりフリップフロップ回路がリセットされ、入
力パルス信号の立ち上がりで立ち上がり、入力パルス信
号の立ち下がりで立ち下がる出力パルス信号をフリップ
フロップ回路より得ることができ、パルストランスを使
用して低周波（例えば、０．００００１Hz程度）から高
周波（例えば、１００ＭHz程度）まで広範囲のパルス信
号を、入出力間を絶縁して伝送することができるように
なる。
【００２７】また、本発明によれば、入力パルス信号の
立ち上がりで立ち上がる第１〜第Ｎの２次巻線の一端に
発生する第１の電圧信号により第１〜第Ｎのフリップフ
ロップ回路がセットされ、入力パルス信号の立ち下がり
で立ち上がる第１〜第Ｎの２次巻線の他端に発生する第
２の電圧信号により第１〜第Ｎのフリップフロップ回路
がリセットされ、入力パルス信号の立ち上がりで立ち上
がり、入力パルス信号の立ち下がりで立ち下がる第１〜
第Ｎの出力パルス信号を第１〜第Ｎのフリップフロップ
回路より得ることができ、パルストランスを使用して低
周波（例えば、０．００００１Hz程度）から高周波（例
えば、１００ＭHz程度）まで広範囲のパルス信号を、入
出力間を絶縁して多方向に分岐して伝送することができ
るようになる。
立ち上がりで立ち上がる第１〜第Ｎの２次巻線の一端に
発生する第１の電圧信号により第１〜第Ｎのフリップフ
ロップ回路がセットされ、入力パルス信号の立ち下がり
で立ち上がる第１〜第Ｎの２次巻線の他端に発生する第
２の電圧信号により第１〜第Ｎのフリップフロップ回路
がリセットされ、入力パルス信号の立ち上がりで立ち上
がり、入力パルス信号の立ち下がりで立ち下がる第１〜
第Ｎの出力パルス信号を第１〜第Ｎのフリップフロップ
回路より得ることができ、パルストランスを使用して低
周波（例えば、０．００００１Hz程度）から高周波（例
えば、１００ＭHz程度）まで広範囲のパルス信号を、入
出力間を絶縁して多方向に分岐して伝送することができ
るようになる。
【図１】 本発明の一実施の形態を示すパルストランス
を使用したパルスアイソレータの要部を示す回路図であ
る。
を使用したパルスアイソレータの要部を示す回路図であ
る。
【図２】 このパルストランスを使用したパルスアイソ
レータにおける入力パルス信号が低周波の場合の動作を
説明するためのタイムチャートである。
レータにおける入力パルス信号が低周波の場合の動作を
説明するためのタイムチャートである。
【図３】 このパルストランスを使用したパルスアイソ
レータにおける入力パルス信号が高周波の場合の動作を
説明するためのタイムチャートである。
レータにおける入力パルス信号が高周波の場合の動作を
説明するためのタイムチャートである。
【図４】 このパルストランスを使用したパルスアイソ
レータの第１の変形例を示す回路図である。
レータの第１の変形例を示す回路図である。
【図５】 このパルストランスを使用したパルスアイソ
レータの第２の変形例を示す回路図である。
レータの第２の変形例を示す回路図である。
【図６】 パルストランスを使用した１入力／３出力の
パルスアイソレータの要部を示す回路図である。
パルスアイソレータの要部を示す回路図である。
【図７】 フォトカプラを使用した従来のパルスアイソ
レータの要部を示す回路図である。
レータの要部を示す回路図である。
【図８】 フォトカプラを使用した従来の１入力／３出
力のパルスアイソレータの要部を示す回路図である。
力のパルスアイソレータの要部を示す回路図である。
【図９】 パルストランスを使用した従来のパルスアイ
ソレータの要部を示す回路図である。
ソレータの要部を示す回路図である。
【図１０】 パルストランスを使用した従来の１入力／
３出力のパルスアイソレータの要部を示す回路図であ
る。
３出力のパルスアイソレータの要部を示す回路図であ
る。
【図１１】 パルストランスを使用した従来のパルスア
イソレータにおける高周波の場合の入力パルス信号に対
する出力パルス信号の波形を示す図である。
イソレータにおける高周波の場合の入力パルス信号に対
する出力パルス信号の波形を示す図である。
【図１２】 パルストランスを使用した従来のパルスア
イソレータにおける低周波の入力パルス信号に対する出
力パルス信号の波形を示す図である。
イソレータにおける低周波の入力パルス信号に対する出
力パルス信号の波形を示す図である。
４…バッファ、５…インバータ、７，７−１〜７−３…
フリップフロップ回路、Ｔ１，Ｔ１′…パルストラン
ス、ＣＬ１…１次巻線、ＣＬ２，ＣＬ２1 〜ＣＬ２3 …
２次巻線、Ｒ３，Ｒ４，Ｒ４1 〜Ｒ４3 …抵抗、Ｃ１…
コンデンサ。
フリップフロップ回路、Ｔ１，Ｔ１′…パルストラン
ス、ＣＬ１…１次巻線、ＣＬ２，ＣＬ２1 〜ＣＬ２3 …
２次巻線、Ｒ３，Ｒ４，Ｒ４1 〜Ｒ４3 …抵抗、Ｃ１…
コンデンサ。
Claims (2)
- 【請求項１】 １次側巻線に入力されるパルス信号に応
じ、このパルス信号の立ち上がりで立ち上がる第１の電
圧信号を２次側巻線の一端に発生し、前記パルス信号の
立ち下がりで立ち上がる第２の電圧信号を前記２次側巻
線の他端に発生するパルストランスと、 このパルストランスの２次側巻線の一端に発生する第１
の電圧信号の立ち上がりによりセットされ、前記パルス
トランスの２次側巻線の他端に発生する第２の電圧信号
の立ち上がりによりリセットされるフリップフロップ回
路とを備えたことを特徴とするパルスアイソレータ。 - 【請求項２】 １次側巻線に入力されるパルス信号に応
じ、このパルス信号の立ち上がりで立ち上がる第１の電
圧信号を第１〜第Ｎ（Ｎ≧２）の２次側巻線の一端に発
生し、前記パルス信号の立ち下がりで立ち上がる第２の
電圧信号を前記第１〜第Ｎの２次側巻線の他端に発生す
るパルストランスと、 このパルストランスの第１〜第Ｎの２次側巻線の一端に
発生する第１の電圧信号の立ち上がりによりセットさ
れ、前記パルストランスの第１〜第Ｎの２次側巻線の他
端に発生する第２の電圧信号の立ち上がりによりリセッ
トされる第１〜第Ｎのフリップフロップ回路とを備えた
ことを特徴とするパルスアイソレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28396799A JP2001111390A (ja) | 1999-10-05 | 1999-10-05 | パルスアイソレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28396799A JP2001111390A (ja) | 1999-10-05 | 1999-10-05 | パルスアイソレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001111390A true JP2001111390A (ja) | 2001-04-20 |
Family
ID=17672560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28396799A Pending JP2001111390A (ja) | 1999-10-05 | 1999-10-05 | パルスアイソレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001111390A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6019379B1 (ja) * | 2016-03-11 | 2016-11-02 | 株式会社エム・システム技研 | 圧電トランスを用いたパルスアイソレータ |
| US10027313B2 (en) | 2014-08-25 | 2018-07-17 | Renesas Electronics Corporation | Receiver, communication device, and communication method |
| CN113227801A (zh) * | 2018-11-07 | 2021-08-06 | 威电科技有限公司 | 导数电压和电流感测装置 |
| WO2022075246A1 (ja) * | 2020-10-07 | 2022-04-14 | ローム株式会社 | 伝送回路 |
-
1999
- 1999-10-05 JP JP28396799A patent/JP2001111390A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10027313B2 (en) | 2014-08-25 | 2018-07-17 | Renesas Electronics Corporation | Receiver, communication device, and communication method |
| US10367485B2 (en) | 2014-08-25 | 2019-07-30 | Renesas Electronics Corporation | Receiver, communication device, and communication method |
| JP6019379B1 (ja) * | 2016-03-11 | 2016-11-02 | 株式会社エム・システム技研 | 圧電トランスを用いたパルスアイソレータ |
| JP2017163518A (ja) * | 2016-03-11 | 2017-09-14 | 株式会社エム・システム技研 | 圧電トランスを用いたパルスアイソレータ |
| CN113227801A (zh) * | 2018-11-07 | 2021-08-06 | 威电科技有限公司 | 导数电压和电流感测装置 |
| JP2022506794A (ja) * | 2018-11-07 | 2022-01-17 | ヴィスアイシー テクノロジーズ リミテッド | 微分電圧電流検知装置 |
| EP3891517A4 (en) * | 2018-11-07 | 2022-11-16 | Visic Technologies Ltd. | VOLTAGE AND CURRENT SENSING DEVICES |
| WO2022075246A1 (ja) * | 2020-10-07 | 2022-04-14 | ローム株式会社 | 伝送回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5469098A (en) | Isolated gate drive | |
| US6587358B1 (en) | Switching power supply circuit | |
| US10680526B2 (en) | Power transfer and feedback across a common isolator | |
| JPH0440837B2 (ja) | ||
| US20180131242A1 (en) | Inductive power transmitter, receiver and method of operation | |
| US5317497A (en) | Internally excited, controlled transformer saturation, inverter circuitry | |
| JPH027384A (ja) | 調理器 | |
| JP2001111390A (ja) | パルスアイソレータ | |
| US4812960A (en) | Power feeding apparatus | |
| JP2003299344A (ja) | ゲートドライブ回路 | |
| US4381477A (en) | Circuit for a picture display device for converting an input d.c. voltage into an output d.c. voltage | |
| US5159540A (en) | High-efficiency saturable core voltage converter | |
| JPH11154983A (ja) | 送信回路 | |
| JPH0150318B2 (ja) | ||
| JPS6241593Y2 (ja) | ||
| JP2740174B2 (ja) | インバータ装置 | |
| KR940001197Y1 (ko) | 무정전 전원장치의 인버터 제어회로 | |
| JP2003143853A (ja) | クロック発振回路およびそれを備えたスイッチングレギュレータ | |
| JPH11215704A (ja) | 電源回路及びトランス | |
| JPS612411A (ja) | フオトアイソレ−シヨン回路 | |
| JPS605774A (ja) | 電源回路 | |
| JPH0821842B2 (ja) | 入力絶縁回路 | |
| JPH07108093B2 (ja) | インバ−タ装置 | |
| JPS6259552B2 (ja) | ||
| JPH07123720A (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040224 |