JP2022505844A - ライナーレス連続アモルファス金属膜 - Google Patents

ライナーレス連続アモルファス金属膜 Download PDF

Info

Publication number
JP2022505844A
JP2022505844A JP2021522522A JP2021522522A JP2022505844A JP 2022505844 A JP2022505844 A JP 2022505844A JP 2021522522 A JP2021522522 A JP 2021522522A JP 2021522522 A JP2021522522 A JP 2021522522A JP 2022505844 A JP2022505844 A JP 2022505844A
Authority
JP
Japan
Prior art keywords
metal
amorphous silicon
thin film
layer
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021522522A
Other languages
English (en)
Other versions
JP7471286B2 (ja
JPWO2020091961A5 (ja
Inventor
サスミット シンハー ロイ，
ヨン ウー，
シュリーニヴァース ガンディコッタ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022505844A publication Critical patent/JP2022505844A/ja
Publication of JPWO2020091961A5 publication Critical patent/JPWO2020091961A5/ja
Application granted granted Critical
Publication of JP7471286B2 publication Critical patent/JP7471286B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Figure 2022505844000001
本明細書に記載の実施形態は、一般的に、薄膜の堆積方法に関し、より具体的には、金属薄膜の堆積に関する。本明細書の方法は、アモルファスシリコン層を誘電体層の上に形成し、アモルファスシリコン層を金属薄膜に変換するように作用するＮＦＣ処理を実施することを含む核形成のない変換（ＮＦＣ）手法を提供する。いくつかの実施形態では、ＮＦＣ処理は、結果として得られる金属薄膜が連続するまで、複数回実施される。金属薄膜の上にバルク金属が形成される。
【選択図】図２

Description

［０００１］ 本明細書に記載の実施形態は、概して、薄膜の堆積方法に関し、より具体的には、金属薄膜の堆積に関する。
関連技術の説明
［０００２］ 回路の集積化が高まると、層の厚さに関する均一性とプロセス制御を高める必要性が増す。その結果、層の特性に対する制御を維持しつつ、コスト効率のよい方法で基板上に層を堆積するための様々な技術が開発されてきた。化学気相堆積（ＣＶＤ）は、基板上での層の堆積に用いられる最も一般的な堆積処理の一つである。ＣＶＤは、均一な厚さの所望の層を生成するために、基板温度および処理チャンバに導入される前駆体の正確な制御を必要とするフラックス依存の堆積技術である。これらの要件は、基板サイズが増大するにつれて、より重要になり、十分な均一性を維持するためには、チャンバ設計およびガス流技術をより複雑なものにする必要性が生じる。
［０００３］ 優れたステップカバレッジを示すＣＶＤの変形は、原子層堆積（ＡＬＤ）である。ＡＬＤは、原子層エピタキシに基づき、化学吸着技術を用いて、連続サイクルで基板表面上に前駆体分子を送達する。このサイクルは、基板表面の上部を、第１の前駆体、パージガス、第２の前駆体、およびパージガスに曝露する。第１および第２の前駆体は反応して、基板表面上に膜として生成化合物を形成する。このサイクルを繰り返して、層を所望の厚さに形成する。半導体回路の集積度の増大により、優れたステップカバレッジのためにタングステンが使用されてきた。その結果、ＣＶＤ技術を用いたタングステンの堆積は、処理の高いスループットにより、半導体処理において幅広い応用を享受している。しかしながら、従来のＣＶＤ法およびＡＬＤ法によるタングステンの堆積には欠点がある。
［０００４］ 例えば、ＡＬＤ処理は、高いアスペクト比を有するビアにタングステン膜を堆積させるが、従来のＣＶＤ処理は、通常、同様のビアを「ピンチオフ」させ、基板上に形成された誘電体層に形成された特徴を完全には充填しない。加えて、ＡＬＤタングステン膜は、シリコンまたは酸化シリコン基板表面に十分に付着しない。したがって、接着性を改善するため、窒化チタンバリア／接着層が使用される。しかしながら、窒化チタンバリア／接着層は、形成された特徴内の空間を占め、窒化チタンは十分に伝導せず、その結果、形成された金属接点の性能に影響を及ぼす非常に高い抵抗をもたらす。窒化チタン層の堆積はまた、時間がかかり、処理全体をさらに複雑なものにしうる。
［０００５］ したがって、バリア／接着層なしでタングステン層を堆積させ、低抵抗を有するバルク金属含有接点をもたらす改良された技術が必要とされている。
［０００６］ 本明細書に記載の１つまたは複数の実施形態は、薄膜を形成するための方法に関する。
［０００７］ 一実施形態では、基板の表面上に形成された特徴を充填する方法は、基板の表面上に形成された特徴の上に連続金属層を形成することを含み、連続金属層を形成する処理は、（ａ）特徴の露出表面上にアモルファスシリコン層を形成することと、（ｂ）形成されたアモルファスシリコン層を金属薄膜に変換することであって、アモルファスシリコン層を変換する処理は、アモルファスシリコン層中の実質的にすべてのシリコン原子が金属含有前駆体中に見出される１つまたは複数の金属原子によって置換されるまで、アモルファスシリコン層を金属含有前駆体に曝露することを含む、アモルファスシリコン層を金属薄膜に変換することと、（ｃ）（ａ）および（ｂ）を少なくとも２回、かつ金属原子を含む連続薄膜が特徴の表面上に形成されるまで、反復することとを含み、形成された連続薄膜上にバルク金属層を形成することによって、基板表面上に形成された特徴を充填することを含む。
［０００８］ 別の実施形態では、基板の表面上に薄膜を形成するための方法は、基板の表面上に形成された特徴の上に連続金属層を形成することを含み、連続金属層を形成する処理は、（ａ）特徴の露出表面上にアモルファスシリコン層を形成することと、（ｂ）形成されたアモルファスシリコン層を金属薄膜に変換することであって、アモルファスシリコン層を変換する処理は、アモルファスシリコン層中の実質的にすべてのシリコン原子が金属含有前駆体中に見出される１つまたは複数の金属原子によって置換されるまで、アモルファスシリコン層を金属含有前駆体に曝露することを含む、アモルファスシリコン層を金属薄膜に変換することと、（ｃ）（ａ）および（ｂ）を少なくとも２回、かつ金属原子を含有する連続薄膜が特徴の表面上に形成され、薄膜が約１０オングストロームから約１００オングストロームの間になるまで、反復することとを含み、形成された連続薄膜上にバルク金属層を形成することによって、基板表面上に形成された特徴を充填することを含む。
［０００９］ さらに別の実施形態では、薄膜を形成するための方法は、基板の表面上に形成された特徴の上に連続金属層を形成することであって、連続金属層を形成する処理は、（ａ）特徴の露出表面上に、約１０オングストロームから約４０オングストロームとの間のアモルファスシリコン層を形成することと、（ｂ）形成されたアモルファスシリコン層を金属薄膜に変換することであって、アモルファスシリコン層を変換する処理は、アモルファスシリコン層中の実質的にすべてのシリコン原子が、金属含有前駆体中に見出される１つまたは複数の金属原子によって置換されるまで、アモルファスシリコン層を金属含有前駆体に曝露することを含む、アモルファスシリコン層を金属薄膜に変換することと、（ｃ）（ａ）および（ｂ）を少なくとも２回、かつ金属原子を含む連続薄膜が特徴の表面上に形成され、薄膜が約１０オングストロームから約１００オングストロームの間の厚さを有するまで、反復することとを含み、形成された連続薄膜上にバルク金属層を形成することによって、基板表面上に形成された特徴を充填することを含む。
［００１０］ 本開示の上述の特徴を詳細に理解しうるように、上記で簡単に要約された本開示のより具体的な説明が、実施形態を参照することによって得られ、一部の実施形態は、付随する図面に例示されている。しかしながら、添付の図面は本開示の典型的な実施形態のみを示すものであり、したがって、本開示の範囲を限定するものと見做されず、本開示が他の等しく有効な実施形態も許容しうることに留意されたい。
従来技術における膜積層体の概略図である。 本明細書に記載の少なくとも１つの実施形態による、膜積層体を形成するための方法である。 本明細書に記載の少なくとも１つの実施形態による膜積層体の概略図である。 本明細書に記載の少なくとも１つの実施形態による膜積層体の概略図である。 本明細書に記載の少なくとも１つの実施形態による膜積層体の概略図である。 本明細書に記載の少なくとも１つの実施形態による膜積層体の概略図である。 本明細書に記載の少なくとも１つの実施形態による膜積層体の概略図である。 本明細書に記載の少なくとも１つの実施形態による膜積層体の概略図である。 本明細書に記載の少なくとも１つの実施形態による膜積層体の概略図である。 本明細書に記載の少なくとも１つの実施形態による膜積層体の概略図である。 本明細書に記載の少なくとも１つの実施形態による膜積層体の概略図である。 本明細書に記載の少なくとも１つの実施形態による膜積層体の概略図である。
［００２３］ 理解を容易にするために、図に共通する同一の要素を指し示すために、可能な場合には、同一の参照番号を使用した。一実施形態の要素および特徴は、さらなる記述がなくても、他の実施形態に有益に組み込むことができると考えられている。
［００２４］ 以下の説明では、本開示の実施形態のより完全な理解をもたらすために、多数の具体的な詳細が提示されている。しかしながら、当業者には、これらの具体的な詳細のうちの１つまたは複数がなくても、本開示の実施形態のうちの１つまたは複数を実施することが可能であることが明白であろう。他の例では、本開示の実施形態のうちの１つまたは複数を不明瞭にしないため、周知の機能は説明されていない。
［００２５］ 本明細書に記載の実施形態は、一般的に、薄膜の堆積方法に関し、より具体的には、金属薄膜の堆積に関する。本明細書の方法は、基板を提供し、基板上に誘電体層を形成することを含む、核形成のない変換（ＮＦＣ）手法を提供する。アモルファスシリコン（α‐Ｓｉ）層が誘電体層の上に形成される。ＮＦＣ処理は、ＮＦＣ処理の実施後に、アモルファスシリコン層を金属薄膜に変換する働きをするように実施される。しかしながら、得られる金属薄膜は、ＮＦＣ処理の変換部分の間に生じる著しい体積減少のために不連続となることが多く、金属の分離したアイランドを生じる。したがって、本明細書で説明する１つまたは複数の実施形態では、ＮＦＣ処理は複数回実施され、アモルファスシリコン層は、ＮＦＣ処理の前のラウンドによって残されたギャップを充填し、次いで、アモルファスシリコンは、金属薄膜に変換される。これらの処理は、得られる金属薄膜が連続するまで複数回実施される。得られた金属薄膜が連続すると、金属薄膜の上にバルク金属が形成される。ＮＦＣ手法は、形成された金属を含む特徴（例えば、金属接点、ビア、またはトレンチ）の抵抗（Ｒ）を、従来の方法で形成された金属を含む特徴よりも小さくするように作用するため、本明細書に記載の方法は有利である。加えて、本明細書に記載のＮＦＣ手法は、形成された金属膜の連続的な性質のために、良好な材料被覆率を有するバルク金属も生成する。
［００２６］ 図１は、従来技術における膜積層体１００の概略図である。膜積層体１００は、基板１０２上に配置された誘電体層１０４を含む。バルク金属層１０８は、誘電体層１０４上に配置することができるが、タングステンなどの金属は、誘電体層１０４の表面に容易に付着しない。そのため、誘電体層１０４の表面に対するタングステン（Ｗ）などのバルク金属層１０８の接着性を高めるために、従来の処理は、誘電体層１０４上に配置されたバリア層１０６（接着層とも呼ばれる）を使用する。バリア層１０６は、典型的には、窒化チタン（ＴｉＮ）膜または他の同様の膜である。しかしながら、バリア層１０６の堆積は、時間がかかり、処理全体の複雑さが増す可能性がある。加えて、バリア層１０６は、電気を十分に伝導せず、その結果、バルク金属層１０８およびバリア層１０６を含む金属接点に対して非常に高い抵抗をもたらす。したがって、バリア層１０６なしで薄い金属を堆積させ、形成された金属接点の抵抗を減少させるための改善された方法が必要とされている。本明細書の実施形態は、この必要性を満たす方法を含む。
［００２７］ 図２は、本明細書の少なくとも１つの実施形態による、膜積層体を形成するための方法２００である。方法２００は、バリア層のない薄い金属を堆積させることができる膜積層体を作り出すように作用し、最終的には、基板の表面に形成される金属を含む特徴（例えば、金属接点、ビアまたはトレンチ）内の金属の抵抗を減少させ、金属を含む特徴の導電性を高め、その結果、デバイスのＲＣ定数を改善する。図３Ａ～図３Ｊは、方法２００の各ブロックにおける膜積層体３００の構造を表す、本明細書に記載される少なくともいくつかの実施形態による膜積層体３００の概略図である。
［００２８］ ブロック２０２では、図３Ａに示すように、基板３０２が提供される。基板３０２は、基本的に、シリコン、酸化シリコン、窒化ガリウム（ＧａＮ）または酸化アルミニウムなどの誘電体または半導体材料から構成されうる。これに関連して使用されているように、「基本的に～構成される」は、基板が原子パーセント基準で９５％、９８％、９９％、または９９．５％を超える上述の物質を含むことを意味する。当業者であれば、酸化ケイ素および酸化アルミニウムなどの用語は、いかなる特定の原子比率も伝えていないことを認識するであろう。これらの材料は、化学量論的であっても、非化学量論的であってもよい。
［００２９］ ブロック２０４では、図３Ａにも示したように、基板３０２の上に誘電体層３０４が形成される。誘電体層３０４は、基本的に、窒化ケイ素、酸化ケイ素、または酸化アルミニウムから構成されてもよい。
［００３０］ ブロック２０６では、図３Ｂに示したように、アモルファスシリコン層３０６が、誘電体層３０４の上に形成される。いくつかの実施形態では、基板表面は、ＮＦＣ処理中に、約２５０℃から約５００℃の間の温度で維持される。ブロック２０６で使用される前駆体は、Ｈ２と共にＳｉＨ４およびＳｉ２Ｈ６を含むことができ、熱処理またはプラズマ強化処理になりうる。いくつかの実施形態では、プラズマ強化処理は、約５０Ｗから約５００Ｗの間の高周波（ＲＦ）電力範囲で起こる。ブロック２０６内のガス流は、約１００ｓｃｃｍから約１０００ｓｃｃｍの間になりうる。
［００３１］ ブロック２０８では、アモルファスシリコン層３０６は、金属を含む薄膜に変換される。一実施形態では、変換処理は、形成されたアモルファスシリコン層内のシリコン材料との置換反応による金属膜の形成を含む。変換処理は、タングステン、タンタル、モリブデン、チタンなどの金属、ならびにＦ、Ｃｌ、ＢｒおよびＩなどのハロゲンを含有するハロゲン系金属含有前駆体へのシリコン層の曝露を含む。変換反応は、一般的に、次の反応を含む。
［００３２］ ２ＷＦ６ ＋ ３Ｓｉ → ２Ｗ ＋ ３ＳｉＦ４
［００３３］ いくつかの実施形態では、ＮＦＣ処理のブロック２０８は、約５Ｔｏｒｒから約２０Ｔｏｒｒの間の圧力で実施される。いくつかの実施形態では、基板表面は、ＮＦＣ処理中、約２５０℃から約５００℃の間の温度に維持される。ブロック２０６で使用される前駆体は、Ｈ２および／またはキャリアガスと共に六フッ化タングステン（ＷＦ６）を含むことができ、プラズマ強化されうる。いくつかの実施形態では、プラズマ強化処理は、約５０Ｗから約５００Ｗの間のＲＦ電力範囲で起こる。ブロック２０８内のガス流は、約１００ｓｃｃｍから約１０００ｓｃｃｍの間とすることができる。結果として得られるバルク金属層３１０の抵抗率は、約２０μΩ・ｃｍ以下、例えば約１５μΩ・ｃｍになりうる。
［００３４］ 結果として得られる薄膜金属は、基本的にタングステンから構成されうる。この処理シーケンスの少なくとも１つの実施形態を図３Ｃ～図３Ｈに示す。図３Ｃは、処理の変換ステップが始まる前に、基板３０２の露出表面上に最初に形成されたアモルファスシリコン膜３０６を有する膜積層体３００である。誘電体層３０４は、わかりやすくするため、図３Ｃ～図３Ｈには示されていない。アモルファスシリコン膜３０６は、約２０オングストロームの厚さ、または約１０オングストロームから４０オングストロームの範囲の厚さとすることができる。堆積されたアモルファスシリコン膜３０６が厚すぎる場合には、後の処理ステップで、シリコン層のすべてが完全に変換されること（すなわち、除去され、金属材料によって置換されること）が起こらない可能性がある。
［００３５］ 図３Ｄは、方法２００のブロック２０６および２０８に示した処理が実施される第１のラウンドの実施後の膜積層体３００を表し、これは、本明細書ではＮＦＣ処理と呼ばれることがある。しかしながら、この処理はＮＦＣ膜３０８をもたらすが、ＮＦＣ膜３０８は不連続であり、したがって金属の分離されたアイランドを含む。ＮＦＣ処理中には、アモルファスシリコン膜３０６の金属含有ＮＦＣ膜３０８への変換処理は、かなりの体積減少を伴い、それによって、図３Ｄに示されるように、結果として生じるＮＦＣ膜３０８を不連続にするため、分離したアイランドが結果として生じる。例えば、アモルファスシリコン膜３０６が約２０オングストロームであると仮定すると、体積減少は、サイズが約１０オングストロームである金属の分離されたアイランドをもたらしうる。体積減少および結果として生じる分離アイランドは、特に、３Ｄ ＮＡＮＤ構造のような非常に高いアスペクト比の構造において発生する。これは次に、バルク金属層３１０（図３Ｊ）が堆積されるとき、カバレージの問題を引き起こす。そのため、方法２００は、結果として得られる連続ＮＦＣ膜３０８を生成し、この問題の防止を支援する。
［００３６］ 連続ＮＦＣ膜３０８を生成するため、ブロック２１０は、結果として得られるＮＦＣ膜３０８が非連続であるかどうかを判定する。非連続でなければ、方法はブロック２１２に進むことができる。しかしながら、非連続であれば、方法２００のブロック２０６および２０８は、連続ＮＦＣ膜３０８を形成するのに必要な回数だけ繰り返される。例えば、図３Ｄは、上述のような非連続ＮＦＣ膜３０８を示している。したがって、ブロック２１０は、方法２００のブロック２０６および２０８の別のラウンド（第２のラウンド）を繰り返すことを求め、図３Ｅに示したものに進む。図３Ｅでは、別のアモルファスシリコン層３０６が、非連続ＮＦＣ層３０８の上に形成される。アモルファスシリコン層３０６の追加のラウンドは、約２０オングストロームであってよく、あるいは、約１０オングストロームから４０オングストロームの範囲であってもよい。アモルファスシリコン層３０６は、完全にアモルファスであってもよく、非常に小さい粒子を含むアモルファス相を有していてもよい。
［００３７］ 理論に束縛されることを意図するものではないが、アモルファスシリコン膜３０６のアモルファス構造は、異なる結晶構造におけるシリコン原子の結合の差または程度によって、アモルファスシリコン膜３０６を金属層対非アモルファス結晶含有シリコン膜に完全に変換するブロック２０８で実施される変換処理の能力を高めると考えられる。したがって、図３Ｄ～図３Ｅに示されているように、アモルファスシリコン膜３０６の第２のラウンドは、分離されたアイランド間のギャップを部分的に充填し、方法２００のブロック２０６および２０８の実施は、図３Ｆに示されるＮＦＣ膜３０８をもたらす。ＮＦＣ膜３０８の第２のラウンドは、上述のような体積減少を伴っても、約２０オングストローム（１０オングストローム＋１０オングストローム）の厚さをもたらすことができる。しかしながら、ブロック２０６および２０８の第２のラウンドは、前のラウンドで形成されたギャップを完全には覆わない不完全な膜を生成することがある。この実施形態では、ブロック２１０において、図３ＦのＮＦＣ膜３０８が依然として連続しておらず、図３Ｇに示されるものを形成するためには、方法２００のブロック２０６および２０８の別のラウンド（第３ラウンド）が必要であることが分かる。図３Ｇでは、図３Ｅと同様に、別のアモルファスシリコン層３０６が非連続ＮＦＣ層３０８の上に形成される。この実施形態では、アモルファスシリコン層３０６の第３のラウンドは、図３Ｆ～図３Ｇに示される残りのギャップを充填する。再び、アモルファスシリコン膜３０６は、誘電体層３０４上のギャップ内に均等に形成され、その結果、図３Ｈに示すように、連続ＮＦＣ層３０８が生じる。アモルファスシリコン層３０６は、再び約２０オングストロームとしてよく、あるいは、約１０オングストロームから約４０オングストロームの範囲内としてもよい。しかしながら、これは、ＮＦＣ処理の３つのラウンドが実施される１つの実施形態に過ぎない。他の実施形態では、ＮＦＣ処理は、ＮＦＣ層３０８が連続金属膜になるまで、必要な回数だけ繰り返される。
［００３８］ 連続金属膜として最終的に得られるＮＦＣ層３０８の厚さは、例えば、基板表面トポグラフィおよびその上に堆積される後続の膜、ならびに実施される後続の処理に応じて変化しうる。いくつかの実施形態では、得られるＮＦＣ層３０８は、約５０オングストロームに等しい厚さを有する。他の実施形態では、得られるＮＦＣ層３０８は、約１オングストロームから約２００オングストロームの範囲、または約２０オングストロームから約１００オングストロームの範囲、または約４０オングストロームから約１００オングストロームの範囲の厚さを有する。
［００３９］ 図３Ｉは、ＮＦＣ処理が完了したときの膜積層体３００を示す。したがって、アモルファスシリコン層３０６は、金属含有ＮＦＣ層３０８に完全に変換される。ここで、ＮＦＣ層３０８は、連続金属薄膜であり、シリコンまたは少なくともかなりの量のシリコンを含まず、誘電体層３０４の上に形成される。ブロック２１２では、図３Ｊに示すように、バルク金属層３１０がＮＦＣ層３０８の上に形成される。この実施形態におけるバルク金属層３１０を含む接点は、図１におけるバリア層１０６の排除により、より低い抵抗を有する。したがって、形成されたバルク金属層３１０を含む金属接点は、より導電性が高い。加えて、これらの実施形態では、バルク金属層３１０が連続ＮＦＣ層３０８の上に形成されるので、バルク膜は基板表面のカバレージを大幅に改善する。したがって、バルク金属層３１０が非連続ＮＦＣ層３０８上に堆積される場合と比較して、カバレッジの問題が低減される。
［００４０］ アモルファスシリコン膜３０６の品質は、水素前方散乱分光法（ＨＦＳ）と組み合わせたラザフォード後方散乱分光法（ＲＢＳ）によって測定されるように、膜の水素含有量に基づいて決定することができる。いくつかの実施形態では、アモルファスシリコン層３０６の水素含有量は、６原子パーセント以下、５原子パーセント以下、４原子パーセント以下、３原子パーセント以下、２原子パーセント以下、１原子パーセント以下、または０．５原子パーセント以下である。いくつかの実施形態によれば、アモルファスシリコン層３０６は、フッ素浸透の少ない膜を提供するため、低温でタングステンなどの薄い金属層に覆われており、膜剥離を低減する。いくつかの実施形態では、アモルファスシリコン層３０６は、約４５０℃以下、約４２５℃以下、約４００℃以下、約３７５℃以下、または約３５０℃以下の温度で、第１の金属前駆体に曝露される。いくつかの実施形態では、アモルファスシリコン層３０６は、約２５０℃から約４５０℃の範囲、または約２７５℃から約４２５℃の範囲、または約３００℃から約４００℃の範囲の温度で、第１の金属前駆体に曝露される。
［００４１］ いくつかの実施形態の比較的低いフッ素浸透は、結果として得られるＮＦＣ層３０８に対して、より良好な膜接着性およびより低い抵抗率をもたらす。いくつかの実施形態では、結果として得られるＮＦＣ層３０８のフッ素濃度は、約１×１０２１原子／ｃｍ３以下、約７．５×１０２０原子／ｃｍ３以下、または約５×１０２０原子／ｃｍ３以下、または約２．５×１０２０原子／ｃｍ３以下、または約１×１０２０原子／ｃｍ３以下である。いくつかの実施形態では、結果として得られる約２０ｎｍの厚さを有するＮＦＣ層３０８の抵抗率は、約２０μΩ・ｃｍ以下、約１９μΩ・ｃｍ以下、約１８μΩ・ｃｍ以下、約１７μΩ・ｃｍ以下、１６μΩ・ｃｍ以下、または約１５μΩ・ｃｍ以下である。
［００４２］ 上記の説明は本開示の実施形態を対象としているが、本開示の基本的な範囲を逸脱しなければ、本開示の他の実施形態およびさらなる実施形態が考案されてよく、本開示の範囲は以下の特許請求の範囲によって決まる。

Claims (15)

  1. 基板の表面上に形成された特徴を充填する方法であって、
    前記基板の前記表面上に形成された前記特徴の上に連続金属層を形成することであって、前記連続金属層を形成する処理は、
    （ａ）アモルファスシリコン層を前記特徴の露出した表面上に形成することと、
    （ｂ）形成された前記アモルファスシリコン層を金属薄膜に変換することであって、前記アモルファスシリコン層を変換する処理は、前記アモルファスシリコン層中の実質的にすべてのシリコン原子が金属含有前駆体中に見出される１つまたは複数の金属原子によって置換されるまで、前記アモルファスシリコン層を前記金属含有前駆体に曝露することを含む、形成された前記アモルファスシリコン層を金属薄膜に変換することと、
    （ｃ）（ａ）および（ｂ）を、少なくとも２回、かつ前記金属原子を含む連続薄膜が前記特徴の前記表面上に形成されるまで、反復することと、
    を含む、連続金属層を形成すること、および、
    形成された前記連続薄膜上にバルク金属層を形成すること、
    を含む、基板の表面上に形成された特徴を充填する方法。
  2. 前記処理が、約５Ｔｏｒｒから約２０Ｔｏｒｒの間の圧力で実施される、請求項６に記載の方法。
  3. 処理中に前記基板の温度が、約２５０℃から約５００℃の間の温度で維持される、請求項１に記載の方法。
  4. 前記処理は、約５０Ｗから約５００Ｗの間のＲＦ電力範囲で行われる、請求項１に記載の方法。
  5. 基板の表面上に薄膜を形成するための方法であって、
    前記基板の前記表面上に形成された特徴の上に連続金属層を形成することであって、前記連続金属層を形成する処理は、
    （ａ）アモルファスシリコン層を前記特徴の露出した表面上に形成することと、
    （ｂ）形成された前記アモルファスシリコン層を金属薄膜に変換することであって、前記アモルファスシリコン層を変換する処理は、前記アモルファスシリコン層中の実質的にすべてのシリコン原子が金属含有前駆体中に見出される１つまたは複数の金属原子によって置換されるまで、前記アモルファスシリコン層を前記金属含有前駆体に曝露することを含む、形成された前記アモルファスシリコン層を金属薄膜に変換することと、
    （ｃ）（ａ）および（ｂ）を、少なくとも２回、かつ前記金属原子を含む連続薄膜が前記特徴の前記表面上に形成され、前記薄膜が約１０オングストロームから約１００オングストロームの間になるまで、反復することと、
    を含む、連続金属層を形成すること、および、
    形成された前記連続薄膜上にバルク金属層を形成することによって、前記基板の前記表面上に形成された前記特徴を充填すること、
    を含む、基板の表面上に薄膜を形成するための方法。
  6. 前記処理は、約５Ｔｏｒｒから約２０Ｔｏｒｒの間の圧力で実施される、請求項５に記載の方法。
  7. 前記処理は、約５０Ｗから約５００Ｗの間のＲＦ電力範囲で行われる、請求項５に記載の方法。
  8. 前記処理中に前記基板の温度が、約２５０℃から約５００℃の間の温度で維持される、請求項５に記載の方法。
  9. 前記バルク金属は約２０μΩ・ｃｍ以下の抵抗率を有する、請求項５に記載の方法。
  10. 薄膜を形成するための方法であって、
    基板の表面上に形成された特徴の上に連続金属層を形成することであって、前記連続金属層を形成する処理は、
    （ａ）約１０オングストロームから約４０オングストロームの間であるアモルファスシリコン層を前記特徴の露出した表面上に形成することと、
    （ｂ）形成された前記アモルファスシリコン層を金属薄膜に変換することであって、前記アモルファスシリコン層を変換する前記処理は、前記アモルファスシリコン層中の実質的にすべてのシリコン原子が、金属含有前駆体中に見出される１つまたは複数の金属原子によって置換されるまで、前記アモルファスシリコン層を前記金属含有前駆体に曝露することを含む、形成された前記アモルファスシリコン層を金属薄膜に変換することと、
    （ｃ）（ａ）および（ｂ）を、少なくとも２回、かつ前記金属原子を含む連続薄膜が前記特徴の前記表面上に形成され、前記薄膜が約１０オングストロームから約１００オングストロームの間の厚さを有するまで、反復することと、
    を含む、連続金属層を形成すること、および、
    形成された前記連続薄膜上にバルク金属層を形成することによって、前記基板の前記表面上に形成された前記特徴を充填すること、
    を含む、薄膜を形成するための方法。
  11. 前記処理が、約５Ｔｏｒｒから約２０Ｔｏｒｒの間の圧力で実施される、請求項１０に記載の方法。
  12. 前記処理中に前記基板の温度が、約２５０℃から約５００℃の間の温度で維持される、請求項１０に記載の方法。
  13. 前記処理は、約５０Ｗから約５００Ｗの間のＲＦ電力範囲で行われる、請求項１０に記載の方法。
  14. 前記金属薄膜はタングステンから作られる、請求項１０に記載の方法。
  15. 前記バルク金属は約２０μΩ・ｃｍ以下の抵抗率を有する、請求項１０に記載の方法。
JP2021522522A 2018-10-29 2019-10-08 ライナーレス連続アモルファス金属膜 Active JP7471286B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862752334P 2018-10-29 2018-10-29
US62/752,334 2018-10-29
PCT/US2019/055210 WO2020091961A1 (en) 2018-10-29 2019-10-08 Linerless continuous amorphous metal films

Publications (3)

Publication Number Publication Date
JP2022505844A true JP2022505844A (ja) 2022-01-14
JPWO2020091961A5 JPWO2020091961A5 (ja) 2022-10-19
JP7471286B2 JP7471286B2 (ja) 2024-04-19

Family

ID=70326334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021522522A Active JP7471286B2 (ja) 2018-10-29 2019-10-08 ライナーレス連続アモルファス金属膜

Country Status (7)

Country Link
US (1) US10930493B2 (ja)
JP (1) JP7471286B2 (ja)
KR (1) KR20210069731A (ja)
CN (1) CN112640086A (ja)
SG (1) SG11202101796RA (ja)
TW (2) TWI833823B (ja)
WO (1) WO2020091961A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022146815A (ja) 2021-03-22 2022-10-05 キオクシア株式会社 半導体記憶装置及びその製造方法
TW202419657A (zh) * 2022-07-20 2024-05-16 美商應用材料股份有限公司 共形鉬沉積

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080891A (ja) * 2011-09-22 2013-05-02 Toshiba Corp 半導体装置及びその製造方法
US20180247821A1 (en) * 2015-12-19 2018-08-30 Applied Materials, Inc. Tungsten Deposition Without Barrier Layer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617087A (en) * 1985-09-27 1986-10-14 International Business Machines Corporation Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
US4751101A (en) * 1987-04-30 1988-06-14 International Business Machines Corporation Low stress tungsten films by silicon reduction of WF6
US6387790B1 (en) 2000-06-23 2002-05-14 International Business Machines Corporation Conversion of amorphous layer produced during IMP Ti deposition
US7955972B2 (en) * 2001-05-22 2011-06-07 Novellus Systems, Inc. Methods for growing low-resistivity tungsten for high aspect ratio and small features
US6910907B2 (en) * 2003-11-18 2005-06-28 Agere Systems Inc. Contact for use in an integrated circuit and a method of manufacture therefor
US8691687B2 (en) * 2010-01-07 2014-04-08 International Business Machines Corporation Superfilled metal contact vias for semiconductor devices
US9190392B1 (en) * 2013-05-20 2015-11-17 Sandia Corporation Three-dimensional stacked structured ASIC devices and methods of fabrication thereof
JP6311547B2 (ja) * 2013-11-05 2018-04-18 東京エレクトロン株式会社 マスク構造体の形成方法、成膜装置及び記憶媒体
US9653352B2 (en) * 2014-04-11 2017-05-16 Applied Materials, Inc. Methods for forming metal organic tungsten for middle of the line (MOL) applications
JP6416679B2 (ja) 2015-03-27 2018-10-31 東京エレクトロン株式会社 タングステン膜の成膜方法
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US10991586B2 (en) * 2015-12-19 2021-04-27 Applied Materials, Inc. In-situ tungsten deposition without barrier layer
TWI716511B (zh) * 2015-12-19 2021-01-21 美商應用材料股份有限公司 用於鎢原子層沉積製程作為成核層之正形非晶矽
JP6583064B2 (ja) * 2016-03-09 2019-10-02 東京エレクトロン株式会社 マスク構造体の形成方法及び成膜装置
US10361213B2 (en) * 2016-06-28 2019-07-23 Sandisk Technologies Llc Three dimensional memory device containing multilayer wordline barrier films and method of making thereof
US10347492B2 (en) 2017-01-27 2019-07-09 Applied Materials, Inc. Modifying work function of a metal film with a plasma process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080891A (ja) * 2011-09-22 2013-05-02 Toshiba Corp 半導体装置及びその製造方法
US20180247821A1 (en) * 2015-12-19 2018-08-30 Applied Materials, Inc. Tungsten Deposition Without Barrier Layer

Also Published As

Publication number Publication date
US10930493B2 (en) 2021-02-23
CN112640086A (zh) 2021-04-09
KR20210069731A (ko) 2021-06-11
TWI833823B (zh) 2024-03-01
JP7471286B2 (ja) 2024-04-19
SG11202101796RA (en) 2021-05-28
TW202421817A (zh) 2024-06-01
WO2020091961A1 (en) 2020-05-07
US20200135456A1 (en) 2020-04-30
TW202024379A (zh) 2020-07-01

Similar Documents

Publication Publication Date Title
JP7485736B2 (ja) ３ｄ ｎａｎｄデバイス用の誘電体材料上におけるモリブデンを含有する低抵抗膜の成膜
CN109661481B (zh) 使用MoOC14的CVD Mo沉积
TWI758398B (zh) 用於在基板上形成鈷層的方法
US8835311B2 (en) High temperature tungsten metallization process
CN108538715B (zh) 通过控制表面组成来调控钨生长
TWI490945B (zh) 處理基板的方法
US7955972B2 (en) Methods for growing low-resistivity tungsten for high aspect ratio and small features
EP3686920A2 (en) Method of enabling seamless cobalt gap-fill
US9275865B2 (en) Plasma treatment of film for impurity removal
EP1206799A1 (en) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
TW200537571A (en) Forming method of barrier film, and forming method of electrode film
WO2010077728A2 (en) Densification process for titanium nitride layer for submicron applications
JP7471286B2 (ja) ライナーレス連続アモルファス金属膜
TW498456B (en) A method of improving the adhesion of copper
JP2019062190A (ja) 銅配線のためのシード層
CN111199912A (zh) 一种半导体结构及其制造方法
US20050250321A1 (en) Method for fabricating semiconductor device having diffusion barrier layer
TW202225445A (zh) 用於金屬閘極堆疊中之金屬填充之方法及設備
JP2002356775A (ja) ＴａＮ基板上でのＣＶＤ銅薄膜の高密着性を達成する方法
TW574409B (en) Method for incorporating silicon into CVD metal films
US20240060175A1 (en) Conformal molybdenum deposition
CN110610897B (zh) 铜互联结构中扩散阻挡层的制作工艺及铜互联结构
Hossain et al. Atomic Layer Deposition and Atomic Layer Etching—An Overview of Selective Processes
JPH0684830A (ja) アルミ薄膜の形成方法
KR20070081265A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221011

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240409

R150 Certificate of patent or registration of utility model

Ref document number: 7471286

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150