CN110610897B - 铜互联结构中扩散阻挡层的制作工艺及铜互联结构 - Google Patents

铜互联结构中扩散阻挡层的制作工艺及铜互联结构 Download PDF

Info

Publication number
CN110610897B
CN110610897B CN201810623542.2A CN201810623542A CN110610897B CN 110610897 B CN110610897 B CN 110610897B CN 201810623542 A CN201810623542 A CN 201810623542A CN 110610897 B CN110610897 B CN 110610897B
Authority
CN
China
Prior art keywords
barrier layer
diffusion barrier
groove
copper
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810623542.2A
Other languages
English (en)
Other versions
CN110610897A (zh
Inventor
郑波
马振国
史晶
史小平
丁培军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN201810623542.2A priority Critical patent/CN110610897B/zh
Publication of CN110610897A publication Critical patent/CN110610897A/zh
Application granted granted Critical
Publication of CN110610897B publication Critical patent/CN110610897B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Abstract

本发明为一种铜互联结构中扩散阻挡层的制作工艺及铜互联结构，该制作工艺包括如下步骤：提供半导体衬底，所述半导体衬底上形成有沟槽，所述沟槽的侧壁为介电材料，所述沟槽的底部为导电材料；采用含有钴和锗的前驱物对所述半导体衬底进行化学气相沉积或原子层沉积，使所述扩散阻挡层选择性地沉积在所述沟槽侧壁的介电材料上，不在所述沟槽底部的导电材料上沉积。本发明制作工艺获得的扩散阻挡层具备均匀的侧壁覆盖率，沟槽开口处的无倒挂问题，并且沟槽的底部不会沉积扩散阻挡层，从而铜互联结构不会出现孔洞并具有低的线电阻。

Description

铜互联结构中扩散阻挡层的制作工艺及铜互联结构
技术领域
本发明涉及半导体制造工艺，尤其涉及一种铜互联结构中扩散阻挡层的制作工艺及铜互联结构。
背景技术
随着集成电路技术代不断更新，铜互联的线宽越来越窄，RC(是表征充电容的常数，它等于电阻与电容相乘)延迟对芯片性能的影响越来越严重。比如10nm技术代，铜互联的线间距仅36-50纳米，线宽大约是18-25纳米。而为阻挡铜扩散到介电材料，防止漏电，制备铜扩散阻挡层是铜互联工艺中最为关键的一道工序，对该工艺的沟槽侧壁覆盖率有较高要求。同时该铜互联结构应具有较低的线电阻，最理想的结构是阻挡层对沟槽底部无覆盖，以降低铜互联结构的线电阻。
目前的铜互联结构的扩散阻挡层通常采用物理气相沉积(Physical VaporDeposition，PVD)的技术制备。该技术通常会出现侧壁覆盖率差，沟槽开口处沉积的阻挡层偏厚(悬凸)等问题，最终导致阻挡性能变差，并会使后续的铜电镀在沟槽内填充出现孔洞。且为了进一步提高侧壁阻挡层的覆盖率，往往会有意增加阻挡层的底部覆盖率，这会进一步增加铜互联结构的线电阻。
其他沉积技术，诸如化学气相沉积(Chemical Vapor Deposition，CVD)和原子层沉积(Atomic layer deposition，ALD)技术均具有很好的覆盖率，但是目前业界还没有开发出用化学气相沉积或原子层沉积技术制备的铜扩散阻挡层，既具备足够好的铜阻挡性能，又有较低的电阻率。而且即使化学气相沉积或原子沉积技术制备出满足以上两个要求的铜扩散阻挡层，但沟槽的底部仍会有扩散阻挡层沉积，这会导致高的线电阻。
公开于本发明背景技术部分的信息仅仅旨在加深对本发明总体背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。
发明内容
本发明的目的在于至少解决上述技术问题之一，为此本发明提供一种铜互联结构中扩散阻挡层的制作工艺及铜互联结构，获得的扩散阻挡层具备均匀的侧壁覆盖率，沟槽开口处无悬凸问题，并且沟槽的底部无扩散阻挡层，从而铜互联结构不会出现孔洞并具有低的线电阻。
本发明的目的是这样实现的：
本发明提供一种铜互联结构中扩散阻挡层的制作工艺，包括如下步骤：
提供半导体衬底，所述半导体衬底上形成有沟槽，所述沟槽的侧壁为介电材料，且所述沟槽的底部为导电材料；
采用含有钴和锗的前驱物对所述半导体衬底进行化学气相沉积或原子层沉积，使所述扩散阻挡层选择性地沉积在所述沟槽侧壁上，不在所述沟槽底部沉积。
在本发明的一较佳实施方案中，采用含有钴和锗的前驱物对所述半导体衬底进行化学气相沉积包括：将所述含有钴和锗的前驱物加热到35℃-90℃。
在本发明的一较佳实施方案中，利用载气将所述含有钴和锗的前驱物引入反应腔室，所述载气流量为100sccm-1000sccm。
在本发明的一较佳实施方案中，还包括向所述反应腔室通入氨气，所述氨气的流量为10sccm-300sccm。
在本发明的一较佳实施方案中，所述反应腔室内的工艺压力为3torr-15torr。
在本发明的一较佳实施方案中，将所述半导体衬底加热到100℃-300℃。
在本发明的一较佳实施方案中，还包括：对沉积形成的所述扩散阻挡层在非反应气体的环境下进行退火。
在本发明的一较佳实施方案中，所述退火温度为350℃-650℃。
在本发明的一较佳实施方案中，所述退火温度为350℃-400℃。
在本发明的一较佳实施方案中，所述退火压力为1torr-10torr。
本发明还提供了一种铜互联结构，包括：
半导体衬底，所述半导体衬底上形成有沟槽，所述沟槽的侧壁为介电材料，所述沟槽的底部为铜；
扩散阻挡层，通过以上所述的制作工艺形成，所述扩散阻挡层覆盖在所述沟槽的侧壁，所述沟槽的底部没有所述扩散阻挡层；以及在所述沟槽内的剩余部分填充的金属铜。
在本发明的一较佳实施方案中，所述扩散阻挡层为钴锗合金。
与现有技术相比，本发明的有益效果是：
本申请的制作工艺采用含有钴和锗的前驱物对半导体衬底进行化学气相沉积或原子层沉积，使扩散阻挡层选择性地沉积在沟槽侧壁的介电材料上，不在沟槽底部的导电材料上沉积。利用化学气相沉积或原子层沉积工艺获得的扩散阻挡层具备均匀的侧壁覆盖率，并且由于沟槽的底部没有扩散阻挡层，从而形成的铜互联结构不会出现孔洞并具有低的线电阻。
本申请的铜互联结构中，扩散阻挡层只均匀地覆盖在沟槽的侧壁，沟槽的底部没有覆盖扩散阻挡层，因此铜互联结构中填充的金属铜不会出现孔洞并具有低的线电阻。
在纳入本文的附图以及随后与附图一起用于说明本发明某些原理的具体实施方案中，本发明的装置所具有的其它特征和优点将变得清楚或得以更为具体地阐明。
附图说明
图1为采用PVD工艺形成扩散阻挡层的铜互联结构的纵截面示意图；
图2为采用CVD工艺形成扩散阻挡层的铜互联结构的纵截面示意图；
图3为采用本申请工艺形成的扩散阻挡层的纵截面示意图；
图4为采用本申请工艺形成扩散阻挡层的铜互联结构的纵截面示意图；
图5为本申请一示例性制作工艺使用的装置示意图。
应当了解，所附附图并非按比例地绘制，显示了说明本发明的基本原理的各种特征的略微简化的画法。本文所公开的本发明的具体设计特征(包括例如具体尺寸、方向、位置和形状)将部分地由具体所要应用和使用的环境来确定。
具体实施方式
下面将详细参考本发明的各个实施方案，这些实施方案的示例被显示在附图中并描述如下。尽管本发明将与示例性实施方案相结合进行描述，应当理解本说明书并非旨在将本发明限制为那些示例性实施方案。相反，本发明旨在不但覆盖这些示例性实施方案，而且覆盖可以被包括在由所附权利要求所限定的本发明的精神和范围之内的各种选择形式、修改形式、等价形式及其它实施方案。
在以下描述中所使用的技术术语仅是为了描述特定实施方案的目的并不旨在对本发明进行限制。
下面结合附图对本申请技术方案产生的背景、技术方案构思及其中一些可替代的实施方式进行说明。
参见图1，图1为采用PVD工艺形成扩散阻挡层的铜互联结构的纵截面示意图。目前采用PVD工艺制备的铜阻挡层为氮化钽(TaN)，通过射频激发产生的等离子体将溅射出的钽原子和氮分子离子化，在基座偏压的驱动下，使更多钽离子和氮离子进入沟槽内，以此来提高氮化钽对沟槽底部和侧壁的覆盖率。由于靠近底部的侧壁覆盖率通常不满足要求，工艺中再加一步，即将底部沉积的氮化钽再次溅射，使底部的氮化钽(TaN)再次溅射到靠近底部的侧壁上。为了底部有足够的氮化钽供再次溅射，通常第一步会有意提高底部沉积氮化钽p1的厚度，比如14nm技术代，底部厚度B在完成再次溅射后至少要
Figure BDA0001698597040000041
进而造成线电阻过高。另外，由于离化率不可能100％，仍然有很多中性的钽(Ta)原子和氮原子不受衬底偏压控制，致使沟槽开口处p4有氮化钽悬凸问题。沟槽开口处p4的氮化钽会在后续的铜电镀工艺中导致孔洞p2。同时，沟槽侧壁氮化钽的侧部厚度C不均匀；通常沟槽侧壁的覆盖率在中部偏下的部位p3最薄弱，容易发生铜扩散。
参见图2，图2为采用化学气相沉积方法形成扩散阻挡层的铜互联结构的纵截面示意图。相对于物理气相沉积方法，采用原子层沉积或化学气相沉积的优点是可提供较好的侧壁覆盖率，解决了沟槽上端悬凸的问题，可使铜电镀实现无空洞填充。也解决了侧壁覆盖率不均匀的问题，提高阻挡性能。但是原子层沉积或化学气相沉积最大的问题是沉积为各向同性的。也就是说，在好的侧壁覆盖率的工艺条件下，比如侧壁覆盖率为95-100％，则底部覆盖率也会接近95-100％。在14nm技术代，底部厚度B与侧壁厚度C一致，大约是
Figure BDA0001698597040000051
在满足侧壁的铜扩散阻挡层c2足够好的前提条件下，底部的铜扩散阻挡层c1会导致高的线电阻。
实施例一
参见图3，图3为采用本申请工艺形成的扩散阻挡层的纵截面示意图。本申请提供了一种铜互联结构中扩散阻挡层的制作工艺，通过原子层沉积或化学气相沉积方法，可选择性的沉积铜扩散阻挡层，使扩散阻挡层仅在沟槽侧壁的介电材料上沉积，而不在沟槽底部的导电材料上沉积。该制作工艺包括如下步骤：
提供半导体衬底，所述半导体衬底上形成有沟槽，所述沟槽的侧壁为介电材料，所述沟槽的底部为导电材料；其中导电材料为铜；
采用含有钴和锗的前驱物对所述半导体衬底进行化学气相沉积或原子层沉积，使所述扩散阻挡层选择性地沉积在所述沟槽侧壁d1的介电材料上，不在所述沟槽底部d2的导电材料上沉积。
发明人发现，在化学气相沉积(CVD)或原子层沉积(ALD)工艺中，采用含有钴和锗的前驱物进行沉积反应具有特别的效应，即采用化学气相沉积(CVD)或原子层沉积(ALD)工艺沉积形成的钴锗合金仅会选择性沉积在介电材料上，而不会沉积在导电材料上。将该特性应用于铜互联结构中扩散阻挡层的沉积上取得了意想不到的效果，满足铜互联结构中对于阻挡层高的侧壁覆盖率以及对于较低线电阻的要求，而现有技术中还未有这方面的公开信息。其中，含有钴和锗的前驱物为现有产品，可以从市场上购买获得。采用CVD或ALD工艺来沉积铜扩散阻挡层，沟槽侧壁覆盖率好，有利于铜电镀实现无空洞填充。均匀的侧壁覆盖率也有利于最大限度的提高铜的阻挡功能，减少阻挡层占用沟槽内的空间，进而减少铜互联结构的线电阻。利用含有钴和锗的前驱物的特性，由于扩散阻挡层是选择性沉积在侧壁(介电材料)上，底部是导电材料，没有扩散阻挡层沉积，进而进一步降低线电阻。
在一较佳实施方案中，采用化学气相沉积或原子层沉积工艺来沉积铜扩散阻挡层，包括将所述含有钴和锗的前驱物加热到35℃-90℃，优选的加热到60℃左右，使前驱物气化。
在一较佳实施方案中，利用载气将所述含有钴和锗的前驱物引入反应腔室，载气流量为100sccm-1000sccm。载气可以是氩气、氮气或任何非反应气体。为了防止前驱物固化或液化，可以将通有载气的气路加热到比使前驱物气化的温度高10度并且低于前驱物热分解的温度。也可以采用抽取方法将前驱物引入到反应腔室。
在一较佳实施方案中，还包括向反应腔室通入氨气，氨气的流量为10sccm-300sccm。前驱物与氨气进入反应腔室内吸附到半导体衬底上并反应，使前驱物热分解，将钴锗合金选择性的沉积在介电材料上，在金属材料上无沉积。
在一较佳实施方案中，所述反应腔室内的工艺压力为3torr-15torr。
在一较佳实施方案中，将所述半导体衬底加热到100℃-300℃。
在一较佳实施方案中，还包括对沉积形成的所述扩散阻挡层在氢气或非反应气体的环境下进行退火。可以进一步降低电阻率。其中，退火温度为350℃-650℃，优选的，退火温度为350℃-400℃。
在一较佳实施方案中，所述退火压力为1torr-10torr。
以下将参照附图描述本申请制作工艺的一优选实施方式。该优选实施方式采用化学气相沉积方法，所采用的装置如图5所示，图5为本申请一示例性制作工艺使用的装置示意图；钢瓶103中装有含钴和锗的前驱物，将钢瓶103加热到60℃左右使前驱物气化，第一载气管路101伸入到钢瓶103的前驱物中，第一载气管路101上设有第一流量计102。第二载气管路106的一端接入钢瓶103与钢瓶103内连通，另一端接入到反应腔室111内的匀流部件108，将携带有前驱物的载气引入到匀流部件108。该实验装置还设置有第三载气管路104，第三载气管路104接入到第二载气管路106，第三载气管路104上设有第二流量计105。载气采用氩气。氨气管路107接入到反应腔室111内的匀流部件108，匀流部件108设置在反应腔室111的顶部，托盘109设置在反应腔室111的底部与匀流部件108相对。半导体衬底110例如硅片放置在托盘109上。携带有前驱物的载气以及氨气经过匀流部件108均匀地扩散到反应腔室111内，吸附到有不同材料和图形的半导体衬底110上。真空泵113通过管路112与反应腔室111相连，将反应后的产物从反应腔室抽除。为了防止前驱物固化或液化，通常将第二载气管路106和与真空泵113连接的管路112加热到高于钢瓶103温度10度并低于前驱物的热分解温度。利用托盘109将半导体衬底110加热到100℃、200℃或300℃，使前驱物热分解，将钴锗合金选择性的沉积在介电材料上，在金属材料上无沉积。氨气流量为50sccm、100sccm或300sccm。载气流量为100sccm、300sccm、500sccm或1000sccm。反应腔室111内的工艺压力为3torr、8torr或15torr。
通过上述沉积工艺将钴锗合金仅在沟槽侧壁的介电材料上沉积，不在沟槽底部的导电材料上沉积。扩散阻挡层的顶部厚度A＝侧部厚度C，厚度A和C取决于技术代。比如14nm技术代，侧部厚度C＝顶部厚度
Figure BDA0001698597040000071
底部没有阻挡层沉积。
为了进一步降低电阻率，可将钴锗合金薄膜进一步在氢气或非反应气体下环境下。退火温度为350℃、400℃或650℃。由于导电材料为铜，退火温度最好控制在400℃以下。退火压力为1torr、5torr或10torr。
实施例二
参见图4，图4为采用本申请工艺形成扩散阻挡层的铜互联结构的纵截面示意图；本申请还提供了一种铜互联结构，包括：
半导体衬底110，所述半导体衬底110上形成有沟槽，所述沟槽的侧壁为介电材料，所述沟槽的底部为铜；
覆盖所述沟槽侧壁d1的扩散阻挡层，沟槽的底部d2没有扩散阻挡层；以及
在所述沟槽内的剩余部分内填充的金属铜；
其中，所述扩散阻挡层通过实施例一所述的制作工艺形成。
其中，所述扩散阻挡层为钴锗合金d3。
该铜互联结构中的铜扩散阻挡层采用实施例一的工艺形成，因此具有均匀的侧壁覆盖率，有利于铜电镀实现无空洞填充。均匀的侧壁覆盖率有利于最大限度的提高铜的阻挡功能同时减少阻挡层占用沟槽内的空间，进而减少线电阻。沟槽底部没有扩散阻挡层沉积，进而进一步降低线电阻。
前面对本发明具体示例性实施方案所呈现的描述是出于说明和描述的目的。前面的描述并非意欲穷尽，或者将本发明严格限制为所公开的具体形式，显然，根据上述教导可能进行很多改变和变化。选择示例性实施方案并进行描述是为了解释本发明的特定原理及其实际应用，从而使得本领域的其它技术人员能够实现并利用本发明的各种示例性实施方案及其不同选择形式和修改形式。本发明的范围意在由所附权利要求书及其等同形式所限定。

Claims (12)

1.一种铜互联结构中扩散阻挡层的制作工艺，其特征在于，包括如下步骤：
提供半导体衬底，所述半导体衬底上形成有沟槽，且所述沟槽的侧壁为介电材料，所述沟槽的底部为导电材料；
采用含有钴和锗的前驱物对所述半导体衬底进行化学气相沉积或原子层沉积，使所述扩散阻挡层选择性地沉积在所述沟槽侧壁上，不在所述沟槽底部沉积。
2.如权利要求1所述的铜互联结构中扩散阻挡层的制作工艺，其中，采用含有钴和锗的前驱物对所述半导体衬底进行化学气相沉积包括：将所述含有钴和锗的前驱物加热到35℃-90℃。
3.如权利要求2所述的铜互联结构中扩散阻挡层的制作工艺，其中，利用载气将所述含有钴和锗的前驱物引入反应腔室，所述载气流量为100sccm-1000sccm。
4.如权利要求3所述的铜互联结构中扩散阻挡层的制作工艺，其中，还包括：向所述反应腔室通入氨气，所述氨气的流量为10sccm-300sccm。
5.如权利要求4所述的铜互联结构中扩散阻挡层的制作工艺，其中，所述反应腔室内的工艺压力为3torr-15torr。
6.如权利要求4所述的铜互联结构中扩散阻挡层的制作工艺，其中，将所述半导体衬底加热到100℃-300℃。
7.如权利要求1所述的铜互联结构中扩散阻挡层的制作工艺，其中，还包括：对沉积形成的所述扩散阻挡层在非反应气体的环境下进行退火。
8.如权利要求7所述的铜互联结构中扩散阻挡层的制作工艺，其中，所述退火温度为350℃-650℃。
9.如权利要求7所述的铜互联结构中扩散阻挡层的制作工艺，其中，所述退火温度为350℃-400℃。
10.如权利要求7至9任一项所述的铜互联结构中扩散阻挡层的制作工艺，其中，所述退火压力为1torr-10torr。
11.一种铜互联结构，其特征在于，包括：
半导体衬底，所述半导体衬底上形成有沟槽，所述沟槽的侧壁为介电材料，所述沟槽的底部为铜；
扩散阻挡层，通过权利要求1至10任一项所述的制作工艺形成，所述扩散阻挡层覆盖在所述沟槽的侧壁，所述沟槽的底部没有所述扩散阻挡层；以及
在所述沟槽内的剩余部分填充的金属铜。
12.如权利要求11所述的铜互联结构，其中，所述扩散阻挡层为钴锗合金。
CN201810623542.2A 2018-06-15 2018-06-15 铜互联结构中扩散阻挡层的制作工艺及铜互联结构 Active CN110610897B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810623542.2A CN110610897B (zh) 2018-06-15 2018-06-15 铜互联结构中扩散阻挡层的制作工艺及铜互联结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810623542.2A CN110610897B (zh) 2018-06-15 2018-06-15 铜互联结构中扩散阻挡层的制作工艺及铜互联结构

Publications (2)

Publication Number Publication Date
CN110610897A CN110610897A (zh) 2019-12-24
CN110610897B true CN110610897B (zh) 2022-02-22

Family

ID=68888663

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810623542.2A Active CN110610897B (zh) 2018-06-15 2018-06-15 铜互联结构中扩散阻挡层的制作工艺及铜互联结构

Country Status (1)

Country Link
CN (1) CN110610897B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1620721A (zh) * 2001-12-21 2005-05-25 应用材料有限公司 在介电材料上选择性沉积阻挡层
CN102341903A (zh) * 2009-05-19 2012-02-01 国际商业机器公司 用于互连应用的冗余金属阻挡结构
CN102822949A (zh) * 2010-03-30 2012-12-12 东京毅力科创株式会社 用于半导体器件的含金属覆盖层的表面清洁和选择性沉积
CN105552023A (zh) * 2016-02-26 2016-05-04 上海华力微电子有限公司 提高钴阻挡层沉积选择性的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703279B2 (en) * 2002-01-04 2004-03-09 Promos Technologies, Inc. Semiconductor device having contact of Si-Ge combined with cobalt silicide
WO2018094329A1 (en) * 2016-11-20 2018-05-24 Applied Materials, Inc. Methods to selectively deposit corrosion-free metal contacts

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1620721A (zh) * 2001-12-21 2005-05-25 应用材料有限公司 在介电材料上选择性沉积阻挡层
CN102341903A (zh) * 2009-05-19 2012-02-01 国际商业机器公司 用于互连应用的冗余金属阻挡结构
CN102822949A (zh) * 2010-03-30 2012-12-12 东京毅力科创株式会社 用于半导体器件的含金属覆盖层的表面清洁和选择性沉积
CN105552023A (zh) * 2016-02-26 2016-05-04 上海华力微电子有限公司 提高钴阻挡层沉积选择性的方法

Also Published As

Publication number Publication date
CN110610897A (zh) 2019-12-24

Similar Documents

Publication Publication Date Title
US7838441B2 (en) Deposition and densification process for titanium nitride barrier layers
US7824743B2 (en) Deposition processes for titanium nitride barrier and aluminum
US10784157B2 (en) Doped tantalum nitride for copper barrier applications
TWI545653B (zh) 利用平滑的未凝聚之銅晶種層對於凹陷特徵部施行之無孔隙銅填充
US7955972B2 (en) Methods for growing low-resistivity tungsten for high aspect ratio and small features
US20100151676A1 (en) Densification process for titanium nitride layer for submicron applications
US7470612B2 (en) Method of forming metal wiring layer of semiconductor device
US7799674B2 (en) Ruthenium alloy film for copper interconnects
US5633199A (en) Process for fabricating a metallized interconnect structure in a semiconductor device
US9048294B2 (en) Methods for depositing manganese and manganese nitrides
TW201203459A (en) Method for forming interconnection line and semiconductor structure
JP2005528808A (ja) 銅膜の堆積
US20070096221A1 (en) Semiconductor device comprising copper-based contact plug and a method of forming the same
US8519541B2 (en) Semiconductor device having plural conductive layers disposed within dielectric layer
JP2002280387A (ja) 半導体素子の金属配線形成方法
CN110610897B (zh) 铜互联结构中扩散阻挡层的制作工艺及铜互联结构
US20050250321A1 (en) Method for fabricating semiconductor device having diffusion barrier layer
JP2004179605A (ja) アルミニウム金属配線形成方法
US20070052098A1 (en) Metal line for a semiconductor device and fabrication method thereof
US11482413B2 (en) Conformal and smooth titanium nitride layers and methods of forming the same
TW202413681A (zh) 正形鉬沉積
TWI409880B (zh) 一種用來製造半導體裝置的方法
KR20190081455A (ko) 코발트 함유 박막의 제조방법
KR20050016511A (ko) 구리 필름의 증착

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant