TW202413681A - 正形鉬沉積 - Google Patents

Abstract

本揭示案之實施例提供具有減少的電阻率的以正形方式沉積的鉬膜及其形成方法。方法包含：藉由使基板表面暴露於含鉬前驅物及成核反應物而直接在基板表面上的介電層上形成成核層，以及在成核層上以正形方式沉積鉬膜。本揭示案之另一種態樣涉及一種作為間隙填充製程之部分的方法，包括：直接在一或更多個高深寬比間隙特徵（包含垂直間隙特徵及/或水平間隙特徵）內的介電區域上形成成核層，以及在成核層上以正形方式沉積鉬膜以填充特徵。

Description

正形鉬沉積

本揭示案之實施例涉及金屬膜沉積。更具體地，本揭示案之實施例針對正形(conformal)鉬沉積。

隨著電路整合方案增加，對關於層厚度的更大均勻性及製程控制的需求增強。因此，已發展了各種技術以具成本效益的方式在基板上沉積層，同時維持對層之特性的控制。化學氣相沉積（chemical vapor deposition; CVD）為用於在基板上沉積層所採用的最常見的沉積製程中之一者。

展現優異的階梯覆蓋性的CVD之變體為循環沉積或原子層沉積（atomic layer deposition; ALD）。ALD採用化學吸附技術以依序循環將前驅物分子傳遞至基板表面上。ALD循環包含使基板表面暴露於第一前驅物、淨化(purge)氣體、第二前驅物及此淨化氣體。第一前驅物及第二前驅物反應以在基板表面上形成作為膜的產物化合物。重複ALD循環以將層形成至期望的厚度。

先進微電子元件之日益複雜性對目前使用的沉積技術提出了嚴格的要求。鉬及基於鉬的膜具有有吸引力的材料及導電性質。這些膜已被提出並且測試用於半導體及微電子元件之從前端部分至後端部分的應用。

儘管不希望受任何特定理論或原理的束縛，但據信鉬不能直接在介電表面上沉積並且生長，但鉬可在金屬表面上沉積並且生長。

鉬膜可用作以電流流過的垂直互連件及/或水平互連件之形式的低電阻率電連接、用作相鄰金屬層之間的貫孔(via)，以及用作基板上的第一金屬層與元件之間的接觸件。舉例而言，在毯覆膜及在間隙填充應用兩者中，通常將襯墊膜（例如，TiN襯墊膜）沉積在介電表面上以實現可重複的鉬沉積。在間隙填充應用中，將TiN沉積在間隙中以實現低電阻率及正形沉積兩者。為了在包含高深寬比特徵的三維結構上方均勻地沉積金屬膜，經常需要正形沉積。

持續需要改善的金屬襯墊或金屬層以提供較低電阻率的鉬膜。因此，需要用於在介電表面上沉積金屬膜的改善的材料及方法，以提供具有改善的膜性質的正形鉬沉積。

本揭示案之一或更多個實施例針對一種沉積方法，包括：藉由使基板表面暴露於含鉬前驅物及成核反應物而直接在基板表面上的介電層上形成成核層；及在成核層上以正形方式(conformally)沉積鉬膜。

本揭示案之另外的實施例針對一種填充形成於基板表面上的特徵之方法。填充形成於基板表面上的特徵之方法包括藉由使介電質暴露於含鉬前驅物及成核反應物而直接在特徵內的介電區域上形成成核層。特徵包括界定貫孔的至少一個表面。貫孔包括底部及兩個側壁，側壁包括介電質。方法進一步包括在成核層上以正形方式沉積鉬膜以填充特徵，此以正形方式沉積的鉬膜實質上沒有接縫(seam)及空隙(void)。

本揭示案之進一步實施例針對一種非暫態電腦可讀取媒體(non-transitory computer readable medium)，其包含指令，當此等指令被處理腔室之控制器執行時，致使處理腔室：藉由使基板表面暴露於含鉬前驅物及成核反應物而直接在基板表面上的介電層上形成成核層；及在成核層上以正形方式沉積鉬膜。

在描述本揭示案之幾個示例性實施例之前，應理解，本揭示案不限於以下描述中記載的構造或製程步驟之細節。本揭示案能夠有其他實施例並且能夠以各種方式來實踐或施行。

本文所使用的用語「約」意指大約或接近，並且在所記載的數值或範圍之上下文中意指數值的±15%或更小的變化。舉例而言，相差±14%、±10%、±5%、±2%或±1%的值將滿足約之定義。

如在此說明書及所附申請專利範圍中所使用，用語「基板」或「晶圓」指製程作用於其上的表面或表面之一部分。本領域熟知技藝者亦將理解，對基板的參照可僅指基板之一部分，除非上下文另有明確指示。另外，參照在基板上沉積的步驟可意指裸基板以及具有沉積或形成在其上的一或更多個膜或特徵的基板兩者。

如本文所使用的「基板」指在製造過程期間在其上執行膜處理的任何基板或形成在基板上的材料表面。舉例而言，可在其上執行處理的基板表面取決於應用包含材料，例如矽、氧化矽、應變矽、絕緣體上矽（silicon on insulator; SOI）、摻雜碳的矽氧化物、非晶矽、摻雜矽、鍺、砷化鎵，以及任何其他材料例如金屬、金屬氮化物、金屬合金，以及其他導電材料。在一些實施例中，基板包含氮化鈦（TiN）、矽化鈦（TiSi）、矽化鎢鈦合金、清潔的矽（Si）、摻雜硼的矽鍺（SiGeB）、清潔的矽磷（SiP）、鈦鋁（TiAl）、釕（Ru）、鎢（W）及鉬（Mo）中之一或更多者。基板包含但不限於半導體晶圓。

可使基板暴露於預處理製程以將基板表面拋光、蝕刻、還原、氧化、羥基化、退火及/或烘烤。除了直接在基板本身之表面上進行膜處理之外，在本揭示案中，所揭示的任何膜處理步驟亦可在如以下更詳細揭示的基板上形成的底層上執行，並且用語「基板表面」旨在包含如上下文所指示的此底層。因此，舉例而言，當膜/層或部分膜/層已沉積至基板表面上時，新沉積的膜/層之暴露表面成為基板表面。

如本文所使用，用語「基板表面」指其上可形成層的任何基板表面。基板表面可具有形成於其中的一或更多個特徵、形成於其上的一或更多層，以及其組合。特徵之形狀可為任何適合的形狀，包含但不限於峰、溝槽及圓柱形貫孔。如在這方面所使用，用語「特徵」指任何有意的表面不規則性。特徵之適合的示例包含但不限於溝槽（具有頂部、兩個側壁以及底部）、峰（具有頂部及從表面向上延伸的兩個側壁），以及貫孔（具有從表面向下延伸的側壁並且具有底部）。在一些實施例中，貫孔之底部包括由下方的材料（舉例而言，介電材料）界定或為界的開放底部，此介電材料亦可界定兩個側壁，或底部處的下方的材料可為例如金屬（例如，銅）的導體，其可與側壁材料相同或不同。

如在此說明書及所附申請專利範圍中所使用，用語「選擇性地」指製程作用在第一表面上比作用在另一個第二表面上的效果更大。這種製程將被描述為相較於第二表面「選擇性地」作用在第一表面上。在這方面使用的用語「相較於」並非暗示一個表面在另一個表面頂部上的物理定向，而是指與一個表面相對於另一個表面的化學反應之熱力學或動力學性質之關係。

用語「在……上」指示元件之間直接接觸。用語「直接在……上」指示元件之間直接接觸而沒有中介元件。

如在此說明書及所附申請專利範圍中所使用，用語「前驅物」、「反應物」、「反應性氣體」等互換地使用以指可與基板表面反應的任何氣態物種。

如本文所使用的「原子層沉積」或「循環沉積」指依序暴露兩種或更多種反應性化合物以在基板表面上沉積材料層。使基板或基板之一部分分別暴露於被引入處理腔室之反應區域中的兩種或更多種反應性化合物。在時域ALD製程中，對每種反應性化合物的暴露由時間延遲分隔，以允許每種化合物在基板表面上黏附及/或反應，隨後從處理腔室被淨化。據稱這些反應性化合物依序暴露於基板。在空間ALD製程中，使基板表面或基板表面上的材料之不同部分同時暴露於兩種或更多種反應性化合物，使得基板上的任何給定點實質上不會同時暴露於多於一種的反應性化合物。如在此說明書及所附申請專利範圍中所使用，在此態樣所使用的用語「實質上」意指，如本領域熟知技藝者將理解，由於擴散，基板之小部分可能同時暴露於多種反應性氣體，而同時暴露為非故意的。

在時域ALD製程之一個態樣中，將第一反應性氣體（亦即，第一前驅物或化合物A）脈衝化至反應區域中，隨後為第一時間延遲。接著，將第二前驅物或化合物B脈衝化至反應區域中，隨後為第二延遲。在每個時間延遲期間，將淨化氣體（例如氬）引入處理腔室中，以淨化反應區域或以其他方式從反應區域移除任何殘留的反應性化合物或反應副產物。或者，淨化氣體可在整個沉積製程中連續地流動，使得在反應性化合物之脈衝之間的時間延遲期間只有淨化氣體流動。使反應性化合物交替地脈衝直到在基板表面上形成期望的膜或膜厚度。在任一方案下，脈衝化合物A、淨化氣體、化合物B及淨化氣體的ALD製程為一個循環。一個循環可從化合物A或化合物B任一者開始，並且繼續循環之個別順序直到達成具有預定厚度的膜。

在空間ALD製程之實施例中，將第一反應性氣體及第二反應性氣體（例如，氮氣）同時輸送至反應區域，但被惰性氣體幕(curtain)及/或真空幕分隔。使基板相對於氣體輸送設備移動，使得基板上的任何給定點暴露於第一反應性氣體及第二反應性氣體。

本揭示案之實施例有利地提供改善沉積在藉由此揭示案中所述的方法形成的下方的鉬層上的毯覆(blanket)鉬膜電阻率的方法。

電阻率為材料之固有性質，並且為材料之對電荷移動穿過材料的阻力的量測結果。材料之電阻率影響積體電路之電性操作。低電阻率鉬膜可使積體電路設計中的功率損耗及過熱最小化。因為成核層之電阻率通常大於塊體材料(bulk material)之電阻率，因此應使成核層之厚度最小化以保持總電阻儘可能低。另一方面，鉬成核層應足夠厚，以完全覆蓋下方的基板，以支援高品質塊體沉積。對於窄寬度及/或高深寬比以及薄特徵，獲得薄成核層更為關鍵的。

除了提供具有低電阻率的含鉬膜之外，本文所述的方法還提供具有良好的均勻性及對下方的材料的黏合性的膜。一或更多個實施例提供其中將鉬成核層直接沉積在介電表面上的方法。本發明人已意外地發現含鉬前驅物與成核反應物之獨特組合允許鉬沉積在介電表面上。進一步實施例有利地提供減小對於貫孔的自下而上間隙填充之堆疊電阻率的方法，並且具有改善的鉬膜性質。

藉由圖式來描述本揭示案之實施例，圖式繪示根據本揭示案之一或更多個實施例的元件（例如，電晶體）及用於形成電晶體的製程。所示的製程僅為所揭示的製程的說明性可能用途，並且本領域熟知技藝者將認知所揭示的製程不限於所說明的應用。

第1圖描繪根據本揭示案之一或更多個實施例的沉積方法100之製程流程圖。在操作110，沉積方法100包括直接在介電表面上形成成核層，舉例而言，在基板上的介電層上，或在基板之介電區域上。在一些實施例中，在操作110，直接在介電表面上形成成核層的步驟包括將基板表面暴露於含鉬前驅物及成核反應物。一般而言，成核層為薄的正形層，其用作於促進隨後在其上形成塊體材料。如本文所使用，用語「成核層」指沉積在介電表面上的層，其允許在其上形成塊體材料（例如，含鉬膜）。在一些實施例中，成核反應物不同於鉬膜反應物。

在一些實施例中，在操作110，形成成核層的步驟包括原子層沉積（ALD）、含鉬前驅物及成核反應物共流(co-flowing)、化學氣相沉積（CVD）或脈衝化學氣相沉積（pulsed chemical vapor deposition; pCVD）中之一或更多者。

在一些實施例中，在操作110，形成成核層的步驟包括原子層沉積（ALD），其包含將基板表面暴露於第一前驅物（例如，含鉬前驅物）、淨化氣體、第二前驅物（例如，成核反應物）以及此淨化氣體中之一或更多個循環。

在一些實施例中，在操作110，形成成核層的步驟包括空間ALD製程，其中將第一反應性氣體（例如，含鉬前驅物）及第二反應性氣體（例如，成核反應物）同時輸送至反應區，但藉由惰性氣體幕及/或真空幕分隔。在一些實施例中，在操作110，形成成核層的步驟包括使含鉬前驅物及成核反應物共流。在一些實施例中，在操作110，形成成核層的步驟包括化學氣相沉積（CVD）。在一些實施例中，在操作110，形成成核層的步驟包括脈衝化學氣相沉積（pCVD），其中反應物中之一者或兩者被脈衝至腔室中。

在一些實施例中，含鉬前驅物包括五氯化鉬（MoCl ₅）、二氯二氧化鉬（MoO ₂Cl ₂）、四氯氧化鉬（MoOCl ₄）或六氟化鉬（MoF ₆）中之一或更多者。

在一些實施例中，成核反應物包括矽烷（SiH ₄）、乙矽烷（Si ₂H ₆）或乙硼烷（B ₂H ₆）中之一或更多者。

在一或更多個實施例中，在操作110，直接在介電表面上形成成核層的步驟是在300℃至700℃的範圍中的溫度下並且在從1托至300托的範圍中的壓力下執行；舉例而言，在300℃至650℃的範圍中、在300℃至600℃的範圍中、在300℃至550℃的範圍中或在300℃至500℃的範圍中的溫度下；舉例而言，在從10托至250托的範圍中或在從10托至200托的範圍中的壓力下。

沉積方法100包括，在操作120，在成核層上以正形方式沉積鉬膜。在一些實施例中，在操作120，以正形方式沉積鉬膜的步驟包括使成核層暴露於含鉬前驅物及不同於成核反應物的鉬膜反應物。在一些實施例中，含鉬前驅物包括五氯化鉬（MoCl ₅）、二氯二氧化鉬（MoO ₂Cl ₂）、四氯氧化鉬（MoOCl ₄）或六氟化鉬（MoF ₆）中之一或更多者。在一些實施例中，鉬膜反應物包括氫（H ₂）。

在一或更多個實施例中，在操作120，以正形方式沉積鉬膜的步驟包括原子層沉積（ALD）、含鉬前驅物及氫（H ₂）共流、化學氣相沉積（CVD）或脈衝化學氣相沉積（pCVD）中之一或更多者。在一些實施例中，在操作120，以正形方式沉積鉬膜的步驟包括原子層沉積（ALD），其包含使基板表面暴露於第一前驅物（例如，含鉬前驅物）、淨化氣體、第二前驅物（例如，鉬膜反應物）及此淨化氣體之一或更多個循環。

在一些實施例中，在操作120，以正形方式沉積鉬膜的步驟包括空間ALD製程，其中將第一反應性氣體（例如，含鉬前驅物）及第二反應性氣體（例如，鉬膜反應物）同時輸送至反應區域，但被惰性氣體幕及/或真空幕分隔。在一些實施例中，在操作120，以正形方式沉積鉬膜的步驟包括使含鉬前驅物及氫（H ₂）共流。在一些實施例中，在操作120，以正形方式沉積鉬膜的步驟包括化學氣相沉積（CVD）。在一些實施例中，在操作120，以正形方式沉積鉬膜的步驟包括脈衝化學氣相沉積（pCVD），其中反應物中之一者或兩者被脈衝化至腔室中。

在一些實施例中，以正形方式沉積鉬膜的步驟是在300℃至700℃的範圍中的溫度下並且在從1托至300托的範圍中的壓力下執行；舉例而言，在從300℃至650℃的範圍中、在從300℃至600℃的範圍中、在從300℃至550℃的範圍中或在從300℃至500℃的範圍中的溫度下；舉例而言，在從10托至250托的範圍中或在從10托至200托的範圍中的壓力下。

第2A圖至第2C圖描繪根據一或更多個實施例在基板上的沉積製程之橫截面圖，此一或更多個實施例在介電層上產生低電阻率膜。首先參照第2A圖，圖示基板202，具有例如頂表面203的表面以及頂表面203上的介電層204。參照第2B圖，在一或更多個實施例中，沉積方法100包括直接在基板202之頂表面203上的介電層204上形成成核層206。參照第2C圖，在一或更多個實施例中，沉積方法100包括在成核層206上以正形方式沉積鉬膜208。

基板202可為任何適合的基板材料。在一或更多個實施例中，基板202包括半導體材料，例如，矽（Si）、碳（C）、鍺（Ge）、矽鍺（SiGe）、砷化鎵（GaAs）、磷化銦（InP）、砷化銦鎵（InGaAs）、砷化銦鋁（InAlAs）、鍺（Ge）、矽鍺（SiGe）、其他半導體材料或其任何組合。在一或更多個實施例中，基板202包括矽（Si）、鍺（Ge）、鎵（Ga）、砷（As）、銦（In）、磷（P）或硒（Se）中之一或更多者。在一些實施例中，基板202包括氮化鈦（TiN）、矽化鈦（TiSi）、矽化鎢鈦合金、清潔的矽（Si）、摻雜硼的矽鍺（SiGeB）、清潔的矽磷（SiP）、鈦鋁（TiAl）、釕（Ru）、鎢（W）及鉬（Mo）中之一或更多者。儘管已經提供了可製成基板202的材料之幾個示例，但可利用可用作被動及主動電子元件（例如，電晶體、記憶體、電容器、電感器、電阻器、開關、積體電路、放大器、光電元件或任何其他電子元件）的基礎的任何材料。

在一些實施例中，基板202可包含介電材料，舉例而言，含矽介電材料及/或金屬氧化物介電材料。在一些實施例中，基板202可包括一或更多個介電表面（例如介電層204），其包括介電材料，例如但不限於氧化矽（SiOx）、矽次氧化物、氮化矽（SiN _x）、碳化矽（SiC _x）、碳氮化矽（SiC _xN _y）、氮氧化矽（SiO _xN _y）、氮化鉭（TaN）、氧化鉿（HfO _x）、低κ介電材料或其組合。

成核層206可具有任何適合的厚度。在一些實施例中，成核層206具有小於或等於10 Å的厚度，包含舉例而言，在從0.5 Å至10 Å、1 Å至9 Å、2 Å至8 Å、3 Å至8 Å、4 Å至7 Å或5 Å至6 Å的範圍中的厚度。

有利地，與具有沉積在其上的以正形方式沉積的鉬膜的氮化鈦（TiN）膜相比，成核層206上的以正形方式沉積的鉬膜208具有減少了至少30%的電阻率。在一些實施例中，當成核層206與以正形方式沉積的鉬膜208具有約100 Å的組合厚度時，成核層206與以正形方式沉積的鉬膜208界定具有小於或等於35 µΩ-cm的電阻率的膜堆疊。在一些實施例中，當成核層206與以正形方式沉積的鉬膜208具有約100 Å的組合厚度時，膜堆疊之電阻率在從20 µΩ-cm至35 µΩ-cm的範圍中，包含在從25 µΩ-cm至35 µΩ-cm的範圍中，在從20 µΩ-cm至25 µΩ-cm的範圍中，或在從30 µΩ-cm至35 µΩ-cm的範圍中。在一些實施例中，當成核層206與以正形方式沉積的鉬膜208具有約100 Å的組合厚度時，膜堆疊之電阻率為約31 µΩ-cm。

本揭示案之另一種態樣涉及一種作為間隙填充製程之部分的方法。因此，鉬金屬膜沉積在介電表面上，此介電表面具有一或更多個高深寬比間隙特徵（包含垂直間隙特徵及/或水平間隙特徵），間隙特徵中的鉬形成電流流過的水平互連件。不欲受理論的束縛，根據本文所述的方法之一或更多個實施例，用在成核層上以正形方式沉積的鉬填充的間隙藉由使具有鉬填充的間隙的積體電路中的功率損耗及過熱最小化而造成積體電路之改善的電性操作。

參照第3A圖至第3C圖，相關於特徵300圖示了填充形成在基板302之頂表面303上的特徵之方法，特徵300具有由相對的側壁320及底部330界定的間隙。基板302可包括以上關於第2A圖至第2C圖所述的任何非限制性材料。在第3A圖至第3C圖所示的實施例中，基板302包括介電區域。

在一或更多個實施例中，參照第3B圖，填充特徵之方法包括直接在介電區域上形成成核層306，此介電區域包含基板302之表面上的特徵300內的頂表面303，特徵300包括界定貫孔的至少一個表面，此貫孔包括底部330及兩個相對的側壁320，側壁320包括介電質。

參照第3C圖，方法包括在成核層306上以正形方式沉積鉬膜308以填充特徵300，以正形方式沉積的鉬膜308實質上沒有接縫或空隙。

為了說明目的，圖式圖示具有單一特徵300的基板302；然而，本領域熟知技藝者將理解可具有多於一個特徵300。特徵300之形狀可為任何適合的形狀，包含但不限於溝槽及圓柱形貫孔。如在這方面所使用，用語「特徵」意指任何有意的表面不規則性。特徵之適合的示例包含但不限於溝槽（具有頂部、兩個側壁以及底部）、峰（具有頂部及從表面向上延伸的兩個側壁），以及貫孔（具有從表面向下延伸的側壁並且具有底部）。在一些實施例中，貫孔之底部包括由下方的材料（舉例而言，介電材料）界定或為界的開放底部，此下方的材料亦可界定兩個側壁，或底部處的下方的材料可為例如金屬（例如，銅）的導體，其可為不同的材料。在一或更多個實施例中，至少一個特徵300包括溝槽或貫孔中之一或更多者。在具體實施例中，至少一個特徵300包括貫孔。在又進一步實施例中，用語「至少一個特徵300」及「貫孔300」可互換地使用。貫孔300具有至底部330的深度及在兩個相對的側壁320之間的寬度。在一些實施例中，深度在2 nm至200 nm、3 nm至200 nm、5 nm至100 nm、2 nm至100 nm或50 nm至100 nm的範圍中。在一些實施例中，寬度在10 nm至100 nm、10 nm至20 nm、10 nm至50 nm或50 nm至100 nm的範圍中。在一些實施例中，貫孔300具有在1:1至20:1、5:1至20:1、10:1至20:1或15:1至20:1的範圍中的深寬比（深度/寬度）。

在一些實施例中，沉積方法100之操作每一者皆在相同的處理腔室內執行。在一些實施例中，沉積方法100之操作各自在不同的處理腔室內執行。在一些實施例中，不同的處理腔室被連接作為處理系統之部分。在一些實施例中，沉積方法100之操作在沒有中介真空破壞的情況下執行。

在一些實施例中，沉積方法100之操作之一或更多者在不破壞真空的情況下原位( in situ)執行。在一些實施例中，沉積方法之操作之一或更多者在異位( ex situ)執行。如本文所使用，用語「原位」指沉積方法100之操作每一者皆在相同的處理腔室或被連接作為處理系統之部分的不同的處理腔室中執行，使得沉積方法100之每個操作皆在沒有中介真空破壞的情況下執行。如本文所使用，用語「異位」指沉積方法100之操作每一者皆在相同的處理腔室或不同的處理腔室中執行，使得沉積方法100之操作中之一或更多者在中介真空破壞的情況下執行。

在一些實施例中，鉬膜308由至少一個特徵300之兩個相對的側壁320橫向界定。如在這方面所使用，「橫向界定」意指沉積的材料不延伸超過頂表面303與兩個相對的側壁320之間的交叉點。在一些實施例中，鉬膜308在至少一個特徵300上方延伸。在一些實施例中，鉬膜308填充貫孔300。如在這方面所使用，「填充貫孔」的膜具有佔據貫孔300之體積的至少95%、至少98%或至少99%的體積。在一些實施例中，填充貫孔的膜具有在從30 nm至75 nm的範圍中的填充高度，包含在從40 nm至60 nm的範圍中。

本揭示案之實施例有利地提供相較於藉由本文所述的製程（例如，沉積方法100）以外的製程所沉積的鉬膜具有減少的電阻率的鉬膜308。本揭示案之實施例有利地提供沒有或實質上沒有空隙及接縫的鉬膜308。如在這方面所使用，「實質上沒有」意指按原子計以正形方式沉積的鉬膜308之總組成之小於約5%（包含小於約4%、小於約3%、小於約2%、小於約1%、小於約0.5%及小於約0.1%）包括空隙及/或接縫。

本揭示案之一或更多個實施例針對一種非暫態電腦可讀取媒體，其包含指令，當此等指令被處理腔室之控制器執行時，致使處理腔室執行沉積方法100之操作。在一些實施例中，非暫態電腦可讀取媒體包含指令，當此等指令被處理腔室之控制器執行時，致使處理腔室：藉由使基板表面暴露於含鉬前驅物及成核反應物而直接在基板表面上的介電層上形成成核層（操作110）；及在成核層上以正形方式沉積鉬膜（操作120）。

現在參照以下示例描述本揭示案。在描述本揭示案之幾個示例性實施例之前，應理解本揭示案不限於以下描述中記載的構造或製程步驟之細節。本揭示案能夠有其他實施例並且能夠以各種方式來實踐或施行。

示例

比較例1：在金屬表面沉積鉬膜

一般程序：將基板放置在處理腔室中。使選自五氯化鉬（MoCl ₅）、二氯二氧化鉬（MoO ₂Cl ₂）、四氯氧化鉬（MoOCl ₄）或六氟化鉬（MoF ₆）中之一或更多者的含鉬前驅物流入處理腔室中流過基板上方，從而留下鉬前驅物封端表面。隨後將未反應的前驅物及副產物從處理腔室淨化。接下來，隨後將包括氫（H ₂）的共反應物引入腔室中，此共反應物與表面結合的鉬物種反應。再次，將過量的共反應物及副產物從腔室移除。基板上所得的材料為含鉬膜。

重複一般程序直到達到含鉬膜之預定厚度。在一些實施例中，預定厚度為約100 Å。含鉬膜沉積在各種基板材料上，包含但不限於氮化鈦（TiN）、矽化鈦（TiSi）、矽化鎢鈦合金、清潔的矽（Si）、摻雜硼的矽鍺（SiGeB）、清潔的矽磷（SiP）、鈦鋁（TiAl）、釕（Ru）、鎢（W）及鉬（Mo）。

當利用上述一般程序試圖在介電表面上沉積含鉬膜時，介電表面包含但不限於氮化鉭（TaN）、未清潔的矽（Si）、氧化物（Ox）、氮化矽（SiN）或氧化鉿（HfO _x），這些介電表面上皆未形成含鉬膜。

示例2：在介電表面上沉積鉬膜

一般程序：將基板放置在處理腔室中。使選自五氯化鉬（MoCl ₅）、二氯二氧化鉬（MoO ₂Cl ₂）、四氯氧化鉬（MoOCl ₄）或六氟化鉬（MoF ₆）中之一或更多者的含鉬前驅物流入處理腔室中流過基板上方，從而直接在介電表面上留下鉬前驅物封端表面。所利用的介電表面包含但不限於氮化鉭（TaN）、未清潔的矽（Si）、氧化物（Ox）、氮化矽（SiN）或氧化鉿（HfO _x）。隨後將未反應的前驅物及副產物從腔室淨化。接下來，隨後將包括矽烷（SiH ₄）、乙矽烷（Si ₂H ₆）或乙硼烷（B ₂H ₆）中之一或更多者的共反應物引入腔室中，此共反應物與表面結合的鉬物種反應。再次，將過量的共反應物及副產物從處理腔室移除。基板之介電表面上所得的材料為含鉬成核層。

此後，使選自五氯化鉬（MoCl ₅）、二氯二氧化鉬（MoO ₂Cl ₂）、四氯氧化鉬（MoOCl ₄）或六氟化鉬（MoF ₆）中之一或更多者的含鉬前驅物流入處理腔室中流過基板之介電表面上的含鉬成核層上方，從而直接在含鉬成核層上留下鉬前驅物封端表面。隨後將未反應的前驅物及副產物從腔室淨化。接下來，隨後將包括氫（H ₂）的共反應物引入腔室中，此共反應物與表面結合的鉬物種（例如，含鉬成核層）反應。再次，將過量的共反應物及副產物從處理腔室移除。含鉬成核層上所得的材料為含鉬膜。

重複一般程序直到達到含鉬成核層與含鉬膜之預定組合厚度。在一些實施例中，預定組合厚度為約100 Å。含鉬成核層形成在以上介電表面（氮化鉭（TaN）、未清潔的矽（Si）、氧化物（Ox）、氮化矽（SiN）或氧化鉿（HfO _x））之每一者上。重複一般程序以在介電表面上生長含鉬膜。

貫穿此說明書對「一個實施例」、「某些實施例」、「一或更多個實施例」或「實施例」的參照意指結合此實施例所述的特定特徵、結構、材料或特性被包含在本揭示案之至少一個實施例中。因此，貫穿此說明書在各處出現的短語例如「在一或更多個實施例中」、「在某些實施例中」、「在一個實施例中」或「在實施例中」未必參照本揭示案之相同的實施例。在一或更多個實施例中，特定特徵、結構、材料或特性以任何適合的方式來組合。

儘管已參照特定實施例描述了本文揭示案，但應理解這些實施例僅為對本揭示案之原理及應用的說明。對於本領域熟知技藝者而言顯而易見的是，在不脫離本揭示案之精神及範疇的情況下，可對本揭示案之方法及設備進行各種修改及變化。因此，預期本揭示案包含在所附申請專利範圍及其均等物之範疇內的修改及變化。

100:方法/沉積方法 110:操作 120:操作 202:基板 203:頂表面 204:介電層 206:成核層 208:鉬膜 300:特徵/貫孔 302:基板 303:頂表面 306:成核層 308:鉬膜 320:側壁 330:底部

為了能夠詳細理解本揭示案之上述特徵的方式，藉由參照實施例可具有以上簡要總結的本揭示案之更特定描述，實施例中之一些實施例繪示於附圖中。然而，應注意，附圖僅繪示此揭示案之典型實施例，因此不應視為限制此揭示案的範疇，因為本揭示案可允許其他等效實施例。本文描述的實施例藉由示例的方式來說明而不是限制於附圖之圖式中，在附圖中相似的元件符號指示類似的元件。

第1圖繪示根據一或更多個實施例的沉積方法之製程流程圖；

第2A圖繪示根據一或更多個實施例的基板表面上的介電層之示意性橫截面圖；

第2B圖繪示根據一或更多個實施例在第2A圖所示的基板表面上的介電層上的成核層之示意性橫截面圖；

第2C圖繪示根據一或更多個實施例在第2B圖所示的成核層上的金屬膜之示意性橫截面圖；

第3A圖繪示根據一或更多個實施例在基板上的特徵之示意性橫截面圖；

第3B圖繪示根據一或更多個實施例在第3A圖所示的基板上的特徵之介電區域上的成核層之示意性橫截面圖；及

第3C圖繪示根據一或更多個實施例在第3B圖所示的成核層上以正形方式沉積的金屬膜之示意性橫截面圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

100:方法

110:操作

120:操作

Claims (20)

1. 一種沉積方法，包括以下步驟： 藉由使一基板表面暴露於一含鉬前驅物及一成核反應物而直接在該基板表面上的一介電層上形成一成核層；及 在該成核層上以正形方式沉積一鉬膜。
2. 如請求項1所述之沉積方法，其中該含鉬前驅物包括五氯化鉬（MoCl ₅）、二氯二氧化鉬（MoO ₂Cl ₂）、四氯氧化鉬（MoOCl ₄）或六氟化鉬（MoF ₆）中之一或更多者。
3. 如請求項1所述之沉積方法，其中該成核反應物包括矽烷（SiH ₄）、乙矽烷（Si ₂H ₆）或乙硼烷（B ₂H ₆）中之一或更多者。
4. 如請求項1所述之沉積方法，其中形成該成核層的步驟為在300℃至700℃的範圍中的一溫度下並且在從1托至300托的範圍中的一壓力下執行。
5. 如請求項1所述之沉積方法，其中形成該成核層的步驟包括原子層沉積（ALD）、該含鉬前驅物及該成核反應物共流、化學氣相沉積（CVD）或脈衝化學氣相沉積（pCVD）中之一或更多者。
6. 如請求項1所述之沉積方法，其中以正形方式沉積該鉬膜的步驟包括以下步驟：使該成核層暴露於該含鉬前驅物及一鉬膜反應物，該鉬膜反應物不同於該成核反應物。
7. 如請求項6所述之沉積方法，其中以正形方式沉積該鉬膜的步驟包括原子層沉積（ALD）、該含鉬前驅物及該鉬膜反應物共流、化學氣相沉積（CVD）或脈衝化學氣相沉積（pCVD）中之一或更多者。
8. 如請求項6所述之沉積方法，其中該鉬膜反應物包括氫（H ₂）。
9. 如請求項1所述之沉積方法，其中該成核層具有小於或等於10 Å的一厚度。
10. 如請求項1所述之沉積方法，其中當該成核層與該以正形方式沉積的鉬膜具有約100 Å的一組合厚度時，該成核層與該以正形方式沉積的鉬膜界定具有小於或等於35 µΩ-cm的一電阻率的一膜堆疊。
11. 一種填充形成於一基板表面上的一特徵之方法，該方法包括以下步驟： 藉由使介電質暴露於一含鉬前驅物及一成核反應物而直接在該特徵內的一介電區域上形成一成核層，該特徵包括界定一貫孔的至少一個表面，該貫孔包括一底部及兩個側壁，該兩個側壁包括該介電質；及 在該成核層上以正形方式沉積一鉬膜以填充該特徵，該以正形方式沉積的鉬膜實質上沒有接縫及空隙。
12. 如請求項11所述之方法，其中該介電質包括氧化矽（SiO _x）、氮化矽（SiN _x）、碳化矽（SiC _x）、碳氮化矽（SiC _xN _y）、氮氧化矽（SiO _xN _y）、一低κ介電材料或其組合。
13. 如請求項11所述之方法，其中該含鉬前驅物包括五氯化鉬（MoCl ₅）、二氯二氧化鉬（MoO ₂Cl ₂）、四氯氧化鉬（MoOCl ₄）或六氟化鉬（MoF ₆）中之一或更多者。
14. 如請求項11所述之方法，其中該成核反應物包括矽烷（SiH ₄）、乙矽烷（Si ₂H ₆）或乙硼烷（B ₂H ₆）中之一或更多者。
15. 如請求項11所述之方法，其中形成該成核層的步驟為在300℃至700℃的範圍中的一溫度下並且在從1托至300托的範圍中的一壓力下執行。
16. 如請求項11所述之方法，其中形成該成核層的步驟包括原子層沉積（ALD）、該含鉬前驅物及該成核反應物共流、化學氣相沉積（CVD）或脈衝化學氣相沉積（pCVD）中之一或更多者。
17. 如請求項11所述之方法，其中以正形方式沉積該鉬膜的步驟包括以下步驟：使該成核層暴露於該含鉬前驅物及一鉬膜反應物，該鉬膜反應物不同於該成核反應物。
18. 如請求項17所述之方法，其中以正形方式沉積該鉬膜的步驟包括原子層沉積（ALD）、該含鉬前驅物及該鉬膜反應物共流、化學氣相沉積（CVD）或脈衝化學氣相沉積（pCVD）中之一或更多者。
19. 如請求項11所述之方法，其中當該成核層與該以正形方式沉積的鉬膜具有約100 Å的一組合厚度時，該成核層與該以正形方式沉積的鉬膜界定具有小於或等於35 µΩ-cm的一電阻率的一膜堆疊。
20. 一種非暫態電腦可讀取媒體，其包含指令，當該等指令被一處理腔室之一控制器執行時，致使該處理腔室： 藉由使一基板表面暴露於一含鉬前驅物及一成核反應物而直接在該基板表面上的一介電層上形成一成核層；及 在該成核層上以正形方式沉積一鉬膜。