TW202413683A - 電漿增進之鉬沉積 - Google Patents

電漿增進之鉬沉積 Download PDF

Info

Publication number
TW202413683A
TW202413683A TW112133985A TW112133985A TW202413683A TW 202413683 A TW202413683 A TW 202413683A TW 112133985 A TW112133985 A TW 112133985A TW 112133985 A TW112133985 A TW 112133985A TW 202413683 A TW202413683 A TW 202413683A
Authority
TW
Taiwan
Prior art keywords
molybdenum
plasma
containing precursor
deposition
substrate
Prior art date
Application number
TW112133985A
Other languages
English (en)
Inventor
艾利胡瑪耶圖爾森
史林尼維斯 干德可塔
楊逸雄
尤格斯 夏爾瑪
亞瑟多瑟 雅加爾瓦
曼德亞 史利倫
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202413683A publication Critical patent/TW202413683A/zh

Links

Abstract

本發明的實施例關於藉由將基板表面暴露於在小於或等於400 °C的溫度的含鉬前驅物與電漿而直接在基板表面(例如，低κ介電材料)上沉積鉬膜的方法。含鉬前驅物包括五氯化鉬(MoCl 5)、二氯二氧化鉬(MoO 2Cl 2)、四氯氧化鉬(MoOCl 4)、六羰鉬、雙(三級丁基亞氨基)雙(二甲基氨基)鉬、或雙(乙苯)鉬的一者或多者。電漿包括氫(H 2)、氮(N 2)、或矽烷(Si xH y)的一者或多者。在一些實施例中，當含鉬前驅物包括六氟化鉬(MoF 6)時，電漿不包括氫(H 2)。

Description

電漿增進之鉬沉積
本發明的實施例關於電子裝置製造的領域，及更具體地關於積體電路(IC)製造。尤其，本發明的實施例關於在降低的溫度下鉬的電漿增進沉積。
隨著電路整合增加，有著對於關於層厚度的更大的一致性與處理控制的增進需求。因此，已經發展各種技術以具成本效率方式在基板上沉積層，同時維持對於層的特性的控制。化學氣相沉積(CVD)是用於在基板上沉積層的最普遍沉積處理中的一種處理。
顯現優異階梯覆蓋的CVD的變體為循環沉積或原子層沉積(ALD)。ALD利用化學吸附技術以依序循環遞送前驅物分子於基板表面上。ALD循環包括將基板表面暴露於第一前驅物、淨化氣體、第二前驅物、及淨化氣體。第一與第二前驅物反應以形成如在基板表面上的膜的產物化合物。重複ALD循環以將層形成至期望厚度。
先進微電子裝置的增長複雜性對於現行使用的沉積技術施加嚴格的要求。鉬及鉬系膜具有吸引力的材料與導電性質。這些膜已經被提出且試驗以用於半導體與微電子裝置的從前段至後段零件的應用。
儘管不願受任何特定理論或原理所侷限，但鉬被相信為無法直接沉積與成長在介電表面上，及鉬可被沉積與成長在金屬表面上。
鉬膜可被使用作為以電流流動通過的垂直互連及/或水平互連的形式的低電阻電氣連接、作為相鄰金屬層之間的通孔、及作為基板上的第一金屬層與裝置之間的觸點。例如，在毯覆膜與間隙填充兩者應用中，襯墊膜(例如，TiN襯墊膜)典型地沉積在介電表面上以達成可重複的鉬沉積。在間隙填充應用中，TiN沉積在間隙中以達成低電阻與保形沉積兩者。通常要求保形沉積以在包括高深寬比特徵的三維結構上方均勻地沉積金屬膜。
有著對於改善的金屬襯墊或金屬層以提供較低電阻的鉬膜的持續需求。因此，有著對於用於在介電表面上沉積鉬膜以提供具有改善的膜性質的保形鉬沉積的改善的材料與方法的需求。
一或多個實施例關於沉積方法，包含藉由將基板表面暴露於在小於或等於400 °C的溫度的含鉬前驅物與電漿而直接在基板表面上沉積鉬膜。在一些實施例中，當含鉬前驅物包含六氟化鉬(MoF 6)時，電漿不包括氫(H 2)。
額外實施例關於填充形成在基板表面上的特徵的方法。填充特徵的方法包含藉由將特徵暴露於在小於或等於400 °C的溫度的含鉬前驅物與電漿來沉積鉬膜以填充特徵。特徵包含界定通孔的至少一表面。通孔具有包含金屬材料的底表面與包含低κ介電材料的兩側壁。在一些實施例中，當含鉬前驅物包含六氟化鉬(MoF 6)時，電漿不包括氫(H 2)。
在說明本發明的數個範例實施例之前，將理解到本發明並不侷限於在之後說明書中所述的架構或處理步驟的細節。本發明能夠是其他實施例且以各種方式實行或執行。
在此所使用的「基板」指稱在製造處理期間於其上執行膜處理的任何基板或形成在基板上的材料表面。例如，其上可執行處理的基板表面包括材料，諸如矽、氧化矽、應變矽、絕緣體上矽(SOI)、碳摻雜矽氧化物、非晶矽、摻雜矽、鍺、砷化鎵、玻璃、藍寶石、及任何其他材料，諸如金屬、金屬氮化物、金屬合金、及其他導電材料，取決於應用。在一些實施例中，基板包括氮化鈦(TiN)、矽化鈦(TiSi)、鎢-鈦矽化物合金、乾淨矽(Si)、硼摻雜矽鍺(SiGeB)、乾淨磷化矽(SiP)、鈦鋁(TiAl)、釕(Ru)、鎢(W)、及鉬(Mo)的一者或多者。基板不受限地包括半導體晶圓。
基板可暴露至預處理製程以拋光、蝕刻、還原、氧化、羥基化、退火、及/或烘烤基板表面。除了直接在基板本身表面上的膜處理之外，在本發明中，所揭示的任何的膜處理步驟也可執行在形成在基板上的下方層之上，如之後更詳細說明的，及用語「基板表面」意於包括上下文所指示的此下方層。因此，例如，在膜/層或部分的膜/層已被沉積至基板表面上處，新沉積的膜/層的暴露表面成為基板表面。
在此使用時，用語「基板表面」指稱其上可形成層的任何基板表面。基板表面可具有形成在其中的一或多個特徵、形成在其上的一或多層、及前述物的組合。特徵的形狀可為任何合適形狀，包括但不限於尖峰、溝槽、及圓柱形通孔。以此方式使用時，用語「特徵」指稱任何有意的表面不規則。特徵的合適實例包括但不限於溝槽，其具有頂部、兩側壁與底部、尖峰，其具有頂部與從表面向上延伸的兩側壁、及通孔，其具有從表面向下延伸的側壁並帶有底部。在一些實施例中，通孔的底部包含藉由下方材料所界定或劃界的開放底部，下方材料例如為介電材料，其也界定兩側壁，或在底部的下方材料可為導體，諸如金屬(例如，銅)，其可與側壁材料為相同或不同的。
當在本說明書與隨附申請專利範圍中使用，用語「選擇性」指稱處理在第一表面上的行動相較於在另一第二表面上帶有較大的作用。此種處理會被敘述為相較於第二表面在第一表面上「選擇性」行動。以此方式使用的用語「相較於(over)」並不暗示一表面在另一表面的頂上的物理定向，而是一表面相對於其他表面的化學反應的熱力學或動力學性質的關係。
用語「之上(on)」指示在元件之間有著直接接觸。用語「直接在……之上(directly on)」指示在元件之間有著直接接觸且沒有中介元件。
當在本說明書與隨附申請專利範圍中使用，用語「前驅物」、「反應物」、「反應氣體」及類似物可被互換地使用以指稱可與基板表面反應的任何氣態物種。
在此使用時，用語「襯墊」指稱至少沿著開口的側壁及/或下表面的一部分形成(保形地形成)的層，使得在沉積此層之前的開口的實質部分在此層的沉積之後保持未被填充。在一些實施例中，襯墊可被形成沿著開口的整個側壁與下表面。襯墊也可形成在平坦基板的平坦表面上。
在此使用的「原子層沉積」或「循環沉積」指稱依序暴露兩種或更多種的反應性化合物以在基板表面上沉積材料層。基板或基板表面的部分分開地暴露至導入處理腔室的反應區域中的兩種或更多種的反應性化合物。在時域ALD處理中，暴露至各個反應性化合物是藉由時間延遲而被分開，以容許各個化合物黏附及/或反應在基板表面上，然後從處理腔室被淨化。這些反應化合物被稱為被依序地暴露至基板。在空間ALD處理中，基板表面的不同部分或基板表面上的材料同時地暴露至此兩種或更多種反應化合物，使得在基板上的任何給定點實質上不同時地暴露至多於一種反應性化合物。在本說明書與隨附申請專利範圍中使用時，如本領域的通常知識者將理解到的，以此方面使用的用語「實質上」意指有著基板的一小部分由於擴散會同時地暴露至多個反應氣體的可能性，及此同時暴露並非有意的。
在時域ALD處理的一態樣中，第一反應氣體(即，第一前驅物或化合物A)被脈衝進入反應區域，之後接著第一時間延遲。接下來，第二前驅物或化合物B被脈衝進入反應區域中，之後接著第二延遲。在每個時間延遲期間，諸如氬的淨化氣體被導入處理腔室中以淨化反應區域或者從反應區域移除任何殘留反應性化合物或反應副產物。或者，淨化氣體在整個沉積處理期間可連續地流動，使得在反應化合物的脈衝之間的時間延遲的期間僅有淨化氣體流動。反應性化合物或者被脈衝直到期望的膜或膜厚度形成在基板表面上。在任一種情景中，ALD處理的脈衝化合物A、淨化氣體、化合物B及淨化氣體是一個循環。一個循環可以化合物A或化合物B的任一者來開始，及持續此循環的個別順序，直到達成具有期望厚度的膜。
在空間ALD處理的實施例中，第一反應氣體與第二反應氣體(例如，氮氣)被同時地遞送至反應區域，但藉由惰性氣體簾幕及/或真空簾幕而被分開。基板相對於氣體遞送設備而移動，使得基板上的任何給定點暴露至第一反應氣體與第二反應氣體。
在一或多個實施例中，襯墊及/或膜保形地沉積在表面上。在此使用時，用語「保形的」或「保形地」指稱黏附於及均勻地覆蓋暴露表面的帶有厚度的膜，此厚度具有相對於此膜的平均厚度的變動為小於5%、小於2%、或小於1%。例如，1,000 Å厚的膜可具有小於10 Å的厚度變動。此厚度與變動至少包括凹部的邊緣、角落、側部、及底部。例如，在本發明的各種實施例中藉由ALD沉積的保形膜會提供在複雜表面上的基本上均勻厚度的沉積區的覆蓋。
本發明的實施例有利地提供改善沉積在下方鉬層(例如，含鉬襯墊)上的鉬膜電阻的方法，下方鉬層藉由本發明中所述的方法所形成。
電阻是材料的內在性質及材料對於穿過此材料的電荷的移動的抵抗的測量。材料的電阻影響積體電路的電氣操作。低電阻鉬膜最小化積體電路設計中的功率損失與過熱。因為襯墊層的電阻通常大於塊體材料的電阻，襯墊層的厚度應該最小化以保持總電阻為儘可能的低。另一方面，含鉬襯墊應足夠厚以完全地覆蓋下方基板以支持高品質塊體沉積。對於狹窄寬度及/或高深寬比及薄的特徵，獲得薄襯墊是更加關鍵。
除了提供具有低電阻的含鉬膜之外，本文所述的方法提供具有對於下方材料的良好一致性與黏附的膜。一或多個實施例提供方法，其中含鉬襯墊直接沉積在介電表面上。發明人已經意外地發現到含鉬前驅物與電漿的獨特組合容許在介電表面上的鉬沉積。進一步實施例有利地提供降低對於通孔的由下而上間隙填充的堆疊電阻的方法，此通孔帶有改善的鉬膜性質。
一或多個實施例關於在低溫下沉積鉬膜的方法。在一些實施例中，此方法有利地包括沉積用於觸點&多階層互連的鉬，作為一實例，溫度小於或等於400 °C。鉬膜可在250 °C至400 °C的範圍中的溫度及1 Torr至300 Torr的範圍中的壓力下沉積。不願被理論所侷限，由於其中溝槽與通孔被圖案化的低κ介電材料，料想到低溫是關鍵的。
也料想到高沉積溫度(諸如，例如溫度大於400 °C，或大於450 °C)會造成低κ介電材料的機械變形、金屬原子或副產物(HF、HCl等等)的較快&較高的擴散進入低κ介電材料，其改變κ值、崩潰電壓及增加電阻電容(RC)延遲。
在一些實施例中，藉由將基板表面暴露於含鉬前驅物與電漿，鉬膜直接地沉積在基板表面上。在一些實施例中，沉積鉬膜包含原子層沉積(ALD)、化學氣相沉積(CVD)、或脈衝式CVD(pCVD)的一者或多者。在一些實施例中，基板表面同時地暴露於含鉬前驅物與電漿。在一些實施例中，基板表面依序地暴露於含鉬前驅物與電漿。
在一些實施例中，沉積鉬膜包含原子層沉積(ALD)，其包括一或多個循環的將基板表面暴露於第一前驅物(例如，含鉬前驅物)、淨化氣體、第二前驅物(例如，電漿)、及淨化氣體。
在一些實施例中，沉積鉬膜包含空間ALD處理，其中第一反應氣體(例如，含鉬前驅物)與第二反應氣體(例如，電漿)被同時遞送至反應區域，但被惰性氣簾及/或真空簾所分開。在一些實施例中，沉積鉬膜包含共伴流含鉬前驅物與電漿。在一些實施例中，沉積鉬包含化學氣相沉積(CVD)。在一些實施例中，沉積鉬膜包含脈衝式化學相沉積(pCVD)，其中反應物(例如，含鉬前驅物與電漿)的一者或兩者被脈衝進入處理腔室。
有利地，在一或多個實施例中，以避免在小於或等於400 °C的溫度下的反應器(處理腔室)中的氣相反應的方式來沉積本文所述的鉬膜。不願受理論所侷限，料想在沉積期間的避免氣相反應形成具有改善的保形性與改善的膜性質的膜。藉由利用包含第一通道與第二通道的雙通道噴淋頭可避免含鉬前驅物與電漿的氣相反應，其中含鉬前驅物流動通過第一通道而電漿流動通過第二通道，反之亦然。在一些實施例中，含鉬前驅物與電漿被對稱地分配接近至晶圓(或基板)以避免氣相反應。在一些實施例中，藉由使用空間ALD處理來沉積鉬膜可避免氣相反應，其中第一反應氣體(例如，含鉬前驅物)與第二反應氣體(例如，電漿)被同時地遞送至反應區域，但藉由惰性氣簾及/或真空簾被分開。
含鉬前驅物可包含任何合適含鉬化合物。在一些實施例中，含鉬前驅物包含五氯化鉬(MoCl 5)、二氯二氧化鉬(MoO 2Cl 2)、四氯氧化鉬(MoOCl 4)、六羰鉬、雙(三級丁基亞氨基)雙(二甲基氨基)鉬(bis(tert-butylimido)-bis(dimethylamido)molybdenum)、或雙(乙苯)鉬的一者或多者。
電漿可包含通常知識者所知的任何合適電漿。在一些實施例中，電漿包含氫(H 2)、氮(N 2)、或矽烷(Si xH y)的一者或多者。電漿可藉由通常知識者所知的任何合適電漿源所產生。在一些實施例中，電漿是藉由選自電容耦合電漿(CCP)源、電感耦合電漿(ICP)源、微波電漿源、或遠端電漿源的一者或多者的電漿源所產生。
在一或多個實施例中，離子過濾器分開一或多個電漿源。在一或多個實施例中，離子過濾器用於過濾來自在從電漿源運送至基板表面期間的電漿流出物的離子。在一或多個實施例中，離子過濾器作用以降低或消除從電漿源行進至基板表面的離子地帶電物種。在一或多個實施例中，未帶電中性與自由基物種可行進通過離子過濾器中的至少一孔洞以在基板表面處反應。應注意到完全消除圍繞基板表面的離子帶電物種並非總是所期望的目的。在一或多個實施例中，要求離子物種到達基板表面以執行蝕刻及/或沉積處理。在這些例子中，離子過濾器助於將在圍繞基板表面的區域中的離子物種的濃度控制在協助處理/清洗及/或沉積處理的程度。不願受理論所侷限，料想到使用離子過濾器可改善鉬膜的沉積的均勻性。在一或多個實施例中，離子過濾器包含噴淋頭。在一些實施例中，噴淋頭是雙通道噴淋頭，諸如本文所述的雙通道噴淋頭。
在一或多個特定實施例中，當含鉬前驅物包含六氟化鉬(MoF 6)時，電漿不包括氫(H 2)。料想到當含鉬前驅物包含六氟化鉬(MoF 6)且電漿包括氫(H 2)時，反應物可被用以在大於或等於400 °C的溫度下熱沉積鉬膜，但此反應產生大量的氫氟酸(HF)，其會具有對於低κ介電材料的有害效果。
在一些實施例中，此方法進一步包含直接在基板表面(例如，介電材料)上沉積含鉬襯墊。在存在著含鉬襯墊的實施例中，含鉬襯墊是藉由原子層沉積(ALD)、化學氣相沉積(CVD)、或脈衝式CVD(pCVD)的一者或多者來形成。在存在著含鉬襯墊的實施例中，含鉬襯墊是藉由將介電表面暴露於含鉬前驅物與包含氨(NH 3)和矽烷(SiH 4)的混合物的電漿來形成。在一些實施例中，含鉬襯墊包含氮化鉬(MoN x)或矽化鉬(MoSix)的一者或多者。
在一些實施例中，此方法進一步包含直接在形成在基板中的特徵的底表面與兩側壁上沉積含鉬襯墊。在存在著含鉬襯墊的實施例中，含鉬襯墊是藉由原子層沉積(ALD)、化學氣相沉積(CVD)、或脈衝式CVD(pCVD)的一者或多者來形成。在存在著含鉬襯墊的實施例中，含鉬襯墊是藉由將底表面與兩側壁暴露於含鉬前驅物與包含氨(NH 3)和矽烷(SiH 4)的混合物的電漿來形成。在一些實施例中，含鉬襯墊包含氮化鉬(MoN x)或矽化鉬(MoSix)的一者或多者。
本發明的進一步實施例經由圖示來說明，圖示繪示根據本發明的一或多個實施例之裝置(例如，電晶體)及用於形成電晶體的處理。顯示出的處理僅為用於所揭示處理的例示可能用途，而通常知識者將認知到所揭示處理並不限於所繪示的應用。
第1圖繪示根據一或多個實施例之處理腔室的剖面等距視圖。第2圖繪示根據一或多個實施例之處理腔室的剖面視圖。顯示在第1與2圖中的處理腔室將在之後進一步說明。
第3A–3C圖描繪根據一或多個實施例之在基板上的沉積處理的剖面視圖，其在介電層上產生低電阻膜。首先參照第3A圖，顯示出基板402，具有諸如頂表面403的表面及在頂表面403上的介電層404。參照第3B圖，在一或多個實施例中，任選的襯墊406被顯示直接在基板402的頂表面403上的介電層404上。參照第3C圖，在一或多個實施例中，鉬膜408被顯示在襯墊406上。
基板402可為任何合適基板材料。在一或多個實施例中，基板402包含半導體材料，例如，矽(Si)、碳(C)、鍺(Ge)、矽鍺(SiGe)、砷化鎵(GaAs)、磷化銦(InP)、砷化銦鎵(InGaAs)、砷化銦鋁(InAlAs)、鍺(Ge)、矽鍺(SiGe)、其他半導體材料、或前述物的任何組合。在一或多個實施例中，基板402包含矽(Si)、鍺(Ge)、鎵(Ga)、砷(As)、銦(In)、磷(P)、或硒(Se)的一者或多者。在一些實施例中，基板402包含氮化鈦(TiN)、矽化鈦(TiSi)、鎢-鈦矽化物合金、乾淨矽(Si)、硼摻雜矽鍺(SiGeB)、乾淨磷化矽(SiP)、鈦鋁(TiAl)、釕(Ru)、鎢(W)、及鉬(Mo)的一者或多者。雖然已經提供可製成基板402的材料的少數實例，但可利用可作為被動與主動電子裝置(例如，電晶體、記憶體、電容器、電感器、電阻、開關、積體電路、放大器、光電裝置、或任何其他電子裝置)的基礎之任何材料。
在一些實施例中，基板402可包括介電材料，例如，含矽介電材料及/或金屬氧化物介電材料。在一些實施例中，基板402可包含一或多個介電表面(諸如介電層404)，包含低κ介電材料，諸如但不限於氧化矽(SiOx)、矽次氧化物(silicon sub-oxide)、矽氮化物(SiN x)、氮化矽(Si 3N 4)、碳化矽(SiC x)、碳氧化矽(SiO xC y)、氮碳化矽(SiC xN y)、氮氧化矽(SiO xN y)、氮化鉭(TaN)、氧化鉿(HfO x)、或前述物的組合。
任選的襯墊406可具有任何合適厚度。在一些實施例中，襯墊406具有厚度小於或等於20 Å，包括，例如，厚度在範圍為0.5 Å至20 Å、0.5 Å至15 Å、0.5 Å至10 Å、1 Å至9 Å、2 Å至8 Å、3 Å至8 Å、4 Å至7 Å、或5 Å至6 Å。
在一或多個實施例中，鉬膜408直接沉積在襯墊406上。在一或多個實施例中，鉬膜408保形地直接沉積在襯墊406上。鉬膜408可具有任何合適厚度。
有利地，在襯墊406上保形沉積鉬膜408具有的電阻相較於具有沉積在其上之保形沉積鉬膜的氮化鈦(TiN)膜降低至少30%。在一些實施例中，當襯墊406與保形沉積鉬膜408具有合併厚度為約100 Å時，襯墊406與保形沉積鉬膜408界定具有電阻小於或等於35 µΩ-cm的膜堆疊。已經有利地發現到使用本文所述的方法(其包括使用諸如氫(H 2)自由基的電漿)沉積鉬膜，雜質可被更有效率地移除，其可進一步增加膜晶粒尺寸與降低電阻。在一些實施例中，當襯墊406與保形沉積鉬膜408具有合併厚度為約100 Å時，膜堆疊的電阻在範圍為從15 µΩ-cm至35 µΩ-cm，包括在範圍為從20 µΩ-cm至35 µΩ-cm、在範圍為從25 µΩ-cm至35 µΩ-cm、在範圍為從20 µΩ-cm至25 µΩ-cm、或在範圍為從30 µΩ-cm至35 µΩ-cm。在一些實施例中，當襯墊406與保形沉積鉬膜408具有合併厚度為約100 Å時，膜堆疊的電阻為約31 µΩ-cm。
本發明的另一態樣關於電子裝置，包含在介電表面上的含鉬襯墊與直接在含鉬襯墊上的鉬膜。發明方法可被利用於任何裝置節點，但可特別有利地在裝置節點為約25 nm或更小，例如約5 nm至約25 nm。
本發明的進一步態樣關於一種方法，其是間隙填充處理的一部分。在一些實施例中，含鉬襯墊沉積在一或多個高深寬比間隙特徵的介電表面上，高深寬比間隙特徵包括垂直間隙特徵及/或水平間隙特徵，及間隙特徵中的鉬形成電流流動通過的水平互連。不願受理論所侷限，根據本文所述的方法的一或多個實施例，藉由最小化具有鉬填充間隙的積體電路中的功率損失與過熱，以保形地沉積在含鉬襯墊上的鉬所填充的間隙造成積體電路的改善電氣操作。
參照第4A–4C圖，關於具有藉由相反側壁520與底部530所界定的間隙的特徵500，顯示出填充形成在基板502的頂表面503上的特徵的方法。基板502可包含任何的上方關於第3A-3C圖所述的非限制材料。在第4A–4C圖中所示的實施例中，基板502包含介電區。
在一或多個實施例中，參照第4B圖，填充特徵的方法包含直接在包括在基板502的表面上的特徵500內的頂表面503的介電區上形成含鉬襯墊506，特徵500包含界定通孔的至少一表面，通孔包含底部530與兩個相反側壁520，其包含介電質。
參照第4C圖，此方法包括在含鉬襯墊506上保形沉積鉬膜508以填充特徵500，保形沉積鉬膜508實質上無縫隙或空孔。在一些實施例中，藉由原子層沉積(ALD)、化學氣相沉積(CVD)、或脈衝式CVD(pCVD)的一者或多者，將含鉬襯墊506的表面暴露於含鉬前驅物與電漿，鉬膜508直接沉積在含鉬襯墊506上以填充特徵500。含鉬襯墊506的表面可暴露於，例如，一或多個ALD循環，包括將含鉬襯墊506的表面暴露於第一前驅物(例如，含鉬前驅物)、淨化氣體、第二前驅物(例如，電漿)、及淨化氣體，以將鉬膜508形成至期望厚度以填充特徵500。
圖示顯示具有單一特徵500的基板以用於例示目的；然而，本領域的通常知識者將理解到可有著多於一個特徵500。特徵500的形狀可為任何合適形狀，包括但不限於溝槽與圓柱通孔。以此方式使用時，用語「特徵」意指任何有意的表面不規則。特徵的合適實例包括但不限於溝槽，其具有頂部、兩側壁、及底部，尖峰，其具有頂部與從表面上向延伸的兩側壁，及通孔，其具有從表面向下延伸的側壁並帶有底部。在一些實施例中，通孔的底部包含藉由下方材料所界定或圍界的開放底部，下方材料例如介電材料，其也界定兩側壁，或在底部處的下方材料可為諸如金屬(例如，銅)的導體，其可為不同材料。在一或多個實施例中，至少一特徵500包含溝槽或通孔的一者或多者。在特定實施例中，至少一特徵500包含通孔。在更進一步實施例中，用語「至少一特徵500」與「通孔500」可被互換地使用。通孔500具有至底部530的深度與在兩個相反側壁520之間的寬度。在一些實施例中，深度在範圍為2 nm至200 nm、3 nm至200 nm、5 nm至100 nm、2 nm至100 nm、或50 nm至100 nm。在一些實施例中，寬度在範圍為10 nm至100 nm、10 nm至20 nm、10 nm至50 nm、或50 nm至100 nm。在一些實施例中，通孔500具有深寬比(深度/寬度)在範圍為1:1至20:1、5:1至20:1、10:1至20:1、或15:1至20:1。
本文所述的方法可執行在通常知識者所知的任何合適處理腔室中。本文所述的方法可執行在例如原子層沉積(ALD)處理腔室(包括空間ALD處理腔室)、化學氣相沉積(CVD)處理腔室、或脈衝式CVD(pCVD)處理腔室。處理腔室或處理腔室平台可包括但不限於：Continuum®、Olympia®、Tesseract™、PRODUCER®系統及任何相關的PRODUCER平台、PRECISION 5000®系統、Trillium®、及/或Selectra™蝕刻腔室，皆可從加州聖克拉拉的應用材料公司取得。在一些實施例中，處理腔室包括Selectra™蝕刻腔室，其包括電漿產生源及鉬前驅物源，用於流動含鉬前驅物。在一些實施例中，整個處理腔室或處理腔室的多個部分被塗佈鎳以降低不期望的顆粒形成。
在一或多個實施例中，處理腔室包含台座。台座包含加熱器與靜電夾盤。在一些實施例中，台座包含高電流靜電夾盤，於溫度在範圍為約200 ̊C至約550 ̊C，包括範圍為約200 ̊C至約300 ̊C。在一或多個實施例中，處理腔室內的台座支撐基板。
在一些實施例中，在將塗佈鉬的部分暴露於電漿之前，處理腔室及/或基板的多個部分被塗佈鉬。
本發明提供用於使用在單一晶圓或多晶圓(也稱為批次)處理腔室的方法。第1與2圖繪示根據本發明的一或多個實施例的處理腔室100。第1圖顯示繪示為剖面等距視圖的處理腔室100。第2圖剖面地顯示處理腔室100。因此，本發明的一些實施例關於併入基板支撐件200的處理腔室100。
處理腔室100具有外殼102，其帶有壁104與底部106。外殼102及頂板300界定處理容積109，也稱為內部容積。在一些實施例中，處理容積109的多個部分或整個處理容積109被塗佈鎳以降低不期望的顆粒形成。在一些實施例中，處理腔室100包含在頂板300上的電漿源(未示出)。在一些實施例中，電漿源包含電容耦合電漿(CCP)源、電感耦合電漿(ICP)源、微波電漿源、或遠端電漿源的一者或多者。在一些實施例中，處理腔室包括Selectra™蝕刻腔室，其包括在頂板300上的電漿產生源(未示出)及鉬前驅物源，用於流動含鉬前驅物。
繪示的處理腔室100包括複數個處理站110。處理站110位於外殼102的內部容積109中且定位成環繞基板支撐件200的旋轉軸211的環形佈置。各處理站110包含具有前表面114的氣體分配板112(也稱為氣體注射器)。在一些實施例中，氣體注射器112的每一者前表面114實質上共平面。處理站110被界定為其中可發生處理的區域。例如，在一些實施例中，處理站110被界定為藉由基板支撐件200的支撐件表面231(如之後所說明)及氣體注射器112的前表面114所圍界的區域。在繪示的實施例中，加熱器230作為基板支撐件表面並形成基板支撐件200的一部分。
處理站110可設置以執行任何合適處理及提供任何合適處理條件。所使用的氣體分配板112的類型將取決於例如被執行的處理的類型及噴淋頭或氣體注射器的類型。例如，設置以操作為原子層沉積設備的處理站110可具有噴淋頭或渦流型氣體噴射器。在一些實施例中，處理站110包含如本文所述的雙通道噴淋頭。在一些實施例中，雙通道噴淋頭的多個部分或整個雙通道噴淋頭被塗佈鎳以降低不期望的顆粒形成。而設置以操作為電漿站的處理站110可具有一或多個電極及/或接地板組態以產生電漿，同時容許電漿氣體以流動朝向晶圓。第2圖中繪示的實施例具有不同類型的處理站110在圖式的左側(處理站110a)及在圖式的右側(處理站110b)。合適處理站110包括但不限於熱處理站、微波電漿、三電極CCP、ICP、平行板CCP、UV暴露、雷射處理、泵送腔室、退火站及測量站。
在一些實施例中，本文所述的方法的操作各自被執行在相同處理腔室內。在一些實施例中，本文所述的方法的操作各自被執行在不同處理腔室內。在一些實施例中，不同處理腔室被連接作為處理系統的一部分。在一些實施例中，執行本文所述的方法的操作而沒有中介真空破壞。
在一些實施例中，本文所述的方法的一或多個操作原位地執行而沒有破壞真空。在一些實施例中，本文所述的方法的一或多個操作非原位地執行。在此使用時，用語「原位」指稱本文所述的方法的操作各自被執行在相同處理腔室中或被連接作為處理系統的一部分的不同處理腔室中，使得本文所述的方法的操作的每一者被執行而沒有中介真空破壞。在此使用時，用語「非原位」指稱本文所述的方法的操作各自被執行在相同處理腔室中或不同處理腔室中，使得本文所述的方法的一或多個操作被執行且帶有中介真空破壞。
在一些實施例中，鉬膜508藉由至少一特徵500的兩個相反側壁520被橫向地圍界。以此方式使用時，「橫向地圍界」意指沉積材料不延伸超過在頂表面503與兩個相反側壁520之間的交叉點。在一些實施例中，鉬膜508延伸超過至少一特徵500。在一些實施例中，鉬膜508填充通孔500。以此方式使用時，「填充通孔」的膜具有佔據通孔500的體積的至少95%、至少98%、或至少99%的體積。在一些實施例中，填充通孔500的鉬膜508具有填充高度在範圍為30 nm至75 nm，包括範圍為40 nm至60 nm。
本發明的實施例有利地提供相較於藉由不同於本文所述的處理所沉積的鉬膜具有降低電阻的鉬膜408。本發明的實施例有利地提供沒有或實質上沒有空孔與縫隙的鉬膜508。以此方式使用時，「實質上沒有」意指在原子基礎上，小於約5%，包括小於約4%、小於約3%、小於約2%、小於約1%、小於約0.5%、及小於約0.1%的保形地沉積鉬膜508的總組成包含空孔及/或縫隙。
本發明的一或多個實施例關於包括指令的非暫態電腦可讀取媒體，當藉由處理腔室的控制器實行指令時，致使處理腔室以執行本文所述的方法。在一些實施例中，非暫態電腦可讀取媒體包括指令，當藉由處理腔室的控制器實行指令時，致使處理腔室以：藉由將基板表面暴露於在小於或等於400 °C的溫度下的含鉬前驅物與電漿，直接在基板表面上沉積鉬膜。在一些實施例中，非暫態電腦可讀取媒體包括指令，當藉由處理腔室的控制器實行指令時，致使處理腔室以：直接在鉬膜之下的基板表面上沉積含鉬襯墊。
在一些實施例中，非暫態電腦可讀取媒體包括指令，當藉由處理腔室的控制器實行指令時，致使處理腔室以：藉由將特徵暴露於在小於或等於400 °C的溫度下的含鉬前驅物與電漿，沉積鉬膜以填充特徵，特徵包含界定通孔的至少一表面，通孔包含底表面與兩側壁，底表面包含金屬材料，兩側壁包含低κ介電材料。在一些實施例中，非暫態電腦可讀取媒體包括指令，當藉由處理腔室的控制器實行指令時，致使處理腔室以：直接在底表面與兩側壁上沉積含鉬襯墊。
貫穿本說明書之參照「一實施例(one embodiment)」、「一些實施例」、「一或多個實施例」或「一實施例(an embodiment)」意指關於此實施例描述的特定特徵、結構、材料、或特性被包括在本發明的至少一實施例中。因此，在貫穿本說明書的各種地方出現諸如「在一或多個實施例中」、「在一些實施例中」、「在一實施例中(in one embodiment)」或「在一實施例中(in an embodiment)」的片語不必然指稱本發明的相同實施例。在一或多個實施例中，特定特徵、結構、材料、或特性可以任何合適方式組合。
雖然本發明在此已參照特定實施例而說明，將理解到這些實施例僅為本發明的原理與應用的例示。在不背離本發明的精神與範疇下，可對本發明的方法與設備進行各種修改與變化，對於本領域的通常知識者是顯而易見。因此，意於本發明包括在隨附申請專利範圍及其等效物的範疇內的修改與變化。
100:處理腔室 102:外殼 104:壁 106:底部 109:處理容積 110:處理站 110a:處理站 110b:處理站 112:氣體分配板/氣體注射器 114:前表面 200:基板支撐件 211:旋轉軸 230:加熱器 231:支撐件表面 300:頂板 402:基板 403:頂表面 404:介電層 406:襯墊 408:鉬膜 500:特徵 502:基板 503:頂表面 506:含鉬襯墊 508:保形沉積鉬膜 520:側壁 530:底部
藉由參照其中的一些實施例繪示在隨附圖式中的實施例，可獲得簡短總結在上方之本發明的更具體的說明，以此方式可詳細地理解本發明的上述特徵。然而，將注意到隨附圖式僅繪示本發明的典型實施例且因此不被當作限制本發明的範疇，由於本發明可允許其他等效實施例。本文所述的實施例作為實例來說明且不限制在隨附圖式的圖示中，在隨附圖式中的相同元件符號指示相似元件。
第1圖繪示根據一或多個實施例之處理腔室的剖面等距視圖；
第2圖繪示根據一或多個實施例之處理腔室的剖面視圖；
第3A圖繪示根據一或多個實施例之在基板表面上的介電層的圖解剖面視圖；
第3B圖繪示根據一或多個實施例之顯示在第3A圖中的基板表面上的介電層上的襯墊的圖解剖面視圖；
第3C圖繪示根據一或多個實施例之顯示在第3B圖中的襯墊上的鉬膜的圖解剖面視圖；
第4A圖繪示根據一或多個實施例之在基板上的特徵的圖解剖面視圖；
第4B圖繪示根據一或多個實施例之顯示在第4A圖中的基板上的特徵的介電區上的襯墊的圖解剖面視圖；及
第4C圖繪示根據一或多個實施例之顯示在第4B圖中的襯墊上的鉬膜的圖解剖面視圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
502:基板
503:頂表面
506:含鉬襯墊
508:保形沉積鉬膜
530:底部

Claims (20)

  1. 一種沉積方法，包含以下步驟： 藉由將一基板表面暴露於在小於或等於400 °C的一溫度的一含鉬前驅物與一電漿而直接在該基板表面上沉積一鉬膜，其中當該含鉬前驅物包含六氟化鉬(MoF 6)時，該電漿不包括氫(H 2)。
  2. 如請求項1所述之沉積方法，其中該基板表面包含一低κ介電材料。
  3. 如請求項2所述之沉積方法，其中該低κ介電材料包含氧化矽(SiO 2)、氮化矽(Si 3N 4)、氮氧化矽(SiON)、碳氧化矽(SiOC)、碳氮氧化矽(SiOCN)、或氮碳化矽(SiCN)的一者或多者。
  4. 如請求項1所述之沉積方法，其中該含鉬前驅物包含五氯化鉬(MoCl 5)、二氯二氧化鉬(MoO 2Cl 2)、四氯氧化鉬(MoOCl 4)、六羰鉬、雙(三級丁基亞氨基)雙(二甲基氨基)鉬(bis(tert-butylimido)-bis(dimethylamido)molybdenum)、或雙(乙苯)鉬的一者或多者。
  5. 如請求項1所述之沉積方法，其中該電漿包含氫(H 2)、氮(N 2)、或一矽烷(Si xH y)的一者或多者。
  6. 如請求項1所述之沉積方法，其中沉積該鉬膜包含原子層沉積(ALD)、化學氣相沉積(CVD)、或脈衝式CVD(pCVD)的一者或多者。
  7. 如請求項1所述之沉積方法，其中該鉬膜在250 °C至400 °C的一範圍中的一溫度及在1 Torr至300 Torr的一範圍中的一壓力下沉積。
  8. 如請求項1所述之沉積方法，其中該基板表面同時地暴露於該含鉬前驅物與該電漿。
  9. 如請求項1所述之沉積方法，其中該基板表面依序地暴露於該含鉬前驅物與該電漿。
  10. 如請求項1所述之沉積方法，其中該電漿藉由一電漿源所產生，該電漿源選自一電容耦合電漿(CCP)源、一電感耦合電漿(ICP)源、一微波電漿源、或一遠端電漿源的一者或多者。
  11. 如請求項2所述之沉積方法，其中該基板表面包含形成在該基板表面中的一特徵，該特徵具有界定一通孔的至少一表面，該通孔包含一底表面與兩側壁，該兩側壁包含該低κ介電材料。
  12. 如請求項11所述之沉積方法，進一步包含以下步驟：沉積該鉬膜以填充該特徵。
  13. 一種填充形成在一基板表面上的一特徵的方法，該方法包含以下步驟： 藉由將該特徵暴露於在小於或等於400 °C的一溫度的一含鉬前驅物與一電漿來沉積一鉬膜以填充該特徵，該特徵包含界定一通孔的至少一表面，該通孔包含一底表面與兩側壁，該底表面包含一金屬材料，該兩側壁包含一低κ介電材料， 其中當該含鉬前驅物包含六氟化鉬(MoF 6)時，該電漿不包括氫(H 2)。
  14. 如請求項13所述之方法，其中該電漿包含氫(H 2)、氮(N 2)、或一矽烷(Si xH y)的一者或多者。
  15. 如請求項13所述之方法，其中該電漿藉由一電漿源所產生，該電漿源選自一電容耦合電漿(CCP)源、一電感耦合電漿(ICP)源、一微波電漿源、或一遠端電漿源的一者或多者。
  16. 如請求項15所述之方法，其中該電漿源包含一離子過濾器。
  17. 如請求項13所述之方法，其中沉積該鉬膜包含原子層沉積(ALD)、化學氣相沉積(CVD)、或脈衝式CVD(pCVD)的一者或多者。
  18. 如請求項13所述之方法，進一步包含以下步驟：直接在該底表面與該兩側壁上沉積一含鉬襯墊。
  19. 如請求項18所述之方法，其中沉積該含鉬襯墊包含原子層沉積(ALD)、化學氣相沉積(CVD)、或脈衝式CVD(pCVD)的一者或多者，並包括以下步驟：將該底表面與該兩側壁暴露於一含鉬前驅物與包含氨(NH 3)與矽烷(SiH 4)的一混合物的一電漿。
  20. 如請求項13所述之方法，其中將該特徵暴露於該含鉬前驅物與該電漿之步驟包含以下步驟：將該含鉬前驅物與該電漿流動通過包含一第一通道與一第二通道的一雙通道噴淋頭，該含鉬前驅物流動通過該第一通道而該電漿流動通過該第二通道。
TW112133985A 2022-09-22 2023-09-07 電漿增進之鉬沉積 TW202413683A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US17/950,946 2022-09-22

Publications (1)

Publication Number Publication Date
TW202413683A true TW202413683A (zh) 2024-04-01

Family

ID=

Similar Documents

Publication Publication Date Title
JP6962955B2 (ja) シームレスのコバルト間隙充填を可能にする方法
JP6727359B2 (ja) シームレスのコバルト間隙充填を可能にする方法
KR102291990B1 (ko) 텅스텐 육플루오르화물(wf6) 에치백을 이용하여 텅스텐 막을 증착하기 위한 방법
KR102064627B1 (ko) 텅스텐 피처 충진
US10199230B2 (en) Methods for selective deposition of metal silicides via atomic layer deposition cycles
KR20080101745A (ko) 텅스텐 재료들의 원자층 증착
US8586479B2 (en) Methods for forming a contact metal layer in semiconductor devices
WO2016153987A1 (en) Methods for etching via atomic layer deposition (ald) cycles
JP7433437B2 (ja) 炭素含有量が調整可能な炭窒化ケイ素間隙充填
TW202413683A (zh) 電漿增進之鉬沉積
US20240102157A1 (en) Plasma-enhanced molybdenum deposition
US20240060175A1 (en) Conformal molybdenum deposition
TW202413681A (zh) 正形鉬沉積