JP2022502847A - テクスチャ化ｔｃｏ層を有する光起電デバイス、およびｔｃｏスタックを作る方法 - Google Patents

テクスチャ化ｔｃｏ層を有する光起電デバイス、およびｔｃｏスタックを作る方法 Download PDF

Info

Publication number
JP2022502847A
JP2022502847A JP2021516602A JP2021516602A JP2022502847A JP 2022502847 A JP2022502847 A JP 2022502847A JP 2021516602 A JP2021516602 A JP 2021516602A JP 2021516602 A JP2021516602 A JP 2021516602A JP 2022502847 A JP2022502847 A JP 2022502847A
Authority
JP
Japan
Prior art keywords
sputtering
layer
interface
transparent conductive
sccm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021516602A
Other languages
English (en)
Other versions
JPWO2020068630A5 (ja
JP7470677B2 (ja
Inventor
ブルジョワ，パウリナ
クラーク−フェルプス，ロバート
ファーン，チイ
グオ，ジーン
モア，ゴパル
シャオ，ルイ
Original Assignee
ファースト・ソーラー・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ファースト・ソーラー・インコーポレーテッド filed Critical ファースト・ソーラー・インコーポレーテッド
Publication of JP2022502847A publication Critical patent/JP2022502847A/ja
Publication of JPWO2020068630A5 publication Critical patent/JPWO2020068630A5/ja
Application granted granted Critical
Publication of JP7470677B2 publication Critical patent/JP7470677B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C03C17/3411—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions with at least two coatings of inorganic materials
    • C03C17/3417—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions with at least two coatings of inorganic materials all coatings being oxide coatings
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/0543—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means comprising light concentrating means of the refractive type, e.g. lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2217/00—Coatings on glass
    • C03C2217/20—Materials for coating a single layer on glass
    • C03C2217/21—Oxides
    • C03C2217/23—Mixtures
    • C03C2217/232—CdO/SnO2
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2217/00—Coatings on glass
    • C03C2217/90—Other aspects of coatings
    • C03C2217/94—Transparent conductive oxide layers [TCO] being part of a multilayer coating
    • C03C2217/948—Layers comprising indium tin oxide [ITO]
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/10—Deposition methods
    • C03C2218/15—Deposition methods from the vapour phase
    • C03C2218/154—Deposition methods from the vapour phase by sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/543—Solar cells from Group II-VI materials

Abstract

本明細書に提供する実施形態によれば、ＴＣＯ材料を基板上へスパッタリングする方法は、様々な層の境界面にテクスチャ化トポグラフィを作製するプロセス条件を含む。テクスチャ化トポグラフィは、約５〜約４０ｎｍの平均粗さを含むことができる。プロセス条件は、スパッタリング環境において０〜約３０ｓｃｃｍの流量の酸素を提供すること、または基板を少なくとも２００まで加熱すること、または磁界強度を４０ｍＴ超まで増大させることを含むことができる。テクスチャ化トポグラフィは、構成材料と比較すると混成の物理特性を有する境界面遷移区域を作製する。【選択図】図４

Description

[0001]本明細書は、一般に光起電デバイスに関する。光起電デバイスは、光起電作用を示して電流を生成する半導体材料を使用して光を電気に変換することによって電力を生成し、この電流が導電性コンタクトによって収集される。
[0002]光起電デバイスの効率に関する１つの課題は、吸収されて電流に変換されるのではなく、デバイスから離れる方へ反射される光によるエネルギー損失である。光の反射は、ガラス基板で生じることがあり、入射光はまず、光起電デバイス、または透明導電性酸化物（ＴＣＯ）スタック自体の層境界面に当たる。したがって、この損失に対処しようとして、光起電デバイスのエネルギー側（光入射側）で、反射防止被覆および特徴が利用されてきた。しかし、反射光によるエネルギー損失を低減させる代替のＴＣＯ層スタックおよびそれらを作るより良好な方法が依然として必要とされている。
[0003]本明細書に提供するいくつかの実施形態は、ガラス基板上に堆積させたＴＣＯ材料などの透明導電性酸化物（ＴＣＯ）材料をスパッタリングすることに関する。本明細書に記載される実施形態によって提供される上記および追加の特徴は、図面とともに以下の詳細な説明を考慮すればより完全に理解されよう。
[0004]図面に示す実施形態は、本質的に説明的かつ例示的であり、特許請求の範囲によって定義される主題を限定することを意図したものではない。これらの図は、必ずしも原寸に比例したものではなく、したがって見やすいように線および層の厚さが強調されていることがある。例示的な実施形態の以下の詳細な説明は、以下の図面とともに読めば理解されよう。図面では、同様の構造は同じ参照番号で示されている。
[0005]本明細書に図示および記載する１つまたは複数の実施形態による光起電デバイスの概略図である。 [0006]本明細書に図示および記載する１つまたは複数の実施形態による基板の概略図である。 [0007]本明細書に図示および記載する１つまたは複数の実施形態による光起電デバイスの概略図である。 [0008]本明細書に図示および記載する１つまたは複数の実施形態によるテクスチャ化トポグラフィを示す図である。 [0009]本明細書に図示および記載する１つまたは複数の実施形態による例示的なスパッタリングチャンバの概略断面図である。 [0010]本明細書に図示および記載する１つまたは複数の実施形態による異なるテクスチャ化トポグラフィを示す図である。 [0011]本明細書に図示および記載する１つまたは複数の実施形態による境界面遷移区域を示す、図７のデバイスの拡大図である。 [0012]本明細書に図示および記載する１つまたは複数の実施形態による様々なテクスチャ化トポグラフィを有するＴＣＯ層スタックの表面の走査電子顕微鏡写真（ＳＥＭ）である。 本明細書に図示および記載する１つまたは複数の実施形態による様々なテクスチャ化トポグラフィを有するＴＣＯ層スタックの表面の走査電子顕微鏡写真（ＳＥＭ）である。 本明細書に図示および記載する１つまたは複数の実施形態による様々なテクスチャ化トポグラフィを有するＴＣＯ層スタックの表面の走査電子顕微鏡写真（ＳＥＭ）である。 本明細書に図示および記載する１つまたは複数の実施形態による様々なテクスチャ化トポグラフィを有するＴＣＯ層スタックの表面の走査電子顕微鏡写真（ＳＥＭ）である。 [0013]本明細書に図示および記載する１つまたは複数の実施形態による吸収体境界面に様々なテクスチャ化トポグラフィを有する光起電デバイスの断面走査電子顕微鏡写真（ＳＥＭ）である。 本明細書に図示および記載する１つまたは複数の実施形態による吸収体境界面に様々なテクスチャ化トポグラフィを有する光起電デバイスの断面走査電子顕微鏡写真（ＳＥＭ）である。 本明細書に図示および記載する１つまたは複数の実施形態による吸収体境界面に様々なテクスチャ化トポグラフィを有する光起電デバイスの断面走査電子顕微鏡写真（ＳＥＭ）である。 [0014]本明細書に図示および記載する１つまたは複数の実施形態による電流密度の改善を示す表である。
[0015]ガラス基板上へのＴＣＯ材料のスパッタリングなど、光起電デバイスを形成するプロセスで使用される基板上にＴＣＯ材料を堆積させる方法の実施形態が、本明細書に説明される。光起電デバイス、ＴＣＯ材料をスパッタリングする方法、および光起電デバイスを形成する方法の様々な実施形態が、本明細書により詳細に説明される。
[0016]図１を次に参照すると、光起電デバイス１００の一実施形態が概略的に示されている。光起電デバイス１００は、光を受け取って光を電気信号に変換するように構成されることができ、たとえば光起電作用を介して、光から光子が吸収されて電気信号に変換されることができる。したがって、光起電デバイス１００は、たとえば日光などの光源に露出されるように構成されたエネルギー側１０２を画定することができる。光起電デバイス１００はまた、たとえば複数の材料層などによってエネルギー側１０２から隔てられた反対側１０４を画定することができる。「光」という用語は、それだけに限定されるものではないが、電磁スペクトルの紫外（ＵＶ）部分、赤外（ＩＲ）部分、および可視部分の波長など、電磁スペクトルの様々な波長を指すことができることに留意されたい。光起電デバイス１００は、エネルギー側１０２と反対側１０４との間に配置された複数の層を含むことができる。本明細書では、「層」という用語は、表面上に設けられた材料の厚さを指す。各層は、表面のすべてまたは一部分に及ぶことができる。
[0017]光起電デバイス１００は、光起電デバイス１００への光の透過を容易にするように構成された基板１１０を含むことができる。基板１１０は、光起電デバイス１００のエネルギー側１０２に配置されることができる。図１および図２を集合的に参照すると、基板１１０は、実質上光起電デバイス１００のエネルギー側１０２を向く第１の表面１１２と、実質上光起電デバイス１００の反対側１０４を向く第２の表面１１４とを有することができる。基板１１０の第１の表面１１２と第２の表面１１４との間に、１つまたは複数の材料層が配置されることができる。
[0018]基板１１０は透明層１２０を含むことができ、透明層１２０は、実質上光起電デバイス１００のエネルギー側１０２を向く第１の表面１２２と、実質上光起電デバイス１００の反対側１０４を向く第２の表面１２４とを有する。いくつかの実施形態では、透明層１２０の第２の表面１２４は、基板１１０の第２の表面１１４を形成することができる。透明層１２０は、たとえばガラスなどの実質上透明の材料から形成されることができる。好適なガラスは、ソーダ石灰ガラス、または鉄含量が低減されたいずれかのガラスを含むことができる。透明層１２０は、いくつかの実施形態では約２５０ｎｍ〜約１，３００ｎｍ、または他の実施形態では約２５０ｎｍ〜約９５０ｎｍを含む、いずれかの好適な透過率を有することができる。透明層１２０はまた、たとえば一実施形態では約５０％超、別の実施形態では約６０％超、さらに別の実施形態では約７０％超、さらなる実施形態では約８０％超、またはさらなる実施形態では約８５％超を含む、いずれかの好適な透過百分率を有することができる。一実施形態では、透明層１２０は、約９０％以上の透過率を有するガラスから形成されることができる。任意に、基板１１０は、透明層１２０の第１の表面１２２に塗布された被覆１２６を含むことができる。被覆１２６は、それだけに限定されるものではないが、反射防止被覆、汚れ防止被覆、またはこれらの組合せなど、光と相互作用するようにまたは基板１１０の耐久性を改善するように構成されることができる。
[0019]図１を再び参照すると、光起電デバイス１００は、劣化または層間剥離を生じ得る基板１１０からの汚染物質（たとえば、ナトリウム）の拡散を軽減するように構成された障壁層１３０を任意に含むことができる。障壁層１３０は、実質上光起電デバイス１００のエネルギー側１０２を向く第１の表面１３２と、実質上光起電デバイス１００の反対側１０４を向く第２の表面１３４とを有することができる。いくつかの実施形態では、障壁層１３０は、基板１１０に隣接して設けられることができる。たとえば、障壁層１３０の第１の表面１３２は、基板１００の第２の表面１１４上に設けられることができる。本明細書では、「に隣接して」という語句は、２つの層が連続して配置されており、これらの層同士の間の少なくとも一部分にいかなる材料も介在しないことを意味する。
[0020]概して、障壁層１３０は、実質上透明で熱的に安定とすることができ、低減された数のピン孔、高いナトリウム遮断能力、および良好な接着特性を有することができる。別法または追加として、障壁層１３０は、光に対して色の抑制を加えるように構成されることができる。障壁層１３０は、それだけに限定されるものではないが、酸化スズ、二酸化ケイ素、アルミニウムドープ酸化ケイ素、酸化ケイ素、窒化ケイ素、または酸化アルミニウムを含む、好適な材料の１つまたは複数の層を含むことができる。障壁層１３０は、第１の表面１３２および第２の表面１３４によって囲まれたいずれかの好適な厚さを有することができ、その厚さはたとえば、一実施形態では約５００Å超、別の実施形態では約７５０Å超、またはさらなる実施形態では約１２００Å未満を含む。
[0021]図１をさらに参照すると、光起電デバイス１００は、光起電デバイス１００によって生成された電荷担体を輸送するために電気接触を提供するように構成された透明導電性酸化物（ＴＣＯ）層１４０を含むことができる。ＴＣＯ層１４０は、実質上光起電デバイス１００のエネルギー側１０２を向く第１の表面１４２と、実質上光起電デバイス１００の反対側１０４を向く第２の表面１４４とを有することができる。いくつかの実施形態では、ＴＣＯ層１４０は、障壁層１３０に隣接して設けられることができる。たとえば、ＴＣＯ層１４０の第１の表面１４２は、障壁層１３０の第２の表面１３４上に設けられることができる。概して、ＴＣＯ層１４０は、実質上透明でありかつ広いバンドギャップを有するｎ型半導体材料の１つまたは複数の層から形成されることができる。具体的には、広いバンドギャップは、光の光子のエネルギーと比較するとより大きいエネルギー値を有することができ、それにより望ましくない光の吸収を軽減することができる。ＴＣＯ層１４０は、それだけに限定されるものではないが、二酸化スズ、ドープされた二酸化スズ（たとえば、Ｆ：ＳｎＯ２）、インジウムスズ酸化物（ＩＴＯ）、またはスズ酸カドミウム（Ｃｄ２ＳｎＯ４またはＣＴＯ）を含む、好適な材料の１つまたは複数の層を含むことができる。いくつかの実施形態では、ＴＣＯ層スタック１４０は、後により詳細に説明されるように、様々な屈折率を有する複数の層を含む。
[0022]光起電デバイス１００は、ＴＣＯ層１４０とあらゆる隣接する半導体層との間に絶縁体層を提供するように構成された緩衝層１５０を含むことができる。緩衝層１５０は、実質上光起電デバイス１００のエネルギー側１０２を向く第１の表面１５２と、実質上光起電デバイス１００の反対側１０４を向く第２の表面１５４とを有することができる。いくつかの実施形態では、緩衝層１５０は、ＴＣＯ層スタック１４０に隣接して設けられることができる。たとえば、緩衝層１５０の第１の表面１５２は、ＴＣＯ層１４０の第２の表面１４４上に設けられることができる。緩衝層１５０は、ＴＣＯ層１４０より高い抵抗率を有する材料を含むことができ、その材料は、それだけに限定されるものではないが、二酸化スズ、亜鉛マグネシウム酸化物（たとえば、Ｚｎ１−ｘＭｇｘＯ）、二酸化ケイ素（ＳｎＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、亜鉛スズ酸化物、酸化亜鉛、酸化スズケイ素、またはこれらのいずれかの組合せを含む。いくつかの実施形態では、緩衝層１５０の材料は、隣接する半導体層（たとえば、吸収体）のバンドギャップに実質上整合するように構成されることができる。緩衝層１５０は、第１の表面１５２と第２の表面１５４との間にいずれかの好適な厚さを有することができ、その厚さはたとえば、一実施形態では約１００Å超、別の実施形態では約１００Å〜約８００Å、またはさらなる実施形態では約１５０Å〜約６００Åを含む。本明細書に提供する実施形態によれば、ＴＣＯ層スタック２４０は、障壁層１３０、ＴＣＯ層１４０、緩衝層１５０、またはこれらのいずれかの組合せを含むことができる。
[0023]図１を再び参照すると、光起電デバイス１００は、別の層と協働して光起電デバイス１００内にｐ−ｎ接合を形成するように構成された吸収体層１６０を含むことができる。したがって、光の光子が吸収されることで、電子正孔対を解放して担体の流れを生成することができ、これにより電力を生み出すことができる。吸収体層１６０は、実質上光起電デバイス１００のエネルギー側１０２を向く第１の表面１６２と、実質上光起電デバイス１００の反対側１０４を向く第２の表面１６４とを有することができる。吸収体層１６０の厚さは、第１の表面１６２と第２の表面１６４との間に画定されることができる。吸収体層１６０の厚さは、たとえば、一実施形態では約１μｍ〜約７μｍまたは別の実施形態では約２μｍ〜約５μｍなど、約０．５μｍ〜約１０μｍとすることができる。
[0024]本明細書に記載される実施形態によれば、吸収体層１６０は、正の電荷担体、すなわち正孔を余分に有するｐ型半導体材料から形成されることができる。吸収体層１６０は、ＩＩ−ＶＩ族半導体など、いずれかの好適なｐ型半導体材料を含むことができる。特有の例は、それだけに限定されるものではないが、カドミウム、テルル、セレン、またはこれらのいずれかの組合せを含む半導体材料を含む。好適な例は、それだけに限定されるものではないが、カドミウム、セレン、およびテルル（たとえば、ＣｄＳｅｘＴｅ１−ｘ、ここでｘは０〜１の範囲となり得る）の２成分もしくは３成分からなる組合せ、またはカドミウム、セレン、テルル、および１つもしくは複数の追加の要素を含む化合物を含む。
[0025]吸収体層１６０がテルルおよびカドミウムを含む実施形態では、テルルの原子百分率は、たとえば、一実施形態では約３０原子百分率より大きく約５０原子百分率未満、さらなる実施形態では約４０原子百分率より大きく約５０原子百分率未満、またはさらに別の実施形態では約４７原子百分率より大きく約５０原子百分率未満など、約２５原子百分率以上および約５０原子百分率以下とすることができる。本明細書に記載される原子百分率は、吸収体層１６０の全体を表しており、吸収体層１６０内の特定の箇所における材料の原子百分率は、吸収体層１６０の組成全体と比較すると、厚さとともに変動し得ることに留意されたい。
[0026]吸収体層１６０がセレンおよびテルルを含む実施形態では、吸収体層１６０内のセレンの原子百分率は、たとえば、一実施形態では約１原子百分率より大きく約２０原子百分率未満、別の実施形態では約１原子百分率より大きく約１５原子百分率未満、またはさらなる実施形態では約１原子百分率より大きく約８原子百分率未満など、約０原子百分率より大きく約２５原子百分率以下とすることができる。テルル、セレン、または両方の濃度は、吸収体層１６０の厚さにわたって変動し得ることに留意されたい。たとえば、吸収体層１６０が、ｘのモル分率のセレン（ｘは０．０５〜０．９５）と、１−ｘのモル分率のテルル（ＳｅｘＴｅ１−ｘ）とを含む化合物を含むとき、ｘは、吸収体層１６０の第１の表面１６２からの距離とともに吸収体層１６０内で変動し得る。
[0027]本明細書に提供する実施形態によれば、吸収体層１６０は、電荷担体濃度を操作するように構成されたドーパントでドープされることができる。いくつかの実施形態では、吸収体層は、たとえば銅、銀、ヒ素、リン、アンチモン、またはこれらの組合せなど、Ｉ族またはＶ族ドーパントでドープされることができる。吸収体層１６０内のドーパントの総投与量が制御されることができる。別法または追加として、ドーパントの量は、吸収体層１６０の第１の表面１６２からの距離とともに変動し得る。
[0028]図１をさらに参照すると、光起電デバイス１００のうち負の電荷担体、すなわち電子またはドナーを余分に有する部分に十分に近接して吸収体層１６０を設けることによって、ｐ−ｎ接合が形成されることができる。いくつかの実施形態では、吸収体層１６０は、ＴＣＯ層スタック１４０などのｎ型半導体材料に隣接して設けられることができる。別法として、吸収体層１６０とｎ型半導体材料との間に、１つまたは複数の介在層が設けられることができる。いくつかの実施形態では、吸収体層１６０は、緩衝層１５０に隣接して設けられることができる。たとえば、吸収体層１６０の第１の表面１６２は、緩衝層１５０の第２の表面１５４上に設けられることができる。
[0029]図３を次に参照すると、いくつかの実施形態では、光起電デバイス２００が、ｎ型半導体材料を含む窓層１７０を含むことができる。吸収体層１６０は、窓層１７０に隣接して形成されることができる。窓層１７０は、実質上光起電デバイス１００のエネルギー側１０２を向く第１の表面１７２と、実質上光起電デバイス１００の反対側１０４を向く第２の表面１７４とを有することができる。いくつかの実施形態では、窓層１７０は、吸収体層１６０とＴＣＯ層２０との間に位置決めされることができる。一実施形態では、窓層１７０は、吸収体層１６０と緩衝層１５０との間に位置決めされることができる。窓層１７０は、たとえば、硫化カドミウム、硫化亜鉛、硫化カドミウム亜鉛、亜鉛マグネシウム酸化物、またはこれらのいずれかの組合せを含む、いずれかの好適な材料を含むことができる。
[0030]図１および図３を集合的に参照すると、光起電デバイス１００は、吸収体層１６０への電気接触を提供するように構成されたバックコンタクト層１８０を含むことができる。バックコンタクト層１８０は、実質上光起電デバイス１００のエネルギー側１０２を向く第１の表面１８２と、実質上光起電デバイス１００の反対側１０４を向く第２の表面１８４とを有することができる。バックコンタクト層１８０の厚さは、第１の表面１８２と第２の表面１８４との間に画定されることができる。バックコンタクト層１８０の厚さは、たとえば、一実施形態では約１０ｎｍ〜約５０ｎｍなど、約５ｎｍ〜約２００ｎｍとすることができる。
[0031]いくつかの実施形態では、バックコンタクト層１８０は、吸収体層１６０に隣接して設けられることができる。たとえば、バックコンタクト層１８０の第１の表面１８２は、吸収体層１６０の第２の表面１６４上に設けられることができる。いくつかの実施形態では、バックコンタクト層１８０は、多層構成として形成されることができ、たとえば、様々な組成物に亜鉛、銅、カドミウム、およびテルルを含む１つまたは複数の層など、Ｉ族、ＩＩ族、ＶＩ族からの材料の２成分または３成分からなる組合せを含むことができる。さらなる例示的な材料は、それだけに限定されるものではないが、テルル化銅でドープされたテルル化亜鉛、またはテルル化銅と合金にしたテルル化亜鉛を含む。
[0032]光起電デバイス１００は、吸収体層１６０との電気接触を提供するように構成された導電層１９０を含むことができる。導電層１９０は、実質上光起電デバイス１００のエネルギー側１０２を向く第１の表面１９２と、実質上光起電デバイス１００の反対側１０４を向く第２の表面１９４とを有することができる。いくつかの実施形態では、導電層１９０は、バックコンタクト層１８０に隣接して設けられることができる。たとえば、導電層１９０の第１の表面１９２は、バックコンタクト層１８０の第２の表面１８４上に設けられることができる。導電層１９０は、たとえば、窒素含有金属、銀、ニッケル、銅、アルミニウム、チタン、パラジウム、クロム、モリブデン、金などの１つまたは複数の層など、いずれかの好適な導電性材料を含むことができる。窒素含有金属層の好適な例は、窒化アルミニウム、窒化ニッケル、窒化チタン、窒化タングステン、窒化セレン、窒化タンタル、または窒化バナジウムを含むことができる。特定の実施形態では、導電層は、３つ以上の層を含むことができ、第１の層は、窒化物または酸窒化物、たとえばＭｏＮｘ、ＴｉＮｘ、ＣｒＮｘ、ＷＮｘ、またはＭｏＯｘＮｙなどであり、第２の層は、ＡｌまたはＡｌの合金などの導電層であり、第３の層は、保護層、たとえばＣｒである。
[0033]光起電デバイス１００は、基板１１０と協働して光起電デバイス１００に対するハウジングを形成するように構成された背面支持体１９６を含むことができる。背面支持体１９６は、光起電デバイス１００の反対側１０２に配置されることができる。たとえば、背面支持体１９６は、導電層１９０に隣接して形成されることができる。背面支持体１９６は、たとえば、ガラス（たとえば、ソーダ石灰ガラス）を含む、いずれかの好適な材料を含むことができる。
[0034]図１および図３をさらに参照すると、光起電デバイス１００、２００の製造は、概して、それだけに限定されるものではないが、スパッタリング、噴霧、蒸発、分子線堆積、熱分解、閉空間昇華（ＣＳＳ）、パルスレーザ堆積（ＰＬＤ）、化学気相成長（ＣＶＤ）、プラズマ促進化学気相成長（ＰＥＣＶＤ）、電気化学堆積（ＥＣＤ）、原子層堆積（ＡＬＤ）、または蒸気輸送堆積（ＶＴＤ）を含む１つまたは複数のプロセスによって、機能層または層前駆体を層の「スタック」に順次配置することを含む。
[0035]光起電デバイス１００、２００の製造は、光起電デバイス１００、２００を複数のセル２１０に分割するために、層のスタックのうちの特定の層の選択的な除去、すなわちスクライビングをさらに含むことができる。たとえば、ＴＣＯ層スタック１４０がセル２１０間で電気的に分離されることを確実にするために、第１の分離スクライブ２１２（Ｐ１スクライブとも呼ばれる）が形成されることができる。具体的には、第１の分離スクライブ２１２は、光起電デバイス１００のＴＣＯ層スタック１４０、緩衝層１５０、および吸収体層１６０を通って、または光起電デバイス２００のＴＣＯ層スタック１４０、緩衝層１５０、窓層１７０、および吸収体層１６０を通って形成されることができる。したがって、第１の分離スクライブ２１２は、吸収体層１６０が堆積した後に形成されることができる。次いで、バックコンタクト層１８０および導電層１９０の堆積前に、第１の分離スクライブ２１２が誘電体材料で充填されることができる。
[0036]セル２１０を直列に電気接続するために、直列接続スクライブ２１４（Ｐ２スクライブとも呼ばれる）が形成されることができる。たとえば、直列接続スクライブ２１４は、１つのセル１９０の導電層１９０から別のセル１９０のＴＣＯ層スタック１４０への導電経路を提供するために利用されることができる。直列接続スクライブ２１４は、光起電デバイス１００の吸収体層１６０およびバックコンタクト層１８０を通って、または光起電デバイス２００の窓層１７０、吸収体層１６０、およびバックコンタクト層１８０を通って形成されることができる。任意に、直列接続スクライブ２１４は、緩衝層１５０の一部または全部を通って形成されることができる。したがって、直列接続スクライブ２１４は、バックコンタクト層１８０が堆積した後に形成されることができる。次いで、直列接続スクライブ２１４は、それだけに限定されるものではないが、導電層１９０の材料などの、導電性材料で充填されることができる。
[0037]バックコンタクト１９０を個々のセル２１０に分離するために、第２の分離スクライブ２１６（Ｐ３スクライブとも呼ばれる）が形成されることができる。第２の分離スクライブ２１６は、導電層１９０、バックコンタクト層１８０、および吸収体層１６０の少なくとも一部分を分離するように形成されることができる。本明細書に提供する実施形態によれば、第１の分離スクライブ２１２、直列接続スクライブ２１４、および第２の分離スクライブ２１６はそれぞれ、レーザ切断またはレーザスクライビングを介して形成されることができる。
[0038]図４を次に参照すると、修正された光起電デバイス３００が示されている。光起電デバイス３００は基板１１０を含み、基板１１０上に少なくともＴＣＯ層スタック２４０がスパッタリングされる。いずれかの好適な方法によって、ＴＣＯ層スタック２４０上に吸収体層１６０が堆積させられる。ＴＣＯ層スタック２４０は、実質上光起電デバイス３００のエネルギー側１０２を向く第１の表面２４２と、実質上光起電デバイス３００の反対側１０４を向く第２の表面２４４とを有することができる。しかし、この実施形態では、ＴＣＯ層スタック２４０の第２の表面２４４は、吸収体層１６０の第１の表面１６２に隣接して位置し、この境界面にテクスチャ化トポグラフィを呈する。境界面を形成する２つの表面の数値を使用してスラッシュで分離するこの境界面の呼び方が、本明細書で採用される（たとえば、直前に言及された境界面の場合、境界面２４４／１６２）。テクスチャ化トポグラフィは、様々な高さおよび直径を有する複数の丘および谷と考えられることができる。入射光３０１がエネルギー側１０２から光起電デバイス３００に入り、光３０１は依然として部分的に反射される。しかし、光３０１の反射部分３０３は、平滑な境界面の反射と比較すると、テクスチャ化トポグラフィによって低減されることに留意されたい。したがって、テクスチャ化トポグラフィは、光３０７がテクスチャ化境界面２４４／１６２で散乱するため、吸収体層１６０内へ透過される光３０５を増大させることができる。吸収体層１６０内へ透過される光３０５が増大することで、光起電デバイス３００内の電流が増大する。
[0039]図４の光起電デバイス３００では、テクスチャ化トポグラフィがＴＣＯ層スタック／吸収体の境界面（２４４／１６２）に示されているが、テクスチャ化トポグラフィは、吸収体層１６０を含めて吸収体層１６０まで、光起電デバイス３００内のいずれかの他の境界面に位置決めされることができる。たとえば、図３の光起電デバイス２００を考慮されたい。本開示の異なる実施形態によれば、基板／障壁層（１１４／１３２）、障壁層／ＴＣＯ層（１３４／１４２）、またはＴＣＯ層／緩衝層（１４４／１５２）というＴＣＯ層スタック２４０の境界面のいずれもが、テクスチャ化トポグラフィを含むことができる。窓層１７０を有する実施形態では、緩衝層／窓層（１５４／１７２）または窓層／吸収体（１７４／１６２）もテクスチャ化されることができる。さらに、ＴＣＯ層スタック２４０は複数の層を含むことができ、各層が独自の内部境界面を有し、これらの内部境界面もテクスチャ化されることができる。所与の１組のスパッタリング条件下で、テクスチャ化トポグラフィが始まった後、後続の層は、類似のテクスチャを採用することができる。しかし、所望される場合、様々なスパッタリング条件を選択することによって、丘を高くしたり滑らかにしたりすることも可能である。
[0040]本明細書では、「平均粗さ」は、表面または境界面のテクスチャ化の大きさの測度である。スパッタリングプロセスは、一部はより高く、他はより低く、一部はより広く、他はより狭い、丘および谷の分布をもたらすことができることを理解されたい。本明細書に記載されるテクスチャ化トポグラフィを提供することで、そのような分布を強調または減少させることができる。「平均粗さ」は、谷の底からの丘の平均高さを推定する。平均粗さを評価する２つの方法が知られている。第１の方法は、表面の３Ｄ画像を作成して平均粗さを計算する原子間力顕微鏡法（ＡＦＭ）である。第２の方法は、偏光光を表面に照らして反射光を検出し、これと既知のモデルとを比較して平均粗さを推定する偏光解析法である。
[0041]図５を次に参照すると、本発明の一実施形態による例示的なスパッタリングチャンバ６０の断面が一般概略図が示されている。垂直の向きを有する例示的なスパッタリングチャンバ６０が示されているが、いずれかの他の構成が利用されることもできる。チャンバ６０自体がアノード６３を形成し、カソード６４は、基板１１０の方を向くチャンバの１つの壁に形成される。図示のように、第１の支持体６６と第２の支持体６７との間に基板１１０が保持されることができ、または別法として、水平の向きでローラもしくはコンベア上に基板１１０が支持されることができる。概して、基板１１０は、カソード６４の方を向く表面上にスパッタ層１４が形成されるように、スパッタリングチャンバ６０内に位置決めされる。電源６２が、チャンバ６０への電力を制御および供給するように構成される。スパッタリングすべき特有の材料またはスパッタリングすべき特有の基板に応じて、ＤＶ電圧またはＲＦ（交流）電圧として電力が供給されることができる。図示のように、電源６２は、それぞれワイア６８および６９を介して、カソード６４に電圧を印加して、カソード６４とアノード６５との間に電位をもたらし、したがって基板１１０は、カソード６４とアノード６５との間に位置する。単一の電源６２のみが示されているが、電位は、ともに結合された複数の電源を使用することによって実現されることができる。
[0042]イオン化可能ガスをスパッタチャンバ６０に導入するためのスパッタリング環境制御システム８０が示されている。環境制御システム８０は、不活性ガス源８１と、１つまたは複数の反応性ガス源８２、８３と、解放されるガスの量を調節する制御弁とを含む。ガス源８１〜８３は、１つまたは複数の供給ライン８４および１つまたは複数の入口８５を介して、スパッタリングチャンバ６０に接続される。様々な実施形態では、不活性ガス源８１は、アルゴンまたは窒素とすることができ、反応性ガス源８２、８３は、たとえば、水素、酸素、Ｈ２Ｏ、ＡｒおよびＯ２の混合物、ＡｒおよびＨ２の混合物、Ｎ２およびＯ２の混合物、ならびにＮ２およびＨ２の混合物を含むことができる。水素が反応性ガスに含まれるとき、水素は、８２に示されている不活性ガスに対して低い百分率で混合することが好ましい。酸素は、スパッタリングチャンバ６０への専用の入口を有することができる。環境制御システム８０は、１つまたは複数のプロセッサ７２に通信可能に結合されることができ、これは図４に両方向矢印の線として全体として示されている。本明細書では、「通信可能に結合される」という用語は、構成要素が、たとえば導電性媒体を介して電気信号、空気を介して電磁信号、光導波管を介して光信号など、データ信号を互いに交換することが可能であることを意味する。
[0043]スパッタリング雰囲気が着火された後、プラズマ場７０が生じ、カソード６４とアノード６３として作用するチャンバ壁との間の電位に応答して維持される。この電位により、プラズマ場７０内のプラズマイオンをカソード６４の方へ加速させて、カソード６４からの原子を基板１１０上の表面の方へ射出させる。したがって、カソード６４は「標的」とも呼ばれており、カソード６４の方を向く表面上にスパッタ層１４を形成するための原材料として作用する。カソード６４の性質は、スパッタリングされるべき１つまたは複数の層に依存する。カソード６４は、スズ元素、亜鉛元素、もしくはこれらの混合物などの金属もしくは合金の標的、またはセラミックの標的とすることができる。加えて、いくつかの実施形態では、複数のカソード６４が利用されることができる。複数のカソード６４は、いくつかのタイプの材料を含む層の形成（たとえば、同時スパッタリング）にとって特に有用となることができる。スパッタリング雰囲気は、典型的に酸素ガスを含有するため、プラズマ場７０の酸素粒子が射出された標的原子と反応して、基板１１０上のスパッタ層１４に酸化物層を形成することができる。
[0044]非限定的な例として、不活性ガス（たとえば、アルゴン）および酸素（たとえば、約０％〜約２０容量％の酸素）を含有する雰囲気において、金属標的からの指定のスパッタリング温度のスパッタリングを介して、ＴＣＯ層スタック２４０またはそのいずれかの層が形成され、基板１１０上にＴＣＯ層スタック２４０を形成することができる。たとえば障壁層１３０および緩衝層１５０などのＴＣＯ層スタック２４０の層の構成要素として上記で論じた組成物および材料はいずれも、そのようなスパッタリングプロセスによって堆積させられることができる。
[0045]本明細書に記載される実施形態によれば、プロセッサ７２は、機械可読命令を実行することが可能ないずれかのデバイスを意味する。したがって、１つまたは複数のプロセッサ７２はそれぞれ、コントローラ、集積回路、マイクロチップ、コンピュータ、またはいずれの他のコンピューティングデバイスとすることができる。１つまたは複数のプロセッサ７２は、論理またはソフトウェアを実行し、以下により詳細に論じられる機能を実施するように構成されることができる。たとえば、いくつかの実施形態では、プロセッサ７２は、弁を制御し、不活性担体および水素または酸素などのあらゆる反応性ガスに対する流量を調整することによって、スパッタリング環境を制御するようにプログラムされることができる。いくつかの実施形態では、プロセッサ７２は、基板を所望の温度に加熱もしくは冷却し、または電圧を増大もしくは減少させて磁界強度を変化させるようにプログラムされることができる。加えて、１つまたは複数のプロセッサ７２は、１つまたは複数のプロセッサ７２によって受け取られた論理および／または入力を記憶することができる１つまたは複数のメモリ構成要素に通信可能に結合されることができる。本明細書に記載されるメモリ構成要素は、ＲＡＭ、ＲＯＭ、フラッシュメモリ、ハードドライブ、または機械可読命令を記憶することが可能ないずれのデバイスとすることができる。
[0046]本開示の実施形態は、たとえばプロセッサによって直接実行されることができる機械語、または機械可読命令にコンパイルまたはアセンブルされて機械可読媒体に記憶されることができるアセンブリ言語、オブジェクト指向プログラミング（ＯＯＰ）、スクリプト言語、マイクロコードなど、あらゆる世代（たとえば、１ＧＬ、２ＧＬ、３ＧＬ、４ＧＬ、または５ＧＬ）のいずれかのプログラミング言語で書かれた機械可読命令またはアルゴリズムを含む論理を含む。別法として、論理またはアルゴリズムは、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）構成または特定用途向け集積回路（ＡＳＩＣ）、およびこれらの均等物を介して実施される論理など、ハードウェア記述言語（ＨＤＬ）で書かれることができる。したがって、論理は、事前にプログラムされたハードウェア要素として、またはハードウェアおよびソフトウェア構成要素の組合せとして、いずれかの従来のコンピュータプログラミング言語で実施されることができる。
[0047]いくつかのＴＣＯスタック層１４０の材料の場合、アニーリングステップが有益である。熱エネルギーまたはレーザエネルギーによるアニーリングは、光起電デバイスの業界で一般的であり、本明細書に詳細に記載される必要はない。
[0048]特定の所望の粗さ属性を有するＴＣＯ層スタック２４０を有する光起電デバイス１００、２００、３００は、スパッタリングプロセスによって全体に堆積させた平滑な膜より多くの内部反射をもたらすことが観察された。しかし、スパッタリング条件およびスパッタリング環境を慎重に制御することによって、ＴＣＯ層スタック２４０のうち内部反射を改善させた層は、スパッタリングプロセスによって作製されることができることが分かった。
[0049]図６および図７を次に参照すると、テクスチャ化トポグラフィを有する光起電デバイス４００の別の実施形態が示されている。光起電デバイス４００は、図１の光起電デバイス１００に組成上類似することができるが、見やすいようにスクライビングは省略される。基板１１０上には、任意の障壁層１３０、ＴＣＯ層１４０、および緩衝層１５０というＴＣＯ層スタック２４０の流動層が、順序どおり堆積させられる。次いで、吸収体層１６０、バックコンタクト１８０、導体材料１９０、および背面支持体１９６という層が堆積させられることができる。しかし、光起電デバイス４００は、テクスチャ化トポグラフィがＴＣＯ層／緩衝層境界面１４４／１５２、すなわちＴＣＯ層１４０の第２の表面１４４（デバイスのエネルギー側から離れている表面）と緩衝層１５０の第１の表面１５２との間の境界面から始まるという点で、図１の光起電デバイス１００とは異なる。テクスチャ化トポグラフィは、緩衝層／吸収体層境界面１５４／１６２でも同様に保持され、その境界面は、緩衝層１５０の第２の表面１５４および吸収体層１６０の第１の表面１６２に形成されたものである。緩衝層／吸収体層境界面１５４／１６２の精密なテクスチャ化は、ＴＣＯ層／緩衝層境界面１４４／１５２のテクスチャとは異なり得ることが観察されることができる。
[0050]図７は、光起電デバイス４００のテクスチャ化トポグラフィ領域の拡大部分を示す。ここでは、２つの境界面遷移区域４４８および４５８が示されている（見やすいように、点線によって囲まれている）。境界面遷移区域４４８は、ＴＣＯ層１４０の第２の表面１４４の最も低い谷４４９および最も高い丘４５０によって画定される。同様に、境界面遷移区域４５８は、緩衝層１５０の第２の表面１５４の最も低い谷４５９および最も高い丘４６０によって画定される。したがって、本明細書では、「境界面遷移区域」は、下にある層のテクスチャ化トポグラフィの丘および谷のため、隣接する堆積層が混ざり合う中間層を意味する。境界面遷移区域４４８内では、緩衝層１５０の半導体材料が、ＴＣＯ層１４０のＴＣＯ半導体材料の谷の中へ延びて充填し、境界面遷移区域４５８内では、吸収体層１６０の半導体材料が、緩衝層１５０の半導体材料の谷の中へ延びて充填する。こうして異なる半導体材料が混ざり合うことで、これらの境界面遷移区域４４８、４５８内に、これらの境界面遷移区域内の個々の半導体材料を混成した物理特性が提供される。
[0051]１つの重要なそのような物理特性は、屈折率ｎである。フレネルの式から、２つの媒体間の境界面における偏光されていない光の反射は、それぞれの屈折率ｎ１およびｎ２の差または「Δ」が増大するにつれて増大することが知られている。そのような各境界面における屈折率Δを最小にすることで、反射される光を低減させ、透過される光を増大させることができる。たとえば、図１、図３、図６、および図７のような光起電デバイス１００、２００、３００、４００では、基板１１０は、たとえばガラスから形成されるとき、約１．５の屈折率を有することができる。カドミウムベースの吸収体からの吸収体層１６０は、約３．０の屈折率を有する。ＴＣＯ層１４０が約１．８の屈折率を有し、緩衝層１５０が約２．０の屈折率を有する場合、ＴＣＯ層１４０と緩衝層１５０との間に、約１．９の有効屈折率を有する１つの境界面遷移区域を作製し、吸収体層１６０と緩衝層１５０との間に、約２．５の有効屈折率を有する第２の境界面遷移区域を作製することが可能である。したがって、テクスチャ化トポグラフィを含む各層境界面により、デバイスが追加の境界面を有したかのように作用する中間境界面遷移領域が作製される。同時に、境界面遷移区域の混成の性質により、各ステップにおける有効屈折率のΔがより小さくなり、屈折率の勾配がより緩やかになる。任意の障壁層１３０を有する実施形態では、緩やかな勾配の屈折率の追加の増分を形成するように、障壁層１３０の組成物および／または表面テクスチャが選択されることができる。これらの特徴を組み合わせて、反射を低減させ、デバイスからの電流および電力をより大きくすることに寄与する。
[0052]スパッタリングの条件を制御することによって、本明細書に記載および図示するテクスチャ化トポグラフィを作製することが可能である。テクスチャ化トポグラフィを制御することが知られている条件、およびそれぞれが試験された範囲にわたってトポグラフィの平均粗さに与える効果が、下の表Ａに示されている。
Figure 2022502847
[0053]図５を再び参照すると、スパッタリングチャンバ６０が示されている。様々なガスをスパッタチャンバ６０に導入するためのスパッタリング環境制御システム８０が示されている。環境制御システム８０は、１つまたは複数のプロセッサ７２に通信可能に結合されることができ、これは図５に両方向矢印の線として全体として示されている。制御システム８０は、スパッタリング条件パラメータを自動的に調整して所望の効果を実現するように、機械可読命令によってプログラムされることができる。非限定的な例として、滑らかな基板から始めて、各層の酸素の量を減少させながら材料の層がスパッタリングされて、粗さを高めかつより高い「丘」を構築し、境界面遷移区域を広げることができる。別法として、各層の酸素および／または水素の量を増大させながら後続の材料層がスパッタリングされて、最初にテクスチャ化された基板の粗さを滑らかにすることができる。粗さの効果が最も大きい場合、制御システムは、ほとんどまたはまったく酸素または水素の補給がない状態において、より高い温度および／またはより高い磁界強度で、層をスパッタリングするように構成されることができる。
実施例１
[0055]表Ｂに示されている可変の流量で酸素が補給されたアルゴン環境でガラス基板上にスパッタリングすることによって、ＴＣＯ層スタック２４０が準備された。酸素流は、標準的な立法センチメートル／分（ｓｃｃｍ）によって画定される。その結果得られるＴＣＯ層スタック２４０の粗さのＳＥＭ画像が、図８Ａ〜図８Ｄに示されている。酸素流が増大するにつれて粗さが減少する効果を見て取ることができる。
Figure 2022502847
実施例２
[0056]本明細書に記載されるように、連続層をスパッタリングすることによって、３つの光起電デバイス９０１、９１０、９３０が準備された。スパッタリング環境の酸素および水素含量の条件を変更することによって、粗さが変更された。偏光解析法によって、平均粗さが判定された。偏光解析法の結果が表Ｃに示されており、緩衝層／吸収体層境界面１５４／１６２におけるデバイスの断面ＳＥＭが図９Ａ〜図９Ｃに示されている。図９Ａで、デバイス９０１は、４００ｎｍのスケールを示すスケールバー９０２に基づいて、ＴＣＯ層スタック２４０の第２の表面２４４における境界面に粒状の幾何形状を形成するより大きい丘９０４のいくつかが、１００ｎｍを超えるサイズであることが観察されることができる。図９Ｂで、デバイス９１０は、２００ｎｍのスケールを示すスケールバー９１２に基づいて、ＴＣＯ層スタック２４０の第２の表面２４４に中間レベルのサイズを有する丘９１４を有し、丘９１４は、デバイス９０１内の丘９０４のサイズとデバイス９３０の丘９３４との間に入るサイズを有することが観察されることができる。図９Ｃで、デバイス９３０は、２００ｎｍのスケールを示すスケールバー９３２に基づいて、ＴＣＯ層スタック２４０の第２の表面２４４の丘９３４が、最も小さいサイズを有することが観察されることができる。
Figure 2022502847
[0057]加えて、これら３つのデバイス９０１、９１０、９３０が、量子効率測定システムによって、電流密度（ｍＡ／ｃｍ２）に関して測定された。５．５ｎｍで約２３．２４ｍＡ／ｃｍ２の電流密度を有する緩衝層／吸収体層境界面１５４／１６２に形成されたＴＣＯ層スタック２４０の第２の表面２４４を有するデバイス９３０（たとえば、図７参照）と比較すると、最も粗いＴＣＯ層スタック２４０の第２の表面２４４、すなわち吸収体境界面を有するデバイス９０１（２８．８ｎｍ）は、約２３．６５ｍＡ／ｃｍ２まで約１．７％の電流の増大を有し、ＴＣＯ層スタック２４０の第２の表面２４４に中間の粗さを有するデバイス９０２は、約２３．３５ｍＡ／ｃｍ２まで約０．５％の電流の増大を有した。これらのデータ点が図１０に示されている。
[0058]本明細書に提供する実施形態によれば、光起電デバイスを製造する方法は、不活性のスパッタリング環境で少なくとも１つの透明金属酸化物層を基板上へスパッタリングすることを含むことができる。不活性のスパッタリング環境は、約０．１ｓｃｃｍ〜約３０ｓｃｃｍの流量の酸素で制御されることができる。約５ｎｍより大きい平均粗さを有する少なくとも１つの境界面を有するスパッタリングされた透明導電性酸化物層スタックが作製されることができる。別法または追加として、透明導電性酸化物層スタックがアニーリングされることができる。
[0059]本明細書に提供する実施形態によれば、薄膜透明導電性酸化物層スタックは、不活性のスパッタリング環境で少なくとも１つの透明金属酸化物層を基板上へスパッタリングすることを含むことができる。不活性のスパッタリング環境は、約０．１ｓｃｃｍ〜約３０ｓｃｃｍの流量の酸素で制御されることができる。約５ｎｍより大きい平均粗さを有する少なくとも１つの境界面を有するスパッタリングされた透明導電性酸化物層スタックが作製されることができる。別法または追加として、透明導電性酸化物層スタックがアニーリングされることができる。別法または追加として、平均粗さは約５ｎｍ〜約２００ｎｍである。別法または追加として、平均粗さは約５ｎｍ〜約１２０ｎｍである。別法または追加として、平均粗さは約５ｎｍ〜約６０ｎｍである。別法または追加として、平均粗さは約５ｎｍ〜約３０ｎｍである。
[0060]別の実施形態によれば、薄膜透明酸化物層スタックは、不活性のスパッタリング環境で少なくとも１つの透明金属酸化物層を基板上へスパッタリングすることを含むことができる。不活性のスパッタリング環境は、約０．１ｓｃｃｍ〜約３０ｓｃｃｍの流量の酸素で制御されることができる。約５ｎｍより大きい平均粗さを有する少なくとも１つの境界面を有するスパッタリングされた透明酸化物層スタックが作製されることができる。別法または追加として、透明導電性酸化物層スタックがアニーリングされることができる。
[0061]さらなる実施形態では、関連する吸収体層とともに使用するための改善された薄膜透明酸化物層を製造する方法は、アニーリングされたときに５〜６０ｎｍの平均粗さを有する少なくとも１つの境界面を有するスパッタリングされた透明酸化物層を作製するように選択された条件下で、１つまたは複数の透明金属酸化物層を基板上へスパッタリングすることを含むことができ、前記スパッタリング条件は、（ｉ）不活性スパッタリングまたはアニーリング環境に酸素または水素を補給すること、（ｉｉ）基板温度を約２５〜約４００℃の範囲まで増大させること、および（ｉｉｉ）スパッタリングプロセスに伴う磁界強度を約２０ｍＴ〜約１００ｍＴの範囲まで増大させることから選択される。入射光に露出されると、透明酸化物層の少なくとも１つの境界面の粗さが反射を低減させ、関連する吸収体層への光散乱透過を増大させる。
[0062]さらに別の実施形態では、光起電デバイスは、基板、透明層スタック、および吸収体層を含むことができる。透明導電層スタックは、透明酸化物層スタックを形成するように、異なる屈折率を有する少なくとも２つの透明金属酸化物層を含むことができ、透明導電性酸化物層スタック内の２つの金属酸化物層間の少なくとも１つの境界面、または透明導電性酸化物層スタックと隣接する層との間の少なくとも１つの境界面は、５〜６０ｎｍの平均粗さを有する。吸収体層は、透明層スタック上に配置されることができる。透明酸化物層スタックの少なくとも１つの境界面の粗さは、隣接する２つの層の屈折率の中間にある有効屈折率を有する境界面遷移区域を作製して、屈折率のより緩やかな勾配を形成する。
[0063]特定の実施形態について本明細書に図示および記載したが、特許請求される主題の精神および範囲から逸脱することなく、様々な他の変更および修正を加えることができることを理解されたい。さらに、特許請求の範囲の主題の様々な態様について本明細書に記載したが、そのような態様は、組み合わせて利用される必要はない。したがって、添付の特許請求の範囲は、特許請求の範囲の主題の範囲内のすべてのそのような変更および修正を包含することが意図される。
[0063]特定の実施形態について本明細書に図示および記載したが、特許請求される主題の精神および範囲から逸脱することなく、様々な他の変更および修正を加えることができることを理解されたい。さらに、特許請求の範囲の主題の様々な態様について本明細書に記載したが、そのような態様は、組み合わせて利用される必要はない。したがって、添付の特許請求の範囲は、特許請求の範囲の主題の範囲内のすべてのそのような変更および修正を包含することが意図される。
[発明の態様]
[１]
薄膜透明導電性酸化物層スタックを製造する方法であって、
不活性のスパッタリング環境で少なくとも１つの透明金属酸化物層を基板上へスパッタリングすること、
前記不活性のスパッタリング環境を約０．１ｓｃｃｍ〜約３０ｓｃｃｍの流量の酸素で制御して、約５ｎｍ〜約６０ｎｍの平均粗さを有する少なくとも１つの境界面を有するスパッタリングされた透明導電性酸化物層スタックを作製すること、および
透明導電性酸化物層スタックをアニーリングすることを含む方法。
[２]
平均粗さが約５ｎｍ〜約３０ｎｍである、１に記載の方法。
[３]
スパッタリング中の酸素流量が約１ｓｃｃｍ〜約２０ｓｃｃｍである、１に記載の方法。
[４]
スパッタリング中の基板温度が約２５〜約４００℃である、１に記載の方法。
[５]
異なる屈折率を有する少なくとも２つの透明金属酸化物層を基板上へスパッタリングして、透明導電性酸化物層スタックを形成すること、ここで前記透明導電性酸化物層スタック内の２つの金属酸化物層間の少なくとも１つの境界面、または前記透明導電性酸化物層スタックと隣接する層との間の少なくとも１つの境界面が、５〜６０ｎｍの平均粗さを有する、
前記透明導電性酸化物層スタックをアニーリングすること、および
前記透明導電性酸化物層スタック上に吸収体層を堆積させることをさらに含み、
それによってアニーリング後、前記透明導電性酸化物層スタックの前記少なくとも１つの境界面の粗さが、隣接する２つの層の屈折率の中間にある有効屈折率の遷移区域を作製して、屈折率のより緩やかな勾配を形成する、
１に記載の方法。
[６]
前記金属酸化物層の少なくとも１つが、インジウムスズ酸化物（ＩＴＯ）、亜鉛マグネシウム酸化物（ＺＭＯ）、ならびに酸化スズ（ＴＯ）、およびカドミウムスズ酸化物（ＣＴＯ）から選択される、５に記載の方法。
[７]
前記金属酸化物層の少なくとも２つが、インジウムスズ酸化物（ＩＴＯ）、亜鉛マグネシウム酸化物（ＺＭＯ）、酸化スズ（ＴＯ）、およびカドミウムスズ酸化物（ＣＴＯ）から選択される、６に記載の方法。
[８]
平均粗さが約５ｎｍ〜約３０ｎｍである、６に記載の方法。
[９]
スパッタリング中の酸素流量が約０ｓｃｃｍ〜約２０ｓｃｃｍである、６に記載の方法。
[１０]
付設した吸収体層とともに使用するための改善された薄膜透明導電性酸化物層を製造する方法であって、
アニーリングされたときに５〜６０ｎｍの平均粗さを有する少なくとも１つの境界面を有するスパッタリングされた透明導電性酸化物層を作製するように選択された条件下で、１つまたは複数の透明金属酸化物層を基板上へスパッタリングすることを含み、前記スパッタリング条件が、（ｉ）不活性スパッタリングまたはアニーリング環境に酸素または水素を補給すること、（ｉｉ）基板温度を約２５〜約４００℃の範囲まで増大させること、および（ｉｉｉ）スパッタリングプロセスに伴う磁界強度を約２０ｍＴ〜約１００ｍＴの範囲まで増大させることから選択され、
それによって、入射光に露出されると、透明導電性酸化物層の少なくとも１つの境界面の粗さが反射を低減させ、前記付設した吸収体層への光散乱透過を増大させる、方法。
[１１]
平均粗さが約５ｎｍ〜約３０ｎｍである、１０に記載の方法。
[１２]
前記スパッタリングが、約０．１ｓｃｃｍ〜約３０ｓｃｃｍの流量の酸素で補給する条件下で行われる、１０に記載の方法。
[１３]
前記スパッタリングが、約１ｓｃｃｍ〜約２０ｓｃｃｍの流量の酸素で補給する条件下で行われる、１２に記載の方法。
[１４]
前記スパッタリングが、不活性環境の最大３重量％の水素で補給するさらなる条件下で行われる、１２に記載の方法。
[１５]
前記スパッタリングが、約２５〜約４００℃の基板温度の条件下で行われる、１０に記載の方法。
[１６]
前記スパッタリングが、約４０〜約９０ｍＴの磁界強度の条件下で行われる、１０に記載の方法。
[１７]
１に記載の方法によって形成された透明導電性酸化物層スタックを備える光起電デバイス。
[１８]
基板と、
透明導電性酸化物層スタックを形成するように、異なる屈折率を有する少なくとも２つの透明金属酸化物層を備える透明導電層スタック、ここで前記透明導電性酸化物層スタック内の２つの金属酸化物層間の少なくとも１つの境界面、または前記透明導電性酸化物層スタックと隣接する層との間の少なくとも１つの境界面が、５〜６０ｎｍの平均粗さを有する、
前記スパッタリングされた透明導電層スタック上に配置された吸収体層、および
前記吸収体層上に配置されたバックコンタクトとを備え、
それによって前記透明導電性酸化物層スタックの前記少なくとも１つの境界面の粗さが、隣接する２つの層の屈折率の中間にある有効屈折率を有する境界面遷移区域を作製して、屈折率のより緩やかな勾配を形成する、
光起電デバイス。
[１９]
平均粗さが約５ｎｍ〜約３０ｎｍである、１８に記載の光起電デバイス。
[２０]
前記金属酸化物層の少なくとも１つが、インジウムスズ酸化物（ＩＴＯ）、亜鉛マグネシウム酸化物（ＺＭＯ）、ならびに酸化スズ（ＴＯ）、およびカドミウムスズ酸化物（ＣＴＯ）から選択される、１８に記載の光起電デバイス。
[２１]
屈折率の緩やかな勾配を促進する屈折率を有する障壁層をさらに備える、１８に記載の光起電デバイス。
[２２]
約１．５の屈折率を有するガラスを含む基板と、
約３の屈折率を有するテルル化カドミウムを含む吸収体層と、
前記基板と前記吸収体層との間に配置されており、少なくとも１つの境界面遷移区域とともに、前記基板と前記吸収体層との間に少なくとも４つの境界面領域を画定する少なくとも２つの透明金属酸化物層とをさらに備え、前記少なくとも２つの透明金属酸化物層の屈折率が１．５〜３であり、前記境界面領域のいずれでも前記屈折率が、０．５を超えて変化しない、
１８に記載の光起電デバイス。
[２３]
薄膜透明酸化物層スタックを製造する方法であって、
不活性のスパッタリング環境で少なくとも１つの透明金属酸化物層を基板上へスパッタリングすること、および
前記不活性のスパッタリング環境を約０．１ｓｃｃｍ〜約３０ｓｃｃｍの流量の酸素で制御して、５ｎｍより大きい平均粗さを有する少なくとも１つの境界面を有するスパッタリングされた透明酸化物層スタックを作製することを含む方法。
[２４]
前記透明酸化物層をアニーリングすることをさらに含む、２３に記載の方法。
[２５]
スパッタリング中の酸素流量が約１ｓｃｃｍ〜約２０ｓｃｃｍである、１、２、２３、または２４のいずれか一項に記載の方法。
[２６]
スパッタリング中の基板温度が約２５〜約４００℃である、１から３または２３から２５のいずれか一項に記載の方法。
[２７]
異なる屈折率を有する少なくとも２つの透明金属酸化物層を基板上へスパッタリングして、透明導電性酸化物層スタックを形成すること、ここで前記透明導電性酸化物層スタック内の２つの金属酸化物層間の少なくとも１つの境界面、または前記透明導電性酸化物層スタックと隣接する層との間の少なくとも１つの境界面が、５〜６０ｎｍの平均粗さを有する
前記透明導電性酸化物層スタックをアニーリングすること、および
前記透明導電性酸化物層スタック上に吸収体層を堆積させることをさらに含み、
それによってアニーリング後、前記透明導電性酸化物層スタックの前記少なくとも１つの境界面の粗さが、隣接する２つの層の屈折率の中間にある有効屈折率の遷移区域を作製して、屈折率のより緩やかな勾配を形成する、
１から４または２３から２６のいずれか一項に記載の方法。
[２８]
前記金属酸化物層の少なくとも１つが、インジウムスズ酸化物（ＩＴＯ）、亜鉛マグネシウム酸化物（ＺＭＯ）、ならびに酸化スズ（ＴＯ）、およびカドミウムスズ酸化物（ＣＴＯ）から選択される、１から５または２３から２７のいずれか一項に記載の方法。
[２９]
前記金属酸化物層の少なくとも２つが、インジウムスズ酸化物（ＩＴＯ）、亜鉛マグネシウム酸化物（ＺＭＯ）、酸化スズ（ＴＯ）、およびカドミウムスズ酸化物（ＣＴＯ）から選択される、１から６または２３から２８のいずれか一項に記載の方法。
[３０]
平均粗さが約５ｎｍ〜約３０ｎｍである、１または３から７または２３から２９に記載の方法。
[３１]
スパッタリング中の酸素流量が約０ｓｃｃｍ〜約２０ｓｃｃｍである、１から８または２３から３０に記載の方法。
[３２]
前記スパッタリングが、約０．１ｓｃｃｍ〜約３０ｓｃｃｍの流量の酸素で補給する条件下で行われる、１０または１１に記載の方法。
[３３]
前記スパッタリングが、約１ｓｃｃｍ〜約２０ｓｃｃｍの流量の酸素で補給する条件下で行われる、１０から１２または３２のいずれか一項に記載の方法。
[３４]
前記スパッタリングが、不活性環境の最大３重量％の水素で補給するさらなる条件下で行われる、１０から１３または３２もしくは３３のいずれか一項に記載の方法。
[３５]
前記スパッタリングが、約２００〜約４００℃の基板温度の条件下で行われる、１０から１４または３２から３４のいずれか一項に記載の方法。
[３６]
前記スパッタリングが、約４０〜約９０ｍＴの磁界強度の条件下で行われる、１０から１５または３２から３５のいずれか一項に記載の方法。
[３７]
前記金属酸化物層の少なくとも１つが、インジウムスズ酸化物（ＩＴＯ）、亜鉛マグネシウム酸化物（ＺＭＯ）、ならびに酸化スズ（ＴＯ）、およびカドミウムスズ酸化物（ＣＴＯ）から選択される、１８または１９に記載の光起電デバイス。
[３８]
屈折率の緩やかな勾配を促進する屈折率を有する障壁層をさらに備える、１８から２０または３７のいずれか一項に記載の光起電デバイス。
[３９]
約１．５の屈折率を有するガラスを含む基板、
約３の屈折率を有するテルル化カドミウムを含む吸収体層、および
前記基板と前記吸収体層との間に配置されており、少なくとも１つの境界面遷移区域とともに、前記基板と前記吸収体層との間に少なくとも４つの境界面領域を画定する少なくとも２つの透明金属酸化物層をさらに備え、前記少なくとも２つの透明金属酸化物層の屈折率が１．５〜３であり、前記境界面領域のいずれでも前記屈折率が、０．５を超えて変化しない、
１８から２１または３７もしくは３８のいずれか一項に記載の光起電デバイス。
[４０]
１から１６または２３から３６のいずれか一項に記載の方法によって形成された透明導電性酸化物層スタックを備える光起電デバイス。
[４１]
約１．５の屈折率を有するガラスを含む基板、
約３の屈折率を有するテルル化カドミウムを含む吸収体層、
前記基板と前記吸収体層との間に配置されており、少なくとも１つの境界面遷移区域とともに、前記基板と前記吸収体層との間に少なくとも４つの境界面領域を画定する少なくとも２つの透明金属酸化物層をさらに備え、前記少なくとも２つの透明金属酸化物層の屈折率が１．５〜３であり、前記境界面領域のいずれでも前記屈折率は、０．５を超えて変化しない、
１から４０のいずれか一項に記載の方法または光起電デバイス。

Claims (41)

  1. 薄膜透明導電性酸化物層スタックを製造する方法であって、
    不活性のスパッタリング環境で少なくとも１つの透明金属酸化物層を基板上へスパッタリングすること、
    前記不活性のスパッタリング環境を約０．１ｓｃｃｍ〜約３０ｓｃｃｍの流量の酸素で制御して、約５ｎｍ〜約６０ｎｍの平均粗さを有する少なくとも１つの境界面を有するスパッタリングされた透明導電性酸化物層スタックを作製すること、および
    透明導電性酸化物層スタックをアニーリングすることを含む方法。
  2. 平均粗さが約５ｎｍ〜約３０ｎｍである、請求項１に記載の方法。
  3. スパッタリング中の酸素流量が約１ｓｃｃｍ〜約２０ｓｃｃｍである、請求項１に記載の方法。
  4. スパッタリング中の基板温度が約２５〜約４００℃である、請求項１に記載の方法。
  5. 異なる屈折率を有する少なくとも２つの透明金属酸化物層を基板上へスパッタリングして、透明導電性酸化物層スタックを形成すること、ここで前記透明導電性酸化物層スタック内の２つの金属酸化物層間の少なくとも１つの境界面、または前記透明導電性酸化物層スタックと隣接する層との間の少なくとも１つの境界面が、５〜６０ｎｍの平均粗さを有する、
    前記透明導電性酸化物層スタックをアニーリングすること、および
    前記透明導電性酸化物層スタック上に吸収体層を堆積させることをさらに含み、
    それによってアニーリング後、前記透明導電性酸化物層スタックの前記少なくとも１つの境界面の粗さが、隣接する２つの層の屈折率の中間にある有効屈折率の遷移区域を作製して、屈折率のより緩やかな勾配を形成する、
    請求項１に記載の方法。
  6. 前記金属酸化物層の少なくとも１つが、インジウムスズ酸化物（ＩＴＯ）、亜鉛マグネシウム酸化物（ＺＭＯ）、ならびに酸化スズ（ＴＯ）、およびカドミウムスズ酸化物（ＣＴＯ）から選択される、請求項５に記載の方法。
  7. 前記金属酸化物層の少なくとも２つが、インジウムスズ酸化物（ＩＴＯ）、亜鉛マグネシウム酸化物（ＺＭＯ）、酸化スズ（ＴＯ）、およびカドミウムスズ酸化物（ＣＴＯ）から選択される、請求項６に記載の方法。
  8. 平均粗さが約５ｎｍ〜約３０ｎｍである、請求項６に記載の方法。
  9. スパッタリング中の酸素流量が約０ｓｃｃｍ〜約２０ｓｃｃｍである、請求項６に記載の方法。
  10. 付設した吸収体層とともに使用するための改善された薄膜透明導電性酸化物層を製造する方法であって、
    アニーリングされたときに５〜６０ｎｍの平均粗さを有する少なくとも１つの境界面を有するスパッタリングされた透明導電性酸化物層を作製するように選択された条件下で、１つまたは複数の透明金属酸化物層を基板上へスパッタリングすることを含み、前記スパッタリング条件が、（ｉ）不活性スパッタリングまたはアニーリング環境に酸素または水素を補給すること、（ｉｉ）基板温度を約２５〜約４００℃の範囲まで増大させること、および（ｉｉｉ）スパッタリングプロセスに伴う磁界強度を約２０ｍＴ〜約１００ｍＴの範囲まで増大させることから選択され、
    それによって、入射光に露出されると、透明導電性酸化物層の少なくとも１つの境界面の粗さが反射を低減させ、前記付設した吸収体層への光散乱透過を増大させる、方法。
  11. 平均粗さが約５ｎｍ〜約３０ｎｍである、請求項１０に記載の方法。
  12. 前記スパッタリングが、約０．１ｓｃｃｍ〜約３０ｓｃｃｍの流量の酸素を補給する条件下で行われる、請求項１０に記載の方法。
  13. 前記スパッタリングが、約１ｓｃｃｍ〜約２０ｓｃｃｍの流量の酸素を補給する条件下で行われる、請求項１２に記載の方法。
  14. 前記スパッタリングが、不活性環境の最大３重量％の水素を補給するさらなる条件下で行われる、請求項１２に記載の方法。
  15. 前記スパッタリングが、約２５〜約４００℃の基板温度の条件下で行われる、請求項１０に記載の方法。
  16. 前記スパッタリングが、約４０〜約９０ｍＴの磁界強度の条件下で行われる、請求項１０に記載の方法。
  17. 請求項１に記載の方法によって形成された透明導電性酸化物層スタックを備える光起電デバイス。
  18. 基板と、
    透明導電性酸化物層スタックを形成するように、異なる屈折率を有する少なくとも２つの透明金属酸化物層を備える透明導電層スタック、ここで前記透明導電性酸化物層スタック内の２つの金属酸化物層間の少なくとも１つの境界面、または前記透明導電性酸化物層スタックと隣接する層との間の少なくとも１つの境界面が、５〜６０ｎｍの平均粗さを有する、
    前記スパッタリングされた透明導電層スタック上に配置された吸収体層、および
    前記吸収体層上に配置されたバックコンタクトとを備え、
    それによって前記透明導電性酸化物層スタックの前記少なくとも１つの境界面の粗さが、隣接する２つの層の屈折率の中間にある有効屈折率を有する境界面遷移区域を作製して、屈折率のより緩やかな勾配を形成する、
    光起電デバイス。
  19. 平均粗さが約５ｎｍ〜約３０ｎｍである、請求項１８に記載の光起電デバイス。
  20. 前記金属酸化物層の少なくとも１つが、インジウムスズ酸化物（ＩＴＯ）、亜鉛マグネシウム酸化物（ＺＭＯ）、ならびに酸化スズ（ＴＯ）、およびカドミウムスズ酸化物（ＣＴＯ）から選択される、請求項１８に記載の光起電デバイス。
  21. 屈折率の緩やかな勾配を促進する屈折率を有する障壁層をさらに備える、請求項１８に記載の光起電デバイス。
  22. 約１．５の屈折率を有するガラスを含む基板と、
    約３の屈折率を有するテルル化カドミウムを含む吸収体層と、
    前記基板と前記吸収体層との間に配置されており、少なくとも１つの境界面遷移区域とともに、前記基板と前記吸収体層との間に少なくとも４つの境界面領域を画定する少なくとも２つの透明金属酸化物層とをさらに備え、前記少なくとも２つの透明金属酸化物層の屈折率が１．５〜３であり、前記境界面領域のいずれでも前記屈折率が、０．５を超えて変化しない、
    請求項１８に記載の光起電デバイス。
  23. 薄膜透明酸化物層スタックを製造する方法であって、
    不活性のスパッタリング環境で少なくとも１つの透明金属酸化物層を基板上へスパッタリングすること、および
    前記不活性のスパッタリング環境を約０．１ｓｃｃｍ〜約３０ｓｃｃｍの流量の酸素で制御して、５ｎｍより大きい平均粗さを有する少なくとも１つの境界面を有するスパッタリングされた透明酸化物層スタックを作製することを含む方法。
  24. 前記透明酸化物層をアニーリングすることをさらに含む、請求項２３に記載の方法。
  25. スパッタリング中の酸素流量が約１ｓｃｃｍ〜約２０ｓｃｃｍである、請求項１、２、２３、または２４のいずれか一項に記載の方法。
  26. スパッタリング中の基板温度が約２５〜約４００℃である、請求項１から３または請求項２３から２５のいずれか一項に記載の方法。
  27. 異なる屈折率を有する少なくとも２つの透明金属酸化物層を基板上へスパッタリングして、透明導電性酸化物層スタックを形成すること、ここで前記透明導電性酸化物層スタック内の２つの金属酸化物層間の少なくとも１つの境界面、または前記透明導電性酸化物層スタックと隣接する層との間の少なくとも１つの境界面が、５〜６０ｎｍの平均粗さを有する
    前記透明導電性酸化物層スタックをアニーリングすること、および
    前記透明導電性酸化物層スタック上に吸収体層を堆積させることをさらに含み、
    それによってアニーリング後、前記透明導電性酸化物層スタックの前記少なくとも１つの境界面の粗さが、隣接する２つの層の屈折率の中間にある有効屈折率の遷移区域を作製して、屈折率のより緩やかな勾配を形成する、
    請求項１から４または請求項２３から２６のいずれか一項に記載の方法。
  28. 前記金属酸化物層の少なくとも１つが、インジウムスズ酸化物（ＩＴＯ）、亜鉛マグネシウム酸化物（ＺＭＯ）、ならびに酸化スズ（ＴＯ）、およびカドミウムスズ酸化物（ＣＴＯ）から選択される、請求項１から５または請求項２３から２７のいずれか一項に記載の方法。
  29. 前記金属酸化物層の少なくとも２つが、インジウムスズ酸化物（ＩＴＯ）、亜鉛マグネシウム酸化物（ＺＭＯ）、酸化スズ（ＴＯ）、およびカドミウムスズ酸化物（ＣＴＯ）から選択される、請求項１から６または請求項２３から２８のいずれか一項に記載の方法。
  30. 平均粗さが約５ｎｍ〜約３０ｎｍである、請求項１または請求項３から７または請求項２３から２９に記載の方法。
  31. スパッタリング中の酸素流量が約０ｓｃｃｍ〜約２０ｓｃｃｍである、請求項１から８または請求項２３から３０に記載の方法。
  32. 前記スパッタリングが、約０．１ｓｃｃｍ〜約３０ｓｃｃｍの流量の酸素を補給する条件下で行われる、請求項１０または１１に記載の方法。
  33. 前記スパッタリングが、約１ｓｃｃｍ〜約２０ｓｃｃｍの流量の酸素を補給する条件下で行われる、請求項１０から１２または請求項３２のいずれか一項に記載の方法。
  34. 前記スパッタリングが、不活性環境の最大３重量％の水素を補給するさらなる条件下で行われる、請求項１０から１３または請求項３２もしくは３３のいずれか一項に記載の方法。
  35. 前記スパッタリングが、約２００〜約４００℃の基板温度の条件下で行われる、請求項１０から１４または請求項３２から３４のいずれか一項に記載の方法。
  36. 前記スパッタリングが、約４０〜約９０ｍＴの磁界強度の条件下で行われる、請求項１０から１５または請求項３２から３５のいずれか一項に記載の方法。
  37. 前記金属酸化物層の少なくとも１つが、インジウムスズ酸化物（ＩＴＯ）、亜鉛マグネシウム酸化物（ＺＭＯ）、ならびに酸化スズ（ＴＯ）、およびカドミウムスズ酸化物（ＣＴＯ）から選択される、請求項１８または１９に記載の光起電デバイス。
  38. 屈折率の緩やかな勾配を促進する屈折率を有する障壁層をさらに備える、請求項１８から２０または請求項３７のいずれか一項に記載の光起電デバイス。
  39. 約１．５の屈折率を有するガラスを含む基板、
    約３の屈折率を有するテルル化カドミウムを含む吸収体層、および
    前記基板と前記吸収体層との間に配置されており、少なくとも１つの境界面遷移区域とともに、前記基板と前記吸収体層との間に少なくとも４つの境界面領域を画定する少なくとも２つの透明金属酸化物層をさらに備え、前記少なくとも２つの透明金属酸化物層の屈折率が１．５〜３であり、前記境界面領域のいずれでも前記屈折率が、０．５を超えて変化しない、
    請求項１８から２１または請求項３７もしくは３８のいずれか一項に記載の光起電デバイス。
  40. 請求項１から１６または請求項２３から３６のいずれか一項に記載の方法によって形成された透明導電性酸化物層スタックを備える光起電デバイス。
  41. 約１．５の屈折率を有するガラスを含む基板、
    約３の屈折率を有するテルル化カドミウムを含む吸収体層、
    前記基板と前記吸収体層との間に配置されており、少なくとも１つの境界面遷移区域とともに、前記基板と前記吸収体層との間に少なくとも４つの境界面領域を画定する少なくとも２つの透明金属酸化物層をさらに備え、前記少なくとも２つの透明金属酸化物層の屈折率が１．５〜３であり、前記境界面領域のいずれでも前記屈折率は、０．５を超えて変化しない、
    請求項１から４０のいずれか一項に記載の方法または光起電デバイス。
JP2021516602A 2018-09-24 2019-09-23 テクスチャ化ｔｃｏ層を有する光起電デバイス、およびｔｃｏスタックを作る方法 Active JP7470677B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862735328P 2018-09-24 2018-09-24
US62/735,328 2018-09-24
PCT/US2019/052370 WO2020068630A1 (en) 2018-09-24 2019-09-23 Photovoltaic devices with textured tco layers, and methods of making tco stacks

Publications (3)

Publication Number Publication Date
JP2022502847A true JP2022502847A (ja) 2022-01-11
JPWO2020068630A5 JPWO2020068630A5 (ja) 2023-06-26
JP7470677B2 JP7470677B2 (ja) 2024-04-18

Family

ID=68136588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021516602A Active JP7470677B2 (ja) 2018-09-24 2019-09-23 テクスチャ化ｔｃｏ層を有する光起電デバイス、およびｔｃｏスタックを作る方法

Country Status (4)

Country Link
US (1) US20220013674A1 (ja)
EP (1) EP3853908A1 (ja)
JP (1) JP7470677B2 (ja)
WO (1) WO2020068630A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11155493B2 (en) * 2010-01-16 2021-10-26 Cardinal Cg Company Alloy oxide overcoat indium tin oxide coatings, coated glazings, and production methods

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090084438A1 (en) * 2006-11-02 2009-04-02 Guardian Industries Corp., Front electrode for use in photovoltaic device and method of making same
JP2010514920A (ja) * 2006-12-21 2010-05-06 アプライド マテリアルズ インコーポレイテッド 透明導電膜の反応性スパッタ堆積
US20110126875A1 (en) * 2009-12-01 2011-06-02 Hien-Minh Huu Le Conductive contact layer formed on a transparent conductive layer by a reactive sputter deposition
JP2011183567A (ja) * 2010-03-04 2011-09-22 Kaneka Corp 透明電極付き基板の製造方法
JP2012504306A (ja) * 2008-09-30 2012-02-16 エルジー・ケム・リミテッド 透明導電膜及びそれを備えた透明電極
JP2012049218A (ja) * 2010-08-25 2012-03-08 Sumitomo Metal Mining Co Ltd 透明導電膜の製造方法、及び薄膜太陽電池の製造方法
JP2012089629A (ja) * 2010-10-18 2012-05-10 Mitsubishi Electric Corp 光電変換装置、及び光電変換装置の製造方法
US20120153341A1 (en) * 2009-06-08 2012-06-21 University Of Toledo Flexible Photovoltaic Cells Having a Polyimide Material Layer and Method of Producing Same
JP2012188711A (ja) * 2011-03-11 2012-10-04 Mitsubishi Materials Corp 太陽電池用透明導電膜およびその製造方法
JP2013058638A (ja) * 2011-09-08 2013-03-28 Ulvac Japan Ltd 太陽電池用透明導電性基板の製造方法及び太陽電池用透明導電性基板
JP2016127179A (ja) * 2015-01-06 2016-07-11 三菱電機株式会社 薄膜太陽電池およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6743488B2 (en) * 2001-05-09 2004-06-01 Cpfilms Inc. Transparent conductive stratiform coating of indium tin oxide
AU2003241911A1 (en) 2002-05-29 2003-12-12 Asahi Glass Company, Limited Substrate with transparent conductive film and organic el device
JP2006249554A (ja) 2005-03-14 2006-09-21 Fuji Electric Holdings Co Ltd スパッタリングターゲット及びその調製方法ならびにスパッタ方法
US20070029186A1 (en) * 2005-08-02 2007-02-08 Alexey Krasnov Method of thermally tempering coated article with transparent conductive oxide (TCO) coating using inorganic protective layer during tempering and product made using same
US7601558B2 (en) 2006-10-24 2009-10-13 Applied Materials, Inc. Transparent zinc oxide electrode having a graded oxygen content
US8203073B2 (en) * 2006-11-02 2012-06-19 Guardian Industries Corp. Front electrode for use in photovoltaic device and method of making same
US20080308411A1 (en) * 2007-05-25 2008-12-18 Energy Photovoltaics, Inc. Method and process for deposition of textured zinc oxide thin films
US7888594B2 (en) * 2007-11-20 2011-02-15 Guardian Industries Corp. Photovoltaic device including front electrode having titanium oxide inclusive layer with high refractive index
US20090194155A1 (en) * 2008-02-01 2009-08-06 Guardian Industries Corp. Front electrode having etched surface for use in photovoltaic device and method of making same
JP2008153714A (ja) * 2008-04-02 2008-07-03 Masayoshi Murata 薄膜太陽電池用基板及びその製造方法、並びにそれを用いた薄膜太陽電池
JP2010080358A (ja) 2008-09-29 2010-04-08 Hitachi Ltd 透明導電膜付基板、及びそれを用いた表示素子及び太陽電池
EP2523227A1 (en) * 2011-05-13 2012-11-14 Applied Materials, Inc. Thin-film solar fabrication process, deposition method for TCO layer, and solar cell precursor layer stack
JP2014010211A (ja) 2012-06-28 2014-01-20 Seiko Epson Corp 液晶装置、液晶装置の製造方法、電子機器
JP6261988B2 (ja) * 2013-01-16 2018-01-17 日東電工株式会社 透明導電フィルムおよびその製造方法
JP6600492B2 (ja) 2015-03-26 2019-10-30 株式会社Ｓｃｒｅｅｎホールディングス スパッタリング装置およびスパッタリング方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090084438A1 (en) * 2006-11-02 2009-04-02 Guardian Industries Corp., Front electrode for use in photovoltaic device and method of making same
JP2010514920A (ja) * 2006-12-21 2010-05-06 アプライド マテリアルズ インコーポレイテッド 透明導電膜の反応性スパッタ堆積
JP2012504306A (ja) * 2008-09-30 2012-02-16 エルジー・ケム・リミテッド 透明導電膜及びそれを備えた透明電極
US20120153341A1 (en) * 2009-06-08 2012-06-21 University Of Toledo Flexible Photovoltaic Cells Having a Polyimide Material Layer and Method of Producing Same
US20110126875A1 (en) * 2009-12-01 2011-06-02 Hien-Minh Huu Le Conductive contact layer formed on a transparent conductive layer by a reactive sputter deposition
JP2011183567A (ja) * 2010-03-04 2011-09-22 Kaneka Corp 透明電極付き基板の製造方法
JP2012049218A (ja) * 2010-08-25 2012-03-08 Sumitomo Metal Mining Co Ltd 透明導電膜の製造方法、及び薄膜太陽電池の製造方法
JP2012089629A (ja) * 2010-10-18 2012-05-10 Mitsubishi Electric Corp 光電変換装置、及び光電変換装置の製造方法
JP2012188711A (ja) * 2011-03-11 2012-10-04 Mitsubishi Materials Corp 太陽電池用透明導電膜およびその製造方法
JP2013058638A (ja) * 2011-09-08 2013-03-28 Ulvac Japan Ltd 太陽電池用透明導電性基板の製造方法及び太陽電池用透明導電性基板
JP2016127179A (ja) * 2015-01-06 2016-07-11 三菱電機株式会社 薄膜太陽電池およびその製造方法

Also Published As

Publication number Publication date
EP3853908A1 (en) 2021-07-28
WO2020068630A1 (en) 2020-04-02
US20220013674A1 (en) 2022-01-13
JP7470677B2 (ja) 2024-04-18

Similar Documents

Publication Publication Date Title
Fairbrother et al. Secondary phase formation in Zn‐rich Cu2ZnSnSe4‐based solar cells annealed in low pressure and temperature conditions
CN106159038B (zh) 用于光伏结的硒化铜铟镓上的六方相外延硫化镉
Gang et al. A facile process for partial Ag substitution in kesterite Cu2ZnSn (S, Se) 4 solar cells enabling a device efficiency of over 12%
Nowak et al. ZnO Nanorods with Broadband Antireflective Properties for Improved Light Management in Silicon Thin‐Film Solar Cells
US9806212B2 (en) Ultrathin group II-VI semiconductor layers, group II-VI semiconductor superlattice structures, photovoltaic devices incorporating the same, and related methods
AU2012203184A1 (en) Refractive index matching of thin film layers for photovoltaic devices and methods of their manufacture
Sertel et al. Effect of single-layer Ta2O5 and double-layer SiO2/Ta2O5 anti-reflective coatings on GaInP/GaAs/Ge triple-junction solar cell performance
Giraldo et al. Optical and electrical properties of In-doped Cu2ZnSnSe4
Moon et al. Recent advances in the transparent conducting ZnO for thin-film Si solar cells
JP2022502847A (ja) テクスチャ化ｔｃｏ層を有する光起電デバイス、およびｔｃｏスタックを作る方法
Clayton et al. Effects of Cd1-xZnxS alloy composition and post-deposition air anneal on ultra-thin CdTe solar cells produced by MOCVD
TWI529955B (zh) 具有經選擇性摻雜導電氧化物層之太陽能電池及其製備方法
Chala et al. Synthesis and characterization of ZnO thin film for modeling the effect of its defects on ZnO/Cu2O solar cell EQE
Hultqvist et al. Buffer layer point contacts for CIGS solar cells using nanosphere lithography and atomic layer deposition
JPH11195801A (ja) 光起電力素子
You et al. Ag alloying for modifications of carrier density and defects in Zn-rich (Ag, Cu) 2ZnSnSe4 thin film solar cells
Nakakoba et al. Effects of Bi incorporation on Cu (In1-x, Gax) Se2 thin films and solar cells
JP2003101052A (ja) 導電性光反射膜およびその形成方法と太陽電池
US20130247994A1 (en) Photovoltaic device
Lai et al. Suppressing the formation of double‐layer in Cu2ZnSnSe4 (CZTSe) absorber layer by facile heating process through nontoxic selenium atmosphere
Rahman et al. IMPACT OF Cu INCORPORATION TO THE CdTe THIN FILM PROPERTIES FOR PHOTOVOLTAIC APPLICATION.
Gupta et al. Synthesis and characterization of sputtered Cd 1-x Mg x Te alloy and their applications in solar cells
Lee et al. Optical design of ZnO-based antireflective layers for enhanced GaAs solar cell performance
Gusak et al. Optimization of alkali supply and Ga/(Ga+ In) evaporation profile for thin (0.5 µm) CIGS solar cells
O’Brien Selectively Transparent and Conducting Photonic Crystals and their Potential to Enhance the Performance of Thin-Film Silicon-Based Photovoltaics and Other Optoelectronic Devices

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221220

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230317

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230519

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20230615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230823

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240408

R150 Certificate of patent or registration of utility model

Ref document number: 7470677

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150