JP2022191691A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022191691A
JP2022191691A JP2021100071A JP2021100071A JP2022191691A JP 2022191691 A JP2022191691 A JP 2022191691A JP 2021100071 A JP2021100071 A JP 2021100071A JP 2021100071 A JP2021100071 A JP 2021100071A JP 2022191691 A JP2022191691 A JP 2022191691A
Authority
JP
Japan
Prior art keywords
metal pattern
insulating layer
wiring
semiconductor device
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021100071A
Other languages
English (en)
Inventor
順弘 木下
Yoshihiro Kinoshita
修一 仮屋崎
Shuichi Kariyazaki
恵太 土屋
Keita Tsuchiya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2021100071A priority Critical patent/JP2022191691A/ja
Priority to US17/722,823 priority patent/US20220406700A1/en
Priority to CN202210570706.6A priority patent/CN115483188A/zh
Priority to TW111121171A priority patent/TW202315016A/zh
Publication of JP2022191691A publication Critical patent/JP2022191691A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/1632—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】半導体装置の性能を向上させる。【解決手段】配線基板ＳＵＢ１は、絶縁層２ｅ１と、絶縁層２ｅ１上に形成された金属パターン２ＭＰ１と、金属パターン２ＭＰ１に接し、かつ、金属パターン２ＭＰ１を覆うように絶縁層２ｅ１上に形成された絶縁層２ｅ２と、絶縁層２ｅ２上に形成された金属パターン２ＭＰ２と、金属パターン２ＭＰ２の一部分に接する有機絶縁膜と、を含む。金属パターン２ＭＰ１は、絶縁層２ｅ１と接する下面ＭＰ１ｂと、絶縁層２ｅ２と接する上面ＭＰ１ｔと、を有する。金属パターン２ＭＰ２は、絶縁層２ｅ２と接する下面ＭＰ２ｂと、有機絶縁膜と接する上面ＭＰ２ｔと、を有する。金属パターン２ＭＰ２の上面ＭＰ２ｔの表面粗さは、金属パターン２ＭＰ２の下面ＭＰ２ｂ、金属パターン２ＭＰ１の上面ＭＰ１ｔ、および下面ＭＰ１ｂのそれぞれの表面粗さよりも大きい。【選択図】図９

Description

本発明は、半導体装置に関する。
金属膜と、金属膜に接する接着剤との密着性を向上させる観点から金属膜の表面を粗面化する技術がある（例えば、特許文献１参照）。
特開２０１４－２３６０５６号公報
半導体装置に対する性能向上の要求の一つとして、電気信号の伝送速度の高速化の要求、あるいは、装置の小型化の要求がある。ところが、伝送速度の高速化を図れば、半導体装置のサイズは増大する傾向がある。伝送速度の高速化に伴う電子装置のサイズの増大を抑制させるためには、多数の信号伝送経路を高密度で実装する技術、例えば、多数の端子が高密度で配置された場合でも、隣り合う端子同士の短絡を防止できる技術が必要である。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置は、突起電極が配置されている第１面を備える半導体チップと、上記半導体チップの上記第１面と対向する第２面を備える配線基板と、を有する。上記配線基板は、第１絶縁層と、上記第１絶縁層上に形成された第１金属パターンと、上記第１金属パターンに接し、かつ、上記第１金属パターンを覆うように上記第１絶縁層上に形成された第２絶縁層と、上記突起電極と対向する第１部分、および上記第１部分の周囲にある第２部分を備え、上記第２絶縁層上に形成された第２金属パターンと、上記第２金属パターンの上記第２部分に接し、かつ、上記第２金属パターンの上記第１部分が露出するように上記第２絶縁層上に形成された有機絶縁膜と、を含む。上記第１金属パターンは、上記第１絶縁層と接する第１下面と、上記第１下面の反対側に位置し、かつ、上記第２絶縁層と接する第１上面と、を有する。上記第２金属パターンは、上記第２絶縁層と接する第２下面と、上記第２部分において上記有機絶縁膜と接する第２上面と、を有する。上記第２金属パターンの上記第２上面の表面粗さは、上記第２金属パターンの上記第２下面、上記第１金属パターンの上記第１上面、および上記第１下面のそれぞれの表面粗さよりも大きい。
上記一実施の形態によれば、電子装置の性能を向上させることができる。
一実施の形態である半導体装置を含む電子装置の構成例を示す説明図である。 図１に示す電子装置が備える回路の構成例を示す説明図である。 図１に示す二個の半導体装置のうちの一方の半導体装置一実施の形態の半導体装置の上面図である。 図３に示す半導体装置の下面図である。 図３に示すカバー部材を取り除いた状態で配線基板上の半導体装置の内部構造を示す平面図である。 図３のＡ－Ａ線に沿った断面図である。 図６に示す配線基板の上面側の拡大平面図である。 図７のＢ－Ｂ線に沿った拡大断面図である。 図７のＣ－Ｃ線に沿った拡大断面図である。 図７に対応する拡大平面において、図９に示す第２層目の配線層に配置された金属パターンの構造例を示す拡大平面図である。 図９に対する変形例を示す拡大断面図である。 図１１に対する変形例を示す拡大断面図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
＜電子装置＞
まず、図１および図２を用いて、以下で説明する本実施の形態の半導体装置の使用例について説明する。図１は、本実施の形態の半導体装置を含む電子装置の構成例を示す説明図である。また、図２は、図１に示す電子装置が備える回路の構成例を示す説明図である。なお、図１では、半導体装置ＰＫＧ１と半導体装置ＰＫＧ２とが電気的に接続されていることを明示的に示すため、図２に示す信号伝送経路ＳＧＰを太線により模式的に示す。
図１に示す電子装置（電子機器）ＥＤＶ１は、配線基板（マザーボード、実装基板）ＭＢ１と、配線基板ＭＢ１に搭載された半導体装置ＰＫＧ１および半導体装置ＰＫＧ２と、を有する。半導体装置ＰＫＧ１と半導体装置ＰＫＧ２とは、配線基板ＭＢ１に形成された信号伝送経路ＳＧＰを介して、互いに、かつ、電気的に接続されている。信号伝送経路ＳＧＰを介して伝送される信号には、半導体装置ＰＫＧ１から出力される信号ＳＧＴと、半導体装置ＰＫＧ１に入力される信号ＳＧＲとが含まれる。また、信号伝送経路ＳＧＰには、信号ＳＧＴが伝送される信号伝送経路ＳＧＰＴと、信号ＳＧＲが伝送される信号伝送経路ＳＧＰＲと、が含まれる。
図１に示す例では、信号ＳＧＴは、半導体装置ＰＫＧ１から出力され、かつ、半導体装置ＰＫＧ２に入力される。また、信号ＳＧＲは、半導体装置ＰＫＧ２から出力され、かつ、半導体装置ＰＫＧ１に入力される。ただし、信号ＳＧＴの出力先や信号ＳＧＲの出力元は、図１に示す例には限定されず、種々の変形例がある。図１に示す半導体装置ＰＫＧ１と半導体装置ＰＫＧ２とは、同様の構造なので、以下では代表的に半導体装置ＰＫＧ１について説明する。
図２に示すように、電子装置ＥＤＶ１は、複数の信号伝送経路ＳＧＰを有する。信号伝送経路ＳＧＰは、例えば１５Ｇｂｐｓ（Gigabit per second）以上の伝送速度で信号が伝送される、高速伝送経路（高速信号伝送経路）である。なお、１本の信号伝送経路により１５Ｇｂｐｓの伝送速度を実現する場合は、例えば、信号伝送経路ＳＧＰに流れる電気信号の周波数は、３０ＧＨｚ（ギガヘルツ）以上とする必要がある。また、本実施の形態では、高速伝送経路である信号伝送経路ＳＧＰの一例として、複数の信号伝送経路ＳＧＰのそれぞれに異なる信号が伝送される、所謂、シングルエンド構造の伝送経路を取り上げて説明する。ただし、以下で説明する技術は、差動対を構成する一対の信号伝送経路を介して一つの信号を伝送する、差動方式の伝送経路にも適用できる。
図２に示すように、半導体装置ＰＫＧ１が有する半導体チップ（半導体部品、電子部品）ＣＨＰ１は、複数の電極（電極端子）を備えている。半導体チップＣＨＰ１が有する複数の電極は、出力信号（送信信号）である信号ＳＧＴ（図１参照）が伝送される信号電極（信号電極端子）Ｔｘを含む。また、半導体チップＣＨＰ１が有する複数の電極は、入力信号（受信信号）である信号ＳＧＲ（図１参照）が伝送される信号電極（信号電極端子）Ｒｘを含む。なお、以下では、信号電極Ｔｘまたは信号電極Ｒｘの総称として、信号電極Ｓｘと記載する場合がある。
図２では、半導体装置ＰＫＧ１が備える複数の信号伝送経路ＳＧＰのうち、２本の出力信号伝送経路ＳＧＰＴおよび２本の入力信号伝送経路ＳＧＰＲを代表的に示している。しかし、半導体装置ＰＫＧ１が備える信号伝送経路ＳＧＰの数は、図２に示す数より多い。
また、半導体チップＣＨＰ１が有する複数の電極は、基準電位（第１電位）ＶＳＳが供給される電極（基準電位電極、第１電位電極）Ｖｓと、電源電位（第２電位）ＶＤＤが供給される電極（電源電位電極、第２電位電極）Ｖｄと、を含む。電極Ｖｓは、基準電位供給経路ＶＳＰの一部分を構成する。電極Ｖｄは、電源電位供給経路ＶＤＰの一部分を構成する。半導体チップＣＨＰ１（詳しくは、半導体チップＣＨＰ１が備える回路）には、電極Ｖｄを介して電源電位ＶＤＤが供給される。また、半導体チップＣＨＰ１（詳しくは、半導体チップＣＨＰ１が備える回路）には、電極Ｖｓを介して基準電位ＶＳＳが供給される。半導体チップＣＨＰ１が備える複数の回路のうちの少なくとも一部は、電源電位ＶＤＤと基準電位ＶＳＳとの電位差により生成される駆動電圧により駆動される。基準電位ＶＳＳは例えば接地電位であって、電源電位ＶＤＤは基準電位ＶＳＳより高い。
＜半導体装置＞
図３は、図１に示す二個の半導体装置のうちの一方の半導体装置一実施の形態の半導体装置の上面図である。図４は、図３に示す半導体装置の下面図である。また、図５は、図３に示すカバー部材を取り除いた状態で配線基板上の半導体装置の内部構造を示す平面図である。また、図６は、図３のＡ－Ａ線に沿った断面図である。
本実施の形態の半導体装置ＰＫＧ１は、配線基板ＳＵＢ１と、配線基板ＳＵＢ１に搭載された半導体チップＣＨＰ１（図５参照）と、を有する。また、半導体装置ＰＫＧ１は、半導体チップＣＨＰ１上に配置された放熱シートＴＩＭと、半導体チップＣＨＰ１の全体、放熱シートＴＩＭの全体、および配線基板ＳＵＢ１の一部分を覆うカバー部材ＬＩＤと、を有する。なお、図示は省略するが、以下で説明する技術は、放熱シートＴＩＭやカバー部材ＬＩＤを有していない半導体装置に適用することも可能である。
図６に示すように、配線基板ＳＵＢ１は、半導体チップＣＨＰ１が搭載された上面（面、主面、チップ搭載面）２ｔ、上面２ｔとは反対側の下面（面、主面、実装面）２ｂを有する。また、配線基板ＳＵＢ１は、上面２ｔおよび下面２ｂのそれぞれの外縁に連なる複数の側面２ｓ（図３～図５参照）を有する。本実施の形態の場合、配線基板ＳＵＢ１の上面２ｔ（図３参照）および下面２ｂ（図４参照）はそれぞれ四角形である。上面２ｔは、半導体チップＣＨＰ１の表面３ｔと対向するチップ搭載面である。
配線基板ＳＵＢ１は、チップ搭載面である上面２ｔ側の端子（パッド２ＰＤ）と実装面である下面２ｂ側の端子（ランド２ＬＤ）とを電気的に接続する複数の配線層（図６に示す例では６層）ＷＬ１、ＷＬ２、ＷＬ３、ＷＬ４、ＷＬ５、およびＷＬ６を有する。各配線層は、上面２ｔと下面２ｂとの間にある。各配線層は、電気信号や電力を供給する経路である配線などの導体パターンを有する。また各配線層の間には、絶縁層２ｅが配置されている。各配線層は、絶縁層２ｅを貫通する層間導電路であるビア配線２ｖ、あるいはスルーホール配線２ＴＨＷを介して互いに、かつ、電気的に接続されている。なお、本実施の形態では、配線基板ＳＵＢ１の一例として８層の配線層を備える配線基板を例示しているが、配線基板ＳＵＢ１が備える配線層の数は８層には限定されない。例えば５層以下、あるいは７層以上の配線層を備える配線基板を変形例として用いることができる。
また、複数の配線層のうち、最も上面２ｔ側に配置された配線層ＷＬ１は、有機絶縁膜ＳＲ１に覆われる。有機絶縁膜ＳＲ１には、開口部が設けられ、配線層ＷＬ１に設けられた複数の複数のパッド２ＰＤは、開口部において、有機絶縁膜ＳＲ１から露出している。また、複数の配線層のうち、配線基板ＳＵＢ１の下面２ｂ側に最も近い位置に配置された配線層ＷＬ６には、複数のランド２ＬＤが設けられる、配線層ＷＬ６は、有機絶縁膜ＳＲ２に覆われる。有機絶縁膜ＳＲ１および有機絶縁膜ＳＲ２のそれぞれは、ソルダレジスト膜である。配線層ＷＬ１に設けられる複数のパッド２ＰＤと、配線層ＷＬ６に設けられる複数のランド２ＬＤのそれぞれは、配線基板ＳＵＢ１が備える各配線層に形成された導体パターン（配線２ｄや大面積の導体パターン）、ビア配線２ｖ、およびスルーホール配線２ＴＨＷを介して電気的に接続されている。
配線２ｄ、パッド２ＰＤ、ビア配線２ｖ、ビアランド２ｖＬ（後述する図９参照）、スルーホール配線２ＴＨＷ、ランド２ＬＤ、および導体パターン２ＣＰのそれぞれは、例えば銅または銅を主成分とする金属材料から成る。
また、配線基板ＳＵＢ１は、例えば、ガラス繊維に樹脂を含浸させたプリプレグからなる絶縁層（コア材、コア絶縁層）２ＣＲの上面２Ｃｔおよび下面２Ｃｂに、それぞれ複数の配線層をビルドアップ工法により積層することで、形成されている。また、絶縁層２ＣＲの上面２Ｃｔ側にある配線層ＷＬ３と下面２Ｃｂ側にある配線層ＷＬ４とは、上面２Ｃｔと下面２Ｃｂのうちの一方から他方までを貫通するように設けられた複数の貫通孔（スルーホール）に埋め込まれた、複数のスルーホール配線２ＴＨＷを介して電気的に接続されている。
図６に示す例では、配線基板ＳＵＢ１はコア材である絶縁層２ＣＲの上面２Ｃｔ側、および下面２Ｃｂ側にそれぞれ複数の配線層を積層した配線基板を示している。ただし、図６に対する変形例として、プリプレグ材などの硬い材料からなる絶縁層２ＣＲを有さず、絶縁層２ｅと配線２ｄなどの導体パターンを順に積層して形成する、所謂、コアレス基板を用いても良い。コアレス基板を用いた場合、スルーホール配線２ＴＨＷは形成せず、各配線層は、ビア配線２ｖを介して電気的に接続されている。
また、図６に示す例では、複数のランド２ＬＤのそれぞれには、半田ボール（半田材、外部端子、電極、外部電極）ＳＢが接続されている。半田ボールＳＢは、半導体装置ＰＫＧ１を図示しないマザーボードに実装する際に、マザーボード側の複数の端子（図示は省略）と複数のランド２ＬＤを電気的に接続する、導電性部材である。半田ボールＳＢは、例えば、鉛（Ｐｂ）入りのＳｎ－Ｐｂ半田材、あるいは、Ｐｂを実質的に含まない、所謂、鉛フリー半田からなる半田材である。鉛フリー半田の例としては、例えば錫（Ｓｎ）のみ、錫－ビスマス（Ｓｎ－Ｂｉ）、または錫－銅－銀（Ｓｎ－Ｃｕ－Ａｇ）、錫－銅（Ｓｎ－Ｃｕ）などが挙げられる。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨＳ（Restriction of Hazardous Substances）指令の基準として定められている。
また、図４に示すように複数の半田ボールＳＢは、行列状（アレイ状、マトリクス状）に配置されている。また、図４では図示を省略するが、複数の半田ボールＳＢが接合された複数のランド２ＬＤ（図６参照）も行列状（マトリクス状）に配置されている。このように、配線基板ＳＵＢ１の実装面側に、複数の外部端子（半田ボールＳＢ、ランド２ＬＤ）を行列状に配置する半導体装置を、エリアアレイ型の半導体装置と呼ぶ。エリアアレイ型の半導体装置は、配線基板ＳＵＢ１の実装面（下面２ｂ）側を、外部端子の配置スペースとして有効活用することができるので、外部端子数が増大しても半導体装置の実装面積の増大を抑制することが出来る点で好ましい。つまり、高機能化、高集積化に伴って、外部端子数が増大する半導体装置を省スペースで実装することができる。
また、半導体装置ＰＫＧ１は、配線基板ＳＵＢ１上に搭載された半導体チップＣＨＰ１を備えている。図６に示すように、半導体チップＣＨＰ１のそれぞれは、複数の突起電極３ＢＰが配列された表面（主面、上面）３ｔ、表面３ｔとは反対側の裏面（主面、下面）３ｂを備える。また半導体チップＣＨＰ１は、表面３ｔおよび裏面３ｂと交差する複数の側面３ｓを備える。半導体チップＣＨＰ１は、図５に示すように平面視において配線基板ＳＵＢ１よりも平面積が小さい四角形の外形形状を成す。図５に示す例では、半導体チップＣＨＰ１が配線基板ＳＵＢ１の上面２ｔの中央部に搭載され、かつ、半導体チップＣＨＰ１の４個の側面３ｓのそれぞれが、配線基板ＳＵＢ１の４個の側面２ｓのそれぞれに沿って延びている。
また、半導体チップＣＨＰ１の表面３ｔ側には、複数の電極（パッド、電極パッド、ボンディングパッド）３ＰＤが形成されている。図６に示す例では、半導体チップＣＨＰ１は、表面３ｔが配線基板ＳＵＢ１の上面２ｔと対向した状態で、配線基板ＳＵＢ１上に搭載されている。このような搭載方式は、フェイスダウン実装方式、あるいはフリップチップ接続方式と呼ばれる。
図示は省略するが、半導体チップＣＨＰ１の主面（詳しくは、半導体チップＣＨＰ１の基材である半導体基板の素子形成面に設けられた半導体素子形成領域）には、複数の半導体素子（回路素子）が形成されている。複数の電極３ＰＤは、半導体チップＣＨＰ１の内部（詳しくは、表面３ｔと図示しない半導体素子形成領域の間）に配置された配線層に形成された配線（図示は省略）を介して、この複数の半導体素子と、それぞれ電気的に接続されている。
半導体チップＣＨＰ１（詳しくは、半導体チップＣＨＰ１の基材）は、例えばシリコン（Ｓｉ）から成る。また、表面３ｔには、半導体チップＣＨＰ１の基材および配線を覆う絶縁膜（後述する図９に示すパッシベーション膜３ＰＦ）が形成されており、複数の電極３ＰＤのそれぞれの一部は、このパッシベーション膜に形成された開口部において、パッシベーション膜から露出している。また、複数の電極３ＰＤは、それぞれ金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）からなる。
また、図６に示すように、複数の電極３ＰＤにはそれぞれ突起電極３ＢＰが接続され、半導体チップＣＨＰ１の複数の電極３ＰＤと、配線基板ＳＵＢ１の複数のパッド２ＰＤとは、複数の突起電極３ＢＰを介して、それぞれ電気的に接続されている。突起電極（バンプ電極）３ＢＰは、半導体チップＣＨＰ１の表面３ｔ上に突出するように形成された金属部材（導電性部材）である。突起電極３ＢＰは、本実施の形態では、電極３ＰＤ上に、例えば銅から成る柱状電極（所謂カッパーピラー電極）が形成され、柱状電極の先端に半田材が積層され構造を備える。柱状電極の先端に積層された半田材としては、上記した半田ボールＳＢと同様に、鉛入りの半田材や鉛フリー半田を用いることができる。
半導体チップＣＨＰ１を配線基板ＳＵＢ１に搭載する際には、複数のパッド２ＰＤに半田との接合性が良好な接合材（例えば下地金属膜や半田ペースト）を予め形成しておく。柱状電極の先端の半田材とパッド２ＰＤ上の接合材とを接触させた状態で加熱処理（リフロー処理）を施すことで、半田が一体化して、突起電極３ＢＰが形成されている。また、本実施の形態に対する変形例としては、ニッケル（Ｎｉ）からなる柱状電極、あるいは電極３ＰＤ上に下地金属膜を介してマイクロ半田ボールが形成された、所謂半田バンプを突起電極３ＢＰとして用いてもよい。
また、図６に示すように半導体チップＣＨＰ１と配線基板ＳＵＢ１の間には、アンダフィル樹脂（絶縁性樹脂）ＵＦが配置されている。アンダフィル樹脂ＵＦは、半導体チップＣＨＰ１の表面３ｔと配線基板ＳＵＢ１の上面２ｔの間の空間を塞ぐように配置されている。複数の突起電極３ＢＰのそれぞれはアンダフィル樹脂ＵＦにより封止されている。また、アンダフィル樹脂ＵＦは、絶縁性（非導電性）の材料（例えば樹脂材料）から成り、半導体チップＣＨＰ１と配線基板ＳＵＢ１の電気的接続部分（複数の突起電極３ＢＰの接合部）を封止するように配置されている。このように、複数の突起電極３ＢＰと複数のパッド２ＰＤとの接合部をアンダフィル樹脂ＵＦで覆うことで、半導体チップＣＨＰ１と配線基板ＳＵＢ１の電気的接続部分に生じる応力を緩和させることができる。また、半導体チップＣＨＰ１の複数の電極３ＰＤと複数の突起電極３ＢＰとの接合部に生じる応力についても緩和させることができる。さらには、半導体チップＣＨＰ１の半導体素子（回路素子）が形成された主面を保護することもできる。
また、半導体チップＣＨＰ１の裏面３ｂには、カバー部材（リッド、ヒートスプレッダ、放熱部材）ＬＩＤが配置されている。カバー部材ＬＩＤは、例えば、配線基板ＳＵＢ１よりも熱伝導率が高い金属板であって、半導体チップＣＨＰ１で発生した熱を外部に排出する機能を備えている。また、カバー部材ＬＩＤは、放熱シートＴＩＭを介して半導体チップＣＨＰ１と熱的に接続されている。放熱シートＴＩＭは、半導体チップＣＨＰ１およびカバー部材ＬＩＤのそれぞれと接触している。
＜配線基板のパッドの周辺構造＞
次に、図６に示す突起電極３ＢＰの接続部分周辺の詳細な構造について説明する。図７は、図６に示す配線基板の上面側の拡大平面図である。図８は、図７のＢ－Ｂ線に沿った拡大断面図である。図９は、図７のＣ－Ｃ線に沿った拡大断面図である。図１０は、図７に対応する拡大平面において、図９に示す第２層目の配線層に配置された金属パターンの構造例を示す拡大平面図である。図８および図９では、突起電極３ＢＰとパッド２ＰＤとの位置関係を示すため、複数のパッド２ＰＤのそれぞれに接続された突起電極３ＢＰを図示している。
図７に示す配線基板ＳＵＢ１の上面２ｔ、および図６に示す複数の配線層のそれぞれは、半導体チップＣＨＰ１側から視た平面視において、半導体チップＣＨＰ１と重なる領域ＣＨＲ１（図７参照）と、半導体チップＣＨＰ１と重ならず、かつ、領域ＣＨＲ１の周囲にある領域ＣＨＲ２（図７参照）と、を備える。また、複数の配線層のそれぞれは、領域ＣＨＲ１と領域ＣＨＲ２との境界であって、かつ、平面視において半導体チップＣＨＰ１の側面３ｓ（図５参照）のいずれか一つと重なる境界線ＣＢＬ１（図７参照）を備える。以下の説明において、境界線ＣＢＬ１を用いて説明している文章は、「境界線ＣＢＬ１」の部分を、「半導体チップＣＨＰ１側から視た平面視における半導体チップＣＨＰ１の側面３ｓの一つ」と読み替えることができる。
図７に示すように複数のパッド２ＰＤは、半導体チップＣＨＰ１（図６参照）と重なる領域ＣＨＲ１内に、行列状（アレイ状、マトリクス状）に配置されている。平面図による図示は省略するが、図８に示すように、半導体チップＣＨＰ１の表面３ｔに配列されている複数の突起電極３ＢＰと複数のパッド２ＰＤとのそれぞれは、互いに対向する位置に配置されている。同様に、半導体チップＣＨＰ１の表面３ｔに配列された複数の電極３ＰＤと複数のパッド２ＰＤとのそれぞれは、互いに対向する位置に配置されている。
図７に示す複数のパッド２ＰＤのそれぞれは、突起電極３ＢＰ（図８参照）と対向する中央部（部分）ＰＤｃおよび中央部ＰＤｃの周囲にある周縁部（部分）ＰＤｐを有している。複数のパッド２ＰＤのそれぞれの周縁部（部分）ＰＤｐは、有機絶縁膜ＳＲ１に覆われ、かつ、複数のパッド２ＰＤのそれぞれの中央部（部分）ＰＤｃは、有機絶縁膜ＳＲ１に形成された開口部ＳＲｈにおいて有機絶縁膜ＳＲ１から露出する。図９に示すように、パッド２ＰＤのうち、開口部ＳＲｈから露出する部分が、突起電極３ＢＰに接合されている。配線基板ＳＵＢ１が有する複数のパッド２ＰＤは、電気信号の伝送経路（例えば図２に示す信号伝送経路ＳＧＰ）、基準電位供給経路ＶＳＰ（図２参照）、または電源電位供給経路ＶＳＤ（図２参照）に含まれる。
図８に示すように、半導体チップ３の表面３ｔ側には、パッシベーション膜３ＰＦが形成されている。パッシベーション膜３ＰＦは、表面３ｔを持つ無期絶縁膜である。パッシベーション膜３ＰＦには開口部ＰＦｈが形成され、開口部ＰＦｈにおいて、電極３ＰＤがパッシベーション膜３ＰＦから露出している。突起電極３ＢＰの一方の端部は、電極３ＰＤに接している。突起電極３ＢＰの他方の端部は、半田から成る接合材３ＢＭに接している。
配線基板ＳＵＢ１の上面２ｔ側には、有機絶縁膜ＳＲ１が形成されている。有機絶縁膜は、半田の濡れ広がりを抑制する特性を備える、ソルダレジスト膜である。有機絶縁膜ＳＲ１は上面２ｔを持っている。有機絶縁膜ＳＲ１には、複数の開口部ＳＲｈが形成され、開口部ＳＲｈにおいてパッド２ＰＤが有機絶縁膜ＳＲ１から露出している。パッド２ＰＤの露出面上には、金属膜２ＵＢＭが形成されている。金属膜２ＵＢＭは、アンダーバンプメタルと呼ばれ、突起電極３ＢＰとパッド２ＰＤとの電気的な接続特性を向上させるために設けられる膜である。突起電極３ＢＰと金属膜２ＵＢＭは、半田（接合材３ＢＭ）を介して電気的に接続されている。
図１および図２を用いて説明したように、信号伝送経路ＳＧＰには高周波信号が伝送されるので、信号伝送経路ＳＧＰには、ノイズ対策が必要である。例えば、図９に示す例では、信号伝送経路ＳＧＰ（図２参照）の一部分を構成する配線２ｄは、配線層ＷＬ２（図６参照）に配置されている。配線基板ＳＵＢ１の厚さ方向において、配線２ｄは、配線層ＷＬ１に形成された導体パターン２ＣＰと、配線層ＷＬ３（図６参照）に形成された導体パターン２ＣＰとの間に配置されている。導体パターン２ＣＰには基準電位が供給されている。基準電位が供給される導体パターンは、グランドプレーンと呼ばれる。図９に例示する配線構造は、ストリップライン構造と呼ばれ、配線２ｄを挟むように配置されたグランドプレーンが、配線２ｄに高周波信号が伝送されることにより発生する電磁波が周囲に拡散することを防止する電磁シールドとして機能する。
また、高速での信号伝送の用途に用いられる半導体装置ＰＫＧ１の場合、一つの信号伝送経路ＳＧＰの高周波化の他、信号伝送経路ＳＧＰの数を増加させることによりバス幅を広くする要求もある。信号伝送経路ＳＧＰを増加させるためには、パッド２ＰＤの数を増加させる必要がある。しかし、半導体装置に対する小型化の要求から、パッド２ＰＤを増加した場合でも半導体装置ＰＫＧ１の全体のサイズの増加は抑制する必要がある。この結果、複数のパッド２ＰＤの配置密度が増大する。図７に示す例では、複数のパッド２ＰＤのそれぞれの直径２ＰＤＤは、例えば、９０μｍ～１５０μｍ程度、これに対し、互いに隣り合うパッド２ＰＤの中心間距離２ＰＤＰの最小値は、直径２ＰＤＤに対して１１０％～１３０％程度である。
図７に示すように、複数のパッド２ＰＤの配置密度を高くすると、隣り合うパッド２ＰＤ同士の短絡を防止する技術が必要になる。例えば、図８に示す例において、有機絶縁膜ＳＲ１とパッド２ＰＤとの密着界面が剥離すると、剥離により発生した隙間に半田が侵入する場合がある。剥離が平面方向に進展すると、剥離の進展の程度によっては、互いに隣り合うパッド２ＰＤが剥離により生じた隙間により連通する場合がある。この連通した隙間に半田が侵入すると、半田を介して隣り合うパッド２ＰＤが短絡する懸念が生じる。
上記のような短絡を防止する観点からは、パッド２ＰＤと有機絶縁膜ＳＲ１との密着性を向上させることが好ましい。そこで、本願発明者は、パッド２ＰＤのうち、有機絶縁膜ＳＲ１と接する面を粗面化することにより、パッド２ＰＤと有機絶縁膜ＳＲ１との剥離を抑制する検討について検討した。
ところで、金属パターンと樹脂などの有機材料を含む絶縁層との密着性を向上させることは、金属パターンの損傷を保護する観点から好ましい。金属パターンと絶縁層との剥離を防止することができれば、剥離の進展に起因する外力により、金属パターンが破断することを防止できる。この観点からは、粗面化された金属パターンは、図８に示すパッド２ＰＤのみではなく、配線層ＷＬ２（図６参照）に形成された複数の配線２ｄのそれぞれと絶縁層２ｅ２との密着界面も、粗面化されていることが好ましい。
ところが、本願発明者の検討によれば、信号伝送経路、特に高周波信号の伝送経路を構成する配線２ｄの表面粗さを粗くすると、伝送ロスが増大することが判った。また、高密度化のため、配線２ｄの配線幅が細くなる傾向がある。配線２ｄの配線幅が細い状態で、表面粗さを粗くすると、パターンを成形する際の精度低下の原因となる。信号伝送経路における配線パターンの形状精度が低下すれば、信号伝送特性にバラつきが生じる。
上記した検討結果を踏まえ、本実施の形態の半導体装置ＰＫＧ１の構造について図９を用いて説明する。なお、以下の説明では、配線層ＷＬ１（図６参照）に形成された金属パターンを金属パターン２ＭＰ２として説明する。金属パターン２ＭＰ２には、複数のパッド２ＰＤのいずれかが該当する。また、配線層ＷＬ２（図６参照）に形成された金属パターンを金属パターン２ＭＰ１として説明する。金属パターン２ＭＰ１には、ビアランド２ｖＬと配線２ｄとが一体に形成されたパターンや導体パターン２ＣＰ（図６参照）などが該当する。また、詳細は後述するが、配線層ＷＬ３（図６参照）に形成された金属パターンを金属パターン２ＭＰ３として説明する。金属パターン２ＭＰ３には、電源電位または基準電位が供給される複数の導体パターン２ＣＰや、図６に示すスルーホール配線２ＴＨＷに接続されたスルーホールランド（符号は省略）などが該当する。
図９に示すように、半導体装置ＰＫＧ１は、半導体チップＣＨＰ１と、半導体チップＣＨＰ１の表面３ｔと対向する上面２ｔを備える配線基板ＳＵＢ１と、を有する。配線基板ＳＵＢ１は、絶縁層２ｅ１と、絶縁層２ｅ１上に形成されている金属パターン２ＭＰ１と、を含む。また、配線基板ＳＵＢ１は、金属パターン２ＭＰ１に接し、かつ金属パターン２ＭＰ１を覆うように絶縁層２ｅ１上に形成されている絶縁層２ｅ２と、絶縁層２ｅ２上に形成されている金属パターン２ＭＰ２と、を含む。金属パターン２ＭＰ２は、突起電極３ＢＰと対向する第１部分（図７に示す中央部ＰＤｃ）および第１部分の周囲にある第２部分（図７に示す周縁部ＰＤｐ）を備えている。また、配線基板ＳＵＢ１は、金属パターン２ＭＰ２の第２部分に接し、かつ、金属パターン２ＭＰ２の第１部分が露出するように絶縁層２ｅ２上に形成されている有機絶縁膜を含む。金属パターン２ＭＰ１は、絶縁層２ｅ１と接する下面ＭＰ１ｂと、下面ＭＰ１ｂの反対側に位置し、絶縁層２ｅ２と接する上面ＭＰ１ｔと、を有する。金属パターン２ＭＰ２は、絶縁層２ｅ２と接する下面ＭＰ２ｂと、第２部分において有機絶縁膜と接する上面ＭＰ２ｔと、を有する。金属パターン２ＭＰ２の上面ＭＰ２ｔの表面粗さは、金属パターン２ＭＰ２の下面ＭＰ２ｂ、金属パターン２ＭＰ１の上面ＭＰ１ｔ、および下面ＭＰ１ｂ、のそれぞれの表面粗さよりも大きい。
例えば、表面粗さの指標を算術平均粗さであるＲａを用いて表すと以下のような範囲が好ましい。金属パターン２ＭＰ２の上面ＭＰ２ｔの表面粗さ（Ｒａ）は、０．３μｍ以上が好ましい。一方、金属パターン２ＭＰ２の下面ＭＰ２ｂ、金属パターン２ＭＰ１の上面ＭＰ１ｔ、および下面ＭＰ１ｂ、のそれぞれの表面粗さＲａは、０．３μｍ未満が好ましい。
上記した算術平均粗さであるＲaは、以下のようにして算出される。まず、表面の粗さ曲線からその平均線の方向に基準長さＬを抜き取る。次に、抜き取った部分の平均線の方向にＸ軸を、平均線に直交する方向にＹ軸を取り、粗さ曲線をｙ＝ｆ（ｘ）で表す。この時、算術平均粗さであるＲａは以下の式により算出される。
Figure 2022191691000002
上記した構成の場合、まず、有機絶縁膜ＳＲ１の剥離により、隣り合うパッド２ＰＤの短絡が最も発生し易い配線層ＷＬ１（図６参照）のパッド２ＰＤの表面粗さを粗くする。一方、有機絶縁膜ＳＲ１に接しない金属パターン２ＭＰ２の下面ＭＰ２ｂ、金属パターン２ＭＰ１の上面ＭＰ１ｔ、および下面ＭＰ１ｂのそれぞれの表面粗さは、パッド２ＰＤの表面粗さよりも小さい。このため、例えば、図９に示す配線２ｄに高周波信号が伝送された場合であっても、伝送ロスを低減させることができる。
パッド２ＰＤ（すなわち金属パターン２ＭＰ２）の表面粗さを粗くする方法は、一例としてサンドブラスト処理を挙げることができる。無機材料から成る微粒子群をターゲットに衝突させることにより、ターゲットの表面粗さを粗くする方法である。
表面粗さを粗くするための処理（以下、粗面化処理と記載する）を行う面は、少なくともパッド２ＰＤの上面ＭＰ２ｔが含まれていることが好ましい。上面ＭＰ２ｔは、有機絶縁膜ＳＲ１の剥離の起点になり易い面である。また、上面ＭＰ２ｔにおいて剥離を防止できれば、半田からなる接合材３ＢＭの侵入を防止できる。
また、図９に示す例では、金属パターン２ＭＰ２は、上面ＭＰ２ｔに連なり、かつ、有機絶縁膜ＳＲ１に接する側面ＭＰ２ｓを有する。金属パターン２ＭＰ２の側面２ｓの表面粗さは、金属パターン２ＭＰ２の下面ＭＰ２ｂ、金属パターン２ＭＰ１の上面ＭＰ１ｔ、および下面ＭＰ１ｂ、のそれぞれの表面粗さよりも大きい。金属パターン２ＭＰ２の側面２ｓの表面粗さは、上面ＭＰ２ｔの表面粗さと同程度であり、算術平均粗さであるＲａは、０．３μｍ以上であることが好ましい。側面ＭＰ２ｓの表面粗さを上面ＭＰ２ｔの表面粗さと同程度にすることで、側面ＭＰ２ｓで発生した剥離が上面ＭＰ２ｔ側に進展する剥離モードを防止することができる。ただし、図示は省略するが、図９に対する変形例として、側面ＭＰ２ｓには粗面化処理が施されず、上面ＭＰ２ｔが選択的に粗面化処理された場合がある。この変形例の場合でも、上面ＭＰ２ｔを起点とする剥離は防止できる。
また、配線層ＷＬ１（図６参照）には、パッド２ＰＤの他、導体パターン２ＣＰなどの金属パターンが形成されている。パッド２ＰＤの上面ＭＰ２ｔに対して粗面化処理を施す場合、配線層ＷＬ１に形成された複数のパッド２ＰＤのみ、あるいは複数のパッド２ＰＤのうちのいくつかに対して選択的に粗面化処理を施すこともできる。しかし、有機絶縁膜ＳＲ１と配線層ＷＬ１に形成された金属パターンとの剥離を抑制する観点からは、導体パターン２ＣＰの上面を含め、配線層ＷＬ１に形成された複数の金属パターンの全てに対して粗面化処理を施すことが特に好ましい。この場合、配線層ＷＬ１に形成された全ての金属パターンの上面の表面粗さは、金属パターン２ＭＰ２の下面ＭＰ２ｂ、金属パターン２ＭＰ１の上面ＭＰ１ｔ、および下面ＭＰ１ｂ、のそれぞれの表面粗さよりも大きい。
また、図９に示すように、金属パターン２ＭＰ２の中央部（部分）上には金属膜２ＵＢＭが形成され、突起電極３ＢＰと金属膜２ＵＢＭとは、半田（接合材３ＢＭ）を介して電気的に接続されている。この場合、金属パターン２ＭＰ２の上面ＭＰ２ｔと有機絶縁膜ＳＲ１との界面に剥離（界面剥離）が生じると、剥離が有機絶縁膜ＳＲ１内に伝搬（進行）し、この有機絶縁膜ＳＲ１内にまで伝搬した隙間に半田が侵入する可能性がある。
また、上記した高周波信号の伝送経路において、配線パターンのように長く伸びるパターンでは、表面粗さを小さくすることにより伝送ロスを低減させる効果が特に大きい。図９に示す例では、突起電極３ＢＰは、金属パターン２ＭＰ１と電気的に接続されている。金属パターン２ＭＰ１は、絶縁層２ｅ２を貫通するように形成されたビア配線２ｖを介して金属パターン２ＭＰ２と電気的に接続されている。金属パターン２ＭＰ１は、ビア配線２ｖが接合されたビアランド（ビアランド部）２ｖＬと、ビアランド２ｖＬと一体に形成され、かつ、Ｘ方向に沿って延びる配線（配線部）２ｄと、を含んでいる。
また、図７に示すように、金属パターン２ＭＰ２（図９参照）に相当するパッド２ＰＤは、平面視において、半導体チップＣＨＰ１と重なる領域ＣＨＲ１内に配置されている。図１０に示すように、金属パターン２ＭＰ１の配線２ｄは、平面視において、領域ＣＨＲ１から領域ＣＨＲ１の周囲にある領域ＣＨＲ２に向かって延びている。言い換えれば、配線２ｄは領域ＣＨＲ１と領域ＣＨＲ２との境界線ＣＢＬ１を跨いでいる。さらに言い換えれば、平面視において、パッド２ＰＤは、半導体チップＣＨＰ１（図９参照）の側面３ｓ（図９参照）と重ならず、かつ、配線２ｄは、半導体チップＣＨＰ１の側面３ｓの一つと重なる。
また、図９に示す配線２ｄの長さは、金属パターン２ＭＰ２、ビア配線２ｖ、およびビアランド部２ｖＬのそれぞれの長さよりも長い。上記において、配線２ｄの長さとは、配線２ｄのうち、図９に示すビアランド２ｖＬとの接続部から、図６に示す配線層ＷＬ２と配線層ＷＬ３とをつなぐビア配線２ｖとの接続部までの長さとして定義される。金属パターン２ＭＰ２の長さは、図９に示す突起電極２ＢＰとの接続部から配線層ＷＬ１と配線層ＷＬ２とを繋ぐビア配線２ｖとの接続部までの長さとして定義される。ビア配線２ｖの長さは、図９に示すＺ方向におけるビア配線２ｖの長さとして定義される。ビアランド２ｖＬの長さは、ビアランド２ｖＬのうち、配線層ＷＬ１と配線層ＷＬ２とを繋ぐビア配線２ｖとの接続部から、配線２ｄとの接続部までの長さとして定義される。また、金属パターン２ＭＰ１および金属パターン２ＭＰ２には、電気信号（例えば図１に示す信号ＳＧＴまたは信号ＳＧＲ）が伝送される。言い換えれば、金属パターン２ＭＰ１および金属パターン２ＭＰ２は、信号伝送経路ＳＧＰ（図２参照）に含まれる。また、本実施の形態では、信号伝送経路ＳＧＰに流れる電気信号は、３０ＧＨｚ（ギガヘルツ）以上の高周波信号である。そのため、３０ＧＨｚ以上の高周波信号の伝送経路のうち、この伝送経路のうちの他の部分よりも長く伸びる部分（配線２ｄに相当する部分）は、表面の粗さを大きくすると、この部分（配線２ｄ）と接する絶縁層２ｅ１や絶縁層２ｅ２との密着性は向上するが、この粗面化による伝送ロスの影響を受けやすい。すなわち、高周波信号の表皮効果（高周波信号になるほど、配線の表面にしか電流が流れなくなる現象）による散乱損失が増加してしまう。一方、本実施の形態によれば、信号伝送経路を構成する配線２ｄの表面粗さは、例えば、金属パターン２ＭＰ２の上面ＭＰ２ｔの表面粗さよりも小さいので、伝送ロスを低減することができる。
金属パターンと絶縁膜との剥離は、各部材を構成する材料に起因する線膨張係数の差に起因して発生する。このため、金属パターンと絶縁膜との線膨張係数の差が小さい場合には、剥離が発生し難く、線膨張係数の差が大きくなれば、剥離が発生し易い。例えば、図９に示す例において、有機絶縁膜ＳＲ１の熱膨張率（具体的には、線膨張係数）は、絶縁層２ｅ２の熱膨張率（具体的には、線膨張係数）よりも大きい。また、有機絶縁膜ＳＲ１の貯蔵弾性率は、絶縁層２ｅ２の貯蔵弾性率よりも柔らかい。有機絶縁膜ＳＲ１には、電気的な絶縁特性に加えて、上記したようにソルダレジスト膜としての機能が要求される。また、有機絶縁膜ＳＲ１は、配線基板ＳＵＢ１を構成する各材料のうち、最表面（最表層）に位置する膜であるため、保護膜としての機能も要求される。一方、有機絶縁膜ＳＲ１よりも配線基板ＳＵＢ１の内層に位置する絶縁層２ｅ１や絶縁層２ｅ２には、電気的な絶縁特性に加えて、配線基板ＳＵＢ１の反りや変形を抑制できるよう、高い剛性が要求される。このため、絶縁層２ｅ２の熱膨張率が小さくなるように材料を選択することで、金属パターン２ＭＰ１の熱膨張率に近づけることが好ましい。これにより、金属パターン２ＭＰ１と絶縁層２ｅ２との界面における剥離の発生を低減できる。一方、有機絶縁膜ＳＲ１と金属パターン２ＭＰ２との界面は、上記したように上面ＭＰ２ｔの表面粗さを大きくすることにより剥離の発生を抑制することができる。
また、図６に示す例のように、配線層ＷＬ３に形成された金属パターン（図９に示す金属パターン２ＭＰ３）がコア絶縁層である絶縁層２ＣＲ上に形成されている場合、絶縁層２ＣＲと金属パターン２ＭＰ３との界面における剥離は発生し難い。上記したように、絶縁層２ＣＲはガラス繊維に樹脂を含浸させたプリプレグからなる絶縁層である。この場合、絶縁層２ＣＲの線膨張係数を小さくすることができる。一方、有機絶縁膜ＳＲ１、絶縁層２ｅ１、および絶縁層２ｅ２は、ガラス繊維を含んでいない。このため、有機絶縁膜ＳＲ１、絶縁層２ｅ１および絶縁層２ｅ２のそれぞれの線膨張係数は、絶縁層２ＣＲの線膨張係数よりも大きい。
また、図９に示すように、有機絶縁膜ＳＲ１の厚さＴＳＲは、絶縁層２ｅ２の厚さＴｅ２より薄い。相対的に絶縁層２ｅ２のよりも薄い有機絶縁膜ＳＲ１は、絶縁層２ｅ２よりも環境温度に応じて膨張または収縮し易い。したがって、有機絶縁膜ＳＲ１と金属パターン２ＭＰ２との密着界面には、粗面化処理により剥離対策をすることが特に重要である。
図１１は、図９に対する変形例である半導体装置を示す拡大断面図である。図１１に示す半導体装置ＰＫＧ３は、以下で説明するように金属パターン２ＭＰ３の上面ＭＰ３ｔに粗面化処理が施されている点を除き、図９に示す半導体装置ＰＫＧ１と同様である。したがって、重複する説明は省略する。図１１に示す半導体装置ＰＫＧ３は、コア絶縁層（絶縁層）２ＣＲ（図６参照）と、絶縁層２ＣＲ上に形成された金属パターン２ＭＰ３と、を更に含んでいる。金属パターン２ＭＰ３は、配線層ＷＬ３（図６参照）に形成された導体パターン２ＣＰである。導体パターン２ＣＰには、基準電位または電源電位が供給されるが、図９に示す導体パターン２ＣＰには基準電位が供給されている。金属パターン２ＭＰ３は、絶縁層２ＣＲ（図６参照）接する下面ＭＰ３ｂ、および下面ＭＰ３ｂの反対側に位置し、絶縁層２ｅ１と接する上面ＭＰ３ｔと、を有している。金属パターン２ＭＰ３の上面ＭＰ３ｔの表面粗さは、金属パターン２ＭＰ２の下面ＭＰ２ｂ、金属パターン２ＭＰ１の上面ＭＰ１ｔ、および下面ＭＰ１ｂ、のそれぞれの表面粗さよりも大きい。例えば、金属パターン２ＭＰ３には、金属パターン２ＭＰ２と同様の粗面化処理が施されており、上面ＭＰ３ｔの表面粗さ（Ｒａ）は、０．３μｍ以上が好ましい。基準電位の供給経路については、信号伝送経路と比較して粗面化による伝送ロスの影響を受け難い。一方、金属パターン２ＭＰ３は、配線２ｄと比較すると、３倍以上の面積を備える大面積のパターンである。大面積の金属パターン２ＭＰ３は、熱収縮あるいは熱膨張した時に生じる応力の値が大きい。このため、応力に起因して金属パターン２ＭＰ３と絶縁層２ｅ１との密着界面では剥離が発生し易い。そこで、金属パターン２ＭＰ３は、金属パターン２ＭＰ２と同様に、粗面化処理を施すことが好ましい。
ただし、金属パターン２ＭＰ３と絶縁層２ｅ１との間に剥離が発生した場合でも、直ちに絶縁不良等が発生する訳ではない。このため、粗面化処理の優先順位としては、金属パターン２ＭＰ３よりも金属パターン２ＭＰ１の方が高い。したがって、図９に示す半導体装置ＰＫＧ１のように、金属パターン２ＭＰ３の上面ＭＰ３ｔの表面粗さは、金属パターン２ＭＰ１の上面ＭＰ１ｔの表面粗さと同程度である場合もある。
ところで、図９では、金属パターン２ＭＰ２の上面ＭＰ２ｔ、側面ＭＰ２ｓ、および金属パターン２ＭＰ３の上面ＭＰ３ｔ以外の金属パターンの面は、平坦な面として図示している。ただし、配線基板ＳＵＢ１を製造する工程において、デスミア処理と呼ばれる処理を行った場合には、他の面も平坦面ではない場合がある。図１２は、図１１に対する変形例を示す拡大断面図である。なお、図１２に示す半導体装置ＰＫＧ４は、以下で説明するデスミア処理に起因する凹凸面を備えている点を除き、図１１に示す半導体装置ＰＫＧ３と同様である。したがって、重複する説明は省略する。
配線基板ＳＵＢ１の製造工程において、例えばビルドアップ工法を採用した場合、下層の配線層上に絶縁層を形成した後、ビア配線２ｖを設けるための穴あけ加工を施す。この時、穴あけ加工後に残った絶縁層の残渣を除去するため、例えば非処理面にプラズマを照射する。この処理をデスミア処理と呼ぶ（プラズマデスミア処理と呼ぶ場合もある）。デスミア処理を施すことにより、金属膜と絶縁層との密着性を向上させることができる。一方、デスミア処理では絶縁層にプラズマを照射するので、金属パターンの下地層である絶縁層の表面粗さは、デスミア処理をしない場合と比較すると大きくなる。このデスミア処理後に金属パターンを形成すると、金属パターンの下面は、デスミア処理された絶縁層の凹凸に倣って凹凸面になる。
図１２に示すように、金属パターン２ＭＰ１の下面ＭＰ１ｂおよび金属パターン２ＭＰ２の下面ＭＰ２ｂのそれぞれは、平坦面ではなくデスミア処理に起因する凹凸面を有している。ただし、デスミア処理に起因する凹凸面の場合、上記したサンドブラスト処理などの粗面化処理と比較すると、表面粗さが極端に大きくなることを抑制できる。したがって、図１２に示す変形例の場合でも、以下のことが言える。すなわち、金属パターン２ＭＰ２の上面ＭＰ２ｔの表面粗さは、金属パターン２ＭＰ２の下面ＭＰ２ｂ、金属パターン２ＭＰ１の上面ＭＰ１ｔ、および下面ＭＰ１ｂ、のそれぞれの表面粗さよりも大きい。また、金属パターン２ＭＰ２の側面２ｓの表面粗さは、金属パターン２ＭＰ２の下面ＭＰ２ｂ、金属パターン２ＭＰ１の上面ＭＰ１ｔ、および下面ＭＰ１ｂ、のそれぞれの表面粗さよりも大きい。また、金属パターン２ＭＰ３の上面ＭＰ３ｔの表面粗さは、金属パターン２ＭＰ２の下面ＭＰ２ｂ、金属パターン２ＭＰ１の上面ＭＰ１ｔ、および下面ＭＰ１ｂ、のそれぞれの表面粗さよりも大きい。
また、図１２に示す変形例の半導体装置ＰＫＧ４においても、金属パターン２ＭＰ１に対して粗面化処理を施さない点は、図９に示す半導体装置ＰＫＧ１と同様である。このため、金属パターン２ＭＰ１の上面ＭＰ１ｔの表面粗さと下面ＭＰ１ｂの表面粗さとには以下の関係が成り立つ。すなわち、金属パターン２ＭＰ１の上面ＭＰ１ｔの表面粗さは、金属パターン２ＭＰ１の下面ＭＰ１ｂの表面粗さよりも小さい。また、金属パターン２ＭＰ１の上面ＭＰ１ｔの表面粗さは、金属パターン２ＭＰ２の上面ＭＰ２ｔ、下面ＭＰ２ｂ、および側面ＭＰ２ｓのそれぞれの表面粗さよりも小さい。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
２ｂ 下面（面、主面、実装面）
２Ｃｂ 下面
２ＣＰ 導体パターン（導体プレーン）
２ＣＲ 絶縁層（コア材、コア絶縁層）
２Ｃｔ 上面
２ｄ 配線（配線部）
２ｅ，２ｅ１，２ｅ２ 絶縁層
２ＬＤ ランド
２ＭＰ１，２ＭＰ２，２ＭＰ３ 金属パターン
２ＰＤ パッド
２ＰＤＤ 直径
２ＰＤＰ 中心間距離
２ｓ 側面
２ｔ 上面（面、主面、チップ搭載面）
２ＴＨＷ スルーホール配線
２ＵＢＭ 金属膜
２ｖ ビア配線
２ｖＬ ビアランド（ビアランド部）
３ 半導体チップ
３ｂ 裏面（主面、下面）
３ＢＭ 接合材
３ＢＰ 突起電極（バンプ電極）
３ＰＤ 電極（パッド、電極パッド、ボンディングパッド）
３ＰＦ 絶縁膜
３ＰＦ パッシベーション膜
３ｓ 側面
３ｔ 表面（主面、上面）
ＣＢＬ１ 境界線
ＣＨＰ１ 半導体チップ（半導体部品、電子部品）
ＣＨＲ１，ＣＨＲ２ 領域
ＥＤＶ１ 電子装置（電子機器）
ＬＩＤ カバー部材（リッド、ヒートスプレッダ、放熱部材）
ＭＢ１ 配線基板（マザーボード、実装基板）
ＭＰ１ｂ，ＭＰ２ｂ，ＭＰ３ｂ 下面
ＭＰ１ｔ，ＭＰ２ｔ，ＭＰ３ｔ 上面
ＰＤｃ 中央部（部分）
ＰＤｐ 周縁部（部分）
ＰＦｈ 開口部
ＰＫＧ１，ＰＫＧ２，ＰＫＧ３，ＰＫＧ４ 半導体装置
Ｒｘ，Ｓｘ，Ｔｘ 信号電極（信号電極端子）
ＳＢ 半田ボール（半田材、外部端子、電極、外部電極）
ＳＧＰ 信号伝送経路
ＳＧＰＲ 入力信号伝送経路
ＳＧＰＴ 出力信号伝送経路
ＳＧＲ，ＳＧＴ 信号（電気信号）
ＳＲ１，ＳＲ２ 有機絶縁膜
ＳＲｈ 開口部
ＳＵＢ１ 配線基板
ＴＩＭ 放熱シート
ＵＦ アンダフィル樹脂（絶縁性樹脂）
Ｖｄ 電極（電源電位電極、第２電位電極）
ＶＤＤ 電源電位（第２電位）
Ｖｓ 電極（基準電位電極、第１電位電極）
ＶＳＤ 電源電位供給経路
ＶＳＰ 基準電位供給経路
ＶＳＳ 基準電位（第１電位）
ＷＬ１,ＷＬ２,ＷＬ３,ＷＬ３,ＷＬ４,ＷＬ５,ＷＬ６ 配線層

Claims (13)

  1. 突起電極が配置されている第１面を備える半導体チップと、
    前記半導体チップの前記第１面と対向する第２面を備える配線基板と、
    を有し、
    前記配線基板は、
    第１絶縁層と、
    前記第１絶縁層上に形成された第１金属パターンと、
    前記第１金属パターンに接し、かつ、前記第１金属パターンを覆うように前記第１絶縁層上に形成された第２絶縁層と、
    前記突起電極と対向する第１部分、および前記第１部分の周囲にある第２部分を備え、前記第２絶縁層上に形成された第２金属パターンと、
    前記第２金属パターンの前記第２部分に接し、かつ、前記第２金属パターンの前記第１部分が露出するように前記第２絶縁層上に形成された有機絶縁膜と、
    を含み、
    前記第１金属パターンは、
    前記第１絶縁層と接する第１下面と、
    前記第１下面の反対側に位置し、かつ、前記第２絶縁層と接する第１上面と、
    を有し、
    前記第２金属パターンは、
    前記第２絶縁層と接する第２下面と、
    前記第２部分において前記有機絶縁膜と接する第２上面と、
    を有し、
    前記第２金属パターンの前記第２上面の表面粗さは、前記第２金属パターンの前記第２下面、前記第１金属パターンの前記第１上面、および前記第１下面のそれぞれの表面粗さよりも大きい、半導体装置。
  2. 請求項１において、
    前記突起電極は、前記第１金属パターンと電気的に接続され、
    前記第１金属パターンは、前記第２絶縁層を貫通するように形成されたビア配線を介して前記第２金属パターンと電気的に接続され、
    前記第１金属パターンは、
    前記ビア配線が接合されたビアランド部と、
    前記ビアランド部と一体に形成され、かつ、第１方向に沿って延びる配線部と、
    を含む、半導体装置。
  3. 請求項２において、
    前記第２金属パターンは、平面視において、前記半導体チップと重なる第１領域内に配置され、
    前記第１金属パターンの前記配線部は、平面視において、前記第１領域から前記第１領域の周囲にある第２領域に向かって延びている、半導体装置。
  4. 請求項２において、
    前記第１金属パターンおよび前記第２金属パターンは、信号伝送経路に含まれている、半導体装置。
  5. 請求項４において、
    前記配線部の長さは、前記第２金属パターン、前記ビア配線、および前記ビアランド部のそれぞれの長さよりも長く、
    前記信号伝送経路に流れる電気信号は、３０ＧＨｚ（ギガヘルツ）以上の高周波信号である、半導体装置。
  6. 請求項４において、
    第３絶縁層と、
    前記第３絶縁層上に形成され、基準電位が供給される第３金属パターンと、
    を更に含み、
    前記第３金属パターンは、
    前記第３絶縁層と接する第３下面と、
    前記第３下面の反対側に位置し、前記第１絶縁層と接する第３上面と、
    を有し、
    前記第３金属パターンの前記第３上面の表面粗さは、前記第２金属パターンの前記第２下面、前記第１金属パターンの前記第１上面、および前記第１下面のそれぞれの表面粗さよりも大きい、半導体装置。
  7. 請求項１において、
    前記有機絶縁膜の熱膨張率は、前記第２絶縁層の熱膨張率よりも大きい、半導体装置。
  8. 請求項７において、
    前記有機絶縁膜の線膨張係数は、前記第２絶縁層の線膨張係数よりも大きい、半導体装置。
  9. 請求項１において、
    第３絶縁層と、
    前記第３絶縁層上に形成され、基準電位が供給される第３金属パターンと、
    を更に含み、
    第３絶縁層はガラス繊維を含んでいるが、前記有機絶縁膜、前記第１絶縁層、および前記第２絶縁層のそれぞれはガラス繊維を含んでいない、半導体装置。
  10. 請求項１において、
    前記有機絶縁膜の厚さは、前記第１絶縁層の厚さより薄い、半導体装置。
  11. 請求項１において、
    前記第１金属パターンの前記第１上面の表面粗さは、前記第１金属パターンの前記第１下面の表面粗さよりも小さい、半導体装置。
  12. 請求項１において、
    前記第２金属パターンの前記第１部分上には金属膜が形成され、
    前記突起電極と前記金属膜とは、半田を介して互いに、かつ、電気的に接続されている、半導体装置。
  13. 請求項１において、
    前記第２金属パターンは、前記第２上面に連なり、かつ、前記有機絶縁膜に接する側面を有し、
    前記第２金属パターンの側面の表面粗さは、前記第２金属パターンの前記第２下面、前記第１金属パターンの前記第１上面、および前記第１下面のそれぞれの表面粗さよりも大きい、半導体装置。
JP2021100071A 2021-06-16 2021-06-16 半導体装置 Pending JP2022191691A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021100071A JP2022191691A (ja) 2021-06-16 2021-06-16 半導体装置
US17/722,823 US20220406700A1 (en) 2021-06-16 2022-04-18 Semiconductor device
CN202210570706.6A CN115483188A (zh) 2021-06-16 2022-05-24 半导体器件
TW111121171A TW202315016A (zh) 2021-06-16 2022-06-08 半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021100071A JP2022191691A (ja) 2021-06-16 2021-06-16 半導体装置

Publications (1)

Publication Number Publication Date
JP2022191691A true JP2022191691A (ja) 2022-12-28

Family

ID=84420520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021100071A Pending JP2022191691A (ja) 2021-06-16 2021-06-16 半導体装置

Country Status (4)

Country Link
US (1) US20220406700A1 (ja)
JP (1) JP2022191691A (ja)
CN (1) CN115483188A (ja)
TW (1) TW202315016A (ja)

Also Published As

Publication number Publication date
CN115483188A (zh) 2022-12-16
US20220406700A1 (en) 2022-12-22
TW202315016A (zh) 2023-04-01

Similar Documents

Publication Publication Date Title
US9330992B2 (en) Wiring substrate for a semiconductor device having differential signal paths
TWI630663B (zh) 半導體封裝結構及半導體製程
US8159057B2 (en) Semiconductor device and manufacturing method therefor
JP5018483B2 (ja) 電子デバイスパッケージ、モジュール、および電子機器
WO2017064791A1 (ja) 半導体装置
US11784173B2 (en) Semiconductor device including a circuit for transmitting a signal
US9635763B2 (en) Component built-in board mounting body and method of manufacturing the same, and component built-in board
JP6853774B2 (ja) 半導体装置
US8263871B2 (en) Mount board and semiconductor module
JP6324738B2 (ja) 半導体装置
KR20140021910A (ko) 코어기판 및 이를 이용한 인쇄회로기판
JP2012191002A (ja) 半導体装置
GB2465825A (en) Integrated circuit package using diffusion bonding
US11101206B2 (en) Semiconductor device and electronic device
TWI770287B (zh) 半導體裝置
JP2022191691A (ja) 半導体装置
JP2023034619A (ja) 半導体装置
JP2021002628A (ja) 多層基板及び電子機器
JP2008530798A (ja) 低速および高速信号経路を有する半導体パッケージ
JP2005101186A (ja) 積層型半導体集積回路
JP2024055042A (ja) 半導体装置
JP6258460B2 (ja) 半導体装置
CN118016636A (zh) 半导体器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231106