JP2022175311A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2022175311A
JP2022175311A JP2021081613A JP2021081613A JP2022175311A JP 2022175311 A JP2022175311 A JP 2022175311A JP 2021081613 A JP2021081613 A JP 2021081613A JP 2021081613 A JP2021081613 A JP 2021081613A JP 2022175311 A JP2022175311 A JP 2022175311A
Authority
JP
Japan
Prior art keywords
light shielding
gate electrode
wiring
transistors
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021081613A
Other languages
English (en)
Inventor
守 道用
Mamoru Doyo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2021081613A priority Critical patent/JP2022175311A/ja
Priority to US17/743,464 priority patent/US11754893B2/en
Publication of JP2022175311A publication Critical patent/JP2022175311A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】実施形態の課題は、配線の断線を防止し、信頼性の向上した表示装置を提供することにある。【解決手段】実施形態に係る表示装置は、複数の信号線と、複数の信号線に接続された信号線スイッチ回路ＡＳＷと、を備えている。信号線スイッチ回路は、それぞれ第１方向に延び第１方向と交差する第２方向に間隔を置いて設けられた複数の第１配線ＳＳＲ、ＳＳＢ、ＳＳＧと、それぞれゲート電極ＧＥとゲート電極に重畳して設けられた遮光層ＬＳとを有し、第１配線から第２方向に離間し、第１方向に並んで配置された複数のトランジスタＳＴＲ、ＳＴＧ、ＳＴＧと、トランジスタと第１配線とを接続する複数の第２配線と、を含んでいる。トランジスタの遮光層は、遮光層から第１配線が存在しない領域に延出した延出部ＳＬＥを有し、延出部の位置でゲート電極に電気的に接続されている。【選択図】 図４

Description

本発明の実施形態は、表示装置に関する。
遮光層をバックゲートとして用いる表示装置が開発されている。
このような表示装置においては、基板上に複数の信号線スイッチ回路が並んで設けられ、信号線スイッチ回路の複数本の配線はほぼ平行に並んで配置されている。トランジスタから延出するバックゲートとゲート電極とのコンタクト部分は、複数本の配線にに重ねて配置される。
特開２０１６－１３４３８８号公報 特開２００２－２２１７３８号公報
この発明の実施形態の課題は、配線の断線を抑制し、信頼性の向上した表示装置を提供することにある。
実施形態に係る表示装置は、複数の信号線と、前記複数の信号線に接続された信号線スイッチ回路と、を備えている。前記信号線スイッチ回路は、それぞれ第１方向に延び前記第１方向と交差する第２方向に間隔を置いて設けられた複数の第１配線と、それぞれゲート電極と前記ゲート電極に重畳して設けられた遮光層とを有し、前記第１配線から前記第２方向に離間し、前記第１方向に並んで配置された複数のトランジスタと、前記トランジスタと前記第１配線とを接続する複数の第２配線と、を含み、前記トランジスタの前記遮光層は、前記遮光層から前記第１配線が存在しない領域に延出した延出部を有し、前記延出部の位置で前記ゲート電極に電気的に接続されている。
図１は、第１実施形態に係る表示装置の回路図。 図２は、前記表示装置に設けられる画素の一例を模式的に示す図。 図３は、前記画素部における前記表示装置の断面図。 図４は、前記表示装置の信号線スイッチ回路を概略的に示す平面図。 図５は、図４の線Ａ－Ａに沿ったトランジスタ部分の断面図。 図６は、前記トランジスタのゲート電極の延出部および遮光層の延出部を拡大して示す平面図。 図７は、図６の線Ｂ－Ｂに沿った前記延出部の断面図。 図８は、第２実施形態に係る表示装置の信号線スイッチ回路の一部を示す平面図。 図９は、第３実施形態に係る表示装置の信号線スイッチ回路の一部を示す平面図。 図１０は、図９の線Ｃ－Ｃに沿ったコネクト部の断面図。
以下、図面を参照しながら、この発明の実施形態について詳細に説明する。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更であって容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
（第１実施形態）
以下、図面を参照しながら第１実施形態に係る表示装置について詳細に説明する。
本実施形態において、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第３方向Ｚの矢印の先端に向かう方向を上又は上方と定義し、第３方向Ｚの矢印の先端に向かう方向とは反対側の方向を下又は下方と定義する。
第３方向Ｚの矢印の先端側に表示装置を観察する観察位置があるものとし、この観察位置から、第１方向Ｘ及び第２方向Ｙで規定されるＸ－Ｙ平面に向かって見ることを平面視という。第１方向Ｘ及び第３方向Ｚによって規定されるＸ－Ｚ平面、あるいは第２方向Ｙ及び第３方向Ｚによって規定されるＹ－Ｚ平面における表示装置の断面を見ることを断面視という。
図１は、第１実施形態に係る表示装置を概略的に示す平面図である。表示装置の一例として、液晶表示装置を示している。図示のように、表示装置ＤＳＰは、後述する基板（基材）の上に形成された表示領域ＤＡ、および表示領域の周囲に位置する非表示領域（額縁領域）を有している。
表示領域ＤＡには、複数の画素ＰＸと、複数の走査線ＧＬと、複数の信号線ＳＬと、が設けられている。複数の走査線ＧＬは、第１方向Ｘに延伸し、第２方向Ｙに間隔を置いて並んで配列されている。複数の信号線ＳＬは、第２方向Ｙに延伸し、第１方向Ｘに間隔を置いて並んで配列されている。なお、走査線及び信号線をそれぞれゲート線及びソース線と称する場合もある。
複数の画素ＰＸの各々は、Ｒ（赤）、Ｇ（緑）及びＢ（青）それぞれの色を表示する副画素ＳＸＲ、ＳＸＧ、及びＳＸＢを含んでいる。なお、副画素ＳＸＲ、ＳＸＧ、及びＳＸＢを区別しない場合は、単に副画素ＳＸという。複数の副画素ＳＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配列され、それぞれ走査線ＧＬと信号線ＳＬと交点の近傍に設けられている。換言すると、副画素ＳＸはそれぞれ、隣り合う２本の走査線ＧＬと、隣り合う２本の信号線ＳＬとに囲まれた領域に設けられている。
図２は、副画素ＳＸの回路図である。
図示のように、副画素ＳＸはそれぞれ、スイッチング素子ＰＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ、保持容量ＣＳ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線ＧＬ及び信号線ＳＬと電気的に接続されている。走査線ＧＬは、第１方向Ｘに並んだ副画素ＳＸの各々におけるスイッチング素子ＳＷのゲート電極ＧＥと接続されている。信号線ＳＬは、第２方向Ｙに並んだ副画素ＳＸの各々におけるスイッチング素子ＰＳＷのソース電極ＳＥと接続されている。画素電極ＰＥは、スイッチング素子ＰＳＷのドレイン電極ＤＥと電気的に接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって、液晶層ＬＣを駆動する。保持容量ＣＳは、例えば、共通電極ＣＥと同電位の電極、及び、画素電極ＰＥと同電位の電極の間に形成される。
副画素ＳＸのスイッチング素子ＰＳＷのソース電極ＳＥは、信号線ＳＬと一体形成されている。また、複数の信号線ＳＬの各々は、各副画素ＳＸに供給される映像信号が入力される後述の信号線駆動回路ＳＬＣに接続される。すなわち、複数の信号線ＳＬは、複数の副画素ＳＸと信号線駆動回路ＳＬＣとを接続する。スイッチング素子ＰＳＷのゲート電極ＧＥは、走査線ＧＬと一体形成されている。また、各走査線ＧＬは、各副画素ＳＸに走査信号を供給する後述の走査線駆動回路ＧＬＣに接続される。共通電極ＣＥは、共通配線ＣＭＬに接続されている。
一方、図１に示すように、表示装置ＤＳＰは、走査線ＧＬを駆動する走査線駆動回路ＧＬＣ、信号線ＳＬを駆動する信号線駆動回路ＳＬＣ、信号線スイッチ回路ＡＳＷ、共通電極ＣＥを駆動する共通電極駆動回路ＣＤ、共通配線ＣＭＬに接続されたスイッチ回路ＭＵＸを有している。信号線駆動回路ＳＬＣ及び走査線駆動回路ＧＬＣは、駆動素子(制御回路)ＤＤと電気的に接続されている。駆動素子ＤＤは、信号線駆動回路ＳＬＣ及び走査線駆動回路ＧＬＣを介して、副画素ＳＸに画像表示に必要な信号を出力する。
詳細は後述するが、信号線駆動回路ＳＬＣと駆動素子ＤＤとの間には、信号線ＳＬに電気的に接続される複数の引出配線ＷＬ１、ＷＬ２が設けられている。
信号線ＳＬと信号線スイッチ回路ＡＳＷの接続関係について説明する。図１に示す例では、副画素ＳＸのそれぞれに接続される信号線ＳＬとして、信号線ＳＬＲ、ＳＬＧ及びＳＬＢが設けられている。信号線ＳＬＲ、ＳＬＧ及びＳＬＢは、信号線スイッチ回路ＡＳＷに接続されている。信号線ＳＬＲは、赤（Ｒ）の色を表示する副画素ＳＸＲと接続された信号線である。信号線ＳＬＧは、緑（Ｇ）の色を表示する副画素ＳＸＧと接続された信号線である。信号線ＳＬＢは、青（Ｂ）の色を表示する副画素ＳＸＢと接続された信号線である。
信号線ＳＬＲは、第２方向Ｙに配列された複数の副画素ＳＸＲを含む副画素列と接続されている。信号線ＳＬＧは、第２方向Ｙに配列された複数の副画素ＳＸＧを含む副画素列と接続されている。信号線ＳＬＢは、第２方向Ｙに配列された複数の副画素ＳＸＢを含む副画素列と接続されている。
信号線スイッチ回路ＡＳＷは、画素回路としての表示領域ＤＡに画像に関する信号を供給する制御回路である。信号線スイッチ回路ＡＳＷは、スイッチング素子としてのトランジスタＳＴＲ、ＳＴＧ及びＳＴＢ、並びに、選択線ＳＳＲ、ＳＳＧ、及びＳＳＢを有しえいる。トランジスタＳＴＲ、ＳＴＧ及びＳＴＢの各々は、例えば薄膜トランジスタである。なおトランジスタＳＴＲ、ＳＴＧ及びＳＴＢを特に区別する必要がない場合には、単にトランジスタＳＴと称する。また、信号線スイッチ回路ＡＳＷを、単にスイッチ回路と称することもある。
トランジスタＳＴＲは、信号線ＳＬＲと接続されている。トランジスタＳＴＧは、信号線ＳＬＧと接続されている。トランジスタＳＴＢは、信号線ＳＬＢと接続されている。
図１に示す駆動素子ＤＤは、表示装置の外部から送信されてくる表示データ、クロック信号、及びディスプレイタイミング信号等の表示制御信号に基づいて、信号線駆動回路ＳＬＣ、走査線駆動回路ＧＬＣ、及び信号線スイッチ回路ＡＳＷを制御する。
信号線スイッチ回路ＡＳＷのトランジスタＳＴＲ、ＳＴＧ及びＳＴＢは、それぞれ、駆動素子ＤＤから選択線ＳＳＲ、ＳＳＧ、及びＳＳＢを介して出力されるスイッチ切替信号により、オン及びオフが制御される。
駆動素子ＤＤは、信号線駆動回路ＳＬＣが赤の映像信号、緑の映像信号、及び青の映像信号を１水平期間内に時分割で出力するように制御するのに合わせ、信号線スイッチ回路ＡＳＷのトランジスタＳＴＲ、トランジスタＳＴＧ、及びトランジスタＳＴＢのオン及びオフを制御する。すなわち、信号線スイッチ回路ＡＳＷに含まれる各トランジスタＳＴ（ＳＴＲ、ＳＴＧ、ＳＴＢ）は、時分割で駆動される関係にある。より詳細には、トランジスタＳＴＲ、ＳＴＧ、及びＳＴＢのうち、オン状態のトランジスタＳＴに接続された信号線ＳＬには、引出配線ＷＬ１、ＷＬ２を介して、信号線駆動回路ＳＬＣからの映像信号が入力される。また、駆動素子ＤＤは、各色の映像信号を出力している期間、映像信号が書き込まれる副画素ＳＸのスイッチング素子ＰＳＷのオン状態を維持するように走査線駆動回路ＧＬＣを制御する。
なお、信号線スイッチ回路ＡＳＷは、単にＲＧＢスイッチ、時分割スイッチ、アナログスイッチ、またはセレクタと呼称することもある。本実施形態では、赤、緑、及び青の副画素に接続された３本の信号線に信号線スイッチ回路が１つ設けられているが、２つの副画素に接続された２本の信号線に信号線スイッチ回路を設ける構成であってもよい。あるいは、２画素、つまり、６つの副画素に接続された６本の信号線に１つの信号線スイッチ回路を設けてもよい。この場合、信号線駆動回路は１水平期間に映像信号を６回出力することになる。各副画素への映像信号の書き込み状況や信号線駆動回路の処理能力によって時分割数は任意に設定することが可能である。
なお、上記水平期間を含む表示期間において、共通電極駆動回路ＣＤからスイッチ回路ＭＵＸに、配線ＶＤＣＬを介して、一定の直流電圧が供給される。スイッチ回路ＭＵＸは、当該一定の直流電圧を、共通配線ＣＭＬを介して、全ての共通電極ＣＥに供給する。これにより、上述のように画素電極ＰＥ及び共通電極ＣＥとの間に、液晶層ＬＣを駆動する電界が発生する。
次に、図３を参照して、画素部における表示装置ＤＳＰの断面構造について説明する。
図示のように、表示装置ＤＳＰは、第１基板ＳＵＢ１と、第１基板ＳＵＢ１に隙間を置いて対向する第２基板ＳＵＢ２と、これらの基板間に封入された液晶層ＬＣと、を備えている。第１基板ＳＵＢ１は、基材ＢＡ１、絶縁層ＵＣ、走査線ＧＬ、信号線ＳＬ、スイッチング素子ＰＳＷ、絶縁層ＰＬＮ１、絶縁層ＰＬＮ２、共通電極ＣＥ、絶縁層ＰＡＳ、画素電極ＰＥ１、配向膜ＡＬ１を備えている。スイッチング素子ＰＳＷは、半導体層ＳＣ、絶縁層ＧＩ、走査線ＧＬと一体形成されているゲート電極ＧＥ、絶縁層ＩＬＩ、信号線ＳＬと一体形成されているソース電極ＳＬ及びドレイン電極ＤＥを有しており、それぞれこの順に積層されている。
基材ＢＡ１は、ガラス基板や可撓性の樹脂基板などの光透過性を有する基板である。絶縁層ＵＣは、基材ＢＡ１の上に位置している。遮光層ＬＳは、基材ＢＡ１と絶縁層ＵＣとの間に形成されている。遮光層ＬＳは、半導体層ＳＣを挟んで走査線ＧＬ（ゲート電極）に重畳している。絶縁層ＧＩは、絶縁層ＵＣの上に位置している。絶縁層ＩＬＩは、絶縁層ＧＩの上に位置している。
絶縁層ＵＣ、ＧＩ、ＩＬＩ、及びＰＡＳは、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの無機絶縁材料によって形成された無機絶縁層である。絶縁層ＵＣ、ＧＩ、及びＩＬＩは、当該無機絶縁材料を用いた単層構造を有していてもよいし、当該無機絶縁材料を複数積層した多層構造を有していてもよい。一方、絶縁層ＰＬＮ１及びＰＬＮ２は、例えば、アクリル樹脂などの有機絶縁材料によって形成された有機絶縁層である。
半導体層ＳＣは、絶縁層ＵＣ上に設けられている。半導体層ＳＣは、例えば、多結晶シリコンによって形成されている。半導体層ＳＣは、アモルファスシリコンや酸化物半導体によって形成されていてもよい。
走査線ＧＬは、半導体層ＳＣ及び絶縁層ＧＩ上に設けられている。走査線ＧＬは、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料や、これらの金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、多層構造であってもよい。一例では、走査線ＧＬは、モリブデン－タングステン合金によって形成されている。本実施形態では、走査線ＧＬと同層の配線層を第１配線層Ｗｇと呼ぶ。また第１配線層Ｗｇを、走査線層、ゲート層、またはＧＬ層という場合もある。あるいは、第１配線層Ｗｇを第１金属層と呼ぶこともある。
信号線ＳＬは、絶縁層ＩＬＩの上に位置している。信号線ＳＬは、絶縁層ＧＩ及びＩＬＩに設けられたコンタクトホールを介して、半導体層ＳＣに接続されている。信号線ＳＬは、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料や、これらの金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、多層構造であってもよい。一例では、信号線ＳＬは、チタン（Ｔｉ）を含む第１層、アルミニウム（Ａｌ）を含む第２層、及び、チタン（Ｔｉ）を含む第３層がこの順に積層された積層体である。本実施形態では、信号線ＳＬと同層の配線層を、第２配線層Ｗｓと呼ぶ。また、第２配線層Ｗｓを信号線層、Ｓｉｇ層、またはＳＬ層ともいう場合もある。あるいは、第２配線層Ｗｓを第２金属層と呼ぶこともある。
ドレイン電極ＤＥは、絶縁層ＩＬＩの上に位置している。ドレイン電極ＤＥは、絶縁層ＧＩ及びＩＬＩに設けられたコンタクトホールを介して、半導体層ＳＣに接続されている。ドレイン電極ＤＥは、第２配線層Ｗｓで形成されている。
絶縁層ＰＬＮ１は、信号線ＳＬ、ドレイン電極ＤＥ、絶縁層ＩＬＩを覆っている。引出電極ＴＥは、絶縁層ＰＬＮ１上に設けられており、絶縁層ＰＬＮ１に設けられたコンタクトホールを介して、ドレイン電極ＤＥに接続されている。
引出電極ＴＥは、上記の金属材料や、上記の金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、多層構造であってもよい。一例では、引出電極ＴＥは、チタン（Ｔｉ）を含む第１層、アルミニウム（Ａｌ）を含む第２層、及び、チタン（Ｔｉ）を含む第３層がこの順に積層された積層体、あるいは、モリブデン（Ｍｏ）を含む第１層、アルミニウム（Ａｌ）を含む第２層、及び、モリブデン（Ｍｏ）を含む第３層がこの順に積層された積層体である。引出電極ＴＥは、共通配線ＣＭＬと同層の配線層で形成されている。本実施形態では、共通配線ＣＭＬと同層の配線層を、第３配線層Ｗｔと呼ぶ。また、第３配線層Ｗｔを第３金属層と呼ぶこともある。
絶縁層ＰＬＮ１及び引出電極ＴＥを覆って、絶縁層ＰＬＮ２が設けられている。
絶縁層ＰＬＮ２上には、共通電極ＣＥ及び中継電極ＲＥが設けられ、共通電極ＣＥの開口部に中継電極ＲＥが位置し、共通電極ＣＥと中継電極ＲＥは互いに離間している。
中継電極ＲＥは、絶縁層ＰＬＮ２の上に位置している。中継電極ＲＥは、引出電極ＴＥと重なる位置において、絶縁層ＰＬＮ１に形成されたコンタクトホールを介して、引出電極ＴＥに接している。中継電極ＲＥは共通電極ＣＥと同じインジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明な導電材料によって形成された透明電極である。
絶縁層ＰＡＳは、共通電極ＣＥ及び中継電極ＲＥを覆っている。
画素電極ＰＥは、絶縁層ＰＡＳの上に位置している。また画素電極ＰＥは、配向膜ＡＬ１によって覆われている。すなわち画素電極ＰＥは、絶縁層ＰＡＳと配向膜ＡＬ１との間に設けられている。画素電極ＰＥは、共通電極ＣＥと同様、上述の透明な導電材料によって形成された透明電極である。
画素電極ＰＥは絶縁層ＰＡＳに形成されたコンタクトホールを介して、中継電極ＲＥに
接続され、絶縁層ＰＡＳを挟んで共通電極ＣＥに重なっている。
配向膜ＡＬ１は、絶縁層ＰＡＳも覆っている。
第２基板ＳＵＢ２は、基材ＢＡ２、遮光層ＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、配向膜ＡＬ２を備えている。
基材ＢＡ２は、基材ＢＡ１と同様に、ガラス基板や樹脂基板などの光透過性を有する基板である。遮光層ＢＭ及びカラーフィルタＣＦは、基材ＢＡ２の第１基板ＳＵＢ１と対向する側に位置している。
カラーフィルタＣＦは、赤色のカラーフィルタＣＦＲ、緑色のカラーフィルタＣＦＧ、青色のカラーフィルタＣＦＢを有している。
オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。オーバーコート層ＯＣは、透明な樹脂によって形成されている。
配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。配向膜ＡＬ１及び配向膜ＡＬ２は、例えば、水平配向性を呈する材料によって形成されている。
上述した第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、配向膜ＡＬ１及び配向膜ＡＬ２が対向するように配置されている。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、所定のセルギャップが形成された状態でシールによって接着されている。液晶層ＬＣは、配向膜ＡＬ１と配向膜ＡＬ２との間に保持されている。液晶層ＬＣは、ポジ型（誘電率異方性が正）の液晶材料、あるいは、ネガ型（誘電率異方性が負）の液晶材料によって構成されている。
偏光板ＰＬ１は、基材ＢＡ１に接着されている。偏光板ＰＬ２は、基材ＢＡ２に接着されている。なお、偏光板ＰＬ１及びＰＬ２に加えて、位相差板、散乱層、反射防止層などを備えていてもよい。
表示装置ＤＳＰは、第１基板ＳＵＢ１の下方に配置される、図示しない照明装置を備えている。
次に、信号線スイッチ回路ＡＳＷの構成について詳細に説明する。図４は、信号線スイッチ回路ＡＳＷのより詳細な平面図、図５は、図４の線Ａ－Ａに沿ったトランジスタ部分の断面図である。図４は、信号線スイッチ回路ＡＳＷの２段のトランジスタのうち、１段の例を示している。
図４に示すように、信号線スイッチ回路ＡＳＷは、選択線（第１配線）ＳＳＲ、ＳＳＧ、及びＳＳＢとして、選択線ＳＳＲ１、ＳＳＧ１、ＳＳＢ１、ＳＳＲ２、ＳＳＧ２、ＳＳＢ２を有している。なお、選択線ＳＳＲ１、ＳＳＧ１、ＳＳＢ１、ＳＳＲ２、ＳＳＧ２、ＳＳＢ２を特に区別する必要がない場合は、単に選択線ＳＳともいう。６本の選択線ＳＳは、それぞれ第１方向Ｘに沿って延伸し、第２方向Ｙに間隔を置いて並んで配列される。一例では、選択線ＳＳＲ１、ＳＳＧ１、ＳＳＢ１、ＳＳＲ２、ＳＳＧ２、ＳＳＢ２の順で、第２方向Ｙに並んでいる。これらの選択線ＳＳは、駆動素子ＤＤに接続されている。図４において、選択線には斜線を付して示している。
信号線スイッチ回路ＡＳＷは、接続配線ＣＮＷ１、ＣＮＷ２を有している。接続配線ＣＮＷ１、ＣＮＷ２は、それぞれ第１方向Ｘに延伸し、選択線ＳＳＢ２に対して第２方向Ｙに間隔を置いて配列されている。
図４に示す信号線スイッチ回路ＡＳＷは、トランジスタＳＴＲ、ＳＴＧ、及びＳＴＢとして、トランジスタＳＴＲ１１、ＳＴＧ１１、ＳＴＢ１１、ＳＴＲ１２、ＳＴＧ１２、ＳＴＢ１２、ＳＴＲ２１、ＳＴＧ２１、ＳＴＢ２１、ＳＴＲ２２、ＳＴＧ２２、及びＳＴＢ２２を有している。上記トランジスタを個々に区別する必要がない場合は、トランジスタＳＴと称する。複数のトランジスタＳＴは、第１方向Ｘに互いに間隔を置いて第１方向Ｘに配列され、接続配線ＣＮＷ１、ＳＮＷ２、選択線ＳＳＢ２に対して、第２方向Ｙに間隔を置いて位置している。
本実施形態において、２つのトランジスタが、共通の半導体層および共通のドレイン電極を用いて一体に形成されている。
一例では、トランジスタＳＴＲ１１、ＳＴＢ１１、トランジスタＳＴＧ２１、ＳＴＲ２１、トランジスタＳＴＢ２１、ＳＴＧ１１、トランジスタＳＴＧ１２、ＳＴＢ２２、トランジスタＳＴＲ２２、ＳＴＧ２２、トランジスタＳＴＲ１２、ＳＴＢ１２がそれぞれ一体に形成されている。
トランジスタＳＴＲ１１、ＳＴＢ１１は、一例では、矩形状の半導体層ＳＣと、絶縁層を介して半導体層ＳＣに重ねて設けられ一対のソース電極ＳＥ１、ＳＥ２と、一対のソース電極ＳＥ１、ＳＥ２の間に位置する共通のドレイン電極ＤＥと、ドレイン電極ＤＥと各ソース電極ＳＥ１、ＳＥ２との間に位置し絶縁層を介して半導体層ＳＣに重ねて設けられた一対のゲート電極（第１ゲート電極、第２ゲート電極）ＧＥ１、ＧＥ２と、を有している。トランジスタＳＴＲ１１、ＳＴＢ１１は、所謂、デュアルゲート・トランジスタを構成している。ソース電極ＳＥ１、ＳＥ２、ドレイン電極ＤＥ、および一対のゲート電極ＧＥ１、ＧＥ２は、それぞれ第２方向Ｙに延伸し、第１方向Ｘに間隔を置いて配列されている。
各ソース電極ＳＥ１、ＳＥ２は、第２方向Ｙに間隔を置いて並ぶ複数のコンタクトホールＣＨ１を介して半導体層ＳＣに接続されている。ドレイン電極ＤＥは、第２方向Ｙに間隔を置いて並ぶ複数のコンタクトホールＣＨ２を介して半導体層ＳＣに接続されている。
トランジスタＳＴＲ１１、ＳＴＢ１１は、更に、導電性を有しバックゲートして機能する２つの遮光層（第１遮光層、第２遮光層）ＬＳ１、ＬＳ２を有している。遮光層ＬＳ１、ＬＳ２は、それぞれ半導体層ＳＣおよび絶縁層を介してゲート電極ＧＥ１、ＧＥ２と重畳するように設けられている。遮光層ＬＳ１、ＬＳ２は、それぞれゲート電極ＧＥとほぼ等しい幅を有し、ゲート電極ＧＥの一端から他端まで第２方向Ｙに延伸している。なお、図４において、遮光層ＬＳ１、ＬＳ２に斜線を付して示している。
ソース電極ＳＥ１は、信号線ＳＬＲ１１と一体に形成されている。信号線ＳＬＲ１１は、選択線ＳＳＢと反対の方向でソース電極ＳＥ１から第２方向Ｙに延伸し、図示しない２段目のトランジスタのソース電極に接続される。ソース電極ＳＥ２は、信号線ＳＬＢ１１と一体に形成されている。信号線ＳＬＢ１１は、選択線ＳＳＢと反対の方向でソース電極ＳＥ２から第２方向Ｙに延伸し、図示しない２段目のトランジスタのソース電極に接続される。図４において、信号線に斜線を付して示している。
ドレイン電極ＤＥの選択線ＳＳＢの側の一端は、接続配線ＣＮＷ１に接続されている。ドレイン電極ＤＥの選択線ＳＳＢと反対側の他端は、選択線ＳＳＢと反対の方向で第２方向Ｙに延伸し、図示しない２段目のトランジスタのドレイン電極に接続される。
ゲート電極ＧＥ１の選択線ＳＳＢの側の一端は、当該ゲート電極と一体に形成されたゲート線（第２配線）ＧＥＬ１に接続されている。ゲート線ＧＥＬ１は、トランジスタＳＴＲ１１から選択線ＳＳＢの方向で第２方向Ｙに延伸し、コンタクトホールＣＨ３を介して選択線ＳＳＲ１に接続されている。ゲート電極ＧＥ２の選択線ＳＳＢの側の一端は、当該ゲート電極と一体に形成されたゲート線（第２配線）ＧＥＬ２に接続されている。ゲート線ＧＥＬ２は、トランジスタＳＴＢ１１から選択線ＳＳＢの方向で第２方向Ｙに延伸し、コンタクトホールＣＨ３を介して選択線ＳＳＢ１に接続されている。
ゲート電極ＧＥ１は、選択線ＳＳＢと反対側の他端から選択線ＳＳＢとは反対の方向で第２方向Ｙに所定長さ延伸した延出部ＧＥＥ１を一体に有している。同様に、遮光層ＬＳ１は、選択線ＳＳＢと反対側の端から選択線ＳＳＢとは反対の方向で第２方向Ｙに所定長さ延伸した延出部ＬＳＥ１を一体に有している。延出部ＬＳＥ１は、絶縁層を介してゲート電極ＧＥ１の延出部ＧＥＥ１に重畳している。延出部ＬＳＥ１は、延出部ＧＥＥ１よりも僅かに長く延伸している。後述するように、遮光層ＬＳ１の延出部ＬＳＥ１は、接続配線ＳＬＣ１を介してゲート電極ＧＥ１の延出部ＧＥＥ１に電気的に接続されている。これにより、遮光層ＬＳ１は、ゲート電極ＧＥ１に電気的に接続され、バックゲートを構成している。
ゲート電極ＧＥ２は、選択線ＳＳＢと反対側の他端から選択線ＳＳＢとは反対の方向で第２方向Ｙに所定長さ延伸した延出部ＧＥＥ２を一体に有している。同様に、遮光層ＬＳ２は、選択線ＳＳＢと反対側の端から選択線ＳＳＢとは反対の方向で第２方向Ｙに所定長さ延伸した延出部ＬＳＥ２を一体に有している。延出部ＬＳＥ２は、絶縁層を介してゲート電極ＧＥ２の延出部ＧＥＥ２に重畳している。延出部ＬＳＥ２は、延出部ＧＥＥ２よりも僅かに長く延伸している。後述するように、遮光層ＬＳ２の延出部ＬＳＥ２は、接続配線ＳＬＣ２を介してゲート電極ＧＥ２の延出部ＧＥＥ２に電気的に接続されている。これにより、遮光層ＬＳ２は、ゲート電極ＧＥ２に電気的に接続され、バックゲートを構成している。
図５は、図４の線Ａ－Ａに沿ったトランジスタ部分の断面図である。
図示のように、トランジスタＳＴＲ１１、ＳＴＢ１１は、図３に示した副画素ＳＸのスイッチング素子ＰＳＷとほぼ同様の断面構造を有している。ただし、図５に示すトランジスタＳＴの遮光層ＬＳ１、ＬＳ２は、ゲート電極ＧＥ１、ＧＥ２と同様の形状、および幅を有している。これにより、遮光層ＬＳ１、ＬＳ２の各側縁は、ゲート電極ＧＥ１、ＧＥ２の各側縁と一致し、両者は、第３方向Ｚに重畳して位置している。
図５に示すように、基材ＢＡ１の表面上に遮光層ＬＳ１、ＬＳ２が形成され、更に、前記表面および遮光層ＬＳ１、ＬＳ２に重ねて絶縁層ＵＣが形成されている。絶縁層ＵＣに重ねて半導体層ＳＣおよびゲート絶縁層ＧＩが積層されている。ゲート絶縁層ＧＩに重ねてゲート電極ＧＥ１、ＧＥ２が設けられている。ゲート電極ＧＥ１、ＧＥ２は、絶縁層ＵＣ、ＧＩ、および半導体層ＳＣを挟んで、遮光層ＬＳ１、ＬＳ２に重畳している。前述したように、遮光層ＬＳ１、ＬＳ２の第１方向Ｘの幅は、ゲート電極ＧＥ１、ＧＥ２の第１方向Ｘの幅とほぼ一致し、各遮光層とゲート電極とは、整列した状態で重畳配置されている。
ゲート絶縁層ＧＩおよびゲート電極ＧＥ１、ＤＥ２に重ねて絶縁層ＩＬＩが形成され、この絶縁層ＩＬＩに重ねてソース電極ＳＥ１、ＳＥ２およびドレイン電極ＤＥが設けられている。ソース電極ＳＥ１は、コンタクトホールＣＨ１を介して半導体層ＳＣに接続されている。同様に、ソース電極ＳＥ２は、コンタクトホールＣＨ１を介して半導体層ＳＣに接続されている。ドレイン電極ＤＥは、ソース電極ＳＥ１、ＳＥ２の間に位置し、コンタクトホールＣＨ２を介して半導体層ＳＣに接続されている。
絶縁層ＩＬＩ、ソース電極ＳＥ１、ＳＥ２およびドレイン電極ＤＥは絶縁層ＰＬＮ１で覆われている。
ソース電極（信号線と称する場合がある）ＳＥ１、ＳＥ２、ゲート電極（ゲート線あるいは走査線と称する場合がある）ＧＥ１、ＧＥ２は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料や、これらの金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、多層構造であってもよい。
遮光層ＬＳ１、ＬＳ２は、遮光性を有する金属材料で形成されていればよい。より具体的には、ゲート線（走査線）と同様の材料で形成されていることが好適である。
図６は、ゲート電極ＧＥ１の延出部ＧＥＥ１および遮光層ＬＳ１の延出部ＬＳＥ１を拡大して示す平面図、図７は、図６の線Ｂ－Ｂに沿った延出部の断面図である。
図６および図７に示すように、遮光層ＬＳ１およびその延出部ＬＳＥ１は、基材ＢＡ１上に形成され、第２方向Ｙに所定長さ延出している。遮光層ＬＳ１および延出部ＬＳＥ１に重ねて絶縁層ＵＳおよびゲート絶縁層ＧＩが順に積層されている。ゲート電極ＧＥ１およびその延出部ＤＥＥ１は、ゲート絶縁層ＧＩに重ねて設けられ、第２方向Ｙに所定長さ延出している。延出部ＬＳＥ１の第１方向Ｘの幅は、延出部ＤＥＥ１の第１方向Ｘの幅とほぼ一致しており、延出部ＬＳＥ１および延出部ＤＥＥ１は、絶縁層ＵＣ、ＧＩを挟んでほぼ整列した状態で重畳している。ただし、遮光層ＬＳ１の延出部ＬＳＥ１は、延出部ＧＥＥ１よりも僅かに長く延出しているため、延出部ＬＳＥ１の延出端部は、延出部ＧＥＥ１に重畳していない。
ゲート電極ＧＥ１、延出部ＧＥＥ１、およびゲート絶縁層ＧＩに重ねて絶縁層ＩＬＩが積層されている。絶縁層ＩＬＩに重ねて接続配線ＳＬＣ１が設けられ、延出部ＬＳＥ１の延出端および延出部ＧＥＥ１の延出端に重畳している。接続配線ＳＬＣ１は、例えば、信号線ＳＬと同層の金属層で形成されている。接続配線ＳＬＣ１は、延出部ＬＳＥ１および延出部ＧＥＥ１の第１方向Ｘの幅とほぼ等しい幅に形成され、これらの延出部に整列して重畳している。接続配線ＳＬＣ１の一端部は、コンタクトホールＣＨ５を介して延出部ＧＥＥ１に接続されている。接続配線ＳＬＣ１の他端部は、コンタクトホールＣＨ６を介して延出部ＬＳＥ１の延出端部に接続されている。これにより、遮光層ＬＳの延出部ＬＳＥ１は、接続配線ＳＬＣ１を介して、ゲート電極ＧＥの延出部ＧＥＥ１に電気的に接続されている。絶縁層ＩＬＩおよび接続配線ＳＬＣ１は絶縁層ＰＬＮ１で覆われている。
なお、トランジスタＳＴＲ１１、ＳＴＢ１１の他方の延出部ＬＳＥ２、延出部ＧＥＥ２も上述した延出部ＬＳＥ１、ＧＥＥ１と同様に構成され、接続配線ＬＳＥ２により互いに電気的に接続されている。
上記のようにトランジスタＳＴのゲート電極ＧＥの延出部ＧＥＥおよび遮光層ＬＳの延出部ＬＳＥを複数の選択線ＳＳＢと反対の方向に延伸させ、延出端同士を接続配線で電気的に接続したコンタクト部（接続配線ＳＬＣ）とすることにより、これらの延出部ＧＥＥ、ＬＳＥおよびコンタクト部を複数本の選択線ＳＳＢが存在していない空いた領域に配置することができる。これにより、ゲート電極と遮光層とを繋ぐコンタクト部が複数の選択線あるいは他の配線に重ねて配置されることがなく、コンタクト部に起因する配線の断線等を防止することができる。同時に、延出部ＧＥＥ、ＬＳＥおよびコンタクト部を複数本の選択線ＳＳＢや引出し線の設けられていない領域に配置することで、意図しない容量の低減にも貢献するができる。
ゲート電極ＧＥ、延出部ＧＥＥと重畳する遮光層ＬＳ、延出部ＬＳＥとを同形状に形成することにより、ゲート電極ＧＥに生じる容量と遮光層ＬＳに生じる容量とを同じ容量にすることができる。これにより、トランジスタの特性を向上させることが可能となる。
図４に示すように、他のトランジスタＳＴＧ２１、ＳＴＲ２１、トランジスタＳＴＢ２１、ＳＴＧ１１、トランジスタＳＴＧ１２、ＳＴＢ２２、トランジスタＳＴＲ２２、ＳＴＧ２２、トランジスタＳＴＲ１２、ＳＴＢ１２は、それぞれ前述したトランジスタＳＴＲ１１、ＳＴＢ１１と同様に構成されている。トランジスタＳＴＲ１１、ＳＴＢ１１と同一構成部分には、同一の参照符号を付して示している。これらのトランジスタＳＴは、第１方向に所定の間隔を置いて並んで配置されている。
トランジスタＳＴＧ２１、ＳＴＲ２１のソース電極ＳＥ１、ＳＥ２から延出する信号線ＳＬＧ２１、ＳＬＲ２１は、それぞれ第２方向Ｙに延伸し、２段目の対応するトランジスタのソース電極に接続される。トランジスタＳＴＧ２１、ＳＴＲ２１のドレイン電極ＤＥは、接続配線ＣＮＷ１に接続されている。トランジスタＳＴＧ２１のゲート電極ＧＥ１は、ゲート線ＧＥＬ１を介して選択線ＳＳＧ２に接続されている。トランジスタＳＴＲ２１のゲート電極ＧＥ２は、ゲート線ＧＥＬ２を介して選択線ＳＳＲ２に接続されている。
トランジスタＳＴＢ２１、ＳＴＧ１１のソース電極ＳＥ１、ＳＥ２から延出する信号線ＳＬＢ２１、ＳＬＧ１１は、それぞれ第２方向Ｙに延伸し、２段目の対応するトランジスタのソース電極に接続される。トランジスタＳＴＢ２１、ＳＴＧ１１のドレイン電極ＤＥは、接続配線ＣＮＷ１に接続されている。トランジスタＳＴＢ２１のゲート電極ＧＥ１は、ゲート線ＧＥＬ１を介して選択線ＳＳＢ２に接続されている。トランジスタＳＴＧ１１のゲート電極ＧＥ２は、ゲート線ＧＥＬ３を介して選択線ＳＳＧ１に接続されている。
接続配線ＣＮＷ１は、コンタクトホールＣＨ４を介して引出し配線ＷＬ１に接続され、この引出し配線ＷＬ１を介して信号線駆動回路ＳＬＣに接続される。
トランジスタＳＴＧ１２、ＳＴＢ２２のソース電極ＳＥ１、ＳＥ２から延出する信号線ＳＬＧ１２、ＳＬＢ２２は、それぞれ第２方向Ｙに延伸し、２段目の対応するトランジスタのソース電極に接続される。トランジスタＳＴＧ１２、ＳＴＢ２２のドレイン電極ＤＥは、接続配線ＣＮＷ２に接続されている。トランジスタＳＴＧ１２のゲート電極ＧＥ１は、共通のゲート線ＧＥＬ３を介して選択線ＳＳＧ１に接続されている。トランジスタＳＴＢ２２のゲート電極ＧＥ２は、ゲート線ＧＥＬ２を介して選択線ＳＳＢ２に接続されている。
トランジスタＳＴＲ２２、ＳＴＧ２２のソース電極ＳＥ１、ＳＥ２から延出する信号線ＳＬＲ２２、ＳＬＧ２２は、それぞれ第２方向Ｙに延伸し、２段目の対応するトランジスタのソース電極に接続される。トランジスタＳＴＲ２２、ＳＴＧ２２のドレイン電極ＤＥは、接続配線ＣＮＷ２に接続されている。トランジスタＳＴＲ２２のゲート電極ＧＥ１は、ゲート線ＧＥＬ１を介して選択線ＳＳＲ２に接続されている。トランジスタＳＴＢ２２のゲート電極ＧＥ２は、ゲート線ＧＥＬ２を介して選択線ＳＳＧ２に接続されている。
トランジスタＳＴＲ１２、ＳＴＢ１２のソース電極ＳＥ１、ＳＥ２から延出する信号線ＳＬＲ１２、ＳＬＢ１２は、それぞれ第２方向Ｙに延伸し、２段目の対応するトランジスタのソース電極に接続される。トランジスタＳＴＲ１２、ＳＴＢ１２のドレイン電極ＤＥは、接続配線ＣＮＷ２に接続されている。トランジスタＳＴＲ１２のゲート電極ＧＥ１は、ゲート線ＧＥＬ１を介して選択線ＳＳＲ１に接続されている。トランジスタＳＴＢ１２のゲート電極ＧＥ２は、ゲート線ＧＥＬ２を介して選択線ＳＳＢ１に接続されている。
接続配線ＣＮＷ２は、コンタクトホールＣＨ４を介して引出し配線ＷＬ２に接続され、この引出し配線ＷＬ２を介して信号線駆動回路ＳＬＣに接続される。
他のトランジスタＳＴＧ２１、ＳＴＲ２１、トランジスタＳＴＢ２１、ＳＴＧ１１、トランジスタＳＴＧ１２、ＳＴＢ２２、トランジスタＳＴＲ２２、ＳＴＧ２２、トランジスタＳＴＲ１２、ＳＴＢ１２のいずれにおいても、ゲート電極ＧＥの延出部ＧＥＥ１、ＧＥＥ２および遮光層ＬＳの延出部ＬＳＥ１、ＬＳＥ２は、選択線ＳＳＢと反対の方向で第２方向Ｙに延出し、延出端同士が接続配線により電気的に接続されている。
以上のように構成された第１実施形態によれば、トランジスタＳＴのゲート電極ＧＥの延出部ＧＥＥおよび遮光層ＬＳの延出部ＬＳＥを複数の選択線ＳＳＢと反対の方向に延伸させ、延出端同士を接続配線で電気的に接続したコンタクト部とすることにより、これらの延出部ＧＥＥ、ＬＳＥおよびコンタクト部を複数本の選択線ＳＳＢが存在していない空いた領域に配置することができる。これにより、ゲート電極と遮光層とを繋ぐコンタクト部が複数の選択線あるいは他の配線に重ねて配置されることがなく、コンタクト部に起因する配線の断線等を防止することができる。同時に、延出部ＧＥＥ、ＬＳＥおよびコンタクト部を複数本の選択線ＳＳＢや引出し線の設けられていない領域に配置することで、意図しない容量の低減にも貢献するができる。
以上のことから、第１実施形態によれば、配線の断線を抑制し、信頼性の向上した表示装置が得られる。
次に、他の実施形態に係る表示装置の信号線スイッチ回路について説明する。以下に述べる他の実施形態において、前述した第１実施形態と同一の構成部分には、第１実施形態と同一の参照符号を付して、その詳細な説明を省略または簡略化する場合がある。
（第２実施形態）
図８は、第２実施形態に係る表示装置における信号線スイッチ回路の一部を示す平面図である。
図示のように、第２実施形態によれば、信号線スイッチ回路ＡＳＷにおいて、トランジスタＳＴの２つのゲート電極ＧＥ１、ＧＥ２のうち、いずれか一方、例えば、ゲート電極ＧＥ２の延出部ＧＥＥ２は、ゲート電極ＧＥ２の端から選択線ＳＳＢとは反対の方向で第２方向Ｙに所定長さ延伸した後、更に、第１方向Ｘおよび第２方向Ｙに延伸し、隣合う２つのトランジスタＳＴの間の空き領域まで延伸している。同様に、遮光層ＬＳの延出部ＬＳＥ２は、選択線ＳＳＢと反対側の端から選択線ＳＳＢとは反対の方向で第２方向Ｙに所定長さ延伸した後、更に、第１方向Ｘおよび第２方向Ｙに延伸し、隣合う２つのトランジスタＳＴの間の空き領域まで延伸している。延出部ＬＳＥ２は、延出端部を除いて、ゲート電極ＤＥ２の延出部ＧＥＥ２と整列し、絶縁層を挟んで延出部ＧＥＥ２に重畳している。
延出部ＬＳＥ２の延出端と、延出部ＧＥＥ２の延出端とは接続配線ＳＬＣ２を介して電気的に接続されている。接続配線ＳＬＣ２を含むコンタクト部は、隣合う２つのトランジスタＳＴの間の空き領域に位置している。
第２実施形態において、信号線スイッチ回路ＡＳＷの他の構成は、前述した第１実施形態における信号線スイッチ回路ＡＳＷと共通である。
上記構成の第２実施形態によれば、延出部ＧＥＥ、ＬＳＥおよびコンタクト部を複数本の配線が存在していないトランジスタ間の空いた領域に配置することにより、コンタクト部に起因する配線の断線等を防止することができる。同時に、延出部ＧＥＥ、ＬＳＥおよびコンタクト部を複数本の選択線ＳＳＢや引出し線の設けられていない領域に配置することで、意図しない容量の低減にも貢献するができる。また、トランジスタの第２方向Ｙ、上方のスペースが空くことになり、空いたスペースを別用途に利用することができる。
以上のことから、第２実施形態においても、配線の断線を抑制し、信頼性の向上した表示装置が得られる。
（第３実施形態）
図９は、第３実施形態に係る表示装置における信号線スイッチ回路の一部を示す平面図、図１０は、図９の線Ｃ－Ｃに沿ったコンタクト部の断面図である。
図１０に示すように、信号線スイッチ回路ＡＳＷにおいて、間隔を置いて隣合う２つのトランジスタ、例えば、トランジスタＳＴＢ２１、ＳＴＧ１１とトランジスタＳＴＧ１２、ＳＴＢ２２とにおいて、ゲート電極ＧＥ２の一端およびゲート電極ＧＥ１の一端は、共通のゲート線ＧＥＬ３を介して選択線に接続されている。第３実施形態によれば、このようなトランジスタＳＴＧ１１、ＳＴＧ１２において、トランジスタＳＴＧ１１のゲート電極ＤＥ２は、選択線ＳＳＢと反対側の端から第２方向Ｙに延伸する延出部を持たず、代わりに、ゲート電極ＤＥ２の選択線ＳＳＢの側の端から延伸しているゲート線ＧＤＬ３を延出部としている。同様に、トランジスタＳＴＧ１２のゲート電極ＧＥ１は、選択線ＳＳＢと反対側の端から第２方向Ｙに延伸する延出部を持たず、代わりに、ゲート電極ＧＥ１の選択線ＳＳＢの側の端から延伸しているゲート線ＧＥＬ３を延出部としている。
トランジスタＳＴＧ１１の遮光層ＬＳ２は、選択線ＳＳＢの側の端からゲート線ＧＥＬ３に沿って第２方向Ｙおよび第１方向Ｘに延伸した延出部ＬＳＥ２を有している。延出部ＬＳＥ２はゲート線ＧＥＬ３からトランジスタＳＴＧ１２とトランジスタＳＴＧ１２との間の空き領域に向かって第２方向Ｙに延伸した延出端部を有している。
トランジスタＳＴＧ１２の遮光層ＬＳ１は、選択線ＳＳＢの側の端からゲート線ＧＥＬ３に沿って第２方向Ｙおよび第１方向Ｘに延伸した延出部ＬＳＥ１を有している。延出部ＬＳＥ１は、延出部ＬＳＥ２に繋がっている、すなわち、延出部ＬＳＥ２と一体に形成されている。
延出部ＬＳＥ１、ＬＳＥ２は、絶縁層を挟んでゲート線ＧＥＬ３に重畳して配置され、延出端部のみがゲート線ＧＥＬ３から外れてトランジスタ間の領域に延伸している。
図１０に示すように、遮光層ＬＳおよびその延出部ＬＳＥ１、ＬＳＥ２に重ねて絶縁層ＵＳおよびゲート絶縁層ＧＩが順に積層されている。ゲート電極およびゲート線ＧＤＬ３は、ゲート絶縁層ＧＩに重ねて設けられている。延出部ＬＳＥ１、ＬＳＥ２の延出端部は、ゲート線ＧＥＬ３よりも第２方向Ｙに延出しているため、ゲート線ＤＥＬ２していない。
ゲート線ＧＥＬ３およびゲート絶縁層ＧＩに重ねて絶縁層ＩＬＩが積層されている。絶縁層ＩＬＩに重ねて接続配線ＳＬＣ３が設けられ、延出部ＬＳＥ１、ＬＳＥ２の延出端部およびゲート線ＧＥＬ３に重畳している。接続配線ＳＬＣ３は、例えば、信号線ＳＬと同層の金属層で形成されている。接続配線ＳＬＣ３は、遮光層の延出端部の第１方向Ｘの幅とほぼ等しい幅に形成され、延出端部に整列して重畳している。接続配線ＳＬＣ３の第２方向Ｙの一端部は、コンタクトホールＣＨ５を介してゲート線ＧＥＬ３に接続されている。接続配線ＳＬＣ３の他端部は、コンタクトホールＣＨ６を介して遮光層の延出端部ＬＳＥ１、ＬＳＥ２に接続されている。これにより、遮光層ＬＳ１、ＬＳ２の延出部ＬＳＥ１、ＬＳＥ２は、接続配線ＳＬＣ３およびゲート線ＧＥＬ３を介して、ゲート電極ＧＥ１、ＧＥ２の延出部ＧＥＥ１に電気的に接続されている。絶縁層ＩＬＩおよび接続配線ＳＬＣ１は絶縁層ＰＬＮ１で覆われている。
第３実施形態において、信号線スイッチ回路ＡＳＷの他の構成は、前述した第１実施形態における信号線スイッチ回路ＡＳＷと共通である。
上記構成の第３実施形態においても、ゲート電極ＧＥと遮光層ＬＳとを接続しているコンタクト部を複数本の配線が存在していないトランジスタ間の空いた領域に配置することにより、コンタクト部に起因する配線の断線等を防止することができる。また、トランジスタの第２方向Ｙ、上方のスペースが空くことになり、空いたスペースを別用途に利用することができる。
以上のことから、第３実施形態においても、配線の断線を抑制し、信頼性の向上した表示装置が得られる。
本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。新規な実施形態および変形例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
本発明の実施形態として上述した各構成を基にして、当業者が適宜設計変更して実施し得る全ての構成も、本発明の要旨を包含する限り、本発明の範囲に属する。
例えば、信号線スイッチ回路の各トランジスタは、デュアルゲート型のトランジスタに限らず、単一のトランジスタ、あるいは、トランスミッションゲート等を用いてもよい。トランジスタの個数、配線の本数は、設計の応じて種々変更可能である。
実施形態では、表示装置ＤＳＰの例として、液晶表示装置について説明したが、これに限定されることなく、本実施形態は、電気泳動表示装置、有機ＥＬ（Ｅｌｅｃｔｒｏ－Ｌｕｍｉｎｅｓｃｅｎｃｅ））表示装置、プラズマディスプレイ表示装置、Ｍｉｃｒｏ－Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ（ＭＥＭＳ）表示装置等にも適用可能である。
ＡＳＷ…信号線スイッチ回路、ＣＮＷ…接続配線、ＣＮＷ１…接続配線、
ＣＮＷ２…接続配線、ＳＴＲ、ＳＲＧ、ＳＴＧ…トランジスタ、
ＧＥ、ＧＥ１、ＧＥ２…ゲート電極、ＧＥＥ…延出部、ＳＥ１、ＳＥ２…ソース電極、
ＬＳ、ＬＳ１、ＬＳ２…遮光層、ＬＳＥ…延出部、ＳＬ…信号線、ＳＬＣ…接続配線
ＳＳＲ、ＳＳＢ、ＳＳＧ…選択線、ＧＥＬ１、ＧＥＬ２、ＧＥＬ３…ゲート線、
ＷＬ１，ＷＬ２…引出し線

Claims (5)

  1. 複数の信号線と、
    前記複数の信号線に接続された信号線スイッチ回路と、を備え、
    前記信号線スイッチ回路は、
    それぞれ第１方向に延び前記第１方向と交差する第２方向に間隔を置いて設けられた複数の第１配線と、それぞれゲート電極と前記ゲート電極に重畳して設けられた遮光層とを有し、前記第１配線から前記第２方向に離間し、前記第１方向に並んで配置された複数のトランジスタと、前記トランジスタと前記第１配線とを接続する複数の第２配線と、を含み、
    前記トランジスタの前記遮光層は、前記遮光層から前記第１配線が存在しない領域に延出した延出部を有し、前記延出部の位置で前記ゲート電極に電気的に接続されている、
    表示装置。
  2. 前記遮光層の前記延出部は、前記遮光層から前記第１配線と反対の方向で前記第２方向に延出し、
    前記ゲート電極は、前記ゲート電極から前記第１配線と反対の方向で前記第２方向に延出し、前記遮光層の前記延出部に重畳する延出部を有し、
    前記遮光層の前記延出部は、前記ゲート電極の前記延出部に電気的に接続されている請求項１に記載の表示装置。
  3. 前記遮光層の前記延出部および前記ゲート電極の前記延出部は、前記第１方向に隣り合う２つの前記トランジスタの間の領域まで延出して形成され、前記トランジスタの間の領域で互いに電気的に接続されている請求項２に記載の表示装置。
  4. 前記複数の第２配線は、前記複数のトランジスタと前記第１配線との間に設けられ前記第１方向に隣り合う２つの前記トランジスタのゲート電極同士を接続する接続配線を含み、
    前記遮光層の前記延出部は、前記接続配線と重畳するように前記遮光層から前記接続配線に沿って延出し、更に、前記接続配線と重畳した位置から前記２つのトランジスタの間の領域に延出した延出端部を有し、前記延出端部の位置で前記接続配線に電気的に接続されている請求項１に記載の表示装置。
  5. 前記トランジスタは、半導体層と、絶縁層を挟んで前記半導体層に対向する一対のソース電極と、前記一対のソース電極の間に位置し前記絶縁層を挟んで前記半導体層に対向するドレイン電極と、一方の前記ソース電極と前記ドレイン電極との間に位置し前記絶縁層を挟んで前記半導体層に対向する第１ゲート電極と、他方の前記ソース電極と前記ドレイン電極との間に位置し前記絶縁層を挟んで前記半導体層に対向する第２ゲート電極と、を備え、前記遮光層は、前記半導体層および前記絶縁層を挟んで前記第１ゲート電極に重畳する第１遮光層と、前記半導体層および前記絶縁層を挟んで前記第２ゲート電極に重畳する第２遮光層と、を含んでいる請求項１に記載の表示装置。
JP2021081613A 2021-05-13 2021-05-13 表示装置 Pending JP2022175311A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021081613A JP2022175311A (ja) 2021-05-13 2021-05-13 表示装置
US17/743,464 US11754893B2 (en) 2021-05-13 2022-05-13 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021081613A JP2022175311A (ja) 2021-05-13 2021-05-13 表示装置

Publications (1)

Publication Number Publication Date
JP2022175311A true JP2022175311A (ja) 2022-11-25

Family

ID=83998639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021081613A Pending JP2022175311A (ja) 2021-05-13 2021-05-13 表示装置

Country Status (2)

Country Link
US (1) US11754893B2 (ja)
JP (1) JP2022175311A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230034080A1 (en) * 2021-07-27 2023-02-02 Hannstouch Solution Incorporated Light sensing unit of light sensing device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3570410B2 (ja) 1997-02-27 2004-09-29 セイコーエプソン株式会社 液晶装置用基板、液晶装置及び投写型表示装置
JP3716580B2 (ja) * 1997-02-27 2005-11-16 セイコーエプソン株式会社 液晶装置及びその製造方法、並びに投写型表示装置
JP2016134388A (ja) 2015-01-15 2016-07-25 株式会社ジャパンディスプレイ 表示装置
JP2021156944A (ja) * 2020-03-25 2021-10-07 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US20220365397A1 (en) 2022-11-17
US11754893B2 (en) 2023-09-12

Similar Documents

Publication Publication Date Title
JP5659708B2 (ja) 液晶表示パネル、及び液晶表示装置
US11675241B2 (en) Display device
US11409173B2 (en) Active matrix substrate and display panel
WO2014073483A1 (ja) アクティブマトリクス基板、及びこれを用いた表示装置
JP2016148751A (ja) 表示装置
US9971215B2 (en) Display device
JP2017219669A (ja) 液晶表示パネルおよび当該液晶表示パネルを備えた液晶表示装置
JP2019184945A (ja) 配線基板及び表示装置
JP6999272B2 (ja) 表示装置
WO2017022620A1 (ja) アクティブマトリクス基板及び表示パネル
US20190172405A1 (en) Display device
JP2016114741A (ja) 表示装置
JP6740108B2 (ja) 表示装置
JP7043297B2 (ja) 表示装置
JP2022175311A (ja) 表示装置
WO2014054558A1 (ja) 半導体装置及び表示装置
JP7030563B2 (ja) 表示装置
JP2019144597A (ja) 表示装置
US11668987B2 (en) Display device and method for manufacturing display device
JP2023114226A (ja) 表示装置
JP7274935B2 (ja) 表示装置
WO2022190904A1 (ja) 表示装置
JP2017129615A (ja) 表示装置
US11169424B2 (en) Display device
US8953111B2 (en) Pixel array