JP2022170906A - 集積回路装置及び発振器 - Google Patents

Abstract

【課題】平面視においてパッドに重なる回路の保護配線による保護と、保護配線を原因とする特性悪化等の抑制とを両立して実現できる集積回路装置等の提供。【解決手段】集積回路装置２０は、交流信号が入力又は出力されるパッド２と、パッド２と平面視において重なる回路８と、パッド２と回路８との間に設けられる保護配線５と、一端が保護配線５に電気的に接続され、他端が電荷放電経路６に電気的に接続される抵抗７を含む。【選択図】図１

Description

本発明は、集積回路装置及び発振器等に関する。

集積回路装置においては小面積化の実現のために、パッドの下方に回路を配置する場合がある。例えば特許文献１には、パッドの下に回路を配置した集積回路装置において、パッドの下方に補強用のメッシュパターンを設けた構成が開示されている。

特開２００５－２３６２７７

しかしながら特許文献１においては、補強用のメッシュパターンを設けたことによる特性への影響は何ら考慮されていなかった。

本開示の一態様は、交流信号が入力又は出力されるパッドと、前記パッドと平面視において重なる回路と、前記パッドと前記回路との間に設けられる保護配線と、一端が前記保護配線に電気的に接続され、他端が電荷放電経路に電気的に接続される抵抗と、を含む集積回路装置に関係する。

また本開示の一態様は、上記に記載の集積回路装置と、前記振動子と、を含む発振器に関係する。

本実施形態の集積回路装置の構成例を示すパッド領域における断面図。 本実施形態の集積回路装置の他の構成例を示すパッド領域における断面図。 容量と抵抗の接続構成を示す等価回路図。 容量と抵抗の接続構成を示す等価回路図。 容量と抵抗の接続構成を示す等価回路図。 容量と抵抗の接続構成を示す等価回路図。 容量と抵抗の接続構成を示す等価回路図。 容量と抵抗の接続構成を示す等価回路図。 保護配線の配線パターン例。 保護配線の配線パターン例。 保護配線の配線パターン例。 保護配線の配線パターン例。 パッドの容量についての説明図。 パッドの下方に設けられる回路の例。 パッドの下方に設けられる回路の例。 パッドの構造例を示す図。 本実施形態の集積回路装置の構成例。 集積回路装置のレイアウト配置例。 本実施形態の発振器の構造例。

以下、本実施形態について説明する。なお、以下に説明する本実施形態は、特許請求の範囲の記載内容を不当に限定するものではない。また本実施形態で説明される構成の全てが必須構成要件であるとは限らない。

１．保護配線
図１は本実施形態の集積回路装置２０の構成例を示すパッド領域における断面図である。図１に示すように本実施形態の集積回路装置２０は、パッド２と、回路８と、保護配線５と、抵抗７を含む。

パッド２は信号が入力又は出力される端子である。具体的にはパッド２は例えば交流信号が入力又は出力されるパッドである。交流信号は、時間の経過と共に例えば周期的に電圧や電流が変化する信号である。交流信号は、正弦波の交流信号であってもよいし、矩形波等の非正弦波の交流信号であってもよい。交流信号の例としては、例えば発振信号やクロック信号などがある。パッド２は、このような交流信号が入力されるパッドであってもよいし、交流信号が出力されるパッドであってもよいし、交流信号が入出力されるパッドであってもよい。パッド２は例えば金属層により構成される。例えばパッド領域では、絶縁層であるパシベーション膜から金属層が露出しており、この露出した金属層により集積回路装置２０のパッド２が構成される。

回路８は平面視においてパッド２と重なる。例えば回路８は、平面視においてパッド２と重なるようにパッド２の下方に設けられる。回路８は例えば所定の機能を有する機能回路であり、回路ブロックとも呼ばれる。回路８は、例えば複数の回路素子により構成される。回路素子は、トランジスター等の能動素子や、抵抗、キャパシター等の受動素子である。例えばパッド２の下方には、回路８を構成するのに必要な個数のトランジスター、抵抗又はキャパシター等の回路素子が配置される。回路８としては、発振信号を生成する発振回路やクロック信号を出力する出力バッファー回路などの交流信号生成回路、静電気保護回路、電圧安定化キャパシター、フィルター回路、或いは基準電圧生成回路等の電圧生成回路などがある。

平面視は、図１の方向ＤＲでの平面視であり、例えば集積回路装置２０を構成する半導体の基板９に直交する方向から見た平面視である。図１では基板９は、例えばＰ型の基板であり、例えばグランドの電位に設定される。なお以下では、適宜、グランドをＧＮＤと記載する。回路８は平面視においてパッド２に重なるように配置されている。例えば基板９に向かう方向ＤＲを下方向とした場合に、回路８はパッド２の下方に配置される。そしてパッド２と回路８は、例えば配線やビアを介して電気的に接続されている。このようにパッド２に平面視に重なるように回路８を配置することで、集積回路装置２０のレイアウトの小面積化を実現できる。

保護配線５は、パッド２と回路８との間に設けられる。保護配線５は、パッド２の下方に設けられる回路８を保護するために設けられる配線であり、例えば導電性の配線である。例えば集積回路装置２０は、金属層間に絶縁層１１、１２等を有する複数の金属層により構成される多層配線構造となっており、保護配線５はこれらの複数の金属層の１つの金属層により構成される。例えば図２においてパッド２は最上層の金属層により構成され、保護配線５は、パッド２の金属層よりも下層の金属層により構成される。金属層は例えばアルミ又はアルミ合金の層である。なお保護配線５は、２層以上の金属層により構成されてもよい。そしてパッド２の金属層と保護配線５の金属層の間には絶縁層１１が設けられている。また保護配線５の金属層と回路８の間にも絶縁層１２が設けられている。なお図１１は集積回路装置２０のパッド領域での断面を模式的に示した図であり、実際には、パッド２と回路８の間には、２層以上の金属層が設けられている。例えば集積回路装置２０が、第１金属層～第５金属層の多層構造配線を有する場合に、パッド２は第５金属層で構成され、保護配線５は例えば第５金属層の下層の第４金属層や第３金属層で構成される。そして回路８の回路素子間の配線は、第３金属層の下層の第１金属層や第２金属層で構成される。

また保護配線５は、後述の図９～図１１に示すように、平面視において例えばパッド２の全域に亘って重なるように配置される。この場合に保護配線５は、平面視においてパッド２の全域に亘って隙間無く配線される必要は無く、図１０に示すように格子状に配線されたり、図１１に示すように柵状に配線されていてもよい。また図１２に示すように、保護配線５は、必ずしも、平面視においてパッド２の全域に亘って配置されている必要は無く、平面視において例えばパッド２の少なくとも一部に重なって配置されていればよい。また保護配線５は、平面視において、少なくともパッド２の下方の回路８の全域に重なるように配置されていればよい。

抵抗７は、一端が保護配線５に電気的に接続され、他端が電荷放電経路６に電気的に接続される。例えば抵抗７は、一端がビアを介して保護配線５に接続され、他端がビアを介して電荷放電経路６に接続される。ビアは、例えば金属層の間を接続するコンタクトである。抵抗７は、例えば拡散抵抗により実現してもよいし、或いはポリシリコンの抵抗や金属層の抵抗により実現してもよい。例えば図１では、Ｐ型の基板９に形成されたＮ型の拡散層により抵抗７が構成されている。電荷放電経路６は、保護配線５の電荷を放電するための経路である。保護配線５にチャージされた電荷は、抵抗７及び電荷放電経路６を介して放電される。電荷放電経路６は、後述するように例えばグランド配線又は電源配線である。或いは電荷放電経路６はパッド２への接続経路や、基準電圧生成回路等の電圧生成回路の出力配線であってもよい。

以上のように本実施形態の集積回路装置２０では、パッド２と平面視において重なるように回路８が設けられている。これによりパッド２の領域を有効利用して回路８を配置できるため、集積回路装置２０の小面積化を実現できる。即ち回路８をパッド２の領域に配置することで、パッド２の領域の外に回路８が配置される場合に比べて、回路８の面積の分だけ集積回路装置２０の小面積化を図れる。そして本実施形態では、パッド２と回路８との間に保護配線５が設けられている。このような保護配線５を設けることで、パッド２の下方に設けられる回路８の保護が可能になる。例えば実装時や検査時においてパッド２に対して応力が加わった場合にも、パッド２と回路８との間に保護配線５が介在することで、当該応力が回路８に加わるのを抑制できる。例えば実装時にパッド２にバンプやボンディングワイヤーが接続された際や、検査時にパッド２にプローブが当てられた際に、パッド２に加わった応力が回路８に伝わって、回路８が壊れたり故障するなどの不具合が発生するおそれがある。この点、本実施形態では、パッド２と回路８の間に保護配線５が設けられているため、保護配線５によりこの応力を吸収することで、上記のような不具合の発生を防止できる。

一方、このようにパッド２と回路８の間に保護配線５を設けた場合に、この保護配線５が原因となって集積回路装置２０の回路特性に悪影響を与える問題が発生することが判明した。例えば前述の特許文献１の従来技術では、このような保護配線５を原因とする回路特性の悪化については何ら考慮されていなかった。

この場合に例えば保護配線５をグランド又は電源に直接に接続する第１の手法が考えられる。即ち保護配線５としてグランド配線又は電源配線を用いる手法である。しかしながら、この第１の手法では、後述の図７で説明するようにパッド２の寄生容量である容量が大きくなり、集積回路装置２０の回路特性が悪化するという問題が発生する。例えばパッド２の下方に保護配線５を設けなかった場合には、パッド２の容量は、パッド２と基板９との間の容量になり、パッド２と基板９との間の距離は離れているため、パッド２の容量は小さくなる。しかしながら、パッド２の下方に、グランド又は電源に接続された保護配線５を設けると、パッド２と保護配線５との間の距離は、パッド２と基板９との間の距離よりも近いため、パッド２の容量が大きくなってしまう。このように、例えば交流信号が入力又は出力されるパッド２の容量が大きくなると、交流信号の信号特性の劣化等により集積回路装置２０の回路特性に悪影響を及ぼす問題が発生してしまう。

また例えば保護配線５をどこにも接続せずにオープン状態とする第２の手法も考えられる。しかしながら、この第２の手法では、オープン状態の保護配線５にチャージされた電荷の逃げ場がなく、当該電荷を原因となって、ＥＳＤ破壊が発生したり、集積回路装置２０の意図しない特性変動が生じるなどの問題が発生してしまう。

この点、本実施形態では、パッド２と回路８との間に設けられる保護配線５は、抵抗７の一端に電気的に接続され、抵抗７の他端は電荷放電経路６に電気的に接続される。従って、保護配線５を直接にグランド又は電源に接続する上記の第１の手法に比べて、パッド２の容量を小さくでき、当該容量を原因とする集積回路装置２０の回路特性の悪化を抑制できる。また保護配線５にチャージされた電荷は、抵抗７、電荷放電経路６を介して放電される。従って、保護配線５をオープン状態にする上記の第２の手法で発生したＥＳＤ破壊や特性変動などの事態を防止できるようになる。以上のように本実施形態によれば、パッド２の下方の回路８の保護配線５による保護と、保護配線５を原因とする寄生容量の増加や特性悪化等の抑制とを両立して実現できる集積回路装置２０の提供が可能になる。

図２は本実施形態の集積回路装置２０の他の構成例を示すパッド領域における断面図である。図２が図１と異なるのは、図２では、一端が保護配線５に電気的に接続される抵抗７の他端がパッド２に電気的に接続されている点である。例えば抵抗７の一端はビアを介して保護配線５に接続され、抵抗７の他端は電荷放電経路６に対応するビアを介してパッド２に接続される。即ち図２では、電荷放電経路６は、パッド２への接続経路となっている。例えばパッド２に電気的に接続されるデバイスや配線は電荷の放電経路になる。従って、保護配線５を抵抗７を介してパッド２に電気的に接続することで、保護配線５にチャージされた電荷を外部に放電できるようになる。

図３は図１の構成の集積回路装置２０における容量と抵抗の接続構成を示す等価回路図である。Ｃ１は図１のパッド２と保護配線５との間の容量に対応し、Ｃ２は保護配線５と基板９との間の容量に対応する。Ｒは抵抗７の抵抗値であり、Ｚａは抵抗７の接続先のグランドに対するインピーダンスであり、電荷放電経路６でのインピーダンスである。このように図１の構成におけるパッド２の合成容量である容量Ｃは、図３に示すような接続構成のＣ１、Ｃ２、Ｒ、Ｚａにより表される。

一方、図２のように電荷放電経路６がパッド２への接続経路となる場合には、パッド２の容量Ｃは、図４に示すような接続構成の容量Ｃ１、Ｃ２、Ｒ、Ｚａにより表される。また図１の電荷放電経路６がグランド配線の場合には、図３に示すように、Ｒで表される抵抗７の接続先はグランドになるが、電荷放電経路６が電源配線の場合には、図５に示すように、抵抗７の接続先は電源であるＶＤＤになる。或いは、本実施形態では電荷放電経路６は、電圧生成回路の出力配線であってもよく、この場合には、図５に示すように、Ｒで表される抵抗７の接続先は、電圧生成回路が生成した電圧であるＶＲＥＦの出力配線になる。例えば電圧生成回路は基準電圧生成回路であり、例えば基準電圧生成回路が生成した基準電圧ＶＲＥＦの出力配線が、抵抗７の接続先になる。

このように本実施形態では、図３、図５に示すように、電荷放電経路６は、例えばグランド配線又は電源配線である。このようにすれば、保護配線５の電荷を、低インピーダンスのグランド配線又は電源配線の電荷放電経路６に放電することが可能になり、保護配線５にチャージされた電荷等を原因とする不具合の発生を防止できるようになる。また低インピーダンスの電荷放電経路６に抵抗７の一端が接続されることで、集積回路装置２０の回路への不要な電荷の流入も防ぐことが可能になる。

また本実施形態では、図２、図４に示すように電荷放電経路６は、パッド２への接続経路であってもよい。例えばパッド２は、集積回路装置２０の外部の振動子等のデバイスや回路基板の配線等に電気的に接続されており、このような外部のデイバスや配線等は電荷の放電先として好適である。従って、保護配線５の電荷を、パッド２に電気的に接続されるデバイスや配線などに放電することが可能になり、保護配線５にチャージされた電荷等を原因とする不具合の発生を防止できるようになる。

また本実施形態では、図５に示すように電荷放電経路６は、電圧生成回路の出力配線であってもよい。例えば基準電圧生成回路等の電圧生成回路は、アンプ回路などを用いて基準電圧等の電圧を出力配線に出力しており、アンプ回路の入力インピーダンスは低く、電荷の放電経路として好適である。従って、保護配線５の電荷を、低インピーダンスの出力配線に放電することが可能になり、保護配線５にチャージされた電荷等を原因とする不具合の発生を防止できるようになる。

次にパッド２の寄生容量である容量Ｃについて図６～図８を用いて更に具体的に説明する。ここでパッド２と保護配線５との間の容量をＣ１とし、保護配線５と基板９との間の容量をＣ２としている。図６は保護配線５をグランドに直接に接続した場合であり、この場合にはＲ＋Ｚａ＝０になる。従って、パッド２と基板９との間の容量Ｃ＝Ｃｍａｘは下式（１）のように表される。

図７は保護配線５がオープン状態の場合であり、この場合にはＲ＋Ｚａ＝∞になる。従って、パッド２と基板９との間の容量Ｃ＝Ｃｍｉｎは下式（２）のように表される。

例えば上式（２）においてＣ１＝Ｃ２とすれば、Ｃｍｉｎ＝（１／２）Ｃ１になる。

図８はＲ＋Ｚａ≧１／ωＣ２とした場合であり、この場合には、パッド２と基板９との間の容量Ｃについて下式（３）に示す関係式が成り立つ。

上式（３）においてＣ１＝Ｃ２とすれば、下式（４）に示す関係式が成り立つ。

上式（２）、（３）から、本実施形態では、保護配線５の一端に抵抗７を接続することで、１／｛（１／Ｃ１）＋（１／Ｃ２）｝≦Ｃ≦１／｛（１／Ｃ１）＋（１／２Ｃ２）｝の関係式が成り立つようにしている。Ｃ１＝Ｃ２とすれば、（１／２）Ｃ１≦Ｃ≦（２／３）Ｃ１の関係式が成り立つ。

本実施形態ではパッド２は交流信号が入力又は出力されるパッドであるため、パッド２と基板９との間の容量Ｃはなるべく小さいことが望ましい。そこで図８に示すように、Ｒ＋Ｚａ≧１／ωＣ２の関係が成り立つように抵抗７の抵抗値であるＲを設定する。これにより上式（３）に示すようにＣ≦１／｛（１／Ｃ１）＋（１／２Ｃ２）｝の関係式が成り立つ。一方、容量Ｃの最小値は上式（２）に示すようにＣｍｉｎ＝１／｛（１／Ｃ１）＋（１／Ｃ２）｝である。従って、１／｛（１／Ｃ１）＋（１／Ｃ２）｝≦Ｃ≦１／｛（１／Ｃ１）＋（１／２Ｃ２）｝の関係式が成り立つようになる。即ち抵抗７の抵抗値であるＲを、当該関係式が成り立つような抵抗値に設定する。このようにすることで、パッド２の容量Ｃを小さくして、容量Ｃを原因とする交流信号の信号特性の劣化等を抑制して、集積回路装置２０の回路特性の悪化を抑制することが可能になる。

図９、図１０、図１１、図１２は保護配線５の配線パターンの例を示す図である。図９では、平面視において、パッド２の全面に亘って隙間無く重なるように保護配線５が配置されている。例えばベタの配線パターンの保護配線５が平面視においてパッド２に重なるように配置されている。

図１０では、保護配線５が、格子状配線となっており、格子状の配線パターンになっている。格子状の配線パターンは、例えば第１方向に沿って、複数の配線が所定距離離れて配線される第１配線群と、第１方向に直交する第２方向に沿って、第１配線群と交差するように、複数の配線が所定距離離れて配線される第２配線群とにより構成される。例えば格子状の配線パターンでは、平面視において、マトリクス状に配列される複数の穴部が、保護配線５に形成される。

図１１では、保護配線５が柵状配線となっており、柵状の配線パターンになっている。柵状の配線パターンは、第１方向に沿って、複数の配線が所定距離離れて配線される配線群により構成される。例えば柵状の配線パターンでは、平面視において、第１方向に直交する第２方向に沿って並んで配置される長方形の複数の穴部が、保護配線５に形成される。

このように図１０、図１１では、保護配線５は格子状配線又は柵状配線となっている。このように保護配線５を格子状配線又は柵状配線とすることで、図１０、図１１に示すように保護配線５に複数の穴部が形成されるようになる。そして複数の穴部が形成されることで、後述の図１３で説明するように保護配線５の面積Ｓ２が小さくなり、パッド２の容量Ｃを小さくできる。これにより、容量Ｃを原因とする交流信号の信号特性の劣化等を抑制して、集積回路装置２０の回路特性の悪化を抑制することが可能になる。

また図９～図１１では、平面視においてパッド２の全域に亘って保護配線５が配置されているが、図１２では、平面視においてパッド２の一部に保護配線５が配置されている。そしてパッド２の配置領域のうち、平面視において保護配線５が配置されていない領域には、電荷放電経路６となる配線が配置されている。例えば保護配線５が配置されていない領域に、電荷放電経路６となるグランド配線及び電源配線の少なくとも一方が配線される。このようにすることで保護配線５を電荷放電経路６にショートパスで接続できるようになる。

図１３はパッド２の容量についての説明図である。図１３に示すように、平面視におけるパッド２の面積をＳ１、保護配線５の面積をＳ２とする。また絶縁層１１の厚さをｄ１とし、絶縁層１２の厚さをｄ２とし、保護配線５の厚さをｔとする。このとき、保護配線５を設けなかった場合には、パッド２の容量Ｃは下式（５）のように表される。

一方、図９のように平面視においてパッド２の全面に亘ってベタで保護配線５を設けた場合には、パッド２の容量Ｃは下式（６）のように表される。

また図１０、図１１のように保護配線５が格子状配線や柵状配線である場合には、パッド２の容量Ｃは下式（７）、（８）のように表される。ここでＣ３は、保護配線５が無い部分でのパッド２と基板９との容量に対応する。

上式（７）に示すように、保護配線５の厚さｔを大きくすることで、パッド２の容量Ｃを減らすことができる。また上式（８）に示すように、保護配線５の面積Ｓ２を小さくすることで、パッド２の容量Ｃを減らすことができる。従って、図１０、図１１に示すように、保護配線５を格子状配線や柵状配線にして、面積Ｓ２を小さくすることで、パッド２の容量Ｃを減らすことができる。これにより、容量Ｃを原因とする交流信号の信号特性の劣化等を抑制して、集積回路装置２０の回路特性の悪化を抑制することが可能になる。

このように本実施形態では、例えば図１０、図１１に示すように保護配線５を格子状配線や柵状配線等の配線パターンにすることで、保護配線５の平面視における面積Ｓ２を、パッド２の面積Ｓ１よりも小さくしている。例えば保護配線５の面積Ｓ２を、保護配線５の外縁の内側領域の面積よりも小さくしている。このように保護配線５の面積Ｓ２を小さくすることで、上式（８）に示すようにパッド２の容量Ｃを減らすことができる。これにより、容量Ｃを原因とする交流信号の信号特性の劣化等を抑制して、集積回路装置２０の回路特性の悪化を抑制することが可能になる。

また本実施形態では後述の図１７、図１９で説明するように、集積回路装置２０は振動子１０に電気的に接続される。そしてパッド２と平面視において重なる回路８は、図１４に示すように、振動子１０を発振させる発振回路３０である。即ち、発振信号を生成する発振回路３０が、パッド２と平面視において重なるように配置される。そして、この場合にはパッド２は、交流信号である発振信号が入力又は出力されるパッドとなる。このように発振回路３０を平面視においてパッド２に重なるように配置すれば、パッド２の領域を有効利用して、発振回路３０の一部又は全部を配置できるようになるため、集積回路装置２０の小面積化を実現できる。また本実施形態では、パッド２と発振回路３０との間に保護配線５が設けられるため、実装時や検査時等にパッド２に応力が加わった場合にも、当該応力を保護配線５が吸収することで、当該応力が発振回路３０に伝わるのを抑制できるようになる。これにより当該応力により発振回路３０が壊れたり故障する事態を防止できるようになる。なお発振回路３０の全てが平面視においてパッド２と重なる必要はなく、例えば発振回路３０を構成する駆動回路又は可変容量回路の一部又は全部だけが、平面視においてパッド２と重なるように配置されていてもよい。

また、このようにパッド２と平面視において重なる回路８が発振回路３０である場合に、後述の図１７、図１９に示すように、パッド２は、振動子１０に電気的に接続される。例えばパッド２と振動子は図１９のパッケージ１５の内部配線、バンプ又はボンディングワイヤー等を介して電気的に接続される。このようにすれば、振動子１０の実装時等にパッド２に応力がかかった場合にも、当該応力を保護配線５により吸収して、当該応力がパッド２の下方の発振回路３０に伝わるのを抑制できるようになる。これにより当該応力により発振回路３０が壊れたり故障する事態を防止できるようになる。

また図１５に示すように、パッド２に重なるように配置される回路８は、静電気保護回路２１又は電源安定化キャパシター２２であってもよい。静電気保護回路２１は、ＥＳＤ（Electro-Statics Discharge）の保護回路である。静電気保護回路２１は、ＥＳＤ保護素子である静電気保護素子により構成される。静電気保護素子は、例えば静電気保護用のダイオードや静電気保護用の抵抗などである。例えば静電気保護回路２１は、パッド２に静電気などのサージ電圧が加わった場合に、静電気による電荷をグランドや電源に放電することで、パッド２に接続される回路等を保護する。電源安定化キャパシター２２は、例えば電源とグランドの間に設けられるキャパシターであり、集積回路装置２０の動作時等における電源変動を抑制するためのキャパシターである。電源安定化キャパシター２２はバイパスコンデンサーとも呼ばれる。電源安定化キャパシター２２は、例えばポリシリコンにより構成されるキャパシターであってもよいし、拡散層を用いたキャパシターなどであってもよい。このように静電気保護回路２１又は電源安定化キャパシター２２を平面視においてパッド２に重なるように配置すれば、パッド２の領域を有効利用して、静電気保護回路２１又は電源安定化キャパシター２２を配置できるようになるため、集積回路装置２０の小面積化を実現できる。また本実施形態では、パッド２と静電気保護回路２１又は電源安定化キャパシター２２との間に保護配線５が設けられるため、実装時や検査時等にパッド２に応力が加わった場合にも、当該応力を保護配線５が吸収することで、当該応力が静電気保護回路２１又は電源安定化キャパシター２２に伝わるのを抑制できるようになる。これにより当該応力により静電気保護回路２１又は電源安定化キャパシター２２が壊れたり故障する事態を防止できるようになる。

なお図１、図２ではパッド２の構造を模式的に示しているが、パッド２として種々の構造のパッドを採用できる。図１６はパッド２の詳細な構造例を示す断面図である。図１６では、パッドメタル９１の上に例えばメッキ等による導電層９２、９３、９４が形成されている。導電層９２は、アルミ又はアルミ合金により形成されるパッドメタル９１との接合性が良い材料により形成され、例えばニッケル又はニッケル合金により形成される。導電層９２は、例えば２μｍ～１０μｍの厚さを有している。このように導電層９２の厚みを大きくすることで、パッド２にバンプ又はボンディグワイヤーを接合する際に大きな加重がかかっても、この加重がパッド２の下方に伝わりにくくなる。従って、バンプ又はボンディグワイヤーを接合する際の加重が原因となって、パッド２の下方に設けられる回路８に不具合が発生する事態を防止できるようになる。導電層９３は、導電層９２と導電層９４の間に介在し、導電層９２、９４の密着性を高めると共に、導電層９２が導電層９４へ拡散するのを防ぐバリア層として機能する。導電層９３は、導電層９２と導電層９４の双方と密着性が良好な材料により形成され、例えばパラジウム又はパラジウム合金により形成される。なお導電層９３は、必要に応じて設けられればよく、例えば導電層９２と導電層９４の密着性が良好である場合などには省略できる。導電層９４は、バンプ又はボンディグワイヤーとの接続層として機能する。導電層９４は、バンプ又はボンディグワイヤーとの接触抵抗が低い材料により形成され、例えば金又は金の合金により形成される。図１６のような構造のパッド２を用いることで、パッド２にバンプ又はボンディグワイヤーを接合する実装の際の加重に対して、パッド下の回路８を保護できるようになると共に、バンプ又はボンディグワイヤーを低い接触抵抗で接合できるようになり、実装の容易化や信頼性の向上等を図れるようになる。

２．集積回路装置
次に本実施形態の集積回路装置２０の具体例について説明する。図１７は本実施形態の集積回路装置２０の構成例を示す図である。なお集積回路装置２０は図１７の構成に限定されるものではなく、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。また以下では集積回路装置２０が組み込まれる本実施形態のデバイスが発振器４である場合を主に例にとり説明するが、本実施形態の集積回路装置２０が組み込まれるデバイスは発振器４には限定されない。

図１７の集積回路装置２０は発振回路３０を含む。また集積回路装置２０は、出力回路５０、電源回路６０、ロジック回路７０、温度補償回路８０、温度センサー回路９０、電源パッドＰＶＤＤ、グランドパッドＰＧＮＤ、クロックパッドＰＣＫ、出力イネーブルパッドＰＯＥ、振動子接続用のパッドＰＸ１、ＰＸ２を含むことができる。また発振器４は、振動子１０と集積回路装置２０を含む。振動子１０は集積回路装置２０に電気的に接続されている。例えば振動子１０及び集積回路装置２０を収納するパッケージの内部配線、ボンディグワイヤー又は金属バンプ等を用いて、振動子１０と集積回路装置２０は電気的に接続されている。

振動子１０は、電気的な信号により機械的な振動を発生する素子である。振動子１０は、例えば水晶振動片などの振動片により実現できる。例えば振動子１０は、カット角がＡＴカットやＳＣカットなどの厚みすべり振動する水晶振動片、音叉型水晶振動片、或いは双音叉型水晶振動片などにより実現できる。例えば振動子１０は、恒温槽を備えない温度補償型水晶発振器（ＴＣＸＯ）に内蔵されている振動子であってもよいし、恒温槽を備える恒温槽型水晶発振器（ＯＣＸＯ）に内蔵されている振動子であってもよい。或いは振動子１０は、ＳＰＸＯ（Simple Packaged Crystal Oscillator）の発振器に内蔵される振動子であってもよい。なお本実施形態の振動子１０は、例えば厚みすべり振動型、音叉型、又は双音叉型以外の振動片や、水晶以外の材料で形成された圧電振動片などの種々の振動片によっても実現できる。例えば振動子１０として、ＳＡＷ（Surface Acoustic Wave）共振子や、シリコン基板を用いて形成されたシリコン製振動子としてのＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を採用してもよい。

集積回路装置２０は、例えば半導体プロセスにより製造されるＩＣ（Integrated Circuit）であり、半導体基板上に回路素子が形成された半導体チップである。

発振回路３０は振動子１０を発振させる回路である。例えば発振回路３０は、パッドＰＸ１、ＰＸ２に電気的に接続され、振動子１０を発振させることで発振信号ＯＳＣを生成する。パッドＰＸ１は第１の振動子接続用パッドであり、パッドＰＸ２は第２の振動子接続用パッドである。例えば発振回路３０は、パッドＰＸ１とパッドＰＸ２との間に設けられた発振用の駆動回路と、キャパシターや抵抗などの能動素子により実現できる。駆動回路は、例えばＣＭＯＳのインバーター回路やバイポーラートランジスターにより実現できる。駆動回路は、発振回路３０のコア回路であり、駆動回路が、振動子１０を電圧駆動又は電流駆動することで、振動子１０を発振させる。発振回路３０としては、例えばインバーター型、ピアース型、コルピッツ型、又はハートレー型などの種々のタイプの発振回路を用いることができる。また発振回路３０には、可変容量回路が設けられ、この可変容量回路の容量の調整により、発振周波数を調整できるようになっている。可変容量回路は、例えばバラクターなどの可変容量素子により実現できる。例えば可変容量回路は、温度補償電圧に基づいて容量が制御される可変容量素子により実現できる。或いは可変容量回路を、キャパシターアレイと、キャパシターアレイに接続されるスイッチアレイとにより実現してもよい。また本実施形態における接続は電気的な接続である。電気的な接続は、電気信号が伝達可能に接続されていることであり、電気信号による情報の伝達が可能となる接続である。電気的な接続は受動素子等を介した接続であってもよい。

出力回路５０は、発振信号ＯＳＣに基づくクロック信号ＣＫＱを出力する。出力回路５０は出力バッファー回路５２を含む。出力バッファー回路５２は、発振信号ＯＳＣをバッファリングした信号をクロック信号ＣＫＱとしてクロックパッドＰＣＫに出力する。そして、このクロック信号ＣＫＱが発振器４の外部端子ＴＣＫを介して外部に出力される。例えば出力回路５０は、シングルエンドのＣＭＯＳの信号形式でクロック信号ＣＫＱを出力する。なお出力回路５０が、ＣＭＯＳ以外の信号形式でクロック信号ＣＫＱを出力するようにしてもよい。例えば出力回路５０は、ＬＶＤＳ（Low Voltage Differential Signaling）、ＰＥＣＬ（Positive Emitter Coupled Logic）、ＨＣＳＬ（High Speed Current Steering Logic）、又は差動のＣＭＯＳ（Complementary MOS）等の信号形式で、差動のクロック信号を外部に出力してもよい。

電源回路６０は、電源パッドＰＶＤＤからの電源電圧ＶＤＤやグランドパッドＰＧＮＤからのグランド電圧が供給されて、集積回路装置２０の内部回路用の種々の電源電圧を内部回路に供給する。例えば電源回路６０は、電源電圧ＶＤＤに基づくレギュレート電源電圧を発振回路３０等に供給する。そして電源回路６０は、基準電圧生成回路６２、レギュレーター６４を含む。基準電圧生成回路６２は基準電圧を生成して出力する。基準電圧生成回路６２は、例えばバンドギャップリファレンス回路や、ゲートの仕事関数差を用いた回路や、或いはチャンネル不純物濃度を変えることによる閾値電圧の差を利用した回路などにより実現できる。レギュレーター６４は、電源電圧ＶＤＤが供給されて、各種のレギュレート電源電圧を生成する。例えばレギュレーター６４は、基準電圧生成回路６２により生成された基準電圧に基づいて、電源電圧ＶＤＤを降圧した定電圧のレギュレート電源電圧を生成し、生成したレギュレート電源電圧を、集積回路装置２０の各回路ブロックに供給する。

ロジック回路７０は制御回路であり、種々の制御処理を行う。例えばロジック回路７０は、集積回路装置２０の全体の制御を行ったり、集積回路装置２０の動作シーケンスの制御を行う。例えばロジック回路７０は、発振回路３０、出力回路５０、電源回路６０又は温度補償回路８０等の集積回路装置２０の各回路ブロックの制御を行う。ロジック回路７０は、例えばゲートアレイ等の自動配置配線によるＡＳＩＣ（Application Specific Integrated Circuit）の回路により実現できる。

温度補償回路８０は、発振回路３０の発振信号ＯＳＣの温度補償を行う。発振信号ＯＳＣの温度補償は発振回路３０の発振周波数の温度補償である。具体的には温度補償回路８０は、温度センサー回路９０からの温度検出情報に基づいて温度補償を行う。例えば温度補償回路８０は、温度センサー回路９０からの温度検出電圧ＶＴに基づいて温度補償電圧ＶＣＰを生成し、生成された温度補償電圧ＶＣＰを発振回路３０に出力することで、発振回路３０の発振信号ＯＳＣの温度補償を行う。例えば温度補償回路８０は、発振回路３０が有する可変容量回路に対して、当該可変容量回路の容量制御電圧となる温度補償電圧ＶＣＰを出力することで、温度補償を行う。この場合には発振回路３０の可変容量回路は、バラクター等の可変容量素子により実現される。温度補償は、温度変動による発振周波数の変動を抑制して補償する処理である。例えば温度補償回路８０は、多項式近似によるアナログ方式の温度補償を行う。例えば振動子１０の周波数温度特性を補償する温度補償電圧が多項式により近似される場合に、温度補償回路８０は、当該多項式の係数情報に基づいてアナログ方式の温度補償を行う。なお温度補償回路８０がデジタル方式の温度補償を行うようにしてもよい。

温度センサー回路９０は、温度を検出するセンサー回路である。具体的には温度センサー回路９０は、環境の温度に応じて変化する温度依存電圧を、温度検出電圧ＶＴとして出力する。例えば温度センサー回路９０は、温度依存性を有する回路素子を利用して温度検出電圧ＶＴを生成する。具体的には温度センサー回路９０は、ＰＮ接合の順方向電圧が有する温度依存性を用いることで、温度に依存して電圧値が変化する温度検出電圧ＶＴを出力する。ＰＮ接合の順方向電圧としては、例えばバイポーラートランジスターのベース・エミッター間電圧などを用いることができる。なおデジタル方式の温度補償処理を行う場合には、温度センサー回路９０は、環境温度などの温度を測定し、その結果を温度検出データとして出力する。

また集積回路装置２０は、電源パッドＰＶＤＤ、グランドパッドＰＧＮＤ、クロックパッドＰＣＫ、出力イネーブルパッドＰＯＥ、振動子接続用のパッドＰＸ１、ＰＸ２を含む。これらのパッドは、例えば半導体チップである集積回路装置２０の端子である。

電源パッドＰＶＤＤは電源電圧ＶＤＤが供給されるパッドである。例えば外部の電源供給デバイスからの電源電圧ＶＤＤが電源パッドＰＶＤＤに供給される。グランドパッドＰＧＮＤは、グランド電圧であるＧＮＤが供給される端子である。ＧＮＤはＶＳＳと呼ぶこともでき、グランド電圧は例えば接地電位である。本実施形態ではグランドを、適宜、ＧＮＤと記載する。クロックパッドＰＣＫは、クロック信号ＣＫＱが出力されるパッドである。例えば発振回路３０での発振信号ＯＳＣに基づくクロック信号ＣＫＱがクロックパッドＰＣＫから外部に出力される。出力イネーブルパッドＰＯＥは、クロック信号ＣＫＱの出力イネーブルを制御するためのパッドである。具体的には出力イネーブルパッドＰＯＥを介して入力される出力イネーブル信号ＯＥに基づいて、クロック信号ＣＫＱの出力イネーブルの制御が行われる。例えばロジック回路７０は、出力イネーブルパッドＰＯＥからの出力イネーブル信号ＯＥを受け、出力回路５０でのクロック信号ＣＫＱの出力イネーブル制御を行う。

電源パッドＰＶＤＤ、グランドパッドＰＧＮＤ、クロックパッドＰＣＫ、出力イネーブルパッドＰＯＥは、各々、発振器４の外部接続用の外部端子ＴＶＤＤ、ＴＧＮＤ、ＴＣＫ、ＴＯＥに電気的に接続される。例えばパッケージの内部配線、ボンディグワイヤー又は金属バンプ等を用いて電気的に接続される。そして発振器４の外部端子ＴＶＤＤ、ＴＧＮＤ、ＴＣＫ、ＴＯＥは外部デバイスに電気的に接続される。またパッドＰＸ１、ＰＸ２は振動子１０の接続用のパッドである。例えばパッドＰＸ１は、振動子１０の一端に電気的に接続され、パッドＰＸ２は、振動子１０の他端に電気的に接続される。例えば振動子１０及び集積回路装置２０を収納するパッケージの内部配線、ボンディグワイヤー又は金属バンプ等を用いて、振動子１０と集積回路装置２０のパッドＰＸ１、ＰＸ２とが電気的に接続される。

なお以上では、本実施形態の集積回路装置２０が組み込まれるデバイスが発振器４であり、この発振器４に組み込まれる集積回路装置２０の構成例について説明したが、本実施形態はこれに限定されない。例えば本実施形態の集積回路装置２０が組み込まれるデバイスは、ジャイロセンサーや加速度センサーなどのセンサーデバイス、表示パネルに画像を表示する表示デバイス、所定の通信規格で通信を行う通信デバイス、プリンターの所定の機構を駆動する駆動デバイス又は電源の供給や制御を行う電源デバイス等であってもよい。そして本実施形態の集積回路装置２０は、発振器４に組み込まれるものには限定されず、上述のセンサーデバイス、表示デバイス、通信デバイス又は電源デバイス等に組み込まれるＩＣ（Integrated Circuit）であってもよい。例えばデバイスがジャイロセンサーである場合には、集積回路装置２０は、ジャイロセンサーの振動子を駆動する駆動回路や、振動子からのセンサー信号の検出を行う検出回路などを含むことができる。デバイスが加速度センサーである場合には、集積回路装置２０は、ＭＥＭＳ（Micro Electro Mechanical Systems）等により実現される加速度のセンサー素子の駆動回路や検出回路を含むことができる。センサーが表示デバイスである場合には、集積回路装置２０は表示パネルの駆動回路や表示データの処理を行うロジック回路などを含むことができる。センサーが通信デバイスである場合には、集積回路装置２０は、通信の物理層回路やリンク層回路やロジック回路を含むことができる。このように集積回路装置２０としては種々の構成の回路を採用できる。

３．レイアウト配置
図１８に、図１７の集積回路装置２０のレイアウト配置例を示す。集積回路装置２０の外形は、辺ＳＤ１と、辺ＳＤ１に対向する辺ＳＤ２を含む。辺ＳＤ１は第１辺であり、辺ＳＤ２は第２辺であり、辺ＳＤ２は辺ＳＤ１の対辺である。また集積回路装置２０の外形は、辺ＳＤ１及び辺ＳＤ２に交わる辺ＳＤ３や辺ＳＤ４を含む。辺ＳＤ３は第３辺であり、辺ＳＤ４は第４辺であり、辺ＳＤ４は辺ＳＤ３の対辺である。集積回路装置２０の外形は、集積回路装置２０である例えば矩形の半導体チップの外形である。例えば辺ＳＤ１、ＳＤ２、ＳＤ３、ＳＤ４は半導体チップの基板の辺である。半導体チップはシリコンダイとも呼ばれる。ここで辺ＳＤ１から辺ＳＤ２に向かう方向をＤＲ１とし、辺ＳＤ３から辺ＳＤ４に向かう方向をＤＲ２とする。また方向ＤＲ１の反対方向を方向ＤＲ３とし、方向ＤＲ２の反対方向を方向ＤＲ４とする。方向ＤＲ１、ＤＲ２、ＤＲ３、ＤＲ４は、各々、第１方向、第２方向、第３方向、第４方向である。

図１８に示すように集積回路装置２０には、グランドパッドＰＧＮＤ、電源パッドＰＶＤＤ、クロックパッドＰＣＫ、出力イネーブルパッドＰＯＥが設けられている。電源パッドＰＶＤＤとクロックパッドＰＣＫは辺ＳＤ１に沿って配置される。そしてクロックパッドＰＣＫは例えば辺ＳＤ１と辺ＳＤ４が交差する第１コーナー部に配置される。出力イネーブルパッドＰＯＥとグランドパッドＰＧＮＤは辺ＳＤ２に沿って配置される。そしてグランドパッドＰＧＮＤは例えば辺ＳＤ２と辺ＳＤ４が交差する第２コーナー部に配置される。また温度センサー回路９０は、例えば辺ＳＤ２と辺ＳＤ３が交差する第３コーナー部に配置される。なお温度センサー回路９０を例えば平面視において出力イネーブルパッドＰＯＥに重なるように配置してもよい。

また集積回路装置２０には、振動子接続用のパッドＰＸ１、ＰＸ２が設けられている。振動子接続用のパッドＰＸ１、ＰＸ２は、辺ＳＤ３に沿って配置される。例えば辺ＳＤ３に沿って発振回路３０が配置され、この発振回路３０の領域に振動子接続用のパッドＰＸ１、ＰＸ２が配置される。また出力回路５０は辺ＳＤ１に沿って配置され、電源回路６０は辺ＳＤ４に沿って配置される。そしてロジック回路７０は発振回路３０と電源回路６０との間に配置される。また温度補償回路８０は発振回路３０と出力回路５０との間に配置され、ロジック回路７０は温度補償回路８０と辺ＳＤ２との間に配置される。

そして図１８では、平面視においてグランドパッドＰＧＮＤに重なるように基準電圧生成回路６２が配置されている。即ちグランドパッドＰＧＮＤの下方に基準電圧生成回路６２が配置されている。このようにすれば、グランドパッドＰＧＮＤによるシールド効果により、高周波ノイズが基準電圧生成回路６２に伝達されるのが抑制され、基準電圧生成回路６２が生成する基準電圧に電位変動が発生して、クロック周波数の精度が低下してしまうのを防止できる。またグランドパッドＰＧＮＤの配置領域を有効利用して基準電圧生成回路６２を配置できるため、集積回路装置２０の小面積化を実現できる。なお電源回路６０のうち、基準電圧生成回路６２以外の回路は、平面視においてグランドパッドＰＧＮＤに重ならずに、例えば辺ＳＤ４に沿って配置される。

また図１８では、平面視においてクロックパッドＰＣＫに重なるように出力バッファー回路５２が配置されている。即ち、クロックパッドＰＣＫの下方に出力バッファー回路５２が配置されている。なお出力回路５０のうち、出力バッファー回路５２以外の回路は、平面視においてクロックパッドＰＣＫに重ならずに、例えば辺ＳＤ１に沿って配置される。

このように平面視においてクロックパッドＰＣＫと出力バッファー回路５２とが重なるように配置することで、出力バッファー回路５２から、その直上に配置されるクロックパッドＰＣＫへと向かうショートパスのクロック配線の経路で、出力バッファー回路５２からのクロック信号ＣＫＱをクロックパッドＰＣＫに対して出力できるようになる。これによりクロック配線のインピーダンスを最小限に抑えることができ、当該インピーダンスに起因する電位変動を抑制できる。出力バッファー回路５２は、外部の大きな負荷を駆動する必要があるため、高い駆動能力を有している。このため、クロック配線のインピーダンスが高いと、その電位変動も大きくなり、クロック信号ＣＫＱの信号品質が劣化してしまう。この点、平面視においてクロックパッドＰＣＫと出力バッファー回路５２とが重なるように配置すれば、出力バッファー回路５２とクロックパッドＰＣＫを接続するクロック配線の経路をショートパスの経路にすることができ、クロック配線のインピーダンスを最小限に抑えることができるため、クロック信号ＣＫＱの信号品質の劣化を抑制できるようになる。また、出力バッファー回路５２は、外部負荷を駆動できるように高い駆動能力を有しているため、発生する高周波ノイズが大きく、出力バッファー回路５２や、クロック信号ＣＫＱが出力されるクロックパッドＰＣＫは、高周波ノイズ源となる。この点、平面視においてクロックパッドＰＣＫと出力バッファー回路５２とが重なるように配置すれば、このような高周波ノイズ源を１つの場所にまとめて配置できるようになる。これにより、この高周波ノイズ源からのノイズの悪影響を軽減するためのレイアウト配置などの施策を容易に実現することが可能になる。

また図１８に示すように集積回路装置２０の外形は、辺ＳＤ１と、辺ＳＤ１に対向する辺ＳＤ２とを含み、辺ＳＤ１側に、出力バッファー回路５２とクロックパッドＰＣＫとが配置され、辺ＳＤ２側に、基準電圧生成回路６２とグランドパッドＰＧＮＤとが配置される。辺ＳＤ１は第１辺であり、辺ＳＤ２は第２辺である。例えば辺ＳＤ２に比べて辺ＳＤ１に近い場所に、出力バッファー回路５２とクロックパッドＰＣＫが配置される。また辺ＳＤ１に比べて辺ＳＤ２に近い場所に、基準電圧生成回路６２とグランドパッドＰＧＮＤが配置される。例えば辺ＳＤ１と、辺ＳＤ１と辺ＳＤ２の中央線との間の第１領域に、出力バッファー回路５２及びクロックパッドＰＣＫが配置され、辺ＳＤ２と、辺ＳＤ１と辺ＳＤ２の中央線との間の第２領域に、基準電圧生成回路６２及びグランドパッドＰＧＮＤが配置される。このようにすれば、高周波ノイズ源となる出力バッファー回路５２及びクロックパッドＰＣＫが、辺ＳＤ１側に配置される一方で、高周波ノイズを避ける必要がある基準電圧生成回路６２及びグランドパッドＰＧＮＤが、辺ＳＤ２側に配置されるようになる。これにより、高周波ノイズ源となる出力バッファー回路５２及びクロックパッドＰＣＫと、基準電圧生成回路６２及びグランドパッドＰＧＮＤとの距離を離すことが可能になる。従って、出力バッファー回路５２及びクロックパッドＰＣＫからの高周波ノイズが、基準電圧生成回路６２及びグランドパッドＰＧＮＤに伝達されるのを抑制することができ、高周波ノイズを原因とするクロック周波数の精度の劣化を防止できる。

また集積回路装置２０の外形は、辺ＳＤ１、辺ＳＤ２に交わる第３辺である辺ＳＤ３を含み、発振回路３０は、辺ＳＤ３側に設けられる。例えば辺ＳＤ３に沿って発振回路３０が設けられる。具体的には発振回路３０の例えば長辺が辺ＳＤ３に沿うように発振回路３０が配置される。このように発振回路３０が辺ＳＤ３側に配置されることで、辺ＳＤ１側に配置される出力バッファー回路５２等と発振回路３０との間の距離を離すことができ、出力バッファー回路５２の高周波ノイズが発振信号ＯＳＣに重畳されて、発振特性が悪化する事態を防止できるようになる。また発振回路３０が辺ＳＤ３側に配置されることで、辺ＳＤ２側に配置される基準電圧生成回路６２等と発振回路３０との間の距離を離すことができ、発振回路３０からの発振ノイズが基準電圧生成回路６２の基準電圧等に重畳されて、クロック周波数の精度が低下するなどの事態を防止できるようになる。

また集積回路装置２０は、発振信号ＯＳＣの発振周波数の温度補償を行う温度補償回路８０を含む。そして図１８に示すように温度補償回路８０は、発振回路３０と、クロックパッドＰＣＫとの間に設けられる。例えば発振回路３０の方向ＤＲ２側に温度補償回路８０が設けられ、温度補償回路８０の方向ＤＲ２側に、クロックパッドＰＣＫが設けられる。このように温度補償回路８０を、発振回路３０とクロックパッドＰＣＫとの間に設けることで、発振回路３０とクロックパッドＰＣＫとの間の領域を有効利用して、温度補償回路８０を配置できるようになり、効率の良いレイアウト配置が可能になる。またノイズ源となるクロックパッドＰＣＫと発振回路３０との間の距離を離すことができ、発振回路３０にクロックパッドＰＣＫからのノイズが伝達されるのを抑制できる。また温度補償回路８０を発振回路３０の近傍に配置することが可能になり、温度補償回路８０からの温度補償電圧ＶＣＰをショートパスの信号経路で発振回路３０に入力して、発振周波数の温度補償を実現できるようになる。

そして本実施形態では、図１８の振動子接続用のパッドＰＸ１、ＰＸ２の下方に発振回路３０が配置される。即ち図１等の回路８として発振回路３０がパッドＰＸ１、ＰＸ２に重なるように配置されると共に、パッドＰＸ１、ＰＸ２と発振回路３０との間に、電荷放電経路６に接続される抵抗７が一端に接続された保護配線５が設けられる。このようにすれば、パッドＰＸ１、ＰＸ２の領域を有効利用して、発振回路３０の例えば駆動回路又は可変容量回路等の一部の回路を配置できるようになるため、集積回路装置２０の小面積化を実現できる。また実装時や検査時等にパッドに応力が加わった場合にも、当該応力を保護配線５が吸収することで、当該応力が発振回路３０に伝わるのを抑制できるようになる。また保護配線５の一端が抵抗７を介して電荷放電経路６に電気的に接続されることで、発振回路３０の交流信号である発振信号ＯＳＣの信号特性が劣化して、集積回路装置２０の発振特性が悪化してしまう事態を防止できるようになる。

また本実施形態では、図１８のクロックパッドＰＣＫの下方にクロック信号ＣＫＱの出力バッファー回路５２が配置される。即ち図１等の回路８として出力バッファー回路５２がクロックパッドＰＣＫに重なるように配置されると共に、クロックパッドＰＣＫと出力バッファー回路５２との間に、電荷放電経路６に接続される抵抗７が一端に接続された保護配線５が設けられる。このようにすれば、クロックパッドＰＣＫの領域を有効利用して、出力バッファー回路５２を配置できるようになるため、集積回路装置２０の小面積化を実現できる。また実装時や検査時等にパッドに応力が加わった場合にも、当該応力を保護配線５が吸収することで、当該応力が出力バッファー回路５２に伝わるのを抑制できるようになる。また保護配線５の一端が抵抗７を介して電荷放電経路６に電気的に接続されることで、出力バッファー回路５２が出力する交流信号であるクロック信号ＣＫＱの信号特性が劣化して、集積回路装置２０のクロック出力特性が悪化してしまう事態を防止できるようになる。

４．発振器
図１９に本実施形態の発振器４の構造例を示す。発振器４は、振動子１０と、集積回路装置２０と、振動子１０及び集積回路装置２０を収容するパッケージ１５を有する。パッケージ１５は、例えばセラミック等により形成され、その内側に収容空間を有しており、この収容空間に振動子１０及び集積回路装置２０が収容されている。収容空間は気密封止されており、望ましくは真空に近い状態である減圧状態になっている。パッケージ１５により、振動子１０及び集積回路装置２０を衝撃、埃、熱、湿気等から好適に保護することができる。

パッケージ１５はベース１６とリッド１７を有する。具体的にはパッケージ１５は、振動子１０及び集積回路装置２０を支持するベース１６と、ベース１６との間に収容空間を形成するようにベース１６の上面に接合されたリッド１７とにより構成されている。そして振動子１０は、ベース１６の内側に設けられた段差部に端子電極を介して支持されている。また集積回路装置２０は、ベース１６の内側底面である面ＳＦに配置されている。具体的には集積回路装置２０は、能動面がベース１６の内側底面に向くように配置されている。能動面は集積回路装置２０の回路素子が形成される面である。また集積回路装置２０の端子であるパッド２にバンプＢＭＰが形成されている。そして集積回路装置２０は、導電性のバンプＢＭＰを介してベース１６の面ＳＦに支持される。導電性のバンプＢＭＰは例えば金バンプ等の金属バンプである。そしてバンプＢＭＰの一端は、集積回路装置２０のパッド２に接続され、バンプＢＭＰの他端は、集積回路装置２０の実装面である面ＳＦに設けられ端子ＴＭに接続される。これにより集積回路装置２０のパッド２は、バンプＢＭＰや端子ＴＭや内部配線を介して、発振器４の外部接続端子である外部端子１８、１９や、振動子１０に電気的に接続されるようになる。外部端子１８、１９は、パッケージ１５の外側底面に形成されている。外部端子１８、１９は、外部配線を介して外部デバイスに接続される。外部配線は、例えば外部デバイスが実装される回路基板に形成される配線などである。これにより集積回路装置２０は外部デバイスに対してクロック信号などを出力できるようになる。

なお図１９では、集積回路装置２０の能動面が下方に向くように集積回路装置２０がフリップ実装されているが、本実施形態はこのような実装には限定されない。例えば集積回路装置２０の能動面が上方に向くように集積回路装置２０を実装してもよい。即ち能動面が振動子１０に対向するように集積回路装置２０を実装する。

以上に説明したように本実施形態の集積回路装置は、交流信号が入力又は出力されるパッドと、パッドと平面視において重なる回路と、パッドと回路との間に設けられる保護配線と、一端が保護配線に電気的に接続され、他端が電荷放電経路に電気的に接続される抵抗と、を含む。

本実施形態では、パッドと回路との間に設けられる保護配線は、抵抗の一端に電気的に接続され、抵抗の他端は電荷放電経路に電気的に接続される。これにより、パッドの容量を小さくできると共に、保護配線にチャージされた電荷を、抵抗及び電荷放電経路を介して放電できるようになる。従って、平面視においてパッドに重なる回路の保護配線による保護と、保護配線を原因とする特性悪化等の抑制とを両立して実現できる集積回路装置の提供が可能になる。

また本実施形態では、電荷放電経路は、グランド配線又は電源配線であってもよい。

このようにすれば、保護配線の電荷を、低インピーダンスのグランド配線又は電源配線の電荷放電経路に放電することが可能になる。

また本実施形態では、電荷放電経路は、パッドへの接続経路であってもよい。

このようにすれば、保護配線の電荷を、パッドに電気的に接続されるデバイスや配線などに放電することが可能になる。

また本実施形態では、電荷放電経路は、電圧生成回路の出力配線であってもよい。

このようにすれば、保護配線の電荷を、低インピーダンスの出力配線に放電することが可能になる。

また本実施形態では、集積回路装置は振動子に電気的に接続され、回路は、振動子を発振させる発振回路であってもよい。

このようにすれば、パッドの領域を有効利用して、発振回路を配置できるようになるため、集積回路装置の小面積化を実現できる。また実装時や検査時等にパッドに応力が加わった場合にも、当該応力を保護配線が吸収することで、当該応力が発振回路に伝わるのを抑制できるようになると共に、交流信号である発振信号の信号特性の劣化等を抑制できるようになる。

また本実施形態では、パッドは、振動子に電気的に接続されていてもよい。

このようにすれば、振動子の実装時等にパッドに応力がかかった場合にも、当該応力を保護配線により吸収して、当該応力が発振回路に伝わるのを抑制できるようになる。

また本実施形態では、回路は、静電気保護回路又は電源安定化キャパシターであってもよい。

このようにすれば、実装時や検査時等にパッドに応力が加わった場合にも、当該応力を保護配線が吸収することで、当該応力が静電気保護回路又は電源安定化キャパシターに伝わるのを抑制できるようになる。

また本実施形態では、パッドと保護配線との間の容量をＣ１とし、保護配線と基板との間の容量をＣ２とし、パッドと基板との間の容量をＣとしたときに、１／｛（１／Ｃ１）＋（１／Ｃ２）｝≦Ｃ≦１／｛（１／Ｃ１）＋（１／２Ｃ２）｝であってもよい。

このようにすることで、パッドの容量を小さくして、当該容量を原因とする交流信号の信号特性の劣化等を抑制できるようになる。

また本実施形態では、保護配線の平面視における面積は、パッドの面積よりも小さくてもよい。

このように保護配線の面積を小さくすることで、パッドの容量を減らすことができ、パッドの容量を原因とする交流信号の信号特性の劣化等を抑制できるようになる。

また本実施形態では、保護配線は、格子状配線又は柵状配線であってもよい。

このように、保護配線を格子状配線や柵状配線にして、保護配線の面積を小さくすることで、パッドの容量を減らすことができ、パッドの容量を原因とする交流信号の信号特性の劣化等を抑制できるようになる。

また本実施形態は、上記に記載の集積回路装置と、振動子とを含む発振器に関係する。

なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。また集積回路装置、発振器の構成・動作等も本実施形態で説明したものに限定されず、種々の変形実施が可能である。

２…パッド、４…発振器、５…保護配線、６…電荷放電経路、７…抵抗、８…回路、９…基板、１０…振動子、１１、１２…絶縁層、１５…パッケージ、１６…ベース、１７…リッド、１８、１９…外部端子、２０…集積回路装置、２１…静電気保護回路、２２…電源安定化キャパシター、３０…発振回路、５０…出力回路、５２…出力バッファー回路、６０…電源回路、６２…基準電圧生成回路、６４…レギュレーター、７０…ロジック回路、８０…温度補償回路、９０…温度センサー回路、９１…パッドメタル、９２、９３、９４…導電層、ＢＭＰ…バンプ、Ｃ、Ｃ１、Ｃ２…容量、ＣＫＱ…クロック信号、ＤＲ、ＤＲ１、ＤＲ２、ＤＲ３、ＤＲ４…方向、ＯＥ…出力イネーブル信号、ＯＳＣ…発振信号、ＰＣＫ…クロックパッド、ＰＧＮＤ ：グランドパッド、ＰＯＥ…出力イネーブルパッド、ＰＶＤＤ…電源パッド、ＰＸ１、ＰＸ２…パッド、Ｓ１、Ｓ２…面積、ＳＤ１、ＳＤ２、ＳＤ３、ＳＤ４…辺、ＳＦ…面、ＴＣＫ、ＴＧＮＤ、ＴＯＥ、ＴＶＤＤ…外部端子、ＴＭ…端子、ＶＣＰ…温度補償電圧、ＶＤＤ…電源電圧、ＶＲＥＦ…基準電圧、ＶＴ…温度検出電圧、ｔ…厚さ

Claims (11)

1. 交流信号が入力又は出力されるパッドと、
   前記パッドと平面視において重なる回路と、
   前記パッドと前記回路との間に設けられる保護配線と、
   一端が前記保護配線に電気的に接続され、他端が電荷放電経路に電気的に接続される抵抗と、
   を含むことを特徴とする集積回路装置。
2. 請求項１に記載の集積回路装置において、
   前記電荷放電経路は、グランド配線又は電源配線であることを特徴とする集積回路装置。
3. 請求項１に記載の集積回路装置において、
   前記電荷放電経路は、前記パッドへの接続経路であることを特徴とする集積回路装置。
4. 請求項１に記載の集積回路装置において、
   前記電荷放電経路は、電圧生成回路の出力配線であることを特徴とする集積回路装置。
5. 請求項１乃至４のいずれか一項に記載の集積回路装置において、
   前記集積回路装置は振動子に電気的に接続され、
   前記回路は、前記振動子を発振させる発振回路であることを特徴とする集積回路装置。
6. 請求項５に記載の集積回路装置において、
   前記パッドは、前記振動子に電気的に接続されることを特徴とする集積回路装置。
7. 請求項１乃至４のいずれか一項に記載の集積回路装置において、
   前記回路は、静電気保護回路又は電源安定化キャパシターであることを特徴とする集積回路装置。
8. 請求項１乃至７のいずれか一項に記載の集積回路装置において、
   前記パッドと前記保護配線との間の容量をＣ１とし、前記保護配線と基板との間の容量をＣ２とし、前記パッドと前記基板との間の容量をＣとしたときに、１／｛（１／Ｃ１）＋（１／Ｃ２）｝≦Ｃ≦１／｛（１／Ｃ１）＋（１／２Ｃ２）｝であることを特徴とする集積回路装置。
9. 請求項１乃至８のいずれか一項に記載の集積回路装置において、
   前記保護配線の平面視における面積は、前記パッドの面積よりも小さいことを特徴とする集積回路装置。
10. 請求項１乃至９のいずれか一項に記載の集積回路装置において、
    前記保護配線は、格子状配線又は柵状配線であることを特徴とする集積回路装置。
11. 請求項５又は６に記載の集積回路装置と、
    前記振動子と、
    を含むことを特徴とする発振器。

Images