JP2022169464A - 基板処理方法及び基板処理装置 - Google Patents

基板処理方法及び基板処理装置 Download PDF

Info

Publication number
JP2022169464A
JP2022169464A JP2022071065A JP2022071065A JP2022169464A JP 2022169464 A JP2022169464 A JP 2022169464A JP 2022071065 A JP2022071065 A JP 2022071065A JP 2022071065 A JP2022071065 A JP 2022071065A JP 2022169464 A JP2022169464 A JP 2022169464A
Authority
JP
Japan
Prior art keywords
region
substrate processing
deposit
substrate
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022071065A
Other languages
English (en)
Inventor
信也 森北
Shinya Morikita
明 日高
Akira Hidaka
周 木野
Shu Kino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2022169464A publication Critical patent/JP2022169464A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/503—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using dc or ac discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】基板処理方法は、互いに異なる組成を有する第１領域及び第２領域を有する基板を処理する方法、基板処理装置及び基板処理システムを提供する。【解決手段】方法は、基板処理装置により、第１領域上に優先的に第１堆積物を形成する工程と、フッ素を含み、第１堆積物とは異なる第２堆積物を第２領域上に形成する工程と、第２堆積物及び第２領域の少なくとも一部を除去する工程と、を含む。停止条件が満たされない場合、各工程を順に繰り返す。【選択図】図３Ａ

Description

（関連出願の相互参照）
本出願は、２０２１年４月２７日出願の米国仮特許出願第６３／１８０，２７４号に関連し、その全内容を参照により本明細書に組み込む。
本開示は、基板の第２領域をエッチングしながら基板の第１領域を選択的に保護する基板処理方法、基板処理装置、及び基板処理システムに関する。
従来、電子デバイスの製造において基板の選択的エッチングが行われている。こうしたエッチングでは、基板の第１領域を保護しながら第２領域を選択的にエッチングすることが求められる。ある処理では、酸化シリコンから形成された第２領域を窒化シリコンから形成された第１領域に対して選択的にエッチングする。これらの処理では、フルオロカーボンを基板の第１領域及び第２領域上に堆積させる。第１領域上に堆積したフルオロカーボンは第１領域の保護に用いられ、第２領域上に堆積したフルオロカーボンは第２領域のエッチングに用いられる。
特開２０１５－１７３２４０号公報
本開示の一つの例示的実施例では、互いに異なる組成を有する第１領域及び第２領域を含む基板を処理するための基板処理方法が提供される。
本方法は、（ａ）基板処理装置により、第１領域上に優先的に第１堆積物を形成する工程と、（ｂ）工程（ａ）の後に、フッ素を含み、第１堆積物とは異なる第２堆積物を第２領域上に形成する工程と、（ｃ）工程（ｂ）の後に、第２堆積物及び第２領域の少なくとも一部を除去する工程とを含み、停止条件が満たされない場合、工程（ａ）から工程（ｃ）を順に繰り返す。
深さのある凹部が間に設けられた第１領域及び第２領域を備えた基板を示す図である。 図１Ａに示す基板の第１領域における堆積量と、比較処理に従ってエッチングされた凹部の深さとを比較したグラフである。 図１Ａに示す基板の第１領域における堆積量と、本開示に係る処理に従ってエッチングされた凹部の深さとを比較したグラフである。 上部電極付近における直流重畳（ＤＣＳ：direct current superposition）の条件の一例を示す図である。 一つの例示的実施形態に係るエッチング方法のフローチャートである。 図３Ａに示すエッチング方法において採用され得る一つの例示的実施形態に係る工程ＳＴｘのフローチャートである。 図３Ａに示すエッチング方法において採用され得る一つの例示的実施形態に係る工程ＳＴｃのフローチャートである。 図３Ａ及び図３Ｃの工程ＳＴｃにおいて基板Ｗ上に堆積物を形成するタイミングチャートである。 図３Ａの工程ＳＴａにおいて提供される基板の一例を示す図である。 図３Ａの工程ＳＴｂにおいて基板の第１領域に形成された第１堆積物ＤＰを示す図である。 図３Ａの工程ＳＴｙにおいて第１堆積物ＤＰ上に形成されたシリコン含有堆積物ＤＰＳを示す図である。 図３Ａの工程ＳＴｚ１においてシリコン含有堆積物ＤＰＳ上に選択的に形成された第２堆積物ＤＰＣを示す図である。 図３Ａの工程ＳＴｚ２においてイオンに露出させた結果得られた基板を示す図である。 図３Ｃの工程ＳＴｃｘにおいて第１領域上に選択的に形成された第１堆積物ＤＰを示す図である。 工程ＳＴｃｘ、ＳＴｃ１、ＳＴｃ２を停止条件が満たされるまで繰り返した結果得られた基板を示す図である。 第２領域Ｒ２のエッチング完了後の、アッシングによる堆積物除去を示す図である。 図３Ａの工程ＳＴａにおいて提供される基板の一例を示す図である。 図３Ｂの工程ＳＴｘ１において基板上に形成された堆積物ＤＰＣを示す図である。 図３Ｂの工程ＳＴｘ２においてイオンに露出させた結果得られた基板を示す図である。 図３Ｃの工程ＳＴｃｘにおいて第１領域上に優先的に形成された第１堆積物ＤＰを示す図である。 本開示に係る基板処理装置の一例を示す図である。 本開示に係る動作をコンピュータ上で実施する処理回路の一例を示す図である。
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を付する。上記実施形態を添付の図面に例示するが、限定を意図するものではない。別段の明白な記載がない限り、図面は縮尺通りに描かれているものではない。
明細書全体を通して、「一実施形態」又は「実施形態」とは、実施形態に関して説明する特定の特徴、構造、特性、動作、又は機能が、本開示の主題の少なくとも一つの実施形態に含まれることを意味する。したがって、本明細書において「一実施形態では」又は「実施形態では」という文言は必ずしも同じ実施形態を指すものではない。更に、特定の特徴、構造、特性、動作、又は機能は、一つ以上の実施形態において、いかなる形にも適切に組み合わせることができる。更に、本開示の主題の実施形態は、記載の実施形態の改変例及び変形例を包含し得る。
本明細書及び添付の特許請求の範囲において、単数の「一つの」及び「その」は、別段の明白な記載がない限り、複数形を含むものである。即ち、別段の明白な指示がない限り、本明細書では、「一つの」等の文言は「一つ以上の」を意味する。即ち、別段の明白な指示がない限り、本明細書では、「一つの」等の文言は「一つ以上の」を意味する。更に、「左」、「右」、「上部」、「底部」、「前」、「後」、「側方」、「高さ」、「長さ」、「幅」、「上方」、「下方」、「内部」、「外部」、「内側」、「外側」等の用語は、本明細書では、基準点を単に示すものにすぎず、必ずしも本開示の主題の実施形態を特定の向き又は構成に限定するものではない。更に、「第１」、「第２」、「第３」等の用語は、本明細書に記載の部分、構成要素、基準点、動作、及び／又は機能等の数を単に特定するものにすぎず、必ずしも本開示の主題の実施形態を特定の構成又は向きに限定するものではない。
本開示全体を通して、「凹部」をエッチング形状の一種として使用しており、２つの用語（「凹部」と「エッチング形状」）とは、本明細書において互いに置き換え可能に使用される。更に、用語「凹部」は限定的ではなく、エッチングされる基板材料における孔、スリット、溝、凹状の空洞、その他材料が除去されたいかなる種類のパターンであってもよい。
図１Ａは、深さのある凹部が間に設けられた第１領域及び第２領域を備えた基板を示す。具体的には、基板ＳＷは、第１領域Ｒ１及び第２領域Ｒ２を含む。一つの例示的実施例では、第１領域Ｒ１は窒化シリコンから形成され、第２領域Ｒ２は酸化シリコンから形成される。
第１領域Ｒ１上に堆積物ＤＰが形成され、第１領域Ｒ１と第２領域Ｒ２との間に凹部ＲＣが設けられる。凹部ＲＣの深さｄが示されている。一つの例示的実施例では、ＣＯガスとＡｒガスとの混合ガスを処理ガスとして用いて基板ＳＷ上に堆積物ＤＰを形成する。他の実施例では、堆積物ＤＰは、ＣＨ３ＦガスとＡｒガスとの混合ガスを用いて基板ＳＷ上に形成してもよい。
図１Ｂは、基板ＳＷの第１領域Ｒ１における堆積量と、比較処理に従ってエッチングされた凹部の深さｄ（ｎｍ）とを比較したグラフである。図１Ｂに示すように、比較処理に従って基板ＳＷをエッチングした場合の凹部の深さｄ（ｎｍ）を第１領域Ｒ１の堆積量と比較した。
比較工程では、凹部ＲＣを深さＡまでエッチングする。一つの例示的実施例では、凹部ＲＣの深さＡが２０ｎｍ～４０ｎｍとなるようにエッチングする。次いで、基板ＳＷに貴ガスイオンを交互に供給しながら、堆積物ＤＰを繰り返し基板ＳＷ上に形成する。一つの例示的実施例では、基板ＳＷ上に形成される堆積物ＤＰは、フッ素を含む。
次いで、凹部ＲＣを深さＢまでエッチングする。一つの例示的実施例では５０ｎｍ～８０ｎｍまでエッチングする。凹部ＲＣを深さＢまでエッチングする手順は以下の通りである。（ｉ）第１領域Ｒ１上に第１堆積物を形成する（５ｎｍ以上）。（ｉｉ）貴ガスからプラズマを発生させ、基板ＳＷにプラズマを交互に供給しながら、フッ素を含む第２堆積物を基板ＳＷ上に形成する。工程（ｉ）及び工程（ｉｉ）は、処理が完了するまで１回以上繰り返してもよい。選択的に処理する工程と凹部ＲＣをエッチングする工程は、１２０℃～１８０℃で実施するが、これらの処理はこの範囲に限られない。一例では、これらの工程は１５０℃で実施される。
図１Ｃは、図１Ａに示す基板ＳＷの第１領域Ｒ１における堆積量と、本開示に係る例示的な処理に従ってエッチングされた凹部の深さｄとを比較したグラフを示す。本開示に係る例示的な処理では、図１Ｃに示すように、例示的な処理に従って基板ＳＷをエッチングした場合の凹部の深さｄ（ｎｍ）を第１領域Ｒ１の堆積量と比較した。
例示的な処理では、まず、凹部ＲＣを深さＣまでエッチングする。一つの例示的実施例では、凹部ＲＣの深さＣは１０ｎｍ～２０ｎｍまでエッチングするが、これに限られない。次いで、基板ＳＷに貴ガスイオンを交互に供給しながら、堆積物ＤＰを繰り返し基板ＳＷ上に形成する。一つの例示的実施例では、基板ＳＷ上に形成される堆積物ＤＰは、フッ素を含む。
次いで、凹部ＲＣを深さＤまでエッチングする。一つの例示的実施例では８０ｎｍ～１００ｎｍまでエッチングする。凹部ＲＣを深さＤまでエッチングする手順は以下の通りである。（ａ）第１領域Ｒ１上に第１堆積物を形成する。この第１堆積物は、比較処理における工程（ｉ）で形成される第１堆積物よりも薄くなるように形成する。（ｂ）次に、基板ＳＷ上にフッ素を含む第２堆積物を形成する。（ｃ）次に、貴ガスからプラズマを発生させ、そのプラズマを基板ＳＷに供給する。工程（ａ）、工程（ｂ）、工程（ｃ）をこの順で繰り返す。選択的に処理する工程と凹部ＲＣをエッチングする工程は、１５０℃～２００℃で実施するが、これらの処理はこの範囲に限られない。一例では、これらの工程は１７０℃で実施される。
図２は、後述する図７に例示した上部電極３等の上部電極付近における直流重畳（ＤＣＳ：direct current superposition）の条件の一例を示す。
図２に示すように、電圧Ｖ１と高周波（ＲＦ）が共にＳｉ電極に供給され、電圧Ｖ２はＳｉにのみ印加される。一つの例示的実施例において、直流重畳の条件は以下の通りである。
ガス：貴ガス（例：Ａｒ）＋Ｈ２（任意選択）
電力：内側Ｖ１＝－８００Ｖ、外側Ｖ２＝－２００Ｖ（例：Ｖｌ＜Ｖ２＜０（Ｖ））
圧力：１０ｍＴｏｒｒ～１００ｍＴｏｒｒ（例：２０ｍＴｏｒｒ）
図２については、図５Ｃ及び工程ＳＴｙを参照しながら後で更に述べる。
図３Ａは、一つの例示的実施形態に係るエッチング方法のフローチャートである。図３Ａに示すエッチング方法（以下、「方法ＭＴ」）は、工程ＳＴａから開始する。工程ＳＴａにおいて、基板処理装置の基板支持器上に基板ＳＷを配置する。基板支持器は、基板処理装置のチャンバ内に設けられている。図７に基板処理装置を例示する。
図７は、本開示に係る例示的な基板処理装置を示す。
具体的には、図７では、基板処理装置２００として例えば容量結合型プラズマ（ＣＣＰ：capacitively coupled plasma）システムを例示する。ＣＣＰシステムを例として示したが、誘導結合型プラズマ（ＩＣＰ：inductively coupled plasma）装置等、他の任意のエッチング装置を使用してもよい。基板処理装置２００は、略円筒形の例えばアルミニウム製の反応チャンバ１を含む。反応チャンバ１は、接地電位に接続されている。反応チャンバ１の内壁面には、プラズマ耐性を有する膜が形成されており、この膜は、陽極酸化処理によって形成された膜や、酸化イットリウム製の膜等のセラミック膜であってもよい。上部電極３及び基部４（反応チャンバ１内でプラズマを発生させるための下部電極として機能する）の少なくとも一方に高周波電力を供給すると、上部電極３と基部４との間に処理対象の基板Ｗを挟んだ状態でプラズマ２が発生する。プラズマ２は、基板Ｗ付近に形成され、基板Ｗは静電チャック５の上面に保持される。これについては以下で詳述する。基部４は略円板形であり、導電性である。
ガス源８は複数のガス源を含み、対応する一連の流量制御部を介して制御される。ガス源８は、一つ以上のガス線を介して反応チャンバ１にガスを供給する。
基板処理装置２００は、２７ＭＨｚ～１００ＭＨｚの範囲の高周波エネルギーを生成する第１高周波電源６を更に含み、例示的な周波数は６０ＭＨｚである。第１高周波電源６は整合回路を介して上部電極３に接続され、この整合回路は第１高周波電源６の出力インピーダンスと上部電極３のインピーダンスとを整合させる。
基板処理装置２００は更に、基板Ｗにイオンを引き込むようにバイアス高周波エネルギーを発生させる第２高周波電源７を含む。第２高周波電源７の動作周波数は、第１高周波電源６の動作周波数よりも低く、典型的には３００ｋＨｚ～１３．５６ＭＨｚの範囲である。代替実施形態では、複数の高周波電源６、７を同じ電極（下部電極４）に接続してもよい。
上部電極３は、第２電源として可変直流（ＤＣ）電源１０を備える。可変直流電源１０は、第１高周波電源６から上部電極に印加される高周波エネルギーの直流バイアスとしても機能し得る。直流電源１０の可変性により、実施する処理に応じてエッチングレートが制御可能となるようにイオンエネルギーの動作を制御することができる。
高周波電源７が生成する高周波エネルギーは、パルス状であってもよい。基部／下部電極にバイアス電力が供給されると、主にエッチングが行われる。基部／下部電極にバイアス電力が供給されない間、主に堆積が行われる。バイアス電力をパルス状とすることで、エッチング段階と堆積段階とを分けることができる。保護膜の形成後にエッチングが行われるので、凹部の側壁がサイドエッチングから保護される。加えて、パルスのデューティ比（バイアスオン時間／（バイアスオン時間＋バイアスオフ時間））を変えることで、エッチング／堆積のバランスを制御することができる。バイアスオフ時間が長いほど、保護膜を厚く形成することができ、保護を高めることができる。バイアスオン時間を長くすると、エッチングレートが増大する。
一実施形態において、基板処理装置２００は、図８に例示する処理回路等の専用の制御回路を有してもよい。制御回路は、メモリに格納された制御プログラムを実行し、記憶装置に格納されたレシピデータに基づいて、基板処理装置２００の各構成要素を制御する。
基板処理装置２００は、反応チャンバ１の内部雰囲気に接続された排気装置９を含む。排気装置９は、自動圧力制御弁等の圧力制御装置及び真空ポンプ（例：ターボ分子ポンプ）を含み、反応チャンバ１の減圧を制御し、反応チャンバ１からガスを排気するように構成されている。
基板処理装置２００において、プラズマ発生用の高周波電力が上部電極３に供給される。或いは、高周波電力は基部４に供給されてもよい。本開示に係る方法はまた、ＣＣＰプラズマ処理装置とは異なる基板処理装置にも適用可能である。より具体的には、本方法は、誘導結合型のプラズマ処理装置又はマイクロ波等の表面波を用いてプラズマを発生させるプラズマ処理装置等の任意のプラズマ処理装置を用いて実施してもよい。
図３Ａの説明に戻ると、基板Ｗは、第１領域Ｒ１及び第２領域Ｒ２を含む。一つの例示的実施例では、第１領域Ｒ１は、第２領域Ｒ２とは異なる材料から形成される。第１領域Ｒ１の材料は、酸素を含まず、窒化シリコンを含んでもよい。第２領域Ｒ２の材料は、シリコン及び酸素を含み、酸化シリコンを含んでもよい。第２領域Ｒ２の材料は、シリコン、炭素、酸素、及び水素を含む低誘電率材料を含んでもよい。
図５Ａは、図３Ａに示すエッチング方法を用いて処理する例示的な基板Ｗの部分拡大断面図である。図５Ａに示す基板Ｗは、第１領域Ｒ１及び第２領域Ｒ２を含む。基板Ｗは、下地領域ＵＲを更に含んでもよい。図５Ａに示す基板Ｗの第１領域Ｒ１は、領域Ｒ１１及び領域Ｒ１２を含む。領域Ｒ１１は窒化シリコンから形成され、凹部を画定する。領域Ｒ１１は下地領域ＵＲ上に設けられる。領域Ｒ１２は、領域Ｒ１１の両側に延在する。領域Ｒ１２は、窒化シリコン又は炭化シリコンから形成される。図５Ａに示す基板Ｗの第２領域Ｒ２は酸化シリコンから形成され、領域Ｒ１１によって画定された凹部内に設けられる。即ち、第２領域Ｒ２は、第１領域Ｒ１によって囲まれている。方法ＭＴを用いて図５Ａに示す基板Ｗを処理すると、第２領域Ｒ２が自己整合的にエッチングされる。
次に、方法ＭＴの工程ＳＴａに続く工程について、基板Ｗを参照しながら説明する。
ある実施形態では、工程ＳＴｘを工程ＳＴａの後に実施してもよい。他の実施形態では、工程ＳＴｘは実施せず、処理は工程ＳＴｂに進む。工程ＳＴｘにおいて、第１領域Ｒ１を所定のアスペクト比以上に達するまでエッチングする。工程ＳＴｘについては、図３Ｂ及び図６Ａから図６Ｄを参照しながら後で更に述べる。
工程ＳＴｂにおいて、図５Ｂに示すように、第１領域Ｒ１上に優先的に堆積物ＤＰを形成する。
図５Ｂは、図３Ａの工程ＳＴｂにおいて基板の第１領域に形成された第１堆積物ＤＰを示す。第１堆積物ＤＰは炭素を含む。一つの例示的実施例において、第１堆積物ＤＰは、炭素を含みフッ素を含まない処理ガスから発生させたプラズマを用いて形成される。
工程ＳＴｂにおいて、基板処理装置２００のチャンバ内で処理ガスからプラズマを発生させる。
一つの例示的実施例では、工程ＳＴｂで使用される処理ガスは、第１ガス及び第２ガスを含んでもよい。処理ガスは、アルゴンガス、ヘリウムガス等の貴ガスを更に含んでいてもよい。
第１ガスは炭素を含み、フッ素を含まない。第１ガスの例として、ＣＯガス、ＣＯＳガス、Ｃ２Ｈ２ガス、Ｃ２Ｈ４ガス、ＣＨ４ガス、Ｃ２Ｈ６ガス、Ｈ２ガスが挙げられる。
第１ガスは、水素を含んでいなくてもよい。第１ガスは、炭素を含みフッ素を含まないガスとして、例えば一酸化炭素ガス（ＣＯガス）又は硫化カルボニルガス（ＣＯＳガス）を含んでもよい。
第２ガスは、炭素及びフッ素又は水素を含んでもよい。このような第２ガスの例として、ハイドロフルオロカーボンガス、フルオロカーボンガス、炭化水素ガスが挙げられる。ハイドロフルオロカーボンガスは、例えばＣＨＦ３ガス、ＣＨ３Ｆガス、ＣＨ２Ｆ２ガスであってもよい。フルオロカーボンガスは、例えばＣ４Ｆ６ガスであってもよい。炭素及び水素を含む第２ガスは、例えば、ＣＨ４ガスであってもよい。
第１ガスの流量は、第２ガスの流量よりも高くてもよい。第１ガスの流量に対する第２ガスの流量の比は、０．２以下であってもよい。第１ガスにおいて、炭素を含みフッ素を含まないガスの流量は、３０ｓｃｃｍ以上、２００ｓｃｃｍ以下であってもよい。第１ガスにおいて、炭素を含みフッ素を含まないガスの流量は、９０ｓｃｃｍ以上、１３０ｓｃｃｍ以下であってもよい。処理ガスにおいて、貴ガスの流量は、０ｓｃｃｍ以上、１０００ｓｃｃｍ以下であってもよい。処理ガスにおいて、貴ガスの流量は、３５０ｓｃｃｍ以下であってもよい。
処理ガスに含まれる各ガスの流量は、チャンバ１０内の内部空間１０ｓの容量等により決定され得る。工程ＳＴｂにおいて、プラズマからの化学種（炭素化学種）が基板に供給される。供給された化学種は、図５Ｂに示すように第１領域Ｒ１上に優先的に炭素含有堆積物ＤＰを形成する。
処理ガスを用いた工程ＳＴｂでは、第１領域Ｒ１上に優先的に堆積物ＤＰが形成されるだけでなく、凹部を画定する側壁上にも薄い保護膜が形成される。したがって、側壁がプラズマから保護される。
工程ＳＴｂにおいて使用する処理ガスは、ＣＯガスと水素ガス（Ｈ２ガス）を含む混合ガスであってもよい。このような処理ガスにより、第１領域Ｒ１上に優先的に堆積物ＤＰを形成することができる。堆積物ＤＰは、工程ＳＴｃにおけるエッチングに対する耐性に優れた保護膜として機能する。処理ガスに含まれるＣＯガスとＨ２ガスの総流量に対するＨ２ガスの流量の割合は、１／１９以上、２／１７以下であってもよい。このような割合を有する処理ガスを使用すると、第１領域Ｒ１上に形成された堆積物ＤＰの側面の垂直性が高くなる。
工程ＳＴｂにおいて、基板Ｗに供給されるイオンのエネルギーは、０ｅＶ以上、７０ｅＶ以下であってもよい。この場合、堆積物ＤＰによる凹部の開口の縮小が抑制される。
一実施形態においては、工程ＳＴｂで用いられる基板処理装置は、容量結合型プラズマ処理装置であってもよい。容量結合型プラズマ処理装置を使用する場合には、プラズマを発生させるための高周波電力を上部電極に供給してもよい。この場合、プラズマを基板Ｗから離れた領域で形成することができる。高周波電力の周波数は、６０ＭＨｚ以上であってもよい。別の実施形態においては、工程ＳＴｂで使用する基板処理装置は、誘導結合型プラズマ処理装置であってもよい。
工程ＳＴｂにおいて、第１領域Ｒ１上に優先的に堆積物ＤＰを形成する。工程ＳＴｂは、基板Ｗの第１領域Ｒ１及び第２領域Ｒ２によって画定される凹部のアスペクト比が４以下であるときに少なくとも実施され得る。
方法ＭＴの工程ＳＴｂにおいて処理ガスから生成された炭素化学種は、第１領域Ｒ１上に選択的に堆積する。酸素を含む第２領域Ｒ２上においては、処理ガスから生成された炭素化学種の堆積が抑制される。方法ＭＴでは、堆積物ＤＰが第１領域Ｒ１上に選択的に存在する状態で、第２領域Ｒ２のエッチングが行われる。したがって、方法ＭＴによれば、第１領域Ｒ１を第２領域Ｒ２に対して選択的に保護しながら、第２領域Ｒ２をエッチングすることが可能となる。方法ＭＴによれば、第１領域Ｒ１上に優先的に堆積物ＤＰが形成される。これにより、第１領域Ｒ１及び第２領域Ｒ２によって画定される凹部の開口の閉塞を抑制することができる。
工程ＳＴｂにおいてＣＯガスから生成される炭素化学種は、イオン性を有する。ＣＨ４ガス又はＣＨ３Ｆガスからは、ＣＨ２又はＣＨＦ等のラジカルが生成され易い。このようなラジカルは高い反応性を有し、基板Ｗの表面上に等方性をもって堆積し易い。これに対して、イオン性を有する化学種は、異方性をもって基板Ｗ上に堆積する。即ち、イオン性を有する化学種は、凹部を画定する壁面よりも第１領域Ｒ１の上面に多く付着する。なお、一酸化炭素は、基板Ｗの表面から離脱し易い。したがって、一酸化炭素を基板Ｗの表面に吸着させるには、イオンをその表面に衝突させて基板Ｗの表面から酸素を除去する必要がある。また、一酸化炭素は、単純構造を有するので架橋し難い。したがって、一酸化炭素を基板Ｗの表面上に堆積させるには、基板Ｗの表面上にダングリングボンドを形成する必要がある。工程ＳＴｂにおいてＣＯガスから生成される炭素化学種は、イオン性を有する。したがって、炭素化学種によって第１領域Ｒ１の上面から酸素を除去し、この上面にダングリングボンドを形成し、炭素化学種を第１領域Ｒ１上に選択的に堆積させることができる。
ある実施形態では、工程ＳＴｙを工程ＳＴｂの後に実施してもよい。他の実施形態では、工程ＳＴｙは実施せず、処理は工程ＳＴｚ１に進む。工程ＳＴｙにおいて、図５Ｃに示すように、第１堆積物ＤＰ及び第２領域Ｒ２上にシリコン含有堆積物ＤＰＳを形成する。
ある実施形態では、シリコン含有堆積物ＤＰＳは、図２に示すように、工程ＳＴｙにおいて直流重畳を用いて上部電極付近に形成してもよい。チャンバ内に貴ガス（例：Ａｒ）を供給しながら上部電極に直流を印加することにより発生する貴ガス中のイオンによって、Ｓｉ含有上部電極をスパッタリングすると、Ｓｉ及び二次電子が生成される。生成されたＳｉ及び二次電子に基板表面を露出させると、シリコン含有堆積物ＤＰＳが形成される。
他のある実施形態では、シリコン含有堆積物ＤＰＳは、工程ＳＴｙにおいてプラズマ励起化学気相成長法（ＰＥＣＶＤ：plasma-enhanced chemical vapor deposition）を用いて形成してもよい。シリコン含有ガス（例：ＳｉＣｌ４）をチャンバ内に供給しながら、高周波電力を供給してプラズマを発生させることにより、第１堆積物ＤＰ上にシリコン含有堆積物ＤＰＳを形成する。
工程ＳＴｚ１において、図５Ｄに示すように、基板Ｗ上にフッ素含有第２堆積物ＤＰＣを形成する。一つの例示的実施例では、工程ＳＴｙを実施した場合に、第１領域Ｒ１及び第２領域Ｒ２のシリコン含有堆積物ＤＰＳ上に第２堆積物ＤＰＣが形成される。他の実施例では、工程ＳＴｙを実施しない場合、領域Ｒ１の堆積物ＤＰだけでなく、第２領域Ｒ２のシリコン酸化膜上にも第２堆積物ＤＰＣが形成される。一つの例示的実施例において、第２堆積物ＤＰＣは、フッ素を含む。
第２堆積物ＤＰＣは、基板処理装置２００のチャンバ内でフルオロカーボンガスから発生させたプラズマを用いて形成してもよい。フルオロカーボンガスの例としては、ＣＦ４ガス、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガスが挙げられるが、これらに限られない。処理ガスは、アルゴンガス、ヘリウムガス等の貴ガスを更に含んでもよい。
工程ＳＴｚ２において、図５Ｅに示すように、チャンバ内の貴ガスからプラズマを発生させ、基板Ｗに貴ガスイオンを供給しながら第２領域Ｒ２の一部を除去する。具体的には、貴ガス中のイオンを基板Ｗに供給し、第２領域Ｒ２上の第２堆積物ＤＰＣに衝突させて第２堆積物ＤＰＣを活性化させる。第２堆積物ＤＰＣからの活性種は、第２領域Ｒ２と反応して、第２領域Ｒ２の一部を除去する。
また、第１領域Ｒ１上のシリコン含有堆積物ＤＰＳ及び第２堆積物ＤＰＣも除去する。第１領域Ｒ１上の第１堆積物ＤＰも部分的に除去する。一つの例示的実施例では、貴ガスはＡｒガスであるが、Ａｒガス以外のガスであってもよい。工程ＳＴｚ２は、第１領域Ｒ１上の堆積物ＤＰを完全に消費してしまわないように継続する。
工程ＳＴｚ２の実施後、処理は工程ＳＴｃに進む。工程ＳＴｃにおいて、第２領域Ｒ２を第１領域Ｒ１に対して選択的にエッチングする。具体的には、基板Ｗに貴ガスイオンを供給しながら第２領域Ｒ２を選択的にエッチングする。一実施形態において、第２領域Ｒ２は、エッチングガスから発生させたプラズマからの化学種を用いてエッチングされる。この場合、基板処理装置のチャンバ内でエッチングガスからプラズマを発生させる。エッチングガスは、第２領域Ｒ２の材料に応じて選択される。エッチングガスは、例えばフルオロカーボンガスを含む。エッチングガスは、アルゴンガス等の貴ガス及び酸素ガス等の酸素含有ガスを更に含んでもよい。
工程ＳＴｂで使用する基板処理装置を、工程ＳＴｃにおいてもエッチング装置として使用してもよい。この場合、工程ＳＴｂと工程ＳＴｃは、基板処理装置のチャンバから基板Ｗを取り出すことなく実施される。或いは、工程ＳＴｂで使用する基板処理装置は、工程ＳＴｃにおいて使用する基板処理装置とは異なってもよい。この場合、工程ＳＴｂと工程ＳＴｃとの間で、工程ＳＴｂで使用する基板処理装置から工程ＳＴｃで使用するエッチング装置に真空環境のみを介して基板Ｗを搬送する。
工程ＳＴｃについては、図３Ｃを参照しながら後で更に説明する。
本方法ＭＴは、最後に工程ＳＴＪに進み、停止条件が満たされたか判定する。一つの例示的実施例では、処理回路によってこの判定を実施する。処理回路の詳細については、図８を参照しながら後で詳細に説明する。
工程ＳＴＪにおいて停止条件が満たされていないと判定されると、処理は工程ＳＴｃに戻り、工程ＳＴｃを繰り返す。停止条件が満たされたと判定されると、方法ＭＴは完了する。
工程ＳＴＪの一つの例示的実施例では、工程ＳＴｃの処理回数が閾値に達すると停止条件が満たされる。処理回数の閾値は、予め決められた数値であってもよいし、ユーザの入力等に基づいて設定されてもよい。工程ＳＴＪにおいて停止条件が満たされない場合、処理はＳＴｃに戻り、工程ＳＴｃを繰り返す。具体的には、図５Ｆ及び図５Ｇに示し、図３Ｃを参照しながら説明するように、工程ＳＴｃを再度実施して第２領域Ｒ２をエッチングする。
工程ＳＴｘに戻り説明する。工程ＳＴｘの詳細について図３Ｂに示す。工程ＳＴａにおいて基板Ｗを提供した後、工程ＳＴｘを実施する。このような基板Ｗを図６Ａに示す。この基板Ｗは、図５Ａに示す基板Ｗに対応する。
工程ＳＴｘの処理は工程ＳＴｘ１から始まり、図６Ｂに示すように、基板Ｗ上にフッ素含有堆積物ＤＰＣを形成する。このフッ素含有堆積物ＤＰＣは、工程ＳＴｚ１で使用した図５Ｄに示す堆積物ＤＰＣと同じ材料であってもよい。一つの例示的実施例では、フッ素含有堆積物ＤＰＣは、第１領域Ｒ１及び第２領域Ｒ２に形成する。フッ素含有堆積物ＤＰＣは、基板処理装置２００のチャンバ内でフルオロカーボンガスから発生させたプラズマを用いて形成してもよい。フルオロカーボンガスの例としては、ＣＦ４ガス、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガスが挙げられるが、これらに限られない。処理ガスは、アルゴンガス、ヘリウムガス等の貴ガスを更に含んでもよい。
工程ＳＴｘ１を基板処理装置２００内で実施する場合、処理ガスをガス源８から反応チャンバ１内に供給する。更に、工程ＳＴｘ１において、第２高周波電源７から基部４に高周波電力を供給する。更に、工程ＳＴｘ１において、反応チャンバ１内の空間の圧力を予め設定された圧力に設定する。一例として、反応チャンバ１内の空間の圧力は、５ｍＴｏｒｒ（０．６６６７Ｐａ）～８０ｍＴｏｒｒ（１０．６７Ｐａ）の範囲に設定するが、他の圧力に設定してもよい。更に、工程ＳＴｘ１において、上部電極３と基部４の上面との距離が２０ｍｍ～９０ｍｍの範囲になるように設定する。反応チャンバ１内で処理ガスのプラズマを発生させ、基部４に載置された基板Ｗをプラズマに露出させる。更に、工程ＳＴｘ１において、電源１０から上部電極３に電圧を印加してもよい。電源１０から上部電極３に印加する電圧は、－１５０Ｖ以下であってもよい。即ち、電源１０から上部電極３に印加する電圧は、１５０Ｖ以上の絶対値を有する負電圧であってもよい。工程ＳＴｘ１の実施中、基板処理装置２００の各構成要素の動作は、図８を参照しながら説明する処理回路によって制御可能である。
工程ＳＴｘ１の開始時に、フルオロカーボンから生成された原子及び／又は分子の活性種、例えばフッ素の活性種が、基板Ｗの第１領域Ｒ１及び第２領域Ｒ２に衝突する。したがって、第１領域Ｒ１及び第２領域Ｒ２上にフッ素含有堆積物ＤＰＣが形成される。工程ＳＴｘ１の処理時間が長くなるにつれて、堆積物ＤＰＣの膜厚が増大する。
工程ＳＴｘ１後、工程ＳＴｘ２を実施する。工程ＳＴｘ２において、基板Ｗに貴ガスイオンを供給しながら、第２領域Ｒ２を除去する。この様子を図６Ｃに示す。一つの例示的実施例では、貴ガスのイオンが第２領域Ｒ２上の堆積物ＤＰＣに衝突して、第２領域Ｒ２の堆積物ＤＰＣを活性化させる。堆積物ＤＰＣからの活性種は、第２領域Ｒ２と反応して第２領域Ｒ２を除去する。ある実施例では、第１領域Ｒ１上の堆積物ＤＰＣを部分的又は完全に除去してもよい。貴ガスは、例えばＡｒガスであるが、Ａｒガス以外であってもよい。
工程ＳＴｘ２の処理時間及び工程ＳＴｘ２の処理時間は適宜設定することができる。この実施形態の例では、工程ＳＴｘ１の処理時間は、工程ＳＴｘ１と工程ＳＴｘ２との合計処理時間に対して３０％～７０％の範囲の比率となるように設定してもよい。ただし、他の比率を用いてもよい。
工程ＳＴｘ２において、工程ＳＴｘ１と同様に高周波電源７から基部４に高周波電力を供給する。更に、工程ＳＴｘ２において、工程ＳＴｘ１と同様に反応チャンバ１内の空間の圧力を設定する。更に、工程ＳＴｘ２において、工程ＳＴｘ１と同様に上部電極３と基部４の上面との距離を設定する。反応チャンバ１内でプラズマを発生させ、基部４に載置された基板Ｗをプラズマに露出させる。更に、工程ＳＴｘ２において、工程ＳＴｘ１と同様に電源１０から上部電極３に電圧を印加してもよい。
工程ＳＴｘ２において、活性種、例えば貴ガス原子のイオンを堆積物ＤＰに衝突させる。その結果、図６Ｃに示すように、堆積物ＤＰ中のフルオロカーボンラジカルによって第２領域Ｒ２がエッチングされる。更に、工程ＳＴｘ２によって堆積物ＤＰの膜厚が減少する。更に、工程ＳＴｘ２では、図６Ｃに示すように、第１領域Ｒ１上の堆積物ＤＰＣの膜厚も減少する。
工程ＳＴｘ２の後、工程ＳＴｘ３を実施する。工程ＳＴｘ３において、第１領域Ｒ１が第２領域Ｒ２に対して所定のアスペクト比に達したか判定する。一つの例示的実施例では、図８に例示する処理回路によってこの判定を実施する。
工程ＳＴｘ３において所定のアスペクト比に達していないと判定されると、処理は工程ＳＴｘ１に戻り、工程ＳＴｘ１及び工程ＳＴｘ２を繰り返す。所定のアスペクト比に達したと判定されると、工程ＳＴｘは完了し、方法ＭＴは工程ＳＴｂに進む。
図６Ｄは、工程ＳＴｘの完了後に工程ＳＴｂが完了した後の基板Ｗの状態を例示する。図６Ｄに示すように、第２領域Ｒ２に対して所定のアスペクト比以上に達した第１領域Ｒ１上に優先的に第１堆積物ＤＰを形成する。
工程ＳＴｘを実施した場合の第１領域Ｒ１の選択性は、工程ＳＴｘを実施しない場合の第１領域Ｒ１の選択性よりも高くなる。具体的には、工程ＳＴｘを実施した結果、第１領域Ｒ１と第２領域Ｒ２とで所定のアスペクト比が生じるため、第１領域Ｒ１の選択性が高くなる。即ち、工程ＳＴｘを実施した場合、第１堆積物ＤＰは、第１領域Ｒ１よりも第２領域Ｒ２上に形成され難くなる。
工程ＳＴｃに戻り説明する。工程ＳＴｃの詳細について図３Ｃに示す。工程ＳＴｚ２の後に工程ＳＴｃを実施する。更に、工程ＳＴＪにおいて停止条件が満たされていないと判定されると、工程ＳＴｃを繰り返してもよい。このような基板Ｗを図５Ｅに示す。
工程ＳＴｃの処理は工程ＳＴｃｘから始まり、図５Ｆに示すように、第１堆積物ＤＰを第１領域Ｒ１上に優先的に形成する。本工程における第１堆積物ＤＰは、工程ＳＴｂ及び図５Ｂを参照しながら説明した堆積物ＤＰと同じ材料であってもよい。しかし、工程ＳＴｃｘで堆積した第１堆積物ＤＰは、工程ＳＴｂで堆積した図５Ｂに示す堆積物ＤＰとは異なる厚さを有してもよい。更に、工程ＳＴｃｘの処理は、工程ＳＴｂを実施した条件とは異なる圧力条件及び／又は処理継続時間を用いて実施してもよい。
工程ＳＴｃｘの完了後、工程ＳＴｃｙを実施してもよい。工程ＳＴｃｙは、工程ＳＴｃｘで形成した第１堆積物ＤＰ上に優先的にシリコン含有堆積物ＤＰＳを形成する任意選択の工程である。しかし、ある実施例では、工程ＳＴｃｙを省略し、シリコン含有堆積物ＤＰＳを第１堆積物ＤＰ上に形成しない。
次いで、処理は工程ＳＴｃ１に進み、図５Ｇに示すように、基板Ｗ上にフッ素含有第２堆積物ＤＰＣを形成する。フッ素含有堆積物ＤＰＣは、第１領域Ｒ１及び第２領域Ｒ２の両方に形成する。工程ＳＴｃｙにおいて第１堆積物ＤＰ上にシリコン含有堆積物ＤＰＳを形成する実施例では、シリコン含有堆積物ＤＰＳ上にフッ素含有堆積物ＤＰＣを形成する。工程ＳＴｃｙを省略し、シリコン含有堆積物ＤＰＳを形成しない実施例では、フッ素含有堆積物ＤＰＣを第１領域Ｒ１の第１堆積物ＤＰ上に形成する。
次に、処理は工程ＳＴｃ２に進み、基板Ｗに供給される貴ガスイオンによって第２領域Ｒ２をエッチングする。具体的には、基板Ｗに貴ガスイオンを供給しながら第２領域Ｒ２を選択的にエッチングする。
工程ＳＴｃ２の完了後、工程ＳＴｃは完了し、方法ＭＴは工程ＳＴＪに進む。前述のように、工程ＳＴＪにおいて、停止条件が満たされていないと判定される場合がある。停止条件が満たされていない場合、工程ＳＴｃを繰り返し、第２領域Ｒ２を更にエッチングする。
図５Ｈは、堆積物ＤＰをアッシングによって除去した後の基板Ｗを示す。ある実施例では、第２領域Ｒ２のエッチングの完了後、第１領域Ｒ１から堆積物ＤＰをアッシングによって除去してもよい。この工程は、工程ＳＴＪの後に任意選択で実施してもよい。一実施形態では、アッシングガスから発生させたプラズマに含まれる化学種を用いたエッチングによって堆積物ＤＰを除去する。この場合、アッシング装置のチャンバ内でアッシングガスからプラズマを発生させる。アッシングガスは、酸素ガス等の酸素含有ガスを含んでもよい。アッシングガスは、Ｎ２ガス及びＨ２ガスを含む混合ガスであってもよい。
図４は、図３Ａ及び図３Ｃの工程ＳＴｃにおいて基板Ｗ上に堆積物を形成するタイミングチャートを示す。図４に示すように、工程ＳＴｃｘ、ＳＴｃ１、ＳＴｃ２の実施中、各種ガス及び高周波バイアスの供給をオン／オフする。工程ＳＴｃの実施中にわたり、Ａｒガスを供給し続ける。
工程ＳＴｃｘにおいて第１領域Ｒ１に第１堆積物ＤＰを形成する間、ＣＯガスを供給する。その後、工程ＳＴｃ１及び工程ＳＴｃ２の前とその継続時間中、ＣＯガスの供給を停止する。その後、工程ＳＴｃを繰り返す際、工程ＳＴｃｘの前とその期間中、ＣＯガスの供給を再開する。
工程ＳＴｃｘの実施中、ＣｘＦｙガスの供給を停止する。その後、工程ＳＴｃ１の実施中、ＣｘＦｙガスを供給し、工程ＳＴｃ２の前とその継続時間中、ＣｘＦｙガスの供給を停止する。工程ＳＴｃを繰り返す場合、工程ＳＴｃｘの実施中ＣｘＦｙガスの供給を停止しておく。
工程ＳＴｃｘ、ＳＴｃ１、ＳＴｃ２それぞれの継続時間中、１００ＭＨｚの高周波（ＨＦ）を１００Ｗ～１０００Ｗの出力で印加する。各工程間では高周波を低下させ、各工程の開始時及びその継続時間中に高周波を再度印加する。
工程ＳＴｃｘ及びＳＴｃ１それぞれの継続時間中、４０ＭＨｚの高周波バイアスを０Ｗ～３００Ｗの出力で印加する。各工程間では高周波バイアスを低下させる。工程ＳＴｃ２の継続時間中、４０ＭＨｚの高周波バイアスを１００Ｗ～６００Ｗの出力で印加し、工程ＳＴｃ２の終了後、工程ＳＴｃの繰り返しを開始するまでの間高周波バイアスを低下させる。
図８は本明細書に記載の動作をコンピュータ上で実施する処理回路のブロック図である。図８は、フローチャートの全ての制御処理、記載、又はブロックをコンピュータ上またはクラウド上で制御するために使用され得る処理回路３００を例示する。これらの制御処理、記載、又はブロックは、モジュール、セグメント、又は処理の特定の論理機能又はステップを実施するための実行可能な一つ以上の命令を含むコードの一部を表すものである。代替的な実施例が本開示の例示的実施形態の範囲内に含まれ、その機能は、関与する機能に応じて、略同時、又は逆の順序等、図示又は記載の順序とは異なる順序で実行することができることが当業者には理解されるであろう。本明細書に記載の様々な要素、特徴、及び処理は互いに独立に使用しても、様々な形で組み合わせてもよい。考えられ得るあらゆる組合せ及び下位組合せが、本開示の範囲に含まれる。
図８では、処理回路３００は、上述／後述の一つ以上の制御処理を実施するＣＰＵ３０１を含む。処理データ及び命令は、メモリ３０２に格納することができる。これらの処理データ及び命令は、ハードディスクドライブ（ＨＤＤ：hard disk drive）等の記憶媒体ディスク３０４や可搬記憶媒体に格納しても、遠隔で格納してもよい。更に、請求の範囲に記載する本開示は、本発明による処理の命令が格納されるコンピュータ可読媒体の形態によって限定されるものではない。例えば、これらの命令は、ＣＤ、ＤＶＤ、フラッシュメモリ、ＲＡＭ、ＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ハードディスク、又は処理回路３００が通信するサーバやコンピュータ等の任意の他の情報処理装置に格納してもよい。また、各処理は、ネットワーク上の記憶装置、クラウド上の記憶装置、又は他の遠隔アクセス可能な記憶装置に格納され、処理回路３００によって実行可能としてもよい。
更に、特許請求の範囲に記載する本開示は、ユーティリティアプリケーション、バックグラウンドデーモン、オペレーティングシステムの構成要素、又はそれらの組合せとして提供されてもよく、ＣＰＵ３０１及びマイクロソフトウィンドウズ（登録商標）、ＵＮＩＸ（登録商標）、Ｓｏｌａｒｉｓ、ＬＩＮＵＸ（登録商標）、Ａｐｐｌｅ ＭＡＣ－ＯＳ等の当業者に既知のオペレーティングシステムと連動して実行されてもよい。
処理回路３００を構築するハードウェア要素は、様々な回路要素によって実現することができる。更に、上述の実施形態の各機能は、一つ以上の処理回路を含む回路によって実施することができる。図８に示すように、処理回路は、特定のプログラム化処理装置、例えば処理装置（ＣＰＵ）３０１を含む。処理回路はまた、特定用途向け回路（ＡＳＩＣ：application specific integrated circuit）や記載の機能を実施するように構成された従来の回路部品等のデバイスを含む。
図８では、処理回路３００は上述の処理を実施するＣＰＵ３０１を含む。処理回路３００は、汎用コンピュータ又は特定の専用機でもよい。一実施形態では、処理装置３０１は、反応チャンバ１を外部雰囲気に曝すことなくＥＳＣを交換するように電圧及びロボットアームを制御する。処理装置３０１がＥＳＣをその場で交換するようにプログラミングされている場合、処理回路３００は、特定の専用機として機能する。処理回路３００は、基板処理装置２００内に含まれていても、基板処理装置２００とローカルに通信可能であってもよい。ある実施形態では、処理回路３００は、基板処理装置２００から遠隔にあり、ネットワーク５５０を介して基板処理装置２００に処理命令を与えてもよい。
或いは又は更に、ＣＰＵ３０１は、当業者には理解されるように、ＦＰＧＡ、ＡＳＩＣ、ＰＬＤ上で実施してもよく、又は離散した論理回路を用いてもよい。更に、ＣＰＵ３０１は、上述の本発明の処理の命令を並行して実施するように協働する複数の処理装置として実施してもよい。
図８の処理回路３００はまた、ネットワーク５５０とインターフェース接続するためのネットワーク制御部３０６、例えば米国インテル株式会社のＩｎｔｅｌ Ｅｔｈｅｒｎｅｔ（登録商標） ＰＲＯネットワークインターフェースカード等を含む。ネットワーク５５０は、理解可能なように、インターネット等の公的ネットワーク、ＬＡＮやＷＡＮ等の私的ネットワーク、又はそれらの任意の組合せでよく、また、ＰＳＴＮやＩＳＤＮ等の下位ネットワークを含んでもよい。ネットワーク５５０はまた、イーサネット（登録商標）ネットワーク等のような有線でも、ＥＤＧＥ、３Ｇ、４Ｇ無線セルラシステムを含むセルラネットワーク等の無線でもよい。無線ネットワークはまた、Ｗｉ－Ｆｉ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、又は他の任意の既知の無線通信形態でもよい。
処理回路３００は、モニタ等の表示装置３０９とインターフェース接続するためのグラフィックカードやグラフィックアダプタ等の表示装置制御部３０８を更に含む。汎用Ｉ／Ｏインターフェース３１２が、キーボード及び／又はマウス３１４、並びに表示装置３０９と一体、又は別体のタッチパネル３１６とインターフェース接続されている。汎用Ｉ／Ｏインターフェースはまた、プリンタ及びスキャナ等の様々な周辺機器３１８に接続されている。
汎用記憶装置制御部３２４は、ＩＳＡ、ＥＩＳＡ、ＶＥＳＡ、ＰＣＩ等の通信バス３２６を介して記憶媒体ディスク３０４に接続され、処理回路３００の全ての構成要素が互いに接続されている。表示装置３０９、キーボード及び／又はマウス３１４、並びに表示装置制御部３０８、記憶装置制御部３２４、ネットワーク制御部３０６、及び汎用Ｉ／Ｏインターフェース３１２の一般的な特徴及び機能については、本明細書では簡略化のために既知のものとして説明を省略する。
本開示で記載する例示的な回路要素は、他の要素と置換え可能であり、本明細書に記載の例と異なる構造を有してもよい。更に、本明細書に記載の特徴を実施するように構成された回路は、複数の回路単位（例えば、チップ）で実施しても、又はこれらの特徴を単一のチップセットの回路として組み合わせてもよい。
本明細書に記載の機能及び特徴はまた、システム上で分散配置された様々な構成要素によって実行してもよい。例えば、一つ以上の処理装置がこれらの機能を実行してもよく、その場合、処理装置はネットワークで通信している複数の構成要素にわたって分散して配置される。分散配置された構成要素として、様々なヒューマンインターフェース及び通信装置（表示モニタ、スマートフォン、タブレット、個人情報端末（ＰＤＡ：personal digital assistant）等）に加えて、処理を共有できる一つ以上のクライアント機及びサーバ機が含まれ得る。ネットワークは、ＬＡＮやＷＡＮ等の私的ネットワークでも、インターネット等の公的ネットワークでもよい。システムへの入力は、ユーザによる直接入力によって受け付けても、実時間又はバッチ処理として遠隔に受け付けてもよい。更に、実施例の一部を上述のものと同一ではないモジュール又はハードウェア上で実施してもよい。したがって、他の実施例も特許請求の範囲に含まれる。
米国特許出願公開第２０１５／０２４３５２２号及び同２０１８／０１５１３３３号、並びに特開２０２１－０２９９８８号公報の開示の全体を参照により本明細書に組み込む。
本開示の主題の実施形態について説明してきたが、上記は単なる例示にすぎず、限定ではなく、例によって示されたものにすぎないことが当業者には理解されるであろう。したがって、本明細書では特定の構成について述べてきたが、他の構成も採用可能である。数多くの改変例及び他の実施形態（例：組合せ、配置変更等）が本開示から可能であり、それらは当業者の技術範囲に含まれ、本開示の主題及びそのいかなる等価物の範囲にも包含されることが企図される。本開示の実施形態の特徴を本発明の範囲内で組合せ、配置変更し、又は省略する等によって更なる実施形態を得ることができる。更に、特定の特徴のみを都合よく使用してもよく、他の特徴を対応させて使用する必要はない。したがって、本出願人は、本開示の主題の精神及び範囲内に含まれるかかる代替例、改変例、等価物、及び変形例を全て包括することを意図する。
１ 反応チャンバ
２ プラズマ
３ 上部電極
４ 基部
５ 静電チャック
６ 第１高周波電源
７ 第２高周波電源
８ ガス源
９ 排気装置
１０ 可変直流電源

Claims (21)

  1. 互いに異なる組成を有する第１領域及び第２領域を含む基板を処理するための基板処理方法であって、
    （ａ）基板処理装置により、前記第１領域上に優先的に第１堆積物を形成する工程と、
    （ｂ）工程（ａ）の後に、フッ素を含み、前記第１堆積物とは異なる第２堆積物を前記第２領域上に形成する工程と、
    （ｃ）工程（ｂ）の後に、前記第２堆積物及び前記第２領域の少なくとも一部を除去する工程と
    を含み、停止条件が満たされない場合、工程（ａ）から工程（ｃ）を順に繰り返す、基板処理方法。
  2. 前記基板処理装置の処理回路によって前記停止条件が満たされているかを判定する工程と、
    前記処理回路によって前記停止条件が満たされていないと判定された場合、工程（ａ）から工程（ｃ）を順に繰り返す工程と
    を更に含む、請求項１に記載の基板処理方法。
  3. 工程（ａ）の後且つ工程（ｂ）の前に、上部電極に直流（ＤＣ）電圧を印加する工程を更に含む、請求項１に記載の基板処理方法。
  4. 容量結合型プラズマ（ＣＣＰ）処理装置を用いて前記直流電圧を印加する、請求項３に記載の基板処理方法。
  5. 前記第１領域はＳｉＮ又はＳｉを含み、
    前記第２領域はＳｉＯ２を含む、請求項１に記載の基板処理方法。
  6. 工程（ａ）又は工程（ｂ）は、プラズマ励起化学気相成長法（ＰＥＣＶＤ）によって実施する、請求項１に記載の基板処理方法。
  7. 工程（ｃ）は、貴ガスから発生させたプラズマを用いて実施する、請求項１に記載の基板処理方法。
  8. 工程（ａ）の実施中に炭素含有ガスを供給する工程を更に含む、請求項１に記載の基板処理方法。
  9. 前記炭素含有ガスは、ＣＯガスである、請求項８に記載の基板処理方法。
  10. 工程（ｂ）の実施中にフルオロカーボンガスを供給する、請求項１に記載の基板処理方法。
  11. 前記基板処理方法の第１サイクルにおける工程（ａ）で形成された前記第１堆積物は、前記基板処理方法の後続する別のサイクルにおける工程（ａ）で形成された別の第１堆積物よりも厚い、請求項１に記載の基板処理方法。
  12. 工程（ａ）、工程（ｂ）、及び工程（ｃ）のいずれか一つの継続時間を前記基板処理方法のサイクルごとに調整する、請求項１に記載の基板処理方法。
  13. 第（Ｎ＋１）サイクルにおける工程（ａ）で形成された前記第１堆積物は、第Ｎサイクルにおける工程（ａ）で形成された別の第１堆積物よりも厚く、Ｎは自然数である、請求項１２に記載の基板処理方法。
  14. 第（Ｎ＋１）サイクルにおける工程（ａ）の前記継続時間は、第Ｎサイクルにおける工程（ａ）の前記継続時間よりも長い、請求項１２に記載の基板処理方法。
  15. 前記基板の前記第１領域と前記第２領域によって画定される凹部のアスペクト比が１以上に達すると、工程（ａ）の実施を開始する、請求項１に記載の基板処理方法。
  16. 第（Ｎ＋１）サイクルにおけるバイアス電力が、第Ｎサイクルにおける別のバイアス電力よりも大きい、請求項１に記載の基板処理方法。
  17. 工程（ａ）、工程（ｂ）、および工程（ｃ）を同一チャンバ内で実施する、請求項１に記載の基板処理方法。
  18. 工程（ｂ）及び工程（ｃ）を工程（ａ）の実施に使用したチャンバとは異なるチャンバで実施する、請求項１に記載の基板処理方法。
  19. 誘導結合型プラズマ（ＩＣＰ）処理装置を使用する、請求項１に記載の基板処理方法。
  20. 互いに異なる組成を有する第１領域及び第２領域を含む基板を処理するための基板処理装置であって、
    （ａ）前記第１領域上に優先的に第１堆積物を形成する工程を制御し、
    （ｂ）工程（ａ）の後に、フッ素を含み、前記第１堆積物とは異なる第２堆積物を前記第２領域上に形成する工程を制御し、
    （ｃ）工程（ｂ）の後に、前記第２堆積物及び前記第２領域の少なくとも一部を除去する工程を制御するように構成された処理回路を備え、
    前記処理回路は、停止条件が満たされない場合、工程（ａ）から工程（ｃ）を順に繰り返すように更に構成される、基板処理装置。
  21. 互いに異なる組成を有する第１領域及び第２領域を含む基板を処理するための基板処理装置と、
    処理回路と
    を備える基板処理システムであって、前記処理回路は、
    （ａ）前記第１領域上に優先的に第１堆積物を形成するように前記基板処理装置を制御し、
    （ｂ）工程（ａ）の後に、フッ素を含み、前記第１堆積物とは異なる第２堆積物を前記第２領域上に形成するように前記基板処理装置を制御し、
    （ｃ）工程（ｂ）の後に、前記第２堆積物及び前記第２領域の少なくとも一部を除去するように前記基板処理装置を制御し、
    前記処理回路は、停止条件が満たされない場合、工程（ａ）から工程（ｃ）を順に繰り返すように更に構成される、基板処理システム。
JP2022071065A 2021-04-27 2022-04-22 基板処理方法及び基板処理装置 Pending JP2022169464A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163180274P 2021-04-27 2021-04-27
US63/180,274 2021-04-27
US17/532,026 2021-11-22
US17/532,026 US20220344128A1 (en) 2021-04-27 2021-11-22 Substrate processing method and substrate processing apparatus

Publications (1)

Publication Number Publication Date
JP2022169464A true JP2022169464A (ja) 2022-11-09

Family

ID=83693462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022071065A Pending JP2022169464A (ja) 2021-04-27 2022-04-22 基板処理方法及び基板処理装置

Country Status (5)

Country Link
US (1) US20220344128A1 (ja)
JP (1) JP2022169464A (ja)
KR (1) KR20220147514A (ja)
CN (1) CN115247260A (ja)
TW (1) TW202249087A (ja)

Also Published As

Publication number Publication date
TW202249087A (zh) 2022-12-16
CN115247260A (zh) 2022-10-28
US20220344128A1 (en) 2022-10-27
KR20220147514A (ko) 2022-11-03

Similar Documents

Publication Publication Date Title
JP6719602B2 (ja) 材料改質とｒｆパルスを用いた選択的エッチング
JP5085997B2 (ja) プラズマエッチング性能強化方法及び装置
US6833325B2 (en) Method for plasma etching performance enhancement
US7977390B2 (en) Method for plasma etching performance enhancement
TWI618145B (zh) 電漿蝕刻方法及電漿蝕刻裝置
US20210134604A1 (en) Etching method
JP4849881B2 (ja) プラズマエッチング方法
US7682516B2 (en) Vertical profile fixing
EP1856717A2 (en) Stabilized photoresist structure for etching process
TW201810429A (zh) 蝕刻處理方法
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
TW201820388A (zh) 用於半導體處理之矽基沉積
TWI766866B (zh) 蝕刻方法
KR20200054962A (ko) 에칭 층을 에칭하기 위한 방법
TWI825284B (zh) 鎢或其他金屬層的原子層蝕刻(ale)
TWI809086B (zh) 蝕刻方法及電漿處理裝置
JP6243722B2 (ja) エッチング処理方法
TWI806871B (zh) 多孔低介電常數介電蝕刻
KR20140021610A (ko) 풀 메탈 게이트 구조를 패터닝하는 방법
WO2003056617A1 (fr) Procede de gravure et dispositif de gravure au plasma
JP2022169464A (ja) 基板処理方法及び基板処理装置
JP7158252B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
KR20210023738A (ko) 에칭 방법 및 기판 처리 장치
US11417527B2 (en) Method and device for controlling a thickness of a protective film on a substrate
CN110164764B (zh) 等离子体蚀刻方法和等离子体蚀刻装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240313