JP2022165377A - イメージセンサ及びその製造方法 - Google Patents

イメージセンサ及びその製造方法 Download PDF

Info

Publication number
JP2022165377A
JP2022165377A JP2022007222A JP2022007222A JP2022165377A JP 2022165377 A JP2022165377 A JP 2022165377A JP 2022007222 A JP2022007222 A JP 2022007222A JP 2022007222 A JP2022007222 A JP 2022007222A JP 2022165377 A JP2022165377 A JP 2022165377A
Authority
JP
Japan
Prior art keywords
metal grid
cross
substrate
contact pads
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022007222A
Other languages
English (en)
Other versions
JP7430206B2 (ja
Inventor
敏峰 高
Toshimine Ko
敦年 楊
Dun-Nian Yaung
人誠 劉
Jen-Cheng Liu
文昌 郭
Wen-Chang Kuo
詩涵 黄
Shih-Han Huang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2022165377A publication Critical patent/JP2022165377A/ja
Application granted granted Critical
Publication of JP7430206B2 publication Critical patent/JP7430206B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Abstract

【課題】画素サイズのより小さなイメージセンサにおける、画素間のクロストークを低減することができるイメージセンサ及びその製造方法を提供する。【解決手段】ＩＣデバイス１００Ａは、画素エリア１１４及び周辺エリア１１２を有する第１の半導体基板１０７を備える。光検出器画素１２６は、画素エリア１１４内に配される。接触パッド１０３Ａは、外側周辺エリア１１２Ｃ内に配される。浮遊拡散領域１２３は、転送ゲート１２２を通じて、光検出器画素１２６に連結される。前側隔離構造１２５は、浮遊拡散領域１２３に隣接して配される。後側隔離構造１３４Ａは、後側１０１から第１の半導体基板１０７内に向かって、隣接する光検出器画素１２６の間に延設されるセグメント１３５を備える。後側隔離構造１３４Ａ及びそのセグメント１３５は、誘電ライナ構造１３１により、第１の半導体基板１０７から分離された基板内金属格子１３３Ａを備える。【選択図】図１－１

Description

本開示は、イメージセンサ及びその製造方法全般に関連し、特に、ＣＭＯＳイメージセンサ（ＣＩＳ）及びその製造方法に関連する。
イメージセンサを備えた集積回路（ＩＣ）が、カメラ及び携帯電話等、広範に亘る今日の電子機器において使用される。相補型金属酸化膜半導体（ＣＭＯＳ）デバイスは、一般的なＩＣイメージセンサとなっている。電荷結合デバイス（ＣＣＤ）と比較して、ＣＭＯＳイメージセンサ（ＣＩＳ）は、低電力、小型、高速データ処理、データの直接出力、及び低製造コストであるため、人気を増している。ＩＣの小型化に合わせて、ＣＭＯＳデバイスには、小さな画素サイズが望まれている。画素サイズが小さくなれば、画素間のクロストークが懸念され、独特な手段で画素サイズの小さいＣＩＳの性能を向上することができる。
技術的課題
本開示は、イメージセンサ、特に、画素サイズのより小さなイメージセンサにおける、画素間のクロストークを低減することが意図されている。
以上の目的を達成するために、本開示は、イメージセンサであって、前側、後側、画素エリア、及び周辺エリアを含む半導体基板と、前記画素エリア内でアレイをなす光検出器画素と、前記後側内に向かって前記光検出器画素の間に延設され、基板内金属格子と、前記半導体基板から前記基板内金属格子を分離する誘電ライナーとを有する後側隔離構造と、前記周辺エリア内の接触パッドと、前記基板内金属格子を前記接触パッドに直接連結する１つ以上の導電性構造と、を備えるイメージセンサを提供する。
以上の目的を達成するために、本開示は、イメージセンサであって、前側、後側、画素エリア、及び周辺エリアを含む半導体基板と、前記画素エリア内でアレイをなす光検出器画素と、前記後側内に向かって、前記光検出器画素の間に延設される後側隔離構造と、接触パッドと、を備えるイメージセンサも提供する。前記後側隔離構造は、基板内金属格子と、前記半導体基板から前記基板内金属格子を分離する誘電ライナと、を備える。前記基板内金属格子は、前記接触パッドに連結されることにより、前記基板内金属格子への電圧が、前記接触パッドへの電圧で、連続的に可変となるようにする。
以上の目的を達成するために、本開示は、イメージセンサの製造方法であって、前側と、後側と、画素エリアと、周辺エリアと、前記画素エリア内においてアレイをなす光検出器画素と、を備える半導体基板を設けることと、前記半導体基板内に向かって前記光検出器画素の間に延設されるセグメントを有する金属格子を含んだ後側隔離構造を形成することと、前記後側に接触パッドを形成することと、を備え、前記金属格子は、前記接触パッドに連結される方法を提供する。
金属格子が接触パッドに連結された設計によると、好適なバイアス電圧を、接触パッドを介して、基板内金属格子に付与することができ、イメージセンサの画素間のクロストークを低減することができる。
本開示の態様は、以下の詳細な説明を添付の図面とともに読むことで最もよく理解される。なお、当分野の標準的な慣行により、種々の特徴が正寸でない。実際のところ、種々の特徴の寸法は、検討を明確に行うため、任意で増減され得る。
図１Ａは、本教示のいくつかの態様に係るＩＣデバイスの横断面側面図を示している。 図１Ｂは、図１ＡのＩＣデバイスのレイアウトを示している。 図１Ｃは、基板内金属格子が接触パッドに連結される、図１ＡのＩＣデバイスの構造を示している。図１Ｄは、図１ＡのＩＣデバイスにおける、基板内金属格子と、接触パッドに基板内金属格子を連結する構造とのレイアウトを示している。 図２Ａは、本教示のいくつかの態様に係るＩＣデバイスの横断面側面図を示している。図２Ｂは、本教示のいくつかの態様に係るＩＣデバイスの横断面側面図を示している。 図３Ａは、本教示のいくつかの態様に係るＩＣデバイスの横断面側面図を示している。図３Ｂは、図３ＡのＩＣデバイスの可能なレイアウトを示している。図３Ｃは、基板内金属格子が接触パッドに連結される、図３ＡのＩＣデバイスの構造を示している。図３Ｄは、図３ＡのＩＣデバイスにおける、基板内金属格子と、接触パッドに基板内金属格子を連結する構造とのレイアウトを示している。 図４は、本教示のいくつかの態様に係るＩＣデバイスの横断面側面図を示している。 図５は、本教示のいくつかの態様に係るＩＣデバイスの横断面側面図を示している。 図６Ａは、本教示のいくつかの態様に係るＩＣデバイスの横断面側面図を示している。図６Ｂは、図６ＡのＩＣデバイスの可能なレイアウトを示している。 図６Ｃは、基板内金属格子が接触パッドに連結される、図６ＡのＩＣデバイスの構造を示している。 図６Ｄは、図６ＡのＩＣデバイスにおける、基板内金属格子と、接触パッドに基板内金属格子を連結する構造とのレイアウトを示している。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイスの形成方法を例示する一連の横断面図の図示である。 図３４～図４０は、図７Ａ、図７Ｂ、及び図８～図３３の方法の変形例を示す一連の横断面図の図示である。 図３４～図４０は、図７Ａ、図７Ｂ、及び図８～図３３の方法の変形例を示す一連の横断面図の図示である。 図３４～図４０は、図７Ａ、図７Ｂ、及び図８～図３３の方法の変形例を示す一連の横断面図の図示である。 図３４～図４０は、図７Ａ、図７Ｂ、及び図８～図３３の方法の変形例を示す一連の横断面図の図示である。 図３４～図４０は、図７Ａ、図７Ｂ、及び図８～図３３の方法の変形例を示す一連の横断面図の図示である。 図３４～図４０は、図７Ａ、図７Ｂ、及び図８～図３３の方法の変形例を示す一連の横断面図の図示である。 図３４～図４０は、図７Ａ、図７Ｂ、及び図８～図３３の方法の変形例を示す一連の横断面図の図示である。 図４１～図４６は、図７Ａ、図７Ｂ、及び図８～図３３の方法の変形例を示す一連の横断面図の図示である。 図４１～図４６は、図７Ａ、図７Ｂ、及び図８～図３３の方法の変形例を示す一連の横断面図の図示である。 図４１～図４６は、図７Ａ、図７Ｂ、及び図８～図３３の方法の変形例を示す一連の横断面図の図示である。 図４１～図４６は、図７Ａ、図７Ｂ、及び図８～図３３の方法の変形例を示す一連の横断面図の図示である。 図４１～図４６は、図７Ａ、図７Ｂ、及び図８～図３３の方法の変形例を示す一連の横断面図の図示である。 図４１～図４６は、図７Ａ、図７Ｂ、及び図８～図３３の方法の変形例を示す一連の横断面図の図示である。 図４７及び図４８は、図４１～図４６の方法の変形例を示す一連の横断面図の図示である。 図４７及び図４８は、図４１～図４６の方法の変形例を示す一連の横断面図の図示である。 図４９～図５２は、図４１～図４６の方法の変形例を示す一連の横断面図の図示である。 図４９～図５２は、図４１～図４６の方法の変形例を示す一連の横断面図の図示である。 図４９～図５２は、図４１～図４６の方法の変形例を示す一連の横断面図の図示である。 図４９～図５２は、図４１～図４６の方法の変形例を示す一連の横断面図の図示である。 図５３～図５６は、図４１～図４６の方法の変形例を示す一連の横断面図の図示である。 図５３～図５６は、図４１～図４６の方法の変形例を示す一連の横断面図の図示である。 図５３～図５６は、図４１～図４６の方法の変形例を示す一連の横断面図の図示である。 図５３～図５６は、図４１～図４６の方法の変形例を示す一連の横断面図の図示である。 図５７及び図５８は、図５３～図５６の方法の変形例を示す一連の横断面図の図示である。 図５７及び図５８は、図５３～図５６の方法の変形例を示す一連の横断面図の図示である。 図５９～図６４は、図７Ａ、図７Ｂ、及び図８～図３３の方法の変形例を示す一連の横断面図の図示である。 図５９～図６４は、図７Ａ、図７Ｂ、及び図８～図３３の方法の変形例を示す一連の横断面図の図示である。 図５９～図６４は、図７Ａ、図７Ｂ、及び図８～図３３の方法の変形例を示す一連の横断面図の図示である。 図５９～図６４は、図７Ａ、図７Ｂ、及び図８～図３３の方法の変形例を示す一連の横断面図の図示である。 図５９～図６４は、図７Ａ、図７Ｂ、及び図８～図３３の方法の変形例を示す一連の横断面図の図示である。 図５９～図６４は、図７Ａ、図７Ｂ、及び図８～図３３の方法の変形例を示す一連の横断面図の図示である。 図６５～図６７は、本教示の種々の態様に係る製造プロセスのフローチャートである。 図６５～図６７は、本教示の種々の態様に係る製造プロセスのフローチャートである。 図６５～図６７は、本教示の種々の態様に係る製造プロセスのフローチャートである。 図６８～図７１は、本教示の種々の態様に係る動作方法のフローチャートである。 図６８～図７１は、本教示の種々の態様に係る動作方法のフローチャートである。 図６８～図７１は、本教示の種々の態様に係る動作方法のフローチャートである。 図６８～図７１は、本教示の種々の態様に係る動作方法のフローチャートである。
詳細な説明
以下の開示は、本開示の異なる特徴を実施するための多数の異なる
実施形態又は例を提供する。本開示を簡易化すべく、部品及び配置の具体例を以下に説明する。当然のことながら、これらは単なる例であり、限定を意図するものでない。例えば、以下の説明において、第２の特徴の上方又は上にある第１の特徴の形成は、第１及び第２の特徴が直接接触するように形成される実施形態を含んでもよく、第１及び第２の特徴の間に追加の特徴が形成されて、第１及び第２の特徴が直接接触しないようにする実施形態も含んでよい。また本開示は、種々の例において参照符号及び／又は文字を反復することがある。この反復は、簡易さ及び明確さを目的としたものであり、それ自体が種々の実施形態、及び／又は、検討対象の構成の間の関係を決めるものでない。
さらに、「下部」「下方」「下側」「上方」「上側」等、空間的に相対的な用語は、本明細書中、図中に示される１つの要素又は特徴の他の要素又は特徴に対する関係を示す説明を簡単にするために使用されることがある。空間的に相対的な用語は、図中に描かれる向きに加えて、使用中又は動作中のデバイスの異なる向きを包含することが意図されている。デバイスは、他の向きを向いていてもよく（９０度又は他の向きに回転される）、本明細書において使用される空間的に相対的な説明は、それに合わせて同様に解釈されてもよい。
後側照明（ＢＳＩ）のために設計されたイメージセンサには、半導体基板内に配置された、光検出器画素のアレイと、後側隔離構造と、を備える集積回路（ＩＣ）デバイスがある。後側隔離構造は、半導体基板の後側内に向かって、隣接する光検出器画素間に延びる直線状又は曲線状のセグメントの格子を備える。この格子は、個々の光検出器画素を包囲する、四角形状又は環状の構成部分を備えてもよい。後側隔離構造は、光検出器画素間のクロストークを低減する。しかしながら、クロストークは、著しいままとなり、光検出器画素アレイのピッチが短くなると増加することがある。
クロストークは、後側隔離構造内に金属格子を組み込み、その金属格子に好適なバイアス電圧を印加することによって、さらに低減されてもよい。基板内金属格子は、１つ以上の誘電層によって、半導体基板から分離される。金属格子は、本明細書中、「基板内金属格子」と称され、その金属格子が、半導体基板内に向かって、隣接する光検出器画素間に延設されること、この基板内金属格子は、完全に半導体基板の外側にあるタイプの後側金属格子とは区別されることと、を強調する。好適なバイアス電圧は、ｐ型半導体基板に対しては負の電圧であり、ｎ型半導体基板に対してはゼロ又は正の電圧である。バイアス電圧は、クロストークを低減するが、このバイアス電圧は、イメージセンサの量子効率も低下させてしまう。したがって、バイアス電圧の選択においては、クロストークの低減と量子効率の向上との間のトレードオフがある。
バイアス電圧は、ＩＣデバイス内の好適な回路によって付与されてもよい。しかしながら、本教示によると、ＩＣデバイスは、基板内金属格子へのバイアス電圧に対して外部アナログコントロールを行うように構成される。いくつかの実施形態において、基板内金属格子は、接触パッドに連結され、基板内金属格子への電圧が接触パッドへの電圧で連続的に可変となるようにする。いくつかの実施形態において、１つ以上の導電性構造が、基板内
金属格子を接触パッドに直接連結する。いくつかの実施形態において、前記１つ以上の導電性構造は金属である。これらの構造により、基板内金属格子へのバイアス電圧に外部制御を行えるようにし、これによって、クロストークの低減と量子効率の向上との間のトレードオフが、ＩＣデバイスの用途、その使用環境、又はその動作モードに応じて動的に調整されてもよい。
いくつかの実施形態において、基板内金属格子は、基板の前側をバイパスする接続により、後側接触パッドに連結される。この構造により、基板内金属格子への電圧を接触パッドへの電圧に近づけたままにするよう促進する。いくつかの実施形態において、後側接触パッドは、完全に半導体基板の外側に設けられる後側金属格子と同時に形成され、且つ、これと同じ金属を含む。この構造により、製造を簡易化する。いくつかの実施形態において、後側接触パッドは、基板の前側に近接する未使用の接触パッドとは反対側に形成される。これにより、基板内金属格子の接触パッドが、前側接続をなす接触パッドと同一の構造の多くを使用できるようにする。
いくつかの実施形態において、基板内金属格子は、基板の前側の金属相互接続を通じて、後側接触パッドに連結される。特に、この接続には、金属相互接続内に他の回路から電気的に絶縁された金属パッドを含んでもよい。いくつかの実施形態において、接触金属パッドは、金属相互接続構造のＭ１金属化層内にある。基板内金属格子から金属相互接続までの接続には、後側基板貫通ビア（ＴＳＶ）が含まれてもよい。この構造により、金属相互接続との接続を形成するタイプの標準接触パッドが使用できるようになる。
いくつかの実施形態において、基板内金属格子は、後側に形成された導電性ブリッジを通じて、後側ＴＳＶに連結される。これらの実施形態において、導電性ブリッジ及び後側ＴＳＶは、同時に形成されてもよい。したがって、いくつかの実施形態において、導電性ブリッジ及び後側ＴＳＶは、１つの材料の単一構造である。これにより、製造プロセスを簡易化することができる。
いくつかの実施形態において、基板内金属格子は、半導体基板内の後側ＴＳＶと交差する延長部を備える。これらの実施形態において、基板内金属格子及び後側ＴＳＶは、同時に形成されてもよい。したがって、いくつかの実施形態において、基板内金属格子及び後側ＴＳＶは、１つの材料の単一構造である。これにより、製造プロセスを簡易化することができ、基板内金属格子と後側ＴＳＶとの間の接続が相対的に厚い厚さを有することができるようにする。
いくつかの実施形態において、後側ＴＳＶは、前側内に向かって延設される。いくつかの実施形態において、後側ＴＳＶは、金属相互接続内の金属パッド又は類似の構造に合流する。他のいくつかの実施形態において、後側ＴＳＶは、基板を通じて途中までのみ延設され、前側との接続は、他の構造によって完了される。いくつかの実施形態において、該他の構造が、前側ＴＳＶであるか、又はこれを含む。いくつかの実施形態において、該他の構造は、半導体基板の高濃度ドーピング領域を含む。これらの構造により、後側ＴＳＶがより低いアスペクト比を有するようにすることができ、その形成を簡易化することができる。いくつかの実施形態において、後側ＴＳＶは、中空コアを有する。中空コアにより、後側ＴＳＶが、より少ない金属蒸着で形成できるようにする。
いくつかの実施形態において、基板内金属格子へのバイアス電圧は、光検出器の用途という観点で選択される。接触パッドは、用途に基づいて選択された所定のバイアス電圧を付与する外部ソースに連結されてもよい。いくつかの実施形態において、基板内金属格子へのバイアス電圧は、光検出器の動作モードの観点で選択される。動作モードは、ユーザによって選択可能であってもよく、バイアス電圧は、これに応じて変動する。いくつかの実
施形態において、バイアス電圧は、使用環境に基づいて選択される。例えば、バイアス電圧は、感知された温度又は周辺の光レベルに基づいて選択されてもよい。いくつかの実施形態において、バイアス電圧は、フィードバック制御ループにおいて動的に選択される。制御ループは、クロストークと量子効率とのトレードオフを生じる指標に応じて、バイアス電圧を調整してもよい。
図１Ａは、本教示のいくつかの態様に係るイメージセンシングＩＣデバイス１００Ａの横断面を示している。ＩＣデバイス１００Ａは、画素エリア１１４及び周辺エリア１１２を有する第１の半導体基板１０７を備える。周辺エリア１１２は、内側周辺エリア１１２Ａと、中間周辺エリア１１２Ｂと、外側周辺エリア１１２Ｃと、を含んでもよい。図１Ｂは、ＩＣデバイス１００Ａの上面図であり、ＩＣデバイス１００Ａにおけるこれらのエリアの可能なレイアウトを示している。光検出器画素１２６は、画素エリア１１４内に配されてもよく、接触パッド１０３Ａは、外側周辺エリア１１２Ｃ内に配されてもよい。
光検出器画素１２６は、第１の半導体基板１０７内に形成されたフォトダイオード等を備えてもよい。浮遊拡散領域１２３は、転送ゲート１２２を通じて、光検出器画素１２６に連結されてもよい。前側隔離構造１２５は、浮遊拡散領域１２３に隣接して配されてもよい。各光検出器画素１２６に対して１つのみの転送ゲート１２２を図示したが、複数のゲートが各光検出器画素１２６に関連付けられてもよい。
後側隔離構造１３４Ａは、後側１０１から第１の半導体基板１０７内に向かって、隣接する光検出器画素１２６の間に延設されるセグメント１３５を備える。後側隔離構造１３４Ａ及びそのセグメント１３５は、高誘電率ライナ１２８及び第２の誘電ライナ１２９を備えてもよい誘電ライナ構造１３１により、第１の半導体基板１０７から分離された基板内金属格子１３３Ａを備える。基板内金属格子１３３Ａへの負のバイアス電圧への付与により、第１の半導体基板１０７に正孔１３２を生成し、これにより、第１の半導体基板１０７がｐ型であった場合、隣接する光検出器画素１２６間の電気的絶縁を向上する。
基板内金属格子１３３Ａは、画素エリア１１４から内側周辺エリア１１２Ａ内に向かって延設されたセグメント１５３Ａを備える。セグメント１５３Ａは、セグメント１３５と同一の構造を有する。図１Ａの断面図は、図１Ｄに示されるＡ－Ａ’線に沿ったものである。Ａ－Ａ’線は、図１ＡのＢ－Ｂ’線である図１ＤのＢ－Ｂ’点で曲折している。この曲折の結果として、図１Ａの横断面図は、図示のセグメント１３５の大部分の長さを横切るように切断したものであるが、セグメント１５３Ａの長さに沿って延びている。
後側ＴＳＶ１５７Ａは、後側１０１から前側１０８まで、第１の半導体基板１０７を通じて延設される。後側ＴＳＶ１５７Ａは、後側１０１から前側１０８まで延びるに連れて狭くなることから明らかであるように、後側１０１に形成されているため後側ＴＳＶである。後側ＴＳＶ１５７Ａは、誘電ライナ１５９により、第１の半導体基板１０７から分離され、後側１０１における導電性ブリッジ１５５Ａにより、基板内金属格子１３３Ａに連結される。
導電性ブリッジ１５５Ａは、第１の半導体基板１０７の上方に設けられる。いくつかの実施形態において、導電性ブリッジ１５５Ａは、後側ＴＳＶ１５７Ａと基板内金属格子１３３Ａとの上方に設けられる。いくつかの実施形態において、導電性ブリッジ１５５Ａ及び後側ＴＳＶ１５７Ａは、１つの組成の単一構造を備える。いくつかの実施形態において、導電性ブリッジ１５５Ａは、少なくとも誘電ライナ構造１３１の誘電層により、第１の半導体基板１０７から分離される。導電性ブリッジ１５５Ａは、高誘電率キャッピング層１３７、第２のキャッピング層１３８、又は誘電ライナ構造１３１の一部となる程度において、これらの層のより厚いバージョンのうちの１つ以上により、第１の半導体基板１０７
からさらに分離される。いくつかの実施形態において、導電性ブリッジ１５５Ａは、厚膜酸化層１３９内に挿入される。いくつかの実施形態において、導電性ブリッジ１５５Ａ及び厚膜酸化層１３９は、同一の厚さを有する。
後側ＴＳＶ１５７Ａは、前側１０８上に配された第１の金属相互接続１０９を通じて、接触パッド１０３Ａに連結される。いくつかの実施形態において、第１の金属相互接続１０９内において、金属パッド１６３を通じて接続がなされる。図１Ｃに示されるとおり、金属パッド１６３、後側ＴＳＶ１５７Ａ、及び導電性ブリッジ１５５Ａは、まとまって、接触パッド１０３Ａを基板内金属格子１３３Ａに直接連結することにより、基板内金属格子１３３Ａへの電圧が、接触パッド１０３Ａへの印加電圧１７１により、連続的に可変となるようにする。接触パッド１０３Ａに印加される負のバイアスは、結果として、電圧間のアナログ関係により、基板内金属格子１３３Ａへの負の電圧を生じることとなる。
基板内金属格子１３３Ａは、任意の好適な組成を有してもよい。いくつかの実施形態において、基板内金属格子１３３Ａは、アルミニウム（Ａｌ）、タングステン（Ｗ）等を含む。いくつかの実施形態において、基板内金属格子１３３Ａは、アルミニウム（Ａｌ）等を含む。アルミニウム及びタングステンは、高いアスペクト比の開口への蒸着を受けることができる利点を有する。アルミニウム（Ａｌ）は、導電性が高いため、特に基板内金属格子１３３Ａに好適である。
導電性ブリッジ１５５Ａは、任意の好適な組成を有してもよい。いくつかの実施形態において、導電性ブリッジ１５５Ａは、銅（Ｃｕ）、アルミニウム（Ａｌ）等を含む。いくつかの実施形態において、導電性ブリッジ１５５Ａは、銅（Ｃｕ）等
を含む。銅（Ｃｕ）、アルミニウム（Ａｌ）は、導電性ブリッジ１５５Ａを比較的薄くできるような高い導電性を有する。銅（Ｃｕ）は、導電性が高いため、特に好適である。
図１Ａに戻ると、接触パッド１０３Ａは、前側１０８付近の第１の半導体基板１０７内に配され、パッド誘電体１０２により、後側１０１から離間してもよい。パッド誘電体１０２は、カプセル化層１４５により被覆されてもよい。後側１０１からの接触パッド１０３Ａへのアクセスは、カプセル化層１４５及びパッド誘電体１０２を通じて延設された開口１６５Ａにより、提供されてもよい。カプセル化層１４５は、開口１６５Ａを通じた接触パッド１０３Ａへの接合を容易にする凹状面１６７Ａを有してもよい。接触パッド１０３Ａは、後側１０１に向かって開放され、後側１０１への接合のために適合された後側接触パッドを考慮してもよいが、接触パッド１０３Ａは、前側１０８付近にあり、前側１０８における第１のレベル間誘電体１２０内に向かって延設されてもよい。
カラーフィルタ１４６及びマイクロレンズ１４７は、光検出器画素１２６の直上に配されてもよい。複合格子１４９は、後側隔離構造１３４Ａの直上、且つ、カラーフィルタ１４６間に配されてもよい。複合格子１４９は、後側金属格子１４１、誘電格子１４２、及びハードマスク格子１４３を備えてもよい。カプセル化層１４５は、複合格子１４９の上方に延設されてもよい。後側金属格子１４１は、フォトンを反射し、光検出器画素１２６間の光の分離を向上する。
図１Ａ及び図１Ｂに示されるとおり、後側金属格子１４１の一部１４１Ａは、画素エリア１１４から内側周辺エリア１１２Ａまで横方向に延設される。内側周辺エリア１１２Ａ内において、後側金属格子１４１は、第１の半導体基板１０７内に向かって延設され、後側金属格子１４１に接地するアース棒１４１Ｂを有する。後側金属格子１４１と同様に、基板内金属格子１３３Ａは、画素エリア１１４を横切って、内側周辺エリア１１２Ａ内に向かって延設されるが、後側金属格子１４１及び基板内金属格子１３３Ａはどの点においても接触しない。アース棒１４１Ｂは、内側周辺エリア１１２Ａ内の、基板内金属格子１３
３Ａのセグメント１５３Ａとは異なり、且つ、導電性ブリッジ１５５Ａのからも異なる箇所にある。後側ＴＳＶ１５７Ａは、中間周辺エリア１１２Ｂ内に設けられてもよく、接触パッド１０３Ａは、外側周辺エリア１１２Ｃ内に設けられてもよい。
第１の半導体基板１０７及び第１の金属相互接続１０９に加え、ＩＣデバイス１００Ａは、第２の半導体基板１１１と、第２の金属相互接続１１０と、を備えてもよい。複数の論理ゲート１１３は、第２の半導体基板１１１上に配されてもよい。第２の半導体基板１１１、第２の金属相互接続１１０、及び関連デバイスは、第１の半導体基板１０７とは別に製造されてもよく、画像信号処理（ＩＳＰ）回路、読取、及び／又は、書込回路、又は光検出器画素１２６の動作のために好適なその他の回路を提供してもよい。
第１の金属相互接続１０９は、第１のレベル間誘電体１２０内に、第１のワイヤ１２１と、第１のビア１１９と、を備える。これらは、第１の半導体基板１０７からの距離の順に、Ｍ１金属化層、Ｍ２金属化層等と称されてもよい、複数の金属化層として配置されてもよい。転送ゲート１２２の高さにおける任意の第１のワイヤ１２１は、Ｍ０金属化層と称されてもよい。第２の金属相互接続１１０は、第２のレベル間誘電体１１７に、第２のワイヤ１１５と、第２のビア１１８と、を備える。後側ＴＳＶ１５７Ａと接触パッド１０３Ａとの間の接続が、Ｍ１金属化層において作成される様子が示されるが、この接続は、第１の金属相互接続１０９、第２の金属相互接続１１０のどこか、又はこれら双方を使用して作成されてもよい。後側ＴＳＶ１５７Ａと接触パッド１０３Ａとの間の接続は、第１の金属相互接続１０９又は第２の金属相互接続１１０内に形成される他の回路から隔離せれる。
図２Ａは、本教示の他のいくつかの態様に係るイメージセンシングＩＣデバイス１００Ｂを示している。ＩＣデバイス１００Ｂは、後側ＴＳＶ１５７Ｂの反対側に前側ＴＳＶ１６０を有する点で、ＩＣデバイス１００Ａと異なる。後側ＴＳＶ１５
７Ｂは、第１の半導体基板１０７を通じて途中まで延設される以外、図１Ａの後側ＴＳＡと同様である。導電性ブリッジ１５５Ａ及び後側ＴＳＶ１５７Ｂは、同時に形成されてもよく、１つの材料の単一構造であってもよい。前側ＴＳＶ１６０にて、第１の金属相互接続１０９又は第２の金属相互接続１１０における、後側ＴＳＶ１５７Ｂと金属パッド１６３又は類似の構造との間の接続が完了する。前側ＴＳＶ１６０により、後側ＴＳＶ１５７Ｂの充填が困難となるようなアスペクト比となることなく、後側ＴＳＶ１５７Ｂの幅に対して第１の半導体基板１０７がより厚くなるようにすることができる。ＩＣデバイス１００Ｂにおいて、導電性ブリッジ１５５Ａ、後側ＴＳＶ１５７Ｂ、前側ＴＳＶ１６０、及び金属パッド１６３は、ともに、接触パッド１０３Ａ及び基板内金属格子１３３Ａとの間の直接連結を提供することにより、接触パッド１０３Ａに印加される負のバイアスが、結果として、電圧間のアナログ関係にで、基板内金属格子１３３Ａへの負の電圧を生じることとなる。
後側ＴＳＶ１５７Ｂと金属パッド１６３との間の接続を作成するために、前側ＴＳＶ１６０の代わりに，、様々な構造が使用されてもよい。図２Ｂは、１つのこのような変形例を示すＩＣデバイス１１０Ｂを示している。ＩＣデバイス１１０Ｂにおいて、この接続は、第１の半導体基板１０７の高濃度ドーピング領域１６４と、複数のビア１６６とにより、作成する。高濃度ドーピング領域１６４は、第１の半導体基板１０７と同一のドープ型を有してもよい。
図３Ａ～図３Ｄは、本教示の他のいくつかの態様に係るイメージセンシングＩＣデバイス１００Ｃを示している。ＩＣデバイス１００Ｃは、導電性ブリッジ１５５Ａがない点で、ＩＣデバイス１００Ａと異なる。代わりに、ＩＣデバイス１００Ｃは、中間周辺エリア１１２Ｂに向かって内側周辺エリア１１２Ａを横切って延設され、中間周辺エリア１１２Ｂ
内に第１の半導体基板１０７内の後側ＴＳＶ１５７Ｃと交差するセグメント１５３Ｃを有する基板内金属格子１３３Ｃを備えた絶縁構造１３４Ｃを有する。いくつかの実施形態において、後側ＴＳＶ１５７Ｃ及びセグメント１５３Ｃは、単一であるため、後側ＴＳＶ１５７Ｃは、基板内金属格子１３３Ｃと同一の組成を有する。図３Ｃに示されるとおり、ＩＣデバイス１００Ｃにおいて、金属パッド１６３及び後側ＴＳＶ１５７Ｃはともに、接触パッド１０３Ａと基板内金属格子１３３Ｃとの間の直接連結を提供することにより、基板内金属格子１３３Ｃへの電圧が、接触パッド１０３Ａへの電圧により、連続的に可変となる。接触パッド１０３Ａに付与される負のバイアスは、電圧間のアナログ関係により、基板内金属格子１３３Ｃへの負の電圧を生じることとなる。
図４は、本教示の他のいくつかの態様に係るイメージセンシングＩＣデバイス１００Ｄを示している。ＩＣデバイス１００Ｄは、ＩＣデバイス１００Ｃと同様であるが、ＩＣデバイス１００Ｄは、後側ＴＳＶ１５７Ｃの代わりに、中央に配置されたエリアに充填物１５６を有する後側ＴＳＶ１５７Ｄを有する点で異なる。いくつかの実施形態において、充填物１５６は、誘電体である。いくつかの実施形態において、充填物１５６は、後側１０１から延設されるものの、前側１０８には至らない。いくつかの実施形態において、後側ＴＳＶ１５７Ｄ及びセグメント１５３Ｃは、単一であるため、後側ＴＳＶ１５７Ｄは、基板内金属格子１３３Ｃと同一の組成を有する。ＩＣデバイス１００Ｄは、後側ＴＳＶ１５７Ｄの金属が図３Ａの後側ＴＳＶ１５７Ｃの金属と同程度に厚く付与されない以外は、ＩＣデバイス１００Ｃと同様に機能してもよい。図１Ａ～図１Ｄの後側ＴＳＶ１５７Ａは、より薄い金属蒸着で形成されてもよく、充填物１５６によって占有された中央エリアを有してもよい。
図５は、本教示の他のいくつかの態様に係るイメージセンシングＩＣデバイス１００Ｅを示している。ＩＣデバイス１００Ｅは、後側ＴＳＶ１５７Ｅの反対側に前側ＴＳＶ１６０を有する点で、ＩＣデバイス１００Ｃと異なる。前側ＴＳＶ１６０は、後側ＴＳＶ１５７Ｅと、第１の金属相互接続１０９又は第２の金属相互接続１１０においる金属パッド１６３又は類似の構造との間の直接接続を完成する。前側ＴＳＶ１６０の代わりに、その他の好適な構造が使用されてもよい。ＩＣデバイス１００Ｅにおいて、後側ＴＳＶ１５７Ｅ、前側ＴＳＶ１６０、及び金属パッド１６３は、ともに、接触パッド
１０３Ａと基板内金属格子１３３Ｃとの間の直接連結を提供するため、基板内金属格子１３３Ｃへの電圧が、接触パッド１０３Ａへの電圧により、連続的に可変となる。
図６Ａ～図６Ｄは、本教示の他のいくつかの態様に係るＩＣデバイス１００Ｆを示している。ＩＣデバイス１００Ｆは、後側１０１上に配された接触パッド１０３Ｆを使用し、前側１０８をバイパスする接触パッド１０３Ｆと基板内金属格子１３３Ａとの間の直接接続を形成する点で、ＩＣデバイス１００Ａと異なる。この接続は、後側１０１上の接触パッド１０３Ｆから横方向に延設される導電性ブリッジ１５５Ｆによって提供されてもよい。後側１０１における基板内金属格子１３３Ａと接触パッド１０３Ｆとの間の直接接続により、基板内金属格子１３３Ａへの電圧が厳しく制御される低抵抗通路を提供する。前側１０８を通じた接続を回避することにより、プロセスステップを省いてもよい。
いくつかの実施形態において、導電性ブリッジ１５５Ｆは、接触パッド１０３Ｆと単一であるため、これらは、同一の組成を有する。いくつかの実施形態において、この組成は、後側金属格子１４１の組成でもある。これらの実施形態において、後側金属格子１４１、導電性ブリッジ１５５Ｆ、及び接触パッド１０３Ｆは、同時に形成されてもよい。いくつかの実施形態において、接触パッド１０３Ａは、接触パッド１０３Ｆの反対側で、前側１０８付近に形成される。接触パッド１０３Ｆの反対側にある接触パッド１０３Ａは、ダミー接触パッドであってもよい。パッド誘電体１０２は、後側１０１からこのダミー接触パッドを完全に封止してもよい。このダミー接触パッドは、動作可能な他の接触パッドと同
時に形成されてもよい。このダミー接触パッドの構造は、凹状面１６７Ｆ等、接触パッド１０３Ｆに所望の外形を付与することを促進してもよい。
図７Ａ、図７Ｂ、及び図８～図３３は、ＩＣデバイス１００Ａを形成する本教示に係る方法を例示した横断面図の図示である。図７Ａ及び図７Ｂ～図３３は、方法の種々の実施形態を参照して説明されているが、図７Ａ、図７Ｂ、及び図８～図３３に示される構造がこの方法に限定されるものでなく、むしろこの方法とは独立してもよいことが理解されるであろう。図７Ａ、図７Ｂ、及び図８～図３３は、一連の動作として示されているが、他の実施形態において動作の順が変更されてもよいことが理解されるであろう。図７Ａ、図７Ｂ、及び図８～図３３は、特定の動作セットを図示及び説明するものであるが、他の実施形態において、図示及び／又は説明された動作の一部が省略されてもよい。さらに、図示及び／又は説明されていない動作が、他の実施形態に含まれてもよい。図７Ａ、図７Ｂ、及び図８～図３３の方法について、ＩＣデバイス１００Ａを形成する点で説明するが、本教示に係る他のＩＣデバイスの形成には、方法とその変形を使用してもよい。
図７Ａの横断面図７００に示されるとおり、本方法は、部分的に製造されたＩＣデバイス７０１と第２のＩＣデバイス７０３をともに接合することから開始してもよい。ＩＣデバイス７０１と第２のＩＣデバイス７０３には、各々、フロント・エンド・オブ・ライン（ＦＥＯＬ）及びバック・エンド・オブ・ライン（ＢＥＯＬ）処理が施されていてもよい。ＩＣデバイス７０１において、ＦＥＯＬ処理により、前側隔離構造１２５、１６１、及び１０５と、光検出器画素１２６と、浮遊拡散領域１２３と、転送ゲート１２２とを提供する。ＢＥＯＬ処理により、第１の金属相互接続１０９を提供する。第２のＩＣデバイス７０３において、ＦＥＯＬ処理により、論理ゲート１１３と、類似の構造とを提供し、ＢＥＯＬ処理により、第２の金属相互接続１１０を提供する。接合は、第１の金属相互接続１０９と第２の金属相互接続１１０との間で生じる。接合処理は、融着、ハイブリッド接合等、又はいくつか他の好適な接合プロセスであってもよい。接合の後、第１の半導体基板１０７は、後側１０１から薄化されて、図７Ｂの横断面図７１０によって示されるような構造を提供してもよい。
第１の半導体基板１０７と第２の半導体基板１１１とは、各々、バルクシリコン基板、シリコン・オン・インシュレータ（ＳＯＩ）基板等、又はいくつか他の好適な半導体基板であるか、又はこれを含んでもよい。いくつかの実施形態において、エッチング停止層１２４は、前側１０８の直上に配される。エッチング停止層１２４は、
誘電体であり、酸化物、炭化物、窒化物等であってもよい。第１のレベル間誘電体１２０と第２のレベル間誘電体１１７とは、各々、酸化ケイ素、低誘電率誘電体、超低誘電率誘電体等であるか、又はこれを含んでもよい。第１のワイヤ１２１、第１のビア１１９、第２のワイヤ１１５、第２のビア１１８、及び金属パッド１６３は、銅（Ｃｕ）、アルミニウム（Ａｌ）等、又はその他好適な金属であってもよい。いくつかの実施形態において、金属パッド１６３は、銅（Ｃｕ）等である。前側隔離構造１２５、１６１、及び１０５は、シャロートレンチ隔離構造、フィールド酸化物、又はその他任意の好適な種別の隔離構造であってもよい。光検出器画素１２６、浮遊拡散領域１２３、及び転送ゲート１２２は、埋込フォトダイオードを備えたアクティブ画素センサを構成してもよいが、光検出器画素１２６は、フォトダイオードを備える任意の種別の光検出器であってもよい。
図８～図１９の横断面図８００～１９００はすべて、図７Ｂの横断面図７１０のエリアＣに対応する。図８の横断面図８００に示されるとおり、処理は、フォトリソグラフィにより後側１０１上にマスク８０３を形成し、マスク８０３を使用して第１の半導体基板１０７における幅Ｗ１のトレンチ８０１をエッチングにより形成して継続される。トレンチ８０１Ａは、内側周辺エリア１１２Ａ内に向かって延設され、これも幅Ｗ１を有することを理解しなければならない。トレンチ８０１Ａは、図１ＤのＡ－Ａ’線によって示されると
おり、トレンチ８０１Ａの長さに沿って延びる断面であるため、図８の横断面図８００においては、より幅広い空間を占有する。トレンチ８０１をエッチングにより形成した後、マスク８０３を剥がしてもよい。
図９の横断面図９００に示されるとおり、高誘電率ライナ１２８及び高誘電率キャッピング層１３７は、トレンチ８０１内において、且つ、トレンチ８０１間に配されてもよい。いくつかの実施形態において、高誘電率ライナ１２８は、コンフォーマル堆積プロセスによって堆積される。コンフォーマル堆積プロセスは、低レートの化学気相堆積（ＣＶＤ）、原子層堆積（ＡＬＤ）等、又はその他の好適なプロセスであってもよい。いくつかの実施形態において、高誘電率キャッピング層１３７は、非コンフォーマル堆積プロセスによって堆積される。非コンフォーマル堆積プロセスは、間隙充填能力に乏しいプロセスであることもあるため、高誘電率キャッピング層１３７がほとんどトレンチ８０１内に堆積されない。非コンフォーマル堆積プロセスは、物理気相堆積（ＰＶＤ）、高レートＣＶＤ、プラズマＣＶＤ（ＰＥＣＶＤ）等、又はその他好適なプロセスであってもよい。高誘電率ライナ１２８及び高誘電率キャッピング層１３７は、各々、酸化ハフニウム（ＨｆＯ）、酸化アルミニウム（ＡｌＯ）、酸化ジルコニウム（ＺｒＯ）、酸化チタニウム（ＴｉＯ）、酸化ストロンチウム（ＳｒＯ）、酸化バリウム（ＢａＯ）、チタン酸バリウム（ＢａＴｉＯ３）、酸化タンタル（Ｔａ２Ｏ３）、酸化ランタン（Ｌａ２Ｏ３）、酸化イットリウム（Ｙ２Ｏ３）等、その他の好適な高誘電率誘電体、又はこれらの混合物であってもよい。高誘電率ライナ１２８及び高誘電率キャッピング層１３７は、同一の組成を有してもよく、又は異なる組成を有してもよい。いくつかの実施形態において、トレンチ８０１内の高誘電率誘電体の全体厚さは、約５０オングストローム～約２５０オングストロームである。いくつかの実施形態において、トレンチ８０１内における高誘電率ライナ１２８、高誘電率キャッピング層１３７、及び他の任意の高誘電率誘電体の全体厚さは、約１００オングストローム～約１８０オングストロームである。いくつかの実施形態において、トレンチ８０１の外部における高誘電率キャッピング層１３７の厚さは、約３００オングストローム～約７００オングストロームである。
図１０の横断面図１０００に示されるとおり、第２の誘電ライナ１２９は、トレンチ８０１内において、且つ、トレンチ８０１間に配されてもよい。いくつかの実施形態において、第２の誘電ライナ１２９は、ＡＬＤ等、コンフォーマル堆積プロセスによって堆積される。いくつかの実施形態において、第２の誘電ライナ１２９は、酸化物等である。いくつかの実施形態において、第２の誘電ライナ１２９は、約５０オングストローム～約３００オングストロームの厚さを有する。いくつかの実施形態において、第２の誘電ライナ１２９は、約１５０オングストローム～約２５０オングストロームの厚さを有する。トレンチ８０１内に誘電ライナ構造１３１を構成する層の数、厚さ、及び順
は、幅広く変動してもよいことを理解しなければならない。
図１１の横断面図１１００に示されるとおり、第２のキャッピング層１３８が形成されてもよい。第２のキャッピング層１３８は、ＰＥＣＶＤ等、非コンフォーマル堆積プロセスによって堆積されることで、第２のキャッピング層１３８がほとんどトレンチ８０１内に堆積され、誘電ライナ構造１３１に追加されないようにする。いくつかの実施形態において、第２のキャッピング層１３８は、酸化物等である。いくつかの実施形態において、第２のキャッピング層１３８は、トレンチ８０１の外部で、約２００オングストローム～約１５００オングストロームの厚さを有する。いくつかの実施形態において、第２のキャッピング層１３８は、約３００オングストローム～約７００オングストロームの厚さを有する。第２のキャッピング層１３８は、トレンチ８０１に対してオーバーハングを有してもよいが、このようなオーバーハングはいずれも、トレンチ８０１の充填に影響を及ぼすものでなく、図中には示されていない。
図１２の横断面図１２００に示されるとおり、導電層１２０１が、堆積され、トレンチ８０１に充填される。導電層１２０１は、間隙充填の良好なプロセスに相応しい金属であってもよい。いくつかの実施形態において、導電材料は、タングステン（Ｗ）、アルミニウム（Ａｌ）等である。導電材料は、ＣＶＤ、ＰＶＤ、電気めっき、無電解めっき等により、堆積されてもよい。いくつかの実施形態において、導電性ライナは、導電性材料に先立って堆積される。導電性ライナは、例えば、窒化チタン、タンタル、窒化物等であってもよい。導電性ライナは、約２０オングストローム～約１００オングストローム、例えば、５０オングストロームの厚さに堆積されてもよい。導電材料は、約１０００オングストローム～約３０００オングストロームの厚さに堆積されてもよい。
図１３の横断面図１３００に示されるとおり、導電層１２０１は、平坦化されてもよい。平坦化により、トレンチ８０１外部の材料を除去する。平坦化プロセスは、化学機械研磨（ＣＭＰ）等、又はその他好適な平坦化プロセスであってもよい。残った導電材料が、基板内金属格子１３３Ａを形成する。基板内金属格子１３３Ａは、高誘電率ライナ及び第２の誘電ライナ１２９とともに、後側隔離構造１３４Ａを提供し、これが、光検出器画素１２６の間に延設されたセグメント１３５と、内側周辺エリア１１２Ａ内に延設されたセグメント１５３Ａとを備える。いくつかの実施形態において、ＣＭＰは、第２のキャッピング層１３８を、約５００オングストローム～約８００オングストロームまでの範囲の厚さに低減する。いくつかの実施形態において、ＣＭＰにより、第２のキャッピング層１３８を、約２００オングストローム～約５００オングストロームの範囲、例えば、約４００オングストロームの厚さに低減する。
図１４の横断面図１４００に示されるとおり、マスク１４０１は、フォトリソグラフィで形成され、中間周辺エリア１１２Ｂ内の第１の半導体基板１０７におけるＴＳＶ開口１４０３のエッチングを行うために使用されてもよい。エッチングは、前側隔離構造１６１上で停止してもよい。いくつかの実施形態において、ＴＳＶ開口１４０３は、約１μｍ～約５μｍの範囲の幅を有する。いくつかの実施形態において、ＴＳＶ開口１４０３は、約２μｍ～約３μｍの範囲、例えば、約２．４μｍの幅を有する。エッチング後、マスク１４０１が剥がされてもよい。
図１５の横断面図１５００に示されるとおり、誘電層１５０１は、図１４の横断面図１４００に示される構造上方に配置され、ＴＳＶ開口１４０３を裏打ちするようにしてもよい。誘電層１５０１は、厚く、部分的に非コンフォーマル堆積プロセスで堆積されることで、誘電層１５０１がＴＳＶ開口１４０３の縁部にオーバーハング１５０３を形成するようにしてもよい。堆積プロセスは、ＰＥＣＶＤ等、又はその他任意の好適なプロセスであってもよい。誘電層１５０１は、酸化ケイ素、窒化ケイ素等、又はその他任意の好適な誘電体のうちの１つ以上の層であってもよい。いくつかの実施形態において、誘電層１５０１は、約１μｍ～約５μｍの厚さに蒸着される。いくつかの実施形態において、誘電層１５０１は、約２μｍ～約４μｍ、例えば、約３μｍの厚さに配される。
図１６の横断面図１６００に示されるとおり、マスク１６０１は、
フォトリソグラフィで形成され、周辺エリア１１２内のエッチングの際、画素エリア１１４をマスクするのに使用されてもよい。このエッチングは、基板内金属格子１３３Ａのセグメント１５３Ａの少なくとも一部を露出し、ＴＳＶ開口１４０３内に金属パッド１６３が露出される開口１６０５を形成する。マスク１６０１によって保護される誘電層１５０１の一部が残されて、厚膜酸化層１３９を提供し、これが、画素エリア１１４及び外側周辺エリア１１２Ｃ（図１Ａ参照）上方に延設され、内側周辺エリア１１２Ａから中間周辺エリア１１２Ｂに延設される開口１６０３を有する。
いくつかの実施形態において、このエッチングは、異方性プラズマエッチングであり、誘
電層１５０１の一部が残され、ＴＳＶ開口１４０３内に誘電ライナ１５９を形成する。特に、オーバーハング１５０３（図１５に図示）は、誘電層１５０１のこの部分がエッチングで取り除かれるのを防ぐことができる。誘電層１５０１は、ＴＳＶ開口１４０３の基部においてより薄くなるため、金属パッド１６３を露出するエッチングの時間は、セグメント１５３Ａを露出するエッチング時間とほぼ同一である。いくつかの実施形態において、エッチング時間は、互いの約２５％以内である。いくつかの実施形態において、エッチング時間は、互いの約１０％以内である。誘電層１５０１が堆積される厚さ、又は、誘電層１５０１が堆積される均一度合が、このバランスに影響するように調整されてもよい。エッチング後、マスク１６０１が剥がされてもよい。
図１７の横断面図１７００に示されるとおり、導電層１７０１は、開口１６０５、ＴＳＶ開口１４０３、及び開口１６０３を充填するように堆積されてもよい。導電層１７０１は、高導電性を有するように、且つ、高いアスペクト比を有することのあるＴＳＶ開口１４０３の充填プロセスに相応しくなるように選択されてもよい。いくつかの実施形態において、導電材料は、タングステン（Ｗ）、アルミニウム（Ａｌ）等である。いくつかの実施形態において、導電材料は、アルミニウム（Ａｌ）等である。導電材料は、ＣＶＤ、ＰＶＤ、電気めっき、非電解めっき等で堆積されてもよい。
図１８の横断面図１８００に示されるとおり、導電層１７０１は、ＣＭＰ等によって平坦化され、導電性ブリッジ１５５Ａ及び後側ＴＳＶ１５７Ａを形成してもよい。ＣＭＰにより、厚膜酸化層１３９を薄化し、厚膜酸化層１３９を導電性ブリッジ１５５Ａと同一平面に残す。いくつかの実施形態において、厚膜酸化層１３９は、約５００オングストローム～約２０００オングストロームの範囲の厚さに低減される。いくつかの実施形態において、厚膜酸化層１３９は、約９００オングストローム～約１５００オングストロームの範囲の厚さに低減される。
図１９の横断面図１９００に示されるとおり、エッチング停止層１４０は、図１８の横断面図１８００に示される構造の上方に形成されてもよい。エッチング停止層１４０は、窒化ケイ素等、又はその他の好適な誘電体であってもよい。エッチング停止層１４０は、ＰＶＤ、ＣＶＤ、ＡＬＤ等、又はその他任意の好適なプロセスで形成されてもよい。いくつかの実施形態において、エッチング停止層１４０は、約４００オングストローム～約１２００オングストロームの厚さを有する。いくつかの実施形態において、エッチング停止層１４０は、約６００オングストローム～約１０００オングストローム、例えば、約８８０オングストロームの厚さを有する。図２０の横断面図２０００は、図１９の横断面図１９００に対応する、より幅広い図である。
図２１の横断面図２１００に示されるとおり、マスク２１０３は、フォトリソグラフィで形成され、外側周辺エリア１１２Ｃ内の第１の半導体基板１０７においてパッド開口２１０１をエッチングにより形成するのに使用されてもよい。エッチングは、前側１０８に形成された隔離構造１０５上で停止してもよい。エッチング後、マスク２１０３が剥がされてもよい。
図２２の横断面図２２００に示されるとおり、パッド誘電体ライナ１０４は、図２１の横断面図２１００に示される構造の上方に堆積されてもよい。パッド誘電体ライナ１０４は、酸化物等、又はその他好適な誘電体であってもよい。いくつかの実施形態において、パッド誘電体ライナ１０４は、約２０００オングストローム～約５０００オングストロームの厚さである。パッド誘電体ライナは、ＰＶＤ、ＣＶＤ等、又はそ
の他任意の好適なプロセスで堆積されてもよい。
図２３の横断面図２３００に示されるとおり、マスク２３０３は、フォトリソグラフィで
形成され、パッド開口２１０１内における開口２３０１のエッチングに使用されてもよい。金属パッド１６３は、開口２３０１を通じて露出される。エッチング後、マスク２３０３が剥がされてもよい。
図２４の横断面図２４００に示されるとおり、パッド金属２４０１は、開口２３０１を含む図２３の横断面図２３００に示される構造上方に堆積されてもよい。開口２３０１を完全に充填する代わりに、パッド金属２４０１は、開口２３０１を裏打ちし、パッド金属２４０１内にスリット２４０３を残してもよい。パッド金属２４０１は、アルミニウム（Ａｌ）、銅（Ｃｕ）等、又はその他任意の好適なパッド金属であってもよい。いくつかの実施形態において、この金属は、アルミニウム－銅（ＡｌＣｕ）である。いくつかの実施形態において、パッド金属２４０１は、約０．８μｍ～約１．６μｍ、例えば、約１．３μｍの厚さに堆積される。パッド金属２４０１は、ＣＶＤ、ＰＶＤ、電気めっき、無電解めっき等で堆積されてもよい。
図２５の横断面図２５００に示されるとおり、マスク２５０１は、フォトリソグラフィで形成され、パッド金属２４０１から接触パッド１０３Ａを規定するのに使用されてもよい。エッチング後、マスク２５０１が剥がされてもよい。
図２６の横断面図２６００に示されるとおり、パッド誘電体２６０１は、パッド開口２１０１を充填するのに十分な厚さとなるように、図２５の横断面図２５００に示される構造上方に堆積されてもよい。パッド誘電体２６０１が、スリット２４０３に充填されてもよい。パッド誘電体２６０１は、酸化物等、又はその他の好適な誘電体であってもよい。パッド誘電体２６０１は、ＰＶＤ、ＣＶＤ等、又はその他任意の好適なプロセス、又はプロセスの組み合わせによって堆積されてもよい。
図２７の横断面図２７００に示されるとおり、マスク２７０１は、フォトリソグラフィによって形成され、接触パッド１０３Ａから離れたエリアにおいて、パッド誘電体２６０１を薄化するのに使用されてもよい。図２８の横断面図２８００に示されるとおり、マスク２７０１が剥がされ、平坦化及び追加エッチングが実施されて、パッド誘電体２６０１からパッド誘電体１０２を形成する。この処理により、凹状面１６７Ａを備えたパッド誘電体１０２の提供を容易にする。このエッチングにより、パッド開口２１０１の外部にあるパッド誘電体１０２及びパッド誘電体ライナ１０４の一部も除去してよい。
図２９の横断面図２９００に示されるとおり、マスク２９０１は、フォトリソグラフィによって形成され、内側周辺エリア１１２Ａ内における第１の半導体基板１０７内でのアース棒開口２９０３のエッチングに使用されてもよい。エッチングプロセスは、プラズマエッチングであってもよい。エッチング後、マスク２９０１が剥がされてもよい。
図３０の横断面図３０００に示されるとおり、複合格子積層３００９が、図２９の横断面図２９００に示される構造上方に堆積されてもよい。複合格子積層３００９は、金属層３００１、誘電層３００３、及びハードマスク層３００５を含んでもよい。金属層３００１は、アース棒開口２９０３内のアース棒１４１Ｂと、アース棒１４１Ｂを後側金属格子１４１の残りの部分に接続する後側金属格子１４１の一部１４１Ａを形成する。金属層３００１は、任意の好適な金属又は金属の組み合わせを含んでもよい。いくつかの実施形態において、金属層３００１は、タングステン（Ｗ）等を含む。いくつかの実施形態において、金属層３００１は、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）等のライナ層を含む。誘電層３００３は、酸化ケイ素等、又は任意の好適な誘電体であってもよい。ハードマスク層３００５は、窒化物、炭化物等、それらの組み合わせ、又はその他任意の好適なハードマスク材料であってもよい。これらの層は、ＣＶＤ、ＰＶＤ、電気めっき、無電解めっきなど、又はその他任意の好適なプロセスの組み合わせで堆積されてもよい。
図３１の横断面図３１００に示されるとおり、マスク３１０１は、
フォトリソグラフィで形成され、複合格子積層３００９から複合格子１４９をエッチングにより形成するのに使用されてもよい。エッチングでは、光検出器画素１２６上方及びパッド誘電体１０２の上方から、複合格子積層３００９を除去する。エッチングでは、金属層３００１から後側金属格子１４１を形成し、誘電層３００３から誘電格子１４２を形成し、ハードマスク層３００５からハードマスク格子１４３を形成する。エッチング後、マスク３１０１が剥がされてもよい。
図３２の横断面図３２００に示されるとおり、カプセル化層１４５は、図３１の横断面図３１００に示される構造上方に形成されてもよい。カプセル化層１４５は、パッド誘電体１０２の表面に類似し、凹状面１６７Ａを表す。カプセル化層１４５は、酸化物等、又はその他好適な誘電体であってもよい。図３３の横断面図３３００に示されるとおり、カラーフィルタ１４６は、複合格子１４９内に、光検出器画素１２６上方に形成されてもよい。マイクロレンズ１４７は、カラーフィルタ１４６上方に形成されてもよい。開口１６５Ａは、エッチングによりカプセル化層１４５及びパッド誘電体１０２を通じて形成され、接触パッド１０３Ａを露出し、図１Ａの構造を作成してもよい。
図３４～図４０の横断面図３４００～４０００は、図７Ａ、図７Ｂ、及び図８～図３３の横断面図７００～３３００に示されるプロセスの変形例を示している。この変形例は、図２ＡのＩＣデバイス１００Ｂの形成に使用されてもよい。図７Ａの横断面図７００と比較されてもよい、図３４の横断面図３４００に示されるとおり、この変形例は、ＩＣデバイス７０１の代わりに、ＩＣデバイス３４０１で開始する。ＩＣデバイス３４０１は、前側ＴＳＶ１６０を備える以外、ＩＣデバイス７０１と同様である。前側ＴＳＶ１６０は、ＴＳＶライナ１６２により、第１の半導体基板１０７から絶縁されてもよい。ＴＳＶライナ１６２は、酸化物、窒化物等、又はその他好適な誘電体であってもよい。
処理は、図７Ｂ～図１３の横断面図７１０～１３００に示されるとおり、続けられてもよい。図３５の横断面図３５００に示されるとおり、ＴＳＶ開口３５０１を形成するためのエッチングは、前側ＴＳＶ１６０又はＴＳＶライナ１６２上で停止してもよい。図３６の横断面図３６００に示されるとおり、誘電層１５０１は、結果として得られた構造の上方に堆積されてもよい。図３７の横断面図３７００に示されるとおり、マスク１６０１によるエッチングでは、誘電層１５０１及びＴＳＶライナ１６２を通じて開口３７０１を形成することで、ＴＳＶ開口３５０１内に前側ＴＳＶ１６０を露出してもよい。図３８の横断面図３８００に示されるとおり、導電層１７０１を堆積することで、ＴＳＶ開口３５０１及び開口３７０１を充填する。図３９の横断面図３９００に示されるとおり、平坦化により、導電層１７０１から、導電性ブリッジ１５５Ａ及び後側ＴＳＶ１５７Ｂを規定する。エッチング停止層１４０は、図４０の横断面図４０００に示される、結果として得られた構造上方に堆積されてもよく、その後、図２０～図３０の横断面図２０００～３０００に示されるように、処理が継続され、図２ＡのＩＣデバイス１００Ｂ等のＩＣデバイスを提供してもよい。
図４１～図４６の横断面図４１００～４６００は、図７Ａ、図７Ｂ、及び図８～図３３の横断面図７００～３３００に示されるプロセスの変形例を示している。この変形例は、図３Ａ～図３ＤのＩＣデバイス１００Ｃを形成するのに使用されてもよい。図８の横断面図８００と比較されてもよい図４１の横断面図４１００に示されるとおり、この変形例は、マスク８０３の代わりに、マスク４１０１でエッチングを行うことで開始する。マスク４１０１によるエッチングで、画素エリア１１４から中間周辺エリア１１２Ｂに延設されたトレンチ８０１Ｃを作成する。中間周辺エリア１１２Ｂでは、トレンチ８０１Ｃが、ＴＳＶ開口４１０３に接合される。トレンチ８０１、トレンチ８０１Ｃ、及びＴＳＶ開口４１
０３のレイアウトは、図３Ｄに示されるとおり、基板内金属格子１３３Ｃ、セグメント１５３Ｃ、及び後側ＴＳＶ１３５Ｃのレイアウトに対応する。
ＴＳＶ開口４１０３の深さＤ２は、トレンチ８０１の深さＤ１より大きくてもよい。ＴＳＶ開口４１０３がトレンチ８０１の幅Ｗ１より大きな幅Ｗ２を有するため、エッチングプロセスにより、トレンチ８０１よりもＴＳＶ開口４１０３において
より大きい深さを提供してもよい。いくつかの実施形態において、幅Ｗ２は、幅Ｗ１の１．１～１０倍である。いくつかの実施形態において、幅Ｗ２は、幅Ｗ１の１．３～５倍である。
ＴＳＶ開口４１０３の深さＤ２は、第１の半導体基板１０７の厚さＴ１とほぼ同じであってもよい。いくつかの実施形態において、厚さＴ１は、１μｍ～約５μｍである。いくつかの実施形態において、厚さＴ１は、２μｍ～約４μｍ、例えば、約３．５μｍである。いくつかの実施形態において、深さＤ１は、約０．５μｍ～約３μｍである。いくつかの実施形態において、深さＤ１は、約１μｍ～約２μｍ又は約１．５μｍである。いくつかの実施形態において、幅Ｗ１は、約０．０３μｍ～約０．５μｍである。いくつかの実施形態において、幅Ｗ１は、約０．０８μｍ～約０．１６μｍ又は約０．１２μｍである。
図４２の横断面図４２００に示される通り、マスク４１０１を剥がし、高誘電率ライナ１２８、高誘電率キャッピング層１３７、及び第２の誘電ライナ１２９を堆積することで、ＴＳＶ開口４１０３を、トレンチ８０１と同一の誘電ライナ構造１３１で裏打ちするようにする。図４３の横断面図４３００に示されるとおり、このプロセスは、図４２の横断面図４２００に示される構造上方に、厚膜誘電層４３０１を非コンフォーマルに堆積することで進行されてもよい。厚膜誘電層４３０１は、酸化物等、又はその他に任意の誘電体であってもよい。厚膜誘電層４３０１は、ＰＥＣＶＤ等、又はその他好適なプロセスで堆積されてもよい。非コンフォーマル堆積プロセスにより、結果として、主にトレンチ８０１及びＴＳＶ開口４１０３の外側に形成する厚膜誘電層４３０１を作成することで、厚膜誘電層４３０１が、誘電ライナ構造１３１に僅かな追加を加えるのみとする。
厚膜誘電層４３０１は、トレンチ８０１を閉鎖してしまうものの、ＴＳＶ開口４１０３を露出する開口４３０７は有するように、堆積されてもよい。トレンチ８０１Ｃは、トレンチ８０１と同一の幅を有することと、構造４３０５は、トレンチ８０１上方の途中における厚膜誘電層４３０１の一部４３０３に対応することと、が理解されなければならない。構造４３０５の長尺化された外観は、図３ＤのＡ－Ａ’線に対応する断面図の形の結果である。
図４４の横断面図４４００に示されるとおり、厚膜誘電層４３０１がマスクとしてエッチングが実施されてもよい。エッチングプロセスにより、金属パッド１６３の露出する開口４４０１を形成する。エッチングは、厚膜誘電層４３０１の残りの部分が第２のキャッピング層１３８を提供するように時間設定されてもよい。エッチングプロセスにより、トレンチ８０１を露出するが、誘電ライナ構造１３１がトレンチ８０１から、又はＴＳＶ開口４１０３の側壁から除去される前に停止する。
図４５の横断面図４５００に示されるとおり、導電材料４５０１は、図４４の横断面図４４００に示される構造上方に堆積されてもよい。導電材料４５０１は、トレンチ８０１に十分な間隙充填を提供するものである。いくつかの実施形態において、導電材料は、タングステン（Ｗ）、アルミニウム（Ａｌ）等である。導電材料は、ＣＶＤ、ＰＶＤ、電気めっき、無電解めっき等、又はその他好適なプロセスで堆積されてもよい。
図４６の横断面図４６００に示されるとおり、導電材料４５０１は、ＣＭＰ等によって平
坦化されてもよく、エッチング停止層１４０は、平面化された表面の上方に堆積されてもよい。平坦化により、導電材料４５０１から、後側ＴＳＶ１５７Ｃ、セグメント１５３Ｃ、及び基板内金属格子１３３Ｃを規定する。処理により、図２０～図３０の横断面図２０００～３０００に示されるように継続され、図３Ａ～図３ＤのＩＣデバイス１００Ｃ等、ＩＣデバイスを提供してもよい。
図４７及び図４８の横断面図４７００及び４８００は、図４３及び図４４の横断面図４３００及び４４００に示されるプロセスの変形例を示している。図４７の横断面図４７００に示されるとおり、この変形例においては、厚膜誘電層４３０１は、より薄い厚さに堆積されてもよく、トレンチ８０１を塞ぐ必要はない。図４８の横断面
図４８００に示されるとおり、フォトリソグラフィでパターン化されたマスク４８０１が、開口４４０１のエッチングに使用される。その後、マスク４８０１が剥がされてもよく、処理が、図４５の横断面図４５００と以降の図面とに示されるように継続されてもよい。
図４９～図５２の横断面図４９００～５２００は、図４５及び図４６の横断面図４５００及び４６００に示されるプロセスの変形例を示している。図４のＩＣデバイス１００Ｄを作成するのに、この変形例を使用してもよい。図４９の横断面図４９００に示されるとおり、この変形例において、導電材料４５０１は、より薄く堆積されることで、間隙４９０３が、ＴＳＶ開口４１０３内に残るようにする。図５０の横断面図５０００に示されるとおり、充填材料５００１が堆積されて、間隙４９０３を充填する。充填材料５００１は、酸化物等の誘電体であってもよいが、任意の好適な充填材料とすることができる。充填材料５００１は、ＣＶＤ、ＰＶＤ、電気めっき、無電解めっき等、又はその他任意の好適なプロセスで堆積されてもよい。
図５１の横断面図５１００に示されるとおり、導電材料４５０１及び充填材料５００１は、ともに平坦化され、後側ＴＳＶ１５７Ｄ、充填物１５６、セグメント１５３Ｃ、及び基板内金属格子１３３Ｃを定義してもよい。図５２の横断面図５２００に示されるとおり、エッチング停止層１４０が堆積され、処理は、図２０～図３０の横断面図２０００～３０００に示されるように継続され、図４のＩＣデバイス１００Ｄ等、ＩＣデバイスを提供してもよい。
図５３～図５６の横断面図５３００～５６００は、図５のＩＣデバイス１００Ｅを作成するための、図７Ａ、図７Ｂ、及び図８～図３３の横断面図７００～３３００に示されるプロセスの２つの変形例を組み合わせたプロセスを示している。これらの変形例のうちの１つは、図７のＩＣデバイス７０１の代わりに、図３４のＩＣデバイス３４０１を使用したもので、これは、前側ＴＳＶ１６０を含む。他方の変形例は、後側ＴＳＶ１５７Ｅに交差する基板内金属格子１３３Ｃを作成するために、図４１及び図４４の横断面図４１００～４４００に示される処理を使用するものである。
図４１の横断面図４１００と比較されてもよい図５３の横断面図５３００に示されるとおり、開始ＩＣデバイスに前側ＴＳＶ１６０が含まれている場合、ＴＳＶ開口５３０１は、ＴＳＶ開口４１０３と同程度に深い必要はない。ＴＳＶ開口４１０３の深さＤ３は、前側ＴＳＶ１６０の深さＤ４によって低減されるため、深さＤ３は、図４１のＴＳＶ開口４１０３の深さＤ２と、トレンチ８０１の深さＤ１との間のいずれかとすることができる。
図５４及び図５５の横断面図５４００及び５５００に示されるとおり、高誘電率ライナ１２８、高誘電率キャッピング層１３７、第２の誘電ライナ１２９、及び厚膜誘電層４３０１が、図５３の横断面図５３００に示される構造の上方に形成されてもよい。図５６の横断面図５６００に示されるとおり、厚膜誘電層４３０１をマスクとして使用したエッチン
グにより、前側ＴＳＶ１６０の露出される開口５６０１を作成する。開口５６０１は、図４４の横断面図４４００に示される対応プロセスによって作成される開口４４０１よりも、かなり浅くてもよい。したがって、前側ＴＳＶ１６０は、厚膜誘電層４３０１をマスクとして使用するエッチングプロセスへの要求を低減する。処理は、図５のＩＣデバイス１００Ｅ等、ＩＣデバイスを提供するために、図４５及び図４６の横断面図４５００及び４６００と、図２０～図３０の横断面図２０００～３０００に示されるように、継続されてもよい。
図５７及び図５８の横断面図５７００及び５８００は、図５５及び図５６の横断面図５５００及び５６００に示される処理の変形例を示している。この変形例において、厚膜誘電層４３０１は、より薄い厚さに堆積されてもよく、トレンチ８０１を塞ぐ必要はない。図５８の横断面図５８００に示されるとおり、フォトリソグラフィによって形成及びパターニングされるマスク５８０１を使用して、開口５６０１をエッチングにより形成する。このプロセスでは、追加のマスクを使用するが、開口５６０１がトレンチ８０１内、又は、ＴＳＶ開口５３０１の側壁上に過剰なエッチングを行うことなく形
成されてもよいこと保証する。
図５９～図６４の横断面図５９００～６４００は、図７Ａ、図７Ｂ、及び図８～図３３の横断面図７００～３３００に示されるプロセスの変形例を示しており、この変形例を使用して、図６Ａ～図６ＤのＩＣデバイス１００Ｆ等のＩＣデバイスを形成してもよい。図２０の横断面図２０００と比較されてもよい図５９の横断面図５９００に示されるとおり、この変形例において、導電性ブリッジ１５５Ａ及び後側ＴＳＶ１５７Ａを形成する処理が省略される。
図６０の横断面図６０００に示されるとおり、マスク６００１は、フォトリソグラフィによって形成され、アース棒開口２９０３のエッチングに使用されてもよい。これは、本例において、このプロセスを使用して、基板内金属格子１３３Ａのセグメント１５３Ａが露出される開口６０１３をエッチングにより形成してもよいこと以外、図２９の横断面図２９００に示されるプロセスと同様である。マスク６００１は、エッチングの後に剥がされてもよい。
図６１の横断面図６１００に示されるとおり、複合格子積層３００９は、図６０の横断面図６０００に示される構造の上方に堆積されてもよい。複合格子積層３００９の金属層３００１は、アース棒開口２９０３内にアース棒１４１Ｂを形成するのに加え、開口６０１３内にビア１５２を形成する。図６２の横断面図６２００に示されるとおり、マスク６２０１は、フォトリソグラフィによって形成され、図３１のプロセスのように、複合格子積層３００９から複合格子１４９をエッチングにより形成するのに使用されてもよい。複合格子積層３００９をエッチングして複合格子１４９を形成することで、導電性ブリッジ１５５Ｆ及び接触パッド１０３Ｆを提供する、金属層３００１の他の部分から後側金属格子１４１を分離する。その後、マスク６２０１が剥がされてもよい。
図６３の横断面図６３００に示されるとおり、マスク６３０１は、フォトリソグラフィによって形成され、導電性ブリッジ１５５Ｆ及び接触パッド１０３Ｆから、誘電層３００３及びハードマスク層３００５を除去するのに使用されてもよい。図６４の横断面図６４００に示されるとおり、カプセル化層１４５は、図６３の横断面図６３００に示される構造の上方に形成されてもよい。カラーフィルタ１４６及びマイクロレンズ１４７は、複合格子１４９上に形成され、開口１６５Ｆは、エッチングにより接触パッド１０３Ｆ上方のカプセル化層１４５を通じて形成されて、図６Ａ～図６ＤのＩＣデバイス１００Ｆと同様の構造を作成してもよい。
図６５は、図１Ａ～図１ＤのＩＣデバイス１００Ａ、図２ＡのＩＣデバイス１００Ｂ、図２ＢのＩＣデバイス１１０Ｂ、又はその他のＩＣデバイスを形成するのに使用されてもよい、本開示に係るプロセス６５００のフローチャートを表している。図６５のプロセス６５００は、本明細書中、一連の動作又はイベントとして図示及び説明されるが、このような動作又はイベントの図示の順序は、限定の意味で解釈されてはならないことが理解されるであろう。例えば、動作の一部は、本明細書中に図示、及び／又は、説明してものから離れて、異なる順、及び／又は、他の動作又はイベントと同時に発生してもよい。さらに、図示のすべての動作が、本明細書中の説明の１つ以上の態様又は実施形態を実施する必要はなく、本明細書に示された動作のうちの１つ以上が、１つ以上の別の動作、及び／又は、フェーズにおいて実施されてもよい。
プロセス６５００は、動作６５０１及び動作６５０３で開始し、光検出器画素を形成するプロセスを含むＦＥＯＬ処理、金属相互接続を形成するＢＥＯＬ処理を実施する。種々の実施形態において、結果として得られる構造は、図７ＡのＩＣデバイス７０１、図３４のＩＣデバイス３４０１、又は光検出器画素を備えた他のＩＣデバイスである。
プロセスは、動作６５０５に続き、後側から基板を薄化する。図７Ｂに例を示している。図７Ａに示されるとおり、ＩＣデバイスは、薄化に先立って、金属相互接続を通じて、第２のＩＣデバイスに貼り付けられてもよい。第２のＩＣデバイスは、その後、薄化プロセスを通じて構造的一体性を提供してもよい。
プロセスは、動作６５０７に続き、後側隔離構造のためにトレンチ
をエッチングにより形成する。図８の横断面図８００に例を示している。トレンチには、半導体基板内に向かって、光検出器画素間に延設されるトレンチと、画素エリアの外側に延設される少なくとも１つのトレンチと、が含まれる。
プロセスは、動作６５０９に続き、１つ以上の誘電層を堆積し、トレンチを裏打ちする。図９～図１１の横断面図９００～１１００に例を示している。誘電層には、１つ以上の高誘電率誘電層が含まれてもよい。
プロセスは、動作６５１１に続き、トレンチに導電材料を充填する。これには、導電材料を堆積することと、平坦化することと、が含まれてもよい。図１２及び図１３の横断面図１２００及び１３００に例を示している。導電材料は、画素エリアから外側に延設されたセグメントを含む基板内金属格子を形成する。
プロセスは、動作６５１３に続き、後側に、後側ＴＳＶ開口と挿入開口とを形成する。挿入開口は、半導体基板の後側の誘電体内に形成されてもよく、基板内金属格子のセグメントからＴＳＶ開口まで延設される。ＴＳＶ開口は、半導体基板内に向かって延設されるが、半導体基板を通じて延設される必要はない。図１４及び図１５の横断面図１４００及び１５００に一例を示している。図３５及び図３６の横断面図３５００及び３６００は、他の例を示している。
プロセスは、動作６５１５に続き、後側ＴＳＶ開口を、前側導電性構造と連通するように延設する。図１６の横断面図１６００は、前側導電性構造が金属パッド１６３である例を示している。図３７の横断面図３７００は、前側導電性構造が前側ＴＳＶ１６０であり、これが金属パッド１６３に連結される他の例を示している。前側導電性構造は、図２Ｂに示される高濃度ドーピング領域１６４、ビア１６６、及び金属パッド１６３とすることができることもある。
プロセスは、動作６５１７に続き、挿入開口及び後側ＴＳＶ開口に導電材料を充填して、
導電性ブリッジと後側ＴＳＶとを形成する。後側ＴＳＶは、前側導電性構造に連結される。導電性ブリッジは、後側ＴＳＶを基板内金属格子に連結する。この処理には、導電材料の堆積と、平坦化と、が含まれてもよい。図１７及び図１８の横断面図１７００及び１８００に一例を示している。図３８及び図３９の横断面図３８００及び３９００に他の例を示している。
プロセスは、動作６５１９に続き、前側導電性構造に連結される接触パッドを形成する。図２１～図３１の横断面図２１００～３１００に一例を示している。接触パッドは、後側接触パッドであってもよく、前側導電性構造、後側ＴＳＶ、及び導電性ブリッジを通じて、基板内金属格子に直接連結される。
図６６は、図３Ａ～図３ＤのＩＣデバイス１００Ｃ、図４のＩＣデバイス１００Ｄ、図５のＩＣデバイス１００Ｅ、又はその他のＩＣデバイスを形成するのに使用されてもよい、本開示に係るプロセス６６００のフローチャートを表す。図６６のプロセス６６００は、本明細書中、一連の動作又はイベントとして図示及び説明されるが、このような動作又はイベントの図示の順は、限定的な意味で解釈されてはならないことが理解されるであろう。例えば、動作の一部は、本明細書中に図示、及び／又は、説明してものから離れて、異なる順、及び／又は、他の動作又はイベントと同時に発生してもよい。さらに、図示のすべての動作が、本明細書中の説明の１つ以上の態様又は実施形態を実施する必要はなく、本明細書に示された動作のうちの１つ以上が、１つ以上の別の動作、及び／又は、フェーズにおいて実施されてもよい。
プロセス６６００は、プロセス６５００と同一であってもよい動作６５０１、６５０３、及び６５０５で開始する。プロセス６６００は、動作６６０１に続き、後側隔離構造及び後側ＴＳＶ開口のために、トレンチをエッチングにより形成する。プロセス６６００において、後側隔離構造及びＴＳＶ開口のためのトレンチは、同時にエッチングにより形成されてもよく、後側隔離構造のためのトレンチが、ＴＳＶ開口に交差するように延設される。後側隔離構造及びＴＳＶ開口のためのトレンチのレイアウトは、図３Ｄに示された基板内金属格子１３３Ｃ及び後側ＴＳＶ１３５Ｃのレイアウトに対応してもよい。図４１の横断面図４１００は、ＴＳＶ開口がトレンチよりも深く、ＴＳＶ開口
がトレンチよりも幅広いことによって促進されてもよい例を示している。図５３の横断面図５３００は、後側ＴＳＶをより短くすることのできる前側ＴＳＶ又はその他の構造を使用することにより、深さの差を低減又は取り除いてもよい他の例を示している。
プロセスは、動作６６０３に続き、トレンチと後側ＴＳＶ開口との双方を裏打ちする１つ以上の誘電層を堆積する。誘電層には、１つ以上の高誘電率誘電層が含まれてもよい。図４２の横断面図４２００に一例を示している。図５４の横断面図５４００に他の例を示している。
プロセスは、動作６６０５に続き、後側ＴＳＶ開口を、前側導電性構造と連通するように延設する。図４３及び図４４の横断面図４３００及び４４００に、非コンフォーマル堆積の厚膜誘電層により、このエッチングのためのマスクを提供し、エッチングにより、ＴＳＶ開口を、前側の金属パッドと直接連通させる例を示している。図４７及び図４８の横断面図４７００及び４８００は、フォトリソグラフィにより、このエッチングのためのマスクを提供し、エッチングにより、ＴＳＶ開口を、前側金属パッドと直接連通させる例を示している。図５５及び図５６は、非コンフォーマル堆積の厚膜誘電層により、このエッチングのためのマスクを提供し、エッチングにより、ＴＳＶ開口を、自身が前側金属パッドに連結される前側ＴＳＶ又は類似の構造と連通させる例を示している。図５７及び図５８の横断面図５７００及び５８００は、フォトリソグラフィにより、このエッチングのためのマスクを提供し、エッチングにより、ＴＳＶ開口を、自身が前側金属パッドに連結され
る前側ＴＳＶ又は類似の構造と連通させる例を示している。
プロセスは、動作６６０７に続き、トレンチ及び後側ＴＳＶ開口内に金属を堆積して、後側ＴＳＶ、及び後側ＴＳＶと交差するセグメントを有する基板内金属格子を形成する。これには、導電材料の堆積と、平坦化と、が含まれてもよい。図４３及び図５５の横断面図４３００及び５５００は、金属がトレンチ及び後側ＴＳＶ開口に完全に充填される例を示している。図４９の横断面図４９００は、金属が後側ＴＳＶを形成するものの、後側ＴＳＶ開口を完全には充填しない例を示している。金属内のボイドが、図５０及び図５１の横断面図５０００及び５１００に示されるように充填されてもよい。これらのケースのすべてにおいて、基板内金属格子は、後側ＴＳＶを通じて、前側導電性構造に連結される。
プロセスは、動作６５１９に続き、前側導電性構造に連結された接触パッドを形成する。これは、プロセス６５００と同一であってもよい。
図６７は、図６Ａ～図６ＤのＩＣデバイス１００Ｆ又は類似の本教示に係るＩＣデバイスを形成するのに使用されてもよい、本開示に係るプロセス６７００のフローチャートを表す。プロセス６７００は、本明細書中、一連の動作又はイベントとして図示及び説明されるが、このような動作又はイベントの図示の順は、限定の意味で解釈されてはならないことが理解されるであろう。例えば、動作の一部は、本明細書中に図示、及び／又は、説明してものから離れて、異なる順、及び／又は、他の動作又はイベントと同時に発生してもよい。さらに、図示のすべての動作が、本明細書中の説明の１つ以上の態様又は実施形態を実施する必要はなく、本明細書に示された動作のうちの１つ以上が、１つ以上の別の動作、及び／又は、フェーズにおいて実施されてもよい。
プロセス６７００は、動作６７０１で開始され、光検出器画素を形成する処理を含むＦＥＯＬ処理、金属相互接続を形成するＢＥＯＬ処理、及び基板薄化を実施する。これらは、プロセス６５００の動作６５０１、６５０３、及び６５０５と同一であってもよい。プロセス６７００は、動作６７０３に続き、基板内金属格子を含む後側隔離構造を形成し、動作６７０５にて、凹状面を備えた接触パッドベースを形成する。図５９の横断面図５９００は、結果として得られる構造の例を示している。後側隔離構造は、後側ＴＳＶを形成するプロセスの態様を除いて、プロセス６５００又はプロセス６６００と同一の方法で形成されてもよい。
動作６７０５では、凹状面を備えた接触パッドベースを形成する。接触パッドベースは、図２１～図３１の横断面図２１００～３１００に示されるように形成されてもよい。凹状面を備えた接触パッドベースは、より少ない数のプロセスステップ
で形成されてもよいが、参照されたプロセスステップは、基板内金属格子にバイアスを付与するのとは関連ない接触パッドの形成に貢献してもよい。
プロセス６７００は、動作６７０７に続き、後側金属格子を接地するためのトレンチと、基板内金属格子のセグメントが露出される開口とを、エッチングにより形成する。このエッチングは、光検出器画素から離れた周辺エリアで行われてもよい。これらの開口は、同時にエッチングにより形成されてもよい。図６０の横断面図６０００に一例を示す。
プロセス６７００は、動作６７０９に続き、複合格子積層を堆積する。複合格子積層の基層は、金属である。金属の一部は、トレンチ内に堆積され、接地構造を形成する。他の部分は、基板内金属格子を露出する開口内に堆積されて、ビアを形成する。金属層のさらに別の部分は、凹状面に接触パッドを形成し、後側において接触パッドから横方向に延設され、接触パッドをビアに、且つ、ビアから基板内金属格子までを連結する導電性ブリッジを形成する。図６１の横断面図６１００に一例を示す。
動作６７１１では、複合格子積層から複合格子をパターニングにより形成する。このパターニングでも、複合格子を、ビア、接触パッド、及び導電性ブリッジを含む構造から分離する。図６２の横断面図６２００に一例を示す。
動作６７１３は、接触パッドから、複合格子誘電体及びエッチング停止層を除去する選択のステップである。図６３の横断面図６３００に一例を示す。このステップは、接触パッドがこのステップを伴うことなく、続いて露出されてもよいため、選択のステップである。
動作６７１５では、複合格子及び接触パッド上方にカプセル化層を形成する。図６４の横断面図６４００に一例を示す。動作６７１７では、エッチングを行い、接触パッドを露出させる。図６Ａ～図６Ｄに、結果として得られる構造の例を表す。
図６８は、本開示に係る、イメージセンシングＩＣデバイスを使用して適用されてもよいプロセス６８００のフローチャートを示している。プロセスは、動作６８０１で開始され、フォトセンサが使用される用途を判定する。動作６８０３では、その用途に基づき、基板内金属格子のためのバイアス電圧を選択する。この選択は、その用途に対して適切なクロストークに対する量子効率のトレードオフに基づいてなされてもよい。この選択により、所定のバイアス電圧を付与する。動作６８０５では、基板内金属格子に直接連結された接触パッドを通じて、基板内金属格子に所定のバイアス電圧を付与する。いくつかの実施形態において、接触パッドは、所定のバイアス電圧を付与するハードウェアに連結される。
図６９は、本開示に係る、イメージセンシングＩＣデバイスを使用して適用されてもよいプロセス６９００のフローチャートを示している。プロセスは、動作６９０１で開始され、フォトセンサに対する動作モードを判定する。いくつかの実施形態において、動作モードは、動的に選択される。いくつかの実施形態において、動作モードは、ユーザによって選択される。動作６９０３では、動作モードの基づき、基板内金属格子のバイアス電圧を選択する。動作６９０５は、基板内金属格子に直接連結された接触パッドを通じて、基板内金属格子に、選択されたバイアス電圧を印加する。いくつかの実施形態において、接触パッドは、複数の不連続の電圧を付与するように構成されたハードウェアに連結される。
図７０は、本開示に係る、イメージセンシングＩＣデバイスを使用して適用されてもよいプロセス７０００のフローチャートを示している。プロセスは、動作７００１で開始されフォトセンサの使用環境を判定する。いくつかの実施形態において、使用環境は、センサによって判定される。いくつかの実施形態において、センサは、温度センサである。動作７００３では、使用環境に基づき、基板内金属格子のバイアス電圧を選択する。動作７００５では、基板内金属格子に直接連結された接触パッドを通じて、基板内金属格子に選択されたバイアス電圧を印加する。
図７１は、本開示に係る、イメージセンシングＩＣデバイスを使用して適用されてもよいプロセス７１００のフローチャートを示している。プロセス７１０
０では、基板内金属格子へのバイアス電圧の規制に、フィードバック制御を使用する。プロセスは、動作７１０１で開始され、初期のバイアス電圧を選択する。処理は、動作７１０３に続き、バイアス電圧を基板内金属格子に印加する。動作７１０５では、フォトセンサの性能を評価する。いくつかの実施形態において、これには、量子効率に関連の測定値を得ることと、クロストークに関連の測定値を得ることと、が含まれる。動作７１０９では、この評価に基づき、バイアス電圧選択を調整する。その後、プロセスは、動作７１０３を反復し、調整されたバイアス電圧を印加する。
本教示のいくつかの態様は、イメージセンサに関連する。このイメージセンサは、前側、後側、画素エリア、及び周辺エリアを有する半導体基板を備える。光検出器画素は、画素エリア内でアレイをなすように配置される。後側隔離構造は、後側内に向かって、光検出器画素間に延設される。後側隔離構造は、基板内金属格子と、基板内金属格子を半導体基板から分離する誘電ライナとを備える。周辺エリアには、接触パッドがある。１つ以上の導電性構造は、基板内金属格子を、接触パッドに直接連結する。いくつかの実施形態［２］において、前記１つ以上の導電性構造は、前側に配された前側導電性特徴と、前記周辺エリア内において前記後側に向かって延設された後側基板貫通ビア（ＴＳＶ）と、を備え、前記基板内金属格子と前記前側導電性特徴との間の接続は、前記後側ＴＳＶを通じてなされる。実施形態［２］のうちのいくつかの実施形態において、前記１つ以上の導電性構造は、前記後側において、前記基板内金属格子を前記後側ＴＳＶに連結する導電性ブリッジをさらに備える。そのような実施形態のうちのいくつかの実施形態において、前記導電性ブリッジ及び前記後側ＴＳＶは、単一構造である。実施形態［２］のうちのいくつかの実施形態において、前記基板内金属格子は、前記周辺エリア内に延設され、前記後側ＴＳＶに交差する。そのような実施形態のうちのいくつかの実施形態において、前記基板内金属格子及び前記後側ＴＳＶは、単一構造である。実施形態［２］のうちのいくつかの実施形態において、前記前側導電性特徴は、前記後側ＴＳＶから前記接触パッドの直下まで延設される。実施形態［２］のうちのいくつかの実施形態において、前記イメージセンサは、前記後側ＴＳＶ内の中央に配置され、前記後側から前記前側の途中まで延設される誘電層をさらに備える。いくつかの実施形態において、前記イメージセンサは、前記画素エリア内の後側金属格子をさらに備え、前記後側金属格子は、前記半導体基板の外側にある。いくつかの実施形態［１０］において、前記基板内金属格子を前記接触パッドに直接連結する前記１つ以上の導電性構造は、前記後側において、前記接触パッドから横方向に延設される導電性ブリッジを備える。実施形態［１０］のうちのいくつかの実施形態において、前記導電性ブリッジ及び前記接触パッドは、単一構造である。実施形態［１０］のうちのいくつかの実施形態において、前記イメージセンサは、前記前側において誘電層内に向かって延設されたパッド構造をさらに備え、前記接触パッドは、前記パッド構造の直下にあるものの、前記パッド構造からは電気的に隔離される。いくつかの実施形態において、前記１つ以上の導電性構造は、前記周辺エリアにおいて、前側基板貫通ビアを備える。
本教示のいくつかの態様は、イメージセンサに関連する。このイメージセンサは、前側、後側、画素エリア、及び周辺エリアを有する半導体基板を備える。光検出器画素は、画素エリア内でアレイをなすように配置される。後側隔離構造は、後側内に向かって、光検出器画素間に延設される。後側隔離構造は、基板内金属格子と、基板内金属格子を半導体基板から分離する誘電ライナと、を備える。周辺エリアには、接触パッドがある。基板内金属格子は、接触パッドに連結され、基板内金属格子への電圧が、接触パッドへの電圧により、連続的に可変となるようにする。いくつかの実施形態において、前記基板内金属格子と前記接触パッドとの間の前記連結は、前記前側をバイパスする。
本教示のいくつかの態様は、前側、後側、画素エリア、周辺エリア、及び画素エリア内の光検出器画素のアレイを含む半導体基板を提供することを含むイメージセンサの製造方法に関連する。後側隔離構造は、後側に形成され、半導体基板内に向かって、アレイにある光検出器画素間に延設された金属格子を備える。金属格子に連結された接触パッドは、後側に形成される。いくつかの実施形態において、前記イメージセン
サの製造方法は、前記金属格子から前記接触パッドまで延設された導電性ブリッジを形成することをさらに備える。いくつかの実施形態において、前記導電性ブリッジ及び前記接触パッドは、同時に形成される。いくつかの実施形態において、前記イメージセンサの製造方法は、前記後側に、金属層を備えた複合格子積層を堆積することをさらに備え、前記金属層は、前記導電性ブリッジと、前記接触パッドと、を提供する。いくつかの実施形態
において、前記イメージセンサの製造方法は、前記金属層を堆積することに先立って、前記金属格子の露出される開口を誘電層内に形成することをさらに備え、前記金属層は、前記金属格子に交差するビアを形成する。
以上、当業者が、本開示の態様をよりよく理解できるように、いくつかの実施形態の特徴のアウトラインを示した。当業者は、本明細書において紹介した実施形態と同一の目的を果たすため、及び／又は、同一の効果を達成するための、他のプロセス及び構造の設計又は修正のための基礎として、本開示を容易に使用してよいことを理解しなければならない。当業者は、このような同等の構造が、本開示の要旨及び範囲から逸脱するものでなく、本開示の要旨及び範囲から逸脱しない範囲において、種々の変更、置換、及び代替がなされてもよいことも認識しなければならない。
産業上の利用可能性
本開示のイメージセンサ及びその製造方法は、カメラ及び携帯電話等、広範に亘る今日の電子デバイスに適用可能である。
参照符号の説明
１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、１００Ｅ、１００Ｆ、１１０Ｂ、３４０１：ＩＣデバイス
１０１：後側
１０２、２６０１：パッド誘電体
１０３Ａ、１０３Ｆ：接触パッド
１０４：パッド誘電体ライナ
１０５、１２５、１６１：前側隔離構造
１０７：第１の半導体基板
１０８：前側
１０９：第１の金属相互接続
１１０：第２の金属相互接続
１１１：第２の半導体基板
１１２：周辺エリア
１１２Ａ：内側周辺エリア
１１２Ｂ：中間周辺エリア
１１２Ｃ：外側周辺エリア
１１３：論理ゲート
１１４：画素エリア
１１５：第２のワイヤ
１１７：第２のレベル間誘電体
１１８：第２のビア
１１９：第１のビア
１２０：第１のレベル間誘電体
１２１：第１のワイヤ
１２２：転送ゲート
１２３：浮遊拡散領域
１２４、１４０：エッチング停止層
１２６：光検出器画素
１２８：高誘電率ライナ
１２９：第２の誘電ライナ
１３１：誘電ライナ構造
１３２：正孔
１３３Ａ、１３３Ｃ：基板内金属格子
１３４Ａ、１３４Ｃ：後側隔離構造
１３５：１３４Ａのセグメント
１３５Ｃ、１５７Ａ、１５７Ｂ、１５７Ｃ、１５７Ｄ、１５７Ｅ：後側ＴＳＶ
１３７：高誘電率キャッピング層
１３８：第２のキャッピング層
１３９：厚膜酸化層
１４１：後側金属格子
１４１Ａ：１４１の一部
１４１Ｂ：アース棒
１４２：誘電格子
１４３：ハードマスク格子
１４５：カプセル化層
１４６：カラーフィルタ
１４７：マイクロレンズ
１４９：複合格子
１５２、１６６：ビア
１５３Ａ：１３３Ａのセグメント
１５３Ｃ：１３３Ｃのセグメント
１５５Ａ、１５５Ｆ：導電性ブリッジ
１５６：充填物
１５９：誘電ライナ
１６０：前側ＴＳＶ
１６２：ＴＳＶライナ
１６３：金属パッド
１６４：高濃度ドーピング領域
１６５Ａ、１６５Ｆ、１６０３、１６０５、２３０１、３７０１、４３０７、４４０１、５６０１、６０１３：開口
１６７Ａ、１６７Ｆ：凹状面
１７１：印加電圧
７００、８００、９００、１０００、１１００、１２００、１３００、１４００、１５００、１６００、１７００、１８００、１９００、２０００、２１００、２２００、２３００、２４００、２５００、２６００、２７００、２８００、２９００、３０００、３１００、３２００、３３００、３４００、３５００、３６００、３７００、３８００、３９００、４０００、４１００、４２００、４３００、４４００、４５００、４６００、４７００、４８００、４９００、５０００、５１００、５２００、５３００、５４００、５５００、５６００、５７００、５８００、５９００、６０００、６１００、６２００、６３００、６４００；横断面図
７０１：部分的に製造されたＩＣデバイス
７０３：第２のＩＣデバイス
７１０：図７Ｂの横断面図
８０１、８０１Ａ、８０１Ｃ：トレンチ
８０３、１４０１、１６０１、２１０３、２３０３、２５０１、２７０１、２９０１、３１０１、４１０１、４８０１、５８０１、６００１、６２０１、６３０１：マスク
１２０１、１７０１：導電層
１４０３、３５０１、４１０３、５３０１：ＴＳＶ開口
１５０１、３００３：導電層
１５０３：オーバーハング
２１０１：パッド開口
２４０１：パッド金属
２４０３：スリット
２９０３：アース棒開口
３００１：金属層
３００５：ハードマスク層
３００９：複合格子積層
４３０１：厚膜誘電層
４３０３：４３０１の一部
４３０５：４３０３に対応する構造
４５０１：導電材料
４９０３：間隙
５００１：充填材料
６５００、６６００、６７００、６８００、６９００、７０００、７１００：プロセス
６５０１～６５１９、６６０１～６６０７、６７０１～６７１７、６８０１～６８０５、６９０１～６９０５、７００１～７００５、７１０１～７１０９：動作
Ａ－Ａ’、Ｂ－Ｂ’：横断面ライン
Ｃ：エリア
Ｄ１、Ｄ２、Ｄ３、Ｄ４：深さ
Ｔ１：厚さ
Ｗ１、Ｗ２：幅

Claims (20)

  1. イメージセンサであって、
    前側、後側、画素エリア、及び周辺エリアを含む半導体基板と、
    前記画素エリア内でアレイをなす光検出器画素と、
    前記後側内に向かって前記光検出器画素間に延設され、基板内金属格子と、前記半導体基板から前記基板内金属格子を分離する誘電ライナーとを有する後側隔離構造と、
    前記周辺エリア内の接触パッドと、
    前記基板内金属格子を前記接触パッドに直接連結する１つ以上の導電性構造と、を備えるイメージセンサ。
  2. 前記１つ以上の導電性構造は、前側に配された前側導電性特徴と、前記周辺エリア内において前記後側に向かって延設された後側基板貫通ビア（ＴＳＶ）と、を備え、
    前記基板内金属格子と前記前側導電性特徴との間の接続は、前記後側ＴＳＶを通じてなされる請求項１に記載のイメージセンサ。
  3. 前記１つ以上の導電性構造は、前記後側において、前記基板内金属格子を前記後側ＴＳＶに連結する導電性ブリッジをさらに備える請求項２に記載のイメージセンサ。
  4. 前記導電性ブリッジ及び前記後側ＴＳＶは、単一構造である請求項３に記載のイメージセンサ。
  5. 前記基板内金属格子は、前記周辺エリア内に延設され、前記後側ＴＳＶに交差する請求項２に記載のイメージセンサ。
  6. 前記基板内金属格子及び前記後側ＴＳＶは、単一構造である請求項５に記載のイメージセンサ。
  7. 前記前側導電性特徴は、前記後側ＴＳＶから前記接触パッドの直下まで延設される請求項２に記載のイメージセンサ。
  8. 前記後側ＴＳＶ内の中央に配置され、前記後側から前記前側の途中まで延設される誘電層をさらに備える請求項２に記載のイメージセンサ。
  9. 前記画素エリア内の後側金属格子をさらに備え、
    前記後側金属格子は、前記半導体基板の外側にある請求項１に記載のイメージセンサ。
  10. 前記基板内金属格子を前記接触パッドに直接連結する前記１つ以上の導電性構造は、前記後側において、前記接触パッドから横方向に延設される導電性ブリッジを備える請求項１に記載のイメージセンサ。
  11. 前記導電性ブリッジ及び前記接触パッドは、単一構造である請求項１０に記載のイメージセンサ。
  12. 前記前側において誘電層内に向かって延設されたパッド構造をさらに備え、
    前記接触パッドは、前記パッド構造の直下にあるものの、前記パッド構造からは電気的に隔離される請求項１０に記載のイメージセンサ。
  13. 前記１つ以上の導電性構造は、前記周辺エリアにおいて、前側基板貫通ビアを備える請求項１に記載のイメージセンサ。
  14. イメージセンサであって、
    前側、後側、画素エリア、及び周辺エリアを含む半導体基板と、
    前記画素エリア内でアレイをなす光検出器画素と、
    前記後側内に向かって、前記光検出器画素間に延設される後側隔離構造と、
    接触パッドと、を備え、
    前記後側隔離構造は、基板内金属格子と、前記半導体基板から前記基板内金属格子を分離する誘電ライナと、を備え、
    前記基板内金属格子は、前記接触パッドに連結されることにより、前記基板内金属格子への電圧が、前記接触パッドへの電圧で、連続的に可変となるようにするイメージセンサ。
  15. 前記基板内金属格子と前記接触パッドとの間の前記連結は、前記前側をバイパスする請求項１４に記載のイメージセンサ。
  16. イメージセンサの製造方法であって、
    前側と、後側と、画素エリアと、周辺エリアと、前記画素エリア内においてアレイをなす光検出器画素と、を備える半導体基板を提供することと、
    前記半導体基板内に向かって前記光検出器画素間に延設されるセグメントを有する金属格子を含んだ後側隔離構造を形成することと、
    前記後側に接触パッドを形成することと、を備え、
    前記金属格子は、前記接触パッドに連結されるイメージセンサの製造方法。
  17. 前記金属格子から前記接触パッドまで延設された導電性ブリッジを形成することをさらに備える請求項１６に記載のイメージセンサの製造方法。
  18. 前記導電性ブリッジ及び前記接触パッドは、同時に形成される請求項１７に記載のイメージセンサの製造方法。
  19. 前記後側に、金属層を備えた複合格子積層を堆積することをさらに備え、
    前記金属層は、前記導電性ブリッジと、前記接触パッドと、を提供する請求項１８に記載のイメージセンサの製造方法。
  20. 前記金属層を堆積することに先立って、前記金属格子の露出される開口を誘電層内に形成することをさらに備え、
    前記金属層は、前記金属格子に交差するビアを形成する請求項１９に記載の方法。
JP2022007222A 2021-04-19 2022-01-20 イメージセンサ及びその製造方法 Active JP7430206B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163176465P 2021-04-19 2021-04-19
US63/176,465 2021-04-19
US17/372,888 US20220336505A1 (en) 2021-04-19 2021-07-12 Csi with controllable isolation structure and methods of manufacturing and using the same
US17/372,888 2021-07-12

Publications (2)

Publication Number Publication Date
JP2022165377A true JP2022165377A (ja) 2022-10-31
JP7430206B2 JP7430206B2 (ja) 2024-02-09

Family

ID=83447263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022007222A Active JP7430206B2 (ja) 2021-04-19 2022-01-20 イメージセンサ及びその製造方法

Country Status (6)

Country Link
US (1) US20220336505A1 (ja)
JP (1) JP7430206B2 (ja)
KR (1) KR20220144315A (ja)
CN (1) CN115224056A (ja)
DE (1) DE102021118287A1 (ja)
TW (1) TWI807408B (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102200A (ja) * 1991-10-03 1993-04-23 Mitsubishi Electric Corp 半導体装置
JP2005294577A (ja) * 2004-03-31 2005-10-20 Nec Electronics Corp 半導体装置およびその製造方法
JP2013175494A (ja) * 2011-03-02 2013-09-05 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
US20150255495A1 (en) * 2014-03-07 2015-09-10 Samsung Electronics Co., Ltd. Image sensor and method of manufacturing the same
US20170229494A1 (en) * 2016-02-05 2017-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Voltage biased metal shielding and deep trench isolation for backside illuminated (bsi) image sensors
WO2019093150A1 (ja) * 2017-11-09 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
JP2019145737A (ja) * 2018-02-23 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9455288B2 (en) * 2012-05-21 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor structure to reduce cross-talk and improve quantum efficiency
US9799697B2 (en) * 2014-04-25 2017-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Back side illuminated image sensor with deep trench isolation structures and self-aligned color filters
US9553118B2 (en) * 2014-06-18 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of buried color filters in a back side illuminated image sensor using an etching-stop layer
US9570493B2 (en) * 2015-04-16 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric grid bottom profile for light focusing
US9853076B2 (en) * 2015-04-16 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked grid for more uniform optical input
US9786710B2 (en) * 2015-09-30 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device with sub-isolation in pixels
US9985072B1 (en) * 2016-11-29 2018-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS image sensor with dual damascene grid design having absorption enhancement structure
US10559618B2 (en) * 2017-01-18 2020-02-11 Semiconductor Components Industries, Llc Methods and apparatus for an image sensor
US10224364B2 (en) * 2017-07-05 2019-03-05 Omnivision Technologies, Inc. CMOS image sensor having enhanced near infrared quantum efficiency and modulation transfer function
US10461109B2 (en) * 2017-11-27 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple deep trench isolation (MDTI) structure for CMOS image sensor
US11430909B2 (en) * 2019-07-31 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. BSI chip with backside alignment mark

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102200A (ja) * 1991-10-03 1993-04-23 Mitsubishi Electric Corp 半導体装置
JP2005294577A (ja) * 2004-03-31 2005-10-20 Nec Electronics Corp 半導体装置およびその製造方法
JP2013175494A (ja) * 2011-03-02 2013-09-05 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
US20150255495A1 (en) * 2014-03-07 2015-09-10 Samsung Electronics Co., Ltd. Image sensor and method of manufacturing the same
US20170229494A1 (en) * 2016-02-05 2017-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Voltage biased metal shielding and deep trench isolation for backside illuminated (bsi) image sensors
WO2019093150A1 (ja) * 2017-11-09 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
JP2019145737A (ja) * 2018-02-23 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
DE102021118287A1 (de) 2022-10-20
JP7430206B2 (ja) 2024-02-09
TW202243226A (zh) 2022-11-01
TWI807408B (zh) 2023-07-01
US20220336505A1 (en) 2022-10-20
KR20220144315A (ko) 2022-10-26
CN115224056A (zh) 2022-10-21

Similar Documents

Publication Publication Date Title
US11817470B2 (en) Stacked substrate structure with inter-tier interconnection
US11596800B2 (en) Interconnect structure and method of forming same
US10453886B2 (en) Semiconductor apparatus, method of manufacturing semiconductor apparatus, method of designing semiconductor apparatus, and electronic apparatus
US20210159264A1 (en) Methods and Apparatus for Via Last Through-Vias
US9553020B2 (en) Interconnect structure for connecting dies and methods of forming the same
TWI509765B (zh) 互連結構及方法
JP6259418B2 (ja) 縦方向に集積化される背面照射型イメージセンサ装置
US20210050316A1 (en) Interconnect Structure and Method of Forming Same
TWI596730B (zh) 積體電路及其製造方法
US20140353820A1 (en) Semiconductor device and method for fabricating the same
JP7350106B2 (ja) イメージセンサ及びその製造方法
JP7430206B2 (ja) イメージセンサ及びその製造方法
US20230201613A1 (en) Interconnect Structure and Method of Forming Same
TWI839874B (zh) 半導體裝置及製造方法
TWI779374B (zh) 半導體元件之晶片上電容器結構的製作方法
CN114914201A (zh) 集成电路结构与其制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240130

R150 Certificate of patent or registration of utility model

Ref document number: 7430206

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150