JP2022142065A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022142065A
JP2022142065A JP2021042050A JP2021042050A JP2022142065A JP 2022142065 A JP2022142065 A JP 2022142065A JP 2021042050 A JP2021042050 A JP 2021042050A JP 2021042050 A JP2021042050 A JP 2021042050A JP 2022142065 A JP2022142065 A JP 2022142065A
Authority
JP
Japan
Prior art keywords
semiconductor region
center
high resistance
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021042050A
Other languages
English (en)
Inventor
拓雄 菊地
Takuo Kikuchi
和幸 伊藤
Kazuyuki Ito
敏 阿久津
Satoshi Akutsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2021042050A priority Critical patent/JP2022142065A/ja
Priority to US17/643,982 priority patent/US11961906B2/en
Priority to CN202210001669.7A priority patent/CN115084216A/zh
Priority to DE102022200049.8A priority patent/DE102022200049A1/de
Publication of JP2022142065A publication Critical patent/JP2022142065A/ja
Priority to US18/609,645 priority patent/US20240222499A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】耐圧を向上できる半導体装置を提供する。【解決手段】実施形態に係る半導体装置は、第１導電形の第１半導体領域、第２導電形の第２半導体領域、第１導電形の第３半導体領域、構造体、ゲート電極、及び高抵抗部を備える。第２半導体領域は、第１半導体領域の上に設けられる。第３半導体領域は、第２半導体領域の上に設けられる。構造体の絶縁部は、第１半導体領域の一部、第２半導体領域、及び第３半導体領域と並ぶ。構造体の導電部は、絶縁部中に設けられ、第１半導体領域と対向する部分を有する。ゲート電極は、第２半導体領域と対向する。高抵抗部は、第１半導体領域よりも電気抵抗が高い。構造体は、第２方向及び第３方向に沿って複数設けられる。複数の構造体は、第１～第３構造体を有する。高抵抗部は、第１構造体、第２構造体、及び第３構造体のそれぞれの第２方向及び第３方向における中心を通る仮想円の円心と第１方向において重なる。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
縦型のMetal Oxide Semiconductor Field Effect Transistor（ＭＯＳＦＥＴ）などの半導体装置は、電力変換等の用途に用いられる。この半導体装置について、耐圧の向上が求められている。
特開２０２０-４７７４２号公報
本発明が解決しようとする課題は、耐圧を向上できる半導体装置を提供することである。
実施形態に係る半導体装置は、第１導電形の第１半導体領域と、第２導電形の第２半導体領域と、第１導電形の第３半導体領域と、構造体と、ゲート電極と、高抵抗部と、を備える。前記第２半導体領域は、前記第１半導体領域の上に設けられている。前記第３半導体領域は、前記第２半導体領域の上に選択的に設けられている。前記構造体は、絶縁部と、導電部と、を有する。前記絶縁部は、前記第１半導体領域から前記第２半導体領域に向かう第１方向に垂直な第２方向と、前記第１方向に垂直であり前記第２方向に交差する第３方向と、において、前記第１半導体領域の一部、前記第２半導体領域、及び前記第３半導体領域と並ぶ。前記導電部は、前記絶縁部中に設けられ、前記第２方向及び前記第３方向において前記第１半導体領域と対向する部分を有する。前記ゲート電極は、前記第２方向及び前記第３方向において前記第２半導体領域と対向する。前記高抵抗部は、前記第１半導体領域中に設けられ、前記第１半導体領域よりも電気抵抗が高い。前記構造体は、前記第２方向及び前記第３方向に沿って複数設けられている。複数の前記構造体は、前記第１構造体と、第２構造体と、第３構造体と、を有する。前記第２構造体は、前記第２方向において前記第１構造体と隣り合う。前記第３構造体は、前記第３方向において前記第１構造体と隣り合う。前記高抵抗部は、前記第１構造体、前記第２構造体、及び前記第３構造体のそれぞれの前記第２方向及び前記第３方向における中心を通る仮想円の円心と前記第１方向において重なる。
第１実施形態に係る半導体装置の一部を表す平面図である。 図１のII－II断面図である。 第２実施形態に係る半導体装置の一部を表す平面図である。 図３のIV-IV断面図である。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下の説明及び図面において、ｎ＋、ｎ－及びｐ＋、ｐの表記は、各不純物濃度の相対的な高低を表す。すなわち、「＋」が付されている表記は、「＋」及び「－」のいずれも付されていない表記よりも不純物濃度が相対的に高く、「－」が付されている表記は、いずれも付されていない表記よりも不純物濃度が相対的に低いことを示す。これらの表記は、それぞれの領域にアクセプタとなる不純物とドナーとなる不純物の両方が含まれている場合には、それらの不純物が補償しあった後の正味の不純物濃度の相対的な高低を表す。
以下で説明する各実施形態について、各半導体領域のｐ形とｎ形を反転させて各実施形態を実施してもよい。
（第１実施形態）
図１は、第１実施形態に係る半導体装置の一部を表す平面図である。
図２は、図１のII－II断面図である。
第１実施形態に係る半導体装置１００は、例えば、縦型のＭＯＳＦＥＴである。半導体装置１００は、いわゆるドット構造のＭＯＳＦＥＴである。
図１及び図２に表したように、半導体装置１００は、ｎ－形（第１導電形）ドリフト領域１（第１半導体領域）、ｐ形（第２導電形）ベース領域２（第２半導体領域）、ｎ＋形ソース領域３（第３半導体領域）、ｎ＋形ドレイン領域５、ゲート電極１０、構造体２０、及び高抵抗部３０を有する。
以下の各実施形態の説明では、第１方向Ｄ１、第２方向Ｄ２、及び第３方向Ｄ３を用いる。ｎ－形ドリフト領域１からｐ形ベース領域２に向かう方向を第１方向Ｄ１とする。第１方向Ｄ１に垂直な一方向を、第２方向Ｄ２とする。第１方向Ｄ１に垂直であり、第２方向Ｄ２と交差する方向を、第３方向Ｄ３とする。また、説明のために、ｎ－形ドリフト領域１からｐ形ベース領域２に向かう方向を「上」と言い、その反対方向を「下」と言う。これらの方向は、ｎ－形ドリフト領域１とｐ形ベース領域２との相対的な位置関係に基づき、重力の方向とは無関係である。
図１及び図２に表したように、半導体装置１００の下部には、ｎ＋形ドレイン領域５が設けられている。ｎ＋形ドレイン領域５の上には、ｎ－形ドリフト領域１が設けられている。ｎ－形ドリフト領域１の上には、ｐ形ベース領域２が設けられている。ｐ形ベース領域２の上には、ｎ＋形ソース領域３が選択的に設けられている。
構造体２０は、絶縁部２１及び導電部２２を有する。絶縁部２１は、第２方向Ｄ２及び第３方向Ｄ３において、ｎ－形ドリフト領域１の一部、ｐ形ベース領域２、及びｎ＋形ソース領域３と並んでいる。導電部２２は、絶縁部２１中に設けられている。導電部２２の少なくとも一部は、第２方向Ｄ２及び第３方向Ｄ３において、ｎ－形ドリフト領域１の一部と並んでいる。導電部２２の一部は、第２方向Ｄ２及び第３方向Ｄ３において、ｐ形ベース領域２及びｎ＋形ソース領域３とさらに並んでいてもよい。
半導体装置１００では、ゲート電極１０も絶縁部２１中に設けられている。ゲート電極１０は、第２方向Ｄ２及び第３方向Ｄ３において、導電部２２上部の周りに設けられている。ゲート電極１０と導電部２２との間には、絶縁部２１の一部が設けられている。これにより、ゲート電極１０と導電部２２は、互いに電気的に分離されている。
ゲート電極１０は、第２方向Ｄ２及び第３方向Ｄ３において、ゲート絶縁層１１を介してｐ形ベース領域２と対向している。ゲート電極１０は、ゲート絶縁層１１を介して、ｎ－形ドリフト領域１及びｎ＋形ソース領域３とさらに対向してもよい。半導体装置１００では、絶縁部２１の一部が、ゲート絶縁層１１として機能する。
高抵抗部３０は、ｎ－形ドリフト領域１中に設けられている。この例では、高抵抗部３０は、ｎ－形ドリフト領域１中、ｐ形ベース領域２中、及びｎ＋形ソース領域３中に設けられている。高抵抗部３０は、第１方向Ｄ１において、構造体２０と重ならない。高抵抗部３０の電気抵抗は、ｎ－形ドリフト領域１の電気抵抗よりも高い。
ｎ－形ドリフト領域１は、ｎ＋形ドレイン領域５を介して、ドレイン電極４１と電気的に接続されている。ドレイン電極４１は、例えば、ｎ＋形ドレイン領域５の下に設けられる。
ｐ形ベース領域２及びｎ＋形ソース領域３は、ソース電極４２と電気的に接続されている。導電部２２は、ソース電極４２と電気的に接続されている。ソース電極４２は、例えば、ｐ形ベース領域２、ｎ＋形ソース領域３、ゲート電極１０、及び構造体２０の上に設けられる。
ゲート電極１０は、ゲートパッド４３と電気的に接続されている。ゲートパッド４３は、ソース電極４２とは電気的に分離されている。
図１に表したように、半導体装置１００において、導電部２２の形状は、正六角柱形である。また、第１方向Ｄ１から見て、ゲート電極１０は、導電部２２を囲んでいる。また、ゲート電極１０の形状は、正六角筒形である。また、構造体２０の外面の形状は、正六角柱形である。構造体２０の形状は、第１方向Ｄ１に沿って見たときに、六角形である。第２方向Ｄ２及び第３方向Ｄ３に沿う平面における構造体２０の断面形状は、六角形である。
図１に表したように、ゲート電極１０及び構造体２０のそれぞれは、第２方向Ｄ２及び第３方向Ｄ３に沿って複数設けられている。例えば、ｐ形ベース領域２及びｎ＋形ソース領域３は、構造体２０の周りに設けられている。また、ｐ形ベース領域２及びｎ＋形ソース領域３は、複数の構造体２０の相互間に配置され、各構造体２０を囲んでいる。
第２方向Ｄ２及び第３方向Ｄ３に沿って並ぶ複数の構造体２０は、第１構造体２０ａ、第２構造体２０ｂ、及び第３構造体２０ｃを含む。第１構造体２０ａは、複数の構造体２０の１つである。第２構造体２０ｂは、第１構造体２０ａと第２方向Ｄ２において隣り合う。第３構造体２０ｃは、第１構造体２０ａと第３方向Ｄ３において隣り合う。この例では、第２方向Ｄ２と第３方向Ｄ３との間の角度は、６０度である。
図１において、第１中心Ｃ１は、第１構造体２０ａの第２方向Ｄ２及び第３方向Ｄ３における中心を表す。第２中心Ｃ２は、第２構造体２０ｂの第２方向Ｄ２及び第３方向Ｄ３における中心を表す。第３中心Ｃ３は、第３構造体２０ｃの第２方向Ｄ２及び第３方向Ｄ３における中心を表す。ここで、第１中心Ｃ１、第２中心Ｃ２、及び第３中心Ｃ３を通る仮想円ＩＣ１を考える。半導体装置１００では、第１中心Ｃ１、第２中心Ｃ２、及び第３中心Ｃ３は、１つの仮想円ＩＣ１の周上に存在する。仮想円ＩＣ１の円心Ｃ０と第１中心Ｃ１との間の距離は、円心Ｃ０と第２中心Ｃ２との間の距離、及び円心Ｃ０と第３中心Ｃ３との間の距離とそれぞれ等しい。
円心Ｃ０と第１中心Ｃ１とを結ぶ第１線方向ＬＤ１と、円心Ｃ０と第２中心Ｃ２とを結ぶ第２線方向ＬＤ２と、の間の角度は、１２０度である。第１線方向ＬＤ１と、円心Ｃ０と第３中心Ｃ３とを結ぶ第３線方向ＬＤ３と、の間の角度は、１２０度である。第２線方向ＬＤ２と、第３線方向ＬＤ３と、の間の角度は、１２０度である。つまり、この例では、第１中心Ｃ１、第２中心Ｃ２、及び第３中心Ｃ３を結んで形成される三角形は、正三角形である。言い換えれば、この例では、第１構造体２０ａ、第２構造体２０ｂ、及び第３構造体２０ｃは、第１方向Ｄ１に沿って見たときに、正三角形に配置されている。
第１中心Ｃ１と第２中心Ｃ２との間の距離は、第１中心Ｃ１と第３中心Ｃ３との間の距離、及び第２中心Ｃ２と第３中心Ｃ３との間の距離とそれぞれ等しい。つまり、第１構造体２０ａ、第２構造体２０ｂ、及び第３構造体２０ｃは、第２方向Ｄ２及び第３方向Ｄ３において一定の間隔で配置されている。例えば、第１中心Ｃ１と第２中心Ｃ２との間の距離をＰ１、第１構造体２０ａ（第２構造体２０ｂ）の第２方向Ｄ２の幅をＷ１とすると、第１構造体２０ａと第２構造体２０ｂとの間の距離Ｌ１は、Ｌ１＝Ｐ１－Ｗ１で表される。
高抵抗部３０は、円心Ｃ０と第１方向Ｄ１において重なる位置に設けられている。この例では、第２方向Ｄ２及び第３方向Ｄ３に沿う平面における高抵抗部３０の断面形状は、円心Ｃ０を中心とする正三角形である。この正三角形は、第１中心Ｃ１、第２中心Ｃ２、及び第３中心Ｃ３を結んで形成される正三角形とは反対側を向いている。この正三角形の一辺の長さは、例えば、距離Ｌ１以下である。
高抵抗部３０は、互いに隣り合う構造体２０の間の全てに設けられていてもよいし、互いに隣り合う構造体２０の間の一部にのみ設けられていてもよい。つまり、例えば、第１構造体２０ａ及び第２構造体２０ｂに隣り合う他の構造体と、第１構造体２０ａと、第２構造体２０ｂと、の間には、高抵抗部３０が設けられていなくてもよい。
半導体装置１００の動作について説明する。
ソース電極３２に対してドレイン電極３１に正電圧が印加された状態で、ゲート電極１０に閾値以上の電圧を印加する。これにより、ｐ形ベース領域２にチャネル（反転層）が形成され、半導体装置１００がオン状態となる。電子は、チャネルを通ってソース電極３２からドレイン電極３１へ流れる。その後、ゲート電極１０に印加される電圧が閾値よりも低くなると、ｐ形ベース領域２におけるチャネルが消滅し、半導体装置１００がオフ状態になる。
半導体装置１００がオフ状態に切り替わると、ソース電極４２に対してドレイン電極４１に印加される正電圧が増大する。すなわち、ｎ－形ドリフト領域１と導電部２２との間の電位差が増大する。電位差の増大により、絶縁部２１とｎ－形ドリフト領域１との界面からｎ－形ドリフト領域１に向けて、空乏層が広がる。すなわち、導電部２２は、ＦＰ（フィールドプレート）電極として機能する。空乏層は、高抵抗部３０に到達する。この空乏層の広がりにより、半導体装置１００の耐圧を高めることができる。または、半導体装置１００の耐圧を維持したまま、ｎ－形ドリフト領域１におけるドナーとなる不純物の濃度を高め、半導体装置１００のオン抵抗を低減できる。
半導体装置１００の各構成要素の材料の一例を説明する。
ｎ－形ドリフト領域１、ｐ形ベース領域２、ｎ＋形ソース領域３、及びｎ＋形ドレイン領域５は、半導体材料として、シリコン、炭化シリコン、窒化ガリウム、またはガリウムヒ素を含む。半導体材料としてシリコンが用いられる場合、ドナーとなる不純物として、ヒ素、リン、またはアンチモンを用いることができる。アクセプタとなる不純物として、ボロンを用いることができる。
ゲート電極１０及び導電部２２は、ポリシリコンなどの導電材料を含む。導電材料には、不純物が添加されていてもよい。絶縁部２１は、絶縁材料を含む。例えば、絶縁部２１は、酸化シリコンまたは窒化シリコンを含む。ドレイン電極４１及びソース電極４２は、アルミニウムまたは銅などの金属を含む。
高抵抗部３０は、例えば、絶縁材料を含む。より具体的には、高抵抗部３０は、例えば、酸化シリコン及び窒化シリコンの少なくともいずれかを含む。あるいは、高抵抗部３０は、例えば、半導体材料を含む。より具体的には、高抵抗部３０は、例えば、シリコン及びシリコンゲルマニウムの少なくともいずれかを含む。高抵抗部３０が半導体材料を含む場合、高抵抗部３０に含まれる不純物の濃度は、ｎ－形ドリフト領域１に含まれる不純物の濃度よりも低い。高抵抗部３０は、例えば、第１方向Ｄ１に沿う引張応力を有することが好ましい。
第１実施形態に係る半導体装置１００の効果を説明する。
第２方向Ｄ２及び第３方向Ｄ３に沿って複数の構造体２０を設けたドット型の構造では、例えば、第３方向Ｄ３に沿って構造体を延ばすストライプ型の構造で確保されていた空乏層の伸びの対称性がくずれ、互いに隣り合う構造体２０の間において、空乏化されにくい領域が生じる。この領域を空乏化するために電圧をさらに増加させると、電界強度が増大し、耐圧が低下するという問題がある。
第１実施形態に係る半導体装置１００によれば、空乏化されにくい領域に高抵抗部３０を設けることで、空乏化されていない領域に起因した耐圧の低下を抑制できる。また、第１方向Ｄ１に沿う引張応力を有する高抵抗部３０を設けることで、高抵抗部３０に隣り合うｎ－形ドリフト領域１において、第１方向Ｄ１に沿う引張歪みを生じさせることができる。これにより、キャリアが流れる第１方向Ｄ１に沿って引張歪みが生じることで、キャリアの移動度が向上し、オン抵抗を低減させることができる。
また、第１構造体２０ａ、第２構造体２０ｂ、及び第３構造体２０ｃが、第１方向Ｄ１に沿って見たときに正三角形に配置されている場合には、第２方向Ｄ２及び第３方向Ｄ３に沿う平面における高抵抗部３０の断面形状を、円心Ｃ０を中心とする正三角形とすることで、より効果的に耐圧の低下を抑制できる。
また、高抵抗部３０が絶縁材料（例えば、酸化シリコン及び窒化シリコンの少なくともいずれか）を含むことで、より効果的に耐圧の低下を抑制できる。
また、高抵抗部３０が不純物濃度の低い半導体材料（例えば、シリコン及びシリコンゲルマニウムの少なくともいずれか）を含むことで、より効果的に耐圧の低下を抑制できる。
（第２実施形態）
図３は、第２実施形態に係る半導体装置の一部を表す平面図である。
図４は、図３のIV-IV断面図である。
第２実施形態に係る半導体装置２００は、例えば、縦型のＭＯＳＦＥＴである。半導体装置２００は、いわゆるドット構造のＭＯＳＦＥＴである。
図３及び図４に表したように、半導体装置２００は、ｎ－形ドリフト領域１、ｐ形ベース領域２、ｎ＋形ソース領域３、ｎ＋形ドレイン領域５、ゲート電極１０、構造体２０、及び高抵抗部３０を有する。
図３に表したように、半導体装置２００において、導電部２２の形状は、正四角柱形である。また、第１方向Ｄ１から見て、ゲート電極１０は、導電部２２を囲んでいる。また、ゲート電極１０の形状は、正四角筒形である。また、構造体２０の外面の形状は、正四角柱形である。構造体２０の形状は、第１方向Ｄ１に沿って見たときに、四角形である。第２方向Ｄ２及び第３方向Ｄ３に沿う平面における構造体２０の断面形状は、四角形である。
第２方向Ｄ２及び第３方向Ｄ３に沿って並ぶ複数の構造体２０は、第１構造体２０ａ、第２構造体２０ｂ、第３構造体２０ｃ、及び第４構造体２０ｄを含む。第１構造体２０ａは、複数の構造体２０の１つである。第２構造体２０ｂは、第１構造体２０ａと第２方向Ｄ２において隣り合う。第３構造体２０ｃは、第１構造体２０ａと第３方向Ｄ３において隣り合う。第４構造体２０ｄは、第３構造体２０ｃと第２方向Ｄ２において隣り合い、第２構造体２０ｂと第３方向Ｄ３において隣り合う。この例では、第２方向Ｄ２と第３方向Ｄ３との間の角度は、９０度である。
図３において、第１中心Ｃ１１は、第１構造体２０ａの第２方向Ｄ２及び第３方向Ｄ３における中心を表す。第２中心Ｃ１２は、第２構造体２０ｂの第２方向Ｄ２及び第３方向Ｄ３における中心を表す。第３中心Ｃ１３は、第３構造体２０ｃの第２方向Ｄ２及び第３方向Ｄ３における中心を表す。第４中心Ｃ１４は、第４構造体２０ｄの第２方向Ｄ２及び第３方向Ｄ３における中心を表す。ここで、第１中心Ｃ１１、第２中心Ｃ１２、第３中心Ｃ１３、及び第４中心Ｃ１４を通る仮想円ＩＣ２を考える。半導体装置２００では、第１中心Ｃ１１、第２中心Ｃ１２、第３中心Ｃ１３、及び第４中心Ｃ１４は、１つの仮想円ＩＣ２の周上に存在する。仮想円ＩＣ２の円心Ｃ１０と第１中心Ｃ１２との間の距離は、円心Ｃ１０と第２中心Ｃ１２との間の距離、円心Ｃ１０と第３中心Ｃ１３との間の距離、及び円心Ｃ１０と第４中心Ｃ１４との間の距離とそれぞれ等しい。
円心Ｃ１０と第１中心Ｃ１１とを結ぶ第１線方向ＬＤ１１と、円心Ｃ１０と第２中心Ｃ１２とを結ぶ第２線方向ＬＤ１２と、の間の角度は、９０度である。第１線方向ＬＤ１１と、円心Ｃ１０と第３中心Ｃ１３とを結ぶ第３線方向ＬＤ１３と、の間の角度は、９０度である。第２線方向ＬＤ１２と、円心Ｃ１０と第４中心Ｃ１４とを結ぶ第４線方向ＬＤ１４と、の間の角度は、９０度である。第３線方向ＬＤ１３と、第４線方向ＬＤ１４と、の間の角度は、９０度である。つまり、この例では、第１中心Ｃ１１、第２中心Ｃ１２、第３中心Ｃ１３、及び第４中心Ｃ１４を結んで形成される四角形は、正方形である。言い換えれば、この例では、第１構造体２０ａ、第２構造体２０ｂ、第３構造体２０ｃ、及び第４構造体２０ｄは、第１方向Ｄ１に沿って見たときに、正方形に配置されている。
第１中心Ｃ１１と第２中心Ｃ１２との間の距離は、第１中心Ｃ１１と第３中心Ｃ１３との間の距離、第２中心Ｃ１２と第４中心Ｃ１４との間の距離、及び第３中心Ｃ１３と第４中心Ｃ１４との間の距離とそれぞれ等しい。つまり、第１構造体２０ａ、第２構造体２０ｂ、第３構造体２０ｃ、及び第４構造体２０ｄは、第２方向Ｄ２及び第３方向Ｄ３において一定の間隔で配置されている。例えば、第１中心Ｃ１１と第２中心Ｃ１２との間の距離をＰ２、第１構造体２０ａ（第２構造体２０ｂ）の第２方向Ｄ２の幅をＷ２とすると、第１構造体２０ａと第２構造体２０ｂとの間の距離Ｌ２は、Ｌ２＝Ｐ２－Ｗ２で表される。また、第１構造体２０ａと第４構造体２０ｄとの間の距離Ｌ３は、Ｌ３＝（√２）×（Ｐ２－Ｗ２）で表される。
高抵抗部３０は、円心Ｃ１０と第１方向Ｄ１において重なる位置に設けられている。この例では、第２方向Ｄ２及び第３方向Ｄ３に沿う平面における高抵抗部３０の断面形状は、円心Ｃ１０を中心とし、第２方向Ｄ２及び第３方向Ｄ３に延びる十字形状である。この十字形状の第２方向Ｄ２の長さは、例えば、距離Ｌ２以上である。この十字形状の第３方向Ｄ３の長さは、例えば、距離Ｌ２以上である。つまり、高抵抗部３０は、第３方向Ｄ３において、第１構造体２０ａと第３構造体２０ｃとの間に位置する。また、高抵抗部３０は、第３方向Ｄ３において、第２構造体２０ｂと第４構造体２０ｄとの間に位置する。また、高抵抗部３０は、第２方向Ｄ２において、第１構造体２０ａと第２構造体２０ｂとの間に位置する。また、高抵抗部３０は、第２方向Ｄ２において、第３構造体２０ｃと第４構造体２０ｄとの間に位置する。この十字形状の第１構造体２０ａと第４構造体２０ｄとを結ぶ方向の長さは、例えば、距離Ｌ３以下である。
半導体装置２００においても、高抵抗部３０は、互いに隣り合う構造体２０の間の全てに設けられていてもよいし、互いに隣り合う構造体２０の間の一部にのみ設けられていてもよい。
第２実施形態に係る半導体装置２００においても、空乏化されにくい領域に高抵抗部３０を設けることで、空乏化されていない領域に起因した耐圧の低下を抑制できる。また、第１方向Ｄ１に沿う引張応力を有する高抵抗部３０を設けることで、高抵抗部３０に隣り合うｎ－形ドリフト領域１において、第１方向Ｄ１に沿う引張歪みを生じさせることができる。これにより、キャリアが流れる第１方向Ｄ１に沿って引張歪みが生じることで、キャリアの移動度が向上し、オン抵抗を低減させることができる。
また、第１構造体２０ａ、第２構造体２０ｂ、第３構造体２０ｃ、及び第４構造体２０ｄが、第１方向Ｄ１に沿って見たときに正方形に配置されている場合には、第２方向Ｄ２及び第３方向Ｄ３に沿う平面における高抵抗部３０の断面形状を、円心Ｃ１０を中心とし、第２方向Ｄ２及び第３方向Ｄ３に延びる十字形状とすることで、より効果的に耐圧の低下を抑制できる。
以上のように、実施形態によれば、耐圧を向上できる半導体装置が提供される。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１ ｎ－形ドリフト領域、 ２ ｐ形ベース領域、 ３ ｎ＋形ソース領域、 ５ ｎ＋形ドレイン領域、 １０ ゲート電極、 １１ ゲート絶縁層、 ２０ 構造体、 ２０ａ 第１構造体、 ２０ｂ 第２構造体、 ２０ｃ 第３構造体、 ２０ｄ 第４構造体、 ２１ 絶縁部、 ２２ 導電部、 ３０ 高抵抗部、 ４１ ドレイン電極、 ４２ ソース電極、 ４３ ゲートパッド、 １００、２００ 半導体装置、 Ｃ０、Ｃ１０ 円心、 Ｃ１、Ｃ１１ 第１中心、 Ｃ２、Ｃ１２ 第２中心、 Ｃ３、Ｃ１３ 第３中心、 Ｃ１４ 第４中心、 Ｄ１ 第１方向、 Ｄ２ 第２方向、 Ｄ３ 第３方向、 ＩＣ１、ＩＣ２ 仮想円、 ＬＤ１、ＬＤ１１ 第１線方向、 ＬＤ２、ＬＤ１２ 第２線方向、 ＬＤ３、ＬＤ１３ 第３線方向、 ＬＤ１４ 第４線方向

Claims (9)

  1. 第１導電形の第１半導体領域と、
    前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、
    前記第２半導体領域の上に選択的に設けられた第１導電形の第３半導体領域と、
    前記第１半導体領域から前記第２半導体領域に向かう第１方向に垂直な第２方向と、前記第１方向に垂直であり前記第２方向に交差する第３方向と、において、前記第１半導体領域の一部、前記第２半導体領域、及び前記第３半導体領域と並ぶ絶縁部と、
    前記絶縁部中に設けられ、前記第２方向及び前記第３方向において前記第１半導体領域と対向する部分を有する導電部と、
    を有する構造体と、
    前記第２方向及び前記第３方向において前記第２半導体領域と対向するゲート電極と、
    前記第１半導体領域中に設けられ、前記第１半導体領域よりも電気抵抗の高い高抵抗部と、
    を備え、
    前記構造体は、前記第２方向及び前記第３方向に沿って複数設けられ、
    複数の前記構造体は、第１構造体と、前記第２方向において前記第１構造体と隣り合う第２構造体と、前記第３方向において前記第１構造体と隣り合う第３構造体と、を有し、
    前記高抵抗部は、前記第１構造体、前記第２構造体、及び前記第３構造体のそれぞれの前記第２方向及び前記第３方向における中心を通る仮想円の円心と前記第１方向において重なる、半導体装置。
  2. 前記第１構造体、前記第２構造体、及び前記第３構造体は、前記第１方向に沿って見たときに、正三角形に配置されており、
    前記第２方向及び前記第３方向に沿う平面における前記高抵抗部の断面形状は、前記円心を中心とする正三角形である、請求項１記載の半導体装置。
  3. 前記構造体の形状は、前記第１方向に沿って見たときに、六角形である、請求項２記載の半導体装置。
  4. 複数の前記構造体は、前記第２方向において前記第３構造体と隣り合い、前記第３方向において前記第２構造体と隣り合う第４構造体をさらに有し、
    前記第１構造体、前記第２構造体、前記第３構造体、及び前記第４構造体は、前記第１方向に沿って見たときに、正方形に配置されており、
    前記第２方向及び前記第３方向に沿う平面における前記高抵抗部の断面形状は、前記円心を中心とし、前記第２方向及び前記第３方向に延びる十字形状である、請求項１記載の半導体装置。
  5. 前記構造体の形状は、前記第１方向に沿って見たときに、四角形である、請求項４記載の半導体装置。
  6. 前記高抵抗部は、絶縁材料を含む、請求項１～５のいずれか１つに記載の半導体装置。
  7. 前記高抵抗部は、酸化シリコン及び窒化シリコンの少なくともいずれかを含む、請求項６記載の半導体装置。
  8. 前記高抵抗部は、半導体材料を含み、
    前記高抵抗部に含まれる不純物の濃度は、前記第１半導体領域に含まれる不純物の濃度よりも低い、請求項１～５のいずれか１つに記載の半導体装置。
  9. 前記高抵抗部は、シリコン及びシリコンゲルマニウムの少なくともいずれかを含む、請求項８記載の半導体装置。
JP2021042050A 2021-03-16 2021-03-16 半導体装置 Pending JP2022142065A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021042050A JP2022142065A (ja) 2021-03-16 2021-03-16 半導体装置
US17/643,982 US11961906B2 (en) 2021-03-16 2021-12-13 Semiconductor device
CN202210001669.7A CN115084216A (zh) 2021-03-16 2022-01-04 半导体装置
DE102022200049.8A DE102022200049A1 (de) 2021-03-16 2022-01-05 Halbleiterbauelement
US18/609,645 US20240222499A1 (en) 2021-03-16 2024-03-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021042050A JP2022142065A (ja) 2021-03-16 2021-03-16 半導体装置

Publications (1)

Publication Number Publication Date
JP2022142065A true JP2022142065A (ja) 2022-09-30

Family

ID=83115178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021042050A Pending JP2022142065A (ja) 2021-03-16 2021-03-16 半導体装置

Country Status (4)

Country Link
US (2) US11961906B2 (ja)
JP (1) JP2022142065A (ja)
CN (1) CN115084216A (ja)
DE (1) DE102022200049A1 (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840935B (zh) * 2010-05-17 2012-02-29 电子科技大学 Soi横向mosfet器件
CN102110716B (zh) * 2010-12-29 2014-03-05 电子科技大学 槽型半导体功率器件
US9941403B2 (en) * 2012-09-26 2018-04-10 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
JP2014120656A (ja) * 2012-12-18 2014-06-30 Toshiba Corp 半導体装置
JP6416142B2 (ja) * 2016-03-11 2018-10-31 株式会社東芝 半導体装置
US10892359B2 (en) 2016-10-27 2021-01-12 Sanken Electric Co., Ltd. Semiconductor device
JP2019165182A (ja) 2018-03-20 2019-09-26 株式会社東芝 半導体装置
JP6980626B2 (ja) 2018-09-18 2021-12-15 株式会社東芝 半導体装置
JP7248541B2 (ja) * 2019-08-23 2023-03-29 株式会社東芝 半導体装置
JP7327022B2 (ja) 2019-09-12 2023-08-16 コベルコ建機株式会社 作業機械
JP7370781B2 (ja) * 2019-09-24 2023-10-30 株式会社東芝 半導体装置
JP7465123B2 (ja) * 2020-03-12 2024-04-10 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
DE102022200049A1 (de) 2022-09-22
US20220302304A1 (en) 2022-09-22
US11961906B2 (en) 2024-04-16
CN115084216A (zh) 2022-09-20
US20240222499A1 (en) 2024-07-04

Similar Documents

Publication Publication Date Title
US6825565B2 (en) Semiconductor device
JP6392133B2 (ja) 半導体装置
JP2018026450A (ja) 半導体装置
JP2014003233A (ja) 半導体装置
JP2019004060A (ja) 半導体装置および半導体装置の製造方法
US11088276B2 (en) Silicon carbide semiconductor device
JP2024124563A (ja) 半導体装置
JP2012109599A (ja) 半導体素子
JP2018026472A (ja) 半導体装置
JP7204544B2 (ja) 半導体装置
JP5694285B2 (ja) 半導体装置
JP6299658B2 (ja) 絶縁ゲート型スイッチング素子
JP2013201191A (ja) 半導体装置
JP2019145646A (ja) 半導体装置
JP2022142065A (ja) 半導体装置
JP2016174026A (ja) 半導体装置
KR102377399B1 (ko) 전력 반도체 소자 및 그 제조 방법
US20150171169A1 (en) Semiconductor device
KR20230009248A (ko) 전력 반도체 소자 및 그 제조 방법
KR20110128419A (ko) 트렌치 게이트 구조를 가지는 전력 반도체 소자
US11784253B2 (en) Semiconductor device
JP7256771B2 (ja) 半導体装置
JP7339933B2 (ja) 半導体装置
US20240153996A1 (en) Semiconductor device
KR102377400B1 (ko) 전력 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241008