JP2022132623A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2022132623A5 JP2022132623A5 JP2022117608A JP2022117608A JP2022132623A5 JP 2022132623 A5 JP2022132623 A5 JP 2022132623A5 JP 2022117608 A JP2022117608 A JP 2022117608A JP 2022117608 A JP2022117608 A JP 2022117608A JP 2022132623 A5 JP2022132623 A5 JP 2022132623A5
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- image
- display list
- setting
- dmac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 claims description 10
- 238000009877 rendering Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 1
Description
上記の目的を達成するため、本発明に係る遊技機は、表示装置の画面に表示すべき表示内容を特定するディスプレイリストを発行するＣＰＵ回路を有する画像制御手段と、前記画像制御手段が発行するディスプレイリストに記載された指示コマンドに基づいて、前記表示内容を実現する画像データを生成する描画回路を有する画像生成手段と、を有して構成され、前記画像生成手段は、前記画像制御手段から所定の取得ビット単位で受けるディスプレイリストの構成データを、所定の転送ビット単位で前記描画回路に転送するデータ転送回路を有して構成され、前記画像制御手段は、ＤＭＡ（Direct Memory Access）動作を実行可能なＤＭＡＣ回路と、前記ＤＭＡＣ回路の動作を規定する設定値が設定される制御レジスタと、を有すると共に、ディスプレイリストの全ビット長が、前記転送ビット単位の整数Ｎ倍（Ｎ≧１）となるよう作成し、作成したディスプレイリストを、前記取得ビット単位で、前記データ転送回路に出力するよう構成され、前記ＤＭＡＣ回路によるＤＭＡ動作に関し、データの転送元と転送先を含んだ必要情報を、所定の制御レジスタに設定する設定手段と、規定の制御レジスタへの設定値に基づいて前記ＤＭＡＣ回路を機能させて、ＤＭＡ動作を開始させる開始手段と、を設け、開始させたＤＭＡ動作の完了を待つことなく、その後の制御動作に移行する一方、前記設定手段による設定処理は、前記ＤＭＡＣ回路のＤＭＡ動作を禁止状態としたうえで実行される。
Claims (1)
- 表示装置の画面に表示すべき表示内容を特定するディスプレイリストを発行するＣＰＵ回路を有する画像制御手段と、前記画像制御手段が発行するディスプレイリストに記載された指示コマンドに基づいて、前記表示内容を実現する画像データを生成する描画回路を有する画像生成手段と、を有して構成され、
前記画像生成手段は、
前記画像制御手段から所定の取得ビット単位で受けるディスプレイリストの構成データを、所定の転送ビット単位で前記描画回路に転送するデータ転送回路を有して構成され、
前記画像制御手段は、
ＤＭＡ（Direct Memory Access）動作を実行可能なＤＭＡＣ回路と、前記ＤＭＡＣ回路の動作を規定する設定値が設定される制御レジスタと、を有すると共に、
ディスプレイリストの全ビット長が、前記転送ビット単位の整数Ｎ倍（Ｎ≧１）となるよう作成し、作成したディスプレイリストを、前記取得ビット単位で、前記データ転送回路に出力するよう構成され、
前記ＤＭＡＣ回路によるＤＭＡ動作に関し、データの転送元と転送先を含んだ必要情報を、所定の制御レジスタに設定する設定手段と、
規定の制御レジスタへの設定値に基づいて前記ＤＭＡＣ回路を機能させて、ＤＭＡ動作を開始させる開始手段と、を設け、
開始させたＤＭＡ動作の完了を待つことなく、その後の制御動作に移行する一方、前記設定手段による設定処理は、前記ＤＭＡＣ回路のＤＭＡ動作を禁止状態としたうえで実行されることを特徴とする遊技機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022117608A JP7321334B2 (ja) | 2019-09-10 | 2022-07-22 | 遊技機 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019164676A JP7112824B2 (ja) | 2019-09-10 | 2019-09-10 | 遊技機 |
| JP2022117608A JP7321334B2 (ja) | 2019-09-10 | 2022-07-22 | 遊技機 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019164676A Division JP7112824B2 (ja) | 2019-09-10 | 2019-09-10 | 遊技機 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2022132623A JP2022132623A (ja) | 2022-09-08 |
| JP2022132623A5 true JP2022132623A5 (ja) | 2022-10-26 |
| JP7321334B2 JP7321334B2 (ja) | 2023-08-04 |
Family
ID=87474523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022117608A Active JP7321334B2 (ja) | 2019-09-10 | 2022-07-22 | 遊技機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7321334B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4737470B2 (ja) * | 2009-06-22 | 2011-08-03 | 株式会社大一商会 | 遊技機 |
| JP2011135909A (ja) * | 2009-12-25 | 2011-07-14 | Sansei R&D:Kk | 遊技機 |
| JP6532437B2 (ja) * | 2016-08-30 | 2019-06-19 | 株式会社藤商事 | 遊技機 |
-
2022
- 2022-07-22 JP JP2022117608A patent/JP7321334B2/ja active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5449791B2 (ja) | データ処理装置および画像処理装置 | |
| TWI481991B (zh) | 改良型排列指令之裝置及方法 | |
| JP2022132623A5 (ja) | ||
| CN116775544B (zh) | 一种协处理器和计算机设备 | |
| JP6038292B2 (ja) | データ転送装置及びデータ転送方法 | |
| JP2002216120A (ja) | 画像処理方法、画像処理装置及び記憶媒体 | |
| JP2001157049A5 (ja) | ||
| JP2021142394A5 (ja) | ||
| JP2004127093A (ja) | 画像処理装置および画像処理方法 | |
| JP2022140655A5 (ja) | ||
| JP2007188434A (ja) | 画像処理装置 | |
| JP5471969B2 (ja) | Ｓｉｍｄプロセッサのためのメモリコントローラ | |
| JP2023164956A5 (ja) | ||
| JP2021168839A5 (ja) | ||
| JP2021142398A5 (ja) | ||
| JP2008059452A (ja) | 画像処理装置、画像処理方法 | |
| JP2011118744A (ja) | 情報処理装置 | |
| JP2010258903A (ja) | 画像処理装置 | |
| JP2010272066A (ja) | ヘテロジニアスマルチコアプロセッサ | |
| JP2023164957A5 (ja) | ||
| JP2022520842A (ja) | ホストとコプロセッサの動作を通信を介して同期させる方法 | |
| JP2022097606A5 (ja) | ||
| JP2022125065A5 (ja) | ||
| JP2021168838A5 (ja) | ||
| JPH10334038A (ja) | データ転送装置 |