JP2022125065A5 - - Google Patents

Description

上記の目的を達成するため、本発明に係る遊技機は、表示装置の表示画面を特定するディスプレイリストを発行するＣＰＵ回路を有する画像制御手段と、ＣＰＵ回路が設定した各種の内蔵レジスタへの設定値、及び、前記ディスプレイリストに基づいて動作することで、所定の画像データを、所定のＲＷメモリに生成する画像生成手段と、を有して構成され、前記画像生成手段は、ＣＧメモリから取得した圧縮データを、所定の二次元作業空間に展開するデコード動作を含めて実行しており、先頭アドレスと必要なデータサイズとを、所定の内蔵レジスタに設定することで、前記ＲＷメモリを、展開メモリ領域を含んだ複数のメモリ領域に区画する第１処理と、所定の内蔵レジスタに必要な設定値を設定することで、単位空間の整数Ｎ倍（Ｎ≧１）に構成された二次元作業空間を、前記展開メモリ領域に確保すると共に、前記展開メモリ領域では一意となる一意情報を付与する第２処理と、が実行された後も、前記ディスプレイリストに所定の情報を記載することで、新規の一意情報と新規の二次元作業空間が確保可能に構成され、更に、不要な二次元作業空間が削除可能に構成されており、圧縮データを展開すべき二次元作業空間を特定する第１情報と、前記ＣＧメモリの圧縮データを特定して、その圧縮データの取得を指定する第２情報と、が前記ディスプレイリストに記載されていることに対応して、前記画像生成手段は、第１情報が特定する二次元作業空間に、第２情報が特定する圧縮データを展開するよう構成され、前記画像生成手段は、前記画像制御手段から所定の取得ビット単位で受ける前記ディスプレイリストの構成データを、所定の転送ビット単位で前記画像生成手段の描画回路に転送するデータ転送回路を有し、前記画像制御手段は、前記ディスプレイリストの全ビット長が、前記転送ビット単位の整数Ｎ倍（Ｎ≧１）となるよう作成し、作成した前記ディスプレイリストを、前記取得ビット単位で、前記データ転送回路に出力するよう構成されている。

Claims (1)

1. 表示装置の表示画面を特定するディスプレイリストを発行するＣＰＵ回路を有する画像制御手段と、ＣＰＵ回路が設定した各種の内蔵レジスタへの設定値、及び、前記ディスプレイリストに基づいて動作することで、所定の画像データを、所定のＲＷメモリに生成する画像生成手段と、を有して構成され、
   前記画像生成手段は、ＣＧメモリから取得した圧縮データを、所定の二次元作業空間に展開するデコード動作を含めて実行しており、
   先頭アドレスと必要なデータサイズとを、所定の内蔵レジスタに設定することで、前記ＲＷメモリを、展開メモリ領域を含んだ複数のメモリ領域に区画する第１処理と、
   所定の内蔵レジスタに必要な設定値を設定することで、単位空間の整数Ｎ倍（Ｎ≧１）に構成された二次元作業空間を、前記展開メモリ領域に確保すると共に、前記展開メモリ領域では一意となる一意情報を付与する第２処理と、が実行された後も、前記ディスプレイリストに所定の情報を記載することで、新規の一意情報と新規の二次元作業空間が確保可能に構成され、更に、不要な二次元作業空間が削除可能に構成されており、
   圧縮データを展開すべき二次元作業空間を特定する第１情報と、前記ＣＧメモリの圧縮データを特定して、その圧縮データの取得を指定する第２情報と、が前記ディスプレイリストに記載されていることに対応して、
   前記画像生成手段は、第１情報が特定する二次元作業空間に、第２情報が特定する圧縮データを展開するよう構成され、
   前記画像生成手段は、
   前記画像制御手段から所定の取得ビット単位で受ける前記ディスプレイリストの構成データを、所定の転送ビット単位で前記画像生成手段の描画回路に転送するデータ転送回路を有し、
   前記画像制御手段は、
   前記ディスプレイリストの全ビット長が、前記転送ビット単位の整数Ｎ倍（Ｎ≧１）となるよう作成し、作成した前記ディスプレイリストを、前記取得ビット単位で、前記データ転送回路に出力するよう構成されていることを特徴とする遊技機。