JP2022122684A - 固体撮像装置及び撮像装置 - Google Patents

固体撮像装置及び撮像装置 Download PDF

Info

Publication number
JP2022122684A
JP2022122684A JP2021020074A JP2021020074A JP2022122684A JP 2022122684 A JP2022122684 A JP 2022122684A JP 2021020074 A JP2021020074 A JP 2021020074A JP 2021020074 A JP2021020074 A JP 2021020074A JP 2022122684 A JP2022122684 A JP 2022122684A
Authority
JP
Japan
Prior art keywords
transistor
imaging device
state imaging
solid
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021020074A
Other languages
English (en)
Inventor
克彦 半澤
Katsuhiko Hanzawa
慎一 三宅
Shinichi Miyake
一行 富田
Kazuyuki Tomita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2021020074A priority Critical patent/JP2022122684A/ja
Priority to PCT/JP2022/003257 priority patent/WO2022172777A1/ja
Priority to US18/263,729 priority patent/US20240120353A1/en
Publication of JP2022122684A publication Critical patent/JP2022122684A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】回路面積の増加を抑えつつ、電流電圧変換の変換ゲインを増加させる固体撮像装置及び撮像装置を提供する。【解決手段】固体撮像装置は、光電変換素子と、電流電圧変換回路３１０と、出力回路と、を備える。光電変換素子は、入射光の光電変換を行う。電流電圧変換回路３１０は、光電変換により生成される電荷量を電圧信号に変換する第１のトランジスタ３１１を有する。出力回路は、第１のトランジスタよりＳ値の値が小さい第２のトランジスタを有し、電圧信号に基づき、出力信号を生成する。【選択図】図１０

Description

本開示は、固体撮像装置及び撮像装置に関する。
近年、画素アドレス毎に、その画素の光量がしきい値を超えた旨をアドレスイベントとしてリアルタイムに検出するアドレスイベント検出回路を画素毎に設けた非同期型の撮像装置が使用されている。このように、画素毎にアドレスイベントを検出する固体撮像装置は、ＥＶＳ（Event-based Vision Sensor）とも称される。
上述した固体撮像装置では、光電変換によって生成される光電流を電流電圧変換回路が電圧に変換する。このような固体撮像装置において、光電流を電圧に変換する際の変換ゲインを増大させるために、電流電圧変換回路のループ回路を２段にする技術が知られている。
国際公開第２０１９／０８７４７１号
電流電圧変換回路のループ回路をｎ段にすることで、変換ゲインがｎ倍に増大する。しかしながら、ループ回路をｎ段に増加することで、回路面積が増加し、固体撮像装置の微細化を妨げる要因になる恐れがあった。
そこで、このような状況を鑑みて、本開示では、回路面積の増加を抑えつつ、電流電圧変換の変換ゲインを増加させることが可能な、固体撮像装置及び撮像装置を提案する。
なお、上記課題又は目的は、本明細書に開示される複数の実施形態が解決し得、又は達成し得る複数の課題又は目的の１つに過ぎない。
本開示によれば、固体撮像装置が提供される。固体撮像装置は、光電変換素子と、電流電圧変換回路と、出力回路と、を備える。光電変換素子は、入射光の光電変換を行う。電流電圧変換回路は、前記光電変換により生成される電荷量を電圧信号に変換する第１のトランジスタを有する。出力回路は、前記第１のトランジスタよりＳ値の値が小さい第２のトランジスタを有し、前記電圧信号に基づき、出力信号を生成する。
本開示の実施形態に係る撮像装置の一構成例を示すブロック図である。 本開示の実施形態に係る固体撮像装置の積層構造の一例を示す図である。 本開示の実施形態に係る受光チップの平面図の一例である。 本開示の実施形態に係る検出チップの平面図の一例である。 本開示の実施形態に係るアドレスイベント検出部の平面図の一例である。 本開示の実施形態に係るアドレスイベント検出回路の一構成例を示すブロック図である。 本開示の実施形態に係る電流電圧変換回路の一構成例を示す回路図である。 本開示の実施形態に係る減算器及び量子化器の一構成例を示す回路図である。 本開示の実施形態に係る量子化器の変形例を示す回路図である。 本開示の実施形態に係るアドレスイベント回路３００の他の構成例を示す図である。 本開示の実施形態に係るアドレスイベント検出回路に含まれるトランジスタのＳ値を説明するための図である。 本開示の実施形態に係るトランジスタのＩｄ－Ｖｇ特性の一例を示す図である。 本開示の実施形態に係るＳ値とトランジスタとの関係を説明するための図表である。 本開示の実施形態に係るバルク構造のトランジスタにおいてＳ値の調整方法を説明するための図表である。 本開示の実施形態に係るトランジスタの断面構造の一例を説明するための模式図である。 本開示の実施形態に係るトランジスタの断面構造の一例を説明するための模式図である。 本開示の実施形態に係るトランジスタの断面構造の一例を説明するための模式図である。 本開示の実施形態に係るトランジスタの断面構造の一例を説明するための模式図である。 本開示の実施形態に係るＳ値とトランジスタとの関係を説明するための図表である。 本開示の実施形態に係るＦｉｎＦＥＴ構造のトランジスタの一例を示す模式図である。 本開示の実施形態に係るＧＡＡ構造のトランジスタの一例を示す模式図である。 本開示の実施形態に係るアドレスイベント検出回路のトランジスタのＩｄ－Ｖｇ特性を説明するための図である。 本開示の実施形態の変形例に係る電流電圧変換回路の構成例を示す回路図である。 本開示の実施形態の変形例に係る電流電圧変換回路の構成例を示す回路図である。 本開示の実施形態の変形例に係る電流電圧変換回路の構成例を示す回路図である。 本開示の実施形態の変形例に係る電流電圧変換回路の構成例を示す回路図である。 本開示の実施形態に係るアドレスイベント検出回路の他の構成例を示す回路図である。 本開示の実施形態の変形例に係る電流電圧変換回路の構成例を示す回路図である。 本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の例を示す図である。
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
また、本明細書及び図面において、異なる実施形態の類似する構成要素については、同一の符号の後に異なるアルファベットを付して区別する場合がある。ただし、類似する構成要素の各々を特に区別する必要がない場合、同一符号のみを付する。
また、以下の説明で参照される図面は、本開示の実施形態の説明とその理解を促すための図面であり、わかりやすくするために、図中に示される形状や寸法、比などは実際と異なる場合がある。さらに、図中に示される固体撮像素子及び固体撮像装置は、以下の説明と公知の技術を参酌して適宜、設計変更することができる。
また、以下の説明においては、「ゲート」とは、電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）のゲート電極を表す。「ドレイン」とは、ＦＥＴのドレイン電極またはドレイン領域を表し、「ソース」とは、ＦＥＴのソース電極またはソース領域を表す。
なお、説明は以下の順序で行うものとする。
１．撮像装置の構成例
１．１．撮像装置の全体構成例
１．２．固体撮像装置の構成例
２．トランジスタのＳ値
３．変形例
４．移動体への応用例
５．まとめ
＜＜１．撮像装置の構成例＞＞
＜１．１．撮像装置の全体構成例＞
図１は、本開示の実施形態に係る撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、光学部１１０、固体撮像装置２００、記録部１２０及び制御部１３０を備える。撮像装置１００としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。
光学部１１０は、入射光を集光して固体撮像装置２００に導く。固体撮像装置２００は、入射光を光電変換して画像データを生成する。この固体撮像装置２００は、生成した画像データに対して、画像認識処理などの所定の信号処理を画像データに対して実行し、その処理後のデータを記録部１２０に出力する。
記録部１２０は、例えば、フラッシュメモリなどで構成され、固体撮像装置２００から出力されたデータや制御部１３０から出力されたデータを記録する。
制御部１３０は、例えば、アプリケーションプロセッサなどの情報処理装置で構成され、固体撮像装置２００を制御して画像データを出力させる。
＜１．２．固体撮像装置の構成例＞
（スタック構造例）
図２は、本開示の実施形態に係る固体撮像装置２００の積層構造の一例を示す図である。この固体撮像装置２００は、検出チップ２０２と、その検出チップ２０２に積層された受光チップ２０１とを備える。これらのチップは、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Ｃｕ－Ｃｕ接合やバンプにより接続することもできる。
（受光チップのレイアウト例）
図３は、本開示の実施形態に係る受光チップ２０１の平面図の一例である。受光チップ２０１には、受光部２２０と、ビア配置部２１１、２１２及び２１３とが設けられる。
ビア配置部２１１、２１２及び２１３には、検出チップ２０２と接続されるビアが配置される。また、受光部２２０には、二次元格子状に複数のフォトダイオード２２１が配列される。フォトダイオード２２１は、入射光を光電変換して光電流を生成する光電変換素子である。これらのフォトダイオード２２１のそれぞれには、行アドレス及び列アドレスからなる画素アドレスが割り当てられ、画素として扱われる。
図４は、本開示の実施形態に係る検出チップ２０２の平面図の一例である。この検出チップ２０２には、ビア配置部２３１、２３２及び２３３と、信号処理回路２４０と、行駆動回路２５１と、列駆動回路２５２と、アドレスイベント検出部２６０とが設けられる。ビア配置部２３１、２３２及び２３３には、受光チップ２０１と接続されるビアが配置される。あるいは、ビアは、受光部２２０及びアドレスイベント検出部２６０の間に配置されてもよい。すなわち、ビア配置部２１１が、受光部２２０内に配置される場合もある。
アドレスイベント検出部２６０は、複数のフォトダイオード２２１のそれぞれの光電流から検出信号を生成して信号処理回路２４０に出力するものである。この検出信号は、入射光の光量が所定の閾値を超えた旨をアドレスイベントとして検出したか否かを示す１ビットの信号である。
行駆動回路２５１は、行アドレスを選択して、その行アドレスに対応する検出信号をアドレスイベント検出部２６０に出力させるものである。
列駆動回路２５２は、列アドレスを選択して、その列アドレスに対応する検出信号をアドレスイベント検出部２６０に出力させるものである。
信号処理回路２４０は、アドレスイベント検出部２６０からの検出信号に対して所定の信号処理を実行するものである。この信号処理回路２４０は、検出信号を画素信号として二次元格子状に配列し、画素毎に１ビットの情報を有する画像データを取得する。そして、信号処理回路２４０は、その画像データに対して画像認識処理などの信号処理を実行する。
図５は、本開示の実施形態に係るアドレスイベント検出部２６０の平面図の一例である。このアドレスイベント検出部２６０には、二次元格子状に複数のアドレスイベント検出回路３００が配列される。アドレスイベント検出回路３００のそれぞれには画素アドレスが割り当てられ、同一アドレスのフォトダイオード２２１と接続される。
アドレスイベント検出回路３００は、対応するフォトダイオード２２１からの光電流に応じた電圧信号を量子化して検出信号として出力するものである。
（アドレスイベント検出回路の構成例）
図６は、本開示の実施形態に係るアドレスイベント検出回路３００の一構成例を示すブロック図である。このアドレスイベント検出回路３００は、電流電圧変換回路３１０、バッファ３２０、減算器３３０、量子化器３４０及び転送回路３５０を備える。
電流電圧変換回路３１０は、対応するフォトダイオード２２１からの光電流を電圧信号に変換するものである。この電流電圧変換回路３１０は、電圧信号をバッファ３２０に供給する。
バッファ３２０は、電流電圧変換回路３１０からの電圧信号を補正するものである。このバッファ３２０は、補正後の電圧信号を減算器３３０に出力する。
減算器３３０は、行駆動回路２５１からの行駆動信号に従ってバッファ３２０からの電圧信号のレベルを低下させるものである。この減算器３３０は、低下後の電圧信号を量子化器３４０に供給する。
量子化器３４０は、減算器３３０からの電圧信号をデジタル信号に量子化して検出信号として転送回路３５０に出力するものである。
転送回路３５０は、列駆動回路２５２からの列駆動信号に従って、検出信号を量子化器３４０から信号処理回路２４０に転送するものである。
なお、バッファ３２０、減算器３３０及び量子化器３４０をまとめて出力回路とも記載する。出力回路は、電流電圧変換回路３１０による変換後の電圧信号に基づき、検出信号（出力信号の一例）を生成する回路である。
（電流電圧変換回路の構成例）
図７は、本開示の実施形態に係る電流電圧変換回路３１０の一構成例を示す回路図である。この電流電圧変換回路３１０は、変換トランジスタ３１１、電流源トランジスタ３１２及び電圧供給トランジスタ３１３を備える。変換トランジスタ３１１及び電圧供給トランジスタ３１３として、例えば、Ｎ型のＭＯＳ（Metal-Oxide-Semiconductor）トランジスタが用いられる。また、電流源トランジスタ３１２として、例えば、Ｐ型のＭＯＳトランジスタが用いられる。
変換トランジスタ３１１は、対応するフォトダイオード２２１からの光電流Ｉｉｎを電圧信号Ｖｏｕｔに変換してゲートから出力するものである。この変換トランジスタ３１１のソースは、入力信号線３１４を介してフォトダイオード２２１のカソードと電圧供給トランジスタ３１３のゲートとに接続される。また、変換トランジスタ３１１のドレインは電源に接続され、ゲートは、出力信号線３１５を介して電流源トランジスタ３１２のドレインと電圧供給トランジスタ３１３のドレインと、バッファ３２０の入力端子とに接続される。
なお、変換トランジスタ３１１（第１のトランジスタの一例）のＳ値（Ｓファクタ、サブスレッショルド係数）は、その他のトランジスタ（第２のトランジスタの一例）、例えば、上記出力回路に含まれる少なくとも１つのトランジスタのＳ値より大きい値である。かかるＳ値の詳細については後述する。
電流源トランジスタ３１２は、所定の定電流を出力信号線３１５に供給するものである。この電流源トランジスタ３１２のゲートには所定のバイアス電流Ｖｂｉａｓが印加される。ソースは電源に接続され、ドレインは出力信号線３１５に接続される。
電圧供給トランジスタ３１３は、出力信号線３１５からの定電流に応じた一定の電圧を、入力信号線３１４を介して変換トランジスタ３１１のソースに供給するものである。これにより、変換トランジスタ３１１のソース電圧は、一定電圧に固定される。したがって、光が入射した際に、変換トランジスタ３１１のゲート－ソース間電圧が光電流に応じて上昇し、電圧信号Ｖｏｕｔのレベルが上昇する。
（減算器及び量子化器の構成例）
図８Ａは、本開示の実施形態に係る減算器３３０及び量子化器３４０の一構成例を示す回路図である。減算器３３０は、コンデンサ３３１及び３３３と、インバータ３３２と、スイッチ３３４とを備える。また、量子化器３４０は、コンパレータ３４１を備える。
コンデンサ３３１の一端は、バッファ３２０の出力端子に接続され、他端は、インバータ３３２の入力端子に接続される。コンデンサ３３３は、インバータ３３２に並列に接続される。
スイッチ３３４は、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）によって構成され、コンデンサ３３３の両端を接続する経路を行駆動信号に従って開閉するものである。スイッチ３３４は、コンデンサ３３３の両端を接続することによって、コンデンサ３３３を放電させてリセットするリセットトランジスタとして機能する。
インバータ３３２は、コンデンサ３３１を介して入力された電圧信号を反転するものである。このインバータ３３２は反転した信号をコンパレータ３４１の非反転入力端子（＋）に出力する。
コンパレータ３４１は、例えば、反転増幅器であり、減算器３３０から入力される電圧信号に基づいて、フォトダイオード２２１に入射する入射光の輝度の変化を検出する輝度変化検出回路として機能する。
コンパレータ３４１は、減算器３３０からの電圧信号と、反転入力端子（－）に印加される所定の閾値電圧ＶｔｈＯＮ，ＶｔｈＯＦＦとを比較することによって、入射光の輝度の変化を検出する。コンパレータ３４１は、比較結果を示す信号を検出信号として転送回路３５０に出力する。
コンパレータ３４１は、例えば、撮像装置１００が顔認証に用いられる場合、被写体となる顔へ点滅光を照射する光源の点滅周期に同期して入力される閾値電圧ＶｔｈＯＮ，ＶｔｈＯＦＦが切替えられる。コンパレータ３４１は、光源が点灯する期間に、入力される電圧信号と閾値電圧ＶｔｈＯＮとを比較する。また、コンパレータ３４１は、光源が消灯している期間に、入力される電圧信号と閾値電圧ＶｔｈＯＦＦとを比較する。
なお、量子化器３４０の構成は、図８Ａに示す構成に限定されるものではなく、例えば、図８Ｂに示す構成であってもよい。図８Ｂは、本開示の実施形態に係る量子化器３４０の変形例を示す回路図である。図８Ｂに示すように、変形例に係る量子化器３４０ａは、入力に対して並列に接続される２つのコンパレータ３４１ａ，３４１ｂを備える。
コンパレータ３４１ａ，３４１ｂの非反転入力端子（＋）には、減算器３３０から電圧信号が入力される。コンパレータ３４１ａの反転入力端子（－）には、閾値電圧ＶｔｈＯＮが入力される。コンパレータ３４１ｂの反転入力端子（－）には、閾値電圧ＶｔｈＯＦＦが入力される。
コンパレータ３４１ａは、電圧信号と閾値電圧ＶｔｈＯＮとの比較結果を示す検出信号ＳｉｇＯＮを転送回路３５０に出力する。コンパレータ３４１ｂは、電圧信号と閾値電圧ＶｔｈＯＦＦとの比較結果を示す検出信号ＳｉｇＯＦＦを転送回路３５０に出力する。
かかる構成の量子化器３４０ａによっても、図８Ａに示す量子化器３４０と同様に、減算器３３０から入力される電圧信号に基づいて、フォトダイオード２２１に入射する入射光の輝度の変化を検出し、検出結果を転送回路３５０に出力し得る。
なお、アドレスイベント検出回路３００の構成は、上述した例に限定されない。例えば、上述したように、アドレスイベント検出回路３００は、検出チップ２０２に配置される（図４参照）としたが、これに限定されない。例えば量子化器３４０及び転送回路３５０を検出チップ２０２とは別のチップに配置するなど、アドレスイベント検出回路３００の一部を検出チップ２０２とは別のチップに配置してもよい。
また、例えば、電流電圧変換回路３１０及びバッファ３２０を受光チップ２０１に配置するなど、アドレスイベント検出回路３００の一部を受光チップ２０１に配置してもよい。例えば、電流電圧変換回路３１０の一部を受光チップ２０１に配置し、残りを検出チップ２０２に配置してもよい。
図９は、本開示の実施形態に係るアドレスイベント回路３００の他の構成例を示す図である。図９に示すアドレスイベント回路３００は、第１のアドレスイベント回路３００ａと、第２のアドレスイベント回路３００ｂと、を含む。
第１のアドレスイベント回路３００ａは、例えば、電流電圧変換回路３１０、バッファ３２０及び減算器３３０を含み、例えば、フォトダイオード２２１に対応して配置される。すなわち、第１のアドレスイベント回路３００ａは、画素ごとに例えば検出チップ２０２に配置される。
第２のアドレスイベント回路３００ｂは、例えば、量子化器３４０及び転送回路３５０を含み、複数の第１アドレスイベント回路３００ａごと（例えば、列ごと）に配置される。すなわち、図９では、量子化器３４０及び転送回路３５０が列ごとに共通化される。例えば、第２のアドレスイベント回路３００ｂは、図４のアドレスイベント検出部２６０と、列駆動回路２５２との間に配置されてもよい。この場合、アドレスイベント検出部２６０には、上述した第１のアドレスイベント回路３００ａが配置される。
このように、アドレスイベント回路３００の一部を列又は行ごとに共通化してもよい。これにより、アドレスイベント回路３００の回路規模をより削減することができる。なお、共通化した回路及び共通化していない回路は、それぞれ同じチップに配置されてもよく、異なるチップに配置されてもよい。
＜＜２．トランジスタのＳ値＞＞
上述したように、本開示の実施形態に係るアドレスイベント検出回路３００では、変換トランジスタ３１１は、その他のトランジスタのＳ値より大きいＳ値を有する。以下、アドレスイベント検出回路３００のトランジスタのＳ値について説明する。
図１０は、本開示の実施形態に係るアドレスイベント検出回路３００に含まれるトランジスタのＳ値を説明するための図である。
本開示の実施形態では、変換トランジスタ３１１のＳ値は、その他の回路３００ａに含まれるトランジスタのＳ値より大きくなる。その他の回路３００ａは、電流電圧変換回路の一部、及び、上述した出力回路（バッファ３２０、減算器３３０及び量子化器３４０）を含む。より具体的には、その他の回路３００ａには、出力回路（バッファ３２０、減算器３３０及び量子化器３４０）に加え、電流電圧変換回路３１０の電流源トランジスタ３１２及び電圧供給トランジスタ３１３が含まれる。
すなわち、アドレスイベント検出回路３００に含まれるトランジスタのうち、電流を電圧に変換する変換トランジスタ３１１のＳ値は、その他のトランジスタのＳ値と比較して大きくなる。
ここで、トランジスタのＳ値について説明する。図１１は、本開示の実施形態に係るトランジスタのＩｄ－Ｖｇ特性の一例を示す図である。なお、図１１では、Ｓ値の大きいトランジスタのＩｄ－Ｖｇ特性を直線で示し、Ｓ値の小さいトランジスタのＩｄ－Ｖｇ特性を鎖線で示している。また、以下の説明においてトランジスタのＳ値の大小は、２つのトランジスタの相対的な大小関係を指す。
Ｓ値は、ゲート電圧に対するドレイン電流をプロットしたＩｄ－Ｖｇ特性のサブスレッショルド領域において、ドレイン電流Ｌｏｇ（Ｉｄ）が１桁変化するために必要なゲート電圧（Ｖｇ）である。Ｓ値は、サブスレッショルド領域におけるＬｏｇ（Ｉｄ）の最大の傾きの逆数の値で表される。
上述したように、本開示の実施形態に係るアドレスイベント検出回路３００では、Ｓ値が大きいトランジスタと、Ｓ値が小さいトランジスタが含まれる。
図１１に示すように、Ｓ値が小さいとゲート電圧Ｖｇの変化幅Ｖｗ１に対して、ドレイン電流Ｌｏｇ（Ｉｄ）の変化幅Ｉｗ１が大きくなる。すなわち、Ｓ値が小さいトランジスタは、オフ状態からオン状態への切り替わりが急峻で、高いスイッチング特性を有する。一方、Ｓ値が大きいとゲート電圧Ｖｇの変化幅Ｖｗ１に対して、ドレイン電流Ｌｏｇ（Ｉｄ）の変化幅Ｉｗ２が小さくなり、スイッチング特性が低くなる。
そのため、トランジスタをスイッチとして動作させる場合などは、高いスイッチング特性を得るため、トランジスタのＳ値が小さいことが好ましい。
一方、ドレイン電流に対するゲート電圧の変化幅でみると、Ｓ値が小さいと、ドレイン電流Ｌｏｇ（Ｉｄ）の変化幅Ｉｗ１に対して、ゲート電圧Ｖｇの変化幅Ｖｗ１が、Ｓ値が大きい場合の変化幅Ｉｗ２と比較して小さくなる。
そのため、Ｓ値が小さいトランジスタを、電流電圧変換回路３１０の変換トランジスタ３１１として使用すると、光電流を電圧に変換する際の変換ゲインが小さくなってしまう。
そこで、本開示の第１の実施形態に係るアドレスイベント検出回路３００では、変換トランジスタ３１１のＳ値が、他のトランジスタと比較して小さくなるようにする。これにより、光電流を電圧に変換する際の変換ゲインを大きくすることができる。また、トランジスタを追加することなく、光電流を電圧に変換する際の変換ゲインを大きくすることができるため、回路面積の増加を抑制しつつ、変換ゲインを大きくすることができる。また、回路面積の増加を抑制しつつ、変換ゲインを大きくすることができるため、画素の微細化を行うことができる。Ｓ値を調整することで、変換ゲインを調整することができるため、電流電圧変換回路３１０の最適化設計が可能となる。
例えば、図２５を用いて後述するように、変換トランジスタ３１１をＮ個直列に接続することで、変換ゲインを調整することもできる。変換トランジスタ３１１をＮ個直列に接続すると、変換ゲインがＮ倍になる。このように、変換トランジスタ３１１を直列に接続する方法では、変換ゲインは、変換トランジスタ３１１のゲインの整数倍で調整される。一方、本開示の第１の実施形態に係るアドレスイベント回路３００では、変換トランジスタ３１１のＳ値を調整することで、変換ゲインを調整する。このようにＳ値を調整する場合、変換ゲインを変換トランジスタ３１１のゲインの整数倍以外の任意の値に調整することができる。そのため、電流電圧変換回路３１０の変換ゲインをより容易に最適化することができる。
（Ｓ値の調整方法）
次に、図１２～図２１を用いて、トランジスタのＳ値を調整する方法について説明する。
まず、同じ構造を有するトランジスタにおいてＳ値を調整する方法について説明する。
図１２は、本開示の実施形態に係るＳ値とトランジスタとの関係を説明するための図表である。
図１２に示すように、Ｓ値が小さいトランジスタ及びＳ値が大きいトランジスタとしてバルク（Ｂｕｌｋ）構造のトランジスタを用いる場合、Ｓ値の調整方法として、図１３に示すトランジスタの構成が挙げられる。なお、図１３は、本開示の実施形態に係るバルク構造のトランジスタにおいてＳ値の調整方法を説明するための図表である。
（ゲート長）
図１３に示すように、バルク構造のトランジスタにおいてＳ値を調整する方法として、トランジスタのゲート長を調整する方法がある。例えば、トランジスタのゲート長が長い方が、短い場合と比較してＳ値が小さくなる。
図１４は、本開示の実施形態に係るトランジスタの断面構造の一例を説明するための模式図である。図１４は模式図であり、必ずしも厳密に図示されたものではない。図１４では、トランジスタのソース・ドレイン間の断面構造を示している。また、図１４では、プラナー（Ｐｌａｎａｒ）構造のトランジスタの例を図示している。
図１４（ａ）のトランジスタのゲート長Ｌ１は、図１４（ｂ）のトランジスタのゲート長Ｌ２より長い。この場合、図１４（ａ）のトランジスタの方が、図１４（ｂ）のトランジスタよりＳ値が小さくなる。
このように、トランジスタのゲート長を調整することで、トランジスタのＳ値を調整し得る。すなわち、変換トランジスタ３１１のゲート長を、他のトランジスタのゲート長より短くすることで、変換トランジスタ３１１のＳ値が他のトランジスタのＳ値より大きくなる。
（チャネルドープ）
図１３に戻る。例えば、Ｓ値の調整方法としてバルクプラナー構造のトランジスタにおいて、チャネル領域の形成方法を変更する方法がある。例えば、ｎ型トランジスタに対してｐ型の不純物イオン注入してチャネル領域を形成する通常チャネルドープでは、ｎ型の不純物をイオン注入してチャネル領域を形成するカウンタードープと比較してＳ値が小さくなる。換言すると、トランジスタの第１の極性と異なる第２の極性の不純物をイオン注入してチャネル領域を形成した場合、同一の第１の極性の不純物をイオン注入してチャネル領域を形成した場合と比較して、当該トランジスタのＳ値が小さくなる。
すなわち、変換トランジスタ３１１のチャネル領域をカウンタードープで形成し、他のトランジスタのチャネル領域を通常のチャネルドープで形成することで、変換トランジスタ３１１のＳ値が他のトランジスタのＳ値より大きくなる。
（Ｓ／Ｄ間の深さ、濃度）
また、例えば、Ｓ値の調整方法として、バルクプラナー構造のトランジスタにおいて、ソース・ドレイン（Ｓ／Ｄ）間の深さや濃度を調整する方法がある。ソース・ドレイン間の深さが浅く、低濃度であるトランジスタのＳ値は、ソース・ドレイン間が深く、高濃度であるトランジスタのＳ値より小さくなる。
すなわち、変換トランジスタ３１１のソース・ドレイン間を深く、高濃度にし、他のトランジスタのソース・ドレイン間を浅く、低濃度にすることで、変換トランジスタ３１１のＳ値が他のトランジスタのＳ値より大きくなる。
（ＳＷの厚さ）
例えば、Ｓ値の調整方法として、バルクプラナー構造のトランジスタにおいて、サイドウォール（ＳＷ）の厚さを調整する方法がある。サイドウォールが厚いトランジスタのＳ値は、サイドウォールが薄いトランジスタのＳ値より小さくなる。
すなわち、変換トランジスタ３１１のサイドウォールが薄く、他のトランジスタのサイドウォールが厚いことで、変換トランジスタ３１１のＳ値が他のトランジスタのＳ値より大きくなる。
（バイアス）
例えば、Ｓ値の調整方法として、バルクプラナー構造のトランジスタにおいて、ボディ端子への電圧の印加方法によってＳ値を調整する方法がある。例えばトランジスタのボディ端子に順電圧を印加するＦｏｒｗａｒｄ ｂｉａｓの場合、Ｓ値は、逆電圧を印加するＢａｃｋ ｂｉａｓの場合より小さくなる。
すなわち、変換トランジスタ３１１のボディ端子に順電圧を印加し（Ｆｏｒｗａｒｄ ｂｉａｓ）、他のトランジスタのボディ端子に逆電圧を印加する（Ｂａｃｋ ｂｉａｓ）ことで、変換トランジスタ３１１のＳ値が他のトランジスタのＳ値より大きくなる。
（素子領域層の厚さ）
図１２に戻る。Ｓ値の調整方法として、ＳＯＩ基板の埋込絶縁層が設けられる深さ（すなわち、素子領域層の厚さ）によって調整する方法がある。例えば、トランジスタの素子領域層の厚さが薄い方が、厚い場合と比較してＳ値が小さくなる。
図１５は、本開示の実施形態に係るトランジスタの断面構造の一例を説明するための模式図である。図１５は模式図であり、必ずしも厳密に図示されたものではない。図１５では、トランジスタのソース・ドレイン間の断面構造を示している。また、図１５では、プラナー構造のトランジスタの例を図示している。
図１５（ａ）のトランジスタの素子領域層の厚さＤ１は、図１５（ｂ）のトランジスタの素子領域層の厚さＤ２より薄い。この場合、図１５（ａ）のトランジスタの方が、図１５（ｂ）のトランジスタよりＳ値が小さくなる。
このように、トランジスタの素子領域層の厚さを調整することで、トランジスタのＳ値を調整し得る。すなわち、変換トランジスタ３１１の素子領域層の厚さを、他のトランジスタの素子領域層の厚さより厚くすることで、変換トランジスタ３１１のＳ値が他のトランジスタのＳ値より大きくなる。
なお、図１２に示すように、素子領域層が厚いＳＯＩ基板は、いわゆるＦＤＳＯＩ（Ｆｕｌｌｙ Ｄｅｐｌｅｔｅｄ Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板であってよい。また、素子領域層が薄いＳＯＩ基板は、いわゆるＰＤＳＯＩ（Ｐａｒｔｉａｌｌｙ Ｄｅｐｌｅｔｅｄ Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板であってよい。
このように、トランジスタを形成するＳＯＩ基板の埋込絶縁層が設けられる深さに応じてＳ値を変更し得る。
（Ｆｉｎ幅）
Ｓ値が小さいトランジスタ及びＳ値が大きいトランジスタとしてＦｉｎＦＥＴ構造のトランジスタを用いる場合、Ｓ値の調整方法として、Ｆｉｎ部の幅（Ｆｉｎ幅）を調整する方法が挙げられる。
図１６は、本開示の実施形態に係るトランジスタの断面構造の一例を説明するための模式図である。図１６は模式図であり、必ずしも厳密に図示されたものではない。図１６では、トランジスタのソース・ドレイン間と垂直な方向の断面構造を示している。
ＦｉｎＦＥＴ構造のトランジスタでは、半導体基板がＦｉｎ形状に突出して形成されたＦｉｎ部を備えており、チャネル形成領域がゲート電極の下のＦｉｎ部に形成されている。
図１６（ａ）のトランジスタのＦｉｎ部のＳｉ厚、すなわちＦｉｎ部の幅Ｌｆ１は、図１６（ｂ）のトランジスタのＦｉｎ部の幅Ｌｆ２より薄い。この場合、図１６（ａ）のトランジスタの方が、図１６（ｂ）のトランジスタよりＳ値が小さくなる。
このように、トランジスタのＦｉｎ幅を調整することで、トランジスタのＳ値を調整し得る。すなわち、変換トランジスタ３１１のＦｉｎ幅を、他のトランジスタのＦｉｎ幅より厚くすることで、変換トランジスタ３１１のＳ値が他のトランジスタのＳ値より大きくなる。
（ＧＡＡ厚）
図１２に戻る。Ｓ値が小さいトランジスタ及びＳ値が大きいトランジスタとしてゲートオールアラウンド（ＧＡＡ）構造のトランジスタを用いる場合、Ｓ値の調整方法として、チャネルの厚さ（以下、ＧＡＡ厚とも記載する）を調整する方法が挙げられる。
図１７は、本開示の実施形態に係るトランジスタの断面構造の一例を説明するための模式図である。図１７は模式図であり、必ずしも厳密に図示されたものではない。図１７では、トランジスタのソース・ドレイン間と垂直な方向の断面構造を示している。
ＧＡＡ構造のトランジスタは、ゲート電極がチャネルに４面で接続する全周トランジスタである。当該チャネルの基板に垂直な方向の厚さをＧＡＡ厚とする。
図１７（ａ）のトランジスタのＧＡＡ厚Ｄ２１は、図１７（ｂ）のトランジスタのＧＡＡ厚Ｄ２２より薄い。この場合、図１７（ａ）のトランジスタの方が、図１７（ｂ）のトランジスタよりＳ値が小さくなる。
このように、トランジスタのＧＡＡ厚を調整することで、トランジスタのＳ値を調整し得る。すなわち、変換トランジスタ３１１のＧＡＡ厚を、他のトランジスタのＧＡＡ厚より厚くすることで、変換トランジスタ３１１のＳ値が他のトランジスタのＳ値より大きくなる。
上述したＳ値の調整方法では、アドレスイベント検出回路３００に含まれるトランジスタが同じ構造であるとしたが、これに限定されない。例えば、アドレスイベント検出回路３００に含まれるトランジスタが異なる構造を有していてもよい。すなわち、例えば、本開示の第１の実施形態に係るアドレスイベント検出回路３００は、トランジスタの構造を変更することで、トランジスタのＳ値を変更し得る。
例えば、上述した構造では、ＧＡＡ構造、ＦｉｎＦＥＴ構造、ＦＤＳＯＩ基板構造、Ｂｕｌｋ Ｐｌａｎａｒ構造、ＰＤＳＯＩ基板構造の順でＳ値が小さくなる。そのため、各トランジスタのＳ値に応じて構造を選択することで、アドレスイベント検出回路３００に含まれる変換トランジスタ３１１及びその他のトランジスタのＳ値を調整し得る。
なお、これは、所定条件で比較した場合の順序であり、ゲート長等の各種サイズや材料によっては順序が変わる場合もあり得る。
図１８は、本開示の実施形態に係るＳ値とトランジスタとの関係を説明するための図表である。
（Ｂｕｌｋ／ＰＤＳＯＩ）
図１８に示すように、例えば、Ｂｕｌｋ構造（あるいは、Ｂｕｌｋ Ｐｌａｎａｒ構造）のトランジスタのＳ値は、ＰＤＳＯＩ基板構造より小さくなり得る。そのため、例えば、変換トランジスタ３１１をＰＤＳＯＩ基板構造とし、その他のトランジスタをＢｕｌｋ構造とする。これにより、アドレスイベント検出回路３００は、変換トランジスタ３１１のＳ値を、他のトランジスタのＳ値より大きくすることができる。
（ＦＤＳＯＩ／Ｂｕｌｋ）
また、例えば、ＦＤＳＯＩ基板構造のトランジスタのＳ値は、Ｂｕｌｋ構造より小さくなり得る。そのため、例えば、変換トランジスタ３１１をＢｕｌｋ構造とし、その他のトランジスタをＦＤＳＯＩ基板構造とする。これにより、アドレスイベント検出回路３００は、変換トランジスタ３１１のＳ値を、他のトランジスタのＳ値より大きくすることができる。
（ＦＤＳＯＩ／ＦｉｎＦＥＴ）
また、例えば、ＦＤＳＯＩ基板構造のトランジスタのＳ値は、ＦｉｎＦＥＴ構造より小さくなり得る。ただし、この場合、ＦｉｎＦＥＴ構造のトランジスタは、図１９に示すＦｉｎ幅Ｌｆ３１がゲート長Ｌｇ３１の１／３よりも厚いものとする。なお、図１９は、本開示の実施形態に係るＦｉｎＦＥＴ構造のトランジスタの一例を示す模式図である。図１９は模式図であり、必ずしも厳密に図示されたものではない。
変換トランジスタ３１１を上述したＦｉｎＦＥＴ構造とし、その他のトランジスタをＦＤＳＯＩ構造とする。これにより、アドレスイベント検出回路３００は、変換トランジスタ３１１のＳ値を、他のトランジスタのＳ値より大きくすることができる。
（ＦＤＳＯＩ／ＧＡＡ）
図１８に戻る。例えば、ＦＤＳＯＩ基板構造のトランジスタのＳ値は、ＧＡＡ構造より小さくなり得る。ただし、この場合、ＧＡＡ構造のトランジスタは、図２０に示すＧＡＡ幅Ｌｆ３２がゲート長Ｌｇ３２の１／２よりも厚いものとする。なお、図２０は、本開示の実施形態に係るＧＡＡ構造のトランジスタの一例を示す模式図である。図２０は模式図であり、必ずしも厳密に図示されたものではない。
変換トランジスタ３１１を上述したＧＡＡ構造とし、その他のトランジスタをＦＤＳＯＩ構造とする。これにより、アドレスイベント検出回路３００は、変換トランジスタ３１１のＳ値を、他のトランジスタのＳ値より大きくすることができる。
（ＦｉｎＦＥＴ／Ｂｕｌｋ）
図１８に戻る。例えば、ＦｉｎＦＥＴ構造のトランジスタのＳ値は、Ｂｕｌｋ構造より小さくなり得る。ただし、この場合、ＦｉｎＦＥＴ構造のトランジスタは、Ｆｉｎ幅Ｌｆ３１がゲート長Ｌｇ３１の１／３よりも薄いものとする（図１９参照）。
変換トランジスタ３１１をＢｕｌｋ構造とし、その他のトランジスタを上述したＦｉｎＦＥＴ構造とする。これにより、アドレスイベント検出回路３００は、変換トランジスタ３１１のＳ値を、他のトランジスタのＳ値より大きくすることができる。
（ＦｉｎＦＥＴ／ＰＤＳＯＩ）
また、例えば、ＦｉｎＦＥＴ構造のトランジスタのＳ値は、ＰＤＳＯＩ基板構造より小さくなり得る。ただし、この場合、ＦｉｎＦＥＴ構造のトランジスタは、Ｆｉｎ幅Ｌｆ３１がゲート長Ｌｇ３１の１／３よりも薄いものとする（図１９参照）。
変換トランジスタ３１１をＰＤＳＯＩ基板構造とし、その他のトランジスタを上述したＦｉｎＦＥＴ構造とする。これにより、アドレスイベント検出回路３００は、変換トランジスタ３１１のＳ値を、他のトランジスタのＳ値より大きくすることができる。
（ＦｉｎＦＥＴ／ＧＡＡ）
また、例えば、ＦｉｎＦＥＴ構造のトランジスタのＳ値は、ＧＡＡ構造より小さくなり得る。ただし、この場合、ＦｉｎＦＥＴ構造のトランジスタは、Ｆｉｎ幅Ｌｆ３１がゲート長Ｌｇ３１の１／３よりも薄いものとする（図１９参照）。また、ＧＡＡ構造のトランジスタは、ＧＡＡ幅Ｌｆ３２がゲート長Ｌｇ３２の１／２よりも厚いものとする（図２０参照）。
変換トランジスタ３１１を上述したＧＡＡ構造とし、その他のトランジスタを上述したＦｉｎＦＥＴ構造とする。これにより、アドレスイベント検出回路３００は、変換トランジスタ３１１のＳ値を、他のトランジスタのＳ値より大きくすることができる。
（ＧＡＡ／Ｂｕｌｋ）
また、例えば、ＧＡＡ構造のトランジスタのＳ値は、Ｂｕｌｋ構造より小さくなり得る。ただし、この場合、ＧＡＡ構造のトランジスタは、ＧＡＡ幅Ｌｆ３２がゲート長Ｌｇ３２の１／２よりも薄いものとする（図２０参照）。
変換トランジスタ３１１をＢｕｌｋ構造とし、その他のトランジスタを上述したＧＡＡ構造とする。これにより、アドレスイベント検出回路３００は、変換トランジスタ３１１のＳ値を、他のトランジスタのＳ値より大きくすることができる。
（ＧＡＡ／ＰＤＳＯＩ）
また、例えば、ＧＡＡ構造のトランジスタのＳ値は、ＰＤＳＯＩ基板構造より小さくなり得る。ただし、この場合、ＧＡＡ構造のトランジスタは、ＧＡＡ幅Ｌｆ３２がゲート長Ｌｇ３２の１／２よりも薄いものとする（図２０参照）。
変換トランジスタ３１１をＰＤＳＯＩ基板構造とし、その他のトランジスタを上述したＧＡＡ構造とする。これにより、アドレスイベント検出回路３００は、変換トランジスタ３１１のＳ値を、他のトランジスタのＳ値より大きくすることができる。
（ＧＡＡ／ＦｉｎＦＥＴ）
また、例えば、ＧＡＡ構造のトランジスタのＳ値は、ＦｉｎＦＥＴ構造より小さくなり得る。ただし、この場合、ＦｉｎＦＥＴ構造のトランジスタは、Ｆｉｎ幅Ｌｆ３１がゲート長Ｌｇ３１の１／３よりも厚いものとする（図１９参照）。また、ＧＡＡ構造のトランジスタは、ＧＡＡ幅Ｌｆ３２がゲート長Ｌｇ３２の１／２よりも薄いものとする（図２０参照）。
変換トランジスタ３１１を上述したＦｉｎＦＥＴ構造とし、その他のトランジスタを上述したＧＡＡ構造とする。これにより、アドレスイベント検出回路３００は、変換トランジスタ３１１のＳ値を、他のトランジスタのＳ値より大きくすることができる。
（その他）
なお、上述したＳ値の調整方法は一例であり、アドレスイベント検出回路３００は、その他の方法でＳ値を調整してもよい。例えば、Ｂｕｌｋ構造のトランジスタにおいてゲート長を調整することでＳ値を調整するとしたが、その他の構造のトランジスタにおいてもゲート長を調整することでＳ値を調整してもよい。
あるいは、ＭＧ（Ｍｅｔａｌ Ｇａｔｅ）／ＨＫ（Ｈｉｇｈ－ｋ）構造のトランジスタにおいて、ゲート電極の仕事関数やダイポールの形成を調整することでＳ値を調整してもよい。このとき、例えば、Ｂａｎｄ ｅｄｇｅにＦｏｒｗａｒｄ ｂｉａｓ電圧Ｖｆｂをシフトする、あるいは、ＭＧ／ＨＫのダイポール制御によってＦｏｒｗａｒｄ ｂｉａｓ電圧Ｖｆｂをシフトすることで、０Ｖ付近でのＳ値を小さくし得る。すなわち、トランジスタをスイッチとして使用する場合の低Ｖｔ化を実現し得る。
あるいは、ＦＤＳＯＩ基板構造において、トランジスタのボディ端子に順電圧を印加する（Ｆｏｒｗａｒｄ ｂｉａｓ）ことで、Ｓ値を小さくしたり低Ｖｔ化を実現したりし得る。例えば、ＮＭＯＳトランジスタのＢＯＸ層下のＮｗｅｌｌに順電圧を印加する。あるいは、薄膜ＢＯＸＳＯＩでＢａｃｋ ｂｉａｓを正に印加してもよい。
あるいは、複数の構造を組み合わせることで、Ｓ値の調整を行ってもよい。例えば、ＭＧ／ＨＫ構造とＦＤＳＯＩ基板構造とを組み合わせてもよい。あるいは、ＭＧ／ＨＫ構造と、ＦｉｎＦＥＴ構造、又は、ＧＡＡ構造と、を組み合わせてもよい。これにより、ＭＧ／ＨＫ構造で低Ｖｔ化を実現しつつ、完全空乏化デバイス構造（ＦＤＳＯＩ基板構造、ＦｉｎＦＥＴ構造、又は、ＧＡＡ構造）によってＳ値を小さくし得る。
あるいは、アドレスイベント検出回路３００の他のトランジスタとしてトンネル電界効果トランジスタ（ＴＦＥＴ）を使用することで、変換トランジスタ３１１よりＳ値を小さくするようにしてもよい。なお、ＴＦＥＴでは、Ｓ値はＳｉ以上（＜６０ｍ／ｄｅｃ）となる。
また、アドレスイベント検出回路３００のその他のトランジスタとして、負性容量ＦＥＴ（Ｎｅｇａｔｉｖｅ－ｃａｐａｃｉｔａｎｃｅ ＦＥＴ：ＮＣＦＥＴ）とＭＧ／ＨＫ構造とを組み合わせたトランジスタを使用してもよい。ＮＣＦＥＴとＭＧ／ＨＫ構造とを組み合わせても、他のトランジスタのＳ値を変換トランジスタ３１１より小さくすることができる。
また、上述したＳ値の調整方法では、トランジスタがＦｉｎＦＥＴ構造又はＧＡＡ構造である場合について説明したが、これに限定されない。トランジスタは、例えばトライゲートトランジスタのようにマルチゲートトランジスタであってもよい。
このように、Ｓ値を調整することで、例えば図２１に示すように、アドレスイベント検出回路３００に含まれるトランジスタとして、変換トランジスタ３１１のＳ値を、その他のトランジスタのＳ値より大きくすることができる。なお、図２１は、本開示の実施形態に係るアドレスイベント検出回路３００のトランジスタのＩｄ－Ｖｇ特性を説明するための図である。図２１では、変換トランジスタ３１１のＩｄ－Ｖｇ特性を鎖線でプロットし、その他のトランジスタのＩｄ－Ｖｇ特性を実線でプロットしている。
＜＜３．変形例＞＞
上述した実施形態では、電流電圧変換回路３１０が、変換トランジスタ３１１、電流源トランジスタ３１２および電圧供給トランジスタ３１３を備えるとしたが、電流電圧変換回路３１０の構成はこれに限定されない。以下、図２２～図２５を用いて、本開示の第１の実施形態に係る電流電圧変換回路３１０の変形例について説明する。
図２２は、本開示の実施形態の変形例に係る電流電圧変換回路３１０Ａの構成例を示す回路図である。図２２に示すように、電流電圧変換回路３１０Ａは、例えば、図７に例示したソースフォロア型の回路構成に対し、変換トランジスタ３１１と電源線との間に直列接続された第２の変換トランジスタ３１６と、電圧供給トランジスタ３１３と電流源トランジスタ３１２との間に直列接続された第２の電圧供給トランジスタ３１７とが追加された、所謂ゲインブースト型の回路構成を備える。
このように、ゲインブースト型の電流電圧変換回路３１０Ａを用いた場合でも、フォトダイオード２２１からの光電流を、その電荷量に応じた対数値の電圧信号Ｖｏｕｔに変換することが可能である。
また、この場合、変換トランジスタ３１１及び第２の変換トランジスタ３１６のＳ値を、アドレスイベント検出回路３００のその他のトランジスタのＳ値より大きい値とする。このように、変換ゲインが大きいトランジスタを多段に接続することで、電流電圧変換回路３１０Ａの変換ゲインをより大きくすることができる。
図２３は、本開示の実施形態の変形例に係る電流電圧変換回路３１０Ｂの構成例を示す回路図である。図２３に示すように、電流電圧変換回路３１０Ｂは、図７に例示した電流源トランジスタ３１２の代わりに負荷回路３１２Ａを備える。図２３に示す回路構成であっても、フォトダイオード２２１からの光電流を、その電荷量に応じた対数値の電圧信号Ｖｏｕｔに変換することが可能である。
また、変換トランジスタ３１１のＳ値を、アドレスイベント検出回路３００のその他のトランジスタのＳ値より大きい値とすることで、電流電圧変換回路３１０Ｂの変換ゲインをより大きくすることができる。
図２４は、本開示の実施形態の変形例に係る電流電圧変換回路３１０Ｃの構成例を示す回路図である。図２４の電流電圧変換回路３１０Ｃは、変換トランジスタ３１１Ａを備え、電流源トランジスタ３１２および電圧供給トランジスタ３１３を備えていない点で図７の電流電圧変換回路３１０と異なる。
図２４に示すように変換トランジスタ３１１Ａのゲートは、ソースに接続される。変換トランジスタ３１１Ａは、フォトダイオード２２１からの光電流Ｉｉｎを電圧信号Ｖｏｕｔに変換してドレインから出力する。
図２４に示す回路構成であっても、変換トランジスタ３１１ＡのＳ値を、アドレスイベント検出回路３００のその他のトランジスタのＳ値より大きい値とすることで、電流電圧変換回路３１０Ｃの変換ゲインをより大きくすることができる。
図２５は、本開示の実施形態の変形例に係る電流電圧変換回路３１０Ｄの構成例を示す回路図である。図２５に示すように、電流電圧変換回路３１０Ｄは、例えば、図２４に例示した回路構成に対し、変換トランジスタ３１１Ａと電源線との間に直列接続された第２の変換トランジスタ３１６Ａが追加された、所謂ゲインブースト型の回路構成を備える。
このように、ゲインブースト型の電流電圧変換回路３１０Ｄを用いた場合でも、フォトダイオード２２１からの光電流を、その電荷量に応じた対数値の電圧信号Ｖｏｕｔに変換することが可能である。
また、この場合、変換トランジスタ３１１Ａ及び第２の変換トランジスタ３１６ＡのＳ値を、アドレスイベント検出回路３００のその他のトランジスタのＳ値より大きい値とする。このように、変換ゲインが大きいトランジスタを多段に接続することで、電流電圧変換回路３１０Ｄの変換ゲインをより大きくすることができる。
上述した実施形態では、アドレスイベント検出回路３００のうち、変換トランジスタ３１１のＳ値が、その他の回路３００ａ（図１０参照）に含まれるその他のトランジスタのＳ値より大きいとしたがこれに限定されない。
例えば、その他の回路３００ａに含まれる複数のトランジスタのうち、全てのトランジスタのＳ値が変換トランジスタ３１１より小さくてもよく、少なくとも一部のトランジスタのＳ値が小さくてもよい。少なくとも一部のトランジスタのＳ値を、変換トランジスタ３１１のＳ値より小さい値にする場合、増幅回路として使用するトランジスタのＳ値を変換トランジスタ３１１のＳ値より小さい値にすることが望ましい。
図２６は、本開示の実施形態に係るアドレスイベント検出回路３００の他の構成例を示す回路図である。図２６では、アドレスイベント検出回路３００が、図２２に示す電流電圧変換回路３１０Ａを備える場合を図示している。
アドレスイベント検出回路３００のうち、減算器３３０に含まれる複数のトランジスタＴ１１、Ｔ１２は、減算器３３０の増幅回路として動作するため、当該トランジスタのＳ値を、変換トランジスタ３１１のＳ値より小さい値にすることが望ましい。
次いで、バッファ３２０に含まれ、電流電圧変換回路３１０Ａの出力に接続するトランジスタＴ２１、及び、量子化器３４０に含まれる複数のｐＭＯＳトランジスタＴ２２～Ｔ２４のＳ値を、変換トランジスタ３１１のＳ値より小さい値にすることが望ましい。
電流電圧変換回路３１０Ａに含まれる電圧供給トランジスタ３１３及び第２の電圧供給トランジスタ３１７は、バッファ３２０及び量子化器３４０に次ぐ優先度で変換トランジスタ３１１のＳ値より小さいＳ値にすることが望ましい。
すなわち、Ｓ値を変換トランジスタ３１１より小さくするトランジスタは、アドレスイベント検出回路３００のうち、減算器３３０に含まれるトランジスタＴ１１、Ｔ１２の優先度が最も高い。次いで、バッファ３２０に含まれ、電流電圧変換回路３１０Ａの出力に接続するトランジスタＴ２１、及び、量子化器３４０に含まれる複数のｐＭＯＳトランジスタＴ２２～Ｔ２４の優先度が高くなる。
Ｓ値を小さくする優先度が低いトランジスタは、変換トランジスタ３１１と同程度のＳ値であってもよい。例えば、変換トランジスタ３１１と同じチップに形成されるトランジスタは、変換トランジスタ３１１と同程度のＳ値であってもよい。
図２７は、本開示の実施形態の変形例に係る電流電圧変換回路３１０Ａの構成例を示す回路図である。図２７に示すように、電流電圧変換回路３１０Ａの変換トランジスタ３１１、第２の変換トランジスタ３１６、電圧供給トランジスタ３１３及び第２の電圧供給トランジスタ３１７は、例えば、フォトダイオード２２１と同じ受光チップ２０１に配置され得る。また、電流源トランジスタ３１２は、検出チップ２０２に配置され得る。
この場合、受光チップ２０１に形成される変換トランジスタ３１１、第２の変換トランジスタ３１６、電圧供給トランジスタ３１３及び第２の電圧供給トランジスタ３１７は、例えばＢｕｌｋ構造のトランジスタでありＦＤＳＯＩ基板に形成されるものとする。また、検出チップ２０２に配置されるトランジスタ（バッファ３２０、減算器３３０及び量子化器３４０のトランジスタを含む）は、Ｂｕｌｋ構造のトランジスタでありＰＤＳＯＩ基板に形成されるものとする。これにより、受光チップ２０１に配置されるトランジスタのＳ値が、検出チップ２０２に配置されるトランジスタのＳ値より大きくなる。
ここで、異なる基板（チップ）では、製造のプロセスを分けることが好ましい。そのため、電圧供給トランジスタ３１３及び第２の電圧供給トランジスタ３１７のＳ値を、変換トランジスタ３１１及び第２の変換トランジスタ３１６のＳ値と同じとすることで、変換ゲインをより増加させつつ製造コストをより削減することができる。また、電圧供給トランジスタ３１３、第２の電圧供給トランジスタ３１７、変換トランジスタ３１１及び第２の変換トランジスタ３１６は、例えばｎＭＯＳトランジスタであるため、同一の受光チップ２０１に配置することで、画素をより微細化することができる。
なお、この場合、電圧供給トランジスタ３１３及び第２の電圧供給トランジスタ３１７のＳ値は、電流電圧変換回路３１０Ａの出力に接続するトランジスタＴ２１、及び、量子化器３４０に含まれる複数のｐＭＯＳトランジスタＴ２２～Ｔ２４のＳ値と同じであってもよい。
また、電流電圧変換回路３１０Ａの各トランジスタのチップ配置例は図２７の構成に限定されない。例えば、電流電圧変換回路３１０Ａを受光チップ２０１に配置し、バッファ３２０以降を検出チップ２０２に配置してもよい。あるいは、電流電圧変換回路３１０Ａおよびバッファ３２０を受光チップ２０１に配置し、減算器３３０以降を検出チップ２０２に配置してもよい。また、電流電圧変換回路３１０Ａ、バッファ３２０および減算器３３０を受光チップ２０１に配置し、量子化器３４０以降を検出チップ２０２に配置してもよい。
例えば、トランジスタのゲート長を調整することでＳ値を調整する場合や、Ｂｕｌｋ構造とＦｉｎＦＥＴ構造などトランジスタの構造によってＳ値を調整する場合は、１つのチップ上にＳ値の異なるトランジスタを配置し得る。この場合、アドレスイベント検出回路３００に含まれるトランジスタが、受光チップ２０１又は検出チップ２０２のどちらに配置されていてもＳ値を調整し得る。
この場合、例えば、ｐＭＯＳトランジスタやｎＭＯＳトランジスタなどトランジスタの極性に応じて、トランジスタを各チップに配置することで、チップ工程数を削減することができる。あるいは、画素の微細化の観点から、受光チップ２０１にｎＭＯＳトランジスタを形成し、検出チップ２０２にｎＭＯＳトランジスタ及びｐＭＯＳトランジスタを配置するようにしてもよい。
あるいは、Ｂｕｌｋ構造やＦｉｎＦＥＴ構造など、トランジスタの構造に応じて、トランジスタを各チップに配置してもよい。例えば、図２７の変換トランジスタ３１１、第２の変換トランジスタ３１６、電圧供給トランジスタ３１３及び第２の電圧供給トランジスタ３１７をＢｕｌｋ構造とし、それ以外のアドレスイベント検出回路３００に含まれるトランジスタをＦｉｎＦＥＴ構造としてもよい。このように、１つのチップに配置するトランジスタの構造を１つに絞ることで、チップの製造コストをより削減することができる。
アドレスイベント検出回路３００のトランジスタのうち、変換トランジスタ３１１よりＳ値を小さくするトランジスタや、当該トランジスタのチップ配置は、Ｓ値の調整方法や優先度、製造プロセス等に応じて適宜選択され得る。
例えば、変換トランジスタ３１１と、変換トランジスタ３１１よりＳ値が小さいその他のトランジスタと、をそれぞれ異なるチップ（基板）に配置することで、変換トランジスタとその他のトランジスタの構造が異なる場合でも、チップの製造コストをより削減することができる。
＜＜４．移動体への応用例＞＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図２８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２９は、撮像部１２０３１の設置位置の例を示す図である。
図２９では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち撮像部１２０３１に適用され得る。具体的には、図１の撮像装置１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、回路面積の増加を抑えつつ、撮像装置１００の電流電圧変換の変換ゲインを増加させることができ、撮像装置１００の撮像精度を向上させることができる。
＜＜５．まとめ＞＞
上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
なお、本技術は以下のような構成も取ることができる。
（１）
入射光の光電変換を行う光電変換素子と、
前記光電変換により生成される電荷量を電圧信号に変換する第１のトランジスタを有する電流電圧変換回路と、
前記第１のトランジスタよりＳ値の値が小さい第２のトランジスタを有し、前記電圧信号に基づき、出力信号を生成する出力回路と、
を備える、固体撮像装置。
（２）
前記第２のトランジスタは、前記出力回路に含まれる増幅トランジスタである
（１）に記載の固体撮像装置。
（３）
前記出力回路は、前記電荷量の変化を算出する減算器を備え、
前記減算器は、前記第２のトランジスタを有する、
（１）又は（２）に記載の固体撮像装置。
（４）
前記電流電圧変換回路は、第１のトランジスタよりＳ値の値が小さい第３のトランジスタをさらに有する、
（１）～（３）のいずれか１つに記載の固体撮像装置。
（５）
前記第２のトランジスタは、前記第１のトランジスタよりゲート長が長い、
（１）～（４）のいずれか１つに記載の固体撮像装置。
（６）
前記第１のトランジスタは、当該第１のトランジスタの極性と異なる極性の不純物がイオン注入されたチャネル領域を有し、
前記第２のトランジスタは、当該第２のトランジスタの極性と同じ極性の不純物がイオン注入されたチャネル領域を有する、
（１）～（４）のいずれか１つに記載の固体撮像装置。
（７）
前記第２のトランジスタは、前記第１のトランジスタより、ソース及びドレインの間の不純物領域が浅く、前記不純物領域の不純物分布の濃度が低い、
（１）～（４）のいずれか１つに記載の固体撮像装置。
（８）
前記第２のトランジスタは、前記第１のトランジスタより、サイドウォールが厚い、
（１）～（４）のいずれか１つに記載の固体撮像装置。
（９）
前記第２のトランジスタのボディ端子には、逆電圧が印加され、前記第１のトランジスタのボディ端子には、順電圧が印加される、
（１）～（４）のいずれか１つに記載の固体撮像装置。
（１０）
前記第２のトランジスタの素子領域層の厚さは、前記第１のトランジスタの前記素子領域層の厚さより薄い、
（１）～（４）のいずれか１つに記載の固体撮像装置。
（１１）
前記第１及び第２のトランジスタはフィン電界効果トランジスタ（ＦｉｎＦＥＴ）であり、
前記第２のトランジスタのフィンの幅が、前記第１のトランジスタのフィンの幅より狭い、
（１）～（４）のいずれか１つに記載の固体撮像装置。
（１２）
前記第１及び第２のトランジスタはゲートオールアラウンド（ＧＡＡ）構造のトランジスタであり、
前記第２のトランジスタのチャネルの厚さが、前記第１のトランジスタのチャネルの厚さより薄い、
（１）～（４）のいずれか１つに記載の固体撮像装置。
（１３）
前記第１のトランジスタがＰＤＳＯＩ基板構造を有するトランジスタであり、
前記第２のトランジスタがバルク構造のトランジスタである、
（１）～（４）のいずれか１つに記載の固体撮像装置。
（１４）
前記第１のトランジスタがバルク構造のトランジスタであり、
前記第２のトランジスタがＦＤＳＯＩ基板構造を有するトランジスタである、
（１）～（４）のいずれか１つに記載の固体撮像装置。
（１５）
前記第１のトランジスタがバルク構造のトランジスタ又はＰＤＳＯＩ基板構造を有するトランジスタであり、
前記第２のトランジスタが、フィン部の幅が、ゲート長の１／３より薄いフィン電界効果トランジスタである、
（１）～（４）のいずれか１つに記載の固体撮像装置。
（１６）
前記第１のトランジスタ及び前記第２のトランジスタは、それぞれ異なる基板に配置される、
（１）～（１５）のいずれか１つに記載の固体撮像装置。
（１７）
前記出力回路は、前記電圧信号に基づき、前記光電変換素子に入射した前記入射光の輝度変化を前記出力信号として出力する、
（１）～（１６）のいずれか１つに記載の固体撮像装置。
（１８）
固体撮像装置と、
前記固体撮像装置から出力された出力信号を処理するプロセッサと、
を備え、
前記固体撮像装置は、
入射光の光電変換を行う光電変換素子と、
前記光電変換により生成される電荷量を電圧信号に変換する第１のトランジスタを有する電流電圧変換回路と、
前記第１のトランジスタよりＳ値の値が小さい第２のトランジスタを有し、前記電圧信号に基づき、前記出力信号を生成する出力回路と、
を備える、撮像装置。
１００ 撮像装置
１１０ 光学部
１２０ 記録部
１３０ 制御部
２００ 固体撮像装置
２０１ 受光チップ
２０２ 検出チップ
２１１、２１２、２１３、２３１、２３２、２３３ ビア配置部
２２０ 受光部
２２１ フォトダイオード
２４０ 信号処理回路
２５１ 行駆動回路
２５２ 列駆動回路
２６０ アドレスイベント検出部
３００ アドレスイベント検出回路
３１０ 電流電圧変換回路
３１１ 変換トランジスタ
３３１、３３３ コンデンサ
３１２ 電流源トランジスタ
３１３ 電圧供給トランジスタ
３２０ バッファ
３３０ 減算器
３３２ インバータ
３３４ スイッチ
３４０ 量子化器
３４１ コンパレータ
３５０ 転送回路

Claims (18)

  1. 入射光の光電変換を行う光電変換素子と、
    前記光電変換により生成される電荷量を電圧信号に変換する第１のトランジスタを有する電流電圧変換回路と、
    前記第１のトランジスタよりＳ値の値が小さい第２のトランジスタを有し、前記電圧信号に基づき、出力信号を生成する出力回路と、
    を備える、固体撮像装置。
  2. 前記第２のトランジスタは、前記出力回路に含まれる増幅トランジスタである、
    請求項１に記載の固体撮像装置。
  3. 前記出力回路は、前記電荷量の変化を算出する減算器を備え、
    前記減算器は、前記第２のトランジスタを有する、
    請求項１に記載の固体撮像装置。
  4. 前記電流電圧変換回路は、前記第１のトランジスタよりＳ値の値が小さい第３のトランジスタをさらに有する、
    請求項１に記載の固体撮像装置。
  5. 前記第２のトランジスタは、前記第１のトランジスタよりゲート長が長い、
    請求項１に記載の固体撮像装置。
  6. 前記第１のトランジスタは、当該第１のトランジスタの極性と異なる極性の不純物がイオン注入されたチャネル領域を有し、
    前記第２のトランジスタは、当該第２のトランジスタの極性と同じ極性の不純物がイオン注入されたチャネル領域を有する、
    請求項１に記載の固体撮像装置。
  7. 前記第２のトランジスタは、前記第１のトランジスタより、ソース及びドレインの間の不純物領域が浅く、前記不純物領域の不純物分布の濃度が低い、
    請求項１に記載の固体撮像装置。
  8. 前記第２のトランジスタは、前記第１のトランジスタより、サイドウォールが厚い、
    請求項１に記載の固体撮像装置。
  9. 前記第２のトランジスタのボディ端子には、逆電圧が印加され、前記第１のトランジスタのボディ端子には、順電圧が印加される、
    請求項１に記載の固体撮像装置。
  10. 前記第２のトランジスタの素子領域層の厚さは、前記第１のトランジスタの前記素子領域層の厚さより薄い、
    請求項１に記載の固体撮像装置。
  11. 前記第１のトランジスタ及び前記第２のトランジスタはフィン電界効果トランジスタ（ＦｉｎＦＥＴ）であり、
    前記第２のトランジスタのフィンの幅が、前記第１のトランジスタのフィンの幅より狭い、
    請求項１に記載の固体撮像装置。
  12. 前記第１及び第２のトランジスタはゲートオールアラウンド（ＧＡＡ）構造のトランジスタであり、
    前記第２のトランジスタのチャネルの厚さが、前記第１のトランジスタのチャネルの厚さより薄い、
    請求項１に記載の固体撮像装置。
  13. 前記第１のトランジスタがＰＤＳＯＩ基板構造を有するトランジスタであり、
    前記第２のトランジスタがバルク構造のトランジスタである、
    請求項１に記載の固体撮像装置。
  14. 前記第１のトランジスタがバルク構造のトランジスタであり、
    前記第２のトランジスタがＦＤＳＯＩ基板構造を有するトランジスタである、
    請求項１に記載の固体撮像装置。
  15. 前記第１のトランジスタがバルク構造のトランジスタ又はＰＤＳＯＩ基板構造を有するトランジスタであり、
    前記第２のトランジスタが、フィン部の幅が、ゲート長の１／３より薄いフィン電界効果トランジスタである、
    請求項１に記載の固体撮像装置。
  16. 前記第１のトランジスタ及び前記第２のトランジスタは、それぞれ異なる基板に配置される、
    請求項１に記載の固体撮像装置。
  17. 前記出力回路は、前記電圧信号に基づき、前記光電変換素子に入射した前記入射光の輝度変化を前記出力信号として出力する、
    請求項１に記載の固体撮像装置。
  18. 固体撮像装置と、
    前記固体撮像装置から出力された出力信号を処理するプロセッサと、
    を備え、
    前記固体撮像装置は、
    入射光の光電変換を行う光電変換素子と、
    前記光電変換により生成される電荷量を電圧信号に変換する第１のトランジスタを有する電流電圧変換回路と、
    前記第１のトランジスタよりＳ値の値が小さい第２のトランジスタを有し、前記電圧信号に基づき、前記出力信号を生成する出力回路と、
    を備える、撮像装置。
JP2021020074A 2021-02-10 2021-02-10 固体撮像装置及び撮像装置 Pending JP2022122684A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021020074A JP2022122684A (ja) 2021-02-10 2021-02-10 固体撮像装置及び撮像装置
PCT/JP2022/003257 WO2022172777A1 (ja) 2021-02-10 2022-01-28 固体撮像装置及び撮像装置
US18/263,729 US20240120353A1 (en) 2021-02-10 2022-01-28 Solid-state imaging device and imaging apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021020074A JP2022122684A (ja) 2021-02-10 2021-02-10 固体撮像装置及び撮像装置

Publications (1)

Publication Number Publication Date
JP2022122684A true JP2022122684A (ja) 2022-08-23

Family

ID=82838752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021020074A Pending JP2022122684A (ja) 2021-02-10 2021-02-10 固体撮像装置及び撮像装置

Country Status (3)

Country Link
US (1) US20240120353A1 (ja)
JP (1) JP2022122684A (ja)
WO (1) WO2022172777A1 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3813356A1 (en) * 2017-10-30 2021-04-28 Sony Semiconductor Solutions Corporation Solid-state imaging device
JP2020088722A (ja) * 2018-11-29 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置

Also Published As

Publication number Publication date
WO2022172777A1 (ja) 2022-08-18
US20240120353A1 (en) 2024-04-11

Similar Documents

Publication Publication Date Title
US11546542B2 (en) Solid-state imaging device
CN110036491B (zh) 雪崩光电二极管传感器
US20200057149A1 (en) Optical sensor and electronic device
TWI788818B (zh) 攝像裝置及攝像方法
JP7445397B2 (ja) 受光素子および電子機器
CN112602195A (zh) 摄像装置和电子设备
WO2022172777A1 (ja) 固体撮像装置及び撮像装置
WO2023026525A1 (ja) 情報処理装置
WO2023032284A1 (ja) 固体撮像装置
WO2022196096A1 (ja) イベント検出素子及び電子機器
WO2022118654A1 (ja) 固体撮像素子
WO2024090095A1 (en) Photodetection device and electronic equipment
WO2024075526A1 (ja) 固体撮像装置
WO2022244384A1 (ja) 光検出装置および測距装置
US20240096913A1 (en) Solid-state imaging element and method of manufacturing same
WO2023127110A1 (ja) 光検出装置及び電子機器
WO2022118635A1 (ja) 光検出装置および測距装置
WO2023132052A1 (ja) 光検出素子
WO2023171129A1 (ja) 固体撮像装置
WO2024004222A1 (ja) 光検出装置およびその製造方法
WO2022163373A1 (ja) 光検出装置および測距装置
WO2023132129A1 (ja) 光検出装置
WO2023171147A1 (ja) 半導体装置、光検出装置、及び電子機器
US20230336884A1 (en) Imaging device and imaging method
US20230352512A1 (en) Imaging element, imaging device, electronic equipment