WO2023132129A1 - 光検出装置 - Google Patents

光検出装置 Download PDF

Info

Publication number
WO2023132129A1
WO2023132129A1 PCT/JP2022/042169 JP2022042169W WO2023132129A1 WO 2023132129 A1 WO2023132129 A1 WO 2023132129A1 JP 2022042169 W JP2022042169 W JP 2022042169W WO 2023132129 A1 WO2023132129 A1 WO 2023132129A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
voltage
signal
pixels
transistor
Prior art date
Application number
PCT/JP2022/042169
Other languages
English (en)
French (fr)
Inventor
直嗣 武田
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2023132129A1 publication Critical patent/WO2023132129A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Definitions

  • the present disclosure relates to a photodetector.
  • An EVS Event-based Vision Sensor
  • luminance change is output, and an output value corresponding to the amount of incident light is not output. Therefore, it has been difficult to apply the AF (Auto Focus) function of the image plane phase difference method to the EVS.
  • a photodetector includes a plurality of first pixels that photoelectrically convert incident light from a portion on one side to generate a first current, and a portion of the first pixels that is opposite to the portion. a plurality of second pixels for generating a second current by photoelectrically converting the incident light from the second pixel; a plurality of first luminance circuits for generating; a plurality of second luminance circuits provided corresponding to each of the plurality of second pixels for generating a second luminance signal corresponding to the second current; a plurality of first current comparison circuits provided corresponding to each of the first pixels for comparing the first luminance signal with a reference signal and converting the first luminance signal into a first digital signal; a plurality of second current comparator circuits provided corresponding to each of the two pixels, comparing the second luminance signal with the reference signal and converting the second luminance signal into a second digital signal; and a controller that adjusts the focal position of the incident light based on the signal and the second
  • the control unit adjusts the focal position so that the first and second digital signals from the first and second pixels adjacent to each other are approximately the same.
  • the plurality of first pixels and the plurality of second pixels are alternately arranged adjacent to each other, and the controller controls the arrangement of the first digital signals from the plurality of first pixels and the plurality of second pixels.
  • a deviation direction and a deviation amount of the focus position are determined from the arrangement of the second digital signals from the two pixels.
  • the control unit adjusts the focus position so that the arrangement of the first digital signals from the plurality of first pixels and the arrangement of the second digital signals from the plurality of second pixels are substantially the same.
  • first current-voltage conversion circuits provided corresponding to each of the plurality of first pixels and generating a first voltage signal corresponding to the first current; and a plurality of second current-voltage conversion circuits for generating a second voltage signal corresponding to the second current.
  • the first current-voltage conversion circuit includes a first conversion transistor that converts the first current into a first voltage signal and outputs the voltage signal from a first gate, and a first output connected to the first gate with a predetermined constant current.
  • a first current source transistor that supplies a signal line; and a first voltage supply transistor that supplies a constant voltage corresponding to the predetermined constant current from the first output signal line to the source of the first conversion transistor.
  • the second current-voltage conversion circuit includes a second conversion transistor that converts the second current into a second voltage signal and outputs the second voltage signal from a second gate, and a second conversion transistor that outputs a predetermined constant current to the second gate.
  • a second current source transistor that supplies an output signal line; and a second voltage supply transistor that supplies a constant voltage corresponding to the predetermined constant current from the second output signal line to the source of the second conversion transistor.
  • the first luminance circuit includes a third conversion transistor that converts the first current into a third voltage signal and outputs the third voltage signal from the gate, and the second luminance circuit converts the second current into a fourth voltage signal.
  • the first current comparator circuit is connected between a high voltage source and a first output, the gate is connected to the gate of the third conversion transistor; a third current source transistor for passing a third current responsive to one current; a third current source transistor connected between the first output and a low voltage source, a gate receiving the reference signal and a first reference responsive to the reference signal; a current-passing first reference current transistor, said second current comparison circuit being connected between said high voltage source and a second output, having a gate connected to the gate of said fourth conversion transistor; a fifth current source transistor for passing a fifth current corresponding to a second current; a fifth current source transistor connected between the second output and the low voltage source, having a gate receiving the reference signal; and a second reference current transistor for passing two reference currents.
  • the first current comparison circuit outputs a first digital signal from the first output if the third current is greater than the first reference current, and the third current is less than the first reference current.
  • the first current comparison circuit outputs a second digital signal having an inverse logic to the first digital signal from the first output section, and if the fifth current is greater than the second reference current,
  • the second current comparing circuit outputs the first digital signal from the second output, and if the fifth current is less than the second reference current, the second current comparing circuit outputs the second output. output the second digital signal from the unit.
  • a plurality of third pixels photoelectrically converting the incident light received on the entire surface to generate a third current, wherein the plurality of first pixels and the plurality of second pixels are adjacent to the plurality of third pixels; are arranged alternately and substantially evenly.
  • a first semiconductor chip including the first and second pixels; a second semiconductor chip including the first and second current-voltage conversion circuits; the first and second luminance circuits; and the first and second current comparison circuits. It is configured by stacking semiconductor chips.
  • a first semiconductor chip including the plurality of first and second pixels, the first and second conversion transistors, and the first and second voltage supply transistors; the first and second current source transistors; , a second luminance circuit, and a second semiconductor chip including the first and second current comparator circuits are laminated.
  • the first luminance circuit includes a first conversion transistor that converts the first current into a first voltage signal and outputs the signal from a first gate, and a first output signal line that outputs a predetermined constant current to the first gate. and a first voltage supply transistor that supplies a constant voltage corresponding to the predetermined constant current from the first output signal line to the source of the first conversion transistor, wherein the The second luminance circuit includes a second conversion transistor for converting the second current into a second voltage signal and outputting it from a second gate, and a predetermined constant current to a second output signal line connected to the second gate.
  • a first current comparison circuit converts the first voltage signal into the first digital signal as the first luminance signal
  • a second current comparison circuit converts the second voltage signal into the second luminance signal as the second luminance signal. Convert to digital signal.
  • the first luminance circuit includes a first conversion transistor that converts the first current into a first voltage signal and outputs the voltage signal from a first gate, and a predetermined constant current to a first output signal line connected to the first gate. and a first voltage supply transistor for supplying a constant voltage corresponding to the predetermined constant current from the first output signal line to the source of the first conversion transistor,
  • the second luminance circuit has a second conversion transistor that converts the second current into a second voltage signal and outputs the second voltage signal from a second gate, and supplies a predetermined constant current to a second output signal line connected to the second gate.
  • the first A current comparison circuit converts the gate voltage of the first voltage supply transistor into the first digital signal as the first luminance signal
  • the second current comparison circuit converts the gate voltage of the second voltage supply transistor into the second luminance signal. 2 is converted into the second digital signal as a luminance signal.
  • control unit changes the reference signal.
  • the first and second pixels are adjacent to each other and constitute a plurality of third pixels that photoelectrically convert the incident light received from the entire surface to generate a third current.
  • FIG. 1 is a block diagram showing a configuration example of an imaging apparatus according to a first embodiment
  • FIG. FIG. 4 is a diagram showing an example of a layered structure of the photodetector according to the first embodiment
  • FIG. 2 is a diagram showing an example of a plan view of a light receiving chip according to the first embodiment
  • FIG. 2 is a plan view showing an example of a detection chip according to the first embodiment
  • FIG. 4 is a plan view showing an example of an address event detection unit in the first embodiment
  • FIG. 3 is a block diagram showing a configuration example of an address event detection circuit in the first embodiment
  • FIG. 4 is a circuit diagram showing configuration examples of a current-voltage conversion circuit, a luminance circuit, and a current comparison circuit according to the first embodiment
  • FIG. 4 is a circuit diagram showing a configuration example of a subtractor and a quantizer
  • FIG. FIG. 2 is a plan view showing the arrangement of a plurality of pixels in a light receiving section
  • 4A and 4B are diagrams showing image plane phase difference AF processing according to the first embodiment
  • FIG. 4A and 4B are diagrams showing image plane phase difference AF processing according to the first embodiment
  • FIG. 4A and 4B are diagrams showing image plane phase difference AF processing according to the first embodiment
  • FIG. 4A and 4B are diagrams showing image plane phase difference AF processing according to the first embodiment
  • FIG. 4A and 4B are diagrams showing image plane phase difference AF processing according to the first embodiment
  • FIG. 4A and 4B are diagrams showing image plane phase difference AF processing according to the first embodiment
  • FIG. 4A and 4B are diagrams showing image plane phase difference AF processing according to the first embodiment
  • FIG. 4A and 4B are diagrams showing image plane phase difference AF processing according to the first embodiment
  • FIG. 4A and 4B are diagrams showing image plane phase difference AF processing according to the first embodiment;
  • FIG. FIG. 10 is a flowchart showing the operation of the photodetector according to the modification;
  • FIG. 10 is a plan view showing the arrangement of first pixels, second pixels, and normal pixels of a light receiving portion according to the second embodiment;
  • FIG. 11 is a plan view showing the arrangement of first pixels, second pixels, and normal pixels of a light receiving section according to a third embodiment;
  • the circuit diagram which shows the structural example of the photodetector by 4th Embodiment.
  • the circuit diagram which shows the structural example of the photodetector by 4th Embodiment.
  • the circuit diagram which shows the structural example of the photodetector by 6th Embodiment. 1 is a block diagram showing an example of a schematic configuration of a vehicle control system;
  • FIG. FIG. 2 is an explanatory diagram showing an example of installation positions of an information detection unit outside the vehicle and an imaging unit;
  • Synchronous solid-state imaging devices that capture image data (frames) in synchronization with synchronization signals such as vertical synchronization signals are used in imaging devices.
  • image data can only be acquired at each period of the synchronization signal (for example, 1/60th of a second). Difficulty responding to requests.
  • each pixel is provided with an address event detection circuit that detects in real time that the amount of light in a pixel exceeds a threshold as an event.
  • This address event detection circuit is provided with a current-voltage conversion circuit including two N-type transistors connected in a loop, and the circuit converts the photocurrent from the photodiode into a voltage signal.
  • EVS can generate and output data much faster than synchronous solid-state imaging devices. Therefore, the EVS can improve safety by performing image recognition processing of people and obstacles at high speed, for example, in the traffic field.
  • FIG. 1 is a block diagram showing a configuration example of an imaging device 100 according to the first embodiment.
  • the imaging device 100 captures image data, and includes an imaging lens 110 , a photodetector (EVS) 200 , a recording unit 120 and a control unit 130 .
  • EVS photodetector
  • As the imaging device 100 a camera mounted on an industrial robot, an in-vehicle camera, or the like is assumed.
  • the imaging lens 110 collects incident light and guides it to the photodetector 200 .
  • the photodetector 200 photoelectrically converts incident light to capture image data.
  • the photodetection device 200 performs predetermined signal processing such as image recognition processing on the captured image data, and outputs the processed data to the recording unit 120 via the signal line 209 . .
  • the recording unit 120 records data from the photodetector 200 .
  • the control unit 130 controls the photodetector 200 to capture image data. Also, the control unit 130 changes the relative distance between the imaging lens 110 and the photodetector 200 to adjust the focal position of the incident light.
  • FIG. 2 is a diagram showing an example of the layered structure of the photodetector 200 according to the first embodiment.
  • the photodetector 200 includes a detector chip 202 and a photodetector chip 201 which are stacked. These chips 201 and 202 are joined by vias or the like. In addition to vias, Cu--Cu bonding and bumps can also be used for bonding.
  • FIG. 3 is a diagram showing an example of a plan view of the light receiving chip 201 in the first embodiment.
  • the light receiving chip 201 is provided with a light receiving portion 220 and via arrangement portions 211 to 213 .
  • Vias for example, TSV (Through Silicon Via) connected to the detection chip 202 are arranged in the via arrangement portions 211 to 213 .
  • a plurality of photodiodes 221 are arranged in a two-dimensional lattice pattern in the light receiving section 220 .
  • the photodiode 221 photoelectrically converts incident light to generate a photocurrent.
  • Each photodiode 221 is assigned a pixel address consisting of a row address and a column address and treated as a pixel.
  • FIG. 4 is a plan view showing an example of the detection chip 202 in the first embodiment.
  • the detection chip 202 is provided with via placement sections 231 to 233 , a signal processing circuit 240 , a row driving circuit 251 , a column driving circuit 252 , an address event detection section 260 and a bias supply section 270 .
  • Vias (for example, TSVs) connected to the light receiving chip 201 are arranged in the via arrangement portions 231 to 233 .
  • the address event detection section 260 generates a detection signal from each photocurrent of the plurality of photodiodes 221 and outputs it to the signal processing circuit 240 .
  • This detection signal is a 1-bit signal that indicates whether or not it is detected as an address event that the amount of incident light exceeds a predetermined threshold.
  • the row drive circuit 251 selects a row address and causes the address event detector 260 to output a detection signal corresponding to the row address.
  • the column drive circuit 252 selects a column address and causes the address event detection section 260 to output a detection signal corresponding to the column address.
  • the signal processing circuit 240 performs predetermined signal processing on the detection signal from the address event detection section 260 .
  • the signal processing circuit 240 arranges the detection signals as pixel signals in a two-dimensional lattice, and acquires image data having 1-bit information for each pixel. Then, the signal processing circuit 240 executes signal processing such as image recognition processing on the image data.
  • Signal processing circuit 240 also processes digital signal Vcm from address event detection circuit 300 in FIG.
  • the bias supply unit 270 generates bias voltages such as the bias voltage Vbias and the reference voltage Vref in FIG. 7 and supplies them to the address event detection circuit 300 .
  • the bias supply section 270 may supply the bias voltage Vbias and the reference voltage Vref for each row.
  • FIG. 5 is a plan view showing an example of the address event detector 260 in the first embodiment.
  • a plurality of address event detection circuits 300 are arranged in a two-dimensional lattice.
  • Each of the address event detection circuits 300 is assigned a pixel address and connected to the photodiode 221 of the same address.
  • the address event detection circuit 300 is provided corresponding to each photodiode 221 as a pixel.
  • the address event detection circuit 300 quantizes the voltage signal corresponding to the photocurrent from the corresponding photodiode 221 and outputs it as a detection signal. Also, the address event detection circuit 300 outputs a digital signal Vcm corresponding to the photocurrent from the corresponding photodiode 221 to perform the image plane phase difference AF.
  • FIG. 6 is a block diagram showing a configuration example of the address event detection circuit 300 in the first embodiment.
  • the address event detection circuit 300 includes a current-voltage conversion circuit 310 , a buffer 320 , a subtractor 330 , a quantizer 340 , a transfer circuit 350 , a luminance circuit 360 and an AD conversion circuit 370 .
  • the current-voltage conversion circuit 310 converts the photocurrent from the corresponding photodiode 221 into a voltage signal Vout.
  • Current-voltage conversion circuit 310 supplies voltage signal Vout to buffer 320 .
  • the buffer 320 corrects the voltage signal Vout from the current-voltage conversion circuit 310. Buffer 320 outputs the corrected voltage signal to subtractor 330 .
  • the subtractor 330 reduces the level of the voltage signal Vout from the buffer 320 according to the row driving signal from the row driving circuit 251. Subtractor 330 supplies the reduced voltage signal Vout to quantizer 340 .
  • the quantizer 340 quantizes the voltage signal Vout from the subtractor 330 into a digital signal and outputs it to the transfer circuit 350 as a detection signal.
  • the transfer circuit 350 transfers the detection signal from the quantizer 340 to the signal processing circuit 240 according to the column drive signal from the column drive circuit 252 .
  • the luminance circuit 360 is connected to the current-voltage conversion circuit 310 and generates a luminance signal Vcp according to the photocurrent from the photodiode 221 corresponding to each pixel.
  • An AD conversion circuit 370 as a current comparison circuit compares a luminance current Ipda based on the luminance signal Vcp with a reference current Iref based on a reference signal (reference voltage) Vref, and AD (Analog-to-Digital) converts the luminance signal Vcp into a digital signal. do.
  • FIG. 7 is a circuit diagram showing a configuration example of the current-voltage conversion circuit 310, luminance circuit 360, and AD conversion circuit 370 in the first embodiment.
  • the current-voltage conversion circuit 310 includes a conversion transistor 311 , a capacitor 312 , a current source transistor 313 and a voltage supply transistor 314 .
  • a conversion transistor 311 and the voltage supply transistor 314 for example, an N-type MOS (Metal-Oxide-Semiconductor) transistor is used.
  • a P-type MOS transistor, for example, is used as the current source transistor 313 .
  • the conversion transistor 311 converts the photocurrent Ipd from the corresponding photodiode 221 into a voltage signal Vout and outputs it from the gate.
  • the source of conversion transistor 311 is connected to the cathode of photodiode 221 and the gate of voltage supply transistor 314 via input signal line 315 .
  • the drain of the conversion transistor 311 is connected to the high voltage source VDD through the luminance circuit 360, and the gate is connected through the output signal line 316 to the drain of the current source transistor 313, the drain of the voltage supply transistor 314, and the buffer 320. is connected to the input terminal of
  • the current source transistor 313 supplies a predetermined constant current to the output signal line 316 .
  • a predetermined bias voltage Vbias is applied to the gate of the current source transistor 313 .
  • the source is connected to high voltage supply VDD and the drain is connected to output signal line 316 .
  • the voltage supply transistor 314 supplies a constant voltage corresponding to the constant current from the output signal line 316 to the source of the conversion transistor 311 via the input signal line 315 .
  • the source voltage of the conversion transistor 311 is fixed at a constant voltage. Therefore, when light is incident, the gate-source voltage of the conversion transistor 311 rises according to the photocurrent Ipd, and the level of the voltage signal Vout rises.
  • Capacitor 312 functions as a capacitance that compensates for the phase delay of voltage signal Vout.
  • a capacitance between wirings or a capacitive element such as a transistor can also be used as a capacitor.
  • the conversion transistor 311 and the voltage supply transistor 314 form a loop circuit. Under certain conditions, this loop circuit becomes a negative feedback circuit, and the voltage signal Vout may oscillate.
  • the capacitor 312 compensates for the phase delay of the voltage signal Vout, suppresses the oscillation of the loop circuit of the current-voltage conversion circuit 310, and stabilizes it.
  • the luminance circuit 360 has a conversion transistor 361 .
  • a P-type MOS transistor for example, is used for the conversion transistor 361 .
  • the source of conversion transistor 361 is connected to high voltage source VDD.
  • the drain of conversion transistor 361 is connected to the drain of conversion transistor 311 and the gate of conversion transistor 361 .
  • a gate of the conversion transistor 361 is connected to the drain of the conversion transistor 311 and the AD conversion circuit 370 .
  • the conversion transistor 361 generates a voltage corresponding to the photocurrent Ipd flowing through the photodiode 221 as the luminance signal Vcp, and outputs it from the gate of the conversion transistor 361 .
  • the AD conversion circuit 370 has a current source transistor 371 , a reference current transistor 372 and a buffer 373 .
  • a P-type MOS transistor for example, is used for the current source transistor 371 .
  • An N-type MOS transistor for example, is used for the reference current transistor 372 .
  • a CMOS circuit for example, is used for the buffer 373 .
  • the source of the current source transistor 371 is connected to the high voltage source VDD.
  • the drain of current source transistor 371 is connected to the drain of reference current transistor 372 and the input of buffer 373 .
  • the gate of current source transistor 371 is connected to the gate and drain of conversion transistor 361 .
  • the current source transistor 371 and the conversion transistor 361 form a current mirror circuit, and the current source transistor 371 flows a current Ipda corresponding to a predetermined mirror ratio with respect to the photocurrent Ipd.
  • the current Ipda has a current value proportional to the photocurrent Ipd.
  • the drain of the reference current transistor 372 is connected to the drain of the current source transistor 371 and the input of the buffer 373 .
  • the source of reference current transistor 372 is connected to a low voltage source (eg, ground).
  • the gate of reference current transistor 372 receives reference voltage Vref.
  • the reference voltage Vref is set to a predetermined value, but can be changed arbitrarily.
  • the reference current transistor 372 passes a reference current Iref according to the reference voltage Vref.
  • the input of the buffer 373 is connected to a node Nda between the current source transistor 371 and the reference current transistor 372, and outputs the voltage level of the node Nda as a digital signal from the output section.
  • the AD conversion circuit 370 outputs a high level (“1”) digital signal from the output section of the buffer 373 .
  • the voltage of the node Nda becomes a low level voltage close to the voltage of the low voltage source (eg ground potential). Therefore, the AD conversion circuit 370 outputs a low level (“0”) digital signal from the output section of the buffer 373 .
  • the AD conversion circuit 370 compares the current Ipda corresponding to the photocurrent Ipd with the reference current Iref, and outputs a digital signal Vcm based on the magnitude relationship therebetween. Thereby, the AD conversion circuit 370 can output digital signals Vcm having logics opposite to each other depending on whether the luminance of the incident light is higher or lower than the threshold value.
  • FIG. 8 is a circuit diagram showing a configuration example of the subtractor 330 and the quantizer 340.
  • FIG. Subtractor 330 comprises capacitors 331 and 333 , inverter 332 and switch 334 .
  • the quantizer 340 also includes a comparator 341 .
  • Capacitor 333 is connected in parallel with inverter 332 .
  • the switch 334 opens and closes the path connecting both ends of the capacitor 333 according to the row drive signal.
  • the inverter 332 inverts the voltage signal input via the capacitor 331 .
  • the inverter 332 outputs the inverted signal to the non-inverting input terminal (+) of the comparator 341 .
  • Equation 8 represents the subtraction operation of the voltage signal, and the gain of the subtraction result is C1/C2. Since it is usually desired to maximize the gain, it is preferable to design the capacitance value C1 to be large and the capacitance value C2 to be small. On the other hand, if C2 is too small, the kTC noise may increase and the noise characteristics may deteriorate, so the reduction of the capacitance of C2 is limited within the range in which noise can be tolerated. In addition, since the address event detection circuit 300 including the subtractor 330 is mounted for each pixel, the capacitance values C1 and C2 are restricted in terms of area.
  • the capacitance values C1 and C2 also vary in their possible range in proportion to the pixel size, but in a normal design, for example, the capacitance value C1 is set to a value of 20 to 200 femtofarads (fF). be done. Capacitance value C2 is set to a value between 1 and 20 femtofarads (fF).
  • the comparator 341 compares the voltage signal from the subtractor 330 with a predetermined threshold voltage Vth applied to the inverting input terminal (-). The comparator 341 outputs a signal indicating the comparison result to the transfer circuit 350 as a detection signal.
  • the capacitors 331 and 333 are provided as capacitive elements, wiring capacitors, transistors, or the like may be provided instead.
  • the type of the capacitive element having the capacitance value C1 and the type of the capacitive element having the capacitance value C2 are desirably the same because the relative accuracy affects the characteristics.
  • the capacitive element having the capacitance value CC and the capacitive elements having the capacitance values C1 and C2 may be of different types.
  • an inter-wiring capacitance may be used as the capacitive element having the capacitance value CC
  • capacitors may be used as the capacitive elements having the capacitance values C1 and C2.
  • FIG. 9 is a plan view showing the arrangement of a plurality of pixels in the light receiving section 220.
  • Each pixel 222 has a photodiode 221 and photoelectrically converts incident light to generate current.
  • R (Red), G (Green), and B (Blue) pixels 222 (hereinafter also referred to as normal pixels 222) photoelectrically convert incident light corresponding to each color.
  • the RGB normal pixels 222 are not shielded from light, and receive incident light of each color of RGB over the entire surface and perform photoelectric conversion. Therefore, the R normal pixel 222 photoelectrically converts red light, the G normal pixel 222 photoelectrically converts green light, and the B normal pixel 222 photoelectrically converts blue light.
  • the first pixel PnL (n is a positive integer) shields a portion on one side and photoelectrically converts incident light from the exception portion to generate a first current.
  • the first pixel PnL shields approximately half of the left side and photoelectrically converts incident light from approximately the right half.
  • the second pixel PnR shields a portion of the first pixel PnL opposite to the shielded portion, and photoelectrically converts incident light from the exception portion to generate a second current.
  • the second pixel PnR shields approximately half of the right side and photoelectrically converts incident light from approximately the left side.
  • the first pixels PnL and the second pixels PnR are arranged adjacent to the normal pixels 222, and are arranged alternately and substantially evenly.
  • a second pixel P1R is arranged next to the first pixel P1L with a B (Blue) pixel 222 interposed therebetween.
  • a first pixel P2L is arranged next to the second pixel P1R with another B (Blue) pixel 222 interposed therebetween.
  • the first pixels PnL and the second pixels PnR are alternately and substantially evenly arranged.
  • the RGB normal pixels 222 are also arranged substantially evenly along with the first and second pixels PnL and PnR.
  • the current-voltage conversion circuit 310, luminance circuit 360 and AD conversion circuit 370 in FIG. 7 are provided corresponding to each of the first pixel PnL and the second pixel PnR.
  • the current-voltage conversion circuit 310, the luminance circuit 360 and the AD conversion circuit 370 corresponding to the first pixel PnL are called the first current-voltage conversion circuit 310, the first luminance circuit 360 and the first AD conversion circuit 370 for convenience.
  • the current-voltage conversion circuit 310, the luminance circuit 360 and the AD conversion circuit 370 corresponding to the second pixel PnR are called the second current-voltage conversion circuit 310, the second luminance circuit 360 and the second AD conversion circuit 370 for convenience.
  • the first current-voltage conversion circuit 310 is provided corresponding to each of the plurality of first pixels PnL, and generates a first voltage signal corresponding to the photocurrent Ipd flowing through the corresponding first pixel PnL.
  • a second current-voltage conversion circuit 310 is provided corresponding to each of the plurality of second pixels PnR, and generates a second voltage signal corresponding to the photocurrent Ipd flowing through the corresponding second pixel PnR.
  • the first current-voltage conversion circuit 310 includes a first conversion transistor 311 , a first current source transistor 313 and a first voltage supply transistor 314 .
  • the first conversion transistor 311 converts the photocurrent Ipd into an output signal Vout and outputs it from the gate.
  • the first current source transistor 313 supplies a predetermined constant current to the first output signal line 316 connected to the gate of the first conversion transistor 311 .
  • the first voltage supply transistor 314 supplies a constant voltage corresponding to a predetermined constant current from the first output signal line 316 to the source of the first conversion transistor 311 .
  • the second current-voltage conversion circuit 310 includes a second conversion transistor 311 , a second current source transistor 313 , and a second voltage supply transistor 314 .
  • the second conversion transistor 311 converts the photocurrent Ipd into an output signal Vout and outputs it from the gate.
  • the second current source transistor 313 supplies a predetermined constant current to the second output signal line 316 connected to the gate of the second conversion transistor 311 .
  • the second voltage supply transistor 314 supplies a constant voltage corresponding to a predetermined constant current from the second output signal line 316 to the source of the second conversion transistor 311 .
  • the first and second power supply voltage conversion circuits 310 can output voltage signals Vout corresponding to the respective photocurrents Ipd.
  • the first luminance circuit 360 is provided corresponding to each of the plurality of first pixels PnL, and generates a first luminance signal Vcp according to the photocurrent Ipd flowing through the corresponding first pixel PnL.
  • the second luminance circuit 360 is provided corresponding to each of the plurality of second pixels PnR and generates a second luminance signal Vcp according to the photocurrent Ipd flowing through the corresponding second pixel PnR.
  • the first luminance circuit 360 includes a third conversion transistor 361 that converts the photocurrent Ipd into a luminance signal Vcp and outputs it from the gate. Thereby, the first luminance circuit 360 is provided corresponding to each of the plurality of first pixels PnL, and generates the first luminance signal Vcp corresponding to the photocurrent Ipd flowing through the corresponding first pixel PnL.
  • the second luminance circuit 360 includes a fourth conversion transistor 361 that converts the photocurrent Ipd into a luminance signal Vcp and outputs it from the gate.
  • the second luminance circuit 360 is provided corresponding to each of the plurality of second pixels PnR and generates a second luminance signal Vcp according to the photocurrent Ipd flowing through the corresponding second pixel PnR.
  • the first AD conversion circuit 370 includes a third current source transistor 371 , a first reference current transistor 372 and a first buffer 373 .
  • the third current source transistor 371 is connected between the high voltage source VDD and the output and has its gate connected to the gate of the third conversion transistor 361 .
  • the third current source transistor 371 causes the current Ipda corresponding to the photocurrent Ipd to flow.
  • a first reference current transistor 372 is connected between the output and a low voltage source GND, and receives a reference signal Vref at its gate. This causes the first reference current transistor 372 to flow the reference current Iref corresponding to the reference signal Vref.
  • the first AD conversion circuit 370 is provided corresponding to each of the plurality of first pixels PnL, compares the current Ipda corresponding to the first luminance signal Vcp with the current Iref corresponding to the reference signal Vref, and converts the first luminance signal Vcp can be AD-converted into the first digital signal Vcm.
  • the first buffer 373 is connected to the node Nda of the first AD conversion circuit 370 and outputs the digital signal Vcm.
  • the second AD conversion circuit 370 includes a fifth current source transistor 371 and a second reference current transistor 372.
  • the fifth current source transistor 371 is connected between the high voltage source VDD and the output, and has its gate connected to the gate of the fourth conversion transistor 361 .
  • the fifth current source transistor 371 causes the current Ipda corresponding to the photocurrent Ipd to flow.
  • a second reference current transistor 372 is connected between the output and the low voltage source GND, and has its gate receiving the reference signal Vref.
  • the reference signal Vref is the same as the reference signal Vref received by the first reference current transistor 372 . This causes the second reference current transistor 372 to flow the reference current Iref according to the reference signal Vref.
  • the second AD conversion circuit 370 is provided corresponding to each of the plurality of second pixels PnR, compares the current Ipda corresponding to the second luminance signal Vcp with the current Iref corresponding to the reference signal Vref, and converts the second luminance signal Vcp can be AD-converted to the second digital signal Vcm.
  • the second buffer 373 is connected to the node Nda of the second AD conversion circuit 370 and outputs the digital signal Vcm.
  • the first and second pixels PnL and PnR may be pixels without color filters, or may be pixels receiving the same color of R, G, and B.
  • the photodetector 200 executes image plane phase difference AF processing using luminance signals from the first and second pixels PnL and PnR.
  • 10A to 12B are diagrams showing image plane phase difference AF processing according to the first embodiment.
  • 10A, 11A, and 12A are conceptual diagrams showing the positional relationship among the object to be imaged OB, the imaging lens 110, the focal position F, and the light receiving section 220.
  • FIG. 10B, 11B and 12B are graphs showing the relationship between the positions of the first and second pixels PnL and PnR and the current Ipda proportional to the photocurrent Ipd.
  • the digital signals Vcm in FIGS. 10B, 11B, and 12B show the digital signal Vcm of the first pixel PnL in the upper stage, and the digital signal Vcm of the second pixel PnR in the lower stage.
  • FIG. 10A and 10B show a case (front focus state) in which the focal position F is positioned closer to the imaging lens 110 than the light receiving surface of the light receiving unit 220.
  • FIG. The incident light L1 is incident light passing through one side of the imaging lens 110, and the incident light L2 is incident light passing through the other side of the imaging lens 110.
  • FIG. In the case of the front focus state the incident light L1 passes through the focal position F and enters the second pixel PnR.
  • the incident light L2 passes through the focal position F and enters the first pixel PnL. Therefore, as shown in FIG. 10A, the incident lights L1 and L2 pass through the focal position F and are incident on the light receiving section 220 while being mutually inverted. Thereby, as shown in FIG.
  • the current Ipda of the incident light L1 is detected by the second pixel PnR.
  • a current Ipda of the incident light L2 is detected by the first pixel PnL.
  • the current Ipda substantially represents the photocurrent Ipd (luminance) because it is proportional to the photocurrent Ipd with a predetermined mirror ratio.
  • the first luminance circuit 360 generates the first luminance signal Vcp according to the photocurrent Ipd of the first pixel PnL.
  • the first AD conversion circuit 370 receives the first luminance signal Vcp, generates a current Ipda proportional to the photocurrent Ipd, and compares the current Ipda with the reference current Iref.
  • the first AD conversion circuit 370 outputs a digital signal Vcm according to the magnitude relationship between the current Ipda and the reference current Iref. For example, when the current Ipda is larger than the reference current Iref, the first AD conversion circuit 370 outputs a high level voltage (eg, "1") as the digital signal Vcm from the output section. When the current Ipda is smaller than the reference current Iref, the first AD conversion circuit 370 outputs a low level voltage (eg, "0") as the digital signal Vcm from the output section.
  • the second luminance circuit 360 generates a second luminance signal Vcp according to the photocurrent Ipd of the second pixel PnR.
  • the second AD conversion circuit 370 receives the second luminance signal Vcp, generates a current Ipda proportional to the photocurrent Ipd, and compares the current Ipda with the reference current Iref.
  • the second AD conversion circuit 370 outputs a digital signal Vcm according to the magnitude relationship between the current Ipda and the reference current Iref. For example, when the current Ipda is greater than the reference current Iref, the second AD conversion circuit 370 outputs a high level voltage (eg, "1") as the digital signal Vcm from the output section. When the current Ipda is smaller than the reference current Iref, the second AD conversion circuit 370 outputs a low level voltage (for example, "0") as the digital signal Vcm from the output section.
  • the first and second AD conversion circuits 370 can output the digital signal Vcm corresponding to the current Ipda corresponding to the photocurrent Ipd of the first and second pixels PnL and PnR, respectively.
  • the digital signal Vcm of FIG. 10B shows the digital signal Vcm of the first pixel PnL in the upper stage and the digital signal Vcm of the second pixel PnR in the lower stage.
  • the digital signals Vcm of the first and second pixels PnL and PnR adjacent to each other are shown at the same pixel positions in the upper and lower rows, respectively.
  • the current Ipda of the first pixel PnL receiving the incident light L2 is smaller than the reference current Iref, so the digital signal Vcm from the first AD conversion circuit 370 corresponding to the first pixel PnL is "0". Since the current Ipda of the second pixel PnR that has received the incident light L1 is larger than the reference current Iref, the digital signal Vcm from the second AD conversion circuit 370 corresponding to the second pixel PnR is "1".
  • the digital signal Vcm from the second AD conversion circuit 370 corresponding to the second pixel PnR changes from "1" to "0". ”.
  • the digital signal Vcm from the first AD conversion circuit 370 corresponding to the first pixel PnL changes from "1" to "0". ”.
  • the digital signal Vcm from the second AD conversion circuit 370 corresponding to the second pixel PnR changes from "0" to "1". ”.
  • the digital signal Vcm from the first AD conversion circuit 370 corresponding to the first pixel PnL changes from "0" to "1". ”.
  • the digital signal Vcm from the second AD conversion circuit 370 corresponding to the second pixel PnR changes from "1" to "0". ”.
  • the focal position F when the focal position F is shifted from the light receiving surface of the light receiving unit 220, the pixel position where the digital signal Vcm changes differs (shifts) between the first pixel PnL and the second pixel PnR.
  • FIG. 11A and 11B show a case (in-focus state) in which the focal position F is located on the light receiving surface of the light receiving unit 220.
  • FIG. In the in-focus state the incident lights L1 and L2 are both incident on the first and second pixels PnL and PnR. Thereby, as shown in FIG. 11B, the current Ipda of the incident light L1, L2 is detected by both the first and second pixels PnL, PnR.
  • the current Ipda is approximately equal in the first and second pixels PnL and PnR.
  • the currents Ipda of the first and second pixels PnL and PnR are substantially the same depending on the pixel position.
  • the current Ipda of the first and second pixels PnL, PnR receiving the incident light L1, L2 is smaller than the reference current Iref, and therefore corresponds to the first and second pixels PnL, PnR.
  • the digital signals Vcm from the first and second AD conversion circuits 370 are both "0".
  • the digital signals Vcm from the first and second AD conversion circuits 370 corresponding to the first and second pixels PnL and PnR both change from “0" to "1".
  • the digital signals Vcm from the first and second AD conversion circuits 370 corresponding to the first and second pixels PnL and PnR both change from "1" to "0".
  • FIG. 12A and 12B show a case (rear focus state) in which the focal position F is located on the side opposite to the imaging lens 110 with respect to the light receiving surface of the light receiving unit 220.
  • FIG. 12A In the case of the rear focus state, the incident light L1 passes through the focal position F and enters the first pixel PnL.
  • the incident light L2 passes through the focal position F and enters the second pixel PnR. Therefore, as shown in FIG. 12A, the incident lights L1 and L2 pass through the focal position F and enter the light receiving section 220 in a non-inverted state.
  • FIG. 12B the current Ipda of the incident light L1 is detected by the first pixel PnL.
  • a current Ipda of the incident light L2 is detected by the second pixel PnR.
  • the current Ipda of the first pixel PnL that has received the incident light L1 is greater than the reference current Iref.
  • Vcm is "1". Since the current Ipda of the second pixel PnR that has received the incident light L2 is smaller than the reference current Iref, the digital signal Vcm from the second AD conversion circuit 370 corresponding to the second pixel PnR is "0".
  • the digital signal Vcm from the first AD conversion circuit 370 corresponding to the first pixel PnL changes from "1" to "0". ”.
  • the digital signal Vcm from the second AD conversion circuit 370 corresponding to the second pixel PnR changes from "1" to "0". ”.
  • the digital signal Vcm from the first AD conversion circuit 370 corresponding to the first pixel PnL changes from "1" to "0". ”.
  • the focal position F when the focal position F is shifted from the light receiving surface of the light receiving unit 220, the pixel position where the digital signal Vcm changes differs (shifts) between the first pixel PnL and the second pixel PnR.
  • the shift directions of the digital signal Vcm are opposite to each other between the front-focused state and the rear-focused state.
  • the digital signal Vcm of the second pixel PnR is shifted in the direction indicated by the dashed arrow A1 in FIG. 10A with respect to the digital signal Vcm of the first pixel PnL.
  • the relative deviation amount between the digital signal Vcm of the first pixel PnL and the digital signal Vcm of the second pixel PnR is 8 digits.
  • the digital signal Vcm of the first pixel PnL is shifted in the direction indicated by the dashed arrow A2 in FIG. 12A with respect to the digital signal Vcm of the second pixel PnR.
  • the relative deviation amount between the digital signal Vcm of the first pixel PnL and the digital signal Vcm of the second pixel PnR is 8 digits.
  • the shift direction of the digital signals Vcm of the first and second pixels PnL and PnR indicates the shift direction of the focal position F with respect to the light receiving surface of the light receiving unit 220
  • the shift amount of the digital signal Vcm shows the amount of deviation of the focal position F with respect to the light receiving surface of .
  • the control unit 130 reduces the distance between the imaging lens 110 and the light receiving unit 220 according to the deviation direction A1 of the digital signals Vcm of the first and second pixels PnL and PnR.
  • the imaging lens 110 or the light receiving unit 220 is moved so as to move.
  • the control unit 130 moves the imaging lens 110 or the light receiving unit 220 by a predetermined distance according to the shift amount (for example, 8 digits) of the digital signals Vcm of the first and second pixels PnL and PnR.
  • the control unit 130 adjusts the focus position F so that the digital signals of the first and second pixels PnL and PnR are approximately the same.
  • control unit 130 can align focal position F with the light receiving surface of light receiving unit 220, and the front focus state of photodetector 200 can be brought into focus. can.
  • the control unit 130 increases the distance between the imaging lens 110 and the light receiving unit 220 in accordance with the shift direction A2 of the digital signals Vcm of the first and second pixels PnL and PnR. Then, the imaging lens 110 or the light receiving section 220 is moved. At this time, the control unit 130 moves the imaging lens 110 or the light receiving unit 220 by a predetermined distance according to the shift amount (for example, 8 digits) of the digital signals Vcm of the first and second pixels PnL and PnR. Accordingly, the control unit 130 adjusts the focus position F so that the digital signals of the first and second pixels PnL and PnR are approximately the same. As a result, as shown in FIGS. 11A and 11B, the control unit 130 can align the focal point F with the light receiving surface of the light receiving unit 220, and the rear focus state of the photodetector 200 can be brought into focus. can.
  • the shift amount for example, 8 digits
  • the correspondence relationship between the shift direction (A1 or A2) of the digital signal Vcm and the moving direction of the imaging lens 110 or the light receiving unit 220 is known in advance. Therefore, the information of the correspondence relation should be stored in advance in the memory 131 in the control unit 130 shown in FIG. Also, the correspondence relationship between the shift amount of the digital signal Vcm (the number of digits of the digital value) and the movement distance of the imaging lens 110 or the light receiving unit 220 is known in advance. Therefore, the information of the corresponding relationship may also be stored in the memory 131 in advance.
  • the moving direction and moving distance of the imaging lens 110 or the light receiving unit 220 are uniquely determined according to the shift direction and shift amount of the digital signals Vcm of the first and second pixels PnL and PnR. Therefore, the control unit 130 does not need to move the position of the imaging lens 110 or the light receiving unit 220 by trial and error in order to specify the position of the focused state, and can specify the position of the focused state in a short time. be able to.
  • the first pixel PnL with one half of the light shielded and the second pixel PnR with the other half of the light shielded are arranged adjacent to each other.
  • PnR to adjust the focal position F of the incident light based on the digital signal Vcm corresponding to each photocurrent Ipd.
  • the control unit 130 determines the shift direction and shift amount of the focal position F from the arrangement of the digital signals Vcm from the first pixels PnL and the arrangement of the digital signals Vcm from the second pixels PnR.
  • the shift direction and shift amount of the focal position F are the relative shift direction (A1 or A2) and shift amount ( The number of digits of the digital signal Vcm) can be uniquely determined.
  • the control unit 130 adjusts the focal position so that the arrangement of the digital signals Vcm from the first pixels PnL and the arrangement of the digital signals Vcm from the second pixels PnR are substantially the same, thereby setting the focal position F on the light receiving unit 220. It can be adapted to the light receiving surface. Thereby, the control section 130 can easily focus the incident light on the light receiving surface of the light receiving section 220 . That is, according to this embodiment, the on-field phase difference AF function can be easily applied to the EVS.
  • the photodetector 200 apart from the current-voltage conversion circuit 310, the luminance circuit 360 that outputs the luminance signal Vcp from the photocurrent Ipd, and the AD conversion circuit that AD-converts the luminance signal Vcp to generate the digital signal Vcm. 370 are provided.
  • the photodetector 200 can perform the image plane phase difference AF function simultaneously with the operation of the EVS.
  • the photodetector 200 allows the luminance circuit 360 and the AD conversion circuit 370 to perform the image plane phase difference AF function even when no luminance change event occurs in the EVS.
  • the reference voltage Vref in FIG. 7 may be a predetermined voltage.
  • the reference voltage Vref may not be appropriate, such as when the current Ipda is always lower than the reference current Iref, or when the current Ipda is always higher than the reference current Iref.
  • the digital signals Vcm shown in FIGS. 10B, 11B, and 12B are all "0" or all "1" for both the first and second pixels PnL and PnR. Therefore, control unit 130 cannot perform the on-image plane phase difference AF function.
  • the reference voltage Vref is made variable.
  • the control unit 130 changes the reference voltage Vref stepwise or continuously to adjust the reference current Iref.
  • FIG. 12C is a flowchart showing the operation of the photodetector 200 according to the modification.
  • the signal processing circuit 240 acquires the digital signal Vcm of each of the first and second pixels PnL and PnR (S10).
  • the control unit 130 determines whether the image plane phase difference AF function can be executed using the arrangement of the digital signals Vcm (S20). For example, when the digital signal Vcm is biased toward one logic in the first and second pixels PnL and PnR, the control unit 130 controls the ratio of "0" and "1" in the arrangement of the digital signal Vcm to be approximately half.
  • the reference voltage Vref is set so that Of course, the ratio of "0" and "1" in the digital signal Vcm is not limited to half, and may be a ratio within a predetermined range.
  • the control unit 130 adjusts the reference voltage Vref (S30).
  • the change direction of the reference voltage Vref is determined based on the digital signal Vcm. For example, when the digital signal Vcm is biased toward "0", it is determined that the reference current Iref is too high, and the control section 130 reduces the reference voltage Vref. On the other hand, when the digital signal Vcm is biased toward "1", it is determined that the reference current Iref is too low, and the control section 130 increases the reference voltage Vref. Thus, the reference voltage Vref is adjusted and steps S10 and S20 are executed again.
  • the control unit 130 executes the image plane phase difference AF function. That is, the control unit 130 compares the arrangement of the digital signals Vcm of the first and second pixels PnL and PnR to calculate the shift direction and amount of the focus position F (S40). Next, the control unit 130 calculates the moving direction and moving amount of the imaging lens 110 or the light receiving unit 220 based on the shifting direction and shifting amount of the focal position F (S50). Next, control unit 130 moves imaging lens 110 or light receiving unit 220 according to the calculated movement direction and movement amount (S60). Thereby, the focal position F fits the light receiving surface of the light receiving unit 220 .
  • the photodetector 200 performs imaging (S70).
  • the photodetector 200 can appropriately perform the image plane phase difference AF function after appropriately adjusting the reference voltage Vref.
  • FIG. 13 is a plan view showing the arrangement of the first pixels PnL, the second pixels PnR and the normal pixels 222 of the light receiving section 220 according to the second embodiment.
  • the first and second pixels PnL and PnR are intermittently and substantially evenly arranged in an arbitrary pixel row. Adjacent first and second pixels PnL and PnR may be adjacent with the normal pixel 222 interposed therebetween as shown in FIG. 13, or may be adjacent so as to be in contact with each other.
  • the pixel row is used to perform the image plane phase difference AF function described with reference to FIGS. 10A to 12B. can be executed.
  • first and second pixels PnL and PnR may be intermittently and substantially evenly arranged in any pixel column.
  • the arrangement of the first and second pixels PnL and PnR is not limited to FIG. 13, and may be arbitrary as long as the arrangement of the digital signals Vcm shown in FIGS. 10B, 11B, and 12B can be obtained.
  • FIG. 14 is a plan view showing the arrangement of the first pixels PnL, the second pixels PnR and the normal pixels 222 of the light receiving section 220 according to the third embodiment.
  • the first and second pixels PnL and PnR adjacent to each other and the normal pixel 222 are composed of the same pixels. Therefore, approximately half of the normal pixels 222 on one side are used as the first pixels PnL, and approximately half of the normal pixels 222 on the other side are used as the second pixels PnR.
  • the normal pixel 222 photoelectrically converts incident light received from the entire surface.
  • the on-chip lens OCL is provided corresponding to each normal pixel 222 . Accordingly, the adjacent first and second pixels PnL and PnR provided in one normal pixel 222 correspond to one on-chip lens OCL.
  • the normal pixel 222 can also function as a pixel for detecting each color of RGB, and can also be used as the first and second pixels PnL and PnR for the image plane phase difference AF function.
  • the normal pixel 222 is used for the image plane phase difference AF function as the first and second pixels PnL and PnR.
  • the normal pixels 222 are used as the EVS for imaging processing.
  • FIG. 15 to 17 are circuit diagrams showing configuration examples of the photodetector 200 according to the fourth embodiment. 15 to 17 show specific examples of the light receiving chip 201 and the detection chip 202 shown in FIG.
  • the photodiodes 221 constituting the first and second pixels PnL and PnR and the normal pixels 222, that is, the light receiving section 220, are configured by one semiconductor chip as the light receiving chip 201.
  • FIG. Other configurations of the address event detection circuit 300 are configured as other semiconductor chips as the detection chip 202.
  • FIG. The photodetector 200 is configured such that a light receiving chip 201 and a detection chip 202 are stacked as shown in FIG.
  • the area of the photodiode 221 can be increased, and the amount of light received can be increased.
  • the photodiode 221, the conversion transistor 311, the voltage supply transistor 314 and the capacitor 312 are composed of one semiconductor chip as the light receiving chip 201. That is, the N-type MOS transistors 311 and 314 and the capacitor 312 of the current-voltage conversion circuit 310 are provided on the light receiving chip 201 .
  • Other configurations of the address event detection circuit 300 (current source transistor 313, luminance circuit 360, AD conversion circuit 370, etc.) are configured as other semiconductor chips as the detection chip 202.
  • the N-type MOS transistors 311 and 314 in the light-receiving chip 201, it is possible to lay out the detection chip 202 even if the circuit scale of the detection chip 202 is increased. That is, the area efficiency of the light receiving chip 201 and the detection chip 202 can be improved.
  • the photodiode 221 and the address event detection circuit 300 are composed of one semiconductor chip as the light receiving chip 201.
  • a subsequent signal processing circuit 240 (FIG. 4) connected to the voltage signal Vout is configured in another semiconductor chip as the detection chip 202 .
  • the entire address event detection circuit 300 in the light receiving chip 201 even if the circuit scale of the signal processing circuit 240 becomes large, it can be configured with the light receiving chip 201 and the detection chip 202. That is, the area efficiency of the light receiving chip 201 and the detection chip 202 can be improved.
  • FIG. 18 is a circuit diagram showing a configuration example of the photodetector 200 according to the fifth embodiment.
  • the AD conversion circuit 380 AD-converts the voltage signal Vout output from the current-voltage conversion circuit 310 to generate the digital signal Vcm. Therefore, the current-voltage conversion circuit 310 also functions as the luminance circuit 360 .
  • the first and second luminance circuits 360 each have the same configuration as the current-voltage conversion circuit 310, and output the voltage signal Vout as the luminance signal Vcp.
  • the AD conversion circuit 380 is connected with the output signal line 316 .
  • the AD conversion circuit 380 AD-converts the voltage signal Vout into a digital signal Vcm using the voltage signal Vout as the luminance signal Vcp.
  • Other configurations and operations of current-voltage conversion circuit 310 are similar to those of FIG. Therefore, the fifth embodiment can obtain the same effect as the first embodiment.
  • the voltage signal Vout is used as the luminance signal Vcp, and the luminance signal Vcp is not generated from the photocurrent Ipd, so the conversion transistor 361 can be omitted. Therefore, the circuit scale of the address event detection circuit 300 can be reduced.
  • FIG. 19 is a circuit diagram showing a configuration example of the photodetector 200 according to the sixth embodiment.
  • the AD conversion circuit 380 AD-converts the voltage of the input signal line 315 as the luminance signal Vcp to generate the digital signal Vcm. Therefore, the current-voltage conversion circuit 310 also functions as the luminance circuit 360 .
  • the first and second luminance circuits 360 each have the same configuration as the current-voltage conversion circuit 310, and output the voltage of the input signal line 315 as the luminance signal Vcp.
  • the AD conversion circuit 380 AD-converts the input signal line 315 into a digital signal Vcm using the voltage of the input signal line 315 as the luminance signal Vcp.
  • Other configurations and operations of current-voltage conversion circuit 310 are similar to those of FIG. Therefore, the sixth embodiment can obtain the same effect as the first embodiment.
  • the voltage of the input signal line 315 is used as the luminance signal Vcp, and the luminance signal Vcp is not generated from the photocurrent Ipd, so the conversion transistor 361 can be omitted. Therefore, the circuit scale of the address event detection circuit 300 can be reduced.
  • the technology (this technology) according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure can be realized as a device mounted on any type of moving body such as automobiles, electric vehicles, hybrid electric vehicles, motorcycles, bicycles, personal mobility, airplanes, drones, ships, and robots. may
  • FIG. 20 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • a vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an inside information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio/image output unit 12052, and an in-vehicle network I/F (Interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the driving system control unit 12010 includes a driving force generator for generating driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism to adjust and a brake device to generate braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices equipped on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, winkers or fog lamps.
  • body system control unit 12020 can receive radio waves transmitted from a portable device that substitutes for a key or signals from various switches.
  • the body system control unit 12020 receives the input of these radio waves or signals and controls the door lock device, power window device, lamps, etc. of the vehicle.
  • the vehicle exterior information detection unit 12030 detects information outside the vehicle in which the vehicle control system 12000 is installed.
  • the vehicle exterior information detection unit 12030 is connected with an imaging section 12031 .
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image of the exterior of the vehicle, and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as people, vehicles, obstacles, signs, or characters on the road surface based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of received light.
  • the imaging unit 12031 can output the electric signal as an image, and can also output it as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared rays.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • the in-vehicle information detection unit 12040 is connected to, for example, a driver state detection section 12041 that detects the state of the driver.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing off.
  • the microcomputer 12051 calculates control target values for the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and controls the drive system control unit.
  • a control command can be output to 12010 .
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle lane deviation warning. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) functions including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle lane deviation warning. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) functions including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, etc. based on the information about the vehicle surroundings acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver's Cooperative control can be performed for the purpose of autonomous driving, etc., in which vehicles autonomously travel without depending on operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12030 based on the information outside the vehicle acquired by the information detection unit 12030 outside the vehicle.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control aimed at anti-glare such as switching from high beam to low beam. It can be carried out.
  • the audio/image output unit 12052 transmits at least one of audio and/or image output signals to an output device capable of visually or audibly notifying the passengers of the vehicle or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include at least one of an on-board display and a head-up display, for example.
  • FIG. 21 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 has imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided at positions such as the front nose, side mirrors, rear bumper, back door, and windshield of the vehicle 12100, for example.
  • An image pickup unit 12101 provided in the front nose and an image pickup unit 12105 provided above the windshield in the passenger compartment mainly acquire images in front of the vehicle 12100 .
  • Imaging units 12102 and 12103 provided in the side mirrors mainly acquire side images of the vehicle 12100 .
  • An imaging unit 12104 provided in the rear bumper or back door mainly acquires an image behind the vehicle 12100 .
  • the imaging unit 12105 provided above the windshield in the passenger compartment is mainly used for detecting preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 21 shows an example of the imaging range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided in the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided in the side mirrors, respectively
  • the imaging range 12114 The imaging range of an imaging unit 12104 provided in the rear bumper or back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera composed of a plurality of imaging elements, or may be an imaging element having pixels for phase difference detection.
  • the microcomputer 12051 determines the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and changes in this distance over time (relative velocity with respect to the vehicle 12100). , it is possible to extract, as the preceding vehicle, the closest three-dimensional object on the traveling path of the vehicle 12100, which runs at a predetermined speed (for example, 0 km/h or more) in substantially the same direction as the vehicle 12100. can. Furthermore, the microcomputer 12051 can set the inter-vehicle distance to be secured in advance in front of the preceding vehicle, and perform automatic brake control (including following stop control) and automatic acceleration control (including following start control). In this way, cooperative control can be performed for the purpose of automatic driving in which the vehicle runs autonomously without relying on the operation of the driver.
  • automatic brake control including following stop control
  • automatic acceleration control including following start control
  • the microcomputer 12051 converts three-dimensional object data related to three-dimensional objects to other three-dimensional objects such as motorcycles, ordinary vehicles, large vehicles, pedestrians, and utility poles. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into those that are visible to the driver of the vehicle 12100 and those that are difficult to see. Then, the microcomputer 12051 judges the collision risk indicating the degree of danger of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, an audio speaker 12061 and a display unit 12062 are displayed. By outputting an alarm to the driver via the drive system control unit 12010 and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be performed.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not the pedestrian exists in the captured images of the imaging units 12101 to 12104 .
  • recognition of a pedestrian is performed by, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as infrared cameras, and performing pattern matching processing on a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian.
  • the audio image output unit 12052 outputs a rectangular outline for emphasis to the recognized pedestrian. is superimposed on the display unit 12062 . Also, the audio/image output unit 12052 may control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the imaging apparatus 100 according to the present disclosure can be applied to, for example, the imaging unit 12031 among the configurations described above.
  • this technique can take the following structures. (1) a plurality of first pixels photoelectrically converting incident light from one side portion to generate a first current; a plurality of second pixels photoelectrically converting the incident light from a portion opposite to the portion of the first pixel to generate a second current; a plurality of first luminance circuits provided corresponding to each of the plurality of first pixels and generating a first luminance signal corresponding to the first current; a plurality of second luminance circuits provided corresponding to each of the plurality of second pixels and generating a second luminance signal corresponding to the second current; a plurality of first current comparison circuits provided corresponding to each of the plurality of first pixels, comparing the first luminance signal with a reference signal and converting the first luminance signal into a first digital signal; a plurality of second current comparison circuits provided corresponding to each of the plurality of second pixels, comparing the second luminance signal with the reference signal, and converting the second luminance signal into a second digital signal; and a control unit that adjust
  • a plurality of first current-voltage conversion circuits provided corresponding to each of the plurality of first pixels and generating a first voltage signal corresponding to the first current; (1) to (4), further comprising: a plurality of second current-voltage conversion circuits provided corresponding to each of the plurality of second pixels and generating a second voltage signal corresponding to the second current;
  • the first current-voltage conversion circuit is a first conversion transistor that converts the first current into a first voltage signal and outputs the first voltage signal from a first gate; a first current source transistor that supplies a predetermined constant current to a first output signal line connected to the first gate; a first voltage supply transistor that supplies a constant voltage corresponding to the predetermined constant current from the first output signal line to the source of the first conversion transistor;
  • the second current-voltage conversion circuit is a second conversion transistor that converts the second current into a second voltage signal and outputs the second voltage signal from a second gate; a second current source transistor that supplies a predetermined constant current to a second output signal line connected to the second gate;
  • the photodetector according to (5) further comprising a second voltage supply transistor that supplies a constant voltage corresponding to the predetermined constant current from the second output signal line to the source of the second conversion transistor.
  • the first luminance circuit is a third conversion transistor that converts the first current into a third voltage signal and outputs the third voltage signal from the gate;
  • the second luminance circuit is a fourth conversion transistor for converting the second current into a fourth voltage signal and outputting it from the gate;
  • the first current comparator circuit a third current source transistor connected between a high voltage source and a first output, having a gate connected to the gate of the third conversion transistor and flowing a third current according to the first current; a first reference current transistor connected between the first output and a low voltage source, having a gate receiving the reference signal and passing a first reference current according to the reference signal;
  • the second current comparator circuit a fifth current source transistor connected between the high voltage source and the second output, having a gate connected to the gate of the fourth conversion transistor, and supplying a fifth current corresponding to the second current;
  • a second reference current transistor connected between the second output and the low voltage source, having a gate receiving the reference signal and passing a second reference current according to the reference signal;
  • the first current comparing circuit outputs a first digital signal from the first output; when the third current is smaller than the first reference current, the first current comparison circuit outputs a second digital signal having a logic opposite to the first digital signal from the first output section; if the fifth current is greater than the second reference current, the second current comparison circuit outputs the first digital signal from the second output;
  • a photodetector device according to (7) or (8), further comprising a second buffer connected to the second output.
  • (10) further comprising a plurality of third pixels photoelectrically converting the incident light received on the entire surface to generate a third current; Any one of (1) to (9), wherein the plurality of first pixels and the plurality of second pixels are arranged adjacent to the plurality of third pixels and are arranged alternately and substantially evenly. 3.
  • the photodetector according to . (11) a first semiconductor chip including the first and second pixels; a second semiconductor chip including the first and second current-voltage conversion circuits; the first and second luminance circuits; and the first and second current comparison circuits.
  • the photodetector according to (5) or (6) which is configured by stacking semiconductor chips.
  • a first semiconductor chip including the plurality of first and second pixels, the first and second conversion transistors, and the first and second voltage supply transistors; the first and second current source transistors; , a second luminance circuit, and a second semiconductor chip including the first and second current comparator circuits are stacked.
  • the plurality of first and second pixels, the first and second current-voltage conversion circuits, the first and second luminance circuits, and the first and second current comparison circuits are composed of one semiconductor chip.
  • the first luminance circuit is a first conversion transistor that converts the first current into a first voltage signal and outputs the first voltage signal from a first gate; a first current source transistor that supplies a predetermined constant current to a first output signal line connected to the first gate; a first voltage supply transistor that supplies a constant voltage corresponding to the predetermined constant current from the first output signal line to the source of the first conversion transistor;
  • the second luminance circuit is a second conversion transistor that converts the second current into a second voltage signal and outputs the second voltage signal from a second gate; a second current source transistor that supplies a predetermined constant current to a second output signal line connected to the second gate; a second voltage supply transistor that supplies a constant voltage corresponding to the predetermined constant current from the second output signal line to the source of the second conversion transistor;
  • the first current comparison circuit converts the first voltage signal into the first digital signal as the first luminance signal, The photodetector according to any one of (1) to (4), wherein the second current comparison circuit converts the second voltage signal as the
  • the first luminance circuit is a first conversion transistor that converts the first current into a first voltage signal and outputs the first voltage signal from a first gate; a first current source transistor that supplies a predetermined constant current to a first output signal line connected to the first gate; a first voltage supply transistor that supplies a constant voltage corresponding to the predetermined constant current from the first output signal line to the source of the first conversion transistor;
  • the second luminance circuit is a second conversion transistor that converts the second current into a second voltage signal and outputs the second voltage signal from a second gate; a second current source transistor that supplies a predetermined constant current to a second output signal line connected to the second gate; a second voltage supply transistor that supplies a constant voltage corresponding to the predetermined constant current from the second output signal line to the source of the second conversion transistor;
  • the first current comparison circuit converts the gate voltage of the first voltage supply transistor into the first digital signal as the first luminance signal, The light detection according to any one of (1) to (4), wherein the second current comparison circuit converts the gate voltage of

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

［課題］像面位相差方式ＡＦ機能を容易に適用できるＥＶＳを提供する。 ［解決手段］光検出装置は、一方側の部分からの入射光を光電変換して第１電流を生成する第１画素と、第１画素の部分とは反対側の部分からの入射光を光電変換して第２電流を生成する第２画素と、第１画素のそれぞれに対応して設けられ、第１電流に応じた第１輝度信号を生成する第１輝度回路と、第２画素のそれぞれに対応して設けられ、第２電流に応じた第２輝度信号を生成する第２輝度回路と、第１画素のそれぞれに対応して設けられ、第１輝度信号を参照信号と比較し、第１輝度信号を第１デジタル信号へ変換する第１電流比較回路と、第２画素のそれぞれに対応して設けられ、第２輝度信号を参照信号と比較し、第２輝度信号を第２デジタル信号へ変換する第２電流比較回路と、第１デジタル信号と第２デジタル信号とに基づいて入射光の焦点位置を調節する制御部とを備える。

Description

光検出装置
　本開示は、光検出装置に関する。
　ＥＶＳ（Event-base　Vision　Sensor）は、各画素の輝度変化を検出するイメージセンサである。ＥＶＳでは、輝度変化が出力され、入射光量に応じた出力値は出力されない。従って、ＥＶＳには、像面位相差方式のＡＦ（Auto　Focus）機能を適用することが困難であった。
国際特許公開第２０１９／０８７４７２号
　像面位相差方式のＡＦ機能を容易に適用することができる輝度変化を検出する光検出装置を提供する。
　本開示の一側面の光検出器は、一方側の部分からの入射光を光電変換して第１電流を生成する複数の第１画素と、前記第１画素の前記部分とは反対側の部分からの前記入射光を光電変換して第２電流を生成する複数の第２画素と、前記複数の第１画素のそれぞれに対応して設けられ、前記第１電流に応じた第１輝度信号を生成する複数の第１輝度回路と、前記複数の第２画素のそれぞれに対応して設けられ、前記第２電流に応じた第２輝度信号を生成する複数の第２輝度回路と、前記複数の第１画素のそれぞれに対応して設けられ、前記第１輝度信号を参照信号と比較し、前記第１輝度信号を第１デジタル信号へ変換する複数の第１電流比較回路と、前記複数の第２画素のそれぞれに対応して設けられ、前記第２輝度信号を前記参照信号と比較し、前記第２輝度信号を第２デジタル信号へ変換する複数の第２電流比較回路と、前記第１デジタル信号と前記第２デジタル信号とに基づいて前記入射光の焦点位置を調節する制御部と、を備える。
　制御部は、互いに隣接する前記第１画素と前記第２画素からの前記第１および第２デジタル信号がほぼ同じになるように前記焦点位置を調節する。
　複数の第１画素および前記複数の第２画素は、それぞれ交互に隣接して配置されており、前記制御部は、前記複数の第１画素からの前記第１デジタル信号の配列および前記複数の第２画素からの前記第２デジタル信号の配列から前記焦点位置のずれ方向およびずれ量を決定する。
　前記制御部は、前記複数の第１画素からの前記第１デジタル信号の配列および前記複数の第２画素からの前記第２デジタル信号の配列がほぼ同じになるように焦点位置を調節する。
　前記複数の第１画素のそれぞれに対応して設けられ、前記第１電流に応じた第１電圧信号を生成する複数の第１電流電圧変換回路と、前記複数の第２画素のそれぞれに対応して設けられ、前記第２電流に応じた第２電圧信号を生成する複数の第２電流電圧変換回路とをさらに備える。
　前記第１電流電圧変換回路は、前記第１電流を第１電圧信号に変換して第１ゲートから出力する第１変換トランジスタと、所定の定電流を前記第１ゲートに接続された第１出力信号線に供給する第１電流源トランジスタと、前記第１出力信号線からの前記所定の定電流に応じた一定の電圧を前記第１変換トランジスタのソースに供給する第１電圧供給トランジスタとを備え、前記第２電流電圧変換回路は、前記第２電流を第２電圧信号に変換して第２ゲートから出力する第２変換トランジスタと、所定の定電流を前記第２ゲートに接続された第２出力信号線に供給する第２電流源トランジスタと、前記第２出力信号線からの前記所定の定電流に応じた一定の電圧を前記第２変換トランジスタのソースに供給する第２電圧供給トランジスタとを備える。
　前記第１輝度回路は、前記第１電流を第３電圧信号に変換してゲートから出力する第３変換トランジスタを備え、前記第２輝度回路は、前記第２電流を第４電圧信号に変換してゲートから出力する第４変換トランジスタを備え、前記第１電流比較回路は、高電圧源と第１出力部との間に接続され、ゲートが前記第３変換トランジスタのゲートに接続され、前記第１電流に応じた第３電流を流す第３電流源トランジスタと、前記第１出力部と低電圧源との間に接続され、ゲートが前記参照信号を受け、該参照信号に応じた第１参照電流を流す第１参照電流トランジスタとを備え、前記第２電流比較回路は、前記高電圧源と第２出力部との間に接続され、ゲートが前記第４変換トランジスタのゲートに接続され、前記第２電流に応じた第５電流を流す第５電流源トランジスタと、前記第２出力部と前記低電圧源との間に接続され、ゲートが前記参照信号を受け、該参照信号に応じた第２参照電流を流す第２参照電流トランジスタとを備える。
　前記第３電流が前記第１参照電流よりも大きい場合、前記第１電流比較回路は、前記第１出力部から第１デジタル信号を出力し、前記第３電流が前記第１参照電流よりも小さい場合、前記第１電流比較回路は、前記第１出力部から前記第１デジタル信号に対して逆論理の第２デジタル信号を出力し、前記第５電流が前記第２参照電流よりも大きい場合、前記第２電流比較回路は、前記第２出力部から前記第１デジタル信号を出力し、前記第５電流が前記第２参照電流よりも小さい場合、前記第２電流比較回路は、前記第２出力部から前記第２デジタル信号を出力する。
　前記第１出力部に接続された第１バッファと、前記第２出力部に接続された第２バッファとをさらに備える。
　全面で受けた前記入射光を光電変換して第３電流を生成する複数の第３画素をさらに備え、前記複数の第１画素および前記複数の第２画素は、前記複数の第３画素に隣接して配置され、交互に略均等に配置されている。
　前記第１および第２画素を含む第１半導体チップと、前記第１および第２電流電圧変換回路、前記第１および第２輝度回路、並びに、前記第１および第２電流比較回路を含む第２半導体チップとを積層して構成されている。
　前記複数の第１および第２画素、前記第１および第２変換トランジスタ、並びに、第１および第２電圧供給トランジスタを含む第１半導体チップと、前記第１および第２電流源トランジスタ、前記第１および第２輝度回路、並びに、前記第１および第２電流比較回路を含む第２半導体チップとを積層して構成されている。
　前記第１輝度回路は、前記第１電流を第１電圧信号に変換して第１ゲートから出力する第１変換トランジスタと、所定の定電流を前記第１ゲートに接続された第１出力信号線に供給する第１電流源トランジスタと、前記第１出力信号線からの前記所定の定電流に応じた一定の電圧を前記第１変換トランジスタのソースに供給する第１電圧供給トランジスタとを備え、前記第２輝度回路は、前記第２電流を第２電圧信号に変換して第２ゲートから出力する第２変換トランジスタと、所定の定電流を前記第２ゲートに接続された第２出力信号線に供給する第２電流源トランジスタと、前記第２出力信号線からの前記所定の定電流に応じた一定の電圧を前記第２変換トランジスタのソースに供給する第２電圧供給トランジスタとを備え、前記第１電流比較回路は、前記第１電圧信号を前記第１輝度信号として前記第１デジタル信号へ変換し、前記第２電流比較回路は、前記第２電圧信号を前記第２輝度信号として前記第２デジタル信号へ変換する。
　第１輝度回路は、前記第１電流を第１電圧信号に変換して第１ゲートから出力する第１変換トランジスタと、所定の定電流を前記第１ゲートに接続された第１出力信号線に供給する第１電流源トランジスタと、前記第１出力信号線からの前記所定の定電流に応じた一定の電圧を前記第１変換トランジスタのソースに供給する第１電圧供給トランジスタとを備え、前記第２輝度回路は、前記第２電流を第２電圧信号に変換して第２ゲートから出力する第２変換トランジスタと、所定の定電流を前記第２ゲートに接続された第２出力信号線に供給する第２電流源トランジスタと、前記第２出力信号線からの前記所定の定電流に応じた一定の電圧を前記第２変換トランジスタのソースに供給する第２電圧供給トランジスタとを備え、前記第１電流比較回路は、前記第１電圧供給トランジスタのゲート電圧を前記第１輝度信号として前記第１デジタル信号へ変換し、前記第２電流比較回路は、前記第２電圧供給トランジスタのゲート電圧を前記第２輝度信号として前記第２デジタル信号へ変換する。
　前記第１および第２デジタル信号の論理が一方に偏っている場合、前記制御部は、前記参照信号を変更する。
　前記第１および第２画素は、互いに隣接し、全面で受けた前記入射光を光電変換して第３電流を生成する複数の第３画素を構成する。
第１実施形態における撮像装置の一構成例を示すブロック図。 第１実施形態における光検出装置の積層構造の一例を示す図。 第１実施形態における受光チップの平面図の一例を示す図。 第１実施形態における検出チップの一例を示す平面図。 第１実施形態におけるアドレスイベント検出部の一例を示す平面図。 第１実施形態におけるアドレスイベント検出回路の一構成例を示すブロック図。 第１実施形態における電流電圧変換回路、輝度回路および電流比較回路の構成例を示す回路図。 減算器および量子化器の構成例を示す回路図。 受光部における複数の画素の配列を示す平面図。 第１実施形態による像面位相差ＡＦ処理について示す図。 第１実施形態による像面位相差ＡＦ処理について示す図。 第１実施形態による像面位相差ＡＦ処理について示す図。 第１実施形態による像面位相差ＡＦ処理について示す図。 第１実施形態による像面位相差ＡＦ処理について示す図。 第１実施形態による像面位相差ＡＦ処理について示す図。 変形例による光検出装置の動作を示すフロー図。 第２実施形態による受光部の第１画素、第２画素および通常画素の配列を示す平面図。 第３実施形態による受光部の第１画素、第２画素および通常画素の配列を示す平面図。 第４実施形態による光検出装置の構成例を示す回路図。 第４実施形態による光検出装置の構成例を示す回路図。 第４実施形態による光検出装置の構成例を示す回路図。 第５実施形態による光検出装置の構成例を示す回路図。 第６実施形態による光検出装置の構成例を示す回路図。 車両制御システムの概略的な構成の一例を示すブロック図。 車外情報検出部及び撮像部の設置位置の一例を示す説明図。
　以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
　垂直同期信号などの同期信号に同期して画像データ（フレーム）を撮像する同期型の固体撮像素子が撮像装置などにおいて用いられている。この一般的な同期型の固体撮像素子では、同期信号の周期（例えば、１／６０秒）ごとにしか画像データを取得することができないため、交通やロボットなどに関する分野において、より高速な処理が要求された場合に対応することが困難になる。
　そこで、画素の光量が閾値を超えた旨をイベントとしてリアルタイムに検出するアドレスイベント検出回路を画素毎に設けた非同期型の光検出装置（以下、ＥＶＳともいう）が提案されている。このアドレスイベント検出回路には、ループ状に接続された２つのＮ型トランジスタを含む電流電圧変換回路が設けられ、その回路によってフォトダイオードからの光電流が電圧信号に変換される。
　ＥＶＳでは、同期型の固体撮像素子よりも遥かに高速にデータを生成して出力することができる。このため、ＥＶＳは、例えば、交通分野において、人や障害物を画像認識する処理を高速に実行して、安全性を向上させることができる。
（第１実施形態）
　図１は、第１実施形態における撮像装置１００の一構成例を示すブロック図である。撮像装置１００は、画像データを撮像するものであり、撮像レンズ１１０、光検出装置（ＥＶＳ）２００、記録部１２０および制御部１３０を備える。撮像装置１００としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。
　撮像レンズ１１０は、入射光を集光して光検出装置２００に導く。光検出装置２００は、入射光を光電変換して画像データを撮像する。光検出装置２００は、撮像した画像データに対して、画像認識処理などの所定の信号処理を画像データに対して実行し、その処理後のデータを記録部１２０に信号線２０９を介して出力する。記録部１２０は、光検出装置２００からのデータを記録する。制御部１３０は、光検出装置２００を制御して画像データを撮像させる。また、制御部１３０は、撮像レンズ１１０と光検出装置２００との相対距離を変更し、入射光の焦点位置を調節する。
　図２は、第１実施形態における光検出装置２００の積層構造の一例を示す図である。光検出装置２００は、積層された検出チップ２０２と受光チップ２０１とを備える。これらのチップ２０１、２０２は、ビアなどにより接合される。なお、ビアの他、Ｃｕ－Ｃｕ接合やバンプにより接合することもできる。
　図３は、第１実施形態における受光チップ２０１の平面図の一例を示す図である。受光チップ２０１には、受光部２２０と、ビア配置部２１１～２１３とが設けられる。
　ビア配置部２１１～２１３には、検出チップ２０２に接続されるビア（例えば、ＴＳＶ（Through　Silicon　Via））が配置される。また、受光部２２０には、二次元格子状に複数のフォトダイオード２２１が配列される。フォトダイオード２２１は、入射光を光電変換して光電流を生成する。フォトダイオード２２１のそれぞれには、行アドレスおよび列アドレスからなる画素アドレスが割り当てられ、画素として扱われる。
　図４は、第１実施形態における検出チップ２０２の一例を示す平面図である。検出チップ２０２には、ビア配置部２３１～２３３と、信号処理回路２４０と、行駆動回路２５１と、列駆動回路２５２と、アドレスイベント検出部２６０と、バイアス供給部２７０とが設けられる。ビア配置部２３１～２３３には、受光チップ２０１と接続されるビア（例えば、ＴＳＶ）が配置される。
　アドレスイベント検出部２６０は、複数のフォトダイオード２２１のそれぞれの光電流から検出信号を生成して信号処理回路２４０に出力する。この検出信号は、入射光の光量が所定の閾値を超えた旨をアドレスイベントとして検出したか否かを示す１ビットの信号である。
　行駆動回路２５１は、行アドレスを選択して、その行アドレスに対応する検出信号をアドレスイベント検出部２６０から出力させる。
　列駆動回路２５２は、列アドレスを選択して、その列アドレスに対応する検出信号をアドレスイベント検出部２６０から出力させる。
　信号処理回路２４０は、アドレスイベント検出部２６０からの検出信号に対して所定の信号処理を実行する。信号処理回路２４０は、検出信号を画素信号として二次元格子状に配列し、画素毎に１ビットの情報を有する画像データを取得する。そして、信号処理回路２４０は、その画像データに対して画像認識処理などの信号処理を実行する。また、信号処理回路２４０は、図６のアドレスイベント検出回路３００からのデジタル信号Ｖｃｍを処理して制御部１３０へ出力する。
　バイアス供給部２７０は、図７のバイアス電圧Ｖｂｉａｓおよび参照電圧Ｖｒｅｆ等のバイアス電圧を生成し、アドレスイベント検出回路３００へ供給する。バイアス供給部２７０は、バイアス電圧Ｖｂｉａｓおよび参照電圧Ｖｒｅｆを行ごとに供給してよい。
　図５は、第１実施形態におけるアドレスイベント検出部２６０の一例を示す平面図である。アドレスイベント検出部２６０には、二次元格子状に複数のアドレスイベント検出回路３００が配列される。アドレスイベント検出回路３００のそれぞれには画素アドレスが割り当てられ、同一アドレスのフォトダイオード２２１と接続される。アドレスイベント検出回路３００は、画素としてのフォトダイオード２２１のそれぞれに対応して設けられている。アドレスイベント検出回路３００は、対応するフォトダイオード２２１からの光電流に応じた電圧信号を量子化して検出信号として出力する。また、アドレスイベント検出回路３００は、対応するフォトダイオード２２１からの光電流に応じたデジタル信号Ｖｃｍを像面位相差ＡＦを実行するために出力する。
　図６は、第１実施形態におけるアドレスイベント検出回路３００の一構成例を示すブロック図である。アドレスイベント検出回路３００は、電流電圧変換回路３１０、バッファ３２０、減算器３３０、量子化器３４０、転送回路３５０、輝度回路３６０およびＡＤ変換回路３７０を備える。
　電流電圧変換回路３１０は、対応するフォトダイオード２２１からの光電流を電圧信号Ｖｏｕｔに変換する。電流電圧変換回路３１０は、電圧信号Ｖｏｕｔをバッファ３２０に供給する。
　バッファ３２０は、電流電圧変換回路３１０からの電圧信号Ｖｏｕｔを補正する。バッファ３２０は、補正後の電圧信号を減算器３３０に出力する。
　減算器３３０は、行駆動回路２５１からの行駆動信号に従ってバッファ３２０からの電圧信号Ｖｏｕｔのレベルを低下させる。減算器３３０は、低下後の電圧信号Ｖｏｕｔを量子化器３４０に供給する。
　量子化器３４０は、減算器３３０からの電圧信号Ｖｏｕｔをデジタル信号に量子化して検出信号として転送回路３５０に出力する。
　転送回路３５０は、列駆動回路２５２からの列駆動信号に従って、検出信号を量子化器３４０から信号処理回路２４０に転送する。
　輝度回路３６０は、電流電圧変換回路３１０に接続されており、画素のそれぞれに対応するフォトダイオード２２１からの光電流に応じた輝度信号Ｖｃｐを生成する。
　電流比較回路としてのＡＤ変換回路３７０は、輝度信号Ｖｃｐによる輝度電流Ｉｐｄａを参照信号（参照電圧）Ｖｒｅｆによる参照電流Ｉｒｅｆと比較し、輝度信号Ｖｃｐをデジタル信号へＡＤ（Analogue-to-Digital）変換する。
　図７は、第１実施形態における電流電圧変換回路３１０、輝度回路３６０およびＡＤ変換回路３７０の構成例を示す回路図である。
　電流電圧変換回路３１０は、変換トランジスタ３１１、コンデンサ３１２、電流源トランジスタ３１３および電圧供給トランジスタ３１４を備える。変換トランジスタ３１１および電圧供給トランジスタ３１４として、例えば、Ｎ型ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタが用いられる。また、電流源トランジスタ３１３として、例えば、Ｐ型ＭＯＳトランジスタが用いられる。
　変換トランジスタ３１１は、対応するフォトダイオード２２１からの光電流Ｉｐｄを電圧信号Ｖｏｕｔに変換してゲートから出力する。変換トランジスタ３１１のソースは、入力信号線３１５を介してフォトダイオード２２１のカソードと電圧供給トランジスタ３１４のゲートとに接続される。また、変換トランジスタ３１１のドレインは、輝度回路３６０を介して高電圧源ＶＤＤに接続され、ゲートは、出力信号線３１６を介して電流源トランジスタ３１３のドレインと電圧供給トランジスタ３１４のドレインと、バッファ３２０の入力端子とに接続される。
　電流源トランジスタ３１３は、所定の定電流を出力信号線３１６に供給する。電流源トランジスタ３１３のゲートには所定のバイアス電圧Ｖｂｉａｓが印加される。ソースは高電圧源ＶＤＤに接続され、ドレインは出力信号線３１６に接続される。
　電圧供給トランジスタ３１４は、出力信号線３１６からの定電流に応じた一定の電圧を、入力信号線３１５を介して変換トランジスタ３１１のソースに供給する。これにより、変換トランジスタ３１１のソース電圧は、一定電圧に固定される。したがって、光が入射した際に、変換トランジスタ３１１のゲート－ソース間電圧が光電流Ｉｐｄに応じて上昇し、電圧信号Ｖｏｕｔのレベルが上昇する。
　コンデンサ３１２の一端は、出力信号線３１６を介して変換トランジスタ３１１のゲートに接続される。コンデンサ３１２の他端は、入力信号線３１５を介して変換トランジスタ３１１のソースに接続される。コンデンサ３１２は、電圧信号Ｖｏｕｔの位相遅れを補償する容量として機能する。なお、コンデンサ３１２の他、配線間容量やトランジスタなどの容量素子を容量として用いることもできる。電流電圧変換回路３１０では、変換トランジスタ３１１と電圧供給トランジスタ３１４とがループ回路を構成する。このループ回路は、所定の条件下において負帰還回路となり、電圧信号Ｖｏｕｔが発振するおそれがある。コンデンサ３１２は、電圧信号Ｖｏｕｔの位相遅れを補償し、電流電圧変換回路３１０のループ回路の発振を抑制し安定化させる。
　輝度回路３６０は、変換トランジスタ３６１を備える。変換トランジスタ３６１には、例えば、Ｐ型ＭＯＳトランジスタが用いられる。変換トランジスタ３６１のソースは、高電圧源ＶＤＤに接続されている。変換トランジスタ３６１のドレインは、変換トランジスタ３１１のドレインおよび変換トランジスタ３６１のゲートに接続されている。変換トランジスタ３６１のゲートは、変換トランジスタ３１１のドレインおよびＡＤ変換回路３７０に接続されている。変換トランジスタ３６１は、フォトダイオード２２１に流れる光電流Ｉｐｄに応じた電圧を輝度信号Ｖｃｐとして生成し、変換トランジスタ３６１のゲートから出力する。
　ＡＤ変換回路３７０は、電流源トランジスタ３７１、参照電流トランジスタ３７２およびバッファ３７３を備える。
　電流源トランジスタ３７１には、例えば、Ｐ型ＭＯＳトランジスタが用いられている。参照電流トランジスタ３７２には、例えば、Ｎ型ＭＯＳトランジスタが用いられている。バッファ３７３には、例えば、ＣＭＯＳ回路が用いられている。
　電流源トランジスタ３７１のソースは、高電圧源ＶＤＤに接続されている。電流源トランジスタ３７１のドレインは、参照電流トランジスタ３７２のドレインおよびバッファ３７３の入力に接続されている。電流源トランジスタ３７１のゲートは、変換トランジスタ３６１のゲートおよびドレインに接続されている。これにより、電流源トランジスタ３７１と変換トランジスタ３６１は、カレントミラー回路を構成し、電流源トランジスタ３７１は、光電流Ｉｐｄに対して所定のミラー比に応じた電流Ｉｐｄａを流す。例えば、電流Ｉｐｄａは、光電流Ｉｐｄに比例した電流値となる。
　参照電流トランジスタ３７２のドレインは、電流源トランジスタ３７１のドレインおよびバッファ３７３の入力に接続されている。参照電流トランジスタ３７２のソースは、低電圧源（例えば、グランド）に接続されている。参照電流トランジスタ３７２のゲートは、参照電圧Ｖｒｅｆを受ける。参照電圧Ｖｒｅｆは、所定値に設定されるが、任意に変更可能となっている。参照電流トランジスタ３７２は、参照電圧Ｖｒｅｆに応じた参照電流Ｉｒｅｆを流す。
　バッファ３７３は、入力が電流源トランジスタ３７１と参照電流トランジスタ３７２との間のノードＮｄａに接続されており、ノードＮｄａの電圧レベルをデジタル信号として出力部から出力する。
　例えば、電流Ｉｐｄａが参照電流Ｉｒｅｆよりも大きい場合、ノードＮｄａの電圧は、高電圧源ＶＤＤの電圧に近い高レベル電圧になる。従って、ＡＤ変換回路３７０は、バッファ３７３の出力部からハイレベル（“１”）のデジタル信号を出力する。一方、電流Ｉｐｄａが参照電流Ｉｒｅｆよりも小さい場合、ノードＮｄａの電圧は、低電圧源の電圧（例えば、接地電位）に近い低レベル電圧になる。従って、ＡＤ変換回路３７０は、バッファ３７３の出力部からロウレベル（“０”）のデジタル信号を出力する。即ち、ＡＤ変換回路３７０は、光電流Ｉｐｄに対応する電流Ｉｐｄａと参照電流Ｉｒｅｆとを比較し、それらの大小関係に基づいたデジタル信号Ｖｃｍを出力する。これにより、ＡＤ変換回路３７０は、入射光の輝度が閾値よりも大きいか小さいか依って、互いに逆論理のデジタル信号Ｖｃｍを出力することができる。
　図８は、減算器３３０および量子化器３４０の構成例を示す回路図である。減算器３３０は、コンデンサ３３１および３３３と、インバータ３３２と、スイッチ３３４とを備える。また、量子化器３４０は、コンパレータ３４１を備える。
　コンデンサ３３１の一端は、バッファ３２０の出力端子に接続され、他端は、インバータ３３２の入力端子に接続される。コンデンサ３３３は、インバータ３３２に並列に接続される。スイッチ３３４は、コンデンサ３３３の両端を接続する経路を行駆動信号に従って開閉する。
　インバータ３３２は、コンデンサ３３１を介して入力された電圧信号を反転する。インバータ３３２は反転した信号をコンパレータ３４１の非反転入力端子（＋）に出力する。　
　スイッチ３３４をオンした際にコンデンサ３３１のバッファ３２０側に電圧Ｖｉｎｉｔが入力され、その逆側は仮想接地端子となる。この仮想接地端子の電位を便宜上、ゼロとする。このとき、コンデンサ３３１に蓄積されている電荷Ｑｉｎｉｔは、コンデンサ３３１の容量値をＣ１とすると、次の式により表される。一方、コンデンサ３３３の両端は、短絡されているため、その蓄積電荷はゼロとなる。
　Ｑｉｎｉｔ＝Ｃ１×Ｖｉｎｉｔ　　　　　　　　　　　式４
　次に、スイッチ３３４がオフされて、コンデンサ３３１のバッファ３２０側の電圧が変化してＶａｆｔｅｒになった場合を考えると、コンデンサ３３１に蓄積される電荷Ｑａｆｔｅｒは、　次の式により表される。
　Ｑａｆｔｅｒ＝Ｃ１×Ｖａｆｔｅｒ　　　　　　　　　　式５
　一方、コンデンサ３３３に蓄積される電荷Ｑ２は、コンデンサ３３３の容量値をＣ２とし、出力電圧をＶｏｕｔ１とすると、次の式により表される。
　Ｑ２＝-Ｃ２×Ｖｏｕｔ１　　　　　　　　　　　　　式６
　このとき、コンデンサ３３１および３３３の総電荷量は変化しないため、次の式が成立する。
　Ｑｉｎｉｔ＝Ｑａｆｔｅｒ＋Ｑ２　　　　　　　　　　　式７
　式７に式４乃至式６を代入して変形すると、次の式が得られる。
　Ｖｏｕｔ１＝－（Ｃ１／Ｃ２）×（Ｖａｆｔｅｒ－Ｖｉｎｉｔ）　　式８
　式８は、電圧信号の減算動作を表し、減算結果の利得はＣ１／Ｃ２となる。通常、利得を最大化することが望まれるため、容量値Ｃ１を大きく、容量値Ｃ２を小さく設計することが好ましい。一方、Ｃ２が小さすぎると、ｋＴＣノイズが増大し、ノイズ特性が悪化するおそれがあるため、Ｃ２の容量削減は、ノイズを許容することができる範囲内に制限される。また、画素ごとに減算器３３０を含むアドレスイベント検出回路３００が搭載されるため、容量値Ｃ１やＣ２には、面積上の制約がある。容量値Ｃｃと同様に容量値Ｃ１とＣ２とに関しても画素サイズに比例する形でとり得る範囲が変わるものの通常の設計において例えば、容量値Ｃ１は、２０乃至２００フェムトファラッド（ｆＦ）の値に設定される。容量値Ｃ２は、１乃至２０フェムトファラッド（ｆＦ）の値に設定される。
　コンパレータ３４１は、減算器３３０からの電圧信号と、反転入力端子（－）に印加された所定の閾値電圧Ｖｔｈとを比較するものである。コンパレータ３４１は、比較結果を示す信号を検出信号として転送回路３５０に出力する。
　なお、容量素子としてコンデンサ３３１および３３３を設けているが、これらの代わりに配線容量や、トランジスタなどを設けることもできる。また、容量値Ｃ１の容量素子と容量値Ｃ２の容量素子とのそれぞれの種類は、相対精度が特性に影響を与えるために、同一であることが望ましい。一方、容量値ＣＣの容量素子と容量値Ｃ１およびＣ２の容量素子とのそれぞれの種類は異なるものであってもよい。例えば、容量値ＣＣの容量素子として配線間容量を用い、容量値Ｃ１およびＣ２の容量素子としてコンデンサを用いてもよい。
　図９は、受光部２２０における複数の画素の配列を示す平面図である。画素２２２は、それぞれフォトダイオード２２１を有し、入射光を光電変換して電流を生成する。例えば、Ｒ（Ｒｅｄ）、Ｇ（Ｇｒｅｅｎ）、Ｂ（Ｂｌｕｅ）の画素２２２（以下、通常画素２２２ともいう）は、それぞれ各色に対応する入射光を光電変換する。ＲＧＢの通常画素２２２は、遮光されておらず、ＲＧＢ各色の入射光を全面で受けて光電変換する。従って、Ｒの通常画素２２２は、赤色光を光電変換し、Ｇの通常画素２２２は、緑色光を光電変換し、Ｂの通常画素２２２は、青色光を光電変換する。
　第１画素ＰｎＬ（ｎは正整数）は、一方側の一部分を遮光し、それ例外部分からの入射光を光電変換して第１電流を生成する。例えば、第１画素ＰｎＬは、左側の約半分を遮光し、右側の約半分からの入射光を光電変換する。
　第２画素ＰｎＲは、第１画素ＰｎＬの遮光部分とは反対側の一部分を遮光し、それ例外部分からの入射光を光電変換して第２電流を生成する。例えば、第２画素ＰｎＲは、右側の約半分を遮光し、左側の約半分からの入射光を光電変換する。
　第１画素ＰｎＬと第２画素ＰｎＲとは、通常画素２２２に隣接して配置され、それぞれ交互に略均等に配置されている。例えば、第１画素Ｐ１Ｌの隣にはＢ（Ｂｌｕｅ）の画素２２２を挟んで第２画素Ｐ１Ｒが配置されている。第２画素Ｐ１Ｒの隣には他のＢ（Ｂｌｕｅ）の画素２２２を挟んで第１画素Ｐ２Ｌが配置されている。このように、第１画素Ｐ１Ｌ、第２画素Ｐ１Ｒ、第１画素Ｐ２Ｌ、第２画素Ｐ２Ｒ、第１画素Ｐ３Ｌ、第２画素Ｐ３Ｒ、第１画素Ｐ４Ｌ、第２画素Ｐ４Ｒ・・・のように、第１画素ＰｎＬと第２画素ＰｎＲは、それぞれ交互に略均等に配置されている。また、ＲＧＢの通常画素２２２も、第１および第２画素ＰｎＬ、ＰｎＲとともに略均等配置されている。
　図７の電流電圧変換回路３１０、輝度回路３６０およびＡＤ変換回路３７０は、図示しないが、第１画素ＰｎＬおよび第２画素ＰｎＲのそれぞれに対応して設けられている。第１画素ＰｎＬに対応する電流電圧変換回路３１０、輝度回路３６０およびＡＤ変換回路３７０は、便宜的に、第１電流電圧変換回路３１０、第１輝度回路３６０および第１ＡＤ変換回路３７０と呼ぶ。第２画素ＰｎＲに対応する電流電圧変換回路３１０、輝度回路３６０およびＡＤ変換回路３７０は、便宜的に、第２電流電圧変換回路３１０、第２輝度回路３６０および第２ＡＤ変換回路３７０と呼ぶ。尚、第１画素ＰｎＬおよび第２画素ＰｎＲのそれぞれに対応した第１および第２電流電圧変換回路３１０、第１および第２輝度回路３６０、第１および第２ＡＤ変換回路３７０は、図７と重複するため、それらの図示は省略する。
　第１電流電圧変換回路３１０は、複数の第１画素ＰｎＬのそれぞれに対応して設けられ、対応する第１画素ＰｎＬに流れる光電流Ｉｐｄに応じた第１電圧信号を生成する。第２電流電圧変換回路３１０は、複数の第２画素ＰｎＲのそれぞれに対応して設けられ、対応する第２画素ＰｎＲに流れる光電流Ｉｐｄに応じた第２電圧信号を生成する。
　第１および第２電流電圧変換回路３１０の内部構成は、それぞれ同じであり、図７を参照して説明した通りである。即ち、第１電流電圧変換回路３１０は、第１変換トランジスタ３１１と、第１電流源トランジスタ３１３と、第１電圧供給トランジスタ３１４とを備える。第１変換トランジスタ３１１は、光電流Ｉｐｄを出力信号Ｖｏｕｔに変換してゲートから出力する。第１電流源トランジスタ３１３は、所定の定電流を第１変換トランジスタ３１１のゲートに接続された第１出力信号線３１６に供給する。第１電圧供給トランジスタ３１４は、第１出力信号線３１６からの所定の定電流に応じた一定の電圧を第１変換トランジスタ３１１のソースに供給する。
　また、第２電流電圧変換回路３１０は、第２変換トランジスタ３１１と、第２電流源トランジスタ３１３と、第２電圧供給トランジスタ３１４とを備える。第２変換トランジスタ３１１は、光電流Ｉｐｄを出力信号Ｖｏｕｔに変換してゲートから出力する。第２電流源トランジスタ３１３は、所定の定電流を第２変換トランジスタ３１１のゲートに接続された第２出力信号線３１６に供給する。第２電圧供給トランジスタ３１４は、第２出力信号線３１６からの所定の定電流に応じた一定の電圧を第２変換トランジスタ３１１のソースに供給する。
　これにより、第１および第２電源電圧変換回路３１０は、それぞれの光電流Ｉｐｄに応じた電圧信号Ｖｏｕｔを出力することができる。
　第１輝度回路３６０は、複数の第１画素ＰｎＬのそれぞれに対応して設けられ、対応する第１画素ＰｎＬに流れる光電流Ｉｐｄに応じた第１輝度信号Ｖｃｐを生成する。第２輝度回路３６０は、複数の第２画素ＰｎＲのそれぞれに対応して設けられ、対応する第２画素ＰｎＲに流れる光電流Ｉｐｄに応じた第２輝度信号Ｖｃｐを生成する。
　第１輝度回路３６０は、光電流Ｉｐｄを輝度信号Ｖｃｐに変換してゲートから出力する第３変換トランジスタ３６１を備える。これにより、第１輝度回路３６０は、複数の第１画素ＰｎＬのそれぞれに対応して設けられ、対応する第１画素ＰｎＬに流れる光電流Ｉｐｄに応じた第１輝度信号Ｖｃｐを生成する。第２輝度回路３６０は、光電流Ｉｐｄを輝度信号Ｖｃｐに変換してゲートから出力する第４変換トランジスタ３６１を備える。第２輝度回路３６０は、複数の第２画素ＰｎＲのそれぞれに対応して設けられ、対応する第２画素ＰｎＲに流れる光電流Ｉｐｄに応じた第２輝度信号Ｖｃｐを生成する。
　第１ＡＤ変換回路３７０は、第３電流源トランジスタ３７１と、第１参照電流トランジスタ３７２と、第１バッファ３７３とを備える。第３電流源トランジスタ３７１は、高電圧源ＶＤＤと出力部との間に接続され、そのゲートが第３変換トランジスタ３６１のゲートに接続されている。これにより、第３電流源トランジスタ３７１は、光電流Ｉｐｄに応じた電流Ｉｐｄａを流す。第１参照電流トランジスタ３７２は、出力部と低電圧源ＧＮＤとの間に接続され、そのゲートが参照信号Ｖｒｅｆを受ける。これにより、第１参照電流トランジスタ３７２は、参照信号Ｖｒｅｆに応じた参照電流Ｉｒｅｆを流す。第１ＡＤ変換回路３７０は、複数の第１画素ＰｎＬのそれぞれに対応して設けられ、第１輝度信号Ｖｃｐに応じた電流Ｉｐｄａを参照信号Ｖｒｅｆに応じた電流Ｉｒｅｆと比較し、第１輝度信号Ｖｃｐを第１デジタル信号ＶｃｍへＡＤ変換することができる。
　第１バッファ３７３は、第１ＡＤ変換回路３７０のノードＮｄａに接続され、デジタル信号Ｖｃｍを出力する。
　第２ＡＤ変換回路３７０は、第５電流源トランジスタ３７１と、第２参照電流トランジスタ３７２とを備える。第５電流源トランジスタ３７１は、高電圧源ＶＤＤと出力部との間に接続され、そのゲートが第４変換トランジスタ３６１のゲートに接続されている。これにより、第５電流源トランジスタ３７１は、光電流Ｉｐｄに応じた電流Ｉｐｄａを流す。第２参照電流トランジスタ３７２は、出力部と低電圧源ＧＮＤとの間に接続され、そのゲートが参照信号Ｖｒｅｆを受ける。参照信号Ｖｒｅｆは、第１参照電流トランジスタ３７２が受ける参照信号Ｖｒｅｆと同じである。これにより、第２参照電流トランジスタ３７２は、参照信号Ｖｒｅｆに応じた参照電流Ｉｒｅｆを流す。第２ＡＤ変換回路３７０は、複数の第２画素ＰｎＲのそれぞれに対応して設けられ、第２輝度信号Ｖｃｐに応じた電流Ｉｐｄａを参照信号Ｖｒｅｆに応じた電流Ｉｒｅｆと比較し、第２輝度信号Ｖｃｐを第２デジタル信号ＶｃｍへＡＤ変換することができる。
　第２バッファ３７３は、第２ＡＤ変換回路３７０のノードＮｄａに接続され、デジタル信号Ｖｃｍを出力する。
　第１画素ＰｎＬは、左側半分が遮光されているため、右側半分からの入射光を光電変換する。第２画素ＰｎＲは、右側半部が遮光されているため、左側半分からの入射光を光電変換する。尚、第１および第２画素ＰｎＬ、ＰｎＲは、カラーフィルタを有しない画素でもよいし、Ｒ，Ｇ，Ｂのいずれか同一色を受ける画素でもよい。本実施形態による光検出装置２００は、第１および第２画素ＰｎＬ、ＰｎＲからの輝度信号を用いて像面位相差ＡＦ処理を実行する。
　図１０Ａ～図１２Ｂは、第１実施形態による像面位相差ＡＦ処理について示す図である。図１０Ａ、図１１Ａおよび図１２Ａは、撮像対象ＯＢ、撮像レンズ１１０、焦点位置Ｆおよび受光部２２０の位置関係を示す概念図である。図１０Ｂ、図１１Ｂおよび図１２Ｂは、第１および第２画素ＰｎＬ、ＰｎＲの位置と光電流Ｉｐｄに比例する電流Ｉｐｄａとの関係を示すグラフである。図１０Ｂ、図１１Ｂおよび図１２Ｂのデジタル信号Ｖｃｍは、上段に第１画素ＰｎＬのデジタル信号Ｖｃｍを示し、下段に第２画素ＰｎＲのデジタル信号Ｖｃｍを示している。
　図１０Ａおよび図１０Ｂは、受光部２２０の受光面よりも撮像レンズ１１０側に焦点位置Ｆが位置するケース（前ピン状態）を示す。入射光Ｌ１は、撮像レンズ１１０の一方側を通過する入射光であり、入射光Ｌ２は、撮像レンズ１１０の他方側を通過する入射光である。前ピン状態の場合、入射光Ｌ１は、焦点位置Ｆを通過して第２画素ＰｎＲへ入射する。入射光Ｌ２は、焦点位置Ｆを通過して第１画素ＰｎＬへ入射する。よって、図１０Ａに示すように、入射光Ｌ１、Ｌ２は、焦点位置Ｆを通過して互いに反転して受光部２２０へ入射する。これにより、図１０Ｂに示すように、入射光Ｌ１の電流Ｉｐｄａは、第２画素ＰｎＲによって検出される。入射光Ｌ２の電流Ｉｐｄａは、第１画素ＰｎＬによって検出される。電流Ｉｐｄａは、光電流Ｉｐｄに所定のミラー比で比例する電流であるので、光電流Ｉｐｄ（輝度）を実質的に示している。
　ここで、第１輝度回路３６０は、第１画素ＰｎＬの光電流Ｉｐｄに応じた第１輝度信号Ｖｃｐを生成する。第１ＡＤ変換回路３７０は、第１輝度信号Ｖｃｐを受けて、光電流Ｉｐｄに比例する電流Ｉｐｄａを生成し、電流Ｉｐｄａと参照電流Ｉｒｅｆとを比較する。第１ＡＤ変換回路３７０は、電流Ｉｐｄａと参照電流Ｉｒｅｆとの大小関係によって、デジタル信号Ｖｃｍを出力する。例えば、電流Ｉｐｄａが参照電流Ｉｒｅｆよりも大きい場合、第１ＡＤ変換回路３７０は、出力部からデジタル信号Ｖｃｍとして高レベル電圧（例えば、“１”）を出力する。電流Ｉｐｄａが参照電流Ｉｒｅｆよりも小さい場合、第１ＡＤ変換回路３７０は、出力部からデジタル信号Ｖｃｍとして低レベル電圧（例えば、“０”）を出力する。
　第２輝度回路３６０は、第２画素ＰｎＲの光電流Ｉｐｄに応じた第２輝度信号Ｖｃｐを生成する。第２ＡＤ変換回路３７０は、第２輝度信号Ｖｃｐを受けて、光電流Ｉｐｄに比例する電流Ｉｐｄａを生成し、電流Ｉｐｄａと参照電流Ｉｒｅｆとを比較する。第２ＡＤ変換回路３７０は、電流Ｉｐｄａと参照電流Ｉｒｅｆとの大小関係によって、デジタル信号Ｖｃｍを出力する。例えば、電流Ｉｐｄａが参照電流Ｉｒｅｆよりも大きい場合、第２ＡＤ変換回路３７０は、出力部からデジタル信号Ｖｃｍとして高レベル電圧（例えば、“１”）を出力する。電流Ｉｐｄａが参照電流Ｉｒｅｆよりも小さい場合、第２ＡＤ変換回路３７０は、出力部からデジタル信号Ｖｃｍとして低レベル電圧（例えば、“０”）を出力する。
　このように、第１および第２ＡＤ変換回路３７０は、それぞれ第１および第２画素ＰｎＬ、ＰｎＲの光電流Ｉｐｄに応じた電流Ｉｐｄａに対応するデジタル信号Ｖｃｍを出力することができる。図１０Ｂのデジタル信号Ｖｃｍは、上段に第１画素ＰｎＬのデジタル信号Ｖｃｍを示し、下段に第２画素ＰｎＲのデジタル信号Ｖｃｍを示している。互いに隣接する第１および第２画素ＰｎＬ、ＰｎＲのデジタル信号Ｖｃｍは、上段および下段の同じ画素位置にそれぞれ示している。例えば、最初の画素位置において、入射光Ｌ２を受けた第１画素ＰｎＬの電流Ｉｐｄａは、参照電流Ｉｒｅｆよりも小さいので、第１画素ＰｎＬに対応する第１ＡＤ変換回路３７０からのデジタル信号Ｖｃｍは、“０”となっている。入射光Ｌ１を受けた第２画素ＰｎＲの電流Ｉｐｄａは、参照電流Ｉｒｅｆよりも大きいので、第２画素ＰｎＲに対応する第２ＡＤ変換回路３７０からのデジタル信号Ｖｃｍは、“１”となっている。
　画素位置ＸＬ１において、入射光Ｌ２を受ける第１画素ＰｎＬの電流Ｉｐｄａが参照電流Ｉｒｅｆを超えると、第１画素ＰｎＬに対応する第１ＡＤ変換回路３７０からのデジタル信号Ｖｃｍは、“０”から“１”へ変わる。
　画素位置ＸＲ１において、入射光Ｌ１を受ける第２画素ＰｎＲの電流Ｉｐｄａが参照電流Ｉｒｅｆを下回ると、第２画素ＰｎＲに対応する第２ＡＤ変換回路３７０からのデジタル信号Ｖｃｍは、“１”から“０”へ変わる。
　画素位置ＸＬ２において、入射光Ｌ２を受ける第１画素ＰｎＬの電流Ｉｐｄａが参照電流Ｉｒｅｆを下回ると、第１画素ＰｎＬに対応する第１ＡＤ変換回路３７０からのデジタル信号Ｖｃｍは、“１”から“０”へ変わる。
　画素位置ＸＲ２において、入射光Ｌ１を受ける第２画素ＰｎＲの電流Ｉｐｄａが参照電流Ｉｒｅｆを超えると、第２画素ＰｎＲに対応する第２ＡＤ変換回路３７０からのデジタル信号Ｖｃｍは、“０”から“１”へ変わる。
　画素位置ＸＬ３において、入射光Ｌ２を受ける第１画素ＰｎＬの電流Ｉｐｄａが参照電流Ｉｒｅｆを超えると、第１画素ＰｎＬに対応する第１ＡＤ変換回路３７０からのデジタル信号Ｖｃｍは、“０”から“１”へ変わる。
　画素位置ＸＲ３において、入射光Ｌ１を受ける第２画素ＰｎＲの電流Ｉｐｄａが参照電流Ｉｒｅｆを下回ると、第２画素ＰｎＲに対応する第２ＡＤ変換回路３７０からのデジタル信号Ｖｃｍは、“１”から“０”へ変わる。
　このように、焦点位置Ｆが受光部２２０の受光面からずれている場合、デジタル信号Ｖｃｍが変化する画素位置は、第１画素ＰｎＬと第２画素ＰｎＲとで異なる（ずれる）。
　図１１Ａおよび図１１Ｂは、受光部２２０の受光面に焦点位置Ｆが位置するケース（合焦状態）を示す。合焦状態の場合、入射光Ｌ１、Ｌ２は、ともに第１および第２画素ＰｎＬ、ＰｎＲへ入射する。これにより、図１１Ｂに示すように、入射光Ｌ１、Ｌ２の電流Ｉｐｄａは、第１および第２画素ＰｎＬ、ＰｎＲの両方によって検出される。
　この場合、電流Ｉｐｄａは、第１および第２画素ＰｎＬ、ＰｎＲにおいてほぼ等しくなる。第１および第２画素ＰｎＬ、ＰｎＲの電流Ｉｐｄａは、画素位置によってほぼ変わらない。
　例えば、最初の画素位置において、入射光Ｌ１、Ｌ２を受けた第１および第２画素ＰｎＬ、ＰｎＲの電流Ｉｐｄａは、参照電流Ｉｒｅｆよりも小さいので、第１および第２画素ＰｎＬ、ＰｎＲに対応する第１および第２ＡＤ変換回路３７０からのデジタル信号Ｖｃｍは、ともに“０”となっている。
　画素位置ＸＬ１１、ＸＲ１１において、第１および第２画素ＰｎＬ、ＰｎＲの電流Ｉｐｄａは、参照電流Ｉｒｅｆを超えるので、第１および第２画素ＰｎＬ、ＰｎＲに対応する第１および第２ＡＤ変換回路３７０からのデジタル信号Ｖｃｍは、ともに“０”　から“１”へ変わる。
　画素位置ＸＬ１２、ＸＲ１２において、第１および第２画素ＰｎＬ、ＰｎＲの電流Ｉｐｄａは、参照電流Ｉｒｅｆを下回るので、第１および第２画素ＰｎＬ、ＰｎＲに対応する第１および第２ＡＤ変換回路３７０からのデジタル信号Ｖｃｍは、ともに“１”から“０”へ変わる。
　同様に、画素位置ＸＬ１３、ＸＲ１３において、第１および第２画素ＰｎＬ、ＰｎＲに対応する第１および第２ＡＤ変換回路３７０からのデジタル信号Ｖｃｍは、ともに“０”から“１”へ変わる。画素位置ＸＬ１４、ＸＲ１４において、第１および第２画素ＰｎＬ、ＰｎＲに対応する第１および第２ＡＤ変換回路３７０からのデジタル信号Ｖｃｍは、ともに“１”から“０”へ変わる。
　図１２Ａおよび図１２Ｂは、受光部２２０の受光面に対して撮像レンズ１１０とは逆側に焦点位置Ｆが位置するケース（後ピン状態）を示す。後ピン状態の場合、入射光Ｌ１は、焦点位置Ｆを通過して第１画素ＰｎＬへ入射する。入射光Ｌ２は、焦点位置Ｆを通過して第２画素ＰｎＲへ入射する。よって、図１２Ａに示すように、入射光Ｌ１、Ｌ２は、焦点位置Ｆを通過して非反転状態で受光部２２０へ入射する。これにより、図１２Ｂに示すように、入射光Ｌ１の電流Ｉｐｄａは、第１画素ＰｎＬによって検出される。入射光Ｌ２の電流Ｉｐｄａは、第２画素ＰｎＲによって検出される。
　この場合、例えば、最初の画素位置において、入射光Ｌ１を受けた第１画素ＰｎＬの電流Ｉｐｄａは、参照電流Ｉｒｅｆよりも大きいので、第１画素ＰｎＬに対応する第１ＡＤ変換回路３７０からのデジタル信号Ｖｃｍは、“１”となっている。入射光Ｌ２を受けた第２画素ＰｎＲの電流Ｉｐｄａは、参照電流Ｉｒｅｆよりも小さいので、第２画素ＰｎＲに対応する第２ＡＤ変換回路３７０からのデジタル信号Ｖｃｍは、“０”となっている。
　画素位置ＸＲ２１において、入射光Ｌ２を受ける第２画素ＰｎＲの電流Ｉｐｄａが参照電流Ｉｒｅｆを超えると、第２画素ＰｎＲに対応する第２ＡＤ変換回路３７０からのデジタル信号Ｖｃｍは、“０”から“１”へ変わる。
　画素位置ＸＬ２１において、入射光Ｌ１を受ける第１画素ＰｎＬの電流Ｉｐｄａが参照電流Ｉｒｅｆを下回ると、第１画素ＰｎＬに対応する第１ＡＤ変換回路３７０からのデジタル信号Ｖｃｍは、“１”から“０”へ変わる。
　画素位置ＸＲ２２において、入射光Ｌ２を受ける第２画素ＰｎＲの電流Ｉｐｄａが参照電流Ｉｒｅｆを下回ると、第２画素ＰｎＲに対応する第２ＡＤ変換回路３７０からのデジタル信号Ｖｃｍは、“１”から“０”へ変わる。
　画素位置ＸＬ２２において、入射光Ｌ１を受ける第１画素ＰｎＬの電流Ｉｐｄａが参照電流Ｉｒｅｆを超えると、第１画素ＰｎＬに対応する第１ＡＤ変換回路３７０からのデジタル信号Ｖｃｍは、“０”から“１”へ変わる。
　画素位置ＸＲ２３において、入射光Ｌ２を受ける第２画素ＰｎＲの電流Ｉｐｄａが参照電流Ｉｒｅｆを超えると、第２画素ＰｎＲに対応する第２ＡＤ変換回路３７０からのデジタル信号Ｖｃｍは、“０”から“１”へ変わる。
　画素位置ＸＬ２３において、入射光Ｌ１を受ける第１画素ＰｎＬの電流Ｉｐｄａが参照電流Ｉｒｅｆを下回ると、第１画素ＰｎＬに対応する第１ＡＤ変換回路３７０からのデジタル信号Ｖｃｍは、“１”から“０”へ変わる。
　このように、焦点位置Ｆが受光部２２０の受光面からずれている場合、デジタル信号Ｖｃｍが変化する画素位置は、第１画素ＰｎＬと第２画素ＰｎＲとで異なる（ずれる）。
　図１０Ｂおよび図１２Ｂを参照すると、前ピン状態と後ピン状態とでデジタル信号Ｖｃｍのずれ方向が互いに逆方向になっている。例えば、前ピン状態の場合、第２画素ＰｎＲのデジタル信号Ｖｃｍが第１画素ＰｎＬのデジタル信号Ｖｃｍに対して、図１０Ａの破線矢印Ａ１で示す方向にずれている。第１画素ＰｎＬのデジタル信号Ｖｃｍと第２画素ＰｎＲのデジタル信号Ｖｃｍとの相対的なずれ量は、８桁となっている。例えば、後ピン状態の場合、第１画素ＰｎＬのデジタル信号Ｖｃｍが第２画素ＰｎＲのデジタル信号Ｖｃｍに対して、図１２Ａの破線矢印Ａ２で示す方向にずれている。第１画素ＰｎＬのデジタル信号Ｖｃｍと第２画素ＰｎＲのデジタル信号Ｖｃｍとの相対的なずれ量は、８桁となっている。
　このように、第１および第２画素ＰｎＬ、ＰｎＲのデジタル信号Ｖｃｍのずれ方向は、受光部２２０の受光面に対する焦点位置Ｆのずれ方向を示し、このデジタル信号Ｖｃｍのずれ量は、受光部２２０の受光面に対する焦点位置Ｆのずれ量を示している。
　従って、図１０Ａに示す前ピン状態の場合、制御部１３０は、第１および第２画素ＰｎＬ、ＰｎＲのデジタル信号Ｖｃｍのずれ方向Ａ１に従って、撮像レンズ１１０と受光部２２０との間の距離を小さくするように、撮像レンズ１１０または受光部２２０を移動させる。このとき、制御部１３０は、第１および第２画素ＰｎＬ、ＰｎＲのデジタル信号Ｖｃｍのずれ量（例えば、８桁）に応じて、所定の距離だけ撮像レンズ１１０または受光部２２０を移動させる。これにより、制御部１３０は、第１および第２画素ＰｎＬ、ＰｎＲのそれぞれのデジタル信号がほぼ同じになるように焦点位置Ｆを調節する。その結果、図１１Ａおよび図１１Ｂに示すように、制御部１３０は、焦点位置Ｆを受光部２２０の受光面に合わせることができ、光検出装置２００の前ピン状態を合焦状態にすることができる。
　図１２Ａに示す後ピン状態の場合、制御部１３０は、第１および第２画素ＰｎＬ、ＰｎＲのデジタル信号Ｖｃｍのずれ方向Ａ２に従って、撮像レンズ１１０と受光部２２０との間の距離を大きくするように、撮像レンズ１１０または受光部２２０を移動させる。このとき、制御部１３０は、第１および第２画素ＰｎＬ、ＰｎＲのデジタル信号Ｖｃｍのずれ量（例えば、８桁）に応じて、所定の距離だけ撮像レンズ１１０または受光部２２０を移動させる。これにより、制御部１３０は、第１および第２画素ＰｎＬ、ＰｎＲのそれぞれのデジタル信号がほぼ同じになるように焦点位置Ｆを調節する。その結果、図１１Ａおよび図１１Ｂに示すように、制御部１３０は、焦点位置Ｆを受光部２２０の受光面に合わせることができ、光検出装置２００の後ピン状態を合焦状態にすることができる。
　デジタル信号Ｖｃｍのずれ方向（Ａ１またはＡ２）と撮像レンズ１１０または受光部２２０の移動方向との対応関係は予め判明している。従って、その対応関係の情報は、図１に示す制御部１３０内のメモリ１３１に予め格納しておけばよい。また、デジタル信号Ｖｃｍのずれ量（デジタル値の桁数）と撮像レンズ１１０または受光部２２０の移動距離との対応関係も予め判明している。従って、その対応関係の情報も、メモリ１３１に予め格納しておけばよい。
　これにより、撮像レンズ１１０または受光部２２０の移動方向および移動距離は、第１および第２画素ＰｎＬ、ＰｎＲのデジタル信号Ｖｃｍのずれ方向およびずれ量に従って一意に決まる。このため、制御部１３０は、合焦状態の位置を特定するために、撮像レンズ１１０または受光部２２０の位置を試行錯誤して移動させる必要がなく、短時間で合焦状態の位置を特定することができる。
　このように、本実施形態による撮像装置１００は、一方側の半分を遮光した第１画素ＰｎＬと他方側の半分を遮光した第２画素ＰｎＲとを互いに隣接配置し、第１および第２画素ＰｎＬ、ＰｎＲからのそれぞれの光電流Ｉｐｄに対応するデジタル信号Ｖｃｍに基づいて入射光の焦点位置Ｆを調節する。このとき、制御部１３０は、第１画素ＰｎＬからのデジタル信号Ｖｃｍの配列および第２画素ＰｎＲからのデジタル信号Ｖｃｍの配列から焦点位置Ｆのずれ方向およびずれ量を決定する。焦点位置Ｆのずれ方向およびずれ量は、第１画素ＰｎＬからのデジタル信号Ｖｃｍの配列と第２画素ＰｎＲからのデジタル信号Ｖｃｍの配列との相対的なずれ方向（Ａ１またはＡ２）およびずれ量（デジタル信号Ｖｃｍの桁数）によって一意に決定することができる。制御部１３０は、第１画素ＰｎＬからデジタル信号Ｖｃｍの配列および第２画素ＰｎＲからのデジタル信号Ｖｃｍの配列がほぼ同じになるように焦点位置を調節することによって、焦点位置Ｆを受光部２２０の受光面に適合させることができる。これにより、制御部１３０は、入射光を受光部２２０の受光面に容易に合焦させることができる。即ち、本実施形態によれば、ＥＶＳに対して像面位相差方式ＡＦ機能を容易に適用することできる。
　また、本実施形態によれば、電流電圧変換回路３１０とは別に、光電流Ｉｐｄから輝度信号Ｖｃｐを出力する輝度回路３６０と、輝度信号ＶｃｐをＡＤ変換してデジタル信号Ｖｃｍを生成するＡＤ変換回路３７０とが設けられている。これにより、光検出装置２００は、ＥＶＳの動作と同時に、像面位相差ＡＦ機能を実行することができる。さらに、光検出装置２００は、ＥＶＳにおいて輝度変化のイベントが生じていない場合であっても、輝度回路３６０およびＡＤ変換回路３７０が像面位相差ＡＦ機能を実行することができる。
（変形例）
　上記実施形態において、図７の参照電圧Ｖｒｅｆは、予め設定された所定電圧でよい。しかし、電流Ｉｐｄａが参照電流Ｉｒｅｆよりも常に低い場合、あるいは、電流Ｉｐｄａが参照電流Ｉｒｅｆよりも常に高い場合のように、参照電圧Ｖｒｅｆが適切でないことがある。この場合、図１０Ｂ、図１１Ｂ、図１２Ｂに示すデジタル信号Ｖｃｍは、第１および第２画素ＰｎＬ、ＰｎＲともに全て“０”または全て“１”となってしまう。よって、制御部１３０は、像面位相差ＡＦ機能を実行することができない。
　そこで、本変形例では、参照電圧Ｖｒｅｆを可変にする。制御部１３０は、参照電圧Ｖｒｅｆを段階的あるいは連続的に参照電圧Ｖｒｅｆを変更し、参照電流Ｉｒｅｆを調節する。
　例えば、図１２Ｃは、変形例による光検出装置２００の動作を示すフロー図である。
　まず、上記実施形態のように、信号処理回路２４０が第１および第２画素ＰｎＬ、ＰｎＲのそれぞれのデジタル信号Ｖｃｍを取得する（Ｓ１０）。
　次に、制御部１３０は、デジタル信号Ｖｃｍの配列を用いて像面位相差ＡＦ機能が実行可能かを判断する（Ｓ２０）。例えば、デジタル信号Ｖｃｍが第１および第２画素ＰｎＬ、ＰｎＲにおいて一方の論理に偏っている場合、制御部１３０は、デジタル信号Ｖｃｍの配列において“０”および“１”の比率がそれぞれおおよそ半分となるように参照電圧Ｖｒｅｆを設定する。勿論、デジタル信号Ｖｃｍにおける“０”および“１”の比率は、半分に限定されず、所定範囲の比率であってもよい。
　像面位相差ＡＦ機能が実行できない場合（Ｓ２０のＮＯ）、制御部１３０は、参照電圧Ｖｒｅｆを調節する（Ｓ３０）。参照電圧Ｖｒｅｆの変更方向は、デジタル信号Ｖｃｍに基づいて決定される。例えば、デジタル信号Ｖｃｍが“０”に偏ってる場合には、参照電流Ｉｒｅｆが高すぎると判断し、制御部１３０は、参照電圧Ｖｒｅｆを低下させる。一方、デジタル信号Ｖｃｍが“１”に偏ってる場合には、参照電流Ｉｒｅｆが低すぎると判断し、制御部１３０は、参照電圧Ｖｒｅｆを上昇させる。このように、参照電圧Ｖｒｅｆを調節して、ステップＳ１０、Ｓ２０を再度実行する。
　像面位相差ＡＦ機能が実行可能な場合（Ｓ２０のＹＥＳ）、制御部１３０は、上記像面位相差ＡＦ機能を実行する。即ち、制御部１３０は、第１および第２画素ＰｎＬ、ＰｎＲのそれぞれのデジタル信号Ｖｃｍの配列を比較して、焦点位置Ｆのずれ方向およびずれ量を算出する（Ｓ４０）。次に、制御部１３０は、焦点位置Ｆのずれ方向およびずれ量に基づいて、撮像レンズ１１０または受光部２２０の移動方向および移動量を算出する（Ｓ５０）。次に、制御部１３０は、算出された移動方向および移動量に従って、撮像レンズ１１０または受光部２２０を移動させる（Ｓ６０）。これにより、焦点位置Ｆが受光部２２０の受光面に適合する。
　そして、通常通り、光検出装置２００は撮像を実行する（Ｓ７０）。
　このように、本変形例によれば、光検出装置２００は、参照電圧Ｖｒｅｆを適切に調節した後に、適切に像面位相差ＡＦ機能を実行することができる。
（第２実施形態）
　図１３は、第２実施形態による受光部２２０の第１画素ＰｎＬ、第２画素ＰｎＲおよび通常画素２２２の配列を示す平面図である。第１および第２画素ＰｎＬ、ＰｎＲは、間欠的に任意の画素行において、交互に略均等に配置されている。隣接する第１および第２画素ＰｎＬ、ＰｎＲは、図１３に示すように、通常画素２２２を挟んで隣接していてもよいが、互いに接するように隣接していてもよい。
　第１および第２画素ＰｎＬ、ＰｎＲの配列が間欠的に任意の画素行に設けられていても、その画素行を用いて、図１０Ａ～図１２Ｂを参照して説明した像面位相差ＡＦ機能を実行することができる。
　図示しないが、第１および第２画素ＰｎＬ、ＰｎＲは、間欠的に任意の画素列において、交互に略均等に配置されていてもよい。
　第２実施形態のその他の構成は、第１実施形態の構成と同様でよい。よって、第２実施形態は、第１実施形態と同様の効果を得ることができる。
　尚、第１および第２画素ＰｎＬ、ＰｎＲの配列の仕方は、図１３に限定されず、図１０Ｂ、図１１Ｂ、図１２Ｂに示すデジタル信号Ｖｃｍの配列が得られる限りにおいて任意でよい。
（第３実施形態）
　図１４は、第３実施形態による受光部２２０の第１画素ＰｎＬ、第２画素ＰｎＲおよび通常画素２２２の配列を示す平面図である。第３実施形態では、た互いに隣接する第１および第２画素ＰｎＬ、ＰｎＲと通常画素２２２とが同一画素で構成されている。従って、通常画素２２２の一方側の略半分を第１画素ＰｎＬとして用い、通常画素２２２の他方側の略半分を第２画素ＰｎＲとして用いる。通常画素２２２として用いる場合、通常画素２２２は、全面で受けた入射光を光電変換する。
　オンチップレンズＯＣＬは、各通常画素２２２に対応して設けられている。従って、１つの通常画素２２２に設けられた互いに隣接する第１および第２画素ＰｎＬ、ＰｎＲは、１つのオンチップレンズＯＣＬに対応する。
　これにより、通常画素２２２は、ＲＧＢの各色を検出する画素としても機能することができ、尚且つ、第１および第２画素ＰｎＬ、ＰｎＲとして像面位相差ＡＦ機能のために用いることもできる。例えば、まず、通常画素２２２は、第１および第２画素ＰｎＬ、ＰｎＲとして像面位相差ＡＦ機能のために用いられる。像面位相差ＡＦ機能の実行後、通常画素２２２は、ＥＶＳとして撮像処理に用いられる。
（第４実施形態）
　図１５～図１７は、第４実施形態による光検出装置２００の構成例を示す回路図である。図１５～図１７では、図２に示す受光チップ２０１および検出チップ２０２の具体例を示す。
　図１５では、第１および第２画素ＰｎＬ、ＰｎＲ、通常画素２２２を構成するフォトダイオード２２１、即ち、受光部２２０が、受光チップ２０１として１つの半導体チップで構成されている。他のアドレスイベント検出回路３００の構成（電流電圧変換回路３１０、輝度回路３６０、ＡＤ変換回路３７０等）は、検出チップ２０２として他の半導体チップとして構成されている。光検出装置２００は、受光チップ２０１および検出チップ２０２を図２に示すように積層するように構成されている。
　これにより、フォトダイオード２２１の面積を大きくすることができ、受光量を増大させることができる。
　図１６では、フォトダイオード２２１および変換トランジスタ３１１、電圧供給トランジスタ３１４およびコンデンサ３１２が、受光チップ２０１として１つの半導体チップで構成されている。即ち、電流電圧変換回路３１０のＮ型ＭＯＳトランジスタ３１１、３１４およびコンデンサ３１２は、受光チップ２０１に設けられる。他のアドレスイベント検出回路３００の構成（電流源トランジスタ３１３、輝度回路３６０、ＡＤ変換回路３７０等）は、検出チップ２０２として他の半導体チップとして構成されている。即ち、電流電圧変換回路３１０のＰ型ＭＯＳトランジスタ３１３は、検出チップ２０２に設けられている。
　Ｎ型ＭＯＳトランジスタ３１１、３１４を受光チップ２０１に設けることによって、検出チップ２０２の回路規模を大きくしても、検出チップ２０２にレイアウト可能となる。即ち、受光チップ２０１および検出チップ２０２の面積効率を向上させることができる。
　図１７では、フォトダイオード２２１およびアドレスイベント検出回路３００が、受光チップ２０１として１つの半導体チップで構成されている。電圧信号Ｖｏｕｔに接続される後段の信号処理回路２４０（図４）は、検出チップ２０２として他の半導体チップに構成されている。
　アドレスイベント検出回路３００の全体を受光チップ２０１に設けることによって、信号処理回路２４０の回路規模が大きくなっても、受光チップ２０１および検出チップ２０２で構成可能となる。即ち、受光チップ２０１および検出チップ２０２の面積効率を向上させることができる。
（第５実施形態）
　図１８は、第５実施形態による光検出装置２００の構成例を示す回路図である。第５実施形態では、ＡＤ変換回路３８０は、電流電圧変換回路３１０から出力される電圧信号ＶｏｕｔをＡＤ変換してデジタル信号Ｖｃｍを生成している。従って、電流電圧変換回路３１０が輝度回路３６０の機能を兼ねている。換言すると、第１および第２輝度回路３６０は、それぞれ、電流電圧変換回路３１０と同じ構成を有し、電圧信号Ｖｏｕｔを輝度信号Ｖｃｐとして出力する。ＡＤ変換回路３８０は出力信号線３１６と接続されている。ＡＤ変換回路３８０は、電圧信号Ｖｏｕｔを輝度信号Ｖｃｐとして用いて、電圧信号Ｖｏｕｔをデジタル信号ＶｃｍへＡＤ変換している。電流電圧変換回路３１０のその他の構成および動作は、図７のそれらの構成および動作と同様である。従って、第５実施形態は、第１実施形態と同様の効果を得ることができる。
　また、第５実施形態によれば、電圧信号Ｖｏｕｔを輝度信号Ｖｃｐとして用いており、光電流Ｉｐｄから輝度信号Ｖｃｐを生成していないので、変換トランジスタ３６１を省略することできる。従って、アドレスイベント検出回路３００の回路規模を小さくすることができる。
　尚、第５実施形態は、第２～第４実施形態および変形例のいずれかに組み合わせることができる。
（第６実施形態）
　図１９は、第６実施形態による光検出装置２００の構成例を示す回路図である。第６実施形態では、ＡＤ変換回路３８０は、入力信号線３１５の電圧を輝度信号ＶｃｐとしてＡＤ変換してデジタル信号Ｖｃｍを生成している。従って、電流電圧変換回路３１０が輝度回路３６０の機能を兼ねている。換言すると、第１および第２輝度回路３６０は、それぞれ、電流電圧変換回路３１０と同じ構成を有し、入力信号線３１５の電圧を輝度信号Ｖｃｐとして出力する。ＡＤ変換回路３８０は、入力信号線３１５の電圧を輝度信号Ｖｃｐとして用いて、入力信号線３１５をデジタル信号ＶｃｍへＡＤ変換している。電流電圧変換回路３１０のその他の構成および動作は、図７のそれらの構成および動作と同様である。従って、第６実施形態は、第１実施形態と同様の効果を得ることができる。
　また、第６実施形態によれば、入力信号線３１５の電圧を輝度信号Ｖｃｐとして用いており、光電流Ｉｐｄから輝度信号Ｖｃｐを生成していないので、変換トランジスタ３６１を省略することできる。従って、アドレスイベント検出回路３００の回路規模を小さくすることができる。
　尚、第６実施形態は、第２～第４実施形態および変形例のいずれかに組み合わせることができる。
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced　Driver　Assistance　System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２０の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２１は、撮像部１２０３１の設置位置の例を示す図である。
　図２１では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２１には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る撮像装置１００は、以上説明した構成のうち、例えば、撮像部１２０３１等に適用され得る。
　なお、本技術は、以下のような構成をとることができる。
（１）
　一方側の部分からの入射光を光電変換して第１電流を生成する複数の第１画素と、
　前記第１画素の前記部分とは反対側の部分からの前記入射光を光電変換して第２電流を生成する複数の第２画素と、
　前記複数の第１画素のそれぞれに対応して設けられ、前記第１電流に応じた第１輝度信号を生成する複数の第１輝度回路と、
　前記複数の第２画素のそれぞれに対応して設けられ、前記第２電流に応じた第２輝度信号を生成する複数の第２輝度回路と、
　前記複数の第１画素のそれぞれに対応して設けられ、前記第１輝度信号を参照信号と比較し、前記第１輝度信号を第１デジタル信号へ変換する複数の第１電流比較回路と、
　前記複数の第２画素のそれぞれに対応して設けられ、前記第２輝度信号を前記参照信号と比較し、前記第２輝度信号を第２デジタル信号へ変換する複数の第２電流比較回路と、　前記第１デジタル信号と前記第２デジタル信号とに基づいて前記入射光の焦点位置を調節する制御部と、を備える光検出装置。
（２）
　前記制御部は、互いに隣接する前記第１画素と前記第２画素からの前記第１および第２デジタル信号がほぼ同じになるように前記焦点位置を調節する、（１）に記載の光検出装置。
（３）
　前記複数の第１画素および前記複数の第２画素は、それぞれ交互に隣接して配置されており、
　前記制御部は、前記複数の第１画素からの前記第１デジタル信号の配列および前記複数の第２画素からの前記第２デジタル信号の配列から前記焦点位置のずれ方向およびずれ量を決定する、（１）または（２）に記載の光検出装置。
（４）
　前記制御部は、前記複数の第１画素からの前記第１デジタル信号の配列および前記複数の第２画素からの前記第２デジタル信号の配列がほぼ同じになるように焦点位置を調節する、（１）から（３）のいずれか一項に記載の光検出装置。
（５）
　前記複数の第１画素のそれぞれに対応して設けられ、前記第１電流に応じた第１電圧信号を生成する複数の第１電流電圧変換回路と、
　前記複数の第２画素のそれぞれに対応して設けられ、前記第２電流に応じた第２電圧信号を生成する複数の第２電流電圧変換回路とをさらに備える、（１）から（４）のいずれか一項に記載の光検出装置。
（６）
　前記第１電流電圧変換回路は、
　前記第１電流を第１電圧信号に変換して第１ゲートから出力する第１変換トランジスタと、
　所定の定電流を前記第１ゲートに接続された第１出力信号線に供給する第１電流源トランジスタと、
　前記第１出力信号線からの前記所定の定電流に応じた一定の電圧を前記第１変換トランジスタのソースに供給する第１電圧供給トランジスタとを備え、
　前記第２電流電圧変換回路は、
　前記第２電流を第２電圧信号に変換して第２ゲートから出力する第２変換トランジスタと、
　所定の定電流を前記第２ゲートに接続された第２出力信号線に供給する第２電流源トランジスタと、
　前記第２出力信号線からの前記所定の定電流に応じた一定の電圧を前記第２変換トランジスタのソースに供給する第２電圧供給トランジスタとを備える、（５）に記載の光検出装置。
（７）
　前記第１輝度回路は、
　前記第１電流を第３電圧信号に変換してゲートから出力する第３変換トランジスタを備え、
　前記第２輝度回路は、
　前記第２電流を第４電圧信号に変換してゲートから出力する第４変換トランジスタを備え、
　前記第１電流比較回路は、
　高電圧源と第１出力部との間に接続され、ゲートが前記第３変換トランジスタのゲートに接続され、前記第１電流に応じた第３電流を流す第３電流源トランジスタと、
　前記第１出力部と低電圧源との間に接続され、ゲートが前記参照信号を受け、該参照信号に応じた第１参照電流を流す第１参照電流トランジスタとを備え、
　前記第２電流比較回路は、
　前記高電圧源と第２出力部との間に接続され、ゲートが前記第４変換トランジスタのゲートに接続され、前記第２電流に応じた第５電流を流す第５電流源トランジスタと、
　前記第２出力部と前記低電圧源との間に接続され、ゲートが前記参照信号を受け、該参照信号に応じた第２参照電流を流す第２参照電流トランジスタとを備える、（１）から（６）のいずれか一項に記載の光検出装置。
（８）
　前記第３電流が前記第１参照電流よりも大きい場合、前記第１電流比較回路は、前記第１出力部から第１デジタル信号を出力し、
　前記第３電流が前記第１参照電流よりも小さい場合、前記第１電流比較回路は、前記第１出力部から前記第１デジタル信号に対して逆論理の第２デジタル信号を出力し、
　前記第５電流が前記第２参照電流よりも大きい場合、前記第２電流比較回路は、前記第２出力部から前記第１デジタル信号を出力し、
　前記第５電流が前記第２参照電流よりも小さい場合、前記第２電流比較回路は、前記第２出力部から前記第２デジタル信号を出力する、（７）に記載の光検出装置。
（９）
　前記第１出力部に接続された第１バッファと、
　前記第２出力部に接続された第２バッファとをさらに備える、（７）または（８）に記載の光検出装置。
（１０）
　全面で受けた前記入射光を光電変換して第３電流を生成する複数の第３画素をさらに備え、
　前記複数の第１画素および前記複数の第２画素は、前記複数の第３画素に隣接して配置され、交互に略均等に配置されている、（１）から（９）のいずれか一項に記載の光検出装置。
（１１）
　前記第１および第２画素を含む第１半導体チップと、前記第１および第２電流電圧変換回路、前記第１および第２輝度回路、並びに、前記第１および第２電流比較回路を含む第２半導体チップとを積層して構成されている、（５）または（６）に記載の光検出装置。
（１２）
　前記複数の第１および第２画素、前記第１および第２変換トランジスタ、並びに、第１および第２電圧供給トランジスタを含む第１半導体チップと、前記第１および第２電流源トランジスタ、前記第１および第２輝度回路、並びに、前記第１および第２電流比較回路を含む第２半導体チップとを積層して構成されている、（６）に記載の光検出装置。
（１３）
　前記複数の第１および第２画素、前記第１および第２電流電圧変換回路、前記第１および第２輝度回路、並びに、前記第１および第２電流比較回路は１つの半導体チップで構成されている、（５）または（６）に記載の光検出装置。
（１４）
　前記第１輝度回路は、
　前記第１電流を第１電圧信号に変換して第１ゲートから出力する第１変換トランジスタと、
　所定の定電流を前記第１ゲートに接続された第１出力信号線に供給する第１電流源トランジスタと、
　前記第１出力信号線からの前記所定の定電流に応じた一定の電圧を前記第１変換トランジスタのソースに供給する第１電圧供給トランジスタとを備え、
　前記第２輝度回路は、
　前記第２電流を第２電圧信号に変換して第２ゲートから出力する第２変換トランジスタと、
　所定の定電流を前記第２ゲートに接続された第２出力信号線に供給する第２電流源トランジスタと、
　前記第２出力信号線からの前記所定の定電流に応じた一定の電圧を前記第２変換トランジスタのソースに供給する第２電圧供給トランジスタとを備え、
　前記第１電流比較回路は、前記第１電圧信号を前記第１輝度信号として前記第１デジタル信号へ変換し、
　前記第２電流比較回路は、前記第２電圧信号を前記第２輝度信号として前記第２デジタル信号へ変換する、（１）から（４）のいずれか一項に記載の光検出装置。
（１５）
　前記第１輝度回路は、
　前記第１電流を第１電圧信号に変換して第１ゲートから出力する第１変換トランジスタと、
　所定の定電流を前記第１ゲートに接続された第１出力信号線に供給する第１電流源トランジスタと、
　前記第１出力信号線からの前記所定の定電流に応じた一定の電圧を前記第１変換トランジスタのソースに供給する第１電圧供給トランジスタとを備え、
　前記第２輝度回路は、
　前記第２電流を第２電圧信号に変換して第２ゲートから出力する第２変換トランジスタと、
　所定の定電流を前記第２ゲートに接続された第２出力信号線に供給する第２電流源トランジスタと、
　前記第２出力信号線からの前記所定の定電流に応じた一定の電圧を前記第２変換トランジスタのソースに供給する第２電圧供給トランジスタとを備え、
　前記第１電流比較回路は、前記第１電圧供給トランジスタのゲート電圧を前記第１輝度信号として前記第１デジタル信号へ変換し、
　前記第２電流比較回路は、前記第２電圧供給トランジスタのゲート電圧を前記第２輝度信号として前記第２デジタル信号へ変換する、（１）から（４）のいずれか一項に記載の光検出装置。
（１６）
　前記第１および第２デジタル信号の論理が一方に偏っている場合、前記制御部は、前記参照信号を変更する、（１）から（１５）のいずれか一項に記載の光検出装置。
（１７）
　前記第１および第２画素は、互いに隣接し、全面で受けた前記入射光を光電変換して第３電流を生成する複数の第３画素を構成する、（１）に記載の光検出装置。
　尚、本開示は、上述した実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、他の効果があってもよい。
１００　撮像装置、１１０　撮像レンズ、２００　光検出装置、１２０　記録部、１３０　制御部、３００　アドレスイベント検出回路、３１０　電流電圧変換回路、３２０　バッファ、３３０　減算器、３４０　量子化器、３５０　転送回路、３６０　輝度回路、３７０　電流比較回路、３１１　変換トランジスタ、３１２　コンデンサ、３１３　電流源トランジスタ、３１４　電圧供給トランジスタ、３６１　変換トランジスタ、３７１　電流源トランジスタ、３７２　参照電流トランジスタ、３７３　バッファ、ＰｎＬ　第１画素、ＰｎＲ　第２画素、２２２　通常画素

Claims (17)

  1. 　一方側の部分からの入射光を光電変換して第１電流を生成する複数の第１画素と、
    　前記第１画素の前記部分とは反対側の部分からの前記入射光を光電変換して第２電流を生成する複数の第２画素と、
    　前記複数の第１画素のそれぞれに対応して設けられ、前記第１電流に応じた第１輝度信号を生成する複数の第１輝度回路と、
    　前記複数の第２画素のそれぞれに対応して設けられ、前記第２電流に応じた第２輝度信号を生成する複数の第２輝度回路と、
    　前記複数の第１画素のそれぞれに対応して設けられ、前記第１輝度信号を参照信号と比較し、前記第１輝度信号を第１デジタル信号へ変換する複数の第１電流比較回路と、
    　前記複数の第２画素のそれぞれに対応して設けられ、前記第２輝度信号を前記参照信号と比較し、前記第２輝度信号を第２デジタル信号へ変換する複数の第２電流比較回路と、　前記第１デジタル信号と前記第２デジタル信号とに基づいて前記入射光の焦点位置を調節する制御部と、を備える光検出装置。
  2. 　前記制御部は、互いに隣接する前記第１画素と前記第２画素からの前記第１および第２デジタル信号がほぼ同じになるように前記焦点位置を調節する、請求項１に記載の光検出装置。
  3. 　前記複数の第１画素および前記複数の第２画素は、それぞれ交互に隣接して配置されており、
    　前記制御部は、前記複数の第１画素からの前記第１デジタル信号の配列および前記複数の第２画素からの前記第２デジタル信号の配列から前記焦点位置のずれ方向およびずれ量を決定する、請求項１に記載の光検出装置。
  4. 　前記制御部は、前記複数の第１画素からの前記第１デジタル信号の配列および前記複数の第２画素からの前記第２デジタル信号の配列がほぼ同じになるように焦点位置を調節する、請求項１に記載の光検出装置。
  5. 　前記複数の第１画素のそれぞれに対応して設けられ、前記第１電流に応じた第１電圧信号を生成する複数の第１電流電圧変換回路と、
    　前記複数の第２画素のそれぞれに対応して設けられ、前記第２電流に応じた第２電圧信号を生成する複数の第２電流電圧変換回路とをさらに備える、請求項１に記載の光検出装置。
  6. 　前記第１電流電圧変換回路は、
    　前記第１電流を第１電圧信号に変換して第１ゲートから出力する第１変換トランジスタと、
    　所定の定電流を前記第１ゲートに接続された第１出力信号線に供給する第１電流源トランジスタと、
    　前記第１出力信号線からの前記所定の定電流に応じた一定の電圧を前記第１変換トランジスタのソースに供給する第１電圧供給トランジスタとを備え、
    　前記第２電流電圧変換回路は、
    　前記第２電流を第２電圧信号に変換して第２ゲートから出力する第２変換トランジスタと、
    　所定の定電流を前記第２ゲートに接続された第２出力信号線に供給する第２電流源トランジスタと、
    　前記第２出力信号線からの前記所定の定電流に応じた一定の電圧を前記第２変換トランジスタのソースに供給する第２電圧供給トランジスタとを備える、請求項５に記載の光検出装置。
  7. 　前記第１輝度回路は、
    　前記第１電流を第３電圧信号に変換してゲートから出力する第３変換トランジスタを備え、
    　前記第２輝度回路は、
    　前記第２電流を第４電圧信号に変換してゲートから出力する第４変換トランジスタを備え、
    　前記第１電流比較回路は、
    　高電圧源と第１出力部との間に接続され、ゲートが前記第３変換トランジスタのゲートに接続され、前記第１電流に応じた第３電流を流す第３電流源トランジスタと、
    　前記第１出力部と低電圧源との間に接続され、ゲートが前記参照信号を受け、該参照信号に応じた第１参照電流を流す第１参照電流トランジスタとを備え、
    　前記第２電流比較回路は、
    　前記高電圧源と第２出力部との間に接続され、ゲートが前記第４変換トランジスタのゲートに接続され、前記第２電流に応じた第５電流を流す第５電流源トランジスタと、
    　前記第２出力部と前記低電圧源との間に接続され、ゲートが前記参照信号を受け、該参照信号に応じた第２参照電流を流す第２参照電流トランジスタとを備える、請求項１に記載の光検出装置。
  8. 　前記第３電流が前記第１参照電流よりも大きい場合、前記第１電流比較回路は、前記第１出力部から第１デジタル信号を出力し、
    　前記第３電流が前記第１参照電流よりも小さい場合、前記第１電流比較回路は、前記第１出力部から前記第１デジタル信号に対して逆論理の第２デジタル信号を出力し、
    　前記第５電流が前記第２参照電流よりも大きい場合、前記第２電流比較回路は、前記第２出力部から前記第１デジタル信号を出力し、
    　前記第５電流が前記第２参照電流よりも小さい場合、前記第２電流比較回路は、前記第２出力部から前記第２デジタル信号を出力する、請求項７に記載の光検出装置。
  9. 　前記第１出力部に接続された第１バッファと、
    　前記第２出力部に接続された第２バッファとをさらに備える、請求項７に記載の光検出装置。
  10. 　全面で受けた前記入射光を光電変換して第３電流を生成する複数の第３画素をさらに備え、
    　前記複数の第１画素および前記複数の第２画素は、前記複数の第３画素に隣接して配置され、交互に略均等に配置されている、請求項１に記載の光検出装置。
  11. 　前記第１および第２画素を含む第１半導体チップと、前記第１および第２電流電圧変換回路、前記第１および第２輝度回路、並びに、前記第１および第２電流比較回路を含む第２半導体チップとを積層して構成されている、請求項５に記載の光検出装置。
  12. 　前記複数の第１および第２画素、前記第１および第２変換トランジスタ、並びに、第１および第２電圧供給トランジスタを含む第１半導体チップと、前記第１および第２電流源トランジスタ、前記第１および第２輝度回路、並びに、前記第１および第２電流比較回路を含む第２半導体チップとを積層して構成されている、請求項６に記載の光検出装置。
  13. 　前記複数の第１および第２画素、前記第１および第２電流電圧変換回路、前記第１および第２輝度回路、並びに、前記第１および第２電流比較回路は１つの半導体チップで構成されている、請求項５に記載の光検出装置。
  14. 　前記第１輝度回路は、
    　前記第１電流を第１電圧信号に変換して第１ゲートから出力する第１変換トランジスタと、
    　所定の定電流を前記第１ゲートに接続された第１出力信号線に供給する第１電流源トランジスタと、
    　前記第１出力信号線からの前記所定の定電流に応じた一定の電圧を前記第１変換トランジスタのソースに供給する第１電圧供給トランジスタとを備え、
    　前記第２輝度回路は、
    　前記第２電流を第２電圧信号に変換して第２ゲートから出力する第２変換トランジスタと、
    　所定の定電流を前記第２ゲートに接続された第２出力信号線に供給する第２電流源トランジスタと、
    　前記第２出力信号線からの前記所定の定電流に応じた一定の電圧を前記第２変換トランジスタのソースに供給する第２電圧供給トランジスタとを備え、
    　前記第１電流比較回路は、前記第１電圧信号を前記第１輝度信号として前記第１デジタル信号へ変換し、
    　前記第２電流比較回路は、前記第２電圧信号を前記第２輝度信号として前記第２デジタル信号へ変換する、請求項１に記載の光検出装置。
  15. 　前記第１輝度回路は、
    　前記第１電流を第１電圧信号に変換して第１ゲートから出力する第１変換トランジスタと、
    　所定の定電流を前記第１ゲートに接続された第１出力信号線に供給する第１電流源トランジスタと、
    　前記第１出力信号線からの前記所定の定電流に応じた一定の電圧を前記第１変換トランジスタのソースに供給する第１電圧供給トランジスタとを備え、
    　前記第２輝度回路は、
    　前記第２電流を第２電圧信号に変換して第２ゲートから出力する第２変換トランジスタと、
    　所定の定電流を前記第２ゲートに接続された第２出力信号線に供給する第２電流源トランジスタと、
    　前記第２出力信号線からの前記所定の定電流に応じた一定の電圧を前記第２変換トランジスタのソースに供給する第２電圧供給トランジスタとを備え、
    　前記第１電流比較回路は、前記第１電圧供給トランジスタのゲート電圧を前記第１輝度信号として前記第１デジタル信号へ変換し、
    　前記第２電流比較回路は、前記第２電圧供給トランジスタのゲート電圧を前記第２輝度信号として前記第２デジタル信号へ変換する、請求項１に記載の光検出装置。
  16. 　前記第１および第２デジタル信号の論理が一方に偏っている場合、前記制御部は、前記参照信号を変更する、請求項１に記載の光検出装置。
  17. 　前記第１および第２画素は、互いに隣接し、全面で受けた前記入射光を光電変換して第３電流を生成する複数の第３画素を構成する、請求項１に記載の光検出装置。
PCT/JP2022/042169 2022-01-06 2022-11-14 光検出装置 WO2023132129A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022001284 2022-01-06
JP2022-001284 2022-01-06

Publications (1)

Publication Number Publication Date
WO2023132129A1 true WO2023132129A1 (ja) 2023-07-13

Family

ID=87073445

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/042169 WO2023132129A1 (ja) 2022-01-06 2022-11-14 光検出装置

Country Status (1)

Country Link
WO (1) WO2023132129A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072541A (ja) * 2012-09-27 2014-04-21 Nikon Corp 撮像素子および撮像装置
JP2020088724A (ja) * 2018-11-29 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2021044847A (ja) * 2017-10-30 2021-03-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
JP2021093610A (ja) * 2019-12-10 2021-06-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072541A (ja) * 2012-09-27 2014-04-21 Nikon Corp 撮像素子および撮像装置
JP2021044847A (ja) * 2017-10-30 2021-03-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
JP2020088724A (ja) * 2018-11-29 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2021093610A (ja) * 2019-12-10 2021-06-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置

Similar Documents

Publication Publication Date Title
JP7141440B2 (ja) 固体撮像素子
TWI820078B (zh) 固體攝像元件
US20230156356A1 (en) Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
CN109729291B (zh) 固体摄像元件
JP7148269B2 (ja) 固体撮像素子および撮像装置
JP2020088480A (ja) 固体撮像素子、および、撮像装置
WO2021039142A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
CN110603458A (zh) 光学传感器和电子设备
WO2020246186A1 (ja) 撮像システム
WO2023132129A1 (ja) 光検出装置
JP2023040318A (ja) 撮像回路および撮像装置
WO2023188868A1 (ja) リニアセンサ
US20240064433A1 (en) Imaging element and imaging device
WO2022064867A1 (ja) 固体撮像素子、および、撮像装置
JP2023032216A (ja) 光検出デバイスおよび光検出装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22918718

Country of ref document: EP

Kind code of ref document: A1