JP2022086418A - 電源装置、電源ユニット、試験装置 - Google Patents

Abstract

【課題】セトリング動作を改善した高電圧電源を提供する。
【解決手段】電源装置１００は、スタック接続される複数チャンネルの電源ユニット２００を備える。電源ユニット２００はそれぞれ、正極出力ＯＵＴＰと負極出力ＯＵＴＮの間に、制御信号Ｖｃｔｒｌに応じた出力電圧Ｖｉを発生する出力段２１０を備える。マスターチャンネルの電流検出器２５０は、出力段２１０の出力電流を示す電流検出信号Ｉｓを生成する。フィードバックコントローラ２４０は、電流検出信号Ｉｓが目標値Ｉｒｅｆに近づくように、制御信号Ｖｃｔｒｌを生成する。
【選択図】図３

Description

本発明は、デバイスに電源電圧もしくは電源電流を供給する電源装置に関する。

近年、省エネルギー化を目的として、高電圧を高速にスイッチングすることで高効率な電力変換が可能なＳｉＣ（炭化ケイ素）ＦＥＴ（Field-Effect Transistor）やＧａＮ（窒化ガリウム）ＨＥＭＴ（High Electron Mobility Transistor）などのパワーデバイスの研究開発が盛んになっている。それにともない、高電圧を印加するデバイス試験の需要も増大し、試験時間短縮の要求が強くなっている。それらのデバイス試験においては１０００Ｖ、デバイスによっては２０００Ｖの高電圧かつ高精度な直流電圧印加が必要である。

試験装置用の電源装置の最高出力電圧が、負荷に供給すべき高電圧に満たない場合、複数のチャンネルの電源装置（以下、電源ユニットと称する）を直列接続(以下、スタック接続)する必要がある。

特開２０１３－１３８５５７号公報 特表２０１３－５３５９４９号公報

図１は、高電圧電源１００Ｒのブロック図である。図１を参照すると、高電圧電源１００Ｒは、スタック接続された複数チャンネルＣＨ１～ＣＨＮの電源ユニット１１０＿１～１１０＿Ｎを備える。各チャンネルの電源ユニット１１０は、一次側Ｐと二次側Ｓを有し、一次側Ｐと二次側Ｓは、トランスやキャパシタなどのアイソレーションバリア１１２を介して絶縁されている。複数の電源ユニット１１０＿１～１１０＿Ｎの一次側Ｐの接地端子ＧＮＤ同士は、共通に接続される。

電源ユニット１１０の二次側Ｓには、正極出力ＯＵＴＰと負極出力ＯＵＴＮが設けられ、正極出力ＯＵＴＰと負極出力ＯＵＴＮの間には、出力段１２０が設けられる。

一般に電源装置は、負荷に定電圧を供給する電圧印加モード（定電圧モード）と、負荷に定電流を供給する電流印加モード（定電流モード）が切りかえ可能である。図１のように、複数の電源ユニット１１０がスタックされる高電圧電源１００Ｒを、電流印加モードで動作させるケースを考える。ここでは説明の容易化のために、Ｎ＝２段の電源ユニット１１０＿１，１１０＿２をスタックするものとする。

（比較技術１）
比較技術１では、スタックされるすべての電源ユニット１１０＿１，１１０＿２を、目標値（設定値）Ｉｒｅｆが等しい電流印加モードで動作させる。この場合、全チャンネルに同じ電流Ｉｒｅｆが流れ、理想的には全チャンネルにおいて同じ電流量が検出されるが、実際には検出誤差によって、各電源ユニット１１０＿１，１１０＿２において、目標値Ｉｒｅｆからずれた電流Ｉｒｅｆ＋ΔＩ_１、Ｉｒｅｆ＋ΔＩ_２が検出されうる。この場合、高電圧電源１００Ｒから負荷に供給される電流Ｉ_ＯＵＴは、
Ｉ_ＯＵＴ＝Ｉｒｅｆ－（ΔＩ_１＋ΔＩ_２）／２
となる。つまり出力電流Ｉ_ＯＵＴは、目標値Ｉｒｅｆから、各チャンネルの検出誤差ΔＩ_１，ΔＩ_２の平均値を減じた電流量となる。

図２（ａ）は、比較技術１に係る高電圧電源の起動時の電圧波形を示す図である。電流の検出誤差ΔＩ_１，ΔＩ_２の影響で、各チャンネルの電源ユニットの状態は、次のいずれかのどちらかの状態に収束する。
（１） 出力電圧が低下していき、使用可能電圧の下限（使用下限電圧という）に達する。
（２） 出力電圧が上昇していき、使用可能電圧の上限（使用上限電圧という）に達する。
図２（ａ）では、第１チャンネルの電圧Ｖ_１が使用下限電圧まで低下し、第２チャンネルの電圧Ｖ_２が使用上限電圧まで上昇している。

つまり、高電圧を生成するために２段の電源ユニットをスタックしたにもかかわらず、使用下限電圧で動作するチャンネルが発生し、結果として、所望の高電圧を生成することができなくなる。つまり、比較技術１は、現実的には採用できない。

（比較技術２）
比較技術２では、複数の電源ユニット１１０のひとつの電流印加モードで、残りを電圧印加モードで動作させる。ここでは、電源ユニット１１０＿１を電流印加モードで、電源ユニット１１０＿２を電圧印加モードで動作させる。電圧印加モードの電源ユニット１１０＿２の電圧設定値（目標値）Ｖｒｅｆは、想定される負荷電圧Ｖ_ＯＵＴＨを考慮して適切に規定しておく。

図２（ｂ）は、比較技術２に係る高電圧電源の起動時の電圧波形を示す図である。はじめに、電圧印加モードの電源ユニット１１０＿２が先行して起動し、出力電圧Ｖ_２が電圧設定値Ｖｒｅｆに到達後、電流印加モードの電源ユニット１１０＿１が電流印加を開始する。

比較技術２では、電圧印加モードで動作させるチャンネルの電圧設定値Ｖｒｅｆは、負荷に応じて設定する必要がある。たとえば高電圧の負荷に対しては、高い電圧設定値Ｖｒｅｆを設定する必要があるが、別の低耐圧の負荷に変更した場合には、負荷に過電圧が印加されるという問題が生じうる。つまり比較技術２の手法は、汎用性に欠ける。

また、電圧印加と電流印加のチャンネルを順に動作させる必要があるため、２段のセトリングとなってしまい、単一チャンネルの場合と同じ起動波形を得ることができず、またセトリング時間が長くなる。

本開示の一態様は係る状況においてなされたものであり、その例示的な目的のひとつは、セトリング動作を改善した高電圧電源の提供にある。

本開示のある態様は電源装置である。この電源装置は、スタック接続される複数チャンネルの電源ユニットを備える。複数チャンネルの電源ユニットはそれぞれ、正極出力および負極出力と、正極出力と負極出力の間に、制御信号に応じた出力電圧を発生する出力段と、を備える。複数チャンネルのひとつであるマスターチャンネルの電源ユニットは、出力段の出力電流を示す電流検出信号を生成する電流検出器と、電流検出信号が目標値に近づくように、制御信号を生成するフィードバックコントローラと、をさらに備える。全チャンネルの出力段は、マスターチャンネルのフィードバックコントローラが生成する制御信号にもとづいて動作する。

本開示の別の態様は、電源ユニットである。この電源ユニットは、複数個をスタックして電源装置を構成可能である。電源ユニットは、正極出力および負極出力と、正極出力と負極出力の間に、制御信号に応じた出力電圧を発生する出力段と、マスターチャンネルに設定されたときにアクティブとなり、出力段の出力電流を示す電流検出信号を生成する電流検出器と、マスターチャンネルに設定されたときにアクティブとなり、電流検出信号が目標値に近づくように、制御信号を生成するフィードバックコントローラと、マスターチャンネルに設定されたとき、他のチャンネルに制御信号を送信し、スレーブチャンネルに設定されたとき、マスターチャンネルから制御信号を受信するインタフェース回路と、を備える。

なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本開示のある態様によれば、スタック段数が多いときのセトリング動作を改善できる。

高電圧電源のブロック図である。 図２（ａ）は、比較技術１に係る高電圧電源の起動時の電圧波形を示す図であり、図２（ｂ）は、比較技術２に係る高電圧電源の起動時の電圧波形を示す図である。 実施の形態に係る電源装置を備える試験装置を示すブロック図である。 図３の電源装置の起動時の電圧波形および電流波形を示す図である。 実施例１に係る電源装置のブロック図である。 実施例２に係る電源装置のブロック図である。 実施例３に係る電源ユニットのブロック図である。 図８（ａ）、（ｂ）は、マスターモード、スレーブモードにおける図７の電源ユニットの状態を示す図である。 電源ユニットの具体的な構成例を示すブロック図である。

（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。またこの概要は、考えられるすべての実施形態の包括的な概要ではなく、実施形態の欠くべからざる構成要素を限定するものではない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。

一実施形態に係る電源装置は、スタック接続される複数チャンネルの電源ユニットを備える。複数チャンネルの電源ユニットはそれぞれ、正極出力および負極出力と、正極出力と負極出力の間に、制御信号に応じた出力電圧を発生する出力段と、を備える。複数チャンネルのひとつであるマスターチャンネルの電源ユニットは、出力段の出力電流を示す電流検出信号を生成する電流検出器と、電流検出信号が目標値に近づくように、制御信号を生成するフィードバックコントローラと、をさらに備える。全チャンネルの出力段は、マスターチャンネルのフィードバックコントローラが生成する制御信号にもとづいて動作する。

この構成によると、複数チャンネルのうちのひとつであるマスターチャンネルにおいてのみ電流測定を行い、電流印加のためのフィードバック制御を行う。そしてマスターチャンネルにおいて得られた制御信号を、他のスレーブチャンネルに送信することで、単一チャンネルの電源装置と同じ動作を実現でき、セトリング動作を改善できる。

一実施形態において、複数チャンネルの電源ユニットはそれぞれ、出力段の出力電圧を示す電圧検出信号を生成する電圧検出器をさらに備えてもよい。マスターチャンネルの電源ユニットは、複数チャンネルの残りであるスレーブチャンネルの電源ユニットから電圧検出信号を受信し、全チャンネルの電圧検出信号にもとづく電圧フィードバック信号を生成する電圧フィードバック信号生成部をさらに備えてもよい。マスターチャンネルのフィードバックコントローラは、電圧フィードバック信号が所定のリミット値を超えるとき、電圧フィードバック信号がリミット値に近づくように、制御信号を生成してもよい。これにより、全チャンネルの合計電圧が、所定の上限を超えないように、電圧クランプ動作を実現できる。

電圧フィードバック信号は、全チャンネルの電圧検出信号の平均値であってもよい。

一実施形態において、マスターチャンネルの電源ユニットは、出力段の出力電圧を示す電圧検出信号を生成する電圧検出器をさらに備えてもよい。フィードバックコントローラは、電圧検出信号が所定のリミット値を超えるとき、電圧検出信号がリミット値に近づくように、制御信号を生成してもよい。この場合、マスターチャンネルの状態をもとに、全チャンネルの電圧クランプ動作を実現できる。

一実施形態において、複数チャンネルの電源ユニットは、フィードバックコントローラおよび電流検出器を備え、同様に構成されてもよい。各電源ユニットは、マスターモードとスレーブモードが選択可能であり、マスターモードに設定されたとき、フィードバックコントローラが有効化され、スレーブモードに設定されたとき、フィードバックコントローラが無効化されてもよい。なお、「ある回路ブロックを無効化する」ことは、当該ブロックを動作させない場合のみでなく、動作はさせるが、その出力を遮断あるいはマスクするなどして使用しない場合も含みうる。

同じ電源ユニットを複数用意し、接続関係を組み替えて、モードを適切に設定することにより、負荷の個数を変化させたりすることが可能となる。たとえばＮ個の電源ユニットがある場合に、Ｎ個をスタックしてそのうちのひとつをマスターモード、残りをスレーブモードとすれば、１個の負荷に対して電力を供給できる。あるいは、Ｎ個すべてをマスターモードとして独立に使用すれば、Ｎ個の負荷に対して電力を供給できる。

マスターチャンネルは、複数チャンネルのうち最上段に位置してもよい。

一実施形態に係る電源ユニットは、複数個をスタックして電源装置を構成可能である。電源ユニットは、正極出力および負極出力と、正極出力と負極出力の間に、制御信号に応じた出力電圧を発生する出力段と、マスターチャンネルに設定されたときにアクティブとなり、出力段の出力電流を示す電流検出信号を生成する電流検出器と、マスターチャンネルに設定されたときにアクティブとなり、電流検出信号が目標値に近づくように、制御信号を生成するフィードバックコントローラと、マスターチャンネルに設定されたとき、他のチャンネルに制御信号を送信し、スレーブチャンネルに設定されたとき、マスターチャンネルから制御信号を受信するインタフェース回路と、を備える。

この構成によると、複数チャンネルをスタックした場合に、マスターチャンネルにおいてのみ電流測定を行い、電流印加のためのフィードバック制御を行う。そしてマスターチャンネルにおいて得られた制御信号を、他のスレーブチャンネルに送信することで、単一チャンネルの電源装置と同じ動作を実現でき、セトリング動作を改善できる。また、同じ電源ユニットを複数用意し、接続関係を組み替えて、モードを適切に設定することにより、負荷の個数を変化させたりすることが可能となる。

一実施形態において、出力段の出力電圧を示す電圧検出信号を生成する電圧検出器をさらに備えてもよい。マスターチャンネルに設定されたとき、フィードバックコントローラは、電圧検出信号が所定のリミット値を超えるとき、電圧検出信号がリミット値に近づくように、制御信号を生成してもよい。

一実施形態において、電源ユニットを複数個、スタック接続して構成されてもよい。

（実施形態）
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

図３は、実施の形態に係る電源装置１００を備える試験装置２を示すブロック図である。試験装置２は、ＤＵＴ（被試験デバイス）１に電圧信号や電流信号などの試験信号を印加し、ＤＵＴ１の応答を測定する。ＤＵＴ１の種類は特に限定されないが、高耐圧パワートランジスタやパワーモジュールなどの１０００Ｖを超えるような高電圧の電圧印加を必要とするデバイス、あるいはそうしたデバイスを含む回路、もしくは回路システムが、本試験装置２の試験対象として好適である。

試験装置２は、ＤＵＴ１に電源信号を供給する電源装置１００を備える。本実施形態において、電源信号は、所定の電流量（目標量）に安定化された電流信号Ｉ_ＯＵＴである。なお、図３では、ＤＵＴ１に直接、電流信号Ｉ_ＯＵＴが供給されているが、その限りでなく、この電流信号Ｉ_ＯＵＴは、ＤＵＴ１の周辺回路や、ＤＵＴ１を駆動する回路、ＤＵＴ１とのインタフェースとなる回路に供給されてもよい。

試験装置２は、電源装置１００に加えて、電圧センサや電流センサ、信号発生器やドライバ、コンパレータ、Ａ／Ｄコンバータ、Ｄ／Ａコンバータなどを備えるが、それらはＤＵＴ１の種類や試験項目に応じており、図３では省略している。

電源装置１００は、スタック接続される複数Ｎチャンネル（ＣＨ１～ＣＨＮ）の電源ユニット２００＿１～２００＿Ｎを備える。各電源ユニット２００は、正極出力ＯＵＴＰと負極出力ＯＵＴＮを有している。電源ユニット２００は、図１の電源ユニット１１０と同様に、絶縁された１次側と２次側を有しているが、図３には二次側の構成のみを示す。負極出力ＯＵＴＮは、二次側の基準電位（グランド）をなす。

ｉ番目（１≦ｉ≦Ｎ－１）のチャンネルの電源ユニット１１０＿ｉの負極出力ＯＵＴＮは、ｉ＋１番目のチャンネルの電源ユニット１１０＿（ｉ＋１）の正極出力ＯＵＴＰと接続される。１番目のチャンネルの電源ユニット１１０＿１の正極出力ＯＵＴＰは負荷１と接続され、Ｎ番目のチャンネルの電源ユニット１１０の負極出力ＯＵＴＮは接地される。

複数チャンネルの電源ユニット２００はそれぞれ、出力段２１０を備える。ｉ番目（ｉ＝１～Ｎ）の電源ユニット２００＿ｉの出力段２１０は、制御信号Ｖｃｔｒｌに応じて、正極出力ＯＵＴＰと負極出力ＯＵＴＮの間に出力電圧Ｖ_ｉを発生する。

本実施形態において、複数ＮチャンネルＣＨ１～ＣＨＮは、ひとつがマスターチャンネルに、残りがスレーブチャンネルに設定される。その限りでないが、図３では１番目のチャンネルＣＨ１がマスターチャンネルであり、２番目～Ｎ番目のチャンネルＣＨ２～ＣＨＮがスレーブチャンネルである。

マスターチャンネルの電源ユニット２００＿１は、出力段２１０に加えて、電流検出器２５０およびフィードバックコントローラ２４０を備える。

電流検出器２５０は、出力段２１０の出力電流Ｉ_ＯＵＴを示す電流検出信号Ｉｓ_１を生成する。この電流検出信号Ｉｓ_１は、フィードバック信号Ｉｆｂとしてフィードバックコントローラ２４０に入力される。

フィードバックコントローラ２４０には、出力電流Ｉ_ＯＵＴの目標値Ｉｒｅｆが入力される。フィードバックコントローラ２４０は、フィードバック信号Ｉｆｂが目標値Ｉｒｅｆに近づくように、制御信号Ｖｃｔｒｌの信号レベル（大きさ）をフィードバック制御する。フィードバックコントローラ２４０が生成した制御信号Ｖｃｔｒｌは、マスターチャンネルの出力段２１０に供給される。

マスターチャンネルとスレーブチャンネルとの間は、信号の送受信が可能となっている。具体的にはマスターチャンネルの電源ユニット２００＿１からスレーブチャンネルの電源ユニット２００＿２～２００＿Ｎへは、制御信号Ｖｃｔｒｌが送信可能である。

スレーブチャンネルＣＨ２～ＣＨＮの出力段２１０は、マスターチャンネルＣＨ１のフィードバックコントローラ２４０が生成する制御信号Ｖｃｔｒｌにもとづいて動作する。

以上が電源装置１００の構成である。

図４は、図３の電源装置１００の起動時の電圧波形および電流波形を示す図である。ここではＮ＝２チャンネルの構成について説明する。比較のために、比較技術２の波形を一点鎖線で示す。

実線で示すように、本実施形態によれば、複数チャンネルのうちのひとつであるマスターチャンネルにおいてのみ電流測定を行い、電流印加のためのフィードバック制御を行う。そしてマスターチャンネルにおいて得られた制御信号Ｖｃｔｒｌを、他のスレーブチャンネルに送信することで、単一チャンネルの電源装置と同じ動作を実現でき、セトリング動作を比較技術２に比べて改善できる。

本開示は、図３のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。

（実施例１）
図５は、実施例１に係る電源装置１００のブロック図である。この電源装置１００は、電圧クランプ機能を有する。複数チャンネルの電源ユニット２００＿１～２００＿Ｎはそれぞれ、電圧検出器２２０をさらに備える。あるチャンネルＣＨｉの電圧検出器２２０は、同じチャンネルＣＨｉの出力段２１０の出力電圧Ｖ_ｉを示す電圧検出信号Ｖｓ_ｉを生成する。スレーブチャンネルＣＨ２～ＣＨＮにおいて生成された電圧検出信号Ｖｓ_２～Ｖｓ_Ｎは、マスターチャンネルに送信される。

マスターチャンネルＣＨ１の電源ユニット２００＿１は、電圧フィードバック信号生成部２３０を備える。電圧フィードバック信号生成部２３０は、スレーブチャンネルの電源ユニット２００＿２～２００＿Ｎから電圧検出信号Ｖｓ_２～Ｖｓ_Ｎを受信し、全チャンネルＣＨ１～ＣＨＮの電圧検出信号Ｖｓ_１～Ｖｓ_Ｎにもとづく電圧フィードバック信号Ｖｆｂを生成する。この電圧フィードバック信号Ｖｆｂは、フィードバックコントローラ２４０に供給される。たとえば電圧フィードバック信号Ｖｆｂは、全チャンネルの電圧検出信号の単純平均であり、以下の式で表される。
Ｖｆｂ＝Σ_{ｉ＝１～Ｎ}Ｖ_ｉ／Ｎ …（１）

マスターチャンネルＣＨ１のフィードバックコントローラ２４０は、電圧フィードバック信号Ｖｆｂが所定のリミット値Ｖｌｉｍより低い状態では、上述のように、電流フィードバック信号Ｉｆｂが目標値Ｉｒｅｆに近づくように、制御信号Ｖｃｔｒｌを生成する（定電流制御）。一方、電圧フィードバック信号Ｖｆｂがリミット値Ｖｌｉｍを超えた状態では、定電流制御が無効となり、電圧フィードバック信号Ｖｆｂがリミット値Ｖｌｉｍに近づくように、制御信号Ｖｃｔｒｌを生成する（電圧クランプ制御）。

式（１）において、Σ_{ｉ＝１～Ｎ}Ｖ_ｉは、全チャンネルＣＨ１～ＣＨＮの生成電圧Ｖ_１～Ｖ_Ｎの合計電圧、すなわち負荷に供給される高電圧Ｖ_ＯＵＴＨである。したがって、式（１）の電圧フィードバック信号Ｖｆｂは、Ｖｆｂ＝Ｖ_ＯＵＴＨ／Ｎを示すこととなる。電圧クランプが有効になると、電圧フィードバック信号Ｖｆｂは、リミット値Ｖｌｉｍと等しくなる。
Ｖｆｂ＝Ｖ_ＯＵＴＨ／Ｎ＝Ｖｌｉｍ
したがって、電源装置１００の出力電圧Ｖ_ＯＵＴＨは、Ｖｌｉｍ×Ｎを超えないようにクランプすることができる。

なお、複数のチャンネルの電源ユニット２００＿１～２００＿Ｎにバラツキが存在する場合、バラツキを考慮した係数を利用して、重み付け平均を取ってもよい。

（実施例２）
図６は、実施例２に係る電源装置１００のブロック図である。この電源装置１００は、実施例１と同様に、電圧クランプ機能を有する。マスターチャンネルの電源ユニット２００＿１には、電圧検出器２２０が設けられる。フィードバックコントローラ２４０は、電圧検出器２２０が生成する電圧検出信号Ｖｓ_１が所定のリミット値Ｖｌｉｍより低い状態では、上述のように、電流フィードバック信号Ｉｆｂが目標値Ｉｒｅｆに近づくように、制御信号Ｖｃｔｒｌを生成する（定電流制御）。一方、電圧検出信号Ｖｓ_１がリミット値Ｖｌｉｍを超えた状態では、定電流制御が無効となり、電圧検出信号Ｖｓ_１がリミット値Ｖｌｉｍに近づくように、制御信号Ｖｃｔｒｌを生成する（電圧クランプ制御）。

全チャンネルの出力段２１０のゲインのばらつきが無視できる場合、全チャンネルの出力段２１０の出力電圧Ｖ_１～Ｖ_Ｎは等しいから、出力電圧Ｖ_ＯＵＴＨは、Ｖ_１×Ｎと近似できる。電圧クランプが有効になると、電圧Ｖ_１がリミット値Ｖｌｉｍと等しくなるから、出力電圧Ｖ_ＯＵＴＨは、Ｖｌｉｍ×Ｎを超えないようにクランプすることができる。実施例２は、電圧クランプ制御にそこまでの精度が要求されない場合に採用してもよい。

（実施例３）
マスターチャンネルの電源ユニット２００＿１と、スレーブチャンネルの電源ユニット２００＿２～２００＿Ｎは、はじめから別々の構成として設計しておいてもよいが、以下で説明するように、同じ構成として、マスターチャンネルとして動作させるときのモードと、スレーブチャンネルとして動作させるときのモードを、切りかえ可能に構成してもよい。

図７は、実施例３に係る電源ユニット２００のブロック図である。この電源ユニット２００は、マスターチャンネル、スレーブチャンネルの両方で使用可能である。電源ユニット２００は、出力段２１０、電圧検出器２２０、電圧フィードバック信号生成部２３０、フィードバックコントローラ２４０、電流検出器２５０に加えて、モードセレクタ２６０、マルチプレクサ（スイッチ）２７０を備える。

モードセレクタ２６０は、マスターチャンネルで使用されるときマスターモード、スレーブチャンネルで使用されるときスレーブモードであることを示すモード制御信号ＭＯＤＥを生成する。モード制御信号ＭＯＤＥは、電圧フィードバック信号生成部２３０、フィードバックコントローラ２４０、電流検出器２５０のイネーブル端子に入力され、これらのブロックは、モード制御信号ＭＯＤＥがマスターモードを示すときにイネーブル、スレーブモードを示すときにディセーブルとなる。

マルチプレクサ２７０のひとつの入力ノードには、同じ電源ユニット２００内のフィードバックコントローラ２４０の出力が接続される。またマルチプレクサ２７０の別の入力ノードには、別の電源ユニット２００において生成された制御信号Ｖｃｔｒｌが入力可能となっている。マルチプレクサ２７０は、モード制御信号ＭＯＤＥがマスターモードを示すときに、同じ電源ユニット２００内の制御信号（内部制御信号）Ｖｃｔｒｌ＿ｉｎｔを選択し、スレーブモードを示すときに他の電源ユニット２００で生成された外部からの制御信号Ｖｃｔｒｌ＿ｅｘｔを選択する。

また電源ユニット２００は、その内部で生成した制御信号Ｖｃｔｒｌ＿ｉｎｔ、電圧検出信号Ｖｓ_ｉは、外部に出力可能となっている。また電源ユニット２００は、外部で生成された制御信号Ｖｃｔｒｌ＿ｅｘｔおよび電圧検出信号Ｖｓ_ｉを受信可能となっている。

図８（ａ）、（ｂ）は、マスターモード、スレーブモードにおける図７の電源ユニット２００の状態を示す図である。図８（ａ）、（ｂ）において、ディセーブルとなるブロックや信号線は一点鎖線で示す。

図９は、電源ユニット２００の具体的な構成例を示すブロック図である。この電源ユニット２００は、その制御系がデジタル回路のアーキテクチャで実装され、検出信号や制御信号はデジタル信号である。

出力段２１０は、Ｄ／Ａコンバータ２１２およびパワーアンプ２１４を含む。出力段２１０は、入力されたデジタルの制御信号Ｖｃｔｒｌをアナログの制御信号に変換する。パワーアンプ２１４は、アナログの制御信号を増幅し、正極出力ＯＵＴＰに出力する。

電圧検出器２２０は、電圧センスアンプ２２２とＡ／Ｄコンバータ２２４を含む。電圧センスアンプ２２２は、２つの出力ＯＵＴＰＴとＯＵＴＮ間の電圧Ｖ_ｉを増幅する。Ａ／Ｄコンバータ２２４は、センスアンプ２２２の出力をデジタルの電圧検出信号Ｖｓ_ｉに変換する。電圧検出信号Ｖｓ_ｉはインタフェース回路２８０を介して他のチャンネルと共有可能となっている。

電圧フィードバック信号生成部２３０は、加減算器２３２および除算器２３４を含む。加減算器２３２は、同じチャンネルおよび他のチャンネルの電圧検出信号Ｖｓ_ｉを加算する。除算器２３４は、加減算器２３２の出力を、チャンネル数Ｎで除算し、平均値にもとづく電圧フィードバック信号Ｖｆｂを生成する。除算器２３４は、加減算器２３２の出力に係数１／Ｎを乗算する係数回路とも把握できる。

電流検出器２５０は、センス抵抗２５２、センスアンプ２５４、Ａ／Ｄコンバータ２５６を含む。センス抵抗２５２は、出力段２１０の出力電流Ｉ_ＯＵＴの経路上に設けられる。センス抵抗２５２には、出力電流Ｉ_ＯＵＴに比例した電圧降下が発生する。センスアンプ２５４は、センス抵抗２５２の電圧降下を増幅する。Ａ／Ｄコンバータ２５６は、センスアンプ２５４の出力をデジタルの電流検出信号Ｉｓ_ｉに変換する。フィードバックコントローラ２４０には、電流の目標値Ｉｒｅｆと、電圧のリミット値Ｖｌｉｍが入力される。

加減算器２４２は、リミット値Ｖｌｉｍと電圧フィードバック信号Ｖｆｂの差分（電圧誤差Ｖｅｒｒ）を生成する。加減算器２４６は、目標値Ｉｒｅｆと電流検出信号Ｉｓ_ｉ（Ｉｆｂ）の差分（電流誤差Ｉｅｒｒ）を生成する。

セレクタ２４８は、Ｖｆｂ＜Ｖｌｉｍのときに、電流誤差Ｉｅｒｒを選択し（定電流制御）、Ｖｆｂ＞Ｖｌｉｍのときに、電圧誤差Ｖｅｒｒを選択する（電圧クランプ制御）。

フィルタ２４４は、セレクタ２４８の出力にもとづいて、制御信号Ｖｃｔｒｌを生成する。その限りでないが、フィルタ２４４は、ＰＩ（比例積分）制御器やＰＩＤ（比例積分微分）制御器などで構成することができる。定電流制御では、電流誤差Ｉｅｒｒがゼロに近づくように、制御信号Ｖｃｔｒｌのレベルがフィードバックにより調節され、電圧クランプ制御では、電圧誤差Ｖｅｒｒがゼロに近づくように、制御信号Ｖｃｔｒｌのレベルがフィードバックにより調節される。フィルタ２４４のパラメータは、定電圧制御と電流クランプ制御とで切りかえてもよい。

フィードバックコントローラ２４０および電圧フィードバック信号生成部２３０は、ＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）またはＦＰＧＡ（Field Programmable Gate Array）などで構成することができる。

インタフェース回路２８０は、他のチャンネルのインタフェース回路２８０との間で、電圧検出信号や制御信号Ｖｃｔｒｌを送受信可能である。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。

図９では、その制御系がデジタル回路のアーキテクチャで実装される電源ユニット２００について説明したが、その限りでなく、制御系をアナログ回路で構成してもよい。

実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１…ＤＵＴ、２…試験装置、１００…電源装置、２００…電源ユニット、２１０…出力段、２２０…電圧検出器、２３０…電圧フィードバック信号生成部、２４０…フィードバックコントローラ、２５０…電流検出器、２６０…モードセレクタ、２７０…マルチプレクサ、２８０…インタフェース回路。

Claims (10)

1. スタック接続される複数チャンネルの電源ユニットを備え、
   前記複数チャンネルの電源ユニットはそれぞれ、
   正極出力および負極出力と、
   前記正極出力と前記負極出力の間に、制御信号に応じた出力電圧を発生する出力段と、
   を備え、
   前記複数チャンネルのひとつであるマスターチャンネルの電源ユニットは、
   前記出力段の出力電流を示す電流検出信号を生成する電流検出器と、
   前記電流検出信号が目標値に近づくように、前記制御信号を生成するフィードバックコントローラと、
   をさらに備え、
   全チャンネルの前記出力段は、前記マスターチャンネルの前記フィードバックコントローラが生成する前記制御信号にもとづいて動作することを特徴とする電源装置。
2. 前記複数チャンネルの電源ユニットはそれぞれ、前記出力段の出力電圧を示す電圧検出信号を生成する電圧検出器をさらに備え、
   前記マスターチャンネルの電源ユニットは、前記複数チャンネルの残りであるスレーブチャンネルの電源ユニットから前記電圧検出信号を受信し、全チャンネルの前記電圧検出信号にもとづく電圧フィードバック信号を生成する電圧フィードバック信号生成部をさらに備え、
   前記マスターチャンネルの前記フィードバックコントローラは、前記電圧フィードバック信号が所定のリミット値を超えるとき、前記電圧フィードバック信号が前記リミット値に近づくように、前記制御信号を生成することを特徴とする請求項１に記載の電源装置。
3. 前記マスターチャンネルの電源ユニットは、前記出力段の出力電圧を示す電圧検出信号を生成する電圧検出器をさらに備え、
   前記フィードバックコントローラは、前記電圧検出信号が所定のリミット値を超えるとき、前記電圧検出信号が前記リミット値に近づくように、前記制御信号を生成することを特徴とする請求項１に記載の電源装置。
4. 前記複数チャンネルの電源ユニットは、前記フィードバックコントローラおよび前記電流検出器を備え、同様に構成されており、
   各電源ユニットは、マスターモードとスレーブモードが選択可能であり、前記マスターモードに設定されたとき、前記フィードバックコントローラが有効化され、前記スレーブモードに設定されたとき、前記フィードバックコントローラが無効化されることを特徴とする請求項１から３のいずれかに記載の電源装置。
5. 前記マスターチャンネルは、前記複数チャンネルのうち最上段に位置することを特徴とする請求項１から４のいずれかに記載の電源装置。
6. 複数個をスタックして電源装置を構成可能な電源ユニットであって、
   正極出力および負極出力と、
   前記正極出力と前記負極出力の間に、制御信号に応じた出力電圧を発生する出力段と、
   マスターチャンネルに設定されたときにアクティブとなり、前記出力段の出力電流を示す電流検出信号を生成する電流検出器と、
   前記マスターチャンネルに設定されたときにアクティブとなり、前記電流検出信号が目標値に近づくように、前記制御信号を生成するフィードバックコントローラと、
   前記マスターチャンネルに設定されたとき、他のチャンネルに前記制御信号を送信し、スレーブチャンネルに設定されたとき、前記マスターチャンネルから前記制御信号を受信するインタフェース回路と、
   を備えることを特徴とする電源ユニット。
7. 前記出力段の出力電圧を示す電圧検出信号を生成する電圧検出器をさらに備え、
   前記マスターチャンネルに設定されたとき、前記フィードバックコントローラは、全チャンネルの電圧検出信号にもとづく電圧フィードバック信号が所定のリミット値を超えるとき、前記電圧フィードバック信号が前記リミット値に近づくように、前記制御信号を生成することを特徴とする請求項６に記載の電源ユニット。
8. 前記出力段の出力電圧を示す電圧検出信号を生成する電圧検出器をさらに備え、
   前記マスターチャンネルに設定されたとき、前記フィードバックコントローラは、前記電圧検出信号が所定のリミット値を超えるとき、前記電圧検出信号が前記リミット値に近づくように、前記制御信号を生成することを特徴とする請求項６に記載の電源ユニット。
9. 請求項６から８のいずれかに記載の電源ユニットを複数個、スタック接続して構成される電源装置。
10. 被試験デバイスに対して電力を供給する請求項１から５、９のいずれかに記載の電源装置を備えることを特徴とする試験装置。

Images