JP3333351B2 - スイッチングレギュレータ - Google Patents
スイッチングレギュレータInfo
- Publication number
- JP3333351B2 JP3333351B2 JP08819995A JP8819995A JP3333351B2 JP 3333351 B2 JP3333351 B2 JP 3333351B2 JP 08819995 A JP08819995 A JP 08819995A JP 8819995 A JP8819995 A JP 8819995A JP 3333351 B2 JP3333351 B2 JP 3333351B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- unit
- output
- comparator
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、例えば放送機の大電
力増幅器用電源に用いられるスイッチングレギュレータ
に関する。
力増幅器用電源に用いられるスイッチングレギュレータ
に関する。
【０００２】
【従来の技術】従来より、放送機の大電力増幅器用電源
にあっては、マスタ−スレーブ方式のスイッチングレギ
ュレータがよく用いられる。図６にその一般的な構成を
示す。図６において、Ａはマスタユニットであり、コン
バータトランスＴ０の一次巻線、スイッチ素子Ｑ０、負
荷抵抗ＲＳ０が直列に接続され、その両端は直流電源入
力端子ＴIN及びリターン端子ＴRTN に接続されている。
スイッチ素子Ｑ０はコンパレータＣＯＭ０の出力によっ
てスイッチング制御され、そのオン・オフによりコンバ
ータトランスＴ０の一次巻線に印加する直流電源が断続
される。これによって二次巻線に発生する交流電圧は整
流平滑回路ＲＦ０で整流平滑されて直流電圧に変換さ
れ、出力端子ＴOUT1，ＴOUT2に導かれる。
にあっては、マスタ−スレーブ方式のスイッチングレギ
ュレータがよく用いられる。図６にその一般的な構成を
示す。図６において、Ａはマスタユニットであり、コン
バータトランスＴ０の一次巻線、スイッチ素子Ｑ０、負
荷抵抗ＲＳ０が直列に接続され、その両端は直流電源入
力端子ＴIN及びリターン端子ＴRTN に接続されている。
スイッチ素子Ｑ０はコンパレータＣＯＭ０の出力によっ
てスイッチング制御され、そのオン・オフによりコンバ
ータトランスＴ０の一次巻線に印加する直流電源が断続
される。これによって二次巻線に発生する交流電圧は整
流平滑回路ＲＦ０で整流平滑されて直流電圧に変換さ
れ、出力端子ＴOUT1，ＴOUT2に導かれる。
【０００３】さらに、出力ＴOUT1に現れる直流電圧はフ
ィードバック回路ＦＢによって例えば１／Ｎ倍された
後、基準電圧源Ｅで発生される基準電圧ＶREF と共にエ
ラーアンプＯＰ０１に入力される。このエラーアンプＯ
Ｐ０１は基準電圧ＶREF に対するフィードバック電圧の
誤差電圧（以下、エラー電圧と称する）を検出出力する
もので、ここで得られた誤差電圧はコンパレータＣＯＭ
０に送られ、三角波発生器ＴＧで発生される三角波電圧
信号と比較される。コンパレータＣＯＭ０の比較結果は
スイッチング制御信号としてスイッチ素子Ｑ０の制御入
力端に供給される。
ィードバック回路ＦＢによって例えば１／Ｎ倍された
後、基準電圧源Ｅで発生される基準電圧ＶREF と共にエ
ラーアンプＯＰ０１に入力される。このエラーアンプＯ
Ｐ０１は基準電圧ＶREF に対するフィードバック電圧の
誤差電圧（以下、エラー電圧と称する）を検出出力する
もので、ここで得られた誤差電圧はコンパレータＣＯＭ
０に送られ、三角波発生器ＴＧで発生される三角波電圧
信号と比較される。コンパレータＣＯＭ０の比較結果は
スイッチング制御信号としてスイッチ素子Ｑ０の制御入
力端に供給される。
【０００４】一方、Ｂはスレーブユニットであり、コン
バータトランスＴ１の一次巻線、スイッチ素子Ｑ１、負
荷抵抗ＲＳ１が直列に接続され、その両端は上記直流電
源入力端子ＴIN及びリターン端子ＴRTN に接続されてい
る。スイッチ素子Ｑ１はマスタユニットＡのコンパレー
タＣＯＭ０の出力によってスイッチング制御され、その
オン・オフによりコンバータトランスＴ１の一次巻線に
印加する直流電源が断続される。これによって二次巻線
に発生する交流電圧は整流平滑回路ＲＦ１で整流平滑さ
れて直流電圧に変換され、マスタユニットＡと並列に出
力端子ＴOUT1，ＴOUT2に導かれる。
バータトランスＴ１の一次巻線、スイッチ素子Ｑ１、負
荷抵抗ＲＳ１が直列に接続され、その両端は上記直流電
源入力端子ＴIN及びリターン端子ＴRTN に接続されてい
る。スイッチ素子Ｑ１はマスタユニットＡのコンパレー
タＣＯＭ０の出力によってスイッチング制御され、その
オン・オフによりコンバータトランスＴ１の一次巻線に
印加する直流電源が断続される。これによって二次巻線
に発生する交流電圧は整流平滑回路ＲＦ１で整流平滑さ
れて直流電圧に変換され、マスタユニットＡと並列に出
力端子ＴOUT1，ＴOUT2に導かれる。
【０００５】尚、図６ではスレーブユニットが一つの場
合を示したが、一般にはさらにスレーブユニットを並列
に追加して構成される。すなわち、マスタ−スレーブ方
式は、マスタユニットのスイッチング制御信号をスレー
ブユニットのスイッチ素子にも印加して同時にスイッチ
ング駆動することで、安定した直流電圧を供給するよう
にしたものである。
合を示したが、一般にはさらにスレーブユニットを並列
に追加して構成される。すなわち、マスタ−スレーブ方
式は、マスタユニットのスイッチング制御信号をスレー
ブユニットのスイッチ素子にも印加して同時にスイッチ
ング駆動することで、安定した直流電圧を供給するよう
にしたものである。
【０００６】しかしながら、上記のような従来のマスタ
−スレーブ方式によるスイッチングレギュレータでは、
各ユニットのスイッチ素子の特性（立上がり時間、立下
がり時間等）、オン時の抵抗値等にばらつきがあると、
マスタ−スレーブ間の供給電流に差が生じてしまい、安
定供給ができなくなる。
−スレーブ方式によるスイッチングレギュレータでは、
各ユニットのスイッチ素子の特性（立上がり時間、立下
がり時間等）、オン時の抵抗値等にばらつきがあると、
マスタ−スレーブ間の供給電流に差が生じてしまい、安
定供給ができなくなる。
【０００７】このばらつき分を予め各ユニットで見込ん
でおき、供給電力能力を余分に増す等の方法も考えられ
るが、装置の大型化を招くという問題が生じてしまう。
また、各ユニット間で発熱量が異なるため、信頼性につ
いてもばらつきが生じ、装置全体の信頼度が低下してし
まう。
でおき、供給電力能力を余分に増す等の方法も考えられ
るが、装置の大型化を招くという問題が生じてしまう。
また、各ユニット間で発熱量が異なるため、信頼性につ
いてもばらつきが生じ、装置全体の信頼度が低下してし
まう。
【０００８】
【発明が解決しようとする課題】以上述べたように、従
来のマスタ−スレーブ方式によるスイッチングレギュレ
ータでは、各ユニットのスイッチ素子の特性、オン時の
抵抗値等にばらつきがあると、マスタ−スレーブ間の供
給電流に差が生じてしまい、安定供給ができなくなる。
来のマスタ−スレーブ方式によるスイッチングレギュレ
ータでは、各ユニットのスイッチ素子の特性、オン時の
抵抗値等にばらつきがあると、マスタ−スレーブ間の供
給電流に差が生じてしまい、安定供給ができなくなる。
【０００９】このばらつき分を予め各ユニットで見込ん
でおき、供給電力能力を余分に増す等の方法も考えられ
るが、装置の大型化を招くという問題が生じてしまう。
また、各ユニット間で発熱量が異なるため、信頼性につ
いてもばらつきが生じ、装置全体の信頼度が低下してし
まう。
でおき、供給電力能力を余分に増す等の方法も考えられ
るが、装置の大型化を招くという問題が生じてしまう。
また、各ユニット間で発熱量が異なるため、信頼性につ
いてもばらつきが生じ、装置全体の信頼度が低下してし
まう。
【００１０】この発明は上記の課題を解決するためにな
されたもので、マスタ−スレーブ間の供給バランスを均
一化し、電力供給能力を最大限に発揮し得るスイッチン
グレギュレータを提供することを目的とする。
されたもので、マスタ−スレーブ間の供給バランスを均
一化し、電力供給能力を最大限に発揮し得るスイッチン
グレギュレータを提供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
にこの発明は、コンバータトランスの一次巻線、スイッ
チ素子及び負荷抵抗を直列に接続し、その両端を直流電
圧入力端子及びリターン端子に接続し、基準電圧に対す
る直流出力電圧のエラー電圧を検出し、このエラー電圧
レベルに応じて前記スイッチ素子をオンオフ制御し、こ
の制御によって前記コンバータトランスの二次巻線に発
生する交流電圧を整流平滑して直流電圧に変換するマス
タユニットと、コンバータトランスの一次巻線、スイッ
チ素子及び負荷抵抗を直列に接続し、その両端を直流電
圧入力端子及びリターン端子に接続し、前記マスタユニ
ットで得られたエラー電圧レベルに応じて前記スイッチ
素子をオンオフ制御し、この制御によって前記コンバー
タトランスの二次巻線に発生する交流電圧を整流平滑し
て直流電圧に変換する１個以上のスレーブユニットとを
備え、前記マスタユニットとスレーブユニットの各出力
電圧を並列加算して直流出力電圧を得るマスタ−スレー
ブ方式のスイッチングレギュレータにおいて、さらに、
所定周期Ｔのパルス信号を発生し、前記マスタユニット
及びスレーブユニットの個数ｎとしたとき、前記パルス
信号をＴ／ｎ時間ずつシフトして各ユニットに供給する
パルス発生器を備え、前記マスタユニットは、前記エラ
ー電圧と当該ユニット内の負荷抵抗に発生する負荷電圧
とを比較して負荷電圧がエラー電圧に達したことを検出
するコンパレータと、前記パルス発生器からのパルス信
号入力から前記コンパレータの検出入力まで前記スイッ
チ素子をオン制御する制御回路と、前記エラー電圧をＫ
（Ｋは任意の正の数）倍に増幅して前記スレーブユニッ
トに送出する出力アンプとを備え、前記スレーブユニッ
トは、前記マスタユニットからのエラー電圧を１／Ｋ倍
に圧縮する受信アンプと、この受信アンプから出力され
るエラー電圧と当該ユニット内の負荷抵抗に発生する負
荷電圧とを比較して負荷電圧がエラー電圧に達したこと
を検出するコンパレータと、前記パルス発生器からのパ
ルス信号入力から前記コンパレータの検出入力まで前記
スイッチ素子をオン制御する制御回路とを備えるように
したことを特徴とする。
にこの発明は、コンバータトランスの一次巻線、スイッ
チ素子及び負荷抵抗を直列に接続し、その両端を直流電
圧入力端子及びリターン端子に接続し、基準電圧に対す
る直流出力電圧のエラー電圧を検出し、このエラー電圧
レベルに応じて前記スイッチ素子をオンオフ制御し、こ
の制御によって前記コンバータトランスの二次巻線に発
生する交流電圧を整流平滑して直流電圧に変換するマス
タユニットと、コンバータトランスの一次巻線、スイッ
チ素子及び負荷抵抗を直列に接続し、その両端を直流電
圧入力端子及びリターン端子に接続し、前記マスタユニ
ットで得られたエラー電圧レベルに応じて前記スイッチ
素子をオンオフ制御し、この制御によって前記コンバー
タトランスの二次巻線に発生する交流電圧を整流平滑し
て直流電圧に変換する１個以上のスレーブユニットとを
備え、前記マスタユニットとスレーブユニットの各出力
電圧を並列加算して直流出力電圧を得るマスタ−スレー
ブ方式のスイッチングレギュレータにおいて、さらに、
所定周期Ｔのパルス信号を発生し、前記マスタユニット
及びスレーブユニットの個数ｎとしたとき、前記パルス
信号をＴ／ｎ時間ずつシフトして各ユニットに供給する
パルス発生器を備え、前記マスタユニットは、前記エラ
ー電圧と当該ユニット内の負荷抵抗に発生する負荷電圧
とを比較して負荷電圧がエラー電圧に達したことを検出
するコンパレータと、前記パルス発生器からのパルス信
号入力から前記コンパレータの検出入力まで前記スイッ
チ素子をオン制御する制御回路と、前記エラー電圧をＫ
（Ｋは任意の正の数）倍に増幅して前記スレーブユニッ
トに送出する出力アンプとを備え、前記スレーブユニッ
トは、前記マスタユニットからのエラー電圧を１／Ｋ倍
に圧縮する受信アンプと、この受信アンプから出力され
るエラー電圧と当該ユニット内の負荷抵抗に発生する負
荷電圧とを比較して負荷電圧がエラー電圧に達したこと
を検出するコンパレータと、前記パルス発生器からのパ
ルス信号入力から前記コンパレータの検出入力まで前記
スイッチ素子をオン制御する制御回路とを備えるように
したことを特徴とする。
【００１２】前記マスタユニット及びスレーブユニット
の各制御回路はＳ−Ｒフリップフロップであり、前記パ
ルス信号によりセットされ、前記コンパレータの検出信
号によりリセットされ、セットからリセットまでの期
間、前記スイッチ素子にオン信号を供給するようにした
ことを特徴とする。
の各制御回路はＳ−Ｒフリップフロップであり、前記パ
ルス信号によりセットされ、前記コンパレータの検出信
号によりリセットされ、セットからリセットまでの期
間、前記スイッチ素子にオン信号を供給するようにした
ことを特徴とする。
【００１３】
【作用】上記構成によるスイッチングレギュレータで
は、パルス発生器によりＴ／ｎ時間ずつシフトされたパ
ルス信号を発生し、それぞれマスタユニット、スレーブ
ユニットの制御回路に供給して、順に各ユニットのスイ
ッチ素子をオンさせ、直流電圧を発生させる。このと
き、負荷抵抗に発生する負荷電圧がコンバータトランス
の一次巻線に発生する励磁電流によって増加することを
利用し、負荷電圧がエラー電圧に達したとき、制御回路
のオン制御を停止させるようにしている。このとき、マ
スタユニットからスレーブユニットにエラー電圧を伝送
する際、マスタ側のエラー電圧出力部に出力アンプを設
けてエラー電圧をＫ倍増幅し、スレーブ側のエラー電圧
入力部に受信アンプを設けてエラー電圧を１／Ｋに圧縮
して受信することで、マスタからスレーブへのエラー電
圧に重畳されるノイズ成分を抑圧するようにしている。
は、パルス発生器によりＴ／ｎ時間ずつシフトされたパ
ルス信号を発生し、それぞれマスタユニット、スレーブ
ユニットの制御回路に供給して、順に各ユニットのスイ
ッチ素子をオンさせ、直流電圧を発生させる。このと
き、負荷抵抗に発生する負荷電圧がコンバータトランス
の一次巻線に発生する励磁電流によって増加することを
利用し、負荷電圧がエラー電圧に達したとき、制御回路
のオン制御を停止させるようにしている。このとき、マ
スタユニットからスレーブユニットにエラー電圧を伝送
する際、マスタ側のエラー電圧出力部に出力アンプを設
けてエラー電圧をＫ倍増幅し、スレーブ側のエラー電圧
入力部に受信アンプを設けてエラー電圧を１／Ｋに圧縮
して受信することで、マスタからスレーブへのエラー電
圧に重畳されるノイズ成分を抑圧するようにしている。
【００１４】
【実施例】以下、図１及び図２を参照してこの発明の一
実施例を詳細に説明する。尚、図１において、図６と同
一部分には同一符号を付して示し、ここでは異なる部分
を中心に説明する。
実施例を詳細に説明する。尚、図１において、図６と同
一部分には同一符号を付して示し、ここでは異なる部分
を中心に説明する。
【００１５】図１はこの発明に係るマスタ−スレーブ方
式のスイッチングレギュレータの構成を示すものであ
る。図１において、マスターユニットＡの前記コンパレ
ータＣＯＭ０の一方の入力端には前記エラーアンプＯＰ
０１から出力される電圧（以下、エラー電圧と称する）
が供給され、他方の入力端には負荷抵抗ＲＳ０に発生す
る電圧（以下、負荷電圧と称する）が供給される。この
コンパレータＣＯＭ０は両入力の電圧レベルを比較し、
負荷電圧がエラー電圧に達した時にＨ（ハイ）レベル、
エラー電圧に満たない時にＬ（ロー）レベルの判定信号
を出力する。その判定信号はロジック回路ＬＯＧ０に供
給される。
式のスイッチングレギュレータの構成を示すものであ
る。図１において、マスターユニットＡの前記コンパレ
ータＣＯＭ０の一方の入力端には前記エラーアンプＯＰ
０１から出力される電圧（以下、エラー電圧と称する）
が供給され、他方の入力端には負荷抵抗ＲＳ０に発生す
る電圧（以下、負荷電圧と称する）が供給される。この
コンパレータＣＯＭ０は両入力の電圧レベルを比較し、
負荷電圧がエラー電圧に達した時にＨ（ハイ）レベル、
エラー電圧に満たない時にＬ（ロー）レベルの判定信号
を出力する。その判定信号はロジック回路ＬＯＧ０に供
給される。
【００１６】上記ロジック回路ＬＯＧ０は、例えばＳ−
Ｒフリップフロップで構成され、同期パルス発生器ＳＹ
ＧでマスタユニットＡに対して発生されるパルス信号の
立下がりによりセットされ、上記コンパレータＣＯＭ０
からの判定信号の立上がりによりリセットされ、セット
からリセットまでの期間スイッチ素子Ｑ０をオンするス
イッチング制御信号を出力するものである。
Ｒフリップフロップで構成され、同期パルス発生器ＳＹ
ＧでマスタユニットＡに対して発生されるパルス信号の
立下がりによりセットされ、上記コンパレータＣＯＭ０
からの判定信号の立上がりによりリセットされ、セット
からリセットまでの期間スイッチ素子Ｑ０をオンするス
イッチング制御信号を出力するものである。
【００１７】また、上記エラーアンプＯＰ０１から出力
されるエラー電圧は、ゲインＫの出力アンプＯＰ０２に
よりｋ倍されて各スレーブユニットＢｉ（ｉは自然数）
に出力される。
されるエラー電圧は、ゲインＫの出力アンプＯＰ０２に
よりｋ倍されて各スレーブユニットＢｉ（ｉは自然数）
に出力される。
【００１８】一方、スレーブユニットＢｉは共に同構成
であり、それぞれコンバータトランスＴｉの一次巻線、
スイッチ素子Ｑｉ、負荷抵抗ＲＳｉが直列に接続され、
その両端は直流電源入力端子ＴIN及びリターン端子ＴRT
N に接続される。
であり、それぞれコンバータトランスＴｉの一次巻線、
スイッチ素子Ｑｉ、負荷抵抗ＲＳｉが直列に接続され、
その両端は直流電源入力端子ＴIN及びリターン端子ＴRT
N に接続される。
【００１９】また、さらに受信アンプＯＰｉ、コンパレ
ータＣＯＭｉ及びロジック回路ＬＯＧｉを備える。すな
わち、受信アンプＯＰｉは１／Ｋのゲインを持ち、マス
タユニットＡの出力アンプＯＰ０２から出力されるエラ
ー電圧を１／Ｋで受信する。各コンパレータＣＯＭｉの
一方の入力端には受信アンプＯＰｉの出力が供給され、
他方の入力端には負荷抵抗ＲＳｉに発生する電圧が供給
される。
ータＣＯＭｉ及びロジック回路ＬＯＧｉを備える。すな
わち、受信アンプＯＰｉは１／Ｋのゲインを持ち、マス
タユニットＡの出力アンプＯＰ０２から出力されるエラ
ー電圧を１／Ｋで受信する。各コンパレータＣＯＭｉの
一方の入力端には受信アンプＯＰｉの出力が供給され、
他方の入力端には負荷抵抗ＲＳｉに発生する電圧が供給
される。
【００２０】各コンパレータＣＯＭｉは両者の電圧レベ
ルを比較するもので、ＣＯＭ０と同様に動作する。各コ
ンパレータＣＯＭｉから出力される判定信号はロジック
回路ＬＯＧｉに供給される。ロジック回路ＬＯＧｉは上
記パルス発生器ＳＹＧで個別に発生されるパルス信号を
入力して、ＬＯＧ０と同様に動作する。
ルを比較するもので、ＣＯＭ０と同様に動作する。各コ
ンパレータＣＯＭｉから出力される判定信号はロジック
回路ＬＯＧｉに供給される。ロジック回路ＬＯＧｉは上
記パルス発生器ＳＹＧで個別に発生されるパルス信号を
入力して、ＬＯＧ０と同様に動作する。
【００２１】スイッチ素子ＱｉはコンパレータＣＯＭｉ
の出力によってスイッチング制御され、そのオン・オフ
によりコンバータトランスＴｉの一次巻線に印加する直
流電源がが断続される。これによって二次巻線に発生す
る交流電圧は整流平滑回路ＲＦｉで整流平滑されて直流
電圧に変換され、マスタユニットＡと並列に出力端子Ｔ
OUT1，ＴOUT2に導かれる。
の出力によってスイッチング制御され、そのオン・オフ
によりコンバータトランスＴｉの一次巻線に印加する直
流電源がが断続される。これによって二次巻線に発生す
る交流電圧は整流平滑回路ＲＦｉで整流平滑されて直流
電圧に変換され、マスタユニットＡと並列に出力端子Ｔ
OUT1，ＴOUT2に導かれる。
【００２２】上記同期パルス発生器ＳＹＧは一定周期Ｔ
でマスタ用パルス信号Ｐ０を発生し、マスタユニットＡ
のロジック回路ＬＯＧ０に供給すると共に、そのパルス
をＴ／３周期ずつシフトして、スレーブユニットＢｉに
対するパルス信号Ｐｉを発生する。
でマスタ用パルス信号Ｐ０を発生し、マスタユニットＡ
のロジック回路ＬＯＧ０に供給すると共に、そのパルス
をＴ／３周期ずつシフトして、スレーブユニットＢｉに
対するパルス信号Ｐｉを発生する。
【００２３】上記構成において、以下、図２を参照して
その動作を説明する。尚、ここでは説明を簡単にするた
め、スレーブユニットＢｉが２個並列接続された場合に
ついて説明する。
その動作を説明する。尚、ここでは説明を簡単にするた
め、スレーブユニットＢｉが２個並列接続された場合に
ついて説明する。
【００２４】まず、同期パルス発生器ＳＹＧでは、図２
（ａ），（ｂ），（ｃ）に示すように、Ｔ／３周期ずつ
シフトされたパルス信号Ｐ０，Ｐ１，Ｐ２が発生され、
それぞれ各ユニットＡ，Ｂｉのロジック回路ＬＯＧ０，
ＬＯＧｉに供給される。各ロジック回路ＬＯＧ０，ＬＯ
Ｇｉは、それぞれ図２（ｈ），（ｉ），（ｊ）に示すよ
うに、入力パルス信号Ｐ０，Ｐ１，Ｐ２の立下がりによ
ってセット状態となり、オン信号（Ｈレベル）を出力す
る。このため、各ユニットＡ，Ｂ１，Ｂ２のスイッチ素
子Ｑ０，Ｑ１，Ｑ２はそれぞれＴ／３ずつ遅れてオンさ
れる。
（ａ），（ｂ），（ｃ）に示すように、Ｔ／３周期ずつ
シフトされたパルス信号Ｐ０，Ｐ１，Ｐ２が発生され、
それぞれ各ユニットＡ，Ｂｉのロジック回路ＬＯＧ０，
ＬＯＧｉに供給される。各ロジック回路ＬＯＧ０，ＬＯ
Ｇｉは、それぞれ図２（ｈ），（ｉ），（ｊ）に示すよ
うに、入力パルス信号Ｐ０，Ｐ１，Ｐ２の立下がりによ
ってセット状態となり、オン信号（Ｈレベル）を出力す
る。このため、各ユニットＡ，Ｂ１，Ｂ２のスイッチ素
子Ｑ０，Ｑ１，Ｑ２はそれぞれＴ／３ずつ遅れてオンさ
れる。
【００２５】マスタユニットＡにおいて、スイッチ素子
Ｑ０がオンになると、コンバータトランスＴ０の一次巻
線に流れる電流が負荷抵抗ＲＳ０に流れ、これによって
負荷電圧が発生する。ここで、負荷抵抗ＲＳ０に流れる
電流はトランスＴ０の一次巻線に発生する励磁電流が加
算され、次第に増大していく。このため、負荷電圧も次
第に増加し、エラーアンプＯＰの出力レベルに達する。
Ｑ０がオンになると、コンバータトランスＴ０の一次巻
線に流れる電流が負荷抵抗ＲＳ０に流れ、これによって
負荷電圧が発生する。ここで、負荷抵抗ＲＳ０に流れる
電流はトランスＴ０の一次巻線に発生する励磁電流が加
算され、次第に増大していく。このため、負荷電圧も次
第に増加し、エラーアンプＯＰの出力レベルに達する。
【００２６】すると、コンパレータＣＯＭ０の出力がＨ
レベルとなり、その立上がりによってロジック回路ＬＯ
Ｇ０がリセットされ、その出力がＬレベルとなるため、
スイッチ素子Ｑ０はオフになる。スイッチＱ０がオフす
ると、負荷電圧は０Ｖとなり、コンパレータＣＯＭ０の
出力もＬレベルに反転される。
レベルとなり、その立上がりによってロジック回路ＬＯ
Ｇ０がリセットされ、その出力がＬレベルとなるため、
スイッチ素子Ｑ０はオフになる。スイッチＱ０がオフす
ると、負荷電圧は０Ｖとなり、コンパレータＣＯＭ０の
出力もＬレベルに反転される。
【００２７】このような動作は、スレーブユニットＢ
１，Ｂ２でも同様であり、スイッチ素子Ｑ１，Ｑ２がオ
ンになると、コンバータトランスＴ１，Ｔ２の一次巻線
に流れる電流が負荷抵抗ＲＳ１，ＲＳ２に流れ、これに
よって負荷電圧が発生する。そして、励磁電流によって
負荷電圧が次第に増加し、エラーアンプＯＰの出力レベ
ルに達する。
１，Ｂ２でも同様であり、スイッチ素子Ｑ１，Ｑ２がオ
ンになると、コンバータトランスＴ１，Ｔ２の一次巻線
に流れる電流が負荷抵抗ＲＳ１，ＲＳ２に流れ、これに
よって負荷電圧が発生する。そして、励磁電流によって
負荷電圧が次第に増加し、エラーアンプＯＰの出力レベ
ルに達する。
【００２８】すると、コンパレータＣＯＭ１，ＣＯＭ２
の出力がＨレベルとなり、その立上がりによってロジッ
ク回路ＬＯＧ１，ＬＰＧ２がリセットされ、その出力が
Ｌレベルとなって、スイッチ素子Ｑ１，Ｑ２をオフする
ようになる。スイッチＱ１，Ｑ２がオフすると、各負荷
電圧は０Ｖとなり、コンパレータＣＯＭ１，ＣＯＭ２の
出力もＬレベルに反転される。
の出力がＨレベルとなり、その立上がりによってロジッ
ク回路ＬＯＧ１，ＬＰＧ２がリセットされ、その出力が
Ｌレベルとなって、スイッチ素子Ｑ１，Ｑ２をオフする
ようになる。スイッチＱ１，Ｑ２がオフすると、各負荷
電圧は０Ｖとなり、コンパレータＣＯＭ１，ＣＯＭ２の
出力もＬレベルに反転される。
【００２９】すなわち、例えば図２（ｄ）に示すよう
に、何らかの要因によってエラー電圧が変化しても、各
ユニットがエラー電圧を基準にオン期間を調整するた
め、各ユニットからバランスよく電力を供給することが
できる。
に、何らかの要因によってエラー電圧が変化しても、各
ユニットがエラー電圧を基準にオン期間を調整するた
め、各ユニットからバランスよく電力を供給することが
できる。
【００３０】したがって、上記構成によるスイッチング
レギュレータによれば、マスタ−スレーブ間の供給バラ
ンスを均一化することができ、これによって電力供給能
力を最大限に発揮させることができる。この場合、各ユ
ニットに割り当てられる電極供給能力は最小限ですむの
で、装置はあまり大型にはならなくてすむ。
レギュレータによれば、マスタ−スレーブ間の供給バラ
ンスを均一化することができ、これによって電力供給能
力を最大限に発揮させることができる。この場合、各ユ
ニットに割り当てられる電極供給能力は最小限ですむの
で、装置はあまり大型にはならなくてすむ。
【００３１】ところで、スイッチングレギュレータ内に
マスタユニットとスレーブユニットを組み込む場合、例
えば図３に示すように配置される。図３ではスレーブユ
ニットが３個の場合を示している。同図に示すように、
マスタユニットＡとスレーブユニットＢ１〜Ｂ３はそれ
ぞれ物理的に離れる。このため、ユニット間のコモン線
にインピーダンスが発生する。
マスタユニットとスレーブユニットを組み込む場合、例
えば図３に示すように配置される。図３ではスレーブユ
ニットが３個の場合を示している。同図に示すように、
マスタユニットＡとスレーブユニットＢ１〜Ｂ３はそれ
ぞれ物理的に離れる。このため、ユニット間のコモン線
にインピーダンスが発生する。
【００３２】図４にマスタユニットＡとスレーブユニッ
トＢ１との接続状態の等価回路を示す。同図に示すよう
に、スレーブユニットＢ１の負荷抵抗ＲＳ１の他端ｄは
コモン線を通じてマスタユニットＡの基準電圧源Ｅの負
電極ｃに接続されている。このため、ｃ−ｄ間にインピ
ーダンスＺ１が発生する。
トＢ１との接続状態の等価回路を示す。同図に示すよう
に、スレーブユニットＢ１の負荷抵抗ＲＳ１の他端ｄは
コモン線を通じてマスタユニットＡの基準電圧源Ｅの負
電極ｃに接続されている。このため、ｃ−ｄ間にインピ
ーダンスＺ１が発生する。
【００３３】このようなインピーダンスＺ１が発生する
と、スイッチング時のノイズ電流がコモン線インピーダ
ンスＺ１に流れ、マスタユニットＡにノイズ電圧が基準
電圧源Ｅを通じて入り込み、エラーアンプＯＰ０１の出
力に重畳されてしまう。このことは、他のスレーブユニ
ットとマスタユニットと間、あるいはスレーブユニット
間についても同様である。
と、スイッチング時のノイズ電流がコモン線インピーダ
ンスＺ１に流れ、マスタユニットＡにノイズ電圧が基準
電圧源Ｅを通じて入り込み、エラーアンプＯＰ０１の出
力に重畳されてしまう。このことは、他のスレーブユニ
ットとマスタユニットと間、あるいはスレーブユニット
間についても同様である。
【００３４】そこで、上記実施例では、エラーアンプＯ
Ｐ０１の出力を出力アンプＯＰ０２でＫ倍に増幅して各
スレーブユニットＢｉに送出し、各スレーブユニットＢ
ｉ側で受信アンプＯＰｉにより１／Ｋに圧縮して受信す
ることで、エラー電圧に重畳されるノイズ成分を抑圧す
るようにしている。
Ｐ０１の出力を出力アンプＯＰ０２でＫ倍に増幅して各
スレーブユニットＢｉに送出し、各スレーブユニットＢ
ｉ側で受信アンプＯＰｉにより１／Ｋに圧縮して受信す
ることで、エラー電圧に重畳されるノイズ成分を抑圧す
るようにしている。
【００３５】例えば、図４の例において、マスタユニッ
トＡのＯＰ０１の出力端をａ、ＯＰ０２の出力端をｂ、
基準電圧源Ｅの負電極をｃとし、スレーブユニットＢ１
側のＯＰｉの出力をｅ、負荷抵抗ＲＳ１の他端をｄとす
る。
トＡのＯＰ０１の出力端をａ、ＯＰ０２の出力端をｂ、
基準電圧源Ｅの負電極をｃとし、スレーブユニットＢ１
側のＯＰｉの出力をｅ、負荷抵抗ＲＳ１の他端をｄとす
る。
【００３６】マスタユニットＡ側の出力アンプＯＰ０２
及びスレーブユニットＢ１側の受信アンプＯＰ１がない
場合には、図５（ｂ）に示すように、スレーブ側はノイ
ズ成分が重畳されたエラー電圧（電圧制御信号）をその
まま入力することにより、出力電圧が不安定となる。
及びスレーブユニットＢ１側の受信アンプＯＰ１がない
場合には、図５（ｂ）に示すように、スレーブ側はノイ
ズ成分が重畳されたエラー電圧（電圧制御信号）をその
まま入力することにより、出力電圧が不安定となる。
【００３７】これに対し、この実施例のように、出力ア
ンプＯＰ０２及び受信アンプＯＰ１を設けると、図５
（ａ）に示すように、ＯＰ０２でＫ倍に増幅された電圧
制御信号がＯＰ１で１／Ｋに圧縮されるため、レベル的
には同じであるが、信号電圧とノイズ成分の割合が図５
（ｂ）の場合と比較してＫ倍改善されるようになる。こ
れにより、スレーブユニットＢ１の出力を安定させるこ
とができる。
ンプＯＰ０２及び受信アンプＯＰ１を設けると、図５
（ａ）に示すように、ＯＰ０２でＫ倍に増幅された電圧
制御信号がＯＰ１で１／Ｋに圧縮されるため、レベル的
には同じであるが、信号電圧とノイズ成分の割合が図５
（ｂ）の場合と比較してＫ倍改善されるようになる。こ
れにより、スレーブユニットＢ１の出力を安定させるこ
とができる。
【００３８】したがって、上記構成によるスイッチング
レギュレータは、物理的にマスタ・スレーブ間のコモン
線が離れていても、安定した動作が可能となり、各ユニ
ットの配置構成が容易になる。尚、この発明はスレーブ
ユニットの個数には限定されない。その他、その要旨を
逸脱しない範囲で種々変形しても、同様に実施可能であ
る。
レギュレータは、物理的にマスタ・スレーブ間のコモン
線が離れていても、安定した動作が可能となり、各ユニ
ットの配置構成が容易になる。尚、この発明はスレーブ
ユニットの個数には限定されない。その他、その要旨を
逸脱しない範囲で種々変形しても、同様に実施可能であ
る。
【００３９】
【発明の効果】以上のようにこの発明によれば、マスタ
−スレーブ間の供給バランスを均一化し、電力供給能力
を最大限に発揮し得るスイッチングレギュレータを提供
することができる。
−スレーブ間の供給バランスを均一化し、電力供給能力
を最大限に発揮し得るスイッチングレギュレータを提供
することができる。
【図面の簡単な説明】
【図１】この発明に係るスイッチングレギュレータの一
実施例を示すブロック回路図である。
実施例を示すブロック回路図である。
【図２】上記実施例のマスタユニットとスレーブユニッ
トの各部動作を示す波形図である。
トの各部動作を示す波形図である。
【図３】上記実施例のマスタユニットとスレーブユニッ
トの配置例を示す図である。
トの配置例を示す図である。
【図４】上記実施例のマスタユニットとスレーブユニッ
トとの接続関係を示す等価回路図である。
トとの接続関係を示す等価回路図である。
【図５】上記実施例で出力アンプ及び受信アンプを使用
した場合と使用しない場合の信号電圧変化を示す波形図
である。
した場合と使用しない場合の信号電圧変化を示す波形図
である。
【図６】従来のスイッチングレギュレータの構成を示す
ブロック回路図である。
ブロック回路図である。
Ａ…マスタユニット、Ｂ１，Ｂ２…スレーブユニット、
Ｔ０〜Ｔ２…コンバータトランス、Ｑ０〜Ｑ２…スイッ
チ素子、ＲＳ０〜ＲＳ２…負荷抵抗、ＯＰ０１…エラー
アンプ、ＯＰ０２…出力アンプ、ＯＰ１，ＯＰ２…受信
アンプ、ＣＯＭ０，ＣＯＭ１，ＣＯＭ２…コンパレー
タ、ＬＯＧ０，ＬＯＧ１，ＬＯＧ２…ロジック回路、Ｓ
ＹＧ…同期パルス発生器、ＲＦ０，ＲＦ１，ＲＦ２…整
流平滑回路、Ｐ０，Ｐ１，Ｐ２…パルス信号。
Ｔ０〜Ｔ２…コンバータトランス、Ｑ０〜Ｑ２…スイッ
チ素子、ＲＳ０〜ＲＳ２…負荷抵抗、ＯＰ０１…エラー
アンプ、ＯＰ０２…出力アンプ、ＯＰ１，ＯＰ２…受信
アンプ、ＣＯＭ０，ＣＯＭ１，ＣＯＭ２…コンパレー
タ、ＬＯＧ０，ＬＯＧ１，ＬＯＧ２…ロジック回路、Ｓ
ＹＧ…同期パルス発生器、ＲＦ０，ＲＦ１，ＲＦ２…整
流平滑回路、Ｐ０，Ｐ１，Ｐ２…パルス信号。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−251472（ＪＰ，Ａ) 特開 平５−15153（ＪＰ，Ａ) 特開 平１−238458（ＪＰ，Ａ) 特開 平７−28532（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/28
Claims (2)
- 【請求項１】コンバータトランスの一次巻線、スイッチ
素子及び負荷抵抗を直列に接続し、その両端を直流電圧
入力端子及びリターン端子に接続し、基準電圧に対する
直流出力電圧のエラー電圧を検出し、このエラー電圧レ
ベルに応じて前記スイッチ素子をオンオフ制御し、この
制御によって前記コンバータトランスの二次巻線に発生
する交流電圧を整流平滑して直流電圧に変換するマスタ
ユニットと、 コンバータトランスの一次巻線、スイッチ素子及び負荷
抵抗を直列に接続し、その両端を直流電圧入力端子及び
リターン端子に接続し、前記マスタユニットで得られた
エラー電圧レベルに応じて前記スイッチ素子をオンオフ
制御し、この制御によって前記コンバータトランスの二
次巻線に発生する交流電圧を整流平滑して直流電圧に変
換する１個以上のスレーブユニットとを備え、 前記マスタユニットとスレーブユニットの各出力電圧を
並列加算して直流出力電圧を得るマスタースレーブ方式
のスイッチングレギュレータにおいて、 さらに、所定周期Ｔのパルス信号を発生し、前記マスタ
ユニット及びスレーブユニットの個数ｎとしたとき、前
記パルス信号をＴ／ｎ時間ずつシフトして各ユニットに
供給するパルス発生器を備え、 前記マスタユニットは、前記エラー電圧と当該ユニット
内の負荷抵抗に発生する負荷電圧とを比較して負荷電圧
がエラー電圧に達したことを検出するコンパレータと、
前記パルス発生器からのパルス信号入力から前記コンパ
レータの検出入力まで前記スイッチ素子をオン制御する
制御回路と、前記エラー電圧をＫ（Ｋは任意の正の数）
倍に増幅して前記スレーブユニットに送出する出力アン
プとを備え、 前記スレーブユニットは、前記マスタユニットからのエ
ラー電圧を１／Ｋ倍に圧縮する受信アンプと、この受信
アンプから出力されるエラー電圧と当該ユニット内の負
荷抵抗に発生する負荷電圧とを比較して負荷電圧がエラ
ー電圧に達したことを検出するコンパレータと、前記パ
ルス発生器からのパルス信号入力から前記コンパレータ
の検出入力まで前記スイッチ素子をオン制御する制御回
路とを備えるようにしたことを特徴とするスイッチング
レギュレータ。 - 【請求項２】前記マスタユニット及びスレーブユニット
の各制御回路はＳ−Ｒフリップフロップであり、前記パ
ルス信号によりセットされ、前記コンパレータの検出信
号によりリセットされ、セットからリセットまでの期
間、前記スイッチ素子にオン信号を供給するようにした
ことを特徴とする請求項１記載のスイッチングレギュレ
ータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08819995A JP3333351B2 (ja) | 1995-04-13 | 1995-04-13 | スイッチングレギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08819995A JP3333351B2 (ja) | 1995-04-13 | 1995-04-13 | スイッチングレギュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08289541A JPH08289541A (ja) | 1996-11-01 |
| JP3333351B2 true JP3333351B2 (ja) | 2002-10-15 |
Family
ID=13936237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08819995A Expired - Fee Related JP3333351B2 (ja) | 1995-04-13 | 1995-04-13 | スイッチングレギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3333351B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022086417A (ja) * | 2020-11-30 | 2022-06-09 | 株式会社アドバンテスト | 電源装置、電源ユニット、試験装置 |
| JP2022086418A (ja) * | 2020-11-30 | 2022-06-09 | 株式会社アドバンテスト | 電源装置、電源ユニット、試験装置 |
-
1995
- 1995-04-13 JP JP08819995A patent/JP3333351B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08289541A (ja) | 1996-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2679868B2 (ja) | パワーコンバータ装置 | |
| US5644214A (en) | Power factor correction circuit | |
| US6181576B1 (en) | Power supply apparatus for arc-utilizing apparatuses | |
| US4024577A (en) | Controlled power supply for a television receiver equipped with remote control | |
| US6091049A (en) | Power supply apparatus for use with arc utilizing device | |
| US4905136A (en) | Power supplying apparatus | |
| US6069470A (en) | Circuit configuration for producing a load-independent DC voltage | |
| JPS60156566A (ja) | 静電気型エアクリーナー負荷用電源装置 | |
| US20030071636A1 (en) | Method and apparatus for near losslessly measuring inductor current | |
| JP3333351B2 (ja) | スイッチングレギュレータ | |
| WO1991009455A1 (en) | Dc/dc-converter | |
| JPH07213059A (ja) | スイッチングレギュレータ | |
| JP2803151B2 (ja) | 電源装置 | |
| US20120158331A1 (en) | Power Input Efficiency Measurement Method | |
| JP2719745B2 (ja) | 直流電源装置の並列運転装置 | |
| JPH0759348A (ja) | 直流−直流変換器の並列接続装置 | |
| JPH05928B2 (ja) | ||
| JP2009219209A (ja) | 電源装置 | |
| JPH11176588A (ja) | 放電灯調光点灯装置 | |
| JPH01315265A (ja) | 整流装置 | |
| JPH10304662A (ja) | スイッチング電源装置 | |
| JPH10271812A (ja) | 電源装置 | |
| JPH0646231Y2 (ja) | 高圧直流安定化電源装置 | |
| KR930011813B1 (ko) | 인버터 전자레인지의 제어회로 | |
| JP2001359272A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |