JP2022084762A5 - - Google Patents

Claims (10)

1. アクティブ領域及び非アクティブ領域を有する基板と、
   前記基板の前記アクティブ領域の薄膜トランジスタであって、
   半導体層と、
   ゲート絶縁膜を挟んで前記半導体層と重なるゲート電極と、
   前記ゲート電極を覆う層間絶縁膜と、
   前記層間絶縁膜上に形成され、前記ゲート絶縁膜および前記層間絶縁膜を通過するコンタクトホールを介して前記半導体層に接触するソース電極およびドレイン電極とを含む薄膜トランジスタと、
   前記アクティブ領域の前記薄膜トランジスタを覆う保護膜と、
   前記保護膜上に配置され、第１画素コンタクトホールを有する第１平坦化層と、
   前記薄膜トランジスタの前記ドレイン電極に接続された画素連結電極と、
   前記第１平坦化層上に配置され、第２画素コンタクトホールを有する第２平坦化層と、
   前記薄膜トランジスタに接続された前記アクティブ領域の発光素子であって、
   前記第２画素コンタクトホールを通して露出する前記画素連結電極に接続されたアノードと、
   前記アノード上に形成された少なくとも１つの発光スタックと、
   少なくとも１つの前記発光スタックを挟んで前記アノードと対向するように配置されたカソードとを含む発光素子と、
   前記基板の前記非アクティブ領域上に配置され、前記薄膜トランジスタの前記ソース電極および前記ドレイン電極と同じ物質で形成される複数の信号リンクと、
   前記第１平坦化層から分離し、有機絶縁物質で形成された第１外郭カバー層と、
   前記第２平坦化層と同じ材料で形成された第２外郭カバー層と
   を備える表示装置。
2. 複数の前記信号リンクに接続された複数の導電パッドと、
   複数の前記導電パッドおよび前記発光素子の間に配置された少なくとも１つのダムとをさらに備え、
   前記第１外郭カバー層および前記第２外郭カバー層は、少なくとも１つの前記ダムおよび前記非アクティブ領域における複数の前記導電パッドの間に配置される、請求項１に記載の表示装置。
3. 前記第１外郭カバー層は、前記非アクティブ領域における前記保護膜上に配置された前記第１平坦化層と同じ材料で形成される、請求項１に記載の表示装置。
4. 複数の前記信号リンクが、
   前記非アクティブ領域において前記導電パッドに電気的に接続された第１リンクと、
   前記アクティブ領域の前記薄膜トランジスタの電極に電気的に接続された第１端部および前記非アクティブ領域の前記第１リンクに電気的に接続された第２端部を有する第２リンクとを備える、請求項２に記載の表示装置。
5. 前記第１リンクは第１の幅を有し、
   前記第２リンクは、前記第１リンクおよび前記第２リンクが重畳する前記信号リンク領域において前記第１の幅よりも大きい第２の幅を有し、
   前記第１外郭カバー層は前記第２の幅よりも大きい第３の幅を有する、請求項４に記載の表示装置。
6. 前記保護膜は前記第１リンク上に配置される、請求項４に記載の表示装置。
7. 前記画素連結電極は、前記薄膜トランジスタの前記ドレイン電極と同じ低抵抗の材料で形成される、請求項1に記載の表示装置。
8. 前記第２外郭カバー層は、前記第２平坦化層と同一平面上になるように、前記第２平坦化層と同じ材料で形成さる、請求項１に記載の表示装置。
9. 前記第２平坦化層が前記画素連結電極および前記第１平坦化層を覆う、請求項１に記載の表示装置。
10. 前記第２外郭カバー層の上面および側面を覆う第３外郭カバー層をさらに備え、
    前記第３外郭カバー層は前記第２平坦化層と同じ材料で形成される、請求項１に記載の表示装置。