JP2022070170A - 光検出装置および光検出システム - Google Patents
光検出装置および光検出システム Download PDFInfo
- Publication number
- JP2022070170A JP2022070170A JP2020179257A JP2020179257A JP2022070170A JP 2022070170 A JP2022070170 A JP 2022070170A JP 2020179257 A JP2020179257 A JP 2020179257A JP 2020179257 A JP2020179257 A JP 2020179257A JP 2022070170 A JP2022070170 A JP 2022070170A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- detection
- pulse
- unit
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 561
- 238000003708 edge detection Methods 0.000 claims abstract description 205
- 230000001186 cumulative effect Effects 0.000 claims description 151
- 238000000034 method Methods 0.000 claims description 53
- 238000012545 processing Methods 0.000 claims description 44
- 230000003287 optical effect Effects 0.000 claims description 42
- 230000008569 process Effects 0.000 claims description 39
- 239000004065 semiconductor Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 28
- 230000007704 transition Effects 0.000 claims description 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 97
- 230000000630 rising effect Effects 0.000 description 97
- 101100154785 Mus musculus Tulp2 gene Proteins 0.000 description 43
- RPNUMPOLZDHAAY-UHFFFAOYSA-N Diethylenetriamine Chemical compound NCCNCCN RPNUMPOLZDHAAY-UHFFFAOYSA-N 0.000 description 28
- 238000010586 diagram Methods 0.000 description 24
- 230000004048 modification Effects 0.000 description 21
- 238000012986 modification Methods 0.000 description 21
- 101100316752 Arabidopsis thaliana VAL1 gene Proteins 0.000 description 18
- 238000003384 imaging method Methods 0.000 description 12
- 230000003213 activating effect Effects 0.000 description 11
- 230000008859 change Effects 0.000 description 10
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 9
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 9
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 9
- 102100022052 Cyclin N-terminal domain-containing protein 1 Human genes 0.000 description 8
- 101000900815 Homo sapiens Cyclin N-terminal domain-containing protein 1 Proteins 0.000 description 8
- 238000005070 sampling Methods 0.000 description 8
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 4
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000001151 other effect Effects 0.000 description 3
- 101100136062 Mycobacterium tuberculosis (strain ATCC 25618 / H37Rv) PE10 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000000116 mitigating effect Effects 0.000 description 2
- 238000002366 time-of-flight method Methods 0.000 description 2
- 102100036219 Cyclic nucleotide-gated olfactory channel Human genes 0.000 description 1
- 101000875054 Homo sapiens Cyclic nucleotide-gated olfactory channel Proteins 0.000 description 1
- 240000004050 Pentaglottis sempervirens Species 0.000 description 1
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
- G01S17/88—Lidar systems specially adapted for specific applications
- G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
- G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
- G01C3/00—Measuring distances in line of sight; Optical rangefinders
- G01C3/02—Details
- G01C3/06—Use of electric means to obtain final indication
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
- G01S17/88—Lidar systems specially adapted for specific applications
- G01S17/93—Lidar systems specially adapted for specific applications for anti-collision purposes
- G01S17/931—Lidar systems specially adapted for specific applications for anti-collision purposes of land vehicles
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
- G01S7/481—Constructional features, e.g. arrangements of optical elements
- G01S7/4816—Constructional features, e.g. arrangements of optical elements of receivers alone
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
- G01S7/483—Details of pulse systems
- G01S7/486—Receivers
- G01S7/4861—Circuits for detection, sampling, integration or read-out
- G01S7/4863—Detector arrays, e.g. charge-transfer gates
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
- G01S7/483—Details of pulse systems
- G01S7/486—Receivers
- G01S7/4865—Time delay measurement, e.g. time-of-flight measurement, time of arrival measurement or determining the exact position of a peak
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
- G01S7/483—Details of pulse systems
- G01S7/486—Receivers
- G01S7/487—Extracting wanted echo signals, e.g. pulse detection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Electromagnetism (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Optical Radar Systems And Details Thereof (AREA)
- Measurement Of Optical Distance (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】回路面積を小さくすることができる光検出装置を得る。【解決手段】本開示の光検出装置は、受光結果に応じたパルスを含むパルス信号を生成する複数の受光部と、対応する受光部により生成されたパルス信号におけるパルスのエッジを検出することにより検出信号を生成する複数のエッジ検出部と、複数の検出信号に基づいて、パルスの数を示す検出値を生成する加算部とを備える。エッジ検出部は、第1のクロック信号に基づいてパルス信号をラッチすることにより第1の信号を生成する第1のラッチ回路と、第1のクロック信号の反転信号である第2のクロック信号に基づいて第1の信号をラッチすることにより第2の信号を生成する第2のラッチ回路と、パルス信号、第1の信号、および第2の信号に基づいて第3の信号を生成する組み合わせ回路と、第1のクロック信号に基づいて第3の信号をラッチすることにより検出信号を生成する第3のラッチ回路とを有する。【選択図】図4
Description
本開示は、検出対象物からの光を検出する光検出装置および光検出システムに関する。
検出対象物までの距離を計測する際、しばしば、TOF(Time Of Flight)法が用いられる。このTOF法では、光を射出するとともに、検出対象物により反射された反射光を検出する。そして、TOF法では、光を射出したタイミングおよび反射光を検出したタイミングの間の時間差を計測することにより、検出対象物までの距離を計測する。例えば、特許文献1には、受光部の受光結果に応じたパルス信号に基づいて、2つのフリップフロップを用いてこのパルス信号のエッジを検出する光検出器が開示されている。
一般に、電子回路では、回路面積が小さいことが望まれており、回路面積のさらなる低減が期待されている。
回路面積を小さくすることができる光検出装置および光検出システムを提供することが望ましい。
本開示の一実施の形態における第1の光検出装置は、複数の受光部と、複数のエッジ検出部と、加算部とを備えている。複数の受光部は、それぞれが、受光素子を有し、受光素子の受光結果に応じたパルスを含むパルス信号を生成するように構成される。複数のエッジ検出部は、複数の受光部にそれぞれ対応して設けられ、それぞれが、対応する受光部により生成されたパルス信号におけるパルスのエッジを検出することにより検出信号を生成するように構成される。加算部は、複数のエッジ検出部により生成された複数の検出信号に基づいて加算処理を行うことにより、パルスの数を示す検出値を生成するように構成される。上記複数のエッジ検出部のそれぞれは、第1のラッチ回路と、第2のラッチ回路と、組み合わせ回路と、第3のラッチ回路とを有している。第1のラッチ回路は、第1のクロック信号に基づいてパルス信号をラッチすることにより第1の信号を生成するように構成される。第2のラッチ回路は、第1のクロック信号の反転信号である第2のクロック信号に基づいて第1の信号をラッチすることにより第2の信号を生成するように構成される。組み合わせ回路は、パルス信号、第1の信号、および第2の信号に基づいて第3の信号を生成するように構成される。第3のラッチ回路は、第1のクロック信号に基づいて第3の信号をラッチすることにより検出信号を生成するように構成される。
本開示の一実施の形態における第2の光検出装置は、複数の受光部と、複数のエッジ検出部と、第1の加算部と、第2の加算部とを備えている。複数の受光部は、それぞれが、受光素子を有し、受光素子の受光結果に応じたパルスを含むパルス信号を生成するように構成される。複数のエッジ検出部は、複数の受光部にそれぞれ対応して設けられ、それぞれが、対応する受光部により生成されたパルス信号におけるパルスのエッジを検出することにより第1の検出信号および第2の検出信号を生成するように構成される。第1の加算部は、複数のエッジ検出部により生成された複数の第1の検出信号に基づいて加算処理を行うことにより、パルスの数を示す第1の検出値を生成するように構成される。第2の加算部は、複数のエッジ検出部により生成された複数の第2の検出信号に基づいて加算処理を行うことにより、パルスの数を示す第2の検出値を生成するように構成される。上記複数のエッジ検出部のそれぞれは、第1のラッチ回路と、第2のラッチ回路と、第1の組み合わせ回路と、第2の組み合わせ回路とを有する。第1のラッチ回路は、第1のクロック信号に基づいてパルス信号をラッチすることにより第1の信号を生成するように構成される。第2のラッチ回路は、第2のクロック信号に基づいてパルス信号をラッチすることにより第2の信号を生成するように構成される。第1の組み合わせ回路は、パルス信号および第1の信号に基づいて第3の信号を生成するように構成される。第2の組み合わせ回路は、パルス信号および第2の信号に基づいて第4の信号を生成するように構成される。複数のエッジ検出部のそれぞれは、第3の信号に基づいて第1の検出信号を生成し、第4の信号に基づいて第2の検出信号を生成するように構成される。
本開示の一実施の形態における第1の光検出システムは、発光部と、光検出部とを備えている。発光部は、光を射出するように構成される。光検出部は、発光部から射出された光のうちの、検出対象により反射された光を検出するように構成される。光検出部は、複数の受光部と、複数のエッジ検出部と、加算部とを備えている。複数の受光部は、それぞれが、受光素子を有し、受光素子の受光結果に応じたパルスを含むパルス信号を生成するように構成される。複数のエッジ検出部は、複数の受光部にそれぞれ対応して設けられ、それぞれが、対応する受光部により生成されたパルス信号におけるパルスのエッジを検出することにより検出信号を生成するように構成される。加算部は、複数のエッジ検出部により生成された複数の検出信号に基づいて加算処理を行うことにより、パルスの数を示す検出値を生成するように構成される。上記複数のエッジ検出部のそれぞれは、第1のラッチ回路と、第2のラッチ回路と、組み合わせ回路と、第3のラッチ回路とを有している。第1のラッチ回路は、第1のクロック信号に基づいてパルス信号をラッチすることにより第1の信号を生成するように構成される。第2のラッチ回路は、第1のクロック信号の反転信号である第2のクロック信号に基づいて第1の信号をラッチすることにより第2の信号を生成するように構成される。組み合わせ回路は、パルス信号、第1の信号、および第2の信号に基づいて第3の信号を生成するように構成される。第3のラッチ回路は、第1のクロック信号に基づいて第3の信号をラッチすることにより検出信号を生成するように構成される。
本開示の一実施の形態における第2の光検出システムは、発光部と、光検出部とを備えている。発光部は、光を射出するように構成される。光検出部は、発光部から射出された光のうちの、検出対象により反射された光を検出するように構成される。光検出部は、複数の受光部と、複数のエッジ検出部と、第1の加算部と、第2の加算部とを備えている。複数の受光部は、それぞれが、受光素子を有し、受光素子の受光結果に応じたパルスを含むパルス信号を生成するように構成される。複数のエッジ検出部は、複数の受光部にそれぞれ対応して設けられ、それぞれが、対応する受光部により生成されたパルス信号におけるパルスのエッジを検出することにより第1の検出信号および第2の検出信号を生成するように構成される。第1の加算部は、複数のエッジ検出部により生成された複数の第1の検出信号に基づいて加算処理を行うことにより、パルスの数を示す第1の検出値を生成するように構成される。第2の加算部は、複数のエッジ検出部により生成された複数の第2の検出信号に基づいて加算処理を行うことにより、パルスの数を示す第2の検出値を生成するように構成される。上記複数のエッジ検出部のそれぞれは、第1のラッチ回路と、第2のラッチ回路と、第1の組み合わせ回路と、第2の組み合わせ回路とを有する。第1のラッチ回路は、第1のクロック信号に基づいてパルス信号をラッチすることにより第1の信号を生成するように構成される。第2のラッチ回路は、第2のクロック信号に基づいてパルス信号をラッチすることにより第2の信号を生成するように構成される。第1の組み合わせ回路は、パルス信号および第1の信号に基づいて第3の信号を生成するように構成される。第2の組み合わせ回路は、パルス信号および第2の信号に基づいて第4の信号を生成するように構成される。複数のエッジ検出部のそれぞれは、第3の信号に基づいて第1の検出信号を生成し、第4の信号に基づいて第2の検出信号を生成するように構成される。
本開示の一実施の形態における第1の光検出装置および第1の光検出システムでは、複数の受光部のそれぞれにおいて、受光素子の受光結果に応じたパルスを含むパルス信号が生成され、複数のエッジ検出部のそれぞれにおいて、対応する受光部により生成されたパルス信号におけるパルスのエッジが検出されることにより検出信号が生成される。複数のエッジ検出部のそれぞれでは、第1のラッチ回路により、第1のクロック信号に基づいてパルス信号がラッチされることにより第1の信号が生成され、第2のラッチ回路により、第1のクロック信号の反転信号である第2のクロック信号に基づいて第1の信号がラッチされることにより第2の信号が生成され、組み合わせ回路により、パルス信号、第1の信号、および第2の信号に基づいて第3の信号が生成され、第3のラッチ回路により、第1のクロック信号に基づいて第3の信号がラッチされることにより検出信号が生成される。そして、加算部により、複数のエッジ検出部により生成された複数の検出信号に基づいて加算処理が行われることにより、パルスの数を示す検出値が生成される。
本開示の一実施の形態における第2の光検出装置および第2の光検出システムでは、複数の受光部のそれぞれにおいて、受光素子の受光結果に応じたパルスを含むパルス信号が生成され、複数のエッジ検出部のそれぞれにおいて、対応する受光部により生成されたパルス信号におけるパルスのエッジが検出されることにより第1の検出信号および第2の検出信号が生成される。複数のエッジ検出部のそれぞれでは、第1のラッチ回路により、第1のクロック信号に基づいてパルス信号がラッチされることにより第1の信号が生成され、第2のラッチ回路により、第2のクロック信号に基づいてパルス信号がラッチされることにより第2の信号が生成され、第1の組み合わせ回路により、パルス信号および第1の信号に基づいて第3の信号が生成され、第2の組み合わせ回路により、パルス信号および第2の信号に基づいて第4の信号が生成され、第3の信号に基づいて第1の検出信号が生成され、第4の信号に基づいて第2の検出信号が生成される。そして、第1の加算部により、複数のエッジ検出部により生成された複数の第1の検出信号に基づいて加算処理が行われることにより、パルスの数を示す第1の検出値が生成され、第2の加算部により、複数のエッジ検出部により生成された複数の第2の検出信号に基づいて加算処理が行われることにより、パルスの数を示す第2の検出値が生成される。
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.第1の実施の形態
2.第2の実施の形態
3.第3の実施の形態
4.第4の実施の形態
5.移動体への応用例
1.第1の実施の形態
2.第2の実施の形態
3.第3の実施の形態
4.第4の実施の形態
5.移動体への応用例
<1.第1の実施の形態>
[構成例]
図1は、一実施の形態に係る光検出システム(光検出システム1)の一構成例を表すものである。光検出システム1は、ToF(Time-of-Flight)センサであり、光を射出するとともに、検出対象物OBJにより反射された反射光を検出するように構成される。光検出システム1は、発光部11と、光学系12と、光検出部20と、制御部14とを備えている。
[構成例]
図1は、一実施の形態に係る光検出システム(光検出システム1)の一構成例を表すものである。光検出システム1は、ToF(Time-of-Flight)センサであり、光を射出するとともに、検出対象物OBJにより反射された反射光を検出するように構成される。光検出システム1は、発光部11と、光学系12と、光検出部20と、制御部14とを備えている。
発光部11は、制御部14からの指示に基づいて、検出対象物OBJに向かって光パルスL0を射出するように構成される。発光部11は、制御部14からの指示に基づいて、発光および非発光を交互に繰り返す発光動作を行うことにより光パルスL0を射出するようになっている。発光部11は、例えば赤外光を射出する光源を有する。この光源は、例えば、レーザ光源やLED(Light Emitting Diode)などを用いて構成される。
光学系12は、光検出部20の受光面Sにおいて像を結像させるレンズを含んで構成される。この光学系12には、発光部11から射出され、検出対象物OBJにより反射された光パルス(反射光パルスL1)が入射するようになっている。
光検出部20は、制御部14からの指示に基づいて、反射光パルスL1を検出するように構成される。そして、光検出部20は、検出結果をデータDTとして出力するようになっている。
制御部14は、発光部11および光検出部20に制御信号を供給し、これらの動作を制御することにより、光検出システム1の動作を制御するように構成される。
図2は、光検出部20の一構成例を表すものである。光検出部20は、光検出アレイ21と、クロック生成部22と、読出制御部23と、読出部24と、光検出制御部25とを有している。
光検出アレイ21は、マトリックス状に配置された複数の光検出ユニットUを有している。光検出ユニットUは、反射光パルスL1を検出することにより、複数の検出期間Pdetのそれぞれにおける反射光パルスL1の検出回数を示す検出値VALを生成するように構成される。
図3は、光検出部20の一実装例を表すものである。光検出部20は、この例では、2枚の半導体基板101,102に形成される。半導体基板101は、光検出部20の受光面S側に配置され、半導体基板102は、光検出部20の受光面S側とは反対側に配置される。半導体基板101,102は互いに重ね合わされる。半導体基板101の配線と、半導体基板102の配線とは、配線103により接続される。配線103は、例えばCu-Cuなどの金属結合などを用いることができる。光検出ユニットUは、例えば、これらの2枚の半導体基板101,102にわたって配置される。
図4は、光検出ユニットUの一構成例を表すものである。光検出ユニットUは、複数の受光部31(この例では2つの受光部31A,31B)と、複数のエッジ検出部40(この例では2つのエッジ検出部40A,40B)と、加算部33とを有している。なお、この例では、2つの受光部31および2つのエッジ検出部40を設けたが、これに限定されるものではなく、3以上の受光部31および3以上のエッジ検出部40を設けてもよい。
複数の受光部31のそれぞれは、光を検出することによりパルス信号PLSを生成するように構成される。具体的には、受光部31Aは、光を検出することによりパルス信号PLS(パルス信号PLSA)を生成し、生成したパルス信号PLSAをエッジ検出部40Aに供給する。また、受光部31Bは、光を検出することによりパルス信号PLS(パルス信号PLSB)を生成し、生成したパルス信号PLSBをエッジ検出部40Bに供給するようになっている。以下に、受光部31Aを例に挙げて説明する。なお、受光部31Bについても同様である。
図5は、受光部31Aの一構成例を表すものである。受光部31Aは、フォトダイオードPDと、トランジスタMP1~MP3,MN4と、インバータIV1~IV3と、遅延回路DELとを有している。トランジスタMP1~MP3はP型のMOS(Metal Oxide Semiconductor)トランジスタであり、トランジスタMN4はN型のMOSトランジスタである。例えば、フォトダイオードPDは半導体基板101に形成され、トランジスタMP1~MP3,MN4、インバータIV1~IV3、および遅延回路DELは半導体基板102に形成される。
フォトダイオードPDは、光を電荷に変換する光電変換素子である。フォトダイオードPDのアノードには電源電圧VSSが供給され、カソードはトランジスタMP1のドレインおよびトランジスタMP3のゲートに接続される。フォトダイオードPDは、例えばアバランシェフォトダイオード(APD;Avalanche Photodiode)や、シングルフォトンアバランシェダイオード(SPAD;Single Photon Avalanche Diode)などを用いることができる。
トランジスタMP1のゲートは遅延回路DELの出力端子およびインバータIV3の入力端子に接続され、ソースには電源電圧VDD1が供給され、ドレインはフォトダイオードPDのカソードおよびトランジスタMP3のゲートに接続される。トランジスタMP2のゲートはインバータIV3の出力端子およびトランジスタMN4のゲートに接続され、ソースには電源電圧VDD2が供給され、ドレインはトランジスタMP3のソースに接続される。トランジスタMP3のゲートはフォトダイオードPDのカソードおよびトランジスタMP1のドレインに接続され、ソースはトランジスタMP2のドレインに接続され、ドレインはトランジスタMN4のドレインおよびインバータIV1の入力端子に接続される。トランジスタMN4のゲートはインバータIV3の出力端子およびトランジスタMP2のゲートに接続され、ドレインはトランジスタMP3のドレインおよびインバータIV1の入力端子に接続され、ソースは接地される。
インバータIV1の入力端子はトランジスタMP3のドレインおよびトランジスタMN4のドレインに接続され、出力端子はインバータIV2の入力端子および遅延回路DELの入力端子に接続される。インバータIV2の入力端子はインバータIV1の出力端子および遅延回路DELの入力端子に接続され、出力端子はこの受光部31Aの後段のエッジ検出部40Aに接続される。
遅延回路DELは、入力された信号を所定の時間(遅延時間Td)だけ遅延させ、遅延させた信号を出力するように構成される。遅延回路DELの入力端子はインバータIV1の出力端子およびインバータIV2の入力端子に接続され、出力端子はインバータIV3の入力端子およびトランジスタMP1のゲートに接続される。遅延時間Tdは、インバータIV2から出力されるパルス信号PLSAのパルス幅Tpwが、エッジ検出部40Aにおいてエッジを検出する検出期間Pdetの時間長以上になるように設定される。
インバータIV3の入力端子は遅延回路DELの出力端子およびトランジスタMP1のゲートに接続され、出力端子はトランジスタMP2,MN4のゲートに接続される。
図6は、受光部31Aの一動作例を表すものであり、(A)はフォトダイオードPDのカソード電圧V1の波形を示し、(B)はトランジスタMP3,MN4のドレインにおける電圧V2の波形を示し、(C)はインバータIV1の出力端子における電圧V3の波形を示し、(D)は遅延回路DELの出力端子における電圧V4の波形を示し、(E)はパルス信号PLSAの波形を示す。
フォトダイオードPDに光が入射すると、タイミングt1において、フォトダイオードPDのカソード電圧V1が電源電圧VDD1から低下し始める(図6(A))。そして、このカソード電圧V1の変化に基づいてトランジスタMP3がオフ状態からオン状態に変化し、電圧V2が低レベルから高レベルに変化する(図6(B))。この電圧V2の変化に基づいて、インバータIV1の出力端子における電圧V3は、タイミングt2において、高レベルから低レベルに向かって変化し始める(図6(C))。この電圧V3の変化に基づいて、パルス信号PLSAの電圧は、低レベルから高レベルに変化する(図6(E)))。
また、インバータIV1の電圧V3の変化に基づいて、遅延回路DELの出力端子における電圧V4は、タイミングt2から遅延回路DELの遅延時間Tdだけ経過したタイミングt3において、高レベルから低レベルに向かって変化し始める(図6(D))。この電圧V4の変化に基づいて、トランジスタMP1がオフ状態からオン状態に変化し、フォトダイオードPDのカソード電圧V1が電源電圧VDD1に向かって変化する(図6(A))。また、この電圧V4の変化に基づいてインバータIV3の出力端子の電圧が低レベルから高レベルに変化するので、トランジスタMP2がオン状態からオフ状態に変化するとともに、トランジスタMN4がオフ状態からオン状態に変化し、電圧V2が高レベルから低レベルに変化する(図6(B))。この電圧V2の変化に基づいて、インバータIV1の出力端子における電圧V3は、低レベルから高レベルに変化し(図6(C))、この電圧V3の変化に基づいて、パルス信号PLSAの電圧は、高レベルから低レベルに変化する(図6(E)))。そして、その後に、遅延回路DELの出力端子における電圧V4は、低レベルから高レベルに変化する(図6(D))。
このようにして、受光部31Aは、光を検出することによりパルス信号PLSAを生成する。パルス信号PLSAのパルス幅Tpwは、エッジ検出部40Aにおいてエッジを検出する検出期間Pdetの時間長以上になるように設定される。受光部31Aは、遅延回路DELが入力信号を遅延させることにより、このようなパルス幅Tpwを有するパルス信号PLSAを生成することができるようになっている。
複数のエッジ検出部40(図4)のそれぞれは、受光部31から供給されたパルス信号PLSのエッジを検出することにより検出信号DETを生成するように構成される。具体的には、エッジ検出部40Aは、受光部31Aから供給されたパルス信号PLSAのエッジを検出することにより検出信号DET(検出信号DETA)を生成し、生成した検出信号DETAを加算部33に供給する。また、エッジ検出部40Bは、受光部31Bから供給されたパルス信号PLSBのエッジを検出することにより検出信号DET(検出信号DETB)を生成し、生成した検出信号DETBを加算部33に供給するようになっている。例えば、複数のエッジ検出部40は半導体基板102に形成される。以下に、エッジ検出部40Aを例に挙げて説明する。
エッジ検出部40Aは、ラッチ41,42と、否定論理積(NAND)回路43,44と、ラッチ45とを有する。
ラッチ41,42,45は、イネーブル端子Eの信号に基づいて、データ端子Dの信号をラッチし、ラッチした結果を示す信号を出力端子Qから出力するように構成される。以下に、ラッチ41を例に挙げて説明する。なお、ラッチ42,45についても同様である。
図7は、ラッチ41の一構成例を表すものである。ラッチ41は、否定論理積回路96~99を有している。否定論理積回路96の第1の入力端子はラッチ41のデータ端子Dに接続され、第2の入力端子はラッチ41のイネーブル端子Eおよび否定論理積回路97の第2の入力端子に接続され、出力端子は否定論理積回路97の第1の入力端子および否定論理積回路98の第1の入力端子に接続される。否定論理積回路97の第1の入力端子は否定論理積回路96の出力端子および否定論理積回路98の第1の入力端子に接続され、第2の入力端子はラッチ41のイネーブル端子Eおよび否定論理積回路96の第2の入力端子に接続され、出力端子は否定論理積回路99の第2の入力端子に接続される。否定論理積回路98の第1の入力端子は否定論理積回路96の出力端子および否定論理積回路97の第1の入力端子に接続され、第2の入力端子は否定論理積回路99の出力端子に接続され、出力端子は否定論理積回路99の第1の入力端子およびラッチ41の出力端子Qに接続される。否定論理積回路99の第1の入力端子は否定論理積回路98の出力端子およびラッチ41の出力端子Qに接続され、第2の入力端子は否定論理積回路97の出力端子に接続され、出力端子は否定論理積回路98の第2の入力端子に接続される。
エッジ検出部40A(図4)において、ラッチ41のデータ端子Dにはパルス信号PLSAが供給され、イネーブル端子Eにはクロック信号CLKが供給され、出力端子Qはラッチ42のデータ端子Dおよび否定論理積回路43の第2の入力端子に接続される。ラッチ42のデータ端子Dはラッチ41の出力端子Qおよび否定論理積回路43の第2の入力端子に接続され、イネーブル端子Eにはクロック信号CLKの反転信号(以下クロック信号CLKBともいう)が供給され、出力端子Qは否定論理積回路43の第1の入力端子に接続される。否定論理積回路43の第1の入力端子はラッチ42の出力端子Qに接続され、第2の入力端子はラッチ41の出力端子Qおよびラッチ42のデータ端子Dに接続され、出力端子は否定論理積回路44の第2の入力端子に接続される。否定論理積回路44の第1の入力端子にはパルス信号PLSAが供給され、第2の入力端子は否定論理積回路43の出力端子に接続され、出力端子はラッチ45のデータ端子Dに接続される。ラッチ45のデータ端子Dは否定論理積回路44の出力端子に接続され、イネーブル端子Eにはクロック信号CLKが供給され、出力端子Qは加算部33に接続される。ラッチ45は、出力端子Qから検出信号DETAを出力する。
以上、エッジ検出部40Aについて説明したが、エッジ検出部40Bについても同様である。エッジ検出部40Bでは、ラッチ41のデータ端子Dおよび否定論理積回路44の第1の入力端子にはパルス信号PLSBが供給される。ラッチ45の出力端子Qは加算部33に接続される。このラッチ45は、出力端子Qから検出信号DETBを出力する。
この構成により、エッジ検出部40Aは、パルス信号PLSAの立ち上がりエッジを検出することにより、この立ち上がりエッジに基づくエッジパルスPEを含む検出信号DETAを生成する。同様に、エッジ検出部40Bは、パルス信号PLSBの立ち上がりエッジを検出することにより、この立ち上がりエッジに基づくエッジパルスPEを含む検出信号DETBを生成するようになっている。
加算部33は、エッジ検出部40Aにより生成された検出信号DETA、およびエッジ検出部40Bにより生成された検出信号DETBに基づいて、加算処理を行うことにより、複数の検出期間Pdetのそれぞれにおける反射光パルスL1の検出回数を示す検出値VALを生成するように構成される。例えば、加算部33は半導体基板102に形成される。加算部33は、加算回路34と、ラッチ部35とを有している。
加算回路34は、検出信号DETA,DETBにおけるエッジパルスPEの数を算出するように構成される。具体的には、加算回路34は、例えば、検出信号DETA,DETBのどちらにもエッジパルスPEが生じていない場合には“0”を出力し、検出信号DETA,DETBのうちの一方にエッジパルスPEが生じている場合には“1”を出力し、検出信号DETA,DETBの両方にエッジパルスPEが生じている場合には“2”を出力するようになっている。加算回路34は、例えば2ビットの信号を用いて、このような“0”~“2”の値をラッチ部35に供給するようになっている。
ラッチ部35は、クロック信号CLKの反転信号(クロック信号CLKB)に基づいて、加算回路34から出力された信号をラッチすることにより検出値VALを生成するように構成される。ラッチ部35は、2つのラッチを含む。この2つのラッチは、加算回路34から供給された2ビットの信号をラッチするようになっている。
クロック生成部22(図2)は、光検出制御部25からの指示に基づいてクロック信号CLKを生成し、このクロック信号CLKを光検出アレイ21における複数の光検出ユニットUに供給するように構成される。
読出制御部23は、光検出制御部25からの指示に基づいて、光検出アレイ21における複数の光検出ユニットUのそれぞれにおいて生成された検出値VALを読出部24に供給する動作を制御するように構成される。読出制御部23は、例えば、1行分の光検出ユニットUを順次選択し、選択された光検出ユニットUが検出値VALを読出部24に供給するように、複数の光検出ユニットUの動作を制御するようになっている。
読出部24は、光検出制御部25からの指示に基づいて、光検出アレイ21における複数の光検出ユニットUから供給された検出値VALを含むデータDTを生成し、生成したデータDTを出力するように構成される。
光検出制御部25は、制御部14(図1)からの指示に基づいて、クロック生成部22、読出制御部23、および読出部24に制御信号を供給し、これらの動作を制御することにより、光検出部20の動作を制御するように構成される。
ここで、受光部31は、本開示における「受光部」の一具体例に対応する。エッジ検出部40は、本開示における「エッジ検出部」の一具体例に対応する。加算部33は、本開示における「加算部」の一具体例に対応する。フォトダイオードPDは、本開示における「受光素子」の一具体例に対応する。パルス信号PLSは、本開示における「パルス信号」の一具体例に対応する。検出信号DETは、本開示における「検出信号」の一具体例に対応する。検出値VALは、本開示における「検出値」の一具体例に対応する。ラッチ41は、本開示における「第1のラッチ回路」の一具体例に対応する。ラッチ42は、本開示における「第2のラッチ回路」の一具体例に対応する。否定論理積回路43,44は、本開示における「組み合わせ回路」の一具体例に対応する。ラッチ45は、本開示における「第3のラッチ回路」の一具体例に対応する。
[動作および作用]
続いて、本実施の形態の光検出システム1の動作および作用について説明する。
続いて、本実施の形態の光検出システム1の動作および作用について説明する。
(全体動作概要)
まず、図1,2を参照して、光検出システム1の全体動作概要を説明する。発光部11は、制御部14からの指示に基づいて、検出対象物OBJに向かって光パルスL0を射出する。光学系12は、光検出部20の受光面Sにおいて像を結像させる。光検出部20は、制御部14からの指示に基づいて、反射光パルスL1を検出する。制御部14は、発光部11および光検出部20に制御信号を供給し、これらの動作を制御することにより、光検出システム1の動作を制御する。
まず、図1,2を参照して、光検出システム1の全体動作概要を説明する。発光部11は、制御部14からの指示に基づいて、検出対象物OBJに向かって光パルスL0を射出する。光学系12は、光検出部20の受光面Sにおいて像を結像させる。光検出部20は、制御部14からの指示に基づいて、反射光パルスL1を検出する。制御部14は、発光部11および光検出部20に制御信号を供給し、これらの動作を制御することにより、光検出システム1の動作を制御する。
光検出部20において、光検出アレイ21の光検出ユニットUは、反射光パルスL1を検出することにより、複数の検出期間Pdetのそれぞれにおける反射光パルスL1の検出回数を示す検出値VALを生成する。クロック生成部22は、光検出制御部25からの指示に基づいてクロック信号CLKを生成し、このクロック信号CLKを複数の光検出ユニットUに供給する。読出制御部23は、光検出制御部25からの指示に基づいて、光検出アレイ21における複数の光検出ユニットUのそれぞれにおいて生成された検出値VALを読出部24に供給する動作を制御する。読出部24は、光検出制御部25からの指示に基づいて、光検出アレイ21における複数の光検出ユニットUから供給された検出値VALを含むデータDTを生成し、生成したデータDTを出力する。光検出制御部25は、制御部14からの指示に基づいて、クロック生成部22、読出制御部23、および読出部24に制御信号を供給し、これらの動作を制御することにより、光検出部20の動作を制御する。
(詳細動作)
光検出ユニットU(図4)において、受光部31Aは、光を検出することによりパルス信号PLSAを生成し、生成したパルス信号PLSAをエッジ検出部40Aに供給する。エッジ検出部40Aは、パルス信号PLSAのエッジを検出することにより検出信号DETAを生成し、生成した検出信号DETAを加算部33に供給する。受光部31Bは、光を検出することによりパルス信号PLSBを生成し、生成したパルス信号PLSBをエッジ検出部40Bに供給する。エッジ検出部40Bは、パルス信号PLSBのエッジを検出することにより検出信号DETBを生成し、生成した検出信号DETBを加算部33に供給する。加算部33は、エッジ検出部40Aにより生成された検出信号DETA、およびエッジ検出部40Bにより生成された検出信号DETBに基づいて、加算処理を行うことにより、検出値VALを生成する。以下に、この動作について詳細に説明する。
光検出ユニットU(図4)において、受光部31Aは、光を検出することによりパルス信号PLSAを生成し、生成したパルス信号PLSAをエッジ検出部40Aに供給する。エッジ検出部40Aは、パルス信号PLSAのエッジを検出することにより検出信号DETAを生成し、生成した検出信号DETAを加算部33に供給する。受光部31Bは、光を検出することによりパルス信号PLSBを生成し、生成したパルス信号PLSBをエッジ検出部40Bに供給する。エッジ検出部40Bは、パルス信号PLSBのエッジを検出することにより検出信号DETBを生成し、生成した検出信号DETBを加算部33に供給する。加算部33は、エッジ検出部40Aにより生成された検出信号DETA、およびエッジ検出部40Bにより生成された検出信号DETBに基づいて、加算処理を行うことにより、検出値VALを生成する。以下に、この動作について詳細に説明する。
図8は、光検出ユニットUの一動作例を表すものであり、(A)は発光部11から射出された光の波形を示し、(B)はクロック信号CLKの波形を示し、(C)はパルス信号PLSAの波形を示し、(D)はエッジ検出部40Aのラッチ41から出力された信号S41の波形を示し、(E)はエッジ検出部40Aのラッチ42から出力された信号S42の波形を示し、(F)は検出信号DETAの波形を示し、(G)は検出値VALを示す信号の波形を示す。クロック信号CLKの1周期は、エッジ検出部40A,40Bにおける検出期間Pdetである。
タイミングt11~t13の期間において、発光部11は、制御部14からの指示に基づいて光パルスL0を検出対象物OBJに向かって射出する(図8(A))。この光パルスL0の一部は、検出対象物OBJにより反射される。そして、反射光パルスL1が光学系12を介して光検出部20に入射する。受光部31Aは、この反射光パルスL1を検出することによりパルス信号PLSAを生成する(図8(C))。このパルス信号PLSAは、タイミングt12から始まるパルスP1と、タイミングt18から始まるパルスP2を含んでいる。
エッジ検出部40Aのラッチ41は、クロック信号CLKが高レベルである場合に、パルス信号PLSAを取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKが低レベルである場合に、出力端子Qにおける信号を維持することにより、信号S41を生成する(図8(B),(C),(D))。これにより、信号S41は、クロック信号CLKが高レベルである期間におけるタイミングt12において、パルス信号PLSAの立ち上がりエッジに応じて低レベルから高レベルに変化し、クロック信号CLKが高レベルである期間におけるタイミングt15において、パルス信号PLSAの立ち下がりエッジに応じて高レベルから低レベルに変化する。また、信号S41は、パルス信号PLSAが立ち上がった後のタイミングt19において、クロック信号CLKの立ち上がりエッジに応じて低レベルから高レベルに変化し、パルス信号PLSAが立ち下がった後のタイミングt22において、クロック信号CLKの立ち上がりエッジに応じて高レベルから低レベルに変化する
エッジ検出部40Aのラッチ42は、クロック信号CLKが低レベルである場合に、信号S41を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKが高レベルである場合に、出力端子Qにおける信号を維持することにより、信号S42を生成する(図8(B),(C),(E))。これにより、信号S42は、信号S41が立ち上がった後のタイミングt13において、クロック信号CLKの立ち下がりエッジに応じて低レベルから高レベルに変化し、信号S41が立ち下がった後のタイミングt16において、クロック信号CLKの立ち下がりエッジに応じて高レベルから低レベルに変化する。また、信号S42は、信号S41が立ち上がった後のタイミングt20において、クロック信号CLKの立ち下がりエッジに応じて低レベルから高レベルに変化し、信号S41が立ち下がった後のタイミングt23において、クロック信号CLKの立ち下がりエッジに応じて高レベルから低レベルに変化する。
エッジ検出部40Aのラッチ45は、クロック信号CLKが高レベルである場合に、否定論理積回路44から出力された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKが低レベルである場合に、出力端子Qにおける信号を維持することにより、検出信号DETAを生成する(図8(F))。
これにより、検出信号DETAは、クロック信号CLKが高レベルである期間におけるタイミングt12において、パルス信号PLSAの立ち上がりエッジに応じて高レベルから低レベルに変化し、タイミングt14において、クロック信号CLKの立ち上がりエッジに応じて低レベルから高レベルに変化する。検出信号DETAにおけるこのパルス(エッジパルスPE1)は、パルス信号PLSAにおけるパルスP1(図8(C))の立ち上がりエッジに基づくパルスである。パルス信号PLSAのパルスP1が開始するタイミングt12は、タイミングt11~t13の検出期間Pdetの期間内のタイミングであるので、検出信号DETAのエッジパルスPE1は、この検出期間Pdetの終了タイミングt13をまたぐ。
また、検出信号DETAは、パルス信号PLSAが立ち上がった後のタイミングt19において、クロック信号CLKの立ち上がりエッジに応じて高レベルから低レベルに変化し、タイミングt22において、クロック信号CLKの立ち下がりエッジに応じて低レベルから高レベルに変化する。検出信号DETAにおけるこのパルス(エッジパルスPE2)は、パルス信号PLSAにおけるパルスP2(図8(C))の立ち上がりエッジに基づくパルスである。パルス信号PLSAのパルスP2が開始するタイミングt18は、タイミングt17~t20の検出期間Pdetの期間内のタイミングであるので、検出信号DETAのエッジパルスPE2は、この検出期間Pdetの終了タイミングt20をまたぐ。
このように、検出信号DETAにおけるエッジパルスPEは、検出期間Pdetの終了タイミングをまたぐ。よって、エッジ検出部40A,40Bの後段の加算部33は、エッジ検出部40A,40Bにより生成されたエッジパルスPEに基づいて、このタイミングにおいて正しく加算処理を行うことができる。また、エッジパルスPEは、その検出期間Pdetの次の検出期間Pdetにおいて終了する。具体的には、タイミングt12から始まるエッジパルスPE1は、このタイミングt12を含む検出期間Pdetの次の検出期間Pdet(タイミングt13~t16)の期間内のタイミングt14において終了する。よって、例えば、1つのエッジパルスPEがダブルカウントされるおそれを低減することができる。
このようにして、受光部31Aは、反射光パルスL1を検出することによりパルス信号PLSAを生成し、エッジ検出部40Aは、パルス信号PLSAの立ち上がりエッジを検出することにより、この立ち上がりエッジに基づくエッジパルスPEを含む検出信号DETAを生成する。
同様に、受光部31Bは、反射光パルスL1を検出することによりパルス信号PLSBを生成し、エッジ検出部40Bは、パルス信号PLSBの立ち上がりエッジを検出することにより、この立ち上がりエッジに基づくエッジパルスPEを含む検出信号DETBを生成する。
そして、加算部33の加算回路34は、検出信号DETA,DETBにおけるエッジパルスPEの数を算出する。具体的には、加算回路34は、例えば、検出信号DETA,DETBのどちらにもエッジパルスPEが生じていない場合には“0”を出力し、検出信号DETA,DETBのうちの一方にエッジパルスPEが生じている場合には“1”を出力し、検出信号DETA,DETBの両方にエッジパルスPEが生じている場合には“2”を出力する。そして、ラッチ部35は、クロック信号CLKが低レベルである場合に、加算回路34から供給された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKが高レベルである場合に、出力端子Qにおける信号を維持することにより、検出値VALを生成する(図8(G))。これにより、加算部33は、クロック信号CLKの立ち下がりエッジに基づいて、検出値VALを生成する。上述したように、検出信号DETAのエッジパルスPE(図8(F))は、検出期間Pdetの終了タイミングをまたぐ。検出信号DETBについても同様である。検出期間Pdetの終了タイミングは、クロック信号CLKの立ち下がりエッジのタイミングである。よって、加算部33は、クロック信号CLKの立ち下がりエッジのタイミングにおいて、正しく加算処理を行うことができる。
このようにして、光検出アレイ21における複数の光検出ユニットUのそれぞれは、反射光パルスL1を検出することにより検出値VALを生成する。読出部24は、光検出制御部25からの指示に基づいて、光検出アレイ21における複数の光検出ユニットUから供給された検出値VALを含むデータDTを生成し、生成したデータDTを出力する。
光検出システム1の後段の回路は、例えば、このデータDTに含まれる、ある光検出ユニットUにより得られた、各検出期間Pdetにおける検出値VALに基づいて、発光部11が光パルスL0を射出してから、その光検出ユニットUが反射光パルスL1を検出するまでの時間を計測することができ、その時間に基づいて検出対象物OBJまでの距離を計測することができる。
このように、光検出システム1では、複数のエッジ検出部40のそれぞれにおいて、クロック信号CLKに基づいてパルス信号PLSをラッチすることにより第1の信号(信号S41)を生成する第1のラッチ回路(ラッチ41)と、クロック信号CLKの反転信号であるクロック信号CLKBに基づいて第1の信号(信号S41)をラッチすることにより第2の信号(信号S42)を生成する第2のラッチ回路(ラッチ42)と、パルス信号PLS、第1の信号(信号S41)、および第2の信号(信号S42)に基づいて第3の信号を生成する組み合わせ回路(否定論理積回路43,44)と、クロック信号CLKに基づいて第3の信号をラッチすることにより検出信号DETを生成する第3のラッチ回路(ラッチ45)とを設けるようにした。これにより、例えば、特許文献1に記載の技術と比べて、回路面積を小さくすることができる。すなわち、特許文献1では、エッジ検出部は2つのフリップフロップ(すなわち4つのラッチ)を有するので、回路面積が大きくなるおそれがある。一方、本実施の形態に係る光検出システム1では、3つのラッチで済むので、回路面積を小さくすることができる。これにより、例えば、光検出部20のサイズを小さくすることができる。あるいは、光検出アレイ21に、より多くの光検出ユニットUを設けることができるので、解像度を高めることができる。
また、光検出システム1では、パルス信号PLSのパルス幅Tpwが検出期間Pdetの時間幅以上になるようにした。具体的には、光検出システム1では、遅延回路DELを設けることにより、パルス幅Tpwが検出期間Pdetの時間幅以上になるようにした。これにより、エッジ検出部40が、パルス信号PLSのエッジを正常に検出することができるため、光検出システム1の検出精度が低下するおそれを低減することができる。すなわち、例えば、パルス信号PLSのパルス幅Tpwが狭い場合には、エッジ検出部40は、パルス信号PLSのエッジを正常に検出できない場合があり得る。その場合には、光検出システム1における検出精度が低下してしまう。一方、光検出システム1では、パルス信号PLSのパルス幅Tpwが検出期間Pdetの時間幅以上になるようにした。これにより、光検出システム1では、エッジ検出部40がパルス信号PLSのエッジを正常に検出することができるため、検出精度が低下するおそれを低減することができる。
[効果]
以上のように本実施の形態では、複数のエッジ検出部のそれぞれにおいて、クロック信号に基づいてパルス信号をラッチすることにより第1の信号を生成する第1のラッチ回路と、クロック信号の反転信号に基づいて第1の信号をラッチすることにより第2の信号を生成する第2のラッチ回路と、パルス信号、第1の信号、および第2の信号に基づいて第3の信号を生成する組み合わせ回路と、クロック信号に基づいて第3の信号をラッチすることにより検出信号を生成する第3のラッチ回路とを設けるようにしたので、回路面積を小さくすることができる。
以上のように本実施の形態では、複数のエッジ検出部のそれぞれにおいて、クロック信号に基づいてパルス信号をラッチすることにより第1の信号を生成する第1のラッチ回路と、クロック信号の反転信号に基づいて第1の信号をラッチすることにより第2の信号を生成する第2のラッチ回路と、パルス信号、第1の信号、および第2の信号に基づいて第3の信号を生成する組み合わせ回路と、クロック信号に基づいて第3の信号をラッチすることにより検出信号を生成する第3のラッチ回路とを設けるようにしたので、回路面積を小さくすることができる。
本実施の形態では、パルス信号のパルス幅が検出期間の時間幅以上になるようにしたので、検出精度が低下するおそれを低減することができる。
[変形例1-1]
上記実施の形態では、加算部33が、複数の検出期間Pdetのそれぞれにおいて、エッジパルスPEの数を算出することにより検出値VALを生成したが、これに限定されるものではなく、例えば、複数の検出期間PdetにおけるエッジパルスPEの数を算出してもよい。以下に、本変形例について、いくつか例を挙げて詳細に説明する。
上記実施の形態では、加算部33が、複数の検出期間Pdetのそれぞれにおいて、エッジパルスPEの数を算出することにより検出値VALを生成したが、これに限定されるものではなく、例えば、複数の検出期間PdetにおけるエッジパルスPEの数を算出してもよい。以下に、本変形例について、いくつか例を挙げて詳細に説明する。
本変形例に係る光検出システム1Aは、上記実施の形態に係る光検出システム1(図1)と同様に、光検出部20Aを備えている。光検出部20Aは、上記実施の形態に係る光検出部20(図2)と同様に、光検出アレイ21Aと、読出制御部23Aと、読出部24Aとを有している。
図9は、光検出アレイ21Aにおける光検出ユニットUの一例を表すものである。光検出ユニットUは、カウント部36を有している。カウント部36は、複数の検出期間Pdetにわたり、加算部33により生成された検出値VALに基づいて累積加算処理を行うことにより、累積値VAL1を生成するように構成される。カウント部36は、加算回路37と、フリップフロップ(F/F)部38とを有している。加算回路37は、加算部33により生成された検出値VALと、フリップフロップ部38が保持している値(累積値VAL1)とを加算するように構成される。フリップフロップ部38は、クロック信号CLKの立ち下がりエッジに基づいて、加算回路37から出力された信号をサンプリングし、サンプリングした結果を累積値VAL1として保持するように構成される。フリップフロップ部38は、複数のフリップフロップを含む。このフリップフロップは、例えば、図10に示すように、否定論理積回路51~58と、インバータ59とを有している。このフリップフロップは、マスタスレーブ型のフリップフロップであり、否定論理積回路51~54はマスタラッチを構成し、否定論理積回路55~58はスレーブラッチを構成する。フリップフロップ部38は、例えば、複数の検出期間Pdetを含む期間Aが経過する度にリセットされる。ここで、加算回路37およびフリップフロップ部38は、本開示における「累積加算部」の一具体例に対応する。累積値VAL1は、本開示における「累積値」の一具体例に対応する。
読出制御部23Aは、光検出制御部25からの指示に基づいて、光検出アレイ21Aにおける複数の光検出ユニットUのそれぞれにおいて生成された累積値VAL1を読出部24Aに供給する動作を制御するように構成される。
読出部24Aは、光検出制御部25からの指示に基づいて、光検出アレイ21Aにおける複数の光検出ユニットUから供給された累積値VAL1を含むデータDTを生成し、生成したデータDTを出力するように構成される。
このように、光検出システム1Aでは、検出値VALに基づいて累積加算処理を行うことにより、検出値VALの累積値VAL1を生成するようにした。これにより、光検出システム1Aでは、例えば、複数の検出期間Pdetを含む期間Aを単位として、発光部11が光パルスL0を射出してから、その光検出ユニットUが反射光パルスL1を検出するまでの時間を計測することができる。
本変形例に係る他の光検出システム1Bは、上記実施の形態に係る光検出システム1(図1)と同様に、光検出部20Bを備えている。光検出部20Bは、上記実施の形態に係る光検出部20(図2)と同様に、光検出アレイ21Bと、読出制御部23Bと、読出部24Bとを有している。
図11は、光検出アレイ21Bにおける光検出ユニットUの一例を表すものである。光検出ユニットUは、カウント部46を有している。カウント部46は、複数の検出期間Pdetにわたり、加算部33により生成された検出値VALに基づいて累積加算処理を行うことにより、カウント値CNTを生成するように構成される。カウント部46は、加算回路37と、フリップフロップ部48と、カウンタ49とを有している。フリップフロップ部48は、フリップフロップ部38と同様に、クロック信号CLKの立ち下がりエッジに基づいて、加算回路37から出力された信号をサンプリングし、サンプリングした結果を累積値VAL1として保持するように構成される。また、フリップフロップ部48は、累積値VAL1が所定の上限値に到達する度にキャリーフラグFCをアクティブにする機能を有している。カウンタ49は、このキャリーフラグFCに基づいて、カウント値CNTをインクリメントするように構成される。すなわち、カウント部46では、フリップフロップ部48が下位のカウンタとして動作し、カウンタ49は上位のカウンタとして動作する。フリップフロップ部48およびカウンタ49は、複数の検出期間Pdetを含む期間Aが経過する度にリセットされる。なお、この例では、カウント値CNTは、カウンタ49のカウント値であるとしたが、これに限定されるものではなく、カウンタ49のカウント値を上位ビットとして含むとともに、累積値VAL1を下位ビットとして含んでもよい。ここで、加算回路37およびフリップフロップ部48は、本開示における「累積加算部」の一具体例に対応する。カウンタ49は、本開示における「カウンタ」の一具体例に対応する。
読出制御部23Bは、光検出制御部25からの指示に基づいて、光検出アレイ21Bにおける複数の光検出ユニットUのそれぞれにおいて生成されたカウント値CNTを読出部24Bに供給する動作を制御するように構成される。
読出部24Bは、光検出制御部25からの指示に基づいて、光検出アレイ21Bにおける複数の光検出ユニットUから供給されたカウント値CNTを含むデータDTを生成し、生成したデータDTを出力するように構成される。
このように、光検出システム1Bでは、検出値VALに基づいて累積加算処理を行うことにより、検出値VALの累積値であるカウント値CNTを生成するようにした。これにより、光検出システム1Bでは、例えば、複数の検出期間Pdetを含む期間Aを単位として、発光部11が光パルスL0を射出してから、その光検出ユニットUが反射光パルスL1を検出するまでの時間を計測することができる。特に、光検出システム1Bでは、例えば、光検出システム1Aに比べて期間Aをより長く設定することにより、カウントのレンジを広げることができる。
[変形例1-2]
上記実施の形態では、図4に示したように、エッジ検出部40は否定論理積回路43,44を有するようにしたが、これに限定されるものではなく、これに代えて、同様な論理動作を行う様々な組み合わせ回路を有するようにしてもよい。
上記実施の形態では、図4に示したように、エッジ検出部40は否定論理積回路43,44を有するようにしたが、これに限定されるものではなく、これに代えて、同様な論理動作を行う様々な組み合わせ回路を有するようにしてもよい。
[その他の変形例]
これらの変形例のうちの2以上を組み合わせてもよい。
これらの変形例のうちの2以上を組み合わせてもよい。
<2.第2の実施の形態>
次に、第2の実施の形態に係る光検出システム2について説明する。本実施の形態は、2つの加算部を設け、エッジ検出部が生成したエッジパルスPEを、2つの加算部のうちの、エッジパルスPEが生成された検出期間Pdetに応じた加算部に供給するように構成される。なお、上記第1の実施の形態に係る光検出システム1と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
次に、第2の実施の形態に係る光検出システム2について説明する。本実施の形態は、2つの加算部を設け、エッジ検出部が生成したエッジパルスPEを、2つの加算部のうちの、エッジパルスPEが生成された検出期間Pdetに応じた加算部に供給するように構成される。なお、上記第1の実施の形態に係る光検出システム1と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
光検出システム2は、上記第1の実施の形態に係る光検出システム1(図1)と同様に、光検出部60を備えている。光検出部60は、上記第1の実施の形態に係る光検出部20(図2)と同様に、光検出アレイ61と、読出制御部63と、読出部64とを有している。
図12は、光検出アレイ61における光検出ユニットUの一例を表すものである。光検出ユニットUは、複数の受光部31(この例では2つの受光部31A,31B)と、複数のエッジ検出部70(この例では2つのエッジ検出部70A,70B)と、2つの加算部33A,33Bとを有している。なお、この例では、2つの受光部31および2つのエッジ検出部70を設けたが、これに限定されるものではなく、3以上の受光部31および3以上のエッジ検出部70を設けてもよい。
エッジ検出部70Aは、受光部31Aから供給されたパルス信号PLSAのエッジを検出することにより検出信号DETA1,DETA2を生成し、検出信号DETA1を加算部33Aに供給するとともに、検出信号DETA2を加算部33Bに供給するように構成される。エッジ検出部70Bは、受光部31Bから供給されたパルス信号PLSBのエッジを検出することにより検出信号DETB1,DETB2を生成し、検出信号DETB1を加算部33Aに供給するとともに、検出信号DETB2を加算部33Bに供給するように構成される。
エッジ検出部70Aは、ラッチ71,72と、インバータ73と、否定論理和(NOR)回路74,75と、ラッチ76,77とを有する。ラッチ71,72,76,77は、上記第1の実施の形態に係るラッチ41(図7)と同様の回路構成を有する。
エッジ検出部70Aにおいて、ラッチ71のデータ端子Dにはパルス信号PLSAが供給され、イネーブル端子Eにはクロック信号CLKが供給され、出力端子Qは否定論理和回路74の第2の入力端子に接続される。ラッチ72のデータ端子Dにはパルス信号PLSAが供給され、イネーブル端子Eにはクロック信号CLKの反転信号(クロック信号CLKB)が供給され、出力端子Qは否定論理和回路75の第2の入力端子に接続される。インバータ73の入力端子にはパルス信号PLSAが供給され、出力端子は否定論理和回路74の第1の入力端子および否定論理和回路75の第1の入力端子に接続される。否定論理和回路74の第1の入力端子はインバータ73の出力端子および否定論理和回路75の第1の入力端子に接続され、第2の入力端子はラッチ71の出力端子Qに接続され、出力端子はラッチ76のデータ端子Dに接続される。否定論理和回路75の第1の入力端子はインバータ73の出力端子および否定論理和回路74の第1の入力端子に接続され、第2の入力端子はラッチ72の出力端子Qに接続され、出力端子はラッチ77のデータ端子Dに接続される。ラッチ76のデータ端子Dは否定論理和回路74の出力端子に接続され、イネーブル端子Eにはクロック信号CLKの反転信号(クロック信号CLKB)が供給され、出力端子Qは加算部33Aに接続される。ラッチ76は、出力端子Qから検出信号DETA1を出力する。ラッチ77のデータ端子Dは否定論理和回路75の出力端子に接続され、イネーブル端子Eにはクロック信号CLKが供給され、出力端子Qは加算部33Bに接続される。ラッチ77は、出力端子Qから検出信号DETA2を出力する。
以上、エッジ検出部70Aについて説明したが、エッジ検出部70Bについても同様である。エッジ検出部70Bでは、ラッチ71,72のデータ端子Dおよびインバータ73の入力端子にはパルス信号PLSBが供給される。ラッチ76の出力端子Qは加算部33Aに接続され、ラッチ77の出力端子Qは加算部33Bに接続される。ラッチ76は、出力端子Qから検出信号DETB1を出力し、ラッチ77は、出力端子Qから検出信号DETB2を出力する。
この構成により、エッジ検出部70Aは、パルス信号PLSAの立ち上がりエッジを検出することにより、この立ち上がりエッジに基づくエッジパルスPEを含む検出信号DETA1,DETA2を生成する。同様に、エッジ検出部70Bは、パルス信号PLSBの立ち上がりエッジを検出することにより、この立ち上がりエッジに基づくエッジパルスPEを含む検出信号DETB1,DETB2を生成するようになっている。
加算部33Aは、エッジ検出部70Aにより生成された検出信号DETA1、およびエッジ検出部70Bにより生成された検出信号DETB1に基づいて、加算処理を行うことにより、検出値VALAを生成するように構成される。加算部33Aは、加算回路34と、ラッチ部35Aとを有している。ラッチ部35Aは、クロック信号CLKが高レベルである場合に、加算回路34から供給された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKが低レベルである場合に、出力端子Qにおける信号を維持することにより、検出値VALAを生成するように構成される。
同様に、加算部33Bは、エッジ検出部70Aにより生成された検出信号DETA2、およびエッジ検出部70Bにより生成された検出信号DETB2に基づいて、加算処理を行うことにより、検出値VALBを生成するように構成される。加算部33Bは、加算回路34と、ラッチ部35Bとを有している。ラッチ部35Bは、クロック信号CLKが低レベルである場合に、加算回路34から供給された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKが高レベルである場合に、出力端子Qにおける信号を維持することにより、検出値VALBを生成するように構成される。
読出制御部63は、光検出制御部25からの指示に基づいて、光検出アレイ61における複数の光検出ユニットUのそれぞれにおいて生成された検出値VALA、VALBを読出部64に供給する動作を制御するように構成される。
読出部64は、光検出制御部25からの指示に基づいて、光検出アレイ61における複数の光検出ユニットUから供給された検出値VALA,VALBを含むデータDTを生成し、生成したデータDTを出力するように構成される。
ここで、エッジ検出部70は、本開示における「エッジ検出部」の一具体例に対応する。加算部33Aは、本開示における「第1の加算部」の一具体例に対応する。加算部33Bは、本開示における「第2の加算部」の一具体例に対応する。ラッチ71は、本開示における「第1のラッチ回路」の一具体例に対応する。ラッチ72は、本開示における「第2のラッチ回路」の一具体例に対応する。インバータ73および否定論理和回路74は、本開示における「第1の組み合わせ回路」の一具体例に対応する。インバータ73および否定論理和回路75は、本開示における「第2の組み合わせ回路」の一具体例に対応する。ラッチ76は、本開示における「第3のラッチ回路」の一具体例に対応する。ラッチ77は、本開示における「第4のラッチ回路」の一具体例に対応する。
図13は、光検出ユニットUの一動作例を表すものであり、(A)は発光部11から射出された光の波形を示し、(B)はクロック信号CLKの波形を示し、(C)はパルス信号PLSAの波形を示し、(D)はエッジ検出部70Aのラッチ72から出力された信号S72の波形を示し、(E)はエッジ検出部70Aのラッチ71から出力された信号S71の波形を示し、(F)は検出信号DETA2の波形を示し、(G)は検出信号DETA1の波形を示し、(H)は検出値VALAを示す信号の波形を示し、(I)は検出値VALBを示す信号の波形を示す。クロック信号CLKの半周期は、エッジ検出部70A,70Bにおける検出期間Pdetである。具体的には、クロック信号CLKが低レベルである期間は検出期間Pdet1であり、クロック信号CLKが高レベルである期間は検出期間Pdet2である。
タイミングt31~t33の期間において、発光部11は、制御部14からの指示に基づいて光パルスL0を検出対象物OBJに向かって射出する(図13(A))。この光パルスL0の一部は、検出対象物OBJにより反射される。そして、反射光パルスL1が光学系12を介して光検出部20に入射する。受光部31Aは、この反射光パルスL1を検出することによりパルス信号PLSAを生成する(図13(C))。このパルス信号PLSAは、タイミングt32から始まるパルスP3と、タイミングt37から始まるパルスP4を含んでいる。
エッジ検出部70Aのラッチ71は、クロック信号CLKが高レベルである場合に、パルス信号PLSAを取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKが低レベルである場合に、出力端子Qにおける信号を維持することにより、信号S71を生成する(図13(B),(C),(E))。これにより、信号S71は、パルス信号PLSAが立ち上がった後のタイミングt33において、クロック信号CLKの立ち上がりエッジに応じて低レベルから高レベルに変化し、クロック信号CLKが高レベルである期間におけるタイミングt34において、パルス信号PLSAの立ち下がりエッジに応じて高レベルから低レベルに変化する。また、信号S71は、クロック信号CLKが高レベルである期間におけるタイミングt37において、パルス信号PLSAの立ち上がりエッジに応じて低レベルから高レベルに変化し、パルス信号PLSAが立ち下がった後のタイミングt40において、クロック信号CLKの立ち上がりエッジに応じて高レベルから低レベルに変化する。
エッジ検出部70Aのラッチ76は、クロック信号CLKが低レベルである場合に、否定論理和回路74から出力された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKが高レベルである場合に、出力端子Qにおける信号を維持することにより、検出信号DETA1を生成する(図13(G))。これにより、検出信号DETA1は、クロック信号CLKが低レベルである期間におけるタイミングt32において、パルス信号PLSAの立ち上がりエッジに応じて低レベルから高レベルに変化し、タイミングt35において、クロック信号CLKの立ち下がりエッジに応じて高レベルから低レベルに変化する。検出信号DETA1におけるこのパルス(エッジパルスPE3)は、パルス信号PLSAにおけるパルスP3(図13(C))の立ち上がりエッジに基づくパルスである。パルス信号PLSAのパルスP3が開始するタイミングt32は、タイミングt31~t33の検出期間Pdet1の期間内のタイミングであるので、検出信号DETA1のエッジパルスPE3は、この検出期間Pdet1の終了タイミングt33をまたぐ。
エッジ検出部70Aのラッチ72は、クロック信号CLKが低レベルである場合に、パルス信号PLSAを取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKが高レベルである場合に、出力端子Qにおける信号を維持することにより、信号S72を生成する(図13(B),(C),(D))。これにより、信号S72は、クロック信号CLKが低レベルである期間におけるタイミングt32において、パルス信号PLSAの立ち上がりエッジに応じて低レベルから高レベルに変化し、パルス信号PLSAが立ち下がった後のタイミングt35において、クロック信号CLKの立ち下がりエッジに応じて高レベルから低レベルに変化する。また、信号S72は、パルス信号PLSAが立ち上がった後のタイミングt38において、クロック信号CLKの立ち下がりエッジに応じて低レベルから高レベルに変化し、クロック信号CLKが低レベルである期間におけるタイミングt39において、パルス信号PLSAの立ち下がりエッジに応じて高レベルから低レベルに変化する。
エッジ検出部70Aのラッチ77は、クロック信号CLKが高レベルである場合に、否定論理和回路75から出力された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKが低レベルである場合に、出力端子Qにおける信号を維持することにより、検出信号DETA2を生成する(図13(F))。これにより、検出信号DETA2は、クロック信号CLKが高レベルである期間におけるタイミングt37において、パルス信号PLSAの立ち上がりエッジに応じて低レベルから高レベルに変化し、タイミングt40において、クロック信号CLKの立ち上がりエッジに応じて高レベルから低レベルに変化する。検出信号DETA2におけるこのパルス(エッジパルスPE4)は、パルス信号PLSAにおけるパルスP4(図13(C))の立ち上がりエッジに基づくパルスである。パルス信号PLSAのパルスP4が開始するタイミングt37は、タイミングt36~t38の検出期間Pdet2の期間内のタイミングであるので、検出信号DETA2のエッジパルスPE4は、この検出期間Pdet2の終了タイミングt38をまたぐ。
このようにして、受光部31Aは、反射光パルスL1を検出することによりパルス信号PLSAを生成する。エッジ検出部70Aは、検出期間Pdet1においてパルス信号PLSAの立ち上がりエッジを検出することにより、この立ち上がりエッジに基づくエッジパルスPEを含む検出信号DETA1を生成し、検出期間Pdet2においてパルス信号PLSAの立ち上がりエッジを検出することにより、この立ち上がりエッジに基づくエッジパルスPEを含む検出信号DETA2を生成する。
同様に、受光部31Bは、反射光パルスL1を検出することによりパルス信号PLSBを生成する。エッジ検出部70Bは、検出期間Pdet1においてパルス信号PLSBの立ち上がりエッジを検出することにより、この立ち上がりエッジに基づくエッジパルスPEを含む検出信号DETB1を生成し、検出期間Pdet2においてパルス信号PLSBの立ち上がりエッジを検出することにより、この立ち上がりエッジに基づくエッジパルスPEを含む検出信号DETB2を生成する。
そして、加算部33Aの加算回路34は、検出信号DETA1,DETB1におけるエッジパルスPEの数を算出する。そして、ラッチ部35Aは、クロック信号CLKが高レベルである場合に、加算回路34から供給された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKが低レベルである場合に、出力端子Qにおける信号を維持することにより、検出値VALAを生成する(図13(H))。これにより、加算部33Aは、クロック信号CLKの立ち上がりエッジに基づいて、検出値VALAを生成する。上述したように、検出信号DETA1のエッジパルスPE(図13(G))は、検出期間Pdet1の終了タイミングをまたぐ。検出信号DETB1についても同様である。検出期間Pdet1の終了タイミングは、クロック信号CLKの立ち上がりエッジのタイミングである。よって、加算部33Aは、クロック信号CLKの立ち上がりエッジのタイミングにおいて、正しく加算処理を行うことができる。
同様に、加算部33Bの加算回路34は、検出信号DETA2,DETB2におけるエッジパルスPEの数を算出する。そして、ラッチ部35Bは、クロック信号CLKが低レベルである場合に、加算回路34から供給された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKが高レベルである場合に、出力端子Qにおける信号を維持することにより、検出値VALBを生成する(図13(I))。これにより、加算部33Bは、クロック信号CLKの立ち下がりエッジに基づいて、検出値VALBを生成する。上述したように、検出信号DETA2のエッジパルスPE(図13(F))は、検出期間Pdet2の終了タイミングをまたぐ。検出信号DETB2についても同様である。検出期間Pdet2の終了タイミングは、クロック信号CLKの立ち下がりエッジのタイミングである。よって、加算部33Aは、クロック信号CLKの立ち下がりエッジのタイミングにおいて、正しく加算処理を行うことができる。
このように、加算部33Aは、検出期間Pdet1におけるエッジパルスPEに基づいて加算処理を行うことにより検出値VALAを生成し、加算部33Bは、検出期間Pdet2におけるエッジパルスPEに基づいて加算処理を行うことにより検出値VALBを生成する。
このようにして、光検出アレイ61における複数の光検出ユニットUのそれぞれは、反射光パルスL1を検出することにより検出値VALA,VALBを生成する。読出部64は、光検出制御部25からの指示に基づいて、光検出アレイ61における複数の光検出ユニットUから供給された検出値VALA,VALBを含むデータDTを生成し、生成したデータDTを出力する。
このように、光検出システム2では、複数のエッジ検出部70のそれぞれにおいて、クロック信号CLKに基づいてパルス信号PLSをラッチすることにより第1の信号(信号S71)を生成する第1のラッチ回路(ラッチ71)と、クロック信号CLKの反転信号であるクロック信号CLKBに基づいてパルス信号PLSをラッチすることにより第2の信号(信号S72)を生成する第2のラッチ回路(ラッチ72)と、パルス信号PLSおよび第1の信号(信号S71)に基づいて第3の信号を生成する第1の組み合わせ回路(否定論理和回路74)と、パルス信号PLSおよび第2の信号(信号S72)に基づいて第4の信号を生成する第2の組み合わせ回路(否定論理和回路75)とを設けるようにした。これにより、光検出システム2では、エッジ検出部70が生成したエッジパルスPEを、検出期間Pdetに応じて2つの加算部33A,33Bのいずれかに供給する場合でも、回路数を減らすことができるので、回路面積を小さくすることができる。
また、光検出システム2では、上記第1の実施の形態の場合と同様に、パルス信号PLSのパルス幅Tpwが検出期間Pdetの時間幅以上になるようにしたので、エッジ検出部70がパルス信号PLSのエッジを正常に検出することができるため、検出精度が低下するおそれを低減することができる。
以上のように本実施の形態では、複数のエッジ検出部のそれぞれにおいて、クロック信号に基づいてパルス信号をラッチすることにより第1の信号を生成する第1のラッチ回路と、クロック信号の反転信号に基づいてパルス信号をラッチすることにより第2の信号を生成する第2のラッチ回路と、パルス信号および第1の信号に基づいて第3の信号を生成する第1の組み合わせ回路と、パルス信号および第2の信号に基づいて第4の信号を生成する第2の組み合わせ回路とを設けるようにしたので、生成したエッジパルスを、検出期間tに応じて2つの加算部のいずれかに供給する場合でも、回路面積を小さくすることができる。
本実施の形態では、パルス信号のパルス幅が検出期間の時間幅以上になるようにしたので、検出精度が低下するおそれを低減することができる。
[変形例2-1]
上記実施の形態では、2つの加算部33のそれぞれが、加算処理を行うことにより検出値VALを生成したが、例えば、上記第1の実施の形態の変形例1と同様に、複数の検出期間Pdet1におけるエッジパルスPEの数を算出するとともに、複数の検出期間Pdet2におけるエッジパルスPEの数を算出してもよい。以下に、本変形例に係る光検出システム2Bについて詳細に説明する。
上記実施の形態では、2つの加算部33のそれぞれが、加算処理を行うことにより検出値VALを生成したが、例えば、上記第1の実施の形態の変形例1と同様に、複数の検出期間Pdet1におけるエッジパルスPEの数を算出するとともに、複数の検出期間Pdet2におけるエッジパルスPEの数を算出してもよい。以下に、本変形例に係る光検出システム2Bについて詳細に説明する。
光検出システム2Bは、上記実施の形態に係る光検出システム2と同様に、光検出部60Bを備えている。光検出部60Bは、上記実施の形態に係る光検出部60と同様に、光検出アレイ61Bと、読出制御部63Bと、読出部64Bとを有している。
図14は、光検出アレイ61Bにおける光検出ユニットUの一例を表すものである。光検出ユニットUは、カウント部46A,46Bを有している。
カウント部46Aは、複数の検出期間Pdet1にわたり、加算部33Aにより生成された検出値VALAに基づいて累積加算処理を行うことにより、カウント値CNTAを生成するように構成される。カウント部46Aは、加算回路37と、フリップフロップ部48Aと、カウンタ49とを有している。フリップフロップ部48Aは、クロック信号CLKの立ち上がりエッジに基づいて、加算回路37から出力された信号をサンプリングし、サンプリングした結果を累積値VAL1として保持するように構成される。また、フリップフロップ部48Aは、累積値VAL1が所定の上限値に到達する度にキャリーフラグFCをアクティブにする機能を有している。カウンタ49は、このキャリーフラグFCに基づいて、カウント値CNTAをインクリメントするように構成される。なお、この例では、カウント値CNTAは、カウンタ49のカウント値であるとしたが、これに限定されるものではなく、カウンタ49のカウント値を上位ビットとして含むとともに、累積値VAL1を下位ビットとして含んでもよい。
同様に、カウント部46Bは、複数の検出期間Pdet2にわたり、加算部33Bにより生成された検出値VALAに基づいて累積加算処理を行うことにより、カウント値CNTBを生成するように構成される。カウント部46Aは、加算回路37と、フリップフロップ部48Bと、カウンタ49とを有している。フリップフロップ部48Bは、クロック信号CLKの立ち下がりエッジに基づいて、加算回路37から出力された信号をサンプリングし、サンプリングした結果を累積値VAL1として保持するように構成される。また、フリップフロップ部48Aは、累積値VAL1が所定の上限値に到達する度にキャリーフラグFCをアクティブにする機能を有している。カウンタ49は、このキャリーフラグFCに基づいて、カウント値CNTBをインクリメントするように構成される。なお、この例では、カウント値CNTBは、カウンタ49のカウント値であるとしたが、これに限定されるものではなく、カウンタ49のカウント値を上位ビットとして含むとともに、累積値VAL1を下位ビットとして含んでもよい。
読出制御部63Bは、光検出制御部25からの指示に基づいて、光検出アレイ61Bにおける複数の光検出ユニットUのそれぞれにおいて生成されたカウント値CNTA,CNTBを読出部64Bに供給する動作を制御するように構成される。
読出部64Bは、光検出制御部25からの指示に基づいて、光検出アレイ61Bにおける複数の光検出ユニットUから供給されたカウント値CNTA,CNTBを含むデータDTを生成し、生成したデータDTを出力するように構成される。
[変形例2-2]
上記実施の形態では、光検出ユニットUが1つのクロック信号CLKに基づいて動作を行うようにしたが、これに限定されるものではなく、例えば、2つのクロック信号CLKに基づいて動作を行うようにしてもよい。以下に、本変形例に係る光検出システム2Cについて詳細に説明する。
上記実施の形態では、光検出ユニットUが1つのクロック信号CLKに基づいて動作を行うようにしたが、これに限定されるものではなく、例えば、2つのクロック信号CLKに基づいて動作を行うようにしてもよい。以下に、本変形例に係る光検出システム2Cについて詳細に説明する。
光検出システム2Cは、上記実施の形態に係る光検出システム2と同様に、光検出部60Cを備えている。光検出部60Cは、上記実施の形態に係る光検出部60と同様に、光検出アレイ61Cと、クロック生成部62Cと、読出制御部63Cと、読出部64Cとを有している。
図15は、光検出アレイ61Cにおける光検出ユニットUの一例を表すものである。光検出ユニットUは、エッジ検出部80A,80Bと、加算部93A,93Bとを有している。
エッジ検出部80Aは、ラッチ81,82と、インバータ73と、否定論理和回路74,75と、ラッチ86,87とを有する。ラッチ81のデータ端子Dにはパルス信号PLSAが供給され、イネーブル端子Eにはクロック信号CLK2の反転信号(クロック信号CLK2B)が供給され、出力端子Qは否定論理和回路74の第2の入力端子に接続される。ラッチ82のデータ端子Dにはパルス信号PLSAが供給され、イネーブル端子Eにはクロック信号CLK1の反転信号(クロック信号CLK1B)が供給され、出力端子Qは否定論理和回路75の第2の入力端子に接続される。ラッチ86のデータ端子Dは否定論理和回路74の出力端子に接続され、イネーブル端子Eにはクロック信号CLK2が供給され、出力端子Qは加算部93Aに接続される。ラッチ86は、出力端子Qから検出信号DETA1を出力する。ラッチ87のデータ端子Dは否定論理和回路75の出力端子に接続され、イネーブル端子Eにはクロック信号CLK1が供給され、出力端子Qは加算部93Bに接続される。ラッチ87は、出力端子Qから検出信号DETA2を出力する。
以上、エッジ検出部80Aについて説明したが、エッジ検出部80Bについても同様である。エッジ検出部80Bでは、ラッチ81,82のデータ端子Dにはパルス信号PLSBが供給される。ラッチ86の出力端子Qは加算部93Aに接続され、ラッチ87の出力端子Qは加算部93Bに接続される。ラッチ86は、出力端子Qから検出信号DETB1を出力し、ラッチ87は、出力端子Qから検出信号DETB2を出力する。
加算部93Aは、加算回路34と、ラッチ部35とを有している。ラッチ部35は、クロック信号CLK2が低レベルである場合に、加算回路34から供給された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLK2が高レベルである場合に、出力端子Qにおける信号を維持することにより、検出値VALAを生成するように構成される。
同様に、加算部93Bは、加算回路34と、ラッチ部35とを有している。ラッチ部35は、クロック信号CLK1が低レベルである場合に、加算回路34から供給された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLK1が高レベルである場合に、出力端子Qにおける信号を維持することにより、検出値VALBを生成するように構成される。
クロック生成部62Cは、光検出制御部25からの指示に基づいてクロック信号CLK1,CLK2を生成し、このクロック信号CLK1,CLK2を光検出アレイ61Cにおける複数の光検出ユニットUに供給するように構成される。
読出制御部63Cは、光検出制御部25からの指示に基づいて、光検出アレイ61Cにおける複数の光検出ユニットUのそれぞれにおいて生成された検出値VALA,VALBを読出部64Cに供給する動作を制御するように構成される。
読出部64Cは、光検出制御部25からの指示に基づいて、光検出アレイ61Cにおける複数の光検出ユニットUから供給された検出値VALA,VALBを含むデータDTを生成し、生成したデータDTを出力するように構成される。
例えば、クロック信号CLK2を、クロック信号CLK1の反転信号にした場合には、この光検出ユニットUは、上記第2の実施の形態に係る光検出ユニットUと同様に動作することができる。本変形例では、クロック信号CLK1,CLK2の波形を変更することにより、動作の自由度を高めることができる。
[変形例2-3]
上記実施の形態では、図12に示したように、エッジ検出部70はインバータ73および否定論理和回路74,75を有するようにしたが、これに限定されるものではなく、これに代えて、同様な論理動作を行う様々な組み合わせ回路を有するようにしてもよい。
上記実施の形態では、図12に示したように、エッジ検出部70はインバータ73および否定論理和回路74,75を有するようにしたが、これに限定されるものではなく、これに代えて、同様な論理動作を行う様々な組み合わせ回路を有するようにしてもよい。
[その他の変形例]
これらの変形例のうちの2以上を組み合わせてもよい。
これらの変形例のうちの2以上を組み合わせてもよい。
<3.第3の実施の形態>
次に、第3の実施の形態に係る光検出システム3について説明する。本実施の形態は、4相のクロック信号を生成するとともに、この4相のクロック信号に基づく4つの検出期間Pdetのそれぞれにおいて、エッジパルスPEをカウントするように構成される。なお、上記第2の実施の形態に係る光検出システム2と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
次に、第3の実施の形態に係る光検出システム3について説明する。本実施の形態は、4相のクロック信号を生成するとともに、この4相のクロック信号に基づく4つの検出期間Pdetのそれぞれにおいて、エッジパルスPEをカウントするように構成される。なお、上記第2の実施の形態に係る光検出システム2と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
光検出システム3は、上記第2の実施の形態に係る光検出システム2と同様に、光検出部160を備えている。光検出部160は、上記第2の実施の形態に係る光検出部60と同様に、光検出アレイ161と、クロック生成部162と、読出制御部163と、読出部164とを有している。
図16は、光検出アレイ161における光検出ユニットUの一例を表すものである。光検出ユニットUは、論理和(OR)回路168,169と、複数の受光部31(この例では2つの受光部31A,31B)と、複数のエッジ検出部170(この例では2つのエッジ検出部170A,170B)と、2つの加算部33BD,33ACと、2つのカウント部190BD,190ACとを有している。なお、この例では、2つの受光部31および2つのエッジ検出部170を設けたが、これに限定されるものではなく、3以上の受光部31および3以上のエッジ検出部170を設けてもよい。光検出ユニットUには、4相のクロック信号を構成するクロック信号CLKA,CLKB,CLKC,CLKDが供給される。
論理和回路168は、クロック信号CLKA,CLKCの論理和を求めることによりクロック信号CLKACを生成するように構成される。論理和回路169は、クロック信号CLKB,CLKDの論理和を求めることによりクロック信号CLKBDを生成するように構成される。
エッジ検出部170Aは、受光部31Aから供給されたパルス信号PLSAのエッジを検出することにより検出信号DETA1,DETA2を生成し、検出信号DETA1を加算部33BDに供給するとともに、検出信号DETA2を加算部33ACに供給するように構成される。エッジ検出部170Bは、受光部31Bから供給されたパルス信号PLSBのエッジを検出することにより検出信号DETB1,DETB2を生成し、検出信号DETB1を加算部33BDに供給するとともに、検出信号DETB2を加算部33ACに供給するように構成される。
エッジ検出部170Aは、ラッチ171,172と、インバータ73と、否定論理和回路74,75と、ラッチ176,177とを有する。ラッチ171,172,176,177は、上記第1の実施の形態に係るラッチ41(図7)と同様の回路構成を有する。
エッジ検出部170Aにおいて、ラッチ171のデータ端子Dにはパルス信号PLSAが供給され、イネーブル端子Eにはクロック信号CLKBDの反転信号が供給され、出力端子Qは否定論理和回路74の第2の入力端子に接続される。ラッチ172のデータ端子Dにはパルス信号PLSAが供給され、イネーブル端子Eにはクロック信号CLKACの反転信号が供給され、出力端子Qは否定論理和回路75の第2の入力端子に接続される。ラッチ176のデータ端子Dは否定論理和回路74の出力端子に接続され、イネーブル端子Eにはクロック信号CLKBDが供給され、出力端子Qは加算部33BDに接続される。ラッチ176は、出力端子Qから検出信号DETA1を出力する。ラッチ177のデータ端子Dは否定論理和回路75の出力端子に接続され、イネーブル端子Eにはクロック信号CLKACが供給され、出力端子Qは加算部33ACに接続される。ラッチ177は、出力端子Qから検出信号DETA2を出力する。
以上、エッジ検出部170Aについて説明したが、エッジ検出部170Bについても同様である。エッジ検出部170Bでは、ラッチ171,172のデータ端子Dおよびインバータ73の入力端子にはパルス信号PLSBが供給される。ラッチ176の出力端子Qは加算部33BDに接続され、ラッチ177の出力端子Qは加算部33ACに接続される。ラッチ176は、出力端子Qから検出信号DETB1を出力し、ラッチ177は、出力端子Qから検出信号DETB2を出力する。
加算部33ACは、エッジ検出部170Aにより生成された検出信号DETA2、およびエッジ検出部170Bにより生成された検出信号DETB2に基づいて、加算処理を行うことにより、検出値VALACを生成するように構成される。加算部33ACは、加算回路34と、ラッチ部35とを有している。ラッチ部35は、クロック信号CLKACが低レベルである場合に、加算回路34から供給された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKACが高レベルである場合に、出力端子Qにおける信号を維持することにより、検出値VALACを生成するように構成される。
同様に、加算部33BDは、エッジ検出部170Aにより生成された検出信号DETA1、およびエッジ検出部170Bにより生成された検出信号DETB1に基づいて、加算処理を行うことにより、検出値VALBDを生成するように構成される。加算部33BDは、加算回路34と、ラッチ部35とを有している。ラッチ部35は、クロック信号CLKBDが低レベルである場合に、加算回路34から供給された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKBDが高レベルである場合に、出力端子Qにおける信号を維持することにより、検出値VALBDを生成するように構成される。
カウント部190ACは、加算部33ACにより生成された検出値VALACに基づいて、累積加算処理を行うことにより、カウント値CNTA,CNTCを生成するように構成される。
図17Aは、カウント部190ACの一構成例を表すものである。カウント部190ACは、加算回路37と、フリップフロップ(F/F)部192と、スイッチ193と、論理積(AND)回路194と、カウンタ195と、フリップフロップ(F/F)部196と、スイッチ197と、論理積回路198と、カウンタ199とを有している。加算回路37は、加算部33ACにより生成された検出値VALACと、フリップフロップ部192が保持している値(累積値VALA1)またはフリップフロップ部196が保持している値(累積値VALC1)とを加算するように構成される。フリップフロップ部192は、クロック信号CLKCの立ち下がりエッジに基づいて、加算回路37から出力された信号をサンプリングし、サンプリングした結果を累積値VALA1として保持するように構成される。また、フリップフロップ部192は、累積値VALA1が所定の上限値に到達する度にキャリーフラグFCAをアクティブにする機能を有している。スイッチ193は、クロック信号CLKCに基づいて、フリップフロップ部192が保持している累積値VALA1の加算回路37への供給をオンオフするように構成される。論理積回路194の第1の入力端子にはフリップフロップ部192により生成されたキャリーフラグFCAが供給され、第2の入力端子にはクロック信号CLKAが供給され、出力端子はカウンタ195の入力端子に接続される。カウンタ195は、論理積回路194から出力された信号に基づいてカウント値CNTAをインクリメントするように構成される。フリップフロップ部196は、クロック信号CLKAの立ち下がりエッジに基づいて、加算回路37から出力された信号をサンプリングし、サンプリングした結果を累積値VALC1として保持するように構成される。また、フリップフロップ部196は、累積値VALC1が所定の上限値に到達する度にキャリーフラグFCCをアクティブにする機能を有している。スイッチ197は、クロック信号CLKAに基づいて、フリップフロップ部196が保持している累積値VALC1の加算回路37への供給をオンオフするように構成される。論理積回路198の第1の入力端子にはフリップフロップ部196により生成されたキャリーフラグFCCが供給され、第2の入力端子にはクロック信号CLKCが供給され、出力端子はカウンタ199の入力端子に接続される。カウンタ199は、論理積回路198から出力された信号に基づいてカウント値CNTCをインクリメントするように構成される。
カウント部190BD(図16)は、加算部33BDにより生成された検出値VALBDに基づいて累積加算処理を行うことにより、カウント値CNTB,CNTDを生成するように構成される。
図17Bは、カウント部190BDの一構成例を表すものである。カウント部190BDは、加算回路37と、フリップフロップ(F/F)部192と、スイッチ193と、論理積回路194と、カウンタ195と、フリップフロップ(F/F)部196と、スイッチ197と、論理積回路198と、カウンタ199とを有している。加算回路37は、加算部33BDにより生成された検出値VALBDと、フリップフロップ部192が保持している値(累積値VALB1)またはフリップフロップ部196が保持している値(累積値VALD1)とを加算するように構成される。フリップフロップ部192は、クロック信号CLKDの立ち下がりエッジに基づいて、加算回路37から出力された信号をサンプリングし、サンプリングした結果を累積値VALB1として保持するように構成される。また、フリップフロップ部192は、累積値VALB1が所定の上限値に到達する度にキャリーフラグFCBをアクティブにする機能を有している。スイッチ193は、クロック信号CLKDに基づいて、フリップフロップ部192が保持している累積値VALB1の加算回路37への供給をオンオフするように構成される。論理積回路194の第1の入力端子にはフリップフロップ部192により生成されたキャリーフラグFCBが供給され、第2の入力端子にはクロック信号CLKBが供給され、出力端子はカウンタ195の入力端子に接続される。カウンタ195は、論理積回路194から出力された信号に基づいてカウント値CNTBをインクリメントするように構成される。フリップフロップ部196は、クロック信号CLKBの立ち下がりエッジに基づいて、加算回路37から出力された信号をサンプリングし、サンプリングした結果を累積値VALD1として保持するように構成される。また、フリップフロップ部196は、累積値VALD1が所定の上限値に到達する度にキャリーフラグFCDをアクティブにする機能を有している。スイッチ197は、クロック信号CLKBに基づいて、フリップフロップ部196が保持している累積値VALD1の加算回路37への供給をオンオフするように構成される。論理積回路198の第1の入力端子にはフリップフロップ部196により生成されたキャリーフラグFCDが供給され、第2の入力端子にはクロック信号CLKDが供給され、出力端子はカウンタ199の入力端子に接続される。カウンタ199は、論理積回路198から出力された信号に基づいてカウント値CNTDをインクリメントするように構成される。
クロック生成部162は、光検出制御部25からの指示に基づいて4相のクロック信号を構成するクロック信号CLKA,CLKB,CLKC,CLKDを生成し、このクロック信号CLKA~CLKDを光検出アレイ161における複数の光検出ユニットUに供給するように構成される。
読出制御部163は、光検出制御部25からの指示に基づいて、光検出アレイ161における複数の光検出ユニットUのそれぞれにおいて生成されたカウント値CNTA,CNTB,CNTC,CNTDを読出部164に供給する動作を制御するように構成される。
読出部164は、光検出制御部25からの指示に基づいて、光検出アレイ161における複数の光検出ユニットUから供給されたカウント値CNTA,CNTB,CNTC,CNTDを含むデータDTを生成し、生成したデータDTを出力するように構成される。
図18は、光検出ユニットUの一動作例を表すものであり、(A)は発光部11から射出された光の波形を示し、(B)~(E)はクロック信号CLKA~CLKDの波形をそれぞれ示し、(F)はパルス信号PLSAの波形を示し、(G)はエッジ検出部170Aのラッチ172から出力された信号S172の波形を示し、(H)はエッジ検出部170Aのラッチ171から出力された信号S171の波形を示し、(I)は検出信号DETA2の波形を示し、(J)は検出信号DETA1の波形を示し、(K)は検出値VALACを示す信号の波形を示し、(L)は累積値VALA1を示す信号の波形を示し、(M)は累積値VALC1を示す信号の波形を示し、(N)はカウント部190ACの論理積回路194から出力される信号S194Aの波形を示し、(O)はカウント部190ACの論理積回路198から出力される信号S198Cの波形を示し、(P)はカウント値CNTAを示す信号の波形を示し、(Q)はカウント値CNTCを示す信号の波形を示し、(R)はは検出値VALBDを示す信号の波形を示し、(S)は累積値VALB1を示す信号の波形を示し、(T)は累積値VALD1を示す信号の波形を示し、(U)はカウント部190BDの論理積回路194から出力される信号S194Bの波形を示し、(V)はカウント部190BDの論理積回路198から出力される信号S198Dの波形を示し、(W)はカウント値CNTBを示す信号の波形を示し、(X)はカウント値CNTDを示す信号の波形を示す。クロック信号CLKA~CLKDの周期の1/4は、エッジ検出部170A,170Bにおける検出期間Pdetである。具体的には、クロック信号CLKAが高レベルである期間は検出期間PdetAであり、クロック信号CLKBが高レベルである期間は検出期間PdetBであり、クロック信号CLKCが高レベルである期間は検出期間PdetCであり、クロック信号CLKDが高レベルである期間は検出期間PdetDである。
タイミングt51~t53の期間およびタイミングt59~t60の期間において、発光部11は、制御部14からの指示に基づいて光パルスL0を検出対象物OBJに向かって射出する(図18(A))。この光パルスL0の一部は、検出対象物OBJにより反射される。そして、反射光パルスL1が光学系12を介して光検出部20に入射する。受光部31Aは、この反射光パルスL1を検出することによりパルス信号PLSAを生成する(図18(F))。このパルス信号PLSAは、タイミングt52から始まるパルスP5と、タイミングt56から始まるパルスP6と、タイミングt61から始まるパルスP7とを含んでいる。
エッジ検出部170Aのラッチ172は、クロック信号CLKACが低レベルである場合に、パルス信号PLSAを取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKACが高レベルである場合に、出力端子Qにおける信号を維持することにより、信号S172を生成する(図18(B),(D),(F),(G))。これにより、信号S172は、パルス信号PLSAが立ち上がった後のタイミングt53において、クロック信号CLKAの立ち下がりエッジに応じて低レベルから高レベルに変化し、クロック信号CLKAおよびクロック信号CLKCがともに低レベルである期間におけるタイミングt54において、パルス信号PLSAの立ち下がりエッジに応じて高レベルから低レベルに変化する。また、信号S172は、パルス信号PLSAが立ち上がった後のタイミングt57において、クロック信号CLKCの立ち下がりエッジに応じて低レベルから高レベルに変化し、クロック信号CLKAおよびクロック信号CLKCがともに低レベルである期間におけるタイミングt58において、パルス信号PLSAの立ち下がりエッジに応じて高レベルから低レベルに変化する。また、信号S172は、クロック信号CLKAおよびクロック信号CLKCがともに低レベルである期間におけるタイミングt61において、パルス信号PLSAの立ち上がりエッジに応じて低レベルから高レベルに変化し、クロック信号CLKAおよびクロック信号CLKCがともに低レベルである期間におけるタイミングt63において、パルス信号PLSAの立ち下がりエッジに応じて高レベルから低レベルに変化する。
エッジ検出部170Aのラッチ177は、クロック信号CLKACが高レベルである場合に、否定論理和回路75から出力された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKACが低レベルである場合に、出力端子Qにおける信号を維持することにより、検出信号DETA2を生成する(図18(I))。
これにより、検出信号DETA2は、クロック信号CLKAが高レベルである期間におけるタイミングt52において、パルス信号PLSAの立ち上がりエッジに応じて低レベルから高レベルに変化し、タイミングt55において、クロック信号CLKCの立ち上がりエッジに応じて高レベルから低レベルに変化する。この検出信号DETA2におけるパルス(エッジパルスPE5)は、パルス信号PLSAにおけるパルスP5(図18(F))の立ち上がりエッジに基づくパルスである。パルス信号PLSAのパルスP5が開始するタイミングt52は、タイミングt51~t53の検出期間PdetAの期間内のタイミングであるので、検出信号DETA2のエッジパルスPE5は、この検出期間PdetAの終了タイミングt53をまたぐ。
また、検出信号DETA2は、クロック信号CLKCが高レベルである期間におけるタイミングt56において、パルス信号PLSAの立ち上がりエッジに応じて低レベルから高レベルに変化し、タイミングt59において、クロック信号CLKAの立ち上がりエッジに応じて高レベルから低レベルに変化する。検出信号DETA2におけるこのパルス(エッジパルスPE6)は、パルス信号PLSAにおけるパルスP6(図18(F))の立ち上がりエッジに基づくパルスである。パルス信号PLSAのパルスP6が開始するタイミングt56は、タイミングt55~t57の検出期間PdetCの期間内のタイミングであるので、検出信号DETA2のエッジパルスPE6は、この検出期間PdetCの終了タイミングt57をまたぐ。
エッジ検出部170Aのラッチ171は、クロック信号CLKBDが低レベルである場合に、パルス信号PLSAを取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKBDが高レベルである場合に、出力端子Qにおける信号を維持することにより、信号S171を生成する(図18(C),(E),(F),(H))。これにより、信号S171は、クロック信号CLKBおよびクロック信号CLKDがともに低レベルである期間におけるタイミングt52において、パルス信号PLSAの立ち上がりエッジに応じて低レベルから高レベルに変化し、パルス信号PLSAが立ち下がった後のタイミングt55において、クロック信号CLKBの立ち下がりエッジに応じて高レベルから低レベルに変化する。また、信号S171は、クロック信号CLKBおよびクロック信号CLKDがともに低レベルである期間におけるタイミングt56において、パルス信号PLSAの立ち上がりエッジに応じて低レベルから高レベルに変化し、パルス信号PLSAが立ち下がった後のタイミングt59において、クロック信号CLKDの立ち下がりエッジに応じて高レベルから低レベルに変化する。また、信号S171は、パルス信号PLSAが立ち上がった後のタイミングt62において、クロック信号CLKBの立ち下がりエッジに応じて低レベルから高レベルに変化し、パルス信号PLSAが立ち下がった後のタイミングt64において、クロック信号CLKDの立ち下がりエッジに応じて高レベルから低レベルに変化する。
エッジ検出部170Aのラッチ176は、クロック信号CLKBDが高レベルである場合に、否定論理和回路74から出力された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKBDが低レベルである場合に、出力端子Qにおける信号を維持することにより、検出信号DETA1を生成する(図18(J))。これにより、検出信号DETA1は、クロック信号CLKBが高レベルである期間におけるタイミングt61において、パルス信号PLSの立ち上がりエッジに応じて低レベルから高レベルに変化し、タイミングt63において、クロック信号CLKDの立ち上がりエッジに応じて高レベルから低レベルに変化する。検出信号DETA1におけるこのパルス(エッジパルスPE7)は、パルス信号PLSAにおけるパルスP7(図18(F))の立ち上がりエッジに基づくパルスである。パルス信号PLSAのパルスP7が開始するタイミングt61は、タイミングt60~t62の検出期間PdetBの期間内のタイミングであるので、検出信号DETA1のエッジパルスPE7は、この検出期間PdetBの終了タイミングt62をまたぐ。
このようにして、受光部31Aは、反射光パルスL1を検出することによりパルス信号PLSAを生成する。エッジ検出部170Aは、検出期間PdetA,PdetCにおいてパルス信号PLSAの立ち上がりエッジを検出することにより、この立ち上がりエッジに基づくエッジパルスPEを含む検出信号DETA2を生成し、検出期間PdetB,PdetDにおいてパルス信号PLSAの立ち上がりエッジを検出することにより、この立ち上がりエッジに基づくエッジパルスPEを含む検出信号DETA1を生成する。
同様に、受光部31Bは、受光部31Aは、反射光パルスL1を検出することによりパルス信号PLSBを生成する。エッジ検出部170Bは、検出期間PdetA,PdetCにおいてパルス信号PLSBの立ち上がりエッジを検出することにより、この立ち上がりエッジに基づくエッジパルスPEを含む検出信号DETB2を生成し、検出期間PdetB,PdetDにおいてパルス信号PLSBの立ち上がりエッジを検出することにより、この立ち上がりエッジに基づくエッジパルスPEを含む検出信号DETB1を生成する。
そして、加算部33ACの加算回路34は、検出信号DETA2,DETB2におけるエッジパルスPEの数を算出する。そして、ラッチ部35は、クロック信号CLKACが低レベルである場合に、加算回路34から供給された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKACが高レベルである場合に、出力端子Qにおける信号を維持することにより、検出値VALACを生成する(図18(K))。これにより、加算部33ACは、クロック信号CLKAの立ち下がりエッジ、およびクロック信号CLKCの立ち下がりエッジに基づいて、検出値VALACを生成する。
同様に、加算部33BDの加算回路34は、検出信号DETA1,DETB1におけるエッジパルスPEの数を算出する。そして、ラッチ部35は、クロック信号CLKBDが低レベルである場合に、加算回路34から供給された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKBDが高レベルである場合に、出力端子Qにおける信号を維持することにより、検出値VALBDを生成する(図18(R))。これにより、加算部33BDは、クロック信号CLKBの立ち下がりエッジ、およびクロック信号CLKDの立ち下がりエッジに基づいて、検出値VALBDを生成する。
そして、カウント部190ACにおいて、スイッチ193は、クロック信号CLKCに基づいて検出期間PdetCにおいてオン状態になり、加算回路37は、この検出期間PdetCにおいて、加算部33ACにより生成された検出値VALACと、フリップフロップ部192が保持している累積値VALA1とを加算する。そして、フリップフロップ部192は、クロック信号CLKCの立ち下がりエッジに基づいて、加算回路37から出力された信号をサンプリングすることにより累積値VALA1を生成する(図18(L))。また、フリップフロップ部192は、累積値VALA1が所定の上限値に到達する度にキャリーフラグFCAをアクティブにする。論理積回路194は、クロック信号CLKAに基づいて、検出期間PdetAにおいて、このキャリーフラグFCAを信号S194Aとして出力する(図18(N))。カウンタ195は、この信号S194Aに基づいてカウント値CNTAをインクリメントする(図18(P))。
同様に、カウント部190ACにおいて、スイッチ197は、クロック信号CLKAに基づいて検出期間PdetAにおいてオン状態になり、加算回路37は、この検出期間PdetAにおいて、加算部33ACにより生成された検出値VALACと、フリップフロップ部196が保持している累積値VALC1とを加算する。そして、フリップフロップ部196は、クロック信号CLKAの立ち下がりエッジに基づいて、加算回路37から出力された信号をサンプリングすることにより累積値VALC1を生成する(図18(M))。また、フリップフロップ部196は、累積値VALC1が所定の上限値に到達する度にキャリーフラグFCCをアクティブにする。論理積回路198は、クロック信号CLKCに基づいて、検出期間PdetCにおいて、このキャリーフラグFCCを信号S198Cとして出力する(図18(O))。カウンタ199は、この信号S198Cに基づいてカウント値CNTCをインクリメントする(図18(Q))。
同様に、カウント部190BDにおいて、スイッチ193は、クロック信号CLKDに基づいて検出期間PdetDにおいてオン状態になり、加算回路37は、この検出期間PdetDにおいて、加算部33BDにより生成された検出値VALBDと、フリップフロップ部192が保持している累積値VALB1とを加算する。そして、フリップフロップ部192は、クロック信号CLKDの立ち下がりエッジに基づいて、加算回路37から出力された信号をサンプリングすることにより累積値VALB1を生成する(図18(S))。また、フリップフロップ部192は、累積値VALB1が所定の上限値に到達する度にキャリーフラグFCBをアクティブにする。論理積回路194は、クロック信号CLKBに基づいて、検出期間PdetBにおいて、このキャリーフラグFCBを信号S194Bとして出力する(図18(U))。カウンタ195は、この信号S194Bに基づいてカウント値CNTBをインクリメントする(図18(W))。
同様に、カウント部190BDにおいて、スイッチ197は、クロック信号CLKBに基づいて検出期間PdetBにおいてオン状態になり、加算回路37は、この検出期間PdetBにおいて、加算部33BDにより生成された検出値VALBDと、フリップフロップ部196が保持している累積値VALD1とを加算する。そして、フリップフロップ部196は、クロック信号CLKBの立ち下がりエッジに基づいて、加算回路37から出力された信号をサンプリングすることにより累積値VALD1を生成する(図18(T))。また、フリップフロップ部196は、累積値VALD1が所定の上限値に到達する度にキャリーフラグFCDをアクティブにする。論理積回路198は、クロック信号CLKDに基づいて、検出期間PdetDにおいて、このキャリーフラグFCDを信号S198Dとして出力する(図18(V))。カウンタ199は、この信号S198Dに基づいてカウント値CNTDをインクリメントする(図18(X))。
このように、カウント部190ACは、加算部33ACにより生成された検出値VALACに基づいて、累積加算処理を行うことにより、カウント値CNTA,CNTCを生成し、カウント部190BDは、加算部33BDにより生成された検出値VALBDに基づいて累積加算処理を行うことにより、カウント値CNTB,CNTDを生成する。
このように、光検出システム3では、複数のエッジ検出部170のそれぞれにおいて、クロック信号CLKBDに基づいてパルス信号PLSをラッチすることにより第1の信号(信号S171)を生成する第1のラッチ回路(ラッチ171)と、クロック信号CLKACに基づいてパルス信号PLSをラッチすることにより第2の信号(信号S172)を生成する第2のラッチ回路(ラッチ172)と、パルス信号PLSおよび第1の信号(信号S171)に基づいて第3の信号を生成する第1の組み合わせ回路(否定論理和回路74)と、パルス信号PLSおよび第2の信号(信号S172)に基づいて第4の信号を生成する第2の組み合わせ回路(否定論理和回路75)とを設けるようにした。これにより、エッジ検出部170が生成したエッジパルスPEを、検出期間Pdetに応じて、2つの加算部33AC,33BDのいずれかに供給する場合でも、回路数を減らすことができるので、回路面積を小さくすることができる。
また、光検出システム3では、検出値VALACに基づいて累積加算処理を行うことにより、検出値VALAの累積値であるカウント値CNTA、および検出値VALCの累積値であるカウント値CNTCを生成するようにした。同様に、光検出システム3では、検出値VALBDに基づいて累積加算処理を行うことにより、検出値VALBの累積値であるカウント値CNTB、および検出値VALDの累積値であるカウント値CNTDを生成するようにした。これにより、複数の検出期間Pdet1における検出値VALAの累積値を算出し、複数の検出期間Pdet2における検出値VALBの累積値を算出し、複数の検出期間Pdet3における検出値VALCの累積値を算出し、複数の検出期間Pdet4における検出値VALDの累積値を算出することができる。その結果、光検出システム3では、カウントのレンジを広げることができるので、光検出システム3の検出精度を高めることができる。
以上のように本実施の形態では、複数のエッジ検出部のそれぞれにおいて、クロック信号に基づいてパルス信号をラッチすることにより第1の信号を生成する第1のラッチ回路と、他のクロック信号に基づいてパルス信号をラッチすることにより第2の信号を生成する第2のラッチ回路と、パルス信号および第1の信号に基づいて第3の信号を生成する第1の組み合わせ回路と、パルス信号および第2の信号に基づいて第4の信号を生成する第2の組み合わせ回路とを設けるようにしたので、生成したエッジパルスを、検出期間に応じて2つの加算部のいずれかに供給する場合でも、回路面積を小さくすることができる。その他の効果は、上記第2の実施の形態の場合と同様である。
<4.第4の実施の形態>
次に、第4の実施の形態に係る光検出システム4について説明する。本実施の形態は、上記第3の実施の形態の方法とは異なる方法で、4相のクロック信号に基づく4つの検出期間Pdetのそれぞれにおいて、エッジパルスPEをカウントするように構成される。なお、上記第3の実施の形態に係る光検出システム3と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
次に、第4の実施の形態に係る光検出システム4について説明する。本実施の形態は、上記第3の実施の形態の方法とは異なる方法で、4相のクロック信号に基づく4つの検出期間Pdetのそれぞれにおいて、エッジパルスPEをカウントするように構成される。なお、上記第3の実施の形態に係る光検出システム3と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
光検出システム3は、上記第2の実施の形態に係る光検出システム2と同様に、光検出部260を備えている。光検出部260は、上記第3の実施の形態に係る光検出部160と同様に、光検出アレイ261と、クロック生成部262と、読出制御部263と、読出部264とを有している。
図19は、光検出アレイ261における光検出ユニットUの一例を表すものである。光検出ユニットUは、複数の受光部31(この例では2つの受光部31A,31B)と、複数のエッジ検出部270(この例では2つのエッジ検出部270A,270B)と、4つの加算部33A,33B,33C,33Dと、4つのカウント部290A,290B,290C,290Dとを有している。なお、この例では、2つの受光部31および2つのエッジ検出部270を設けたが、これに限定されるものではなく、3以上の受光部31および3以上のエッジ検出部270を設けてもよい。光検出ユニットUには、4相のクロック信号を構成するクロック信号CLKA,CLKB,CLKC,CLKDが供給される。
エッジ検出部270Aは、受光部31Aから供給されたパルス信号PLSAのエッジを検出することにより検出信号DETA1,DETA2,DETA3,DETA4を生成し、検出信号DETA1~DETA4を加算部33A~33Dにそれぞれ供給するように構成される。エッジ検出部270Bは、受光部31Bから供給されたパルス信号PLSBのエッジを検出することにより検出信号DETB1,DETB2,DETB3,DETB4を生成し、検出信号DETB1~DETB4を加算部33A~33Dにそれぞれ供給するように構成される。
エッジ検出部270Aは、ラッチ271,272,273,274と、インバータ275と、否定論理和回路276,277,278,279と、ラッチ281,282,283,284とを有する。ラッチ271~274,281~284は、上記第1の実施の形態に係るラッチ41(図7)と同様の回路構成を有する。
エッジ検出部270Aにおいて、ラッチ271のデータ端子Dにはパルス信号PLSAが供給され、イネーブル端子Eにはクロック信号CLKAの反転信号が供給され、出力端子Qは否定論理和回路276の第2の入力端子に接続される。ラッチ272のデータ端子Dにはパルス信号PLSAが供給され、イネーブル端子Eにはクロック信号CLKBの反転信号が供給され、出力端子Qは否定論理和回路277の第2の入力端子に接続される。ラッチ273のデータ端子Dにはパルス信号PLSAが供給され、イネーブル端子Eにはクロック信号CLKCの反転信号が供給され、出力端子Qは否定論理和回路278の第2の入力端子に接続される。ラッチ274のデータ端子にはパルス信号PLSAが供給され、イネーブル端子Eにはクロック信号CLKDの反転信号が供給され、出力端子Qは否定論理和回路279の第2の入力端子に接続される。インバータ275の入力端子にはパルス信号PLSAが供給され、出力端子は否定論理和回路276の第1の入力端子、否定論理和回路277の第1の入力端子、否定論理和回路278の第1の入力端子、および否定論理和回路279の第1の入力端子に接続される。否定論理和回路276の第1の入力端子はインバータ275の出力端子、否定論理和回路277の第1の入力端子、否定論理和回路278の第1の入力端子、および否定論理和回路279の第1の入力端子に接続され、第2の入力端子はラッチ271の出力端子Qに接続され、出力端子はラッチ281のデータ端子Dに接続される。否定論理和回路277の第1の入力端子はインバータ275の出力端子、否定論理和回路276の第1の入力端子、否定論理和回路278の第1の入力端子、および否定論理和回路279の第1の入力端子に接続され、第2の入力端子はラッチ272の出力端子Qに接続され、出力端子はラッチ282のデータ端子Dに接続される。否定論理和回路278の第1の入力端子はインバータ275の出力端子、否定論理和回路276の第1の入力端子、否定論理和回路277の第1の入力端子、および否定論理和回路279の第1の入力端子に接続され、第2の入力端子はラッチ273の出力端子Qに接続され、出力端子はラッチ283のデータ端子Dに接続される。否定論理和回路279の第1の入力端子はインバータ275の出力端子、否定論理和回路276の第1の入力端子、否定論理和回路277の第1の入力端子、および否定論理和回路278の第1の入力端子に接続され、第2の入力端子はラッチ274の出力端子Qに接続され、出力端子はラッチ284のデータ端子Dに接続される。ラッチ281のデータ端子Dは否定論理和回路276の出力端子に接続され、イネーブル端子Eにはクロック信号CLKAが供給され、出力端子Qは加算部33Aに接続される。ラッチ281は、出力端子Qから検出信号DETA1を出力する。ラッチ282のデータ端子Dは否定論理和回路277の出力端子に接続され、イネーブル端子Eにはクロック信号CLKBが供給され、出力端子Qは加算部33Bに接続される。ラッチ282は、出力端子Qから検出信号DETA2を出力する。ラッチ283のデータ端子Dは否定論理和回路278の出力端子に接続され、イネーブル端子Eにはクロック信号CLKCが供給され、出力端子Qは加算部33Cに接続される。ラッチ283は、出力端子Qから検出信号DETA3を出力する。ラッチ284のデータ端子Dは否定論理和回路279の出力端子に接続され、イネーブル端子Eにはクロック信号CLKDが供給され、出力端子Qは加算部33Dに接続される。ラッチ284は、出力端子Qから検出信号DETA4を出力する。
以上、エッジ検出部270Aについて説明したが、エッジ検出部270Bについても同様である。エッジ検出部270Bでは、ラッチ271~274のデータ端子Dおよびインバータ275の入力端子にはパルス信号PLSBが供給される。ラッチ281の出力端子Qは加算部33Aに接続され、ラッチ282の出力端子Qは加算部33Bに接続され、ラッチ283の出力端子Qは加算部33Cに接続され、ラッチ284の出力端子Qは加算部33Dに接続される。ラッチ281は、出力端子Qから検出信号DETB1を出力し、ラッチ282は、出力端子Qから検出信号DETB2を出力し、ラッチ283は、出力端子Qから検出信号DETB3を出力し、ラッチ284は、出力端子Qから検出信号DETB4を出力する。
加算部33Aは、エッジ検出部270Aにより生成された検出信号DETA1、およびエッジ検出部270Bにより生成された検出信号DETB1に基づいて、加算処理を行うことにより、検出値VALAを生成するように構成される。加算部33Aは、加算回路34と、ラッチ部35とを有している。ラッチ部35は、クロック信号CLKAが低レベルである場合に、加算回路34から供給された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKAが高レベルである場合に、出力端子Qにおける信号を維持することにより、検出値VALAを生成するように構成される。
同様に、加算部33Bは、エッジ検出部270Aにより生成された検出信号DETA2、およびエッジ検出部270Bにより生成された検出信号DETB2に基づいて、加算処理を行うことにより、検出値VALBを生成するように構成される。加算部33Bは、加算回路34と、ラッチ部35とを有している。ラッチ部35は、クロック信号CLKBが低レベルである場合に、加算回路34から供給された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKBが高レベルである場合に、出力端子Qにおける信号を維持することにより、検出値VALBを生成するように構成される。
同様に、加算部33Cは、エッジ検出部270Aにより生成された検出信号DETA3、およびエッジ検出部270Bにより生成された検出信号DETB3に基づいて、加算処理を行うことにより、検出値VALCを生成するように構成される。加算部33Cは、加算回路34と、ラッチ部35とを有している。ラッチ部35は、クロック信号CLKCが低レベルである場合に、加算回路34から供給された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKCが高レベルである場合に、出力端子Qにおける信号を維持することにより、検出値VALCを生成するように構成される。
同様に、加算部33Dは、エッジ検出部270Aにより生成された検出信号DETA4、およびエッジ検出部270Bにより生成された検出信号DETB4に基づいて、加算処理を行うことにより、検出値VALDを生成するように構成される。加算部33Dは、加算回路34と、ラッチ部35とを有している。ラッチ部35は、クロック信号CLKDが低レベルである場合に、加算回路34から供給された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKDが高レベルである場合に、出力端子Qにおける信号を維持することにより、検出値VALDを生成するように構成される。
カウント部290Aは、加算部33Aにより生成された検出値VALAに基づいて、累積加算処理を行うことにより、カウント値CNTAを生成するように構成される。カウント部290Aは、加算回路37と、フリップフロップ(F/F)部48と、カウンタ49とを有している。加算回路37は、加算部33Aにより生成された検出値VALAと、フリップフロップ部48が保持している値(累積値VALA1)とを加算するように構成される。フリップフロップ部48は、クロック信号CLKAの立ち下がりエッジに基づいて、加算回路37から出力された信号をサンプリングし、サンプリングした結果を累積値VALA1として保持するように構成される。また、フリップフロップ部48は、累積値VALA1が所定の上限値に到達する度にキャリーフラグFCAをアクティブにする機能を有している。カウンタ49は、フリップフロップ部48により生成されたキャリーフラグFCAに基づいてカウント値CNTAをインクリメントするように構成される。
同様に、カウント部290Bは、加算部33Bにより生成された検出値VALBに基づいて、累積加算処理を行うことにより、カウント値CNTBを生成するように構成される。カウント部290Aは、加算回路37と、フリップフロップ(F/F)部48と、カウンタ49とを有している。加算回路37は、加算部33Bにより生成された検出値VALBと、フリップフロップ部48が保持している値(累積値VALB1)とを加算するように構成される。フリップフロップ部48は、クロック信号CLKBの立ち下がりエッジに基づいて、加算回路37から出力された信号をサンプリングし、サンプリングした結果を累積値VALB1として保持するように構成される。また、フリップフロップ部48は、累積値VALB1が所定の上限値に到達する度にキャリーフラグFCBをアクティブにする機能を有している。カウンタ49は、フリップフロップ部48により生成されたキャリーフラグFCBに基づいてカウント値CNTBをインクリメントするように構成される。
同様に、カウント部290Cは、加算部33Cにより生成された検出値VALCに基づいて、累積加算処理を行うことにより、カウント値CNTCを生成するように構成される。カウント部290Cは、加算回路37と、フリップフロップ(F/F)部48と、カウンタ49とを有している。加算回路37は、加算部33Cにより生成された検出値VALCと、フリップフロップ部48が保持している値(累積値VALC1)とを加算するように構成される。フリップフロップ部48は、クロック信号CLKCの立ち下がりエッジに基づいて、加算回路37から出力された信号をサンプリングし、サンプリングした結果を累積値VALC1として保持するように構成される。また、フリップフロップ部48は、累積値VALC1が所定の上限値に到達する度にキャリーフラグFCCをアクティブにする機能を有している。カウンタ49は、フリップフロップ部48により生成されたキャリーフラグFCCに基づいてカウント値CNTCをインクリメントするように構成される。
同様に、カウント部290Dは、加算部33Dにより生成された検出値VALDに基づいて、累積加算処理を行うことにより、カウント値CNTDを生成するように構成される。カウント部290Dは、加算回路37と、フリップフロップ(F/F)部48と、カウンタ49とを有している。加算回路37は、加算部33Dにより生成された検出値VALDと、フリップフロップ部48が保持している値(累積値VALD1)とを加算するように構成される。フリップフロップ部48は、クロック信号CLKDの立ち下がりエッジに基づいて、加算回路37から出力された信号をサンプリングし、サンプリングした結果を累積値VALD1として保持するように構成される。また、フリップフロップ部48は、累積値VALD1が所定の上限値に到達する度にキャリーフラグFCDをアクティブにする機能を有している。カウンタ49は、フリップフロップ部48により生成されたキャリーフラグFCDに基づいてカウント値CNTDをインクリメントするように構成される。
クロック生成部262は、光検出制御部25からの指示に基づいて4相のクロック信号を構成するクロック信号CLKA,CLKB,CLKC,CLKDを生成し、このクロック信号CLKA~CLKDを光検出アレイ261における複数の光検出ユニットUに供給するように構成される。
読出制御部263は、光検出制御部25からの指示に基づいて、光検出アレイ261における複数の光検出ユニットUのそれぞれにおいて生成されたカウント値CNTA,CNTB,CNTC,CNTDを読出部164に供給する動作を制御するように構成される。
読出部264は、光検出制御部25からの指示に基づいて、光検出アレイ261における複数の光検出ユニットUから供給されたカウント値CNTA,CNTB,CNTC,CNTDを含むデータDTを生成し、生成したデータDTを出力するように構成される。
図20は、光検出ユニットUの一動作例を表すものであり、(A)は発光部11から射出された光の波形を示し、(B)~(E)はクロック信号CLKA~CLKDの波形をそれぞれ示し、(F)はパルス信号PLSAの波形を示し、(G)はエッジ検出部270Aのラッチ271から出力された信号S271の波形を示し、(H)はエッジ検出部270Aのラッチ272から出力された信号S272の波形を示し、(I)はエッジ検出部270Aのラッチ273から出力された信号S273の波形を示し、(J)はエッジ検出部270Aのラッチ274から出力された信号S274の波形を示し、(K)は検出信号DETA1の波形を示し、(L)は検出信号DETA2の波形を示し、(M)は検出信号DETA3の波形を示し、(N)は検出信号DETA4の波形を示し、(O)は検出値VALAを示す信号の波形を示し、(P)は累積値VALA1を示す信号の波形を示し、(Q)はキャリーフラグFCAを示す信号の波形を示し、(R)はカウント値CNTAを示す信号の波形を示し、(S)は検出値VALBを示す信号の波形を示し、(T)は累積値VALB1を示す信号の波形を示し、(U)はキャリーフラグFCBを示す信号の波形を示し、(V)はカウント値CNTBを示す信号の波形を示す。クロック信号CLKA~CLKDの周期の1/4は、エッジ検出部270A,270Bにおける検出期間Pdetである。具体的には、クロック信号CLKAが高レベルである期間は検出期間PdetAであり、クロック信号CLKBが高レベルである期間は検出期間PdetBであり、クロック信号CLKCが高レベルである期間は検出期間PdetCであり、クロック信号CLKDが高レベルである期間は検出期間PdetDである。
タイミングt71~t73の期間およびタイミングt79~t81の期間において、発光部11は、制御部14からの指示に基づいて光パルスL0を検出対象物OBJに向かって射出する(図20(A))。この光パルスL0の一部は、検出対象物OBJにより反射される。そして、反射光パルスL1が光学系12を介して光検出部20に入射する。受光部31Aは、この反射光パルスL1を検出することによりパルス信号PLSAを生成する(図20(F))。このパルス信号PLSAは、タイミングt72から始まるパルスP8と、タイミングt76から始まるパルスP9と、タイミングt80から始まるパルスP10とを含んでいる。
エッジ検出部270Aのラッチ271は、クロック信号CLKAが低レベルである場合に、パルス信号PLSAを取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKAが高レベルである場合に、出力端子Qにおける信号を維持することにより、信号S271を生成する(図20(B),(F),(G))。これにより、信号S271は、パルス信号PLSAが立ち上がった後のタイミングt73において、クロック信号CLKAの立ち下がりエッジに応じて低レベルから高レベルに変化し、クロック信号CLKAが低レベルである期間におけるタイミングt74において、パルス信号PLSAの立ち下がりエッジに応じて高レベルから低レベルに変化する。また、信号S271は、クロック信号CLKAが低レベルである期間におけるタイミングt76において、パルス信号PLSAの立ち上がりエッジに応じて低レベルから高レベルに変化し、クロック信号CLKAが低レベルである期間におけるタイミングt78において、パルス信号PLSAの立ち下がりエッジに応じて高レベルから低レベルに変化する。また、信号S271は、パルス信号PLSAが立ち上がった後のタイミングt81において、クロック信号CLKAの立ち下がりエッジに応じて低レベルから高レベルに変化し、クロック信号CLKAが低レベルである期間におけるタイミングt83において、パルス信号PLSAの立ち下がりエッジに応じて高レベルから低レベルに変化する。
エッジ検出部270Aのラッチ281は、クロック信号CLKAが高レベルである場合に、否定論理和回路276から出力された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKAが低レベルである場合に、出力端子Qにおける信号を維持することにより、検出信号DETA1を生成する(図20(K))。
これにより、検出信号DETA1は、クロック信号CLKAが高レベルである期間におけるタイミングt72において、パルス信号PLSAの立ち上がりエッジに応じて低レベルから高レベルに変化し、タイミングt79において、クロック信号CLKAの立ち上がりエッジに応じて高レベルから低レベルに変化する。検出信号DETA1におけるこのパルス(エッジパルスPE8)は、パルス信号PLSAにおけるパルスP8(図20(F))の立ち上がりエッジに基づくパルスである。パルス信号PLSAのパルスP8が開始するタイミングt72は、タイミングt71~t73の検出期間PdetAの期間内のタイミングであるので、検出信号DETA1のエッジパルスPE8は、この検出期間PdetAの終了タイミングt73をまたぐ。
また、検出信号DETA1は、クロック信号CLKAが高レベルである期間におけるタイミングt80において、パルス信号PLSAの立ち上がりエッジに応じて低レベルから高レベルに変化し、タイミングt84において、クロック信号CLKAの立ち上がりエッジに応じて高レベルから低レベルに変化する。検出信号DETA1におけるこのパルス(エッジパルスPE10)は、パルス信号PLSAにおけるパルスP10(図20(F))の立ち上がりエッジに基づくパルスである。パルス信号PLSAのパルスP10が開始するタイミングt80は、タイミングt79~t81の検出期間PdetAの期間内のタイミングであるので、検出信号DETA1のエッジパルスPE10は、この検出期間PdetAの終了タイミングt81をまたぐ。
エッジ検出部270Aのラッチ272は、クロック信号CLKBが低レベルである場合に、パルス信号PLSAを取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKBが高レベルである場合に、出力端子Qにおける信号を維持することにより、信号S272を生成する(図20(C),(F),(H))。これにより、信号S272は、クロック信号CLKBが低レベルである期間におけるタイミングt72において、パルス信号PLSAの立ち上がりエッジに応じて低レベルから高レベルに変化し、パルス信号PLSAの立ち下がった後のタイミングt75において、クロック信号CLKBの立ち下がりエッジに応じて高レベルから低レベルに変化する。また、信号S272は、クロック信号CLKBが低レベルである期間におけるタイミングt76において、パルス信号PLSAの立ち上がりエッジに応じて低レベルから高レベルに変化し、クロック信号CLKBが低レベルである期間におけるタイミングt78において、パルス信号PLSAの立ち下がりエッジに応じて高レベルから低レベルに変化する。また、信号S272は、クロック信号CLKBが低レベルである期間におけるタイミングt80において、パルス信号PLSAの立ち上がりエッジに応じて低レベルから高レベルに変化し、クロック信号CLKBが低レベルである期間におけるタイミングt83において、パルス信号PLSAの立ち下がりエッジに応じて高レベルから低レベルに変化する。
エッジ検出部270Aのラッチ282は、クロック信号CLKBが高レベルである場合に、否定論理和回路277から出力された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKBが低レベルである場合に、出力端子Qにおける信号を維持することにより、検出信号DETA2を生成する(図20(L))。これにより、検出信号DETA2は、低レベルを維持する。すなわち、パルス信号PLSAのパルスP8,P9,P10の立ち上がりエッジは、検出期間PdetBの期間内にはないので、検出信号DETA2は、低レベルを維持する。
エッジ検出部270Aのラッチ273は、クロック信号CLKCが低レベルである場合に、パルス信号PLSAを取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKCが高レベルである場合に、出力端子Qにおける信号を維持することにより、信号S273を生成する(図20(D),(F),(I))。これにより、信号S273は、クロック信号CLKCが低レベルである期間におけるタイミングt72において、パルス信号PLSAの立ち上がりエッジに応じて低レベルから高レベルに変化し、クロック信号CLKCが低レベルである期間におけるタイミングt74において、パルス信号PLSAの立ち下がりエッジに応じて高レベルから低レベルに変化する。また、信号S273は、パルス信号PLSAが立ち上がった後のタイミングt77において、クロック信号CLKCの立ち下がりエッジに応じて低レベルから高レベルに変化し、クロック信号CLKCが低レベルである期間におけるタイミングt78において、パルス信号PLSAの立ち下がりエッジに応じて高レベルから低レベルに変化する。また、信号S273は、クロック信号CLKCが低レベルである期間におけるタイミングt80において、パルス信号PLSAの立ち上がりエッジに応じて低レベルから高レベルに変化し、クロック信号CLKCが低レベルであるきかんにおけるタイミングt83において、パルス信号PLSAの立ち下がりエッジに応じて高レベルから低レベルに変化する。
エッジ検出部270Aのラッチ283は、クロック信号CLKCが高レベルである場合に、否定論理和回路278から出力された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKCが低レベルである場合に、出力端子Qにおける信号を維持することにより、検出信号DETA3を生成する(図20(M))。
これにより、検出信号DETA3は、クロック信号CLKCが高レベルである期間におけるタイミングt76において、パルス信号PLSAの立ち上がりエッジに応じて低レベルから高レベルに変化し、タイミングt82において、クロック信号CLKCの立ち上がりエッジに応じて高レベルから低レベルに変化する。検出信号DETA3におけるこのパルス(エッジパルスPE9)は、パルス信号PLSAにおけるパルスP9(図20(F))の立ち上がりエッジに基づくパルスである。パルス信号PLSAのパルスP9が開始するタイミングt76は、タイミングt75~t77の検出期間PdetCの期間内のタイミングであるので、検出信号DETA3のエッジパルスPE9は、この検出期間PdetCの終了タイミングt77をまたぐ。
エッジ検出部270Aのラッチ274は、クロック信号CLKDが低レベルである場合に、パルス信号PLSAを取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKDが高レベルである場合に、出力端子Qにおける信号を維持することにより、信号S274を生成する(図20(E),(F),(J))。これにより、信号S274は、クロック信号CLKDが低レベルである期間におけるタイミングt72において、パルス信号PLSAの立ち上がりエッジに応じて低レベルから高レベルに変化し、クロック信号CLKDが低レベルである期間におけるタイミングt74において、パルス信号PLSAの立ち下がりエッジに応じて高レベルから低レベルに変化する。また、信号S274は、クロック信号CLKDが低レベルである期間におけるタイミングt76において、パウルス信号PLSAの立ち上がりエッジに応じて低レベルから高レベルに変化し、パルス信号PLSAが立ち下がった後のタイミングt79において、クロック信号CLKDの立ち下がりエッジに応じて高レベルから低レベルに変化する。また、信号S274は、クロック信号CLKDが低レベルである期間におけるタイミングt80において、パルス信号PLSAの立ち上がりエッジに応じて低レベルから高レベルに変化し、パルス信号PLSAが立ち下がった後のタイミングt84において、クロック信号CLKDの立ち下がりエッジに応じて高レベルから低レベルに変化する。
エッジ検出部270Aのラッチ284は、クロック信号CLKDが高レベルである場合に、否定論理和回路279から出力された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKDが低レベルである場合に、出力端子Qにおける信号を維持することにより、検出信号DETA4を生成する(図20(N))。これにより、検出信号DETA4は、低レベルを維持する。すなわち、パルス信号PLSAのパルスP8,P9,P10の立ち上がりエッジは、検出期間PdetDの期間内にはないので、検出信号DETA4は、低レベルを維持する。
このようにして、受光部31Aは、反射光パルスL1を検出することによりパルス信号PLSAを生成する。エッジ検出部270Aは、検出期間PdetAにおいてパルス信号PLSAの立ち上がりエッジを検出することにより、この立ち上がりエッジに基づくエッジパルスPEを含む検出信号DETA1を生成し、検出期間PdetBにおいてパルス信号PLSAの立ち上がりエッジを検出することにより、この立ち上がりエッジに基づくエッジパルスPEを含む検出信号DETA2を生成し、検出期間PdetCにおいてパルス信号PLSAの立ち上がりエッジを検出することにより、この立ち上がりエッジに基づくエッジパルスPEを含む検出信号DETA3を生成し、検出期間PdetDにおいてパルス信号PLSAの立ち上がりエッジを検出することにより、この立ち上がりエッジに基づくエッジパルスPEを含む検出信号DETA4を生成する。
同様に、受光部31Bは、受光部31Aは、反射光パルスL1を検出することによりパルス信号PLSBを生成する。エッジ検出部270Bは、検出期間PdetAにおいてパルス信号PLSBの立ち上がりエッジを検出することにより、この立ち上がりエッジに基づくエッジパルスPEを含む検出信号DETB1を生成し、検出期間PdetBにおいてパルス信号PLSBの立ち上がりエッジを検出することにより、この立ち上がりエッジに基づくエッジパルスPEを含む検出信号DETB2を生成し、検出期間PdetCにおいてパルス信号PLSBの立ち上がりエッジを検出することにより、この立ち上がりエッジに基づくエッジパルスPEを含む検出信号DETB3を生成し、検出期間PdetDにおいてパルス信号PLSBの立ち上がりエッジを検出することにより、この立ち上がりエッジに基づくエッジパルスPEを含む検出信号DETB4を生成する。
そして、加算部33Aの加算回路34は、検出信号DETA1,DETB1におけるエッジパルスPEの数を算出する。そして、ラッチ部35は、クロック信号CLKAが低レベルである場合に、加算回路34から供給された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKAが高レベルである場合に、出力端子Qにおける信号を維持することにより、検出値VALAを生成する(図20(O))。これにより、加算部33Aは、クロック信号CLKAの立ち下がりエッジに基づいて、検出値VALAを生成する。
同様に、加算部33Bの加算回路34は、検出信号DETA2,DETB2におけるエッジパルスPEの数を算出する。そして、ラッチ部35は、クロック信号CLKBが低レベルである場合に、加算回路34から供給された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKBが高レベルである場合に、出力端子Qにおける信号を維持することにより、検出値VALBを生成する(図20(S))。これにより、加算部33Bは、クロック信号CLKBの立ち下がりエッジに基づいて、検出値VALBを生成する。
同様に、加算部33Cの加算回路34は、検出信号DETA3,DETB3におけるエッジパルスPEの数を算出する。そして、ラッチ部35は、クロック信号CLKCが低レベルである場合に、加算回路34から供給された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKCが高レベルである場合に、出力端子Qにおける信号を維持することにより、検出値VALCを生成する。これにより、加算部33Cは、クロック信号CLKCの立ち下がりエッジに基づいて、検出値VALCを生成する。
同様に、加算部33Dの加算回路34は、検出信号DETA4,DETB4におけるエッジパルスPEの数を算出する。そして、ラッチ部35は、クロック信号CLKDが低レベルである場合に、加算回路34から供給された信号を取り込むとともに取り込んだ信号を出力端子Qから出力し、クロック信号CLKDが高レベルである場合に、出力端子Qにおける信号を維持することにより、検出値VALDを生成する。これにより、加算部33Dは、クロック信号CLKDの立ち下がりエッジに基づいて、検出値VALDを生成する。
そして、カウント部290Aにおいて、加算回路37は、加算部33Aにより生成された検出値VALAと、フリップフロップ部48が保持している累積値VALA1とを加算する。そして、フリップフロップ部48は、クロック信号CLKAの立ち下がりエッジに基づいて、加算回路37から出力された信号をサンプリングすることにより累積値VALA1を生成する(図20(P))。また、フリップフロップ部48は、累積値VALA1が所定の上限値に到達する度にキャリーフラグFCAをアクティブにする(図20(Q))。カウンタ49は、このキャリーフラグFCAに基づいてカウント値CNTAをインクリメントする(図20(R))。
同様に、カウント部290Bにおいて、加算回路37は、加算部33Bにより生成された検出値VALBと、フリップフロップ部48が保持している累積値VALB1とを加算する。そして、フリップフロップ部48は、クロック信号CLKBの立ち下がりエッジに基づいて、加算回路37から出力された信号をサンプリングすることにより累積値VALB1を生成する(図20(T))。また、フリップフロップ部48は、累積値VALB1が所定の上限値に到達する度にキャリーフラグFCBをアクティブにする(図20(U))。カウンタ49は、このキャリーフラグFCBに基づいてカウント値CNTBをインクリメントする(図20(V))。
同様に、カウント部290Cにおいて、加算回路37は、加算部33Cにより生成された検出値VALCと、フリップフロップ部48が保持している累積値VALC1とを加算する。そして、フリップフロップ部48は、クロック信号CLKCの立ち下がりエッジに基づいて、加算回路37から出力された信号をサンプリングすることにより累積値VALC1を生成する。また、フリップフロップ部48は、累積値VALC1が所定の上限値に到達する度にキャリーフラグFCCをアクティブにする。カウンタ49は、このキャリーフラグFCCに基づいてカウント値CNTCをインクリメントする。
同様に、カウント部290Dにおいて、加算回路37は、加算部33Dにより生成された検出値VALDと、フリップフロップ部48が保持している累積値VALD1とを加算する。そして、フリップフロップ部48は、クロック信号CLKDの立ち下がりエッジに基づいて、加算回路37から出力された信号をサンプリングすることにより累積値VALD1を生成する。また、フリップフロップ部48は、累積値VALD1が所定の上限値に到達する度にキャリーフラグFCDをアクティブにする。カウンタ49は、このキャリーフラグFCDに基づいてカウント値CNTDをインクリメントする。
このように、光検出システム4では、複数のエッジ検出部170のそれぞれにおいて、クロック信号CLKAに基づいてパルス信号PLSをラッチすることにより第1の信号(信号S271)を生成する第1のラッチ回路(ラッチ271)と、クロック信号CLKBに基づいてパルス信号PLSをラッチすることにより第2の信号(信号S272)を生成する第2のラッチ回路(ラッチ272)と、パルス信号PLSおよび第1の信号(信号S271)に基づいて第3の信号を生成する第1の組み合わせ回路(否定論理和回路276)と、パルス信号PLSおよび第2の信号(信号S272)に基づいて第4の信号を生成する第2の組み合わせ回路(否定論理和回路277)とを設けるようにした。これにより、エッジ検出部170が生成したエッジパルスPEを、検出期間Pdetに応じて、2つの加算部33A,33Bのいずれかに供給する場合でも、回路数を減らすことができるので、回路面積を小さくすることができる。
さらに、光検出システム4では、複数のエッジ検出部170のそれぞれにおいて、クロック信号CLKCに基づいてパルス信号PLSをラッチすることにより第5の信号(信号S273)を生成する第3のラッチ回路(ラッチ273)と、クロック信号CLKDに基づいてパルス信号PLSをラッチすることにより第6の信号(信号S274)を生成する第4のラッチ回路(ラッチ274)と、パルス信号PLSおよび第5の信号(信号S273)に基づいて第7の信号を生成する第3の組み合わせ回路(否定論理和回路278)と、パルス信号PLSおよび第6の信号(信号S274)に基づいて第8の信号を生成する第4の組み合わせ回路(否定論理和回路279)とを設けるようにした。これにより、エッジ検出部170が生成したエッジパルスPEを、4つの加算部33A~33Dのいずれかに供給する場合でも、回路数を減らすことができるので、回路面積を小さくすることができる。
また、光検出システム4では、検出値VALAに基づいて累積加算処理を行うことにより、検出値VALAの累積値であるカウント値CNTAを生成するとともに、検出値VALBに基づいて累積加算処理を行うことにより、検出値VALBの累積値であるカウント値CNTBを生成するようにした。同様に、検出値VALCに基づいて累積加算処理を行うことにより、検出値VALCの累積値であるカウント値CNTCを生成するとともに、検出値VALDに基づいて累積加算処理を行うことにより、検出値VALDの累積値であるカウント値CNTDを生成するようにした。これにより、複数の検出期間Pdet1における検出値VALAの累積値を算出し、複数の検出期間Pdet2における検出値VALBの累積値を算出し、複数の検出期間Pdet3における検出値VALCの累積値を算出し、複数の検出期間Pdet4における検出値VALDの累積値を算出することができる。その結果、光検出システム4では、カウントのレンジを広げることができるので、光検出システム4の検出精度を高めることができる。
以上のように本実施の形態では、複数のエッジ検出部のそれぞれにおいて、クロック信号に基づいてパルス信号をラッチすることにより第1の信号を生成する第1のラッチ回路と、他のクロック信号に基づいてパルス信号をラッチすることにより第2の信号を生成する第2のラッチ回路と、パルス信号および第1の信号に基づいて第3の信号を生成する第1の組み合わせ回路と、パルス信号および第2の信号に基づいて第4の信号を生成する第2の組み合わせ回路とを設けるようにしたので、生成したエッジパルスを、検出期間に応じて2つの加算部のいずれかに供給する場合でも、回路面積を小さくすることができる。その他の効果は、上記第3の実施の形態の場合と同様である。
<5.移動体への応用例>
本開示に係る技術(本技術)は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
本開示に係る技術(本技術)は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図21は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム12000は、通信ネットワーク12001を介して接続された複数の電子制御ユニットを備える。図21に示した例では、車両制御システム12000は、駆動系制御ユニット12010、ボディ系制御ユニット12020、車外情報検出ユニット12030、車内情報検出ユニット12040、及び統合制御ユニット12050を備える。また、統合制御ユニット12050の機能構成として、マイクロコンピュータ12051、音声画像出力部12052、及び車載ネットワークI/F(interface)12053が図示されている。
駆動系制御ユニット12010は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット12010は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット12020は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット12020は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット12020には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット12020は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット12030は、車両制御システム12000を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット12030には、撮像部12031が接続される。車外情報検出ユニット12030は、撮像部12031に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット12030は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部12031は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部12031は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部12031が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット12040は、車内の情報を検出する。車内情報検出ユニット12040には、例えば、運転者の状態を検出する運転者状態検出部12041が接続される。運転者状態検出部12041は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット12040は、運転者状態検出部12041から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット12010に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むADAS(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ12051は、車外情報検出ユニット12030で取得される車外の情報に基づいて、ボディ系制御ユニット12020に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車外情報検出ユニット12030で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部12052は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図21の例では、出力装置として、オーディオスピーカ12061、表示部12062及びインストルメントパネル12063が例示されている。表示部12062は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図22は、撮像部12031の設置位置の例を示す図である。
図22では、車両12100は、撮像部12031として、撮像部12101,12102,12103,12104,12105を有する。
撮像部12101,12102,12103,12104,12105は、例えば、車両12100のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部12101及び車室内のフロントガラスの上部に備えられる撮像部12105は、主として車両12100の前方の画像を取得する。サイドミラーに備えられる撮像部12102,12103は、主として車両12100の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部12104は、主として車両12100の後方の画像を取得する。撮像部12101及び12105で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図22には、撮像部12101ないし12104の撮影範囲の一例が示されている。撮像範囲12111は、フロントノーズに設けられた撮像部12101の撮像範囲を示し、撮像範囲12112,12113は、それぞれサイドミラーに設けられた撮像部12102,12103の撮像範囲を示し、撮像範囲12114は、リアバンパ又はバックドアに設けられた撮像部12104の撮像範囲を示す。例えば、撮像部12101ないし12104で撮像された画像データが重ね合わせられることにより、車両12100を上方から見た俯瞰画像が得られる。
撮像部12101ないし12104の少なくとも1つは、距離情報を取得する機能を有していてもよい。例えば、撮像部12101ないし12104の少なくとも1つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を基に、撮像範囲12111ないし12114内における各立体物までの距離と、この距離の時間的変化(車両12100に対する相対速度)を求めることにより、特に車両12100の進行路上にある最も近い立体物で、車両12100と略同じ方向に所定の速度(例えば、0km/h以上)で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ12051は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御(追従停止制御も含む)や自動加速制御(追従発進制御も含む)等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を元に、立体物に関する立体物データを、2輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ12051は、車両12100の周辺の障害物を、車両12100のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ12051は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ12061や表示部12062を介してドライバに警報を出力することや、駆動系制御ユニット12010を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部12101ないし12104の少なくとも1つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ12051は、撮像部12101ないし12104の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部12101ないし12104の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ12051が、撮像部12101ないし12104の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部12052は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部12062を制御する。また、音声画像出力部12052は、歩行者を示すアイコン等を所望の位置に表示するように表示部12062を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部12031に適用され得る。車両に搭載される光検出システム1では、回路面積を小さくすることができるので、例えば装置サイズを小さくすることができる。その結果、例えば、車両に搭載しやすくすることができる。また、車両に搭載される光検出システム1では、解像度を高めることができるので、例えば検出精度を高めることができる。その結果、車両制御システム12000では、車両の衝突回避あるいは衝突緩和機能、車間距離に基づく追従走行機能、車速維持走行機能、車両の衝突警告機能、車両のレーン逸脱警告機能等を、高い精度で実現できる。
以上、いくつかの実施の形態および変形例、ならびにそれらの具体的な応用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
例えば、上記の各実施の形態では、図5に示した回路構成を有する受光部31Aを設けたが、これに限定されるものではなく、これに代えて、例えば図23に示す回路構成を有する受光部31Aを設けてもよい。この受光部31Aは、フォトダイオードPDと、トランジスタMN11~MN13,MP14と、インバータIV1,IV3と、バッファBUFと、遅延回路DELとを有している。トランジスタMN11~MN13はN型のMOSトランジスタであり、トランジスタMP14はP型のMOSトランジスタである。
フォトダイオードPDのアノードはトランジスタMN11のドレインおよびトランジスタMN13のゲートに接続され、カソードには電源電圧VDD1が供給される。トランジスタMN11のゲートは遅延回路DELの出力端子およびインバータIV3の入力端子に接続され、ドレインはフォトダイオードPDのアノードおよびトランジスタMN13のゲートに接続され、ソースには電源電圧VSSが供給される。トランジスタMN12のゲートはインバータIV3の出力端子およびトランジスタMP14のゲートに接続され、ドレインはトランジスタMN13のソースに接続され、ソースは接地される。トランジスタMN13のゲートはフォトダイオードPDのアノードおよびトランジスタMN11のドレインに接続され、ドレインはトランジスタMP14のドレインおよびインバータIV1の入力端子に接続され、ソースはトランジスタMN12のドレインに接続される。トランジスタMP14のゲートはインバータIV3の出力端子およびトランジスタMN12のゲートに接続され、ソースには電源電圧VDD2が供給され、ドレインはトランジスタMN13のドレインおよびインバータIV1の入力端子に接続される。インバータIV1の入力端子はトランジスタMN13のドレインおよびトランジスタMP14のドレインに接続され、出力端子はバッファBUFの入力端子および遅延回路DELの入力端子に接続される。バッファBUFの入力端子はインバータIV1の出力端子および遅延回路DELの入力端子に接続され、出力端子はこの受光部31Aの後段のエッジ検出部40Aに接続される。遅延回路DELの入力端子はインバータIV1の出力端子およびバッファBUFの入力端子に接続され、出力端子はインバータIV3の入力端子およびトランジスタMN11のゲートに接続される。インバータIV3の入力端子は遅延回路DELの出力端子およびトランジスタMN11のゲートに接続され、出力端子はトランジスタMN12のゲートおよびトランジスタMP14のゲートに接続される。
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
なお、本技術は以下のような構成とすることができる。以下の構成の本技術によれば、回路面積を小さくすることができる。
(1)
それぞれが、受光素子を有し、前記受光素子の受光結果に応じたパルスを含むパルス信号を生成する複数の受光部と、
前記複数の受光部にそれぞれ対応して設けられ、それぞれが、対応する前記受光部により生成された前記パルス信号における前記パルスのエッジを検出することにより検出信号を生成する複数のエッジ検出部と、
前記複数のエッジ検出部により生成された複数の前記検出信号に基づいて加算処理を行うことにより、前記パルスの数を示す検出値を生成する加算部と
を備え、
前記複数のエッジ検出部のそれぞれは、
第1のクロック信号に基づいて前記パルス信号をラッチすることにより第1の信号を生成する第1のラッチ回路と、
前記第1のクロック信号の反転信号である第2のクロック信号に基づいて前記第1の信号をラッチすることにより第2の信号を生成する第2のラッチ回路と、
前記パルス信号、前記第1の信号、および前記第2の信号に基づいて第3の信号を生成する組み合わせ回路と、
前記第1のクロック信号に基づいて前記第3の信号をラッチすることにより前記検出信号を生成する第3のラッチ回路と
を有する
光検出装置。
(2)
前記複数のエッジ検出部のそれぞれは、前記第1のクロック信号および前記第2のクロック信号に基づく検出期間において、前記パルスのエッジを検出し、
前記パルスのパルス幅は、前記検出期間の時間幅以上である
前記(1)に記載の光検出装置。
(3)
前記検出期間の時間長は、前記第1のクロック信号の周期に対応する時間長である
前記(2)に記載の光検出装置。
(4)
前記検出値に基づいて累積加算処理を行うことにより累積値を生成する累積加算部をさらに備えた
前記(1)から(3)のいずれかに記載の光検出装置。
(5)
カウント処理を行うカウンタをさらに備え、
前記累積加算部は、前記累積値が所定の値に到達する度にフラグをアクティブにし、
前記カウンタは、前記フラグに基づいて前記カウント処理を行う
前記(4)に記載の光検出装置。
(6)
複数の前記受光素子は、第1の半導体基板に設けられ、
前記複数のエッジ検出部は、前記第1の半導体基板に貼り付けられた第2の半導体基板に設けられた
前記(1)から(5)のいずれかに記載の光検出装置。
(7)
それぞれが、受光素子を有し、前記受光素子の受光結果に応じたパルスを含むパルス信号を生成する複数の受光部と、
前記複数の受光部にそれぞれ対応して設けられ、それぞれが、対応する前記受光部により生成された前記パルス信号における前記パルスのエッジを検出することにより第1の検出信号および第2の検出信号を生成する複数のエッジ検出部と、
前記複数のエッジ検出部により生成された複数の前記第1の検出信号に基づいて加算処理を行うことにより、前記パルスの数を示す第1の検出値を生成する第1の加算部と、
前記複数のエッジ検出部により生成された複数の前記第2の検出信号に基づいて加算処理を行うことにより、前記パルスの数を示す第2の検出値を生成する第2の加算部と、
を備え、
前記複数のエッジ検出部のそれぞれは、
第1のクロック信号に基づいて前記パルス信号をラッチすることにより第1の信号を生成する第1のラッチ回路と、
第2のクロック信号に基づいて前記パルス信号をラッチすることにより第2の信号を生成する第2のラッチ回路と、
前記パルス信号および前記第1の信号に基づいて第3の信号を生成する第1の組み合わせ回路と、
前記パルス信号および前記第2の信号に基づいて第4の信号を生成する第2の組み合わせ回路と
を有し、前記第3の信号に基づいて前記第1の検出信号を生成し、前記第4の信号に基づいて前記第2の検出信号を生成する
光検出装置。
(8)
前記複数のエッジ検出部のそれぞれは、さらに、
前記第1のクロック信号の反転信号である第3のクロック信号に基づいて前記第3の信号をラッチすることにより前記第1の検出信号を生成する第3のラッチ回路と、
前記第2のクロック信号の反転信号である第4のクロック信号に基づいて前記第4の信号をラッチすることにより前記第2の検出信号を生成する第4のラッチ回路と、
前記(7)に記載の光検出装置。
(9)
前記第2のクロック信号は、前記第1のクロック信号の反転信号である
前記(7)または(8)に記載の光検出装置。
(10)
前記第2のクロック信号の位相は、前記第1のクロック信号の位相と異なる
前記(7)または(8)に記載の光検出装置。
(11)
前記複数のエッジ検出部のそれぞれは、前記第1のクロック信号および前記第2のクロック信号に基づく検出期間において、前記パルスのエッジを検出し、
前記パルスのパルス幅は、前記検出期間の時間幅以上である
前記(7)から(10)のいずれかに記載の光検出装置。
(12)
前記第1のクロック信号は、第1のレベルと第2のレベルとの間で遷移し、
前記検出期間の時間長は、前記第1のクロック信号が前記第1のレベルを維持する期間の時間長である
前記(11)に記載の光検出装置。
(13)
前記第1の検出値に基づいて累積加算処理を行うことにより累積値を生成する累積加算部をさらに備えた
前記(7)から(12)のいずれかに記載の光検出装置。
(14)
カウント処理を行うカウンタをさらに備え、
前記累積加算部は、前記累積値が所定の値に到達する度にフラグをアクティブにし、
前記カウンタは、前記フラグに基づいて前記カウント処理を行う
前記(13)に記載の光検出装置。
(15)
前記第1の検出値は、第3の検出値および第4の検出値を含み、
前記累積加算部は、前記第3の検出値に基づいて前記累積加算処理を行うことにより第1の累積値を生成するとともに、前記第4の検出値に基づいて前記累積加算処理を行うことにより第2の累積値を生成する
前記(13)に記載の光検出装置。
(16)
カウント処理を行う第1のカウンタおよび第2のカウンタをさらに備え、
前記累積加算部は、前記第1の累積値が所定の値に到達する度に第1のフラグをアクティブにし、前記第2の累積値が前記所定の値に到達する度に第2のフラグをアクティブにし、
前記第1のカウンタは、前記第1のフラグに基づいて前記カウント処理を行い、
前記第2のカウンタは、前記第2のフラグに基づいて前記カウント処理を行う
前記(15)に記載の光検出装置。
(17)
複数の前記受光素子は、第1の半導体基板に設けられ、
前記複数のエッジ検出部は、前記第1の半導体基板に貼り付けられた第2の半導体基板に設けられた
前記(7)から(16)のいずれかに記載の光検出装置。
(18)
光を射出する発光部と
前記発光部から射出された光のうちの、検出対象により反射された光を検出する光検出部と
を備え、
前記光検出部は、
それぞれが、受光素子を有し、前記受光素子の受光結果に応じたパルスを含むパルス信号を生成する複数の受光部と、
前記複数の受光部にそれぞれ対応して設けられ、それぞれが、対応する前記受光部により生成された前記パルス信号における前記パルスのエッジを検出することにより検出信号を生成する複数のエッジ検出部と、
前記複数のエッジ検出部により生成された複数の前記検出信号に基づいて加算処理を行うことにより、前記パルスの数を示す検出値を生成する加算部と
を有し、
前記複数のエッジ検出部のそれぞれは、
第1のクロック信号に基づいて前記パルス信号をラッチすることにより第1の信号を生成する第1のラッチ回路と、
前記第1のクロック信号の反転信号である第2のクロック信号に基づいて前記第1の信号をラッチすることにより第2の信号を生成する第2のラッチ回路と、
前記パルス信号、前記第1の信号、および前記第2の信号に基づいて第3の信号を生成する組み合わせ回路と、
前記第1のクロック信号に基づいて前記第3の信号をラッチすることにより前記検出信号を生成する第3のラッチ回路と
を有する
光検出システム。
(19)
光を射出する発光部と
前記発光部から射出された光のうちの、検出対象により反射された光を検出する光検出部と
を備え、
前記光検出部は、
それぞれが、受光素子を有し、前記受光素子の受光結果に応じたパルスを含むパルス信号を生成する複数の受光部と、
前記複数の受光部にそれぞれ対応して設けられ、それぞれが、対応する前記受光部により生成された前記パルス信号における前記パルスのエッジを検出することにより第1の検出信号および第2の検出信号を生成する複数のエッジ検出部と、
前記複数のエッジ検出部により生成された複数の前記第1の検出信号に基づいて加算処理を行うことにより、前記パルスの数を示す第1の検出値を生成する第1の加算部と、
前記複数のエッジ検出部により生成された複数の前記第2の検出信号に基づいて加算処理を行うことにより、前記パルスの数を示す第2の検出値を生成する第2の加算部と、
を有し、
前記複数のエッジ検出部のそれぞれは、
第1のクロック信号に基づいて前記パルス信号をラッチすることにより第1の信号を生成する第4のラッチ回路と、
第2のクロック信号に基づいて前記パルス信号をラッチすることにより第2の信号を生成する第2のラッチ回路と、
前記パルス信号および前記第1の信号に基づいて第3の信号を生成する第1の組み合わせ回路と、
前記パルス信号および前記第2の信号に基づいて第4の信号を生成する第2の組み合わせ回路と
を有し、前記第3の信号に基づいて前記第1の検出信号を生成し、前記第4の信号に基づいて前記第2の検出信号を生成する
光検出システム。
それぞれが、受光素子を有し、前記受光素子の受光結果に応じたパルスを含むパルス信号を生成する複数の受光部と、
前記複数の受光部にそれぞれ対応して設けられ、それぞれが、対応する前記受光部により生成された前記パルス信号における前記パルスのエッジを検出することにより検出信号を生成する複数のエッジ検出部と、
前記複数のエッジ検出部により生成された複数の前記検出信号に基づいて加算処理を行うことにより、前記パルスの数を示す検出値を生成する加算部と
を備え、
前記複数のエッジ検出部のそれぞれは、
第1のクロック信号に基づいて前記パルス信号をラッチすることにより第1の信号を生成する第1のラッチ回路と、
前記第1のクロック信号の反転信号である第2のクロック信号に基づいて前記第1の信号をラッチすることにより第2の信号を生成する第2のラッチ回路と、
前記パルス信号、前記第1の信号、および前記第2の信号に基づいて第3の信号を生成する組み合わせ回路と、
前記第1のクロック信号に基づいて前記第3の信号をラッチすることにより前記検出信号を生成する第3のラッチ回路と
を有する
光検出装置。
(2)
前記複数のエッジ検出部のそれぞれは、前記第1のクロック信号および前記第2のクロック信号に基づく検出期間において、前記パルスのエッジを検出し、
前記パルスのパルス幅は、前記検出期間の時間幅以上である
前記(1)に記載の光検出装置。
(3)
前記検出期間の時間長は、前記第1のクロック信号の周期に対応する時間長である
前記(2)に記載の光検出装置。
(4)
前記検出値に基づいて累積加算処理を行うことにより累積値を生成する累積加算部をさらに備えた
前記(1)から(3)のいずれかに記載の光検出装置。
(5)
カウント処理を行うカウンタをさらに備え、
前記累積加算部は、前記累積値が所定の値に到達する度にフラグをアクティブにし、
前記カウンタは、前記フラグに基づいて前記カウント処理を行う
前記(4)に記載の光検出装置。
(6)
複数の前記受光素子は、第1の半導体基板に設けられ、
前記複数のエッジ検出部は、前記第1の半導体基板に貼り付けられた第2の半導体基板に設けられた
前記(1)から(5)のいずれかに記載の光検出装置。
(7)
それぞれが、受光素子を有し、前記受光素子の受光結果に応じたパルスを含むパルス信号を生成する複数の受光部と、
前記複数の受光部にそれぞれ対応して設けられ、それぞれが、対応する前記受光部により生成された前記パルス信号における前記パルスのエッジを検出することにより第1の検出信号および第2の検出信号を生成する複数のエッジ検出部と、
前記複数のエッジ検出部により生成された複数の前記第1の検出信号に基づいて加算処理を行うことにより、前記パルスの数を示す第1の検出値を生成する第1の加算部と、
前記複数のエッジ検出部により生成された複数の前記第2の検出信号に基づいて加算処理を行うことにより、前記パルスの数を示す第2の検出値を生成する第2の加算部と、
を備え、
前記複数のエッジ検出部のそれぞれは、
第1のクロック信号に基づいて前記パルス信号をラッチすることにより第1の信号を生成する第1のラッチ回路と、
第2のクロック信号に基づいて前記パルス信号をラッチすることにより第2の信号を生成する第2のラッチ回路と、
前記パルス信号および前記第1の信号に基づいて第3の信号を生成する第1の組み合わせ回路と、
前記パルス信号および前記第2の信号に基づいて第4の信号を生成する第2の組み合わせ回路と
を有し、前記第3の信号に基づいて前記第1の検出信号を生成し、前記第4の信号に基づいて前記第2の検出信号を生成する
光検出装置。
(8)
前記複数のエッジ検出部のそれぞれは、さらに、
前記第1のクロック信号の反転信号である第3のクロック信号に基づいて前記第3の信号をラッチすることにより前記第1の検出信号を生成する第3のラッチ回路と、
前記第2のクロック信号の反転信号である第4のクロック信号に基づいて前記第4の信号をラッチすることにより前記第2の検出信号を生成する第4のラッチ回路と、
前記(7)に記載の光検出装置。
(9)
前記第2のクロック信号は、前記第1のクロック信号の反転信号である
前記(7)または(8)に記載の光検出装置。
(10)
前記第2のクロック信号の位相は、前記第1のクロック信号の位相と異なる
前記(7)または(8)に記載の光検出装置。
(11)
前記複数のエッジ検出部のそれぞれは、前記第1のクロック信号および前記第2のクロック信号に基づく検出期間において、前記パルスのエッジを検出し、
前記パルスのパルス幅は、前記検出期間の時間幅以上である
前記(7)から(10)のいずれかに記載の光検出装置。
(12)
前記第1のクロック信号は、第1のレベルと第2のレベルとの間で遷移し、
前記検出期間の時間長は、前記第1のクロック信号が前記第1のレベルを維持する期間の時間長である
前記(11)に記載の光検出装置。
(13)
前記第1の検出値に基づいて累積加算処理を行うことにより累積値を生成する累積加算部をさらに備えた
前記(7)から(12)のいずれかに記載の光検出装置。
(14)
カウント処理を行うカウンタをさらに備え、
前記累積加算部は、前記累積値が所定の値に到達する度にフラグをアクティブにし、
前記カウンタは、前記フラグに基づいて前記カウント処理を行う
前記(13)に記載の光検出装置。
(15)
前記第1の検出値は、第3の検出値および第4の検出値を含み、
前記累積加算部は、前記第3の検出値に基づいて前記累積加算処理を行うことにより第1の累積値を生成するとともに、前記第4の検出値に基づいて前記累積加算処理を行うことにより第2の累積値を生成する
前記(13)に記載の光検出装置。
(16)
カウント処理を行う第1のカウンタおよび第2のカウンタをさらに備え、
前記累積加算部は、前記第1の累積値が所定の値に到達する度に第1のフラグをアクティブにし、前記第2の累積値が前記所定の値に到達する度に第2のフラグをアクティブにし、
前記第1のカウンタは、前記第1のフラグに基づいて前記カウント処理を行い、
前記第2のカウンタは、前記第2のフラグに基づいて前記カウント処理を行う
前記(15)に記載の光検出装置。
(17)
複数の前記受光素子は、第1の半導体基板に設けられ、
前記複数のエッジ検出部は、前記第1の半導体基板に貼り付けられた第2の半導体基板に設けられた
前記(7)から(16)のいずれかに記載の光検出装置。
(18)
光を射出する発光部と
前記発光部から射出された光のうちの、検出対象により反射された光を検出する光検出部と
を備え、
前記光検出部は、
それぞれが、受光素子を有し、前記受光素子の受光結果に応じたパルスを含むパルス信号を生成する複数の受光部と、
前記複数の受光部にそれぞれ対応して設けられ、それぞれが、対応する前記受光部により生成された前記パルス信号における前記パルスのエッジを検出することにより検出信号を生成する複数のエッジ検出部と、
前記複数のエッジ検出部により生成された複数の前記検出信号に基づいて加算処理を行うことにより、前記パルスの数を示す検出値を生成する加算部と
を有し、
前記複数のエッジ検出部のそれぞれは、
第1のクロック信号に基づいて前記パルス信号をラッチすることにより第1の信号を生成する第1のラッチ回路と、
前記第1のクロック信号の反転信号である第2のクロック信号に基づいて前記第1の信号をラッチすることにより第2の信号を生成する第2のラッチ回路と、
前記パルス信号、前記第1の信号、および前記第2の信号に基づいて第3の信号を生成する組み合わせ回路と、
前記第1のクロック信号に基づいて前記第3の信号をラッチすることにより前記検出信号を生成する第3のラッチ回路と
を有する
光検出システム。
(19)
光を射出する発光部と
前記発光部から射出された光のうちの、検出対象により反射された光を検出する光検出部と
を備え、
前記光検出部は、
それぞれが、受光素子を有し、前記受光素子の受光結果に応じたパルスを含むパルス信号を生成する複数の受光部と、
前記複数の受光部にそれぞれ対応して設けられ、それぞれが、対応する前記受光部により生成された前記パルス信号における前記パルスのエッジを検出することにより第1の検出信号および第2の検出信号を生成する複数のエッジ検出部と、
前記複数のエッジ検出部により生成された複数の前記第1の検出信号に基づいて加算処理を行うことにより、前記パルスの数を示す第1の検出値を生成する第1の加算部と、
前記複数のエッジ検出部により生成された複数の前記第2の検出信号に基づいて加算処理を行うことにより、前記パルスの数を示す第2の検出値を生成する第2の加算部と、
を有し、
前記複数のエッジ検出部のそれぞれは、
第1のクロック信号に基づいて前記パルス信号をラッチすることにより第1の信号を生成する第4のラッチ回路と、
第2のクロック信号に基づいて前記パルス信号をラッチすることにより第2の信号を生成する第2のラッチ回路と、
前記パルス信号および前記第1の信号に基づいて第3の信号を生成する第1の組み合わせ回路と、
前記パルス信号および前記第2の信号に基づいて第4の信号を生成する第2の組み合わせ回路と
を有し、前記第3の信号に基づいて前記第1の検出信号を生成し、前記第4の信号に基づいて前記第2の検出信号を生成する
光検出システム。
1…光検出システム、11…発光部、12…光学系、14…制御部、20…光検出部、21…光検出アレイ、22…クロック生成部、23…読出制御部、24…読出部、25…光検出制御部、31,31A,31B…受光部、33,33A,33B,33C,33D,33AC,33BD,93A,93B…加算部、34…加算回路、35,35A,35B…ラッチ部、36,46,46A,46B,290A,290B,290C,290D…カウント部、37…加算回路、38,48,48A,48B,192,196…フリップフロップ部、40,40A,40B,70,70A,70B,80,80A,80B,170,170A,170B,270,270A,270B…エッジ検出部、41,42,45,71,72,76,77,81,82,86,87,171,172,176,177,271~274,281~284…ラッチ、43,44…否定論理積回路、49,195,199…カウンタ、73,275…インバータ、74,75,276~279…否定論理和回路、101,102…半導体基板、103…配線、168,169…論理和回路、193,197…スイッチ、194,198…論理積回路、BUF…バッファ、CLK,CLK1,CLK2,CLKA,CLKB,CLKC,CLKD,CLKAC,CLKBD…クロック信号、CNT,CNTA,CNTB,CNTC,CNTD…カウント値、DEL…遅延回路、DET,DETA,DETA1,DETA2,DETB,DETB1,DETB2…検出信号、DT…データ、FC,FCA,FCB,FCC,FCD…キャリーフラグ、IV1,IV2,IV3…インバータ、L0…光パルス、L1…反射光パルス、MN4,MN11,MN12,MN13,MP1,MP2,MP3,MP14…トランジスタ、P…パルス、PD…フォトダイオード、Pdet…検出期間、PE…エッジパルス、PLS,PLSA,PLSB…パルス信号、S…受光面、U…光検出ユニット、VAL,VALA,VALB,VALC,VALD,VALAC,VALBD…検出値、VAL1,VALA1,VALB1,VALC1,VALD1…累積値、
Claims (19)
- それぞれが、受光素子を有し、前記受光素子の受光結果に応じたパルスを含むパルス信号を生成する複数の受光部と、
前記複数の受光部にそれぞれ対応して設けられ、それぞれが、対応する前記受光部により生成された前記パルス信号における前記パルスのエッジを検出することにより検出信号を生成する複数のエッジ検出部と、
前記複数のエッジ検出部により生成された複数の前記検出信号に基づいて加算処理を行うことにより、前記パルスの数を示す検出値を生成する加算部と
を備え、
前記複数のエッジ検出部のそれぞれは、
第1のクロック信号に基づいて前記パルス信号をラッチすることにより第1の信号を生成する第1のラッチ回路と、
前記第1のクロック信号の反転信号である第2のクロック信号に基づいて前記第1の信号をラッチすることにより第2の信号を生成する第2のラッチ回路と、
前記パルス信号、前記第1の信号、および前記第2の信号に基づいて第3の信号を生成する組み合わせ回路と、
前記第1のクロック信号に基づいて前記第3の信号をラッチすることにより前記検出信号を生成する第3のラッチ回路と
を有する
光検出装置。 - 前記複数のエッジ検出部のそれぞれは、前記第1のクロック信号および前記第2のクロック信号に基づく検出期間において、前記パルスのエッジを検出し、
前記パルスのパルス幅は、前記検出期間の時間幅以上である
請求項1に記載の光検出装置。 - 前記検出期間の時間長は、前記第1のクロック信号の周期に対応する時間長である
請求項2に記載の光検出装置。 - 前記検出値に基づいて累積加算処理を行うことにより累積値を生成する累積加算部をさらに備えた
請求項1に記載の光検出装置。 - カウント処理を行うカウンタをさらに備え、
前記累積加算部は、前記累積値が所定の値に到達する度にフラグをアクティブにし、
前記カウンタは、前記フラグに基づいて前記カウント処理を行う
請求項4に記載の光検出装置。 - 複数の前記受光素子は、第1の半導体基板に設けられ、
前記複数のエッジ検出部は、前記第1の半導体基板に貼り付けられた第2の半導体基板に設けられた
請求項1に記載の光検出装置。 - それぞれが、受光素子を有し、前記受光素子の受光結果に応じたパルスを含むパルス信号を生成する複数の受光部と、
前記複数の受光部にそれぞれ対応して設けられ、それぞれが、対応する前記受光部により生成された前記パルス信号における前記パルスのエッジを検出することにより第1の検出信号および第2の検出信号を生成する複数のエッジ検出部と、
前記複数のエッジ検出部により生成された複数の前記第1の検出信号に基づいて加算処理を行うことにより、前記パルスの数を示す第1の検出値を生成する第1の加算部と、
前記複数のエッジ検出部により生成された複数の前記第2の検出信号に基づいて加算処理を行うことにより、前記パルスの数を示す第2の検出値を生成する第2の加算部と、
を備え、
前記複数のエッジ検出部のそれぞれは、
第1のクロック信号に基づいて前記パルス信号をラッチすることにより第1の信号を生成する第1のラッチ回路と、
第2のクロック信号に基づいて前記パルス信号をラッチすることにより第2の信号を生成する第2のラッチ回路と、
前記パルス信号および前記第1の信号に基づいて第3の信号を生成する第1の組み合わせ回路と、
前記パルス信号および前記第2の信号に基づいて第4の信号を生成する第2の組み合わせ回路と
を有し、前記第3の信号に基づいて前記第1の検出信号を生成し、前記第4の信号に基づいて前記第2の検出信号を生成する
光検出装置。 - 前記複数のエッジ検出部のそれぞれは、さらに、
前記第1のクロック信号の反転信号である第3のクロック信号に基づいて前記第3の信号をラッチすることにより前記第1の検出信号を生成する第3のラッチ回路と、
前記第2のクロック信号の反転信号である第4のクロック信号に基づいて前記第4の信号をラッチすることにより前記第2の検出信号を生成する第4のラッチ回路と、
請求項7に記載の光検出装置。 - 前記第2のクロック信号は、前記第1のクロック信号の反転信号である
請求項7に記載の光検出装置。 - 前記第2のクロック信号の位相は、前記第1のクロック信号の位相と異なる
請求項7に記載の光検出装置。 - 前記複数のエッジ検出部のそれぞれは、前記第1のクロック信号および前記第2のクロック信号に基づく検出期間において、前記パルスのエッジを検出し、
前記パルスのパルス幅は、前記検出期間の時間幅以上である
請求項7に記載の光検出装置。 - 前記第1のクロック信号は、第1のレベルと第2のレベルとの間で遷移し、
前記検出期間の時間長は、前記第1のクロック信号が前記第1のレベルを維持する期間の時間長である
請求項11に記載の光検出装置。 - 前記第1の検出値に基づいて累積加算処理を行うことにより累積値を生成する累積加算部をさらに備えた
請求項7に記載の光検出装置。 - カウント処理を行うカウンタをさらに備え、
前記累積加算部は、前記累積値が所定の値に到達する度にフラグをアクティブにし、
前記カウンタは、前記フラグに基づいて前記カウント処理を行う
請求項13に記載の光検出装置。 - 前記第1の検出値は、第3の検出値および第4の検出値を含み、
前記累積加算部は、前記第3の検出値に基づいて前記累積加算処理を行うことにより第1の累積値を生成するとともに、前記第4の検出値に基づいて前記累積加算処理を行うことにより第2の累積値を生成する
請求項13に記載の光検出装置。 - カウント処理を行う第1のカウンタおよび第2のカウンタをさらに備え、
前記累積加算部は、前記第1の累積値が所定の値に到達する度に第1のフラグをアクティブにし、前記第2の累積値が前記所定の値に到達する度に第2のフラグをアクティブにし、
前記第1のカウンタは、前記第1のフラグに基づいて前記カウント処理を行い、
前記第2のカウンタは、前記第2のフラグに基づいて前記カウント処理を行う
請求項15に記載の光検出装置。 - 複数の前記受光素子は、第1の半導体基板に設けられ、
前記複数のエッジ検出部は、前記第1の半導体基板に貼り付けられた第2の半導体基板に設けられた
請求項7に記載の光検出装置。 - 光を射出する発光部と
前記発光部から射出された光のうちの、検出対象により反射された光を検出する光検出部と
を備え、
前記光検出部は、
それぞれが、受光素子を有し、前記受光素子の受光結果に応じたパルスを含むパルス信号を生成する複数の受光部と、
前記複数の受光部にそれぞれ対応して設けられ、それぞれが、対応する前記受光部により生成された前記パルス信号における前記パルスのエッジを検出することにより検出信号を生成する複数のエッジ検出部と、
前記複数のエッジ検出部により生成された複数の前記検出信号に基づいて加算処理を行うことにより、前記パルスの数を示す検出値を生成する加算部と
を有し、
前記複数のエッジ検出部のそれぞれは、
第1のクロック信号に基づいて前記パルス信号をラッチすることにより第1の信号を生成する第1のラッチ回路と、
前記第1のクロック信号の反転信号である第2のクロック信号に基づいて前記第1の信号をラッチすることにより第2の信号を生成する第2のラッチ回路と、
前記パルス信号、前記第1の信号、および前記第2の信号に基づいて第3の信号を生成する組み合わせ回路と、
前記第1のクロック信号に基づいて前記第3の信号をラッチすることにより前記検出信号を生成する第3のラッチ回路と
を有する
光検出システム。 - 光を射出する発光部と
前記発光部から射出された光のうちの、検出対象により反射された光を検出する光検出部と
を備え、
前記光検出部は、
それぞれが、受光素子を有し、前記受光素子の受光結果に応じたパルスを含むパルス信号を生成する複数の受光部と、
前記複数の受光部にそれぞれ対応して設けられ、それぞれが、対応する前記受光部により生成された前記パルス信号における前記パルスのエッジを検出することにより第1の検出信号および第2の検出信号を生成する複数のエッジ検出部と、
前記複数のエッジ検出部により生成された複数の前記第1の検出信号に基づいて加算処理を行うことにより、前記パルスの数を示す第1の検出値を生成する第1の加算部と、
前記複数のエッジ検出部により生成された複数の前記第2の検出信号に基づいて加算処理を行うことにより、前記パルスの数を示す第2の検出値を生成する第2の加算部と、
を有し、
前記複数のエッジ検出部のそれぞれは、
第1のクロック信号に基づいて前記パルス信号をラッチすることにより第1の信号を生成する第4のラッチ回路と、
第2のクロック信号に基づいて前記パルス信号をラッチすることにより第2の信号を生成する第2のラッチ回路と、
前記パルス信号および前記第1の信号に基づいて第3の信号を生成する第1の組み合わせ回路と、
前記パルス信号および前記第2の信号に基づいて第4の信号を生成する第2の組み合わせ回路と
を有し、前記第3の信号に基づいて前記第1の検出信号を生成し、前記第4の信号に基づいて前記第2の検出信号を生成する
光検出システム。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020179257A JP2022070170A (ja) | 2020-10-26 | 2020-10-26 | 光検出装置および光検出システム |
US18/249,387 US20240111033A1 (en) | 2020-10-26 | 2021-09-02 | Photodetection device and photodetection system |
EP21885692.0A EP4235819A4 (en) | 2020-10-26 | 2021-09-02 | LIGHT DETECTION DEVICE AND LIGHT DETECTION SYSTEM |
CN202180071653.7A CN116438427A (zh) | 2020-10-26 | 2021-09-02 | 光检测装置及光检测系统 |
PCT/JP2021/032246 WO2022091573A1 (ja) | 2020-10-26 | 2021-09-02 | 光検出装置および光検出システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020179257A JP2022070170A (ja) | 2020-10-26 | 2020-10-26 | 光検出装置および光検出システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022070170A true JP2022070170A (ja) | 2022-05-12 |
Family
ID=81384008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020179257A Pending JP2022070170A (ja) | 2020-10-26 | 2020-10-26 | 光検出装置および光検出システム |
Country Status (5)
Country | Link |
---|---|
US (1) | US20240111033A1 (ja) |
EP (1) | EP4235819A4 (ja) |
JP (1) | JP2022070170A (ja) |
CN (1) | CN116438427A (ja) |
WO (1) | WO2022091573A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024009343A1 (ja) * | 2022-07-04 | 2024-01-11 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6881074B2 (ja) * | 2017-06-22 | 2021-06-02 | 株式会社デンソー | 光検出器 |
US11579263B2 (en) * | 2018-11-29 | 2023-02-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for a hybrid time-of-flight sensor with high dynamic range |
CN113748356A (zh) * | 2019-01-18 | 2021-12-03 | 感觉光子公司 | 数字像素及其操作方法 |
JP2020179257A (ja) | 2020-07-31 | 2020-11-05 | 株式会社三洋物産 | 遊技機 |
-
2020
- 2020-10-26 JP JP2020179257A patent/JP2022070170A/ja active Pending
-
2021
- 2021-09-02 EP EP21885692.0A patent/EP4235819A4/en active Pending
- 2021-09-02 CN CN202180071653.7A patent/CN116438427A/zh active Pending
- 2021-09-02 WO PCT/JP2021/032246 patent/WO2022091573A1/ja active Application Filing
- 2021-09-02 US US18/249,387 patent/US20240111033A1/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024009343A1 (ja) * | 2022-07-04 | 2024-01-11 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2022091573A1 (ja) | 2022-05-05 |
EP4235819A1 (en) | 2023-08-30 |
EP4235819A4 (en) | 2024-04-03 |
CN116438427A (zh) | 2023-07-14 |
US20240111033A1 (en) | 2024-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110462425B (zh) | 时间测量器件和时间测量单元 | |
WO2021054269A1 (en) | Light detecting device, method of detecting light, and distance measuring system | |
WO2021085128A1 (ja) | 測距装置、測定方法、および、測距システム | |
WO2020184224A1 (ja) | 距離測定装置及びスキュー補正方法 | |
WO2021090691A1 (ja) | センシングデバイスおよび測距装置 | |
WO2020031496A1 (ja) | 時間計測デバイスおよび時間計測装置 | |
WO2022091573A1 (ja) | 光検出装置および光検出システム | |
JP2021056016A (ja) | 固体撮像素子、および、測距システム | |
US10897588B2 (en) | Electronic apparatus and electronic apparatus controlling method | |
WO2020110475A1 (ja) | 時間計測装置 | |
WO2022239418A1 (ja) | 測距センサ及び測距装置 | |
WO2022044686A1 (ja) | Apdセンサ及び測距システム | |
JP7491897B2 (ja) | 計測装置、測距装置、電子機器および計測方法 | |
JP2020010150A (ja) | 撮像装置および撮像システム | |
WO2021192460A1 (ja) | センシングデバイス、および、電子装置 | |
WO2022118552A1 (ja) | 光検出装置および光検出システム | |
WO2024034254A1 (ja) | 光検出装置および光検出システム | |
WO2022153700A1 (ja) | 光検出装置および光検出システム | |
TWI835894B (zh) | 時間測量裝置 | |
WO2024084792A1 (ja) | 光検出装置、測距装置、および、光検出装置の制御方法 | |
WO2022091624A1 (ja) | 光検出装置および光検出システム | |
WO2022074939A1 (ja) | 受光素子、測距モジュール、測距システム、および、受光素子の制御方法 | |
WO2023085143A1 (ja) | 光検出素子 | |
WO2022181081A1 (ja) | 光検出装置および光検出システム | |
WO2023276222A1 (ja) | 光検出装置、光検出システム、および光検出方法 |