JP2022043376A - 積層体製造方法および積層体製造装置 - Google Patents
積層体製造方法および積層体製造装置 Download PDFInfo
- Publication number
- JP2022043376A JP2022043376A JP2019004225A JP2019004225A JP2022043376A JP 2022043376 A JP2022043376 A JP 2022043376A JP 2019004225 A JP2019004225 A JP 2019004225A JP 2019004225 A JP2019004225 A JP 2019004225A JP 2022043376 A JP2022043376 A JP 2022043376A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- laminate
- substrates
- electrode
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Laminated Bodies (AREA)
- Wire Bonding (AREA)
Abstract
【課題】複数の基板の積層体に更に基板を積層する場合の位置決め精度を向上させることができる積層体製造方法の提供。【解決手段】第1の基板211に第2の基板213を積層する段階と、第1の基板211に積層された第2の基板213に第3の基板214を積層する段階を含み、第3の基板214を第2の基板213に積層する段階において、第1の基板211の位置に基づいて第3の基板214を位置決めする積層体製造方法。【選択図】図9
Description
本発明は、積層体製造方法および積層体製造装置に関する。
3枚以上の基板を積層して積層体を製造する方法がある(例えば特許文献1参照)。この積層体において隣接していない基板をTSV(Through-Silicon-Via)で電気的に接続する場合がある。
特許文献1 国際公開2013-011970号公報
特許文献1 国際公開2013-011970号公報
しかしながら、3枚以上の基板を順次位置決めしながら積層した場合に、積層するごとに生じる誤差が蓄積されて、TSVによる電気的な接続が困難になるという課題がある。
本発明の第1の態様においては、第1の基板に第2の基板を積層する段階と、第1の基板に積層された第2の基板に第3の基板を積層する段階と、を含み、第3の基板を第2の基板に積層する段階において、第1の基板の位置に基づいて第3の基板を位置決めする積層体製造方法が提供される。
本発明の第2の態様においては、第1の基板を含む複数の基板が積層された積層体に第2の基板を積層する段階と、積層体に積層された第2の基板に第3の基板を積層する段階と、を含み、第3の基板を第2の基板に積層する段階において、積層体の複数の基板のうち少なくとも第1の基板の位置に基づいて、第3の基板を位置決めする積層体製造方法が提供される。
本発明の第3の態様においては、第1の基板に積層された第2の基板に対して、第3の基板を積層して積層体を製造する積層体製造装置であって、第1の基板の位置に基づいて第3の基板を位置決めする位置決め部と、位置決めされた第3の基板を第2の基板に接合する接合部と、を備える積層体製造装置が提供される。
本発明の第4の態様においては、第1の基板を含む複数の基板が積層された積層体に積層された第2の基板に対して、第3の基板を積層して積層体を製造する積層体製造装置であって、第1の基板の位置に基づいて第3の基板を位置決めする位置決め部と、位置決めされた第3の基板を第2の基板に接合する接合部と、を備える積層体製造装置が提供される。
本発明の第5の態様においては、第1の基板に第2の基板を積層する段階と、第1の基板に積層された第2の基板に第3の基板を積層する段階と、少なくとも第3の基板を貫通し、第1の基板、第2の基板、および第3の基板のうちの複数の基板に配された接続領域を電気的に結合する貫通電極を形成する段階と、を含み、貫通電極を形成する段階において、第3の基板における貫通電極の位置を、第1の基板の位置に基づいて決定する積層体製造方法が提供される。
本発明の第6の態様においては、第1の基板を含む複数の基板が積層された積層体に第2の基板を積層する段階と、積層体に積層された第2の基板に第3の基板を積層する段階と、少なくとも第3の基板を貫通し、第1の基板、第2の基板、および第3の基板のうちの複数の基板に配された接続領域を電気的に結合する貫通電極を形成する段階と、を含み、貫通電極を形成する段階において、第3の基板における貫通電極の位置を、第1の基板の位置に基づいて決定する積層体製造方法が提供される。
本発明の第7の態様においては、第1の基板に第2の基板を積層する段階と、第1の基板に積層された第2の基板に第3の基板を積層する段階と、少なくとも第3の基板を貫通し、第1の基板、第2の基板、および第3の基板のうちの複数の基板に配された接続領域を電気的に結合する貫通電極を形成する段階と、を含み、貫通電極を形成する段階において、第1の基板、第2の基板、および第3の基板のうちで、位置決めに対する要求精度が最も高い基板の位置に基づいて、第3の基板における貫通電極の位置を決定する積層体製造方法が提供される。
本発明の第8の態様においては、第1の基板を含む複数の基板が積層された積層体に第2の基板を積層する段階と、積層体に積層された第2の基板に第3の基板を積層する段階と、少なくとも第3の基板を貫通し、第1の基板、第2の基板、および第3の基板のうちの複数の基板に配された接続領域を電気的に結合する貫通電極を形成する段階と、を含み、貫通電極を形成する段階において、第1の基板、第2の基板、および第3の基板のうちで、位置決めに対する要求精度が最も高い基板の位置に基づいて、第3の基板における貫通電極の位置を決定する積層体製造方法が提供される。
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となり得る。
以下、発明の実施の形態を通じて本発明を説明する。下記の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態の中で説明されている特徴の組み合わせの全てが発明に必須であるとは限らない。
図1は、基板積層装置100の模式的平面図である。基板積層装置100は、筐体110と、筐体110の外側に配された基板カセット120、130、および制御部150と、筐体110の内部に配された搬送部140、接合部300、ホルダストッカ400、プリアライナ500、および活性化装置900を備える。
なお、基板積層装置100において積層される基板210は、シリコン単結晶ウェハ、化合物半導体ウェハ等の半導体ウェハを含み、更に、半導体ウェハ以外の、ガラス基板、サファイア基板等を含む場合もある。また、積層体230は、複数の基板210を接合して形成され、下記の実施例では、3層以上の基板210を接合したものを積層体230と記載する。従って、3枚以上の積層体230を製造する過程では、積層体230よりも積層枚数が少ない一時的な積層体が形成される場合がある。
また、基板210を積層するとは、複数の基板210の主面を互いに接する状態にすることをいうが、互いの相対位置が接合等により固定された状態を指すとは限らない。また、「重ねる」を「積層」と同義で用いることがある。一方、基板210の接合とは、複数の基板210を積層し、互いの相対位置を水素結合、ファンデルワールス結合、および、共有結合等で固定することをいう。
更に、基板210の接合に先立って、積層する基板210は、積層の対象となる基板210または一時的な積層体に対して位置合わせされる。特に、電子回路等が形成された基板210を積層する場合は、積層後に、積層する基板210の回路と、積層される基板210または一時的な積層体の回路との電気的な接続が形成されるように位置合わせされる。
続いて、基板積層装置100の各構成要素について説明する。基板カセット120、130は、筐体110に対して個別に着脱できる。一方の基板カセット120には、これから接合する基板210または積層体230を収容する。他方の基板カセット130には、基板210を接合して形成された積層体230、または、基板210と積層体230とを接合して形成された積層体230が収容される。
搬送部140は、筐体110の内部で、単独の基板210、単独の基板ホルダ220、および積層体230を移動させる。また、搬送部140は、基板210または積層体230を保持した基板ホルダ220を搬送する場合もある。
制御部150は、基板積層装置100の各部の動作を個々に制御すると共に、各部相互の連携を統括的に制御する。また、制御部150は、外部からのユーザの指示を受け付けて、基板210等を積層する場合の手順等を接合部300に指示する場合もある。更に、制御部150は、基板積層装置100の動作状態を外部に向かって表示する表示部等のユーザインターフェイスを備えてもよい。
接合部300は、互いに対向する一対のステージを有し、ステージのそれぞれに保持した基板210または積層体230を相互に位置決めする。すなわち、接合部300は、位置決め部としての役割を担う。ここで保持は、基板210等に対して力を作用させて、基板210の移動を規制する状態を含む。また、保持は、基板210の移動のみならず、変形も規制する場合がある。更に、保持の解除とは、基板210を保持する目的で基板210に作用させている力を除くことを含む。
また、位置決めは、基板210または積層体230を、積層される他の基板等に対する電気的な接続を形成できるように配置させることを含む。また、基板210または積層体230の構造物が、意図された機能を発揮するように配置されることを含む。
接合部300は、位置決めした基板210を互いに接触させることにより接合して、積層体230を形成する。また、接合部300は、積層体230に他の基板210を接合して積層体230を形成する。接合部300の詳細については、図3から7を参照して後述する。
基板積層装置100は、内部で基板210および積層体230をハンドリングする場合に基板ホルダ220を使用する。基板ホルダ220は、アルミナセラミックス等の硬質材料により形成され、真空チャック、静電チャック等の保持機構を有する。基板ホルダ220は、保持機構を使用して基板210または積層体230を吸着し、薄くて脆い基板210等を外部からの衝撃等に対して保護する。
また、基板ホルダ220は、保持機構により基板210または積層体230を吸着することにより、それらを基板ホルダ220の保持面の形状に倣わせて形状を維持する。これにより、基板210または積層体230等の平坦な状態を維持し、あるいは、僅かに反らした状態を維持できる。
使用していない基板ホルダ220は、基板積層装置100の内部に配されたホルダストッカ400に収容され、保守および交換の場合を除いて、基板積層装置100の外部には持ち出されない。これにより、塵芥の付着を防止すると共に、基板ホルダ220自体の損傷を防止している。
プリアライナ500は、搬送部140と協働して、基板210または積層体230を基板ホルダ220に保持させる。また、プリアライナ500は、接合部300から搬出された積層体230を基板ホルダ220から分離する場合にも使用される。
活性化装置900は、接合部300において接合する基板210または積層体230の接合する面を、基板210または積層体230が接合部300に搬入される前に活性化または清浄化する。ここで、基板210の活性化とは、基板210の接合面が他の基板210の接合面と接触した場合に、水素結合、ファンデルワールス結合、共有結合等を生じて、溶融することなく固相で接合される状態にすべく、少なくとも一方の基板の接合面を処理する場合を含む。すなわち、活性化とは、基板210の表面にダングリングボンド(未結合手)を生じさせることによって、結合を形成しやすくすることを含む。
より具体的には、活性化装置900では、例えば減圧雰囲気下において処理ガスである酸素ガスを励起してプラズマ化し、酸素イオンを二つの基板のそれぞれの接合面となる表面に照射する。例えば、基板がSi上にSiO膜を形成した基板である場合には、この酸素イオンの照射によって、積層時に接合面となる基板表面におけるSiOの結合が切断され、SiおよびOのダングリングボンドが形成される。基板の表面にこのようなダングリングボンドを形成することを活性化という場合がある。
ダングリングボンドが形成された状態の基板を、例えば大気に晒した場合、空気中の水分がダングリングボンドに結合して、基板表面が水酸基(OH基)で覆われる。基板の表面は、水分子と結合しやすい状態、すなわち親水化されやすい状態となる。つまり、活性化により、結果として基板の表面が親水化しやすい状態になる。また、固相の接合では、接合界面における、酸化物等の不純物の存在、接合界面の欠陥等が接合強度に影響する。よって、接合面の清浄化を活性化の一部と見做してもよい。
基板210を活性化する方法としては、DCプラズマ、RFプラズマ、MW励起プラズマによるラジカル照射の他、不活性ガスを用いたスパッタエッチング、イオンビーム、高速原子ビーム等の照射も例示できる。また、紫外線照射、オゾンアッシャー等による活性化も例示できる。更に、液体または気体のエッチャントを用いた化学的な清浄化処理も例示できる。
更に、基板210の活性化は、図示しない親水化装置を用いて、基板210の接合面となる表面に純水等を塗布することによって基板210の表面を親水化してもよい。この親水化により、基板210の表面は、OH基が付着した状態、すなわちOH基で終端された状態となる。なお、活性化装置900を接合部300の内部に配置して、接合の直前に基板210または積層体230を活性化または清浄化してもよい。
図2は、基板210の一例を示す模式的な平面図である。基板210は、スクライブライン217、マーク600、および回路領域219を有する。マーク600および回路領域219は、基板210の表面にそれぞれ複数設けられている。
マーク600は、基板210の表面に形成された構造物の一例であり、図示の例では、回路領域219相互の間に配されたスクライブライン217に重ねて配されている。マーク600は、基板210を他の基板210または積層体230と位置決めする場合の指標として、少なくともマーク600のいくつかが使用される。
マーク600は、基板210に形成された構造物に対する、面方向の相対位置を計測する場合に指標として用いる構造物を含む。マーク600は、素子または配線の一部分として形成される場合もある。また、マーク600は、パターニングされた金属層等の、専ら指標として使用する目的で形成される場合もある。更に、マーク600は、基板の表面に堆積された金属層等により形成される場合の他、基板210、230自体を加工して形成された突起部、隆起部、段差、溝、穴等である場合もある。
回路領域219のそれぞれは、フォトリソグラフィ技術等より形成された素子、配線、保護膜等の構造物を含む。また、回路領域219には、基板210を他の基板210、リードフレーム等に電気的に接続する場合に接続端子となるパッド、バンプ等の接続部も設けられる。更に、回路領域219には、積層体230を形成した後に、更に、貫通電極等を設ける場合がある。
図3は、接合部300の構造を示す模式的な断面図であり、接合部300に2枚の基板210が搬入された直後の状態を示す。ここでは、接合部300において基板210を接合する場合を例にあげて説明するが、接合の対象の一方または両方を積層体230にすることもできる。
接合部300は、枠体310、固定ステージ321、および移動ステージ341を備える。枠体310は、それぞれが水平な天板311および底板313を有する。固定ステージ321は、天板311の図中下面に下向きに固定され、基板210を保持した基板ホルダ222を保持できる保持機構を有する。固定ステージ321に保持される基板ホルダ222は、基板210の接合面が図中下向きになるように接合部300に搬入され、固定ステージ321にも下向きに保持される。
なお、図示の例では、固定ステージ321に保持された基板ホルダ222は、基板210を吸着する吸着面の中央が隆起した形状を有する。これにより、基板ホルダ222に吸着して保持された基板210も、基板ホルダ222の保持面の形状に倣って、中央が図中下方に向かって隆起した状態で保持される。
天板311の図中下面には、図中下向きに固定された顕微鏡322が、固定ステージ321の側方に配される。顕微鏡322は、固定ステージ321に対向して配置された移動ステージ341に搭載された他の基板210の上面を観察できる。
枠体310の底板313の図中上面には、X方向駆動部331、Y方向駆動部332、および移動ステージ341が積み重ねて配される。移動ステージ341の図中上面には、基板210を保持した基板ホルダ220が保持される。図示の例では、基板ホルダ220は平坦な吸着面を有し、基板ホルダ220に保持された基板210は平坦な状態で保持される。
X方向駆動部331は、底板313と平行に、図中に矢印Xで示す方向に移動する。Y方向駆動部332は、X方向駆動部331上で、底板313と平行に、図中に矢印Yで示す方向に移動する。X方向駆動部331およびY方向駆動部332の動作を組み合わせることにより、移動ステージ341は、底板313と平行に二次元的に移動する。
Y方向駆動部332と移動ステージ341との間には、更にZ方向駆動部333が配される。Z方向駆動部333は、矢印Zで示す、底板313に対して垂直な方向に、Y方向駆動部332に対して移動ステージ341を移動させる。これにより、移動ステージ341を昇降させる。X方向駆動部331、Y方向駆動部332およびZ方向駆動部333による移動ステージ341の移動量は、干渉計等を用いて高精度に制御される。
Y方向駆動部332の図中上面には、移動ステージ341の側方に、顕微鏡342が搭載される。顕微鏡342は、Y方向駆動部332と共に移動して、固定ステージ321に保持された下向きの基板210の下面を観察する。顕微鏡322、342はそれぞれ、基板210に設けられたマーク600を照明する光を出射する光源を有する。X方向駆動部331、Y方向駆動部332、およびZ方向駆動部333は、制御部150により動作を制御される。
なお、制御部150は、基板210の積層に先立って、顕微鏡322および顕微鏡342の相対位置を予め較正する。顕微鏡322および顕微鏡342の較正は、例えば、顕微鏡322および顕微鏡342を共通の焦点Fに合焦させて、相互に観察させることにより実行できる。また、共通の標準指標を顕微鏡322および顕微鏡342で観察してもよい。
図4は、接合部300を使用して1回の接合を実行する場合の手順を示す流れ図である。ここでも2枚の基板210を接合の対象とする例について説明するが、積層の対象の一方または両方が積層体230であってもよい。また、基板210同士を積層する場合に、互いに同じ構造の基板210を接合してもよいし、互いに異なる構造の基板210を積層してもよい。
まず、制御部150は、搬送部140に指示して、積層の対象となる2枚の基板210を活性化装置900に搬入させ、基板210のそれぞれにおいて接合する面を活性化する(ステップS101)。活性化された基板210の表面は、接着剤等の介在物、溶接、圧着等の加工なしに、接触によって接合する状態になる。
制御部150は、活性化装置900において活性化された基板210を、接合部300に順次搬入させる(ステップS102)。次に、制御部150は、図5に示すように、顕微鏡322、342と移動ステージ341とを用いて、基板210上のマーク600の位置を測定する(ステップS103)。すなわち、固定された顕微鏡322の位置と、顕微鏡342の初期位置とはそれぞれ既知なので、移動ステージ341の移動により基板210を移動して顕微鏡322、342の視野の特定の位置にマーク600を置くことにより、マーク600の絶対的な位置が測定される。
次に、制御部150は、ステップS103で取得したマーク600の位置に基づいて、基板210の相対位置を算出する(ステップS104)。更に、制御部150は、算出した基板210の相対位置に基づいて、基板210を位置決めする場合に必要な移動ステージ341の移動量を算出する。
位置決めに必要な移動量は、例えば、マーク600を用いて基板毎にEGA(エンハンスト・グローバル・アライメント法)を行って設計値に対するずれ量を基板毎に算出して、移動ステージ341のx方向、y方向の移動量および回転角度θとして算出する。こうして、制御部150は、特定されたマーク600の位置に基づいて基板210を位置決めできる状態になる。位置決めに必要な移動量は、他の既知の方法で算出してもよく、例えば一対の基板210の間で対応するマーク600の位置同士を直接的に比較してマーク600間の位置ずれ量を検出し、これに基づいて算出してもよい。
次に、制御部150は、先にステップS104で算出した相対位置に基づいて移動ステージ341を移動させて、図6に示すように、基板210を相互に位置決めする(ステップS105)。更に、制御部150は、図7に示すように、Z方向駆動部333を動作させて、移動ステージ341を上昇させる。
これにより、基板210が上昇し、やがて、固定ステージ321に保持された基板210が下向きに突出した一部の領域で、移動ステージ341に保持された基板210の一部に接触する。表面を活性化された基板210は、接触した一部の領域で、水素結合、ファンデルワールス結合、および、共有結合等により接合する。更に、基板210自体の吸着力により接合した領域を拡大し、やがて基板210の略全面で接合して(ステップS106)、2枚の基板210を積層して接合した積層体230が形成される。
こうして形成された積層体230は、接合部300から搬出される(ステップS107)。更に、積層体230は、基板ホルダ220から分離された上で、基板カセット130に収容される。
なお、二つの基板210が相互の接触により水素結合をしている場合は、積層体230を形成した後、アニール炉のような加熱装置に搬入して加熱することにより、基板210間に共有結合を生じさせてもよい。これにより、基板210間の接合強度を向上できる。
次に、制御部150は、基板カセット120から、積層すべき基板210がなくなったかどうかを調べる(ステップS108)。積層すべき基板210が残っている場合(ステップS108:NO)、制御部150は、手順をステップS101に戻し、ステップS101から108までの一連の積層手順を繰り返す。ステップS108において、積層すべき基板210がなくなったことが判った場合(ステップS108:YES)、制御部150は、接合部300の制御を終了する。
なお、上記の例では、固定ステージ321に、中央が隆起した吸着面を有する基板ホルダ222を保持させた。しかしながら、基板ホルダ222を移動ステージ341に保持させてもよい。また、基板210の接合面の一部領域を接触させる目的で使用する基板ホルダ222の吸着面は、全体が曲面をなす形状の他、局部的な突起を有するものであってもよい。また、基板ホルダ222を貫通する他の部材により基板210を押すことにより基板210を凸状にして、対向する基板210に部分的に接触させてもよい。
図8は、接合部300を用いて、3層以上の積層体230を製造する場合の手順を示す流れ図である。なお、図4に示した基板210の積層と重複するステップについては、同じ符号を付して重複する説明を省く。
まず、制御部150は、搬送部140に指示して、積層の対象となる基板210と、2層以上の基板210を積層して作製した積層体230とを、活性化装置900に順次搬入させ、積層体230および基板210のそれぞれにおいて接合する面を活性化する(ステップS101)。活性化された積層体230および基板210の表面は、接着剤等の介在物、溶接、圧着等の加工なしに、接触によって接合する状態になる。
次に、制御部150は、積層体230を、積層の対象の一方として接合部300に搬入する(ステップS201)。次に、制御部150は、ステップS201で搬入した積層体230に含まれるマーク600のうち、この積層に使用するマーク600を選択する(ステップS202)。なお、使用するマーク600は、接合部300に積層体230を搬入した後に選択してもよいし、接合部300に搬入する前に予め選択しておいたマーク600を指定してもよい。マーク600の選択については、更に後述する。
次に、制御部150は、積層体230のマーク600のうち使用することを選択したマークの位置を測定する(ステップS203)。測定結果は、制御部150が保持する。次いで、図4に示したステップS102からステップS106までと同様のステップにより、基板210を積層体230に対して位置決めして、層数が増加した積層体230が製造される。
また、制御部150は、積層により層数の増した積層体230を、接合部300から一旦搬出させた後(ステップS107)、積層すべき他の積層体230および基板210がなくなったか否かを調べる(ステップS108)。積層体230および基板210が残っている場合(ステップS108:NO)、制御部150は、手順をステップS101に戻し、ステップS101から108までの一連の手順を繰り返す。
ステップS108において、積層すべき基板210がなくなったことが判った場合(ステップS108:YES)、制御部150は、接合部300の制御を終了する。ただし、図8に示した手順で層数が増した積層体230に対して、更に他の積層体230または基板210を積層する予定がある場合、制御部150は、ステップS203に測定して保持しているマーク600の位置に関する情報を保持し続けて、次の積層で再利用してもよい。
積層体230と基板210とを積層して形成された層数が増加した積層体230は、更に他の基板210または積層体230を積層してもよい。ただし、積層体230と基板210との接合が水素結合している場合は、積層される毎に2枚の基板210を積層した場合と同様に、アニール炉のような加熱装置に搬入して加熱することにより、基板210間に共有結合を生じさせて接合強度を向上させることができる。また、積層される毎に、既に積層された積層体230および基板210のいずれかに対して、研磨による薄化加工、配線層の形成加工、表面の平坦化加工等の後処理工程を実施してもよい。
上記のように、基板積層装置100を用いて、3層以上の基板を積層した積層体230を製造できる。3層以上の積層体230としては、例えば、CIS(Cmos-Image-Sensor)基板、LOGIC基板、およびDRAM(Dynamic-Random-Acsess-Memory)基板を積層して形成される撮像装置を例示できる。
図9は、図8に示した手順のステップS105における位置決めの方法について説明する図である。図示の積層体230は、ひとつひとつが基板210に相当する複数の基板211、212、213、214を積層して形成されている。
より詳細には、積層体230は、まず、2枚の基板211、212を積層して積層体231を形成し、次いで、積層体231に基板213を積層して積層体232を形成し、更に、基板214の積層を繰り返して形成されている。基板211、212、213、214の各々にはマーク601、602、603、604が設けられている。基板211、212、213、214は、マーク601、602、603、604の位置に基づいて位置決めされる。
図示の例では、位置決めの基準として、図中で最下層に位置する基板211のマーク601を基準として、基板212、213、214の各々を位置決めした。換言すれば、図示の積層体230においては、図中で最下層の基板211が、最初に他の基板212を積層されたことになる。
これにより、基板212、213、214のいずれもが、基板211のマーク601の位置を基準として位置決めされているので、それぞれの直下に位置する基板に対してのみならず、隣接していない他の基板に対しても、一定の精度で位置決めされる。従って、例えば、位置決めの誤差成分に共通の傾向がある場合であっても、下層の基板211に対する上層の基板214の位置ずれが、積層により拡大していくことが防止される。
なお、接合部300では、図8に示したステップS203ように、最下層の基板211または積層体230が搬入された段階で、そのマーク601の位置が測定され、測定結果が制御部150により保持されている。よって、制御部150は、基板211に他の基板212、213、214が積層された後でも、基板211のマーク601の位置を測定して、他の基板213、214を位置決めしてもよい。
また、図9に示したように、マーク601、602、603、604は、基板211、212、213、214の面方向について異なる位置に配されている。これにより、基板213、214が積層された後であっても、上層のマーク602、603、604に妨げられることなく、下層のマーク601の位置を測定できる。
なお、例えば、下層の基板211のマーク601の位置は、上層に重なった基板212等が薄化されている場合は、可視光による照明で基板212を通して測定できる。また、上層の基板212が薄化されていない場合、あるいは、複数の基板212、213、214が重なって可視光では透過できない場合であっても、例えば、赤外線でマーク601を照明することにより、基板211に積層された基板212、213、214を通して下層のマーク601の位置を測定できる。すなわち、顕微鏡322、342のうち少なくとも積層体230の位置を検出する方の光源は、基板211に積層された基板を透過する光を出射する。
また、基板211、212、213、214において、下地基板の側を裏面、素子、回路等が形成されている面を表面とすると、基板210または積層体230を積層する場合に、表裏の向きが揃っているとは限らない。このため、基板211、212、213、214の表面に形成したマーク601、602、603、604の全てが、積層体230の内側に位置する場合もある。しかしながら、このような場合も、積層体230の表面に位置する基板214が薄化されていれば、少なくとも基板214のマーク604の位置は、可視光による照明で測定できる。また、より内側に位置して可視光が透過しない深部に位置するマーク602、603も、赤外線による照明等により、位置を測定できる。
図10は、積層体230における上層の基板213、214を位置決めする他の方法を説明する図である。図示の例では、基板211に基板212を積層する場合に生じた誤差を制御部150が記憶する。誤差は、基板211と基板212との間で互いに対応するマーク601、602同士の相対位置を含む。基板213を位置決めする場合、積層体231の最上層を構成する基板212のマーク602の位置を測定して、制御部が記憶した誤差を補正量として計測したマーク602の位置に足し合わせた上で、基板213を基板212のマーク602に対して位置決めする。これにより、基板211のマーク601の位置を基準にして、基板212のマーク602を介して、基板213を基板212に位置合わせできる。
また、基板213を接合した後に、基板213の基板212に対する誤差を測定して制御部150が保持することにより、基板214を積層する場合も、積層体232の表面に位置するマーク603を測定した上で誤差を補正して、基板214を位置決めできる。このような手順を繰り返すことにより、積層体230の積層数が増加した場合であっても、当初の位置決め精度を維持できる。
図11は貫通電極の形成過程を示す流れ図である。貫通電極は、積層体230を形成する複数の基板211、212、213、214に形成された接続領域を、電気的に相互接続する目的で形成される。まず、積層体230を形成する基板211、212、213、214の面と交差する方向に、表層の基板214側から貫通穴が形成される(ステップS301)。
次に、形成された貫通穴の内側に、半導体である基板214と貫通電極を形成する金属とを絶縁する絶縁層で被覆する(ステップS302)。絶縁層の形成に先立って、銅が基板214内に拡散することを防止する窒化物等の層を形成する場合もある。
次に、貫通穴の内外を含め、基板214の表面全体を金属等の導体材料からなるメッキ層で被覆した後、基板214の表面を研磨して貫通穴の外側のメッキ層を除去する(ステップS303)。こうして、貫通穴の内部に残った金属により、基板214を厚さ方向に貫通する貫通電極が形成される。
上記の貫通電極形成プロセスにおいて、下層の基板213、212まで貫通する貫通穴を形成することにより、貫通電極を、より下層の基板211,212、213まで到達させることができる。よって、貫通電極が基板212、213、214を貫通する位置で、基板211、212、213、214に接続端子を設けることにより、貫通電極と基板211、212、213、214上の回路とを電気的に接続して、複数の基板211、212、213、214にまたがった立体的な構造の電子回路を形成できる。また、製造プロセスの異なる基板を組み合わせて、より多機能な半導体装置を形成できる。
図12は、積層体230の表面において貫通電極の位置を位置決めする手順を示す流れ図である。図4および図8に示した積層体230の製造工程と重複するステップについては、同じ符号を付して重複する説明を省く。
3層以上の積層体230を製造する、ステップS101からステップS108までの過程で、制御部150は、マーク601、602、603、604の位置を測定する(ステップS103)。また、接合部300におけるステップS101からステップS106が完了すると、製造された積層体230は、接合部300から搬出され(ステップS107)、後処理工程に送られる(ステップS401)。ここで、後処理工程とは、図8に示した工程について先に説明した通り、積層体230に対するアニール処理、研磨による薄化加工、配線層の形成加工、表面の平坦化加工等の後処理工程を含む。貫通電極は、後処理工程を経た積層体230に形成される。
貫通電極の形成においては、図11について先に説明した通り、貫通電極を形成する位置に貫通穴を形成する段階から始まる。ここで、積層体230の内部において、導体材料により形成されたパターンを含み、基板211、212、213、214の各々に設けられた接続領域は、設計通りの位置に配されているとは限らず、このため、基板211、212、213、214の面方向について同じ位置に配されているとは限らない。このため、貫通電極を形成するステップS301においては、貫通電極が、基板211、212、213、214のうちの接続される複数の接続領域に接触するように、貫通穴の形成に使用する装置、例えば、フォトリソグラフィ設備における露光装置は、最上層の基板214の表面において貫通穴を配する位置を決める。
本実施例では、マーク601、602、603、604の位置と接続領域との関係に基づいて貫通電極の位置を決定する。貫通穴の位置を算出する場合に必要な情報は,接合部300において積層体230を形成するために基板211、212、213、214の位置を決める過程で収集できる。すなわち、接合部300の制御部150は、先に説明したステップS103で、マーク601、602、603、604の位置を測定している。
また、基板211、212、213、214の各々における、マーク601、602、603、604と、接続領域701、702、703、704との相対位置は、基板211、212、213、214の設計段階で把握されている。また、当該相対位置は、基板211、212、213、214の各々に対するプロセスの如何に因らず、略変化しない。そこで、接合部300の制御部150が、マーク601、602、603、604の位置に関する情報を露光装置に対して送信することにより(ステップS402)、露光装置は、接合部300から取得した情報に基づいて、マーク601、602、603、604の相対位置を把握できる。
次に、露光装置は、積層体230の表面に位置する基板214のマーク604の位置を測定することにより(ステップS403)、積層体230の内部に位置する他の基板211、212、213のマーク601、602、603の位置を算出する(ステップS404)。更に、露光装置は、マーク601、602、603、604の位置に基づいて、貫通電極を配置する位置を決定する(ステップS405)。
なお、マーク601、602、603の位置の測定に替えて、接続領域701、702、703、704の位置を測定してもよい。更に、接続領域701、702、703、704自体を、マーク601、602、603として、基板211、212、213、214の位置の測定に使用してもよい。
図13は、積層体230における貫通電極801の位置を決める方法のひとつを示す図である。積層体230を形成する複数の基板211、212、213、214は、それぞれが複数の接続領域701、702、703、704を有すると共に、貫通電極801の位置決めについて、それぞれに異なる要求精度を有する。
図示の例では、数多くの接続領域703を有する基板213は、位置決めに対する要求精度が高いことを示している。また、接続領域701、702の数が少ない基板211、212は、位置決めに対する要求精度が低いことを示している。
上記のような積層体230において貫通電極801の位置を決定する場合は、位置決めに対する要求精度が低い基板211、212に対する位置決めよりも、位置決めに対する要求精度が高い基板213に対する位置決めを重視して、貫通電極801の位置を決定する。より具体的には、貫通電極801を位置決めする場合は、基板211、212、213、214の各々の接続領域701、702、703、704のうち、貫通電極801を接続すべき全ての接続領域に対する貫通電極801の誤差が最小になるように、各接続領域701、702、703、704の位置についてエンハンスト・グローバル・アライメント等の統計的な処理を実行して貫通電極801の位置を算出する。
このように、基板211、212、213、214の位置決めに対する要求精度に差がある場合は、それぞれの基板211、212、213、214について要求精度に応じた重み付けをして統計的処理を実行してもよい。これにより、要求精度が高い基板213に対しては高精度に、要求精度が低い基板211、212に対しては低い精度で貫通電極801の位置を算出できる。これにより、位置を算出する場合に用いるリソースの負荷を低減しつつ、基板211、212、213、214毎の要求精度を満たすことができる。
マーク601、602、603、604の各々の位置は、制御部150により既に測定されている。また、基板211、212、213、214の各々における、マーク601、602、603、604の位置と、接続領域701、702、703、704との相対位置は、基板211、212、213、214の設計時点から判っている。よって、これらの情報を取得している露光装置等は、積層体230の表面に位置する基板214のマーク604の位置を測定することにより、他の基板211、212、213の接続領域701、702、703の位置も把握できる。これにより、露光装置においては、基板211、212、213、214毎に個別に重みをつけて、貫通電極801の位置を算出できる。
更に、基板211、212、213、214毎の要求精度に応じた重み付けを一層顕著にして、要求精度が最も低い基板211における接続領域701の位置を、上記の統計的処理の対象から除いてしまっても差し支えない場合もある。この場合は、処理を実行するリソースを、要求精度の高い基板213の処理に集中できる。
図14は、上記のようにして決定した位置に貫通電極801を形成した状態を示す。図示のように、積層体230の表面に位置する基板214ではなく、位置決めに対する要求精度が高い基板213を重視して貫通電極801を位置決めしたので、基板213の厳しい要求精度が満たされ、積層体230の半導体装置としての歩留りが向上する。
図15は、積層体230における貫通電極801の位置決め方法の他のひとつを示す図である。積層体230を形成する複数の基板211、212、213、214は、それぞれがマーク601、602、603、604と、接続領域701、702、703、704を有する。
先に説明した通り、基板211、212、213、214の各々のマーク601、602、603、604の位置は、制御部150により既に測定されている。また、基板211、212、213、214の各々における、マーク601、602、603、604の位置と、接続領域701、702、703、704との相対位置は、基板211、212、213、214の設計時点から判っている。
よって、これらの情報を取得している露光装置等は、積層体230の表面に位置する基板214のマーク604の位置を測定することにより、積層体230の表面に現れていない基板211、212、213のマーク601、602、603の位置を把握できる。更に、マーク601、602、603、604の位置から、マーク601、602、603、604の個々の重心位置G1、G2、G3、G4が判る。これら重心位置G1、G2、G3、G4を用いて、接続領域701、702、703、704のすべてに対する重心G0の位置を算出することにより、重心G0の位置に基づいて貫通電極801の位置を決定できる。
すなわち、各基板211、212、213、214のそれぞれのマーク601、602、603、604の重心G1、G2、G3、G4から、マーク601、602、603、604全体に対する重心を算出する。最上層基板214のマーク604からこの全体の重心までのシフト分を、最上層基板214の接続領域704からシフトさせた位置を、積層された基板211、212、213、214の接続領域701、702、703、704の全てに対する重心G0とする。
積層体230は、基板212、213、214の各々が、いずれも基板211のマーク601の位置を基準にして位置決めされる。この場合に、基板211、212、213、214は、接続領域全体の重心G0を通る貫通電極801が、各基板の接続領域に接触するように、位置合せされる。換言すれば、積層される基板212、213、214の基板211に対する位置合せ精度、すなわち、位置ずれの許容範囲を、貫通電極801の径または広さと、接続領域701、702、703、704の形状および広さと、基板211、212、213、214上における接続領域701、702、703、704の間隔に基づいて、当該精度であれば接続領域全体の重心G0を通る貫通電極801が各基板の接続領域に接触するように決める。
上記精度で、基板211に対して基板212、213、214を位置決めして積層する。これにより、積層体230においては、貫通電極801の位置を接続領域全体の重心G0に配することで、貫通電極801は接続領域701、702、703、704の少なくとも一部と接続する。
図16は、上記のようにして決定した位置に貫通電極801を形成した状態を示す。図示のように、積層体230の表面に位置する基板214ではなく、貫通電極801に接続される接続領域701、702、703、704の重心に貫通電極801を位置決めしたので、すべての接続領域701、702、703、704が、貫通電極801につながっている。これにより、積層体230の半導体装置としての歩留りが向上する。
図17は、積層体230における貫通電極801の位置決め方法の更に他のひとつを示す図である。積層体230を形成する複数の基板211、212、213、214は、それぞれがマーク601、602、603、604と、接続領域701、702、703、704を有する。貫通電極801は、基板211、212、213、214に設けられた接続領域701、702、703、704の全てに接続することが要求されている。
しかしながら、積層体230においては、最下層の基板211および最上層の基板214の接続領域701、704と、中間の2層の基板212、213の接続領域702、703とが全く重なっていない。このため、積層体230においては、接続領域701、704と、接続領域702、703とが、間隔Bをおいて面方向に離れた位置に形成されている。
ここで、制御部150は、積層体230の表面に現れていない基板211、212、213のマーク601、602、603の位置を把握することにより、積層体230の内部に位置する基板212、213の接続領域702、703の位置を個別に把握できる。これにより、基板211、212、213、214毎に個別に重みをつけて、貫通電極801の位置を算出できる。
これに対して、制御部150は、基板211、212、213、214の積層方向について、すべての接続領域701、702、703、704の一部と貫通電極801とが重なることを条件として、貫通電極801の位置を決定する。図18は、決定された位置に形成された貫通電極801を備える積層体230を示す図である。図示のように、面方向について離れている接続領域701、702、703、704の全てが貫通電極801につながっている。本実施例においても、貫通電極801の径または広さと、接続領域701、702、703、704の形状および広さと、基板211、212、213、214上における接続領域701、702、703、704の間隔に基づいて、貫通電極801が各接続領域701、702、703、704に接触するように、基板211、212、213、214の位置合せが行われる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加え得ることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
上記した例では、マーク601、602、603、604の位置から、接続領域701、702、703、704全体に対する重心G0を算出したが、マーク601、602、603、604の位置から、もしくは、接続領域701、702、703、704の位置から、接続領域701、702、703、704のそれぞれの重心を算出し、これに基づいて、接続領域701、702、703、704全体に対する重心G0を算出してもよい。
また、上記した例では、3層目以上の基板213、214を積層する場合の位置決めの際に、積層の対象となる基板211、212のうち、図中で最上層となり基板213が直接に積層される基板212ではなく、図中で最下層を構成して一方に他の基板が積層されない面を有する基板211のマーク601を基準にして、基板213、214を位置決めした。しかしながら、最下層の基板211以外の、例えば、図中下から2層目の基板212のマーク602を基準にして、積層する基板213、214を位置決めしてもよい。
特に、例えば、最終的に積層体230において図中下から3層目である基板213を基板211、212のそれぞれと電気的に接続する場合は、基板213を積層体231に積層するときに、基板211および基板212の両方のマーク601、602の位置に基づいて、基板213を位置決めしてもよい。この場合、基板211のマーク601と基板212のマーク602との相対位置を記憶しておき、基板211、212により形成された一時的な積層体231に対して、記憶した相対位置と、積層体231の表面において計測したマーク602の位置とを基準として、基板213のマークの位置に基づいて基板213を位置決めしてもよい。
更に、積層体230において図中下から4層目である基板214を、積層体232を構成する複数の基板211、212、213のいずれかに電気的に接続する場合は、基板214を積層体232に積層するときに、その電気的に接続する基板のマークを基準にして、基板214を位置決めしてもよい。また更に、4層目である基板214を、積層体232を構成する複数の基板211、212、213のうちの2つ以上の基板と電気的に接続する場合は、基板214を積層体232に積層するときに、その2つ以上の基板のそれぞれのマークを基準にして、基板214を位置決めしてもよい。この場合、基板214が積層される積層体の最上層を構成する基板のマークと、基板214が電気的に接続される基板のマークとの相対位置を記憶しておき、この相対位置と、計測した最上層基板のマークの位置と、基板214のマークの位置とに基づいて、基板214の位置決めをしてもよい。
上記のように、貫通電極801等を介して電気的に接続される基板間の位置合わせでは、積層体232の図中最下層である基板211ではなく、積層体230において電気的に接続される基板212、213のマーク602、603を基準にしてもよい。これにより、積層体230において、基板間の良好な電気的接続が得られる。
また、上記した例では、積層された4つの基板211、212、213、214のすべての接続領域701、702、703、704に貫通電極801が接続される例を示した。しかしながら、積層する基板211、212、213、214のうち3つ以下の基板の接続領域を貫通電極801等で接続する場合は、当該貫通電極801によって接続される接続領域を有する複数の基板のそれぞれのマークの位置から、もしくは、接続される複数の接続領域のそれぞれの位置に基づいて、各接続領域または各マークの重心をそれぞれ算出し、これに基づいて、接続される接続領域全体に対する重心G0を算出してもよい。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
100 基板積層装置、110 筐体、120、130 基板カセット、140 搬送部、150 制御部、210、211、212、213、214 基板、217 スクライブライン、219 回路領域、220、222 基板ホルダ、230、231、232 積層体、300 接合部、310 枠体、311 天板、313 底板、321 固定ステージ、322、342 顕微鏡、331 X方向駆動部、332 Y方向駆動部、333 Z方向駆動部、341 移動ステージ、400 ホルダストッカ、500 プリアライナ、600、601、602、603、604 マーク、701、702、703、704 接続領域、801 貫通電極、900 活性化装置
Claims (17)
- 第1の基板に第2の基板を積層する段階と、
前記第1の基板に積層された前記第2の基板に第3の基板を積層する段階と、
を含み、
前記第3の基板を前記第2の基板に積層する段階において、前記第1の基板の位置に基づいて前記第3の基板を位置決めする積層体製造方法。 - 第1の基板を含む複数の基板が積層された積層体に第2の基板を積層する段階と、
前記積層体に積層された前記第2の基板に第3の基板を積層する段階と、
を含み、
前記第3の基板を前記第2の基板に積層する段階において、前記積層体の前記複数の基板のうち少なくとも前記第1の基板の位置に基づいて、前記第3の基板を位置決めする積層体製造方法。 - 前記第1の基板は、前記積層体の前記複数の基板のうち前記第2の基板が積層される基板を最上層としたときに、最下層を構成する基板である請求項2に記載の積層体製造方法。
- 前記積層体の前記複数の基板のうち、前記第1の基板に対する相対位置が記憶された基板に対して、前記第3の基板を位置決めする段階を含む請求項2または3に記載の積層体製造方法。
- 前記第3の基板を、前記第1の基板に電気的に接続する段階を更に含む請求項1から4のいずれか一項に記載の積層体製造方法。
- 第1の基板に積層された第2の基板に対して、第3の基板を積層して積層体を製造する積層体製造装置であって、
前記第1の基板の位置に基づいて前記第3の基板を位置決めする位置決め部と、
位置決めされた前記第3の基板を前記第2の基板に接合する接合部と、
を備える積層体製造装置。 - 第1の基板を含む複数の基板が積層された積層体に積層された第2の基板に対して、第3の基板を積層して積層体を製造する積層体製造装置であって、
前記第1の基板の位置に基づいて前記第3の基板を位置決めする位置決め部と、
位置決めされた前記第3の基板を前記第2の基板に接合する接合部と、
を備える積層体製造装置。 - 前記位置決め部は、前記第1の基板に設けられたマークを検出する検出部を更に備え、前記検出部は、前記第1の基板に積層された基板を透過可能な光を出射する光源を有する請求項6または7に記載の積層体製造装置。
- 前記位置決め部は、予め記録した前記第1の基板の位置に対する前記第2の基板の相対位置に基づいて、前記第2の基板に対して前記第3の基板を位置決めする請求項6から8のいずれか一項に記載の積層体製造装置。
- 第1の基板に第2の基板を積層する段階と、
前記第1の基板に積層された前記第2の基板に第3の基板を積層する段階と、
少なくとも前記第3の基板を貫通し、前記第1の基板、前記第2の基板、および前記第3の基板のうちの複数の基板に配された接続領域を電気的に結合する貫通電極を形成する段階と、
を含み、
前記貫通電極を形成する段階において、前記第3の基板における前記貫通電極の位置を、前記第1の基板の位置に基づいて決定する積層体製造方法。 - 第1の基板を含む複数の基板が積層された積層体に第2の基板を積層する段階と、
前記積層体に積層された前記第2の基板に第3の基板を積層する段階と、
少なくとも前記第3の基板を貫通し、前記第1の基板、前記第2の基板、および前記第3の基板のうちの複数の基板に配された接続領域を電気的に結合する貫通電極を形成する段階と、
を含み、
前記貫通電極を形成する段階において、前記第3の基板における前記貫通電極の位置を、前記第1の基板の位置に基づいて決定する積層体製造方法。 - 前記第3の基板における前記貫通電極の位置を、前記貫通電極に接続される前記複数の基板に配された前記接続領域の重心に基づいて決定する請求項10または11に記載の積層体製造方法。
- 前記第1の基板に配されたマークに基づいて指定された位置および前記第2の基板に配されたマークに基づいて指定された位置のそれぞれに対する前記貫通電極の位置の誤差が統計的に最小になる位置に、前記貫通電極を位置決めする段階を含む請求項10または11に記載の積層体製造方法。
- 前記第1の基板に配されたマークに基づいて指定された位置および前記第2の基板に配されたマークに基づいて指定された位置に対して、各マークに対する要求精度に基づいて重みをつけて、各マークの位置に対する前記貫通電極の位置の誤差が統計的に最小になる位置を算出する段階を含む請求項13に記載の積層体製造方法。
- 第1の基板に第2の基板を積層する段階と、
前記第1の基板に積層された前記第2の基板に第3の基板を積層する段階と、
少なくとも前記第3の基板を貫通し、前記第1の基板、前記第2の基板、および前記第3の基板のうちの複数の基板に配された接続領域を電気的に結合する貫通電極を形成する段階と、
を含み、
前記貫通電極を形成する段階において、前記第1の基板、前記第2の基板、および前記第3の基板のうちで、位置決めに対する要求精度が最も高い基板の位置に基づいて、前記第3の基板における前記貫通電極の位置を決定する積層体製造方法。 - 第1の基板を含む複数の基板が積層された積層体に第2の基板を積層する段階と、
前記積層体に積層された前記第2の基板に第3の基板を積層する段階と、
少なくとも前記第3の基板を貫通し、前記第1の基板、前記第2の基板、および前記第3の基板のうちの複数の基板に配された接続領域を電気的に結合する貫通電極を形成する段階と、
を含み、
前記貫通電極を形成する段階において、前記第1の基板、前記第2の基板、および前記第3の基板のうちで、位置決めに対する要求精度が最も高い基板の位置に基づいて、前記第3の基板における前記貫通電極の位置を決定する積層体製造方法。 - 前記第3の基板における前記貫通電極の位置が、前記第3の基板の積層方向について、前記貫通電極に接続されるすべての前記接続領域の一部と前記貫通電極とが重なる位置となることを条件として、前記第3の基板における前記貫通電極の位置を決定する請求項10から16のいずれか一項に記載の積層体製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019004225A JP2022043376A (ja) | 2019-01-15 | 2019-01-15 | 積層体製造方法および積層体製造装置 |
PCT/JP2019/050833 WO2020149127A1 (ja) | 2019-01-15 | 2019-12-25 | 積層体製造方法および積層体製造装置 |
TW109101029A TW202044332A (zh) | 2019-01-15 | 2020-01-13 | 積層體製造方法及積層體製造裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019004225A JP2022043376A (ja) | 2019-01-15 | 2019-01-15 | 積層体製造方法および積層体製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022043376A true JP2022043376A (ja) | 2022-03-16 |
Family
ID=71613297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019004225A Pending JP2022043376A (ja) | 2019-01-15 | 2019-01-15 | 積層体製造方法および積層体製造装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2022043376A (ja) |
TW (1) | TW202044332A (ja) |
WO (1) | WO2020149127A1 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10254376A (ja) * | 1997-03-11 | 1998-09-25 | Toshiba Corp | マトリックス型表示装置および基板の積層方法 |
JP2002076247A (ja) * | 2000-08-25 | 2002-03-15 | Matsushita Electric Ind Co Ltd | 積層型半導体装置およびその製造方法 |
JP2004343021A (ja) * | 2003-03-17 | 2004-12-02 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュールの製造方法及び製造装置 |
JP2008216300A (ja) * | 2007-02-28 | 2008-09-18 | Fujitsu Ltd | 積層型表示素子及びその製造方法並びに表示装置 |
JP5757857B2 (ja) * | 2011-12-27 | 2015-08-05 | 新光電気工業株式会社 | 配線基板の加工位置の補正方法 |
JP2014004713A (ja) * | 2012-06-22 | 2014-01-16 | Canon Inc | 液体吐出ジェットヘッドの製造方法 |
JP6111943B2 (ja) * | 2013-09-11 | 2017-04-12 | 富士通セミコンダクター株式会社 | 半導体装置の検査装置、及び半導体装置の製造方法 |
JP6411823B2 (ja) * | 2014-09-09 | 2018-10-24 | ボンドテック株式会社 | チップアライメント方法、チップアライメント装置 |
-
2019
- 2019-01-15 JP JP2019004225A patent/JP2022043376A/ja active Pending
- 2019-12-25 WO PCT/JP2019/050833 patent/WO2020149127A1/ja active Application Filing
-
2020
- 2020-01-13 TW TW109101029A patent/TW202044332A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
TW202044332A (zh) | 2020-12-01 |
WO2020149127A1 (ja) | 2020-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7420185B2 (ja) | 基板貼り合わせ装置および基板貼り合わせ方法 | |
JP5359873B2 (ja) | 基板貼り合わせ方法、位置決め方法、積層基板製造装置、位置決め装置及び露光装置 | |
JP2013258377A (ja) | 半導体装置の製造装置および半導体装置の製造方法 | |
JP5200522B2 (ja) | 基板張り合わせ方法 | |
JP5549339B2 (ja) | 基板相対位置検出方法、積層デバイス製造方法および検出装置 | |
WO2020196225A1 (ja) | チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法 | |
TWI801437B (zh) | 積層基板之製造方法、積層基板之製造裝置、及記錄有積層基板之製造程序之電腦可讀取媒介 | |
US20210138778A1 (en) | Bonding method and bonding device | |
JP6881677B2 (ja) | 位置合わせ方法および位置合わせ装置 | |
WO2021084902A1 (ja) | チップ付き基板の製造方法、及び基板処理装置 | |
TW202127512A (zh) | 基板貼合裝置及方法 | |
JP2022043376A (ja) | 積層体製造方法および積層体製造装置 | |
JP2011222657A (ja) | 基板位置合せ装置、基板貼り合せ装置、積層半導体装置の製造方法及び積層半導体装置 | |
JP2013102222A (ja) | 基板張り合わせ方法 | |
JP2011192828A (ja) | 基板貼り合せ装置、基板貼り合せ方法、積層半導体装置製造方法及び積層半導体装置 | |
JP2016039272A (ja) | 基板積層装置および基板積層方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191114 |