JP2022033187A - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
JP2022033187A
JP2022033187A JP2021205852A JP2021205852A JP2022033187A JP 2022033187 A JP2022033187 A JP 2022033187A JP 2021205852 A JP2021205852 A JP 2021205852A JP 2021205852 A JP2021205852 A JP 2021205852A JP 2022033187 A JP2022033187 A JP 2022033187A
Authority
JP
Japan
Prior art keywords
wiring
cathode
anode
plated
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021205852A
Other languages
Japanese (ja)
Other versions
JP7212753B2 (en
Inventor
智一郎 外山
Tomoichiro Toyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JP2022033187A publication Critical patent/JP2022033187A/en
Application granted granted Critical
Publication of JP7212753B2 publication Critical patent/JP7212753B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor light emitting device that has a plurality of conductive parts that can be efficiently formed by electrolytic plating without causing reduction in luminous efficacy.
SOLUTION: A semiconductor light emitting device comprises: a substrate; a plurality of first plated conductive parts; a plurality of second plated conductive parts; a first intermediate conductive part, a second intermediate conductive part, a third plated conductive part, a fourth plated conductive part, and a plurality of LED chips. The semiconductor light emitting device further comprises first plated wiring and second plated wiring. The first plated wiring and the second plated wiring each extend from a first edge of the substrate up to a second edge of the substrate. When seen in a thickness direction, the plurality of LED chips is sandwiched between the first plated wiring and the second plated wiring in a first direction. The first plated wiring and the second plated wiring are interposed between a surface of the substrate and a frame part of the substrate. When seen in the thickness direction, the first plated wiring and the second plated wiring are located separate from a concave part of the substrate.
SELECTED DRAWING: Figure 2
COPYRIGHT: (C)2022,JPO&INPIT

Description

本発明は、半導体発光装置に関する。 The present invention relates to a semiconductor light emitting device.

図27は、従来の半導体発光装置の一例を示している。同図に示された半導体発光装置9は、基材91にリード92が設けられている。リード92には、LEDチップ93が実装されている。LEDチップ93は、半導体層94およびサブマウント基板95を有する。半導体層94は、たとえばn型半導体層、p型半導体層、およびこれらに挟まれた活性層を有する。サブマウント基板95は、半導体層94を支持しており、たとえばSiからなる。LEDチップ93は、ワイヤ96によってリード92に導通している。封止樹脂97は、LEDチップ93を覆っており、LEDチップ93からの光を透過する。 FIG. 27 shows an example of a conventional semiconductor light emitting device. In the semiconductor light emitting device 9 shown in the figure, a lead 92 is provided on a base material 91. The LED chip 93 is mounted on the lead 92. The LED chip 93 has a semiconductor layer 94 and a submount substrate 95. The semiconductor layer 94 has, for example, an n-type semiconductor layer, a p-type semiconductor layer, and an active layer sandwiched between them. The submount substrate 95 supports the semiconductor layer 94 and is made of, for example, Si. The LED chip 93 is conducted to the lead 92 by the wire 96. The sealing resin 97 covers the LED chip 93 and transmits light from the LED chip 93.

LEDチップ93が発光すると、主に前記活性層から熱が発生する。この熱は、リード92および基材91へと伝えられることにより放熱される。しかしながら、前記活性層とリード92との間には、サブマウント基板95が介在している。このサブマウント基板95は、LEDチップ93からの放熱を妨げる。したがって、LEDチップ93の発光効率が低下するという問題があった。 When the LED chip 93 emits light, heat is mainly generated from the active layer. This heat is dissipated by being transferred to the lead 92 and the base material 91. However, the submount substrate 95 is interposed between the active layer and the lead 92. The submount substrate 95 hinders heat dissipation from the LED chip 93. Therefore, there is a problem that the luminous efficiency of the LED chip 93 is lowered.

図28は、従来の半導体発光装置の他の一例を示している(たとえば、特許文献2参照)。同図に示された半導体発光装置900は、基板901にLEDチップ902が搭載されている。LEDチップ902は、枠状のリフレクタ905によって囲まれている。リフレクタ905によって囲まれた空間には、封止樹脂906が充填されている。LEDチップ902は、たとえばSiからなるサブマウント基板903とサブマウント基板903上に積層された半導体層904を有する。半導体層904は、サブマウント基板903を介して基板901に導通している。 FIG. 28 shows another example of the conventional semiconductor light emitting device (see, for example, Patent Document 2). In the semiconductor light emitting device 900 shown in the figure, the LED chip 902 is mounted on the substrate 901. The LED chip 902 is surrounded by a frame-shaped reflector 905. The space surrounded by the reflector 905 is filled with the sealing resin 906. The LED chip 902 has, for example, a submount substrate 903 made of Si and a semiconductor layer 904 laminated on the submount substrate 903. The semiconductor layer 904 is conductive to the substrate 901 via the submount substrate 903.

LEDチップ902から側方に出射した光は、リフレクタ905によって上向きに反射される。反射された光をより多く半導体発光装置900から出射するには、リフレクタ905の内壁面を基板901に対して直角である角度から大きく傾けることが有効である。しかしながら、前記内壁面を傾けるほど、半導体発光装置900が大きくなってしまう。半導体発光装置900は、搭載される電子機器などのスペース制約から、小型化の要請が強い。このため、半導体発光装置900の小型化と高輝度化とを両立することは困難である。 The light emitted laterally from the LED chip 902 is reflected upward by the reflector 905. In order to emit more reflected light from the semiconductor light emitting device 900, it is effective to greatly incline the inner wall surface of the reflector 905 from an angle perpendicular to the substrate 901. However, the more the inner wall surface is tilted, the larger the semiconductor light emitting device 900 becomes. There is a strong demand for miniaturization of the semiconductor light emitting device 900 due to space restrictions such as the electronic devices to be mounted. Therefore, it is difficult to achieve both miniaturization and high brightness of the semiconductor light emitting device 900.

特開2006-245231号公報Japanese Unexamined Patent Publication No. 2006-245231 特開2004-119743号公報Japanese Unexamined Patent Publication No. 2004-119743

本発明は、上述の事情のもとで考え出されたものであって、発光効率の低下を招くことなく、複数の導電部を電解メッキにより効率よく形成することが可能な半導体発光装置を提供することをその課題とする。 The present invention has been conceived under the above circumstances, and provides a semiconductor light emitting device capable of efficiently forming a plurality of conductive portions by electrolytic plating without causing a decrease in luminous efficiency. The task is to do.

本発明の第1の側面によると、複数のLEDチップと、前記複数のLEDチップが搭載されたケースと、を備え、前記各LEDチップは、基板、およびこの基板に積層されたn型半導体層、活性層、p型半導体層、前記p型半導体層に導通するアノード電極および前記n型半導体層に導通するカソード電極を有しており、前記アノード電極および前記カソード電極が前記ケースと対面する姿勢で前記ケースに搭載されており、前記ケースは、セラミックからなり、かつ表面および裏面を有する基材と、前記表面に形成された複数ずつのアノードパッドおよびカソードパッドを含む表面層、前記裏面に形成されたアノード実装電極およびカソード実装電極を含む裏面層、前記複数のアノードパッドと前記アノード実装電極とを導通させ、かつ前記基材の厚さ方向の少なくとも一部を貫通する複数のアノード貫通配線、前記複数のカソードパッドと前記カソード実装電極とを導通させ、かつ前記基材の厚さ方向の少なくとも一部を貫通する複数のカソード貫通配線、を有する配線と、を有することを特徴とする、半導体発光装置が提供される。 According to the first aspect of the present invention, a plurality of LED chips and a case on which the plurality of LED chips are mounted are provided, and each of the LED chips is a substrate and an n-type semiconductor layer laminated on the substrate. It has an active layer, a p-type semiconductor layer, an anode electrode conducting on the p-type semiconductor layer, and a cathode electrode conducting on the n-type semiconductor layer, and the anode electrode and the cathode electrode face the case. The case is mounted on the case, and the case is formed on the back surface of a substrate made of ceramic and having a front surface and a back surface, and a surface layer including a plurality of anode pads and cathode pads formed on the front surface. A back surface layer including the anode-mounted electrode and the cathode-mounted electrode, and a plurality of anode-penetrating wirings that conduct the plurality of anode pads and the anode-mounted electrode and penetrate at least a part in the thickness direction of the substrate. A semiconductor characterized by having a wiring having the plurality of cathode pads conducting the cathode mounting electrode and having a plurality of cathode penetrating wirings penetrating at least a part of the substrate in the thickness direction. A light emitting device is provided.

本発明の実施において好ましくは、前記複数のアノード貫通配線は、前記表面から前記裏面まで前記基材を貫通する複数の全厚アノード貫通配線を含む。 In the practice of the present invention, the plurality of anode penetrating wirings preferably include a plurality of full-thickness anode penetrating wirings penetrating the substrate from the front surface to the back surface.

本発明の実施において好ましくは、前記配線は、前記基材の厚さ方向において前記表面および前記裏面の間に位置する中間層を有している。 In the practice of the present invention, the wiring preferably has an intermediate layer located between the front surface and the back surface in the thickness direction of the base material.

本発明の実施において好ましくは、前記複数のカソード貫通配線は、前記表面から前記中間層まで前記基材を貫通している1以上の表面側カソード貫通配線と、前記中間層から前記裏面まで前記基材を貫通している1以上の裏面側カソード貫通配線と、を含む。 In the practice of the present invention, the plurality of cathode penetrating wirings are preferably one or more surface-side cathode penetrating wirings penetrating the base material from the front surface to the intermediate layer, and the bases from the intermediate layer to the back surface. Includes one or more backside cathode penetrating wires that penetrate the material.

本発明の実施において好ましくは、前記中間層は、前記表面側カソード貫通配線と、前記裏面側カソード貫通配線とにつながるカソード中継配線を有する。 In the practice of the present invention, the intermediate layer preferably has a cathode relay wiring connected to the front surface side cathode penetration wiring and the back surface side cathode penetration wiring.

本発明の実施において好ましくは、前記表面層は、前記基材の厚さ方向視において前記基材の一端から前記基材の他端へと至るアノードメッキ配線およびカソードメッキ配線を有する。 In the practice of the present invention, the surface layer preferably has an anode-plated wiring and a cathode-plated wiring extending from one end of the base material to the other end of the base material in the thickness direction of the base material.

本発明の実施において好ましくは、前記複数のアノード貫通配線は、前記アノードメッキ配線と前記アノード実装電極とをつなぐメッキ用アノード貫通配線を含む。 In the practice of the present invention, the plurality of anode penetrating wirings preferably include a plating anode penetrating wiring connecting the anode plated wiring and the anode mounting electrode.

本発明の実施において好ましくは、前記複数のカソード貫通配線は、前記カソードメッキ配線と前記カソード実装電極とをつなぐメッキ用カソード貫通配線を含む。 In the practice of the present invention, the plurality of cathode penetrating wirings preferably include a cathode penetrating wiring for plating connecting the cathode plating wiring and the cathode mounting electrode.

本発明の実施において好ましくは、前記複数のアノード貫通配線のうち前記表面に露出するものは、その前記表面側端面が前記複数のアノードパッドによって覆われている。 In the practice of the present invention, preferably, among the plurality of anode penetrating wirings, those exposed on the surface are covered with the plurality of anode pads on the surface side end surface thereof.

本発明の実施において好ましくは、前記複数のカソード貫通配線のうち前記表面に露出するものは、その前記表面側端面が前記複数のカソードパッドによって覆われている。 In the practice of the present invention, preferably, among the plurality of cathode penetrating wirings, those exposed to the surface are covered with the plurality of cathode pads on the surface side end surface thereof.

本発明の実施において好ましくは、前記複数のアノード貫通配線のうち前記裏面に露出するものは、その前記裏面側端面が前記アノード実装電極によって覆われている。 In the practice of the present invention, preferably, among the plurality of anode penetrating wirings exposed on the back surface, the back surface side end surface thereof is covered with the anode mounting electrode.

本発明の実施において好ましくは、前記複数のカソード貫通配線のうち前記裏面に露出するものは、その前記裏面側端面が前記カソード実装電極によって覆われている。 In the practice of the present invention, preferably, among the plurality of cathode penetrating wirings exposed on the back surface, the back surface side end surface thereof is covered with the cathode mounting electrode.

本発明の実施において好ましくは、前記複数のアノード貫通配線および前記複数のカソード貫通配線は、Agからなる。 In the practice of the present invention, the plurality of anode penetrating wirings and the plurality of cathode penetrating wirings are preferably made of Ag.

本発明の実施において好ましくは、前記複数ずつのアノードパッドおよびカソードパッドは、Auからなる。 In the practice of the present invention, the plurality of anode pads and cathode pads are preferably made of Au.

本発明の実施において好ましくは、前記アノード実装電極および前記カソード実装電極は、Auからなる。 In the practice of the present invention, the anode mounting electrode and the cathode mounting electrode are preferably made of Au.

本発明の実施において好ましくは、前記配線は、前記表面に形成されたバイパスカソードパッドおよびバイパスアノードパッドを有しており、前記複数のアノード貫通配線は、前記バイパスカソードパッドと前記アノード実装電極とを導通させるバイパスカソード貫通配線を含んでおり、前記複数のカソード貫通配線は、前記バイパスアノードパッドと前記カソード実装電極とを導通させるバイパスアノード貫通配線を含んでいる。 In the practice of the present invention, the wiring preferably has a bypass cathode pad and a bypass anode pad formed on the surface thereof, and the plurality of anode penetrating wirings have the bypass cathode pad and the anode mounting electrode. The bypass cathode penetrating wiring for conducting is included, and the plurality of cathode penetrating wiring includes a bypass anode penetrating wiring for conducting the bypass anode pad and the cathode mounting electrode.

本発明の実施において好ましくは、前記バイパスカソードパッドにはツェナーダイオードが導通接合されており、前記バイパスアノードパッドと前記ツェナーダイオードとを導通させるワイヤを備える。 In the practice of the present invention, a Zener diode is preferably conduction-bonded to the bypass cathode pad, and the bypass anode pad is provided with a wire for conducting the Zener diode.

本発明の実施において好ましくは、前記ケースには、その厚さ方向において前記複数のLEDチップを収容する収容凹部が形成されている。 In the practice of the present invention, the case is preferably formed with a housing recess for accommodating the plurality of LED chips in the thickness direction thereof.

本発明の実施において好ましくは、前記収容凹部には、前記複数のLEDチップを覆う封止樹脂が充填されている。 In the practice of the present invention, the accommodating recess is preferably filled with a sealing resin that covers the plurality of LED chips.

本発明の実施において好ましくは、前記封止樹脂は、前記LEDチップからの光によって励起されることにより前記LEDチップからの光とは異なる波長の光を発する蛍光材料が混入されている。 In the practice of the present invention, the sealing resin is preferably mixed with a fluorescent material that emits light having a wavelength different from the light from the LED chip when excited by the light from the LED chip.

本発明の実施において好ましくは、前記ケースは、その厚さ方向において略矩形状であり、その四隅には、厚さ方向断面形状が四半円状のコーナー凹部が形成されている。 In the practice of the present invention, the case is preferably substantially rectangular in the thickness direction, and corner recesses having a quarter-circular cross-sectional shape in the thickness direction are formed at the four corners thereof.

本発明の実施において好ましくは、前記複数のアノード貫通配線および前記複数のカソード貫通配線の少なくともいずれかには、第1凹部が形成され、前記表面層には、前記基材の厚さ方向視において、前記第1凹部に重なる第2凹部が形成され、前記第2凹部に充填された充填部をさらに備え、前記充填部は、前記基材の厚さ方向視において前記複数のLEDチップのいずれか一つに重なる。 In the practice of the present invention, a first recess is preferably formed in at least one of the plurality of anode penetrating wirings and the plurality of cathode penetrating wirings, and the surface layer is formed on the surface layer in terms of the thickness of the base material. A second recess is formed so as to overlap the first recess, and a filling portion filled in the second recess is further provided. The filling portion is one of the plurality of LED chips in the thickness direction of the base material. It overlaps with one.

本発明の実施において好ましくは、前記複数のLEDチップのいずれか一つおよび前記表面層の間に介在する接合部をさらに備え、前記充填部は、前記接合部および前記表面層の間に介在し、且つ、前記接合部および前記表面層のいずれにも接している。 In carrying out the present invention, it is preferable to further include a joint portion interposed between any one of the plurality of LED chips and the surface layer, and the filling portion is interposed between the joint portion and the surface layer. And, it is in contact with both the joint portion and the surface layer.

本発明の実施において好ましくは、前記充填部は、導電性の材料よりなる。 In the practice of the present invention, the filling portion is preferably made of a conductive material.

本発明の実施において好ましくは、前記充填部は、AuとSnとの合金よりなる。 In the practice of the present invention, the filling portion is preferably made of an alloy of Au and Sn.

本発明の実施において好ましくは、前記接合部は、導電性の材料よりなる。 In the practice of the present invention, the joint is preferably made of a conductive material.

本発明の実施において好ましくは、前記接合部は、AuとSnとの合金よりなる。 In the practice of the present invention, the joint is preferably made of an alloy of Au and Sn.

本発明の第2の側面によると、1以上のLEDチップと、前記LEDチップが搭載された表面、およびこの表面とは反対側に位置する裏面を有するケースとを備えた半導体発光装置であって、前記ケースは、前記LEDチップを囲む内壁面を有する基材を含んでおり、前記LEDチップ側に位置する内縁、前記内壁面に接する外縁、これら内縁および外縁を繋いでおり、かつ前記内縁から前記外縁に向かうほど前記表面から離間するように傾斜した反射面、を有する反射樹脂を備えることを特徴とする、半導体発光装置が提供される。 According to the second aspect of the present invention, the semiconductor light emitting device includes one or more LED chips, a front surface on which the LED chips are mounted, and a case having a back surface located on the opposite side of the front surface. The case includes a base material having an inner wall surface surrounding the LED chip, an inner edge located on the LED chip side, an outer edge in contact with the inner wall surface, connecting these inner edges and outer edges, and from the inner edge. Provided is a semiconductor light emitting device comprising a reflective resin having a reflective surface inclined so as to be separated from the surface toward the outer edge.

本発明の実施において好ましくは、前記反射樹脂は、前記基材よりも反射率が高い。 In the practice of the present invention, the reflective resin preferably has a higher reflectance than the substrate.

本発明の実施において好ましくは、前記反射樹脂は、白色である。 In the practice of the present invention, the reflective resin is preferably white.

本発明の実施において好ましくは、前記基材は、セラミックからなる。 In the practice of the present invention, the substrate is preferably made of ceramic.

本発明の実施において好ましくは、前記ケースは、前記LEDチップに導通し、かつ少なくともその一部が前記基材によって覆われたリードを具備しており、前記基材は、熱硬化性樹脂または熱可塑性樹脂を含んでいる。 Preferably, in the practice of the present invention, the case comprises a lead that conducts to the LED chip and at least a part thereof is covered with the base material, and the base material is a thermosetting resin or heat. Contains plastic resin.

本発明の実施において好ましくは、前記表面から前記外縁までの高さが、前記表面から前記LEDチップの活性層までの高さよりも高い。 In the practice of the present invention, the height from the surface to the outer edge is preferably higher than the height from the surface to the active layer of the LED chip.

本発明の実施において好ましくは、前記内壁面は、前記表面に対して直角である。 In the practice of the present invention, the inner wall surface is preferably at right angles to the surface.

本発明の実施において好ましくは、前記LEDチップに過大な逆電圧が印加されることを防止するバイパス機能素子を備えており、前記反射樹脂は、前記バイパス機能素子を覆っている。 In the practice of the present invention, it is preferable to include a bypass function element for preventing an excessive reverse voltage from being applied to the LED chip, and the reflection resin covers the bypass function element.

本発明の実施において好ましくは、前記反射樹脂は、前記バイパス機能素子に接続されたワイヤを覆っている。 In the practice of the present invention, the reflective resin preferably covers the wire connected to the bypass function element.

本発明の実施において好ましくは、前記基材は、前記表面から前記裏面側に凹んでおり、かつ前記LEDチップから離間しているとともに、前記バイパス機能素子を収容するせき止め凹部を有している。 In the practice of the present invention, the base material is preferably recessed from the front surface to the back surface side, is separated from the LED chip, and has a damming recess for accommodating the bypass function element.

本発明の実施において好ましくは、前記内縁は、前記せき止め凹部の端縁と一致している。 In the practice of the present invention, the inner edge preferably coincides with the edge of the damming recess.

本発明の実施において好ましくは、前記せき止め凹部は、前記バイパス機能素子に接続されたワイヤがボンディングされたパッドを収容している。 In the practice of the present invention, the damming recess preferably accommodates a pad to which a wire connected to the bypass function element is bonded.

本発明の実施において好ましくは、前記せき止め凹部は、前記LEDチップを囲む包囲部を有している。 In the practice of the present invention, the damming recess preferably has a surrounding portion surrounding the LED chip.

本発明の実施において好ましくは、複数の前記LEDチップを備えており、前記反射樹脂は、前記包囲部から互いに隣り合う前記LEDチップどうしの間に入り込んだ突出部を有している。 In the practice of the present invention, it is preferable to include a plurality of the LED chips, and the reflective resin has a protruding portion that penetrates between the LED chips adjacent to each other from the surrounding portion.

本発明の実施において好ましくは、前記隣り合うLEDチップどうしの間に入り込んだ部分よりも、前記ケースの中央寄りに位置する前記LEDチップを備える。 In the practice of the present invention, the LED chip is preferably located closer to the center of the case than the portion inserted between the adjacent LED chips.

本発明の実施において好ましくは、前記LEDチップは、前記表面に対面するアノード電極およびカソード電極を有するフリップチップタイプである。 In the practice of the present invention, the LED chip is preferably a flip chip type having an anode electrode and a cathode electrode facing the surface.

本発明の実施において好ましくは、前記反射樹脂の前記内縁は、前記LEDチップから離間している。 In the practice of the present invention, the inner edge of the reflective resin is preferably separated from the LED chip.

本発明の実施において好ましくは、前記LEDチップは、前記表面とは反対側に位置し、かつそれぞれにワイヤが接続されたアノード電極およびカソード電極を有する2ワイヤタイプである。 In the practice of the present invention, the LED chip is preferably a two-wire type having an anode electrode and a cathode electrode located on the opposite side of the surface and to which wires are connected to each other.

本発明の実施において好ましくは、前記反射樹脂の前記内縁は、前記LEDチップから離間している。 In the practice of the present invention, the inner edge of the reflective resin is preferably separated from the LED chip.

本発明の実施において好ましくは、前記ケースは、前記LEDチップに接続されたワイヤがボンディングされたアノードパッドおよびカソードパッドを備えており、前記アノードパッドおよびカソードパッドは、前記LEDチップよりも外側に配置されている。 Preferably, in the practice of the present invention, the case comprises an anode pad and a cathode pad to which a wire connected to the LED chip is bonded, and the anode pad and the cathode pad are arranged outside the LED chip. Has been done.

本発明の実施において好ましくは、前記反射樹脂は、前記アノードパッドおよび前記カソードパッドを覆っている。 In the practice of the present invention, the reflective resin preferably covers the anode pad and the cathode pad.

本発明の実施において好ましくは、前記LEDチップは、互いに積層されたn型半導体層、活性層、p型半導体層、これらを支持するサブマウント基板を有している。 In the practice of the present invention, the LED chip preferably has an n-type semiconductor layer, an active layer, a p-type semiconductor layer, and a submount substrate that supports them, which are laminated to each other.

本発明の実施において好ましくは、前記反射樹脂は、前記内壁面に囲まれた前記表面のうち、前記サブマウント基板が接合された部分以外のすべてを覆っている。 In the practice of the present invention, the reflective resin preferably covers all of the surface surrounded by the inner wall surface except the portion to which the submount substrate is joined.

本発明の実施において好ましくは、前記LEDチップおよび前記反射樹脂を覆い、前記LEDチップからの光を透過させる透明樹脂に、前記LEDチップからの光によって励起されることにより異なる波長の光を発する蛍光材料が混入された材料からなる封止樹脂を備える。 In the practice of the present invention, it is preferable that the transparent resin that covers the LED chip and the reflective resin and transmits the light from the LED chip emits light having a different wavelength by being excited by the light from the LED chip. A sealing resin made of a material mixed with the material is provided.

本発明の実施において好ましくは、前記ケースは、表面層、裏面層、複数のアノード貫通配線、および複数のカソード貫通配線を含み、前記表面層は、前記基材の表面に形成された複数ずつのアノードパッドおよびカソードパッドを含み、前記裏面層は、前記基材の裏面に形成されたアノード実装電極およびカソード実装電極を含み、前記複数のアノード貫通配線は、前記複数のアノードパッドと前記アノード実装電極とを導通させ、かつ前記基材の厚さ方向の少なくとも一部を貫通しており、前記複数のカソード貫通配線は、前記複数のカソードパッドと前記カソード実装電極とを導通させ、かつ前記基材の厚さ方向の少なくとも一部を貫通している。 Preferably, in the practice of the present invention, the case includes a front surface layer, a back surface layer, a plurality of anode penetration wirings, and a plurality of cathode penetration wirings, wherein the surface layer is composed of a plurality of each formed on the surface of the substrate. The back surface layer includes an anode pad and a cathode pad, the back surface layer includes an anode mounting electrode and a cathode mounting electrode formed on the back surface of the substrate, and the plurality of anode penetrating wirings include the plurality of anode pads and the anode mounting electrode. And penetrates at least a part of the base material in the thickness direction, and the plurality of cathode penetrating wires conduct the plurality of cathode pads and the cathode mounting electrode, and the base material. It penetrates at least a part of the thickness direction of.

本発明の実施において好ましくは、前記複数のアノード貫通配線および前記複数のカソード貫通配線の少なくともいずれかには、第1凹部が形成され、前記表面層には、前記基材の厚さ方向視において、前記第1凹部に重なる第2凹部が形成され、前記第2凹部に充填された充填部をさらに備え、前記充填部は、前記基材の厚さ方向視において前記複数のLEDチップのいずれか一つに重なる。 In the practice of the present invention, a first recess is preferably formed in at least one of the plurality of anode penetrating wirings and the plurality of cathode penetrating wirings, and the surface layer is formed on the surface layer in terms of the thickness of the base material. A second recess is formed so as to overlap the first recess, and a filling portion filled in the second recess is further provided. The filling portion is one of the plurality of LED chips in the thickness direction of the base material. It overlaps with one.

本発明の実施において好ましくは、前記複数のLEDチップのいずれか一つおよび前記表面層の間に介在する接合部をさらに備え、前記充填部は、前記接合部および前記表面層の間に介在し、且つ、前記接合部および前記表面層のいずれにも接している。 In carrying out the present invention, it is preferable to further include a joint portion interposed between any one of the plurality of LED chips and the surface layer, and the filling portion is interposed between the joint portion and the surface layer. And, it is in contact with both the joint portion and the surface layer.

本発明の実施において好ましくは、前記充填部は、導電性の材料よりなる。 In the practice of the present invention, the filling portion is preferably made of a conductive material.

本発明の実施において好ましくは、前記充填部は、AuとSnとの合金よりなる。 In the practice of the present invention, the filling portion is preferably made of an alloy of Au and Sn.

本発明の実施において好ましくは、前記接合部は、導電性の材料よりなる。 In the practice of the present invention, the joint is preferably made of a conductive material.

本発明の実施において好ましくは、前記接合部は、AuとSnとの合金よりなる。 In the practice of the present invention, the joint is preferably made of an alloy of Au and Sn.

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the invention will be more apparent by the detailed description given below with reference to the accompanying drawings.

本発明の第1実施形態の半導体発光装置の一例を示す要部平面図である。It is a main part plan view which shows an example of the semiconductor light emitting apparatus of 1st Embodiment of this invention. 図1のII-II線に沿う断面図である。It is sectional drawing which follows the II-II line of FIG. 図1の半導体発光装置に用いられるLEDチップの一例を示す要部拡大断面図である。FIG. 3 is an enlarged cross-sectional view of a main part showing an example of an LED chip used in the semiconductor light emitting device of FIG. 1. 図2のIV-IV線に沿う平面によって図1の半導体発光装置を切断したと仮定した場合の要部平面図である。It is a main part plan view when it is assumed that the semiconductor light emitting device of FIG. 1 is cut by the plane along the IV-IV line of FIG. 図2のV-V線に沿う平面によって図1の半導体発光装置を切断したと仮定した場合の要部平面図である。It is a main part plan view when it is assumed that the semiconductor light emitting device of FIG. 1 is cut by the plane along the VV line of FIG. 図1の半導体発光装置を示す底面図である。It is a bottom view which shows the semiconductor light emitting device of FIG. 本発明の第2実施形態の半導体発光装置の一例を示す要部平面図である。It is a main part plan view which shows an example of the semiconductor light emitting device of 2nd Embodiment of this invention. 図7のVIII-VIII線に沿う断面図である。FIG. 7 is a cross-sectional view taken along the line VIII-VIII of FIG. 図8に示す半導体発光装置の一部を拡大して示す部分拡大断面図である。FIG. 8 is a partially enlarged cross-sectional view showing a part of the semiconductor light emitting device shown in FIG. 8 in an enlarged manner. 本発明の第2実施形態の変形例にかかる半導体発光装置の部分拡大断面図である。It is a partially enlarged sectional view of the semiconductor light emitting device which concerns on the modification of the 2nd Embodiment of this invention. 本発明の第3実施形態に基づく半導体発光装置を示す要部平面図である。It is a main part plan view which shows the semiconductor light emitting apparatus based on 3rd Embodiment of this invention. 図11の半導体発光装置を示す底面図である。It is a bottom view which shows the semiconductor light emitting device of FIG. 図11のXIII-XIII線に沿う断面図である。11 is a cross-sectional view taken along the line XIII-XIII of FIG. 図11の半導体発光装置に用いられるLEDチップを示す断面図である。It is sectional drawing which shows the LED chip used for the semiconductor light emitting device of FIG. 本発明の第4実施形態に基づく半導体発光装置を示す要部平面図である。It is a main part plan view which shows the semiconductor light emitting device based on 4th Embodiment of this invention. 図15のXVI-XVI線に沿う断面図である。It is sectional drawing which follows the XVI-XVI line of FIG. 本発明の第5実施形態に基づく半導体発光装置を示す要部平面図である。It is a main part plan view which shows the semiconductor light emitting apparatus based on 5th Embodiment of this invention. 図17のXVIII-XVIII線に沿う断面図である。It is sectional drawing which follows the XVIII-XVIII line of FIG. 図17の半導体発光装置に用いられるLEDチップを示す断面図である。It is sectional drawing which shows the LED chip used for the semiconductor light emitting device of FIG. 本発明の第6実施形態に基づく半導体発光装置を示す要部平面図である。It is a main part plan view which shows the semiconductor light emitting apparatus based on the 6th Embodiment of this invention. 図20のXXI-XXI線に沿う断面図である。It is sectional drawing which follows the XXI-XXI line of FIG. 図20の半導体発光装置に用いられるLEDチップを示す断面図である。It is sectional drawing which shows the LED chip used for the semiconductor light emitting device of FIG. 本発明の第7実施形態の半導体発光装置の一例を示す要部平面図である。It is a main part plan view which shows an example of the semiconductor light emitting device of 7th Embodiment of this invention. 図23のXXIV-XXIV線に沿う断面図である。FIG. 3 is a cross-sectional view taken along the line XXIV-XXIV of FIG. 23. 図24に示す半導体発光装置の一部を拡大して示す部分拡大断面図である。It is a partially enlarged sectional view showing a part of the semiconductor light emitting device shown in FIG. 24 in an enlarged manner. 本発明の第7実施形態の変形例にかかる半導体発光装置の部分拡大断面図である。It is a partially enlarged sectional view of the semiconductor light emitting device which concerns on the modification of the 7th Embodiment of this invention. 従来の半導体発光装置の一例を示す要部断面図である。It is sectional drawing of the main part which shows an example of the conventional semiconductor light emitting device. 従来の半導体発光装置の一例を示す断面図である。It is sectional drawing which shows an example of the conventional semiconductor light emitting device.

以下、本発明の実施形態について、図面を参照して具体的に説明する。 Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings.

図1~図6は、本発明の第1実施形態の半導体発光装置の一例およびこれに用いられるLEDチップの一例を示している。本実施形態の半導体発光装置A1は、ケース2、複数のLEDチップ5、ツェナーダイオード6、および封止樹脂7を備えている。なお、図1においては、理解の便宜上封止樹脂7を省略している。 1 to 6 show an example of a semiconductor light emitting device according to the first embodiment of the present invention and an example of an LED chip used therein. The semiconductor light emitting device A1 of the present embodiment includes a case 2, a plurality of LED chips 5, a Zener diode 6, and a sealing resin 7. In FIG. 1, the sealing resin 7 is omitted for the sake of understanding.

ケース2は、半導体発光装置A1の土台となるものであり、基材3と配線4とを有している。ケース2のサイズは、平面視寸法が5~10mm角程度、厚さが1.0mm程度とされている。 The case 2 serves as a base for the semiconductor light emitting device A1 and has a base material 3 and wiring 4. The size of the case 2 is about 5 to 10 mm square in plan view and about 1.0 mm in thickness.

基材3は、平面視略矩形状の厚板状とされており、たとえばアルミナなどのセラミックからなる。本実施形態においては、このセラミックとして、低温同時焼成セラミックと称される、焼成温度が900℃程度と比較的低い材質が用いられている。この低温同時焼成セラミックは、低焼成温度により、配線4の材質となる金属と同時に焼成することが可能である。基材3の中央には、収容凹部33が形成されている。収容凹部33は、複数のLEDチップ5を収容しており、平面視形状が円形とされている。基材3の四隅には、コーナー凹部34が形成されている。コーナー凹部34は、半導体発光装置A1の製造方法において、セラミック材料を適切分割するために設けられた貫通孔の一部であり、断面四半円形状の溝とされている。基材3は、表面31と裏面32とを有している。本実施形態においては、収容凹部33の深さが、たとえば0.6mm程度とされている。 The base material 3 has a thick plate shape having a substantially rectangular shape in a plan view, and is made of a ceramic such as alumina. In the present embodiment, as this ceramic, a material called a low-temperature co-fired ceramic, which has a relatively low firing temperature of about 900 ° C., is used. This low-temperature co-fired ceramic can be fired at the same time as the metal that is the material of the wiring 4 due to the low firing temperature. A storage recess 33 is formed in the center of the base material 3. The accommodating recess 33 accommodates a plurality of LED chips 5, and has a circular shape in a plan view. Corner recesses 34 are formed at the four corners of the base material 3. The corner recess 34 is a part of a through hole provided for appropriately dividing the ceramic material in the manufacturing method of the semiconductor light emitting device A1, and is a groove having a quarter-circular cross section. The base material 3 has a front surface 31 and a back surface 32. In the present embodiment, the depth of the accommodating recess 33 is set to, for example, about 0.6 mm.

配線4は、複数のLEDチップ5に対して直流電力を供給するための経路として用いられるものであり、表面層41、中間層42、裏面層43、複数のアノード貫通配線44、および複数のカソード貫通配線45を有している。 The wiring 4 is used as a path for supplying DC power to a plurality of LED chips 5, and is a front surface layer 41, an intermediate layer 42, a back surface layer 43, a plurality of anode penetrating wirings 44, and a plurality of cathodes. It has a through wiring 45.

図4は、図2のIV-IV線に沿う平面で半導体発光装置A1を切断したと仮定した場合の要部平面図である。本発明においては、便宜上、配線4のうち、収容凹部33に囲まれた円形の表面31と、基材3の厚さ方向において表面31と同位に存在する面とに形成された部位を、表面層41と称している。 FIG. 4 is a plan view of a main part assuming that the semiconductor light emitting device A1 is cut along a plane along the IV-IV line of FIG. In the present invention, for convenience, a portion of the wiring 4 formed on the circular surface 31 surrounded by the accommodating recess 33 and the surface coexisting with the surface 31 in the thickness direction of the base material 3 is formed on the surface. It is referred to as layer 41.

表面層41は、複数のアノードパッド41a、複数のカソードパッド41b、バイパスカソードパッド41c、バイパスアノードパッド41d、アノードメッキ配線41e、およびカソードメッキ配線41fを含んでいる。本実施形態においては、表面層41のうちアノードメッキ配線41eおよびカソードメッキ配線41fを除く部分がAuからなり、アノードメッキ配線41eおよびカソードメッキ配線41fは、Auを含む適宜選択された金属からなる。 The surface layer 41 includes a plurality of anode pads 41a, a plurality of cathode pads 41b, a bypass cathode pad 41c, a bypass anode pad 41d, an anode plated wiring 41e, and a cathode plated wiring 41f. In the present embodiment, the portion of the surface layer 41 excluding the anode-plated wiring 41e and the cathode-plated wiring 41f is made of Au, and the anode-plated wiring 41e and the cathode-plated wiring 41f are made of an appropriately selected metal including Au.

複数のアノードパッド41aおよび複数のカソードパッド41bは、LEDチップ5を実装するためのものである。図4によく表れているように、アノードパッド41aとカソードパッド41bとは隣り合う組として配置されている。本実施形態においては、アノードパッド41aとカソードパッド41bとの組が、5組形成されている。各アノードパッド41aは、3本の平行な枝状部分と、これらの枝状部分に対して直角につながる帯状部分と、この帯状部分につながる円形部分とを有している。カソードパッド41bは、帯状部分とこの帯状部分につながる円形部分とを有している。 The plurality of anode pads 41a and the plurality of cathode pads 41b are for mounting the LED chip 5. As is often shown in FIG. 4, the anode pads 41a and the cathode pads 41b are arranged as a pair adjacent to each other. In the present embodiment, five pairs of the anode pad 41a and the cathode pad 41b are formed. Each anode pad 41a has three parallel branched portions, a strip-shaped portion connected at right angles to these branched portions, and a circular portion connected to the strip-shaped portion. The cathode pad 41b has a band-shaped portion and a circular portion connected to the band-shaped portion.

バイパスカソードパッド41cとバイパスアノードパッド41dは、LEDチップ5に過大な逆電圧が印加されることを回避するためのバイパス機能素子を実装するためのものであり、本実施形態においては、バイパス機能素子としてツェナーダイオード6が実装されている。バイパスカソードパッド41cは、円形状とされており、バイパスアノードパッド41dは、矩形状部分とこの矩形状部分につながる円形部分とを有している。 The bypass cathode pad 41c and the bypass anode pad 41d are for mounting a bypass function element for avoiding an excessive reverse voltage from being applied to the LED chip 5, and in the present embodiment, the bypass function element is used. The Zener diode 6 is mounted as a above. The bypass cathode pad 41c has a circular shape, and the bypass anode pad 41d has a rectangular portion and a circular portion connected to the rectangular portion.

アノードメッキ配線41eおよびカソードメッキ配線41fは、複数のアノードパッド41a、複数のカソードパッド41b、バイパスカソードパッド41c、バイパスアノードパッド41d、および裏面層43をメッキによって形成するために用いられるものである。アノードメッキ配線41eおよびカソードメッキ配線41fは、図4における基材3の図中上端から下端にわたって、互いにほぼ平行に延びている。 The anode-plated wiring 41e and the cathode-plated wiring 41f are used to form a plurality of anode pads 41a, a plurality of cathode pads 41b, a bypass cathode pad 41c, a bypass anode pad 41d, and a back surface layer 43 by plating. The anode-plated wiring 41e and the cathode-plated wiring 41f extend substantially parallel to each other from the upper end to the lower end of the base material 3 in FIG.

中間層42は、基材3の厚さ方向において表面31と裏面32とのほぼ中央(表面31から深さ0.2mm程度)に形成されている。図5は、図2のV-V線に沿う平面に沿って半導体発光装置A1を切断したと仮定した場合の要部平面図である。本図に示すように、中間層42は、カソード中継配線42aを含んでいる。カソード中継配線42aは、略五角形の部分と、この五角形部分につながる帯状部分と、この帯状部分に対して直角につながる帯状部分とを有している。 The intermediate layer 42 is formed substantially at the center of the front surface 31 and the back surface 32 (about 0.2 mm in depth from the surface 31) in the thickness direction of the base material 3. FIG. 5 is a plan view of a main part assuming that the semiconductor light emitting device A1 is cut along a plane along the VV line of FIG. 2. As shown in this figure, the intermediate layer 42 includes the cathode relay wiring 42a. The cathode relay wiring 42a has a substantially pentagonal portion, a strip-shaped portion connected to the pentagonal portion, and a strip-shaped portion connected to the strip-shaped portion at a right angle.

図6に示すように、裏面層43は、基材3の裏面32に形成されており、アノード実装電極43aとカソード実装電極43bとを有している。アノード実装電極43aおよびカソード実装電極43bは、半導体発光装置A1をたとえば回路基板などに面実装するために用いられる。本実施形態においては、アノード実装電極43aおよびカソード実装電極43bは、Auからなる。アノード実装電極43aは、略矩形状であり、図6において基材3の裏面32の右側2/3程度の領域を覆っている。カソード実装電極43bは、長矩形状であり、裏面32の左側1/4程度の領域を覆っている。 As shown in FIG. 6, the back surface layer 43 is formed on the back surface 32 of the base material 3, and has an anode mounting electrode 43a and a cathode mounting electrode 43b. The anode mounting electrode 43a and the cathode mounting electrode 43b are used for surface mounting the semiconductor light emitting device A1 on, for example, a circuit board. In the present embodiment, the anode mounting electrode 43a and the cathode mounting electrode 43b are made of Au. The anode mounting electrode 43a has a substantially rectangular shape and covers a region of about 2/3 on the right side of the back surface 32 of the base material 3 in FIG. The cathode mounting electrode 43b has a long rectangular shape and covers a region of about 1/4 on the left side of the back surface 32.

複数のアノード貫通配線44は、複数の全厚アノード貫通配線44a、複数のメッキ用アノード貫通配線44b、およびバイパスカソード貫通配線44cを含んでいる。複数のアノード貫通配線44はそれぞれ、Ag、Ta、もしくはハンダからなり、本実施形態においてはAgからなる。図2に示すように全厚アノード貫通配線44aは、基材3を表面31から裏面32までその厚さ方向に貫通している。図4および図6から理解される通り、複数の全厚アノード貫通配線44aは、基材3の厚さ方向視において複数のアノードパッド41aおよびアノード実装電極43aの双方に重なっている。すなわち、各全厚アノード貫通配線44aは、その表面31側の端面が、アノードパッド41aの円形部分によって覆われており、裏面32側の端面が、アノード実装電極43aによって覆われている。 The plurality of anode penetration wiring 44 includes a plurality of full-thickness anode penetration wiring 44a, a plurality of plating anode penetration wiring 44b, and a bypass cathode penetration wiring 44c. Each of the plurality of anode penetrating wires 44 is made of Ag, Ta, or solder, and in this embodiment, it is made of Ag. As shown in FIG. 2, the full-thickness anode penetrating wiring 44a penetrates the base material 3 from the front surface 31 to the back surface 32 in the thickness direction. As can be understood from FIGS. 4 and 6, the plurality of full-thickness anode through wirings 44a overlap both the plurality of anode pads 41a and the anode mounting electrodes 43a in the thickness direction of the base material 3. That is, the end face of each full-thickness anode penetrating wiring 44a on the front surface 31 side is covered with the circular portion of the anode pad 41a, and the end face on the back surface 32 side is covered with the anode mounting electrode 43a.

複数のメッキ用アノード貫通配線44bは、基材3をその厚さ方向において全厚アノード貫通配線44aと同じ領域を貫通している。図4および図6から理解される通り、複数のメッキ用アノード貫通配線44bは、基材3の厚さ方向視においてアノードメッキ配線41eおよびアノード実装電極43aの双方に重なっている。すなわち、各メッキ用アノード貫通配線44bは、その表面31側の端面が、アノードメッキ配線41eによって覆われており、裏面32側の端面が、アノード実装電極43aによって覆われている。 The plurality of plating anode penetrating wirings 44b penetrate the base material 3 in the same region as the full-thickness anode penetrating wirings 44a in the thickness direction. As can be understood from FIGS. 4 and 6, the plurality of anode through-anode wirings 44b for plating overlap both the anode-plated wiring 41e and the anode mounting electrode 43a in the thickness direction of the base material 3. That is, the end face of each plating anode penetrating wiring 44b on the front surface 31 side is covered with the anode plating wiring 41e, and the end face on the back surface 32 side is covered with the anode mounting electrode 43a.

バイパスカソード貫通配線44cは、全厚アノード貫通配線44aと同様に基材3を表面31から裏面32までその厚さ方向に貫通している。図4および図6から理解される通り、バイパスカソード貫通配線44cは、基材3の厚さ方向視においてバイパスカソードパッド41cおよびアノード実装電極43aの双方に重なっている。すなわち、バイパスカソード貫通配線44cは、その表面31側の端面が、バイパスカソードパッド41cによって覆われており、裏面32側の端面が、アノード実装電極43aによって覆われている。 The bypass cathode penetration wiring 44c penetrates the base material 3 from the front surface 31 to the back surface 32 in the thickness direction in the same manner as the full-thickness anode penetration wiring 44a. As can be understood from FIGS. 4 and 6, the bypass cathode penetrating wiring 44c overlaps both the bypass cathode pad 41c and the anode mounting electrode 43a in the thickness direction of the base material 3. That is, the end surface of the bypass cathode penetrating wiring 44c on the front surface 31 side is covered with the bypass cathode pad 41c, and the end surface on the back surface 32 side is covered with the anode mounting electrode 43a.

複数のカソード貫通配線45は、複数の表面側カソード貫通配線45a、複数の裏面側カソード貫通配線45b、複数のメッキ用カソード貫通配線45c、およびバイパスアノード貫通配線45dを含んでおり、本実施形態においてはAgからなる。図2に示すように、表面側カソード貫通配線45aは、基材3のうちその厚さ方向において表面31から中間層42までの部分を貫通している。図4および図5から理解される通り、複数の表面側カソード貫通配線45aは、基材3の厚さ方向視において複数のカソードパッド41bおよびカソード中継配線42aと重なっている。すなわち、複数の表面側カソード貫通配線45aは、その表面31側の端面が複数のカソードパッド41bによって覆われており、中間層42側の端面がカソード中継配線42aによって覆われている。 The plurality of cathode penetrating wiring 45 includes a plurality of front surface side cathode penetrating wiring 45a, a plurality of back surface side cathode penetrating wiring 45b, a plurality of plating cathode penetrating wiring 45c, and a bypass anode penetrating wiring 45d. Consists of Ag. As shown in FIG. 2, the surface-side cathode penetrating wiring 45a penetrates the portion of the base material 3 from the surface 31 to the intermediate layer 42 in the thickness direction thereof. As can be understood from FIGS. 4 and 5, the plurality of surface-side cathode penetrating wirings 45a overlap with the plurality of cathode pads 41b and the cathode relay wiring 42a in the thickness direction of the base material 3. That is, in the plurality of surface-side cathode penetrating wirings 45a, the end faces on the surface 31 side are covered with the plurality of cathode pads 41b, and the end faces on the intermediate layer 42 side are covered with the cathode relay wiring 42a.

複数の裏面側カソード貫通配線45bは、基材3のうちその厚さ方向において中間層42から裏面32までの部分を貫通している。図5および図6から理解される通り、複数の裏面側カソード貫通配線45bは、基材3の厚さ方向視においてカソード中継配線42aおよびカソード実装電極43bと重なっている。すなわち、複数の裏面側カソード貫通配線45bは、その中間層42側の端面がカソード中継配線42aによって覆われており、裏面32側の端面がカソード実装電極43bによって覆われている。中間層42のカソード中継配線42aを介して、複数の表面側カソード貫通配線45aと複数の裏面側カソード貫通配線45bとは互いに導通している。 The plurality of back surface side cathode penetrating wirings 45b penetrate the portion of the base material 3 from the intermediate layer 42 to the back surface 32 in the thickness direction thereof. As can be understood from FIGS. 5 and 6, the plurality of backside cathode penetrating wirings 45b overlap the cathode relay wirings 42a and the cathode mounting electrodes 43b in the thickness direction of the base material 3. That is, the end faces of the plurality of back surface side cathode penetrating wirings 45b on the intermediate layer 42 side are covered with the cathode relay wiring 42a, and the end faces on the back surface 32 side are covered with the cathode mounting electrodes 43b. The plurality of front side cathode penetrating wirings 45a and the plurality of back surface side cathode penetrating wirings 45b are electrically connected to each other via the cathode relay wiring 42a of the intermediate layer 42.

複数のメッキ用カソード貫通配線45cは、基材3をその厚さ方向において全厚アノード貫通配線44aと同じ領域を貫通している。図4および図6から理解される通り、複数のメッキ用カソード貫通配線45cは、基材3の厚さ方向視においてカソードメッキ配線41fおよびカソード実装電極43bの双方に重なっている。すなわち、各メッキ用カソード貫通配線45cは、その表面31側の端面が、カソードメッキ配線41fによって覆われており、裏面32側の端面が、カソード実装電極43bによって覆われている。 The plurality of plating cathode penetrating wirings 45c penetrate the base material 3 in the same region as the full-thickness anode penetrating wiring 44a in the thickness direction. As can be understood from FIGS. 4 and 6, the plurality of cathode penetrating wirings 45c for plating overlap both the cathode plating wiring 41f and the cathode mounting electrode 43b in the thickness direction of the base material 3. That is, in each plating cathode penetrating wiring 45c, the end surface on the front surface 31 side is covered with the cathode plating wiring 41f, and the end surface on the back surface 32 side is covered with the cathode mounting electrode 43b.

バイパスアノード貫通配線45dは、表面側カソード貫通配線45aと同様に基材3を表面31から中間層42までを貫通している。図4および図5から理解される通り、バイパスアノード貫通配線45dは、基材3の厚さ方向視においてバイパスアノードパッド41dおよびカソード中継配線42aの双方に重なっている。すなわち、バイパスアノード貫通配線45dは、その表面31側の端面が、バイパスアノードパッド41dによって覆われており、中間層42側の端面が、カソード中継配線42aによって覆われている。 The bypass anode penetrating wiring 45d penetrates the base material 3 from the surface 31 to the intermediate layer 42 in the same manner as the surface side cathode penetrating wiring 45a. As can be understood from FIGS. 4 and 5, the bypass anode penetrating wiring 45d overlaps both the bypass anode pad 41d and the cathode relay wiring 42a in the thickness direction of the base material 3. That is, the end surface of the bypass anode penetrating wiring 45d on the surface 31 side is covered with the bypass anode pad 41d, and the end surface on the intermediate layer 42 side is covered with the cathode relay wiring 42a.

半導体発光装置A1の光源となる複数のLEDチップ5のそれぞれは、以下のように構成されている。まず、たとえばサファイアからなる基板5a上に、たとえばGaN系半導体からなるn型半導体層5bが積層されている。さらに、n型半導体層5b上に活性層5cが積層されている。活性層5cは、たとえばGaN系半導体からなる複数の層が積層された多重量子井戸構造とされている。p型半導体層5dは、活性層5c上に積層されており、たとえはGaN系半導体からなる。アノード電極5eは、p型半導体層5d上に積層されており、たとえばAl,Au,Ag等の金属からなる。カソード電極5fは、p型半導体層5dおよび活性層5cをエッチングにより取り除くことによって露出したn型半導体層5b上に積層されており、たとえばAl,Au,Ag等の金属からなる。 Each of the plurality of LED chips 5 serving as the light source of the semiconductor light emitting device A1 is configured as follows. First, for example, an n-type semiconductor layer 5b made of a GaN-based semiconductor is laminated on a substrate 5a made of sapphire. Further, the active layer 5c is laminated on the n-type semiconductor layer 5b. The active layer 5c has, for example, a multiple quantum well structure in which a plurality of layers made of GaN-based semiconductors are laminated. The p-type semiconductor layer 5d is laminated on the active layer 5c, and is made of, for example, a GaN-based semiconductor. The anode electrode 5e is laminated on the p-type semiconductor layer 5d, and is made of a metal such as Al, Au, or Ag. The cathode electrode 5f is laminated on the n-type semiconductor layer 5b exposed by removing the p-type semiconductor layer 5d and the active layer 5c by etching, and is made of a metal such as Al, Au, or Ag.

個々のLEDチップ5は、それぞれが製造されたのちに、上下を反転させたいわゆるフリップチップと称される実装形態で、アノードパッド41aおよびカソードパッド41bに実装されている。詳細には、アノード電極5eは、接合部51を介してアノードパッド41aに接続されており、カソード電極5fは、接合部51を介してカソードパッド41bに接続されている。このような構成のLEDチップ5からは、たとえば青色光が発せられる。 The individual LED chips 5 are mounted on the anode pad 41a and the cathode pad 41b in a so-called flip chip mounting form in which the LED chips 5 are turned upside down after being manufactured. Specifically, the anode electrode 5e is connected to the anode pad 41a via the junction 51, and the cathode electrode 5f is connected to the cathode pad 41b via the junction 51. For example, blue light is emitted from the LED chip 5 having such a configuration.

ツェナーダイオード6は、LEDチップ5に過大な逆電圧が印加されることを回避するための機能素子であり、本実施形態においては、バイパスカソードパッド41cにダイボンディングされており、バイパスカソードパッド41cに導通している。またツェナーダイオード6とバイパスアノードパッド41dとは、ワイヤ61によって接続されている。なお、ツェナーダイオード6に代えて、逆電圧印加を回避する機能素子として、バリスタ素子やESD(Electro Static Discharge)保護素子を用いてもよい。 The Zener diode 6 is a functional element for avoiding an excessive reverse voltage being applied to the LED chip 5. In the present embodiment, the Zener diode 6 is die-bonded to the bypass cathode pad 41c and is die-bonded to the bypass cathode pad 41c. It is conducting. Further, the Zener diode 6 and the bypass anode pad 41d are connected by a wire 61. Instead of the Zener diode 6, a varistor element or an ESD (Electro Static Discharge) protection element may be used as a functional element for avoiding the application of a reverse voltage.

封止樹脂7は、ケース2の収容凹部33を埋めており、複数のLEDチップ5を覆っている。封止樹脂7は、透明なエポキシ樹脂またはシリコーン樹脂に蛍光材料が混入された材質からなる。この蛍光材料は、LEDチップ5からの青色光によって励起されることにより、たとえば黄色光を発する。この黄色光と青色光とが混色されることにより、半導体発光装置A1からは白色光が出射される。 The sealing resin 7 fills the accommodating recess 33 of the case 2 and covers a plurality of LED chips 5. The sealing resin 7 is made of a transparent epoxy resin or a silicone resin mixed with a fluorescent material. This fluorescent material emits, for example, yellow light when excited by blue light from the LED chip 5. By mixing the yellow light and the blue light, white light is emitted from the semiconductor light emitting device A1.

次に、半導体発光装置A1の作用について説明する。 Next, the operation of the semiconductor light emitting device A1 will be described.

本実施形態によれば、図2および図3に示すように、活性層5cとケース2との間には、基板5aは介在していない。基板5aと比較して、p型半導体層5dはごく薄く、アノード電極5eは、熱伝導率が高い金属からなる。このため、LEDチップ5が点灯したときに発生する熱は、ケース2へと伝わりやすい。したがって、LEDチップ5からの放熱を促進することが可能であり、LEDチップ5の発光効率を高めることができる。 According to the present embodiment, as shown in FIGS. 2 and 3, the substrate 5a is not interposed between the active layer 5c and the case 2. Compared with the substrate 5a, the p-type semiconductor layer 5d is extremely thin, and the anode electrode 5e is made of a metal having high thermal conductivity. Therefore, the heat generated when the LED chip 5 is turned on is easily transferred to the case 2. Therefore, it is possible to promote heat dissipation from the LED chip 5, and it is possible to increase the luminous efficiency of the LED chip 5.

アノードパッド41aは、全厚アノード貫通配線44aを介してアノード実装電極43aにつながっている。このため、LEDチップ5からの熱は、全厚アノード貫通配線44aを通じてアノード実装電極43a、さらには半導体発光装置A1が実装されたたとえば回路基板へと伝えられる。これは、LEDチップ5の放熱を促進し、LEDチップ5の発光効率を高めるのに適している。 The anode pad 41a is connected to the anode mounting electrode 43a via the full-thickness anode through wiring 44a. Therefore, the heat from the LED chip 5 is transferred to the anode mounting electrode 43a and further to, for example, the circuit board on which the semiconductor light emitting device A1 is mounted, through the full-thickness anode penetrating wiring 44a. This is suitable for promoting heat dissipation of the LED chip 5 and increasing the luminous efficiency of the LED chip 5.

また、カソードパッド41bは、表面側カソード貫通配線45a、カソード中継配線42a、および裏面側カソード貫通配線45bを介してカソード実装電極43bにつながっている。このため、LEDチップ5からの熱は、表面側カソード貫通配線45a、カソード中継配線42a、および裏面側カソード貫通配線45bを通じてカソード実装電極43b、さらには半導体発光装置A1が実装されたたとえば回路基板へと伝えられる。これは、LEDチップ5の放熱を促進し、LEDチップ5の発光効率を高めるのに適している。 Further, the cathode pad 41b is connected to the cathode mounting electrode 43b via the front surface side cathode penetration wiring 45a, the cathode relay wiring 42a, and the back surface side cathode penetration wiring 45b. Therefore, the heat from the LED chip 5 passes through the front surface side cathode through wiring 45a, the cathode relay wiring 42a, and the back surface side cathode through wiring 45b to the cathode mounting electrode 43b, and further to the circuit board on which the semiconductor light emitting device A1 is mounted, for example. Is told. This is suitable for promoting heat dissipation of the LED chip 5 and increasing the luminous efficiency of the LED chip 5.

複数のアノード貫通配線44および複数のカソード貫通配線45は、Agからなる。これは、LEDチップ5からの放熱を促進するのに有利である。また、複数のアノード貫通配線44および複数のカソード貫通配線45は、表面31側および裏面32側の端面が、表面層41および裏面層43によって覆われている。表面層41および裏面層43のうち、少なくともこれらの端面を覆う部分は、Auによって形成されている。これにより、比較的変質しやすいAgからなる複数のアノード貫通配線44および複数のカソード貫通配線45を適切に保護することができる。 The plurality of anode through wires 44 and the plurality of cathode through wires 45 are made of Ag. This is advantageous for promoting heat dissipation from the LED chip 5. Further, in the plurality of anode penetrating wirings 44 and the plurality of cathode penetrating wirings 45, the end faces on the front surface 31 side and the back surface 32 side are covered with the front surface layer 41 and the back surface layer 43. Of the front surface layer 41 and the back surface layer 43, at least a portion covering these end faces is formed by Au. This makes it possible to appropriately protect the plurality of anode through wiring 44 and the plurality of cathode through wiring 45 made of Ag, which are relatively easily denatured.

基材3は、アルミナなどのセラミックからなり、LEDチップ5の材料であるたとえばGaN系半導体と熱膨張率が比較的近似している。このため、LEDチップ5をケース2に実装する作業や、LEDチップ5の発光時などに、LEDチップ5とケース2との間に熱膨張差が生じにくい。これにより、LEDチップ5がケース2から剥離することを防止できる。 The base material 3 is made of a ceramic such as alumina, and has a thermal expansion rate relatively similar to that of, for example, a GaN-based semiconductor which is a material of the LED chip 5. Therefore, it is unlikely that a thermal expansion difference will occur between the LED chip 5 and the case 2 when the LED chip 5 is mounted on the case 2 or when the LED chip 5 emits light. This makes it possible to prevent the LED chip 5 from peeling off from the case 2.

バイパスカソードパッド41cは、バイパスカソード貫通配線44cを介してアノード実装電極43aにつながっている。これは、LEDチップ5に過大な逆電圧が印加されるのを回避するために、一時的な大電流をスムーズに流すのに適している。 The bypass cathode pad 41c is connected to the anode mounting electrode 43a via the bypass cathode through wiring 44c. This is suitable for smoothly passing a temporary large current in order to avoid applying an excessive reverse voltage to the LED chip 5.

図7~図9を用いて、本発明の第2実施形態について説明する。 A second embodiment of the present invention will be described with reference to FIGS. 7 to 9.

同図に示す半導体発光装置A2は、図9の充填部8を備える点において、半導体発光装置A1における構成と主に異なる。具体的には以下のとおりである。 The semiconductor light emitting device A2 shown in the figure is mainly different from the configuration of the semiconductor light emitting device A1 in that the filling portion 8 of FIG. 9 is provided. Specifically, it is as follows.

半導体発光装置A1の説明では省略したが、実際には、アノード貫通配線44やカソード貫通配線45には、基材3の裏面32側に凹む凹部が形成される場合が多い。このような凹部は基材3を焼成する際に形成される。図9に、アノード貫通配線44のうちの全厚アノード貫通配線44aに形成された凹部44hを示している。本実施形態においては、図7、図8に示すように、全厚アノード貫通配線44aに重なる位置に、複数のLEDチップ5がそれぞれ配置されている。 Although omitted in the description of the semiconductor light emitting device A1, in reality, the anode penetrating wiring 44 and the cathode penetrating wiring 45 often have recesses formed on the back surface 32 side of the base material 3. Such recesses are formed when the base material 3 is fired. FIG. 9 shows a recess 44h formed in the full-thickness anode penetrating wiring 44a of the anode penetrating wiring 44. In the present embodiment, as shown in FIGS. 7 and 8, a plurality of LED chips 5 are arranged at positions overlapping the full-thickness anode penetrating wiring 44a.

なお、本実施形態においては、一つのLEDチップ5と重なる位置に全厚アノード貫通配線44aが3つ形成されているが、一つのLEDチップ5に重なる全厚アノード貫通配線44aの個数は3つに限られず、1つや2つでもよいし、4つ以上でもよい。全厚アノード貫通配線44aの数が多いと、LEDチップ5からの熱をより効率良くアノード実装電極43aに伝えることができる。このことは、半導体発光装置A2の放熱性向上の観点から好ましい。また、全厚アノード貫通配線44aの数が多いことは、表面層41(アノードパッド41a)とアノード実装電極43aとの間の電気抵抗を減少させるのに適する。 In the present embodiment, three full-thickness anode penetrating wirings 44a are formed at positions overlapping with one LED chip 5, but the number of full-thickness anode penetrating wirings 44a overlapping with one LED chip 5 is three. It is not limited to this, and may be one, two, or four or more. When the number of full-thickness anode through wires 44a is large, the heat from the LED chip 5 can be transferred to the anode mounting electrode 43a more efficiently. This is preferable from the viewpoint of improving the heat dissipation of the semiconductor light emitting device A2. Further, the large number of full-thickness anode through wires 44a is suitable for reducing the electrical resistance between the surface layer 41 (anode pad 41a) and the anode mounting electrode 43a.

凹部44hを規定する表面は表面層41に覆われている。表面層41は全体にわたってほぼ均一な厚さである。そのため、表面層41にも凹部41hが形成されている。図9に示す凹部41hは、表面層41のうちアノードパッド41aに形成されている。凹部41hは、基材3の裏面32側に凹んでいる。凹部41hは、基材3の厚さ方向視において凹部44hに重なる。そのため、図9では、凹部41hは凹部44hの真上に位置している。なお特に図示しないが、本実施形態において表面層41は、Niよりなる層と、Auよりなる層とが積層された構造を有する。Niよりなる層は、Auよりなる層および基材3の間に介在している。 The surface defining the recess 44h is covered with the surface layer 41. The surface layer 41 has a substantially uniform thickness throughout. Therefore, the recess 41h is also formed in the surface layer 41. The recess 41h shown in FIG. 9 is formed in the anode pad 41a of the surface layer 41. The recess 41h is recessed on the back surface 32 side of the base material 3. The recess 41h overlaps the recess 44h in the thickness direction of the base material 3. Therefore, in FIG. 9, the recess 41h is located directly above the recess 44h. Although not particularly shown, in the present embodiment, the surface layer 41 has a structure in which a layer made of Ni and a layer made of Au are laminated. The layer made of Ni is interposed between the layer made of Au and the base material 3.

充填部8は、凹部41hに充填されている。充填部8は、表面層41および接合部51に接している。充填部8は、導電性の材料よりなっていてもよいし、絶縁性の材料よりなっていてもよい。本実施形態では、充填部8は導電性の材料よりなる。充填部8を構成する導電性の材料としては、たとえば、AuとSnとの合金が挙げられる。充填部8は、LEDチップ5を表面層41に配置する前に形成される。充填部8の形成は、たとえば、凹部41hにペーストを塗布することにより行う。 The filling portion 8 is filled in the recess 41h. The filling portion 8 is in contact with the surface layer 41 and the joining portion 51. The filling portion 8 may be made of a conductive material or an insulating material. In this embodiment, the filling portion 8 is made of a conductive material. Examples of the conductive material constituting the filling portion 8 include an alloy of Au and Sn. The filling portion 8 is formed before the LED chip 5 is arranged on the surface layer 41. The filling portion 8 is formed, for example, by applying a paste to the recess 41h.

本実施形態においても接合部51は、複数のLEDチップ5のいずれか一つと、表面層41との間に介在している。接合部51は、各LEDチップ5を表面層41に接合するためのものである。接合部51は、導電性の材料よりなっていてもよいし、絶縁性の材料よりなっていてもよい。本実施形態では、接合部51は導電性の材料よりなる。接合部51を構成する導電性の材料としては、たとえば、AuとSnとの合金が挙げられる。本実施形態とは異なり、接合部51を構成する導電性の材料は、銀ペーストやハンダであってもよい。 Also in this embodiment, the joint portion 51 is interposed between any one of the plurality of LED chips 5 and the surface layer 41. The joining portion 51 is for joining each LED chip 5 to the surface layer 41. The joint portion 51 may be made of a conductive material or an insulating material. In this embodiment, the joint 51 is made of a conductive material. Examples of the conductive material constituting the joint portion 51 include an alloy of Au and Sn. Unlike the present embodiment, the conductive material constituting the joint portion 51 may be silver paste or solder.

半導体発光装置A2によると、LEDチップ5を基材3に配置する前に、充填部8を凹部41hに形成することで、LEDチップ5が配置されるべき部位の表面をより平坦にすることができる。そのため、全厚アノード貫通配線44aに基材3の厚さ方向視において重なる位置にLEDチップ5を配置したとしても、LEDチップ5が凹部41hにはまり込まないから、LEDチップ5を配置する際にLEDチップ5の姿勢が崩れることを防止できる。したがって、半導体発光装置A2の製造上の歩留まりの向上を図ることができる。 According to the semiconductor light emitting device A2, by forming the filling portion 8 in the recess 41h before arranging the LED chip 5 on the base material 3, the surface of the portion where the LED chip 5 should be arranged can be made flatter. can. Therefore, even if the LED chip 5 is arranged at a position where the base material 3 overlaps with the full-thickness anode penetrating wiring 44a in the thickness direction view, the LED chip 5 does not fit into the recess 41h. It is possible to prevent the posture of the LED chip 5 from collapsing. Therefore, it is possible to improve the manufacturing yield of the semiconductor light emitting device A2.

なお、図9では、アノード貫通配線44に凹部44hが形成されており、表面層41のうちのアノードパッド41aに凹部41hが形成されている例を示した。図9に示したのと異なり、図10に示すように、カソード貫通配線45に凹部45hが形成されており、この凹部45hと基材3の厚さ方向視において重なる位置に凹部41hが形成されている場合も考えられる。この場合に、凹部41hに充填部8を形成し、カソード貫通配線45と基材3の厚さ方向視において重なる位置に、LEDチップを配置してもよい。 Note that FIG. 9 shows an example in which the recess 44h is formed in the anode penetrating wiring 44 and the recess 41h is formed in the anode pad 41a of the surface layer 41. Unlike that shown in FIG. 9, as shown in FIG. 10, a recess 45h is formed in the cathode through wiring 45, and a recess 41h is formed at a position where the recess 45h and the base material 3 overlap each other in the thickness direction. It is also possible that it is. In this case, the filling portion 8 may be formed in the recess 41h, and the LED chip may be arranged at a position where the cathode through wiring 45 and the base material 3 overlap each other in the thickness direction.

図11~図13は、本発明の第3実施形態に基づく半導体発光装置を示している。本実施形態の半導体発光装置101は、ケース200、複数のLEDチップ500、ツェナーダイオード600、反射樹脂710、および封止樹脂700を備えている。なお、図11においては、理解の便宜上封止樹脂700を省略している。 11 to 13 show a semiconductor light emitting device based on the third embodiment of the present invention. The semiconductor light emitting device 101 of the present embodiment includes a case 200, a plurality of LED chips 500, a Zener diode 600, a reflective resin 710, and a sealing resin 700. In FIG. 11, the sealing resin 700 is omitted for convenience of understanding.

ケース200は、半導体発光装置101の土台となるものであり、基材300と配線400とを有している。ケース200のサイズは、平面視寸法が5~10mm角程度、厚さが1.0mm程度とされている。 The case 200 serves as a base for the semiconductor light emitting device 101, and has a base material 300 and a wiring 400. The size of the case 200 is such that the plan view dimension is about 5 to 10 mm square and the thickness is about 1.0 mm.

基材300は、平面視略矩形状の厚板状とされており、たとえばアルミナなどのセラミックからなる。本実施形態においては、このセラミックとして、低温同時焼成セラミックと称される、焼成温度が900℃程度と比較的低い材質が用いられている。この低温同時焼成セラミックは、低焼成温度により、配線400の材質となる金属と同時に焼成することが可能である。 The base material 300 has a thick plate shape having a substantially rectangular shape in a plan view, and is made of a ceramic such as alumina. In the present embodiment, as this ceramic, a material called a low-temperature co-fired ceramic, which has a relatively low firing temperature of about 900 ° C., is used. This low-temperature co-fired ceramic can be fired at the same time as the metal that is the material of the wiring 400 due to the low firing temperature.

基材300の中央には、収容凹部303が形成されている。収容凹部303は、複数のLEDチップ500を収容しており、平面視形状が矩形状とされている。基材300の四隅には、コーナー凹部304が形成されている。コーナー凹部304は、半導体発光装置101の製造方法において、セラミック材料を適切分割するために設けられた貫通孔の一部であり、断面四半円形状の溝とされている。基材300は、表面301と裏面302とを有している。収容凹部303の内壁面305は、環状であり、表面301に対して直角である。本実施形態においては、収容凹部303の深さが、たとえば0.6mm程度とされている。 A housing recess 303 is formed in the center of the base material 300. The accommodating recess 303 accommodates a plurality of LED chips 500, and has a rectangular shape in a plan view. Corner recesses 304 are formed at the four corners of the base material 300. The corner recess 304 is a part of a through hole provided for appropriately dividing the ceramic material in the method of manufacturing the semiconductor light emitting device 101, and is a groove having a quarter-circular cross section. The base material 300 has a front surface 301 and a back surface 302. The inner wall surface 305 of the accommodating recess 303 is annular and perpendicular to the surface 301. In the present embodiment, the depth of the accommodating recess 303 is set to, for example, about 0.6 mm.

基材300は、せき止め凹部306を有している。せき止め凹部306は、表面301から凹んでおり、内壁面305に接している。本実施形態においては、せき止め凹部306は矩形状とされている。 The base material 300 has a damming recess 306. The damming recess 306 is recessed from the surface 301 and is in contact with the inner wall surface 305. In the present embodiment, the damming recess 306 has a rectangular shape.

配線400は、複数のLEDチップ500に対して直流電力を供給するための経路として用いられるものであり、表面層410、中間層420、裏面層430、複数のアノード貫通配線440、および複数のカソード貫通配線450を有している。 The wiring 400 is used as a path for supplying DC power to a plurality of LED chips 500, and has a front surface layer 410, an intermediate layer 420, a back surface layer 430, a plurality of anode penetrating wirings 440, and a plurality of cathodes. It has a through wiring 450.

表面層410は、複数のアノードパッド411、複数のカソードパッド412、バイパスカソードパッド413、およびバイパスアノードパッド414を含んでいる。表面層410は、たとえばAuからなる。 The surface layer 410 includes a plurality of anode pads 411, a plurality of cathode pads 412, a bypass cathode pad 413, and a bypass anode pad 414. The surface layer 410 is made of, for example, Au.

複数のアノードパッド411および複数のカソードパッド412は、LEDチップ500を実装するためのものである。アノードパッド411とカソードパッド412とは隣り合う組として配置されている。本実施形態においては、アノードパッド411とカソードパッド412との組が、5組形成されている。各アノードパッド411は、3本の平行な枝状部分と、これらの枝状部分に対して直角につながる帯状部分と、この帯状部分につながる円形部分とを有している。カソードパッド412は、帯状部分とこの帯状部分につながる円形部分とを有している。 The plurality of anode pads 411 and the plurality of cathode pads 412 are for mounting the LED chip 500. The anode pad 411 and the cathode pad 412 are arranged as a pair adjacent to each other. In the present embodiment, five pairs of the anode pad 411 and the cathode pad 412 are formed. Each anode pad 411 has three parallel branched portions, a strip-shaped portion connected at right angles to these branched portions, and a circular portion connected to the strip-shaped portion. The cathode pad 412 has a strip-shaped portion and a circular portion connected to the strip-shaped portion.

バイパスカソードパッド413とバイパスアノードパッド414は、LEDチップ500に過大な逆電圧が印加されることを回避するためのバイパス機能素子を実装するためのものであり、本実施形態においては、バイパス機能素子としてツェナーダイオード600が実装されている。バイパスカソードパッド413は、円形状とされており、バイパスアノードパッド414は、矩形状部分とこの矩形状部分につながる円形部分とを有している。 The bypass cathode pad 413 and the bypass anode pad 414 are for mounting a bypass function element for avoiding an excessive reverse voltage from being applied to the LED chip 500, and in the present embodiment, the bypass function element is used. As a Zener diode 600 is mounted. The bypass cathode pad 413 has a circular shape, and the bypass anode pad 414 has a rectangular portion and a circular portion connected to the rectangular portion.

中間層420は、基材300の厚さ方向において表面301と裏面302とのほぼ中央(表面301から深さ0.2mm程度)に形成されている。中間層420は、カソード中継配線421を含んでいる。 The intermediate layer 420 is formed substantially at the center of the front surface 301 and the back surface 302 (about 0.2 mm in depth from the surface 301) in the thickness direction of the base material 300. The intermediate layer 420 includes the cathode relay wiring 421.

図12に示すように、裏面層430は、基材300の裏面302に形成されており、アノード実装電極431とカソード実装電極432とを有している。アノード実装電極431およびカソード実装電極432は、半導体発光装置101をたとえば回路基板などに面実装するために用いられる。本実施形態においては、アノード実装電極431およびカソード実装電極432は、Auからなる。アノード実装電極431は、略矩形状であり、基材300の裏面302の図中右側2/3程度の領域を覆っている。カソード実装電極432は、長矩形状であり、裏面302の図中左側1/4程度の領域を覆っている。 As shown in FIG. 12, the back surface layer 430 is formed on the back surface 302 of the base material 300, and has an anode mounting electrode 431 and a cathode mounting electrode 432. The anode mounting electrode 431 and the cathode mounting electrode 432 are used for surface mounting the semiconductor light emitting device 101 on, for example, a circuit board. In the present embodiment, the anode mounting electrode 431 and the cathode mounting electrode 432 are made of Au. The anode mounting electrode 431 has a substantially rectangular shape and covers a region of about 2/3 on the right side of the back surface 302 of the base material 300 in the drawing. The cathode mounting electrode 432 has a long rectangular shape and covers a region of about 1/4 on the left side of the drawing of the back surface 302.

複数のアノード貫通配線440は、複数の全厚アノード貫通配線441およびバイパスカソード貫通配線443を含んでいる。複数のアノード貫通配線440はそれぞれ、Ag、Ta、もしくはハンダからなり、本実施形態においてはAgからなる。図13に示すように全厚アノード貫通配線441は、基材300を表面301から裏面302までその厚さ方向に貫通している。各全厚アノード貫通配線441は、その表面301側の端面が、アノードパッド411の円形部分によって覆われており、裏面302側の端面が、アノード実装電極431によって覆われている。 The plurality of anode penetration wiring 440 includes a plurality of full-thickness anode penetration wiring 441 and a bypass cathode penetration wiring 443. Each of the plurality of anode penetrating wires 440 is made of Ag, Ta, or solder, and in this embodiment, it is made of Ag. As shown in FIG. 13, the full-thickness anode penetration wiring 441 penetrates the base material 300 from the front surface 301 to the back surface 302 in the thickness direction. The end face of each full-thickness anode penetrating wiring 441 on the front surface 301 side is covered with the circular portion of the anode pad 411, and the end face on the back surface 302 side is covered with the anode mounting electrode 431.

バイパスカソード貫通配線443は、全厚アノード貫通配線441と同様に基材300を表面301から裏面302までその厚さ方向に貫通している。バイパスカソード貫通配線443は、その表面301側の端面が、バイパスカソードパッド413によって覆われており、裏面302側の端面が、アノード実装電極431によって覆われている。 The bypass cathode penetration wiring 443 penetrates the base material 300 from the front surface 301 to the back surface 302 in the thickness direction in the same manner as the full-thickness anode penetration wiring 441. The end face of the bypass cathode penetrating wiring 443 on the front surface 301 side is covered with the bypass cathode pad 413, and the end face on the back surface 302 side is covered with the anode mounting electrode 431.

複数のカソード貫通配線450は、複数の表面側カソード貫通配線451、複数の裏面側カソード貫通配線(図示略)、およびバイパスアノード貫通配線(図示略)を含んでおり、本実施形態においてはAgからなる。表面側カソード貫通配線451は、基材300のうちその厚さ方向において表面301から中間層420までの部分を貫通している。表面側カソード貫通配線451は、その表面301側の端面が複数のカソードパッド412によって覆われており、中間層420側の端面がカソード中継配線421によって覆われている。前記裏面側カソード貫通配線は、基材300のうちその厚さ方向において中間層420から裏面302までの部分を貫通している。前記裏面側カソード貫通配線は、その中間層420側の端面がカソード中継配線421によって覆われており、裏面302側の端面がカソード実装電極432によって覆われている。中間層420のカソード中継配線421を介して、複数の表面側カソード貫通配線451と前記複数の裏面側カソード貫通配線とは互いに導通している。前記バイパスアノード貫通配線は、表面側カソード貫通配線451と同様に基材300を表面301から中間層420までを貫通している。バイパスアノード貫通配線は、その表面301側の端面が、バイパスアノードパッド414によって覆われており、中間層420側の端面が、カソード中継配線421によって覆われている。 The plurality of cathode penetrating wiring 450 includes a plurality of front side cathode penetrating wirings 451 and a plurality of back surface side cathode penetrating wirings (not shown), and bypass anode penetrating wirings (not shown). Become. The surface-side cathode penetration wiring 451 penetrates the portion of the base material 300 from the surface 301 to the intermediate layer 420 in the thickness direction thereof. The end surface of the surface-side cathode penetrating wiring 451 on the surface 301 side is covered with a plurality of cathode pads 412, and the end surface on the intermediate layer 420 side is covered with a cathode relay wiring 421. The back surface side cathode penetration wiring penetrates the portion of the base material 300 from the intermediate layer 420 to the back surface 302 in the thickness direction thereof. The end surface of the back surface side cathode penetrating wiring on the intermediate layer 420 side is covered with the cathode relay wiring 421, and the end surface on the back surface 302 side is covered with the cathode mounting electrode 432. The plurality of front side cathode penetrating wirings 451 and the plurality of back surface side cathode penetrating wirings are electrically connected to each other via the cathode relay wiring 421 of the intermediate layer 420. The bypass anode penetrating wiring penetrates the base material 300 from the surface 301 to the intermediate layer 420 in the same manner as the surface side cathode penetrating wiring 451. The end face of the bypass anode penetrating wiring on the surface 301 side is covered with the bypass anode pad 414, and the end face on the intermediate layer 420 side is covered with the cathode relay wiring 421.

基材300の最上面には、2つのテスト電極460が形成されている。これらのテスト電極460は、複数のアノードパッド411および複数のカソードパッド412と導通している。半導体発光装置101の製造工程においては、テスト用の電源プローブを2つのテスト電極460に接触させることにより、LEDチップ500の点灯テストを行うことができる。 Two test electrodes 460 are formed on the uppermost surface of the base material 300. These test electrodes 460 are conductive with the plurality of anode pads 411 and the plurality of cathode pads 412. In the manufacturing process of the semiconductor light emitting device 101, the lighting test of the LED chip 500 can be performed by bringing the test power probe into contact with the two test electrodes 460.

半導体発光装置101の光源となる複数のLEDチップ500のそれぞれは、以下のように構成されている。まず、図14に示すようにたとえばサファイアからなる基板501上に、たとえばGaN系半導体からなるn型半導体層502が積層されている。さらに、n型半導体層502上に活性層503が積層されている。活性層503は、たとえばGaN系半導体からなる複数の層が積層された多重量子井戸構造とされている。p型半導体層504は、活性層503上に積層されており、たとえはGaN系半導体からなる。アノード電極505は、p型半導体層504上に積層されており、たとえばAl,Au,Ag等の金属からなる。カソード電極506は、p型半導体層504および活性層503をエッチングにより取り除くことによって露出したn型半導体層502上に積層されており、たとえばAl,Au,Ag等の金属からなる。 Each of the plurality of LED chips 500 serving as a light source of the semiconductor light emitting device 101 is configured as follows. First, as shown in FIG. 14, an n-type semiconductor layer 502 made of, for example, a GaN-based semiconductor is laminated on a substrate 501 made of, for example, sapphire. Further, the active layer 503 is laminated on the n-type semiconductor layer 502. The active layer 503 has, for example, a multiple quantum well structure in which a plurality of layers made of GaN-based semiconductors are laminated. The p-type semiconductor layer 504 is laminated on the active layer 503, for example, and is made of a GaN-based semiconductor. The anode electrode 505 is laminated on the p-type semiconductor layer 504 and is made of, for example, a metal such as Al, Au, or Ag. The cathode electrode 506 is laminated on the n-type semiconductor layer 502 exposed by removing the p-type semiconductor layer 504 and the active layer 503 by etching, and is made of a metal such as Al, Au, or Ag.

個々のLEDチップ500は、それぞれが製造されたのちに、上下を反転させたいわゆるフリップチップと称される実装形態で、アノードパッド411およびカソードパッド412に実装されている。詳細には、アノード電極505は、接合部510を介してアノードパッド411に接続されており、カソード電極506は、接合部510を介してカソードパッド412に接続されている。このような構成のLEDチップ500からは、たとえば青色光が発せられる。 The individual LED chips 500 are mounted on the anode pad 411 and the cathode pad 412 in a so-called flip chip mounting form in which the LED chips 500 are turned upside down after being manufactured. Specifically, the anode electrode 505 is connected to the anode pad 411 via the junction 510, and the cathode electrode 506 is connected to the cathode pad 412 via the junction 510. For example, blue light is emitted from the LED chip 500 having such a configuration.

ツェナーダイオード600は、LEDチップ500に過大な逆電圧が印加されることを回避するためのバイパス機能素子であり、本実施形態においては、バイパスカソードパッド413にダイボンディングされており、バイパスカソードパッド413に導通している。またツェナーダイオード600とバイパスアノードパッド414とは、ワイヤ610によって接続されている。ツェナーダイオード600、バイパスカソードパッド413、およびバイパスアノードパッド414は、せき止め凹部306内に形成されている。なお、ツェナーダイオード600に代えて、逆電圧印加を回避するバイパス機能素子として、バリスタ素子やESD(Electro Static Discharge)保護素子を用いてもよい。 The Zener diode 600 is a bypass function element for avoiding an excessive reverse voltage being applied to the LED chip 500. In the present embodiment, the Zener diode 600 is die-bonded to the bypass cathode pad 413 and is bypass cathode pad 413. Is conducting to. Further, the Zener diode 600 and the bypass anode pad 414 are connected by a wire 610. The Zener diode 600, the bypass cathode pad 413, and the bypass anode pad 414 are formed in the damming recess 306. Instead of the Zener diode 600, a varistor element or an ESD (Electro Static Discharge) protection element may be used as a bypass function element for avoiding the application of a reverse voltage.

反射樹脂710は、たとえばシリコーン樹脂に酸化チタンが混入された材料からなり、鮮やかな白色を呈する。図11および図13に示すように、反射樹脂710は、内縁712、外縁713、および反射面711を有している。内縁712は、複数のLEDチップ500から離間した位置において、これらを囲んでいる。外縁713は、内壁面305と接している。反射面711は、内縁712と外縁713とを繋ぐ面であり、内縁712から外縁713に向かうほど表面301からの高さが高い傾斜面とされている。内縁712は、表面301に接している。また、表面301から外縁713までの高さaは、表面301からLEDチップ500の活性層503までの高さbよりも高い。反射樹脂710は、ツェナーダイオード600、バイパスカソードパッド413、バイパスアノードパッド414、およびワイヤ610を覆っている。内縁712の一部は、せき止め凹部306の端縁の一部と一致している。反射樹脂710は、たとえば適度な粘性を有する樹脂材料を表面301およびせき止め凹部306に付着させることによって形成できる。この樹脂材料の流動および表面張力によって、上述した反射樹脂710の形状が実現される。 The reflective resin 710 is made of, for example, a material in which titanium oxide is mixed with a silicone resin, and exhibits a bright white color. As shown in FIGS. 11 and 13, the reflective resin 710 has an inner edge 712, an outer edge 713, and a reflective surface 711. The inner edge 712 surrounds them at positions separated from the plurality of LED chips 500. The outer edge 713 is in contact with the inner wall surface 305. The reflective surface 711 is a surface connecting the inner edge 712 and the outer edge 713, and is an inclined surface having a higher height from the surface 301 toward the outer edge 713 from the inner edge 712. The inner edge 712 is in contact with the surface 301. Further, the height a from the surface 301 to the outer edge 713 is higher than the height b from the surface 301 to the active layer 503 of the LED chip 500. The reflective resin 710 covers the Zener diode 600, the bypass cathode pad 413, the bypass anode pad 414, and the wire 610. A portion of the inner edge 712 coincides with a portion of the edge of the damming recess 306. The reflective resin 710 can be formed, for example, by adhering a resin material having an appropriate viscosity to the surface 301 and the damming recess 306. The shape of the reflective resin 710 described above is realized by the flow and surface tension of the resin material.

封止樹脂700は、ケース200の収容凹部303を埋めており、複数のLEDチップ500および反射樹脂710を覆っている。封止樹脂700は、透明なエポキシ樹脂またはシリコーン樹脂に蛍光材料が混入された材質からなる。この蛍光材料は、LEDチップ500からの青色光によって励起されることにより、たとえば黄色光を発する。この黄色光と青色光とが混色されることにより、半導体発光装置101からは白色光が出射される。 The sealing resin 700 fills the accommodating recess 303 of the case 200 and covers the plurality of LED chips 500 and the reflective resin 710. The sealing resin 700 is made of a transparent epoxy resin or a silicone resin mixed with a fluorescent material. This fluorescent material emits, for example, yellow light when excited by blue light from the LED chip 500. By mixing the yellow light and the blue light, white light is emitted from the semiconductor light emitting device 101.

次に、半導体発光装置101の作用について説明する。 Next, the operation of the semiconductor light emitting device 101 will be described.

本実施形態によれば、図13に示すように、LEDチップ500と内壁面305との間には、反射面711が存在する。反射面711は、LEDチップ500側の内縁712から内壁面305と接する外縁713に向かって、表面301からの高さが徐々に高くなるように傾斜している。これにより、LEDチップ500から側方に出射した光を図中上方へと適切に向かわせることができる。また、反射面711は、収容凹部303内に設けた反射樹脂710によって構成されている。このため、反射樹脂710を設けることによっては、ケース200のサイズを大きくする必要がない。したがって、半導体発光装置101の高輝度化と小型化とを図ることができる。 According to the present embodiment, as shown in FIG. 13, a reflecting surface 711 exists between the LED chip 500 and the inner wall surface 305. The reflective surface 711 is inclined from the inner edge 712 on the LED chip 500 side toward the outer edge 713 in contact with the inner wall surface 305 so that the height from the surface 301 gradually increases. As a result, the light emitted laterally from the LED chip 500 can be appropriately directed upward in the figure. Further, the reflective surface 711 is composed of a reflective resin 710 provided in the accommodating recess 303. Therefore, it is not necessary to increase the size of the case 200 by providing the reflective resin 710. Therefore, it is possible to increase the brightness and reduce the size of the semiconductor light emitting device 101.

反射樹脂710は、基材300の材料であるセラミックよりも反射率が高い材料からなる。これにより、LEDチップ500からの光が反射面711によって反射されるときの減衰を抑制することができる。反射樹脂710の材料として、白色樹脂を用いることは、反射による減衰を抑制するのに好適である。 The reflective resin 710 is made of a material having a higher reflectance than the ceramic which is the material of the base material 300. This makes it possible to suppress attenuation when the light from the LED chip 500 is reflected by the reflecting surface 711. Using a white resin as the material of the reflective resin 710 is suitable for suppressing attenuation due to reflection.

活性層503は、LEDチップ500における発光部位である。図13および図15に示すように、表面301から外縁713までの高さaは、表面301から活性層503までの高さbよりも高い。このため、活性層503から側方に出射された光の正面には、反射面711が位置している。したがって、活性層503から側方に出射された光を上方へと効率よく反射することができる。 The active layer 503 is a light emitting portion in the LED chip 500. As shown in FIGS. 13 and 15, the height a from the surface 301 to the outer edge 713 is higher than the height b from the surface 301 to the active layer 503. Therefore, the reflective surface 711 is located in front of the light emitted laterally from the active layer 503. Therefore, the light emitted laterally from the active layer 503 can be efficiently reflected upward.

内壁面305が表面301に対して直角であることは、ケース200の小型化に有利である。 The fact that the inner wall surface 305 is perpendicular to the surface 301 is advantageous for miniaturization of the case 200.

一般的に、ツェナーダイオード600は、白色樹脂からなる反射樹脂710と比べてより多くの光を吸収する。このツェナーダイオード600を反射樹脂710によって覆うことにより、LEDチップ500からの光がツェナーダイオード600に吸収されることを防止可能であり、半導体発光装置101の高輝度化をさらに促進することができる。せき止め凹部306にツェナーダイオード600を配置することにより、反射樹脂710を形成する際に、液状あるいはペースト状の樹脂材料をせき止め凹部306に付着させると、この樹脂材料によってツェナーダイオード600を適切に覆いつつ、内縁712がせき止め凹部306の端縁を超えることを表面張力によって回避することができる。これは、高輝度化を図る一方、反射樹脂710がLEDチップ500のたとえば活性層503に付着してしまうことを防止するのに適している。 Generally, the Zener diode 600 absorbs more light than the reflective resin 710 made of white resin. By covering the Zener diode 600 with the reflective resin 710, it is possible to prevent the light from the LED chip 500 from being absorbed by the Zener diode 600, and it is possible to further promote the increase in brightness of the semiconductor light emitting device 101. By arranging the Zener diode 600 in the damming recess 306, when a liquid or paste-like resin material is adhered to the damming recess 306 when the reflective resin 710 is formed, the Zener diode 600 is appropriately covered by this resin material. , The inner edge 712 can be prevented from exceeding the edge of the damming recess 306 by surface tension. This is suitable for preventing the reflective resin 710 from adhering to, for example, the active layer 503 of the LED chip 500 while increasing the brightness.

図15~図22は、本発明の他の実施形態を示している。なお、これらの図において、前記実施形態と同一または類似の要素には、前記実施形態と同一の符号を付している。 15 to 22 show other embodiments of the present invention. In these figures, the same or similar elements as those in the embodiment are designated by the same reference numerals as those in the embodiment.

図15および図16は、本発明の第4実施形態に基づく半導体発光装置を示している。本実施形態の半導体発光装置102は、せき止め凹部306の構成が上述した実施形態と異なっている。 15 and 16 show a semiconductor light emitting device based on the fourth embodiment of the present invention. The semiconductor light emitting device 102 of the present embodiment has a different configuration of the damming recess 306 from the above-described embodiment.

本実施形態においては、せき止め凹部306は、包囲部307および突出部308を有している。包囲部307は、内壁面305に沿った環状であり、複数のLEDチップ500を囲んでいる。突出部308は、包囲部307から互いに隣り合うLEDチップ500どうしの間に突出している。突出部308の先端よりもケース200の中央寄り領域には、1つのLEDチップ500が配置されている。 In this embodiment, the damming recess 306 has a surrounding portion 307 and a protruding portion 308. The surrounding portion 307 is an annular shape along the inner wall surface 305 and surrounds a plurality of LED chips 500. The protruding portion 308 protrudes from the surrounding portion 307 between the LED chips 500 adjacent to each other. One LED chip 500 is arranged in a region closer to the center of the case 200 than the tip of the protrusion 308.

本実施形態においては、反射樹脂710の内縁712すべてが、せき止め凹部306の端縁と一致している。すなわち、反射樹脂710は、表面301から退避した位置に設けられている。 In the present embodiment, all the inner edges 712 of the reflective resin 710 coincide with the edge of the damming recess 306. That is, the reflective resin 710 is provided at a position retracted from the surface 301.

このような実施形態によっても、半導体発光装置102の高輝度化と小型化をと図ることができる。また、せき止め凹部306に包囲部307を設けることにより、反射樹脂710の内縁712をLEDチップ500に対してより近い位置に設けるとともに、反射樹脂710を形成する際に誤ってLEDチップ500に樹脂材料が付着してしまうことを防止することができる。突出部308を設けることにより、隣り合うLEDチップ500どうしに挟まれたスペースに、反射樹脂710を適切に形成することができる。反射面711のうち突出部308によって延長された部分は、中央に位置するLEDチップ500からの光を効率よく反射することができる。 Even with such an embodiment, it is possible to increase the brightness and reduce the size of the semiconductor light emitting device 102. Further, by providing the surrounding portion 307 in the damming recess 306, the inner edge 712 of the reflective resin 710 is provided at a position closer to the LED chip 500, and when the reflective resin 710 is formed, the resin material is erroneously attached to the LED chip 500. Can be prevented from adhering. By providing the protruding portion 308, the reflective resin 710 can be appropriately formed in the space sandwiched between the adjacent LED chips 500. The portion of the reflecting surface 711 extended by the protruding portion 308 can efficiently reflect the light from the LED chip 500 located at the center.

図17および図18は、本発明の第5実施形態に基づく半導体発光装置を示している。本実施形態の半導体発光装置103は、主にLEDチップ500の構成が上述した実施形態と異なっている。本実施形態においては、図19に示すように、LEDチップ500は、アノード電極505およびカソード電極506が上面側に形成されている。そして、これらのアノード電極505およびカソード電極506にワイヤ550が接続されている。このようなLEDチップ500は、いわゆる2ワイヤタイプと称される。 17 and 18 show a semiconductor light emitting device based on the fifth embodiment of the present invention. The semiconductor light emitting device 103 of the present embodiment mainly differs from the above-described embodiment in the configuration of the LED chip 500. In the present embodiment, as shown in FIG. 19, in the LED chip 500, the anode electrode 505 and the cathode electrode 506 are formed on the upper surface side. A wire 550 is connected to these anode electrodes 505 and cathode electrodes 506. Such an LED chip 500 is a so-called two-wire type.

図17に示すように、収容凹部303は、平面視円形状である。表面301には、複数のダイボンディングパッド417が形成されている。ダイボンディングパッド417には、LEDチップ500がダイボンディングされている。複数のダイボンディングパッド417を挟んで、複数のアノードパッド411と複数のカソードパッド412が配置されている。各アノードパッド411および各カソードパッド412には、ワイヤ550が接続されている。 As shown in FIG. 17, the accommodating recess 303 has a circular shape in a plan view. A plurality of die bonding pads 417 are formed on the surface 301. The LED chip 500 is die-bonded to the die-bonding pad 417. A plurality of anode pads 411 and a plurality of cathode pads 412 are arranged so as to sandwich the plurality of die bonding pads 417. A wire 550 is connected to each anode pad 411 and each cathode pad 412.

反射樹脂710は、複数のアノードパッド411および複数のカソードパッド412を覆っている。また、ワイヤ550は、複数のアノードパッド411および複数のカソードパッド412側の部分が反射樹脂710によって覆われている。内縁712は、複数のLEDチップ500および複数のダイボンディングパッド417から離間した位置においてこれらを囲んでいる。ツェナーダイオード600、ワイヤ610も、反射樹脂710に覆われている。 The reflective resin 710 covers the plurality of anode pads 411 and the plurality of cathode pads 412. Further, in the wire 550, the portions on the side of the plurality of anode pads 411 and the plurality of cathode pads 412 are covered with the reflective resin 710. The inner edge 712 surrounds them at positions separated from the plurality of LED chips 500 and the plurality of die bonding pads 417. The Zener diode 600 and the wire 610 are also covered with the reflective resin 710.

このような実施形態によっても、半導体発光装置103の高輝度化と小型化をと図ることができる。また、アノードパッド411およびカソードパッド412は、LEDチップ500に対して外側に配置されている。このため、2ワイヤタイプであるLEDチップ500に接続されたワイヤ550は、いずれもLEDチップ500に対して外側に延びる。ワイヤ550のうちアノードパッド411およびカソードパッド412にボンディングされた部分およびその近傍部分は、反射樹脂710を形成する際に、表面張力によって樹脂材料を引き寄せる機能を果たす。これにより、樹脂材料をLEDチップ500に対して外側に滞留させることができる。 Even with such an embodiment, it is possible to increase the brightness and reduce the size of the semiconductor light emitting device 103. Further, the anode pad 411 and the cathode pad 412 are arranged outside the LED chip 500. Therefore, each of the wires 550 connected to the LED chip 500, which is a two-wire type, extends outward with respect to the LED chip 500. The portion of the wire 550 bonded to the anode pad 411 and the cathode pad 412 and the portion in the vicinity thereof serve to attract the resin material by surface tension when forming the reflective resin 710. As a result, the resin material can be retained outside the LED chip 500.

図20および図21は、本発明の第6実施形態に基づく半導体発光装置を示している。本実施形態の半導体発光装置104は、主に、ケース200の全体構成、LEDチップ500の構造が、上述した実施形態と異なっている。 20 and 21 show a semiconductor light emitting device based on the sixth embodiment of the present invention. The semiconductor light emitting device 104 of the present embodiment mainly differs from the above-described embodiment in the overall configuration of the case 200 and the structure of the LED chip 500.

本実施形態においては、図22に示すように、LEDチップ500は、たとえばSiからなるサブマウント基板507と、基板501、たとえばGaNからなるn型半導体層502、活性層503およびp型半導体層504が積層された半導体層とを有する構造とされており、たとえば青色光を発する。前記半導体層には、サブマウント基板507側にアノード電極505およびカソード電極506が形成されている。これらのアノード電極505およびカソード電極506は、サブマウント基板507に形成された配線パターン(図示略)に導電性ペースト511によって接合されている。サブマウント基板507には2つの電極(図示略)が形成されている。これらの電極には、2つのワイヤ550それぞれの一端がボンディングされている。図20および図21に示すように、一方のワイヤ550の他端は、アノードパッド411にボンディングされており、他方のワイヤ550の他端は、カソードパッド412にボンディングされている。 In the present embodiment, as shown in FIG. 22, the LED chip 500 includes a submount substrate 507 made of, for example, Si, and a substrate 501, for example, an n-type semiconductor layer 502 made of GaN, an active layer 503, and a p-type semiconductor layer 504. It has a structure having a semiconductor layer in which silicon is laminated, and emits blue light, for example. In the semiconductor layer, an anode electrode 505 and a cathode electrode 506 are formed on the submount substrate 507 side. These anode electrodes 505 and cathode electrodes 506 are joined to a wiring pattern (not shown) formed on the submount substrate 507 by a conductive paste 511. Two electrodes (not shown) are formed on the submount substrate 507. One end of each of the two wires 550 is bonded to these electrodes. As shown in FIGS. 20 and 21, the other end of one wire 550 is bonded to the anode pad 411 and the other end of the other wire 550 is bonded to the cathode pad 412.

基材300は、平面視長矩形状とされており、収容凹部303も長矩形状である。本実施形態においては、内壁面305が表面301と直角である方向に対して傾いている。反射樹脂710は、表面301のうちLEDチップ500のサブマウント基板507が接合された部分以外の領域を覆っている。反射樹脂710の内縁712は、サブマウント基板507に接している。アノードパッド411は、収容凹部303のほとんどを占める平面視寸法とされている。複数のLEDチップ500は、アノードパッド411にダイボンディングされている。ツェナーダイオード600、およびワイヤ610は、反射樹脂710に覆われている。なお、サブマウント基板507に、本発明でいうバイパス機能素子が作りこまれた構成としてもよい。 The base material 300 has a long rectangular shape in a plan view, and the accommodating recess 303 also has a long rectangular shape. In this embodiment, the inner wall surface 305 is tilted with respect to the direction perpendicular to the surface 301. The reflective resin 710 covers a region of the surface 301 other than the portion to which the submount substrate 507 of the LED chip 500 is joined. The inner edge 712 of the reflective resin 710 is in contact with the submount substrate 507. The anode pad 411 has a plan view dimension that occupies most of the accommodating recess 303. The plurality of LED chips 500 are die-bonded to the anode pad 411. The Zener diode 600 and the wire 610 are covered with the reflective resin 710. The submount substrate 507 may be configured such that the bypass function element according to the present invention is incorporated therein.

基材300の側面には、アノード側面配線461およびカソード側面配線462が形成されている。アノード側面配線461は、アノードパッド411とアノード実装電極431とに繋がっている。カソード側面配線462は、カソードパッド412とカソード実装電極432とに繋がっている。 Anode side wiring 461 and cathode side wiring 462 are formed on the side surface of the base material 300. The anode side wiring 461 is connected to the anode pad 411 and the anode mounting electrode 431. The cathode side wiring 462 is connected to the cathode pad 412 and the cathode mounting electrode 432.

このような実施形態によっても、半導体発光装置104の高輝度化と小型化とを図ることができる。収容凹部303内のほとんどを反射樹脂710によって覆うことにより、高輝度化をより促進することができる。サブマウント基板507は、表面301から確実に盛り上がった部位となっている。これにより、反射樹脂710を形成する際に、樹脂材料が活性層503へとはみ出ることを抑制することができる。サブマウント基板507は発光する部位ではないため、半導体発光装置104の高輝度化を阻害することはない。 Even with such an embodiment, it is possible to increase the brightness and reduce the size of the semiconductor light emitting device 104. By covering most of the inside of the accommodating recess 303 with the reflective resin 710, it is possible to further promote high brightness. The submount substrate 507 is a portion that is surely raised from the surface 301. As a result, when the reflective resin 710 is formed, it is possible to prevent the resin material from protruding into the active layer 503. Since the submount substrate 507 is not a light emitting portion, it does not hinder the increase in brightness of the semiconductor light emitting device 104.

なお、半導体発光装置104の変形例として、配線400がたとえばCuやFeおよびこれらの合金からなる板状のリードによって形成された構成としてもよい。具体的には、カソードパッド412、カソード側面配線462、およびカソード実装電極432に相当する部位を有するリードと、アノードパッド411、アノード側面配線461、アノード実装電極431に相当する部位を有するリードとを用いる。また、この変形例においては、基材300のうち内壁面305を構成する部分を熱硬化性樹脂または熱可塑性樹脂によって形成することが好ましい。 As a modification of the semiconductor light emitting device 104, the wiring 400 may be formed by, for example, a plate-shaped lead made of Cu, Fe, or an alloy thereof. Specifically, a lead having a portion corresponding to the cathode pad 412, the cathode side wiring 462, and the cathode mounting electrode 432, and a lead having a portion corresponding to the anode pad 411, the anode side wiring 461, and the anode mounting electrode 431 are provided. Use. Further, in this modification, it is preferable that the portion of the base material 300 that constitutes the inner wall surface 305 is formed of a thermosetting resin or a thermoplastic resin.

図23~図25を用いて、本発明の第7実施形態について説明する。 A seventh embodiment of the present invention will be described with reference to FIGS. 23 to 25.

同図に示す半導体発光装置105は、図25の充填部800を備える点において、半導体発光装置101における構成と主に異なる。具体的には以下のとおりである。 The semiconductor light emitting device 105 shown in the figure is mainly different from the configuration of the semiconductor light emitting device 101 in that the filling portion 800 of FIG. 25 is provided. Specifically, it is as follows.

半導体発光装置101の説明では省略したが、実際には、アノード貫通配線440やカソード貫通配線450には、基材300の裏面302側に凹む凹部が形成される場合が多い。このような凹部は基材300を焼成する際に形成される。図25に、アノード貫通配線440のうちの全厚アノード貫通配線441に形成された凹部449を示している。本実施形態においては、図23、図24に示すように、全厚アノード貫通配線441に重なる位置に、複数のLEDチップ500がそれぞれ配置されている。 Although omitted in the description of the semiconductor light emitting device 101, in reality, the anode penetrating wiring 440 and the cathode penetrating wiring 450 often have recesses formed on the back surface 302 side of the base material 300. Such recesses are formed when the base material 300 is fired. FIG. 25 shows a recess 449 formed in the full-thickness anode penetration wiring 441 of the anode penetration wiring 440. In the present embodiment, as shown in FIGS. 23 and 24, a plurality of LED chips 500 are arranged at positions overlapping the full-thickness anode penetrating wiring 441.

なお、本実施形態においては、一つのLEDチップ500と重なる位置に全厚アノード貫通配線441が3つ形成されているが、一つのLEDチップ500に重なる全厚アノード貫通配線441の個数は3つに限られず、1つや2つでもよいし、4つ以上でもよい。全厚アノード貫通配線441の数が多いと、LEDチップ500からの熱をより効率良くアノード実装電極431に伝えることができる。このことは、半導体発光装置105の放熱性向上の観点から好ましい。また、全厚アノード貫通配線441の数が多いことは、表面層410(アノードパッド411)とアノード実装電極431との間の電気抵抗を減少させるのに適する。 In the present embodiment, three full-thickness anode penetrating wirings 441 are formed at positions overlapping with one LED chip 500, but the number of full-thickness anode penetrating wirings 441 overlapping with one LED chip 500 is three. It is not limited to this, and may be one, two, or four or more. When the number of full-thickness anode through wires 441 is large, the heat from the LED chip 500 can be transferred to the anode mounting electrode 431 more efficiently. This is preferable from the viewpoint of improving the heat dissipation of the semiconductor light emitting device 105. Further, the large number of full-thickness anode through wires 441 is suitable for reducing the electrical resistance between the surface layer 410 (anode pad 411) and the anode mounting electrode 431.

凹部449を規定する表面は表面層410に覆われている。表面層410は全体にわたってほぼ均一な厚さである。そのため、表面層410にも凹部419が形成されている。図25に示す凹部419は、表面層410のうちアノードパッド411に形成されている。凹部419は、基材300の裏面302側に凹んでいる。凹部419は、基材300の厚さ方向視において凹部449に重なる。そのため図25では、凹部419は凹部449の真上に位置している。なお特に図示しないが、本実施形態において表面層410は、Niよりなる層と、Auよりなる層とが積層された構造を有する。Niよりなる層は、Auよりなる層および基材300の間に介在している。 The surface defining the recess 449 is covered with a surface layer 410. The surface layer 410 has a substantially uniform thickness throughout. Therefore, the concave portion 419 is also formed in the surface layer 410. The recess 419 shown in FIG. 25 is formed in the anode pad 411 of the surface layer 410. The recess 419 is recessed on the back surface 302 side of the base material 300. The recess 419 overlaps the recess 449 in the thickness direction of the base material 300. Therefore, in FIG. 25, the recess 419 is located directly above the recess 449. Although not particularly shown, in the present embodiment, the surface layer 410 has a structure in which a layer made of Ni and a layer made of Au are laminated. The layer made of Ni is interposed between the layer made of Au and the base material 300.

充填部800は凹部419に充填されている。充填部800は、表面層410および接合部510に接している。充填部800は、導電性の材料よりなっていてもよいし、絶縁性の材料よりなっていてもよい。本実施形態では、充填部800は導電性の材料よりなる。充填部800を構成する導電性の材料としては、たとえば、AuとSnとの合金が挙げられる。充填部800は、接合部510を介してLEDチップ500を表面層410に配置する前に形成される。充填部800の形成は、たとえば、凹部419にペーストを塗布することにより行う。 The filling portion 800 is filled in the recess 419. The filling portion 800 is in contact with the surface layer 410 and the joining portion 510. The filling portion 800 may be made of a conductive material or an insulating material. In this embodiment, the filling portion 800 is made of a conductive material. Examples of the conductive material constituting the filling portion 800 include an alloy of Au and Sn. The filling portion 800 is formed before the LED chip 500 is placed on the surface layer 410 via the joining portion 510. The filling portion 800 is formed, for example, by applying a paste to the recess 419.

本実施形態においても接合部510は、複数のLEDチップ500のいずれか一つと、表面層410との間に介在している。接合部510は、各LEDチップ500を表面層410に接合するためのものである。接合部510は、導電性の材料よりなっていてもよいし、絶縁性の材料よりなっていてもよい。本実施形態では、接合部510は導電性の材料よりなる。接合部510を構成する導電性の材料としては、たとえば、AuとSnとの合金が挙げられる。本実施形態とは異なり、接合部510を構成する導電性の材料は、銀ペーストやハンダであってもよい。 Also in this embodiment, the joint portion 510 is interposed between any one of the plurality of LED chips 500 and the surface layer 410. The joining portion 510 is for joining each LED chip 500 to the surface layer 410. The joint portion 510 may be made of a conductive material or an insulating material. In this embodiment, the joint 510 is made of a conductive material. Examples of the conductive material constituting the joint portion 510 include an alloy of Au and Sn. Unlike the present embodiment, the conductive material constituting the joint portion 510 may be silver paste or solder.

半導体発光装置105によると、LEDチップ500を基材300に配置する前に、充填部800を凹部419に形成することで、LEDチップ500が配置されるべき部位の表面をより平坦にすることができる。そのため、全厚アノード貫通配線441に基材300の厚さ方向視において重なる位置にLEDチップ500を配置したとしても、LEDチップ500が凹部419にはまり込まないから、LEDチップ500を配置する際にLEDチップ500の姿勢が崩れることを防止できる。したがって、半導体発光装置105の製造上の歩留まりの向上を図ることができる。 According to the semiconductor light emitting device 105, by forming the filling portion 800 in the recess 419 before arranging the LED chip 500 in the base material 300, the surface of the portion where the LED chip 500 should be arranged can be made flatter. can. Therefore, even if the LED chip 500 is arranged at a position where the base material 300 overlaps with the full-thickness anode penetrating wiring 441 in the thickness direction view, the LED chip 500 does not fit into the recess 419. Therefore, when arranging the LED chip 500, It is possible to prevent the posture of the LED chip 500 from collapsing. Therefore, it is possible to improve the manufacturing yield of the semiconductor light emitting device 105.

なお、図25では、アノード貫通配線440に凹部449が形成されており、表面層410のうちのアノードパッド411に凹部419が形成されている例を示した。図25に示したのと異なり、図26に示すように、カソード貫通配線450に凹部459が形成されており、この凹部459と基材300の厚さ方向視において重なる位置に凹部419が形成されている場合も考えられる。この場合に、凹部419に充填部800を形成し、カソード貫通配線450と基材300の厚さ方向視において重なる位置に、LEDチップ500を配置してもよい。 Note that FIG. 25 shows an example in which the recess 449 is formed in the anode penetrating wiring 440 and the recess 419 is formed in the anode pad 411 of the surface layer 410. Unlike that shown in FIG. 25, as shown in FIG. 26, a recess 459 is formed in the cathode through wiring 450, and a recess 419 is formed at a position where the recess 459 and the base material 300 overlap in the thickness direction. It is also possible that it is. In this case, the filling portion 800 may be formed in the recess 419, and the LED chip 500 may be arranged at a position where the cathode through wiring 450 and the base material 300 overlap each other in the thickness direction.

また、半導体発光装置102や103にて半導体発光装置105の構成を採用してもよい。 Further, the semiconductor light emitting device 102 or 103 may adopt the configuration of the semiconductor light emitting device 105.

本発明にかかる半導体発光装置は、上述した実施形態に限定されるものではない。本発明にかかる半導体発光装置の各部の具体的な構成は、種々に設計変更自在である。 The semiconductor light emitting device according to the present invention is not limited to the above-described embodiment. The specific configuration of each part of the semiconductor light emitting device according to the present invention can be freely redesigned.

複数のLEDチップの個数は、5個に限定されず、いずれの個数であってもよい。 The number of the plurality of LED chips is not limited to 5, and may be any number.

A1,A2:半導体発光装置
2:ケース
3:基材
31:表面
32:裏面
33:収容凹部
34:コーナー凹部
4:配線
41:表面層
41a:アノードパッド
41b:カソードパッド
41c:バイパスカソードパッド
41d:バイパスアノードパッド
41e:アノードメッキ配線
41f:カソードメッキ配線
41h:凹部(第2凹部)
42:中間層
42a:カソード中継配線
43:裏面層
43a:アノード実装電極
43b:カソード実装電極
44:アノード貫通配線
44a:全厚アノード貫通配線
44b:メッキ用アノード貫通配線
44c:バイパスカソード貫通配線
44h:凹部(第1凹部)
45:カソード貫通配線
45a:表面側カソード貫通配線
45b:裏面側カソード貫通配線
45c:メッキ用カソード貫通配線
45d:バイパスアノード貫通配線
45h:凹部(第1凹部)
5:LEDチップ
5a:基板
5b:n型半導体層
5c:活性層
5d:p型半導体層
5e:アノード電極
5f:カソード電極
51:接合部
6:ツェナーダイオード
61:ワイヤ
7:封止樹脂
8:充填部
9:半導体発光装置
91:基材
92:リード
93:LEDチップ
94:半導体層
95:サブマウント基板
96:ワイヤ
97:封止樹脂
a,b:高さ
101,102,103,104,105:半導体発光装置
200:ケース
300:基材
301:表面
302:裏面
303:収容凹部
304:コーナー凹部
305:内壁面
306:せき止め凹部
307:包囲部
308:突出部
400:配線
410:表面層
411:アノードパッド
412:カソードパッド
413:バイパスカソードパッド
414:バイパスアノードパッド
417:ダイボンディングパッド
419:凹部(第2凹部)
420:中間層
421:カソード中継配線
430:裏面層
431:アノード実装電極
432:カソード実装電極
440:アノード貫通配線
441:全厚アノード貫通配線
443:バイパスカソード貫通配線
449:凹部(第1凹部)
450:カソード貫通配線
451:表面側カソード貫通配線
459:凹部(第1凹部)
460:テスト電極
461:アノード側面配線
462:カソード側面配線
500:LEDチップ
501:基板
502:n型半導体層
503:活性層
504:p型半導体層
505:アノード電極
506:カソード電極
507:サブマウント基板
510:接合部
511:導電性ペースト
550:ワイヤ
600:ツェナーダイオード(バイパス機能素子)
610:ワイヤ
700:封止樹脂
710:反射樹脂
711:反射面
712:内縁
713:外縁
800:充填部
A1, A2: Semiconductor light emitting device 2: Case 3: Base material 31: Front surface 32: Back surface 33: Containment recess 34: Corner recess 4: Wiring 41: Surface layer 41a: Anode pad 41b: Cathode pad 41c: Bypass cathode pad 41d: Bypass anode pad 41e: Anode plated wiring 41f: Cathode plated wiring 41h: Recess (second recess)
42: Intermediate layer 42a: Cathode relay wiring 43: Back surface layer 43a: Anode mounting electrode 43b: Cathode mounting electrode 44: Anode penetrating wiring 44a: Full-thickness anode penetrating wiring 44b: Anode penetrating wiring for plating 44c: Bypass cathode penetrating wiring 44h: Recess (first recess)
45: Cathode penetrating wiring 45a: Cathode penetrating wiring on the front side 45b: Cathode penetrating wiring on the back side 45c: Cathode penetrating wiring for plating 45d: Bypass anode penetrating wiring 45h: Recess (first recess)
5: LED chip 5a: Substrate 5b: n-type semiconductor layer 5c: Active layer 5d: p-type semiconductor layer 5e: Anode electrode 5f: Cathode electrode 51: Joint part 6: Zener diode 61: Wire 7: Encapsulating resin 8: Filling Part 9: Semiconductor light emitting device 91: Base material 92: Lead 93: LED chip 94: Semiconductor layer 95: Submount substrate 96: Wire 97: Encapsulating resin a, b: Height 101, 102, 103, 104, 105: Semiconductor light emitting device 200: Case 300: Base material 301: Front surface 302: Back surface 303: Containment recess 304: Corner recess 305: Inner wall surface 306: Dam stop recess 307: Surrounding part 308: Projection part 400: Wiring 410: Surface layer 411: Anode Pad 412: Cathode pad 413: Bypass cathode pad 414: Bypass anode pad 417: Die bonding pad 419: Recess (second recess)
420: Intermediate layer 421: Cathode relay wiring 430: Back surface layer 431: Anode mounting electrode 432: Anode mounting electrode 440: Anode penetrating wiring 441: Full thickness anode penetrating wiring 443: Bypass cathode penetrating wiring 449: Recess (first recess)
450: Cathode penetration wiring 451: Surface side cathode penetration wiring 459: Recess (first recess)
460: Test electrode 461: Anode side wiring 462: Anode side wiring 500: LED chip 501: Substrate 502: n-type semiconductor layer 503: Active layer 504: p-type semiconductor layer 505: Anode electrode 506: Cathode electrode 507: Submount substrate 510: Joint 511: Conductive paste 550: Wire 600: Zener diode (bypass function element)
610: Wire 700: Encapsulating resin 710: Reflective resin 711: Reflective surface 712: Inner edge 713: Outer edge 800: Filling part

Claims (11)

厚さ方向において互いに反対側を向く表面および底面と、前記表面および前記底面につながる側面と、を有する基板と、
前記表面に形成された複数の第1メッキ導電部と、
前記表面に形成された複数の第2メッキ導電部と、
前記基板の内部に形成され、かつ前記複数の第1メッキ導電部につながる第1中間導電部と、
前記基板の内部に形成され、かつ前記複数の第2メッキ導電部につながる第2中間導電部と、
前記底面に形成され、かつ前記第1中間導電部を介して前記複数の第1メッキ導電部に導通する第3メッキ導電部と、
前記底面に形成され、かつ前記第2中間導電部を介して前記複数の第2メッキ導電部に導通する第4メッキ導電部と、
前記表面に対向する裏面と、前記裏面に形成されたアノード電極およびカソード電極と、を有するとともに、前記表面に搭載された複数のLEDチップと、を備え、
前記複数のLEDチップの前記アノード電極は、前記複数の第1メッキ導電部に個別に導電接合されており、
前記複数のLEDチップの前記カソード電極は、前記複数の第2メッキ導電部に個別に導電接合されており、
前記第1中間導電部と、前記第2中間導電部の一部と、が、前記側面に対して平行に沿って形成されており、
前記表面に形成され、かつ前記第3メッキ導電部に導通する第1メッキ配線と、
前記表面に形成され、かつ前記第4メッキ導電部に導通する第2メッキ配線と、をさらに備え、
前記基板は、前記表面と前記側面との境界をなし、かつ前記厚さ方向に対して直交する第1方向に延びる第1縁および第2縁を有し、
前記第1縁および前記第2縁は、前記厚さ方向および前記第1方向に対して直交する第2方向において互いに離れて位置しており、
前記第1メッキ配線および前記第2メッキ配線の各々は、前記第1縁から前記第2縁に至って延びており、
前記厚さ方向に視て、前記複数のLEDチップは、前記第1方向において前記第1メッキ配線と前記第2メッキ配線とに挟まれており、
前記基板は、前記表面から突出する枠部と、前記表面および前記枠部により規定され、かつ前記複数のLEDチップが収容される凹部と、を有し、
前記第1メッキ配線および前記第2メッキ配線は、前記表面と前記枠部との間に介在しており、
前記厚さ方向に視て、前記第1メッキ配線および前記第2メッキ配線は、前記凹部から離れて位置する、半導体発光装置。
A substrate having a surface and a bottom surface facing opposite sides in the thickness direction, and a side surface connected to the surface surface and the bottom surface.
A plurality of first-plated conductive portions formed on the surface thereof,
A plurality of second-plated conductive portions formed on the surface thereof,
A first intermediate conductive portion formed inside the substrate and connected to the plurality of first plated conductive portions, and a first intermediate conductive portion.
A second intermediate conductive portion formed inside the substrate and connected to the plurality of second plated conductive portions,
A third-plated conductive portion formed on the bottom surface and conducting to the plurality of first-plated conductive portions via the first intermediate conductive portion,
A fourth-plated conductive portion formed on the bottom surface and conducting to the plurality of second-plated conductive portions via the second intermediate conductive portion,
It has a back surface facing the front surface, an anode electrode and a cathode electrode formed on the back surface, and a plurality of LED chips mounted on the front surface.
The anode electrodes of the plurality of LED chips are individually conductively bonded to the plurality of first plated conductive portions.
The cathode electrodes of the plurality of LED chips are individually conductively bonded to the plurality of second plated conductive portions.
The first intermediate conductive portion and a part of the second intermediate conductive portion are formed along the parallel to the side surface.
The first-plated wiring formed on the surface and conducting to the third-plated conductive portion,
A second plated wiring formed on the surface and conducting to the fourth plated conductive portion is further provided.
The substrate has a first edge and a second edge extending in a first direction orthogonal to the thickness direction and forming a boundary between the surface and the side surface.
The first edge and the second edge are located apart from each other in the thickness direction and the second direction orthogonal to the first direction.
Each of the first-plated wiring and the second-plated wiring extends from the first edge to the second edge.
Seen in the thickness direction, the plurality of LED chips are sandwiched between the first plated wiring and the second plated wiring in the first direction.
The substrate has a frame portion protruding from the surface, and a recess defined by the surface and the frame portion and accommodating the plurality of LED chips.
The first-plated wiring and the second-plated wiring are interposed between the surface and the frame portion.
A semiconductor light emitting device in which the first-plated wiring and the second-plated wiring are located away from the recess when viewed in the thickness direction.
前記基板の内部に形成された第1メッキ貫通配線および第2メッキ貫通配線をさらに備え、
前記第1メッキ貫通配線は、前記第1メッキ配線および前記第3メッキ導電部につながっており、
前記第2メッキ貫通配線は、前記第2メッキ配線および前記第4メッキ導電部につながっている、請求項1に記載の半導体発光装置。
Further, a first plating penetration wiring and a second plating penetration wiring formed inside the substrate are provided.
The first plating through wiring is connected to the first plating wiring and the third plating conductive portion.
The semiconductor light emitting device according to claim 1, wherein the second plating through wiring is connected to the second plating wiring and the fourth plating conductive portion.
前記厚さ方向に視て、前記第1メッキ貫通配線および前記第2メッキ貫通配線は、前記第1中間導電部および前記第2中間導電部から離れて位置する、請求項2に記載の半導体発光装置。 The semiconductor light emitting according to claim 2, wherein the first plating penetrating wiring and the second plating penetrating wiring are located apart from the first intermediate conductive portion and the second intermediate conductive portion when viewed in the thickness direction. Device. 封止樹脂をさらに備え、
前記封止樹脂は、前記表面に形成され、かつ前記複数のLEDチップを覆うとともに、前記複数のLEDチップから発せられる光を透過する、請求項1ないし3のいずれかに記載の半導体発光装置。
With more sealing resin,
The semiconductor light emitting device according to any one of claims 1 to 3, wherein the sealing resin is formed on the surface thereof, covers the plurality of LED chips, and transmits light emitted from the plurality of LED chips.
前記表面と前記封止樹脂との間に位置する反射樹脂をさらに備え、
前記反射樹脂は、前記第1方向において前記複数のLEDチップから離れるほど、前記表面から遠ざかるように傾斜している、請求項4に記載の半導体発光装置。
Further provided with a reflective resin located between the surface and the sealing resin,
The semiconductor light emitting device according to claim 4, wherein the reflective resin is inclined so as to move away from the surface as the distance from the plurality of LED chips increases in the first direction.
前記封止樹脂は、前記表面に向けて膨出している、請求項5に記載の半導体発光装置。 The semiconductor light emitting device according to claim 5, wherein the sealing resin bulges toward the surface. 前記封止樹脂は、前記複数のLEDチップを覆う第1部と、前記複数の第1メッキ導電部を覆う第2部と、を有し、
前記第1部の厚さは、前記第2部の厚さと異なる、請求項4ないし6のいずれかに記載の半導体発光装置。
The sealing resin has a first portion that covers the plurality of LED chips and a second portion that covers the plurality of first plating conductive portions.
The semiconductor light emitting device according to any one of claims 4 to 6, wherein the thickness of the first part is different from the thickness of the second part.
前記第1中間導電部と前記第2中間導電部とは、所定の距離をもって互いに離れている、請求項1ないし7のいずれかに記載の半導体発光装置。 The semiconductor light emitting device according to any one of claims 1 to 7, wherein the first intermediate conductive portion and the second intermediate conductive portion are separated from each other by a predetermined distance. 前記第3メッキ導電部と前記第4メッキ導電部とは、互いに隣接している、請求項1ないし8のいずれかに記載の半導体発光装置。 The semiconductor light emitting device according to any one of claims 1 to 8, wherein the third plated conductive portion and the fourth plated conductive portion are adjacent to each other. 前記厚さ方向に視て、前記第1中間導電部は、前記複数のLEDチップから離れて位置しており、
前記厚さ方向に視て、前記第2中間導電部は、前記複数のLEDチップに重なっている、請求項1ないし9のいずれかに記載の半導体発光装置。
When viewed in the thickness direction, the first intermediate conductive portion is located away from the plurality of LED chips.
The semiconductor light emitting device according to any one of claims 1 to 9, wherein the second intermediate conductive portion is overlapped with the plurality of LED chips when viewed in the thickness direction.
前記基板に搭載され、かつ逆方向過電圧が前記複数のLEDチップに印加されるのを防止するバイパス機能素子をさらに備える、請求項1ないし10のいずれかに記載の半導体発光装置。 The semiconductor light emitting device according to any one of claims 1 to 10, further comprising a bypass function element mounted on the substrate and preventing a reverse overvoltage from being applied to the plurality of LED chips.
JP2021205852A 2010-11-05 2021-12-20 semiconductor light emitting device Active JP7212753B2 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010248494 2010-11-05
JP2010248494 2010-11-05
JP2010292644 2010-12-28
JP2010292644 2010-12-28
JP2019137545A JP2019216250A (en) 2010-11-05 2019-07-26 Semiconductor light-emitting device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019137545A Division JP2019216250A (en) 2010-11-05 2019-07-26 Semiconductor light-emitting device

Publications (2)

Publication Number Publication Date
JP2022033187A true JP2022033187A (en) 2022-02-28
JP7212753B2 JP7212753B2 (en) 2023-01-25

Family

ID=55973307

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2016024289A Pending JP2016086191A (en) 2010-11-05 2016-02-12 Semiconductor light-emitting device
JP2017206034A Pending JP2018050058A (en) 2010-11-05 2017-10-25 Semiconductor light-emitting apparatus
JP2019137545A Pending JP2019216250A (en) 2010-11-05 2019-07-26 Semiconductor light-emitting device
JP2021205852A Active JP7212753B2 (en) 2010-11-05 2021-12-20 semiconductor light emitting device

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2016024289A Pending JP2016086191A (en) 2010-11-05 2016-02-12 Semiconductor light-emitting device
JP2017206034A Pending JP2018050058A (en) 2010-11-05 2017-10-25 Semiconductor light-emitting apparatus
JP2019137545A Pending JP2019216250A (en) 2010-11-05 2019-07-26 Semiconductor light-emitting device

Country Status (1)

Country Link
JP (4) JP2016086191A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7197645B1 (en) 2021-07-28 2022-12-27 聯嘉光電股▲ふん▼有限公司 Light emitting diode package with multiple test terminals and parallel connection components
JP7197646B1 (en) 2021-07-28 2022-12-27 聯嘉光電股▲ふん▼有限公司 Vertical light emitting diode chip package with electrical sensing position

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319939A (en) * 2003-02-25 2004-11-11 Kyocera Corp Package for housing light emitting element and light emitting device
JP2005136019A (en) * 2003-10-29 2005-05-26 Sumitomo Metal Electronics Devices Inc Package for light-emitting element and its manufacturing method
JP2005317596A (en) * 2004-04-27 2005-11-10 Kyocera Corp Light emitting device storage package, manufacturing method therefor, light emitting apparatus, and lighting equipment
WO2006101174A1 (en) * 2005-03-24 2006-09-28 Kyocera Corporation Light emitting element storing package, light emitting device and lighting apparatus
JP2007116034A (en) * 2005-10-24 2007-05-10 Nichia Chem Ind Ltd Semiconductor light emitting device
JP2008016593A (en) * 2006-07-05 2008-01-24 Ngk Spark Plug Co Ltd Wiring board for mounting light emitting element
JP2008041811A (en) * 2006-08-03 2008-02-21 Ngk Spark Plug Co Ltd Wiring circuit board, multiple-chip wiring circuit board, and method for manufacturing the wiring board
JP2008283133A (en) * 2007-05-14 2008-11-20 Sumitomo Metal Electronics Devices Inc Multilayer wiring board for mounting light-emitting device, and its manufacturing method
KR20090104577A (en) * 2008-03-31 2009-10-06 서울반도체 주식회사 Multi chip led package
JP2009295892A (en) * 2008-06-09 2009-12-17 Nichia Corp Light-emitting device
US20100259930A1 (en) * 2009-04-08 2010-10-14 Ledengin, Inc. Package for multiple light emitting diodes

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3655267B2 (en) * 2002-07-17 2005-06-02 株式会社東芝 Semiconductor light emitting device
JP4383059B2 (en) * 2003-01-24 2009-12-16 京セラ株式会社 Light emitting element storage package and light emitting device
US7868345B2 (en) * 2004-10-27 2011-01-11 Kyocera Corporation Light emitting device mounting substrate, light emitting device housing package, light emitting apparatus, and illuminating apparatus
JP2006287126A (en) * 2005-04-04 2006-10-19 Toyoda Gosei Co Ltd Led lamp and its unit sheet manufacturing method
JP4996096B2 (en) * 2006-01-06 2012-08-08 新光電気工業株式会社 Light emitting device and manufacturing method thereof
JP2008109079A (en) * 2006-09-26 2008-05-08 Kyocera Corp Wiring board for surface mounting type light-emitting element, and light-emitting device
JP2008085113A (en) * 2006-09-28 2008-04-10 Matsushita Electric Ind Co Ltd Light emitting device
JP2008270563A (en) * 2007-04-20 2008-11-06 Toyoda Gosei Co Ltd Light-emitting device, light source device and manufacturing method of the light-emitting device
JP2008277409A (en) * 2007-04-26 2008-11-13 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor light-emitting device
JP2009123853A (en) * 2007-11-14 2009-06-04 Toyoda Gosei Co Ltd Light-emitting apparatus, production method of light-emitting apparatus, and wiring body
JP5558665B2 (en) * 2007-11-27 2014-07-23 パナソニック株式会社 Light emitting device
JP2010118528A (en) * 2008-11-13 2010-05-27 Sumitomo Metal Electronics Devices Inc Reflector and package for mounting light-emitting device used for the same
JP5300439B2 (en) * 2008-11-27 2013-09-25 京セラ株式会社 LIGHT EMITTING LAMP AND LIGHTING DEVICE USING LIGHT EMITTING LAMP
JP5886584B2 (en) * 2010-11-05 2016-03-16 ローム株式会社 Semiconductor light emitting device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319939A (en) * 2003-02-25 2004-11-11 Kyocera Corp Package for housing light emitting element and light emitting device
JP2005136019A (en) * 2003-10-29 2005-05-26 Sumitomo Metal Electronics Devices Inc Package for light-emitting element and its manufacturing method
JP2005317596A (en) * 2004-04-27 2005-11-10 Kyocera Corp Light emitting device storage package, manufacturing method therefor, light emitting apparatus, and lighting equipment
WO2006101174A1 (en) * 2005-03-24 2006-09-28 Kyocera Corporation Light emitting element storing package, light emitting device and lighting apparatus
JP2007116034A (en) * 2005-10-24 2007-05-10 Nichia Chem Ind Ltd Semiconductor light emitting device
JP2008016593A (en) * 2006-07-05 2008-01-24 Ngk Spark Plug Co Ltd Wiring board for mounting light emitting element
JP2008041811A (en) * 2006-08-03 2008-02-21 Ngk Spark Plug Co Ltd Wiring circuit board, multiple-chip wiring circuit board, and method for manufacturing the wiring board
JP2008283133A (en) * 2007-05-14 2008-11-20 Sumitomo Metal Electronics Devices Inc Multilayer wiring board for mounting light-emitting device, and its manufacturing method
KR20090104577A (en) * 2008-03-31 2009-10-06 서울반도체 주식회사 Multi chip led package
JP2009295892A (en) * 2008-06-09 2009-12-17 Nichia Corp Light-emitting device
US20100259930A1 (en) * 2009-04-08 2010-10-14 Ledengin, Inc. Package for multiple light emitting diodes

Also Published As

Publication number Publication date
JP7212753B2 (en) 2023-01-25
JP2019216250A (en) 2019-12-19
JP2016086191A (en) 2016-05-19
JP2018050058A (en) 2018-03-29

Similar Documents

Publication Publication Date Title
JP5886584B2 (en) Semiconductor light emitting device
JP5753446B2 (en) Manufacturing method of semiconductor light emitting device
JP6131048B2 (en) LED module
US10431567B2 (en) White ceramic LED package
US8450764B2 (en) Semiconductor light-emitting apparatus and method of fabricating the same
KR101360732B1 (en) Led package
US10193040B2 (en) LED package with a plurality of LED chips
US9293663B1 (en) Light-emitting unit and semiconductor light-emitting device
TW201626604A (en) Light emitting diode packaging structure
JP5167977B2 (en) Semiconductor device
TW200828635A (en) Light emitting device, its manufacturing method and its mounted substrate
JP2004253404A (en) Package for housing light emitting element and light emitting device
EP2913856A1 (en) Light emitting device, method for manufacturing same, and body having light emitting device mounted thereon
JP7212753B2 (en) semiconductor light emitting device
JP2013062416A (en) Semiconductor light-emitting device and manufacturing method of the same
JP2023076696A (en) LED display device
JP6107229B2 (en) Light emitting device
JP5401025B2 (en) Light emitting module and manufacturing method thereof
JP2007280983A (en) Light-emitting device
JP2007027539A (en) Semiconductor light-emitting device and illuminator using same
JP2007335734A (en) Semiconductor device
JP2006173196A (en) Light emitting device and light emitting diode using the same
JP2019117818A (en) Mounting substrate, light emitting device, and manufacturing method of light emitting device
KR20150142121A (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230113

R150 Certificate of patent or registration of utility model

Ref document number: 7212753

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150