JP2022026921A - 回路素子及び薄膜基板実装方法 - Google Patents

Abstract

【課題】本開示では、薄膜基板とプリント基板との接合破壊を回避できる回路素子及び薄膜基板実装方法を提供することを目的とする。
【解決手段】本開示に係る回路素子は、プリント基板（２０）側が全て導体である接地面（１３）、及び前記プリント基板と反対側が回路パターン（１２）である回路面を有するパターン部（１７）と、前記プリント基板側が一部導体（１４ａ、１４ｂ）である下面、前記プリント基板と反対側が表面線路（１５）である上面、及び前記下面の前記導体と前記上面の前記表面線路とを電気的に接続するスルーホール（１６）を有するスルーホール部（１８）と、前記パターン部の前記回路パターンと前記スルーホール部の前記表面線路とをワイヤボンディングで接続する接続部（３０）と、を備える。
【選択図】図２

Description

本発明は、回路素子及び薄膜基板実装方法に関する。

プリント基板に薄膜基板を搭載した回路素子が知られている（例えば、特許文献１参照。）。

特許４６２７４４２

従来技術の薄膜基板について図１を用いて説明する。薄膜基板は、中央部の表面に回路パターン１２が形成され、端部に表面と裏面とを電気的に接続するスルーホール１６が形成されている。プリント基板２０には、伝送線路２１が形成されており、当該伝送線路２１の一端にスルーホール１６が接触するように薄膜基板が搭載される。通常、薄膜基板の中央部の裏面は、ベタパターン（接地面１３）である。なお、「ベタパターン」とは、広範囲（例えば、全面。）にわたって形成された銅箔等の導体である。裏面のベタパターン（接地面１３）は、プリント基板２０との接合及び接地の目的である。一方、端部の裏面（導体１４）は、スルーホール１６とプリント基板２０の伝送線路２１とを接続するため、ベタパターンではなく、金属面積比が中央部の裏面より小さい。このため、端部は中央部に比べて接合強度が小さくなる。

薄膜基板とプリント基板２０とを導電性接着剤３１で接合することがある。一般的に、導電性接着剤は、製造時に発生する熱ストレスにより接合強度が劣化しやすい。この熱ストレスとしては、導電性接着剤の硬化工程（１１０℃～１８０℃の恒温炉で２０分程度）やワイヤボンディング工程（ボンディング強度向上の為に、１２０℃～１８０℃の加熱ステージに製造物を載せて１時間以上）で発生する熱ストレスを例示することができる。この導電性接着剤を用いた場合、この熱ストレスにより接合強度が落ち、裏面の金属面積比が小さい端部の接合が壊れやすいという課題がある。

この端部の接合破壊を防止するために、端部の裏面の金属面積比を大きくして端部の接合面積を増やすことが考えられる。しかし、薄膜基板は、端部の裏面の金属面積比を大きくすると、その金属面がスタブとなり、インピーダンスの増加やノイズの発生により回路素子の高周波特性が悪化する。

一方、薄膜基板を小型化すれば、膨張量を小さくできるので、製造時に発生する熱ストレスによる端部の接合破壊を防止できる。しかし、薄膜基板上に形成する回路パターンは、ある程度の大きさが必要であり、薄膜基板の小型化は困難である。

従って、薄膜基板とプリント基板との導電性接着剤による接合には、線膨張による端部の接合破壊を防止することが困難であるという課題がある。なお、線膨張は、熱による膨張を意味する。

また、薄膜基板とプリント基板とをはんだで接合することもある（例えば、特許文献１参照。）。しかし、はんだは接合時（リフロー時）と接合後（冷却後）との温度差が大きい。この温度差によるプリント基板と薄膜基板の線膨張差により、薄膜基板サイズが大きいほど接合破壊が生じやすい。

このように、薄膜基板をプリント基板に搭載する回路素子には、薄膜基板の端部の接合破壊を防止することが困難であるという課題がある。

前記課題を解決するために、本発明は、薄膜基板とプリント基板との接合破壊を回避できる回路素子及び薄膜基板実装方法を提供することを目的とする。

上記目的を達成するため、本開示の回路素子は、薄膜基板をパターン部とスルーホール部に分割し、パターン部は、導電性接着剤でプリント基板に接合し、スルーホール部は、はんだでプリント基板に接合し、パターン部とスルーホール部とをワイヤボンディングすることとした。

具体的には、本発明の請求項１に記載された回路素子は、プリント基板（２０）側が全て導体である接地面（１３）、及び前記プリント基板と反対側が回路パターン（１２）である回路面を有するパターン部（１７）と、前記プリント基板側が一部導体（１４ａ、１４ｂ）である下面、前記プリント基板と反対側が表面線路（１５）である上面、及び前記下面の前記導体と前記上面の前記表面線路とを電気的に接続するスルーホール（１６）を有するスルーホール部（１８）と、前記パターン部の前記回路パターンと前記スルーホール部の前記表面線路とをワイヤボンディングで接続する接続部（３０）と、を備える。

請求項２に記載された回路素子では、前記パターン部は、前記接地面と前記プリント基板とが導電性接着剤（３１）で接合され、前記スルーホール部は、前記下面の前記導体と前記プリント基板とがはんだ（３２）で接合される。

請求項３に記載された薄膜基板実装方法は、プリント基板（２０）側が一部導体（１４ａ、１４ｂ）である下面、前記プリント基板と反対側が表面線路（１５）である上面、及び前記下面の前記導体と前記上面の前記表面線路とを電気的に接続するスルーホール（１６）を有するスルーホール部（１８）を、前記下面の前記導体と前記プリント基板とをはんだ（３２）で接合して前記プリント基板に搭載することと、前記プリント基板側が全て導体である接地面（１３）、及び前記プリント基板と反対側が回路パターン（１２）である回路面を有するパターン部（１７）を、前記接地面と前記プリント基板とを導電性接着剤（３１）で接合して前記プリント基板に搭載することと、前記パターン部の前記回路パターンと前記スルーホール部の前記表面線路とをワイヤボンディングで接続することと、を行う。

なお、上記各発明は、可能な限り組み合わせることができる。

本開示に係る回路素子は、スルーホール部をパターン部から分割して小型化し、スルーホール部とパターン部とをワイヤボンディングすることで、回路素子の電気的特性を維持したまま、スルーホール部の線膨張量を抑制することができる。その結果、線膨張量による接合破壊が発生しやすいスルーホール部の接合破壊を防止することができ、薄膜基板とプリント基板との接合破壊を回避できる。

また、本開示に係る回路素子は、導電性接着剤より接合強度が高いはんだでスルーホール部を接合することにより、スルーホール部の接合面積を増やすことなく接合強度を高めることができる。また、はんだ接合では、接合時と冷却後の温度差による部品の線膨張量が大きくなりやすく、線膨張量による接合破壊が起きやすいが、本開示に係る回路素子は、部品の分割により、スルーホール部が小型化されており、線膨張量が抑えられている。このため、はんだを使用しても、線膨張量による接合破壊が起きにくい。

本開示に係る薄膜基板実装方法は、スルーホール部をパターン部から分割して小型化し、スルーホール部とパターン部とをワイヤボンディングすることで、回路素子の電気的特性を維持したまま、スルーホール部の線膨張量を抑制することができる。その結果、接合時と冷却後の温度差による部品の線膨張量が大きくなりやすく、線膨張量による接合破壊が起きやすいはんだをスルーホール部に使用しても、線膨張量による接合破壊が起きにくい。従って、本開示に係る薄膜基板実装方法は、導電性接着剤より接合強度が高いはんだで小型化されたスルーホール部を接合することにより、スルーホール部の接合面積を増やすことなく接合強度を高めることができる。その結果、スルーホール部の接合破壊を防止することができ、薄膜基板とプリント基板との接合破壊を回避できる。

従って、本開示によれば、薄膜基板とプリント基板との接合破壊を回避できる回路素子及び薄膜基板実装方法を提供することができる。

従来技術を説明する図である。 本発明に係る回路素子の概略構成と使用形態の一例を示す。 本発明に係る薄膜基板製造方法のフローチャートの一例を示す。 本発明に係る薄膜基板実装方法のフローチャートの一例を示す。

以下、本開示の実施形態について、図面を参照しながら詳細に説明する。なお、本発明は、以下に示す実施形態に限定されるものではない。これらの実施の例は例示に過ぎず、本開示は当業者の知識に基づいて種々の変更、改良を施した形態で実施することができる。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。

（実施形態１）
以下、本実施形態に係る回路素子１０の構成と動作について図２を用いて具体的に示す。図２は、回路素子１０の断面図である。回路素子１０は、プリント基板２０側が全て導体である接地面１３、及びプリント基板２０と反対側が回路パターン１２である回路面（不図示）を有するパターン部１７と、プリント基板２０側が一部導体１４ａ及び１４ｂである下面（不図示）、プリント基板２０と反対側が表面線路１５である上面（不図示）、及び下面の導体１４ａと上面の表面線路１５とを電気的に接続するスルーホール１６を有するスルーホール部１８と、パターン部１７の回路パターン１２とスルーホール部１８の表面線路１５とをワイヤボンディングで接続する接続部３０と、を備える。

パターン部１７の回路パターン１２及び接地面１３の間は、基材１１－２により構成される。回路パターン１２は、回路素子１０において実現したい機能及び性能に応じて配線された部品を指す。接地面１３は、パターン部１７の基準電位となる。

スルーホール部１８の上面（不図示）及び下面（不図示）の間は、基材１１－１又は１１－３により構成される。本実施形態においては、スルーホール部１８は、下面に導体１４ａ及び１４ｂを有する。スルーホール部１８は、導体１４ａと表面線路１５とをスルーホール１６で電気的に接続する。

図２に示すように、パターン部１７は、接地面１３とプリント基板２０とが導電性接着剤３１で接合され、スルーホール部１８は、下面の導体１４ａ及び１４ｂとプリント基板２０とがはんだ３２で接合される。

本実施形態に係る回路素子１０の製造方法の一例を図３に示す。回路素子１０の製造方法は、薄膜基板形成ステップＳ１０１と、分割ステップＳ１０２とを行う。以下、ステップＳ１０１及びＳ１０２を詳細に説明する。

（ステップＳ１０１）
一枚の薄膜の基材１１のうち、パターン部１７に使用する基材１１－２に相当する部分の一面の全てに導体を形成し、その面を接地面１３とする。

パターン部１７に使用する基材１１－２に相当する部分の接地面１３と反対側の面に、回路パターン１２を形成し、その面を回路面とする。

一枚の薄膜の基材１１のうち、スルーホール部１８に使用する基材１１－１及び１１－３に相当する部分の接地面１３側の面の一部に導体１４ａ及び１４ｂを形成し、下面とする。導体１４ａ及び導体１４ｂのそれぞれは、後述するように基材１１が分割された際にスルーホール部１８の下面の端となる部分に添って別々に形成されてもよい。こうすることで、プリント基板２０と接合する際に、スルーホール部１８の下面の端がしっかりと接合され、接合に伴う線膨張によりスルーホール部１８の端が反ることを防ぐことができる。

スルーホール部１８に使用する基材１１－１及び１１－３に相当する部分の下面と反対側の面に、表面線路１５を形成し、上面とする。

導体１４ａと表面線路１５とをスルーホール１６で電気的に接続する。その際、スタブが発生しないように、不要な部分や接続は形成しないことが望ましい。

（ステップＳ１０２）
一枚の薄膜の基材１１を、パターン部１７に使用する基材１１－２並びにスルーホール部１８に使用する基材１１－１及び１１－３の３つに分割する。なお、基材１１は、回路面及び接地面１３が絶縁となり、かつ、上面及び下面が絶縁となる素材及び厚さである。

パターン部１７のサイズは、最低限回路パターン１２のサイズ以上であるものとし、接合面積及び接合方法等を考慮して、接合強度が十分となるようなサイズとする。本実施形態におけるパターン部１７の接合には、導電性接着剤３１を用いる。導電性接着剤３１による接合は、接合時に１５０℃程にする必要があり、冷却後の温度２５℃との温度差１２５℃が発生する。この温度差による線膨張による接合破壊を考慮して、接地面１３の面積を決定してもよい。

スルーホール部１８のサイズは、最低限表面線路１５のサイズ以上であるものとし、接合面積及び接合方法等を考慮して、接合強度が十分となるようなサイズとする。本実施形態におけるパターン部１７の接合には、はんだ３２を用いるので、後述するはんだ接合に伴う温度差による線膨張による接合破壊を考慮して、サイズを決定する。

なお、回路素子１０の製造方法は、ステップＳ１０１及びステップＳ１０２の代わりに、一枚の薄膜の基材１１にパターン部１７に使用する基材１１－２を複数形成し、薄膜の基材１１を複数の基材１１－２に分割してもよい。同様に、回路素子１０の製造方法は、一枚の薄膜の基材１１にスルーホール部１８に使用する基材１１－１、１１－３を複数形成し、薄膜の基材１１を複数の基材１１－１、１１－３に分割してもよい。

薄膜基板実装方法の一例を図４に示す。薄膜基板実装方法は、プリント基板２０側が一部導体１４ａ及び１４ｂである下面、プリント基板２０と反対側が表面線路１５である上面、及び下面の導体１４ａと上面の表面線路１５とを電気的に接続するスルーホール１６を有するスルーホール部１８を、下面の導体１４ａ及び１４ｂとプリント基板２０とをはんだ３２で接合してプリント基板２０に搭載するスルーホール部接合ステップＳ２０１と、プリント基板２０側が全て導体である接地面１３、及びプリント基板２０と反対側が回路パターン１２である回路面を有するパターン部１７を、接地面１３とプリント基板２０とを導電性接着剤３１で接合してプリント基板２０に搭載するパターン部接合ステップＳ２０２と、パターン部１７の回路パターン１２とスルーホール部１８の表面線路１５とをワイヤボンディングで接続する接続ステップＳ２０３と、を行う。以下、ステップＳ２０１からＳ２０３を詳細に説明する。また、プリント基板２０は、図２に示すように、グランド２２と、その両側に伝送線路２１を有する。また、グランド２２は、接地面１３より面積が大きいこととする。

（ステップＳ２０１）
前述したスルーホール部１８の導体１４ａをプリント基板２０の伝送線路２１にはんだ３２で接合する。また、スルーホール部１８の導体１４ｂは、プリント基板２０のグランド２２の端部にはんだ３２で接合する。はんだ３２での接合において、接合部付近にはんだ止め３３を形成してもよい。はんだ止め３３は、例えば、レジストである。

なお、はんだ３２の場合は、接合時に２４０℃程にする必要があり、冷却後の温度２５℃との温度差２１５℃が発生する。従って、はんだ３２は、導電性接着剤３１に比べ、接合に伴う温度差が大きく、温度差による線膨張による接合破壊が起こりやすい。また、はんだ接合は、高温が必要となるため、高温に耐えれない部品には、はんだ３２を使用することができない。

（ステップＳ２０２）
前述したパターン部１７の接地面１３をプリント基板２０のグランド２２の中央部に導電性接着剤３１で接合する。

（ステップＳ２０３）
パターン部１７の回路パターン１２とスルーホール部１８の表面線路１５とをワイヤボンディングで接続する。

なお、パターン部１７の接地面１３をプリント基板２０のグランド２２の中央部に導電性接着剤３１で接合するステップＳ２０２を、スルーホール部１８の導体１４ａをプリント基板２０の伝送線路２１にはんだ３２で接合するステップＳ２０１より先に行っても良い。

以上説明したように、本開示に係る回路素子及び薄膜基板実装方法は、薄膜基板をスルーホール部とパターン部とに分割することで、次の２つの効果が得られる。（１）パターン部は、裏面がベタパターンであるので、回路パターンが大きくても製造時に発生する熱ストレスによる周回部の接合破壊が生じにくい。（２）スルーホール部は、裏面の金属面積比がベタパターンより小さいが、裏面面積がパターン部の裏面面積より小さく、線膨張による接合破壊が生じにくい。このため、スルーホール部は、リフロー時の温度が導電性接着剤より高いはんだを利用して実装することができる。従って、本開示の回路素子及び薄膜基板実装方法は、回路パターンを小型化することなく、薄膜基板とプリント基板との接合破壊を回避できる。

本開示は、電子回路産業に適用することができる。

１０：回路素子
１１：基材
１２：回路パターン
１３：接地面
１４：導体
１５：表面線路
１６：スルーホール
１７：パターン部
１８：スルーホール部
２０：プリント基板
２１：伝送線路
２２：グランド
３０：接続部
３１：導電性接着剤
３２：はんだ
３３：はんだ止め

Claims (3)

1. プリント基板（２０）側が全て導体である接地面（１３）、及び前記プリント基板と反対側が回路パターン（１２）である回路面を有するパターン部（１７）と、
   前記プリント基板側が一部導体（１４ａ、１４ｂ）である下面、前記プリント基板と反対側が表面線路（１５）である上面、及び前記下面の前記導体と前記上面の前記表面線路とを電気的に接続するスルーホール（１６）を有するスルーホール部（１８）と、
   前記パターン部の前記回路パターンと前記スルーホール部の前記表面線路とをワイヤボンディングで接続する接続部（３０）と、
   を備える回路素子。
2. 前記パターン部は、前記接地面と前記プリント基板とが導電性接着剤（３１）で接合され、
   前記スルーホール部は、前記下面の前記導体と前記プリント基板とがはんだ（３２）で接合される
   ことを特徴とする請求項１に記載の回路素子。
3. プリント基板（２０）側が一部導体（１４ａ、１４ｂ）である下面、前記プリント基板と反対側が表面線路（１５）である上面、及び前記下面の前記導体と前記上面の前記表面線路とを電気的に接続するスルーホール（１６）を有するスルーホール部（１８）を、前記下面の前記導体と前記プリント基板とをはんだ（３２）で接合して前記プリント基板に搭載することと、
   前記プリント基板側が全て導体である接地面（１３）、及び前記プリント基板と反対側が回路パターン（１２）である回路面を有するパターン部（１７）を、前記接地面と前記プリント基板とを導電性接着剤（３１）で接合して前記プリント基板に搭載することと、
   前記パターン部の前記回路パターンと前記スルーホール部の前記表面線路とをワイヤボンディングで接続することと、
   を行う薄膜基板実装方法。

Images