JP2022018088A - イメージセンサー - Google Patents

イメージセンサー Download PDF

Info

Publication number
JP2022018088A
JP2022018088A JP2021112073A JP2021112073A JP2022018088A JP 2022018088 A JP2022018088 A JP 2022018088A JP 2021112073 A JP2021112073 A JP 2021112073A JP 2021112073 A JP2021112073 A JP 2021112073A JP 2022018088 A JP2022018088 A JP 2022018088A
Authority
JP
Japan
Prior art keywords
pad
substrate
insulating film
conductive
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021112073A
Other languages
English (en)
Inventor
相勳 金
Sang-Hoon Kim
民根 権
Min-Geun Kwon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2022018088A publication Critical patent/JP2022018088A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】鮮明な画質を具現することができるイメージセンサーを提供する。【解決手段】イメージセンサーは、画素領域とパッド領域を含み、互いに反対側の第１面と第２面を含む基板と、前記第１面上に配置される層間絶縁膜と、前記層間絶縁膜内に配置される配線と、前記パッド領域で前記基板の第２面上に配置される導電パッドと、前記パッド領域で前記基板を貫通して前記導電パッドと前記配線とを電気的に連結させ、前記導電パッドと重ねられる複数の貫通構造体と、を含み、前記導電パッドの一部は前記基板内に配置される。【選択図】図２

Description

本発明はイメージセンサーに係る。
イメージセンサーは光学映像（Ｏｐｔｉｃａｌ ｉｍａｇｅ）を電気信号に変換する半導体素子である。イメージセンサーはＣＣＤ（Ｃｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）型及びＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型に分類されることができる。ＣＭＯＳ型イメージセンサーはＣＩＳ（ＣＭＯＳ ｉｍａｇｅ ｓｅｎｓｏｒ）と略称される。ＣＩＳは２次元に配列された複数の画素を具備する。画素の各々はフォトダイオード（ｐｈｏｔｏｄｉｏｄｅ、ＰＤ）を含む。フォトダイオードは入射される光を電気信号に変換する役割をする。
米国特許第１０，０２６，７６９号明細書 米国特許第１０，６１５，４３５号明細書
本発明が解決しようとする課題は鮮明な画質を具現することができるイメージセンサーを提供することにある。
本発明が解決しようとする課題は以上で言及した課題に制限されず、言及されないその他の課題が下の記載から当業者に明確に理解されるはずである。
前記課題を達成するための本発明の実施形態に係るイメージセンサーは、画素領域とパッド領域を含み、互いに反対側の第１面と第２面を含む基板と、前記第１面上に配置される層間絶縁膜と、前記層間絶縁膜内に配置される配線と、前記パッド領域で前記基板の第２面の上に配置される導電パッドと、前記パッド領域で前記基板を貫通して前記導電パッドと前記配線とを電気的に連結させ、前記導電パッドと重ねられる複数の貫通構造体と、を含み、前記導電パッドの一部は前記基板内に配置される。
本発明の一実施形態に係るイメージセンサーは、画素領域とパッド領域を含み、互いに反対側の第１面と第２面を含む基板と、前記画素領域で前記基板内に配置されて単位画素を分離する深い素子分離部と、前記単位画素の各々で前記基板内に配置される光電変換部と、前記単位画素の各々で前記基板の前記第１面上に配置される転送ゲートと、前記第１面上に配置される層間絶縁膜と、前記層間絶縁膜内に配置される配線と、前記パッド領域に配置される導電パッドと、前記パッド領域で前記基板を貫通して前記導電パッドと前記配線とを電気的に連結させ、前記導電パッドと重ねられる複数の貫通構造体と、を含み、前記深い素子分離部は第１幅を有し、前記貫通構造体は第２幅を有し、前記第２幅は前記第１幅の１．０～２．０倍である。
本発明の他の実施形態に係るイメージセンサーは、画素領域とパッド領域を含み、互いに反対側の第１面と第２面を含む基板と、前記画素領域で前記基板内に配置されて単位画素を分離する深い素子分離部と、前記第１面上に配置される層間絶縁膜と、前記層間絶縁膜内に配置される配線と、前記パッド領域に配置される導電パッドと、前記パッド領域で前記基板を貫通して前記導電パッドと前記配線とを電気的に連結させ、前記導電パッドと重ねられる複数の貫通構造体と、を含み、前記深い素子分離部は第１高さを有し、前記貫通構造体は各々第２高さを有し、前記第２高さは前記第１高さより小さい。
本発明のイメージセンサーは背面導電パッドと第１配線とを連結させる複数の貫通構造体を含んで、工程不良を減少させることができ、物理的／機械的／熱的ストレスを分散することができるので、イメージセンサーの信頼性を向上させることができる。
本発明の実施形態に係る半導体装置の平面図である。 本発明の実施形態に係る、図１をＡ－Ａ’線に沿って切断した断面図である。 図２の‘Ｐ１’部分を拡大した図面である。 図２の‘Ｐ２’部分を拡大した図面である。 本発明の実施形態に係る貫通構造体の平面形状を示す。 図２の断面を有するイメージセンサーの製造方法を順次的に示す断面図である。 図２の断面を有するイメージセンサーの製造方法を順次的に示す断面図である。 図２の断面を有するイメージセンサーの製造方法を順次的に示す断面図である。 図２の断面を有するイメージセンサーの製造方法を順次的に示す断面図である。 図２の断面を有するイメージセンサーの製造方法を順次的に示す断面図である。 図２の断面を有するイメージセンサーの製造方法を順次的に示す断面図である。 本発明の実施形態に係る、図１をＡ－Ａ’線に沿って切断した断面図である。 図６のイメージセンサーを製造する過程を示す断面図である。 本発明の実施形態に係る、図１をＡ－Ａ’線に沿って切断した断面図である。 本発明の実施形態に係る半導体装置の平面図である。 本発明の実施形態に係る、図９をＡ－Ａ’線に沿って切断した断面である。
以下、本発明をより具体的に説明するために本発明に係る実施形態を添付図面を参照しながら、より詳細に説明する。
図１は本発明の実施形態に係る半導体装置の平面図である。図２は本発明の実施形態に係る図１をＡ－Ａ’線に沿って切断した断面図である。
図１及び図２を参照すれば、本実施形態に係るイメージセンサー１０００は第１サブチップＣＨ１と第２サブチップＣＨ２がボンディングされた構造を有することができる。第１サブチップＣＨ１は好ましくはイメージセンシング機能を果たすことができる。第２サブチップＣＨ２は、好ましくは第１サブチップＣＨ１を駆動するか、或いは第１サブチップＣＨ１で発生された電気信号を格納するための回路を含むことができる。
第１サブチップＣＨ１はパッド領域ＰＡＤ、光学ブラック領域ＯＢ、及び画素領域ＡＰＳを含む第１基板１を含む。第１基板１は互いに反対側の第１面１ａと第２面１ｂを含む。第１基板１は、例えばシリコン単結晶ウエハ、シリコンエピタキシャル層又はＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）基板である。第１基板１は、例えば第１導電型の不純物でドーピングされることができる。例えば、第１導電型はＰ型である。
画素領域ＡＰＳは複数の単位画素ＵＰを含むことができる。画素領域ＡＰＳで第１基板１に深い素子分離部１３ｄが配置されて単位画素ＵＰを分離することができる。第１基板１には第１面１ａに隣接して浅い素子分離部５が配置されることができる。深い素子分離部１３ｄは浅い素子分離部５を貫通することができる。
単位画素ＵＰの各々で第１基板１内に光電変換部ＰＤが配置されることができる。光学ブラック領域ＯＢの第１基板１内にも光電変換部ＰＤが配置されることができる。光電変換部ＰＤは、例えば第１導電型と反対の第２導電型の不純物でドーピングされることができる。第２導電型は、例えばＮ型である。光電変換部ＰＤにドーピングされたＮ型の不純物は周辺の基板１にドーピングされたＰ型の不純物とＰＮ接合を成してフォトダイオードを提供することができる。
各単位画素ＵＰで第１基板１の第１面１ａ上に転送ゲートＴＧが配置されることができる。転送ゲートＴＧの一部は第１基板１内に延長されることができる。転送ゲートＴＧは縦（Ｖｅｒｔｉｃａｌ）型である。又は転送ゲートＴＧは第１基板１内に延長されずに、平坦な形状であるプレーナ（Ｐｌａｎａｒ）型であってもよい。転送ゲートＴＧと第１基板１との間にはゲート絶縁膜Ｇｏｘが介在されることができる。転送ゲートＴＧの一側で第１基板１内に浮遊拡散（フローティングディフュージョン）領域ＦＤが配置されることができる。フローティングディフュージョン領域ＦＤには、例えば第２導電型の不純物がドーピングされることができる。
光は第１基板１の第２面１ｂを通じて第１基板１内に入射されることができる。入射された光によって前記ＰＮ接合で電子－正孔対が生成されることができる。このように生成された電子は光電変換部ＰＤに移動されることができる。転送ゲートＴＧに電圧を印加すれば、前記電子はフローティングディフュージョン領域ＦＤに移動されることができる。
第１面１ａは第１層間絶縁膜ＩＬで覆われることができる。第１層間絶縁膜ＩＬはシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、多孔性低誘電膜の中から選択される少なくとも１つの膜の多層膜で形成されることができる。第１層間絶縁膜ＩＬの間又は内には第１配線１５が配置されることができる。フローティングディフュージョン領域ＦＤは第１コンタクトプラグ１７によって第１配線１５に連結されることができる。第１コンタクトプラグ１７は、画素領域ＡＰＳで、第１層間絶縁膜ＩＬの中で第１面１ａに最も近い（最下層の）第１層間絶縁膜ＩＬ１を貫通することができる。第１層間絶縁膜ＩＬの中で第１面１ａから最も遠い（最上層の）第１層間絶縁膜ＩＬ内には第１配線１５と連結される前面導電パッド２１が配置されることができる。前面導電パッド２１は、例えば銅を含むことができる。
光学ブラック領域ＯＢでは基板１内に光が入射されないとし得る。深い素子分離部１３ｄは光学ブラック領域ＯＢでも延長されて第１ブラック画素ＵＰＯ１と第２ブラック画素ＵＰＯ２を分離することができる。第１ブラック画素ＵＰＯ１では、第１基板１内に光電変換部ＰＤが配置され得る。第２ブラック画素ＵＰＯ２では、第１基板１内に光電変換部ＰＤが存在しない。第１ブラック画素ＵＰＯ１と第２ブラック画素ＵＰＯ２に全て転送ゲートＴＧとフローティングディフュージョン領域ＦＤが配置されることができる。第１ブラック画素ＵＰＯ１は光が遮断された光電変換部ＰＤから発生されることができる電荷量を感知して第１基準電荷量を提供することができる。第１基準電荷量は単位画素ＵＰから発生された電荷量を計算する時、相対的な基準値になることができる。第２ブラック画素ＵＰＯ２は光電変換部ＰＤが無い状態で発生されることができる電荷量を感知して第２基準電荷量を提供することができる。第２基準電荷量は工程ノイズを除去する情報として使用されることができる。
図示しないが、第１基板１の第１面１ａにリセットトランジスタ、選択トランジスタ、及びソースフォロワートランジスタが配置されることができる。イメージセンサー１０００は背面受光イメージセンサーである。
第１基板１の第２面１ｂは固定電荷膜２３で覆われることができる。図示しないが、固定電荷膜２３上に反射防止膜が配置されることができる。固定電荷膜２３は化学量論比より不足な量の酸素又は弗素を含む金属酸化膜又は金属フッ化膜でなされることができる。したがって、固定電荷膜２３は負の固定電荷を有することができる。固定電荷膜２３はハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）、イットリウム、及びランタノイドを含むグループから選択される少なくとも１つの金属を含む金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）又は金属フッ化物（ｍｅｔａｌ ｆｌｕｏｒｉｄｅ）でなされることができる。固定電荷膜２３の周辺には正孔の蓄積（ｈｏｌｅ ａｃｃｕｍｕｌａｔｉｏｎ）が発生することができる。したがって、暗電流の発生及びホワイトスポット（ｗｈｉｔｅ ｓｐｏｔ）を効果的に減少させることができる。好ましくは、固定電荷膜２３はアルミニウム酸化膜とハフニウム酸化膜のうちの少なくとも１つである。固定電荷膜２３は第１基板１の第２面１ｂと接することができる。
光学ブラック領域ＯＢとパッド領域ＰＡＤとの間で固定電荷膜２３と第１基板１の一部がエッチングされて第１トレンチ２５ｔ１が形成されることができる。第１トレンチ２５ｔ１の側壁は固定電荷膜２３の側壁と整列されることができる。第１トレンチ２５ｔ１は深い素子分離部１３ｄの中で最も外側に位置する深い素子分離部１３ｅを露出させることができる。
パッド領域ＰＡＤで固定電荷膜２３と第１基板１の一部がエッチングされて第２トレンチ２５ｔ２が形成されることができる。第２トレンチ２５ｔ２の側壁は固定電荷膜２３の側壁と整列されることができる。第２トレンチ２５ｔ２は第１トレンチ２５ｔ１と離隔されることができる。第２トレンチ２５ｔ２の下で複数の貫通構造体１３ｃが第１基板１を貫通することができる。
パッド領域ＰＡＤで第１基板１はパッド分離部１３ｇによって貫通されることができる。パッド分離部１３ｇは第２トレンチ２５ｔ２と離隔されることができる。平面視において、パッド分離部１３ｇは前記複数の貫通構造体１３ｃを囲むことができる。
光学ブラック領域ＯＢとパッド領域ＰＡＤで固定電荷膜２３上に拡散防止パターン２７ｐと第１光学ブラックパターン２９ｐが配置されることができる。拡散防止パターン２７ｐと第１光学ブラックパターン２９ｐは各々導電物質で形成されることができる。拡散防止パターン２７ｐは第１トレンチ２５ｔ１と第２トレンチ２５ｔ２をコンフォーマルに覆うことができる。拡散防止パターン２７ｐは、例えばＴｉＮ、ＴａＮ、ＷＮのような金属窒化膜で形成されることができる。第１光学ブラックパターン２９ｐは、例えばタングステンで形成されることができる。第１光学ブラックパターン２９ｐは第１トレンチ２５ｔ１を満たしてバイアスコンタクトプラグ２９ｃを構成することができる。バイアスコンタクトプラグ２９ｃは深い素子分離部１３ｄと電気的に連結されることができる。
第１光学ブラックパターン２９ｐは第２トレンチ２５ｔ２をコンフォーマルに覆うことができる。第２トレンチ２５ｔ２内に背面導電パッド３１が配置されることができる。背面導電パッド３１は第１光学ブラックパターン２９ｐと異なる物質を含むことができる。例えば、背面導電パッド３１はアルミニウムを含むことができる。
画素領域ＡＰＳで固定電荷膜２３上に遮光グリッドパターン２７ｇが配置されることができる。遮光グリッドパターン２７ｇは深い素子分離部１３ｄと重ねられ、平面的に網目構造を有することができる。遮光グリッドパターン２７ｇ上には低屈折パターン７１が配置されることができる。低屈折パターン７１は有機物質を含むことができる。低屈折パターン７１はカラーフィルターＣＦ１、ＣＦ２より低い屈折率を有することができる。例えば、低屈折パターン７１は約１．３以下の屈折率を有することができる。低屈折パターン７１は遮光グリッドパターン２７ｇと重ねられ、同一な平面形状を有することができる。
画素領域ＡＰＳ、光学ブラック領域ＯＢ、及びパッド領域ＰＡＤはパッシベーション膜３３で覆われることができる。パッシベーション膜３３は、例えばシリコン窒化膜を含むことができる。パッシベーション膜３３は背面導電パッド３１を露出させることができる。
画素領域ＡＰＳの上で低屈折パターン７１の間にカラーフィルターＣＦ１、ＣＦ２が配置されることができる。カラーフィルターＣＦ１、ＣＦ２は各々青色、緑色、赤色のうち１つの色を有することができる。光学ブラック領域ＯＢでパッシベーション膜３３の上に第２光学ブラックパターンＣＦＢが配置されることができる。第２光学ブラックパターンＣＦＢは、例えば青色のカラーフィルターと同一な物質を含むことができる。
画素領域ＡＰＳ、光学ブラック領域ＯＢ、及びパッド領域ＰＡＤはマイクロレンズ層ＭＬで覆われることができる。マイクロレンズ層ＭＬは画素領域ＡＰＳの各単位画素ＵＰ上で凸レンズ形状を有することができる。マイクロレンズ層ＭＬは光学ブラック領域ＯＢ、及びパッド領域ＰＡＤ上では平坦な上面を有することができる。マイクロレンズ層ＭＬは背面導電パッド３１を露出させる開口部３５を有することができる。
第２サブチップＣＨ２は第２基板１００、第２基板１００に配置される複数のトランジスタＴＲ、第２基板１００を覆う第２層間絶縁膜１１０、第２層間絶縁膜１１０内に配置される第２配線１１２、及びそして第２配線１１２の中で最上位のものと連結されるロジック導電パッド１１４を含むことができる。第２層間絶縁膜１１０はシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、及び多孔性絶縁膜のうち少なくとも１つの単一膜又は多重膜構造を有することができる。ロジック導電パッド１１４は、例えば銅を含むことができる。第１サブチップＣＨ１と第２サブチップＣＨ２はボンディングされる。したがって、第１層間絶縁膜ＩＬと第２層間絶縁膜１１０は接することができる。また、前面導電パッド２１とロジック導電パッド１１４は接することができる。
図３Ａは図２の‘Ｐ１’部分を拡大した図面である。図３Ｂは図２の‘Ｐ２’部分を拡大した図面である。
図３Ａ及び図３Ｂを参照すれば、深い素子分離部１３ｄ、最外側の深い素子分離部１３ｅ、パッド分離部１３ｇ、及び貫通構造体１３ｃは各々深いトレンチ３内に配置されることができる。深い素子分離部１３ｄ、最外側の深い素子分離部１３ｅ、パッド分離部１３ｇ、及び貫通構造体１３ｃの下面は第１基板１の第１面１ａと共面をなすことができる。深い素子分離部１３ｄ、最外側の深い素子分離部１３ｅ、パッド分離部１３ｇ、及び貫通構造体１３ｃは全て同一／類似な構造を有することができる。これらは各々、導電パターン９、導電パターン９の側面を囲む分離絶縁膜７及び導電パターン９と最下層の第１層間絶縁膜ＩＬ１との間に介在される埋め込み絶縁パターン１１を含むことができる。深い素子分離部１３ｄは第１導電パターン９ａ、第１導電パターン９ａと最下層の第１層間絶縁膜ＩＬ１との間に介在される第１埋め込み絶縁パターン１１ａ、及び第１導電パターン９ａ及び第１埋め込み絶縁パターン１１ａの側面を囲む第１分離絶縁膜７ａを含むことができる。貫通構造体１３ｃは各々、第２導電パターン９ｂ、第２導電パターン９ｂと最下層の第１層間絶縁膜ＩＬ１との間に介在される第２埋め込み絶縁パターン１１ｂ、及び第２導電パターン９ｂ及び第２埋め込み絶縁パターン１１ｂの側面を囲む第２分離絶縁膜７ｂを含むことができる。パッド分離部１３ｇは第３導電パターン９ｃ、第３導電パターン９ｃと最下層の第１層間絶縁膜ＩＬ１との間に介在される第３埋め込み絶縁パターン１１ｃ、及び第３導電パターン９ｃ及び第３埋め込み絶縁パターン１１ｃの側面を囲む第３分離絶縁膜７ｃを含むことができる。第１乃至第３導電パターン９ａ、９ｂ、９ｃは全て同一な導電物質を、例えば金属又は不純物がドーピングされたポリシリコンを含むことができる。第１乃至第３導電パターン９ａ、９ｂ、９ｃが各々不純物がドーピングされたポリシリコンを含む場合、ドーピングされた不純物の種類とドーピング濃度は互いに同一である。第１乃至第３分離絶縁膜７ａ、７ｂ、７ｃは全て同一な物質を、例えばシリコン酸化膜を含むことができる。第１乃至第３埋め込み絶縁パターン１１ａ、１１ｂ、１１ｃは全て同一な物質を、例えばシリコン酸化膜を含むことができる。パッド分離部１３ｇの第３導電パターン９ｃには電圧が印加されず、電気的に絶縁されることができる。
深い素子分離部１３ｄは第１面１ａから所定の高さで第１幅Ｗ１を有することができる。貫通構造体１３ｃは各々、第１面１ａから（前記所定の高さと）同一高さで第２幅Ｗ２を有することができる。例えば、第２幅Ｗ２は第１幅Ｗ１と同一であるか、或いはより大きいことができる。第２幅Ｗ２は好ましくは第１幅Ｗ１の１．０～２．０倍である。
深い素子分離部１３ｄは第１基板１の厚さに該当する第１高さＨ１を有することができる。貫通構造体１３ｃは第２トレンチ２５ｔ２の分だけ第１高さＨ１より小さい第２高さＨ２を有することができる。最外側の深い素子分離部１３ｅは第１トレンチ２５ｔ１の分だけ第１高さＨ１より小さい第３高さＨ３を有することができる。第２高さＨ２は第３高さＨ３と同一であるか、或いはより小さいことができる。
図１及び図２を参照すれば、深い素子分離部１３ｄの第１導電パターン９ａは網目形状を有することができ、バイアスコンタクトプラグ２９ｃと接することができる。背面導電パッド３１とバイアスコンタクトプラグ２９ｃを通じて深い素子分離部１３ｄの第１導電パターン９ａに、例えば負の電圧が印加されることができる。したがって、深い素子分離部１３ｄの表面に存在し得る正孔を捕獲して暗電流特性を改善させることができる。
他の例において、イメージセンサー１０００の他の位置で背面導電パッド３１はバイアスコンタクトプラグ２９ｃと連結されなくともよい。また、貫通構造体１３ｃの導電パターン９が第２コンタクトプラグ１９と連結されなくともよい。
図２及び図３Ｂを参照すれば、第２コンタクトプラグ１９は最下層の第１層間絶縁膜ＩＬ１を貫通して第２導電パターン９ｂを第１配線１５のうちの一部に連結させることができる。したがって、背面導電パッド３１は複数の貫通構造体１３ｃによって第１配線１５のうちの一部と電気的に連結されることができる。貫通構造体１３ｃは複数に配置され、各々深い素子分離部１３ｄと同一／類似な幅を有する。したがって、背面導電パッド３１を第１配線１５と連結させるために、相対的に非常に大きい幅を有する１つのＴＳＶ（Ｔｈｒｏｕｇｈ ｓｉｌｉｃｏｎ ｖｉａ）やＢＶＳ（Ｂａｃｋ Ｖｉａｓ ｓｔａｃｋ）コンタクトプラグを形成する構造に比べて、工程不良を減少させることができ、物理的／機械的／熱的ストレスを分散することができるので、イメージセンサーの信頼性を向上させることができる。
図４は本発明の実施形態に係る貫通構造体の平面形状を示す。
図１及び図４を参照すれば、貫通構造体１３ｃは図１のように複数に提供され、各々互いに離隔された島形状を有することができる。又は貫通構造体１３ｃは図４のように互いに連結されてグリッド形状を構成することができる。貫通構造体１３ｃはこれに限定されず、多様に形成されることができる。
図５Ａ乃至図５Ｆは図２の断面を有するイメージセンサーの製造方法を順次的に示す断面図である。
図５Ａを参照すれば、第１サブチップＣＨ１を製造する。このために、先に画素領域ＡＰＳ、光学ブラック領域ＯＢ、及びパッド領域ＰＡＤを含む第１基板１にイオン注入工程等を進行して光電変換部ＰＤを形成する。第１基板１の第１面１ａに浅い素子分離部５を形成して活性領域を定義する。浅い素子分離部５はＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）工程で形成されることができる。浅い素子分離部５と第１基板１の一部をエッチングして深いトレンチ３を形成する。画素領域ＡＰＳと光学ブラック領域ＯＢで深いトレンチ３は単位画素ＵＰとブラック画素ＵＰＯ１、ＵＰＯ２を限定することができる。パッド領域ＰＡＤで深いトレンチ３はパッド分離部１３ｇと貫通構造体１３ｃの位置を限定することができる。第１基板１の第１面１ａの前面上に分離絶縁膜７をコンフォーマルに形成し、導電物質で深いトレンチ３を満たした後に、エッチバック工程を進行して深いトレンチ３内に各々導電パターン９を形成する。そして、導電パターン９の上に埋め込み絶縁パターン１１を形成し、第１面１ａ上の分離絶縁膜７を除去し、第１面１ａを露出させることができる。したがって、深い素子分離部１３ｄ、最外側の深い素子分離部１３ｅ、貫通構造体１３ｃ、及びパッド分離部１３ｇが同時に形成されることができる。本発明では、このように貫通構造体１３ｃが深い素子分離部１３ｄと同時に形成されるので、別のＴＳＶやＢＶＳを形成するための工程を省略することができ、工程を単純化させることができる。また、貫通構造体１３ｃが深い素子分離部１３ｄと同一／類似な幅と深さに形成されるので、工程不良の発生可能性を減らすことができる。
続いて、通常の工程を進行して第１基板１の第１面１ａにゲート絶縁膜Ｇｏｘ、転送ゲートＴＧ、フローティングディフュージョン領域ＦＤ、及び最下層の第１層間絶縁膜ＩＬ１を形成することができる。最下層の第１層間絶縁膜ＩＬ１を貫通してフローティングディフュージョン領域ＦＤと接する第１コンタクトプラグ１７を形成する。また、最下層の第１層間絶縁膜ＩＬ１と貫通構造体１３ｃの埋め込み絶縁パターン１１（図３Ｂの第２埋め込み絶縁パターン１１ｂ）を貫通して貫通構造体１３ｃの導電パターン９（図３Ｂの第２導電パターン９ｂ）と接する第２コンタクトプラグ１９を形成することができる。そして、最下層の第１層間絶縁膜ＩＬ１上に第１配線１５と第１層間絶縁膜ＩＬを形成することができる。最上層の第１層間絶縁膜ＩＬ内に前面導電パッド２１を形成することができる。
図５Ｂを参照すれば、図２を参照して説明した構造を有する第２サブチップＣＨ２を準備する。第１サブチップＣＨ１を覆す。そして、第１層間絶縁膜ＩＬが第２層間絶縁膜１１０と接するように、そして前面導電パッド２１がロジック導電パッド１１４と接するように位置付けた後、熱圧着工程等を進行して第２サブチップＣＨ２上に第１サブチップＣＨ１をボンディングすることができる。
図５Ｃを参照すれば、図５Ｂの状態で第１基板１の第２面１ｂに対してグラインディング工程を進行して第１基板１が厚さを望む厚さに下げることができる。この時、深い素子分離部１３ｄ、最外側の深い素子分離部１３ｅ、貫通構造体１３ｃ、及びパッド分離部１３ｇの導電パターン９が露出されることができる。第１基板１の第２面１ｂ上に固定電荷膜２３を堆積させる。固定電荷膜２３と第１基板１の一部分、そして最外側の深い素子分離部１３ｅ、及び貫通構造体１３ｃの一部をエッチングして第１トレンチ２５ｔ１と第２トレンチ２５ｔ２を形成する。この時、第１トレンチ２５ｔ１は第２トレンチ２５ｔ２より狭い幅を有するように形成されることができる。貫通構造体１３ｃは複数に形成されて、第２トレンチ２５ｔ２をエッチングする時に発生し得る基板１の物理的ストレスを緩和させることができる。
図５Ｄを参照すれば、第１基板１の第２面１ｂ上に拡散防止膜２７をコンフォーマルに形成する。拡散防止膜２７上に第１光学ブラック膜２９をコンフォーマルに形成する。第１トレンチ２５ｔ１が相対的に狭い幅を有するので、第１トレンチ２５ｔ１は第１光学ブラック膜２９によって満たされてバイアスコンタクトプラグ２９ｃが形成されることができる。第２トレンチ２５ｔ２内で第１光学ブラック膜２９の上に背面導電パッド３１を形成することができる。背面導電パッド３１は堆積及びエッチング工程を進行して形成されることができる。又は第１光学ブラック膜２９上に別のマスクパターン（図示せず）を形成し、めっき工程を進行して選択的に背面導電パッド３１を形成することができる。
図５Ｅを参照すれば、第１光学ブラック膜２９をエッチングして光学ブラック領域ＯＢとパッド領域ＰＡＤで第１光学ブラックパターン２９ｐを形成し、画素領域ＡＰＳで拡散防止膜２７を露出させる。第１基板１の第２面１ｂの前面上に低屈折膜７１Ｌを形成する。低屈折膜７１Ｌは、例えばスピンコーティングで形成されることができる。
図５Ｆを参照すれば、画素領域ＡＰＳで低屈折膜７１Ｌと拡散防止膜２７をエッチングして低屈折パターン７１と遮光グリッドパターン２７ｇを形成する。遮光グリッドパターン２７ｇは拡散防止膜２７の一部に形成されることができる。光学ブラック領域ＯＢとパッド領域ＰＡＤで低屈折膜７１Ｌが全て除去され、第１光学ブラックパターン２９ｐの下に拡散防止パターン２７ｐが形成されることができる。また、第１光学ブラックパターン２９ｐの隣で固定電荷膜２３が露出されることができる。
続いて、図２を参照すれば、第１基板１の第２面１ｂの前面上にパッシベーション膜３３をコンフォーマルに形成する。通常の工程を通じてカラーフィルターＣＦ１、ＣＦ２と第２光学ブラックパターンＣＦＢを形成することができる。第２光学ブラックパターンＣＦＢは青色のカラーフィルターを形成する時に、同時に形成することができる。そして、カラーフィルターＣＦ１、ＣＦ２と第２光学ブラックパターンＣＦＢの上にマイクロレンズ層ＭＬを形成することができる。パッド領域ＰＡＤでマイクロレンズ層ＭＬとパッシベーション膜３３をエッチングして背面導電パッド３１を露出させる開口部３５を形成することができる。
図６は本発明の実施形態に係って、図１をＡ－Ａ’線に沿って切断した断面図である。
図６を参照すれば、本実施形態に係るイメージセンサー１００１では、深い素子分離部１３ｄ、最外側の深い素子分離部１３ｅ、パッド分離部１３ｇ、及び貫通構造体１３ｃは最下層の第１層間絶縁膜ＩＬ１と基板１を貫通することができる。深い素子分離部１３ｄ、最外側の深い素子分離部１３ｅ、パッド分離部１３ｇ、及び貫通構造体１３ｃの下面は最下層の第１層間絶縁膜ＩＬ１の表面と共面をなすことができる。本実施形態で深い素子分離部１３ｄは第１配線１５のうちの一部と接することができる。しかし、深い素子分離部１３ｄの導電パターン９は埋め込み絶縁パターン１１によって第１配線１５と絶縁されることができる。第２コンタクトプラグ１９は最下層の第１層間絶縁膜ＩＬ１を貫通せず、ただ、貫通構造体１３ｃの埋め込み絶縁パターン１１のみを貫通することができる。その他の構造は図１乃至図３Ｂを参照して説明したことと同一／類似することができる。本実施形態に係るイメージセンサー１００１では深い素子分離部１３ｄが基板１の第１面１ａの外に突出され、第１配線１５と接するので、第１配線１５の表面で反射されて隣接画素に入射される光によるクロストークを防止することができる。したがって、鮮明な画質を具現することができるイメージセンサーを提供することができる。
図７は図６のイメージセンサーを製造する過程を示す断面図である。
図７を参照すれば、画素領域ＡＰＳ、光学ブラック領域ＯＢ、及びパッド領域ＰＡＤを含む第１基板１にイオン注入工程等を進行して光電変換部ＰＤを形成する。第１基板１の第１面１ａに浅い素子分離部５を形成して活性領域を定義する。浅い素子分離部５はＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）工程で形成されることができる。通常の工程を進行して第１基板１の第１面１ａにゲート絶縁膜Ｇｏｘ、転送ゲートＴＧ、フローティングディフュージョン領域ＦＤ、及び最下層の第１層間絶縁膜ＩＬ１を形成することができる。そして、最下層の第１層間絶縁膜ＩＬ１、浅い素子分離部５、及び第１基板１の一部分をエッチングして深いトレンチ３を形成する。深いトレンチ３内に分離絶縁膜７、導電パターン９、及び埋め込み絶縁パターン１１を形成して、深い素子分離部１３ｄ、最外側の深い素子分離部１３ｅ、貫通構造体１３ｃ、及びパッド分離部１３ｇを形成する。そして、最下層の第１層間絶縁膜ＩＬ１の上に第１配線１５と第１層間絶縁膜ＩＬを形成することができる。最上層の第１層間絶縁膜ＩＬ内に前面導電パッド２１を形成することができる。そして、図５Ｂ乃至図５Ｆを参照して説明した後続工程を進行することができる。
図８は本発明の実施形態に係って、図１をＡ－Ａ’線に沿って切断した断面図である。
図８を参照すれば、本例にしたがうイメージセンサー１００２では、深い素子分離部１３ｄ、最外側の深い素子分離部１３ｅ、貫通構造体１３ｃ、及びパッド分離部１３ｇが埋め込み絶縁パターン１１を含まない。深い素子分離部１３ｄ、最外側の深い素子分離部１３ｅ、貫通構造体１３ｃ、及びパッド分離部１３ｇの導電パターン９は最下層の第１層間絶縁膜ＩＬ１の表面と共面をなすことができる。深い素子分離部１３ｄ、最外側の深い素子分離部１３ｅ、及びパッド分離部１３ｇは第１配線１５と接しない。貫通構造体１３ｃの導電パターン９は第１配線１５と接することができる。本実施形態に係るイメージセンサー１００２は図６の第２コンタクトプラグ１９を含まない。したがって、図６の第２コンタクトプラグ１９無しで、貫通構造体１３ｃは背面導電パッド３１を第１配線１５の一部に電気的に連結させることができる。その他の構造は図６を参照して説明したことと同一／類似であることができる。
図９は本発明の実施形態に係る半導体装置の平面図である。図１０は本発明の実施形態に係る図９をＡ－Ａ’線に沿って切断した断面である。
図９及び図１０を参照すれば、本実施形態に係るイメージセンサー１００３は有機ＣＭＯＳイメージセンサー（Ｏｒｇａｎｉｃ ＣＭＯＳ Ｉｍａｇｅ ｓｅｎｓｏｒ）の一例である。平面視において、単位画素ＵＰの間で、第２貫通構造体４３が配置されることができる。隣接する単位画素ＵＰの間で第２貫通構造体４３は深い素子分離部１３ｄを貫通して深い素子分離部１３ｄを２つの部分に分けることができる。第２貫通構造体４３は貫通導電パターン４９、貫通導電パターン４９と最下層の第１層間絶縁膜ＩＬ１との間に介在される貫通埋め込み絶縁パターン４１、そして貫通導電パターン４９と貫通埋め込み絶縁パターン４１の側面を囲む貫通分離絶縁膜４７を含むことができる。貫通分離絶縁膜４７は貫通導電パターン４９を深い素子分離部１３ｄの導電パターン９から絶縁させることができる。貫通導電パターン４９は深い素子分離部１３ｄ、最外側の深い素子分離部１３ｅ、パッド分離部１３ｇ、及び貫通構造体１３ｃの導電パターン９と同一であるか、或いは異なる物質を含むことができる。第３コンタクトプラグ６７は最下層の第１層間絶縁膜ＩＬ１と貫通埋め込み絶縁パターン４１を貫通して貫通導電パターン４９を第１配線１５のうちの一部に連結させることができる。
第１光学ブラックパターン２９ｐは光学ブラック領域ＯＢを覆わないとし得る。画素領域ＡＰＳでパッシベーション膜３３上にカラーフィルターＣＦ１、ＣＦ２が配置されることができる。本実施形態でカラーフィルターＣＦ１、ＣＦ２は各々青色又は赤色を有することができる。カラーフィルターＣＦ１、ＣＦ２及びパッシベーション膜３３は平坦化膜５１で覆われることができる。画素領域ＡＰＳと光学ブラック領域ＯＢで平坦化膜５１上に画素電極ＰＥが互いに離隔されるように配置されることができる。第４コンタクトプラグ５３は平坦化膜５１を貫通して画素電極ＰＥを貫通導電パターン４９に連結させることができる。平坦化膜５１はシリコン酸化膜及びシリコン窒化膜のうち少なくとも１つを含むことができる。画素電極ＰＥは有機光電変換膜ＯＰＤで覆われることができる。有機光電変換膜ＯＰＤはｐ型有機半導体物質及びｎ型有機半導体物質を含むことができ、前記ｐ型有機半導体物質とｎ型有機半導体物質はｐｎ接合を形成することができる。又は有機光電変換膜ＯＰＤは量子ドット（ｑｕａｎｔｕｍ ｄｏｔ）又はカルコゲニド（ｃｈａｌｃｏｇｅｎｉｄｅ）を含むことができる。有機光電変換膜ＯＰＤは特定色の（例えば、緑色の）光に対して光電変換を遂行することができる。有機光電変換膜ＯＰＤの上には共通電極ＣＥが配置されることができる。画素電極ＰＥと共通電極ＣＥはＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯ（Ｚｉｎｃ Ｏｘｉｄｅ）、及び／又は有機透明導電物質を含むことができる。
共通電極ＣＥの上にはマイクロレンズ層ＭＬが配置されることができる。光学ブラック領域ＯＢでマイクロレンズ層ＭＬ内に第２光学ブラックパターンＯＢＰが配置されることができる。第２光学ブラックパターンＯＢＰは、例えば不透明な金属（例えば、アルミニウム）を含むことができる。その他の構成は図１乃至図３Ｂを参照して説明したことと同一／類似することができる。本実施形態に係るイメージセンサー１００３は有機光電変換膜ＯＰＤを含むことによって、１つの単位画素ＵＰで２つの色の光を同時に感知することができる。
以上、添付された図面を参照して本発明の実施形態を説明したが、本発明が属する技術分野で通常の知識を有する者は本発明がその技術的思想や必須の特徴を変更しなくとも、他の具体的な形態に実施されることができることを理解することができる。したがって、以上で記述した実施形態はすべての面で例示的なことであり、限定的ではないことと理解しなければならない。
１ 基板
３ 深いトレンチ
５ 浅い素子分離部
７ 分離絶縁膜
１３ｃ 貫通構造体
１３ｄ 深い素子分離部
１３ｅ 最外側の深い素子分離部
１３ｇ パッド分離部
２１ 前面導電パッド
２３ 固定電荷膜
３１ 背面導電パッド
１１４ ロジック導電パッド
１０００ イメージセンサー
ＡＰＳ 画素領域
ＣＦ１、ＣＦ２ カラーフィルター
ＣＨ１、ＣＨ２ サブチップ
ＦＤ フローティングディフュージョン領域
ＩＬ 層間絶縁膜
ＯＢ 光学ブラック領域
ＰＡＤ パッド領域
ＰＤ 光電変換部
ＴＧ 転送ゲート
ＵＰ 単位画素

Claims (10)

  1. 画素領域とパッド領域を含み、互いに反対側の第１面と第２面を含む基板と、
    前記第１面上に配置される層間絶縁膜と、
    前記層間絶縁膜内に配置される配線と、
    前記パッド領域で前記基板の第２面上に配置される導電パッドと、
    前記パッド領域で前記基板を貫通して前記導電パッドと前記配線とを電気的に連結させ、前記導電パッドと重ねられる複数の貫通構造体と、を含み、
    前記導電パッドの一部は、前記基板内に配置されるイメージセンサー。
  2. 前記画素領域に配置され、前記基板を貫通して複数の単位画素を分離させる深い素子分離部をさらに含み、
    前記深い素子分離部は、第１導電パターン、及び前記第１導電パターンと前記基板との間に介在される第１分離絶縁膜を含み、
    前記貫通構造体は各々、第２導電パターン、及び前記第２導電パターンと前記基板との間に介在される第２分離絶縁膜を含み、
    前記第１導電パターンは、前記第２導電パターンと同一な物質を含み、
    前記第１分離絶縁膜は、前記第２分離絶縁膜と同一な物質を含む請求項１に記載のイメージセンサー。
  3. 前記第１導電パターンは、第１不純物がドーピングされたポリシリコンを含み、
    前記第２導電パターンは、第２不純物がドーピングされたポリシリコンを含み、
    前記第１不純物は、前記第２不純物と同一であり、
    前記第１不純物のドーピング濃度は、前記第２不純物のドーピング濃度と同一である請求項２に記載のイメージセンサー。
  4. 前記深い素子分離部は、前記第１導電パターンと前記層間絶縁膜との間に介在されて前記第１分離絶縁膜と接する第１埋め込み絶縁パターンをさらに含み、
    前記貫通構造体は各々、前記第２導電パターンと前記層間絶縁膜との間に介在されて前記第２分離絶縁膜と接する第２埋め込み絶縁パターンをさらに含み、
    前記第１埋め込み絶縁パターンは、前記第２埋め込み絶縁パターンと同一な物質を含む請求項２又は３に記載のイメージセンサー。
  5. 前記第２埋め込み絶縁パターンを貫通して前記第２導電パターンと前記配線とを連結させる第１コンタクトプラグをさらに含む請求項４に記載のイメージセンサー。
  6. 前記第１面から第１高さで前記深い素子分離部は、第１方向に第１幅を有し、
    前記貫通構造体は各々、前記第１高さで前記第１方向に第２幅を有し、
    前記第２幅は、前記第１幅と同一であるか、或いはより広い請求項２乃至５のいずれか一項に記載のイメージセンサー。
  7. 前記パッド領域で前記基板を貫通するパッド分離部をさらに含み、
    前記パッド分離部は、前記貫通構造体及び前記導電パッドと離隔され、前記貫通構造体を囲み、
    前記パッド分離部は、第３導電パターン、及び前記第３導電パターンと前記基板との間に介在される第３分離絶縁膜を含み、
    前記第３導電パターンは、前記第２導電パターンと同一な物質を含み、
    前記第３分離絶縁膜は、前記第２分離絶縁膜と同一な物質を含む請求項２乃至６のいずれか一項に記載のイメージセンサー。
  8. 前記導電パッドと前記基板との間に介在される第３導電パターンをさらに含み、
    前記基板は、前記第２面に形成され、互いに離隔された第１トレンチと第２トレンチを含み、
    前記導電パッドは、前記第１トレンチ内に位置し、
    前記第３導電パターンは、延長されて前記第２トレンチを満たす請求項１乃至７のいずれか一項に記載のイメージセンサー。
  9. 画素領域とパッド領域を含み、互いに反対側の第１面と第２面を含む基板と、
    前記画素領域で前記基板内に配置されて単位画素を分離する深い素子分離部と、
    前記単位画素の各々で前記基板内に配置される光電変換部と、
    前記単位画素の各々で前記基板の前記第１面上に配置される転送ゲートと、
    前記第１面上に配置される層間絶縁膜と、
    前記層間絶縁膜内に配置される配線と、
    前記パッド領域に配置される導電パッドと、
    前記パッド領域で前記基板を貫通して前記導電パッドと前記配線とを電気的に連結させ、前記導電パッドと重ねられる複数の貫通構造体と、を含み、
    前記深い素子分離部は、第１幅を有し、前記貫通構造体は、第２幅を有し、
    前記第２幅は、前記第１幅の１．０～２．０倍であるイメージセンサー。
  10. 画素領域とパッド領域を含み、互いに反対側の第１面と第２面を含む基板と、
    前記画素領域で前記基板内に配置されて単位画素を分離する深い素子分離部と、
    前記第１面上に配置される層間絶縁膜と、
    前記層間絶縁膜内に配置される配線と、
    前記パッド領域に配置される導電パッドと、
    前記パッド領域で前記基板を貫通して前記導電パッドと前記配線とを電気的に連結させ、前記導電パッドと重ねられる複数の貫通構造体と、を含み、
    前記深い素子分離部は、第１高さを有し、
    前記貫通構造体は各々、第２高さを有し、
    前記第２高さは、前記第１高さより小さいイメージセンサー。
JP2021112073A 2020-07-14 2021-07-06 イメージセンサー Pending JP2022018088A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200087054A KR20220008996A (ko) 2020-07-14 2020-07-14 이미지 센서
KR10-2020-0087054 2020-07-14

Publications (1)

Publication Number Publication Date
JP2022018088A true JP2022018088A (ja) 2022-01-26

Family

ID=79292786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021112073A Pending JP2022018088A (ja) 2020-07-14 2021-07-06 イメージセンサー

Country Status (3)

Country Link
US (1) US11749702B2 (ja)
JP (1) JP2022018088A (ja)
KR (1) KR20220008996A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022041052A (ja) * 2020-08-31 2022-03-11 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809008B1 (en) * 2003-08-28 2004-10-26 Motorola, Inc. Integrated photosensor for CMOS imagers
JP2011086709A (ja) * 2009-10-14 2011-04-28 Toshiba Corp 固体撮像装置及びその製造方法
KR101107627B1 (ko) * 2010-02-22 2012-01-25 (주)실리콘화일 3차원 구조를 갖는 웨이퍼의 패드 형성 방법
KR20110126891A (ko) 2010-05-18 2011-11-24 (주)실리콘화일 3차원 구조의 이미지센서 및 그 제조방법
KR20120135627A (ko) * 2011-06-07 2012-12-17 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP2015023259A (ja) 2013-07-23 2015-02-02 株式会社東芝 固体撮像装置およびその製造方法
TWI676279B (zh) 2013-10-04 2019-11-01 新力股份有限公司 半導體裝置及固體攝像元件
KR102180102B1 (ko) * 2014-03-07 2020-11-17 삼성전자주식회사 이미지 센서 및 그 제조방법
KR102263042B1 (ko) 2014-10-16 2021-06-09 삼성전자주식회사 픽셀, 상기 픽셀을 포함하는 이미지 센서, 및 상기 픽셀을 포함하는 이미지 처리 시스템
FR3030113A1 (fr) * 2014-12-15 2016-06-17 St Microelectronics Crolles 2 Sas Capteur d'image eclaire et connecte par sa face arriere
KR102491580B1 (ko) * 2015-12-15 2023-01-25 삼성전자주식회사 이미지 센서 및 그 제조 방법
US10109666B2 (en) * 2016-04-13 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for backside illuminated (BSI) image sensors
JP2018117027A (ja) 2017-01-18 2018-07-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、電子装置、および、固体撮像素子の製造方法
KR102411698B1 (ko) 2017-11-13 2022-06-22 삼성전자주식회사 이미지 센서 및 이의 형성 방법
US10638063B2 (en) 2018-07-11 2020-04-28 Semiconductor Components Industries, Llc Methods and apparatus for increased dynamic range of an image sensor
JP2020027884A (ja) 2018-08-13 2020-02-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Also Published As

Publication number Publication date
US11749702B2 (en) 2023-09-05
US20220020804A1 (en) 2022-01-20
KR20220008996A (ko) 2022-01-24

Similar Documents

Publication Publication Date Title
CN108257985B (zh) 光传感器
KR102639539B1 (ko) 이미지 센서 및 이의 형성 방법
US11024659B2 (en) Image sensor and method of fabricating the same
US11804504B2 (en) Image sensor
JP2021103768A (ja) イメージセンサ及びその製造方法
US20220149101A1 (en) Image sensor
TW202141772A (zh) 影像感測器
JP2022018088A (ja) イメージセンサー
JP2023024353A (ja) イメージセンサー
KR20220106901A (ko) 이미지 센서 및 이의 제조 방법
CN114335036A (zh) 图像传感器
KR20220075724A (ko) 이미지 센서 및 이의 제조 방법
US20220059596A1 (en) Image sensor
US20240145514A1 (en) Image sensor
US20220328553A1 (en) Image sensor
US11848342B2 (en) Image sensor including a fence pattern
US20230402476A1 (en) Image sensor
US20230170373A1 (en) Image sensor including reflective structure including a reflective structure
US20230282667A1 (en) Image sensor
US20240178253A1 (en) Image sensor
US20220336514A1 (en) Image sensor
KR20240061541A (ko) 이미지 센서
CN112018167A (zh) 图像传感器以及制造图像传感器的方法