CN114335036A - 图像传感器 - Google Patents

Abstract

提供一种图像传感器，其可以包括：半导体衬底，具有表面并包括沟槽，所述沟槽从所述表面延伸到所述半导体衬底中；绝缘图案，设置在所述沟槽中；以及掺杂区域，在所述半导体衬底中且在所述绝缘图案上。所述掺杂区域包括：侧部，在所述绝缘图案的侧表面上；以及底部，在所述绝缘图案的底表面上。所述掺杂区域的侧部的厚度为所述掺杂区域的底部的厚度的85％至115％，所述掺杂区域的侧部中的每单位面积的掺杂剂数量是所述底部中的每单位面积的掺杂剂数量的85％至115％。

Description

图像传感器

相关申请的交叉引用

本专利申请要求于2020年9月29日在韩国知识产权局递交的韩国专利申请No.10-2020-0126750的优先权，其全部内容通过引用合并于此。

技术领域

本公开涉及一种图像传感器及其制造方法，并且更具体地，涉及一种具有掺杂区域的图像传感器及其制造方法。

背景技术

图像传感器是将光学图像转换为电信号的设备。图像传感器分为两种类型：电荷耦合器件(CCD)型和互补金属氧化物半导体(CMOS)型。CMOS型图像传感器简称为CIS。CIS包括二维布置的多个像素。每个单位像素区域包括光电二极管，该光电二极管用于将入射光转换为电信号。

发明内容

一个方面是提供一种具有改善的电学和光学特性的图像传感器。

根据一个或多个实施例的一个方面，提供了一种图像传感器，所述图像传感器包括：半导体衬底，具有表面并且包括沟槽，所述沟槽从所述表面延伸到所述半导体衬底中；绝缘图案，设置在所述沟槽中；以及掺杂区域，在所述半导体衬底中且在所述绝缘图案上，其中，所述掺杂区域包括：侧部，在所述绝缘图案的侧表面上；以及底部，在所述绝缘图案的底表面上，其中，所述掺杂区域的侧部的厚度为所述掺杂区域的底部的厚度的85％至115％，所述掺杂区域的侧部中的每单位面积的掺杂剂数量是所述底部中的每单位面积的掺杂剂数量的85％至115％。

根据一个或多个实施例的另一个方面，提供了一种图像传感器，所述图像传感器包括：半导体衬底，具有沟槽；绝缘图案，在所述半导体衬底的沟槽中；以及掺杂区域，设置在所述半导体衬底中且在所述绝缘图案上，其中，所述掺杂区域包括：第一区域，与所述绝缘图案接触，并包括掺杂剂和第一辅助元素；以及第二区域，介于所述第一区域和所述半导体衬底之间，并包括所述掺杂剂，以及其中，所述第一区域中的掺杂剂的浓度高于所述第一区域中的第一辅助元素的浓度。

根据一个或多个实施例的又一个方面，提供了一种图像传感器，所述图像传感器包括：衬底，具有彼此相对的第一表面和第二表面，所述衬底具有设置在所述第一表面和所述第二表面之一上的沟槽；光电转换区域，设置在所述衬底的第一表面和第二表面之间；滤色器，设置在所述衬底的第二表面上；围栏图案，设置在所述滤色器之间；微透镜层，设置在所述滤色器上；杂质区域，设置在所述衬底中并与所述衬底的第一表面相邻；互连层，没置在所述衬底的第一表面上，所述互连层包括下部绝缘层和互连结构；绝缘图案，覆盖所述衬底的沟槽；以及掺杂区域，设置在所述衬底中并与所述绝缘图案接触，其中，所述绝缘图案包括倾斜角彼此不同的第一表面和第二表面，所述掺杂区域包括：第一部分，在所述绝缘图案的第一表面上；以及第二部分，在所述绝缘图案的第二表面上，所述掺杂区域的第二部分的厚度为所述掺杂区域的第一部分的厚度的85％至115％，以及所述掺杂区域的第二部分中的每单位面积的掺杂剂数量是第一部分中的每单位面积的掺杂剂数量的85％至115％。

附图说明

图1是根据实施例的图像传感器的像素的电路图。

图2A至图2D是示出根据实施例的制造具有掺杂区域的半导体器件的过程的截面图。

图2E是示出根据实施例的具有掺杂区域的半导体器件的截面图。

图3是示出根据实施例的形成掺杂区域的方法的流程图。

图4A是示出根据实施例的包括掺杂区域的半导体器件的截面图。

图4B是图4A的部分A的放大截面图。

图5A和图5C是示出根据实施例的制造半导体器件的过程的截面图。

图5B是图5A的部分A的放大截面图。

图5D是示出根据实施例的掺杂区域和形成掺杂区域的过程的截面图。

图6是示出根据实施例的图像传感器的俯视图。

图7A是沿图6的线I-I’截取的截面图。

图7B是示出图7A的部分B的放大截面图。

图7C是示出根据实施例的器件隔离图案、第一隔离图案和第一掺杂区域的截面图。

图7D是示出图7C的部分BB的放大截面图。

图7E是示出根据实施例的器件隔离图案、第一隔离图案和第一掺杂区域的截面图。

图7F是示出图7A的部分C的放大截面图。

图8A是示出根据实施例的图像传感器的像素阵列区域的截面图。

图8B是示出图8A的部分B的放大截面图。

图8C是示出根据实施例的图像传感器的像素阵列区域的截面图。

图8D是示出图8C的部分B的放大截面图。

图8E是示出根据实施例的图像传感器的像素阵列区域的截面图。

图9A是示出根据实施例的图像传感器的像素阵列区域的截面图。

图9B是示出图9A的部分B的放大截面图。

图9C是示出根据实施例的第一隔离图案和第二隔离图案的截面图。

图9D是示出根据实施例的第一隔离图案、第二隔离图案和第一掺杂区域的截面图。

图9E是示出根据实施例的图像传感器的像素阵列区域的截面图。

图9F是示出图9E的部分B的放大截面图。

图9G是示出根据实施例的图像传感器的像素阵列区域的截面图。

图9H是示出根据实施例的图像传感器的像素阵列区域的截面图。

图10A是示出根据实施例的图像传感器的像素阵列区域的截面图。

图10B是示出图10A的部分D的放大截面图。

图10C、图10D和图10E是截面图，其中每个图示出根据实施例的器件隔离图案和第二掺杂区域。

图11A是示出根据实施例的图像传感器的像素阵列区域的截面图。

图11B是示出图11A的部分E的放大截面图。

图11C是示出图11A的部分F的放大截面图。

图11D是示出根据实施例的图像传感器的像素阵列区域的截面图。

图11E是示出图11D的部分G的放大截面图。

图11F是示出根据实施例的器件隔离图案的栅极绝缘图案、第三掺杂区域和第二附加元素区域的截面图。

图12A至图12I是示出根据实施例的制造图像传感器的方法的截面图。

图13A是示出根据实施例的图像传感器的像素阵列区域的截面图。

图13B和图13C是示出根据实施例的形成导电隔离图案的方法的截面图。

图13D是示出根据实施例的形成导电隔离图案的方法的截面图。

图14A是示出布置在根据实施例的图像传感器的区域(例如，图6的区域II)中的滤色器的放大俯视图。

图14B是示出布置在根据实施例的图像传感器中的滤色器的俯视图。

图14C是沿图14B的线I”-I”’截取的截面图。

图14D是示出布置在根据实施例的图像传感器中的滤色器的俯视图。

图15A是沿图6的线III-III'截取的截面图，以示出根据实施例的图像传感器。

图15B是示出根据实施例的图像传感器的截面图。

具体实施方式

现在，将参考其中显示了示例实施例的附图更全面地描述示例实施例。

图1是根据实施例的图像传感器的像素的电路图。

参考图1，图像传感器的每个像素可以包括光电转换区域PD、转移晶体管Tx、源极跟随器晶体管Sx、复位晶体管Rx和选择晶体管Ax。转移晶体管Tx、源极跟随器晶体管Sx、复位晶体管Rx和选择晶体管Ax可以分别包括转移栅极TG、源极跟随器栅极SG、复位栅极RG和选择栅极AG。

光电转换区域PD可以是包括n型杂质区域和p型杂质区域的光电二极管。浮置扩散区域FD可以用作转移晶体管Tx的漏电极。浮置扩散区域FD可以用作复位晶体管Rx的源电极。浮置扩散区域FD可以电连接到源极跟随器晶体管Sx的源极跟随器栅极SG。源极跟随器晶体管Sx可以连接到选择晶体管Ax。

在下文中，将参考图1描述图像传感器的操作。在遮光状态下，可以通过向复位晶体管Rx和源极跟随器晶体管Sx的漏电极施加电源电压VDD并且使复位晶体管Rx导通，来从浮置扩散区域FD释放电荷。接下来，可以使复位晶体管Rx截止，然后可以通过从外部入射的外部光在光电转换区域PD中产生电子-空穴对。空穴可以移动到光电转换区域PD的p型杂质区域并在其中累积，并且电子可以移动到光电转换区域PD的n型杂质区域并在其中累积。在这种状态下，如果转移晶体管Tx导通，则诸如电子和空穴之类的电荷可以被转移并累积在浮置扩散区域FD中。累积电荷量的变化可导致源极跟随器晶体管Sx的栅极偏置的变化，并因此导致源极跟随器晶体管Sx的源极电势的变化。在这种情况下，如果选择晶体管Ax导通，则一定量的电荷可以被读出为要通过列线传输的信号。

互连线可以电连接到转移栅极TG、源极跟随器栅极SG、复位栅极RG和选择栅极AG中的至少一个。互连线可以被配置为向复位晶体管Rx的漏电极或源极跟随器晶体管Sx的漏电极施加电源电压VDD。互连线可以包括连接到选择晶体管Ax的列线。互连线可以是第一导电结构830，该第一导电结构830将参考图7A和图15A进行描述。

虽然图1的像素被示出为具有单个光电转换区域PD和四个晶体管(即，Tx、Rx、Ax和Sx)，但是实施例不限于此。例如，可以提供多个像素，并且复位晶体管Rx、源极跟随器晶体管Sx或选择晶体管Ax可以由相邻的像素之一共享。因此，可以增加图像传感器的集成密度。

图2A至图2D是示出根据实施例的制造具有掺杂区域的半导体器件的过程的截面图。图2C是图2B的部分A的放大截面图。图3是示出根据实施例的形成掺杂区域的方法的流程图。

参考图2A，可以制备衬底10。在实施例中，衬底10可以是半导体衬底或绝缘体上硅(SOI)衬底。可以在衬底10的表面10a中形成沟槽19。沟槽19的形成可以包括对衬底10执行的蚀刻工艺。在沟槽19的形成期间，可能在沟槽19的侧表面19c和/或底表面19b上形成界面缺陷。界面缺陷可以包括氧化物或悬空键。沟槽19可以包括倾斜角彼此不同的第一表面和第二表面。作为示例，沟槽19的第一表面和第二表面可以分别是侧表面19c和底表面19b。沟槽19的侧表面19c的倾斜角可以与沟槽19的底表面19b的倾斜角不同。例如，沟槽19的底表面19b可以基本平行于衬底10的表面10a。沟槽19的侧表面19c可以相对于衬底10的表面10a倾斜一定角度。沟槽19的侧表面19c与衬底10的表面10a之间的角度可以是钝角，可以等于或大于90°，并且可以小于180°。

沟槽19的第一表面和第二表面可以分别不限于侧表面19c和底表面19b。尽管未示出，但是沟槽19的侧表面19c可以具有倾斜角彼此不同的第一表面和第二表面。沟槽19的底表面19b可以具有倾斜角彼此不同的第一表面和第二表面。

衬底10可以设置在反应器(未示出)中。反应器可以是批式反应器或单一式反应器，批式反应器可以包括单气体供应管线或双气体供应管线。反应器还可以包括排气管线、泵或洗涤器。

参考图2B、图2C和图3，可以沿着沟槽19的侧表面19c和底表面19b在衬底10中形成掺杂区域40。可以通过气相掺杂(GPD)方法形成掺杂区域40。例如，掺杂区域40的形成可以包括执行第一吹扫工艺(在S10中)、执行GPD工艺(在S20中)以及执行第二吹扫工艺(在S30中)。

可以通过将氢气吹扫气体供应到衬底10的表面10a上和沟槽19中来执行第一吹扫工艺(在S10中)。氢气吹扫气体可以去除图2A中描述的沟槽19的界面缺陷。因此，可以防止由界面缺陷引起的半导体材料(例如，硅)的迁移。可以在约200℃至约700℃的温度条件和20Pa至2000Pa的压力条件下执行第一吹扫工艺1秒至480分钟。在实施例中，诸如氮气之类的惰性气体可以用作载气。在第一吹扫工艺中，氢气吹扫气体和惰性气体的流速可以在0.01sccm至2000sccm的范围内。

可以在第一吹扫工艺完成之后执行GPD工艺。GPD工艺(在S20中)可以包括将掺杂气体400供应到沟槽19的侧表面19c和底表面19b上。在此，掺杂气体400可以包含第3族元素中的至少一种(例如，铝(A1)、硼(B)、铟(In)和/或镓(Ga))。例如，掺杂气体400可以包括含硼气体(例如，BCl3或B2H6)。作为另一示例，掺杂气体400可以包括BF3。可以在比第一吹扫工艺的工艺温度高的温度条件下执行GPD工艺。例如，GPD工艺可以在约200℃至约800℃的温度条件下执行。GPD工艺可以在20Pa至2000Pa的压力条件下执行1秒至480分钟。载气和氢气以及掺杂气体400可以被供应到反应器中。在GPD工艺中，惰性气体(例如氮气)可以用作载气。在GPD工艺中，氢气、掺杂气体400和载气的总流速可以在0.01sccm至2000sccm的范围内。在GPD工艺期间，可以通过沟槽19的侧表面19c和底表面19b将掺杂气体400注入到衬底10中。因此，可以在衬底10中并且沿着沟槽19的侧表面19c和底表面19b形成掺杂区域40。掺杂区域40可以包括掺杂剂401。掺杂剂401可以包括第3族元素中的至少一种。作为示例，掺杂剂401可以包括硼(B)。作为另一示例，掺杂剂401可以包括铝(A1)、铟(In)和/或镓(Ga)。作为另一示例，掺杂气体400和掺杂剂401可以包括第5族元素。

在如现有技术中那样通过离子注入工艺或等离子体注入工艺形成掺杂区域40的情况下，可能难以控制掺杂剂401的注入位置和掺杂剂浓度。在这种情况下，掺杂区域40可能被形成为具有不均匀的厚度和不均匀的掺杂轮廓。此外，掺杂区域40可能具有相对大的厚度和相对高的掺杂剂浓度。

相反，在根据各种实施例的掺杂区域的形成中，由于掺杂区域40是通过GPD工艺形成的，因此可以将掺杂气体400共形地注入到衬底10中(即，沿着沟槽19的侧表面19c和底表面19b均匀地注入)。因此，可以沿着沟槽19的侧表面19c和底表面19b将掺杂区域40形成为具有基本恒定的厚度。例如，掺杂区域40的厚度可以具有15％或更小的容差。在本说明书中，工艺参数的容差可以表示工艺参数的最高值和最低值之间的差。掺杂区域40可以包括侧部40X和底部40Y。掺杂区域40的侧部40X可以沿着沟槽19的侧表面19c设置，以与沟槽19的侧表面19c接触。掺杂区域40的侧部40X可以具有基本均匀的第一厚度T1。例如，第一厚度T1的容差可以等于或小于15％。掺杂区域40的底部40Y可以沿着沟槽19的底表面19b设置，并且可以与沟槽19的底表面19b接触。掺杂区域40的底部40Y可以连接到侧部40X。掺杂区域40的底部40Y可以具有第二厚度T2。第二厚度T2可以是基本均匀的。例如，第二厚度T2的容差可以等于或小于15％。第二厚度T2可以等于或约等于第一厚度T1。例如，在一些实施例中，第二厚度T2可以是第一厚度T1的85％至115％。

由于掺杂区域40是通过GPD工艺形成的，因此与使用现有技术的离子注入工艺或等离子体注入工艺相比，可以将掺杂区域40形成为更小的厚度。例如，第一厚度T1可以在约30nm至约180nm的范围内，并且第二厚度T2可以在约30nm至约180nm的范围内。

由于通过GPD工艺形成了掺杂区域40，所以可以将掺杂区域40形成为具有均匀的掺杂轮廓。掺杂区域40可以具有均匀的掺杂浓度。例如，掺杂区域401中的掺杂剂401的浓度可以具有15％或更小的容差。例如，侧部40X中的掺杂剂401的浓度可以具有15％或更小的容差。底部40Y中的掺杂剂401的浓度可以具有15％或更小的容差。底部40Y中的掺杂剂401的浓度可以是侧部40X中的掺杂剂401的浓度的85％至115％。在本说明书中，可以按照每单位面积的掺杂剂401的数量来表示掺杂剂401的浓度。例如，在掺杂区域40的侧部40X中，每单位面积的掺杂剂401的数量可以是在底部40Y中的每单位面积的掺杂剂401的数量的85％至115％。

掺杂区域40可以具有暴露于沟槽19的第一表面40s-1和与第一表面40s-1相对并与衬底10接触的第二表面40s-2。掺杂剂401的浓度可以在掺杂区域40的第一表面40s-1和第二表面40s-2之一处具有最高值。掺杂剂401的浓度可以在掺杂区域40的第一表面40s-1和第二表面40s-2之间的中间位置处具有最低值。

由于通过GPD工艺形成掺杂区域40，因此可以容易地控制掺杂区域40中掺杂剂401的浓度。掺杂区域40中的掺杂剂401的浓度可以具有相对低的值。掺杂区域40中的每单位面积的掺杂剂401的数量可以在从5.0×10¹¹原子/cm²到1.0×10¹⁴原子/cm²的范围内。侧部40X中的每单位面积的掺杂剂401的数量可以在5.0×10¹¹原子/cm²到1.0×10¹⁴原子/cm²的范围内，并且底部40Y中的每单位面积的掺杂物401的数量可以在5.0×10¹¹原子/cm²到1.0×10¹⁴原子/cm²的范围内。

掺杂区域40还可以包括与衬底10的表面10a接触的延伸部分(未示出)。

可以在GPD工艺完成之后执行第二吹扫工艺(在S30中)。第二吹扫工艺(在S30中)可以包括将氧气吹扫气体供应到掺杂区域40上。第二吹扫工艺可以在比GPD工艺的工艺温度低并且比第一吹扫工艺的工艺温度高的温度下执行。例如，第二吹扫工艺可以在约200℃至约800℃的温度条件下执行。可以在20Pa至2000Pa的压力条件下执行第二吹扫工艺1秒至480分钟。氧气吹扫气体可以与载气一起被供应到反应器中。在第二吹扫工艺中，诸如氮气之类的惰性气体可以用作载气。在第二吹扫工艺中，氧气吹扫气体和载气的总流速可以在0.01sccm至2000sccm的范围内。

第二吹扫工艺可以防止注入到衬底10中的掺杂气体400或掺杂剂401被排放到外部。换句话说，第二吹扫工艺可以防止所供应的掺杂气体400的脱气或向外扩散的问题。在第二吹扫工艺(在S30中)期间，掺杂区域40的暴露表面可以被氧化。氧化部分的厚度可以在

至

的范围内，但不限于此范围。

在实施例中，可以省略第一吹扫工艺(在S10中)和第二吹扫工艺(在S30中)中的至少一个。

参考图2D，可以在沟槽19中形成间隙填充图案25以覆盖掺杂区域40。可以在沟槽19的侧表面19c和底表面19b上提供间隙填充图案25以填充沟槽19。掺杂区域40的侧部40X和底部40Y中的每一个可以具有暴露于沟槽19的第一表面40s-1。掺杂区域40的侧部40X和底部40Y的暴露的第一表面40s-1可以与间隙填充图案25接触。掺杂区域40的侧部40X的暴露表面可以对应于沟槽19的侧表面19c。掺杂区域40的底部40Y的暴露表面可以对应于沟槽19的底表面19b。间隙填充图案25可以由例如导电、绝缘或半导体材料中的至少一种形成，或者包括例如导电、绝缘或半导体材料中的至少一种。间隙填充图案25可以是栅电极、器件隔离层或深沟槽隔离层。尽管未示出，但是可以在间隙填充图案25和掺杂区域40之间进一步形成绝缘图案。

图2E是示出根据实施例的具有掺杂区域的半导体器件的截面图。

参考图2E，半导体器件可以包括衬底10、掺杂区域40和间隙填充图案25。半导体器件可以是图像传感器。可以通过与图2A至图2D和图3的实施例中的方法基本相同的方法来形成衬底10、掺杂区域40和间隙填充图案25。然而，在图2E所示的实施例中，掺杂区域40的底部40Y的厚度T2’可以大于侧部40X的厚度T1’。掺杂区域40的侧部40X’可以包括上部和下部。掺杂区域40的侧部40X’的下部可以设置在侧部40X’的上部和底部40Y之间。掺杂区域40的侧部40X’的上部的厚度可以小于侧部40X’的下部的厚度。例如，掺杂区域40的侧部40X’的厚度T1’可以随着到掺杂区域40的顶表面的距离减小而减小。换句话说，侧部40X’的厚度T1’可以随着距表面10a的距离减小而减小，使得底部40Y附近的厚度T1’大于表面10a附近的厚度T1’。在实施例中，由于掺杂区域40通过GPD工艺形成，所以掺杂区域40的底部40Y可以以使得厚度T2′大于侧部40X′的厚度T1′的方式形成。掺杂区域40中的掺杂剂浓度可以与先前实施例中的浓度相同。

图4A是示出根据实施例的包括掺杂区域的半导体器件的截面图。图4B是图4A的部分A的放大截面图。

参考图4A和图4B，半导体器件可以包括衬底10、掺杂区域40和间隙填充图案25。可以通过与图2A至图2D和图3的实施例中的方法基本相同的方法来形成衬底10、掺杂区域40和间隙填充图案25。可以通过例如GPD工艺形成掺杂区域40。

掺杂区域40的侧部40X可以包括第一区域41X和第二区域42X。掺杂区域40的侧部40X的第一区域41X可以与沟槽19的侧表面19c接触。例如，掺杂区域40的侧部40X的第二区域42X可以介于衬底10和第一区域41X之间。掺杂区域40的底部40Y可以包括第一区域41Y和第二区域42Y。掺杂区域40的底部40Y的第一区域41Y可以与沟槽19的底表面19b接触。掺杂区域40的底部40Y的第一区域41Y可以连接到掺杂区域40的侧部40X的第一区域41X。掺杂区域40的底部40Y的第二区域42Y可以介于衬底10和底部40Y的第一区域41Y之间。掺杂区域40的底部40Y的第二区域42Y可以连接到侧部40X的第二区域42X。在下文中，除非上下文另外明确指出，否则掺杂区域40的第一区域41X和41Y可以指示包括侧部40X的第一区域41X和底部40Y的第一区域41Y在内的区域。类似地，掺杂区域40的第二区域42X和42Y可以指侧部40X的第二区域42X和底部40Y的第二区域42Y。掺杂区域40的第二区域42X和42Y可以是包围第一区域41X和41Y的外围区域。

掺杂区域40的第一区域41X和41Y可以是辅助元素区域。例如，如图4B所示，掺杂区域40的第一区域41X和41Y可以包括掺杂剂401和第一辅助元素403。第一辅助元素403可以是与掺杂剂401不同的元素。例如，第一辅助元素403可以是氯。作为另一示例，第一辅助元素403可以包括氟或氢。掺杂区域40的第一区域41X和41Y可以比掺杂区域40薄。例如，掺杂区域40的侧部40X的第一区域41X的厚度T3可以小于对应位置处的侧部40X的厚度T1。掺杂区域40的底部40Y的第一区域41Y的厚度T4可以小于对应位置处的底部40Y的厚度T2。掺杂区域40的侧部40X的第一区域41X的厚度T3可以具有15％或更小的容差。掺杂区域40的底部40Y的第一区域41Y的厚度T4可以具有15％或更小的容差。掺杂区域40的侧部40X的第一区域41X的厚度T3可以是底部40Y的第一区域41Y的厚度T4的85％至115％。

掺杂区域40的第一区域41X和41Y中的第一辅助元素403的浓度可以小于第一区域41X和41Y中的掺杂剂401的浓度。因此，可以改善图像传感器的电特性。掺杂区域40的侧部40X的第一区域41X中的第一辅助元素403的浓度可以是底部40Y的第一区域41X中的第一辅助元素403的浓度的85％至115％。

掺杂区域40的第二区域42X和42Y可以包括掺杂剂401，但是可以省略第一辅助元素403。换句话说，可以从掺杂区域的第二区域42X和42Y中省略第一辅助元素403。掺杂区域40的侧部40X的第二区域42X中的掺杂剂401的浓度可以是底部40Y的第二区域42Y中的掺杂剂401的浓度的85％至115％。掺杂区域40的第二区域42X和42Y中的掺杂剂401的浓度可以高于第一区域41X和41Y中的第一辅助元素403的浓度。

掺杂区域40的第一厚度T1和第二厚度T2、侧部40X中的掺杂剂401的浓度以及底部40Y中的掺杂剂401的浓度可以与在图2B和图2C的实施例中提到的相同。

图5A和图5C是示出根据实施例的制造半导体器件的过程的截面图。图5B是图5A的部分A的放大截面图。

参考图5A和图5B，可以在衬底10的表面10a中形成沟槽19。绝缘图案21可以形成在沟槽19中以覆盖沟槽19的底表面19b和侧表面19c。尽管未示出，但是绝缘图案21还可以延伸到衬底10的表面10a上。绝缘图案21可以具有非晶结构。例如，绝缘图案21可以由基于硅的绝缘材料(例如，氧化硅)中的至少一种形成，或包括基于硅的绝缘材料(例如，氧化硅)中的至少一种。作为另一示例，绝缘图案21可以由高k电介质材料(例如，氧化铪和/或氧化铝)中的至少一种形成，或包括高k电介质材料(例如，氧化铪和/或氧化铝)中的至少一种。

可以通过与图2B至图2C的实施例中描述的方法基本相同的方法来执行掺杂区域40的形成。然而，在实施例中，可以在形成绝缘图案21之后执行GPD工艺。可以在绝缘图案21上提供掺杂气体400。在这种情况下，掺杂区域40可以由通过绝缘图案21供应到衬底10中的掺杂气体400形成。因此，如图5B所示，掺杂区域40可以包括掺杂剂401，并且绝缘图案21可以包括第一附加元素401A。第一附加元素401A可以是与掺杂区域40中的掺杂剂401相同的元素。例如，第一附加元素401A可以是第3族元素，例如硼。作为另一示例，第一附加元素401A可以包括第5族元素。由于绝缘图案21具有非晶结构并且用作绝缘体，所以第一附加元素401A可以不用作绝缘图案21中的掺杂剂。第一附加元素401A可以分布在绝缘图案21中以与掺杂区域40或沟槽19相邻。掺杂区域40中的掺杂剂401的浓度以及掺杂区域40的第一厚度T1和第二厚度T2可以与先前参考图2B和图2C所描述的相同。

参考图5C，可以在绝缘图案21中形成间隙填充图案25以填充沟槽19。绝缘图案21可以介于掺杂区域40和间隙填充图案25之间。

图5D示出了图5C的部分A的放大形状，在下文中，将参考图5C和图5D更详细地描述掺杂区域和掺杂区域的形成方法。

参考图5C和图5D，掺杂区域40的第一区域41X和41Y以及第二区域42X和42Y可以被形成为具有与图4A和图4B的实施例中的第一区域41X和41Y以及第二区域42X和42Y基本相同的特征。

绝缘图案21可以形成在衬底10的沟槽19中。可以对绝缘图案21执行GPD工艺以形成掺杂区域40。除了第一附加元素401A之外，绝缘图案21还可以包括第二辅助元素403A。第一附加元素401A可以是与掺杂区域40中的掺杂剂401相同的元素。第二辅助元素403A可以是与第一区域41X和41Y中的第一辅助元素403相同的元素。第二辅助元素403A的浓度可以低于第一附加元素401A的浓度，但是实施例不限于该示例。

图6是示出根据实施例的图像传感器的俯视图。图7A是沿图6的线I-I’截取的截面图。图7B是示出图7A的部分B的放大截面图。为了使描述简要，可以通过相同的附图标记来标识先前描述的元件，而不再赘述。

参考图6、图7A和图7B，图像传感器可以包括第一衬底100、第一互连层800、第一掺杂区域410、第一隔离图案210、器件隔离图案220、栅极图案300、滤色器CF以及微透镜层600。

第一衬底100可以具有彼此相对的第一表面100a和第二表面100b。第一衬底100的第一表面100a可以是图像传感器的前表面，第二表面100b可以是图像传感器的后表面(或背面)。在图像传感器中，光可以通过第二表面100b入射到第一衬底100中。

如图6所示，当在俯视图中观察时，第一衬底100可以包括像素阵列区域APS、光学黑色区域OB和焊盘区域PAD。当在俯视图中观察时，像素阵列区域APS可以被设置为与第一衬底100的中央部分重叠。像素阵列区域APS可以包括多个像素区域PX。图1的像素可以在第一衬底100的像素区域PX中分别形成。例如，构成像素的元件可以分别设置在像素区域PX上。像素区域PX可以输出由入射光产生的光电信号。像素区域PX可以被二维地布置以形成多行和多列。行可以平行于第一方向D1。列可以平行于第二方向D2。在本说明书中，第一方向D1可以平行于第一衬底100的第一表面100a。第二方向D2可以平行于第一衬底100的第一表面100a，但是不平行于第一方向D1。例如，第二方向D2可以基本垂直于第一方向D1。第三方向D3不平行于第一方向D1，也不平行于第二方向D2。例如，第三方向D3可以基本垂直于第一衬底100的第一表面100a。

焊盘区域PAD可以设置在第一衬底100的边缘部分中以包围像素阵列区域APS。焊盘端子900可以设置在焊盘区域PAD上。焊盘端子900可以用于将在像素区域PX中产生的电信号输出到外部。另外，可以通过焊盘端子900将来自外部的电信号或电压提供给像素区域PX。由于焊盘区域PAD设置在第一衬底100的边缘部分中，所以焊盘端子900可以容易地耦接到外部。在下文中，为了简洁起见，在下面的描述中将仅提及一个焊盘端子900。下面将描述光学黑色区域OB。下面将更详细地描述图像传感器的传感器芯片的像素阵列区域APS。

第一衬底100可以是半导体衬底或绝缘体上硅(SOI)衬底。第一衬底100还可以包括第3族元素。第3族元素可以是第一导电类型的杂质。由于第一导电类型的杂质，第一衬底100可以具有第一导电类型。第一导电类型可以是例如p型。例如，第一导电类型的杂质可以包括铝(Al)、硼(B)、铟(In)和/或镓(Ga)。第一衬底100可以具有像素区域PX。

如图7A和图7B所示，第一衬底100可以包括光电转换区域PD。光电转换区域PD可以介于第一衬底100的第一表面100a和第二表面100b之间。光电转换区域PD可以分别设置在第一衬底100的像素区域PX中。每个光电转换区域PD可以被配置为具有与图1的光电转换区域PD相同的功能。光电转换区域PD还可以包括第5族元素。第5族元素可以是第二导电类型的杂质。光电转换区域PD可以是形成在第一衬底100中并且掺杂有第二导电类型的杂质的区域。第二导电类型可以不同于第一导电类型。例如，第二导电类型可以是n型。第二导电类型的杂质可以包括n型杂质(例如，磷、砷、铋和/或锑)。光电转换区域PD可以形成在第一衬底100的与第一表面100a间隔开的深区域中。在本说明书中，第一导电类型的杂质可以是第一导电类型的掺杂剂，并且第二导电类型的杂质可以是第二导电类型的掺杂剂。

第一隔离图案210可以设置在第一衬底100中并且可以限定像素区域PX。例如，第一隔离图案210可以设置在第一衬底100的像素区域PX之间。第一隔离图案210可以是像素隔离图案。第一隔离图案210可以没置在第一沟槽191中，陔第一沟槽191从第一衬底100的第一表面100a竖直地凹入。第一隔离图案210可以是深沟槽隔离图案。第一隔离图案210可以被设置为穿过第一衬底100的第二表面100b。第一隔离图案210的顶表面的宽度W2可以大于第一隔离图案210的底表面的宽度W1。在此，第一隔离图案210的顶表面可以与第一衬底100的第一表面100a共面。在第一隔离图案210中，底表面可以与顶表面相对。第一隔离图案210的底表面可以与第一衬底100的第二表面100b共面。

第一隔离图案210可以包括第一绝缘图案211、导电隔离图案215和盖图案217。可以沿着第一沟槽191的侧表面设置第一绝缘图案211。第一绝缘图案211可以由例如基于硅的绝缘材料(例如，氮化硅、氧化硅和/或氮氧化硅)和/或高k电介质材料(例如，氧化铪和/或氧化铝)中的至少一个形成，或者包括这些材料中的至少一个。作为另一示例，第一绝缘图案211可以包括由至少两种不同材料形成的多个层。第一绝缘图案211可以具有低于第一衬底100的折射率。因此，可以防止或抑制在第一衬底100的像素区域PX之间发生串扰问题。

导电隔离图案215可以设置在第一沟槽191中以覆盖第一绝缘图案211。导电隔离图案215可以填充第一沟槽191的下部。导电隔离图案215的顶表面可以位于比第一衬底100的第一表面100a低的水平。因此，可以在第一绝缘图案211的上部的侧表面上省略导电隔离图案215。在本说明书中，术语“水平”或“水平差”可以分别表示竖直水平和竖直水平的差(例如，在第三方向D3上)。第一绝缘图案211可以介于导电隔离图案215和第一衬底100之间。导电隔离图案215可以通过第一绝缘图案211与第一衬底100间隔开。因此，在图像传感器的操作期间，导电隔离图案215可以与第一衬底100电分离。

导电隔离图案215可以由晶体半导体材料(例如，多晶硅)中的至少一种形成，或包括晶体半导体材料(例如，多晶硅)中的至少一种。在实施例中，导电隔离图案215还可以包括掺杂剂。掺杂剂可以包括第一或第二导电类型的杂质。例如，导电隔离图案215可以由掺杂的多晶硅形成，或包括掺杂的多晶硅。

导电隔离图案215可以具有均匀的掺杂剂浓度，并且这可以使得可以改善图像传感器的特性。例如，导电隔离图案215中的掺杂剂的浓度可以具有15％或更小的容差。导电隔离图案215中的每单位面积的掺杂剂数量可以在从5.0×10¹¹原子/cm²到1.0×10¹⁴原子/cm²的范围内。导电隔离图案215还可以包括辅助元素。辅助元素可以包括氯。作为另一示例，辅助元素可以包括氟或氢。导电隔离图案215中的辅助元素的浓度可以小于导电隔离图案215中的掺杂剂的浓度。因此，可以改善图像传感器的可靠性。作为其他示例，导电隔离图案215可以由导电或金属材料中的至少一种形成，或包括导电或金属材料中的至少一种。

导电隔离图案215的顶表面可以具有向上凸的形状。例如，导电隔离图案215的顶表面的中心部分可以位于低于顶表面的边缘部分的水平。然而，导电隔离图案215的顶表面的形状不限于该示例，并且在一些实施例中可以进行各种改变。

盖图案217可以设置在导电隔离图案215的顶表面上。盖图案217可以填充第一沟槽191的上部。第一绝缘图案211还可以延伸到第一衬底100和盖图案217之间的区域中。例如，第一绝缘图案211可以介于器件隔离图案220和盖图案217之间。盖图案217可以由含硅的绝缘材料(例如，氧化硅、原硅酸四乙酯(TEOS)和/或氮氧化硅)中的至少一种形成，或包括这些材料中的至少一种。

第一掺杂区域410可以设置在第一衬底100中并且可以与第一绝缘图案211接触。第一掺杂区域410可以介于第一隔离图案210和第一衬底100之间。可以通过与图2B和图2C的实施例中的掺杂区域40基本相同的方法来形成第一掺杂区域410。然而，在一些实施例中，第一掺杂区域410可以省略底部。

在图像传感器的操作期间，光电转换区域PD可以输出由入射光产生的光电信号。界面缺陷可能通过形成第一沟槽191的工艺在第一沟槽191的侧表面上形成。在图像传感器的操作过程中，界面缺陷可能会产生不期望的电子(例如，噪声电子)。此类电子可能会导致暗电流问题。例如，在噪声电子被转移到光电转换区域PD的情况下，不仅光电信号，而且噪声信号也可以从第一衬底100的像素区域PX输出。噪声信号可以包括电信号，该电信号通过由界面缺陷引起的噪声电子产生。在实施例中，第一掺杂区域410可以与第一沟槽191的侧表面接触。由第一沟槽191的侧表面上的界面缺陷引起的噪声电子和暗电流可以被第一掺杂区域410捕获。因此，可以防止或抑制从像素区域PX输出噪声信号，从而改善图像传感器的光学特性。

在如现有技术中那样将第一掺杂区域410形成为具有过大的厚度或过高的掺杂剂浓度的情况下，光电转换区域PD可能被形成为具有减小的尺寸，并且这种减小的尺寸可能导致像素区域PX的全阱容量降低。相比之下，根据实施例，由于第一掺杂区域410通过GPD方法形成，因此第一掺杂区域410的第一厚度T11可以相对较小。例如，第一厚度T11可以在约30nm至约180nm的范围内。由于第一厚度T11等于或小于约180nm，因此可以改善像素区域PX的全阱容量。由于第一厚度T11等于或大于约30nm，因此可以通过第一掺杂区域410有效地去除噪声信号。

第一掺杂区域410可以包括掺杂剂，并且第一掺杂区域410中的掺杂剂的浓度可以与参考图2B和图2C描述的相同。例如，第一掺杂区域410中的每单位面积的掺杂剂数量可以在从5.0×10¹¹原子/cm²到1.0×10¹⁴原子/cm²的范围内。由于第一掺杂区域410中的每单位面积的掺杂剂数量大于5.0×10¹¹原子/cm²，所以可以有效地去除噪声信号。由于第一掺杂区域410中的每单位面积的掺杂剂数量小于1.0×10¹⁴原子/cm²，所以可以改善像素区域PX的全阱容量。由于第一掺杂区域410中的每单位面积的掺杂剂数量具有15％或更小的容差，所以可以进一步改善图像传感器的光学特性。

如图7A所示，第一衬底100可以包括杂质区域111。杂质区域111可以设置在第一衬底100中，并且可以分别设置在像素区域PX中。杂质区域111可以邻近于第一衬底100的第一表面100a设置。杂质区域111可以具有位于第一衬底100中并且与光电转换区域PD间隔开的底表面。杂质区域111可以掺杂有第二导电类型的杂质(例如，n型杂质)。杂质区域111可以用作有源区域的至少一部分。在此，有源区域可以是用于晶体管的操作的区域，并且可以包括参考图1描述的浮置扩散区域FD、和/或晶体管的源极/漏极区域。晶体管可以用作参考图1描述的转移晶体管Tx、源极跟随器晶体管Sx、复位晶体管Rx或选择晶体管Ax。

器件隔离图案220可以设置在第一衬底100中。器件隔离图案220可以设置在第二沟槽192中，并且第二沟槽192可以从第一衬底100的第一表面100a凹入。器件隔离图案220可以限定有源区域。具体地，在每个像素区域PX中，器件隔离图案220可以限定杂质区域111，并且可以通过器件隔离图案220将杂质区域111彼此隔离。例如，器件隔离图案220可以设置在第一衬底100中且在杂质区域111之一旁。器件隔离图案220可以是浅沟槽隔离(STI)层。例如，器件隔离图案220的高度可以小于第一隔离图案210的高度。器件隔离图案220的一部分可以设置在第一绝缘图案211的侧表面上。器件隔离图案220可以由基于硅的绝缘材料(例如，氧化硅、氮化硅和/或氮氧化硅)中的至少一种形成，或包括基于硅的绝缘材料(例如，氧化硅、氮化硅和/或氮氧化硅)中的至少一种。器件隔离图案220可以包括多个层，但是实施例不限于该示例。

如图7B所示，器件隔离图案220还可以包括第一附加元素区域240。器件隔离图案220的第一附加元素区域240可以与第一沟槽191的上部的侧表面接触。例如，第一附加元素区域240可以设置在第一绝缘图案211的上部的侧表面上，并且可以介于第一互连层800的底表面和第一掺杂区域410的顶表面之间。作为示例，第一附加元素区域240的底表面可以物理地连接到第一掺杂区域410的顶表面。第一附加元素区域240可以包括第二附加元素401B。第二附加元素401B可以包括与第一掺杂区域410中的掺杂剂相同的元素。例如，第二附加元素401B可以包括硼，但是实施例不限于该示例。第一附加元素区域240中的每单位面积的第二附加元素401B的数量可以小于第一掺杂区域410中的每单位面积的掺杂剂数量。第一附加元素区域240的厚度T15可以小于第一厚度T11。因此，可以改善图像传感器的特性。可以通过单个GPD工艺形成第一附加元素区域240和第一掺杂区域410。为了减少附图的复杂性，除了图7B、图7D和图7E之外，附图中未示出第二附加元素401B，但是实施例不限于这样的简化图中所示的结构。

如图7A所示，栅极图案300可以设置在第一衬底100的第一表面100a上。栅极图案300可以用作先前参考图1描述的转移晶体管Tx、源极跟随器晶体管Sx、复位晶体管Rx或选择晶体管Ax的栅电极。例如，栅极图案300可以包括转移栅极TG、源极跟随器栅极SG、复位栅极RG或选择栅极AG。为简便起见，图7A示出了一个示例，其中一个栅极图案300设置在每个像素区域PX上，但是在实施例中，多个栅极图案300可以设置在每个像素区域PX上。在下文中，为了简洁起见，在下面的描述中将提及栅极图案300中的一个。

栅极图案300可以具有掩埋型栅极结构。例如，栅极图案300可以包括第一部分310和第二部分320。栅极图案300的第一部分310可以是插入到第一衬底100中的突出部分。例如，栅极图案300的第一部分310可以设置在第三沟槽193中，该第三沟槽193从第一衬底100的第一表面100a竖直地凹入。栅极图案300的第二部分320可以设置在第一衬底100的第一表面100a上。栅极图案300的第二部分320可以连接到第一部分310。与所示的结构不同，在一些实施例中，栅极图案300可以具有平面的栅极结构。在这种情况下，栅极图案300可以省略第一部分310。作为另一示例，栅极图案300可以省略第二部分。栅极图案300可以由金属材料、金属硅化物材料、掺杂的多晶硅及其组合中的至少一种形成，或包括这些材料中的至少一种。

图像传感器还可以包括栅极绝缘图案231。栅极绝缘图案231可以介于栅极图案300和第一衬底100之间。栅极绝缘图案231可以由例如基于硅的绝缘材料(例如，氧化硅、氮化硅和/或氮氧化硅)和/或高k电介质材料(例如，氧化铪和/或氧化铝)中的至少一种形成，或者包括这些材料中的至少一种。

第一互连层800可以设置在第一衬底100的第一表面100a上。第一互连层800可以包括第一绝缘层810、第二绝缘层820和第一导电结构830。第一绝缘层810可以设置在第一衬底100的第一表面100a上和栅极图案300的侧表面上。第二绝缘层820可以堆叠在第一绝缘层810上。第一绝缘层810和第二绝缘层820可以由基于硅的绝缘材料(例如，氧化硅、氮化硅和/或氮氧化硅)中的至少一种形成，或包括基于硅的绝缘材料(例如，氧化硅、氮化硅和/或氮氧化硅)中的至少一种。

第一导电结构830可以没置在绝缘层810和820中。第一导电结构830可以包括接触插塞部分、线部分和通孔部分。接触插塞部分可以设置在第一绝缘层810中或第二绝缘层820的最下层中，并且可以电连接到杂质区域111和栅极图案300之一。第一导电结构830的线部分可以介于两个相邻的绝缘层810和820之间。线部分可以连接到接触插塞部分。第一导电结构830的通孔部分可以穿透第二绝缘层820中的至少一个，并且可以连接到线部分。第一导电结构830可以用于传递从光电转换区域PD产生的光电信号。

滤色器CF可以设置在第一衬底100的第二表面100b上且分别设置在像素区域PX上。例如，滤色器CF可以分别设置在与光电转换区域PD相对应的位置处。滤色器CF可以横向布置。每个滤色器CF可以包括红色滤色器、蓝色滤色器和绿色滤色器之一。例如，当在俯视图中观察时，滤色器CF可以沿第一方向D1和第二方向D2布置以形成阵列。

图像传感器还可以包括围栏图案550。围栏图案550可以设置在与第一隔离图案210相对应的位置中。例如，在一些实施例中，围栏图案550可以设置在第一隔离图案210上。例如，当在俯视图中观察时，围栏图案550可以与第一隔离图案210重叠。围栏图案550可以介于滤色器CF中的两个相邻滤色器CF之间，并且可以将滤色器CF彼此分离。当在俯视图中观察时，围栏图案550可以具有网格形状并且可以包围每个像素区域PX。围栏图案550可以由金属材料、金属氮化物或低折射材料中的至少一种形成，或包括金属材料、金属氮化物或低折射材料中的至少一种。例如，围栏图案550可以由钛和/或氮化钛形成，或包括钛和/或氮化钛。低折射材料可包括聚合物和该聚合物中的纳米级二氧化硅颗粒。低折射材料可以具有绝缘性质。

图像传感器还可以包括绝缘层500。绝缘层500可以覆盖第一衬底100的第二表面100b和第一隔离图案210的底表面。绝缘层500可以介于第一衬底100和滤色器CF之间以及介于第一隔离图案210和围栏图案550之间。绝缘层500可以是背面绝缘层。绝缘层500可以包括底部抗反射涂层(BARC)。绝缘层500可以包括多个层。例如，绝缘层500可以包括堆叠在第一衬底100的第二表面100b上的固定电荷层、绝缘间隙填充层、氮化硅层和覆盖层。固定电荷层可以由包含至少一种金属的金属氧化物或金属氟化物形成，该至少一种金属选自由铪(Hf)、锆(Zr)、铝(Al)、钽(Ta)、钛(Ti)、钇(Y)和镧系元素组成的组。作为示例，固定电荷层可以包括堆叠的氧化铝层和氧化铪层。绝缘间隙填充层可以包括原硅酸四乙酯(TEOS)或氧化硅。覆盖层可以由金属氧化物(例如，氧化铪)中的至少一种形成，或包括金属氧化物(例如，氧化铪)中的至少一种。

图像传感器还可以包括保护层530。保护层530可以介于绝缘层500和滤色器CF之间以及介于围栏图案550和滤色器CF之间。例如，保护层530可以由氧化铝或氧化铪形成，或包括氧化铝或氧化铪。微透镜层600可以设置在第一衬底100的第二表面100b上。例如，微透镜层600可以设置在滤色器CF的底表面上。微透镜层600可以包括平坦化部分和透镜部分。透镜部分可以分别设置在与第一衬底100的光电转换区域PD相对应的位置处，并且可以沿远离第一衬底100的第二表面100b的方向突出。当在俯视图中观察时，透镜部分可以沿第一方向D1和第二方向D2布置以形成二维阵列。微透镜层600的平坦化部分可以介于滤色器CF和透镜部分之间。可以提供平坦化部分和透镜部分以形成其中没有界面的单个物体。作为另一示例，可以省略平坦化部分，并且微透镜层600的透镜部分可以不彼此连接。微透镜层600可以对光是透明的。微透镜层600可以由有机材料(例如，聚合物)中的至少一种形成，或包括有机材料(例如，聚合物)中的至少一种。

图像传感器还可以包括透镜涂层(未示出)。可以设置透镜涂层以共形地覆盖微透镜层600的底表面，并且可以保护微透镜层600。透镜涂层也可以是透明的。

图7C是示出根据实施例的器件隔离图案、第一隔离图案和第一掺杂区域的截面图，并且是示出图7A的部分B的放大截面图。图7D是示出图7C的部分BB的放大截面图。

参考图7C和图7D，可以设置第一掺杂区域410的第一区域411和第二区域412，以具有与参考图4A和图4B描述的实施例中的掺杂区域40的侧部40X的第一区域41X和第二区域42X基本相同的特征。例如，第一掺杂区域410的第一区域411可以包括掺杂剂和第一辅助元素。第一掺杂区域410的第二区域412可以包括掺杂剂，但是可以省略第一辅助元素。

器件隔离图案220可以包括第一附加元素区域240。第一附加元素区域240的布置和厚度T15以及第二附加元素401B的浓度可以与图7B的实施例中的第一附加元素区域240的布置和厚度T15以及第二附加元素401B的浓度相同。然而，在实施例中，第一附加元素区域240可以包括第一子区域241和第二子区域242。第一子区域241可以与第一沟槽191接触。例如，第一子区域241可以设置在第一绝缘图案211的上部的侧表面上。第一子区域241可以介于第二子区域242和第一绝缘图案211之间。第一子区域241可以是辅助元素区域。除了第二附加元素401B之外，第一子区域241还可包括第三辅助元素403B。第三辅助元素403B可以是与第一掺杂区域410的第一区域411中的第一辅助元素403相同的元素。作为示例，第三辅助元素403B可以是氯、氟或氢。第二子区域242可以包括第二附加元素401B，但是可以省略第三辅助元素403B。

图7E是示出根据实施例的器件隔离图案、第一隔离图案和第一掺杂区域的截面图，并且是与图7C的部分BB相对应的放大截面图。将参考图7E并结合图5C和图5D来描述根据实施例的结构。

参考图7E，第一掺杂区域410可以包括第一区域411和第二区域412。器件隔离图案220还可以包括第一附加元素区域240。在实施例中，第一掺杂区域410、器件隔离图案220、第一附加元素区域240可以具有与图7C和图7D的实施例中基本相同的特征。

然而，在实施例中，第一绝缘图案211还可以包括第一附加元素401A。第一附加元素401A可以是与第一掺杂区域410中的掺杂剂401相同的元素。第一掺杂区域410和第一绝缘图案211的形成可以通过参考图5C和图5D描述的实施例中的形成掺杂区域40的方法来执行。例如，可以通过对第一沟槽191中的第一绝缘图案211执行GPD工艺，来形成第一掺杂区域410。因此，如图7E所示，第一绝缘图案211还可以包括第一附加元素401A，并且第一附加元素401A可以是与第一掺杂区域410中的掺杂剂401相同的元素。

第一绝缘图案211还可以包括第二辅助元素403A。第二辅助元素403A可以是与第一辅助元素403和第三辅助元素403B相同的元素。在第一绝缘图案211中，每单位面积的第二辅助元素403A的数量可以小于每单位面积的第一附加元素401A的数量。因此，可以改善图像传感器的特性。

与示出的结构不同，在一些实施例中，可以省略第一辅助元素403、第二辅助元素403A和第三辅助元素403B。在这种情况下，第一绝缘图案211和第一掺杂区域410可以具有与参考图5A和图5B描述的实施例中的绝缘图案21和掺杂区域40基本相同的特征。

图7F是示出根据实施例的器件隔离图案、第一隔离图案和第一掺杂区域的截面图，并且是图7A的部分C的放大截面图。

参考图7F，器件隔离图案220可以包括多个层。器件隔离图案220可以包括第二绝缘图案221、第三绝缘图案223和掩埋绝缘图案225。第二绝缘图案221可以共形地覆盖第二沟槽192的侧表面和底表面。例如，第二绝缘图案221可以由氧化物材料(例如，氧化硅和/或氮氧化硅)中的至少一种形成，或包括氧化物材料(例如，氧化硅和/或氮氧化硅)中的至少一种。掩埋绝缘图案225可以设置在第二绝缘图案221上。掩埋绝缘图案225可以填充第二沟槽192。例如，掩埋绝缘图案225可以由氧化硅、原硅酸四乙酯(TEOS)和/或氮氧化硅中的至少一种形成，或包括这些材料中的至少一种。第三绝缘图案223可以介于第二绝缘图案221和掩埋绝缘图案225之间。第三绝缘图案223可以包括与第二绝缘图案221和掩埋绝缘图案225不同的材料。例如，第三绝缘图案223可以由氮化物材料(例如，氮化硅、氮氧化硅和/或碳氮化硅)中的至少一种形成，或包括这些材料中的至少一种。第二绝缘图案221、第三绝缘图案223和掩埋绝缘图案225中的每一个可以与器件隔离图案220物理接触。

器件隔离图案220可以包括第一附加元素区域240。第一附加元素区域240可以包括第一子区域2401、第二子区域2402和第三子区域2403。第一子区域2401可以设置在第二绝缘图案221中以与第一沟槽191的侧表面接触。第二子区域2402可以设置在第三绝缘图案223中以与第一沟槽191的侧表面接触。第三子区域2403可以设置在掩埋绝缘图案225中以与第一沟槽191的侧表面接触。

第一子区域2401、第二子区域2402和第三子区域2403中的每一个可以包括第二附加元素。第二附加元素可以是与第一掺杂区域410中的掺杂剂相同的元素。第一掺杂区域410中的掺杂剂的浓度可以高于第一子区域2401中的第二附加元素的浓度、第二子区域2402中的第二附加元素的浓度、以及第三子区域2403中的第二附加元素的浓度。第一掺杂区域410的第一厚度T11可以大于第一子区域2401的厚度，第一掺杂区域410的第一厚度T11可以大于第二子区域2402的厚度，并且第一掺杂区域410的第一厚度T11可以大于第三子区域2403的厚度T15′。第一子区域2401的厚度、第二子区域2402的厚度以及第三子区域2403的厚度T15’可以彼此相同或不同。

在第一掺杂区域410还包括第一辅助元素的情况下，第一子区域2401、第二子区域2402和第三子区域2403中的每一个还可以包括第三辅助元素。第三辅助元素可以是与第一辅助元素相同的元素。例如，第一辅助元素和第三辅助元素可以是氯、氟或氢。在第一至第三子区域2401、2402和2403的每一个中，第二附加元素的浓度可以高于第三辅助元素的浓度。

可以通过包括GPD工艺在内的单个工艺同时形成第一掺杂区域410和第一、第二和第三子区2401、2402和2403。

为了减少附图的复杂性，除了图7A至图7F、图9A至图9D、图11A、图11D以及图12A至图12F之外，在附图中未示出第一附加元素区域240，但是实施例不限于在这种简化图中示出的结构。

图8A是沿图6的线I-I’截取的截面图，以示出根据实施例的图像传感器的像素阵列区域。图8B是示出图8A的部分B的放大截面图。

参考图8A和图8B，第二隔离图案210A可以设置在第一衬底100中以限定像素区域PX。第二隔离图案210A可以类似于参考图7A描述的第一隔离图案210。例如，第二隔离图案210A可以设置在第一衬底100中并且设置在光电转换区域PD之间，以限定像素区域PX。然而，不同于图7A，在实施例中，第二隔离图案210A可以设置在背面沟槽191A中，该背面沟槽191A形成为穿透第一衬底100的第二表面100b。背面沟槽191A可以具有位于第一衬底100中的底表面。第二隔离图案210A的顶表面可以对应于背面沟槽191A的底表面。第二隔离图案210A的顶表面可以与第一衬底100的第一表面100a间隔开，并且可以位于比第一表面100a低的水平处。可选地，背面沟槽191A和第二隔离图案210A可以被设置为穿透第一衬底100的第一表面100a。在这种情况下，第二隔离图案210A的底表面可以位于与第一衬底100的第二表面100b基本相同的水平处。第二隔离图案210A的顶表面的宽度W3可以小于第二隔离图案210A的底表面的宽度W4。第二隔离图案210A可以省略参考图7A和图7B描述的导电隔离图案215和盖图案217，并且可以由与第一绝缘图案211相同的材料形成，或包括与第一绝缘图案211相同的材料。例如，第二隔离图案210A可以包括填充背面沟槽191A的硅基绝缘材料。

像素隔离区域120可以进一步设置在第一衬底100中。像素隔离区域120可以设置在第二隔离图案210A的顶表面和第一衬底100的第一表面100a之间。像素隔离区域120可以包括第3族元素中的至少一个。例如，像素隔离区域120可以是掺杂有第一导电类型(例如，p型)的杂质的区域。像素隔离区域120与第二隔离图案210A一起可以限定像素区域PX。在实施例中，第一衬底100可以省略像素隔离区域120。

掺杂剂区域410A可以设置在第一衬底100中，并且可以与第二隔离图案210A的侧表面和顶表面物理接触。掺杂剂区域410A可以具有底部410AY和侧部410AX。可以通过与参考图2B和图2C描述的实施例中的掺杂区域40相同的方法来形成掺杂剂区域410A。掺杂剂区域410A的底部410AY和侧部410AX可以具有与参考图2B和图2C描述的实施例中的掺杂区域40的底部40Y和侧部40X基本相同的特征。例如，如图8B所示，掺杂剂区域410A的侧部410AX的第一厚度T21可以具有15％或更小的容差。第一厚度T21可以在约30nm至约180nm的范围内。掺杂剂区域410A的底部410AY的第二厚度T22可以具有15％或更小的容差。第二厚度T22可以是第一厚度T21的85％至115％。第二厚度T22可以在约30nm至约180nm的范围内。

掺杂剂区域410A的侧部410AX中的掺杂剂浓度可以具有15％或更小的容差，并且底部410AY中的掺杂剂浓度可以具有15％或更小的容差。掺杂剂区域410A的侧部410AX中的每单位面积的掺杂剂数量可以是底部410AY中的每单位面积的掺杂剂数量的85％至115％。掺杂剂区域410A的侧部410AX和底部410AY中的每单位面积的掺杂剂数量可以在5.0×10¹¹原子/cm²至1.0×10¹⁴原子/cm²的范围内。

尽管未示出，但是掺杂剂区域410A的侧部410AX和底部410AY中的每一个可以包括第一区域和第二区域，并且在这种情况下，第一区域和第二区域可以具有与参考图4A和图4B描述的实施例中的第一区域41X和41Y以及第二区域42X和42Y基本相同的特征。例如，掺杂剂区域410A的第一区域可以与背面沟槽191A的侧表面和底表面接触，并且还可以包括第一辅助元素(例如，参见图4B的403)。掺杂剂区域410A的第一区域可以介于第二隔离图案210A和第二区域之间。第一辅助元素可以是例如氯、氟或氢。掺杂剂区域410A的第二区域可以是外围区域并且可以省略第一辅助元素。掺杂剂区域410A的第一区域中的第一辅助元素的浓度可以低于掺杂剂区域410A的第一区域中的掺杂剂的浓度和掺杂剂区域410A的第二区域中的掺杂剂的浓度。

图8C是沿图6的线I-I’截取的截面图，以示出根据实施例的图像传感器的像素阵列区域。图8D是示出图8C的部分B的放大截面图。

参考图8C和图8D，第二隔离图案210A可以被设置为具有与参考图8A和图8B描述的实施例中的特征相同或相似的特征。然而，在实施例中，第二隔离图案210A可以包括突出部分2103和平面部分2105。第二隔离图案210A的突出部分2103可以分别设置在对应的后侧沟槽191A中。第二隔离图案210A的突出部分2103可以包括第一突出部分2101和第二突出部分2102。第二隔离图案210A的第一突出部分2101可以设置在像素区域PX之间以限定像素区域PX。第二突出部分2102可以设置在像素区域PX之一中。例如，在对应的像素区域PX中，第二突出部分2102可以介于光电转换区域PD之间。第二突出部分2102可以在像素区域PX中使光电转换区域PD彼此分离。每个突出部分2103的顶表面的宽度W3可以小于其底表面的宽度W4’。这里，突出部分2103的底表面的宽度W4’可以对应于在第一衬底100的第二表面100b的水平处测量的第二隔离图案210A的宽度。

栅极图案300可以分别设置在像素区域PX中。栅极图案300的第一部分310可以是插入到光电转换区域PD中或向光电转换区域PD延伸的突出部分。每个栅极图案300可以是参考图1描述的转移栅极TG。

杂质区域111中的至少一个可以用作浮置扩散区域FD。浮置扩散区域FD可以设置在每个像素区域PX的栅极图案300的第一部分310之间。每个像素区域PX的栅极图案300可以共享浮置扩散区域FD。浮置扩散区域FD可以与第二隔离图案210A的第二突出部分2102竖直重叠。在本说明书中，术语“竖直”可以用于指示与第三方向D3平行或反向平行的方向。浮置扩散区域FD可以设置在第二突出部分2102与第一衬底100的第一表面100a之间。

第二隔离图案210A的平面部分2105可以设置在第一衬底100的第二表面100b上，以覆盖第一衬底100的第二表面100b。第二隔离图案210A的平面部分2105可以连接到突出部分2103而在它们之间没有界面。第二隔离图案210A可以包括参考图7A和图7B描述的用于绝缘层500的材料中的至少一种，并且绝缘层500可以被省略。

图像传感器还可以包括保护层530和围栏图案550。保护层530和围栏图案550可以设置在第二隔离图案210A的平面部分2105的底表面上。

掺杂剂区域410A可以具有侧部410AX、底部410AY和延伸部分410AZ。掺杂剂区域410A的侧部410AX和底部410AY可以被设置为具有与图8A和图8B的实施例中的特征基本上相同的特征。例如，掺杂剂区域410A的底部410AY可以覆盖第二隔离图案210A的突出部分2103的顶表面，并且可以与背面沟槽191A的底表面接触。掺杂剂区域410A的侧部410AX可以覆盖第二隔离图案210A的突出部分2103的侧表面，并且可以与背面沟槽191A的侧表面接触。

掺杂剂区域410A的延伸部分410AZ可以覆盖第二隔离图案210A的平面部分2105。掺杂剂区域410A的延伸部分410AZ可以连接到侧部410AX而在它们之间没有界面。在实施例中，图像传感器的制造可以包括对第一衬底100的第二表面100b执行减薄工艺，并且在这种情况下，在减薄工艺期间，在第一衬底100的第二表面100b上可能形成界面缺陷。在图像传感器的操作过程中，界面缺陷可能会导致暗电流。根据实施例，掺杂剂区域410A的延伸部分410AZ可以与第一衬底100的第二表面100b接触，并且可以用于捕获从第一衬底100的第二表面100b产生的噪声电子。因此，可以防止暗电流的发生，并且可以进一步改善图像传感器的光学特性。

掺杂剂区域410A可以具有基本相同的厚度。参考图8D，掺杂剂区域410A的侧部410AX的第一厚度T21和底部410AY的第二厚度T22可以与图8B中的基本相同。掺杂剂区域410A的延伸部分410AZ可以具有第三厚度T23。与第一厚度T21和第二厚度T22类似，第三厚度T23可以具有15％或更小的容差。第三厚度T23可以是第一厚度T21的85％至115％，并且可以是第二厚度T22的85％至115％。第三厚度T23可以在约30nm至约180nm的范围内。掺杂剂区域410A的延伸部分410AZ中的掺杂剂浓度可以具有15％或更小的容差。掺杂剂区域410A的延伸部分410AZ中的掺杂剂浓度可以是侧部410AX中的掺杂剂浓度的85％至115％，并且可以是底部410AY中的掺杂剂浓度的85％至115％。掺杂剂区域410A的延伸部分410AZ中的每单位面积的掺杂剂数量可以在5.0×10¹¹原子/cm²至1.0×10¹⁴原子/cm²的范围内。

尽管未示出，但是掺杂剂区域410A的侧部410AX、底部410AY和延伸部分410AZ中的每一个可以包括第一区域和第二区域，并且在这种情况下，第一区域和第二区域可以具有与参考图4A和图4B描述的实施例中的掺杂区域40的第一区域41X和41Y以及第二区域42X和42Y基本相同的特征。掺杂剂区域410A的延伸部分410AZ的第一区域可以与第一衬底100的第二表面100b接触，并且还可以包括第一辅助元素。延伸部分410AZ的第一区域中的第一辅助元素浓度可以低于延伸部分410AZ的第一区域中的掺杂剂浓度和延伸部分410AZ的第二区域中的掺杂剂浓度。第一辅助元素可以是例如氯、氟或氢。

图8E是沿图6的线I-I’截取的截面图，以示出根据实施例的图像传感器的像素阵列区域。

参考图8E，可以在每个像素区域PX中设置多个光电转换区域PD。掺杂剂区域410A、第二隔离图案210A、浮置扩散区域FD和栅极图案300可以被设置为具有与图8C和图8D的实施例中的基本相同的特征。然而，在实施例中，第二隔离图案210A可以包括第一突出部分2101和平面部分2105，但是可以省略图8C和图8D的实施例中的第二突出部分2102。第一衬底100可以包括掺杂隔离区域130。可以在每个像素区域PX中在光电转换区域PD之间设置掺杂隔离区域130。在每个像素区域PX中，掺杂隔离区域130可以使光电转换区域PD在光学上和电气上彼此分开。掺杂隔离区域130可以被布置为与第一衬底100的第二表面100b相邻。浮置扩散区域FD可以与掺杂隔离区域130竖直重叠。掺杂隔离区域130的顶表面可以与浮置扩散区域FD的底表面间隔开。掺杂隔离区域130可以包括第3族元素中的至少一个。掺杂隔离区域130可以是掺杂有第一导电类型(例如，p型)的杂质的区域。

图9A是沿图6的线I-I’截取的截面图，以示出根据实施例的图像传感器的像素阵列区域。图9B是示出图9A的部分B的放大截面图。图9C是示出根据实施例的第一隔离图案和第二隔离图案的截面图，并且是对应于图9A的部分B的放大截面图。

参考图9A、图9B和图9C，第二隔离图案210A可以设置在光电转换区域PD之间和第一衬底100中。第二隔离图案210A可以被设置为具有与图8E的实施例中的基本相同的特征。例如，第二隔离图案210A可以包括第一突出部分2101和平面部分2105。作为另一示例，在一些实施例中，第二隔离图案210A可以省略平面部分2105。

第一隔离图案210可以设置在第一衬底100中并且设置在光电转换区域PD之间。第一隔离图案210可以被设置为具有与图7A至图7E的实施例中的基本相同的特征。然而，在实施例中，第一隔离图案210的底表面可以位于比第一衬底100的第二表面100b更高的水平处。第一隔离图案210可以设置在第二隔离图案210A和第一衬底100的第一表面100a之间。第一隔离图案210可以连接到第二隔离图案210A。例如，第一隔离图案210的底表面可以与第二隔离图案210A的第一突出部分2101的顶表面接触。因此，第一隔离图案210和第二隔离图案210A可以限定像素区域PX。

第一掺杂区域410可以设置在第一衬底100中以与第一隔离图案210的侧表面接触。第一掺杂区域410可以被设置为具有与图7A至图7E的实施例中的基本相同的特征。在实施例中，第一掺杂区域410的至少一部分可以与第二隔离图案210A的侧表面的上部接触。第一掺杂区域410的第一厚度T11和掺杂剂浓度可以满足在图7A至图7E的实施例中提到的条件。尽管未示出，但是第一绝缘图案211还可以包括第一附加元素401A，这类似于参考图7E描述的先前实施例。

如图9B和图9C所示，第二隔离图案210A的顶表面的宽度W3可以小于第二隔离图案210A的底表面的宽度W4。第一隔离图案210的顶表面的宽度W2可以大于第一隔离图案210的底表面的宽度W1。

如图9B所示，在一些实施例中，第二隔离图案210A的顶表面的宽度W3可以基本等于第一隔离图案210的底表面的宽度W1。

如图9C所示，在一些实施例中，第二隔离图案210A的顶表面的宽度W3可以大于第一隔离图案210的底表面的宽度W1。

图9D是示出根据实施例的第一隔离图案、第二隔离图案和第一掺杂区域的截面图，并且是对应于图9A的部分B的放大截面图。

参考图9D，在一些实施例中，第一隔离图案210的底表面的宽度W1可以大于第二隔离图案210A的顶表面的宽度W3。第一掺杂区域410可以包括第一侧部410X和第一底部410Y。第一掺杂区域410的第一侧部410X和第一底部410Y可以分别设置在第一隔离图案210的侧表面和底表面上。第一掺杂区域410的第一侧部410X和第一底部410Y可以具有与参考图2B和图2C、图4A和图4B、或图5C和图5D描述的实施例中的掺杂区域40的侧部40X和底部40Y基本相同的特征。例如，第一侧部410X的第一厚度T11可以是第一底部410Y的第二厚度T12的85％至115％。第一侧部410X中的掺杂剂的浓度可以是第一底部410Y中的掺杂剂的浓度的85％至115％。第一侧部410X和第一底部410Y中的每一个中的每单位面积的掺杂剂数量可以在5.0×10¹¹原子/cm²到1.0×10¹⁴原子/cm²的范围内。然而，在实施例中，第二隔离图案210A可以穿透第一掺杂区域410的第一底部410Y，并且可以与第一隔离图案210的底表面接触。

作为另一示例，第一绝缘图案211还可以包括参考图5A和图5B描述的第一附加元素401A。

作为另一示例，第一掺杂区域410的第一侧部410X和第一底部410Y中的每一个还可以包括第一区域和第二区域。第一掺杂区域410的第一区域和第二区域可以具有与参考图4A和图4B或图5C和图5D描述的实施例中的掺杂区域40的第一区域41X和41Y以及第二区域42X和42Y基本相同的特征。例如，第一掺杂区域410的第一区域还可以包括第一辅助元素。

作为又一个示例，第一掺杂区域410的第一区域还可以包括第一辅助元素，并且第一绝缘图案211还可以包括第一附加元素和第二辅助元素。

图9E是沿图6的线I-I’截取的截面图，以示出根据实施例的图像传感器的像素阵列区域。图9F是示出图9E的部分B的放大截面图。

参考图9E和图9F，第一隔离图案210和第二隔离图案210A可以被设置为具有与图9A或图9C的实施例中的基本相同的特征。第二隔离图案210A的顶表面的宽度W3可以大于第一隔离图案210的底表面的宽度W1。

掺杂剂区域410A可以设置在第一衬底100中以与背面沟槽191A的侧表面和底表面接触。掺杂剂区域410A可以包括侧部410AX和底部410AY，并且在这种情况下，可以将侧部410AX和底部410AY设置为具有与图8A和图8B的实施例中或图8C和图8D的实施例中的基本相同的特征。

掺杂剂区域410A还可以包括延伸部分410AZ，并且延伸部分410AZ可以与第一衬底100的第二表面100b接触。延伸部分410AZ可被设置为具有与图8C和图8D的实施例中的基本相同的特征。例如，掺杂剂区域410A的侧部410AX的第一厚度T21、底部410AY的第二厚度T22和延伸部分410AZ的第三厚度T23可以满足在图8A至图8D的实施例中提到的条件。

与图9E所示的结构不同，在一些实施例中，第二隔离图案210A的顶表面的宽度W3可以等于或小于第一隔离图案210的底表面的宽度W1。在这种情况下，掺杂剂区域410A可以省略底部410AY。

图9G是沿图6的线I-I’截取的截面图，以示出根据实施例的图像传感器的像素阵列区域。

参考图9G，第一掺杂区域410可以设置在第一衬底100中以与第一隔离图案210的侧表面接触。第一掺杂区域410可以被设置为具有与图9A至图9D的实施例中的基本相同的特征。

掺杂剂区域410A可以设置在第一衬底100中，并且可以与第二隔离图案210A的第一突出部分2101的侧表面和平面部分2105的顶表面接触。掺杂剂区域410A可以包括侧部410AX和延伸部分410AZ。第一隔离图案210的底表面可以具有大于或等于第二隔离图案210A的顶表面的宽度，并且在这种情况下，掺杂剂区域410A可以省略底部410AY。在第一隔离图案210的底表面具有比第二隔离图案210A的顶表面大的宽度的情况下，第一掺杂区域410还可以包括第一底部410Y，如图9D所示。作为另一示例，第一隔离图案210的底表面可以具有比第二隔离图案210A的顶表面小的宽度，并且在这种情况下，掺杂剂区域410A还可以包括底部410AY，如图9F所示。

图9H是沿图6的线I-I’截取的截面图，以示出根据实施例的图像传感器的像素阵列区域。

参考图9H，可以在每个像素区域PX中设置多个光电转换区域PD。

第二隔离图案210A可以包括第一突出部分2101、第二突出部分2102和平面部分2105。第二突出部分2102、浮置扩散区域FD和栅极图案300的布置可以与图8C和图8D的实施例中的布置基本相同。例如，第二突出部分2102可以具有位于第一衬底100中的顶表面，并且可以不与第一隔离图案210物理接触。掺杂剂区域410A可以包括侧部410AX和延伸部分410AZ。掺杂剂区域410A的侧部410AX可以设置在第二隔离图案210A的第一突出部分2101和第二突出部分2102的侧表面上。延伸部分410AZ可以设置在第二隔离图案210A的平面部分2105的顶表面上，并且可以与第一衬底100的第二表面100b接触。作为另一示例，可以省略掺杂剂区域410A的底部410AY和延伸部分410AZ中的一个。作为其他示例，可以省略第一掺杂区域410和掺杂剂区域410A中的至少一个。

图10A是沿图6的线I-I’截取的截面图，以示出根据实施例的图像传感器的像素阵列区域。图10B是示出图10A的部分D的放大截面图。

参考图10A和图10B，图像传感器可以包括第一隔离图案210、器件隔离图案220、第一掺杂区域410和第二掺杂区域420。

器件隔离图案220可以设置在第二沟槽192中。在实施例中，器件隔离图案220可以包括第二绝缘图案221、第三绝缘图案223和掩埋绝缘图案225，如图10B所示。第二绝缘图案221、第三绝缘图案223和掩埋绝缘图案225可以被设置为具有与图7F的实施例中的基本相同的特征。

第二掺杂区域420可以设置在第一衬底100中以与器件隔离图案220的侧表面和底表面接触。第二掺杂区域420可以介于器件隔离图案220和第一衬底100之间。第二掺杂区域420可以与第二沟槽192的侧表面和底表面接触。

第二掺杂区域420可以包括第二侧部420X和第二底部420Y，并且在这种情况下，第二侧部420X和第二底部420Y可以具有与参考图2B和图2C描述的实施例中的侧部40X和底部40Y基本相同的特征。例如，第二侧部420X和第二底部420Y可以分别与第二沟槽192的侧表面和底表面接触。在由第二沟槽192的侧表面和底表面上的界面缺陷产生噪声电子的情况下，噪声电子可以被第二掺杂区域420捕获。

第二掺杂区域420的第二侧部420X的第一厚度T31可以是第二底部420Y的第二厚度T32的85％至115％。第一厚度T31的容差可以等于或小于15％，并且第二厚度T32的容差可以等于或小于15％。第一厚度T31可以在约30nm至约180nm的范围内，并且第二厚度T32可以在约30nm至约180nm的范围内。

第二掺杂区域420的第二侧部420X中的掺杂剂的浓度可以具有15％或更小的容差，并且第二底部420Y中的掺杂剂的浓度可以具有15％或更小的容差。第二侧部420X中的每单位面积的掺杂剂数量可以是第二底部420Y中的每单位面积的掺杂剂数量的85％至115％。第二侧部420X和第二底部420Y的每一个中的每单位面积的掺杂剂数量可以在5.0×10¹¹原子/cm²到1.0×10¹⁴原子/cm²的范围内。

图10C、图10D和图10E是截面图，每个截面图示出了根据实施例的器件隔离图案和第二掺杂区域，并且对应于图10B的部分DD。将参考图10C、图10D和图10E，并结合图10A来描述根据一些实施例的结构。

参考图10C、图10D和图10E，第二掺杂区域420的第二侧部420X的第一区域421X可以与第二沟槽192的侧表面接触，并且可以介于第一衬底100和第二区域422X之间。第二掺杂区域420的第二底部420Y可以包括第一区域421Y和第二区域422Y。第二掺杂区域420的第二底部420Y的第一区域421Y可以与第二沟槽192的底表面接触，并且可以介于第一衬底100和第二区域422Y之间。

第二掺杂区域420的第一区域421X和421Y以及第二区域422X和422Y可以具有与参考图4A和图4B描述的实施例中的掺杂区域40的第一区域41X和41Y以及第二区域42X和42Y基本相同的特征。例如，第一区域421X和421Y可以包括掺杂剂401和第一辅助元素403。作为示例，第一辅助元素403可以包括氯、氟或氢。第二掺杂区域420的第二区域422X和422Y可以介于第一区域421X和421Y与第一衬底100之间。第二区域422X和422Y可以包括掺杂剂401，但是可以省略第一辅助元素403。作为其他示例，第二掺杂区域420的第一区域421X和421Y可以省略第一辅助元素403。

参考图10C，第二掺杂区域420的形成可以包括对第二沟槽192的侧表面和底表面执行GPD工艺。此后，可以在第二沟槽192中形成第二绝缘图案221、第三绝缘图案223和掩埋绝缘图案225。

参考图10D，第二绝缘图案221还可以包括第一附加元素401A。第一附加元素401A和第二掺杂区域420可以通过与图5A和图5B或图5C和图5D的实施例中的方法基本相同的方法形成。根据实施例，在第二沟槽192中形成第二绝缘图案221之后，可以对第二绝缘图案221执行GPD工艺。作为GPD工艺的结果，第二掺杂区域420可以由掺杂气体形成，该掺杂气体通过第二绝缘图案221被供应到第一衬底100中。因此，第二掺杂区域420可以包括掺杂剂401，并且第二绝缘图案221可以包括第一附加元素401A。第一附加元素401A可以是与第二掺杂区域420中的掺杂剂401相同的元素。

第二绝缘图案221还可以包括第二辅助元素403A。第二辅助元素403A可以是与第二掺杂区域420中的第一辅助元素403相同的元素。在实施例中，可以省略第一辅助元素403和第二辅助元素403A。

参考图10E，第三绝缘图案223可以包括第三附加元素401C，第二绝缘图案221可以包括第一附加元素401A。第三附加元素401C和第一附加元素401A中的每一个可以与第二掺杂区域420中的掺杂剂401相同。

根据实施例，第二绝缘图案221和第三绝缘图案223可以顺序地形成在第二沟槽192中。接下来，可以对第三绝缘图案223执行GPD工艺。作为GPD工艺的结果，第二掺杂区域420可以由掺杂气体形成，该掺杂气体通过第三绝缘图案223和第二绝缘图案221被供应到第一衬底100中。因此，第二掺杂区域420可以包括掺杂剂401，并且第二绝缘图案221和第三绝缘图案223可以分别包括第一附加元素401A和第三附加元素401C。

作为另一示例，可以对第二绝缘图案221执行第一GPD工艺。在第一GPD工艺之后，可以在第二绝缘图案221上形成第三绝缘图案223。可以对第三绝缘图案223执行第二GPD工艺。第一GPD工艺和第二GPD工艺可以在参考图3描述的条件下执行。

第一掺杂区域410的第一区域411X和421X还可以包括第一辅助元素403。第三绝缘图案223还可以包括第四辅助元素403C，第二绝缘图案221还可以包括第二辅助元素403A。第二掺杂区域420中的第一辅助元素403可以是与第二辅助元素403A和第四辅助元素403C相同的元素。例如，第二辅助元素403A和第四辅助元素403C中的每一个可以是氯、氟或氢。

作为另一示例，可以省略第一辅助元素403、第二辅助元素403A和第四辅助元素403C。

图11A是沿图6的线I-I’截取的截面图，以示出根据实施例的图像传感器的像素阵列区域。图11B是图11A的部分E的放大截面图。图11C是示出图11A的部分F的放大截面图。

参考图11A和图11B，图像传感器可以包括第一隔离图案210、器件隔离图案220、第一掺杂区域410、第二掺杂区域420、第三掺杂区域430和背面掺杂区域440。

第三掺杂区域430可以设置在第一衬底100中，并且可以与栅极绝缘图案231的侧表面和底表面接触。第三掺杂区域430可以介于栅极绝缘图案231和第一衬底100之间。第三掺杂区域430可以是掺杂有第一导电类型(例如，p型)的杂质的区域。第三掺杂区域430可以通过与图2B和图2C的实施例中的掺杂区域40相同的方法形成。第三掺杂区域430可以与第三沟槽193的侧表面和底表面接触。在由第三沟槽193的侧表面和底表面上的界面缺陷产生噪声电子的情况下，噪声电子可以被第三掺杂区域430捕获。因此，可以防止由噪声电子引起的暗电流问题，从而改善图像传感器的光学特性。

栅极图案300和栅极绝缘图案231可以设置在第三沟槽193中。在实施例中，栅极图案300可以是参考图1描述的转移晶体管Tx。如果在图像传感器的操作期间对栅极图案300施加导通电压，则从光电转换区域PD产生的电子可以被转移到浮置扩散区域FD。由于第三掺杂区域430沿着栅极图案300的底表面和侧表面设置，所以从光电转换区域PD产生的电子可以通过第三掺杂区域430更快地转移到浮置扩散区域FD。因此，可以改善图像传感器的光学特性和感测速度。

第三掺杂区域430可以包括第三侧部430X和第三底部430Y。第三掺杂区域430的第三侧部430X和第三底部430Y可以分别设置在栅极图案300的第一部分310的侧表面和底表面上。第三侧部430X和第三底部430Y可以与第三沟槽193的侧表面和底表面接触。第三侧部430X可以连接到第三底部430Y。第三掺杂区域430的第三侧部430X和第三底部430Y可以具有与参考图2B和图2C描述的实施例中的掺杂区域40的侧部40X和底部40Y基本相同的特征。例如，如图11B所示，第三侧部430X的第一厚度T41可以是第三底部430Y的第二厚度T42的85％至115％。第一厚度T41可以在约30nm至约180nm的范围内，并且第二厚度T42可以在约30nm至约180nm的范围内。第三侧部430X中的掺杂剂的浓度可以具有15％或更小的容差。第三底部430Y中的掺杂剂的浓度可以具有15％或更小的容差。第三侧部430X中的每单位面积的掺杂剂数量可以是第三底部430Y中的每单位面积的掺杂剂数量的85％至115％。第三侧部430X和第三底部430Y中的每一个中的每单位面积的掺杂剂数量可以在5.0×10¹¹原子/cm²到1.0×10¹⁴原子/cm²的范围内。

第三掺杂区域430的第三侧部430X可以包括第一区域431X和第二区域432X。第三掺杂区域430的第三侧部430X的第一区域431X可以与栅极绝缘图案231的侧表面接触，并且可以设置在第二区域432X和第一衬底100之间。第三掺杂区域430的第三底部430Y可以包括第一区域431Y和第二区域432Y。第三掺杂区域430的第三底部430Y的第一区域431Y可以与栅极绝缘图案231的底表面接触，并且可以设置在第二区域432Y和第一衬底100之间。第三掺杂区域430的第一区域431X和431Y以及第二区域432X和432Y可以具有与参考图4A和图4B描述的实施例中的掺杂区域40的第一区域41X和41Y以及第二区域42X和42Y基本相同的特征。例如，第一区域431X和431Y可以包括掺杂剂和第一辅助元素。第三掺杂区域430的第二区域432X和432Y可以包括掺杂剂，但是可以省略第一辅助元素。掺杂剂和第一辅助元素的浓度可以与参考图4A和图4B描述的实施例中的浓度相同。

尽管未示出，但是栅极绝缘图案231还可以包括第一附加元素。栅极绝缘图案231中的第一附加元素可以是与第三掺杂区域430中的掺杂剂相同的元素。在第三掺杂区域430的第一区域431X和431Y还包括第一辅助元素的情况下，栅极绝缘图案231可以包括第二辅助元素。第二辅助元素可以是与第一辅助元素相同的元素，或包括与第一辅助元素相同的元素。例如，第二辅助元素可以是氯、氢或氟。栅极绝缘图案231中的第一附加元素和第二辅助元素可以与参考图5D描述的实施例中的绝缘图案21中的相同。

作为另一示例，第三掺杂区域430可以省略第一辅助元素。

如图11A和图11C所示，背面掺杂区域440可以设置在第一衬底100中，并且可以与第一衬底100的第二表面100b接触。通过在第一衬底100的第二表面100b上的减薄工艺可能产生界面缺陷，但是背面掺杂区域440可以防止由第一衬底100的第二表面100b上的界面缺陷所产生的暗电流。因此，可以改善图像传感器的光学特性。

背面掺杂区域440可以包括掺杂剂。掺杂剂可以包括第3族元素中的至少一种。作为示例，掺杂剂可以包括硼(B)。作为另一示例，掺杂剂可以包括铝(A1)、铟(In)和/或镓(Ga)。例如，背面掺杂区域440中的每单位面积的掺杂剂数量可以在5.0×10¹¹原子/cm²到1.0×10¹⁴原子/cm²的范围内。由于背面掺杂区域440中的每单位面积的掺杂剂数量大于5.0×10¹¹原子/cm²，所以可以有效地去除噪声信号。由于背面掺杂区域440中的每单位面积的掺杂剂数量等于或小于1.0×10¹⁴原子/cm²，所以可以提高像素区域PX的全阱容量。由于背面掺杂区域440中的掺杂剂的浓度具有15％或更小的容差，因此可以进一步改善图像传感器的光学特性。

背面掺杂区域440的厚度T51可以具有15％或更小的容差。背面掺杂区域440的厚度T51可以在约30nm至约180nm的范围内。由于第一厚度等于或小于约180nm，因此可以进一步提高像素区域PX的全阱容量。由于背面掺杂区域440具有约30nm或更厚的厚度T51，所以可以有效地去除噪声信号。

第一绝缘图案211还可以包括第三附加元素区域212。第三附加元素区域212可以设置在背面掺杂区域440和导电隔离图案215之间，并且可以与第一衬底100的第二表面100b接触。第三附加元素区域212可以包括附加元素，该附加元素包括与背面掺杂区域440中的掺杂剂相同的元素。例如，第三附加元素区域212中的附加元素可以包括硼。第三附加元素区域212中的每单位面积的附加元素的数量可以小于第一掺杂区域410中的每单位面积的掺杂剂数量。第三附加元素区域212的厚度T55可以小于背面掺杂区域440的厚度T51。第三附加元素区域212和背面掺杂区域440可以通过包括GPD工艺在内的单个工艺同时形成。为了减少附图的复杂性，除了图11C以外，在附图中未示出第三附加元素区域212，但是实施例不限于在这些简化图中示出的结构。

在实施例中，可以省略第一掺杂区域410、第二掺杂区域420、第三掺杂区域430和背面掺杂区域440中的至少一个。

图11D是沿图6的线I-I’截取的截面图，以示出根据实施例的图像传感器的像素阵列区域。图11E是示出图11D的部分G的放大截面图。

参考图11D和图11E，第三沟槽193可以包括第一子沟槽1931和第二子沟槽1932。第一子沟槽1931可以设置在第一衬底100中，并且可以与器件隔离图案220横向地间隔开。第二子沟槽1932可以设置在第一子沟槽1931上，并且可以连接到第一子沟槽1931。第二子沟槽1932可以具有比第一子沟槽1931更大的宽度。第二子沟槽1932的至少一部分可以被设置为露出器件隔离图案220。例如，第二子沟槽1932的底表面可以设置在器件隔离图案220中。第二子沟槽1932的第二侧表面相对于第一表面100a的倾斜角可以不同于第一子沟槽1931的第一侧表面相对于第一表面100a的倾斜角。如图11E所示，第三沟槽193还可以包括边缘193E，边缘193E设置在第一子沟槽1931的第一侧表面与第二子沟槽1932的第二侧表面相交的位置处。

栅极图案300可以包括第一部分310和第二部分320。栅极图案300的第一部分310可以包括竖直部分311和水平部分312。竖直部分311可以设置在第一子沟槽1931中。竖直部分311可以朝向光电转换区域PD突出。与图11D和图11E中所示的结构不同，竖直部分311可以被设置为具有位于光电转换区域PD中的底表面。栅极图案300的竖直部分311可以布置在器件隔离图案220旁。在实施例中，竖直部分311可以不与器件隔离图案220竖直重叠。

栅极图案300的水平部分312可以设置在竖直部分311和第二部分320之间。水平部分312可以设置在第二子沟槽1932中。水平部分312可以具有以与竖直部分311的侧表面不同的角度倾斜的侧表面。例如，水平部分312可以设置在竖直部分311上，并且可以相对于竖直部分311横向突出。水平部分312可以包括突出部分，该突出部分位于器件隔离图案220上并且与器件隔离图案220竖直重叠。栅极图案300的水平部分312的宽度可以大于竖直部分311的宽度。由于栅极图案300包括水平部分312，所以像素区域PX中的元件可以更高度地集成。

栅极图案300可以是参考图1描述的转移栅极TG。浮置扩散区域FD可以设置在栅极图案300的一侧。例如，栅极图案300的第一部分310可以设置在器件隔离图案220和浮置扩散区域FD之间。浮置扩散区域FD可以用作栅极图案300的漏极。

栅极绝缘图案231可以介于栅极图案300和器件隔离图案220之间以及栅极图案300和第一衬底100之间。

第三掺杂区域430可以设置在第一衬底100中并且可以与栅极绝缘图案231接触。第三掺杂区域430可以不介于栅极绝缘图案231和器件隔离图案220之间。第三掺杂区域430可以包括第三侧部430X和第三底部430Y。第三底部430Y可以设置在栅极图案300的竖直部分311的底表面上，并且可以与第一子沟槽1931的底表面接触。第三侧部430X可以包括第一子侧部430A和第二子侧部430B。第一子侧部430A可以设置在栅极图案300的竖直部分311的侧表面上，并且可以与第一子沟槽1931的第一侧表面接触。第一子侧部430A可以连接到第三底部430Y且在它们之间没有界面。第二子侧部430B可以设置在栅极图案300的水平部分312的侧表面上，并且可以与第二子沟槽1932的第二侧表面接触。第二子侧部430B可以连接到第一子侧部430A且在它们之间没有界面。

第三掺杂区域430的厚度可以是基本均匀的。例如，第三底部430Y的第二厚度T42可具有15％或更小的容差。第一子侧部430A的第一子厚度T411可以具有15％或更小的容差。第一子厚度T411可以是第二厚度T42的85％至115％。第二子侧部430B的第二子厚度T412可以具有15％或更小的容差。第二子厚度T412可以是第二厚度T42的85％至115％，并且可以是第一子厚度T411的85％至115％。第二厚度T42、第一子厚度T411、第二子厚度T412中的每一个可以在约30nm至约180nm的范围内。因此，可以改善图像传感器的光学特性。

在如现有技术中那样通过离子注入工艺或等离子体注入工艺形成掺杂区域的情况下，第一侧表面和第二侧表面相交的边缘区域附近的掺杂区域的厚度可以小于沟槽的第一侧表面和第二侧表面附近的掺杂区域的厚度的85％。在这种情况下，可能在边缘区域产生暗电流。

在实施例中，第三沟槽193的边缘193E上的第三掺杂区域430的第三子厚度T413可以等于或约等于第二厚度T42、第一子厚度T411、第二子厚度T412。例如，第三子厚度T413可以是第二厚度T42的85％至115％，可以是第一子厚度T411的85％至115％，并且可以是第二子厚度T412的85％至115％。第三子厚度T413可以在约30nm至约180nm的范围内。因此，第三掺杂区域430可以改善可能发生在第三沟槽193的边缘193E中的暗电流问题。

第三掺杂区域430可以具有均匀且低的掺杂剂浓度。例如，第三底部430Y中的掺杂剂的浓度可以具有15％或更小的容差。第一子侧部430A中的掺杂剂的浓度可以具有15％或更小的容差。第一子侧部430A中的掺杂剂的浓度可以是第三底部430Y中的掺杂剂的浓度的85％至115％。第二子侧部430B中的掺杂剂的浓度可以具有15％或更小的容差。第二子侧部430B中的掺杂剂的浓度可以是第三底部430Y中的掺杂剂的浓度的85％至115％，并且可以是第一子侧部430A中的掺杂剂的浓度的85％至115％。例如，在第三底部430Y、第一子侧部430A和第二子侧部430B的每一个中，每单位面积的掺杂剂数量可以在5.0×10¹¹原子/cm²到1.0×10¹⁴原子/cm²的范围内。因此，可以进一步改善图像传感器的光学特性。

器件隔离图案220还可以包括第二附加元素区域250。在器件隔离图案220中，第二附加元素区域250可以与栅极绝缘图案231接触。第二附加元素区域250可以与第三沟槽193接触。具体地，第二附加元素区域250可以与第二子沟槽1932的侧表面和底表面接触。第二附加元素区域250可以进一步延伸到第一子沟槽1931的侧表面的至少一部分。第二附加元素区域250可以包括第四附加元素。第四附加元素可以是与第三掺杂区域430中的掺杂剂相同的元素。作为示例，第四附加元素可以是第3族元素之一(例如，硼)。第二附加元素区域250中的第四附加元素的浓度可以低于第三掺杂区域430中的掺杂剂的浓度。

第二附加元素区域250的厚度可以具有15％或更小的容差。例如，第二子沟槽1932的第二侧表面上的第二附加元素区域250的第三厚度T35可以是第二子沟楷1932的底表面上的第二附加元素区域250的第四厚度T36的85％至115％。第二附加元素区域250的第三厚度T35可以小于第一子厚度T411、第二子厚度T412和第三子厚度T413中的每一个。第四厚度T36可以小于第二厚度T42、第一子厚度T411、第二子厚度T412和第三子厚度T413中的每一个。

在实施例中，第三沟槽193的形成可以包括对第一衬底100和器件隔离图案220执行蚀刻工艺以形成第一子沟槽1931和第二子沟槽1932。之后，可以对第三沟槽193执行GPD工艺以在第一衬底100中形成第三掺杂区域430。第二附加元素区域250和第三掺杂区域430可以通过包括GPD工艺在内的单个工艺同时形成。例如，在GPD工艺期间，器件隔离图案220的一部分可以暴露于掺杂气体，并且在这种情况下，可以形成第二附加元素区域250。然而，第三沟槽193、第二附加元素区域250和第三掺杂区域430的形成不限于此。

栅极绝缘图案231还可以包括第一附加元素。第一附加元素可以是与第三掺杂区域430中的掺杂剂和第二附加元素区域250中的第四附加元素相同的元素。在这种情况下，第三掺杂区域430和栅极绝缘图案231可以分别设置为具有与参考图5A和图5B描述的实施例中的掺杂区域40和绝缘图案21相同或相似的特征。

器件隔离图案220还可以包括第一附加元素区域240，并且在这种情况下，第一附加元素区域240可以具有与参考图7A至图7F描述的实施例中的基本相同的特征。第一附加元素区域240和第一掺杂区域410可以通过包括GPD工艺在内的单个工艺同时形成。

图11F是示出图11D的部分G的放大截面图(具体地，示出了根据实施例的栅极绝缘图案231、第三掺杂区域430和器件隔离图案220的第二附加元素区域250)。

参考图11F，第二掺杂区域420的第三侧部430X可以包括第一子侧部430A和第二子侧部430B。第三掺杂区域430的第一子侧部430A、第二子侧部430B和第三底部430Y可以被设置为具有与图11D和图11E的实施例中的基本相同的特征。

然而，在实施例中，第三掺杂区域430的第三底部430Y可以包括第一区域431Y和第二区域432Y。第三底部430Y的第一区域431Y可以没置在栅极图案300的竖直部分311的底表面上，并且可以与第一子沟槽1931的底表面接触。第三底部430Y的第二区域432Y可以设置在第一区域431Y和第一衬底100之间。

第三掺杂区域430的第一子侧部430A可以包括第一区域431A和第二区域432A。第一子侧部430A的第一区域431A可以设置在栅极图案300的竖直部分311的侧表面上，并且可以与第一子沟槽1931的第一侧表面接触。第一子侧部430A的第二区域432A可以设置在第一区域431A和第一衬底100之间。第一子侧部430A的第一区域431A和第二区域432A可以分别连接到第三底部430Y的第一区域431Y和第二区域432Y。

第三掺杂区域430的第二子侧部430B可以包括第一区域431B和第二区域432B。第二子侧部430B的第一区域431B可以设置在栅极图案300的水平部分312的侧表面上，并且可以与第二子沟槽1932的第二侧表面接触。第二子侧部430B的第二区域432B可以设置在第一区域431B和第一衬底100之间。第二子侧部430B的第一区域431B和第二区域432B可以分别连接到第一子侧部430A的第一区域431A和第二区域432B。

第三掺杂区域430的第一区域431A、431B和431Y以及第二区域432A、432B和432Y可以被设置为具有与图4A和图4B或图5D的第一区域41X和41Y以及第二区域42X和42Y基本相同或相似的特征。例如，第一子侧部430A的第一区域431A、第二子侧部430B的第一区域431B、第三底部430Y的第一区域431Y可以包括掺杂剂和第一辅助元素。第一辅助元素可以是例如氯、氟或氢。第一子侧部430A的第二区域432A、第二子侧部430B的第二区域432B和第三底部430Y的第二区域432Y可以包括掺杂剂，但是可以省略第一辅助元素。第三掺杂区域430的第一区域431A、431B和431Y中的第一辅助元素的浓度可以低于第一区域431A、431B和431Y中的掺杂剂的浓度以及第二区域432A、432B和432Y中的掺杂剂的浓度。因此，可以改善图像传感器的可靠性。

第二附加元素区域250可以包括第一区域251和第二区域252。第二附加元素区域250的第一区域251可以设置在第二区域252和栅极绝缘图案231之间。第二附加元素区域250的第一区域251可以与第二子沟槽1932的底表面和第二侧表面接触。除了第一附加元素之外，第二附加元素区域250的第一区域251还可包括第五辅助元素。第五辅助元素可以是与第三掺杂区域430的第一区域431A、431B和431Y中的第一辅助元素相同的元素。例如，第五辅助元素可以包括氯、氟或氢。

作为示例，栅极绝缘图案231可以省略第一附加元素。作为另一示例，除了第一附加元素之外，栅极绝缘图案231还可包括第二辅助元素。栅极绝缘图案231中的第二辅助元素可以是与第三掺杂区域430中的第一辅助元素和第二附加元素区域250中的第五辅助元素相同的元素。

栅极图案300和第三沟槽193可以被设置为具有与图11C和图11D的实施例中的基本相同的特征。

图12A至图12I是示出根据实施例的制造图像传感器的方法的截面图。为了使描述简要，可以通过相同的附图标记来标识先前描述的元件，而不再赘述。在对形成图像传感器的方法的以下描述中，像素区域应被理解为不仅包括其中形成参考图1描述的像素的区域，还包括用于形成像素的区域。

参考图12A，可以制备具有彼此相对的第一表面100a和第二表面100b的第一衬底100。光电转换区域PD可以形成在第一衬底100中，并且可以分别形成在像素区域PX中。掩模层109可以形成在第一衬底100的第一表面100a上。第二沟槽192可以形成在第一衬底100的第一表面100a上。可以通过使用掩模层109蚀刻第一衬底100来形成第二沟槽192。在蚀刻工艺期间，可能在第二沟槽192的底表面和侧表面上形成界面缺陷。

第二掺杂区域420可以形成在第一衬底100中。第二掺杂区域420的形成可以包括执行第一吹扫工艺(在S10中)、GPD工艺(在S20中)和第二吹扫工艺(在S30中)，这些工艺已经参考图3进行了描述。第二掺杂区域420可以形成为具有与图2A和图2B的实施例中的掺杂区域40或者图10A至图10C的实施例中的第二掺杂区域420基本相同的特征。可以去除掩模层109。

参考图12B，可以在设置有第二沟槽192的第一衬底100上顺序地形成第二初步绝缘图案221P、第三初步绝缘图案223P和初步掩埋绝缘图案225P，以形成初步器件隔离图案220P。第二初步绝缘图案221P可以共形地覆盖第二沟槽192的侧表面和底表面，并且可以延伸到第一衬底100的第一表面100a上。第三初步绝缘图案223P可以形成在第二沟槽192中并且形成在第一衬底100的第一表面100a上，以共形地覆盖第二初步绝缘图案221P。初步掩埋绝缘图案225P可以形成在第三初步绝缘图案223P上，以填充设置有第二初步绝缘图案221P和第三初步绝缘图案223P的第二沟槽192。

不同于参考图12A描述的方法，可以在形成第二初步绝缘图案221P之后形成第二掺杂区域420。在这种情况下，器件隔离图案220和第二掺杂区域420可以形成为具有与图10D的实施例中的结构基本相同的结构。作为另一示例，可以在形成第三初步绝缘图案223P之后形成第二掺杂区域420。在这种情况下，器件隔离图案220和第二掺杂区域420可以形成为具有与图10E的实施例中的结构基本相同的结构。

参考图12C，第一沟槽191可以形成在第一衬底100中并且形成在像素区域PX之间。可以通过蚀刻第一衬底100的第一表面100a来形成第一沟槽191。第一沟槽191可以形成为具有比第二沟槽192的深度大的深度。第一沟槽191的一部分可以穿透初步器件隔离图案220P。在这种情况下，第一沟槽191的侧表面的下部可以露出第一衬底100，并且第一沟槽191的侧表面的上部可以露出初步器件隔离图案220P。在蚀刻工艺期间，可能在第一沟槽191的底表面和侧表面上形成界面缺陷。

第一掺杂区域410可以形成在第一衬底100中并且沿着第一沟槽191的侧表面和底表面形成。第一掺杂区域410的形成可以包括执行第一吹扫工艺(在S10中)、GPD工艺(在S20中)和第二吹扫工艺(在S30中)，这些工艺已经参考图3进行了描述。第一掺杂区域410可以包括第一侧部410X和第一底部410Y。第一侧部410X可以沿着第一沟槽191的侧表面形成。第一底部410Y可以沿着第一沟槽191的底表面形成，并且可以连接到第一侧部410X。

在第一掺杂区域410的形成期间，初步器件隔离图案220P可以暴露于掺杂气体。因此，可以在初步器件隔离图案220P中进一步形成第一附加元素区域240。初步器件隔离图案220P和第一掺杂区域410可以通过包括一次GPD工艺在内的单个工艺同时形成。第一附加元素区域240可以与第一沟槽191的侧表面和初步器件隔离图案220P的顶表面接触。第一附加元素区域240可以沿着第一沟槽191的侧表面和初步器件隔离图案220P的顶表面共形地形成。第一附加元素区域240可以包括第二附加元素。

参考图12D，可以在第一沟槽191中形成第一初步绝缘图案211P、导电隔离图案215和初步盖图案217P，以形成初步隔离图案210P。可以通过沉积硅基绝缘材料来形成第一初步绝缘图案211P。第一初步绝缘图案211P可以共形地形成在第一沟槽191的侧表面和底表面以及初步器件隔离图案220P上。第一初步绝缘图案211P可以与第一掺杂区域410和初步器件隔离图案220P的第一附加元素区域240接触。

导电隔离图案215可以形成在第一初步绝缘图案211P上以填充第一沟槽191的下部。导电隔离图案215可以不填充第一沟槽191的上部。第一初步绝缘图案211P的上内侧表面和顶表面可以不被导电隔离图案215覆盖，并且可以暴露于外部。导电隔离图案215的形成可以包括沉积晶体半导体材料并掺杂该晶体半导体材料。

初步盖图案217P可以形成在导电隔离图案215的顶表面上以填充第一沟槽191。初步盖图案217P可以覆盖第一初步绝缘图案211P的暴露表面。例如，初步盖图案217P可以延伸到第一衬底100的第一表面100a上的区域，以覆盖第一初步绝缘图案211P。

与图12C所示的结构不同，可以在形成第一初步绝缘图案211P之后执行第一掺杂区域410的形成。在这种情况下，第一绝缘图案211和第一掺杂区域410可以形成为具有与图7E的实施例中的结构基本上相同的结构。

参考图12E，可以执行凹陷工艺以形成器件隔离图案220和第一隔离图案210。凹陷工艺可以包括回蚀工艺或平坦化工艺。可以执行凹陷工艺以露出第一衬底100的第一表面100a。

作为凹陷工艺的结果，可以去除第一衬底100的第一表面100a上的初步盖图案217P和第一初步绝缘图案211P，以分别形成盖图案217和第一绝缘图案211。因此，可以形成第一隔离图案210。第一隔离图案210可以包括第一绝缘图案211、导电隔离图案215和盖图案217。

作为凹陷工艺的结果，可以去除第一衬底100的第一表面100a上的第二初步绝缘图案221P、第三初步绝缘图案223P和初步掩埋绝缘图案225P，以形成第二绝缘图案221、第三绝缘图案223和掩埋绝缘图案225。即，可以通过凹陷工艺来形成器件隔离图案220，并且器件隔离图案220可以包括第二绝缘图案221、第三绝缘图案223和掩埋绝缘图案225。这里，初步器件隔离图案220P的顶表面上的第一附加元素区域240可以被部分地去除。在器件隔离图案220中，第一附加元素区域240可以与第一沟槽191接触。第一附加元素区域240可以包括第一子区域2401、第二子区域2402和第三子区域2403，这类似于参考图7F描述的先前实施例。

在下文中，为了降低附图的复杂性，在图12F至图12I中未将第二绝缘图案221、第三绝缘图案223、掩埋绝缘图案225和第一附加元素区域240示出为不同的元件，但是实施例不限于该示例。

参考图12F，第三沟槽193可以通过蚀刻工艺形成在第一衬底100的第一表面100a上。在蚀刻工艺期间，可能在第三沟槽193的底表面和侧表面上形成界面缺陷。第三掺杂区域430的形成可以包括执行第一吹扫工艺(在S10中)、GPD工艺(在S20中)和第二吹扫工艺(在S30中)，这些工艺已经参考图3进行了描述。第三掺杂区域430可以与第三沟槽193的侧表面和底表面接触。

参考图12G，可以在第三沟槽193中形成栅极绝缘图案231和栅极图案300。栅极绝缘图案231可以共形地形成在第三沟槽193的侧表面和底表面上，并且可以与第三掺杂区域430接触。与图12F的实施例不同，可以在形成栅极绝缘图案231之后执行第三掺杂区域430的形成。在这种情况下，栅极绝缘图案231还可以包括第一附加元素。第一附加元素可以是与第三掺杂区域430中的掺杂剂相同的元素。

栅极图案300可以形成在栅极绝缘图案231上。栅极图案300可以填充第三沟槽193。栅极图案300可以延伸到第一衬底100的第一表面100a上的区域。栅极图案300可以包括设置在第三沟槽193中的第一部分310和设置在第一衬底100的第一表面100a上的第二部分320。尽管未示出，但是栅极侧墙可以形成在第一衬底100的第一表面100a上和栅极图案300的第二部分320的侧表面上。可以将第二导电类型的杂质注入到第一衬底100中以形成杂质区域111。

参考图12H，第一绝缘层810、第二绝缘层820和第一导电结构830可以形成在第一衬底100的第一表面100a上，以形成第一互连层800。第一导电结构830中的一个可以电连接到杂质区域111，并且第一导电结构830中的另一个可以电连接到栅极图案300。

参考图12I，可以对第一衬底100的第二表面100b执行减薄工艺，以通过第一衬底100的第二表面100b露出第一隔离图案210。减薄工艺可以包括回蚀工艺或化学机械抛光工艺。可以以使得导电隔离图案215的底表面通过第一衬底100的第二表面100b露出的方式执行减薄工艺。第一掺杂区域410的第一底部410Y可以通过减薄工艺去除。即使在减薄工艺之后，也可以保留第一掺杂区域410的第一侧部410X。作为减薄工艺的结果，可能在第一衬底100的第二表面100b上进一步形成界面缺陷。

在减薄工艺之后，可以在第一衬底100的第二表面100b上进一步形成背面掺杂区域440。背面掺杂区域440的形成可以包括执行第一吹扫工艺(在S10中)、GPD工艺(在S20中)和第二吹扫工艺(在S30中)，这些工艺已经参考图3进行了描述。在形成背面掺杂区域440的工艺期间，第一绝缘图案211的底表面可以暴露于掺杂气体。因此，可以在第一绝缘图案211中进一步形成第三附加元素区域。第一绝缘图案211的第三附加元素区域可以与图11C的实施例中的第三附加元素区域212相同。

参考图11A，绝缘层500、滤色器CF、围栏图案550、保护层530和微透镜层600可以形成在第一衬底100的第二表面100b上。作为上述工艺的结果，可以制造出图11A的图像传感器。

图13A是沿图6的线I-I’截取的截面图，以示出根据实施例的图像传感器的像素阵列区域。

参考图13A，第一隔离图案210可以包括第一绝缘图案211、导电隔离图案215和盖图案217。导电隔离图案215可以包括导电衬垫图案2151和导电间隙填充图案2153。导电衬垫图案2151可以设置在第一绝缘图案211的侧表面上。导电衬垫图案2151的底表面可以位于与第一衬底100的第二表面100b基本相同的水平处。导电衬垫图案2151可以包括晶体半导体材料和掺杂剂。作为示例，导电衬垫图案2151可以由掺杂的多晶硅形成，或包括掺杂的多晶硅。掺杂剂可以包括第3族元素中的至少一种。作为示例，掺杂剂可以包括硼(B)、铝(Al)、铟(In)和/或镓(Ga)。掺杂剂可以被设置在导电衬垫图案2151中以具有均匀的掺杂剂浓度。例如，导电衬垫图案2151中的掺杂剂的浓度可以具有15％或更小的容差。导电衬垫图案2151中的每单位面积的掺杂剂数量可以在5.0×10¹¹原子/cm²到1.0×10¹⁴原子/cm²的范围内。作为示例，导电衬垫图案2151还可以包括辅助元素。辅助元素可以包括例如氯、氢或氟。辅助元素可以被设置在导电衬垫图案2151中以具有均匀的掺杂剂浓度。例如，导电衬垫图案2151中的辅助元素的浓度可以具有15％或更小的容差。然而，在导电衬垫图案2151中，辅助元素的浓度可以低于掺杂剂的浓度。因此，可以改善导电隔离图案215的电特性。

导电间隙填充图案2153可以设置在导电衬垫图案2151上，并且可以与第一绝缘图案211间隔开。导电间隙填充图案2153的侧表面可以被导电衬垫图案2151包围。导电衬垫图案2151可以介于导电间隙填充图案2153和第一绝缘图案211之间。导电间隙填充图案2153可以与导电衬垫图案2151物理接触，并且可以电连接到导电衬垫图案2151。导电间隙填充图案2153可以包括晶体半导体材料和掺杂剂。导电间隙填充图案2153可以由与导电衬垫图案2151相同的材料形成，或包括与导电衬垫图案2151相同的材料。例如，导电间隙填充图案2153的晶体半导体材料可以是与导电衬垫图案2151的晶体半导体材料相同的材料。导电间隙填充图案2153中的掺杂剂可以是与导电衬垫图案2151中的掺杂剂相同的元素。导电间隙填充图案2153中的掺杂剂可以包括第3族元素中的至少一种(例如，硼)。导电间隙填充图案2153可以由掺杂的多晶硅形成，或包括掺杂的多晶硅。

导电间隙填充图案2153可以具有均匀的掺杂剂浓度。例如，导电间隙填充图案2153中的掺杂剂的浓度可以具有15％或更小的容差。导电间隙填充图案2153中的每单位面积的掺杂剂数量可以在5.0×10¹¹原子/cm²到1.0×10¹⁴原子/cm²的范围内。导电间隙填充图案2153中的掺杂剂的浓度可以基本等于导电衬垫图案2151中的掺杂剂的浓度。例如，导电间隙填充图案2153中的掺杂剂的浓度可以是导电衬垫图案2151中的掺杂剂的浓度的85％至115％。

作为示例，导电间隙填充图案2153还可以包括辅助元素。辅助元素可以包括例如氯、氢或氟。导电间隙填充图案2153中辅助元素的浓度可以具有15％或更小的容差。然而，在实施例中，导电间隙填充图案2153中的辅助元素的浓度可以低于导电间隙填充图案2153中的掺杂剂的浓度。因此，可以改善导电隔离图案215的电特性。导电间隙填充图案2153中的辅助元素的浓度可以是导电衬垫图案2151中的辅助元素的浓度的85％至115％。作为另一示例，导电衬垫图案2151和导电间隙填充图案2153中的至少一个可以省略辅助元素。

在图像传感器的操作期间，可以将第一电压施加到导电隔离图案215。第一电压可以是负偏置电压。因此，可以防止在图像传感器的操作期间在第一隔离图案210和第一衬底100之间形成暗电流。暗电流可以由第一沟槽191的侧表面上的界面缺陷产生。图像传感器可以表现出改善的性能。

由于导电间隙填充图案2153中的掺杂剂的浓度为导电衬垫图案2151中的掺杂剂的浓度的85％至115％，因此可以将第一电压更有效地施加到导电隔离图案215。因此，可以更有效地防止产生暗电流。由于导电衬垫图案2151中的掺杂剂的浓度具有15％或更小的容差，并且导电间隙填充图案2153中的掺杂剂的浓度具有15％或更小的容差，所以可以更有效地防止产生暗电流。尽管未示出，但是可以在导电衬垫图案2151和导电间隙填充图案2153之间进一步设置氧化物层。

第一绝缘图案211还可以包括附加元素区域218。附加元素区域218可以介于盖图案217和器件隔离图案220之间。附加元素区域218还可以包括第一附加元素，并且在实施例中，第一附加元素可以是与导电衬垫图案2151中的掺杂剂和导电间隙填充图案2153中的掺杂剂相同的元素。附加元素区域218中的第一附加元素的浓度可以具有15％或更小的容差。

在导电衬垫图案2151或导电间隙填充图案2153还包括辅助元素的情况下，附加元素区域218还可以包括辅助元素。附加元素区域218中的辅助元素可以是与导电衬垫图案2151中的辅助元素或导电间隙填充图案2153中的辅助元素相同的元素。在附加元素区域218中，辅助元素的浓度可以低于第一附加元素的浓度。

图像传感器还可以包括第二掺杂区域420。尽管未示出，但是图像传感器还可包括参考图11A和图11B描述的第三掺杂区域430和背面掺杂区域440中的至少一个。替代地，可以不形成第一掺杂区域410和第二掺杂区域420中的至少一个。

图13B和图13C是示出根据实施例的形成导电隔离图案的方法的截面图。为了使描述简要，可以通过相同的附图标记来标识先前描述的元件，而不再赘述。

参考图13B，第二沟槽192、第二掺杂区域420、初步器件隔离图案220P、第一掺杂区域410和第一沟槽191可以通过与参考图12A至图12C描述的实施例中的方法相同的方法形成在第一衬底100中。第一初步绝缘图案211P可以形成在第一沟槽191中。

导电衬垫图案2151可以形成在第一沟槽191中以覆盖第一沟槽191的底表面和侧表面。第一沟槽191可以具有彼此相对的第一侧表面和第二侧表面。导电衬垫图案2151可以包括第一部分、第二部分和第三部分。导电衬垫图案2151的第一部分和第二部分可以设置在第一沟槽191的第一侧表面和第二侧表面上。在导电衬垫图案2151中，第一部分和第二部分可以具有彼此面对的相对的侧表面。导电衬垫图案2151的第三部分可以设置在第一沟槽191的底表面上，并且可以连接到第一部分和第二部分。

导电衬垫图案2151的形成可以包括：沉积晶体半导体材料以覆盖第一沟槽191；以及掺杂该晶体半导体材料。晶体半导体材料的掺杂可以包括执行第一吹扫工艺(在S10中)、GPD工艺(在S20中)和第二吹扫工艺(在S30中)，这些工艺已经参考图3进行了描述。作为GPD工艺的结果，可以向导电衬垫图案2151的第一部分的侧表面、第二部分的侧表面和第三部分的顶表面均匀地供应掺杂气体，因此，导电衬垫图案2151可以掺杂有掺杂剂。作为使用GPD工艺的结果，可以形成导电衬垫图案2151，使得其中的掺杂剂浓度与参考图13A描述的浓度相同。在实施例中，可以将辅助元素与掺杂剂一起进一步注入到导电衬垫图案2151中。

第一初步绝缘图案211P的一部分可以暴露于GPD工艺，并且在这种情况下，第四附加元素区域218可以形成在第一初步绝缘图案211P中。因此，第四附加元素区域218中的元素可以是与导电衬垫图案2151中的掺杂剂相同的元素。第四附加元素区域218可以形成在第一初步绝缘图案211P的未被导电衬垫图案2151覆盖的部分中。

参考图13C，可以在导电衬垫图案2151上形成导电间隙填充图案2153，以填充第一沟槽191的下部。导电间隙填充图案2153可以不填充第一沟槽191的上部。导电间隙填充图案2153的形成可以包括：沉积晶体半导体材料以覆盖第一沟槽191；以及掺杂该晶体半导体材料。可以使用参考图3描述的方法来执行掺杂步骤。因此，可以将掺杂气体均匀地供应到导电间隙填充图案2153的顶表面上，并且可以将掺杂剂提供到导电间隙填充图案2153中。由于使用GPD工艺执行掺杂工艺，因此导电间隙填充图案2153中的掺杂剂浓度可以满足参考图13A描述的条件。可以将辅助元素与掺杂剂一起进一步注入到导电间隙填充图案2153中。

此后，可以进一步执行退火工艺。作为退火工艺的结果，掺杂剂可以均匀地扩散在导电衬垫图案2151中，并且掺杂剂可以扩散在导电间隙填充图案2153中。

回到图12D，初步盖图案217P可以形成在导电隔离图案215上。接下来，可以进一步执行参考图12E至图12I和图7A描述的工艺以制造图13A的图像传感器。这里，可以通过第一初步绝缘图案211P的凹陷工艺去除第四附加元素区域218的一部分，并且第四附加元素区域218的另一部分可以留在第一绝缘图案211中。

图13D是示出根据实施例的形成导电隔离图案的方法的截面图。为了使描述简要，可以通过相同的附图标记来标识先前描述的元件，而不再赘述。

参考图13D，可以在第一衬底100中形成第二沟槽192、初步器件隔离图案220P、第二掺杂区域420、第一掺杂区域410和第一沟槽191。

导电隔离图案215可以形成在第一初步绝缘图案211P上以填充第一沟槽191的下部。在此，可以不执行图13A所示的形成导电衬垫图案2151的工艺。导电隔离图案215的形成可以包括：沉积晶体半导体材料以覆盖第一沟槽191；以及掺杂该晶体半导体材料。可以在第一沟槽191的上部中省略晶体半导体材料。可以使用参考图3描述的方法来执行掺杂步骤。因此，可以将掺杂气体均匀地供应到导电隔离图案215的顶表面上，并且可以将掺杂剂提供到导电隔离图案215中。由于使用GPD工艺执行掺杂工艺，所以掺杂剂的浓度可以满足参考图7A和图7B描述的条件。在实施例中，可以在GPD工艺期间将辅助元素进一步注入到导电隔离图案215中。导电隔离图案215中的辅助元素可以与参考图7A描述的实施例相同。第一初步绝缘图案211P的一部分可以暴露于GPD工艺，并且在这种情况下，第四附加元素区域218可以形成在第一初步绝缘图案211P中。

回到图12D，初步盖图案217P可以形成在导电隔离图案215上。接下来，可以进一步执行参考图12E至图12I和图7A描述的工艺以制造图7A的图像传感器。这里，可以通过第一初步绝缘图案211P的凹陷工艺去除第四附加元素区域218的一部分，并且第四附加元素区域218的另一部分可以留在第一绝缘图案211中。为了减少附图的复杂性，除了图13A至图13D之外，在附图中未示出第一绝缘图案211中的第四附加元素区域218，但是实施例不限于在这种简化图中示出的结构。

图14A是示出布置在根据实施例的图像传感器的区域(例如，图6的区域II)中的滤色器的放大俯视图。为了使描述简要，可以通过相同的附图标记来标识先前描述的元件，而不再赘述，在下面的描述中也可以参考图6。

参考图14A，第一衬底100的像素阵列区域APS(例如，参见图6)可以包括像素区域PX。当在俯视图中观察时，像素区域PX可以被二维地布置以形成多个行和多个列。行可以平行于第一方向D1，并且列可以平行于第二方向D2。像素区域PX可以由第一隔离图案210限定。例如，当在俯视图中观察时，第一隔离图案210可以被设置为包围每个像素区域PX。

滤色器CF可以分别设置在像素区域PX上。滤色器CF可具有与参考图7A和图7B描述的实施例中的滤色器CF基本相同的特征。滤色器CF可以包括第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。第一滤色器CF1可以是绿色滤色器。第二滤色器CF2可以是红色滤色器，并且第三滤色器CF3可以包括蓝色滤色器。

滤色器CF可以以拜耳图案布置。例如，第一滤色器CF1的数量可以等于或大于第二滤色器CF2的数量的两倍。例如，第一滤色器CF1的数量可以等于或大于第三滤色器CF3的数量的两倍。第一滤色器CF1可以沿第一对角线方向D4布置。当在俯视图中观察时，第一对角线方向D4可以平行于第一衬底100的第一表面100a，而不平行于第一方向D1和第二方向D2。每个第二滤色器CF2可以设置在两个相邻的第一滤色器CF1之间。每个第三滤色器CF3可以设置在两个相邻的第一滤色器CF1之间。第三滤色器CF3可以相对于第二滤色器CF2位于第二对角线方向D5上。第二对角线方向D5可以平行于第一衬底100的第一表面100a，并且当在俯视图中观察时，可以基本垂直于第一对角线方向D4。

图14B是图6的区域II的放大俯视图，并且示出了根据实施例的图像传感器中的滤色器的布置。图14C是沿图14B的线I”-I”’截取的截面图。

参考图14B和图14C，第一衬底100的像素阵列区域APS(例如，参见图6)可以包括像素组PG。当在俯视图中观察时，像素组PG可以在第一方向D1和第二方向D2上二维地布置。每个像素组PG可以包括多个像素区域PX。例如，像素组PG的像素区域PX可以被二维地布置以形成两行和两列。

在第一衬底100的第二表面100b上，滤色器CF可以分别设置在像素组PG中。滤色器CF可以与图14A的实施例中的滤色器CF基本相同。滤色器CF可以包括第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以以拜耳图案布置，如参考图14A所描述的。然而，在实施例中，当在俯视图中观察时，每个滤色器CF可以设置在像素组PG上，并且可以与构成像素组PG的多个像素区域PX重叠。每个滤色器CF可以设置在像素组PG的像素区域PX的光电转换区域PD上。

因此，像素组PG的像素区域PX可以共享滤色器CF中的相应一个。例如，第一滤色器CF1可以设置在构成一个像素组PG的像素区域PX上。第二滤色器CF2可以设置在构成另一个像素组PG的像素区域PX上。第三滤色器CF3可以设置在构成其他像素组PG的像素区域PX上。图像传感器可以具有四单元结构。

图14D是图6的区域II的放大俯视图，并且示出了根据实施例的图像传感器中的滤色器的布置。

参考图14D，图像传感器的像素阵列区域可以具有非单元结构。在这种情况下，每个像素组PG可以包括九个像素区域PX。九个像素区域PX可以被二维地布置以形成三行和三列。滤色器CF可以分别设置在像素组PG上。换句话说，每个滤色器CF可以设置在构成每个像素组PG的九个像素区域PX上，并且可以与九个像素区域PX的光电转换区域PD竖直重叠。第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以以拜耳图案布置，如参考图14A所描述的。

图15A是沿图6的线III-III'截取的截面图，以示出根据实施例的图像传感器。

参考图6和图15A，图像传感器可以包括传感器芯片1和电路芯片2。传感器芯片1可以包括第一衬底100、第一互连层800、第一隔离图案210、器件隔离图案220、第一至第三掺杂区域410、420和430、背面掺杂区域440、栅极图案300、滤色器CF和微透镜层600。传感器芯片1还可以包括绝缘层500、保护层530和围栏图案550中的至少之一。

当在俯视图中观察时，第一衬底100可以包括像素阵列区域APS、光学黑色区域OB和焊盘区域PAD。第一衬底100的像素阵列区域APS可以被配置为包括与前述实施例中的元件相同的元件。第一衬底100的光学黑色区域OB可以介于像素阵列区域APS和焊盘区域PAD之间。光学黑色区域OB可以包括第一参考像素区域RPX1和第二参考像素区域RPX2。第一参考像素区域RPX1可以设置在第二参考像素区域RPX2和像素阵列区域APS之间。在光学黑色区域OB中，光电转换区域PD可以设置在第一参考像素区域RPX1中。就平面面积和体积而言，第一参考像素区域RPX1的光电转换区域PD可以与像素区域PX的光电转换区域PD相同。光电转换区域PD可以不设置在第二参考像素区域RPX2中。杂质区域111、栅极图案300和器件隔离图案220可以设置在第一参考像素区域RPX1和第二参考像素区域RPX2中的每个中。第一掺杂区域410、第二掺杂区域420、第三掺杂区域430和背面掺杂区域440中的至少一个可以进一步设置在第一参考像素区RPX1和第二参考像素区RPX2中。绝缘层500可以延伸到第一衬底100的光学黑色区域OB和焊盘区域PAD，并且可以覆盖第一衬底100的第一表面100a。

传感器芯片1还可以包括遮光层950、第一导电层911、滤光层650、有机层601和接触插塞960。遮光层950、第一导电层911、滤光层650、有机层601和接触插塞960可以设置在第一衬底100的光学黑色区域OB上。

遮光层950可以设置在第一衬底100的光学黑色区域OB的第二表面100b上。遮光层950可以设置在绝缘层500的底表面上。由于遮光层950，光不能入射到光学黑色区域OB的光电转换区域PD中。光学黑色区域OB的第一参考像素区域RPX1和第二参考像素区域RPX2的像素可以输出噪声信号，而不是光电信号。噪声信号可以由通过热量或暗电流生成的电子产生。遮光层950可以不遮盖像素阵列区域APS，因此，光可以入射到像素阵列区域APS中的光电转换区域PD中。可以从输出自像素区域PX的光电信号中去除噪声信号。遮光层950可以由金属材料(例如，钨、铜、铝或它们的合金)中的至少一种形成，或包括金属材料中的至少一种。

第一导电层911可以设置在第一衬底100的光学黑色区域OB和焊盘区域PAD上。第一导电层911可以设置在绝缘层500和遮光层950之间。第一导电层911可以用作阻挡层或粘合层。第一导电层911可以由金属材料和/或金属氮化物中的至少一种形成，或包括金属材料和/或金属氮化物中的至少一种。例如，第一导电层911可以由钛和/或氮化钛形成，或包括钛和/或氮化钛。第一导电层911可以不延伸到第一衬底100的像素阵列区域APS上的区域。

接触插塞960可以设置在第一衬底100的光学黑色区域OB的第二表面100b上。接触插塞960可以设置在绝缘层500中且在第一隔离图案210的最外部的底表面上。接触沟槽可以形成在第一衬底100的第二表面100b上，并且接触插塞960可以设置在接触沟槽中。接触插塞960可以由与遮光层950不同的材料形成，或包括与遮光层950不同的材料。例如，接触插塞960可以由铝形成或包括铝。第一导电层911可以延伸到接触插塞960和绝缘层500之间以及接触插塞960和第一隔离图案210之间的区域中。接触插塞960可以通过第一导电层911电连接到导电隔离图案215。因此，可以将负偏置电压施加到导电隔离图案215。

保护绝缘层531可以设置在遮光层950的底表面和接触插塞960的底表面上。保护绝缘层531可以由与保护层530相同的材料形成或包括与保护层530相同的材料，并且可以连接到保护层530。保护绝缘层531和保护层530可以形成为单个物体。在实施例中，保护绝缘层531可以通过与保护层530不同的工艺来形成，并且可以与保护层530间隔开。保护绝缘层531可以由高k电介质材料(例如，氧化铝和/或氧化铪)中的至少一种形成，或包括高k电介质材料中的至少一种。

滤光层650可以设置在光学黑色区域OB的第二表面100b上，以覆盖保护绝缘层531的底表面。滤光层650可以阻挡具有与滤色器CF不同的波长的光。例如，滤光层650可以被配置为阻挡红外光。滤光层650可以包括蓝色滤色器，但是实施例不限于该示例。

有机层601可以设置在光学黑色区域OB中的滤光层650的底表面上。有机层601可以是透明的。有机层601可以具有与第一衬底100相对的并且基本平坦的底表面。有机层601可以由例如聚合物中的至少一种形成，或包括例如聚合物中的至少一种。有机层601可以具有绝缘性质。与图15A所示的结构不同，有机层601可以连接到微透镜层600。有机层601可以由与微透镜层600相同的材料形成，或包括与微透镜层600相同的材料。尽管未示出，但是可以在有机层601的底表面上另外没置涂层以共形地覆盖有机层601的底表面。

第一互连层800可以设置在第一衬底100的第一表面100a上，以覆盖第一衬底100的像素阵列区域APS、光学黑色区域OB和焊盘区域PAD。

图像传感器还可以包括电路芯片2。电路芯片2可以堆叠在传感器芯片1上。电路芯片2可以包括第二互连层1800、集成电路1700和第二衬底1100。第二互连层1800可以介于第一互连层800和第二衬底1100之间。集成电路1700可以设置在第二衬底1100的底表面上或第二衬底1100中。集成电路1700可以包括逻辑电路、存储电路或其组合。集成电路1700可以包括例如晶体管。第二互连层1800可以包括第三绝缘层1820和第二导电结构1830。第二导电结构1830可以设置在第三绝缘层1820之间，或设置在第三绝缘层1820中。第二导电结构1830可以电连接到集成电路1700。第二导电结构1830可以包括通孔图案和线图案。在下文中，在以下描述中将提及第二导电结构1830之一。

在下文中将描述第一衬底100的焊盘区域PAD上的元件。传感器芯片1还可以包括焊盘端子900、第一间隙填充图案921、第一盖图案931、第二间隙填充图案922和第二盖图案932，它们设置在第一衬底100的焊盘区域PAD上。背面掺杂区域440可以进一步延伸到第一衬底100的焊盘区PAD上的区域。

焊盘端子900可以设置在第一衬底100的焊盘区域PAD的第二表面100b上。焊盘端子900可以被掩埋在第一衬底100中。例如，可以在第一衬底100的焊盘区域PAD的第二表面100b上形成焊盘沟槽990，并且可以在焊盘沟槽990中设置焊盘端子900。焊盘端子900可以由金属材料(例如，铝、铜、钨、钛、钽或其合金)中的至少一种形成，或包括金属材料中的至少一种。在图像传感器的封装或安装工艺中，键合线可以形成在焊盘端子900上并且可以耦接到焊盘端子900。焊盘端子900可以通过键合线电连接到外部设备。

第一穿透孔901可以设置在焊盘端子900的第一侧。第一穿透孔901可以设置在焊盘端子900和接触插塞960之间。第一穿透孔901可以穿透绝缘层500、第一衬底100和第一互连层800。第一穿透孔901可以穿透第二互连层1800的至少一部分。第一穿透孔901可以具有第一底表面和第二底表面。第一穿透孔901的第一底表面可以形成为露出第一导电结构830。第一穿透孔901的第二底表面可以位于比第一底表面高的水平处。第一穿透孔901的第二底表面可以形成为露出第二导电结构1830。

第一导电层911可以延伸到第一衬底100的焊盘区域PAD上的区域。第一导电层911可以设置在第一衬底100的焊盘区域PAD的第二表面100b上，以覆盖第一穿透孔901的内侧表面和底表面。如图6所示，可以设置多个焊盘端子900。焊盘端子900可以包括第一焊盘端子和第二焊盘端子920。尽管未示出，但是第一导电层911可以设置在焊盘端子900中的至少一个(例如，第一焊盘端子)的顶表面和侧表面上，并且可以电连接到焊盘端子900中的至少一个(例如，第一焊盘端子)。

第一导电层911可以覆盖第一穿透孔901的侧表面和第一底表面。第一导电层911可以与第一导电结构830的底表面接触。因此，第一导电结构830可以通过第一导电层911电连接到焊盘端子900的至少一个(例如，第一焊盘端子)。在图像传感器的操作期间，可以通过焊盘端子900(例如，第一焊盘端子)和第一导电层911将电压施加到第一导电结构830。可以通过第一导电层911和接触插塞960将电压施加到导电隔离图案215。该电压可以是如上所述的负偏置电压。

第一导电层911可以覆盖第一穿透孔901的第二底表面，并且可以耦接到第二导电结构1830的底表面。电路芯片2中的集成电路1700可以通过第二导电结构1830和第一导电层911电连接到焊盘端子900的至少一个(例如，第一焊盘端子)。在实施例中，第一导电层911可以不耦接到接触插塞960，而是可以耦接到第一导电结构830和第二导电结构1830。第一导电层911可以用作电路芯片2的集成电路1700和传感器芯片1的晶体管之间的导电路径。第一导电层911可以由金属材料(例如，铜、钨、铝、钛、钽或其合金)中的至少一种形成，或包括金属材料中的至少一种。

第一间隙填充图案921可以设置在第一穿透孔901中以填充第一穿透孔901。第一间隙填充图案921可以不延伸到第一衬底100的第二表面100b上的区域。第一间隙填充图案921可以由低折射材料中的至少一种形成或包括低折射材料中的至少一种，并且可以具有绝缘特性。第一间隙填充图案921可以由与围栏图案550相同的材料形成或包括该相同的材料。例如，第一间隙填充图案921可以包括聚合物和纳米颗粒。第一间隙填充图案921的底表面可以是凹陷部分。例如，第一间隙填充图案921的底表面的中心部分可以位于比其边缘部分高的水平处。

第一盖图案931可以设置在第一间隙填充图案921的底表面上以填充凹陷部分。第一间隙填充图案921的顶表面可以向上凸。第一盖图案931的底表面可以是基本平坦的。第一盖图案931可以由绝缘聚合物(例如，光致抗蚀剂材料)中的至少一种形成，或包括绝缘聚合物(例如，光致抗蚀剂材料)中的至少一种。

第二穿透孔902可以设置在焊盘端子900的第二侧。焊盘端子900的第二侧可以与焊盘端子900的第一侧不同。第二穿透孔902可以穿透绝缘层500、第一衬底100和第一互连层800。可以设置第二穿透孔902以穿透第二互连层1800的一部分，从而露出第二导电结构1830。

如图所示，第二导电层912可以介于焊盘端子900中的另一个(例如，第二焊盘端子920)和第一衬底100之间，并且可以电连接到第二焊盘端子920。第二导电层912可以延伸到第二穿透孔902中，以共形地覆盖第二穿透孔902的侧表面和底表面。第二导电层912可以电连接到第二导电结构1830。在图像传感器的操作期间，电路芯片2的集成电路1700可以通过第二导电结构1830、第二导电层912和第二焊盘端子920发送和接收电信号。

第二间隙填充图案922可以设置在第二穿透孔902中以填充第二穿透孔902。第二间隙填充图案922可以不延伸到第一衬底100的第二表面100b上的区域。第二间隙填充图案922可以由低折射材料中的至少一种形成或包括低折射材料中的至少一种，并且可以具有绝缘特性。例如，第二间隙填充图案922可以由与围栏图案550相同的材料形成，或包括该相同的材料。第二间隙填充图案922的底表面可以具有凹陷部分。

第二盖图案932可以设置在第二间隙填充图案922的底表面上以填充凹陷部分。第二盖图案932可以具有向上凸的顶表面。第二盖图案932可以具有基本平坦的底表面。第二盖图案932可以由绝缘聚合物(例如，光致抗蚀剂材料)中的至少一种形成，或包括绝缘聚合物(例如，光致抗蚀剂材料)中的至少一种。

保护绝缘层531可以延伸到第一衬底100的焊盘区域PAD上的区域。保护绝缘层531可以设置在绝缘层500的底表面上，并且可以延伸到第一穿透孔901和第二穿透孔902中。保护绝缘层531可以在第一穿透孔901中且介于第二导电层912和第二间隙填充图案922之间。保护绝缘层531可以在第二穿透孔902中且介于第二导电层912和第二间隙填充图案922之间。保护绝缘层531可以露出焊盘端子900。

有机层601可以设置在第一衬底100的焊盘区域PAD的第二表面100b上，以覆盖第一盖图案931并覆盖保护绝缘层531的一部分。有机层601可以露出焊盘端子900的底表面。

图15B是沿图6的线III-III’截取的截面图，以示出根据实施例的图像传感器。

参考图15B，图像传感器可以包括传感器芯片1和电路芯片2。传感器芯片1和电路芯片2可以被设置为具有与图15A的实施例中的基本相同的特征。然而，传感器芯片1还可以包括第一连接焊盘850。第一连接焊盘850可以设置在传感器芯片1的顶表面附近。例如，第一连接焊盘850可以设置在第二绝缘层820的最上层中。第一连接焊盘850可以电连接到第一导电结构830。第一连接焊盘850可以由导电或金属材料中的至少一种形成，或包括导电或金属材料中的至少一种。例如，第一连接焊盘850可以由铜形成或包括铜。作为另一示例，第一连接焊盘850可以由铝、钨、钛和/或其合金中的至少一种形成，或包括铝、钨、钛和/或其合金中的至少一种。

电路芯片2还可以包括第二连接焊盘1850。第二连接焊盘1850可以设置在电路芯片2的底表面附近。第二连接焊盘1850可以设置在第三绝缘层1820的最下层中。第二连接焊盘1850可以通过第二导电结构1830电连接到集成电路1700。第二连接焊盘1850可以由导电或金属材料中的至少一种形成，或包括导电或金属材料中的至少一种。例如，第二连接焊盘1850可以由铜形成或包括铜。作为另一示例，第二连接焊盘1850可以由铝、钨、钛和/或其合金中的至少一种形成，或包括铝、钨、钛和/或其合金中的至少一种。

电路芯片2可以以直接键合的方式连接到传感器芯片1。例如，第一连接焊盘850和第二连接焊盘1850可以彼此竖直对准并且可以彼此接触。例如，第二连接焊盘1850可以直接键合到第一连接焊盘850。来自电路芯片2的集成电路1700的电信号可以通过第二导电结构1830、第二连接焊盘1850、第一连接焊盘850和第一导电结构830传输到传感器芯片1的晶体管或焊盘端子900。第二绝缘层820的最上层可以直接键合到第三绝缘层1820的最下层。在这种情况下，第二绝缘层820的最上层可以化学键合到第三绝缘层1820的最下层，但是实施例不限于该示例。

第一穿透孔901可以包括第一穿透孔部分91、第二穿透孔部分92和第三穿透孔部分93。第一穿透孔部分91可以穿透绝缘层500、第一衬底100和第一互连层800，并且可以具有第一底表面。第二穿透孔部分92可以穿透绝缘层500、第一衬底100和第一互连层800，并且可以延伸到第二互连层1800中。第二穿透孔部分92可以具有第二底表面，并且在实施例中，第二底表面可以露出第二导电结构1830的底表面。第二穿透孔部分92的侧表面可以与第一穿透孔部分91的侧表面间隔开。第三穿透孔部分93可以设置在第一穿透孔部分91的下部和第二贯穿透孔部分92的下部之间，并且可以与第一穿透孔部分91的下部和第二穿透孔部分92的下部连接。第一导电层911、保护绝缘层531和第一间隙填充图案921可以设置在第一穿透孔901中。第一导电层911可以覆盖第一穿透孔部分91、第二穿透孔部分92和第三穿透孔部分93的内表面。

另外，可以将本说明书中公开的实施方式进行各种组合。例如，可以将参考图7A至图15B描述的实施例进行组合。

根据各种实施例，掺杂区域可以被设置为具有均匀的厚度和均匀的掺杂剂浓度。因此，可以改善图像传感器的电学和光学特性。

Claims (20)

1.一种图像传感器，包括：

半导体衬底，具有表面并包括沟槽，所述沟槽从所述表面延伸到所述半导体衬底中；

绝缘图案，设置在所述沟槽中；以及

掺杂区域，在所述半导体衬底中且在所述绝缘图案上，

其中，所述掺杂区域包括：

侧部，在所述绝缘图案的侧表面上；以及

底部，在所述绝缘图案的底表面上，

其中，所述掺杂区域的侧部的厚度为所述掺杂区域的底部的厚度的85％至115％，以及

所述掺杂区域的侧部中的每单位面积的掺杂剂数量是所述底部中的每单位面积的掺杂剂数量的85％至115％。

2.根据权利要求1所述的图像传感器，其中，所述绝缘图案包括元素，以及

所述绝缘图案的所述元素包括与所述掺杂区域中的掺杂剂相同的元素。

3.根据权利要求1所述的图像传感器，其中，所述掺杂区域的侧部中的每单位面积的掺杂剂数量在5.0×10¹¹原子/cm²至1.0×10¹⁴原子/cm²的范围内，以及

所述掺杂区域的底部中的每单位面积的掺杂剂数量在5.0×10¹¹原子/cm²至1.0×10¹⁴原子/cm²的范围内。

4.根据权利要求1所述的图像传感器，还包括栅极图案，所述栅极图案设置在所述沟槽中且在所述绝缘图案上，

其中，所述绝缘图案介于所述栅极图案和所述掺杂区域之间。

5.根据权利要求4所述的图像传感器，还包括设置在所述半导体衬底中的器件隔离图案，

其中，所述栅极图案包括：

竖直部分，设置在所述半导体衬底中且在所述器件隔离图案旁；以及

水平部分，设置在所述半导体衬底中并连接到所述竖直部分，以及

所述水平部分的至少一部分设置在所述器件隔离图案中。

6.根据权利要求5所述的图像传感器，其中，所述掺杂区域的侧部包括：

第一子侧部，在所述栅极图案的竖直部分的侧表面上；以及

第二子侧部，在所述栅极图案的水平部分的侧表面上，

其中，所述掺杂区域的第二子侧部的厚度为所述掺杂区域的第一子侧部的厚度的85％至115％。

7.根据权利要求1所述的图像传感器，还包括：

杂质区域，设置在所述半导体衬底中并与所述半导体衬底的表面相邻；以及

器件隔离图案，设置在所述半导体衬底中且在所述杂质区域一侧，

其中，所述器件隔离图案包括所述绝缘图案。

8.一种图像传感器，包括：

半导体衬底，具有沟槽；

绝缘图案，在所述半导体衬底的沟槽中；以及

掺杂区域，设置在所述半导体衬底中且在所述绝缘图案上，

其中，所述掺杂区域包括：

第一区域，与所述绝缘图案接触，并包括掺杂剂和第一辅助元素；以及

第二区域，介于所述第一区域和所述半导体衬底之间，并包括所述掺杂剂，以及

其中，所述第一区域中的所述掺杂剂的浓度高于所述第一区域中的所述第一辅助元素的浓度。

9.根据权利要求8所述的图像传感器，其中，所述绝缘图案包括预定元素和第二辅助元素，

所述绝缘图案的所述预定元素是与所述掺杂剂相同的元素，以及

所述第二辅助元素是与所述第一辅助元素相同的元素。

10.根据权利要求8所述的图像传感器，其中，所述第一辅助元素包括氯。

11.根据权利要求8所述的图像传感器，其中，在所述掺杂区域的第二区域中不存在所述第一辅助元素。

12.根据权利要求8所述的图像传感器，其中，所述绝缘图案包括倾斜角彼此不同的第一表面和第二表面，

所述掺杂区域包括：

第一部分，在所述绝缘图案的第一表面上；以及

第二部分，在所述绝缘图案的第二表面上，

所述掺杂区域的第二部分的厚度为所述掺杂区域的第一部分的厚度的85％至115％，以及

所述掺杂区域的第二部分中的每单位面积的掺杂剂数量是所述第一部分中的每单位面积的掺杂剂数量的85％至115％。

13.根据权利要求8所述的图像传感器，其中，所述第一辅助元素是氟或氢。

14.根据权利要求8所述的图像传感器，其中，所述掺杂区域的厚度具有15％或更小的容差。

15.根据权利要求8所述的图像传感器，还包括：

光电转换区域，设置在所述半导体衬底中；以及

导电像素隔离图案，设置在所述沟槽中以覆盖所述绝缘图案，

其中，所述导电像素隔离图案设置在所述光电转换区域之间。

16.一种图像传感器，包括：

衬底，具有彼此相对的第一表面和第二表面，所述衬底具有设置在所述第一表面和所述第二表面之一上的沟槽；

光电转换区域，设置在所述衬底的第一表面和第二表面之间；

滤色器，设置在所述衬底的第二表面上；

围栏图案，设置在所述滤色器之间；

微透镜层，设置在所述滤色器上；

杂质区域，设置在所述衬底中并与所述衬底的第一表面相邻；

互连层，设置在所述衬底的第一表面上，所述互连层包括下部绝缘层和互连结构；

绝缘图案，覆盖所述衬底的沟槽；以及

掺杂区域，设置在所述衬底中并与所述绝缘图案接触，

其中，所述绝缘图案包括倾斜角彼此不同的第一表面和第二表面，

所述掺杂区域包括：

第一部分，在所述绝缘图案的第一表面上；以及

第二部分，在所述绝缘图案的第二表面上，

所述掺杂区域的第二部分的厚度为所述掺杂区域的第一部分的厚度的85％至115％，以及

所述掺杂区域的第二部分中的每单位面积的掺杂剂数量是所述第一部分中的每单位面积的掺杂剂数量的85％至115％。

17.根据权利要求16所述的图像传感器，其中，所述掺杂区域的第一部分和第二部分中的每一个包括辅助元素区域，

所述辅助元素区域与所述绝缘图案接触，

所述辅助元素区域包括掺杂剂和辅助元素，以及

所述辅助元素区域的厚度小于所述掺杂区域的厚度。

18.根据权利要求17所述的图像传感器，其中，所述辅助元素区域中的所述辅助元素的浓度低于所述辅助元素区域中的所述掺杂剂的浓度。

19.根据权利要求16所述的图像传感器，其中，当在俯视图中观察时，所述衬底包括像素阵列区域、焊盘区域、以及在所述像素阵列区域与所述焊盘区域之间的光学黑色区域，

当在俯视图中观察时，所述光电转换区域、所述滤色器和所述微透镜层与所述衬底的像素阵列区域重叠，以及

所述掺杂区域与所述像素阵列区域和所述光学黑色区域重叠。

20.根据权利要求16所述的图像传感器，其中，所述绝缘图案的第一表面是所述绝缘图案的侧表面，并且所述绝缘图案的第二表面是所述绝缘图案的底表面。

Images