JP2021524149A - デバイス製造のための遷移金属酸化物膜の選択エッチングおよび制御された原子層エッチング - Google Patents

デバイス製造のための遷移金属酸化物膜の選択エッチングおよび制御された原子層エッチング Download PDF

Info

Publication number
JP2021524149A
JP2021524149A JP2020530527A JP2020530527A JP2021524149A JP 2021524149 A JP2021524149 A JP 2021524149A JP 2020530527 A JP2020530527 A JP 2020530527A JP 2020530527 A JP2020530527 A JP 2020530527A JP 2021524149 A JP2021524149 A JP 2021524149A
Authority
JP
Japan
Prior art keywords
transition metal
metal oxide
oxide film
hard mask
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020530527A
Other languages
English (en)
Other versions
JP7072064B2 (ja
Inventor
エム． ブラックウェル、ジェームス
エム． ブラックウェル、ジェームス
ビー． クレンデニング、スコット
ビー． クレンデニング、スコット
タン、チェン
クライサク、マリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2021524149A publication Critical patent/JP2021524149A/ja
Application granted granted Critical
Publication of JP7072064B2 publication Critical patent/JP7072064B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

デバイス製造のための遷移金属酸化物膜の選択エッチングおよび制御された原子層エッチング、ならびに結果として得られるデバイスが説明される。例において、膜をドライエッチングする方法は、潜在孔形成材料を中に有する遷移金属酸化物膜を形成する段階を含む。方法はまた、遷移金属酸化物膜の多孔性領域を形成するために、遷移金属酸化物膜の潜在孔形成材料の表面部分を除去する段階を含む。方法はまた、遷移金属酸化物膜の多孔性領域を除去する段階を含む。

Description

本開示の実施形態は、半導体構造および処理の分野に関し、特に、デバイス製造のための遷移金属酸化物膜の選択エッチングおよび制御された原子層エッチング、ならびに結果として得られるデバイスに関する。
過去数十年にわたり、集積回路におけるフィーチャのスケーリングは、成長を続ける半導体産業を後押しする原動力であった。ますます微細なフィーチャへとスケーリングすることは、半導体チップの限定された面積上において機能ユニットの密度増加を可能にする。
第１態様において、集積回路は一般に、当分野においてビアとして知られている導電性マイクロエレクトロニクス構造を含み、これにより、ビアより上の金属線または他のインターコネクトを、ビアの下方の金属線または他のインターコネクトと電気的に接続する。ビアは、典型的には、リソグラフィ処理によって形成される。代表的には、フォトレジスト層が誘電体層の上方にスピンコートされ得て、フォトレジスト層は、パターニングされたマスクを通して、パターニングされた化学線に露光され得て、次に、フォトレジスト層に開口を形成するべく、露光された層が現像され得る。次に、フォトレジスト層の開口をエッチングマスクとして使用することによって、ビア用の開口が誘電体層にエッチングされ得る。この開口は、ビア開口と呼ばれる。最後に、ビア開口は、１または複数の金属または他の導電性材料で充填され、ビアを形成し得る。
１つの課題は、ビアと、上層インターコネクトとの間の重ね合わせ、および、ビアと下層ランディングインターコネクトとの間の重ね合わせは、一般的に、ビアピッチのおよそ４分の１程度の高い許容誤差で制御される必要がある。ビアピッチが次第にますます小さくスケーリングするにつれて、重ね合わせの許容誤差もそれに合わせてスケーリングする傾向があり、その速度は、リソグラフィ装置が追いつけるより更に高い。したがって、ビアおよび関連するインターコネクト製造技術の領域において改善が必要である。
第２態様において、トライゲートトランジスタなどのマルチゲートトランジスタは、デバイス寸法が縮小を続けるにつれて、より広く用いられるようになった。従来のプロセスでは、トライゲートトランジスタまたはほかの非プレーナ型トランジスタは一般に、バルクシリコン基板またはシリコン・オン・インシュレータ基板のいずれかの基板上に製造される。いくつかの場合において、バルクシリコン基板は、より低い費用と、既存の高歩留まりバルクシリコン基板のインフラストラクチャとの適合性とに起因して好適である。しかしながら、影響を生じさせることなくマルチゲートトランジスタをスケーリングすることはできていない。マイクロエレクトロニクス回路のこれらの基本構成単位の寸法が減少するにつれて、および、所与の領域において製造される非常に多くの基本構成単位が増加するにつれて、これらの構成単位を製造するために使用される半導体プロセスに対する制約が大きくなってきている。したがって、非プレーナ型トランジスタ製造技術の領域において改善が必要である。
本開示の実施形態に係る、遷移金属酸化物膜の制御されたエッチングスキームにおける操作の断面図および対応する平面図を示す。 本開示の別の実施形態に係る遷移金属酸化物膜の制御されたエッチングスキームにおける操作の断面図を示す。 本開示の別の実施形態に係る遷移金属酸化物膜の制御されたエッチングスキームにおける操作の断面図を示す。 本開示の実施形態に係る、配線工程（ＢＥＯＬ）インターコネクト製造のための自己整合導電ビア形成を伴う方法における様々な操作を表す集積回路層の部分の断面図を示す。 本開示の実施形態に係る、配線工程（ＢＥＯＬ）インターコネクト製造のための自己整合導電ビア形成を伴う方法における様々な操作を表す集積回路層の部分の断面図を示す。 本開示の実施形態に係る、配線工程（ＢＥＯＬ）インターコネクト製造のための自己整合導電ビア形成を伴う方法における様々な操作を表す集積回路層の部分の断面図を示す。 本開示の実施形態に係る、配線工程（ＢＥＯＬ）インターコネクト製造のための自己整合導電ビア形成を伴う方法における様々な操作を表す集積回路層の部分の断面図を示す。 本開示の実施形態に係る、配線工程（ＢＥＯＬ）インターコネクト製造のための自己整合導電ビア形成を伴う方法における様々な操作を表す集積回路層の部分の断面図を示す。 本開示の実施形態に係る、配線工程（ＢＥＯＬ）インターコネクト製造のための自己整合導電ビア形成を伴う方法における様々な操作を表す集積回路層の部分の断面図を示す。 本開示の実施形態に係る、自己整合ゲートコンタクト製造のためのコンタクトキャップ層に対するゲート電極キャップ層の選択エッチングを示す。 本開示の実施形態に係る、自己整合ゲートコンタクト製造のためのコンタクトキャップ層に対するゲート電極キャップ層の選択エッチングを示す。 本開示の実施形態に係る、自己整合ゲートコンタクト製造のためのコンタクトキャップ層に対するゲート電極キャップ層の選択エッチングを示す。 本開示の実施形態に係る、ゲート電極処理のために遷移金属酸化物ドライエッチングアプローチを使用する処理スキームにおける様々な操作を示す。 本開示の実施形態に係る非プレーナ型半導体デバイスの断面図を示す。 本開示の実施形態に係る、図７Ａの半導体デバイスのａ‐ａ'軸に沿った平面図を示す。 本開示の一実装に係るコンピューティングデバイスを示す。 本開示の１または複数の実施形態を実装するインターポーザである。
デバイス製造のための遷移金属酸化物膜の選択エッチングおよび制御された原子層エッチング、ならびに結果として得られるデバイスが説明される。以下の説明において、本開示の実施形態の十分な理解を提供すべく、具体的な統合および材料のレジームなど、多数の具体的な詳細が説明される。当業者には、本開示の実施形態がこれらの具体的な詳細なしに実践され得ることは明らかであろう。他の例において、本開示の実施形態を不必要に不明瞭としないようにするべく、集積回路設計レイアウトなどのよく知られているフィーチャは、詳細には説明されていない。さらには、図に示される様々な実施形態は、例示的な表示であって、必ずしも縮尺通りに描写されるものではないことを理解されたい。
特定の用語はまた、以下の説明において参照目的のためにのみ使用され得て、従って、限定することは意図されていない。例えば、「上」、「下」、「上方」、および「下方」、「下部」および「上部」などの用語は、参照された図面内での方向を指す。「前側」、「後側」、「背面」、および「側面」などの用語は、議論の下で構成要素について記載する本文および関連図面の参照によって明らかにされる、一貫性があるが恣意的な基準枠内で、構成要素の部分の配向および／または位置を記述する。そのような用語は、具体的に上述された語、それらの派生語、および類似の意味の語を含み得る。
本明細書において説明される実施形態は、基板工程（ＦＥＯＬ）の半導体処理および構造に関連し得る。ＦＥＯＬは、個別デバイス（例えば、トランジスタ、コンデンサ、抵抗器など）が半導体基板または層にパターニングされる、集積回路（ＩＣ）製造の第１部分である。ＦＥＯＬは、一般的に、金属インターコネクト層の堆積まで（ただし、これを含まない）のすべてを包含する。最後のＦＥＯＬ工程の後、典型的には、分離された（例えば、いかなるワイヤも無い）トランジスタを有するウェハが結果として生じる。
本明細書において説明される実施形態は、配線工程（ＢＥＯＬ）の半導体処理および構造に関連し得る。ＢＥＯＬは、個別デバイス（例えば、トランジスタ、コンデンサ、抵抗器など）がウェハ上の配線、例えば、１または複数のメタライゼーション層と相互接続される、ＩＣ製造の第２部分である。ＢＥＯＬは、コンタクト、絶縁層（誘電体）、金属レベル、および、チップ‐パッケージ間接続のためのボンディング部位を含む。製造段階のＢＥＯＬ部分においては、コンタクト（パッド）、インターコネクトワイヤ、ビア、および、誘電体構造が形成される。現代のＩＣプロセスにおいて、１０より多くの金属層がＢＥＯＬにおいて追加され得る。
後述される実施形態は、ＦＥＯＬ処理および構造、ＢＥＯＬ処理および構造、または、ＦＥＯＬ処理および構造とＢＥＯＬ処理および構造との両方に適用され得る。特に、例示的な処理スキームが、ＦＥＯＬ処理の状況を使用して示され得るが、そのようなアプローチは、ＢＥＯＬ処理にも適用され得る。同様に、例示的な処理スキームは、ＢＥＯＬ処理の状況を使用して示され得るが、そのようなアプローチは、ＦＥＯＬ処理にも適用され得る。
本明細書において説明される１または複数の実施形態は、金属酸化物膜の選択エッチングおよび制御された原子層エッチングに関連する。実施形態は、金属酸化物膜の選択エッチングおよび制御された原子層エッチングのうち１または複数に関連し得、原子層堆積、原子層エッチング、エッチング選択性、金属酸化物、および潜在的多孔性は、エッチングのための深さ制御を提供する。本明細書において説明される実施形態は、多色誘電体を必要とする新しい集積スキームを可能にするように実装され得る。その例は本明細書において説明される。
文脈を提供するために、集積回路製造のための新しい集積スキームでは、１つの材料の存在下で別の材料を除去／凹設するのに必要な選択エッチングを用いて、多様な誘電体材料が（例えば特定の層に）存在することが必要であり得る。しかしながら、ＺｒＯ２に対するＨｆＯ２、または、他の類似の組み合わせなど、類似の材料の選択エッチングは、容易に実現されないことがあり得る。なぜなら、そのような材料のペアは、エッチング特性において非常に類似することがあり得るからである。
本開示の１または複数の実施形態によれば、平坦領域およびフィーチャにおける類似の金属酸化物膜の選択エッチングが、金属酸化物膜の１つと、酸化物、または遷移金属酸化物でない金属酸化物であり得る第２酸化物種など、エッチング性がより高いか低いコンポーネントとの相互混合を通じて実現される。そのような相互混合された金属酸化物、または、共酸化物（ｃｏ−ｏｘｉｄｅ）は、原子層堆積（ＡＬＤ）または化学気相堆積（ＣＶＤ）など、金属酸化物の１つの気相堆積中に生成され得る。共酸化物コンポーネントは、遷移金属酸化物膜において様々な方式で分散され得る。その例は図１〜図３に関連して後述される。
本開示の実施形態によれば、遷移金属酸化物膜のエッチング特性は、共酸化物を遷移金属酸化物膜に導入することによって変更される。最初に共酸化物の除去を標的とするエッチングプロセスが選択され得る。共酸化物が除去されるにつれて、周辺の金属酸化物材料のエッチング性が高くなる。加えて、共酸化物を含めることにより、遷移金属酸化物膜の誘電体特性を調整する機会が提供され得る。
いくつかの実施形態において、選択エッチングに加えて、金属酸化物の「原子」層エッチングを制御するために、本明細書において説明されるアプローチを利用できる。例えば、以下でより詳細に説明される図２を参照すると、共酸化物は、エッチング停止層として使用でき、金属酸化物材料を上から除去することを可能にするが、所望されない限り、更なるエッチングを阻害する。他の実施形態において、エッチング選択性の差異を提供するべく、堆積プロセスは、金属窒化物の薄い層を提供するように修飾され得る。そのような場合において、遷移金属酸化物と同一の金属の窒化物が、１つの金属前駆体だけを必要とする、共反応物の間で切り替える堆積プロセスにおいて使用され得る（例えば、ＴｉＯ２／ＴｉＮペア、または、Ｔａ２Ｏ５／ＴａＮペアを形成する）。
第１の例において、図１は、本開示の実施形態に係る、遷移金属酸化物膜の制御されたエッチングスキームにおける操作の断面図および対応する平面図を示す。
図１の（ａ）部分を参照すると、基板１００上または上方に膜１０２をドライエッチングする方法は、中に潜在孔形成材料１０６を有する遷移金属酸化物膜１０４を形成することを含む。実施形態において、図１に図示されるように、潜在孔形成材料１０６が遷移金属酸化物膜１０４内にランダムに分散される。膜１０２は厚さ（Ｔ）を有する。
実施形態において、中に潜在孔形成材料１０６を有する遷移金属酸化物膜１０４は、気相堆積プロセス中に酸化物前駆体を共反応させることにより形成される。実施形態において、遷移金属酸化物膜１０４は、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化ニオブおよび酸化タンタルから成る群から選択される遷移金属酸化物材料を含む。実施形態において、潜在孔形成材料１０６は、酸化アルミニウム、酸化 ガリウム、酸化スズ、酸化コバルト、酸化ニッケル、および酸化ケイ素から成る群から選択される材料を含む。実施形態において、潜在孔形成材料１０６は、遷移金属酸化物膜１０４の総体積の１０パーセントから２５パーセントの間（すなわち、膜１０２の総体積の１０パーセントから２５パーセントの間）を占める。
図１の（ｂ）部分を参照すると、遷移金属酸化物膜１０４の潜在孔形成材料１０６の表面部分が除去されて、遷移金属酸化物膜１０４の多孔性領域１０８を形成する、例えば、修飾された遷移金属酸化物膜１０４'を形成する。
図１の（ｃ）部分を参照すると、修飾された遷移金属酸化物膜１０４'の多孔性領域１０８が除去され、例えば、エッチング量（Ｘ）だけ低減された厚さを有する、すなわち、Ｔ−Ｘの厚さを有する、部分的にエッチングされた遷移金属酸化物膜１０４"を形成する。所望の厚さの膜１０２が除去されるまで、操作（ｂ）および（ｃ）のプロセスが反復され得ることを理解すべきである。
実施形態において、潜在孔形成材料１０６（本明細書において、共酸化物とも称される）を容易にエッチングするエッチング液については、潜在孔形成材料１０６の表面部分は、エッチング液と接触するときに選択的に溶解される膜１０２における弱い点を表す。共酸化物が除去されるにつれて、残りの多孔性金属酸化物（例えば、領域１０８を有する）も、下層の高密度金属酸化物より速い速度で除去される。なぜなら、エッチング液との接触がより大きく、遷移金属酸化物膜の金属中心へのアクセス点が増加するからである。
実施形態において、潜在孔形成材料１０６の表面部分の除去は、第１エッチングプロセスにおいて実行され、遷移金属酸化物膜１０４の多孔性領域１０８の除去は、第２の異なるエッチングプロセスにおいて実行される。別の実施形態において、潜在孔形成材料１０６の表面部分の除去は、第１エッチングプロセスにおいて実行され、遷移金属酸化物膜１０４の多孔性領域１０８の除去は、同一のエッチングプロセスにおいて実行される。実施形態において、潜在孔形成材料１０６の表面部分の除去、および、遷移金属酸化物膜１０４の多孔性領域１０８の除去は、１または複数のプラズマエッチングプロセスを使用して実行される。
第２の例において、図２は、本開示の別の実施形態に係る遷移金属酸化物膜の制御されたエッチングスキームにおける操作の断面図を示す。
図２の（ａ）部分を参照すると、基板２００の上または上方に膜２０２をドライエッチングする方法は、遷移金属酸化物膜２０４と、その間の潜在孔形成材料２０６の層とを交互に形成する段階を含む。実施形態において、図２に図示されるように、潜在孔形成材料２０６は、遷移金属酸化物膜２０４内において１または複数の積層平面層として分散される。
図２の（ｂ）部分を参照すると、遷移金属酸化物膜２０４の下層を露出するために、潜在孔形成材料２０６の表面層が除去される。図２の（ｃ）部分を参照すると、遷移金属酸化物膜２０４の露出された下層は、潜在孔形成材料２０６の次の層を露出するために除去される。実施形態において、潜在孔形成材料２０６の次の層は、有効なエッチング停止層であり、遷移金属酸化物膜２０４の最上層だけの非常に制御された除去を提供する。所望の厚さの膜２０２が除去されるまで、操作（ｂ）および（ｃ）のプロセスが反復され得ることを理解すべきである。
第３の例において、図３は、本開示の別の実施形態に係る遷移金属酸化物膜の制御されたエッチングスキームにおける操作の断面図を示す。
図３の（ａ）部分を参照すると、誘電体層３０１内または基板３００の上に膜３０２をドライエッチングする方法は、遷移金属酸化物膜３０４と、その間の潜在孔形成材料３０６との層を交互に形成する段階を含む（説明を簡単にするために、図３では１つの層３０６が示されている）。実施形態において、図３に図示されるように、潜在孔形成材料３０６は、遷移金属酸化物膜３０４内においてコンフォーマル層として分散される。
図３の（ｂ）部分を参照すると、遷移金属酸化物膜３０４の多孔性上側領域を有効に形成するために、および、凹設された潜在孔形成材料３０６を形成するために、潜在孔形成材料３０６の表面部分が除去される。図３の（ｃ）部分を参照すると、凹設された遷移金属酸化物膜３０４を提供するために、遷移金属酸化物膜３０４の多孔性上側領域は除去される。所望の厚さの膜３０２が除去されるまで、操作（ｂ）および（ｃ）のプロセスは反復され得ることを理解すべきである。
本明細書において説明されるエッチングスキームの実装に関して、従来のスケーリング、例えば、１４ナノメートルより小さい最小線幅の縮小が継続するにつれて、ナノメートル以下レベルのフィーチャの製造を制御する必要性が必須になることを理解すべきである。膜スタックは現在、多くの適用において、２〜３ナノメートルの厚さに絶えず近づいており、原子層エッチングなどの原子レベルの正確な技法を採用することが必要となっている。特に、半導体処理における遷移金属酸化物の効率的なエッチングおよび除去は、これらの要素のより多くがすべての一過性テクノロジーノードに組み込まれるにつれて、ますます重要になっている。
遷移金属酸化物膜エッチングの３つの例示的実装は、本開示の実施形態の第１、第２、第３態様として後述されている。３つの例示的な実装は、本明細書に説明されるエッチングアプローチの可能な適用を限定するものでは決してないことを理解すべきである。実装は先進的なトランジスタアーキテクチャを含み得るが、それに限定されるものでは決してない。
第１の例示的実装において、１または複数の実施形態は、金属線、および、関連する導電ビアを製造するためのアプローチに関連する。１または複数の導電ビアは、定義によれば、前の層の金属パターン上にランディングするために使用される。同様に、リソグラフィ装置に対する制限が緩和されるので、本明細書において説明される実施形態は、より強固なインターコネクト製造スキームを可能にする。そのようなインターコネクト製造スキームは、多数の整合／露出を不要にするために使用でき、そうでなければ従来のアプローチを使用してそのようなフィーチャをパターニングするのに必要な全体のプロセス操作および処理時間を減少させるために使用することができる。他の利点は、収率の改善、または、間違った線の短絡の防止を含み得る。実施形態は、例えば、１０ｎｍおよびより小さいテクノロジーノードについて、選択的堆積を通じた「カラーリング」による自己整合、および、その後の自己組織化により、改善されたビア短絡マージンを提供するように実装され得る。
導電線および導電性キャップの着色ハードマスク選択を使用する例示的アプローチにおいて、図４Ａ〜図４Ｆは、本開示の実施形態に係る、配線工程（ＢＥＯＬ）インターコネクト製造のための自己整合導電ビア形成を伴う方法における様々な操作を表す集積回路層の部分の断面図を示す。
図４Ａを参照すると、新しいメタライゼーション層（例えば、ＢＥＯＬ層）を製造するための開始点として、初期構造４００が提供される。初期構造４００は、基板４０２の上方に配置される層間誘電（ＩＬＤ）層４０４を含む。後述されるように、ＩＬＤ層は、基板４０２の上方に形成される下層メタライゼーション層の上方に配置され得る。トレンチは、ＩＬＤ層４０４において形成され、１または複数の導電層で充填され、それにより、導電線４０６（および、いくつかの場合においては、対応する導電ビア４０８）を提供する。実施形態において、ピッチ分割パターニングプロセスフローを使用して、導電線４０６のトレンチがＩＬＤ層４０４に形成される。下で説明される以下のプロセス操作は、ピッチ分割を最初に含んでも、含まなくてもよいことを理解すべきである。いずれの場合でも、ただし、特にピッチ分割も使用されるとき、実施形態は、従来のリソグラフィ装置の分解能を超えて、金属層のピッチのスケーリングを継続的に変化させることを可能にし得る。
図４Ｂを参照すると、任意選択的に、導電線４０６は、ＩＬＤ層４０４の上側表面の下に凹設され、凹設された導電線４１０の上に凹設領域４１２を有する凹設された導電線４１０を提供する。実施形態において、硫酸および過酸化水素に基づくウェットエッチングプロセスなどの選択ウェットエッチングプロセスを使用して、凹設された導電線４１０を形成するために、導電線４０６は凹設される。別の実施形態において、選択ドライまたはプラズマエッチングプロセスを使用して、凹設された導電線４１０を形成するために、導電線４０６は凹設される。
図４Ｃを参照すると、任意選択的に、凹設された導電線４１０の上方の凹設領域４１２に導電性キャップ４１４が形成される。実施形態において、導電性キャップ４１４は導電線４０６の材料より、ＩＬＤ層４０４の表面と比較した差異が大きい表面特性を有する材料から構成される。実施形態において、導電線４０６は、窒化チタンまたは窒化タンタルのバリアライナ内に銅充填材料を含み、導電性キャップ４１４は、これらに限定されないが、Ａｌ、Ｐｔ、Ｎｉ、Ｒｕ、Ｐｄ、Ｗ、Ｔｉ、Ｔａ、Ｉｒ、もしくはＥｒ、またはその合金などの金属から構成される。別の実施形態において、Ｃｏ、または、ＣｏＷＢなどのＣｏの合金が使用される。実施形態において、導電線４０６の少なくとも一部（例えば、銅充填材料）は、電気めっき処理を使用して形成され、導電性キャップ４１４は、化学気相堆積（ＣＶＤ）プロセス、原子層堆積（ＡＬＤ）プロセス、物理気相堆積（ＰＶＤ）プロセス、電子ビーム蒸着プロセス、電気めっき処理、無電解堆積プロセス、または、スピンオンプロセスを使用して形成される。いずれの場合も、実施形態において、堆積の後、例えば化学機械研磨（ＣＭＰ）を使用して導電性キャップ４１４の材料は平坦化され、図４Ｃに図示されるように、ＩＬＤ層４０４の最上面と実質的に同一平面である導電性キャップ４１４を生じさせる。本明細書に説明されるように、実施形態において、金属キャップ形成は、凹設、充填、ＣＭＰプロセスに基づいている。別の実施形態において、キャップ堆積は、（例えば、凹設または非凹設プロファイルのいずれにおいても）選択的堆積を通じて実現される。別の実施形態において、キャップ形成は、選択的堆積を通じて実現される。
その後の処理段階における凹設された導電線４１０の金属の保護以外に、導電性キャップ材料は、ハードマスク材料、特に「カラー」ハードマスク材料の選択的堆積も補助し得ることを理解すべきである。例えば、ＲｕおよびＷは、コバルトと比較して、改善されたＤＳＡブラシグラフト密度を提供する。更に、自己組織化単分子膜（ＳＡＭ）を用いたＣｏ上の選択的金属酸化物堆積は、コバルトの酸化傾向に起因して困難であり得る。実施形態において、導電性キャップ４１４は、後述されるように、パターン複製の促進に加えて、従来のエッチング停止層の代わりに、処理中の気密性、および、信頼性という利点を提供する。
図４Ｄを参照すると、ハードマスク層４１６は、図４Ｃの構造上で形成される。ハードマスク層４１６は第１ハードマスクコンポーネント４１８および第２ハードマスクコンポーネント４２０を含む。第１ハードマスクコンポーネントは、導電性キャップ４１４上に形成され、それと整合される。第２ハードマスクコンポーネント４２０は、ＩＬＤ層４０４の露出表面上に形成され、それと整合される。実施形態において、第１ハードマスクコンポーネント４１８および第２ハードマスクコンポーネント４２０を有するハードマスク層４１６は、自己組織化または選択的堆積アプローチを使用して形成され、最終的に、第１ハードマスクコンポーネント４１８と第２ハードマスクコンポーネント４２０とが交互になった２つの異なる領域を形成する。そのような一実施形態において、自己組織化または選択的堆積アプローチは、導電線４０６の表面を使用することとは対照的に、導電性キャップ４１４の使用によって強化される。実施形態において、第１ハードマスクコンポーネント４１８および第２ハードマスクコンポーネント４２０の材料は、互いに異なるエッチング選択性を示す。下でより詳細に説明されるように、自己組織化または選択的成長は、第１ハードマスクコンポーネント４１８および第２ハードマスクコンポーネント４２０を、それぞれ誘電体および金属表面と選択的に整合させるために使用できる。
実施形態において、第１ハードマスクコンポーネント４１８は、中に潜在孔形成材料（点として示す）を有する遷移金属酸化物膜を含む。一実施形態において、遷移金属酸化物膜は、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化ニオブおよび酸化タンタルから成る群から選択される遷移金属酸化物材料を含む。一実施形態において、潜在孔形成材料は、酸化アルミニウムおよび酸化ケイ素から成る群から選択される材料を含む。実施形態において、上述のように、共反応気相堆積を使用して、中に潜在孔形成材料を有する遷移金属酸化物膜が形成される。
実施形態において、図４Ｄに図示されるように、第１ハードマスクコンポーネント４１８は、複数の導電線４１０の最上面（例えば、導電性キャップ４１４）に制限される。別の実施形態（図示せず）において、第１ハードマスクコンポーネント４１８は、ＩＬＤ層４０４の最上面の部分に延在する。
第１の一般的な実施形態において、第１ハードマスクコンポーネント４１８および第２ハードマスクコンポーネント４２０を最終的に形成するべく、自己組織化（ＤＳＡ）ブロックコポリマー堆積およびポリマー組織化プロセスが実行される。実施形態において、ＤＳＡブロックコポリマーは表面上にコーティングされ、アニールされ、ポリマーは第１ブロックおよび第２ブロックに分離される。一実施形態において、第１ポリマーブロックは好ましくは、ＩＬＤ層４０４の露出表面に結合する。第２ポリマーブロックは、導電性キャップ４１４に接着する。実施形態において、第２および第１ブロックポリマーの各々は、第１ハードマスクコンポーネント４１８および第２ハードマスクコンポーネント４２０の材料とそれぞれ順に置き換えられる。そのような一実施形態において、第２および第１ブロックポリマーを第１ハードマスクコンポーネント４１８および第２ハードマスクコンポーネント４２０の材料とそれぞれ置き換えるために、選択エッチングおよび堆積プロセスが使用される。
第２の一般的な実施形態において、第１ハードマスクコンポーネント４１８および第２ハードマスクコンポーネント４２０を最終的に形成するべく、選択的成長プロセスがＤＳＡアプローチの代わりに用いられる。そのような一実施形態において、第２ハードマスクコンポーネント４２０の材料は、ＩＬＤ層４０４の露出部分の上方に成長する。第１ハードマスクコンポーネント４１８の第２の異なる材料は、導電性キャップ４１４の上方に成長する。実施形態において、選択的成長は、第１ハードマスクコンポーネント４１８および第２ハードマスクコンポーネント４２０の両方の材料について、堆積／エッチング／堆積／エッチングアプローチによって実現され、各材料の複数の層が生じる。そのようなアプローチは、「上部がマッシュルーム」の形態の膜を形成し得る従来の選択的成長技法より好ましいことがあり得る。上部がマッシュルーム型になる膜の成長の傾向は、交互の堆積／エッチング／堆積（ｄｅｐ−ｅｔｃｈ−ｄｅｐ−ｅｔｃｈ）アプローチを通じて低減できる。別の実施形態において、膜は金属上に選択的に堆積され、その後、異なる膜がＩＬＤ上に選択的に堆積され（逆も成立する）、複数回にわたって反復することによって、サンドイッチ様のスタックを形成する。別の実施形態において、両方の材料が、下層基板の各露出領域上で選択的に成長させる反応チャンバにおいて同時に（例えばＣＶＤ式プロセスによって）成長する。
下でより詳細に説明されるように、実施形態において、図４Ｄの結果として得られる構造は、図４Ｄの構造上に後にビア層を製造するとき、ビア短絡マージンの改善を可能にする。一実施形態において、交互になった「カラー」ハードマスクコンポーネントを有する構造を製造することにより、ビアが間違った金属線に短絡するリスクが低減するので、改善された短絡マージンが実現される。一実施形態において、交互になったカラーハードマスクコンポーネントが、交互になったＩＬＤ層１０４および下の導電性キャップ４１４表面と自己整合するので、自己整合が実現される。実施形態において、図示されるように、第１ハードマスクコンポーネント４１８は、複数の導電線４１０の導電性キャップ４１４に制限される。しかしながら、別の実施形態（図示せず）において、第１ハードマスクコンポーネント４１８は、ＩＬＤ層４０４の最上面の部分に延在する。
図４Ｅを参照すると、第２層間誘電（ＩＬＤ）層４２２が図４Ｄの構造の上方に形成される。開口４２４が第２ＩＬＤ層４２２に形成される。実施形態において、開口４２４は、次のレベルのメタライゼーション層のための導電ビア製造のために選択された位置において形成される。従来のビア位置選択とは対照的に、開口４２４は、一実施形態において、導電ビアが最終的に形成される対応する導電線４０６の幅と比較して、比較的緩和した幅を有する。例えば、特定の実施形態において、開口４２４の幅（Ｗ）は、導電線４０６の約３／４のピッチの寸法を有する。そのように比較的広いビア開口４２４に対応することにより、開口４２４を形成するのに使用されるリソグラフィプロセスに対する制限を緩和できる。追加的に、ミスアラインメントの許容誤差も増加し得る。
図４Ｆは、次の層のビアの製造に続く図４Ｅの構造を示す。例えば、図１から図３に関連して上で説明されるプロセスなどの選択的遷移金属酸化物エッチングプロセスによって、第１ハードマスクコンポーネント４１８の１つが除去のために選択される。この場合、第１ハードマスクコンポーネント４１８のうち露出されたものは、第２ハードマスクコンポーネント４２０の露出部分に選択的に除去される。
次に、開口４２４に、および、第１ハードマスクコンポーネント４１８のうち選択されたものが除去された領域に導電ビア４２８が形成される。導電ビア４２８は、凹設された導電線４１０の導電性キャップ４１４のうち対応するものと電気的に接触する。実施形態において、導電ビア４２８は、隣接する、または、近隣の導電性キャップ４１４の１つ／凹設された導電線４１０ペアと短絡することなく、凹設された導電線４１０のうち、導電性キャップ４１４の対応するものと電気的に接触する。特定の実施形態において、図４Ｆに図示されるように、導電ビア４２８の部分は、第２ハードマスクコンポーネント４２０の１または複数の露出部分に配置される。実施形態において、改善された短絡マージンが実現される。
図４Ｆを再度参照すると、例示的な説明のための実施形態において、集積回路構造は、基板４０２の上方の層間誘電（ＩＬＤ）層４０４において複数の導電線４１０を含む。複数の導電線４１０の各々は、ＩＬＤ層４０４の最上面に対して凹設されている。複数の導電性キャップ４１４は、複数の導電線４１０の各々の上方の凹設領域における複数の導電線４１０のうち対応するものの上にある。ハードマスク層４２６は、複数の導電性キャップ４１４上、および、ＩＬＤ層４０４の最上面上にある。ハードマスク層４２６は、複数の導電性キャップ４１４上に、それらと整合された第１ハードマスクコンポーネント４１８を含む。ハードマスク層４２６の第２ハードマスクコンポーネント４２０は、ＩＬＤ層４０４の最上面の領域上にあり、それと整合される。第１ハードマスクコンポーネント４１８および第２ハードマスクコンポーネント４２０は、互いに組成が異なり、第１ハードマスクコンポーネント４１８は、中に潜在孔形成材料を有する遷移金属酸化物膜を含む。導電ビア４２８は、ハードマスク層４２６の中、かつ、複数の導電線４１０のうち１つの導電性キャップ４１４上の開口内にある。導電ビア４２８の部分は、ハードマスク層４２６の第２ハードマスクコンポーネント４２０の部分上にある。
実施形態において、図４Ｆに図示されるように、複数の導電性キャップ４１４は、ＩＬＤ層４０４の最上面と実質的に同一平面である最上面を有する。実施形態において、図４Ｆに図示されるように、第１ハードマスクコンポーネント４１８は、第２ハードマスクコンポーネント４２０の最上面と実質的に同一平面である最上面を有する。実施形態において、集積回路構造は、ハードマスク層４２６の上方に第２ＩＬＤ層４２２を更に含む。導電ビア４２８は更に、第２ＩＬＤ層４２２の開口内にある。そのような一実施形態において、第２ＩＬＤ層の開口は、複数の導電線４１０のピッチの約３／４に等しい幅を有する。実施形態において、図４Ｆに図示されるように、複数の導電線４１０の１つは、下層の導電ビア構造４１０８に結合される。そのような一実施形態において、下層の導電ビア構造４０８は、集積回路構造の下層メタライゼーション層（図示せず）に接続される。
図４Ａから図４Ｆに関連して説明される層および材料は典型的には、集積回路の下層デバイス層など、下層半導体基板または構造上、またはその上方に形成されることを理解すべきである。実施形態において、下層半導体基板は、集積回路を製造するために使用される一般的な加工対象物を表す。半導体基板は、多くの場合、シリコンもしくは別の半導体材料のウェハまたは他の部品を含む。適した半導体基板は、限定されるものではないが、単結晶シリコン、多結晶シリコンおよびシリコンオンインシュレータ（ＳＯＩ）、ならびに他の半導体材料で形成された同様の基板を含む。半導体基板は、製造段階に応じて、多くの場合、トランジスタ、集積回路等を含む。基板は、半導体材料、金属、誘電体、ドーパント、および、一般に半導体基板に用いられる他の材料も含み得る。更に、図４Ｆに図示された構造は、より低いレベルの下層インターコネクト層上で製造され得る。
実施形態において、本説明全体で使用されるように、層間誘電体（ＩＬＤ）材料は、誘電体もしくは絶縁体材料の層から構成され、またはこれを含む。適した誘電体材料の例は、限定されないが、ケイ素酸化物（例えば二酸化ケイ素（ＳｉＯ２））、ケイ素窒化物（例えば窒化ケイ素（Ｓｉ３Ｎ４））、ドーピングケイ素酸化物、フッ化ケイ素酸化物、炭素ドーピングケイ素酸化物、当分野において知られている様々な低誘電率の誘電体材料、およびこれらの組み合わせを含む。層間誘電体材料は、例えば、化学気相堆積（ＣＶＤ）、物理気相堆積（ＰＶＤ）のような従来技術、または他の堆積方法によって形成されてよい。
実施形態において、本説明全体にわたっても使用されるように、金属線またはインターコネクト線材料（およびビア材料）は、１または複数の金属または他の導電性構造から構成される。一般的な例は、銅とそれを包囲するＩＬＤ材料との間にバリア層を含んでよく、または含まなくてよい銅線および構造の使用である。本明細書で使用される金属という用語は、合金、スタック、および複数の金属の他の組み合わせを含む。例えば、金属インターコネクト線は、バリア層、異なる金属または合金のスタック等を含んでよい。従って、インターコネクト線は、単一材料層であり得るか、または、導電性ライナ層および充填層を含む複数の層から形成され得る。電気めっき、化学気相堆積または物理気相堆積など、任意の好適な堆積プロセスが、インターコネクト線を形成するために使用され得る。実施形態において、インターコネクト線は、バリア層および導電性充填材料から構成される。一実施形態において、バリア層は、タンタルまたは窒化タンタル層、またはそれらの組み合わせである。一実施形態において、導電性充填材料は、これらに限定されないが、Ｃｕ、Ａｌ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｒｕ、Ｃｏ、Ｎｉ、Ｐｄ、Ｐｔ、Ｗ、Ａｇ、Ａｕ、または、それらの合金などの導電性材料である。また、インターコネクト線は、当分野において、配線、ワイヤ、ライン、金属、金属線、または単に、インターコネクトと呼ばれることがある。
パターニングされたフィーチャは、一定ピッチの間隔で一定の幅を有する線、穴、またはトレンチと共に格子状のパターンでパターニングされ得る。例えば、パターンは、ピッチ２分割またはピッチ４分割アプローチによって製造され得る。例において、ブランケット膜（多結晶シリコン膜など）は、例えば、スペーサに基づくクアドラプルパターニング（ｓｐａｃｅｒ−ｂａｓｅｄ−ｑｕａｄｒｕｐｌｅ−ｐａｔｔｅｒｎｉｎｇ）（ＳＢＱＰ）またはピッチ４分割を伴い得るリソグラフィおよびエッチング処理を使用してパターニングされる。線の格子パターンは、１９３ｎｍ液浸リソグラフィ（ｉ１９３）、極端紫外線リソグラフィ（ＥＵＶ）および／または電子ビーム直接書込み（ＥＢＤＷ）リソグラフィ、自己組織化などを含む、多数の方法によって製造され得ることを理解すべきである。他の実施形態において、ピッチおよび幅は一定である必要ない。
本開示の第２態様において、１または複数の実施形態は、活性トランジスタゲートのすぐ上にゲートコンタクトビアをランディングするためのアプローチ、および、それから形成される構造に関連する。そのようなアプローチは、接触の目的で、分離したゲート線を延ばす必要性を排除し得る。そのようなアプローチはまた、別個のゲートコンタクト層がゲート線または構造からの信号を伝導する必要性を排除し得る。実施形態において、上のフィーチャの除去は、トレンチコンタクトの中にコンタクト金属を凹設し、プロセスフローにおいて追加の誘電体材料を導入することによって実現される。追加の誘電体材料は、ゲート整合コンタクトプロセス処理スキームにおけるトレンチコンタクト整合に既に使用されているゲート誘電体材料キャップ層とは異なるエッチング特性を有するトレンチコンタクト誘電体キャップ層として含まれる。
例として、図５Ａ〜図５Ｃは、本開示の実施形態に係る、自己整合ゲートコンタクト製造のためのコンタクトキャップ層に対するゲート電極キャップ層の選択エッチングを示す。
図５Ａを参照すると、ゲートスタック５０２は、基板５００上またはその上方に形成される。第１および第２導電性トレンチコンタクト５１４はそれぞれ、ゲートスタック５０２の第１および第２面であり、任意の誘電体スペーサ５１２がその間に形成される。第１ハードマスクコンポーネント５１０は、ゲートスタック５０２の最上面上に形成され、それと整合される。第２ハードマスクコンポーネント５１６は、第１および第２導電性トレンチコンタクト５１４上に形成され、それと整合される。第１ハードマスクコンポーネント５１０および第２ハードマスクコンポーネント５１６は、互いに組成が異なる。実施形態において、第１ハードマスクコンポーネント５１０は、中に潜在孔形成材料を有する遷移金属酸化物膜を含む。実施形態において、図示されるように、ゲートスタック５０２は、ｈｉｇｈ‐ｋゲート誘電体層５０４、仕事関数ゲート電極層５０６、および導電性充填層５０８を含む。
実施形態において、遷移金属酸化物膜は、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化ニオブおよび酸化タンタルから成る群から選択される遷移金属酸化物材料を含む。実施形態において、潜在孔形成材料は、酸化アルミニウムおよび酸化ケイ素から成る群から選択される材料を含む。
図５Ｂを参照すると、第１ハードマスクコンポーネント５１０は、ゲート電極５０２上から除去され、ゲート電極５０２の上方に開口５２０を形成する。開口５２０はゲート電極５０２の部分だけを露出し得るが、示される透視図のページの下および上のゲート電極５０２の部分は、第１ハードマスクコンポーネント５１０の残りの未エッチング部分によって覆われたままであることを理解すべきである。実施形態において、第１ハードマスクコンポーネント５１０は、第２ハードマスクコンポーネント５１６に選択的に、および、該当する場合、誘電体スペーサ５１２に選択に除去される。
図５Ｃを参照すると、導電ビア５２２は、第１ハードマスクコンポーネントの中、かつ、ゲートスタック５０２の部分上の開口５２０において形成される。実施形態において、図示されるように、導電ビア５２２の部分は、第２ハードマスクコンポーネント５１６の部分上にある。
本開示の第３態様において、実施形態は、例えば、誘電体キャップ形成のためのゲート誘電体層の凹設に関連する。図６は、本開示の実施形態に係る、ゲート電極処理のために遷移金属酸化物ドライエッチングアプローチを使用する処理スキームにおける様々な操作を示す。
図６の（ａ）部分を参照すると、基板６０４の上方に形成される絶縁または誘電体層６０２において複数のゲートトレンチ６００が形成される。図６の（ｂ）部分を参照すると、遷移金属酸化物ゲート誘電層６０６は複数のゲートトレンチ６００において形成される。実施形態において、遷移金属酸化物ゲート誘電層６０６は、中に潜在孔形成材料を有する遷移金属酸化物膜を含む。次に、図６の（ｂ）部分にも図示されるように、ゲート電極６０８が遷移金属酸化物ゲート誘電層６０６上に形成される。ゲート電極６０８は、フィールドのレベルまで制御され得る、または、成長が過剰に実行されて、次に、（例えばＣＭＰプロセスによって）改めて平坦化され得、この間、フィールド上に形成される遷移金属酸化物ゲート誘電層６０６も除去され得ることを理解すべきである。
図６の（ｃ）部分を参照すると、ゲート電極６０８および遷移金属酸化物ゲート誘電層６０６の部分的な凹設が実行され、凹設ゲート電極６１０および凹設遷移金属酸化物ゲート誘電層６１２がそれぞれ提供される。そのような一実施形態において、ゲート電極６０８は第１に、遷移金属酸化物ゲート誘電層６０６に選択的に部分的に凹設される。遷移金属酸化物ゲート誘電層６０８は次に、図１〜図３に関連して上で説明されたような遷移金属酸化物ドライエッチングアプローチを使用して部分的に凹設される。図６の（ｄ）部分を参照すると、誘電体キャップ層６２０は次に凹設ゲート電極６１０上および凹設遷移金属酸化物ゲート誘電層６１２上で形成される。そのような誘電体キャップ層６２０は、更なる処理を容易にし得、および／または、自己整合コンタクト形成のためなど、異なる導電性フィーチャ間の短絡を阻害するために使用され得る。図５Ａ〜図５Ｃに関連して説明されるように、誘電体キャップ層６２０自体は、中に潜在孔形成材料を有する遷移金属酸化物膜として形成され得る。
本明細書において説明される１または複数の実施形態は、ＰＭＯＳおよびＮＭＯＳデバイス製造のためなどの半導体デバイスの製造に関連する。例えば、半導体デバイスの１または複数のフィーチャは、図１から図３に関連して説明されるような遷移金属酸化物ドライエッチングアプローチを使用して形成される。完成したデバイスの例として、図７Ａおよび図７Ｂはそれぞれ、本開示の実施形態に係る、非プレーナ型半導体デバイスの断面図および（断面図のａ‐ａ'軸に沿った）平面図をそれぞれ示す。後述されるように、遷移金属酸化物ゲート誘電体膜は、本明細書において説明されるように、遷移金属酸化物ドライエッチングアプローチを使用することによって凹設できる。
図７Ａを参照すると、半導体構造またはデバイス７００は、基板７０２から形成された、分離領域７０６内の非プレーナ型活性領域（例えば、突出フィン部分７０４およびサブフィン領域７０５を含むフィン構造）を含む。ゲート線７０８は、非プレーナ型活性領域の突出部分７０４の上に、および、分離領域７０６の部分の上に配置される。示されるように、ゲート線７０８はゲート電極７５０およびゲート誘電体層７５２を含む。一実施形態において、ゲート線７０８は誘電体キャップ層７５４も含み得る。ゲートコンタクト７１４、および、上層ゲートコンタクトビア７１６は、この透視図からも見られる。ゲートコンタクト７１４、および、上層ゲートコンタクトビア７１６と共に、これらはすべて、層間誘電スタックまたは層７７０に配置される。図７Ａの透視図からさらにわかるように、ゲートコンタクト７１４は、一実施形態において、分離領域７０６の上に配置されるが、非プレーナ型活性領域の上には配置されない。実施形態において、フィンのパターンは格子パターンである。
実施形態において、図１〜図３に関連して説明されたように、遷移金属酸化物ドライエッチングアプローチを使用して、誘電体層７５２の少なくとも一部を凹設した後に、誘電体キャップ層７５４が形成される。ここで、誘電体層７５２は、中に潜在孔形成材料を有する遷移金属酸化物膜である、または、それを含む。同一または異なる実施形態において、誘電体キャップ層７５４は、中に潜在孔形成材料を有する遷移金属酸化物膜から形成される。
図７Ｂを参照すると、ゲート線７０８は、突出フィン部分７０４の上に配置されるものとして示される。突出フィン部分７０４のソースおよびドレイン領域７０４Ａおよび７０４Ｂをこの透視図から見ることができる。一実施形態において、ソースおよびドレイン領域７０４Ａおよび７０４Ｂは、突出フィン部分７０４の元の材料のドーピングされた部分である。別の実施形態において、突出フィン部分７０４の材料は除去され、例えばエピタキシャル成長によって、別の半導体材料に置換される。いずれの場合においても、ソースおよびドレイン領域７０４Ａおよび７０４Ｂは、誘電体層７０６の高さより下に、すなわち、サブフィン領域７０５内に延在し得る。
実施形態において、半導体構造またはデバイス７００は、限定されないが、フィンＦＥＴまたはトライゲートデバイスのような非プレーナ型デバイスである。このような実施形態において、対応する半導体のチャネル領域は、３次元物体から構成されるか、または３次元物体に形成される。このような一実施形態において、ゲート線７０８のゲート電極スタックは、３次元物体の少なくとも最上面および側壁のペアを囲む。この概念は、ナノワイヤベースのトランジスタなど、デバイス全体のゲートにおよび得る。
基板７０２は、製造プロセスに耐えることができ、電荷が移動できる半導体材料から構成され得る。実施形態において、本明細書において記載される基板７０２は、活性領域７０４を形成すべく、限定されないが、リン、ヒ素、ホウ素、またはこれらの組み合わせなどの電荷キャリアでドーピングされた結晶シリコン、シリコン／ゲルマニウム、またはゲルマニウム層で構成されたバルク基板である。一実施形態において、バルク基板７０２のシリコン原子の濃度は、９７％より高い。別の実施形態において、バルク基板７０２は、別個の結晶性基板の上に成長させたエピタキシャル層、例えばホウ素をドーピングしたバルクシリコン単結晶基板の上に成長させたシリコンエピタキシャル層から構成される。バルク基板７０２は、代替的に、ＩＩＩ‐Ｖ族材料から構成されてもよい。実施形態において、バルク基板７０２は、限定されるものではないが窒化ガリウム、リン化ガリウム、ヒ化ガリウム、リン化インジウム、アンチモン化インジウム、ヒ化インジウムガリウム、ヒ化アルミニウムガリウム、リン化インジウムガリウム、またはそれらの組み合わせなどのＩＩＩ−Ｖ材料から構成される。一実施形態において、バルク基板７０２はＩＩＩ−Ｖ材料から構成され、電荷キャリアドーパント不純物原子は、限定されるものではないが炭素、シリコン、ゲルマニウム、酸素、硫黄、セレンまたはテルルなどである。
分離領域７０６は、最終的に恒久的なゲート構造を部分的に下層バルク基板から電気的に分離するもしくはその分離に寄与する、またはフィン活性領域を分離するなど下層バルク基板内に形成される活性領域を分離するのに好適な材料から構成されてよい。例えば、一実施形態において、分離領域７０６は、限定されるものではないが二酸化ケイ素、酸窒化ケイ素、窒化ケイ素、または炭素をドーピングした窒化ケイ素などの誘電体材料から構成される。
ゲート線７０８は、ゲート誘電体層７５２およびゲート電極層７５０を含むゲート電極スタックから構成され得る。実施形態において、ゲート電極スタックのゲート電極は、金属ゲートから構成され、ゲート誘電体層は、ｈｉｇｈ‐ｋ材料から構成される。例えば、一実施形態において、ゲート誘電体層は、酸化ハフニウム、酸窒化ハフニウム、ハフニウムシリケート、酸化ランタン、酸化ジルコニウム、ジルコニウムシリケート、酸化タンタル、チタン酸バリウムストロンチウム、チタン酸バリウム、チタン酸ストロンチウム、酸化イットリウム、酸化アルミニウム、酸化タンタルスカンジウム鉛、亜鉛ニオブ酸鉛またはそれの組み合わせなどの材料から構成されるが、これに限定されない。さらに、ゲート誘電体層の一部は、基板７０２のいくらかの最上層から形成された自然酸化物の層を含み得る。実施形態において、ゲート誘電体層は、頂部のｈｉｇｈ‐ｋ部分と、半導体材料の酸化物から構成される下部とから構成される。一実施形態において、ゲート誘電体層は、酸化ハフニウムの上部と、二酸化ケイ素または酸窒化ケイ素の底部とから構成される。
ゲート線またはゲート電極スタックと関連したスペーサは、最終的には、自己整合コンタクトなどの隣接する導電性コンタクトから恒久的なゲート構造を電気的に分離するか、またはこの分離に寄与する好適な材料で構成され得る。例えば、一実施形態において、スペーサは、二酸化ケイ素、酸窒化ケイ素、窒化ケイ素または炭素ドーピング窒化ケイ素などの誘電体材料から構成されるが、これに限定されない。
ゲートコンタクト７１４および上層ゲートコンタクトビア７１６は、導電性材料から構成され得る。実施形態において、コンタクトまたはビアのうちの１または複数は、金属種から構成される。金属種は、タングステン、ニッケル、またはコバルトなどの純金属であってもよく、あるいは金属間合金または金属−半導体合金（例えばケイ化物材料など）などの合金であってもよい。
実施形態（不図示）において、構造７００の提供は、位置決めバジェットの非常に厳しいリソグラフィ段階を用いることなく、既存のゲートパターンと本質的に完全に整合されたコンタクトパターンを形成することを伴う。そのような一実施形態において、このアプローチにより、コンタクト開口を生成するために、（例えば従来行われるドライエッチングまたはプラズマエッチングに対して）本来的に選択性の高いウェットエッチングを用いることが可能となる。実施形態において、コンタクトパターンは、コンタクトプラグのリソグラフィ工程と組み合わせて、既存のゲートパターンを利用することにより形成される。そのような一実施形態において、そのアプローチにより、コンタクトパターンを生成するために、従来のアプローチで用いられるような、元来ならばクリティカルなリソグラフィ工程を不要とすることが可能となる。実施形態において、トレンチコンタクトグリッドは、別個にパターニングされるのではなく、むしろポリ（ゲート）線の間に形成される。例えば、そのような一実施形態において、トレンチコンタクトグリッドは、ゲート格子パターニング後だが、ゲート格子カット前に形成される。
更に、ゲートスタック構造７０８は、リプレースメントゲートプロセスによって製造され得る。そのようなスキームにおいて、ポリシリコンまたは窒化ケイ素ピラー材料などのダミーゲート材料は除去され、恒久的なゲート電極材料に置き換えられ得る。そのような一実施形態において、恒久的なゲート誘電体層は、前の処理から持ち越されるのではなく、このプロセスにおいても形成される。実施形態において、ダミーゲートは、ドライエッチングまたはウェットエッチングプロセスによって除去される。一実施形態において、ダミーゲートは、多結晶シリコンまたは非晶質シリコンから構成され、ＳＦ６の使用を含むドライエッチングプロセスを用いて除去される。別の実施形態において、ダミーゲートは、多結晶シリコンまたは非晶質シリコンから構成され、ＮＨ４ＯＨ水溶液または水酸化テトラメチルアンモニウム水溶液の使用を含むウェットエッチングプロセスで除去される。一実施形態において、ダミーゲートは窒化ケイ素から構成され、リン酸水溶液を含むウェットエッチングで除去される。
実施形態において、本明細書で説明された１または複数のアプローチは、構造７００に到達すべく、ダミーおよびリプレースメントコンタクトプロセスと組み合わせて、ダミーおよびリプレースメントゲートプロセスを基本的に意図している。そのような一実施形態において、恒久的なゲートスタックの少なくとも一部の高温アニールを可能にすべく、リプレースメントコンタクトプロセスは、リプレースメントゲートプロセスの後に実行される。例えば、そのような特定の実施形態において、恒久的なゲート構造のうち少なくとも一部のアニールは、例えばゲート誘電体層が形成された後に、約６００℃より高い温度で実行される。アニールは、恒久的なコンタクトの形成前に実行される。
図７Ａを再度参照すると、半導体構造またはデバイス７００の構成は、ゲートコンタクトを分離領域の上に配置する。そのような配置は、レイアウトスペースの非効率な使用と見なされる場合がある。しかしながら、別の実施形態において、半導体デバイスは、活性領域の上に形成されたゲート電極の部分のコンタクトとなるコンタクト構造を有する。概して、ゲートの活性部分の上方、かつトレンチコンタクトビアと同一の層に、ゲートコンタクト構造（ビアなど）を形成する前に（例えば、それを形成することに加えて）、本開示の１または複数の実施形態は最初に、ゲート整合トレンチコンタクトプロセスを使用することを含む。そのようなプロセスは、半導体構造の製造、例えば、集積回路の製造のためのトレンチコンタクト構造を形成すべく、実装され得る。実施形態において、トレンチコンタクトパターンは、既存のゲートパターンと整合するように形成される。対照的に、従来のアプローチは通常、選択的コンタクトエッチングと組み合わせた、リソグラフィコンタクトパターンを既存のゲートパターンに対して厳しく位置決めする追加的なリソグラフィプロセスを伴う。例えば、従来のプロセスは、コンタクトフィーチャを別個にパターニングしつつ、ポリ（ゲート）グリッドをパターニングすることを含む場合がある。
上述のプロセスのすべての態様が、本開示の実施形態の趣旨および範囲に収まるように実践される必要はないことは理解されるべきである。例えば、一実施形態において、ダミーゲートは、ゲートスタックの活性部分の上方にゲートコンタクトを製造する前に、形成される必要は全くない。上述のゲートスタックは、実際は最初に形成されたように恒久的なゲートスタックであり得る。また、本明細書に説明されるプロセスは、１または複数の半導体デバイスを製造するべく使用され得る。半導体デバイスは、トランジスタまたは同様のデバイスであり得る。例えば、実施形態において、半導体デバイスは、ロジックまたはメモリ用の金属酸化物膜半導体（ＭＯＳ）トランジスタ、またはバイポーラトランジスタである。また、実施形態において、半導体デバイスは、トライゲートデバイス、独立してアクセスされるダブルゲートデバイスまたはフィンＦＥＴなどの、３次元アーキテクチャを有する。１または複数の実施形態は、１０ナノメートル（１０ｎｍ）またはより小さいテクノロジーノードで半導体デバイスを製造するのに特に有用であり得る。
本開示の実施形態の上述の態様は両方とも基板工程または配線工程の処理技術に適用され得ることを理解すべきである。更に、本明細書において開示される実施形態は、多種多様な異なるタイプの集積回路および／またはマイクロエレクトロニクスデバイスを製造するために使用され得る。そのような集積回路の例は、限定されないが、プロセッサ、チップセットコンポーネント、グラフィックスプロセッサ、デジタル信号プロセッサ、マイクロコントローラ等を含む。他の実施形態においては、半導体メモリが製造され得る。更に、集積回路または他のマイクロエレクトロニクスデバイスは、当分野において知られている多種多様な電子デバイスにおいて使用され得る。例えば、コンピュータシステム（例えば、デスクトップ、ラップトップ、サーバ）、携帯電話、パーソナル電子機器等である。集積回路は、バスおよびシステムの他のコンポーネントと結合され得る。例えば、プロセッサは、１または複数のバスによって、メモリ、チップセット等と結合され得る。プロセッサ、メモリ、およびチップセットの各々は、潜在的に、本明細書で開示されるアプローチを使用し製造され得る。
図８は、本開示の一実装に係るコンピューティングデバイス８００を示す。コンピューティングデバイス８００は、ボード８０２を収容する。ボード８０２は、限定されるものではないが、プロセッサ８０４および少なくとも１つの通信チップ８０６を含む多数のコンポーネントを含んでよい。プロセッサ８０４は、ボード８０２と物理的かつ電気的と連結される。いくつかの実装において、少なくとも１つの通信チップ８０６も、ボード８０２と物理的かつ電気的と連結される。更なる実装において、通信チップ８０６は、プロセッサ８０４の一部である。
適用に応じて、コンピューティングデバイス８００は、ボード８０２に物理的および電気的に結合されても、されなくてもよい他のコンポーネントを含み得る。これらの他のコンポーネントは、限定されるものではないが、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ、および（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）等のような）大容量記憶装置を含む。
通信チップ８０６は、コンピューティングデバイス８００との間のデータ伝送のために無線通信を可能にする。「無線」という用語およびその複数の派生語は、非固体媒体を介して変調電磁放射線を用いたデータ通信を行うことが可能な回路、デバイス、システム、方法、技術、通信チャネル等を説明するために用いられてよい。いくつかの実施形態においては関連するデバイスが有線を含まないこともあるだろうが、この用語は、これらのデバイスが有線を全く含まないということを暗示するものではない。通信チップ８０６は、限定されないが、Ｗｉ‐Ｆｉ（ＩＥＥＥ８０２．１１ファミリ）、ＷｉＭＡＸ（登録商標）（ＩＥＥＥ８０２．１６ファミリ）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ‐ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、ブルートゥース（登録商標）、これらの派生物、並びに３Ｇ、４Ｇ、５Ｇおよびそれ以降の世代として指定された任意の他の無線プロトコルを含む多数の無線規格またはプロトコルのいずれかを実装し得る。コンピューティングデバイス８００は、複数の通信チップ８０６を含んでよい。例えば、第１の通信チップ８０６は、Ｗｉ−Ｆｉ（登録商標）およびＢｌｕｅｔｏｏｔｈ（登録商標）のような近距離無線通信専用であってよく、第２の通信チップ８０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ（登録商標）、ＬＴＥ、Ｅｖ−ＤＯ等のような長距離無線通信専用であってよい。
コンピューティングデバイス８００のプロセッサ８０４は、プロセッサ８０４内にパッケージングされた集積回路ダイを含む。本開示のいくつかの実装において、プロセッサの集積回路ダイは、開示の実装にしたがって構築された、選択的金属酸化物エッチングを使用して製造された１または複数のフィーチャを含む。「プロセッサ」という用語は、複数のレジスタおよび／またはメモリからの電子データを処理し、当該電子データをレジスタおよび／またはメモリに格納可能な他の電子データに変換する任意のデバイスまたはデバイスの一部を指してよい。
通信チップ８０６は、通信チップ８０６内にパッケージングされた集積回路ダイも含む。本開示の実施形態によれば、通信チップの集積回路ダイは、開示の実装にしたがって構築された、選択的金属酸化物エッチングを使用して製造された１または複数のフィーチャを含む。
更なる実装において、コンピューティングデバイス８００内に収容された別のコンポーネントは、開示の実装にしたがって構築された、選択的金属酸化物エッチングを使用して製造された１または複数のフィーチャを含む集積回路ダイを含み得る。
様々な実装例において、コンピューティングデバイス８００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、パーソナルデジタルアシスタント（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメントコントロールユニット、デジタルカメラ、携帯音楽プレーヤ、またはデジタルビデオレコーダであってよい。更なる実装において、コンピューティングデバイス８００は、データを処理する任意の他の電子デバイスであり得る。
図９は、本開示の１または複数の実施形態を含むインターポーザ９００を示す。インターポーザ９００は、第１基板９０２と第２基板９０４とのブリッジになるｙほうに使用される介在基板である。第１基板９０２は、例えば集積回路ダイであり得る。第２基板９０４は、例えば、メモリモジュール、コンピュータマザーボード、または、別の集積回路ダイであり得る。概して、インターポーザ９００の目的は、接続をより幅広いピッチに広げること、または接続を異なる接続にリルートすることである。例えば、インターポーザ９００は、後で第２基板９０４と連結可能なボールグリッドアレイ（ＢＧＡ）９０６に、集積回路ダイを連結してよい。いくつかの実施形態において、第１および第２基板９０２／９０４は、インターポーザ９００に対向する側に取り付けられる。他の実施形態において、第１および第２基板９０２／９０４は、インターポーザ９００と同じ側に取り付けられる。さらなる実施形態において、３つまたはそれより多くの基板は、インターポーザ９００によって相互接続される。
インターポーザ９００は、エポキシ樹脂、ガラス繊維強化エポキシ樹脂、セラミック材料またはポリイミドのようなポリマー材料で形成されてよい。更なる実装において、インターポーザは、シリコン、ゲルマニウム、並びに他のＩＩＩ‐Ｖ族およびＩＶ族材料のような、半導体基板に使用される上述された材料と同一の材料を含み得る、交互に重なる強固または柔軟な材料で形成され得る。
インターポーザは、複数のスルーシリコンビア（ＴＳＶ）９１２を含むが、これに限定されない、複数の金属インターコネクト９０８および複数のビア９１０を含んでよい。インターポーザ９００は、パッシブおよびアクティブデバイスの両方を含む複数の埋め込みデバイス９１４をさらに含んでよい。そのようなデバイスには、限定されないが、コンデンサ、デカップリングコンデンサ、抵抗器、インダクタ、ヒューズ、ダイオード、変圧器、センサ、および静電放電（ＥＳＤ）デバイスが含まれる。無線周波数（ＲＦ）デバイス、電力増幅器、電力管理デバイス、アンテナ、アレイ、センサ、およびＭＥＭＳデバイスのようなより複雑なデバイスが、インターポーザ９００上にさらに形成されてよい。本開示の実施形態によれば、本明細書に開示される機器またはプロセスは、インターポーザ９００の製造において、または、インターポーザ９００に含まれるコンポーネントの製造において使用され得る。
従って、本開示の実施形態は、デバイス製造のための遷移金属酸化物膜の選択エッチング、および、制御された原子層エッチング、ならびに結果として得られるデバイスを含む。
要約において説明されるものを含む、本開示の実施形態の示される実装の上の説明は、網羅的であること、または、開示された厳密な形態に開示を限定することを意図するものではない。本開示の具体的な実装および例は、本明細書において、例示目的で説明されており、当業者であれば理解するように、様々な等価の変形が、本開示の範囲内で可能である。
これらの修正は、上の詳細な説明を考慮して、本開示に加えられ得る。以下の請求項において使用される用語は、本明細書および請求項に開示される特定の実装例に本開示を限定するものと解釈されるべきではない。むしろ、本開示の範囲は、請求項解釈の確立された方針に従って解釈される以下の請求項によって完全に決定される。
例示的実施形態１：膜をドライエッチングする方法は、潜在孔形成材料を中に有する遷移金属酸化物膜を形成する段階を含む。方法はまた、遷移金属酸化物膜の多孔性領域を形成するために、遷移金属酸化物膜の潜在孔形成材料の表面部分を除去する段階を含む。方法はまた、遷移金属酸化物膜の多孔性領域を除去する段階を含む。
例示的実施形態２：潜在孔形成材料の表面部分を除去する段階は、第１エッチングプロセスにおいて実行され、遷移金属酸化物膜の多孔性領域の除去は、第２の異なるエッチングプロセスにおいて実行される、例示的実施形態１に記載の方法。
例示的実施形態３：潜在孔形成材料の表面部分を除去する段階、および、遷移金属酸化物膜の多孔性領域を除去する段階は、同一のエッチングプロセスにおいて実行される、例示的実施形態１に記載の方法。
例示的実施形態４：潜在孔形成材料の表面部分を除去する段階、および、遷移金属酸化物膜の多孔性領域を除去する段階は、１または複数のプラズマエッチングプロセスを使用して実行される、例示的実施形態１、２または３に記載の方法。
例示的実施形態５：潜在孔形成材料を中に有する遷移金属酸化物膜を形成する段階は、気相堆積プロセス中に共反応酸化物前駆体を含む、例示的実施形態１、２、３または４に記載の方法。
例示的実施形態６：遷移金属酸化物膜は、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化ニオブ、酸化タンタルから成る群から選択される遷移金属酸化物材料を含む、例示的実施形態１、２、３、４または５に記載の方法。
例示的実施形態７：潜在孔形成材料は、酸化アルミニウムおよび酸化ケイ素から成る群から選択される材料を含む、例示的実施形態１、２、３、４、５または６に記載の方法。
例示的実施形態８：潜在孔形成材料は、遷移金属酸化物膜の総体積の１０パーセントから２５パーセントを含む、例示的実施形態１、２、３、４、５、６または７に記載の方法。
例示的実施形態９：潜在孔形成材料は遷移金属酸化物膜内にランダムに分散される、例示的実施形態１、２、３、４、５、６、７または８に記載の方法。
例示的実施形態１０：潜在孔形成材料は、遷移金属酸化物膜内の１または複数の積層平面層として分散される、例示的実施形態１、２、３、４、５、６、７または８に記載の方法。
例示的実施形態１１：潜在孔形成材料は遷移金属酸化物膜内に１または複数のコンフォーマル層として分散される、例示的実施形態１、２、３、４、５、６、７または８に記載の方法。
例示的実施形態１２：集積回路構造は、基板の上の層間誘電（ＩＬＤ）層に複数の導電線を含む。ハードマスク層は、複数の導電線上、おｙぼい、ＩＬＤ層の最上面上にある。ハードマスク層は、複数の導電線の最上面上にあり、それに整合される第１ハードマスクコンポーネントと、ＩＬＤ層の最上面の領域上にあり、それに整合される第２ハードマスクコンポーネントとを含む。第１ハードマスクコンポーネントおよび第２ハードマスクコンポーネントは、互いに組成が異なる。第１ハードマスクコンポーネントは、潜在孔形成材料を中に有する遷移金属酸化物膜を含む。導電ビアは、ハードマスク層内、かつ、複数の導電線のうち１つの部分上の開口にある。
例示的実施形態１３：遷移金属酸化物膜は、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化ニオブ、および酸化タンタルから成る群から選択される遷移金属酸化物材料を含む、例示的実施形態１２に記載の集積回路構造。
例示的実施形態１４：潜在孔形成材料は、酸化アルミニウム、酸化 ガリウム、酸化スズ、酸化コバルト、酸化ニッケル、および酸化ケイ素から成る群から選択される材料を含む、例示的実施形態１２または１３に記載の集積回路構造。
例示的実施形態１５：第１ハードマスクコンポーネントは、複数の導電線の最上面に制限される、例示的実施形態１２、１３または１４に記載の集積回路構造。
例示的実施形態１６：第１ハードマスクコンポーネントは、ＩＬＤ層の最上面の部分に延在する、例示的実施形態１２、１３または１４に記載の集積回路構造。
例示的実施形態１７：導電ビアの部分は、ハードマスク層の第２ハードマスクコンポーネントの部分上にある、例示的実施形態１２、１３、１４、１５または１６に記載の集積回路構造。
例示的実施形態１８：第１ハードマスクコンポーネントは、第２ハードマスクコンポーネントの最上面と実質的に同一平面である最上面を有する、例示的実施形態１２、１３、１４、１５、１６または１７に記載の集積回路構造。
例示的実施形態１９：ハードマスク層の上の第２ＩＬＤ層を更に含み、導電ビアは更に第２ＩＬＤ層の開口の中にある、例示的実施形態１２、１３、１４、１５、１６、１７または１８に記載の集積回路構造。
例示的実施形態２０：複数の導電線の１つは、下層導電ビア構造に結合され、下層導電ビア構造は、集積回路構造の下層メタライゼーション層に接続される、例示的実施形態１２、１３、１４、１５、１６、１７、１８または１９に記載の集積回路構造。
例示的実施形態２１：集積回路構造は基板の上方にゲートスタックを含む。第１および第２導電性トレンチコンタクトはそれぞれ、ゲートスタックの第１および第２面にある。第１ハードマスクコンポーネントは、ゲートスタックの最上面上にあり、それと整合される。第２ハードマスクコンポーネントは、第１および第２導電性トレンチコンタクト上にあり、かつ整合される。第１および第２ハードマスクコンポーネントは互いに組成が異なる。第１ハードマスクコンポーネントは、潜在孔形成材料の中に有する遷移金属酸化物膜を含む。導電ビアは、第１ハードマスクコンポーネントの中、かつ、ゲートスタックの部分上にある開口内にある。
例示的実施形態２２：遷移金属酸化物膜は、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化ニオブ、および酸化タンタルから成る群から選択される遷移金属酸化物材料を含む、例示的実施形態２１に記載の集積回路構造。
例示的実施形態２３：潜在孔形成材料は、酸化アルミニウムおよび酸化ケイ素から成る群から選択される材料を含む、例示的実施形態２１または２２の集積回路構造。
例示的実施形態２４：導電ビアの部分は、第２ハードマスクコンポーネントの部分上にある、例示的実施形態２１、２２または２３に記載の集積回路構造。

Claims (24)

  1. 膜をドライエッチングする方法であって、
    潜在孔形成材料を中に有する遷移金属酸化物膜を形成する段階と、
    前記遷移金属酸化物膜の前記潜在孔形成材料の表面部分を除去して、前記遷移金属酸化物膜の多孔性領域を形成する段階と、
    前記遷移金属酸化物膜の前記多孔性領域を除去する段階と
    を備える方法。
  2. 前記潜在孔形成材料の前記表面部分を前記除去する段階は、第１エッチングプロセスにおいて実行され、前記遷移金属酸化物膜の前記多孔性領域の前記除去することは、第２の異なるエッチングプロセスにおいて実行される、請求項１に記載の方法。
  3. 前記潜在孔形成材料の前記表面部分を前記除去する段階、および、前記遷移金属酸化物膜の前記多孔性領域を前記除去することは、同一のエッチングプロセスにおいて実行される、請求項１に記載の方法。
  4. 前記潜在孔形成材料の前記表面部分を前記除去する段階、および、前記遷移金属酸化物膜の前記多孔性領域を前記除去する段階は、１または複数のプラズマエッチングプロセスを使用して実行される、請求項１から３のいずれか一項に記載の方法。
  5. 前記潜在孔形成材料を中に有する前記遷移金属酸化物膜を形成する段階は、気相堆積プロセス中に共反応酸化物前駆体を含む、請求項１から４のいずれか一項に記載の方法。
  6. 前記遷移金属酸化物膜は、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化ニオブ、酸化タンタルから成る群から選択される遷移金属酸化物材料を含む、請求項１から５のいずれか一項に記載の方法。
  7. 前記潜在孔形成材料は、酸化アルミニウム、酸化 ガリウム、酸化スズ、酸化コバルト、酸化ニッケル、および酸化ケイ素から成る群から選択される材料を含む、請求項６に記載の方法。
  8. 前記潜在孔形成材料は、前記遷移金属酸化物膜の総体積の１０パーセントから２５パーセントを有する、請求項１から７のいずれか一項に記載の方法。
  9. 前記潜在孔形成材料は、前記遷移金属酸化物膜の中でランダムに分散される、請求項１から８のいずれか一項に記載の方法。
  10. 前記潜在孔形成材料は、前記遷移金属酸化物膜の中の１または複数の積層平面層として分散される、請求項１から９のいずれか一項に記載の方法。
  11. 前記潜在孔形成材料は、前記遷移金属酸化物膜の中の１または複数のコンフォーマル層として分散される、請求項１から１０のいずれか一項に記載の方法。
  12. 集積回路構造であって、
    基板の上方の層間誘電層（ＩＬＤ層）における複数の導電線と、
    前記複数の導電線の上、および、前記ＩＬＤ層の最上面の上のハードマスク層であって、前記ハードマスク層は、前記複数の導電線の前記最上面の上にある、前記複数の導電線の前記最上面と整合された第１ハードマスクコンポーネントと、前記ＩＬＤ層の前記最上面の領域の上にある、前記ＩＬＤ層の前記最上面の領域と整合された第２ハードマスクコンポーネントとを含み、前記第１ハードマスクコンポーネントおよび第２ハードマスクコンポーネントは、互いに組成が異なり、前記第１ハードマスクコンポーネントは、潜在孔形成材料を中に有する遷移金属酸化物膜を含む、ハードマスク層と、
    前記ハードマスク層における、前記複数の導電線のうち１つの部分上の開口の中にある導電ビアと
    を備える集積回路構造。
  13. 前記遷移金属酸化物膜は、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化ニオブ、および酸化タンタルから成る群から選択される遷移金属酸化物材料を含む、請求項１２に記載の集積回路構造。
  14. 前記潜在孔形成材料は、酸化アルミニウムおよび酸化ケイ素から成る群から選択される材料を含む、請求項１３に記載の集積回路構造。
  15. 前記第１ハードマスクコンポーネントは、前記複数の導電線の前記最上面に制限される、請求項１２から１４のいずれか一項に記載の集積回路構造。
  16. 前記第１ハードマスクコンポーネントは、前記ＩＬＤ層の前記最上面の部分に延在する、請求項１２から１５のいずれか一項に記載の集積回路構造。
  17. 前記導電ビアの部分は、前記ハードマスク層の前記第２ハードマスクコンポーネントの部分上にある、請求項１２から１６のいずれか一項に記載の集積回路構造。
  18. 前記第１ハードマスクコンポーネントは、前記第２ハードマスクコンポーネントの最上面と実質的に同一平面である最上面を有する、請求項１２から１７のいずれか一項に記載の集積回路構造。
  19. 前記ハードマスク層の上の第２ＩＬＤ層を更に含み、前記導電ビアは更に前記第２ＩＬＤ層の開口の中にある、請求項１２から１８のいずれか一項に記載の集積回路構造。
  20. 前記複数の導電線の１つは、下層導電ビア構造に結合され、前記下層導電ビア構造は、前記集積回路構造の下層メタライゼーション層に接続される、請求項１２から１９のいずれか一項に記載の集積回路構造。
  21. 集積回路構造であって、
    基板の上のゲートスタックと、
    前記ゲートスタックの第１面にある第１導電性トレンチコンタクト、および、第２面にある第２導電性トレンチコンタクトと、
    前記ゲートスタックの最上面の上にある、前記ゲートスタックの前記最上面と整合された第１ハードマスクコンポーネントと、
    第１導電性トレンチコンタクトおよび第２導電性トレンチコンタクトの上にあり、前記第１導電性トレンチコンタクトおよび前記第２導電性トレンチコンタクトと整合された第２ハードマスクコンポーネントであって、前記第１ハードマスクコンポーネントおよび前記第２ハードマスクコンポーネントは、互いに組成が異なり、前記第１ハードマスクコンポーネントは、潜在孔形成材料を中に有する遷移金属酸化物膜を含む、第２ハードマスクコンポーネントと、
    前記第１ハードマスクコンポーネントにおける、前記ゲートスタックの部分上の開口にある導電ビアと
    を備える集積回路構造。
  22. 前記遷移金属酸化物膜は、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化ニオブ、および酸化タンタルから成る群から選択される遷移金属酸化物材料を含む、請求項２１に記載の集積回路構造。
  23. 前記潜在孔形成材料は、酸化アルミニウムおよび酸化ケイ素から成る群から選択される材料を含む、請求項２２に記載の集積回路構造。
  24. 前記導電ビアの部分は、前記第２ハードマスクコンポーネントの部分上にある、請求項２１から２３のいずれか一項に記載の集積回路構造。
JP2020530527A 2018-03-26 2018-03-26 デバイス製造のための遷移金属酸化物膜の選択エッチングおよび制御された原子層エッチング Active JP7072064B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2018/024294 WO2019190453A1 (en) 2018-03-26 2018-03-26 Selective etching and controlled atomic layer etching of transition metal oxide films for device fabrication

Publications (2)

Publication Number Publication Date
JP2021524149A true JP2021524149A (ja) 2021-09-09
JP7072064B2 JP7072064B2 (ja) 2022-05-19

Family

ID=68058511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020530527A Active JP7072064B2 (ja) 2018-03-26 2018-03-26 デバイス製造のための遷移金属酸化物膜の選択エッチングおよび制御された原子層エッチング

Country Status (3)

Country Link
US (1) US11217456B2 (ja)
JP (1) JP7072064B2 (ja)
WO (1) WO2019190453A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220134582A (ko) * 2020-02-03 2022-10-05 도쿄엘렉트론가부시키가이샤 선택적 원자층 에칭에서 초박형 에칭 정지층을 사용하는 방법
KR20210137276A (ko) 2020-05-07 2021-11-17 삼성전자주식회사 반도체 소자
US12012473B2 (en) 2020-06-02 2024-06-18 Intel Corporation Directed self-assembly structures and techniques
US11398388B2 (en) * 2020-09-08 2022-07-26 Applied Materials, Inc. Methods for selective dry etching gallium oxide
US12002678B2 (en) * 2020-09-25 2024-06-04 Intel Corporation Gate spacing in integrated circuit structures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123850A (ja) * 2005-09-27 2007-05-17 Toshiba Corp 半導体装置およびその製造方法
JP2010518644A (ja) * 2007-02-14 2010-05-27 本田技研工業株式会社 原子層堆積法によりサイズ制御され空間的に分散されるナノ構造の製造方法
JP2012033905A (ja) * 2010-07-02 2012-02-16 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2013516083A (ja) * 2009-12-30 2013-05-09 インテル コーポレイション 自己整合コンタクト
WO2013080260A1 (ja) * 2011-11-30 2013-06-06 パナソニック株式会社 半導体装置及び表示装置
JP2018011057A (ja) * 2016-07-11 2018-01-18 東京エレクトロン株式会社 周期的処理を使用した選択的膜堆積のための方法及び装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016014A (ja) * 2008-06-30 2010-01-21 Seiko Epson Corp 有機金属膜のパターニング方法、接合方法、接合体およびエッチング方法
US9105925B2 (en) * 2008-11-10 2015-08-11 Samsung Electronics Co., Ltd. Anode active material comprising a porous transition metal oxide, anode comprising the anode active material, lithium battery comprising the anode, and method of preparing the anode active material
US9206523B2 (en) * 2012-09-28 2015-12-08 Intel Corporation Nanomachined structures for porous electrochemical capacitors
US9659860B2 (en) 2013-08-21 2017-05-23 Intel Corporation Method and structure to contact tight pitch conductive layers with guided vias
US10381227B2 (en) 2014-12-18 2019-08-13 The Regents Of The University Of Colorado, A Body Corporate Methods of atomic layer etching (ALE) using sequential, self-limiting thermal reactions
US9972504B2 (en) * 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123850A (ja) * 2005-09-27 2007-05-17 Toshiba Corp 半導体装置およびその製造方法
JP2010518644A (ja) * 2007-02-14 2010-05-27 本田技研工業株式会社 原子層堆積法によりサイズ制御され空間的に分散されるナノ構造の製造方法
JP2013516083A (ja) * 2009-12-30 2013-05-09 インテル コーポレイション 自己整合コンタクト
JP2012033905A (ja) * 2010-07-02 2012-02-16 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
WO2013080260A1 (ja) * 2011-11-30 2013-06-06 パナソニック株式会社 半導体装置及び表示装置
JP2018011057A (ja) * 2016-07-11 2018-01-18 東京エレクトロン株式会社 周期的処理を使用した選択的膜堆積のための方法及び装置

Also Published As

Publication number Publication date
US20200395223A1 (en) 2020-12-17
WO2019190453A1 (en) 2019-10-03
JP7072064B2 (ja) 2022-05-19
US11217456B2 (en) 2022-01-04

Similar Documents

Publication Publication Date Title
TWI733669B (zh) 半導體結構的金屬特徵的由下而上填塞（ｂｕｆ）
JP7072064B2 (ja) デバイス製造のための遷移金属酸化物膜の選択エッチングおよび制御された原子層エッチング
US20200091145A1 (en) Gate-all-around integrated circuit structures having self-aligned source or drain undercut for varied widths
US10886175B2 (en) Differentiated molecular domains for selective hardmask fabrication and structures resulting therefrom
TWI567940B (zh) Ｃｍｏｓ相容複晶矽化物熔絲結構及其製造方法
TW202101722A (zh) 具有局部互連體的自對準閘極端帽（ｓａｇｅ）架構
US10930729B2 (en) Fin-based thin film resistor
US11749733B2 (en) FIN shaping using templates and integrated circuit structures resulting therefrom
JP2020501334A (ja) フィン端部応力誘起フィーチャを有する半導体デバイス
EP4109515A1 (en) Gate-all-around integrated circuit structures having uniform threshold voltages and tight gate endcap tolerances
CN111564428A (zh) 自对准局部互连
TWI833887B (zh) 具有閘極接點之自對準閘極端蓋（ｓａｇｅ）架構
US10784378B2 (en) Ultra-scaled fin pitch having dual gate dielectrics
US12046654B2 (en) Integrated circuit structures including a titanium silicide material
US12057491B2 (en) Self-aligned gate endcap (SAGE) architectures with gate-all-around devices above insulator substrates
US11063151B2 (en) Metal chemical vapor deposition approaches for fabricating wrap-around contacts and resulting structures
EP4425553A2 (en) Self-aligned gate endcap (sage) architectures with improved cap
TWI851740B (zh) 具有無襯裡自形成障壁的積體電路結構
TW202301479A (zh) 穿過金屬閘極切口的鰭對鰭溝槽接點

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220308

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220509

R150 Certificate of patent or registration of utility model

Ref document number: 7072064

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150