JP2021516871A - 静電チャックおよびその突出部を製造するための方法 - Google Patents

静電チャックおよびその突出部を製造するための方法 Download PDF

Info

Publication number
JP2021516871A
JP2021516871A JP2020552750A JP2020552750A JP2021516871A JP 2021516871 A JP2021516871 A JP 2021516871A JP 2020552750 A JP2020552750 A JP 2020552750A JP 2020552750 A JP2020552750 A JP 2020552750A JP 2021516871 A JP2021516871 A JP 2021516871A
Authority
JP
Japan
Prior art keywords
protrusions
hydrogen
support surface
electrostatic chuck
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020552750A
Other languages
English (en)
Other versions
JP7119113B2 (ja
Inventor
イェ、フア
シ、チュアンユ
ワン、ホウゴン
ジェン、ジングオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Publication of JP2021516871A publication Critical patent/JP2021516871A/ja
Application granted granted Critical
Publication of JP7119113B2 publication Critical patent/JP7119113B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833Details of electrostatic chucks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23QDETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15Devices for holding work using magnetic or electric force acting directly on the work
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67103Apparatus for thermal treatment mainly by conduction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02NELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本開示は、静電チャック(ESC)およびESCの複数の突出部を製造する方法を提供する。静電チャックは、ワークピースを担持するための支持面と、支持面上に間隔を置いて分布された複数の突出部とを含む。突出部は、10−4Ω・cm〜109Ω・cmの範囲の抵抗率を有する水素フリーアモルファスカーボンによって形成される。本開示によって提供されるESCについて、突出部は、水素フリーアモルファスカーボンによって形成され、高い硬度および良好な耐摩耗性を有し、これは、粒子の発生を効果的に防止することができる。したがって、半導体プロセスに対する粒子の悪影響を回避することができ、水素は高温環境で解離しない。これにより、突出部が容易に脱落し、高温環境(250℃超)に適さないという問題を解決することができる。【選択図】図1

Description

[0001]本開示は、一般に、半導体処理機器分野の分野に関し、特に、静電チャックおよび静電チャック上の突出部の製造方法に関する。
背景
[0002]半導体製造プロセスでは、静電チャック(ESC)は、静電吸着を使用して、処理されるべきワークピース、例えばウエハを固定し、製造プロセスにおいてウエハが移動することを防止する。
[0003]ESCは、一般に、ウエハを担持する誘電体層を含む。1つ以上の電極が誘電体層に埋め込まれている。例えば、双極静電チャックは、DC電源の正極および負極に電気的に接続されてDC電圧をそれぞれ供給する2つの電極を含むことができる。このようにして、ウエハは、静電吸着によってESCの表面にしっかりと取り付けられる。
[0004]しかしながら、ウエハとESCとの間のこのような密接な接触は、ウエハとESCとの間の摩擦を引き起こして、小さい粒子を生成するかもしれない。製造時間が徐々に蓄積すると、粒子の数が増加し、ウエハの裏面に多数の粒子が付着するかもしれない。次いで、プロセスステップが進むと、粒子は異なるチャンバに移送され、半導体製造プロセスに悪影響を及ぼすかもしれない。
[0005]上記の状況を回避するために、間隔を置いて複数の突出部をESCの表面上に形成することができる。したがって、ウエハの裏面に付着した粒子の数を減少させるために、ウエハは、裏面上の突出部を通してESCと接触するだけでよい。しかしながら、従来の突出部は、耐高温性に劣り、脱落しやすいため、高温環境で使用することができない。
概要
[0006]既存のテクノロジーにおける技術的問題に対して、本開示は静電チャック(ESC)を提供する。ESCは、ワークピースを担持するための支持面と、支持面上に間隔を置いて分布された複数の突出部とを含む。突出部は、10−4Ω・cm〜10Ω・cmの範囲の抵抗率を有する水素フリーアモルファスカーボンによって形成される。
[0007]いくつかの実施形態では、突出部の高さは1μm〜3μmの範囲である。
[0008]いくつかの実施形態では、ESCは接着層をさらに含む。接着層は、突出部の数と同数を有する複数の接着部を含む。接着部のそれぞれは、支持面と突出部のうちの対応する1つとの間に配置される。
[0009]いくつかの実施形態では、接着層の素材は、接着性を有する金属を含む。
[0010]いくつかの実施形態では、金属はチタンまたはクロムを含む。
[0011]いくつかの実施形態では、ESCは、誘電体層と、誘電体層中に設けられた電極とをさらに含む。誘電体層の上面は支持面として使用される。
[0012]本開示は、ESCの突出部を製造するための方法をさらに提供し、方法は、以下のプロセスを含む。S1において、ワークピースを担持するためのESCの支持面上にパターン化されたマスクを形成する。S2において、グラファイトターゲットを使用することによって炭素プラズマを発生し、マスクによって覆われたエリアと、マスクによって覆われていないエリアとの両方の支持面上に水素フリーアモルファスカーボン層を堆積する。S3において、支持面上に間隔を置いて分布され、10−4Ωcm〜10Ωcmの範囲の抵抗率を有する水素フリーアモルファスカーボンによる複数の突出部を形成するように、マスクを除去する。
[0013]いくつかの実施形態では、プロセスS1の後、および、プロセスS2の前に、方法は、以下のプロセスをさらに含む。S12において、マスクによって覆われたエリアと、マスクによって覆われていないエリアとの両方の支持面上に1つ以上の接着層が堆積される。S2において、グラファイトターゲットを使用して炭素プラズマを発生し、接着層全体の上に水素フリーアモルファスカーボン層を堆積する。S3において、支持面上に間隔を置いて分布された複数の接着部と、複数の接着部のうちの対応する1つにそれぞれに設けられた複数の突出部とを形成するように、マスクを除去する。
[0014]いくつかの実施形態では、接着層は、チタンまたはクロムのような金属を含む。
[0015]いくつかの実施形態では、S2において、プロセス温度は80℃より高くない。
[0016]いくつかの実施形態では、S2は、以下のプロセスをさらに含む。S21において、グラファイトターゲットを使用して、炭素プラズマを発生する。S22において、炭素プラズマが支持面に向かって移動し、マスクによって覆われた、および、マスクによって覆われていない支持面の上に水素フリーアモルファスカーボン層が堆積されるとき、磁場を使用して、炭素プラズマをフィルタリングおよび/または集束する。
[0017]いくつかの実施形態では、突出部の高さは1μm〜3μmの範囲である。
[0018] 図1は、本開示のいくつかの実施形態にしたがう、静電チャック(ESC)の概略断面図である。 [0019]図2は、本開示のいくつかの実施形態にしたがう、ESCの概略断面図である。 [0020]図3は、本開示のいくつかの実施形態にしたがう、ESCの複数の突出部を製造するための方法の概略フローチャートである。 [0021]図4aは、本開示のいくつかの実施形態にしたがう、ESCの突出部を製造するための方法の各ステップの状態図である。 図4bは、本開示のいくつかの実施形態にしたがう、ESCの突出部を製造するための方法の各ステップの状態図である。 図4cは、本開示のいくつかの実施形態にしたがう、ESCの突出部を製造するための方法の各ステップの状態図である。 図4dは、本開示のいくつかの実施形態にしたがう、ESCの突出部を製造するための方法の各ステップの状態図である。 図4eは、本開示のいくつかの実施形態にしたがう、ESCの突出部を製造するための方法の各ステップの状態図である。 図4fは、本開示のいくつかの実施形態にしたがう、ESCの突出部を製造するための方法の各ステップの状態図である。 [0022]図5は、本開示のいくつかの実施形態にしたがう、ESCの突出部を製造するための機器の概略図である。
詳細な説明
[0023]本開示の目的、技術的解決策、および利点をより明確にするために、実施形態と併せて、および図面を参照して、本開示を以下でさらに詳細に説明する。説明は単に例示的なものであり、本開示の範囲を必ずしも限定するものではないことに留意されたい。以下の明細書では、本開示の概念を不必要に不明瞭にすることを避けるために、周知の構造およびテクノロジーの説明は省略される。
[0024]以下の詳細な説明では、本開示のいくつかの特定の実施形態を説明するために参照図面が使用されてもよい。参照図面において、同様の参照番号は、異なる図面において実質的に同様のコンポーネントを説明してもよい。本出願の各特定の実施形態は、当業者が本開示の技術的解決策を実施することができるように、以下で詳細に説明される。他の実施形態を使用することもでき、または、本開示の実施形態に構造的、論理的、もしくは電気的変更を加えることができることを理解すべきである。
[0025]図1は、本開示の実施形態にしたがう、静電チャック(ESC)の概略断面図である。図1に示すように、ESCは、誘電体層102と、誘電体層102内に設けられた電極101とを含む。誘電体層102の上面は、ウエハのようなのワークピースSを担持するための支持面105として使用される。いくつかの実施形態では、誘電体層102は、酸化アルミニウム(Al)、窒化アルミニウム(AlN)、および、炭化ケイ素(SiC)のようなセラミック素材によって形成されてもよく、または、誘電体層102は、金属酸化ドープセラミック素材のような導電性素材によって形成されてもよい。
[0026]いくつかの実施形態では、2つの電極101が誘電体層102に埋め込まれてもよく、すなわち、誘電体層102が電極101を完全に覆ってもよい。加えて、2つの電極101は、それぞれ、DC電源の正極および負極に結合されてもよい。もちろん、本開示は、異なる数の電極、例えば、1つまたは3より多い電極を含むESCにも適することができる。
[0027]図1に示すように、複数の突出部103が、間隔を置いて支持面105(すなわち、誘電体層102の上面)上に分布している。ワークピースSが誘電体層102上に配置されるとき、ワークピースSの裏面は複数の突出部103に接触するが、支持面105には接触しない。これにより、ワークピースSと誘電体層102との間の摩擦によって発生する粒子の数を低減することができる。同時に、突出部103のそれぞれの間の隙間に粒子Kが発生することから、突出部103の高さHが粒子Kの大きさよりも大きい限り、確実に粒子KがワークピースSの裏面に接触して付着しないようにすることができる。
[0028]さらに、突出部103は、10−4Ω・cm〜10Ω・cmの範囲の抵抗率を有する水素フリーアモルファスカーボンによって形成される。水素フリーアモルファスカーボンは、ダイヤモンドライクカーボン(DLC)である。DLCは、炭素から構成され、構造および特性においてダイヤモンドに類似している。DLCは、ダイヤモンドを構成するSP3結合とグラファイトを構成するSP2結合の両方を含むため、ダイヤモンドライクカーボンと呼ばれる。SP3結合の含有量は約85%に達し、したがって、DLCは他の素材よりも高い硬度を有する。DLCは非晶質物質である。DLCは、高硬度、高弾性率、および低摩擦係数を有することから、DLCは、良好な耐摩耗性および真空トライボロジー特性を有し、耐摩耗性コーティングとして非常に適している。ESCに対して、DLC素材は硬度が高く、耐摩耗性優れることから、粒子の発生を効果的に防止することができる。
[0029]加えて、DLCは、水素含有および水素フリーの2つのタイプを含む。水素含有DLCは、水素含有アモルファスカーボン(a−C:H)または水素含有ダイヤモンドライクカーボン(DLHC)と呼ばれる。水素フリーDLCは、水素フリーアモルファスカーボン(a−C)と呼ばれる。さらに、SP3結合がドープされた炭素含有量の多いa−Cは、テトラヘドラルアモルファスカーボン(ta−C)とも呼ばれる。水素含有DLCは耐熱性に劣る。DLCの水素は、高温環境で解離して、容易に減るするかもしれない。したがって、水素含有DLCは、高温環境(250℃超)には適さない。
[0030]上記の問題を解決するために、本開示の実施形態によって提供されるESCは、10−4Ω・cm〜10Ω・cmの範囲の抵抗率を有する水素フリーアモルファスカーボンによって形成された突出部103を使用することができる。そのため、突出部103は、硬度が高く、耐摩耗性に優れ、粒子の発生を効果的に防止することができる。したがって、突出部103は、粒子が半導体プロセスに悪影響を及ぼすのを防止することができる。したがって、水素は高温条件で解離しない。これにより、高温環境(250℃超)で突出部が容易に脱落して適用できないという問題を解決することができる。
[0031]水素フリーアモルファスカーボンで形成された突出部103は、800℃の真空環境においていかなる特性変化も有さない。大気環境においてでさえ、水素フリーアモルファスカーボンで形成された突出部の最高抵抗温度は500℃に達することができる。したがって、水素フリーアモルファスカーボンでできた突出部を含むESCは、高温安定性の要件を満たすことができる。
[0032]いくつかの実施形態では、上述の突出部103は、テトラヘドラルアモルファスカーボン(ta−C)によって形成され、これは、その高い硬度のために静電チャックの突出部に対して最適な選択である。
[0033]実際の用途では、ワークピースSの電圧を参照として描くように、突出部は導電性であると予想される。図1に示すように、ワークピースSの電位は、電源とワークピースSとの間の電圧差を平衡させるために、導電性突出部103およびワイヤ104を通してDC電源の中性点に導かれてもよい。しかしながら、既存のテクノロジーにおける突出部は、一般に、より高い抵抗率(すなわち、10Ω・cm〜1013Ω・cm)を有しているかもしれず、突出部103の導電率は要件を満たさないかもしれない。
[0034]突出部103の抵抗率は10−4Ω・cm〜10Ω・cmの範囲であることから、突出部103の導電率は要件を満たすことができる。したがって、上述の問題を解決することができる。
[0035]いくつかの実施形態では、突出部103の高さHは、1μm〜3μmの範囲である。したがって、突出部103の高さは、粒子のサイズよりも大きい。これにより、粒子はワークピースSの裏面に付着しないであろう。
[0036]実際の適用では、支持面105上の突出部103の正投影形状および突出部103のサイズは、必要に応じて自由に設定してもよいことに留意する必要がある。さらに、支持面105上の複数の突出部103の分布方法や分布密度も必要に応じて自由に設定してもよい。
[0037]図2は、本開示のいくつかの実施形態にしたがう、ESC100の概略断面図である。図2を参照すると、本開示の実施形態によって提供されるESC100は、上述の実施形態に基づいて最適化される。具体的には、ESC100は、少なくとも1つの接着層をさらに含む。接着層は、複数の突出部103と同数の複数の接着部106を含む。接着部106のそれぞれは、支持面105と複数の突出部103のうちの対応する1つとの間に設けられる。
[0038]上述の接着層により、突出部103と誘電体層102との間の接着性を改善することができ、突出部103が脱落するかもしれないリスクをさらに低減することができる。実際の適用では、接着層の数は、要件を満たすように接着を生じさせる実際の必要性にしたがって設定されてもよい。
[0039]接着層の素材は、接着性を有する金属を含んでもよい。いくつかの実施形態では、金属は、チタンまたはクロムのような、より良好な接着特性を有する素材を含んでもよい。
[0040]別の技術的解決策について、図3は、本開示のいくつかの実施形態にしたがう、ESCの突出部を製造するための方法の概略フローチャートである。図4a−図4fは、本開示のいくつかの実施形態にしたがう、ESCの突出部を製造するための方法の各ステップの状態図である。図3および図4a−図4fを参照すると、本開示の実施形態は、ESCの突出部を製造するための方法を提供し、この方法は、以下のプロセスを含む。
[0041]S1において、ESCの支持面202(すなわち、誘電体層201)上にパターン化されたマスクが形成される。
[0042]具体的には、いくつかの実施形態では、図4bに示すように、マスク層203が支持面202上に形成される。マスク層203は、支持面202を覆う。マスク層203の素材は、フォトレジスト等を含むことができる。マスク層203の厚さは、形成する必要がある突出部の高さ以上であってもよい。図4cに示すように、マスク層203は、パターン化されたマスク203aを形成するために実現される必要がある突出部の形状および間隔にしたがってパターン化されてもよい。
[0043]実際の適用では、パターン化されたマスクは他の方法によって調製されてもよいことに留意する必要がある。例えば、パターン化されたマスクは、ESCが調製される前に予め調製されたマスクパネルであってもよい。マスクパネルは、接着剤または機械的方法を通して支持面202上に固定されてもよい。また、マスクパネルは、複数の中空部分を含むことができる。各中空部分は突出部に対応する。中空部分の形状、2つの隣接する中空部分の間隔、およびマスクパネルの厚さ等は、突出部の実際のパラメータ要件にしたがって設計されてもよい。突出部の高さは、堆積時間にも関連してもよい。
[0044]いくつかの実施形態では、マスクパネルは、比較的低い熱膨張係数を有するセラミック素材を使用することによって調製することができる。水素フリーアモルファスカーボンが比較的低い堆積温度を有するテクノロジーによって形成されるとき、マスクパネルの素材は、KOVARのような比較的低い熱膨張係数を有するセラミックまたは金属素材を含んでいてもよい。
[0045]もちろん、パターン化されたマスクを得るためにどの方法が使用されても、突出部を形成するための以下に説明するプロセスは影響を受けない。
[0046]いくつかの実施形態では、図4dに示すように、上述のプロセスS1の後、突出部を形成するためのプロセスの前に、方法は、以下のプロセスをさらに含む。
[0047]S12において、パターン化されたマスク203aによって覆われたエリアと、パターン化されたマスク203aによって覆われていないエリアとの両方の支持面202上に少なくとも1つの接着層204が堆積される。
[0048]具体的には、接着層204は、マスク203aを覆う第1の部分204aと、支持面202を覆う第2の部分204bとを含む。
[0049]上述の接着層204を用いると、突出部と誘電体層201との間の接着性は、その後に突出部を形成することに関して改善でき、突出部が脱落するかもしれないリスクをさらに低減できる。実際の適用において、接着層の数は、接着要件を満たす実際の必要性にしたがって設定されてもよい。
[0050]接着層204の素材は、接着性を有する金属を含む。いくつかの実施形態では、金属は、チタンまたはクロムのような良好な接着性を有する素材を含む。
[0051]当然ながら、実際の適用では、接着層204が存在しない場合であっても、突出部は、パターン化されたマスク203aの上に直接形成されてもよい。
[0052]突出部の製造プロセスを以下に詳細に説明する。
[0053]S2において、グラファイトターゲットを使用することによって炭素プラズマを発生し、接着層204上に水素フリーアモルファスカーボン層を堆積する。
[0054]具体的には、図4eに示すように、水素フリーアモルファスカーボン層205は、接着層204の第1の部分204aを覆う第3の部分205aと、接着層204の第2の部分204bを覆う第4の部分205bとを含む。もちろん、実際の適用において、接着層204が存在しない場合、水素フリーアモルファスカーボン層205は、マスク203aによって覆われ、および、マスク203aによって覆われていない、支持面202を直接覆ってもよい。
[0055]本開示の実施形態によって提供される突出部を製造するための方法は、グラファイトターゲットを使用して炭素プラズマを発生することによって、堆積方法を通して水素フリーDLCを得ることができる。したがって、水素の解離によって突出部が容易に脱落するかもしれず、高温環境(250℃超)では適用できないという問題を解決することができる。
[0056]いくつかの実施形態では、上述のプロセスS2において、水素フリーアモルファスカーボン層205を堆積するためのプロセス温度は、80℃より低く、または、よりいっそう低い。
[0057]S3において、図4fに示すように、支持面202上に間隔を置いて分布された複数の接着部(すなわち、接着層204の第2の部分204b)と、複数の接着部のうちの対応する1つにそれぞれ設けられた複数の突出部(すなわち、水素フリーアモルファスカーボン層205の第4の部分205b)とを形成するように、マスク203aを除去する。水素フリーアモルファスカーボン層205の第3の部分205aおよびマスク203a上の接着層204の第1の部分204aは、マスク203aと共に除去されることが容易に理解できる。
[0058]当然ながら、実際の用途において、接着層204が存在しない場合、マスク203aが除去された後、複数の突出部(すなわち、水素フリーアモルファスカーボン205の第4の部分205b)は、支持面202上に直接形成され、間隔を置いて分布させてもよい。
[0059]パターン化されたマスク203aが上述のマスクパネルである場合、パターン化されたマスク203aは、機械的方法を通して直接除去されてもよいことに留意する必要がある。パターン化されたマスク203aが、誘電体層201の上に伸びるフォトレジスト層である場合、フォトレジスト層は、現像動作によって除去されてもよく、フォトレジスト層の上の水素フリーアモルファスカーボン層205の第3の部分205aおよび接着層204の第1の部分204aは、剥離されてもよい。現像液は、通常、有機溶液であることから、現像液は、接着層204および水素フリーアモルファスカーボン層205に影響を与えない。
[0060]いくつかの実施形態では、突出部の高さは、1μm〜3μmの範囲であってもよい。したがって、突出部103の高さは、確実に、粒子のサイズよりも大きくてもよい。したがって、確実に粒子がワークピースSの裏面に接触して付着しないようにすることができる。実際の適用では、堆積時間を制御することによって突出部の高さを調整することができる。
[0061]図5は、本開示のいくつかの実施形態にしたがう、ESCの突出部を製造するための機器の概略図である。図5を参照すると、機器は、突出部を形成するために、フィルタ付き陰極真空アーク(FCVA)テクノロジーを使用する。具体的には、機器は、電源401と、チャンバ402と、チャンバ402中に配置されたグラファイトターゲット403とを含むことができる。いくつかの実施形態では、電源401は、例えば、アーク電源であってもよい。
[0062]機器に関して、上述のプロセスS2は、以下のプロセスをさらに含む。
[0063]S21において、アーク電源401を使用して、チャンバ402の第1の領域中のグラファイトターゲット403に、電気アークを通して炭素プラズマを発生させる。
[0064]上述の機器は、異なるプロセス要件にしたがって、炭素プラズマのエネルギーを正確に制御することができる。同時に、突出部の抵抗率は、上述のFCVAプロセスを使用することによって良好に制御できる。したがって、突出部103の導電性を要件に適合させることができる。
[0065]S22において、炭素プラズマが支持面に向かって移動し、水素フリーアモルファスカーボン層が堆積されるとき、炭素プラズマは磁場によってフィルタリングおよび/または集束される。
[0066]具体的には、フィルタ磁場は、チャンバ402の第2の領域中に設けられ、炭素プラズマ中のマクロ粒子および原子群をフィルタリングするように構成される。このような磁気フィルタリングプロセスの後、堆積に使用されるイオンのイオン化率は100%に達することができ、大きな粒子を除去できる。したがって、ESCを加熱することなく、磁場の相互作用の後、FCVAコーティングイオンは、より高くより均一なエネルギーを有することができ、高密度、高硬度、低抵抗率、および超接着層を低温条件下で形成することができる。
[0067]加えて、チャンバ402の第3の領域に集束磁場を設けることができ、ESC404へのフィルタリング後にイオンを集めるように構成されてもよい。したがって、水素フリーアモルファスカーボン層205は、接着層204または支持面202の上に堆積されて、最終的に突出部を形成することができる。
[0068]いくつかの実施形態では、上述の接着層204は、FCVAテクノロジーおよび機器を使用して形成することができる。具体的には、接着層204を形成することは、以下のプロセスを含む。
[0069]S121において、クロムターゲットのような接着層204の素材ターゲットは、チャンバ402の第1の領域で提供される。水素フリーアモルファスカーボン層205を形成する前に、接着層の素材ターゲットは、まず、チャンバ402に対応するポジションに回転されてもよい。次に、水素フリーアモルファスカーボン層205を形成するのと同様のFCVA法を使用して、まず、支持面201上にパターン化された接着層を堆積する。その後、素材ターゲットを交換し、処理S21およびS22を継続して実行してもよい。
[0070]いくつかの実施形態では、パターン化接着層の厚さは、100nm〜3μmの範囲である。この範囲において、接着層と突出部の合計高さは、2μm〜6μmの範囲であってもよい。
[0071]いくつかの実施形態では、水素フリーアモルファスカーボン層205および接着層204を堆積するためのプロセス温度は、80℃より低く、またはよりいっそう低い。このように、金属素材でできたマスクパネルを使用して、突出部および接着層を形成することができる。金属素材のコストは、通常、セラミック素材よりも低い。したがって、FCVA法を使用して突出部を形成するための製造コストを大幅に低減することができる。
[0072]本開示は、水素フリーアモルファスカーボン層205を形成するためにFCVA法を使用することによって限定されないことに留意する必要がある。実際の適用において、物理蒸着法(PVD)、例えば、プラズマ堆積法、無線周波数スパッタリング法、真空陰極アーク堆積法等を使用して、水素フリーアモルファスカーボン層205を形成してもよい。
[0073]水素元素を有するいかなる素材も必要とせずに、PVD法を使用して突出部を形成することによって、高純度炭素ターゲットのみが必要とされてもよい。したがって、水素を含まず、良好な導電性を有する、水素フリーアモルファスカーボンからできた突出部を得ることもできる。
[0074]上述の実施形態は、本開示を説明するために使用されるにすぎず、本開示を限定するものではない。当業者は、本開示の範囲から逸脱することなく、さまざまな修正および変更を行うことができる。したがって、すべての均等な技術的解決策は、本開示の範囲内にあるべきである。

Claims (12)

  1. 静電チャックであって、
    ワークピースを担持するように構成された支持面と、
    前記支持面上に間隔を置いて分布し、10−4Ω・cm〜10Ω・cmの範囲の抵抗率を有する水素フリーアモルファスカーボンによって形成された複数の突出部とを備える、静電チャック。
  2. 突出部の高さは、1μm〜3μmの範囲である、請求項1に記載の静電チャック。
  3. 少なくとも1つの接着層をさらに備え、各接着層は、前記複数の突出部と同数を有する複数の接着部を含み、前記複数の接着部のそれぞれは、前記支持面と前記複数の突出部のうちの対応する1つとの間に設けられる、請求項1に記載の静電チャック。
  4. 前記接着層の素材は、接着性を有する金属を含む、請求項3に記載の静電チャック。
  5. 前記金属はチタンまたはクロムを含む、請求項4に記載の静電チャック。
  6. 誘電体層、前記支持面として使用される前記誘電体層の上面、および、
    前記誘電体層に配置された電極をさらに備える、請求項1から5のうちのいずれか1項に記載の静電チャック。
  7. 静電チャック上に複数の突出部を製造するための方法であって、
    S1において、ワークピースを担持するための前記静電チャックの支持面上にパターン化されたマスクを形成することと、
    S2において、グラファイトターゲットを使用することによって炭素プラズマを発生させ、前記マスクによって覆われたエリアと、前記マスクによって覆われていないエリアとの両方の前記支持面上に水素フリーアモルファスカーボン層を堆積することと、
    S3において、支持面上に間隔を置いて分布した突出部であって、10−4Ω・cm〜10Ω・cmの範囲の抵抗率を有する水素フリーアモルファスカーボンでできた複数の突出部を形成するように、前記マスクを除去することとを含む、方法。
  8. S1の後に、および、S2の前に、
    S12において、前記マスクによって覆われたエリアと、前記マスクによって覆われていないエリアとの両方の前記支持面上に接着層を堆積することと、
    S2において、前記グラファイトターゲットを使用して、前記炭素プラズマを発生し、前記接着層上に前記水素フリーアモルファスカーボン層を堆積することと、
    S3において、前記支持面上に間隔を置いて分布した前記接着層を構成する複数の接着部と、前記複数の接着部のうちの対応する1つに設けられた前記複数の突出部とを形成するように、前記マスクを除去することとをさらに含む、請求項7に記載の方法。
  9. 前記接着層の素材は、チタンまたはクロムのような金属を含む、請求項8に記載の方法。
  10. S2において、プロセス温度は80℃より高くない、請求項7に記載の方法。
  11. S2は、
    S21、前記グラファイトターゲットを使用して、前記炭素プラズマを発生させることと、
    S22、前記炭素プラズマが前記支持面に向かって移動し、前記マスクによって覆われた、および、前記マスクによって覆われていない前記支持面の上に前記水素フリーアモルファスカーボン層が堆積されるとき、磁場を使用して、前記炭素プラズマをフィルタリングおよび/または集束することをさらに含む、請求項7記載の方法。
  12. 突出部の高さは、1μm〜3μmの範囲である、請求項7に記載の方法。
JP2020552750A 2018-03-29 2019-03-28 静電チャックおよびその突出部を製造するための方法 Active JP7119113B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201810271475.2 2018-03-29
CN201810271475.2A CN108538776B (zh) 2018-03-29 2018-03-29 静电卡盘及其制造方法
PCT/CN2019/080031 WO2019184968A1 (zh) 2018-03-29 2019-03-28 静电卡盘及其凸点制造方法

Publications (2)

Publication Number Publication Date
JP2021516871A true JP2021516871A (ja) 2021-07-08
JP7119113B2 JP7119113B2 (ja) 2022-08-16

Family

ID=63482448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020552750A Active JP7119113B2 (ja) 2018-03-29 2019-03-28 静電チャックおよびその突出部を製造するための方法

Country Status (7)

Country Link
US (1) US11309208B2 (ja)
JP (1) JP7119113B2 (ja)
KR (1) KR102428288B1 (ja)
CN (1) CN108538776B (ja)
SG (1) SG11202009425SA (ja)
TW (1) TWI689413B (ja)
WO (1) WO2019184968A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538776B (zh) * 2018-03-29 2021-11-16 北京北方华创微电子装备有限公司 静电卡盘及其制造方法
CN110119073A (zh) * 2019-05-08 2019-08-13 深圳市华星光电技术有限公司 阵列曝光机的卡盘的修复方法、卡盘及阵列曝光机
CN110158029B (zh) * 2019-07-05 2020-07-17 北京北方华创微电子装备有限公司 掩膜结构和fcva设备
CN112018021A (zh) * 2020-10-16 2020-12-01 苏州芯慧联半导体科技有限公司 具有可再生性能的静电卡盘及其成型方法
US11699611B2 (en) 2021-02-23 2023-07-11 Applied Materials, Inc. Forming mesas on an electrostatic chuck

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423193B1 (en) * 1999-08-30 2002-07-23 Case Western Reserve University Nitrogen doped carbon electrodes
JP2007527625A (ja) * 2004-02-24 2007-09-27 アプライド マテリアルズ インコーポレイテッド 汚染物質削減基板移送およびサポートシステム
US20170140970A1 (en) * 2015-11-17 2017-05-18 Applied Materials, Inc. Substrate support assembly with deposited surface features
JP2018014515A (ja) * 2017-09-07 2018-01-25 松田産業株式会社 静電チャック及びその製造方法並びに静電チャックの再生方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583736A (en) * 1994-11-17 1996-12-10 The United States Of America As Represented By The Department Of Energy Micromachined silicon electrostatic chuck
US5903428A (en) * 1997-09-25 1999-05-11 Applied Materials, Inc. Hybrid Johnsen-Rahbek electrostatic chuck having highly resistive mesas separating the chuck from a wafer supported thereupon and method of fabricating same
US20030047283A1 (en) * 2001-09-10 2003-03-13 Applied Materials, Inc. Apparatus for supporting a substrate and method of fabricating same
CN1727410A (zh) * 2005-07-26 2006-02-01 武汉大学 一种纳米复合类金刚石涂层及其制备方法
CN102002683B (zh) * 2010-12-10 2012-09-05 厦门大学 一种含氢类金刚石膜的制备方法
CN102328904B (zh) * 2011-09-30 2015-05-13 上海丽恒光微电子科技有限公司 Mems器件的形成方法
CN105226049B (zh) * 2014-06-26 2019-02-26 中芯国际集成电路制造(上海)有限公司 用于互连层结构的掩膜组件及互连层的制作方法
US20160230269A1 (en) * 2015-02-06 2016-08-11 Applied Materials, Inc. Radially outward pad design for electrostatic chuck surface
JP6132957B2 (ja) * 2015-10-13 2017-05-24 ヤス カンパニー リミテッド 帯電処理による基板チャッキング方法及びシステム
CN107154376A (zh) * 2016-03-03 2017-09-12 北京华卓精科科技股份有限公司 静电卡盘装置
US11086234B2 (en) * 2017-11-08 2021-08-10 Asml Netherlands B.V. Substrate holder and a method of manufacturing a device
CN108538776B (zh) * 2018-03-29 2021-11-16 北京北方华创微电子装备有限公司 静电卡盘及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423193B1 (en) * 1999-08-30 2002-07-23 Case Western Reserve University Nitrogen doped carbon electrodes
JP2007527625A (ja) * 2004-02-24 2007-09-27 アプライド マテリアルズ インコーポレイテッド 汚染物質削減基板移送およびサポートシステム
US20170140970A1 (en) * 2015-11-17 2017-05-18 Applied Materials, Inc. Substrate support assembly with deposited surface features
JP2018014515A (ja) * 2017-09-07 2018-01-25 松田産業株式会社 静電チャック及びその製造方法並びに静電チャックの再生方法

Also Published As

Publication number Publication date
KR102428288B1 (ko) 2022-08-02
SG11202009425SA (en) 2020-10-29
WO2019184968A1 (zh) 2019-10-03
TWI689413B (zh) 2020-04-01
JP7119113B2 (ja) 2022-08-16
KR20200121864A (ko) 2020-10-26
US20210005496A1 (en) 2021-01-07
TW201941922A (zh) 2019-11-01
CN108538776B (zh) 2021-11-16
US11309208B2 (en) 2022-04-19
CN108538776A (zh) 2018-09-14

Similar Documents

Publication Publication Date Title
JP7119113B2 (ja) 静電チャックおよびその突出部を製造するための方法
JP5524213B2 (ja) 調整可能な電気抵抗率を有するウェーハ処理装置
JP5580760B2 (ja) 多点クランプを用いた物理蒸着装置及び方法
JPH04277648A (ja) ダイヤモンド・コーティングを施した静電チャック
CN103794460A (zh) 用于半导体装置性能改善的涂层
TW201119522A (en) Plasma processing apparatus and electrode for same
JP2008520087A (ja) 封入型ウェーハプロセス機器とその作製方法
CN108346611B (zh) 静电吸盘及其制作方法与等离子体处理装置
TWI831061B (zh) 高溫雙極靜電卡盤
US20030047283A1 (en) Apparatus for supporting a substrate and method of fabricating same
JPWO2007043519A1 (ja) 静電吸着機能を有するウエハ加熱装置
JP2011179119A (ja) 熱拡散器を用いた物理蒸着装置及び方法
JPH033249A (ja) 基板保持装置
JP6630025B1 (ja) 半導体製造用部品、複合体コーティング層を含む半導体製造用部品及びその製造方法
CN104241183A (zh) 静电吸盘的制造方法,静电吸盘及等离子体处理装置
US11821082B2 (en) Reduced defect deposition processes
CN104241181B (zh) 静电吸盘的制造方法,静电吸盘及等离子体处理装置
TW202234573A (zh) 具有差異化的陶瓷的靜電卡盤
JP4666817B2 (ja) 高誘電体のエッチング装置
KR101605704B1 (ko) 대면적 바이폴라 정전척의 제조방법 및 이에 의해 제조된 대면적 바이폴라 정전척
TW202230446A (zh) 用於限制直流放電的雙極靜電卡緊
US20110209989A1 (en) Physical vapor deposition with insulated clamp
JP2002368070A (ja) 成膜方法
JPWO2020036715A5 (ja)
JPH06450Y2 (ja) コイル可動式イオンプレ−テイング装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220803

R150 Certificate of patent or registration of utility model

Ref document number: 7119113

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150