JP7119113B2 - 静電チャックおよびその突出部を製造するための方法 - Google Patents

静電チャックおよびその突出部を製造するための方法 Download PDF

Info

Publication number
JP7119113B2
JP7119113B2 JP2020552750A JP2020552750A JP7119113B2 JP 7119113 B2 JP7119113 B2 JP 7119113B2 JP 2020552750 A JP2020552750 A JP 2020552750A JP 2020552750 A JP2020552750 A JP 2020552750A JP 7119113 B2 JP7119113 B2 JP 7119113B2
Authority
JP
Japan
Prior art keywords
protrusions
support surface
mask
layer
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020552750A
Other languages
English (en)
Other versions
JP2021516871A (ja
Inventor
イェ、フア
シ、チュアンユ
ワン、ホウゴン
ジェン、ジングオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Publication of JP2021516871A publication Critical patent/JP2021516871A/ja
Application granted granted Critical
Publication of JP7119113B2 publication Critical patent/JP7119113B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

[0001]本開示は、一般に、半導体処理機器分野の分野に関し、特に、静電チャックおよび静電チャック上の突出部の製造方法に関する。
背景
[0002]半導体製造プロセスでは、静電チャック（ＥＳＣ）は、静電吸着を使用して、処理されるべきワークピース、例えばウエハを固定し、製造プロセスにおいてウエハが移動することを防止する。
[0003]ＥＳＣは、一般に、ウエハを担持する誘電体層を含む。１つ以上の電極が誘電体層に埋め込まれている。例えば、双極静電チャックは、ＤＣ電源の正極および負極に電気的に接続されてＤＣ電圧をそれぞれ供給する２つの電極を含むことができる。このようにして、ウエハは、静電吸着によってＥＳＣの表面にしっかりと取り付けられる。
[0004]しかしながら、ウエハとＥＳＣとの間のこのような密接な接触は、ウエハとＥＳＣとの間の摩擦を引き起こして、小さい粒子を生成するかもしれない。製造時間が徐々に蓄積すると、粒子の数が増加し、ウエハの裏面に多数の粒子が付着するかもしれない。次いで、プロセスステップが進むと、粒子は異なるチャンバに移送され、半導体製造プロセスに悪影響を及ぼすかもしれない。
[0005]上記の状況を回避するために、間隔を置いて複数の突出部をＥＳＣの表面上に形成することができる。したがって、ウエハの裏面に付着した粒子の数を減少させるために、ウエハは、裏面上の突出部を通してＥＳＣと接触するだけでよい。しかしながら、従来の突出部は、耐高温性に劣り、脱落しやすいため、高温環境で使用することができない。
概要
[0006]既存のテクノロジーにおける技術的問題に対して、本開示は静電チャック（ＥＳＣ）を提供する。ＥＳＣは、ワークピースを担持するための支持面と、支持面上に間隔を置いて分布された複数の突出部とを含む。突出部は、１０－４Ω・ｃｍ～１０９Ω・ｃｍの範囲の抵抗率を有する水素フリーアモルファスカーボンによって形成される。
[0007]いくつかの実施形態では、突出部の高さは１μｍ～３μｍの範囲である。
[0008]いくつかの実施形態では、ＥＳＣは接着層をさらに含む。接着層は、突出部の数と同数を有する複数の接着部を含む。接着部のそれぞれは、支持面と突出部のうちの対応する１つとの間に配置される。
[0009]いくつかの実施形態では、接着層の素材は、接着性を有する金属を含む。
[0010]いくつかの実施形態では、金属はチタンまたはクロムを含む。
[0011]いくつかの実施形態では、ＥＳＣは、誘電体層と、誘電体層中に設けられた電極とをさらに含む。誘電体層の上面は支持面として使用される。
[0012]本開示は、ＥＳＣの突出部を製造するための方法をさらに提供し、方法は、以下のプロセスを含む。Ｓ１において、ワークピースを担持するためのＥＳＣの支持面上にパターン化されたマスクを形成する。Ｓ２において、グラファイトターゲットを使用することによって炭素プラズマを発生し、マスクによって覆われたエリアと、マスクによって覆われていないエリアとの両方の支持面上に水素フリーアモルファスカーボン層を堆積する。Ｓ３において、支持面上に間隔を置いて分布され、１０－４Ωｃｍ～１０９Ωｃｍの範囲の抵抗率を有する水素フリーアモルファスカーボンによる複数の突出部を形成するように、マスクを除去する。
[0013]いくつかの実施形態では、プロセスＳ１の後、および、プロセスＳ２の前に、方法は、以下のプロセスをさらに含む。Ｓ１２において、マスクによって覆われたエリアと、マスクによって覆われていないエリアとの両方の支持面上に１つ以上の接着層が堆積される。Ｓ２において、グラファイトターゲットを使用して炭素プラズマを発生し、接着層全体の上に水素フリーアモルファスカーボン層を堆積する。Ｓ３において、支持面上に間隔を置いて分布された複数の接着部と、複数の接着部のうちの対応する１つにそれぞれに設けられた複数の突出部とを形成するように、マスクを除去する。
[0014]いくつかの実施形態では、接着層は、チタンまたはクロムのような金属を含む。
[0015]いくつかの実施形態では、Ｓ２において、プロセス温度は８０℃より高くない。
[0016]いくつかの実施形態では、Ｓ２は、以下のプロセスをさらに含む。Ｓ２１において、グラファイトターゲットを使用して、炭素プラズマを発生する。Ｓ２２において、炭素プラズマが支持面に向かって移動し、マスクによって覆われた、および、マスクによって覆われていない支持面の上に水素フリーアモルファスカーボン層が堆積されるとき、磁場を使用して、炭素プラズマをフィルタリングおよび／または集束する。
[0017]いくつかの実施形態では、突出部の高さは１μｍ～３μｍの範囲である。
[0018] 図１は、本開示のいくつかの実施形態にしたがう、静電チャック（ＥＳＣ）の概略断面図である。 [0019]図２は、本開示のいくつかの実施形態にしたがう、ＥＳＣの概略断面図である。 [0020]図３は、本開示のいくつかの実施形態にしたがう、ＥＳＣの複数の突出部を製造するための方法の概略フローチャートである。 [0021]図４ａは、本開示のいくつかの実施形態にしたがう、ＥＳＣの突出部を製造するための方法の各ステップの状態図である。 図４ｂは、本開示のいくつかの実施形態にしたがう、ＥＳＣの突出部を製造するための方法の各ステップの状態図である。 図４ｃは、本開示のいくつかの実施形態にしたがう、ＥＳＣの突出部を製造するための方法の各ステップの状態図である。 図４ｄは、本開示のいくつかの実施形態にしたがう、ＥＳＣの突出部を製造するための方法の各ステップの状態図である。 図４ｅは、本開示のいくつかの実施形態にしたがう、ＥＳＣの突出部を製造するための方法の各ステップの状態図である。 図４ｆは、本開示のいくつかの実施形態にしたがう、ＥＳＣの突出部を製造するための方法の各ステップの状態図である。 [0022]図５は、本開示のいくつかの実施形態にしたがう、ＥＳＣの突出部を製造するための機器の概略図である。
詳細な説明
[0023]本開示の目的、技術的解決策、および利点をより明確にするために、実施形態と併せて、および図面を参照して、本開示を以下でさらに詳細に説明する。説明は単に例示的なものであり、本開示の範囲を必ずしも限定するものではないことに留意されたい。以下の明細書では、本開示の概念を不必要に不明瞭にすることを避けるために、周知の構造およびテクノロジーの説明は省略される。
[0024]以下の詳細な説明では、本開示のいくつかの特定の実施形態を説明するために参照図面が使用されてもよい。参照図面において、同様の参照番号は、異なる図面において実質的に同様のコンポーネントを説明してもよい。本出願の各特定の実施形態は、当業者が本開示の技術的解決策を実施することができるように、以下で詳細に説明される。他の実施形態を使用することもでき、または、本開示の実施形態に構造的、論理的、もしくは電気的変更を加えることができることを理解すべきである。
[0025]図１は、本開示の実施形態にしたがう、静電チャック（ＥＳＣ）の概略断面図である。図１に示すように、ＥＳＣは、誘電体層１０２と、誘電体層１０２内に設けられた電極１０１とを含む。誘電体層１０２の上面は、ウエハのようなのワークピースＳを担持するための支持面１０５として使用される。いくつかの実施形態では、誘電体層１０２は、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、および、炭化ケイ素（ＳｉＣ）のようなセラミック素材によって形成されてもよく、または、誘電体層１０２は、金属酸化ドープセラミック素材のような導電性素材によって形成されてもよい。
[0026]いくつかの実施形態では、２つの電極１０１が誘電体層１０２に埋め込まれてもよく、すなわち、誘電体層１０２が電極１０１を完全に覆ってもよい。加えて、２つの電極１０１は、それぞれ、ＤＣ電源の正極および負極に結合されてもよい。もちろん、本開示は、異なる数の電極、例えば、１つまたは３より多い電極を含むＥＳＣにも適することができる。
[0027]図１に示すように、複数の突出部１０３が、間隔を置いて支持面１０５（すなわち、誘電体層１０２の上面）上に分布している。ワークピースＳが誘電体層１０２上に配置されるとき、ワークピースＳの裏面は複数の突出部１０３に接触するが、支持面１０５には接触しない。これにより、ワークピースＳと誘電体層１０２との間の摩擦によって発生する粒子の数を低減することができる。同時に、突出部１０３のそれぞれの間の隙間に粒子Ｋが発生することから、突出部１０３の高さＨが粒子Ｋの大きさよりも大きい限り、確実に粒子ＫがワークピースＳの裏面に接触して付着しないようにすることができる。
[0028]さらに、突出部１０３は、１０－４Ω・ｃｍ～１０９Ω・ｃｍの範囲の抵抗率を有する水素フリーアモルファスカーボンによって形成される。水素フリーアモルファスカーボンは、ダイヤモンドライクカーボン（ＤＬＣ）である。ＤＬＣは、炭素から構成され、構造および特性においてダイヤモンドに類似している。ＤＬＣは、ダイヤモンドを構成するＳＰ３結合とグラファイトを構成するＳＰ２結合の両方を含むため、ダイヤモンドライクカーボンと呼ばれる。ＳＰ３結合の含有量は約８５％に達し、したがって、ＤＬＣは他の素材よりも高い硬度を有する。ＤＬＣは非晶質物質である。ＤＬＣは、高硬度、高弾性率、および低摩擦係数を有することから、ＤＬＣは、良好な耐摩耗性および真空トライボロジー特性を有し、耐摩耗性コーティングとして非常に適している。ＥＳＣに対して、ＤＬＣ素材は硬度が高く、耐摩耗性優れることから、粒子の発生を効果的に防止することができる。
[0029]加えて、ＤＬＣは、水素含有および水素フリーの２つのタイプを含む。水素含有ＤＬＣは、水素含有アモルファスカーボン（ａ－Ｃ：Ｈ）または水素含有ダイヤモンドライクカーボン（ＤＬＨＣ）と呼ばれる。水素フリーＤＬＣは、水素フリーアモルファスカーボン（ａ－Ｃ）と呼ばれる。さらに、ＳＰ３結合がドープされた炭素含有量の多いａ－Ｃは、テトラヘドラルアモルファスカーボン（ｔａ－Ｃ）とも呼ばれる。水素含有ＤＬＣは耐熱性に劣る。ＤＬＣの水素は、高温環境で解離して、容易に減るするかもしれない。したがって、水素含有ＤＬＣは、高温環境（２５０℃超）には適さない。
[0030]上記の問題を解決するために、本開示の実施形態によって提供されるＥＳＣは、１０－４Ω・ｃｍ～１０９Ω・ｃｍの範囲の抵抗率を有する水素フリーアモルファスカーボンによって形成された突出部１０３を使用することができる。そのため、突出部１０３は、硬度が高く、耐摩耗性に優れ、粒子の発生を効果的に防止することができる。したがって、突出部１０３は、粒子が半導体プロセスに悪影響を及ぼすのを防止することができる。したがって、水素は高温条件で解離しない。これにより、高温環境（２５０℃超）で突出部が容易に脱落して適用できないという問題を解決することができる。
[0031]水素フリーアモルファスカーボンで形成された突出部１０３は、８００℃の真空環境においていかなる特性変化も有さない。大気環境においてでさえ、水素フリーアモルファスカーボンで形成された突出部の最高抵抗温度は５００℃に達することができる。したがって、水素フリーアモルファスカーボンでできた突出部を含むＥＳＣは、高温安定性の要件を満たすことができる。
[0032]いくつかの実施形態では、上述の突出部１０３は、テトラヘドラルアモルファスカーボン（ｔａ－Ｃ）によって形成され、これは、その高い硬度のために静電チャックの突出部に対して最適な選択である。
[0033]実際の用途では、ワークピースＳの電圧を参照として描くように、突出部は導電性であると予想される。図１に示すように、ワークピースＳの電位は、電源とワークピースＳとの間の電圧差を平衡させるために、導電性突出部１０３およびワイヤ１０４を通してＤＣ電源の中性点に導かれてもよい。しかしながら、既存のテクノロジーにおける突出部は、一般に、より高い抵抗率（すなわち、１０８Ω・ｃｍ～１０１３Ω・ｃｍ）を有しているかもしれず、突出部１０３の導電率は要件を満たさないかもしれない。
[0034]突出部１０３の抵抗率は１０－４Ω・ｃｍ～１０９Ω・ｃｍの範囲であることから、突出部１０３の導電率は要件を満たすことができる。したがって、上述の問題を解決することができる。
[0035]いくつかの実施形態では、突出部１０３の高さＨは、１μｍ～３μｍの範囲である。したがって、突出部１０３の高さは、粒子のサイズよりも大きい。これにより、粒子はワークピースＳの裏面に付着しないであろう。
[0036]実際の適用では、支持面１０５上の突出部１０３の正投影形状および突出部１０３のサイズは、必要に応じて自由に設定してもよいことに留意する必要がある。さらに、支持面１０５上の複数の突出部１０３の分布方法や分布密度も必要に応じて自由に設定してもよい。
[0037]図２は、本開示のいくつかの実施形態にしたがう、ＥＳＣ１００の概略断面図である。図２を参照すると、本開示の実施形態によって提供されるＥＳＣ１００は、上述の実施形態に基づいて最適化される。具体的には、ＥＳＣ１００は、少なくとも１つの接着層をさらに含む。接着層は、複数の突出部１０３と同数の複数の接着部１０６を含む。接着部１０６のそれぞれは、支持面１０５と複数の突出部１０３のうちの対応する１つとの間に設けられる。
[0038]上述の接着層により、突出部１０３と誘電体層１０２との間の接着性を改善することができ、突出部１０３が脱落するかもしれないリスクをさらに低減することができる。実際の適用では、接着層の数は、要件を満たすように接着を生じさせる実際の必要性にしたがって設定されてもよい。
[0039]接着層の素材は、接着性を有する金属を含んでもよい。いくつかの実施形態では、金属は、チタンまたはクロムのような、より良好な接着特性を有する素材を含んでもよい。
[0040]別の技術的解決策について、図３は、本開示のいくつかの実施形態にしたがう、ＥＳＣの突出部を製造するための方法の概略フローチャートである。図４ａ－図４ｆは、本開示のいくつかの実施形態にしたがう、ＥＳＣの突出部を製造するための方法の各ステップの状態図である。図３および図４ａ－図４ｆを参照すると、本開示の実施形態は、ＥＳＣの突出部を製造するための方法を提供し、この方法は、以下のプロセスを含む。
[0041]Ｓ１において、ＥＳＣの支持面２０２（すなわち、誘電体層２０１）上にパターン化されたマスクが形成される。
[0042]具体的には、いくつかの実施形態では、図４ｂに示すように、マスク層２０３が支持面２０２上に形成される。マスク層２０３は、支持面２０２を覆う。マスク層２０３の素材は、フォトレジスト等を含むことができる。マスク層２０３の厚さは、形成する必要がある突出部の高さ以上であってもよい。図４ｃに示すように、マスク層２０３は、パターン化されたマスク２０３ａを形成するために実現される必要がある突出部の形状および間隔にしたがってパターン化されてもよい。
[0043]実際の適用では、パターン化されたマスクは他の方法によって調製されてもよいことに留意する必要がある。例えば、パターン化されたマスクは、ＥＳＣが調製される前に予め調製されたマスクパネルであってもよい。マスクパネルは、接着剤または機械的方法を通して支持面２０２上に固定されてもよい。また、マスクパネルは、複数の中空部分を含むことができる。各中空部分は突出部に対応する。中空部分の形状、２つの隣接する中空部分の間隔、およびマスクパネルの厚さ等は、突出部の実際のパラメータ要件にしたがって設計されてもよい。突出部の高さは、堆積時間にも関連してもよい。
[0044]いくつかの実施形態では、マスクパネルは、比較的低い熱膨張係数を有するセラミック素材を使用することによって調製することができる。水素フリーアモルファスカーボンが比較的低い堆積温度を有するテクノロジーによって形成されるとき、マスクパネルの素材は、ＫＯＶＡＲのような比較的低い熱膨張係数を有するセラミックまたは金属素材を含んでいてもよい。
[0045]もちろん、パターン化されたマスクを得るためにどの方法が使用されても、突出部を形成するための以下に説明するプロセスは影響を受けない。
[0046]いくつかの実施形態では、図４ｄに示すように、上述のプロセスＳ１の後、突出部を形成するためのプロセスの前に、方法は、以下のプロセスをさらに含む。
[0047]Ｓ１２において、パターン化されたマスク２０３ａによって覆われたエリアと、パターン化されたマスク２０３ａによって覆われていないエリアとの両方の支持面２０２上に少なくとも１つの接着層２０４が堆積される。
[0048]具体的には、接着層２０４は、マスク２０３ａを覆う第１の部分２０４ａと、支持面２０２を覆う第２の部分２０４ｂとを含む。
[0049]上述の接着層２０４を用いると、突出部と誘電体層２０１との間の接着性は、その後に突出部を形成することに関して改善でき、突出部が脱落するかもしれないリスクをさらに低減できる。実際の適用において、接着層の数は、接着要件を満たす実際の必要性にしたがって設定されてもよい。
[0050]接着層２０４の素材は、接着性を有する金属を含む。いくつかの実施形態では、金属は、チタンまたはクロムのような良好な接着性を有する素材を含む。
[0051]当然ながら、実際の適用では、接着層２０４が存在しない場合であっても、突出部は、パターン化されたマスク２０３ａの上に直接形成されてもよい。
[0052]突出部の製造プロセスを以下に詳細に説明する。
[0053]Ｓ２において、グラファイトターゲットを使用することによって炭素プラズマを発生し、接着層２０４上に水素フリーアモルファスカーボン層を堆積する。
[0054]具体的には、図４ｅに示すように、水素フリーアモルファスカーボン層２０５は、接着層２０４の第１の部分２０４ａを覆う第３の部分２０５ａと、接着層２０４の第２の部分２０４ｂを覆う第４の部分２０５ｂとを含む。もちろん、実際の適用において、接着層２０４が存在しない場合、水素フリーアモルファスカーボン層２０５は、マスク２０３ａによって覆われ、および、マスク２０３ａによって覆われていない、支持面２０２を直接覆ってもよい。
[0055]本開示の実施形態によって提供される突出部を製造するための方法は、グラファイトターゲットを使用して炭素プラズマを発生することによって、堆積方法を通して水素フリーＤＬＣを得ることができる。したがって、水素の解離によって突出部が容易に脱落するかもしれず、高温環境（２５０℃超）では適用できないという問題を解決することができる。
[0056]いくつかの実施形態では、上述のプロセスＳ２において、水素フリーアモルファスカーボン層２０５を堆積するためのプロセス温度は、８０℃より低く、または、よりいっそう低い。
[0057]Ｓ３において、図４ｆに示すように、支持面２０２上に間隔を置いて分布された複数の接着部（すなわち、接着層２０４の第２の部分２０４ｂ）と、複数の接着部のうちの対応する１つにそれぞれ設けられた複数の突出部（すなわち、水素フリーアモルファスカーボン層２０５の第４の部分２０５ｂ）とを形成するように、マスク２０３ａを除去する。水素フリーアモルファスカーボン層２０５の第３の部分２０５ａおよびマスク２０３ａ上の接着層２０４の第１の部分２０４ａは、マスク２０３ａと共に除去されることが容易に理解できる。
[0058]当然ながら、実際の用途において、接着層２０４が存在しない場合、マスク２０３ａが除去された後、複数の突出部（すなわち、水素フリーアモルファスカーボン２０５の第４の部分２０５ｂ）は、支持面２０２上に直接形成され、間隔を置いて分布させてもよい。
[0059]パターン化されたマスク２０３ａが上述のマスクパネルである場合、パターン化されたマスク２０３ａは、機械的方法を通して直接除去されてもよいことに留意する必要がある。パターン化されたマスク２０３ａが、誘電体層２０１の上に伸びるフォトレジスト層である場合、フォトレジスト層は、現像動作によって除去されてもよく、フォトレジスト層の上の水素フリーアモルファスカーボン層２０５の第３の部分２０５ａおよび接着層２０４の第１の部分２０４ａは、剥離されてもよい。現像液は、通常、有機溶液であることから、現像液は、接着層２０４および水素フリーアモルファスカーボン層２０５に影響を与えない。
[0060]いくつかの実施形態では、突出部の高さは、１μｍ～３μｍの範囲であってもよい。したがって、突出部１０３の高さは、確実に、粒子のサイズよりも大きくてもよい。したがって、確実に粒子がワークピースＳの裏面に接触して付着しないようにすることができる。実際の適用では、堆積時間を制御することによって突出部の高さを調整することができる。
[0061]図５は、本開示のいくつかの実施形態にしたがう、ＥＳＣの突出部を製造するための機器の概略図である。図５を参照すると、機器は、突出部を形成するために、フィルタ付き陰極真空アーク（ＦＣＶＡ）テクノロジーを使用する。具体的には、機器は、電源４０１と、チャンバ４０２と、チャンバ４０２中に配置されたグラファイトターゲット４０３とを含むことができる。いくつかの実施形態では、電源４０１は、例えば、アーク電源であってもよい。
[0062]機器に関して、上述のプロセスＳ２は、以下のプロセスをさらに含む。
[0063]Ｓ２１において、アーク電源４０１を使用して、チャンバ４０２の第１の領域中のグラファイトターゲット４０３に、電気アークを通して炭素プラズマを発生させる。
[0064]上述の機器は、異なるプロセス要件にしたがって、炭素プラズマのエネルギーを正確に制御することができる。同時に、突出部の抵抗率は、上述のＦＣＶＡプロセスを使用することによって良好に制御できる。したがって、突出部１０３の導電性を要件に適合させることができる。
[0065]Ｓ２２において、炭素プラズマが支持面に向かって移動し、水素フリーアモルファスカーボン層が堆積されるとき、炭素プラズマは磁場によってフィルタリングおよび／または集束される。
[0066]具体的には、フィルタ磁場は、チャンバ４０２の第２の領域中に設けられ、炭素プラズマ中のマクロ粒子および原子群をフィルタリングするように構成される。このような磁気フィルタリングプロセスの後、堆積に使用されるイオンのイオン化率は１００%に達することができ、大きな粒子を除去できる。したがって、ＥＳＣを加熱することなく、磁場の相互作用の後、ＦＣＶＡコーティングイオンは、より高くより均一なエネルギーを有することができ、高密度、高硬度、低抵抗率、および超接着層を低温条件下で形成することができる。
[0067]加えて、チャンバ４０２の第３の領域に集束磁場を設けることができ、ＥＳＣ４０４へのフィルタリング後にイオンを集めるように構成されてもよい。したがって、水素フリーアモルファスカーボン層２０５は、接着層２０４または支持面２０２の上に堆積されて、最終的に突出部を形成することができる。
[0068]いくつかの実施形態では、上述の接着層２０４は、ＦＣＶＡテクノロジーおよび機器を使用して形成することができる。具体的には、接着層２０４を形成することは、以下のプロセスを含む。
[0069]Ｓ１２１において、クロムターゲットのような接着層２０４の素材ターゲットは、チャンバ４０２の第1の領域で提供される。水素フリーアモルファスカーボン層２０５を形成する前に、接着層の素材ターゲットは、まず、チャンバ４０２に対応するポジションに回転されてもよい。次に、水素フリーアモルファスカーボン層２０５を形成するのと同様のＦＣＶＡ法を使用して、まず、支持面２０１上にパターン化された接着層を堆積する。その後、素材ターゲットを交換し、処理Ｓ２１およびＳ２２を継続して実行してもよい。
[0070]いくつかの実施形態では、パターン化接着層の厚さは、１００ｎｍ～３μｍの範囲である。この範囲において、接着層と突出部の合計高さは、２μｍ～６μｍの範囲であってもよい。
[0071]いくつかの実施形態では、水素フリーアモルファスカーボン層２０５および接着層２０４を堆積するためのプロセス温度は、８０℃より低く、またはよりいっそう低い。このように、金属素材でできたマスクパネルを使用して、突出部および接着層を形成することができる。金属素材のコストは、通常、セラミック素材よりも低い。したがって、ＦＣＶＡ法を使用して突出部を形成するための製造コストを大幅に低減することができる。
[0072]本開示は、水素フリーアモルファスカーボン層２０５を形成するためにＦＣＶＡ法を使用することによって限定されないことに留意する必要がある。実際の適用において、物理蒸着法（ＰＶＤ）、例えば、プラズマ堆積法、無線周波数スパッタリング法、真空陰極アーク堆積法等を使用して、水素フリーアモルファスカーボン層２０５を形成してもよい。
[0073]水素元素を有するいかなる素材も必要とせずに、ＰＶＤ法を使用して突出部を形成することによって、高純度炭素ターゲットのみが必要とされてもよい。したがって、水素を含まず、良好な導電性を有する、水素フリーアモルファスカーボンからできた突出部を得ることもできる。
[0074]上述の実施形態は、本開示を説明するために使用されるにすぎず、本開示を限定するものではない。当業者は、本開示の範囲から逸脱することなく、さまざまな修正および変更を行うことができる。したがって、すべての均等な技術的解決策は、本開示の範囲内にあるべきである。
以下に、出願当初の特許請求の範囲に記載の事項を、そのまま、付記しておく。
［１］ 静電チャックであって、
ワークピースを担持するように構成された支持面と、
前記支持面上に間隔を置いて分布し、１０ －４ Ω・ｃｍ～１０ ９ Ω・ｃｍの範囲の抵抗率を有する水素フリーアモルファスカーボンによって形成された複数の突出部とを備える、静電チャック。
［２］ 突出部の高さは、１μｍ～３μｍの範囲である、［１］に記載の静電チャック。
［３］ 少なくとも１つの接着層をさらに備え、各接着層は、前記複数の突出部と同数を有する複数の接着部を含み、前記複数の接着部のそれぞれは、前記支持面と前記複数の突出部のうちの対応する１つとの間に設けられる、［１］に記載の静電チャック。
［４］ 前記接着層の素材は、接着性を有する金属を含む、［３］に記載の静電チャック。
［５］ 前記金属はチタンまたはクロムを含む、［４］に記載の静電チャック。
［６］ 誘電体層、前記支持面として使用される前記誘電体層の上面、および、
前記誘電体層に配置された電極をさらに備える、［１］から［５］のうちのいずれか１項に記載の静電チャック。
［７］ 静電チャック上に複数の突出部を製造するための方法であって、
Ｓ１において、ワークピースを担持するための前記静電チャックの支持面上にパターン化されたマスクを形成することと、
Ｓ２において、グラファイトターゲットを使用することによって炭素プラズマを発生させ、前記マスクによって覆われたエリアと、前記マスクによって覆われていないエリアとの両方の前記支持面上に水素フリーアモルファスカーボン層を堆積することと、
Ｓ３において、支持面上に間隔を置いて分布した突出部であって、１０ －４ Ω・ｃｍ～１０ ９ Ω・ｃｍの範囲の抵抗率を有する水素フリーアモルファスカーボンでできた複数の突出部を形成するように、前記マスクを除去することとを含む、方法。
［８］ Ｓ１の後に、および、Ｓ２の前に、
Ｓ１２において、前記マスクによって覆われたエリアと、前記マスクによって覆われていないエリアとの両方の前記支持面上に接着層を堆積することと、
Ｓ２において、前記グラファイトターゲットを使用して、前記炭素プラズマを発生し、前記接着層上に前記水素フリーアモルファスカーボン層を堆積することと、
Ｓ３において、前記支持面上に間隔を置いて分布した前記接着層を構成する複数の接着部と、前記複数の接着部のうちの対応する１つに設けられた前記複数の突出部とを形成するように、前記マスクを除去することとをさらに含む、［７］に記載の方法。
［９］ 前記接着層の素材は、チタンまたはクロムのような金属を含む、［８］に記載の方法。
［１０］ Ｓ２において、プロセス温度は８０℃より高くない、［７］に記載の方法。
［１１］ Ｓ２は、
Ｓ２１、前記グラファイトターゲットを使用して、前記炭素プラズマを発生させることと、
Ｓ２２、前記炭素プラズマが前記支持面に向かって移動し、前記マスクによって覆われた、および、前記マスクによって覆われていない前記支持面の上に前記水素フリーアモルファスカーボン層が堆積されるとき、磁場を使用して、前記炭素プラズマをフィルタリングおよび／または集束することをさらに含む、［７］記載の方法。
［１２］ 突出部の高さは、１μｍ～３μｍの範囲である、［７］に記載の方法。

Claims (11)

  1. 静電チャック上に複数の突出部を製造するための方法であって、該方法は、
    ステップＳ０において、電極の外側を誘電体層で囲むことと、ここで、前記誘電体層の上面がワークピースを担持するための前記静電チャックの支持面として使用され、
    ステップＳ１において、前記静電チャックの支持面上にパターン化されたマスクを形成することと、
    ステップＳ２において、グラファイトターゲットを使用することによって炭素プラズマを発生させ、前記マスクによって覆われたエリアと、前記マスクによって覆われていないエリアとの両方の前記支持面上に水素フリーアモルファスカーボン層を堆積することと、ここで、堆積するためのプロセス温度は８０℃より高くなく、
    ステップＳ３において、水素の解離によって前記複数の突出部が離脱するのを回避するために、前記支持面上に間隔を置いて分布した前記複数の突出部であって、１０－４Ω・ｃｍ～１０９Ω・ｃｍの範囲の抵抗率を有する水素フリーアモルファスカーボンでできた前記複数の突出部を形成するように、前記マスクを除去することと、を備え、
    前記ステップＳ２は、さらに、
    チャンバの第１の領域中の前記グラファイトターゲットに、電気アークを通して前記炭素プラズマを発生させることと、
    前記チャンバの第２の領域中のフィルタ磁場を通して、前記炭素プラズマ中のマクロ粒子および原子群をフィルタリングすることと、
    フィルタリング後に、前記チャンバの第３の領域中の集束磁場を通して、前記炭素プラズマを前記マスクおよび前記静電チャックのベースへ到達させることと、を備える方法。
  2. ステップＳ１の後であってステップＳ２の前に、
    ステップＳ１２において、前記マスクによって覆われたエリアと、前記マスクによって覆われていないエリアとの両方の前記支持面上に接着層を堆積することと、
    ステップＳ２において、前記グラファイトターゲットを使用して、前記炭素プラズマを発生し、前記接着層上に前記水素フリーアモルファスカーボン層を堆積することと、
    ステップＳ３において、前記支持面上に間隔を置いて分布した前記接着層を構成する複数の接着部と、前記複数の接着部のうちの対応する１つに設けられた前記複数の突出部とを形成するように、前記マスクを除去することと、をさらに含む、請求項１に記載の方法。
  3. 前記接着層の素材は、チタンまたはクロムのような金属を含む、請求項２に記載の方法。
  4. ステップＳ２は、さらに、
    ステップＳ２１、前記グラファイトターゲットを使用して、前記炭素プラズマを発生させることと、
    ステップＳ２２、前記炭素プラズマが前記支持面に向かって移動し、前記マスクによって覆われた、および、前記マスクによって覆われていない前記支持面の上に前記水素フリーアモルファスカーボン層が堆積されるとき、磁場を使用して、前記炭素プラズマをフィルタリングおよび／または集束することと、を含む、請求項１に記載の方法。
  5. 突出部の高さは、１μｍ～３μｍの範囲である、請求項１に記載の方法。
  6. 請求項１から５のいずれか一項に記載の方法によって製造される静電チャックであって、
    ワークピースを担持するように構成された支持面と、
    前記支持面上に間隔を置いて分布し、１０－４Ω・ｃｍ～１０９Ω・ｃｍの範囲の抵抗率を有する水素フリーアモルファスカーボンによって形成された複数の突出部と、を備える、静電チャック。
  7. 突出部の高さは、１μｍ～３μｍの範囲である、請求項６に記載の静電チャック。
  8. 少なくとも１つの接着層をさらに備え、各接着層は、前記複数の突出部と同数を有する複数の接着部を含み、前記複数の接着部のそれぞれは、前記支持面と前記複数の突出部のうちの対応する１つとの間に設けられる、請求項６に記載の静電チャック。
  9. 前記接着層の素材は、接着性を有する金属を含む、請求項８に記載の静電チャック。
  10. 前記金属はチタンまたはクロムを含む、請求項９に記載の静電チャック。
  11. 誘電体層と、ここで、前記誘電体層の上面が前記支持面として使用されており、
    前記誘電体層に配置された電極と、をさらに備える、請求項６から１０のいずれか１項に記載の静電チャック。
JP2020552750A 2018-03-29 2019-03-28 静電チャックおよびその突出部を製造するための方法 Active JP7119113B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201810271475.2A CN108538776B (zh) 2018-03-29 2018-03-29 静电卡盘及其制造方法
CN201810271475.2 2018-03-29
PCT/CN2019/080031 WO2019184968A1 (zh) 2018-03-29 2019-03-28 静电卡盘及其凸点制造方法

Publications (2)

Publication Number Publication Date
JP2021516871A JP2021516871A (ja) 2021-07-08
JP7119113B2 true JP7119113B2 (ja) 2022-08-16

Family

ID=63482448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020552750A Active JP7119113B2 (ja) 2018-03-29 2019-03-28 静電チャックおよびその突出部を製造するための方法

Country Status (7)

Country Link
US (1) US11309208B2 (ja)
JP (1) JP7119113B2 (ja)
KR (1) KR102428288B1 (ja)
CN (1) CN108538776B (ja)
SG (1) SG11202009425SA (ja)
TW (1) TWI689413B (ja)
WO (1) WO2019184968A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538776B (zh) * 2018-03-29 2021-11-16 北京北方华创微电子装备有限公司 静电卡盘及其制造方法
CN110119073A (zh) * 2019-05-08 2019-08-13 深圳市华星光电技术有限公司 阵列曝光机的卡盘的修复方法、卡盘及阵列曝光机
CN110158029B (zh) * 2019-07-05 2020-07-17 北京北方华创微电子装备有限公司 掩膜结构和fcva设备
KR20230054860A (ko) * 2020-09-02 2023-04-25 엔테그리스, 아이엔씨. 다이아몬드-유사 탄소 및 침착된 규소-기재 물질을 포함하는 엠보싱을 갖는 정전 척, 및 관련 방법
CN112018021A (zh) * 2020-10-16 2020-12-01 苏州芯慧联半导体科技有限公司 具有可再生性能的静电卡盘及其成型方法
US11699611B2 (en) 2021-02-23 2023-07-11 Applied Materials, Inc. Forming mesas on an electrostatic chuck

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007527625A (ja) 2004-02-24 2007-09-27 アプライド　マテリアルズ　インコーポレイテッド 汚染物質削減基板移送およびサポートシステム
US20170140970A1 (en) 2015-11-17 2017-05-18 Applied Materials, Inc. Substrate support assembly with deposited surface features
JP2018014515A (ja) 2017-09-07 2018-01-25 松田産業株式会社 静電チャック及びその製造方法並びに静電チャックの再生方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583736A (en) * 1994-11-17 1996-12-10 The United States Of America As Represented By The Department Of Energy Micromachined silicon electrostatic chuck
US5903428A (en) * 1997-09-25 1999-05-11 Applied Materials, Inc. Hybrid Johnsen-Rahbek electrostatic chuck having highly resistive mesas separating the chuck from a wafer supported thereupon and method of fabricating same
US6423193B1 (en) * 1999-08-30 2002-07-23 Case Western Reserve University Nitrogen doped carbon electrodes
US20030047283A1 (en) * 2001-09-10 2003-03-13 Applied Materials, Inc. Apparatus for supporting a substrate and method of fabricating same
CN1727410A (zh) * 2005-07-26 2006-02-01 武汉大学 一种纳米复合类金刚石涂层及其制备方法
CN102002683B (zh) * 2010-12-10 2012-09-05 厦门大学 一种含氢类金刚石膜的制备方法
CN102328904B (zh) * 2011-09-30 2015-05-13 上海丽恒光微电子科技有限公司 Mems器件的形成方法
CN105226049B (zh) * 2014-06-26 2019-02-26 中芯国际集成电路制造(上海)有限公司 用于互连层结构的掩膜组件及互连层的制作方法
US20160230269A1 (en) * 2015-02-06 2016-08-11 Applied Materials, Inc. Radially outward pad design for electrostatic chuck surface
JP6132957B2 (ja) * 2015-10-13 2017-05-24 ヤス カンパニー リミテッド 帯電処理による基板チャッキング方法及びシステム
CN107154376A (zh) * 2016-03-03 2017-09-12 北京华卓精科科技股份有限公司 静电卡盘装置
KR102390754B1 (ko) * 2017-11-08 2022-04-26 에이에스엠엘 네델란즈 비.브이. 기판 홀더 및 디바이스를 제조하는 제조 방법
CN108538776B (zh) * 2018-03-29 2021-11-16 北京北方华创微电子装备有限公司 静电卡盘及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007527625A (ja) 2004-02-24 2007-09-27 アプライド　マテリアルズ　インコーポレイテッド 汚染物質削減基板移送およびサポートシステム
US20170140970A1 (en) 2015-11-17 2017-05-18 Applied Materials, Inc. Substrate support assembly with deposited surface features
JP2018014515A (ja) 2017-09-07 2018-01-25 松田産業株式会社 静電チャック及びその製造方法並びに静電チャックの再生方法

Also Published As

Publication number Publication date
KR20200121864A (ko) 2020-10-26
CN108538776B (zh) 2021-11-16
JP2021516871A (ja) 2021-07-08
TWI689413B (zh) 2020-04-01
US11309208B2 (en) 2022-04-19
TW201941922A (zh) 2019-11-01
SG11202009425SA (en) 2020-10-29
US20210005496A1 (en) 2021-01-07
CN108538776A (zh) 2018-09-14
KR102428288B1 (ko) 2022-08-02
WO2019184968A1 (zh) 2019-10-03

Similar Documents

Publication Publication Date Title
JP7119113B2 (ja) 静電チャックおよびその突出部を製造するための方法
JP5524213B2 (ja) 調整可能な電気抵抗率を有するウェーハ処理装置
TW416117B (en) Monocrystalline ceramic electrostatic chuck
JPH04277648A (ja) ダイヤモンド・コーティングを施した静電チャック
EP2466633B1 (en) High efficiency electrostatic chuck assembly for semiconductor wafer processing
US7446284B2 (en) Etch resistant wafer processing apparatus and method for producing the same
JP5580760B2 (ja) 多点クランプを用いた物理蒸着装置及び方法
JP2008520087A (ja) 封入型ウェーハプロセス機器とその作製方法
TW201119522A (en) Plasma processing apparatus and electrode for same
US20030047283A1 (en) Apparatus for supporting a substrate and method of fabricating same
TWI831061B (zh) 高溫雙極靜電卡盤
TW202234573A (zh) 具有差異化的陶瓷的靜電卡盤
CN104241183A (zh) 静电吸盘的制造方法,静电吸盘及等离子体处理装置
TWI760910B (zh) 半導體處理方法
CN104241181A (zh) 静电吸盘的制造方法,静电吸盘及等离子体处理装置
JP4666817B2 (ja) 高誘電体のエッチング装置
WO2002001611A2 (en) Electrostatic chuck and method of fabricating the same
JP3618032B2 (ja) 静電チャック
JP7077460B1 (ja) アルミニウム材及びアルミニウム材用静電気放電特性調整皮膜
TW202225451A (zh) 以介電陳化膜陳化靜電夾盤的系統與方法
JPWO2020036715A5 (ja)
JP2018048410A (ja) ＣｘＮｙＨｚ膜、成膜方法、磁気記録媒体およびその製造方法
JP2694668C (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220803

R150 Certificate of patent or registration of utility model

Ref document number: 7119113

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150