JP2021504959A - ディスプレイ用発光ダイオードおよびこれを有するディスプレイ装置 - Google Patents

ディスプレイ用発光ダイオードおよびこれを有するディスプレイ装置 Download PDF

Info

Publication number
JP2021504959A
JP2021504959A JP2020529153A JP2020529153A JP2021504959A JP 2021504959 A JP2021504959 A JP 2021504959A JP 2020529153 A JP2020529153 A JP 2020529153A JP 2020529153 A JP2020529153 A JP 2020529153A JP 2021504959 A JP2021504959 A JP 2021504959A
Authority
JP
Japan
Prior art keywords
led stack
stack
led
type semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020529153A
Other languages
English (en)
Inventor
ヒョン チェ，ジョン
ヒョン チェ，ジョン
ヨン キム，チャン
ヨン キム，チャン
ジュン イ，ホ
ジュン イ，ホ
ギュ ジャン，ソン
ギュ ジャン，ソン
フン イ，チョン
フン イ，チョン
スン チョ，デ
スン チョ，デ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2021504959A publication Critical patent/JP2021504959A/ja
Priority to JP2023188299A priority Critical patent/JP2024020283A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/13—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Abstract

ディスプレイ用発光ダイオードスタックは、支持基板と、第１ＬＥＤスタックと、第２ＬＥＤスタックと、第３ＬＥＤスタックとを含み、導電性成長基板が第２ＬＥＤスタックまたは第３ＬＥＤスタックに結合され、第１カラーフィルタが第１および第２ＬＥＤスタックの間に介在し、第２ＬＥＤスタックから発生する光を反射させながら、第１ＬＥＤスタックから発生する光を透過させ、第２カラーフィルタが第２および第３ＬＥＤスタックの間に介在し、第３ＬＥＤスタックから発生する光を反射させながら、第１および第２ＬＥＤスタックから発生する光を透過させ、第１ＬＥＤスタックから発生する光は、第２ＬＥＤスタック、第３ＬＥＤスタックおよび導電性成長基板を介して外部に放出され、第２ＬＥＤスタックから発生する光は、第３ＬＥＤスタックおよび導電性成長基板を介して外部に放出される。

Description

本開示の例示的な実施例は、次世代ディスプレイ用発光ダイオードおよびこれを有するディスプレイ装置に関する。
発光ダイオードは、ディスプレイ、車両ランプ、一般照明などを含む多様な分野で無機光源として用いられてきた。長い寿命、低電力消費および速い応答のような多様な利点から、発光ダイオードは当業界で既存の光源を代替している。
典型的な発光ダイオードは、ディスプレイ装置においてバックライト光源として用いられてきた。しかし、最近、マイクロＬＥＤディスプレイが、発光ダイオードを用いてイメージを直接実現するように構成される次世代ディスプレイとして開発された。
一般的に、ディスプレイ装置は、青色、緑色および赤色光の混合により多様な色相を実現する。ディスプレイ装置において、各ピクセルは、青色、緑色および赤色の色相にそれぞれ対応するサブピクセルを含み、これらサブピクセルの色相に基づいて特定のピクセルの色相を決定することにより、イメージはそのようなピクセルの組み合わせにより実現できる。
マイクロＬＥＤディスプレイにおいて、マイクロＬＥＤは、二次元平面上にサブピクセルに対応して配列されるため、複数のマイクロＬＥＤが単一基板上に配列される必要がある。しかし、マイクロＬＥＤは２００μｍ以下の非常に小さい大きさまたは１００μｍ以下の大きさを有することにより、多様な問題が発生する。特に、マイクロＬＥＤの取り扱いにおける困難によってマイクロＬＥＤをディスプレイパネルに実装しにくく、ディスプレイパネル上のマイクロＬＥＤのうち欠陥のあるマイクロＬＥＤを新しいマイクロＬＥＤに取り替えることが困難である。
また、サブピクセルがディスプレイ内で二次元平面内に配列されるため、青色、緑色および赤色の色相のためのサブピクセルを含む１つのピクセルが相対的に大きな面積を占める。そのため、限られた面積内にサブピクセルを配列するためには各サブピクセルの面積が減少しなければならず、それによって、発光面積の減少による明るさの低下が誘発される。
一方、青色、緑色および赤色の色相に対する可視性には大きな差がある。特に、緑色の色相に対する可視性は、赤色の色相に対する可視性よりはるかに高い。結果として、発光ダイオード（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ：ＬＥＤ）が同一の放射光束を放出するときにも、色相によって明るさの差が発生する。可視性による明るさの差を減少させるために、低い可視性を有する色相を放出するＬＥＤの面積が増加できる。しかし、ＬＥＤの面積が増加すれば、サブピクセルの占める面積が増加する。
また、各ＬＥＤに印加される電流密度の調節により明るさの差を減少させることができるが、電流密度の調節による可視性による明るさの差の減少は、ディスプレイの動作を複雑で困難にする。そのため、マイクロＬＥＤを用いるディスプレイ装置の場合、二次元平面でマイクロＬＥＤの占める面積またはマイクロＬＥＤに印加される電流密度を大きく変化させることなく、マイクロＬＥＤが類似する明るさの光を放出できるようにする技術の開発が必要である。
本背景技術の欄に開示された前記情報は単に本発明の概念の背景を理解するためのものであり、そのため、先行技術を構成しない情報を含むことができる。
本開示の例示的な実施例は、ピクセル面積を増加させることなく、各サブピクセルの発光面積の増加を許容するディスプレイ用発光ダイオードおよびこれを有するディスプレイ装置を提供する。
本開示の例示的な実施例は、複数のピクセルの同時製造を許容することで、ディスプレイパネル上に個別に実装される必要がないディスプレイ用発光ダイオードおよびこれを有するディスプレイ装置を提供する。
本開示の例示的な実施例は、ピクセル面積を増加させることなく、各サブピクセルの発光面積の増加を許容するディスプレイ用発光ダイオードおよびこれを有するディスプレイ装置を提供する。
本開示の例示的な実施例は、複数のピクセルの同時製造を許容することで、ディスプレイパネル上に個別に実装される必要がないディスプレイ用発光ダイオードおよびこれを有するディスプレイ装置を提供する。
本開示の例示的な実施例は、複数のピクセルの同時製造を許容することで、ディスプレイパネル上に個別に実装される必要がないディスプレイ用発光ダイオードピクセルおよびこれを含むディスプレイ装置を提供する。
本開示の例示的な実施例は、ピクセル面積を増加させることなく、各サブピクセルの発光面積の増加を許容するディスプレイ用発光ダイオードおよびこれを含むディスプレイ装置を提供する。
本開示の例示的な実施例は、複数のピクセルの同時製造を許容することで、ディスプレイパネル上に個別に実装される必要がないディスプレイ用発光ダイオードおよびこれを含むディスプレイ装置を提供する。
本開示の例示的な実施例は、可視性を考慮して光の放出を調節可能なディスプレイ用発光ダイオードおよびこれを含むディスプレイ装置を提供する。
本開示の例示的な実施例は、ピクセル面積を増加させることなく、各サブピクセルの発光面積の増加を許容するディスプレイ用発光ダイオードおよびこれを有するディスプレイ装置を提供する。
本開示の例示的な実施例は、複数のピクセルの同時製造を許容することで、ディスプレイパネル上に個別に実装される必要がないディスプレイ用発光ダイオードおよびこれを有するディスプレイ装置を提供する。
本開示の例示的な実施例は、可視性を考慮して光の放出を調節可能なディスプレイ用発光ダイオードおよびこれを有するディスプレイ装置を提供する。
本開示の１つの例示的な実施例により、ディスプレイ用発光ダイオードスタックは、支持基板と、支持基板上に配置される第１ＬＥＤスタックと、第１ＬＥＤスタック上に配置される第２ＬＥＤスタックと、第２ＬＥＤスタック上に配置される第３ＬＥＤスタックと、第２ＬＥＤスタックまたは第３ＬＥＤスタックに結合される導電性成長基板と、第１ＬＥＤスタックと第２ＬＥＤスタックとの間に介在し、第２ＬＥＤスタックから発生する光を反射させながら、第１ＬＥＤスタックから発生する光を透過させる第１カラーフィルタと、第２ＬＥＤスタックと第３ＬＥＤスタックとの間に介在し、第３ＬＥＤスタックから発生する光を反射させながら、第１および第２ＬＥＤスタックから発生する光を透過させる第２カラーフィルタとを含み、第１ＬＥＤスタックから発生する光は、第２ＬＥＤスタック、第３ＬＥＤスタックおよび導電性成長基板を介して外部に放出され、第２ＬＥＤスタックから発生する光は、第３ＬＥＤスタックおよび導電性成長基板を介して外部に放出される。
本開示のもう１つの例示的な実施例により、ディスプレイ装置は、支持基板上に配列される複数のピクセルを含み、各ピクセルは、支持基板上に配置される第１ＬＥＤスタックと、第１ＬＥＤスタック上に配置される第２ＬＥＤスタックと、第２ＬＥＤスタック上に配置される第３ＬＥＤスタックと、第２ＬＥＤスタックまたは第３ＬＥＤスタックに結合される導電性成長基板と、第１ＬＥＤスタックと第２ＬＥＤスタックとの間に介在し、第２ＬＥＤスタックから発生する光を反射させながら、第１ＬＥＤスタックから発生する光を透過させる第１カラーフィルタと、第２ＬＥＤスタックと第３ＬＥＤスタックとの間に介在し、第３ＬＥＤスタックから発生する光を反射させながら、第１および第２ＬＥＤスタックから発生する光を透過させる第２カラーフィルタとを含み、第１ＬＥＤスタックから発生する光は、第２ＬＥＤスタック、第３ＬＥＤスタックおよび導電性成長基板を介して外部に放出され、第２ＬＥＤスタックから発生する光は、第３ＬＥＤスタックおよび導電性成長基板を介して外部に放出される。
本開示の１つの例示的な実施例により、ディスプレイ用発光ダイオードスタックは、第１導電型半導体層および第２導電型半導体層を含む第１ＬＥＤスタックと、第１ＬＥＤスタック上に配置される第２ＬＥＤスタックと、第２ＬＥＤスタック上に配置される第３ＬＥＤスタックと、第２ＬＥＤスタックの反対側に配置され、第１ＬＥＤスタックの第１導電型半導体層とオーミック接触を形成するオーミック電極と、第２ＬＥＤスタックの反対側に配置され、第１ＬＥＤスタックの第２導電型半導体層とオーミック接触を形成する反射電極とを含み、第１ＬＥＤスタックから発生する光は、第２ＬＥＤスタックおよび第３ＬＥＤスタックを介して外部に放出され、第２ＬＥＤスタックから発生する光は、第３ＬＥＤスタックを介して外部に放出される。
本開示のもう１つの例示的な実施例により、ディスプレイ装置は、支持基板上に配列される複数のピクセルを含み、各ピクセルは、支持基板上に配置され、第１導電型半導体層および第２導電型半導体層を含む第１ＬＥＤスタックと、第１ＬＥＤスタック上に配置される第２ＬＥＤスタックと、第２ＬＥＤスタック上に配置される第３ＬＥＤスタックと、基板と第１ＬＥＤスタックの第１導電型半導体層との間に介在し、第１ＬＥＤスタックの第１導電型半導体層とオーミック接触を形成するオーミック電極と、基板と第１ＬＥＤスタックの第２導電型半導体層との間に介在し、第１ＬＥＤスタックの第２導電型半導体層とオーミック接触を形成する反射電極とを含み、第１ＬＥＤスタックから発生する光は、第２ＬＥＤスタックおよび第３ＬＥＤスタックを介して外部に放出され、第２ＬＥＤスタックから発生する光は、第３ＬＥＤスタックを介して外部に放出される。
本開示の１つの例示的な実施例により、ディスプレイ用発光ダイオードピクセルは、第１ＬＥＤスタックと、第１ＬＥＤスタック上の一部領域内に配置される第２ＬＥＤスタックと、第２ＬＥＤスタック上の一部領域内に配置される第３ＬＥＤスタックと、第１ＬＥＤスタックの下側に配置される反射電極とを含み、第１〜第３ＬＥＤスタックのそれぞれは、ｎ型半導体層およびｐ型半導体層を含み、第１〜第３ＬＥＤスタックのｎ型半導体層のすべては、反射電極に電気的に接続され、第１ＬＥＤスタック、第２ＬＥＤスタックおよび第３ＬＥＤスタックは、独立して駆動可能である。
本開示のもう１つの例示的な実施例により、ディスプレイ装置は、支持基板上に配列される複数のピクセルを含み、各ピクセルは、第１ＬＥＤスタックと、第１ＬＥＤスタック上の一部領域内に配置される第２ＬＥＤスタックと、第２ＬＥＤスタック上の一部領域内に配置される第３ＬＥＤスタックと、第１ＬＥＤスタックの下側に配置される反射電極とを含み、第１〜第３ＬＥＤスタックのそれぞれは、ｎ型半導体層およびｐ型半導体層を含み、第１〜第３ＬＥＤスタックのｎ型半導体層のすべては、反射電極に電気的に接続され、第１ＬＥＤスタック、第２ＬＥＤスタックおよび第３ＬＥＤスタックは、独立して駆動される。
本開示の１つの例示的な実施例により、ディスプレイ用発光ダイオードスタックは、第１−１ＬＥＤスタックと、第１−１ＬＥＤスタック上に配置される第１−２ＬＥＤスタックと、第１−２ＬＥＤスタック上に配置される第２ＬＥＤスタックと、第２ＬＥＤスタック上に配置される第３ＬＥＤスタックとを含み、第１−１ＬＥＤスタックおよび第１−２ＬＥＤスタックは、赤色光を放出するように適合化され、第２ＬＥＤスタックは、緑色光を放出するように適合化され、第３ＬＥＤスタックは、青色光を放出するように適合化される。
本開示のもう１つの例示的な実施例により、ディスプレイ装置は、支持基板上に配列される複数のピクセルを含み、各ピクセルは、支持基板上に配置される第１−１ＬＥＤスタックと、第１−１ＬＥＤスタック上に配置される第１−２ＬＥＤスタックと、第１−２ＬＥＤスタック上に配置される第２ＬＥＤスタックと、第２ＬＥＤスタック上に配置される第３ＬＥＤスタックとを含み、第１−１ＬＥＤスタックおよび第１−２ＬＥＤスタックは、赤色光を放出するように適合化され、第２ＬＥＤスタックは、緑色光を放出するように適合化され、第３ＬＥＤスタックは、青色光を放出するように適合化される。
本開示の他の例示的な実施例により、ディスプレイ用発光ダイオードスタックは、第１−１ＬＥＤスタックと、第１−１ＬＥＤスタック上に配置される第１−２ＬＥＤスタックと、第１−２ＬＥＤスタック上に配置される第２ＬＥＤスタックと、第２ＬＥＤスタック上に配置される第３ＬＥＤスタックとを含み、第１−１ＬＥＤスタックおよび第１−２ＬＥＤスタックは、ＡｌＧａＩｎＰ系井戸層を含み、第２ＬＥＤスタックは、第１−１および第１−２ＬＥＤスタックより短い波長を有する光を放出するように適合化され、第３ＬＥＤスタックは、第２ＬＥＤスタックより短い波長を有する光を放出するように適合化される。
本開示の１つの例示的な実施例により、ディスプレイ用発光ダイオードスタックは、第１ＬＥＤスタックと、第１ＬＥＤスタック上に配置される第２ＬＥＤスタックと、第２ＬＥＤスタック上に配置される第３ＬＥＤスタックとを含み、第１ＬＥＤスタックは、多重接合ＬＥＤ積層構造を有する。
本開示のもう１つの例示的な実施例により、ディスプレイ装置は、支持基板上に配列される複数のピクセルを含み、各ピクセルは、支持基板上に配置される第１ＬＥＤスタックと、第１ＬＥＤスタック上に配置される第２ＬＥＤスタックと、第２ＬＥＤスタック上に配置される第３ＬＥＤスタックとを含み、第１ＬＥＤスタックは、多重接合ＬＥＤ積層構造を有する。
本開示の１つの例示的な実施例により、ディスプレイ用発光ダイオードスタックが提供される。発光ダイオードスタックは、支持基板と、支持基板上に配置される第１ＬＥＤスタックと、第１ＬＥＤスタック上に配置される第２ＬＥＤスタックと、第２ＬＥＤスタック上に配置される第３ＬＥＤスタックと、第２ＬＥＤスタックまたは第３ＬＥＤスタックに結合される導電性成長基板と、第１ＬＥＤスタックと第２ＬＥＤスタックとの間に介在し、第２ＬＥＤスタックから発生する光を反射させながら、第１ＬＥＤスタックから発生する光を透過させる第１カラーフィルタと、第２ＬＥＤスタックと第３ＬＥＤスタックとの間に介在し、第３ＬＥＤスタックから発生する光を反射させながら、第１および第２ＬＥＤスタックから発生する光を透過させる第２カラーフィルタと、を含み、第１ＬＥＤスタックから発生する光は、第２ＬＥＤスタック、第３ＬＥＤスタックおよび導電性成長基板を介して外部に放出され、第２ＬＥＤスタックから発生する光は、第３ＬＥＤスタックおよび導電性成長基板を介して外部に放出される。
第１〜第３ＬＥＤスタックが互いに積層される構造によって、発光ダイオードスタックは、ピクセル面積を増加させることなく、各サブピクセルの発光面積を増加させることができる。加えて、第１および第２カラーフィルタによって、発光ダイオードスタックは、第１ＬＥＤスタックから発生する光が第２ＬＥＤスタックおよび第３ＬＥＤスタックを介して外部に放出されることを許容し、第２ＬＥＤスタックから発生する光が第３ＬＥＤスタックを介して外部に放出されることを許容し、第２ＬＥＤスタックから発生する光が第１ＬＥＤスタックに進入するのを防止し、第３ＬＥＤスタックから発生する光が第２ＬＥＤスタックに進入するのを防止し、それによって、発光効率を向上させる。
また、第２ＬＥＤスタックまたは第３ＬＥＤスタックのための成長基板は除去されずに残留できて、製造工程の単純化を可能にする。しかし、本開示がこれに限定されるものではないことを理解しなければならない。他の例示的な実施例において、成長基板は除去可能である。
特に、発光ダイオードスタックは、第２ＬＥＤスタックおよび第３ＬＥＤスタックにそれぞれ結合される導電性成長基板を含むことができる。
一方、第１、第２および第３ＬＥＤスタックは、順に配置され、その順に次第に減少する波長を有する光を放出することができる。例えば、第１、第２および第３ＬＥＤスタックは、赤色光、緑色光および青色光をそれぞれ放出することができる。第１、第２および第３ＬＥＤスタックがその順に次第に減少する波長を有する光を放出するので、ＬＥＤスタック間の光干渉を防止することができる。
第１カラーフィルタおよび第２カラーフィルタのそれぞれは、ローパスフィルタ、バンドパスフィルタまたはバンドストップフィルタであってもよい。特に、第１カラーフィルタおよび第２カラーフィルタのそれぞれは、互いに異なる屈折率を有する絶縁層を含むことができる。第１および第２カラーフィルタが絶縁層を含む構造によって、発光ダイオードスタックは、構造において安定性を有することができ、良好な発光効率を示すことができる。例えば、第１カラーフィルタおよび第２カラーフィルタのそれぞれは、分布ブラッグ反射器を含むバンドストップフィルタであってもよい。
導電性成長基板は、Ｓｉ−ドーピングされたＧａＮ系基板であってもよい。成長基板として用いられるＧａＮ系基板は、その上に成長する第２ＬＥＤスタックまたは第３ＬＥＤスタックの転位密度を減少させることができる。第２ＬＥＤスタックまたは第３ＬＥＤスタックは、例えば、１０３〜１０７／ｃｍ２の転位密度を有することができる。結果として、第２ＬＥＤスタックまたは第３ＬＥＤスタックの発光効率が向上することができる。
第１ＬＥＤスタック、第２ＬＥＤスタックおよび第３ＬＥＤスタックは、第１ボンディング層、第２ボンディング層および第３ボンディング層を経由して支持基板上に順に積層される。第１ボンディング層、第２ボンディング層および第３ボンディング層は、透明無機絶縁層、透明有機絶縁層または透明導電層であってもよい。
１つの例示的な実施例において、ディスプレイ用発光ダイオードスタックは、支持基板と第１ＬＥＤスタックとの間に介在する第１ボンディング層と、第１ＬＥＤスタックと第１カラーフィルタとの間に介在する第２ボンディング層と、第２ＬＥＤスタックと第２カラーフィルタとの間に介在する第３ボンディング層とを追加的に含んでもよく、第２ボンディング層は、第１ＬＥＤスタックから発生する光を透過させ、第３ボンディング層は、第１および第２ＬＥＤスタックから発生する光を透過させる。第１〜第３ボンディング層によって、第１ＬＥＤスタック、第２ＬＥＤスタックおよび第３ＬＥＤスタックは、光が第２ボンディング層および第３ボンディング層を介して外部に放出されることを許容しながら、互いにボンディング可能であり、それによって、光損失を防止する。
第１〜第３ＬＥＤスタックは、独立して駆動可能である。このために、発光ダイオードスタックは、多様な構造を有する電極が提供できる。
１つの例示的な実施例において、ディスプレイ用発光ダイオードスタックは、第１ボンディング層と第１ＬＥＤスタックとの間に介在し、第１ＬＥＤスタックのｐ型半導体層とオーミック接触を形成する第１−ｐ反射電極と、第１カラーフィルタと第２ＬＥＤスタックとの間に介在し、第２ＬＥＤスタックのｐ型半導体層とオーミック接触を形成する第２−ｐ透明電極と、第２カラーフィルタと第３ＬＥＤスタックとの間に介在し、第３ＬＥＤスタックのｐ型半導体層とオーミック接触を形成する第３−ｐ透明電極とを追加的に含んでもよく、第１ＬＥＤスタックから発生する光は、第２−ｐ透明電極および第３−ｐ透明電極を介して外部に放出され、第２ＬＥＤスタックから発生する光は、第３−ｐ透明電極を介して外部に放出される。第１−ｐ反射電極、第２−ｐ透明電極および第３−ｐ透明電極は、発光ダイオードスタックにおける電流拡散を助けることができる。また、第１−ｐ反射電極は、第１ＬＥＤスタックから発生する光を外部に放出されるように反射させて、発光効率を向上させることができ、第２−ｐ透明電極および第３−ｐ透明電極は、ＬＥＤスタックから発生する光を透過させて、光損失を防止する。
第２ボンディング層は、第１ＬＥＤスタックのｎ型半導体層に隣接していてもよく、第３ボンディング層は、第２ＬＥＤスタックに結合される導電性成長基板に隣接していてもよい。
他の例示的な実施例において、ディスプレイ用発光ダイオードスタックは、支持基板と第１ＬＥＤスタックとの間に介在する第１ボンディング層と、第１カラーフィルタと第２ＬＥＤスタックとの間に介在する第２ボンディング層と、第２ＬＥＤスタックと第２カラーフィルタとの間に介在する第３ボンディング層とを追加的に含んでもよく、第２ボンディング層および第３ボンディング層は、第１ＬＥＤスタックおよび第２ＬＥＤスタックから発生する光を透過させる。
加えて、ディスプレイ用発光ダイオードスタックは、第１ボンディング層と第１ＬＥＤスタックとの間に介在し、第１ＬＥＤスタックのｎ型半導体層とオーミック接触を形成する第１−ｎ反射電極と、第１ＬＥＤスタックと第１カラーフィルタとの間に介在し、第１ＬＥＤスタックのｐ型半導体層とオーミック接触を形成する第１−ｐ透明電極と、第２ＬＥＤスタックと第３ボンディング層との間に介在し、第２ＬＥＤスタックのｐ型半導体層とオーミック接触を形成する第２−ｐ透明電極と、第２カラーフィルタと第３ＬＥＤスタックとの間に介在し、第３ＬＥＤスタックのｐ型半導体層とオーミック接触を形成する第３−ｐ透明電極とを追加的に含んでもよく、第１ＬＥＤスタックから発生する光は、第１−ｐ透明電極、第２−ｐ透明電極および第３−ｐ透明電極を介して外部に放出され、第２ＬＥＤスタックから発生する光は、第２−ｐ透明電極および第３−ｐ透明電極を介して外部に放出される。
本開示のさらに他の例示的な実施例により、ディスプレイ装置が提供される。ディスプレイ装置は、支持基板上に配列される複数のピクセルを含み、各ピクセルは、支持基板上に配置される第１ＬＥＤスタックと、第１ＬＥＤスタック上に配置される第２ＬＥＤスタックと、第２ＬＥＤスタック上に配置される第３ＬＥＤスタックと、第２ＬＥＤスタックまたは第３ＬＥＤスタックに結合される導電性成長基板と、第１ＬＥＤスタックと第２ＬＥＤスタックとの間に介在し、第２ＬＥＤスタックから発生する光を反射させながら、第１ＬＥＤスタックから発生する光を透過させる第１カラーフィルタと、第２ＬＥＤスタックと第３ＬＥＤスタックとの間に介在し、第３ＬＥＤスタックから発生する光を反射させながら、第１および第２ＬＥＤスタックから発生する光を透過させる第２カラーフィルタとを含み、第１ＬＥＤスタックから発生する光は、第２ＬＥＤスタック、第３ＬＥＤスタックおよび導電性成長基板を介して外部に放出され、第２ＬＥＤスタックから発生する光は、第３ＬＥＤスタックおよび導電性成長基板を介して外部に放出される。
また、ディスプレイ装置は、第２ＬＥＤスタックおよび第３ＬＥＤスタックにそれぞれ結合される導電性成長基板を含むことができる。
第１カラーフィルタおよび第２カラーフィルタのそれぞれは、ローパスフィルタ、バンドパスフィルタまたはバンドストップフィルタであってもよい。
導電性成長基板は、Ｓｉ−ドーピングされたＧａＮ系基板であってもよい。
各ピクセルにおいて、第１、第２および第３ＬＥＤスタックのｐ型半導体層は、共通ラインに電気的に接続され、そのｎ型半導体層は、互いに異なるラインに電気的に接続される。例えば、共通ラインは、データラインであってもよく、互いに異なるラインは、スキャンラインであってもよい。
ディスプレイ装置は、第１、第２および第３ＬＥＤスタックの側面を覆う下部絶縁層を追加的に含んでもよいし、下部絶縁層は、電気的接続のための開口部を含むことができる。
下部絶縁層は、赤色、緑色および青色光を反射させる分布ブラッグ反射器を含むことができる。
１つの例示的な実施例において、ディスプレイ装置は、支持基板と第１ＬＥＤスタックとの間に介在する反射電極を追加的に含んでもよい。反射電極は、共通ラインとして用いられるために、複数のピクセルの上部に連続的に配置される。
もう１つの例示的な実施例において、ディスプレイ装置は、支持基板と第１ＬＥＤスタックとの間に介在する反射電極を追加的に含んでもよい。各反射電極は、各ピクセル領域内に制限的に位置してもよい。
ディスプレイ装置は、支持基板と第１ＬＥＤスタックとの間に介在する第１ボンディング層と、第１ＬＥＤスタックと第２ＬＥＤスタックとの間に介在する第２ボンディング層と、第２ＬＥＤスタックと第２カラーフィルタとの間に介在する第３ボンディング層とを追加的に含んでもよく、第２ボンディング層は、第１ＬＥＤスタックから発生する光を透過させ、第３ボンディング層は、第１および第２ＬＥＤスタックから発生する光を透過させる。
第１ボンディング層、第２ボンディング層および第３ボンディング層は、透明無機絶縁層、透明有機絶縁層または透明導電層であってもよい。
各ピクセルにおいて、第１〜第３ＬＥＤスタックは、独立して駆動可能である。
本開示は、簡単な構造を有し、簡単に製造できる発光積層構造を提供する。
本開示は、発光積層構造を有するディスプレイ装置を提供する。
本発明の概念の実施例は、互いに順に積層され、互いに異なる波長帯域を有する色光（ｃｏｌｏｒ ｌｉｇｈｔｓ）を放出する、複数のエピタキシャルスタックを含む発光積層構造を提供することができる。各エピタキシャルスタックは、色光のうち対応する色光を上方向に放出することができ、エピタキシャルスタックの発光区域は、互いに重なり、エピタキシャルスタックのうち最下端に配置されるエピタキシャルスタックは、その上部表面上に配置される凹凸部分を備える。
各エピタキシャルスタックは、独立して駆動可能である。
エピタキシャルスタックからそれぞれ放出される色光は、互いに異なるエネルギーバンドを有してもよく、エピタキシャルスタックから放出される色光のエネルギーバンドは、エピタキシャルスタックのうち最下端に配置されるエピタキシャルスタックから最上端に配置されるエピタキシャルスタックまで次第に高くなる。
エピタキシャルスタックのうち互いに隣接して配置される２つのエピタキシャルスタックにおいて下部エピタキシャルスタックから放出される色光は、２つのエピタキシャルスタックにおいて上部エピタキシャルスタックを通過して進行することができる。エピタキシャルスタックは、その下に配置されるエピタキシャルスタックからの色光の約８０％以上を透過させることができる。
エピタキシャルスタックは、第１色光を放出するために基板上に配置される第１エピタキシャルスタックと、第１色光とは異なる波長帯域を有する第２色光を放出するために第１エピタキシャルスタック上に配置される第２エピタキシャルスタックと、第１および第２色光とは異なる波長帯域を有する第３色光を放出するために第２エピタキシャルスタック上に配置される第３エピタキシャルスタックとを含むことができる。
第１、第２および第３色光は、それぞれ赤色光、緑色光および青色光であってもよい。
発光積層構造は、第１エピタキシャルスタックと第２エピタキシャルスタックとの間に配置される第１波長通過フィルタを追加的に含んでもよい。
発光積層構造は、第２エピタキシャルスタックと第３エピタキシャルスタックとの間に配置される第２波長通過フィルタを追加的に含んでもよい。
第１、第２および第３エピタキシャルスタックのそれぞれは、基板上に配置されるｐ型半導体層と、ｐ型半導体層上に配置される活性層と、活性層上に配置されるｎ型半導体層とを含むことができる。
第２および第３エピタキシャルスタックのうちの少なくとも１つのｎ型半導体層は、その上に配置される凹凸部分を含むことができる。
発光積層構造は、第１、第２および第３エピタキシャルスタックのｐ型半導体層にそれぞれ接続される第１、第２および第３ｐ型電極を追加的に含んでもよい。
第１ｐ型電極は、基板と第１エピタキシャルスタックとの間に配置される。
第２ｐ型電極は、第１エピタキシャルスタックと第２エピタキシャルスタックとの間に配置される。第２ｐ型電極は、透明導電性材料を含むことができる。
第３ｐ型電極は、第２エピタキシャルスタックと第３エピタキシャルスタックとの間に配置される。第３ｐ型電極は、透明導電性材料を含むことができる。
第１、第２および第３ｐ型電極は、それぞれ第１、第２および第３エピタキシャルスタックを実質的に覆うことができる。
発光積層構造は、第３エピタキシャルスタックを覆い、第２および第３ｐ型電極の上部表面を露出させるためにそれを介して設けられる第１コンタクトホールと、第２および第３ｎ型半導体層の上部表面を露出させるためにそれを介して設けられる第２コンタクトホールとを含む、絶縁層を追加的に含んでもよい。
第１および第２コンタクトホールは、周辺区域内に設けられる。
発光積層構造は、第１、第２および第３エピタキシャルスタックの第１、第２および第３ｐ型電極に共通電圧を印加するためのデータラインを追加的に含んでもよい。データラインは、基板と第１エピタキシャルスタックとの間で第１ｐ型電極に接続され、第１コンタクトホールを介して第２ｐ型電極および第３ｐ型電極に接続される。
発光積層構造は、第１、第２および第３エピタキシャルスタックの第１、第２および第３ｎ型半導体層にそれぞれ信号を印加する第１、第２および第３信号ラインを追加的に含んでもよい。第１信号ラインは、基板と第１エピタキシャルスタックとの間で第１ｎ型半導体層に接続され、第２信号ラインは、第２コンタクトホールを介して第２ｎ型半導体層に接続され、第３信号ラインは、第２コンタクトホールを介して第３ｎ型半導体層に接続される。
本発明の概念の実施例は、発光積層構造が適用されるディスプレイ装置を提供することができる。ディスプレイ装置は、複数のピクセルを含む。各ピクセルは、互いに順に積層され、互いに異なる波長帯域を有する色光を放出する複数のエピタキシャルスタックを含む。各エピタキシャルスタックは、色光のうち対応する色光を上方向に放出し、エピタキシャルスタックの発光区域は、互いに重なり、エピタキシャルスタックのうち最下端に配置されるエピタキシャルスタックは、その上部表面上に配置される凹凸部分を含むことができる。
ディスプレイ装置は、ピクセルに発光信号を印加するためにピクセルに電気的に接続されるライン部（ｌｉｎｅ ｐａｒｔ）を追加的に含んでもよい。
ライン部は、第１方向に延び、第１、第２および第３エピタキシャルスタックの第１半導体層に接続される複数のデータラインと、第１方向と交差する第２方向に延び、第１、第２および第３エピタキシャルスタックの第２半導体層にそれぞれ接続される複数の信号ラインとを含むことができる。
ディスプレイ装置は、パッシブマトリクス方式またはアクティブマトリクス方式で駆動可能である。
上記により、発光積層構造は、簡単な構造を有することができ、簡単に製造できる。また、ディスプレイ装置は、発光積層構造を含むことができる。
本開示は、簡単な構造を有し、簡単に製造できる発光積層構造を提供する。
本発明の概念の実施例は、第１色光を放出する第１エピタキシャルスタックと、第１色光とは異なる第２色光を放出するために第１エピタキシャルスタック上に配置される第２エピタキシャルスタックと、第２エピタキシャルスタック上に配置され、第１および第２エピタキシャルスタックに電気的に接続される電極部とを含む、発光積層構造を提供することができる。第１エピタキシャルスタックの発光区域は、第２エピタキシャルスタックの発光区域と重なってもよく、第１および第２エピタキシャルスタックは、第１および第２色光を下方に放出することができる。
第１色光は、第２色光の波長より短い波長を有することができる。
第１色光は、青色光であってもよく、第２色光は、赤色光であってもよい。
第１および第２エピタキシャルスタックは、互いに独立して駆動可能である。
第１エピタキシャルスタックおよび第２エピタキシャルスタックのうちの少なくとも１つは、その下部表面上に配置される凹凸部分を含むことができる。
発光積層構造は、第１エピタキシャルスタックと第２エピタキシャルスタックとの間に配置される接着層を追加的に含んでもよい。
発光積層構造は、第１エピタキシャルスタックと接着層との間に配置される長波長通過フィルタを追加的に含んでもよい。
第１エピタキシャルスタックは、ｎ型半導体層と、ｎ型半導体層上に配置される活性層と、活性層上に配置されるｐ型半導体層と、ｐ型半導体層上に配置される第１ｐ型コンタクト電極とを含むことができる。
第１ｐ型コンタクト電極は、透明導電性材料を含むことができる。
発光積層構造は、平面図からみて、発光区域に隣接して配置される周辺区域を追加的に含んでもよく、第１ｐ型コンタクト電極は、発光区域と重なるように配置される。
第２エピタキシャルスタックは、第２ｎ型半導体層と、第２ｎ型半導体層上に配置される第２エピタキシャルスタックの活性層と、第２エピタキシャルスタックの活性層上に配置される第２エピタキシャルスタックのｐ型半導体層と、第２ｎ型半導体層上に配置される第２ｎ型コンタクト電極と、第２エピタキシャルスタックのｐ型半導体層上に配置される第２ｐ型コンタクト電極とを含むことができる。
第２ｐ型コンタクト電極は、反射材料を含むことができる。
電極部は、第１ｐ型コンタクト電極および第２ｐ型コンタクト電極に接続される共通電極と、第１エピタキシャルスタックのｎ型半導体層に接続される第１信号電極と、第２ｎ型半導体層に接続される第２信号電極とを含むことができる。
第１コンタクトホールが第２エピタキシャルスタック、第１エピタキシャルスタックの活性層および第１エピタキシャルスタックのｐ型半導体層を介して設けられて、第１エピタキシャルのｎ型半導体層の上部表面を露出させてもよく、第１信号電極は、第１コンタクトホールを介して第１エピタキシャルスタックのｎ型半導体層に接続される。
第３コンタクトホールが第２エピタキシャルスタックを介して設けられて、第１ｐ型コンタクト電極の上部表面を露出させてもよく、共通電極は、第３コンタクトホールを介して第１ｐ型コンタクト電極に接続される。
発光積層構造は、第２エピタキシャルスタックを覆う第１絶縁層を追加的に含んでもよく、第２コンタクトホールが第１絶縁層を介して設けられて、第２ｎ型コンタクト電極の上部表面を露出させてもよく、第２信号電極は、第２コンタクトホールを介して第２ｎ型コンタクト電極に接続される。
発光積層構造は、第１絶縁層上に配置される第２絶縁層を追加的に含んでもよく、第４コンタクトホールが第２絶縁層を介して設けられて、第２ｐ型コンタクト電極の上部表面を露出させてもよく、共通電極は、第４コンタクトホールを介して第２ｐ型コンタクト電極に接続される。
第１エピタキシャルスタックのｎ型半導体層および第２ｎ型半導体層のうちの少なくとも１つは、その下部表面上に配置される凹凸部分を含むことができる。
発光積層構造は、第１エピタキシャルスタックの下部表面上に配置される基板を追加的に含んでもよい。
発光積層構造は、第１エピタキシャルスタックの下部表面上に配置される光変換層を追加的に含んでもよい。
本発明の概念の実施例は、印刷回路基板と、印刷回路基板上に実装される発光積層構造とを含む、照明装置を提供することができる。
本開示の１つの例示的な実施例により、ディスプレイ用発光ダイオードスタックが提供される。発光ダイオードスタックは、第１導電型半導体層および第２導電型半導体層を含む第１ＬＥＤスタックと、第１ＬＥＤスタック上に配置される第２ＬＥＤスタックと、第２ＬＥＤスタック上に配置される第３ＬＥＤスタックと、第２ＬＥＤスタックの反対側に配置され、第１ＬＥＤスタックの第１導電型半導体層とオーミック接触を形成するオーミック電極と、第２ＬＥＤスタックの反対側に配置され、第１ＬＥＤスタックの第２導電型半導体層とオーミック接触を形成する反射電極とを含み、第１ＬＥＤスタックから発生する光は、第２ＬＥＤスタックおよび第３ＬＥＤスタックを介して外部に放出され、第２ＬＥＤスタックから発生する光は、第３ＬＥＤスタックを介して外部に放出される。
第１〜第３ＬＥＤスタックが互いに積層される構造によって、発光ダイオードスタックは、ピクセル面積を増加させることなく、各サブピクセルの発光面積を増加させることができる。第１ＬＥＤスタックから発生する光は、第２ＬＥＤスタックおよび第３ＬＥＤスタックを介して外部に放出され、第２ＬＥＤスタックから発生する光は、第３ＬＥＤスタックを介して外部に放出され、それによって、発光効率を向上させる。
第１ＬＥＤスタックは、第２および第３ＬＥＤスタックより長い波長を有する光を放出することができ、第２ＬＥＤスタックは、第３ＬＥＤスタックより長い波長を有する光を放出することができる。例えば、第１、第２および第３ＬＥＤスタックは、赤色光、緑色光および青色光をそれぞれ放出することができる。第１、第２および第３ＬＥＤスタックがその順に次第に減少する波長を有する光を放出するので、ＬＥＤスタック間の光干渉を防止することができる。
ディスプレイ用発光ダイオードスタックは、第１ＬＥＤスタックと第２ＬＥＤスタックとの間に介在し、第２ＬＥＤスタックから発生する光を反射させながら、第１ＬＥＤスタックから発生する光を透過させる第１カラーフィルタと、第２ＬＥＤスタックと第３ＬＥＤスタックとの間に介在し、第３ＬＥＤスタックから発生する光を反射させながら、第１および第２ＬＥＤスタックから発生する光を透過させる第２カラーフィルタとを追加的に含んでもよい。第１および第２カラーフィルタによって、発光ダイオードスタックは、第２ＬＥＤスタックから発生する光が第１ＬＥＤスタックに進入するのを防止することができ、第３ＬＥＤスタックから発生する光が第２ＬＥＤスタックに進入するのを防止することができ、それによって、発光効率をさらに向上させる。
第１カラーフィルタおよび第２カラーフィルタのそれぞれは、ローパスフィルタ、バンドパスフィルタまたはバンドストップフィルタであってもよい。特に、第１カラーフィルタおよび第２カラーフィルタのそれぞれは、互いに異なる屈折率を有する絶縁層を含むことができる。第１および第２カラーフィルタが絶縁層を含む構造によって、発光ダイオードスタックは、構造において安定性を有することができ、良好な発光効率を示すことができる。
ディスプレイ用発光ダイオードスタックは、第１ＬＥＤスタックの下に配置されて反射電極から絶縁され、オーミック電極に接続されるインターコネクションラインを追加的に含んでもよい。インターコネクションラインは、第１ＬＥＤスタックの第１導電型半導体層に電気的に接続され、ディスプレイ装置においてスキャンラインまたはデータラインとして使用可能である。
ディスプレイ用発光ダイオードスタックは、反射電極とインターコネクションラインとの間に介在し、インターコネクションラインを反射電極から絶縁させる絶縁層を追加的に含んでもよい。
ディスプレイ用発光ダイオードスタックは、支持基板と、支持基板と第１ＬＥＤスタックとの間に介在する第１ボンディング層と、第１ＬＥＤスタックと第２ＬＥＤスタックとの間に介在する第２ボンディング層と、第２ＬＥＤスタックと第３ＬＥＤスタックとの間に介在する第３ボンディング層とを追加的に含んでもよく、第２ボンディング層は、第１ＬＥＤスタックから発生する光を透過させ、第３ボンディング層は、第１および第２ＬＥＤスタックから発生する光を透過させる。
第１ボンディング層は、インターコネクションラインに隣接していてもよい。
ディスプレイ用発光ダイオードスタックは、第２ＬＥＤスタックのｐ型半導体層とオーミック接触を形成する第２−ｐ透明電極と、第３ＬＥＤスタックのｐ型半導体層とオーミック接触を形成する第３−ｐ透明電極とを追加的に含んでもよい。発光ダイオードスタックは、対応するＬＥＤスタックから発生する光の通過を許容する第２−ｐ透明電極および第３−ｐ透明電極を介して電流拡散を達成することができ、それによって、光損失を防止する。
１つの例示的な実施例において、ディスプレイ用発光ダイオードスタックは、第１ＬＥＤスタックと第２ＬＥＤスタックとの間に介在し、第２ＬＥＤスタックから発生する光を反射させながら、第１ＬＥＤスタックから発生する光を透過させる第１カラーフィルタと、第２ＬＥＤスタックと第３ＬＥＤスタックとの間に介在し、第３ＬＥＤスタックから発生する光を反射させながら、第１および第２ＬＥＤスタックから発生する光を透過させる第２カラーフィルタとを追加的に含んでもよく、第１カラーフィルタは、第２ボンディング層上に配置され、第２カラーフィルタは、第３ボンディング層上に配置される。
本開示のさらに他の例示的な実施例により、ディスプレイ装置が提供される。ディスプレイ装置は、支持基板上に配列される複数のピクセルを含み、各ピクセルは、支持基板上に配置され、第１導電型半導体層および第２導電型半導体層を含む第１ＬＥＤスタックと、第１ＬＥＤスタック上に配置される第２ＬＥＤスタックと、第２ＬＥＤスタック上に配置される第３ＬＥＤスタックと、基板と第１ＬＥＤスタックの第１導電型半導体層との間に介在し、第１ＬＥＤスタックの第１導電型半導体層とオーミック接触を形成するオーミック電極と、基板と第１ＬＥＤスタックの第２導電型半導体層との間に介在し、第１ＬＥＤスタックの第２導電型半導体層とオーミック接触を形成する反射電極とを含み、第１ＬＥＤスタックから発生する光は、第２ＬＥＤスタックおよび第３ＬＥＤスタックを介して外部に放出され、第２ＬＥＤスタックから発生する光は、第３ＬＥＤスタックを介して外部に放出される。
第１ＬＥＤスタックは、第２および第３ＬＥＤスタックより長い波長を有する光を放出することができ、第２ＬＥＤスタックは、第３ＬＥＤスタックより長い波長を有する光を放出することができる。
ディスプレイ装置は、支持基板と第１ＬＥＤスタックとの間に介在し、反射電極から絶縁され、オーミック電極に接続されるインターコネクションラインを追加的に含んでもよい。
ディスプレイ装置は、反射電極とインターコネクションラインとの間に介在し、インターコネクションラインを反射電極から絶縁させる絶縁層を追加的に含んでもよい。
ディスプレイ装置は、第１ＬＥＤスタックと第２ＬＥＤスタックとの間に介在し、第２ＬＥＤスタックから発生する光を反射させながら、第１ＬＥＤスタックから発生する光を透過させる第１カラーフィルタと、第２ＬＥＤスタックと第３ＬＥＤスタックとの間に介在し、第３ＬＥＤスタックから発生する光を反射させながら、第１および第２ＬＥＤスタックから発生する光を透過させる第２カラーフィルタとを追加的に含んでもよい。
第１カラーフィルタおよび第２カラーフィルタのそれぞれは、ローパスフィルタ、バンドパスフィルタまたはバンドストップフィルタであってもよい。
各ピクセルにおいて、第１、第２および第３ＬＥＤスタックのｐ型半導体層は、共通ラインに電気的に接続され、そのｎ型半導体層は、互いに異なるラインに電気的に接続される。インターコネクションラインは、第１ＬＥＤスタックのｎ型半導体層に接続されるラインであってもよい。
共通ラインは、データラインであってもよく、異なるラインは、スキャンラインであってもよい。その代わりとして、第１、第２および第３ＬＥＤスタックのｎ型半導体層は、共通ラインに電気的に接続され、そのｐ型半導体層は、互いに異なるラインに電気的に接続されてもよい。
反射電極は、共通ラインとして用いられるために、複数のピクセルの上部に連続的に配置される。
ディスプレイ装置は、第１、第２および第３ＬＥＤスタックの側面を覆う下部絶縁層を追加的に含んでもよく、下部絶縁層は、反射電極、第２ＬＥＤスタックおよび第３ＬＥＤスタックを露出させる開口部を含むことができる。
下部絶縁層は、赤色、緑色および青色光を反射させる分布ブラッグ反射器を含むことができる。
本開示の１つの例示的な実施例により、ディスプレイ用発光ダイオードピクセルは、第１ＬＥＤスタックと、第１ＬＥＤスタック上の一部領域内に配置される第２ＬＥＤスタックと、第２ＬＥＤスタック上の一部領域内に配置される第３ＬＥＤスタックと、第１ＬＥＤスタックの下側に配置される反射電極とを含み、第１〜第３ＬＥＤスタックのそれぞれは、ｎ型半導体層およびｐ型半導体層を含み、第１〜第３ＬＥＤスタックのｎ型半導体層のすべては、反射電極に電気的に接続され、第１ＬＥＤスタック、第２ＬＥＤスタックおよび第３ＬＥＤスタックは、独立して駆動される。
第１〜第３ＬＥＤスタックが互いに重なるように配置可能な構造によって、第１〜第３ＬＥＤスタックは、ウエハボンディングによりウエハレベルで製造可能であり、それによって、第１〜第３ＬＥＤスタックの個別な実装に対する必要性を省く。
加えて、第２ＬＥＤスタックが第１ＬＥＤスタック上の一部領域内に配置され、第３ＬＥＤスタックが第２ＬＥＤスタック上の一部領域内に配置されるので、発光ダイオードピクセルは、第１ＬＥＤスタックおよび第２ＬＥＤスタックから放出される光の、第２ＬＥＤスタックまたは第３ＬＥＤスタックによる、吸収によって誘発される光損失を減少させることができる。
加えて、第１〜第３ＬＥＤスタックのｎ型半導体層が反射電極に電気的に接続されるので、第１〜第３ＬＥＤスタックのカソードが共通ラインに電気的に接続されるピクセルを提供することが可能である。
第１〜第３ＬＥＤスタックは、それぞれ互いに異なる波長を有する光を放出する。いくつかの例示的な実施例において、第１ＬＥＤスタックは、第２ＬＥＤスタックより長い波長を有する光を放出することができ、第２ＬＥＤスタックは、第３ＬＥＤスタックより長い波長を有する光を放出することができる。例えば、第１、第２および第３ＬＥＤスタックは、赤色光、緑色光および青色光をそれぞれ放出することができる。
第１〜第３ＬＥＤスタックのｐ型半導体層は、そのｎ型半導体層上にそれぞれ配置され、反射電極は、第１ＬＥＤスタックのｎ型半導体層とオーミック接触を形成することができる。
発光ダイオードピクセルは、第１ＬＥＤスタックと第２ＬＥＤスタックとの間に介在する第１カラーフィルタと、第２ＬＥＤスタックと第３ＬＥＤスタックとの間に介在する第２カラーフィルタとを追加的に含んでもよい。第１カラーフィルタは、第２ＬＥＤスタックから発生する光を反射させながら、第１ＬＥＤスタックから発生する光を透過させることができ、第２カラーフィルタは、第３ＬＥＤスタックから発生する光を反射させながら、第２ＬＥＤスタックから発生する光を透過させることができる。
第１カラーフィルタは、第２ＬＥＤスタックのｎ型半導体層に隣接していてもよく、第２カラーフィルタは、第３ＬＥＤスタックのｎ型半導体層に隣接していてもよい。
発光ダイオードピクセルは、第１ＬＥＤスタックと第１カラーフィルタとの間に介在する第２ボンディング層と、第２ＬＥＤスタックと第２カラーフィルタとの間に介在する第３ボンディング層とを追加的に含んでもよい。第２ボンディング層は、第１ＬＥＤスタックから発生する光を透過させることができ、第３ボンディング層は、第２ＬＥＤスタックから発生する光を透過させることができる。
発光ダイオードピクセルは、第１ＬＥＤスタックのｐ型半導体層と接触する第１−２オーミック電極と、第２ＬＥＤスタックのｎ型半導体層と接触する第２−１オーミック電極と、第２ＬＥＤスタックのｐ型半導体層と接触する第２−２オーミック電極と、第３ＬＥＤスタックのｎ型半導体層と接触する第３−１オーミック電極と、第３ＬＥＤスタックのｐ型半導体層と接触する第３−２オーミック電極とを追加的に含んでもよい。加えて、第１−２オーミック電極は、第１ＬＥＤスタックの一部領域の外部でｎ型半導体層と接触可能であり、第２−１オーミック電極および第２−２オーミック電極は、第２ＬＥＤスタックの一部領域の外部でｎ型およびｐ型半導体層とそれぞれ接触可能である。
また、第３−１オーミック電極は、第３ＬＥＤスタックのｎ型半導体層上でｎ型半導体層と接触可能であり、第３−２オーミック電極は、第３ＬＥＤスタックのｐ型半導体層上でｐ型半導体層と接触可能である。
発光ダイオードピクセルは、第２−１オーミック電極および第３−１オーミック電極を反射電極にそれぞれ電気的に接続する接続部分を追加的に含んでもよい。したがって、第２ＬＥＤスタックのｎ型半導体層と第３ＬＥＤスタックのｐ型半導体層は、オーミック電極および接続部分を介して反射電極に電気的に接続される。
一方、第１ＬＥＤスタックの一部領域を除いた第１ＬＥＤスタック領域の面積、第２ＬＥＤスタックの一部領域を除いた第２ＬＥＤスタック領域の面積および第３ＬＥＤスタック領域の面積は、互いに異なってもよい。第１〜第３ＬＥＤスタックが互いに異なる可視性を有する光を放出するので、第１〜第３ＬＥＤスタックの面積の調節により、より低い可視性を有する光の光度をより高い可視性を有する光の光度以上に増加させることが可能である。
本開示のさらに他の例示的な実施例により、ディスプレイ装置が提供される。ディスプレイ装置は、支持基板上に配列される複数のピクセルを含み、各ピクセルは、第１ＬＥＤスタックと、第１ＬＥＤスタック上の一部領域内に配置される第２ＬＥＤスタックと、第２ＬＥＤスタック上の一部領域内に配置される第３ＬＥＤスタックと、第１ＬＥＤスタックの下側に配置される反射電極とを含み、第１〜第３ＬＥＤスタックのそれぞれは、ｎ型半導体層およびｐ型半導体層を含み、第１〜第３ＬＥＤスタックのｎ型半導体層のすべては、反射電極に電気的に接続され、第１ＬＥＤスタック、第２ＬＥＤスタックおよび第３ＬＥＤスタックは、独立して駆動可能である。
第１ＬＥＤスタック、第２ＬＥＤスタックおよび第３ＬＥＤスタックは、それぞれ互いに異なる波長を有する光を放出することができる。
第１ＬＥＤスタックのｎ型半導体層、第２ＬＥＤスタックのｎ型半導体層および第３ＬＥＤスタックのｎ型半導体層は、共通ラインに電気的に接続され、第１ＬＥＤスタックのｐ型半導体層、第２ＬＥＤスタックのｐ型半導体層および第３ＬＥＤスタックのｐ型半導体層は、互いに異なるラインに電気的に接続される。したがって、第１ＬＥＤスタック、第２ＬＥＤスタックおよび第３ＬＥＤスタックは、独立して駆動可能である。
一方、第１〜第３ＬＥＤスタックのｐ型半導体層は、そのｎ型半導体層上にそれぞれ配置され、反射電極は、第１ＬＥＤスタックのｎ型半導体層とオーミック接触を形成することができる。
各ピクセルは、第１ＬＥＤスタックと第２ＬＥＤスタックとの間に介在する第１カラーフィルタと、第２ＬＥＤスタックと第３ＬＥＤスタックとの間に介在する第２カラーフィルタとを追加的に含んでもよく、第１カラーフィルタは、第２ＬＥＤスタックから発生する光を反射させながら、第１ＬＥＤスタックから発生する光を透過させ、第２カラーフィルタは、第３ＬＥＤスタックから発生する光を反射させながら、第２ＬＥＤスタックで発生する光を透過させる。
各ピクセルは、支持基板と反射電極との間に介在する第１ボンディング層と、第１ＬＥＤスタックと第１カラーフィルタとの間に介在する第２ボンディング層と、第２ＬＥＤスタックと第２カラーフィルタとの間に介在する第３ボンディング層とを追加的に含んでもよい。
各ピクセルは、第１ＬＥＤスタックのｐ型半導体層と接触する第１−２オーミック電極と、第２ＬＥＤスタックのｎ型半導体層と接触する第２−１オーミック電極と、第２ＬＥＤスタックのｐ型半導体層と接触する第２−２オーミック電極と、第３ＬＥＤスタックのｎ型半導体層と接触する第３−１オーミック電極と、第３ＬＥＤスタックのｐ型半導体層と接触する第３−２オーミック電極とを追加的に含んでもよい。加えて、第１−２オーミック電極は、第１ＬＥＤスタックの一部領域の外部でｐ型半導体層と接触可能であり、第２−１オーミック電極および第２−２オーミック電極は、第２ＬＥＤスタックの一部領域の外部でｎ型およびｐ型半導体層とそれぞれ接触可能である。
また、第３−１オーミック電極は、第３ＬＥＤスタックのｎ型半導体層上でｎ型半導体層と接触可能であり、第３−２オーミック電極は、第３ＬＥＤスタックのｐ型半導体層上でｐ型半導体層と接触可能である。
各ピクセルは、第２−１オーミック電極および第３−１オーミック電極を反射電極にそれぞれ電気的に接続する接続部分を追加的に含んでもよい。
一方、第１ＬＥＤスタックの一部領域を除いた第１ＬＥＤスタック領域の面積、第２ＬＥＤスタックの一部領域を除いた第２ＬＥＤスタック領域の面積および第３ＬＥＤスタック領域の面積は、互いに異なってもよい。例えば、第１ＬＥＤスタックの一部領域を除いた第１ＬＥＤスタック領域の面積は、第２ＬＥＤスタックの一部領域を除いた第２ＬＥＤスタック領域の面積より大きくてよく、第３ＬＥＤスタック領域の面積は、互いに異なってもよい。
本開示の１つの例示的な実施例により、ディスプレイ用発光ダイオードスタックは、支持基板と、支持基板上に配置される第１−１ＬＥＤスタックと、第１−１ＬＥＤスタック上に配置される第１−２ＬＥＤスタックと、第１−２ＬＥＤスタック上に配置される第２ＬＥＤスタックと、第２ＬＥＤスタック上に配置される第３ＬＥＤスタックとを含み、第１−１ＬＥＤスタックおよび第１−２ＬＥＤスタックは、赤色光を放出するように適合化され、第２ＬＥＤスタックは、緑色光を放出するように適合化され、第３ＬＥＤスタックは、青色光を放出するように適合化される。
第１〜第３ＬＥＤスタックが互いに積層される構造によって、発光ダイオードスタックは、ピクセル面積を増加させることなく、各サブピクセルの発光面積を増加させることができる。また、第１−１ＬＥＤスタックが第１−２ＬＥＤスタックと重なるように配置される構造によって、発光ダイオードスタックは、二次元平面でそれによって占有される面積を増加させることなく、赤色光の明るさを増加させることができる。
１つの例示的な実施例において、発光ダイオードスタックは、第１−１ＬＥＤスタックの上部表面とオーミック接触を形成する第１−１上部オーミック接触層と、第１−２ＬＥＤスタックの下部表面とオーミック接触を形成する第１−２下部オーミック接触層とを追加的に含んでもよい。第１−１上部オーミック接触層および第１−２下部オーミック接触層は、互いに電気的に接続される。
発光ダイオードスタックは、第１−１ＬＥＤスタックの下部表面とオーミック接触を形成する第１−１下部オーミック接触層と、第１−２ＬＥＤスタックの上部表面とオーミック接触を形成する第１−２上部オーミック接触層とを追加的に含んでもよく、第１−１ＬＥＤスタックおよび第１−２ＬＥＤスタックは、第１−１下部オーミック接触層と第１−２上部オーミック接触層との間で直列に互いに接続される。
第１−１下部オーミック接触層は、第１−１ＬＥＤスタックから発生する光を反射させる反射層を含むことができる。結果として、第１−１ＬＥＤスタックの発光効率が向上することができる。
発光ダイオードスタックは、第１−１ＬＥＤスタックと第１−２ＬＥＤスタックとの間に介在する第２ボンディング層を追加的に含んでもよい。第２ボンディング層は、透明導電層であってもよい。ボンディング層として透明導電層を採用することにより、第１−１ＬＥＤスタックおよび第１−２ＬＥＤスタックは、容易に互いに電気的に接続される。
いくつかの例示的な実施例において、発光ダイオードスタックは、第１−１ＬＥＤスタックの上部表面とオーミック接触を形成する第１−１上部オーミック接触層と、第１−２ＬＥＤスタックの下部表面とオーミック接触を形成する第１−２下部オーミック接触層と、第１−１ＬＥＤスタックおよび第１−２ＬＥＤスタックの間に介在する第２ボンディング層とを追加的に含んでもよく、第１−１上部オーミック接触層は、第２ボンディング層によって第１−２下部オーミック接触層から絶縁される。第２ボンディング層は、絶縁材料で形成される。
発光ダイオードスタックは、第１−１ＬＥＤスタックの下部表面とオーミック接触を形成する第１−１下部オーミック接触層と、第１−２ＬＥＤスタックの上部表面とオーミック接触を形成する第１−２上部オーミック接触層とを追加的に含んでもよく、第１−１下部オーミック接触層は、第１−２下部オーミック接触層に電気的に接続され、第１−２上部オーミック接触層は、第１−１上部オーミック接触層に電気的に接続される。したがって、第１−１ＬＥＤスタックは、第１−２ＬＥＤスタックに並列に接続される。
発光ダイオードスタックは、第１−２ＬＥＤスタックと第２ＬＥＤスタックとの間に介在し、第２ＬＥＤスタックから発生する光を反射させながら、第１−１および第１−２ＬＥＤスタックから発生する光を透過させる第１カラーフィルタと、第２ＬＥＤスタックと第３ＬＥＤスタックとの間に介在し、第３ＬＥＤスタックから発生する光を反射させながら、第１−１、第１−２および第２ＬＥＤスタックから発生する光を透過させる第２カラーフィルタとを追加的に含んでもよい。
第１−１および第１−２ＬＥＤスタックから発生する光は、第２ＬＥＤスタックおよび第３ＬＥＤスタックを介して外部に放出され、第２ＬＥＤスタックから発生する光は、第３ＬＥＤスタックを介して外部に放出される。
第１および第２カラーフィルタによって、発光ダイオードスタックは、第２ＬＥＤスタックから発生する光が第１−２ＬＥＤスタックに進入するのを防止することができ、第３ＬＥＤスタックから発生する光が第２ＬＥＤスタックに進入するのを防止することができ、それによって、光損失を減少させる。
他の例示的な実施例において、第２ＬＥＤスタックは、第１−２ＬＥＤスタック上で一部領域内に配置され、第３ＬＥＤスタックは、第２ＬＥＤスタック上で一部領域内に配置される。したがって、第１−１および第１−２ＬＥＤスタックから発生する一部の光は、第２ＬＥＤスタックを通過せずに外部に放出され、第２ＬＥＤスタックから発生する一部の光は、第３ＬＥＤスタックを通過せずに外部に放出される。
発光ダイオードスタックは、第１−１ＬＥＤスタックの下側に配置される支持基板と、支持基板と第１−１ＬＥＤスタックとの間に介在する第１ボンディング層と、第１−２ＬＥＤスタックと第１カラーフィルタとの間に介在する第３ボンディング層と、第２ＬＥＤスタックと第２カラーフィルタとの間に介在する第４ボンディング層とを追加的に含んでもよく、第３ボンディング層は、第１−１および第１−２ＬＥＤスタックから発生する光を透過させ、第４ボンディング層は、第１−１、１−２および第２ＬＥＤスタックから発生する光を透過させる。
発光ダイオードスタックは、第１カラーフィルタと第２ＬＥＤスタックとの間に介在し、第２ＬＥＤスタックとオーミック接触を形成する第２透明電極と、第２カラーフィルタと第３ＬＥＤスタックとの間に介在し、第３ＬＥＤスタックとオーミック接触を形成する第３透明電極とを追加的に含んでもよい。
第２透明電極および第３透明電極は、第２ＬＥＤスタックおよび第３ＬＥＤスタックにおける電流拡散を助けることができる。
本開示のもう１つの例示的な実施例により、ディスプレイ装置は、支持基板上に配列される複数のピクセルを含み、各ピクセルは、支持基板上に配置される第１−１ＬＥＤスタックと、第１−１ＬＥＤスタック上に配置される第１−２ＬＥＤスタックと、第１−２ＬＥＤスタック上に配置される第２ＬＥＤスタックと、第２ＬＥＤスタック上に配置される第３ＬＥＤスタックとを含み、第１−１ＬＥＤスタックおよび第１−２ＬＥＤスタックは、赤色光を放出するように適合化され、第２ＬＥＤスタックは、緑色光を放出するように適合化され、第３ＬＥＤスタックは、青色光を放出するように適合化される。
各ピクセルは、互いに重なる第１−１ＬＥＤスタックおよび第１−２ＬＥＤスタックを用いて赤色光を放出するように適合化され、それによって、サブピクセルの面積を増加させることなく、各ピクセル内で赤色光の明るさを増加させる。
１つの例示的な実施例において、第１−１ＬＥＤスタックおよび第１−２ＬＥＤスタックは、直列に互いに接続される。また、各ピクセルにおいて、第１−１、第２および第３ＬＥＤスタックのｐ型半導体層は、共通ラインに電気的に接続され、第１−２、第２および第３ＬＥＤスタックのｎ型半導体層は、互いに異なるラインに電気的に接続される。
もう１つの例示的な実施例において、第１−１ＬＥＤスタックおよび第１−２ＬＥＤスタックは、並列に互いに接続される。また、各ピクセルにおいて、第１−１、第１−２、第２および第３ＬＥＤスタックのｐ型半導体層は、共通ラインに電気的に接続され、第１−１、第２および第３ＬＥＤスタックのｎ型半導体層は、互いに異なるラインに電気的に接続され、第１−２ＬＥＤスタックのｎ型半導体層は、第１−１ＬＥＤスタックのｎ型半導体層に電気的に接続される。
ディスプレイ装置は、第１−１、第１−２、第２および第３ＬＥＤスタックの側面を覆う下部絶縁層を追加的に含んでもよく、下部絶縁層は、第１−２、第２および第３ＬＥＤスタックの少なくとも一部を露出させる開口部を含むことができる。
ディスプレイ装置は、支持基板と第１ＬＥＤスタックとの間に介在する反射電極を追加的に含んでもよい。反射電極は、複数のピクセルの上部に連続的に配置される。
ディスプレイ装置は、第１−２ＬＥＤスタックと第２ＬＥＤスタックとの間に介在し、第２ＬＥＤスタックから発生する光を反射させながら、第１−１および第１−２ＬＥＤスタックから発生する光を透過させる第１カラーフィルタと、第２ＬＥＤスタックと第３ＬＥＤスタックとの間に介在し、第３ＬＥＤスタックから発生する光を反射させながら、第１−１、第１−２および第２ＬＥＤスタックから発生する光を透過させる第２カラーフィルタとを追加的に含んでもよい。
第１−１および第１−２ＬＥＤスタックから発生する光は、第２ＬＥＤスタックおよび第３ＬＥＤスタックを介して外部に放出され、第２ＬＥＤスタックから発生する光は、第３ＬＥＤスタックを介して外部に放出される。
他の例示的な実施例において、第２ＬＥＤスタックは、第１−２ＬＥＤスタック上で一部領域内に配置され、第３ＬＥＤスタックは、第２ＬＥＤスタック上で一部領域内に配置される。したがって、第１−１および第１−２ＬＥＤスタックから発生する一部の光は、第２ＬＥＤスタックを通過せずに外部に放出され、第２ＬＥＤスタックから発生する一部の光は、第３ＬＥＤスタックを通過せずに外部に放出される。
各ピクセルにおいて、第２および第３ＬＥＤスタックは、第１−１および第１−２ＬＥＤスタックと独立して駆動可能であり、第１−１ＬＥＤスタックと第１−２ＬＥＤスタックは、ともに駆動可能である。
本開示の１つの例示的な実施例により、ディスプレイ用発光ダイオードスタックが提供される。発光ダイオードスタックは、第１ＬＥＤスタックと、第１ＬＥＤスタック上に配置される第２ＬＥＤスタックと、第２ＬＥＤスタック上に配置される第３ＬＥＤスタックとを含み、第１ＬＥＤスタックは、多重接合ＬＥＤ積層構造を有する。
第１〜第３ＬＥＤスタックが互いに積層される構造によって、発光ダイオードスタックは、ピクセル面積を増加させることなく、各サブピクセルの発光面積を増加させることができる。また、多重接合ＬＥＤ積層構造を有する第１ＬＥＤスタックを採用することにより、発光ダイオードスタックは、発光面積および電流密度を増加させることなく、第１ＬＥＤスタックの明るさを増加させることができる。
ここで、「ＬＥＤスタック」という用語は、光を放出可能な半導体層のスタックを意味する。加えて、多重接合ＬＥＤ積層構造は、２つ以上のＬＥＤスタックのトンネル接合によって形成されるＬＥＤスタックを意味する。
第１ＬＥＤスタックは、第１−１ＬＥＤスタックと、第１−２ＬＥＤスタックと、第１−１ＬＥＤスタックと第１−２ＬＥＤスタックとの間に介在するトンネル接合層とを含むことができ、第１−１ＬＥＤスタックおよび第１−２ＬＥＤスタックのそれぞれは、ｎ型半導体層と、活性層と、ｐ型半導体層とを含む。
第１ＬＥＤスタックは、ＡｌＧａＩｎＰ系半導体層を含むことができる。
第１ＬＥＤスタックは、第２および第３ＬＥＤスタックより長い波長を有する赤色光を放出することができ、第２ＬＥＤスタックは、第３ＬＥＤスタックより長い波長を有する赤色光を放出することができる。第１−１ＬＥＤスタックは、第１−２ＬＥＤスタックの波長と同一の波長または近似した波長を有する光を放出することができる。例えば、第１、第２および第３ＬＥＤスタックは、赤色光、緑色光および青色光をそれぞれ放出することができる。
また、第１ＬＥＤスタックから発生する光は、第２ＬＥＤスタックおよび第３ＬＥＤスタックを介して外部に放出され、第２ＬＥＤスタックから発生する光は、第３ＬＥＤスタックを介して外部に放出される。
他の例示的な実施例において、第２ＬＥＤスタックは、第１ＬＥＤスタック上で一部領域内に配置され、第３ＬＥＤスタックも、第２ＬＥＤスタック上で一部領域内に配置される。したがって、第１ＬＥＤスタックから発生する光の少なくとも一部は、第２ＬＥＤスタックを通過せずに外部に放出され、第２ＬＥＤスタックから発生する光の少なくとも一部は、第３ＬＥＤスタックを通過せずに外部に放出される。
発光ダイオードスタックは、第１ＬＥＤスタックと第２ＬＥＤスタックとの間に介在し、第２ＬＥＤスタックから発生する光を反射させながら、第１ＬＥＤスタックから発生する光を透過させる第１カラーフィルタと、第２ＬＥＤスタックと第３ＬＥＤスタックとの間に介在し、第３ＬＥＤスタックから発生する光を反射させながら、第１および第２ＬＥＤスタックから発生する光を透過させる第２カラーフィルタとを追加的に含んでもよい。
第１および第２カラーフィルタによって、発光ダイオードスタックは、第１ＬＥＤスタックから発生する光が第２ＬＥＤスタックおよび第３ＬＥＤスタックを介して外部に放出されることを許容し、第２ＬＥＤスタックから発生する光が第３ＬＥＤスタックを介して外部に放出されることを許容し、第２ＬＥＤスタックから発生する光が第１ＬＥＤスタックに進入するのを防止し、第３ＬＥＤスタックから発生する光が第２ＬＥＤスタックに進入するのを防止し、それによって、発光効率を向上させる。
第１カラーフィルタおよび第２カラーフィルタのそれぞれは、ローパスフィルタ、バンドパスフィルタまたはバンドストップフィルタであってもよい。特に、第１カラーフィルタおよび第２カラーフィルタのそれぞれは、分布ブラッグ反射器を含むことができる。第１および第２カラーフィルタが分布ブラッグ反射器を含む構造によって、発光ダイオードスタックは、構造において安定性を有することができ、良好な発光効率を示すことができる。
発光ダイオードスタックは、第１ＬＥＤスタックと第１カラーフィルタとの間に介在する第２ボンディング層と、第２ＬＥＤスタックと第２カラーフィルタとの間に介在する第３ボンディング層とを追加的に含んでもよく、第２ボンディング層は、第１ＬＥＤスタックから発生する光を透過させ、第３ボンディング層は、第１ＬＥＤスタックおよび第２ＬＥＤスタックから発生する光を透過させる。
第２および第３ボンディング層によって、第１ＬＥＤスタック、第２ＬＥＤスタックおよび第３ＬＥＤスタックは、光が第２ボンディング層および第３ボンディング層を介して外部に放出されることを許容しながら、互いにボンディング可能であり、それによって、光損失を防止する。
発光ダイオードスタックは、第１ＬＥＤスタックの下側に配置される支持基板と、支持基板と第１ＬＥＤスタックとの間に介在する第１ボンディング層とを追加的に含んでもよい。
発光ダイオードスタックは、第１ボンディング層と第１ＬＥＤスタックとの間に介在し、第１ＬＥＤスタックのｐ型半導体層とオーミック接触を形成する第１反射電極を追加的に含んでもよい。
第１反射電極は、第１ＬＥＤスタックから発生する光を反射させて、第１ＬＥＤスタックの発光効率を向上させることができる。
発光ダイオードスタックは、第１ＬＥＤスタックの上部表面とオーミック接触を形成する第１オーミック電極を追加的に含んでもよい。
発光ダイオードスタックは、第１カラーフィルタと第２ＬＥＤスタックとの間に介在し、第２ＬＥＤスタックのｐ型半導体層とオーミック接触を形成する第２透明電極と、第２カラーフィルタと第３ＬＥＤスタックとの間に介在し、第３ＬＥＤスタックのｐ型半導体層とオーミック接触を形成する第３透明電極とを追加的に含んでもよく、第１ＬＥＤスタックから発生する光は、第２透明電極および第３透明電極を介して外部に放出され、第２ＬＥＤスタックから発生する光は、第３透明電極を介して外部に放出される。
本開示のさらに他の例示的な実施例により、ディスプレイ装置が提供される。ディスプレイ装置は、支持基板上に配列される複数のピクセルを含み、各ピクセルは、支持基板上に配置される第１ＬＥＤスタックと、第１ＬＥＤスタック上に配置される第２ＬＥＤスタックと、第２ＬＥＤスタック上に配置される第３ＬＥＤスタックとを含み、第１ＬＥＤスタックは、多重接合ＬＥＤ積層構造を有する。
多重接合ＬＥＤ積層構造によって、第１ＬＥＤスタックは、向上した明るさを有することができる。
第１ＬＥＤスタックは、第１−１ＬＥＤスタックと、第１−２ＬＥＤスタックと、第１−１ＬＥＤスタックと第１−２ＬＥＤスタックとの間に介在するトンネル接合層とを含むことができ、第１−１ＬＥＤスタックおよび第１−２ＬＥＤスタックのそれぞれは、ｎ型半導体層と、活性層と、ｐ型半導体層とを含む。
第１ＬＥＤスタックは、ＡｌＧａＩｎＰ系半導体層を含むことができる。
ディスプレイ装置は、第１ＬＥＤスタックと第２ＬＥＤスタックとの間に介在し、第２ＬＥＤスタックから発生する光を反射させながら、第１ＬＥＤスタックから発生する光を透過させる第１カラーフィルタと、第２ＬＥＤスタックと第３ＬＥＤスタックとの間に介在し、第３ＬＥＤスタックから発生する光を反射させながら、第１および第２ＬＥＤスタックから発生する光を透過させる第２カラーフィルタとを追加的に含んでもよく、第１ＬＥＤスタックから発生する光は、第２ＬＥＤスタックおよび第３ＬＥＤスタックを介して外部に放出され、第２ＬＥＤスタックから発生する光は、第３ＬＥＤスタックを介して外部に放出される。
第１カラーフィルタおよび第２カラーフィルタのそれぞれは、ローパスフィルタ、バンドパスフィルタまたはバンドストップフィルタであってもよいし、特定の波長帯域で高い反射率を有する分布ブラッグ反射器を含むことができる。
他の例示的な実施例において、第２ＬＥＤスタックは、第１ＬＥＤスタック上で一部領域内に配置され、第３ＬＥＤスタックも、第２ＬＥＤスタック上で一部領域内に配置される。したがって、第１ＬＥＤスタックから発生する光の少なくとも一部は、第２ＬＥＤスタックを通過せずに外部に放出され、第２ＬＥＤスタックから発生する光の少なくとも一部は、第３ＬＥＤスタックを通過せずに外部に放出される。
各ピクセルにおいて、第１、第２および第３ＬＥＤスタックのｐ型半導体層は、共通ラインに電気的に接続され、そのｎ型半導体層は、互いに異なるラインに電気的に接続される。例えば、共通ラインは、データラインであってもよいし、互いに異なるラインは、スキャンラインであってもよい。
ディスプレイ装置は、第１〜第３ＬＥＤスタックの側面を覆う下部絶縁層を追加的に含んでもよく、下部絶縁層は、赤色、緑色および青色光を反射させる分布ブラッグ反射器を含むことができる。
１つの例示的な実施例において、ディスプレイ装置は、第１ＬＥＤスタックと支持基板との間に介在する反射電極を追加的に含んでもよい。
反射電極は、共通ラインとして用いられるために、複数のピクセルの上部に連続的に配置される。
もう１つの例示的な実施例において、ディスプレイ装置は、支持基板と第１ＬＥＤスタックとの間に介在する反射電極を追加的に含んでもよい。各反射電極は、各ピクセル領域内に制限的に位置してもよい。
各ピクセルにおいて、第１〜第３ＬＥＤスタックは、独立して駆動可能である。
前述した一般的な説明および以下の詳細な説明はすべて例示的かつ説明的であり、請求の範囲に記載の本発明に関するさらなる説明を提供するように意図されたものと理解されなければならない。
本開示の例示的な実施例は、ピクセル面積を増加させることなく、各サブピクセルの発光面積の増加を許容するディスプレイ用発光ダイオードおよびこれを有するディスプレイ装置を提供する。
本開示の例示的な実施例は、複数のピクセルの同時製造を許容することで、ディスプレイパネル上に個別に実装される必要がないディスプレイ用発光ダイオードおよびこれを有するディスプレイ装置を提供する。
本開示の例示的な実施例は、ピクセル面積を増加させることなく、各サブピクセルの発光面積の増加を許容するディスプレイ用発光ダイオードおよびこれを有するディスプレイ装置を提供する。
本開示の例示的な実施例は、複数のピクセルの同時製造を許容することで、ディスプレイパネル上に個別に実装される必要がないディスプレイ用発光ダイオードおよびこれを有するディスプレイ装置を提供する。
本開示の例示的な実施例は、複数のピクセルの同時製造を許容することで、ディスプレイパネル上に個別に実装される必要がないディスプレイ用発光ダイオードピクセル、およびこれを含むディスプレイ装置を提供する。
本開示の例示的な実施例は、ピクセル面積を増加させることなく、各サブピクセルの発光面積の増加を許容するディスプレイ用発光ダイオードおよびこれを含むディスプレイ装置を提供する。
本開示の例示的な実施例は、複数のピクセルの同時製造を許容することで、ディスプレイパネル上に個別に実装される必要がないディスプレイ用発光ダイオードおよびこれを含むディスプレイ装置を提供する。
本開示の例示的な実施例は、可視性を考慮して光の放出を調節可能なディスプレイ用発光ダイオードおよびこれを含むディスプレイ装置を提供する。
本開示の例示的な実施例は、ピクセル面積を増加させることなく、各サブピクセルの発光面積の増加を許容するディスプレイ用発光ダイオードおよびこれを有するディスプレイ装置を提供する。
本開示の例示的な実施例は、複数のピクセルの同時製造を許容することで、ディスプレイパネル上に個別に実装される必要がないディスプレイ用発光ダイオードおよびこれを有するディスプレイ装置を提供する。
本開示の例示的な実施例は、可視性を考慮して光の放出を調節可能なディスプレイ用発光ダイオードおよびこれを有するディスプレイ装置を提供する。
本開示の１つの例示的な実施例によるディスプレイ用発光ダイオードスタックの概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ用発光ダイオードスタックを製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置の作動を示す概略回路図である。 本開示の例示的な実施例によるディスプレイ装置の概略平面図である。 図４に示すディスプレイ装置の１つのピクセルの拡大平面図である。 図５のＡ−Ａ線に沿った概略断面図である。 図５のＢ−Ｂ線に沿った概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示のもう１つの例示的な実施例によるディスプレイ装置の作動を示す概略回路図である。 本開示のもう１つの例示的な実施例によるディスプレイ装置の概略平面図である。 本開示のもう１つの例示的な実施例によるディスプレイ用発光ダイオードスタックの概略断面図である。 本開示のさらに他の例示的な実施例によるディスプレイ用発光ダイオードスタックを製造する方法を示す概略断面図である。 本開示のさらに他の例示的な実施例によるディスプレイ用発光ダイオードスタックを製造する方法を示す概略断面図である。 本開示のさらに他の例示的な実施例によるディスプレイ用発光ダイオードスタックを製造する方法を示す概略断面図である。 本開示のさらに他の例示的な実施例によるディスプレイ用発光ダイオードスタックを製造する方法を示す概略断面図である。 本開示のさらに他の例示的な実施例によるディスプレイ用発光ダイオードスタックを製造する方法を示す概略断面図である。 本開示のさらに他の例示的な実施例によるディスプレイ用発光ダイオードスタックを製造する方法を示す概略断面図である。 は、本開示の他の例示的な実施例によるディスプレイ用発光ダイオードスタックの概略断面図である。 は、本開示のさらに他の１つの例示的な実施例によるディスプレイ用発光ダイオードスタックの概略断面図である。 は、本開示の例示的な実施例による発光積層構造を示す断面図である。 は、ラインのコンタクト部を有する本開示の例示的な実施例による発光積層構造を示す断面図である。 図１６の各エピタキシャルスタックを詳細に示す断面図である。 図１６の各エピタキシャルスタックを詳細に示す断面図である。 図１６の各エピタキシャルスタックを詳細に示す断面図である。 本開示の例示的な実施例による所定の通過フィルタを有する発光積層構造を示す断面図である。 本開示の例示的な実施例によるエピタキシャルスタックの少なくとも一部分で凹凸部分が形成される発光積層構造を示す断面図である。 本開示の例示的な実施例によるエピタキシャルスタックの少なくとも一部分で凹凸部分が形成される発光積層構造を示す断面図である。 本開示の例示的な実施例によるディスプレイデバイスを示す平面図である。 図２１の部分Ｐ１を示す拡大平面図である。 本開示の例示的な実施例によるディスプレイデバイスを示すブロック図である。 パッシブマトリクスタイプのディスプレイデバイス用の１つのサブピクセルを示す回路図である。 アクティブマトリクスタイプのディスプレイデバイス用の第１サブピクセルを示す回路図である。 本開示の例示的な実施例によるピクセルを示す平面図である。 図２６のＩ−Ｉ’線に沿った断面図である。 図２６のＩＩ−ＩＩ’線に沿った断面図である。 第１〜第３エピタキシャルスタックがその上に積層される基板を示す平面図である。 図２８のＩ−Ｉ’線に沿った、基板上に第１〜第３エピタキシャルスタックを積層する工程を順に示す断面図である。 図２８のＩ−Ｉ’線に沿った、基板上に第１〜第３エピタキシャルスタックを積層する工程を順に示す断面図である。 図２８のＩ−Ｉ’線に沿った、基板上に第１〜第３エピタキシャルスタックを積層する工程を順に示す断面図である。 図２８のＩ−Ｉ’線に沿った、基板上に第１〜第３エピタキシャルスタックを積層する工程を順に示す断面図である。 図２８のＩ−Ｉ’線に沿った、基板上に第１〜第３エピタキシャルスタックを積層する工程を順に示す断面図である。 図２８のＩ−Ｉ’線に沿った、基板上に第１〜第３エピタキシャルスタックを積層する工程を順に示す断面図である。 図２８のＩ−Ｉ’線に沿った、基板上に第１〜第３エピタキシャルスタックを積層する工程を順に示す断面図である。 図２８のＩ−Ｉ’線に沿った、基板上に第１〜第３エピタキシャルスタックを積層する工程を順に示す断面図である。 図２８のＩ−Ｉ’線に沿った、基板上に第１〜第３エピタキシャルスタックを積層する工程を順に示す断面図である。 図２８のＩ−Ｉ’線に沿った、基板上に第１〜第３エピタキシャルスタックを積層する工程を順に示す断面図である。 図２８のＩ−Ｉ’線に沿った、基板上に第１〜第３エピタキシャルスタックを積層する工程を順に示す断面図である。 図２８のＩ−Ｉ’線に沿った、基板上に第１〜第３エピタキシャルスタックを積層する工程を順に示す断面図である。 第２および第３エピタキシャルスタックを第２および第３サブスキャンラインおよびデータラインに接続する工程を順に示す平面図である。 図３０ＡのＩ−Ｉ’、ＩＩａ−ＩＩａ’およびＩＩｂ−ＩＩｂ’線に沿った断面図である。 第２および第３エピタキシャルスタックを第２および第３サブスキャンラインおよびデータラインに接続する工程を順に示す平面図である。 図３１ＡのＩ−Ｉ’、ＩＩａ−ＩＩａ’およびＩＩｂ−ＩＩｂ’線に沿った断面図である。 第２および第３エピタキシャルスタックを第２および第３サブスキャンラインおよびデータラインに接続する工程を順に示す平面図である。 図３２ＡのＩ−Ｉ’、ＩＩａ−ＩＩａ’およびＩＩｂ−ＩＩｂ’線に沿った断面図である。 第２および第３エピタキシャルスタックを第２および第３サブスキャンラインおよびデータラインに接続する工程を順に示す平面図である。 図３３ＡのＩ−Ｉ’、ＩＩａ−ＩＩａ’およびＩＩｂ−ＩＩｂ’線に沿った断面図である。 第２および第３エピタキシャルスタックを第２および第３サブスキャンラインおよびデータラインに接続する工程を順に示す平面図である。 図３４ＡのＩ−Ｉ’、ＩＩａ−ＩＩａ’およびＩＩｂ−ＩＩｂ’線に沿った断面図である。 第２および第３エピタキシャルスタックを第２および第３サブスキャンラインおよびデータラインに接続する工程を順に示す平面図である。 図３５ＡのＩ−Ｉ’、ＩＩａ−ＩＩａ’およびＩＩｂ−ＩＩｂ’線に沿った断面図である。 本開示の例示的な実施例による発光積層構造を示す断面図である。 本開示の例示的な実施例による発光積層構造を示す断面図である。 本開示の例示的な実施例による発光積層構造を示す断面図である。 本開示の例示的な実施例による発光積層構造を示す平面図である。 図３７ＡのＩ−Ｉ’線に沿った断面図である。 本開示の例示的な実施例による発光積層構造の製造方法を順に示す平面図である。 図３８ＡのＩ−Ｉ線に沿った断面図である。 本開示の例示的な実施例による発光積層構造の製造方法を順に示す平面図である。 図３９ＡのＩ−Ｉ線に沿った断面図である。 本開示の例示的な実施例による発光積層構造の製造方法を順に示す平面図である。 図４０ＡのＩ−Ｉ線に沿った断面図である。 図４０ＡのＩ−Ｉ線に沿った断面図である。 図４０ＡのＩ−Ｉ線に沿った断面図である。 図４０ＡのＩ−Ｉ線に沿った断面図である。 図４０ＡのＩ−Ｉ線に沿った断面図である。 図４０ＡのＩ−Ｉ線に沿った断面図である。 本開示の例示的な実施例による発光積層構造の製造方法を順に示す平面図である。 図４１ＡのＩ−Ｉ線に沿った断面図である。 図４１ＡのＩ−Ｉ線に沿った断面図である。 図４１ＡのＩ−Ｉ線に沿った断面図である。 本開示の例示的な実施例による発光積層構造の製造方法を順に示す平面図である。 図４２ＡのＩ−Ｉ線に沿った断面図である。 本開示の例示的な実施例による発光積層構造の製造方法を順に示す平面図である。 図４３ＡのＩ−Ｉ線に沿った断面図である。 本開示の例示的な実施例による発光積層構造を示す断面図である。 第２エピタキシャルスタック上に形成される凹凸部分を示す断面図である。 本開示の例示的な実施例による発光積層構造を示す断面図である。 本開示の例示的な実施例による光変換層を有する発光積層構造を示す断面図である。 本開示の例示的な実施例による光変換層を有する発光積層構造を示す断面図である。 本開示の例示的な実施例による印刷回路基板上に実装される発光積層構造を示す平面図である。 本開示の例示的な実施例による印刷回路基板上に実装される発光積層構造を示す平面図である。 本開示の１つの例示的な実施例によるディスプレイ用発光ダイオードスタックの概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ用発光ダイオードスタックを製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ用発光ダイオードスタックを製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ用発光ダイオードスタックを製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ用発光ダイオードスタックを製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ用発光ダイオードスタックを製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置の作動を示す概略回路図である。 本開示の例示的な実施例によるディスプレイ装置の概略平面図である。 図５４に示すディスプレイ装置の１つのピクセルの拡大平面図である。 図５５のＡ−Ａ線に沿った概略断面図である。 図５５のＢ−Ｂ線に沿った概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示のもう１つの例示的な実施例によるディスプレイ装置の概略平面図である。 本開示の１つの例示的な実施例によるディスプレイ用発光ダイオードピクセルの概略断面図である。 本開示の例示的な実施例によるディスプレイ装置の作動を示す概略回路図である。 本開示の特別な例示的な実施例によるディスプレイ装置の概略平面図である。 図６２に示すディスプレイ装置の１つのピクセルの拡大平面図である。 図６３のＡ−Ａ線に沿った概略断面図である。 図６３のＢ−Ｂ線に沿った概略断面図である。 図６３のＣ−Ｃ線に沿った概略断面図である。 図６３のＤ−Ｄ線に沿った概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示のもう１つの例示的な実施例によるディスプレイ装置の作動を示す概略回路図である。 本開示の１つの例示的な実施例によるディスプレイ用発光ダイオードスタックの概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ用発光ダイオードスタックを製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置の作動を示す概略回路図である。 本開示の例示的な実施例によるディスプレイ装置の概略平面図である。 図８２に示すディスプレイ装置の１つのピクセルの拡大平面図である。 図８３のＡ−Ａ線に沿った概略断面図である。 図８３のＢ−Ｂ線に沿った概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示のもう１つの例示的な実施例によるディスプレイ装置の概略平面図である。 本開示のもう１つの例示的な実施例によるディスプレイ装置の作動を示す概略回路図である。 本開示の１つの例示的な実施例によるディスプレイ用発光ダイオードスタックの概略断面図である。 図８９Ａの第１ＬＥＤスタックの拡大断面図である。 本開示の１つの例示的な実施例によるディスプレイ用発光ダイオードスタックを製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ用発光ダイオードスタックを製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ用発光ダイオードスタックを製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置の作動を示す概略回路図である。 本開示の例示的な実施例によるディスプレイ装置の概略平面図である。 図９２に示すディスプレイ装置の１つのピクセルの拡大平面図である。 図９３のＡ−Ａ線に沿った概略断面図である。 図９３のＢ−Ｂ線に沿った概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。 本開示のもう１つの例示的な実施例によるディスプレイ装置の作動を示す概略回路図である。 本開示の他の例示的な実施例によるディスプレイ装置の概略平面図である。
以下、本開示の例示的な実施例を、添付した図面を参照して詳細に説明する。以下の実施例は、本開示の思想を本開示の属する技術分野における当業者に十分に伝達するための例として提供される。したがって、本開示はここに開示された実施例に限定されず、他の形態で実現されてもよい。図面において、要素の幅、長さ、厚さなどは明瞭さと説明的な目的のために誇張されることがある。要素または層が他の要素または層の「上部に配置」されるか、「上に配置」されると言及されたとき、当該要素または層は、直接的に他の要素または層の「上部に配置」されるか、「上に配置」されてもよく、または中間に介在する要素または層が存在してもよい。明細書全体にわたって、同じ参照番号は、同一または類似の機能を有する同じ要素を指し示す。
以下、本開示の例示的な実施例を、添付した図面を参照して詳細に説明する。本明細書で使用される、例示的な実施例による発光デバイスまたは発光ダイオードは、当業界で公知のように、約１０，０００μｍ２未満の表面積を有するマイクロＬＥＤを含むことができる。他の例示的な実施例において、マイクロＬＥＤは、特定の応用例によって、約４，０００μｍ２未満または約２，５００μｍ２未満の表面積を有することができる。
図１は、本開示の１つの例示的な実施例によるディスプレイ用発光ダイオードスタック１００の概略断面図である。
図１を参照すると、発光ダイオードスタック１００は、支持基板５１と、第２基板３１と、第３基板４１と、第１ＬＥＤスタック２３と、第２ＬＥＤスタック３３と、第３ＬＥＤスタック４３と、第１−ｐ反射電極２５と、第２−ｐ透明電極３５と、第３−ｐ透明電極４５と、第１カラーフィルタ３７と、第２カラーフィルタ４７と、第１ボンディング層５３と、第２ボンディング層５５と、第３ボンディング層５７とを含むことができる。
支持基板５１は、半導体スタック２３、３３および４３を支持する。支持基板５１は、その表面上にまたはその内部に回路を含むことができるが、これに限定されるものではない。支持基板５１は、例えば、Ｓｉ基板またはＧｅ基板を含むことができる。
第１ＬＥＤスタック２３、第２ＬＥＤスタック３３および第３ＬＥＤスタック４３のそれぞれは、ｎ型半導体層と、ｐ型半導体層と、その間に介在する活性層とを含む。活性層は、多重量子井戸構造を有してもよい。
例えば、第１ＬＥＤスタック２３は、赤色光を放出するように適合化される無機発光ダイオードであってもよく、第２ＬＥＤスタック３３は、緑色光を放出するように適合化される無機発光ダイオードであってもよいし、第３ＬＥＤスタック４３は、青色光を放出するように適合化される無機発光ダイオードであってもよい。第１ＬＥＤスタック２３は、ＧａＩｎＰ系井戸層を含むことができ、第２ＬＥＤスタック３３および第３ＬＥＤスタック４３のそれぞれは、ＧａＩｎＮ系井戸層を含むことができる。
同時に、第１〜第３ＬＥＤスタック２３、３３および４３のそれぞれの両面は、それぞれｎ型半導体層およびｐ型半導体層である。このような例示的な実施例において、第１〜第３ＬＥＤスタック２３、３３および４３のそれぞれは、ｎ型上部表面およびｐ型下部表面を有する。第３ＬＥＤスタック４３がｎ型上部表面を有するので、粗面化された表面（ｒｏｕｇｈｅｎｅｄ ｓｕｒｆａｃｅ）が第３ＬＥＤスタック４３の上部表面上に化学的エッチングにより形成される。しかし、本開示がこれに限定されるものではなく、各ＬＥＤスタックの上部および下部表面の半導体タイプは変化可能であることを理解しなければならない。
第１ＬＥＤスタック２３は、支持基板５１近傍に配置され、第２ＬＥＤスタック３３は、第１ＬＥＤスタック２３上に配置され、第３ＬＥＤスタック４３は、第２ＬＥＤスタック３３上に配置される。第１ＬＥＤスタック２３が第２および第３ＬＥＤスタック３３および４３より長い波長を有する光を放出するので、第１ＬＥＤスタック２３から発生する光は、第２および第３ＬＥＤスタック３３および４３を介して外部に放出される。また、第２ＬＥＤスタック３３が第３ＬＥＤスタック４３より長い波長を有する光を放出するので、第２ＬＥＤスタック３３から発生する光は、第３ＬＥＤスタック４３を介して外部に放出される。
第２基板３１は、第２ＬＥＤスタック３３のための成長基板であり、例えば、ＧａＮ系基板であってもよい。第２基板３１は、第２ＬＥＤスタック３３に対する均質基板であり、第２ＬＥＤスタック３３にモノリシックに（ｍｏｎｏｌｉｔｈｉｃａｌｌｙ）結合される。第２基板３１は、ｎ型半導体層として用いられるために、Ｓｉのようなｎ型ドーパントでドーピングされる。第２ＬＥＤスタック３３に対する均質基板が第２基板３１として用いられるので、第２基板３１上に成長する第２ＬＥＤスタック３３の転位密度（ｄｉｓｌｏｃａｔｉｏｎ ｄｅｎｓｉｔｙ）が減少可能であり、それによって、第２ＬＥＤスタック３３の発光効率が向上する。第２ＬＥＤスタック３３は、例えば、１０３〜１０７／ｃｍ２の転位密度を有することができる。サファイア基板上に成長するＧａＮ系半導体層が一般的に１０８／ｃｍ２以上の転位密度を有するので、第２ＬＥＤスタック３３の転位密度がＧａＮ成長基板を用いることで大きく減少できる。
第３基板４１は、第３ＬＥＤスタック４３のための成長基板であり、ＧａＮ系基板、例えば、ＧａＮ基板であってもよい。第３基板４１は、第３ＬＥＤスタック４３に対する均質基板であり、第３ＬＥＤスタック４３にモノリシックに結合される。第３基板４１は、ｎ型半導体層として用いられるために、Ｓｉのようなｎ型ドーパントでドーピングされる。第３ＬＥＤスタック４３に対する均質基板が第３基板４１として用いられるので、第３基板４１上に成長する第３ＬＥＤスタック４３の転位密度が減少可能であり、それによって、第３ＬＥＤスタック４３の発光効率が向上する。第３ＬＥＤスタック４３は、例えば、１０３〜１０７／ｃｍ２の転位密度を有することができる。
第２基板３１および第３基板４１ともが本例示的な実施例で用いられるが、第２基板３１および第３基板４１のうちの１つは省略可能である。また、第２基板３１および第３基板４１ともが図１３を参照して後述するように除去可能である。
第１−ｐ反射電極２５は、第１ＬＥＤスタック２３のｐ型半導体層とオーミック接触を形成し、第１ＬＥＤスタック２３から発生する光を反射させる。例えば、第１−ｐ反射電極２５は、Ａｕ−ＴｉまたはＡｕ−Ｓｎで形成される。また、第１−ｐ反射電極２５は、拡散バリア層を含むことができる。
第２−ｐ透明電極３５は、第２ＬＥＤスタック３３のｐ型半導体層とオーミック接触を形成する。第２−ｐ透明電極３５は、赤色光および緑色光に関して透過性である金属層または導電性酸化物層で構成される。
加えて、第３−ｐ透明電極４５は、第３ＬＥＤスタック４３のｐ型半導体層とオーミック接触を形成する。第３−ｐ透明電極４５は、赤色光、緑色光および青色光に関して透過性である金属層または導電性酸化物層で構成される。
第１−ｐ反射電極２５、第２−ｐ透明電極３５および第３−ｐ透明電極４５は、各ＬＥＤスタックのｐ型半導体層とのオーミック接触により電流拡散（ｃｕｒｒｅｎｔ ｓｐｒｅａｄｉｎｇ）を助けることができる。
第１カラーフィルタ３７は、第１ＬＥＤスタック２３と第２ＬＥＤスタック３３との間に介在してもよい。加えて、第２カラーフィルタ４７は、第２ＬＥＤスタック３３と第３ＬＥＤスタック４３との間に介在してもよい。第１カラーフィルタ３７は、第２ＬＥＤスタック３３から発生する光を反射させながら、第１ＬＥＤスタック２３から発生する光を透過させる。第２カラーフィルタ４７は、第３ＬＥＤスタック４３から発生する光を反射させながら、第１および第２ＬＥＤスタック２３および３３から発生する光を透過させる。結果として、第１ＬＥＤスタック２３から発生する光は、第２ＬＥＤスタック３３および第３ＬＥＤスタック４３を介して外部に放出され、第２ＬＥＤスタック３３から発生する光は、第３ＬＥＤスタック４３を介して外部に放出される。また、発光ダイオードスタックは、第２ＬＥＤスタック３３から発生する光が第１ＬＥＤスタック２３に進入するのを防止することができるか、または第３ＬＥＤスタック４３から発生する光が第２ＬＥＤスタック３３に進入するのを防止することができ、それによって、光損失を防止する。一方、第１ＬＥＤスタック２３から発生する光は、第２−ｐ透明電極３５および第３−ｐ透明電極４５を介して外部に放出され、第２ＬＥＤスタック３３から発生する光は、第３−ｐ透明電極４５を介して外部に放出される。
いくつかの例示的な実施例において、第１カラーフィルタ３７は、第３ＬＥＤスタック４３から発生する光を反射させることができる。
第１および第２カラーフィルタ３７および４７は、例えば、低周波数帯域で、すなわち、長波長帯域で、光を通過させるローパスフィルタ、所定の波長帯域で光を通過させるバンドパスフィルタ、または所定の波長帯域で光の通過を防止するバンドストップフィルタであってもよい。特に、第１および第２カラーフィルタ３７および４７のそれぞれは、分布ブラッグ反射器（ＤＢＲ）を含むバンドストップフィルタであってもよい。分布ブラッグ反射器は、互いに異なる屈折率を有する絶縁層、例えば、ＴｉＯ２およびＳｉＯ２を交互に積層することにより形成可能である。同時に、分布ブラッグ反射器の阻止帯域は、ＴｉＯ２およびＳｉＯ２層の厚さを調節することにより制御可能である。ローパスフィルタおよびバンドパスフィルタも、互いに異なる屈折率を有する絶縁層を交互に積層することにより形成可能である。
第１ボンディング層５３は、第１ＬＥＤスタック２３を支持基板５１に結合する。図示のように、第１−ｐ反射電極２５は、第１ボンディング層５３に隣接していてもよい。第１ボンディング層５３は、光透過性または不透明層であってもよい。第１ボンディング層５３は、例えば、透明無機絶縁層、透明有機絶縁層または透明導電層であってもよい。
第２ボンディング層５５は、第２ＬＥＤスタック３３を第１ＬＥＤスタック２３に結合する。図示のように、第２ボンディング層５５は、第１ＬＥＤスタック２３および第１カラーフィルタ３７に隣接していてもよい。しかし、本開示がこれに限定されるものではなく、透明導電層が第１ＬＥＤスタック２３上に配置できることを理解しなければならない。第２ボンディング層５５は、第１ＬＥＤスタック２３から発生する光を透過させる。第２ボンディング層５５は、例えば、透明無機絶縁層、透明有機絶縁層または透明導電層であってもよく、例えば、光透過性スピンオンガラスで形成される。
第３ボンディング層５７は、第３ＬＥＤスタック４３を第２ＬＥＤスタック３３に結合する。図示のように、第３ボンディング層５７は、第２ＬＥＤスタック３３にモノリシックに結合される第２基板３１に隣接していてもよく、第２カラーフィルタ４７にも隣接していてよい。しかし、本開示がこれに限定されるものではないことを理解しなければならない。第２基板３１が省略されると、第３ボンディング層５７は、第２ＬＥＤスタック３３に隣接していてもよい。また、透明導電層が第２ＬＥＤスタック３３または第２基板３１上に配置され、第３ボンディング層５７は、透明導電層に隣接していてもよい。第３ボンディング層５７は、第１ＬＥＤスタック２３および第２ＬＥＤスタック３３から発生する光を透過させる。第３ボンディング層５７は、例えば、透明無機絶縁層、透明有機絶縁層または透明導電層であってもよく、例えば、光透過性スピンオンガラスで形成される。
図２は、本開示の１つの例示的な実施例によるディスプレイ用発光ダイオードスタックを製造する方法を示す概略断面図である。
図２を参照すると、まず、第１ＬＥＤスタック２３が第１基板２１上に成長し、第１−ｐ反射電極２５が第１ＬＥＤスタック２３上に形成される。
第１基板２１は、例えば、ＧａＡｓ基板であってもよい。加えて、第１ＬＥＤスタック２３は、ＡｌＧａＩｎＰ系半導体層で構成され、ｎ型半導体層と、活性層と、ｐ型半導体層とを含む。第１−ｐ反射電極２５は、ｐ型半導体層とオーミック接触を形成する。
一方、第２ＬＥＤスタック３３が第２基板３１上に成長し、第２−ｐ透明電極３５および第１カラーフィルタ３７が第２ＬＥＤスタック３３上に形成される。第２ＬＥＤスタック３３は、ＧａＮ系半導体層で構成され、ＧａＩｎＮ井戸層を含むことができる。第２基板３１は、ＧａＮ系半導体層に対する均質基板であり、例えば、ＧａＮ基板であってもよい。また、第２基板３１は、ｎ型ドーパントでドーピングされたｎ型半導体であってもよい。第２ＬＥＤスタック３３のためのＧａＩｎＮの組成比は、第２ＬＥＤスタック３３が緑色光を放出するように決定されてもよい。一方、第２−ｐ透明電極３５は、ｐ型半導体層とオーミック接触を形成する。
また、第３ＬＥＤスタック４３が第３基板４１上に成長し、第３−ｐ透明電極４５および第２カラーフィルタ４７が第３ＬＥＤスタック４３上に形成される。第３ＬＥＤスタック４３は、ＧａＮ系半導体層で構成され、ＧａＩｎＮ井戸層を含むことができる。第３基板４１は、ＧａＮ系半導体層に対する均質基板であり、例えば、ＧａＮ基板であってもよい。第３ＬＥＤスタック４３のためのＧａＩｎＮの組成比は、第３ＬＥＤスタック４３が青色光を放出するように決定されてもよい。他方、第３−ｐ透明電極４５は、ｐ型半導体層とオーミック接触を形成する。
第１カラーフィルタ３７および第２カラーフィルタ４７は、図１を参照して説明したものと同一であり、その繰り返される説明は省略する。
図１および図２を参照すると、第１ＬＥＤスタック２３が第１ボンディング層５３を経由して支持基板５１に結合される。第１ボンディング層５３は、支持基板５１上に予め形成されてもよく、第１−ｐ反射電極２５は、支持基板５１に向かうように配置され、第１ボンディング層５３にボンディングされてもよい。第１基板２１が化学的エッチングにより第１ＬＥＤスタック２３から除去される。
その後、第２ＬＥＤスタック３３が第２ボンディング層５５を経由して第１ＬＥＤスタック２３に結合される。第１カラーフィルタ３７は、第１ＬＥＤスタック２３に向かうように配置され、第２ボンディング層５５にボンディングされる。第２ボンディング層５５は、第１ＬＥＤスタック２３上に予め形成されてもよく、第１カラーフィルタ３７は、第２ボンディング層５５に向かうように配置され、第２ボンディング層５５にボンディングされてもよい。第２基板３１は、第２基板が成長基板として用いられる場合に比べて、薄化工程（ｔｈｉｎｎｉｎｇ ｐｒｏｃｅｓ）により減少した厚さを有することができる。また、第２基板３１全体が除去可能である。
その後、第３ＬＥＤスタック４３が第３ボンディング層５７を経由して第２ＬＥＤスタック３３に結合される。第２カラーフィルタ４７は、第２基板３１に向かうように配置され、第３ボンディング層５７にボンディングされる。第３ボンディング層５７は、第２基板３１上に予め配置されてもよく、第２カラーフィルタ４７は、第３ボンディング層５７に向かうように配置され、第３ボンディング層５７にボンディングされてもよい。結果として、図１に示すように、外部に露出する第３ＬＥＤスタック４３を有する、ディスプレイ用発光ダイオードスタックが提供される。第３基板４１はさらに、薄化工程が施されてもよく、完全に除去されてもよい。
ディスプレイ装置が、ピクセルユニット内の支持基板５１上で第１〜第３ＬＥＤスタック２３、３３および４３のスタックをパターニングし、次いで、インターコネクションラインを介して第１〜第３ＬＥＤスタックを互いに接続することにより提供できる。以下、ディスプレイ装置の例示的な実施例を説明する。
図３は、本開示の１つの例示的な実施例によるディスプレイ装置の作動を示す概略回路図であり、図４は、本開示の例示的な実施例によるディスプレイ装置の概略平面図である。
まず、図３および図４を参照すると、本例示的な実施例によるディスプレイ装置は、パッシブマトリクス方式で作動するように実現できる。
例えば、図１を参照して説明したディスプレイ用発光ダイオードスタックは、第１〜第３ＬＥＤスタック２３、３３および４３が垂直方向に積層される構造を有するので、１つのピクセルが３つの発光ダイオードＲ、ＧおよびＢを含む。第１発光ダイオードＲは、第１ＬＥＤスタック２３に対応し、第２発光ダイオードＧは、第２ＬＥＤスタック３３に対応し、第３発光ダイオードＢは、第３ＬＥＤスタック４３に対応する。
図３および図４で、１つのピクセルは、第１〜第３発光ダイオードＲ、ＧおよびＢを含み、そのそれぞれは、サブピクセルに対応する。第１〜第３発光ダイオードＲ、ＧおよびＢのアノードは、共通ライン、例えば、データラインに接続され、そのカソードは、異なるライン、例えば、スキャンラインに接続される。例えば、第１ピクセルにおいて、第１〜第３発光ダイオードＲ、ＧおよびＢのアノードは、データラインＶｄａｔａ１に共通に接続され、そのカソードは、スキャンラインＶｓｃａｎ１−１、Ｖｓｃａｎ１−２およびＶｓｃａｎ１−３にそれぞれ接続される。結果として、各ピクセル内の発光ダイオードＲ、ＧおよびＢは、独立して駆動可能である。
また、発光ダイオードＲ、ＧおよびＢのそれぞれは、パルス幅変調によってまたは電流の大きさを変更することにより駆動され、それによって、各サブピクセルの明るさの調節を可能にする。
図４を再度参照すると、複数のピクセルが図１を参照して説明したスタックをパターニングすることにより形成され、各ピクセルは、第１−ｐ反射電極２５およびインターコネクションライン７１、７３および７５に接続される。図３に示すように、第１−ｐ反射電極２５は、データラインＶｄａｔａとして使用可能であり、インターコネクションライン７１、７３および７５は、スキャンラインとして形成可能である。
ピクセルは、各ピクセルの発光ダイオードＲ、ＧおよびＢのアノードが第１−ｐ反射電極２５に共通に接続され、そのカソードが互いに分離されたインターコネクションライン７１、７３および７５に接続される、マトリクス状に配列される。インターコネクションライン７１、７３および７５は、スキャンラインＶｓｃａｎとして使用可能である。
図５は、図４に示すディスプレイ装置の１つのピクセルの拡大平面図であり、図６は、図５のＡ−Ａ線に沿った概略断面図であり、図７は、図５のＢ−Ｂ線に沿った概略断面図である。
図４、図５、図６および図７を参照すると、各ピクセルにおいて、第１−ｐ反射電極２５の一部分、第１ＬＥＤスタック２３の上部表面の一部分、第２−ｐ透明電極３５の一部分、第２基板３１の上部表面の一部分、第３−ｐ透明電極４５の一部分、および第３基板４１の上部表面が外部に露出する。
第３ＬＥＤスタック４３は、その上部表面上に粗面化された表面４３ａを有してもよい。粗面化された表面４３ａは、図示のように、第３基板４１の上部表面の全体にわたって形成されるか、またはそのいくつかの領域に形成されてもよい。第３基板４１が除去される構造では、粗面化された表面は、第３ＬＥＤスタック４３上に形成される。
第１絶縁層６１は、各ピクセルの側面を覆うことができる。第１絶縁層６１は、ＳｉＯ２のような光透過性材料で形成される。この場合、第１絶縁層６１は、第３基板４１の全体上部表面を覆うことができる。その代わりとして、第１絶縁層６１は、分布ブラッグ反射器を含み、第１〜第３ＬＥＤスタック２３、３３および４３の側面に向かって進行する光を反射させてもよい。この場合、第１絶縁層６１は、第３基板４１の上部表面を少なくとも部分的に露出させる。
第１絶縁層６１は、第３基板４１の上部表面を露出させる開口部６１ａと、第２基板３１の上部表面を露出させる開口部６１ｂと、第１ＬＥＤスタック２３のオーミック電極２９を露出させる開口部６１ｃ（図８Ｈ参照）と、第３−ｐ透明電極４５を露出させる開口部６１ｄと、第２−ｐ透明電極３５を露出させる開口部６１ｅと、第１−ｐ反射電極２５を露出させる開口部６１ｆとを含むことができる。
インターコネクションライン７１および７５は、支持基板５１上で第１〜第３ＬＥＤスタック２３、３３および４３近傍に形成され、第１−ｐ反射電極２５から絶縁されるように第１絶縁層６１上に配置される。一方、第１ＬＥＤスタック２３、第２ＬＥＤスタック３３および第３ＬＥＤスタック４３のアノードが第１−ｐ反射電極２５に共通に接続されるように、接続部分７７ａが第３−ｐ透明電極４５を第１−ｐ反射電極２５に接続し、接続部分７７ｂが第２−ｐ透明電極３５を第１−ｐ反射電極２５に接続する。
接続部分７１ａは、第３基板４１の上部表面をインターコネクションライン７１に接続し、接続部分７５ａは、第１ＬＥＤスタック２３の上部表面をインターコネクションライン７５に接続する。
第２絶縁層８１がインターコネクションライン７１および７３上に配置されて第３基板４１の上部表面を覆うことができる。第２絶縁層８１は、第２基板３１の上部表面を部分的に露出させる開口部８１ａを有してもよい。
インターコネクションライン７３は、第２絶縁層８１上に配置され、接続部分７３ａは、第２基板３１の上部表面をインターコネクションライン７３に接続することができる。接続部分７３ａは、インターコネクションライン７５の上部部分を通過することができ、第２絶縁層８１によってインターコネクションライン７５から絶縁される。
各ピクセルの電極が本例示的な実施例でデータラインおよびスキャンラインに接続されるものと説明されるが、多様な実施形態が可能であることを理解しなければならない。本例示的な実施例では、インターコネクションライン７１および７５が第１絶縁層６１上に形成され、インターコネクションライン７３が第２絶縁層８１上に形成されるが、本開示がこれに限定されないことを理解しなければならない。例えば、すべてのインターコネクションライン７１、７３および７３が第１絶縁層６１上に形成され、インターコネクションライン７３を露出させるように構成される開口部を有し得る、第２絶縁層８１によって覆われてもよい。この構造において、接続部分７３ａは、第２基板３１の上部表面を第２絶縁層８１の開口部を介してインターコネクションライン７３に接続することができる。
その代わりとして、インターコネクションライン７１、７３および７５は、支持基板５１の内部に形成され、第１絶縁層６１上の接続部分７１ａ、７３ａおよび７５ａは、第１ＬＥＤスタック２３の上部表面および第２および第３基板３１および４１の上部表面をインターコネクションライン７１、７３および７５に接続してもよい。
図８Ａ〜図８Ｋは、本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。以下の説明は、図５のピクセルを形成する方法について与えられる。
まず、図１で説明した発光ダイオードスタック１００が用意される。
その後、図８Ａを参照すると、粗面化された表面４１ａが第３基板４１の上部表面上に形成される。粗面化された表面４１ａは、各ピクセル領域に対応するように第３基板４１の上部表面上に形成される。粗面化された表面４１ａは、化学的エッチング、例えば、光−増強化学的エッチング（ｐｈｏｔｏ−ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｅｔｃｈｉｎｇ：ＰＥＣ）により形成される。
粗面化された表面４１ａは、後続の工程でエッチングされる第３基板４１の領域を考慮して各ピクセル領域内に部分的に形成されてもよいが、これに限定されるものではない。その代わりとして、粗面化された表面４１ａは、第３基板４１の全体上部表面にわたって形成されてもよい。
図８Ｂを参照すると、各ピクセルにおいて第３基板４１および第３ＬＥＤスタック４３の周囲領域がエッチングにより除去されて、第３−ｐ透明電極４５を露出させる。図示のように、第３基板４１は、長方形状または正方形状を有するように保持できる。複数の陥没部が第３基板４１および第３ＬＥＤスタック４３の周縁に沿って形成される。これらの陥没部は、第３基板４１および第３ＬＥＤスタック４３上に連続的に形成されてもよい。
図８Ｃを参照すると、１つの陥没部内で露出する第３−ｐ透明電極４５の一部分を除いた他の領域で露出する第３−ｐ透明電極４５を除去することにより、第２基板３１の上部表面が露出する。したがって、第２基板３１の上部表面は、第３基板４１の周囲で、そして第３−ｐ透明電極４５が部分的に残留する陥没部を除いた他の陥没部内で露出する。
図８Ｄを参照すると、１つの陥没部内で露出する第２基板３１の一部分を除いた他の領域で露出する第２基板３１を除去し、次いで、第２ＬＥＤスタック３３を除去することにより、第２−ｐ透明電極３５が露出する。
図８Ｅを参照すると、１つの陥没部内で露出する第２−ｐ透明電極３５の一部分を除いた他の領域で露出する第２−ｐ透明電極３５を除去することにより、第１ＬＥＤスタック２３の上部表面が露出する。したがって、第１ＬＥＤスタック２３の上部表面が第３基板４１の周囲で露出し、第１ＬＥＤスタック２３の上部表面は、第３基板４１内に形成される陥没部のうちの少なくとも１つ内で露出する。
図８Ｆを参照すると、１つの陥没部内で露出する第１ＬＥＤスタック２３を除いた他の領域で第１ＬＥＤスタック２３の露出する部分を除去することにより、第１−ｐ反射電極２５が露出する。第１−ｐ反射電極２５は、第３基板４１の周囲で露出する。
図８Ｇを参照すると、線形インターコネクションラインが第１−ｐ反射電極２５をパターニングすることにより形成される。ここで、支持基板５１が露出してもよい。第１−ｐ反射電極２５は、マトリクスに配列されるピクセルのうちの１つの行（ｒｏｗ）内に配列されるピクセルを互いに接続することができる（図４参照）。
図８Ｈを参照すると、第１絶縁層６１（図６および図７参照）がピクセルを覆うように形成される。第１絶縁層６１は、第１−ｐ反射電極２５、第１〜第３ＬＥＤスタック２３、３３および４３の側面および第２および第３基板３１および４１の側面を覆う。加えて、第１絶縁層６１は、第３基板４１の上部表面を少なくとも部分的に覆うことができる。第１絶縁層６１がＳｉＯ２層のような透明層であれば、第１絶縁層６１は、第３基板４１の全体上部表面を覆うことができる。その代わりとして、第１絶縁層６１は、分布ブラッグ反射器を含んでもよい。この場合、第１絶縁層６１は、第３基板４１の上部表面を少なくとも部分的に露出させて、光が外部に放出されることを許容することができる。
第１絶縁層６１は、第３基板４１を露出させる開口部６１ａと、第２基板３１を露出させる開口部６１ｂと、第１ＬＥＤスタック２３を露出させる開口部６１ｃと、第３−ｐ透明電極４５を露出させる開口部６１ｄと、第２−ｐ透明電極３５を露出させる開口部６１ｅと、第１−ｐ反射電極２５を露出させる開口部６１ｆとを含むことができる。第１−ｐ反射電極２５を露出させるように適合化される開口部６１ｆは、複数形成されてもよい。
図８Ｉを参照すると、インターコネクションライン７１および７５および接続部分７１ａ、７５ａ、７７ａおよび７７ｂが形成される。これらはリフトオフ工程により形成される。インターコネクションライン７１および７５は、第１絶縁層６１によって第１−ｐ反射電極２５から絶縁される。接続部分７１ａは、第３基板４１をインターコネクションライン７１に電気的に接続し、接続部分７５ａは、第１ＬＥＤスタック２３をインターコネクションライン７５に電気的に接続する。接続部分７７ａは、第３−ｐ透明電極４５を第１−ｐ反射電極２５に電気的に接続し、接続部分７７ｂは、第２−ｐ透明電極３５を第１−ｐ反射電極２５に電気的に接続する。
図８Ｊを参照すると、第２絶縁層８１（図６および図７参照）がインターコネクションライン７１および７５および接続部分７１ａ、７５ａ、７７ａおよび７７ｂを覆う。第２絶縁層８１も、第３基板４１の全体上部表面を覆うことができる。第２絶縁層８１は、第２基板３１の上部表面を露出させる開口部８１ａを有する。第２絶縁層８１は、例えば、シリコン酸化物またはシリコン窒化物で形成され、分布ブラッグ反射器を含むことができる。第２絶縁層８１が分布ブラッグ反射器を含む構造において、第２絶縁層８１は、第３基板４１の上部表面の少なくとも一部を露出させるように形成されて、光が外部に放出されることを許容する。
図８Ｋを参照すると、インターコネクションライン７３および接続部分７３ａが形成される。インターコネクションライン７５および接続部分７３ａは、リフトオフ工程により形成される。インターコネクションライン７３は、第２絶縁層８１上に配置され、第１−ｐ反射電極２５およびインターコネクションライン７１および７５から絶縁される。接続部分７３ａは、第２基板３１をインターコネクションライン７３に電気的に接続する。接続部分７３ａは、インターコネクションライン７５の上部部分を貫通することができ、第２絶縁層８１によってインターコネクションライン７５から絶縁される。
結果として、ピクセル領域が図５に示すように完成する。加えて、図４に示すように、複数のピクセルが支持基板５１上に形成され、第１−ｐ反射電極２５およびインターコネクションライン７１、７３および７５によって互いに接続されて、パッシブマトリクス方式で動作可能である。
パッシブマトリクス方式で動作するように適合化されるディスプレイ装置を製造する方法を本例示的な実施例で示したが、本開示がこれに限定されないことを理解しなければならない。すなわち、例示的な実施例によるディスプレイ装置は、図１に示す発光ダイオードスタックを用いてパッシブマトリクス方式で動作するように多様な方式で製造できる。
例えば、本例示的な実施例において、インターコネクションライン７３が第２絶縁層８１上に形成されるものとして示されるが、インターコネクションライン７３は、第１絶縁層６１上でインターコネクションライン７１および７５とともに形成されてもよいし、接続部分７３ａは、第２絶縁層８１上に形成されて第２基板３１をインターコネクションライン７３に接続することができる。その代わりとして、インターコネクションライン７１、７３および７５は、支持基板５１の内部に配置されてもよい。
図９は、本開示のもう１つの例示的な実施例によるディスプレイ装置の作動を示す概略回路図である。上記の実施例は、パッシブマトリクス方式で駆動されるディスプレイ装置に関するのに対し、本例示的な実施例は、アクティブマトリクス方式で駆動されるディスプレイ装置に関するものである。
図９を参照すると、本例示的な実施例による駆動回路は、２つ以上のトランジスタＴｒ１およびＴｒ２およびキャパシタを含む。電源が選択ラインＶｒｏｗ１〜Ｖｒｏｗ３に接続され、電圧がデータラインＶｄａｔａ１〜Ｖｄａｔａ３に印加されると、電圧が対応する発光ダイオードに印加される。また、対応するキャパシタは、データラインＶｄａｔａ１〜Ｖｄａｔａ３の値に応じて充電される。トランジスタＴｒ２のターンオン状態がキャパシタの充電された電圧によって保持できるので、キャパシタの電圧は、選択ラインＶｒｏｗ１に供給される電源が遮断されても保持されて発光ダイオードＬＥＤ１〜ＬＥＤ３に印加される。さらに、発光ダイオードＬＥＤ１〜ＬＥＤ３内で流れる電流は、データラインＶｄａｔａ１〜Ｖｄａｔａ３の値に応じて変更可能である。電流は、電流供給源Ｖｄｄを介して連続的に供給可能であり、それによって、連続的な発光を可能にする。
トランジスタＴｒ１およびＴｒ２およびキャパシタは、支持基板５１の内部で形成される。例えば、シリコン基板上に形成される薄膜トランジスタがアクティブマトリクス駆動のために使用可能である。
発光ダイオードＬＥＤ１〜ＬＥＤ３は、１つのピクセル内に積層される第１〜第３ＬＥＤスタック２３、３３および４３にそれぞれ対応する。第１〜第３ＬＥＤスタックのアノードは、トランジスタＴｒ２に接続され、そのカソードは、接地（ｇｒｏｕｎｄ）に接続される。
たとえアクティブマトリクス駆動のための回路の一例が本例示的な実施例で示されたとしても、他の類型の回路も使用可能であることを理解しなければならない。加えて、本例示的な実施例において、発光ダイオードＬＥＤ１〜ＬＥＤ３のアノードが互いに異なるトランジスタＴｒ２に接続され、そのカソードが接地に接続されるが、他の例示的な実施例において、発光ダイオードのアノードは、電流供給源Ｖｄｄに接続され、そのカソードは、互いに異なるトランジスタに接続されてもよい。
図１０は、本開示のもう１つの例示的な実施例によるディスプレイ装置の概略平面図である。以下の説明は、支持基板１５１上に配列される複数のピクセルのうちの１つのピクセルについて与えられる。
図１０を参照すると、本例示的な実施例によるピクセルは、支持基板１５１がトランジスタおよびキャパシタを含む薄膜トランジスタパネルであり、第１−ｐ反射電極２５が第１ＬＥＤスタック２３の下部領域内に制限的に位置することを除けば、図４〜図７を参照して説明したピクセルと実質的に類似している。
第３ＬＥＤスタック４３のカソードは、接続部分１７１ａを介して支持基板１５１に接続される。例えば、図９に示すように、第３ＬＥＤスタック４３のカソードは、支持基板１５１への電気的な接続により接地に接続される。第２ＬＥＤスタック３３および第１ＬＥＤスタック２３のカソードはさらに、接続部分１７３ａおよび１７５ａを経由した支持基板１５１への電気的な接続により接地に接続されてもよい。
一方、第１−ｐ反射電極２５は、支持基板１５１の内部でトランジスタＴｒ２（図９参照）に接続される。第３−ｐ透明電極４５および第２−ｐ透明電極３５も、接続部分１７１ａおよび１７３ｂを介して支持基板１５１の内部でトランジスタＴｒ２（図９参照）に接続される。
この方式により、第１〜第３ＬＥＤスタック２３、３３および４３は、互いに接続され、それによって、図９に示すように、アクティブマトリクス駆動のための回路を構成する。
アクティブマトリクス駆動のための電気的な接続の一例が本例示的な実施例で示されるが、本開示がこれに限定されるものではなく、ディスプレイ装置用回路が多様な方式でアクティブマトリクス駆動のための多様な回路に変形可能であることを理解しなければならない。
一方、図１を参照して説明した例示的な実施例では、第１−ｐ反射電極２５、第２−ｐ透明電極３５および第３−ｐ透明電極４５がそれぞれ第１ＬＥＤスタック２３、第２ＬＥＤスタック３３および第３ＬＥＤスタック４３のｐ型半導体層とオーミック接触を形成するが、第２基板３１および第３基板４１のそれぞれには別途のオーミック接触層が提供されない。ピクセルが２００μｍ以下の小さい大きさを有する場合、ｎ型半導体層内に別途のオーミック接触層を形成しなくても、電流拡散（ｃｕｒｅｎｔ ｓｐｒｅａｄｉｎｇ）における困難がない。しかし、電流拡散を確保するために、透明電極層が第２基板３１および第３基板４１のそれぞれの上に配置されてもよい。
加えて、第１〜第３ＬＥＤスタック２３、３３および４３は、多様な構造で互いに接続される。
図１１は、本開示のもう１つの例示的な実施例によるディスプレイ用発光ダイオードスタック１０１の概略断面図である。
図１１を参照すると、図１を参照して説明した発光ダイオードスタック１００と同じく、発光ダイオードスタック１０１は、支持基板５１と、第１ＬＥＤスタック２３と、第２ＬＥＤスタック３３と、第３ＬＥＤスタック４３と、第２基板３１と、第３基板４１と、第２−ｐ透明電極３５と、第３−ｐ透明電極４５と、第１カラーフィルタ１３７と、第２カラーフィルタ４７と、第１ボンディング層１５３と、第２ボンディング層１５５と、第３ボンディング層１５７とを含む。加えて、発光ダイオードスタック１０１は、第１−ｎ反射電極１２９と、第１−ｐ透明電極１２５と、第２−ｎ透明電極１３９とをさらに含んでもよい。
支持基板５１は、半導体スタック２３、３３および４３を支持する。支持基板５１は、その表面上にまたはその内部に回路を含むことができるが、これに限定されるものではない。支持基板５１は、例えば、Ｓｉ基板またはＧｅ基板を含むことができる。
第１ＬＥＤスタック２３、第２ＬＥＤスタック３３および第３ＬＥＤスタック４３は、図１を参照して説明したものと類似しており、その詳細な説明は省略する。しかし、本例示的な実施例は、第１ＬＥＤスタック２３および第２ＬＥＤスタック３３のそれぞれがｎ型下部表面およびｐ型上部表面を有するという点から、図１に示す例示的な実施例とは異なる。図１に示す例示的な実施例におけるのと同じく、本例示的な実施例による第３ＬＥＤスタック４３は、ｐ型下部表面およびｎ型上部表面を有する。
第２基板３１および第３基板４１は、図１を参照して説明したものと類似しており、その詳細な説明は省略する。
一方、第１ＬＥＤスタック２３がｐ型上部表面を有するので、第１−ｐ透明電極１２５は、第１ＬＥＤスタック２３の上部表面とオーミック接触を形成する。第１−ｐ透明電極１２５は、第１ＬＥＤスタック２３から発生する光、例えば、赤色光を透過させる。
第１−ｎ反射電極１２９は、第１ＬＥＤスタック２３の下部表面とオーミック接触を形成する。第１−ｎ反射電極１２９は、第１ＬＥＤスタック２３とオーミック接触を形成し、第１ＬＥＤスタック２３から発生する光を反射させる。第１−ｎ反射電極１２９は、例えば、Ａｕ−ＴｉまたはＡｕ−Ｓｎで形成される。また、第１−ｎ反射電極１２９は、拡散バリア層を含むことができる。
第２−ｐ透明電極３５は、第２ＬＥＤスタック３３のｐ型半導体層とオーミック接触を形成する。第２ＬＥＤスタック３３がｐ型上部表面を有するので、第２−ｐ透明電極３５は、第２ＬＥＤスタック３３上に配置される。第２−ｐ透明電極３５は、赤色光および緑色光に関して透過性である金属層または導電性酸化物層で構成される。
第２−ｎ透明電極１３９は、第２基板３１の下部表面とオーミック接触を形成することができる。第２−ｎ透明電極１３９も、赤色光および緑色光に関して透過性である金属層または導電性酸化物層で構成される。第２−ｎ透明電極１３９は、第２ＬＥＤスタック３３および第２基板３１をパターニングすることにより部分的に露出して、第２ＬＥＤスタック３３のｎ型半導体層への電気的な接続のための接続端子を提供する。
第３−ｐ透明電極４５は、第３ＬＥＤスタック４３のｐ型半導体層とオーミック接触を形成する。第３−ｐ透明電極４５は、赤色光、緑色光および青色光に関して透過性である金属層または導電性酸化物層で構成される。
第１カラーフィルタ１３７は、第１ＬＥＤスタック２３と第２ＬＥＤスタック３３との間に介在する。加えて、第２カラーフィルタ４７は、第２ＬＥＤスタック３３と第３ＬＥＤスタック４３との間に介在する。第１カラーフィルタ１３７は、第１ＬＥＤスタック２３から発生する光を透過させ、第２ＬＥＤスタック３３から発生する光を反射させる。一方、第２カラーフィルタ４７は、第１および第２ＬＥＤスタック２３および３３から発生する光を透過させ、第３ＬＥＤスタック４３から発生する光を反射させる。したがって、第１ＬＥＤスタック２３から発生する光は、第２基板３１、第２ＬＥＤスタック３３、第３ＬＥＤスタック４３および第３基板４１を介して外部に放出され、第２ＬＥＤスタック３３から発生する光は、第３ＬＥＤスタック４３および第３基板４１を介して外部に放出される。また、発光ダイオードスタック１０１は、第２ＬＥＤスタック３３から発生する光が第１ＬＥＤスタック２３に進入するのを防止することができ、第３ＬＥＤスタック４３から発生する光が第２ＬＥＤスタック３３に進入するのを防止することができ、それによって、光損失を防止する。第１ＬＥＤスタック２３から発生する光は、第１−ｐ透明電極１２５、第２−ｐ透明電極３５、第２−ｎ透明電極１３９および第３−ｐ透明電極４５を介して外部に放出される。さらに、第２ＬＥＤスタック３３から発生する光は、第２−ｐ透明電極３５および第３−ｐ透明電極４５を介して外部に放出される。
いくつかの例示的な実施例において、第１カラーフィルタ１３７は、第３ＬＥＤスタック４３から発生する光を反射させることができる。
第１および第２カラーフィルタ１３７および４７は、例えば、低周波数帯域で、すなわち、長波長帯域で、光のそれを介した通過を許容するローパスフィルタ、所定の波長帯域で光のそれを介した通過を許容するバンドパスフィルタ、または所定の波長帯域で光のそれを介した通過を防止するバンドストップフィルタであってもよい。特に、第１および第２カラーフィルタ１３７および４７のそれぞれは、分布ブラッグ反射器（ＤＢＲ）を含むバンドストップフィルタであってもよい。分布ブラッグ反射器は、互いに異なる屈折率を有する絶縁層、例えば、ＴｉＯ２およびＳｉＯ２を交互に積層することにより形成可能である。同時に、分布ブラッグ反射器の阻止帯域は、ＴｉＯ２およびＳｉＯ２層の厚さを調節することにより制御可能である。ローパスフィルタおよびバンドパスフィルタも、互いに異なる屈折率を有する絶縁層を交互に積層することにより形成可能である。
第１ボンディング層１５３は、第１ＬＥＤスタック２３を支持基板５１に結合する。図示のように、第１−ｎ反射電極１２９は、第１ボンディング層１５３に隣接していてもよい。第１ボンディング層１５３は、光透過性または不透明層であってもよい。第１ボンディング層１５３は、例えば、透明無機絶縁層、透明有機絶縁層または透明導電層であってもよい。
第２ボンディング層１５５は、第２ＬＥＤスタック３３を第１ＬＥＤスタック２３に結合する。図示のように、第２ボンディング層１５５は、第１カラーフィルタ１３７上に配置され、第２−ｎ透明電極１３９に隣接していてもよい。第２ボンディング層１５５は、第１ＬＥＤスタック２３から発生する光を透過させる。第２ボンディング層１５５は、例えば、透明無機絶縁層、透明有機絶縁層または透明導電層であってもよく、例えば、光透過性スピンオンガラスで形成される。
第３ボンディング層１５７は、第３ＬＥＤスタック４３を第２ＬＥＤスタック３３に結合する。図示のように、第３ボンディング層１５７は、第２−ｐ透明電極３５および第２カラーフィルタ４７に隣接していてもよい。第３ボンディング層１５７は、第１ＬＥＤスタック２３および第２ＬＥＤスタック３３から発生する光を透過させる。第３ボンディング層１５７は、例えば、透明無機絶縁層、透明有機絶縁層または透明導電層であってもよく、例えば、光透過性スピンオンガラスで形成される。
図１２Ａ〜図１２Ｆは、本開示のさらに他の例示的な実施例によるディスプレイ用発光ダイオードスタックを製造する方法を示す概略断面図である。
図１２Ａを参照すると、まず、第３ＬＥＤスタック４３が第３基板４１上に成長し、第３−ｐ透明電極４５および第２カラーフィルタ４７が第３ＬＥＤスタック４３上に形成される。第３ＬＥＤスタック４３は、ＧａＮ系半導体層で構成され、ＧａＩｎＮ井戸層を含むことができる。第３基板４１は、ＧａＮ系半導体層に対する均質基板であり、例えば、ｎ型ドーパントでドーピングされたＧａＮ基板であってもよい。第３ＬＥＤスタック４３のためのＧａＩｎＮの組成比は、第３ＬＥＤスタック４３が青色光を放出するように決定されてもよい。第３−ｐ透明電極４５は、ｐ型半導体層とオーミック接触を形成する。
図１２Ｂを参照すると、第２ＬＥＤスタック３３が第２基板３１上に成長し、第２−ｐ透明電極３５が第２ＬＥＤスタック３３上に形成される。第２ＬＥＤスタック３３は、ＧａＮ系半導体層で構成され、ＧａＩｎＮ井戸層を含むことができる。第２基板３１は、ＧａＮ系半導体層に対する均質基板であり、例えば、ｎ型ドーパントでドーピングされたＧａＮ基板であってもよい。第２ＬＥＤスタック３３のためのＧａＩｎＮの組成比は、第２ＬＥＤスタック３３が緑色光を放出するように決定されてもよい。一方、第２−ｐ透明電極３５は、ｐ型半導体層とオーミック接触を形成する。
第２基板３１は、第３ボンディング層１５７が第２カラーフィルタ４７に提供され、第２基板３１上の第２−ｐ透明電極３５が第３ボンディング層１５７に隣接するように配置される。第３ボンディング層１５７は、例えば、スピンオンガラスで形成される。したがって、第２ＬＥＤスタック３３は、第３ＬＥＤスタック４３に結合される。
図１２Ｃを参照すると、第２−ｎ透明電極１３９が第２基板３１上に形成される。第２−ｎ透明電極１３９は、第２基板３１とオーミック接触を形成する。第２−ｎ透明電極１３９は、金属層または導電性酸化物層で構成される。第２−ｎ透明電極１３９は省略可能である。
図１２Ｄを参照すると、第１ＬＥＤスタック２３が第１基板２１上に成長し、第１−ｐ透明電極１２５が第１ＬＥＤスタック２３上に形成され、第１カラーフィルタ１３７が第１−ｐ透明電極１２５上に形成される。
第１基板２１は、例えば、ＧａＡｓ基板であってもよい。加えて、第１ＬＥＤスタック２３は、ＡｌＧａＩｎＰ系半導体層で構成され、ｎ型半導体層と、活性層と、ｐ型半導体層とを含む。第１−ｐ透明電極１２５は、ｐ型半導体層とオーミック接触を形成する。
第１カラーフィルタ１３７は、図１を参照して説明したものと実質的に同一であり、繰り返しを避けるためにその詳細な説明は省略する。
その後、第２ボンディング層１５５が第２−ｎ透明電極１３９に提供され、第２基板３１は、第１基板２１上の第１カラーフィルタ１３７が第２ボンディング層１５５に隣接するように配置される。第２ボンディング層１５５は、例えば、スピンオンガラスで形成される。したがって、第１ＬＥＤスタック２３が第２ＬＥＤスタック３３に結合される。
図１２Ｅを参照すると、第１ＬＥＤスタック２３が第２ＬＥＤスタック３３にボンディングされ、第１基板２１は、化学的エッチングにより第１ＬＥＤスタック２３から除去される。結果として、第１ＬＥＤスタック２３が露出する。
図１２Ｆを参照すると、第１−ｎ反射電極１２９が露出した第１ＬＥＤスタック２３上に形成される。第１−ｎ反射電極１２９は、第１ＬＥＤスタック２３から発生する光を反射させる金属層を含む。
その後、第１ボンディング層１５３が第１−ｎ反射電極１２９上に配置され、支持基板５１がそれにボンディングされる。結果として、図１１に示すように、外部に露出する第３基板４１を有する発光ダイオードスタック１０１が提供される。
ピクセルユニット内で支持基板５１上の第１〜第３ＬＥＤスタック２３、３３および４３のスタック１０１をパターニングし、次いで、インターコネクションラインを介して第１〜第３ＬＥＤスタックを互いに接続することにより、ディスプレイ装置が提供できる。
図１３は、本開示の他の例示的な実施例によるディスプレイ用発光ダイオードスタック１０２の概略断面図である。
図１３を参照すると、本例示的な実施例による発光ダイオードスタック１０２は、第２基板３１および第３基板４１が除去されることを除けば、図１を参照して説明した発光ダイオードスタック１００と概ね類似している。第２基板３１および第３基板４１は、それぞれ第２ＬＥＤスタック３３および第３ＬＥＤスタック４３のための成長基板として用いられた後、第２ＬＥＤスタック３３および第３ＬＥＤスタック４３から除去される。第２ＬＥＤスタック３３および第３ＬＥＤスタック４３のそれぞれは、均質なＧａＮ系基板上に成長し、それによって、１０３〜１０７／ｃｍ２の減少した転位密度を提供する。
第２基板３１および第３基板４１が除去されるので、これらの基板３１および４１に電気的に接続されるインターコネクションラインは、第２ＬＥＤスタック３３および第３ＬＥＤスタック４３にそれぞれ電気的に接続される。加えて、粗面化された表面４１ａが第３ＬＥＤスタック４３の上部表面上に形成される。
図１４は、本開示のさらに他の１つの例示的な実施例によるディスプレイ用発光ダイオードスタック１０３の概略断面図である。
図１４を参照すると、本例示的な実施例による発光ダイオードスタック１０３は、第２基板３１および第３基板４１が除去されることを除けば、図１１を参照して説明した発光ダイオードスタック１０１と概ね類似している。第２基板３１および第３基板４１は、それぞれ第２ＬＥＤスタック３３および第３ＬＥＤスタック４３のための成長基板として用いられた後、第２ＬＥＤスタック３３および第３ＬＥＤスタック４３から除去される。第２ＬＥＤスタック３３および第３ＬＥＤスタック４３のそれぞれは、均質なＧａＮ系基板上に成長し、それによって、１０３〜１０７／ｃｍ２の減少した転位密度を提供する。
第２基板３１および第３基板４１が除去されるので、これらの基板３１および４１に電気的に接続されるインターコネクションラインは、第２ＬＥＤスタック３３および第３ＬＥＤスタック４３にそれぞれ電気的に接続される。加えて、粗面化された表面４１ａが第３ＬＥＤスタック４３の上部表面上に形成される。
例示的な実施例によれば、ディスプレイ用発光ダイオードスタック１００；１０１；１０２；および１０３を用いてウエハレベルで複数のピクセルを形成することが可能なため、発光ダイオードを個別に実装する必要がない。加えて、例示的な実施例による発光ダイオードスタックは、第１〜第３ＬＥＤスタック２３、３３および４３が垂直方向に積層される構造を有し、それによって、限られたピクセル面積内でサブピクセルのための面積を確保する。また、例示的な実施例による発光ダイオードスタックは、第１ＬＥＤスタック２３、第２ＬＥＤスタック３３および第３ＬＥＤスタック４３から発生する光がそれを介して外部に放出されることを許容し、それによって、光損失を減少させる。さらに、第２ＬＥＤスタック３３および第３ＬＥＤスタック４３のそれぞれが均質基板上に成長してその転位密度を減少させることができ、それによって、発光効率を向上させる。また、第２基板３１および第３基板４１が除去されずに第２ＬＥＤスタック３３および第３ＬＥＤスタック４３上に残留可能であり、それによって、発光ダイオードスタックを製造する工程を単純化する。
図１５は、本開示の例示的な実施例による発光積層構造を示す断面図である。
図１５を参照すると、本開示の例示的な実施例による発光積層構造は、互いに積層される複数のエピタキシャルスタックを含む。エピタキシャルスタックは、基板２１０上に配置される。
基板２１０は、前面および後面が提供されるプレート形状を有する。
基板２１０は、エピタキシャルスタックがその上に実装される前面がそれぞれ提供される、多様な形状を有することができる。基板２１０は、絶縁材料を含むことができる。基板２１０の材料として、ガラス、石英、シリコン、有機ポリマーまたは有機−無機複合材料が使用できるが、これにまたはこれによって限定されるものではない。すなわち、基板２１０の材料は、絶縁特性を有する限り、特に限定されるべきではない。本開示の例示的な実施例において、ライン部（ｌｉｎｅ ｐａｒｔ）が基板２１０上にさらに配置され、各エピタキシャルスタックに発光信号および共通電圧を印加することができる。特に、各エピタキシャルスタックがアクティブマトリクス方法によって作動する場合、薄膜トランジスタを含む駆動デバイスがライン部に加えて基板上にさらに配置されてもよい。このために、基板２１０は、ライン部および／または駆動デバイスをガラス、石英、シリコン、有機ポリマーまたは有機−無機複合材料上に形成することにより得られる、印刷回路基板または複合基板として提供できる。
エピタキシャルスタックは、基板２１０の前面上に順に積層される。
本開示の例示的な実施例において、２つ以上のエピタキシャルスタックが提供され、エピタキシャルスタックは、互いに異なる波長帯域を有する光を放出する。すなわち、エピタキシャルスタックは、複数提供され、エピタキシャルスタックは、互いに異なるエネルギーバンドを有する。本例示的な実施例では、基板２１０上に順に積層される３つのエピタキシャルスタックが示される。以下の実施例において、基板２１０上に順に積層される３つの層は、第１、第２および第３エピタキシャルスタック２２０、２３０および２４０としてそれぞれ言及される。
各エピタキシャルスタックは、多様な波長帯域の光のうち、可視光帯域の色光を放出することができる。最下端に配置されるエピタキシャルスタックから放出される光は、最も低いエネルギーバンドを有する最も長い波長の色光であり、エピタキシャルスタックから放出される色光の波長は、エピタキシャルスタックの底から頂部まで次第に短くなる。最上端に配置されるエピタキシャルスタックから放出される光は、最も高いエネルギーバンドを有する最も短い波長の色光である。例えば、第１エピタキシャルスタック２２０は、第１色光Ｌ１を放出し、第２エピタキシャルスタック２３０は、第２色光Ｌ２を放出し、第３エピタキシャルスタック２４０は、第３色光Ｌ３を放出する。第１、第２および第３色光Ｌ１、Ｌ２およびＬ３は、互いに異なる色光であってもよく、第１、第２および第３色光Ｌ１、Ｌ２およびＬ３は、順に短くなる互いに異なる波長帯域を有する色光であってもよい。すなわち、第１、第２および第３色光Ｌ１、Ｌ２およびＬ３は、互いに異なる波長帯域を有してもよく、色光は、第１色光Ｌ１から第３色光Ｌ３まで次第に高いエネルギーを有する次第に短い波長帯域の色光であってもよい。
本例示的な実施例において、第１色光Ｌ１は、赤色光であってもよく、第２色光Ｌ２は、緑色光であってもよいし、第３色光Ｌ３は、青色光であってもよい。
各エピタキシャルスタックは、基板２１０の前面が向かう方向に進行するように光を放出する。この場合、１つのエピタキシャルスタックから放出される光は、当該エピタキシャルスタックから放出される光の光路上に位置する他のエピタキシャルスタックを通過した後、基板２１０の前面が向かう方向に進行する。基板２１０の前面が向かう方向は、第１、第２および第３エピタキシャルスタック２２０、２３０および２４０が積層される方向を示す。
以下、説明の便宜のために、基板２１０の前面が向かう方向は、「前面方向」または「上方向」と称し、基板２１０の後面が向かう方向は、「後面方向」または「下方向」と称する。しかし、「上」および「下」という用語は、互いに相対的な方向を示し、発光積層構造体の配列または積層方向によって変化可能である。
各エピタキシャルスタックは、光を上方向に放出し、その下に配置されるエピタキシャルスタックから放出される光の大部分を透過させる。すなわち、第１エピタキシャルスタック２２０から放出される光は、第２エピタキシャルスタック２３０および第３エピタキシャルスタック２４０を通過した後、前面方向に進行し、第２エピタキシャルスタック２３０から放出される光は、第３エピタキシャルスタック２４０を通過した後、前面方向に進行する。このために、最下端に配置されるエピタキシャルスタックを除いた他のエピタキシャルスタックの少なくとも一部分、好ましくは、全体部分は、光透過性材料で形成される。「光透過性材料」という用語は、光透過性材料がすべての光を透過させる場合のみならず、光透過性材料が所定の波長を有する光または所定の波長を有する光の一部分を透過させる場合も表す。例示的な実施例において、各エピタキシャルスタックは、その下に配置されるエピタキシャルスタックからの光の約６０％以上を透過させることができる。他の実施例により、各エピタキシャルスタックは、その下に配置されるエピタキシャルスタックからの光の約８０％以上を透過させることができ、他の実施例により、各エピタキシャルスタックは、その下に配置されるエピタキシャルスタックからの光の約９０％以上を透過させることができる。
本開示の例示的な実施例による上記の構造を有する発光積層構造では、エピタキシャルスタックは、エピタキシャルスタックに発光信号をそれぞれ印加する信号ラインがエピタキシャルスタックに独立に接続されるため、独立して駆動可能であり、光が各エピタキシャルスタックから放出されるかによって多様な色相をディスプレイすることができる。加えて、互いに異なる波長を有する光を放出するエピタキシャルスタックが互いに重なるように形成されるので、発光積層構造は、狭い面積内に形成可能である。
図１６は、各エピタキシャルスタックが独立して駆動されることを許容する、ライン部を有する本開示の例示的な実施例による発光積層構造を示す断面図である。図１７Ａ〜図１７Ｃは、図１６の各エピタキシャルスタックを詳細に示す断面図である。
図１６を参照すると、発光積層構造は、発光区域ＥＡと、発光区域ＥＡに隣接して配置される周辺区域ＰＡとを含む。
発光区域ＥＡは、光が第１、第２および第３エピタキシャルスタック２２０、２３０および２４０から上方向に放出される区域である。第１、第２および第３エピタキシャルスタック２２０、２３０および２４０の発光区域ＥＡは、互いに重なり、そのため、第１、第２および第３エピタキシャルスタック２２０、２３０および２４０の発光区域ＥＡは、互いに同一の面積を有する。
周辺区域ＰＡは、第１、第２および第３エピタキシャルスタック２２０、２３０および２４０に接続されるライン部が配置される区域である。光は、周辺区域ＰＡ内に配置される第１、第２および第３エピタキシャルスタック２２０、２３０および２４０から放出される。しかし、図示しないが、多様な付加的な構成要素がライン部に加えて周辺区域ＰＡ内に配置され、光が外部に出射するのを防止する別途の遮断層または反射層が周辺区域ＰＡ内にさらに配置されてもよい。したがって、光が周辺区域ＰＡを介して出射しない。
第１、第２および第３エピタキシャルスタック２２０、２３０および２４０のそれぞれは基板２１０上に配置され、第１、第２および第３接着層２５０ａ、２５０ｂおよび２５０ｃのうち対応する接着層がその間に介在する。第１、第２および第３接着層２５０ａ、２５０ｂおよび２５０ｃは、非導電性材料を含むことができ、光透過材料を含むことができる。例えば、第１、第２および第３接着層２５０ａ、２５０ｂおよび２５０ｃは、光学用透明接着剤（ｏｐｔｉｃａｌｌｙ ｃｌｅａｒ ａｄｈｅｓｉｖｅ：ＯＣＡ）を含むことができる。第１、第２および第３接着層２５０ａ、２５０ｂおよび２５０ｃの材料は、第１、第２および第３接着層２５０ａ、２５０ｂおよび２５０ｃの材料が光学的に透明で安定して各エピタキシャルスタックに貼り合わされる限り、特に限定されるべきではない。例えば、第１、第２および第３接着層２５０ａ、２５０ｂおよび２５０ｃは、ＳＵ−８、多様なレジスト、パリレン、ポリ（メチルメタクリレート）（ＰＭＭＡ）およびベンゾシクロブテン（ＢＣＢ）のようなエポキシ系ポリマーのような有機材料およびシリコン酸化物、アルミニウム酸化物および溶融ガラスのような無機材料を含むことができる。また、必要に応じて、導電性酸化物が接着層として使用可能であり、この場合、導電性酸化物は、他の構成要素から絶縁される必要がある。有機材料が接着層として用いられ、無機材料のうち溶融ガラスが接着層として用いられる場合、第１、第２および第３エピタキシャルスタック２２０、２３０および２４０および基板２１０は、第１、第２および第３エピタキシャルスタック２２０、２３０および２４０および基板２１０の接着側（ａｄｈｅｓｉｖｅ ｓｉｄｅ）上に材料をコーティングし、高真空下で材料に高温および高圧を印加することにより、互いに貼り合わされる。（溶融ガラスを除いた）無機材料が接着層として用いられる場合、第１、第２および第３エピタキシャルスタック２２０、２３０および２４０および基板２１０は、第１、第２および第３エピタキシャルスタック２２０、２３０および２４０および基板２１０の接着側上に材料を蒸着し、化学機械的平坦化（ＣＭＰ）を利用して材料を平坦化し、材料の表面上でプラズマ処理を行い、高真空下で貼り合わされることにより、互いに貼り合わされる。
図１７Ａ〜１７Ｃを参照すると、第１、第２および第３エピタキシャルスタック２２０、２３０および２４０は、順に積層される第１半導体層２２１、２３１および２４１、活性層２２３、２３３および２４３および第２半導体層２２５、２３５および２４５を含む。図１７Ａ〜図１７Ｃで、第１半導体層２２１、２３１および２４１、活性層２２３、２３３および２４３および第２半導体層２２５、２３５および２４５は、上方向に順に積層されるが、図１７Ａ〜図１７Ｃの第１、第２および第３エピタキシャルスタック２２０、２３０および２４０が図１６では逆に示されていることに注目しなければならない。すなわち、図１６に示す第１、第２および第３エピタキシャルスタック２２０、２３０および２４０は、上方向で第２半導体層２２５、２３５および２４５、活性層２２３、２３３および２４３および第１半導体層２２１、２３１および２４１の順に配列されている。
図１７Ａを参照すると、第１エピタキシャルスタック２２０の第１半導体層２２１、活性層２２３および第２半導体層２２５は、赤色光を放出する半導体材料を含むことができる。赤色光を放出する半導体材料として、アルミニウムガリウム砒化物（ＡｌＧａＡｓ）、ガリウム砒化リン化物（ＧａＡｓＰ）、アルミニウムガリウムインジウムリン化物（ＡｌＧａＩｎＰ）およびガリウムリン化物（ＧａＰ）が使用できる。しかし、赤色光を放出する半導体材料はこれにまたはこれによって限定されるべきではなく、多様な他の材料が使用できる。
第１半導体層２２１は、第１導電型不純物を含む半導体層であってもよく、第２半導体層２２５は、第２導電型不純物を含む半導体層であってもよい。第１導電型と第２導電型は、互いに反対の極性を有する。第１導電型がｎ型の場合、第２導電型はｐ型であり、第１導電型がｐ型の場合、第２導電型はｎ型である。本開示の例示的な実施例において、ｎ型半導体層、活性層およびｐ型半導体層が順に形成された構造を代表例として説明することとし、第１半導体層２２１は、「ｎ型半導体層」と称され、第２半導体層２２５は、「ｐ型半導体層」と称されてもよい。これは説明の便宜のためのものであり、本開示の他の実施例により、第１半導体層２２１および第２半導体層２２５は、それぞれｐ型半導体層およびｎ型半導体層であってもよい。
ｎ型半導体層２２１、活性層２２３およびｐ型半導体層２２５の部分を除去することにより、メサ（ｍｅｓａ）が第１エピタキシャルスタック２２０に形成される。第１ｎ型コンタクト電極２２９が露出したｎ型半導体層２２１の上部表面上に配置され、第１ｐ型コンタクト電極２２７がメサの形成されたｐ型半導体層２２５上に配置される。
第１ｎ型コンタクト電極２２９および第１ｐ型コンタクト電極２２７は、金属材料の単層構造または多層構造を有してもよい。例えば、第１ｎ型コンタクト電極２２９および第１ｐ型コンタクト電極２２７は、Ａｌ、Ｔｉ、Ｃｒ、Ａｕ、Ａｇ、Ｔｉ、Ｓｎ、Ｎｉ、Ｃｒ、Ｗ、Ｃｕまたはその合金のような金属材料を含むことができる。特に、第１ｐ型コンタクト電極２２７は、高い反射率を有する金属材料を含むことができ、第１ｐ型コンタクト電極２２７が高い反射率を有する金属材料を含むので、第１エピタキシャルスタック２２０から放出される光の上方向への発光効率が向上することができる。
第１エピタキシャルスタック２２０は、第１接着層２５０ａが間に介在した状態で基板２１０上に反転して配置されるので、第１ｎ型コンタクト電極２２９および第１ｐ型コンタクト電極２２７は、基板２１０と第２接着層２５０ｂとの間に配置される。第１ｐ型コンタクト電極２２７は、発光区域ＥＡと重なり、第１エピタキシャルスタック２２０の活性層２２３から放出される光を上方向に反射させる。
図１７Ｂを参照すると、第２エピタキシャルスタック２３０は、順に積層されるｎ型半導体層２３１、活性層２３３およびｐ型半導体層２３５を含む。ｎ型半導体層２３１、活性層２３３およびｐ型半導体層２３５は、緑色光を放出する半導体材料を含むことができる。緑色光を放出する半導体材料として、インジウムガリウム窒化物（ＩｎＧａＮ）、ガリウム窒化物（ＧａＮ）、ガリウムリン化物（ＧａＰ）、アルミニウムガリウムインジウムリン化物（ＡｌＧａＩｎＰ）およびアルミニウムガリウムリン化物（ＡｌＧａＰ）が使用できる。しかし、緑色光を放出する半導体材料はこれにまたはこれによって限定されるべきではなく、多様な他の材料が使用できる。
図１６を再度参照すると、第２ｐ型コンタクト電極２３７が第２エピタキシャルスタック２３０のｐ型半導体層２３５上に配置される。図１６で、第２エピタキシャルスタック２３０が図１７Ｂの反転した第２エピタキシャルスタック２３０に対応するので、第２ｐ型コンタクト電極２３７は、第１エピタキシャルスタック２２０と第２エピタキシャルスタック２３０との間に、詳しくは、第２接着層２５０ｂと第２エピタキシャルスタック２３０との間に配置される。
第２ｐ型コンタクト電極２３７は、透明導電性材料、例えば、透明導電性酸化物（ＴＣＯ）を含むことができ、約２０００オングストローム〜約２マイクロメートルの厚さを有することができる。
図１７Ｃを参照すると、第３エピタキシャルスタック２４０は、順に積層されるｎ型半導体層２４１、活性層２４３およびｐ型半導体層２４５を含む。ｎ型半導体層２４１、活性層２４３およびｐ型半導体層２３５は、青色光を放出する半導体材料を含むことができる。青色光を放出する半導体材料として、ガリウム窒化物（ＧａＮ）、インジウムガリウム窒化物（ＩｎＧａＮ）および亜鉛セレン化物（ＺｎＳｅ）が使用できる。しかし、青色光を放出する半導体材料はこれにまたはこれによって限定されるべきではなく、多様な他の材料が使用できる。
図１６を再度参照すると、第３ｐ型コンタクト電極２４７が第３エピタキシャルスタック２４０のｐ型半導体層２４５上に配置される。図１６で、第３エピタキシャルスタック２４０が図１７Ｃの反転した第３エピタキシャルスタック２４０に対応するので、第３ｐ型コンタクト電極２４７は、第２エピタキシャルスタック２３０と第３エピタキシャルスタック２４０との間に、詳しくは、第３接着層２５０ｃと第３エピタキシャルスタック２４０との間に配置される。
本例示的な実施例において、第１、第２および第３エピタキシャルスタック２２０、２３０および２４０のそれぞれのｎ型半導体層２２１、２３１および２４１およびそれぞれのｐ型半導体層２２５、２３５および２４５は、単層構造を有するものの、実施例により、第１、第２および第３エピタキシャルスタック２２０、２３０および２４０のそれぞれのｎ型半導体層２２１、２３１および２４１およびそれぞれのｐ型半導体層２２５、２３５および２４５は、多層構造を有してもよく、超格子層を含むことができる。第１、第２および第３エピタキシャルスタック２２０、２３０および２４０の活性層２２３、２３３および２４３は、単一量子井戸構造または多重量子井戸構造を有してもよい。
本例示的な実施例において、第２および第３ｐ型コンタクト電極２３７および２４７は、発光区域ＥＡと重なるように配置される。第２および第３ｐ型コンタクト電極２３７および２４７は、下に配置されるエピタキシャルスタックからの光を透過させるために透明導電性材料を含むことができる。例えば、第２および第３ｐ型コンタクト電極２３７および２４７のそれぞれは、透明導電性酸化物（ＴＣＯ）を含むことができる。透明導電性酸化物は、スズ酸化物（ＳｎＯ）、インジウム酸化物（ＩｎＯ２）、亜鉛酸化物（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）およびインジウムスズ亜鉛酸化物（ＩＴＺＯ）を含むことができる。透明導電性酸化物は、蒸発器またはスパッタを用いた化学気相蒸着（ＣＶＤ）または物理気相蒸着（ＰＶＤ）によって蒸着できる。第２および第３ｐ型コンタクト電極２３７および２４７は、透過率の満足する範囲内で以下の製造工程でエッチングストッパとして機能するのに十分な厚さを有することができる。
本例示的な実施例において、第１、第２および第３ｐ型コンタクト電極２２７、２３７および２４７は、共通ラインに接続される。共通ラインは、共通電圧が印加されるラインである。また、共通信号ラインは、第２および第３エピタキシャルスタック２３０および２４０の第１ｎ型コンタクト電極２２９およびｐ型半導体層２３５および２４５にそれぞれ接続される。本例示的な実施例において、共通電圧Ｓｃが共通ラインを介して第１ｐ型コンタクト電極２２７、第２ｐ型コンタクト電極２３７および第３ｐ型コンタクト電極２４７に印加され、発光信号は、発光信号ラインを介して第１ｎ型コンタクト電極２２９、第２エピタキシャルスタック２３０のｎ型半導体層２３１および第３エピタキシャルスタック２４０のｎ型半導体層２４１に印加される。したがって、第１、第２および第３エピタキシャルスタック２２０、２３０および２４０の発光が制御される。発光信号は、第１、第２および第３エピタキシャルスタック２２０、２３０および２４０にそれぞれ対応する第１、第２および第３発光信号ＳＲ、ＳＧおよびＳＢを含み、第１、第２および第３発光信号ＳＲ、ＳＧおよびＳＢは、赤色光、緑色光および青色光の発光にそれぞれ対応する信号である。
上述した実施例において、共通電圧が第１、第２および第３エピタキシャルスタック２２０、２３０および２４０のｐ型半導体層に印加され、発光信号は、第１、第２および第３エピタキシャルスタック２２０、２３０および２４０のｎ型半導体層に印加されるが、本開示の実施例がこれにまたはこれによって限定されるべきではない。本開示の他の実施例により、共通電圧が第１、第２および第３エピタキシャルスタック２２０、２３０および２４０のｎ型半導体層に印加され、発光信号は、第１、第２および第３エピタキシャルスタック２２０、２３０および２４０のｐ型半導体層に印加されてもよい。この構造は、ｐ型半導体層、活性層およびｎ型半導体層の順に各エピタキシャルスタックを形成することにより容易に実現可能であり、この順序は、上述した実施例でｎ型半導体層、活性層およびｐ型半導体層の順に形成される各エピタキシャルスタックの積層順序とは異なる。上述した実施例により、第１、第２および第３エピタキシャルスタック２２０、２３０および２４０は、それに印加される発光信号に応答して駆動される。すなわち、第１エピタキシャルスタック２２０は、第１発光信号ＳＲに応答して駆動され、第２エピタキシャルスタック２３０は、第２発光信号ＳＧに応答して駆動され、第３エピタキシャルスタック２４０は、第３発光信号ＳＢに応答して駆動される。この場合、第１、第２および第３発光信号ＳＲ、ＳＧおよびＳＢは、第１、第２および第３エピタキシャルスタック２２０、２３０および２２０に独立して印加され、結果として、第１、第２および第３エピタキシャルスタック２２０、２３０および２４０は、独立して駆動される。発光積層構造は、第１、第２および第３エピタキシャルスタックから上方向に放出される第１、第２および第３色光の組み合わせによって多様な色相の光を提供することができる。
色相をディスプレイするときには、上述した構造を有する発光積層構造は、平面上の互いに異なる区域を介して互いに異なる色光を提供するよりは、互いに重なる区域を介して互いに異なる色光を提供し、そのため、発光素子が小型化され、集積化されることが可能である。従来技術によれば、互いに異なる色光、例えば、赤色、緑色および青色光を放出する発光素子は、フルカラーディスプレイを実現するために、平面上で互いに離隔して配置される。したがって、発光素子が平面上で互いに離隔して配置されるので、従来技術において発光素子によって占有される面積は相対的に大きい。一方、本開示によれば、互いに異なる色光を放出する発光素子が互いに重なるように同一の面積内に配置されて発光積層構造を形成し、そのため、従来技術より著しく小さな面積によりフルカラーディスプレイが実現できる。そのため、高解像度ディスプレイデバイスが小さい面積内に製造できる。
また、積層方式で製造される従来の発光デバイスの場合にも、従来の発光デバイスは、各発光素子内にコンタクト部を個別に形成することにより、例えば、発光素子を個別に、そして分離的に形成し、ワイヤリングを用いて発光素子を互いに接続することにより製造される。結果として、発光デバイスの構造は複雑で、発光デバイスを製造することが容易でない。しかし、本開示の例示的な実施例による発光積層構造は、１つの基板上に複数のエピタキシャルスタックを順に積層し、最小工程によりエピタキシャルスタック内にコンタクト部を形成し、ライン部をエピタキシャルスタックに接続することにより製造される。加えて、本開示の例示的な実施例によれば、従来の発光素子の代わりに１つの発光積層構造が実装されるので、個別の色相の発光素子を分離的に製造し、発光素子を個別に実装する従来のディスプレイデバイスの製造方法に比べて、ディスプレイデバイスの製造方法が単純化できる。
本開示の例示的な実施例による発光積層構造は、色光を高純度および高効率で提供するための多様な構成要素を追加的に含んでもよい。例えば、本開示の例示的な実施例による発光積層構造は、相対的に短い波長を有する光が相対的に長い波長を有する光を放出するエピタキシャルスタックに進行するのを防止するための波長通過フィルタを含むことができる。
以下の実施例では、重複を避けるために、上述した実施例の特徴とは異なる特徴が主に説明される。説明されていない部分は、上述した実施例のそれと同一または類似するものと仮定する。
図１８は、本開示の例示的な実施例による所定の波長通過フィルタを有する発光積層構造を示す断面図である。
図１８を参照すると、本開示の例示的な実施例による発光積層構造は、第１エピタキシャルスタック２２０と第２エピタキシャルスタック２３０との間に配置される第１波長通過フィルタ２６１を含むことができる。
第１波長通過フィルタ２６１は、所定の波長を有する光を選択的に透過させる。第１波長通過フィルタ２６１は、第１エピタキシャルスタック２２０から放出される第１色光を透過させることができ、第１色光を除いた光を遮断または反射させることができる。したがって、第１エピタキシャルスタック２２０から放出される第１色光は、上方向に進行することができ、第２および第３エピタキシャルスタック２３０および２４０からそれぞれ放出される第２および第３色光は、第１波長通過フィルタ２６１によって第１エピタキシャルスタック２２０に向かって進行しなくてもよいし、反射または遮断可能である。
第２および第３色光は、第１色光より相対的に短い波長および相対的に高いエネルギーを有する。第２および第３色光が第１エピタキシャルスタック２２０内に入射する場合、第１エピタキシャルスタック２２０内で付加的な発光が誘導されることがある。本例示的な実施例において、第２および第３色光は、第１波長通過フィルタ２６１によって第１エピタキシャルスタック２２０内に入射することが防止できる。
本開示の例示的な実施例において、第２波長通過フィルタ２６３が第２エピタキシャルスタック２３０と第３エピタキシャルスタック２４０との間に配置される。第２波長通過フィルタ２６３は、第１および第２エピタキシャルスタック２２０および２３０からそれぞれ放出される第１および第２色光を透過させることができ、第１および第２色光を除いた光を遮断または反射させることができる。したがって、第１および第２エピタキシャルスタック２２０および２３０からそれぞれ放出される第１および第２色光は、上方向に進行することができ、第３エピタキシャルスタック２４０から放出される第３色光は、第２波長通過フィルタ２６３によって第１および第２エピタキシャルスタック２２０および２３０に向かって進行しなくてもよいし、反射または遮断可能である。
上記の説明と類似して、第３色光は、第１および第２色光より相対的に短い波長および相対的に高いエネルギーを有する。第３色光が第１および第２エピタキシャルスタック２２０および２３０内に入射する場合、付加的な発光が第１および第２エピタキシャルスタック２２０および２３０内で誘導されることがある。本例示的な実施例において、第３色光は、第２波長通過フィルタ２６３によって第１および第２エピタキシャルスタック２２０および２３０内に入射することが防止できる。
本開示の例示的な実施例による発光積層構造は、高効率の均一な光を提供するために多様な構成要素を追加的に含んでもよい。一例として、本開示の例示的な実施例による発光積層構造は、発光面上で多様な凹凸部分を含むことができる。
図１９および図２０は、本開示の例示的な実施例によるエピタキシャルスタックの少なくとも一部分で凹凸部分が形成される発光積層構造を示す断面図である。
本開示の例示的な実施例による発光積層構造は、第１、第２および第３エピタキシャルスタック２２０、２３０および２４０のｎ型半導体層２２１、２３１および２４１のうちの少なくとも１つのｎ型半導体層の上部表面上に形成される凹凸部分ＰＲを含むことができる。本開示の例示的な実施例において、各エピタキシャルスタックの凹凸部分ＰＲは、選択的に形成可能である。例えば、凹凸部分ＰＲは、図１９に示すように、第１および第３エピタキシャルスタック２２０および２４０上に配置され、凹凸部分ＰＲは、図２０に示すように、第１、第２および第３エピタキシャルスタック２２０、２３０および２４０上に配置される。各エピタキシャルスタックの凹凸部分ＰＲは、第１、第２および第３エピタキシャルスタック２２０、２３０および２４０の発光面にそれぞれ対応するｎ型半導体層２２１、２３１および２４１上に配置される。
凹凸部分ＰＲは、発光効率を向上させるために用いられる。凹凸部分ＰＲは、その上に凹凸部分がランダムに配列される、多角形ピラミッド、半球または粗さを有する表面のような、多様な形状に提供できる。凹凸部分ＰＲは、多様なエッチング工程によりテクスチャリングされるか、またはパターニングされたサファイア基板を用いて形成されてもよい。
本開示の例示的な実施例において、第１、第２および第３エピタキシャルスタック２２０、２３０および２４０からの第１、第２および第３色光は、光度において差を有することができ、光度差は可視性において差を誘発することがある。本例示的な実施例において、発光効率は、第１、第２および第３エピタキシャルスタック２２０、２３０および２４０の発光面上に選択的に形成される凹凸部分ＰＲによって向上することができ、そのため、第１、第２および第３色光間の光度差は減少できる。赤色および／または青色に対応する色光は、緑色に対応する色光より低い可視性を有するので、可視性における差は、第１エピタキシャルスタック２２０および／または第３エピタキシャルスタック２４０をテクスチャリングすることにより減少できる。特に、赤色光は、発光積層構造の最下部分から提供されるので、相対的により小さい光度を有する。この場合、凹凸部分ＰＲが第１エピタキシャルスタック２２０上に形成される場合、光効率が向上することができる。
上述した構造を有する発光積層構造は、多様な色相をディスプレイ可能な発光素子に対応し、ピクセルとしてディスプレイデバイスで使用できる。以下の説明では、上述した構造を有する発光積層構造をその構成要素として用いるディスプレイデバイスが説明される。
図２１は、本開示の例示的な実施例によるディスプレイデバイス２１００を示す平面図であり、図２２は、図２１の部分Ｐ１を示す拡大平面図である。
図２１および図２２を参照すると、本開示の例示的な実施例によるディスプレイデバイス２１００は、テキスト、ビデオ、写真および二次元または三次元イメージのような任意の視覚情報をディスプレイする。
ディスプレイデバイス２１００は、長方形状のような直線面を有する閉多角形、曲面を有する円形または楕円形および直線面と曲面を有する半円形または半楕円形のような、多様な形状を有することができる。本開示の例示的な実施例では、長方形状を有するディスプレイデバイスが示される。
ディスプレイデバイス２１００は、イメージをディスプレイする複数のピクセル２１１０を含む。各ピクセル２１１０は、イメージをディスプレイする最小単位である。各ピクセル２１１０は、上述した構造を有する発光積層構造を含むことができ、白色光および／または色光を放出することができる。
本開示の例示的な実施例において、各ピクセル２１１０は、赤色光を放出する第１サブピクセル２１１０Ｒと、緑色光を放出する第２サブピクセル２１１０Ｇと、青色光を放出する第３サブピクセル２１１０Ｂとを含む。第１、第２および第３サブピクセル２１１０Ｒ、２１１０Ｇおよび２１１０Ｂは、上述した発光積層構造の第１、第２および第３エピタキシャルスタック２２０、２３０および２４０にそれぞれ対応することができる。
ピクセル２１１０は、マトリクス状に配列される。ピクセル２１１０がマトリクス状に配列されるという表現は、ピクセル２１１０が行または列に沿って正確に一列に配列されるだけでなく、ピクセル２１１０の細部位置が、例えば、ジグザグ状に変化しながら、ピクセル２１１０が全体的に行または列に沿って配列されることを示すことができる。
図２３は、本開示の例示的な実施例によるディスプレイデバイスを示すブロック図である。
図２３を参照すると、本開示の例示的な実施例によるディスプレイデバイス２１００は、タイミングコントローラ２３５０と、スキャンドライバ２３１０と、データドライバ２３３０と、ライン部と、ピクセルとを含む。各ピクセルが複数のサブピクセルを含む場合、各サブピクセルは、ライン部を介してスキャンドライバ２３１０およびデータドライバ２３３０に個別に接続される。
タイミングコントローラ２３５０は、外部ソース（例えば、イメージデータを伝送するシステム）から、ディスプレイデバイス２１００を駆動するために必要な多様な制御信号およびイメージデータを受信する。タイミングコントローラ２３５０は、受信されたイメージデータを再配列し、再配列されたイメージデータをデータドライバ２３３０に印加する。また、タイミングコントローラ２３５０は、スキャンドライバ２３１０およびデータドライバ２３３０を駆動するために必要なスキャン制御信号およびデータ制御信号を生成し、生成されたスキャン制御信号およびデータ制御信号をスキャンドライバ２３１０およびデータドライバ２３３０にそれぞれ印加する。
スキャンドライバ２３１０は、タイミングコントローラ２３５０からスキャン制御信号を受信し、スキャン制御信号に応答してスキャン信号を生成する。
データドライバ２３３０は、タイミングコントローラ２３５０からデータ制御信号およびイメージデータを受信し、データ制御信号に応答してデータ信号を生成する。
ライン部は、複数の信号ラインを含む。具体的には、ライン部は、スキャンドライバ２３１０とサブピクセルとを接続するスキャンライン２１３０と、データドライバ２３３０とサブピクセルとを接続するデータライン２１２０とを含む。スキャンライン２１３０は、サブピクセルにそれぞれ接続され、サブピクセルにそれぞれ接続されるスキャンラインは、第１、第２および第３サブスキャンライン２１３０Ｒ、２１３０Ｇおよび２１３０Ｂとして示される。
加えて、ライン部は、信号を伝送するために、タイミングコントローラ２３５０とスキャンドライバ２３１０、タイミングコントローラ２３５０とデータドライバ２３３０、またはその他の構成要素を互いに接続する、ラインをさらに含んでもよい。
スキャンライン２１３０は、スキャンドライバ２３１０によって生成されるスキャン信号をサブピクセルに印加する。データドライバ２３３０によって生成されるデータ信号は、データライン２１２０に印加される。
サブピクセルは、スキャンライン２１３０およびデータライン２１２０に接続される。サブピクセルは、スキャンライン２１３０からのスキャン信号がそれに印加されるとき、データライン２１２０から提供されるデータ信号に応答して選択的に発光する。一例として、各サブピクセルは、各フレーム期間にそれに印加されるデータ信号に対応する明るさで光を放出する。ブラックの明るさに相当するデータ信号が印加されるサブピクセルは、当該フレーム期間に光を放出せず、そのため、黒色がディスプレイされる。
本開示の例示的な実施例において、サブピクセルは、パッシブまたはアクティブマトリクス方式で駆動可能である。ディスプレイデバイスがアクティブマトリクス方式で駆動される場合、ディスプレイデバイス２１００は、スキャン信号およびデータ信号に加えて、第１および第２ピクセル電源を追加的に受信することにより駆動できる。
図２４は、パッシブマトリクスタイプのディスプレイデバイス用の１つのサブピクセルを示す回路図である。この場合、サブピクセルは、サブピクセル、例えば、レッドサブピクセル、グリーンサブピクセルおよびブルーサブピクセルのうちの１つであってもよいし、第１サブピクセル２１１０Ｒが本例示的な実施例で示される。
図２４を参照すると、第１サブピクセル２１１０Ｒは、スキャンライン２１３０とデータライン２１２０との間に接続される発光素子２１５０を含む。発光素子２１５０は、第１エピタキシャルスタック２２０に相当する。閾値電圧以上の電圧がｐ型半導体層とｎ型半導体層との間に印加されるとき、第１エピタキシャルスタック２２０は、それに印加される電圧のレベルに対応する明るさで光を放出する。すなわち、第１サブピクセル２１１０Ｒの発光は、スキャンライン２１３０に印加されるスキャン信号の電圧および／またはデータライン２１２０に印加されるデータ信号の電圧を制御することにより制御可能である。
図２５は、アクティブマトリクスタイプのディスプレイデバイス用の第１サブピクセル２１１０Ｒを示す回路図である。ディスプレイデバイスがアクティブマトリクスタイプのディスプレイデバイスの場合、第１サブピクセル２１１０Ｒは、スキャン信号およびデータ信号に加えて、第１および第２ピクセル電源ＥＬＶＤＤおよびＥＬＶＳＳをさらに受信することにより駆動できる。
図２５を参照すると、第１サブピクセル２１１０Ｒは、１つ以上の発光素子２１５０と、発光素子２１５０に接続されるトランジスタ部とを含む。
発光素子２１５０は、第１エピタキシャルスタック２２０に相当することができ、発光素子２１５０のｐ型半導体層は、トランジスタ部を経由して第１ピクセル電源ＥＬＶＤＤに接続され、発光素子２１５０のｎ型半導体層は、第２ピクセル電源ＥＬＶＳＳに接続される。第１ピクセル電源ＥＬＶＤＤおよび第２ピクセル電源ＥＬＶＳＳは、互いに異なる電位を有することができる。例えば、第２ピクセル電源ＥＬＶＳＳは、発光素子２１５０の閾値電圧以上だけ第１ピクセル電源ＥＬＶＤＤの電位より低い電位を有することができる。発光素子２１５０のそれぞれは、トランジスタ部によって制御される駆動電流に対応する明るさで光を放出する。
本開示の例示的な実施例により、トランジスタ部は、第１および第２トランジスタＭ１およびＭ２およびストレージキャパシタＣｓｔを含む。しかし、トランジスタ部の構成は、図２５に示す実施例に限定されるべきではない。
第１トランジスタ（スイッチングトランジスタ）Ｍ１は、データライン２１２０に接続されるソース電極と、第１ノードＮ１に接続されるドレイン電極と、スキャンライン２１３０に接続されるゲート電極とを含む。第１トランジスタＭ１は、第１トランジスタＭ１をターンオンさせるのに十分な電圧を有するスキャン信号がスキャンライン２１３０を介して提供されるとき、ターンオンされてデータライン２１２０および第１ノードＮ１を電気的に接続する。この場合、当該フレームのデータ信号は、データライン２１２０に印加され、そのため、データ信号は、第１ノードＮ１に印加される。ストレージキャパシタＣｓｔは、第１ノードＮ１に印加されるデータ信号で充電される。
第２トランジスタ（駆動トランジスタ）Ｍ２は、第１ピクセル電源ＥＬＶＤＤに接続されるソース電極と、発光素子２１５０のｎ型半導体層に接続されるドレイン電極と、第１ノードＮ１に接続されるゲート電極とを含む。第２トランジスタＭ２は、第１ノードＮ１の電圧に応答して発光素子２１５０に供給される駆動電流の量を制御する。
ストレージキャパシタＣｓｔの１つの電極は、第１ピクセル電源ＥＬＶＤＤに接続され、ストレージキャパシタＣｓｔの他の１つの電極は、第１ノードＮ１に接続される。ストレージキャパシタＣｓｔは、第１ノードＮ１に印加されるデータ信号に対応する電圧に充電され、次のフレームのデータ信号が提供されるまで充電された電圧を保持する。
説明の便宜のために、図２５は、２つのトランジスタを含むトランジスタ部を示す。しかし、トランジスタ部に含まれるトランジスタの個数は２つに限定されるべきではなく、トランジスタ部の構成は、多様な方式で変化可能である。例えば、トランジスタ部は、より多いトランジスタおよびより多いキャパシタを含むことができる。加えて、本例示的な実施例において、第１および第２トランジスタ、ストレージキャパシタおよびラインの構成は詳細に示されていないが、第１および第２トランジスタ、ストレージキャパシタおよびラインは、本開示の例示的な実施例による回路を実現する範囲内で多様な方式で変化可能である。
上述したピクセルは、本開示の範囲内で多様な方式で変化可能であり、以下の構造で実現できる。
図２６は、本開示の例示的な実施例によるピクセルを示す平面図であり、図２７Ａおよび図２７Ｂは、それぞれ図２６のＩ−Ｉ’およびＩＩ−ＩＩ’線に沿った断面図である。
図２６、図２７Ａおよび図２７Ｂを参照すると、本開示の例示的な実施例によるピクセルは、発光区域ＥＡと、周辺区域ＰＡとを含む。エピタキシャルスタックは、発光区域ＥＡ内で積層される。本例示的な実施例において、エピタキシャルスタックは、第１、第２および第３エピタキシャルスタック２２０、２３０および２４０を含む。
第１、第２および第３エピタキシャルスタック２２０、２３０および２４０は、第１、第２および第３サブスキャンライン２１３０Ｒ、２１３０Ｇおよび２１３０Ｂおよびデータライン２１２０に接続される。本開示の例示的な実施例において、第１、第２および第３サブスキャンライン２１３０Ｒ、２１３０Ｇおよび２１３０Ｂは、第１方向、例えば、図２６の水平方向に延びてもよい。データライン２１２０は、第１コンタクトホールＣＨ１を介して第１ｐ型コンタクト電極２２７に接続され、第１ｐ型コンタクト電極２２７は、実質的にデータライン２１２０として作用する。したがって、以下、第１ｐ型コンタクト電極２２７は、データライン２１２０と称されてもよい。データライン２１２０は、第２方向、例えば、第１、第２および第３サブスキャンライン２１３０Ｒ、２１３０Ｇおよび２１３０Ｂを横切る図２６の垂直方向に延びてもよい。しかし、第１、第２および第３サブスキャンライン２１３０Ｒ、２１３０Ｇおよび２１３０Ｂおよびデータライン２１２０の延びる方向はこれにまたはこれによって限定されるべきではなく、ピクセルの配列によって多様な方式で変化可能である。
第１サブスキャンライン２１３０Ｒおよびデータライン、具体的には、第１ｐ型コンタクト電極２２７は、第１エピタキシャルスタック２２０に接続される。データライン２１２０および第２サブスキャンライン２１３０Ｇは、それぞれ第１および第２コンタクトホールＣＨ１およびＣＨ２を介して第２エピタキシャルスタック２３０に接続される。データライン２１２０および第３サブスキャンライン２１３０Ｂは、それぞれ第１および第２コンタクトホールＣＨ１およびＣＨ２を介して第３エピタキシャルスタック２４０に接続される。本例示的な実施例において、第１および第２コンタクトホールＣＨ１およびＣＨ２は、周辺区域ＰＡ内に形成される。
接着層、コンタクト電極および波長通過フィルタが基板２１０と第１エピタキシャルスタック２２０との間、第１エピタキシャルスタック２２０と第２エピタキシャルスタック２３０との間、および第２エピタキシャルスタック２３０と第３エピタキシャルスタック２４０との間に配置される。以下、本開示の例示的な実施例によるピクセルを積層順序に従って説明する。
本例示的な実施例により、メサ構造を有する第１エピタキシャルスタック２２０が、第１接着層２５０ａが間に介在する状態で、基板２１０上に配置される。
第１絶縁層２７１が第１エピタキシャルスタック２２０の下部表面、すなわち、基板２１０と向かい合う表面上に配置される。第１絶縁層２７１にはそれを介して設けられる複数のコンタクトホールが提供される。第１エピタキシャルスタック２２０のｎ型半導体層と接触する第１ｎ型コンタクト電極２２９は、周辺区域ＰＡに対応するコンタクトホール内に配置され、第１エピタキシャルスタック２２０のｐ型半導体層と接触する第１ｐ型コンタクト電極２２７は、発光区域ＥＡに対応するコンタクトホール内に配置される。第１および第２オーミック電極２２９’および２２７’は、第１ｐ型コンタクト電極２２７および第１ｎ型コンタクト電極２２９とのオーミック接触のために、第１ｎ型コンタクト電極２２９および第１ｐ型コンタクト電極２２７が形成される区域上に配置される。オーミック接触のための第１および第２オーミック電極２２９’および２２７’は、多様な材料を含むことができる。本開示の例示的な実施例において、ｐ型オーミック電極に対応する第２オーミック電極２２７’は、Ａｕ（Ｚｎ）またはＡｕ（Ｂｅ）を含むことができる。この場合、第２オーミック電極２２７’用材料がＡｇ、ＡｌおよびＡｕより低い反射率を有するので、追加の反射電極がさらに配置されてもよい。追加の反射電極用材料として、ＡｇまたはＡｕが使用可能であり、Ｔｉ、Ｎｉ、ＣｒまたはＴａを含む層が隣接した構成要素への接着のための接着層として配置されてもよい。この場合、接着層は、ＡｇまたはＡｕを含む反射電極の上部および下部表面上に薄く蒸着される。
第１ｐ型コンタクト電極２２７は、発光区域ＥＡと重なり、平面図からみて、発光区域ＥＡの全体を覆うように提供される。第１ｐ型コンタクト電極２２７は、反射性を有する材料を含み、第１エピタキシャルスタック２２０内で光を反射させることができる。この場合、第１絶縁層２７１は、第１エピタキシャルスタック２２０内で光の反射が容易に行われるように、反射性を有するように形成される。例えば、第１絶縁層２７１は、全方向反射器（ｏｍｎｉ−ｄｉｒｅｃｔｉｏｎａｌ ｒｅｆｌｅｃｔｏｒ：ＯＤＲ）構造を有してもよい。
第２絶縁層２７３が第１ｐ型コンタクト電極２２７および基板２１０の間に配置される。第２絶縁層２７３は、第１ｐ型コンタクト電極２２７が上に形成される第１エピタキシャルスタック２２０の下部表面を覆い、第１ｎ型コンタクト電極２２９が露出した状態で貫通するコンタクトホールを有する。第１サブスキャンライン２１３０Ｒは、第２絶縁層２７３と基板２１０との間に配置され、データ信号を第１ｎ型コンタクト電極２２９に印加する。
第２接着層２５０ｂが第１エピタキシャルスタック２２０上に配置され、第１波長通過フィルタ２６１、第２ｐ型コンタクト電極２３７および第２エピタキシャルスタック２３０が第２接着層２５０ｂ上に順に配置される。別途に示さないが、第２エピタキシャルスタック２３０は、第２エピタキシャルスタック２３０の底から上方向に順に積層される、ｐ型半導体層、活性層およびｎ型半導体層を含む。
本例示的な実施例において、第１波長通過フィルタ２６１および第２ｐ型コンタクト電極２３７は、第１エピタキシャルスタック２２０と実質的に同一の面積を有することができ、第２エピタキシャルスタック２３０は、第１エピタキシャルスタック２２０より小さい面積を有することができる。第２エピタキシャルスタック２３０が第１エピタキシャルスタック２２０より小さい面積を有するので、第２ｐ型コンタクト電極２３７の一部分が露出してもよい。
第３接着層２５０ｃが第２エピタキシャルスタック２３０上に配置され、第２波長通過フィルタ２６３、第３ｐ型コンタクト電極２４７および第３エピタキシャルスタック２４０が第３接着層２５０ｃ上に順に配置される。別途に示さないが、第３エピタキシャルスタック２４０は、第３エピタキシャルスタック２４０の底から上方向に順に積層される、ｐ型半導体層、活性層およびｎ型半導体層を含む。
第３エピタキシャルスタック２４０は、第２エピタキシャルスタック２３０より小さい面積を有することができる。第３エピタキシャルスタック２４０は、第３ｐ型コンタクト電極２４７より小さい面積を有することができ、そのため、第３ｐ型コンタクト電極２４７の上部表面の一部分が露出してもよい。加えて、第３ｐ型コンタクト電極２４７が第２エピタキシャルスタック２３０より小さい面積を有することができ、そのため、第２エピタキシャルスタック２３０の上部表面の一部分が露出してもよい。
第３絶縁層２７５が第３エピタキシャルスタック２４０上に配置されて第１、第２および第３エピタキシャルスタック２２０、２３０および２４０の積層構造を覆う。第３絶縁層２７５は、多様な有機／無機絶縁材料を含むことができるが、これにまたはこれによって限定されるべきではない。例えば、第３絶縁層２７５は、シリコン窒化物およびシリコン酸化物を含む無機絶縁材料またはポリイミドのような有機絶縁材料を含むことができる。
第３絶縁層２７５は、第１、第２および第３ｐ型コンタクト電極２２７、２３７および２４７の上部表面が露出した状態で貫通する第１コンタクトホールＣＨ１と、第２および第３エピタキシャルスタック２３０および２４０のｎ型半導体層の上部表面が露出した状態で貫通する第２コンタクトホールＣＨ２とを含む。
データライン２１２０および第１、第２および第３サブスキャンライン２１３０Ｒ、２１３０Ｇおよび２１３０Ｂが第３絶縁層２７５上に配置される。データライン２１２０は、第３絶縁層２７５を介して形成される第１コンタクトホールＣＨ１を介して第１、第２および第３ｐ型コンタクト電極２２７、２３７および２４７に同時に接続される。第２および第３サブスキャンライン２１３０Ｇおよび２１３０Ｂのそれぞれは、第２コンタクトホールＣＨ２を介して第２エピタキシャルスタック２３０のｎ型半導体層および第３エピタキシャルスタック２４０のｎ型半導体層にそれぞれ接続される。
本開示の例示的な実施例において、第２サブスキャンライン２１３０Ｇは、第２エピタキシャルスタック２３０のｎ型半導体層と直接接触して電気的に接続され、第３サブスキャンライン２１３０Ｂは、第３エピタキシャルスタック２４０のｎ型半導体層と直接接触して電気的に接続される。しかし、他の実施例により、第２ｎ型コンタクト電極が第２サブスキャンライン２１３０Ｇと第２エピタキシャルスタック２３０のｎ型半導体層との間にさらに配置されてもよく、第２サブスキャンライン２１３０Ｇおよび第２エピタキシャルスタック２３０のｎ型半導体層は、第２ｎ型コンタクト電極によって互いに電気的に接続されてもよい。また、第３ｎ型コンタクト電極が第３サブスキャンライン２１３０Ｂと第３エピタキシャルスタック２４０のｎ型半導体層との間にさらに配置されてもよく、第３サブスキャンライン２１３０Ｂおよび第３エピタキシャルスタック２４０のｎ型半導体層は、第３ｎ型コンタクト電極によって互いに電気的に接続されてもよい。
第４絶縁層２７７がデータライン２１２０および第１、第２および第３サブスキャンライン２１３０Ｒ、２１３０Ｇおよび２１３０Ｂ上に配置されてデータライン２１２０および第１、第２および第３サブスキャンライン２１３０Ｒ、２１３０Ｇおよび２１３０Ｂを覆う。また、第４絶縁層２７７は、多様な有機／無機絶縁材料を含むことができるが、これにまたはこれによって限定されるべきではない。
本例示的な実施例で別途に示さないが、凹凸部分が第１、第２および第３エピタキシャルスタック２２０、２３０および２４０の上部表面、すなわち、第１、第２および第３エピタキシャルスタック２２０、２３０および２４０のそれぞれのｎ型半導体層の上部表面上に選択的に配置されてもよい。各凹凸部分は、発光区域ＥＡに対応する面積内にのみ配置されるか、または各ｎ型半導体層の全体上部表面上に配置されてもよい。したがって、第２および第３サブスキャンライン２１３０Ｇおよび２１３０Ｂは、凹凸部分ＰＲがその上に配置されていないｎ型半導体層と接触して電気的に接続されるか、または凹凸部分ＰＲがその上に配置されるｎ型半導体層と接触して電気的に接続されてもよい。
また、詳細に示さないが、本開示の例示的な実施例において、光不透過性層がピクセルの側面に対応する第４絶縁層２７７上にさらに配置されてもよい。光不透過性層は、光遮断層として作用して、第１、第２および第３エピタキシャルスタック２２０、２３０および２４０からの光がピクセルの側面に出射するのを防止することができ、光を吸収または反射させる材料を含むことができる。
光不透過性層は、光不透過性層が光を吸収または反射させて光の透過を遮断する限り、特に限定されるべきではない。本開示の例示的な実施例において、光不透過性層は、分布ブラッグ反射器（ＤＢＲ）誘電体ミラー、絶縁層上に形成される金属反射層または黒色有機ポリマー層であってもよい。金属反射層が光不透過性層として用いられる場合、金属反射層は、金属反射層が他のピクセルの構成要素から電気的に絶縁される、フローティング状態であってもよい。
ピクセルの側面に配置される光不透過性層によって、特定のピクセルから出射する光が隣接したピクセルに影響を及ぼすか、隣接したピクセルから出射する光と混合されるのを防止することができる。
上記の構造を有するピクセルは、基板上に第１、第２および第３エピタキシャルスタックを順に積層することにより製造可能であり、以下、図２８および図２９Ａ〜図２９Ｌを参照して詳細に説明する。
図２８は、第１〜第３エピタキシャルスタックがその上に積層される基板を示す平面図であり、図２９Ａ〜図２９Ｌは、図２８のＩ−Ｉ’線に沿った、基板上に第１〜第３エピタキシャルスタックを積層する工程を順に示す断面図である。
図２８および図２９Ａを参照すると、第１エピタキシャルスタック２２０が第１初期基板２１０ｐ上に形成される。本開示の例示的な実施例において、第１初期基板２１０ｐは、第１エピタキシャルスタック２２０を形成するために必要な半導体、例えば、ガリウム砒化物（ＧａＡｓ）からなってもよい。第１エピタキシャルスタック２２０は、第１初期基板２１０ｐ上にｎ型半導体層、活性層およびｐ型半導体層を形成し、ｎ型半導体層、活性層およびｐ型半導体層の一部分を除去してメサ構造を形成することにより製造される。
図２８および図２９Ｂを参照すると、第１絶縁層２７１が第１初期基板２１０ｐ上に形成され、コンタクトホールが第１絶縁層２７１を介して形成されて、ｐ型半導体層およびｎ型半導体層を部分的に露出させる。ｐ型半導体層の上部に設けられるコンタクトホールは、複数提供されてもよい。オーミック電極２２７’および２２９’は、コンタクトホールを介して露出するｐ型半導体層およびｎ型半導体層上にそれぞれ形成される。
図２８および図２９Ｃを参照すると、第１ｎ型コンタクト電極２２９および第１ｐ型コンタクト電極２２７は、オーミック電極２２７’および２２９’がその上に形成される、第１初期基板２１０ｐ上に形成される。第１ｎ型コンタクト電極２２９は、ｎ型半導体層上に形成され、第１ｐ型コンタクト電極２２７は、ｐ型半導体層上に形成される。第１ｎ型コンタクト電極２２９および第１ｐ型コンタクト電極２２７は、反射材料で形成される。
図２８および図２９Ｄを参照すると、第２絶縁層２７３は、第１ｎ型コンタクト電極２２９および第１ｐ型コンタクト電極２２７がその上に形成される、第１初期基板２１０ｐ上に形成され、第１サブスキャンライン２１３０Ｒが第２絶縁層２７３上に形成される。コンタクトホールが第１ｎ型コンタクト電極２２９に対応する位置で第２絶縁層２７３を介して形成され、第１サブスキャンライン２１３０Ｒは、第１ｎ型コンタクト電極２２９に対応する位置に形成されるコンタクトホールを介して第１ｎ型コンタクト電極２２９に接続される。
図２８および図２９Ｅを参照すると、第１初期基板２１０ｐ上に形成された第１エピタキシャルスタック２２０が反転して、第１接着層２５０ａが間に介在する状態で、基板２１０に貼り合わされる。
図２８および図２９Ｆを参照すると、第１初期基板２１０ｐは、第１エピタキシャルスタック２２０が基板２１０に貼り合わされた後に、除去される。第１初期基板２１０ｐは、ウェットエッチング工程、ドライエッチング工程、物理的除去工程またはレーザリフトオフ工程のような多様な方法によって除去可能である。図示しないが、第１初期基板２１０ｐが除去された後、凹凸部分ＰＲが第１エピタキシャルスタック２２０の上部表面（ｎ型半導体層）上に形成される。凹凸部分ＰＲは、多様なエッチング工程によりテクスチャリングされる。例えば、凹凸部分ＰＲは、マイクロフォトグラフィーを利用したドライエッチング工程、結晶特性を利用したウェットエッチング工程、サンドブラストのような物理的方法を利用したテクスチャリング工程、イオンビームエッチング工程またはブロックコポリマーのエッチング速度差を利用したテクスチャリング工程のような多様な工程により形成されてもよい。
図２８および図２９Ｇを参照すると、第２エピタキシャルスタック２３０が第２初期基板２１０ｑ上に形成される。第２初期基板２１０ｑは、サファイア基板であってもよい。第２初期基板２１０ｑ上にｎ型半導体層、活性層およびｐ型半導体層を形成することにより、第２エピタキシャルスタック２３０が製造される。第２ｐ型コンタクト電極２３７および第１波長通過フィルタ２６１が第２エピタキシャルスタック２３０上にさらに形成されてもよい。
図２８および図２９Ｈを参照すると、第２初期基板２１０ｑ上に形成された第２エピタキシャルスタック２３０は反転して、第２接着層２５０ｂが間に介在する状態で、第１エピタキシャルスタック２２０に貼り合わされる。
図２８および図２９Ｉを参照すると、第２エピタキシャルスタック２３０が第１エピタキシャルスタック２２０に貼り合わされた後、第２初期基板２１０ｑは除去される。
図示しないが、第２初期基板２１０ｑが除去された後、凹凸部分ＰＲが第２エピタキシャルスタック２３０の上部表面（ｎ型半導体層）上に形成される。凹凸部分ＰＲは、多様なエッチング工程によりテクスチャリングされるか、またはパターニングされたサファイア基板を第２初期基板２１０ｑとして用いて形成されてもよい。第２初期基板２１０ｑは、多様な方法で除去可能である。例えば、第２初期基板２１０ｑがサファイア基板の場合、サファイア基板は、レーザリフトオフ工程、ストレスリフトオフ工程、化学的リフトオフ工程または物理的研磨工程によって除去可能である。
図２８および図２９Ｊを参照すると、第３エピタキシャルスタック２４０が第３初期基板２１０ｒ上に形成される。第３初期基板２１０ｒは、サファイア基板であってもよい。第３初期基板２１０ｒ上にｎ型半導体層、活性層およびｐ型半導体層を形成することにより、第３エピタキシャルスタック２４０が製造される。第３ｐ型コンタクト電極２４７および第２波長通過フィルタ２６３が第３エピタキシャルスタック２４０上にさらに形成されてもよい。
図２８および図２９Ｋを参照すると、第３初期基板２１０ｒ上に形成された第３エピタキシャルスタック２４０は反転して、第３接着層２５０ｃが間に介在する状態で、第２エピタキシャルスタック２３０に貼り合わされる。
図２８および図２９Ｌを参照すると、第３初期基板２１０ｒは、第３エピタキシャルスタック２４０が第２エピタキシャルスタック２３０に貼り合わされた後に除去され、そのため、すべての第１、第２および第３エピタキシャルスタック２２０、２３０および２４０が基板２１０上に積層される。図示しないが、第３初期基板２１０ｒが除去された後、凹凸部分ＰＲが第３エピタキシャルスタック２４０の上部表面（ｎ型半導体層）上に形成される。凹凸部分ＰＲは、多様なエッチング工程によりテクスチャリングされるか、またはパターニングされたサファイア基板を第３初期基板２１０ｒとして用いて形成されてもよい。
上述した工程により、第１エピタキシャルスタック２２０が第１サブスキャンライン２１３０Ｒおよびデータライン、すなわち、第１ｐ型コンタクト電極２２７に接続されるが、第２および第３エピタキシャルスタック２３０および２４０は、第２および第３サブスキャンライン２１３０Ｇおよび２１３０Ｂおよびデータライン２１２０に接続されない。したがって、第２および第３エピタキシャルスタック２３０および２４０を第２および第３サブスキャンライン２１３０Ｇおよび２１３０Ｂおよびデータライン２１２０に接続するための工程が行われる。
図３０Ａ〜図３５Ａは、第２および第３エピタキシャルスタック２３０および２４０を第２および第３サブスキャンライン２１３０Ｇおよび２１３０Ｂおよびデータライン２１２０に接続するための工程を順に示す平面図であり、図３０Ｂ〜図３５Ｂは、それぞれ図３０Ａ〜図３５ＡのＩ−Ｉ’、ＩＩａ−ＩＩａ’およびＩＩｂ−ＩＩｂ’線に沿った断面図である。
図３０Ａおよび図３０Ｂを参照すると、第３ｐ型コンタクト電極２４７の上部表面の一部分が外部に露出するように、第３エピタキシャルスタック２４０の一部分が除去される。第３ｐ型コンタクト電極２４７は、第３エピタキシャルスタック２４０がエッチングされるときに、エッチングストッパとして機能する。
図３１Ａおよび図３１Ｂを参照すると、第３ｐ型コンタクト電極２４７、第２波長通過フィルタ２６３および第３接着層２５０ｃの一部分がエッチングされる。したがって、第２エピタキシャルスタック２３０の上部表面の一部分が外部に露出する。この場合、第３ｐ型コンタクト電極２４７およびデータライン２１２０が接続されるコンタクト区域はエッチングされない。
図３２Ａおよび図３２Ｂを参照すると、第２エピタキシャルスタック２３０の一部分が除去されて、第２ｐ型コンタクト電極２３７の上部表面の一部分を露出させる。第２ｐ型コンタクト電極２３７は、第２エピタキシャルスタック２３０がエッチングされるときに、エッチングストッパとして機能する。
図３３Ａおよび図３３Ｂを参照すると、第２ｐ型コンタクト電極２３７、第１波長通過フィルタ２６１、第２接着層２５０ｂ、第１エピタキシャルスタック２２０および第１絶縁層２７１の一部分がエッチングされる。そのため、第２絶縁層２７３および第１ｐ型コンタクト電極２２７の一部分が外部に露出する。この場合、第２ｐ型コンタクト電極２３７およびデータライン２１２０が接続されるコンタクト区域はエッチングされない。
図３４Ａおよび図３４Ｂを参照すると、第１および第２コンタクトホールＣＨ１およびＣＨ２がそれを貫通して形成される第３絶縁層２７５が基板２１０上に形成される。データライン２１２０が接続される部分、すなわち、第１、第２および第３ｐ型コンタクト電極２２７、２３７および２４７の上部表面の部分が第１コンタクトホールＣＨ１を介して露出する。第２および第３サブスキャンライン２１３０Ｇおよび２１３０Ｂが接続される一部分、すなわち、第２および第３エピタキシャルスタック２３０および２４０のｎ型半導体層の上部表面の一部分が第２コンタクトホールＣＨ２を介して露出する。
図３５Ａおよび図３５Ｂを参照すると、第２および第３サブスキャンライン２１３０Ｇおよび２１３０Ｂおよびデータライン２１２０は、第１および第２コンタクトホールＣＨ１およびＣＨ２がその上に形成される、基板２１０上に形成される。第２および第３サブスキャンライン２１３０Ｇおよび２１３０Ｂおよびデータライン２１２０は、基板２１０上に金属層を形成し、金属層をパターニングすることにより形成される。第２および第３サブスキャンライン２１３０Ｇおよび２１３０Ｂは、第２コンタクトホールＣＨ２を介して第２および第３ｎ型半導体層にそれぞれ接続され、データライン２１２０は、第１コンタクトホールＣＨ１を介して第１、第２および第３ｐ型コンタクト電極２２７、２３７および２４７に接続される。
第４絶縁層２７７は、第２および第３サブスキャンライン２１３０Ｇおよび２１３０Ｂおよびデータライン２１２０がその上に形成される、基板２１０上に形成される。
本開示の例示的な実施例において、たとえ図示していなくても、光不透過性層がピクセルの側面に対応する第３絶縁層２７５または第４絶縁層２７７上にさらに配置されてもよい。光不透過性層は、ＤＢＲ誘電体ミラーによって、絶縁層上に形成される金属反射層によって、または有機ポリマーによって形成される。金属反射層が光不透過性層として用いられる場合に、金属反射層は、金属反射層が他のピクセルの構成要素から電気的に絶縁される、フローティング状態にあってもよい。
上述のように、本開示の例示的な実施例によるディスプレイデバイスは、複数のエピタキシャルスタックを順に積層し、エピタキシャルスタック内にライン部とコンタクト構造を実質的に同時に形成することにより製造できる。
本開示の実施例は、光を放出する発光積層構造に関する。本開示の発光積層構造は、多様なデバイスにおける光源として利用可能である。
図３６Ａ〜図３６Ｃは、本開示の例示的な実施例による発光積層構造を示す断面図である。
図３６Ａ〜図３６Ｃを参照すると、本開示の例示的な実施例による発光積層構造は、順に積層される２つのエピタキシャルスタック、すなわち、第１エピタキシャルスタック３２０および第２エピタキシャルスタック３３０を含む。第１および第２エピタキシャルスタック３２０および３３０は、基板３１０上に配置される。
基板３１０は、前面および後面が提供されるプレート形状を有する。
基板３１０は、光透過性絶縁材料で形成される。「基板３１０は光透過特性を有する」という表現は、基板３１０が光を実質的に全体的に透過させるように透明な場合、基板３１０が特定の波長を有する光のみを透過させるように半透明の場合、または基板３１０が特定の波長を有する光の一部分のみを透過させるように部分的に透明な場合のような、多様な場合を示す。
基板３１０の材料として、基板３１０の前上に配置されるエピタキシャルスタック、すなわち、第１エピタキシャルスタック３２０がその上に成長する、成長基板のうちの１つが使用できる。この場合、基板３１０は、サファイア基板であってもよいが、基板３１０がこれにまたはこれによって限定されるべきではない。すなわち、材料が透明で絶縁特性を有し、エピタキシャルスタックが基板３１０の上部表面上に配置される限り、サファイア基板のほかに、多様な透明絶縁材料が基板３１０の材料として使用可能である。例えば、基板３１０の材料として、ガラス、石英、有機ポリマーまたは有機−無機複合材料が使用できる。本開示の例示的な実施例において、ライン部が基板３１０上にさらに配置され、各エピタキシャルスタックに発光信号および共通電圧を印加することができる。このために、基板３１０は、ライン部および／または駆動デバイスをガラス、石英、シリコン、有機ポリマーまたは有機−無機複合材料上に形成することにより得られる、印刷回路基板または複合基板として提供できる。第１エピタキシャルスタック３２０は、順に積層されるｎ型半導体層３２１、活性層３２３およびｐ型半導体層３２５を含む。本例示的な実施例において、ｎ型半導体層３２１およびｐ型半導体層３２５は、単層構造、多層構造または超格子層を有することができる。加えて、活性層３２３は、単一量子井戸構造または多重量子井戸構造を有してもよい。第２エピタキシャルスタック３３０は、順に積層されるｎ型半導体層３３１、活性層３３３およびｐ型半導体層３３５を含む。本例示的な実施例において、ｎ型半導体層３３１およびｐ型半導体層３３５は、単層構造、多層構造または超格子層を有してもよい。加えて、活性層３３３は、単一量子井戸構造または多重量子井戸構造を有してもよい。
第２エピタキシャルスタック３３０のｎ型半導体層３３１、活性層３３３およびｐ型半導体層３３５は、赤色光を放出する半導体材料を含むことができる。
赤色光を放出する半導体材料として、アルミニウムガリウム砒化物（ＡｌＧａＡｓ）、ガリウム砒化リン化物（ＧａＡｓＰ）、アルミニウムガリウムインジウムリン化物（ＡｌＧａＩｎＰ）およびガリウムリン化物（ＧａＰ）が使用できる。しかし、赤色光を放出する半導体材料はこれにまたはこれによって限定されるべきではなく、多様な他の材料が使用できる。本例示的な実施例において、半導体層が他の色光を放出する場合、他の色光に対応する半導体材料が選択されてもよい。
第１および第２エピタキシャルスタック３２０および３３０は、基板３１０の前面上に順に積層され、第１および第２エピタキシャルスタック３２０および３３０のそれぞれは、光を放出する。第１エピタキシャルスタック３２０は、第２エピタキシャルスタック３３０より相対的により短い波長および相対的により高いエネルギーバンドを有する色光を放出し、第２エピタキシャルスタック３３０は、第１エピタキシャルスタック３２０より相対的により長い波長および相対的により低いエネルギーバンドを有する色光を放出する。
本開示の例示的な実施例において、第１および第２エピタキシャルスタック３２０および３３０は、互いに異なる波長帯域を有する光を放出することができる。すなわち、エピタキシャルスタックは、複数提供され、エピタキシャルスタックは、互いに異なるエネルギーバンドを有する。各エピタキシャルスタックは、多様な波長帯域の光のうち可視光帯域の色光を放出することができる。例えば、第１エピタキシャルスタック３２０は、第１色光Ｌ１を放出することができ、第２エピタキシャルスタック３３０は、第２色光Ｌ２を放出することができる。
第１および第２光Ｌ１およびＬ２は、互いに異なる色光であってもよい。第１および第２色光Ｌ１およびＬ２は、順に長くなる、互いに異なる波長帯域を有する色光であってもよい。本例示的な実施例において、第１および第２色光Ｌ１およびＬ２のそれぞれは、所定の波長帯域の色相を示すことができ、第１および第２色光Ｌ１およびＬ２が互いに混合されるときに白色を示すように選択されてもよい。例えば、第１色光Ｌ１は、青色光であってもよく、第２色光Ｌ２は、赤色光であってもよい。他の例として、第１色光Ｌ１は、青色光であってもよく、第２色光Ｌ２は、黄色光であってもよい。他の例として、第１色光Ｌ１は、青色光であってもよく、第２色光Ｌ２は、緑色光であってもよい。第１および第２色光Ｌ１およびＬ２が互いに混合されるとき、第１および第２色光Ｌ１およびＬ２の混合光は、略白色を示すことができるが、第１および第２色光Ｌ１およびＬ２の光度差によって、色温度および色座標に差が存在する。
以下、説明の便宜のために、第１色光Ｌ１は、青色光として説明し、第２色光Ｌ２は、赤色光として説明することとする。
各エピタキシャルスタックは、基板３１０の後面方向に光を放出する。後面方向は、第１および第２エピタキシャルスタック３２０および３３０が積層される反対方向に対応する。以下、説明の便宜のために、基板３１０の前面が向かう方向は、「前面方向」または「上方向」と称し、基板３１０の後面が向かう方向は、「後面方向」または「下方向」と称する。しかし、「上」および「下」という用語は、互いに相対的な方向を示し、発光積層構造の配列または積層方向によって変化可能である。
第１および第２エピタキシャルスタック３２０および３３０のそれぞれは、下方向に光を放出する。すなわち、第１エピタキシャルスタック３２０は、その下に配置される基板３１０に光を放出し、第２エピタキシャルスタック３３０は、その下に配置される第１エピタキシャルスタック３２０および基板３１０に光を放出する。この場合、第１エピタキシャルスタック３２０は、その上に配置される第２エピタキシャルスタック３３０から放出される光の大部分を透過させる。このために、第１エピタキシャルスタック３２０の少なくとも一部分、好ましくは、全体部分が光透過性材料で形成される。「光透過性材料」という用語は、光透過性材料が光を実質的に全体的に透過させる場合のみならず、光透過性材料が所定の波長を有する光または所定の波長を有する光の一部分を透過させる場合も表す。例示的な実施例において、第１エピタキシャルスタック３２０は、その上に配置される第２エピタキシャルスタック３３０からの光の約６０％以上を透過させることができる。他の実施例により、第１エピタキシャルスタック３２０は、その上に配置される第２エピタキシャルスタック３３０からの光の約８０％以上を透過させることができ、他の実施例によれば、第１エピタキシャルスタック３２０は、その上に配置される第２エピタキシャルスタック３３０からの光の約９０％以上を透過させることができる。
本開示の例示的な実施例による上述した構造を有する発光積層構造では、第１および第２エピタキシャルスタック３２０および３３０は、第１および第２エピタキシャルスタック３２０および３３０に発光信号をそれぞれ印加する信号ラインが第１および第２エピタキシャルスタック３２０および３３０に独立に接続されるため、独立して駆動可能であり、光が各エピタキシャルスタックから放出されるかによって、多様な色温度を有する色光および白色光をディスプレイすることができる。加えて、互いに異なる波長を有する光を放出する第１および第２エピタキシャルスタック３２０および３３０が互いに重なるように形成されるので、発光積層構造は、狭い面積内に形成可能である。
結果として、本開示の例示的な実施例による発光積層構造は、太陽光に近い白色光を実現することができ、使用者の要求に応じて多様な色相を有する光を放出することができる。
図３７Ａは、本開示の例示的な実施例による発光積層構造を示す平面図であり、図３７Ｂは、図３７ＡのＩ−Ｉ’線に沿った断面図である。以下、説明の便宜のために、平面における発光積層構造の構造を、図３７Ａを参照して平面で説明し、断面における発光積層構造の構造を、図３７Ｂを参照して断面で説明することとする。
図３７Ａおよび図３７Ｂを参照すると、本開示の例示的な実施例による発光積層構造は、実質的に長方形状を有することができるが、発光積層構造の形状は、長方形状に限定されるべきではない。
本開示の例示的な実施例において、発光積層構造は、平面図からみて、発光区域ＥＡと、周辺区域ＰＡとを含む。第１および第２エピタキシャルスタック３２０および３３０は、発光積層構造の発光区域ＥＡ内で積層される。周辺区域ＰＡは、発光区域ＥＡの少なくとも一側に隣接して配置される。本例示的な実施例において、周辺区域ＰＡは、発光区域ＥＡを取り囲むように提供される。コンタクト部が周辺区域ＰＡ内に配置され、第１および第２エピタキシャルスタック３２０および３３０を配線に電気的に接続する。コンタクト部は、コンタクトホールが第１および第２エピタキシャルスタック３２０および３３０の少なくとも一部分を介して設けられる区域であり、コンタクト部は、第１、第２および第３コンタクト部３２０Ｃ、３３０Ｃおよび３４０Ｃを含む。第１コンタクト部３２０Ｃは、第１エピタキシャルスタック３２０に発光信号を供給するために設けられ、第２コンタクト部３３０Ｃは、第２エピタキシャルスタック３３０に発光信号を供給するために設けられ、第３コンタクト部３４０Ｃは、第１および第２エピタキシャルスタック３２０および３３０に共通電圧を供給するために設けられる。本例示的な実施例において、電極部と配線との電気的な接続のために、第１コンタクトホールＣＨ１が第１コンタクト部３２０Ｃに設けられ、第２コンタクトホールＣＨ２が第２コンタクト部３３０Ｃに設けられ、第３および第４コンタクトホールＣＨ３およびＣＨ４が第３コンタクト部３４０Ｃに設けられる。
本例示的な実施例において、コンタクト部は、長方形状の各角に対応する位置に配置される。すなわち、発光積層構造が四角形状を有する場合、第１コンタクト部３２０Ｃ、第２コンタクト部３３０Ｃおよび第３コンタクト部３４０Ｃは、発光区域が中心部分に位置するように、四角形状の４つの角のうち３つの角に配置される。しかし、コンタクト部の位置はこれにまたはこれによって限定されるべきではなく、多様な方式で変更可能である。すなわち、コンタクト部は、四角形状の辺の中心または四角形状の内部に配置されてもよい。
本例示的な実施例において、第１および第２エピタキシャルスタック３２０および３３０は、平面図からみて、互いに重なってもよい。第１および第２エピタキシャルスタック３２０および３３０は、発光区域ＥＡ内で互いに完全に重なってもよいが、電極部との接触のために、周辺区域内では互いに完全に重ならなくてもよい。
第１および第２エピタキシャルスタック３２０および３３０のそれぞれは、第１および第２エピタキシャルスタック３２０および３３０に発光信号を印加するための電極部を含む。
電極部は、第１信号電極３２０Ｅと、第２信号電極３３０Ｅと、共通電極３４０Ｅとを含む。
第１信号電極３２０Ｅ、第２信号電極３３０Ｅおよび共通電極３４０Ｅは、平面図からみて、互いに離隔する。第１信号電極３２０Ｅ、第２信号電極３３０Ｅおよび共通電極３４０Ｅは、第１コンタクト部３２０Ｃ、第２コンタクト部３３０Ｃおよび第３コンタクト部３４０Ｃにそれぞれ対応する位置に配置される。
この場合、第１信号電極３２０Ｅ、第２信号電極３３０Ｅおよび共通電極３４０Ｅのそれぞれは、周辺区域ＰＡにのみ配置されるか、または周辺区域ＰＡおよび発光区域ＥＡにわたって配置されてもよい。本開示の例示的な実施例による発光積層構造は、光Ｌを下方向に放出するので、発光積層構造上に形成される第１信号電極３２０Ｅ、第２信号電極３３０Ｅおよび共通電極３４０Ｅは、光路上に配置されず、そのため、第１信号電極３２０Ｅ、第２信号電極３３０Ｅおよび共通電極３４０Ｅは、発光区域ＥＡを覆うように提供される。本例示的な実施例において、第１信号電極３２０Ｅおよび第２信号電極３３０Ｅは、周辺区域ＰＡに配置され、共通電極３４０Ｅは、第１および第２信号電極３２０Ｅおよび３３０Ｅより広い面積を有し、周辺区域ＰＡおよび発光区域ＥＡの一部分上に配置される。
第１信号電極３２０Ｅおよび共通電極３４０Ｅは、第１エピタキシャルスタック３２０に接続される。第２信号電極３３０Ｅおよび共通電極３４０Ｅは、第２エピタキシャルスタック３３０に接続される。第１信号電極３２０Ｅは、第１コンタクトホールＣＨ１を介して第１エピタキシャルスタック３２０に接続され、共通電極３４０Ｅは、第３コンタクトホールＣＨ３を介して第１エピタキシャルスタック３２０に接続される。第２信号電極３３０Ｅは、第２コンタクトホールＣＨ２を介して第２エピタキシャルスタック３３０に接続され、共通電極３４０Ｅは、第４コンタクトホールＣＨ４を介して第２エピタキシャルスタック３３０に接続される。
次に、発光積層構造を図３７Ａおよび図３７Ｂを参照してその積層順序に従って説明する。
本例示的な実施例により、第１エピタキシャルスタック３２０が基板３１０上に配置される。
第１ｐ型コンタクト電極３２７が第１エピタキシャルスタック３２０上に配置される。具体的には、第１ｐ型コンタクト電極３２７は、第１エピタキシャルスタック３２０のｐ型半導体層と接触するように提供される。第１ｐ型コンタクト電極３２７は、透明導電性材料、例えば、透明導電性酸化物（ＴＣＯ）を含むことができ、約２０００オングストローム〜約２マイクロメートルの厚さを有することができる。透明導電性酸化物は、スズ酸化物（ＳｎＯ）、インジウム酸化物（ＩｎＯ２）、亜鉛酸化物（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）およびインジウムスズ亜鉛酸化物（ＩＴＺＯ）を含むことができる。透明導電性酸化物は、蒸発器またはスパッタを用いた化学気相蒸着（ＣＶＤ）または物理気相蒸着（ＰＶＤ）によって蒸着できる。第１ｐ型コンタクト電極３２７の材料はこれにまたはこれによって限定されるべきではない。
本開示の例示的な実施例において、長波長通過フィルタ３６０は、第１ｐ型コンタクト電極３２７上に配置される。長波長通過フィルタ３６０は、高純度および高効率を有する色光を提供するための構成要素であってもよく、発光積層構造において選択的に利用可能である。長波長通過フィルタ３６０は、相対的により短い波長を有する光が相対的により長い波長を有する光を放出するエピタキシャルスタックに進行することを遮断するために使用される。
本例示的な実施例において、長波長通過フィルタ３６０は、所定の波長を有する光を選択的に透過させる。長波長通過フィルタ３６０は、第２エピタキシャルスタック３３０から放出される第２色光を透過させることができ、第２色光を除いた光を遮断または反射させることができる。したがって、第２エピタキシャルスタック３３０から放出される第２色光は、下方向に進行することができ、第１エピタキシャルスタック３２０から放出される第１色光は、第２エピタキシャルスタック３３０に向かって進行しなくてもよいし、長波長通過フィルタ３６０によって反射または遮断可能である。
第１色光は、第２色光より相対的により短い波長および相対的に高いエネルギーを有する光である。第１色光が第２エピタキシャルスタック３３０内に入射する場合、付加的な発光が第２エピタキシャルスタック３３０内で誘発されることがある。本例示的な実施例において、第１色光は、第２エピタキシャルスタック３３０内に入射することが長波長通過フィルタ３６０によって防止できる。
長波長通過フィルタ３６０は、発光区域ＥＡおよび周辺区域ＰＡ内に配置されるが、長波長通過フィルタ３６０は、必要に応じて、周辺区域（ＡＰ）内には配置されなくてもよい。
第２エピタキシャルスタック３３０は、接着層３５０が間に介在する状態で第１ｐ型コンタクト電極３２７がその上に配置される、第１エピタキシャルスタック３２０上に配置される。
接着層３５０は、非導電性材料を含むことができ、光透過性材料を含むことができる。例えば、接着層３５０は、光学用透明接着剤（ｏｐｔｉｃａｌｌｙ ｃｌｅａｒ ａｄｈｅｓｉｖｅ：ＯＣＡ）を含むことができる。接着層３５０の材料は、接着層３５０の材料が光学的に透明で各エピタキシャルスタックに安定して貼り合わされる限り、特に限定されるべきではない。例えば、接着層３５０は、ＳＵ−８、多様なレジスト、パリレン、ポリ（メチルメタクリレート）（ＰＭＭＡ）およびベンゾシクロブテン（ＢＣＢ）のようなエポキシ系ポリマーのような有機材料、およびシリコン酸化物、アルミニウム酸化物および溶融ガラスのような無機材料を含むことができる。また、必要に応じて、導電性酸化物が接着層として使用可能であり、この場合、導電性酸化物は、他の構成要素から絶縁される必要がある。有機材料が接着層として用いられ、無機材料のうち溶融ガラスが接着層として用いられる場合、第１および第２エピタキシャルスタック３２０および３３０は、第１および第２エピタキシャルスタック３２０および３３０の接着側（ａｄｈｅｓｉｖｅ ｓｉｄｅ）上に材料をコーティングし、高真空状態下で材料に高温および高圧を印加することにより、互いに貼り合わされる。（溶融ガラスを除いた）無機材料が接着層として用いられる場合、第１および第２エピタキシャルスタック３２０および３３０は、第１および第２エピタキシャルスタック３２０および３３０の接着側上に無機材料を蒸着し、化学機械的平坦化（ＣＭＰ）を利用して無機材料を平坦化し、無機材料の表面上でプラズマ処理を行い、第１および第２エピタキシャルスタック３２０および３３０を高真空状態下で貼り合わされることにより、互いに付貼り合わされる。
第２エピタキシャルスタック３３０は、接着層３５０上に配置される。
ｎ型半導体層、活性層およびｐ型半導体層の一部分を除去することにより、メサＭが第２エピタキシャルスタック３３０に形成される。半導体層の一部分（詳しくは、ｎ型半導体層および活性層の一部分）がメサＭの形成されない部分から除去され、そのため、ｎ型半導体層の上部表面が露出する。メサＭが配置される区域は、発光区域ＥＡと重なってもよく、メサＭが配置されない区域は、周辺区域ＰＡ、特に、コンタクト部と重なってもよい。
第２ｎ型コンタクト電極３３９がｎ型半導体層の露出した上部表面上に配置される。第２ｐ型コンタクト電極３３７は、オーミック電極３３７’および第１絶縁層３７１が間に介在する状態で、メサがその上に形成されるｐ型半導体層の上部に配置される。
第１絶縁層３７１は、第２エピタキシャルスタック３３０の上部表面を覆い、オーミック電極３３７’が配置される部分に対応してそれを貫通して設けられるコンタクトホールを含む。オーミック電極３３７’は、第３コンタクト部３４０Ｃが配置される区域に対応して配置され、多様な形状、例えば、図３７Ａに示すようなドーナツ形状を有することができる。
オーミック電極３３７’は、オーミック接触のために使用可能であり、多様な材料を含むことができる。本開示の例示的な実施例において、オーミック電極３３７’は、Ａｕ（Ｚｎ）またはＡｕ（Ｂｅ）を含むことができる。この場合、オーミック電極３３７’用材料は、Ａｇ、ＡｌおよびＡｕより低い反射率を有するので、追加の反射電極がさらに配置されてもよい。追加の反射電極用材料として、ＡｇまたはＡｕが使用可能であり、Ｔｉ、Ｎｉ、ＣｒまたはＴａを含む層が隣接した構成要素への接着のための接着層として配置されてもよい。この場合、接着層は、ＡｇまたはＡｕを含む反射電極の上部および下部表面上に薄く蒸着される。
第２ｐ型コンタクト電極３３７が第１絶縁層３７１上に配置される。第２ｐ型コンタクト電極３３７は、発光区域ＥＡと重なってもよく、平面図からみて、発光区域ＥＡの全体を覆うように提供される。第２ｐ型コンタクト電極３３７は、反射性を有する材料を含み、第２エピタキシャルスタック３３０からの光を下方向に反射させることができる。第２ｐ型コンタクト電極３３７用の反射性を有する材料として、多様な反射性金属、例えば、Ａｇ、ＡｌおよびＡｕが使用可能であり、Ｔｉ、Ｎｉ、ＣｒまたはＴａを含む層が隣接した構成要素への接着のための接着層として配置されてもよい。
特に、第２エピタキシャルスタック３３０が赤色光を放出する場合、第２ｐ型コンタクト電極３３７は、赤色光の波長帯域で高い反射率を有する材料を含むことができる。例えば、第２ｐ型コンタクト電極３３７は、赤色光の波長帯域で高い反射率を有する「Ａｕ」を含むことができ、この場合、「Ａｕ」は、第２ｐ型コンタクト電極３３７の底から漏れる青色光を吸収可能なため、不必要な色干渉が減少できる。
本例示的な実施例において、第１絶縁層２７１は、第２エピタキシャルスタック３３０からの光の反射が容易に行われるように、反射性を有するように形成される。例えば、第１絶縁層３７１は、全方向反射器（ｏｍｎｉ−ｄｉｒｅｃｔｉｏｎａｌ ｒｅｆｌｅｃｔｏｒ：ＯＤＲ）構造を有してもよい。
第２絶縁層３７３が、第２ｐ型コンタクト電極３３７がその上に配置される、第１絶縁層３７１の上部に配置される。第２絶縁層３７３は、第２エピタキシャルスタック３３０の上部表面および第２絶縁層３７３の下に配置される各構成要素の側面を覆う。
本例示的な実施例において、第２絶縁層３７３はさらに、反射性を有することができる。加えて、詳細に示さないが、本開示の例示的な実施例において、光不透過性層が、発光積層構造の側面に対応する第２絶縁層３７３の側部分上に、さらに配置されてもよい。光不透過性層は、光遮断層として作用して、第１および第２エピタキシャルスタック３２０および３３０からの光が発光積層構造の側面を介して出射するのを防止することができ、光を吸収または反射させる材料を含むことができる。
光不透過性層は、光不透過性層が光を吸収または反射させて光の透過を遮断する限り、特に限定されるべきではない。本開示の例示的な実施例において、光不透過性層は、分布ブラッグ反射器（ＤＢＲ）誘電体ミラー、絶縁層上に形成される金属反射層または黒色有機ポリマー層であってもよい。金属反射層が光不透過性層として用いられる場合、金属反射層は、金属反射層が他の発光積層構造の構成要素から電気的に絶縁される、フローティング状態であってもよい。
発光積層構造の側面上に配置される光不透過性層によって、特定の発光積層構造から出射する光が隣接した発光積層構造に影響を及ぼすか、隣接した発光積層構造から出射する光と混合されるのを防止することができる。
第１および第２信号電極３２０Ｅおよび３３０Ｅおよび共通電極３４０Ｅは、第２絶縁層３７３上に配置される。第１および第２信号電極３２０Ｅおよび３３０Ｅおよび共通電極３４０Ｅは、単層または多層金属を有してもよい。例えば、第１および第２信号電極３２０Ｅおよび３３０Ｅおよび共通電極３４０Ｅは、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｓｎ、ＷおよびＣｕの金属またはその合金を含む多様な材料を含むことができる。
第１および第２信号電極３２０Ｅおよび３３０Ｅおよび共通電極３４０Ｅは、その下に設けられる第１、第２、第３および第４コンタクトホールＣＨ１、ＣＨ２、ＣＨ３およびＣＨ４を介して対応する構成要素にそれぞれ接続される。
第１信号電極３２０Ｅは、第１コンタクトホールＣＨ１を介して第１エピタキシャルスタック３２０のｎ型半導体層に接続される。第１コンタクトホールＣＨ１は、上から第２絶縁層３７３、第１絶縁層３７１、第２エピタキシャルスタック３３０、接着層３５０、長波長通過フィルタ３６０、第１ｐ型コンタクト電極３２７および第１エピタキシャルスタック３２０の部分を貫通することにより設けられる。特に、第１エピタキシャルスタック３２０のｐ型半導体層および活性層の部分が除去され、第１エピタキシャルスタック３２０のｎ型半導体層の上部表面が露出するので、第１信号電極３２０Ｅが第１コンタクトホールＣＨ１を介して第１エピタキシャルスタック３２０のｎ型半導体層に接続される。
第２信号電極３３０Ｅは、第２コンタクトホールＣＨ２を介して第２エピタキシャルスタック３３０のｎ型半導体層に接続される。第２コンタクトホールＣＨ２は、上から第２絶縁層３７３および第１絶縁層３７１を貫通することにより設けられる。したがって、第２エピタキシャルスタック３３０のｎ型半導体層の上部表面が第２コンタクトホールＣＨ２を介して露出し、そのため、第２信号電極３３０Ｅが第２コンタクトホールＣＨ２を介して第２エピタキシャルスタック３３０のｎ型半導体層に接続される。
共通電極３４０Ｅは、第３コンタクトホールＣＨ３を介して第１エピタキシャルスタック３２０の第１ｐ型コンタクト電極３２７に接続される。第３コンタクトホールＣＨ３は、上から第２絶縁層３７３、第１絶縁層３７１、第２エピタキシャルスタック３３０、接着層３５０および長波長通過フィルタ３６０の部分を貫通することにより設けられる。したがって、第１ｐ型コンタクト電極３２７の上部表面が露出し、共通電極３４０Ｅは、第３コンタクトホールＣＨ３を介して第１ｐ型コンタクト電極３２７に接続される。
加えて、共通電極３４０Ｅは、第４コンタクトホールＣＨ４を介して第２エピタキシャルスタック３３０の第２ｐ型コンタクト電極３３７に接続される。第４コンタクトホールＣＨ４は、第２絶縁層３７３の部分を貫通することにより設けられる。したがって、第２ｐ型コンタクト電極３３７の上部表面が露出し、共通電極３４０Ｅは、第４コンタクトホールＣＨ４を介して第２ｐ型コンタクト電極３３７に接続される。
上述した構造を有する発光積層構造は、第１および第２エピタキシャルスタック３２０および３３０からの発光を利用して光を下方向に放出する。この場合、別途の駆動信号が第１および第２信号電極３２０Ｅおよび３３０Ｅを介して第１および第２エピタキシャルスタック３２０および３３０に印加され、そのため、第１および第２エピタキシャルスタック３２０および３３０の発光が独立して制御可能である。つまり、第１エピタキシャルスタック３２０が発光するか否かは、第１信号電極３２０Ｅおよび共通電極３４０Ｅを介して第１エピタキシャルスタック３２０にそれぞれ印加される発光信号および共通電圧によって決定可能である。第２エピタキシャルスタック３３０が発光するか可かは、第２信号電極３３０Ｅおよび共通電極３４０Ｅを介して第２エピタキシャルスタック３３０にそれぞれ印加される発光信号および共通電圧によって決定可能である。結果として、第１エピタキシャルスタック３２０および第２エピタキシャルスタック３３０の発光は、第１信号電極３２０Ｅに印加される信号および第２信号電極３３０Ｅに印加される信号によって、個別に異なってもよい。
上述した実施例において、共通電圧が第１および第２エピタキシャルスタック３２０および３３０のｐ型半導体層に印加され、発光信号が第１および第２エピタキシャルスタック３２０および３３０のｎ型半導体層に印加されるが、本開示の実施例がこれにまたはこれによって限定されるべきではない。本開示の他の実施例により、共通電圧が第１および第２エピタキシャルスタック３２０および３３０のｎ型半導体層に印加され、発光信号が第１および第２エピタキシャルスタック３２０および３３０のｐ型半導体層に印加される。このような構造は、ｐ型半導体層、活性層およびｎ型半導体層の順に各エピタキシャルスタックの構成要素を配列することにより容易に実現可能であり、このような順序は、本開示において半導体層の積層順序、すなわち、ｎ型半導体層、活性層およびｐ型半導体層の順序とは異なる。
したがって、本例示的な実施例による発光積層構造は、第１および第２エピタキシャルスタックを個別に駆動することにより、各動作モードによって異なる色温度を有する白色光を提供することができる。特に、第１および第２エピタキシャルスタックに印加される電流が個別に制御されるので、色温度が微細に制御可能である。そのため、本例示的な実施例による発光積層構造が照明装置に適用される場合、光は使用者の感度によって制御可能である。加えて、第１および第２エピタキシャルスタックからの光を利用して色光を多様な方式で互いに混合することにより白色光が発生し、結果として、高い演色指数（ｃｏｌｏｒ ｒｅｎｄｅｒｉｎｇ ｉｎｄｅｘ）および広い相関色温度（ｃｏｒｒｅｌａｔｅｄ ｃｏｌｏｒ ｔｅｍｐｅｒａｔｕｒｅ）を有する白色光が実現できる。
また、色相をディスプレイするときに、上述した構造を有する発光積層構造は、平面上の互いに異なる区域を介して互いに異なる色光を提供するよりは、互いに重なる区域を介して互いに異なる色光を提供し、そのため、発光素子が小型化され、集積化されることが可能である。従来技術によれば、互いに異なる色光、例えば、赤色および青色光を放出する発光素子は、白色光を実現するために平面上で互いに離隔して配置される。したがって、発光素子が平面上で互いに離隔して配置されるので、従来技術において発光素子によって占有される面積は相対的に大きい。一方、本開示によれば、互いに異なる色光を放出する発光素子が互いに重なる同一の面積内に配置されて発光積層構造を形成し、そのため、従来技術より著しく小さな面積により白色光が実現できる。そのため、高解像度ディスプレイデバイスが小さい面積内に製造できる。
また、積層方式で製造される従来の発光素子の場合にも、従来の発光素子は、各発光素子内にコンタクト部を個別に形成することにより、例えば、発光素子を個別に、そして分離的に形成し、ワイヤリングを用いて発光素子を互いに接続することにより製造される。結果として、発光デバイスの構造が複雑で、発光デバイスを製造することが容易でない。しかし、本開示の例示的な実施例による発光積層構造は、１つの基板上に複数のエピタキシャルスタックを順に積層し、最小工程によりエピタキシャルスタックにライン部を接続することにより製造され、そのため、発光積層構造の構造および製造方法が単純化できる。
上述した構造を有する発光積層構造は、基板上に第１および第２エピタキシャルスタックを順に積層することにより製造可能であり、これについて添付した図面を参照して説明する。本開示の例示的な実施例による発光積層構造は、単一個数で製造されるか、または複数の発光積層構造が広い面積を有する基板を用いて実質的に同時に形成されてもよい。発光積層構造が実質的に同時に形成される場合、互いに隣接した発光積層構造を互いに電気的に物理的に分離するためにリセス部分が形成されてもよく、各発光積層構造は、最終工程でリセス部分に対応する部分を切断することにより単一発光積層構造として分離可能である。
以下の実施例において、１つの発光積層構造が代表例として示される。複数の発光積層構造が形成される場合、図面において、最外郭ラインに相当する部分が基板の周縁および互いに隣接した発光積層構造間の境界に相当する。
図３８Ａ、図３９Ａ、図４０Ａ、図４１Ａ、図４２Ａおよび図４３Ａは、本開示の例示的な実施例による発光積層構造の製造方法を順に示す平面図であり、図３８Ｂ、図３９Ｂ、図４０Ｂ〜図４０Ｇ、図４１Ｂ〜図４１Ｄ、図４２Ｂおよび図４３Ｂは、それぞれ図３８Ａ、図３９Ａ、図４０Ａ、図４１Ａ、図４２Ａおよび図４３ＡのＩ−Ｉ線に沿った断面図である。
本開示の例示的な実施例による発光積層構造は、基板３１０上に第１エピタキシャルスタック３２０を形成し、別途の仮基板上に第２エピタキシャルスタック３３０を形成し、第１エピタキシャルスタック３２０上に第２エピタキシャルスタック３３０を形成し、第１および第２エピタキシャルスタック３２０および３３０を接続する電極部を形成することにより製造できる。以下、説明の便宜のために、発光積層構造の製造について、第２エピタキシャルスタック３３０を仮基板上に形成し、第２エピタキシャルスタック３３０を第１エピタキシャルスタック２３０上で形成する順序で説明する。
図３８Ａおよび図３８Ｂを参照すると、第１エピタキシャルスタック３２０が第１仮基板３１０ｐ上に配置される。
第１仮基板３１０ｐは、第２エピタキシャルスタック３３０を形成するための半導体基板３１０であってもよい。第１仮基板３１０ｐは、形成される半導体層によって異なって設定可能であり、第２エピタキシャルスタック３３０が赤色光を放出する半導体層を含む場合、第１仮基板３１０ｐは、ガリウム砒化物（ＧａＡｓ）基板であってもよい。第２エピタキシャルスタック３３０は、第１仮基板３１０ｐ上にｎ型半導体層、活性層およびｐ型半導体層を形成し、活性層およびｐ型半導体層の一部分、および必要であれば、メサ構造Ｍを形成するために、ｎ型半導体層の一部分を除去することにより製造される。メサ構造Ｍが形成されるので、第２エピタキシャルスタック３３０のｎ型半導体層の上部表面が露出する。
図３９Ａおよび図３９Ｂを参照すると、第２ｎ型コンタクト電極３３９、オーミック電極３３７’および第１絶縁層３７１は、メサ構造Ｍがその上に形成される、第２エピタキシャルスタック３３０上に形成される。第２ｎ型コンタクト電極３３９は、第２コンタクト部３３０Ｃに相当する区域内に配置され、オーミック電極３３７’は、第３コンタクト部３４０Ｃに相当する区域内に配置される。第２エピタキシャルスタック３３０のｐ型半導体層の上部表面を介して露出するコンタクトホールが、オーミック電極３３７’の形成される区域内で、第１絶縁層３７１を介して形成され、オーミック電極３３７’は、コンタクトホール内に形成される。
図４０Ａおよび図４０Ｂを参照すると、第２ｐ型コンタクト電極３３７は、第１絶縁層３７１がその上に形成される、第１仮基板３１０ｐの上部に形成される。第２ｐ型コンタクト電極３３７は、反射材料を含むことができ、発光区域ＥＡを覆うように形成される。第２ｐ型コンタクト電極３３７は、第１絶縁層３７１およびオーミック電極３３７’の全体表面上に反射性導電材料を形成し、フォトリソグラフィー工程を利用して反射性導電材料をパターニングすることにより形成される。
図４０Ａおよび図４０Ｃを参照すると、第２ｐ型コンタクト電極３３７がその上に形成される、第２エピタキシャルスタック３３０は、第１仮基板３１０ｐとともに反転し、仮接着層３５１が間に介在する状態で第２仮基板３１０ｑに貼り合わされる。
仮接着層３５１は、第２エピタキシャルスタック３３０を第２仮基板３１０ｑに貼り合わせて所定の工程が実行された後に、除去される。したがって、仮接着層３５１は、所定の接着力を有しかつ除去しやすい材料の中から選択される材料で形成される。仮接着層３５１の材料は特に限定されるべきではない。
第２仮基板３１０ｑは、第２エピタキシャルスタック３３０がその上に一時的に貼り合わされるキャリア基板であり、第２仮基板３１０ｑの類型は特に限定されるべきではない。
図４０Ａおよび図４０Ｄを参照すると、第１仮基板３１０ｐは、第２エピタキシャルスタック３３０が第２仮基板３１０ｑに貼り合わされた後に、除去される。第１仮基板３１０ｐは、ウェットエッチング工程、ドライエッチング工程、物理的除去工程またはレーザリフトオフ工程のような多様な方法によって除去可能である。しかし、第１仮基板３１０ｐを除去するための方法はこれにまたはこれによって限定されるべきではない。第１仮基板３１０ｐは、第１仮基板３１０ｐと第２エピタキシャルスタック３３０との間に犠牲層を形成し犠牲層を除去することにより除去可能である。
図４０Ａおよび図４０Ｅを参照すると、第１エピタキシャルスタック３２０が第２エピタキシャルスタック３３０とは別途に製造される。第１エピタキシャルスタック３２０は、ｎ型半導体層、活性層およびｐ型半導体層を基板３１０上に順に形成することにより製造できる。第１ｐ型コンタクト電極３２７、長波長通過フィルタ３６０および接着層３５０が第１エピタキシャルスタック３２０上に順に形成される。
図４０Ａおよび図４０Ｆを参照すると、第２仮基板３１０ｑ上に形成された第２エピタキシャルスタック３３０は反転して、接着層３５０が間に介在する状態で、第１エピタキシャルスタック３２０に貼り合わされる。この場合、第２エピタキシャルスタック３３０のｎ型半導体層の下部表面は、第１エピタキシャルスタック３２０のｐ型半導体層と向かい合うように配置され、その後、第２エピタキシャルスタック３３０は、第１エピタキシャルスタック３２０に貼り合わされる。接着層３５０は、非導電性材料を含むことができ、光透過特性を有する材料を含むことができる。例えば、光学用透明接着剤が接着層３５０として使用可能である。
図４０Ａおよび図４０Ｇを参照すると、第２エピタキシャルスタック３３０の上部に配置される仮接着層３５１および第２仮基板３１０ｑは、第２エピタキシャルスタック３３０が第１エピタキシャルスタック３２０上に貼り合わされた後に、除去される。第２仮基板３１０ｑは、多様な方法で除去可能である。例えば、第２仮基板３１０ｑがサファイア基板の場合、サファイア基板は、レーザリフトオフ工程、ストレスリフトオフ工程、化学的リフトオフ工程または物理的研磨工程により除去可能である。
上述のように、第１エピタキシャルスタック３２０および第２エピタキシャルスタック３３０が基板３１０上に形成された後、電極部およびコンタクト部が形成される。これを以下に詳細に説明する。
図４１Ａおよび図４１Ｂを参照すると、第１絶縁層３７１、第２エピタキシャルスタック３３０、接着層３５０および長波長通過フィルタ３６０の部分が第１コンタクト部３２０Ｃおよび第３コンタクト部３４０Ｃに対応する区域から除去されて、第１仮コンタクトホールＣＨ１’および第３コンタクトホールＣＨ３をそれぞれ形成する。この場合、第１仮コンタクトホールＣＨ１’および第３コンタクトホールＣＨ３を有する発光積層構造の周辺に沿ってリセス部分が形成される。リセス部分は、発光積層構造が形成されるときに、互いに隣接した発光積層構造を電気的に、そして物理的に分離するように形成される。
第１仮コンタクトホールＣＨ１’、第３コンタクトホールＣＨ３およびリセス部分は、フォトリソグラフィー工程を利用して形成される。第１ｐ型コンタクト電極３２７の上部表面が第１仮コンタクトホールＣＨ１’、第３コンタクトホールＣＨ３およびリセス部分Ｒによって外部に露出する。
図４１Ａおよび図４１Ｃを参照すると、第１ｐ型コンタクト電極３２７および第１エピタキシャルスタック３２０の部分、具体的には、第１エピタキシャルスタック３２０のｐ型半導体層および活性層の部分が第１コンタクト部３２０Ｃに相当する区域から除去されて、第１コンタクトホールＣＨ１を形成する。この場合、第１エピタキシャルスタック３２０のｐ型半導体層および活性層の部分が発光積層構造の周辺に沿って除去され、そのため、リセス部分がさらにエッチングされる。
第１コンタクトホールＣＨ１およびリセス部分の追加的なエッチングは、フォトリソグラフィー工程により実行されてもよい。したがって、第１エピタキシャルスタック３２０のｎ型半導体層の上部表面は、第１コンタクト部３２０Ｃに対応する区域で第１コンタクトホールＣＨ１を介して、そして発光積層構造の周辺内のリセス部分を介して外部に露出する。
図４１Ａおよび図４１Ｄを参照すると、第１エピタキシャルスタック３２０のｎ型半導体層の部分が発光積層構造の周辺に沿って除去され、そのため、リセス部分がさらにエッチングされる。これは、各発光積層構造をそれに隣接した発光積層構造から電気的に、そして物理的に分離するためのものである。本作業においてリセス部分の追加的なエッチングは、フォトリソグラフィー工程により実行されてもよく、基板３１０の上部表面は、発光積層構造の周辺で露出する。
図４２Ａおよび図４２Ｂを参照すると、第２絶縁層３７３が基板３１０の全体表面上部に形成されパターニングされて、第２コンタクト部３３０Ｃおよび第３コンタクト部３４０Ｃに第２コンタクトホールＣＨ２および第４コンタクトホールＣＨ４をそれぞれ形成する。第２絶縁層３７３は、第２エピタキシャルスタック３３０の上部の構成要素だけでなく、第１および第２エピタキシャルスタック３２０および３３０およびリセス部分が形成される発光積層構造の側面も覆う。
第２コンタクトホールＣＨ２および第４コンタクトホールＣＨ４は、フォトグラフィー工程により形成される。
第２コンタクトホールＣＨ２が形成されると、第２絶縁層３７３の下に配置される第１絶縁膜３７１がパターニングされ、そのため、第２ｎ型コンタクト電極３３９の上部表面が外部に露出する。第４コンタクトホールＣＨ４は、第２ｐ型コンタクト電極３３７の上部表面の一部分が第３コンタクト部３４０Ｃで外部に露出するように形成される。本例示的な実施例において、第４コンタクトホールＣＨ４が形成される区域は、オーミック電極３３７’が形成される区域と重なるが、これは説明の便宜のためのものに過ぎず、これにまたはこれによって限定されるべきではない。
本例示的な実施例において、第２絶縁層３７３が第１および第３コンタクトホールＣＨ１およびＣＨ３内に形成され、第２絶縁層３７３がパターニングされるときに、第１エピタキシャルスタック３２０のｎ型半導体層の上部表面上の第２絶縁層３７３および第１ｐ型コンタクト電極３２７の上部表面上の第２絶縁層３７３は、第１エピタキシャルスタック３２０のｎ型半導体層の上部表面および第１ｐ型コンタクト電極３２７の上部表面の露出が保持されるように除去される。しかし、第１および第３コンタクトホールＣＨ１およびＣＨ３の側壁上に形成される第２絶縁層３７３は、除去されずに保持できる。
図４３Ａおよび図４３Ｂを参照すると、第１信号電極３２０Ｅ、第２信号電極３３０Ｅおよび共通電極３４０Ｅが、第１、第２、第３および第４コンタクトホールＣＨ１、ＣＨ２、ＣＨ３およびＣＨ４が形成された、基板３１０上に形成される。
第１信号電極３２０Ｅ、第２信号電極３３０Ｅおよび共通電極３４０Ｅは、フォトリソグラフィー工程により形成され、第１信号電極３２０Ｅ、第２信号電極３３０Ｅおよび共通電極３４０Ｅは、１つのマスクを用いる単一工程により形成される。
第１信号電極３２０Ｅは、第１コンタクト部３２０Ｃに相当する区域に形成され、第２信号電極３３０Ｅは、第２コンタクト部３３０Ｃに相当する区域に形成され、共通電極３４０Ｅは、第３コンタクト部３４０Ｃに相当する区域に形成される。したがって、第１信号電極３２０Ｅは、第１コンタクトホールＣＨ１を介して第１エピタキシャルスタック３２０のｎ型半導体層に接続され、第２信号電極３３０Ｅは、第２コンタクトホールＣＨ２を介して第２ｎ型コンタクト電極３３９に直接接続され、共通電極３４０Ｅは、第３および第４コンタクトホールＣＨ３およびＣＨ４を介して第１ｐ型コンタクト電極３２７および第２ｐ型コンタクト電極３３７にそれぞれ接続される。
各発光積層構造は、上述した作業によって製造される。図示しないが、複数の発光積層構造が実質的に同時に製造される場合、発光積層構造の境界に沿って基板３１０を切断する工程がさらに実行されてもよい。複数の発光積層構造が広い面積を有する基板を用いて実質的に同時に製造され、発光積層構造を各発光積層構造に分割するために切断される場合、発光積層構造の製造効率が改善され、発光積層構造の製造費用が減少することが可能である。
本開示の例示的な実施例による発光積層構造は、高効率の均一な光を提供するために多様な構成要素を追加的に含んでもよい。一例として、本開示の例示的な実施例による発光積層構造は、発光面上で多様な凹凸部分ＰＲを含むことができる。
図４４は、本開示の例示的な実施例による発光積層構造を示す断面図である。具体的には、図４４は、第２エピタキシャルスタック３３０上に形成される凹凸部分ＰＲを示す。以下の実施例では、重複を避けるために、上述した実施例の特徴と異なる特徴が主に説明される。説明されていない部分は、上述した実施例のそれと同一または類似するものと仮定する。
本開示の例示的な実施例による発光積層構造は、第２エピタキシャルスタック３３０上に形成される凹凸部分ＰＲを含むことができる。本開示の例示的な実施例において、凹凸部分ＰＲは、第２エピタキシャルスタック３３０の発光面に対応するｎ型半導体層の下部表面上に配置される。
凹凸部分ＰＲは、発光効率を向上させるために用いられる。凹凸部分ＰＲは、その上に凹凸部分がランダムに配列される、多角形ピラミッド、半球または粗さを有する表面のような、多様な形状に提供できる。凹凸部分ＰＲは、多様なエッチング工程によるテクスチャリングによって形成されてもよい。例えば、凹凸部分ＰＲは、マイクロフォトグラフィーを利用したドライエッチング工程、結晶特性を利用したウェットエッチング工程、サンドブラストのような物理的方法を利用したテクスチャリング工程、イオンビームエッチング工程またはブロックコポリマーのエッチング速度差を利用したテクスチャリング工程のような多様な工程により形成されてもよい。
本開示の例示的な実施例において、第１および第２エピタキシャルスタックからの第１および第２色光間の光度差があり得、光度差は、白色光が発生するときに、色温度における差を誘発することがある。本例示的な実施例において、凹凸部分は、第１および第２エピタキシャルスタックの発光面上に選択的に形成されて発光効率を向上させ、結果として、第１および第２色光間の光度差が減少できる。特に、赤色に対応する色光は、青色より可視性が低く、光の光度差は、第２エピタキシャルスタックをテクスチャリングすることにより減少できる。
第２エピタキシャルスタックのｎ型半導体層の下部表面上に凹凸部分を形成する工程は、図４０Ｄに示す作業後に実行され、図４５は、図４０Ｄの第２エピタキシャルスタック上に形成される凹凸部分を示す断面図である。
図４５を参照すると、第２エピタキシャルスタック３３０のｎ型半導体層と接触する第１仮基板３１０ｐが除去された後、テクスチャリング工程が露出したｎ型半導体層上で行われて凹凸部分ＰＲを形成する。
本開示の例示的な実施例により、凹凸部分は、他のエピタキシャルスタックに提供され、基板は除去可能である。
図４６は、本開示の例示的な実施例による発光積層構造を示す断面図である。具体的には、図４６は、基板３１０が除去され、凹凸部分ＰＲが第２エピタキシャルスタック３３０に加えて、第１エピタキシャルスタック３２０上に形成される構造を示す。
図４６を参照すると、本開示の例示的な実施例による発光積層構造は、基板３１０が除去された構造を有してもよい。基板３１０は、相対的に厚い厚さを有するので、発光積層構造の厚さは、基板３１０が除去されると著しく減少できる。したがって、基板３１０が除去された発光積層構造を別途の配線基板上に転写して所定のデバイスが製造される場合、所定のデバイスを薄くすることが容易である。
本例示的な実施例により、凹凸部分ＰＲは、第１エピタキシャルスタック３２０上に配置されて光効率を向上させることができる。すなわち、凹凸部分ＰＲは、第１エピタキシャルスタック３２０の発光表面に対応するｎ型半導体層の下部表面上に配置される。この場合、パターニングされたサファイア基板が基板３１０として用いられ、パターニングされたサファイア基板が除去されると、凹凸部分ＰＲが第１エピタキシャルスタック３２０の発光面上に容易に形成できる。
本開示の例示的な実施例により、発光積層構造は、高い演色指数および広い相関色温度のための追加の構成要素をさらに用いることができる。一例として、発光積層構造は、第１および第２エピタキシャルスタックからそれぞれ放出される光の少なくとも一部分を他の波長を有する光に変換するための光変換層をさらに含んでもよい。
図４７および図４８は、本開示の例示的な実施例による光変換層を有する発光積層構造を示す断面図である。図４７は、基板が除去された発光積層構造を示し、図４８は、基板を含む発光積層構造を示す。
図４７を参照すると、光変換層３８０が第１エピタキシャルスタック３２０の発光面に対応する下部表面上に追加的に配置されてもよい。図４８を参照すると、光変換層３８０が基板３１０の下部表面上に追加的に配置され、発光積層構造の側面を選択的に覆うように光変換層３８０が提供されてもよい。
光変換層３８０は、蛍光物質および量子ドット（ｑｕａｎｔｕｍ ｄｏｔ）のようなナノ構造、色変換が可能な有機物質またはこれらの組み合わせを含むことができる。例えば、蛍光物質が光変換層３８０の材料として使用される場合、蛍光物質は、所定の波長を有する光を吸収し、所定の波長より長い波長を有する光を放出することができる。蛍光物質は、ＰＤＭＳ（ポリジメチルシロキサン）、ＰＩ（ポリイミド）、ＰＭＭＡ（ポリ（メチル２−メチルプロペノエート））またはセラミックのような透明または半透明バインダーと混合された形態で提供される。
本例示的な実施例において、発光積層構造が光変換層３８０を含むので、発光積層構造は、第１および第２エピタキシャルスタック３２０および３３０から放出される第１色光および／または第２色光とは異なる波長を有する光を出力することができる。したがって、本開示の例示的な実施例では、最終的に提供される光を混合することにより高い演色指数および広い相関色温度を得ることができる。
本開示の例示的な実施例による発光積層構造は、独立して使用可能であるが、これにまたはこれによって限定されるべきではない。すなわち、発光積層構造は、配線が形成されるベース基板、例えば、印刷回路基板に実装された後、多様な類型の光源として使用可能である。
図４９および図５０は、本開示の例示的な実施例による印刷回路基板３１１０上に実装される発光積層構造を示す平面図である。
図４９を参照すると、本開示の例示的な実施例による複数の発光積層構造３１２０は、一方向に延びる印刷回路基板３１１０上に縦方向に沿って配列される。図５０を参照すると、本開示の例示的な実施例による発光積層構造３１２０は、長方形状のような所定の形状および所定の面積を有する印刷回路基板３１１０上にマトリクス状に配列される。印刷回路基板３１１０の形状および発光積層構造３１２０の配列はこれにまたはこれによって限定されるべきではなく、多様な方式で変化可能である。そのため、発光積層構造は、点光源、線形光源または表面光源の形態で光を提供することができる。
端子が印刷回路基板３１１０上に形成され、発光積層構造に発光信号および共通電圧をそれぞれ印加することができ、発光積層構造の発光は、端子を介して発光積層構造に印加される発光信号および共通電圧によって決定されてもよい。
本開示の例示的な実施例による発光積層構造は、白色光を必要とする多様な照明装置に使用可能である。例えば、発光積層構造は、受光型ディスプレイデバイスに含まれるバックライトユニットおよび／または日常生活で室内および／または室外照明として使用可能である。
図５１は、本開示の１つの例示的な実施例によるディスプレイ用発光ダイオードスタック４００の概略断面図である。
図５１を参照すると、発光ダイオードスタック４００は、支持基板４５１と、第１ＬＥＤスタック４２３と、第２ＬＥＤスタック４３３と、第３ＬＥＤスタック４４３と、反射電極４２５と、オーミック電極４２６と、第１絶縁層４２７と、第２絶縁層４２８と、インターコネクションライン４２９と、第２−ｐ透明電極４３５と、第３−ｐ透明電極４４５と、第１カラーフィルタ４３７と、第２カラーフィルタ４４７と、第１ボンディング層４５３と、第２ボンディング層４５５と、第３ボンディング層４５７とを含む。
支持基板４５１は、半導体スタック４２３、４３３および４４３を支持する。支持基板４５１は、その表面上にまたはその内部に回路を含むことができるが、これに限定されるものではない。支持基板４５１は、例えば、ガラス、サファイア基板、Ｓｉ基板またはＧｅ基板を含むことができる。
第１ＬＥＤスタック４２３、第２ＬＥＤスタック４３３および第３ＬＥＤスタック４４３のそれぞれは、ｎ型半導体層４２３ａ、４３３ａまたは４４３ａと、ｐ型半導体層４２３ｂ、４３３ｂまたは４４３ｂと、その間に介在する活性層とを含む。活性層は、多重量子井戸構造を有してもよい。
例えば、第１ＬＥＤスタック４２３は、赤色光を放出するように適合化される無機発光ダイオードであってもよく、第２ＬＥＤスタック４３３は、緑色光を放出するように適合化される無機発光ダイオードであってもよいし、第３ＬＥＤスタック４４３は、青色光を放出するように適合化される無機発光ダイオードであってもよい。第１ＬＥＤスタック４２３は、ＧａＩｎＰ系井戸層を含むことができ、第２ＬＥＤスタック４３３および第３ＬＥＤスタック４４３のそれぞれは、ＧａＩｎＮ系井戸層を含むことができる。
同時に、第１〜第３ＬＥＤスタック４２３、４３３および４４３のそれぞれの両面は、それぞれｎ型半導体層およびｐ型半導体層である。本例示的な実施例において、第１〜第３ＬＥＤスタック４２３、４３３および４４３の第１導電型半導体層４２３ａ、４３３ａおよび４４３ａのそれぞれは、ｎ型半導体層であり、第１〜第３ＬＥＤスタック４２３、４３３および４４３の第２導電型半導体層４２３ｂ、４３３ｂおよび４４３ｂは、ｐ型半導体層である。第３ＬＥＤスタック４４３がｎ型上部表面を有するので、粗面化された表面（ｒｏｕｇｈｅｎｅｄ ｓｕｒｆａｃｅ）が第３ＬＥＤスタック４４３の上部表面上に化学的エッチングにより形成される。しかし、本開示がこれに限定されるものではなく、各ＬＥＤスタックの上部および下部表面の半導体タイプは変化可能であることを理解しなければならない。
第１ＬＥＤスタック４２３は、支持基板４５１近傍に配置され、第２ＬＥＤスタック４３３は、第１ＬＥＤスタック４２３上に配置され、第３ＬＥＤスタック４４３は、第２ＬＥＤスタック４３３上に配置される。第１ＬＥＤスタック４２３が第２および第３ＬＥＤスタック４３３および４４３より長い波長を有する光を放出するので、第１ＬＥＤスタック４２３から発生する光は、第２および第３ＬＥＤスタック４３３および４４３を介して外部に放出される。また、第２ＬＥＤスタック４３３が第３ＬＥＤスタック４４３より長い波長を有する光を放出するので、第２ＬＥＤスタック４３３から発生する光は、第３ＬＥＤスタック４４３を介して外部に放出される。
反射電極４２５は、第１ＬＥＤスタック４２３の第２導電型半導体層とオーミック接触を形成し、第１ＬＥＤスタック４２３から発生する光を反射させる。例えば、反射電極４２５は、オーミック接触層４２５ａと、反射層４２５ｂとを含むことができる。
オーミック接触層４２５ａは、第２導電型半導体層、すなわち、ｐ型半導体層と部分的に接触する。オーミック接触層４２５ａによる光の吸収を防止するために、オーミック接触層４２５ａがｐ型半導体層と接触する領域は、ｐ型半導体層の全体面積の５０％を超えない。反射層４２５ｂは、オーミック接触層４２５ａおよび絶縁層４２７を覆う。図示のように、反射層４２５ｂは、オーミック接触層４２５ａ全体を覆うことができるが、これに限定されるものではない。その代わりとして、反射層４２５ｂは、オーミック接触層４２５ａの一部分を覆ってもよい。
反射層４２５ｂが第１絶縁層４２７を覆うので、全方向反射器は、比較的高い屈折率を有する第１ＬＥＤスタック４２３と比較的低い屈折率を有する絶縁層４２７との積層構造、および反射層４２５ｂによって形成される。反射層４２５ｂは、第１ＬＥＤスタック４２３の面積の５０％以上または第１ＬＥＤスタック４２３の大部分を覆い、それによって、発光効率を向上させる。
オーミック接触層４２５ａおよび反射層４２５ｂは、金（Ａｕ）を含む金属層であってもよい。オーミック接触層４２５ａは、例えば、Ａｕ−Ｚｎ合金またはＡｕ−Ｂｅ合金で形成される。反射層４２５ｂは、第１ＬＥＤスタック４２３から発生する光、例えば、赤色光に対して相対的に高い反射率を有する金属、例えば、Ａｌ、ＡｇまたはＡｕで形成される。特に、Ａｕは、第２ＬＥＤスタック４３３および第３ＬＥＤスタック４４３から発生する光、例えば、緑色光または青色光に対して相対的に低い反射率を有することができ、それによって、第２および第３ＬＥＤスタック４３３および４４３から発生して支持基板４５１に向かって進行する光の光吸収による光干渉を減少させることができる。
絶縁層４２７は、支持基板４５１と第１ＬＥＤスタック４２３との間に介在し、第１ＬＥＤスタック４２３を露出させる開口部を有する。オーミック接触層４２５ａは、絶縁層４２７の開口部内で第１ＬＥＤスタック４２３に接続される。
オーミック電極４２６は、第１ＬＥＤスタック４２３の第１導電型半導体層４２３ａとオーミック接触を形成する。オーミック電極４２６は、第２導電型半導体層４２３ｂを部分的に除去することにより露出する第１導電型半導体層４２３ａ上に配置される。単一オーミック電極４２６を図５１に示すが、複数のオーミック電極４２６が支持基板４５１上の複数の領域内に整列される。オーミック電極４２６は、例えば、Ａｕ−Ｔｅ合金またはＡｕ−Ｇｅ合金で形成される。
第２絶縁層４２８は、支持基板４２５と反射電極４２５との間に介在し、反射電極４２５を覆う。第２絶縁層４２８は、オーミック電極４２６を露出させる開口部を有する。
インターコネクションライン４２９は、第２絶縁層４２８と支持基板４５１との間に介在し、第２絶縁層４２８の開口部を介してオーミック電極４２６に接続される。インターコネクションライン４２９は、支持基板４５１上で複数のオーミック電極４２６を互いに接続することができる。
第２−ｐ透明電極４３５は、第２ＬＥＤスタック４３３の第２導電型半導体層４３３ｂ、すなわち、そのｐ型半導体層とオーミック接触を形成する。第２−ｐ透明電極４３５は、赤色光および緑色光に関して透過性である金属層または導電性酸化物層で構成される。
加えて、第３−ｐ透明電極４４５は、第３ＬＥＤスタック４４３の第２導電型半導体層４４３ｂ、すなわち、そのｐ型半導体層とオーミック接触を形成する。第３−ｐ透明電極４４５は、赤色光、緑色光および青色光に関して透過性である金属層または導電性酸化物層で構成される。
反射電極４２５、第２−ｐ透明電極４３５および第３−ｐ透明電極４４５は、各ＬＥＤスタックのｐ型半導体層とのオーミック接触により電流拡散（ｃｕｒｒｅｎｔ ｓｐｒｅａｄｉｎｇ）を助けることができる。
第１カラーフィルタ４３７は、第１ＬＥＤスタック４２３と第２ＬＥＤスタック４３３との間に介在してもよい。加えて、第２カラーフィルタ４４７は、第２ＬＥＤスタック４３３と第３ＬＥＤスタック４４３との間に介在してもよい。第１カラーフィルタ４３７は、第２ＬＥＤスタック４３３から発生する光を反射させながら、第１ＬＥＤスタック４２３から発生する光を透過させる。第２カラーフィルタ４４７は、第３ＬＥＤスタック４４３から発生する光を反射させながら、第１および第２ＬＥＤスタック４２３および４３３から発生する光を透過させる。結果として、第１ＬＥＤスタック４２３から発生する光は、第２ＬＥＤスタック４３３および第３ＬＥＤスタック４４３を介して外部に放出され、第２ＬＥＤスタック４３３から発生する光は、第３ＬＥＤスタック４４３を介して外部に放出される。また、発光ダイオードスタックは、第２ＬＥＤスタック４３３から発生する光が第１ＬＥＤスタック４２３に進入するのを防止することができるか、または第３ＬＥＤスタック４４３から発生する光が第２ＬＥＤスタック４３３に進入するのを防止することができ、それによって、光損失を防止する。
いくつかの例示的な実施例において、第１カラーフィルタ４３７は、第３ＬＥＤスタック４４３から発生する光を反射させることができる。
第１および第２カラーフィルタ４３７および４４７は、例えば、低周波数帯域で、すなわち、長波長帯域で、光のそれを介した通過を許容するローパスフィルタ、所定の波長帯域で光のそれを介した通過を許容するバンドパスフィルタ、または所定の波長帯域で光のそれを介した通過を防止するバンドストップフィルタであってもよい。特に、第１および第２カラーフィルタ４３７および４４７のそれぞれは、互いに異なる屈折率を有する絶縁層を互いに交互に積層することにより形成可能である。例えば、第１および第２カラーフィルタ４３７および４４７のそれぞれは、ＴｉＯ２およびＳｉＯ２層、Ｔａ２Ｏ５およびＳｉＯ２層、Ｎｂ２Ｏ５およびＳｉＯ２層、ＨｆＯ２およびＳｉＯ２層、またはＺｒＯ２およびＳｉＯ２層を交互に積層することにより形成可能である。また、第１および／または第２カラーフィルタ４３７および４４７は、分布ブラッグ反射器（ＤＢＲ）を含むことができる。分布ブラッグ反射器は、互いに異なる屈折率を有する絶縁層を交互に互いに積層することにより形成可能である。同時に、分布ブラッグ反射器の阻止帯域は、ＴｉＯ２およびＳｉＯ２層の厚さを調節することにより制御可能である。
第１ボンディング層４５３は、第１ＬＥＤスタック４２３を支持基板４５１に結合する。図示のように、インターコネクションライン４２９は、第１ボンディング層４５３に隣接していてもよい。また、インターコネクションライン４２９は、その上に形成されるインターコネクションライン４２９を有しない第２絶縁層４２８の領域が第１ボンディング層４５３に隣接するように、第２絶縁層４２８のいくつかの領域の下に配置される。第１ボンディング層４５３は、光透過性であるか、不透明であってもよい。特に、光を吸収可能な黒色エポキシ樹脂で形成されるボンディング層が第１ボンディング層４５３として用いられ、それによって、ディスプレイ装置のコントラストを向上させる。
第２ボンディング層４５５は、第２ＬＥＤスタック４３３を第１ＬＥＤスタック４２３に結合する。図示のように、第２ボンディング層４５５は、第１ＬＥＤスタック４２３および第１カラーフィルタ４３７に隣接していてもよい。オーミック電極４２６は、第２ボンディング層４５５によって覆われてもよい。第２ボンディング層４５５は、第１ＬＥＤスタック４２３から発生する光を透過させる。第２ボンディング層４５５は、例えば、光透過性スピンオンガラス（ｓｐｉｎ−ｏｎ−ｇｌａｓｓ：ＳＯＧ）で形成される。
第３ボンディング層４５７は、第３ＬＥＤスタック４４３を第２ＬＥＤスタック４３３に結合する。図示のように、第３ボンディング層４５７は、第２ＬＥＤスタック４３３および第２カラーフィルタ４４７に隣接していてもよい。しかし、本開示がこれに限定されるものではないことを理解しなければならない。例えば、透明導電層が第２ＬＥＤスタック４３３上に配置されてもよい。第３ボンディング層４５７は、第１ＬＥＤスタック４２３および第２ＬＥＤスタック４３３から発生する光を透過させる。第３ボンディング層４５７は、例えば、光透過性スピンオンガラスで形成される。
本例示的な実施例において、第１〜第３ボンディング層４５３、４５５および４５７は、ＳＯＧで形成される。しかし、本開示がこれに限定されるものではなく、第１〜第３ボンディング層が他の透明な有機または無機材料で形成できることを理解しなければならない。有機材料の例は、ＳＵ８、ポリ（メチルメタクリレート）（ＰＭＭＡ）、ポリイミド、パリレン、ベンゾシクロブテン（ＢＣＢ）などを含むことができ、無機材料の例は、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮｘなどを含むことができる。有機材料層は、高真空および高圧条件下でボンディングされてもよく、無機材料層は、例えば、無機材料層の表面を平坦化するための化学機械的研磨によりプラズマを用いて表面エネルギーを変化させた後、高真空条件下でボンディングされてもよい。
図５２Ａ、図５２Ｂ、図５２Ｃ、図５２Ｄおよび図５２Ｅは、本開示の１つの例示的な実施例によるディスプレイ用発光ダイオードスタックを製造する方法を示す概略断面図である。
図５２Ａを参照すると、まず、第１ＬＥＤスタック４２３が第１基板４２１上に成長する。第１基板４２１は、例えば、ＧａＡｓ基板であってもよい。加えて、第１ＬＥＤスタック４２３は、ＡｌＧａＩｎＰ系半導体層で構成され、第１導電型半導体層４２３ａと、活性層と、第２導電型半導体層４２３ｂとを含む。
その後、第１導電型半導体層４２３ａが、第２導電型半導体層４２３ｂを部分的に除去することにより露出する。単一ピクセル領域を示すが、第１導電型半導体層４２３ａは、各ピクセル領域で部分的に露出する。
絶縁層４２７が第１ＬＥＤスタック４２３上に形成され、開口部を形成するようにパターニングが施される。例えば、ＳｉＯ２層が第１ＬＥＤスタック４２３上に形成され、フォトレジストがＳｉＯ２層上に蒸着され、フォトレジストパターンを形成するようにフォトリソグラフィーおよび現像（ｄｅｖｅｌｏｐｍｅｎｔ）が続く。その後、ＳｉＯ２層がエッチングマスクとして用いられるフォトレジストパターンを介してパターニングが施され、それによって、絶縁層４２７を形成する。第１絶縁層４２７に形成される開口部のうちの１つは、第１導電型半導体層４２３ａ上に配置され、他の開口部は、第２導電型半導体層４２３ｂ上に配置される。
その後、オーミック接触層４２５ａおよびオーミック電極４２６が第１絶縁層４２７の開口部内に形成される。オーミック接触層４２５ａおよびオーミック電極４２６は、リフトオフ工程により形成される。オーミック接触層４２５ａは、オーミック電極４２６の形成前に形成されてもよいし、その逆も可能である。また、いくつかの例示的な実施例において、オーミック電極４２６およびオーミック接触層４２５ａは、同一の材料層で同時に形成されてもよい。
オーミック接触層４２５ａが形成された後に、反射層４２５ｂがオーミック接触層４２５ａおよび第１絶縁層４２７を覆うように形成される。反射層４２５ｂは、リフトオフ工程により形成される。反射層４２５ｂは、図示のように、オーミック接触層４２５ａの一部分またはその全体を覆うことができる。オーミック接触層４２５ａおよび反射層４２５ｂは、反射電極４２５を形成する。
反射電極４２５は、第１ＬＥＤスタック４２３のｐ型半導体層とオーミック接触を形成し、そのため、第１−ｐ反射電極４２５と称される。反射電極４２５は、オーミック電極４２６から分離され、そのため、第１導電型半導体層４２３ａから電気的に絶縁される。
その後、第２絶縁層４２８が形成されて、反射電極４２５を覆い、オーミック電極４２６を露出させる開口部を有する。第２絶縁層４２８は、例えば、ＳｉＯ２またはＳＯＧで形成される。
一方、インターコネクションライン４２９が第２絶縁層４２８上に形成される。インターコネクションライン４２９は、第２絶縁層４２８の開口部を介してオーミック電極４２６に接続され、第１導電型半導体層４２３ａに電気的に接続される。
インターコネクションライン４２９が第２絶縁層４２８の全体表面を覆うものとして図５２Ａに示されるが、インターコネクションライン４２９は、第２絶縁層４２８の上部表面がインターコネクションライン４２９の周囲で露出するように、第２絶縁層４２８上に部分的に配置されてもよい。
単一ピクセル領域を示すが、基板４２１上に配置される第１ＬＥＤスタック４２３は、複数のピクセル領域を覆うことができ、インターコネクションライン４２９は、複数の領域内に形成されるオーミック電極４２６に共通に接続されてもよい。また、複数のインターコネクションライン４２９が基板４２１上に形成されてもよい。
図５２Ｂを参照すると、第２ＬＥＤスタック４３３が第２基板４３１上に成長し、第２−ｐ透明電極４３５および第１カラーフィルタ４３７が第２ＬＥＤスタック４３３上に形成される。第２ＬＥＤスタック４３３は、ＧａＮ系の第１導電型半導体層４３３ａと、第２導電型半導体層４３３ｂと、その間に介在し、ＧａＩｎＮ井戸層を含む活性層とを含むことができる。第２基板４３１は、ＧａＮ系半導体層がその上に成長することを許容する基板であり、第１基板４２１とは異なる。第２ＬＥＤスタック４３３のためのＧａＩｎＮの組成比は、第２ＬＥＤスタック４３３が緑色光を放出するように決定されてもよい。他方、第２−ｐ透明電極４３５は、第２導電型半導体層４３３ｂとオーミック接触を形成する。
第１カラーフィルタ４３７が第２−ｐ透明電極４３５上に形成される。第１カラーフィルタ４３７の細部事項は、図５１を参照して説明したものと同一であり、繰り返しの説明は省略する。
図５２Ｃを参照すると、第３ＬＥＤスタック４４３が第３基板４４１上に成長し、第３−ｐ透明電極４４５および第２カラーフィルタ４４７が第３ＬＥＤスタック４４３上に形成される。第３ＬＥＤスタック４４３は、ＧａＮ系の第１導電型半導体層４４３ａと、第２導電型半導体層４４３ｂと、その間に介在し、ＧａＩｎＮ井戸層を含む活性層とを含むことができる。第３基板４４１は、ＧａＮ系半導体層がその上に成長することを許容する基板であり、第１基板４２１とは異なる。第３ＬＥＤスタック４４３のためのＧａＩｎＮの組成比は、第３ＬＥＤスタック４４３が青色光を放出するように決定されてもよい。他方、第３−ｐ透明電極４４５は、第２導電型半導体層４４３ｂとオーミック接触を形成する。
第２カラーフィルタ４４７の細部事項は、図５１を参照して説明したものと同一であり、繰り返しの説明は省略する。
このように、第１ＬＥＤスタック４２３、第２ＬＥＤスタック４３３および第３ＬＥＤスタック４４３は、互いに異なる基板上に成長し、そのため、その形成順序は特定の順序に限定されない。
図５２Ｄを参照すると、第１ＬＥＤスタック４２３が第１ボンディング層４５３を経由して支持基板４５１に結合される。ボンディング材料層は、支持基板４５１および第２絶縁層４２８上に配置され、互いにボンディングされて第１ボンディング層４５３を形成することができる。インターコネクションライン４２９は、支持基板４５１に向かうように配置される。一方、第１基板４２１が化学的エッチングにより第１ＬＥＤスタック４２３から除去される。結果として、第２ＬＥＤスタック４２３の第１導電型半導体層の上部表面が露出する。第１導電型半導体層４２３ａの露出した表面は、光抽出効率を向上させるためにテクスチャリングが施され、これによって、粗面化された表面のような光抽出構造が第１導電型半導体層４２３ａの表面上に形成される。
図５２Ｅを参照すると、第２ＬＥＤスタック４３３が第２ボンディング層４５５を経由して第１ＬＥＤスタック４２３に結合される。第１カラーフィルタ４３７は、第１ＬＥＤスタック４２３に向かうように配置され、第２ボンディング層４５５にボンディングされる。ボンディング材料層は、第１ＬＥＤスタック４２３および第１カラーフィルタ４３７上に配置され、互いにボンディングされて第２ボンディング層４５５を形成することができる。第２基板４３１は、レーザリフトオフまたは化学的リフトオフ工程により第２ＬＥＤスタック４３３から除去可能である。加えて、光抽出効率を向上させるために、粗面化された表面が表面テクスチャリングによって第１導電型半導体層４３３ａの露出した表面上に形成される。
その後、図５１および図５２Ｃを参照すると、第３ＬＥＤスタック４４３が第３ボンディング層４５７を経由して第２ＬＥＤスタック４３３に結合される。第２カラーフィルタ４４７は、第２ＬＥＤスタック４３３に向かうように配置され、第３ボンディング層４５７にボンディングされる。ボンディング材料層は、第２ＬＥＤスタック４３３および第３カラーフィルタ４４７上に配置され、互いにボンディングされて第３ボンディング層４５７を形成することができる。
第３基板４４１は、レーザリフトオフまたは化学的リフトオフ工程により第３ＬＥＤスタック４４３から分離される。結果として、図５１に示すように、外部に露出する第３ＬＥＤスタック４４３の第１導電型半導体層４４３ａを有する、ディスプレイ用発光ダイオードスタックが完成する。加えて、粗面化された表面が表面テクスチャリングによって第１導電型半導体層４４３ａの露出した表面上に形成される。
ディスプレイ装置が、ピクセルユニット内の支持基板４５１上で第１〜第３ＬＥＤスタック４２３、４３３および４４３のスタックをパターニングし、次いで、インターコネクションラインを介して第１〜第３ＬＥＤスタックを互いに接続することにより提供できる。以下、ディスプレイ装置の例示的な実施例を説明する。
図５３は、本開示の１つの例示的な実施例によるディスプレイ装置の作動を示す概略回路図であり、図５４は、本開示の例示的な実施例によるディスプレイ装置の概略平面図である。
まず、図５３および図５４を参照すると、本例示的な実施例によるディスプレイ装置は、パッシブマトリクス方式で作動するように実現できる。
例えば、図５１を参照して説明したディスプレイ用発光ダイオードスタックは、第１〜第３ＬＥＤスタック４２３、４３３および４４３が垂直方向に積層される構造を有するので、１つのピクセルが３つの発光ダイオードＲ、ＧおよびＢを含む。第１発光ダイオードＲは、第１ＬＥＤスタック４２３に対応し、第２発光ダイオードＧは、第２ＬＥＤスタック４３３に対応し、第３発光ダイオードＢは、第３ＬＥＤスタック４４３に対応する。
図５３および図５４で、１つのピクセルは、第１〜第３発光ダイオードＲ、ＧおよびＢを含み、そのそれぞれは、サブピクセルに対応する。第１〜第３発光ダイオードＲ、ＧおよびＢのアノードは、共通ライン、例えば、データラインに接続され、そのカソードは、異なるライン、例えば、スキャンラインに接続される。例えば、第１ピクセルにおいて、第１〜第３発光ダイオードＲ、ＧおよびＢのアノードは、データラインＶｄａｔａ１に共通に接続され、そのカソードは、スキャンラインＶｓｃａｎ１−１、Ｖｓｃａｎ１−２およびＶｓｃａｎ１−３にそれぞれ接続される。結果として、各ピクセル内の発光ダイオードＲ、ＧおよびＢは、独立して駆動可能である。
また、発光ダイオードＲ、ＧおよびＢのそれぞれは、パルス幅変調によってまたは電流の大きさを変更することにより駆動され、それによって、各サブピクセルの明るさの調節を可能にする。
図５４を再度参照すると、複数のピクセルが図５１を参照して説明したスタックをパターニングすることにより形成され、各ピクセルは、反射電極４２５およびインターコネクションライン４７１、４７３および４７５に接続される。図５３に示すように、反射電極４２５は、データラインＶｄａｔａとして使用可能であり、インターコネクションライン４７１、４７３および４７５は、スキャンラインとして形成可能である。ここで、インターコネクションライン４７５は、インターコネクションライン４２９によって形成される。反射電極４２５は、複数のピクセルの第１〜第３ＬＥＤスタック４２３、４３３および４４３の第１導電型半導体層４２３ａ、４３３ａおよび４４３ａを電気的に接続することができ、インターコネクションライン４２９は、反射電極４２５に垂直に配置され、複数のピクセルの第１導電型半導体層４２３ａを電気的に接続することができる。
ピクセルは、各ピクセルの発光ダイオードＲ、ＧおよびＢのアノードが反射電極４２５に共通に接続され、そのカソードが互いに分離されたインターコネクションライン４７１、４７３および４７５に接続される、マトリクス状に配列される。インターコネクションライン４７１、４７３および４７５は、スキャンラインＶｓｃａｎとして使用可能である。
図５５は、図５４に示すディスプレイ装置の１つのピクセルの拡大平面図であり、図５６は、図５５のＡ−Ａ線に沿った概略断面図であり、図５７は、図５５のＢ−Ｂ線に沿った概略断面図である。
図５４、図５５、図５６および図５７を参照すると、各ピクセルにおいて、反射電極４２５の一部分、第２−ｐ透明電極４３５の一部分、第２ＬＥＤスタック４３３の上部表面の一部分、第３−ｐ透明電極４４５の一部分および第３ＬＥＤスタック４４３の上部表面が外部に露出する。
第３ＬＥＤスタック４４３は、その上部表面上に粗面化された表面４４３ｒを有してもよい。粗面化された表面４４３ｒは、図示のように、第３ＬＥＤスタック４４３の上部表面の全体にわたって形成されるか、またはそのいくつかの領域に形成されてもよい。
下部絶縁層４６１は、各ピクセルの側面を覆うことができる。下部絶縁層４６１は、ＳｉＯ２のような光透過性材料で形成される。この場合、下部絶縁層４６１は、第３ＬＥＤスタック４４３の全体上部表面を覆うことができる。その代わりとして、下部絶縁層４６１は、分布ブラッグ反射器を含み、第１〜第３ＬＥＤスタック４２３、４３３および４４３の側面に向かって進行する光を反射させてもよい。この場合、下部絶縁層４６１は、第３ＬＥＤスタック４４３の上部表面を少なくとも部分的に露出させる。
下部絶縁層４６１は、第３ＬＥＤスタック４４３の上部表面を露出させる開口部４６１ａと、第２ＬＥＤスタック４３３の上部表面を露出させる開口部４６１ｂと、第３−ｐ透明電極４４５を露出させる開口部４６１ｃと、第２−ｐ透明電極４３５を露出させる開口部４６１ｄと、第１−ｐ反射電極４２５を露出させる開口部４６１ｅとを含むことができる。一方、第１ＬＥＤスタック４２３の上部表面は露出しなくてもよい。
インターコネクションライン４７１および４７３は、支持基板４５１上で第１〜第３ＬＥＤスタック４２３、４３３および４４３近傍に形成され、第１−ｐ反射電極４２５から絶縁されるように下部絶縁層４６１上に配置される。一方、接続部分４７７ａｂは、第２−ｐ透明電極４３５および第３−ｐ透明電極４４５を反射電極４２５に接続する。結果として、第１ＬＥＤスタック４２３、第２ＬＥＤスタック４３３および第３ＬＥＤスタック４４３のアノードは、反射電極４２５に共通に接続される。
インターコネクションライン４７５または４２９は、反射電極４２５の下で反射電極４２５に垂直に配置されてもよいし、オーミック電極４２６に接続され、第１導電型半導体層４２３ａに電気的に接続されてもよい。オーミック電極４２６は、第１ＬＥＤスタック４２３の下で第１導電型半導体層４２３ａに接続される。図５５に示すように、オーミック電極４２６は、第３ＬＥＤスタック４４３の粗面化された表面４４３ｒの下部領域の外部に配置可能であり、それによって、光損失を減少させる。
接続部分４７１ａは、第３ＬＥＤスタック４４３の上部表面をインターコネクションライン４７１に接続し、接続部分４７３ａは、第２ＬＥＤスタック４３３の上部表面をインターコネクションライン４７３に接続する。
上部絶縁層４８１は、インターコネクションライン４７１および４７３および下部絶縁層４６１上に配置されてインターコネクションライン４７１、４７３および４７５を保護することができる。上部絶縁層４８１は、インターコネクションライン４７１、４７３および４７５を露出させる開口部を有し、ボンディングワイヤがそれを介して接続される。
例示的な実施例により、第１〜第３ＬＥＤスタック４２３、４３３および４４３のアノードは、反射電極４２５に共通に接続され、そのカソードは、インターコネクションライン４７１、４７３および４７５にそれぞれ接続される。結果として、第１〜第３ＬＥＤスタック４２３、４３３および４４３は、独立して駆動可能である。
各ピクセルの電極が本例示的な実施例でデータラインおよびスキャンラインに接続されるものと説明されるが、多様な実施形態が可能であることを理解しなければならない。
図５８Ａ〜図５８Ｈは、本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。以下の説明は、図５５のピクセルを形成する方法について与えられる。
まず、図５１で説明した発光ダイオードスタック４００が設けられる。
その後、図５８Ａを参照すると、粗面化された表面４４３ｒが第３ＬＥＤスタック４４３の上部表面上に形成される。粗面化された表面４４３ｒは、第３ＬＥＤスタック４４３の上部表面上に形成されて各ピクセル領域に対応することができる。粗面化された表面４４３ｒは、化学的エッチング、例えば、光−増強化学的エッチング（ｐｈｏｔｏ−ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｅｔｃｈｉｎｇ：ＰＥＣ）により形成される。
粗面化された表面４４３ｒは、後続の工程でエッチングされる第３ＬＥＤスタック４４３の領域を考慮して各ピクセル領域内に部分的に形成されてもよいが、これに限定されるものではない。特に、粗面化された表面４４３ｒは、オーミック電極４２６が粗面化された表面４４３ｒの外部に位置するように形成される。その代わりとして、粗面化された表面４４３ｒは、第３ＬＥＤスタック４４３の全体上部表面上部に形成されてもよい。
図５８Ｂを参照すると、各ピクセルにおいて第３ＬＥＤスタック４４３の周囲領域はエッチングによって除去されて、第３−ｐ透明電極４４５を露出させる。図示のように、第３ＬＥＤスタック４４３は、長方形状または正方形状を有するように保持できる。第３ＬＥＤスタック４４３は、その周縁に沿って２つ以上の陥没部を有してもよい。また、図示のように、１つの陥没部は、他の陥没部よりも大きい大きさを有してもよい。
図５８Ｃを参照すると、より大きい大きさを有する陥没部内で露出する第３−ｐ透明電極４４５の一部分を除いた他の領域で露出する第３−ｐ透明電極４４５を除去することにより、第２ＬＥＤスタック４３３の上部表面が露出する。したがって、第２ＬＥＤスタック４３３の上部表面は、第３ＬＥＤスタック４４３の周囲で、そして他の陥没部内で露出する。より大きい大きさを有する陥没部内で、第３−ｐ透明電極４４５の露出した領域および第２ＬＥＤスタック４３３の露出した領域が形成される。
図５８Ｄを参照すると、より小さい大きさを有する陥没部内で露出する第２ＬＥＤスタック４３３を除いた他の領域で露出する第２ＬＥＤスタック４３３を除去することにより、第２−ｐ透明電極４３５が露出する。第２−ｐ透明電極４３５は、第３ＬＥＤスタック４４３の周囲で露出し、より大きい大きさを有する陥没部内で部分的に露出する。
図５８Ｅを参照すると、より大きい大きさを有する陥没部内で露出する第２−ｐ透明電極４３５の一部分を除いた第３ＬＥＤスタック４４３の周囲で露出する第２−ｐ透明電極４３５を除去することにより、第１ＬＥＤスタック４２３の上部表面が露出する。
図５８Ｆを参照すると、第３ＬＥＤスタック４４３の周囲で露出する第２ＬＥＤスタック４３３を除去した後に第１絶縁層４２７を除去することにより、反射電極４２５が露出する。結果として、反射電極４２５が第３ＬＥＤスタック４４３の周囲で露出する。露出した反射電極４２５を垂直方向に延伸された形状を有するようにパターニングすることにより、線形インターコネクションラインが形成される。パターニングされた反射電極４２５は、垂直方向に複数の領域の上部に配置され、水平方向に隣接したピクセルから離隔する。
本例示的な実施例では、第２ＬＥＤスタック４２３の除去後、反射電極４２５はパターニングが施されるが、反射電極４２５は、基板４２１上に反射電極４２５を形成するときに、パターニングされた形状を有するように形成されてもよい。この場合、第２ＬＥＤスタック４２３の除去後、反射電極４２５をパターニングする必要がない。
反射電極４２５をパターニングすることにより、第２絶縁層４２８が露出してもよい。インターコネクションライン４２９は、反射電極４２５に垂直に配置され、第２絶縁層４２８によって反射電極４２５から絶縁される。
図５８Ｇを参照すると、下部絶縁層４６１（図５６および図５７参照）がピクセルを覆うように形成される。下部絶縁層４６１は、反射電極４２５および第１〜第３ＬＥＤスタック４２３、４３３および４４３の側面を覆う。また、下部絶縁層４６１は、第３ＬＥＤスタック４４３の上部表面を少なくとも部分的に覆うことができる。下部絶縁層４６１がＳｉＯ２層のような透明な層であれば、下部絶縁層４６１は、第３ＬＥＤスタック４４３の全体上部表面を覆うことができる。その代わりとして、下部絶縁層４６１は、分布ブラッグ反射器を含んでもよい。この場合、下部絶縁層４６１は、第３ＬＥＤスタック４４３の上部表面を少なくとも部分的に露出させて、光が外部に放出されることを許容することができる。
下部絶縁層４６１は、第３ＬＥＤスタック４４３を露出させる開口部４６１ａと、第２ＬＥＤスタック４３３を露出させる開口部４６１ｂと、第３−ｐ透明電極４４５を露出させる開口部４６１ｃと、第２−ｐ透明電極４３５を露出させる開口部４６１ｄと、反射電極４２５を露出させる開口部４６１ｅとを含むことができる。反射電極４２５を露出させるように適合化される開口部４６１ｆは、単数または複数形成されてもよい。
図５８Ｈを参照すると、インターコネクションライン４７１および４７３および接続部分４７１ａ、４７３ａおよび４７７ａｂが形成される。これらはリフトオフ工程により形成される。インターコネクションライン４７１および４７３は、下部絶縁層４６１によって反射電極４２５から絶縁される。接続部分４７１ａは、第３ＬＥＤスタック４４３をインターコネクションライン４７１に電気的に接続し、接続部分４７３ａは、第２ＬＥＤスタック４３３をインターコネクションライン４７３に電気的に接続する。接続部分４７７ａｂは、第３−ｐ透明電極４４５および第２−ｐ透明電極４３５を第１−ｐ反射電極４２５に電気的に接続する。
インターコネクションライン４７１および４７３は、反射電極４２５に直交するように配置され、複数のピクセルを互いに接続することができる。
その後、上部絶縁層４８１（図５６および図５７参照）がインターコネクションライン４７１および４７３および接続部分４７１ａ、４７３ａおよび４７７ａｂを覆う。上部絶縁層４８１はさらに、第３ＬＥＤスタック４４３の全体上部表面を覆うことができる。上部絶縁層４８１は、例えば、シリコン酸化物またはシリコン窒化物で形成され、分布ブラッグ反射器を含むことができる。加えて、上部絶縁層４８１は、透明絶縁層および透明絶縁層上に形成される反射性金属層または多層構造の有機反射層を含むことができるか、光を遮断するために黒色エポキシ樹脂で形成される光吸収層を含むことができる。
上部絶縁層４８１が光を反射させるか遮断する場合、上部絶縁層４８１は、第３ＬＥＤスタック４４３の上部表面を少なくとも部分的に露出させて、光が外部に放出されることを許容するように形成される。上部絶縁層４８１は部分的に除去されて、外部からの電気的な接続のためにインターコネクションライン４７１、４７３および４７５を露出させることができる。その代わりとして、上部絶縁層４８１は省略されてもよい。
結果として、ピクセル領域が図５５に示すように完成する。また、図５４に示すように、複数のピクセルが支持基板４５１上に形成され、第１−ｐ反射電極４２５およびインターコネクションライン４７１、４７３および４７５によって互いに接続されてパッシブマトリクス方式で動作可能である。
パッシブマトリクス方式で動作するように適合化されるディスプレイ装置を製造する方法を本例示的な実施例で示したが、本開示がこれに限定されないことを理解しなければならない。すなわち、例示的な実施例によるディスプレイ装置は、図５１に示す発光ダイオードスタックを用いてパッシブマトリクス方式で動作するように多様な方式で製造できる。
本例示的な実施例では、インターコネクションライン４７１およびインターコネクションライン４７３が下部絶縁層４６１上にともに形成されるが、インターコネクションライン４７１が下部絶縁層４６１上に形成され、インターコネクションライン４７３は、上部絶縁層４８１上に形成されてもよい。
図５１を参照して説明した例示的な実施例では、たとえ反射電極４２５、第２−ｐ透明電極４３５および第３−ｐ透明電極４４５が第１ＬＥＤスタック４２３、第２ＬＥＤスタック４３３および第３ＬＥＤスタック４４３の第２導電型半導体層４２３ｂ、４３３ｂおよび４４３ｂとそれぞれオーミック接触を形成し、オーミック電極４２６が第１ＬＥＤスタック４２３の第１導電型半導体層４２３ａとオーミック接触を形成しても、第２ＬＥＤスタック４３３および第３ＬＥＤスタック４４３の第１導電型半導体層４３３ａおよび４４３ａは、別途のオーミック接触層が提供されない。ピクセルが２００μｍ以下の小さい大きさを有する場合、ｎ型半導体層内に別途のオーミック接触層を形成しなくても、電流拡散（ｃｕｒｒｅｎｔ ｓｐｒｅａｄｉｎｇ）における困難がない。しかし、電流拡散を確保するために、第２および第３ＬＥＤスタックのそれぞれのｎ型半導体層上に透明電極層が配置されてもよい。
例示的な実施例によれば、ディスプレイ用発光ダイオードスタック４００を用いてウエハレベルで複数のピクセルを形成することが可能なため、発光ダイオードを個別に実装する必要がない。加えて、例示的な実施例による発光ダイオードスタックは、第１〜第３ＬＥＤスタック４２３、４３３および４４３が垂直方向に積層される構造を有し、それによって、限られたピクセル面積内でサブピクセルのための面積を確保する。また、例示的な実施例による発光ダイオードスタックは、第１ＬＥＤスタック４２３、第２ＬＥＤスタック４３３および第３ＬＥＤスタック４４３から発生する光がそれを介して外部に放出されることを許容し、それによって、光損失を減少させる。
図５９は、本開示のもう１つの例示的な実施例によるディスプレイ装置５０００の概略平面図であり、図６０は、本開示の１つの例示的な実施例によるディスプレイ用発光ダイオードピクセル５００の概略断面図である。
図５９を参照すると、ディスプレイ装置５０００は、支持基板５５１と、支持基板５５１上に配列される複数のピクセル５００とを含む。各ピクセル５００は、第１〜第３サブピクセルＲ、ＧおよびＢを含む。
図６０を参照すると、支持基板５５１は、ＬＥＤスタック５２３、５３３および５４３を支持する。支持基板５５１は、その表面上にまたはその内部に回路を含むことができるが、これに限定されるものではない。支持基板５５１は、例えば、Ｓｉ基板またはＧｅ基板を含むことができる。
第１サブピクセルＲは、第１ＬＥＤスタック５２３を含み、第２サブピクセルＧは、第２ＬＥＤスタック５３３を含み、第３サブピクセルＢは、第３ＬＥＤスタック５４３を含む。第１サブピクセルＲは、第１ＬＥＤスタック５２３が光を放出することを許容するように適合化され、第２サブピクセルＧは、第２ＬＥＤスタック５３３が光を放出することを許容するように適合化され、第３サブピクセルＢは、第３ＬＥＤスタック５４３が光を放出することを許容するように適合化される。第１〜第３ＬＥＤスタック５２３、５３３および５４３は、独立して駆動可能である。
第１ＬＥＤスタック５２３、第２ＬＥＤスタック５３３および第３ＬＥＤスタック５４３は、互いに重なるように垂直方向に互いに積層される。図示のように、第２ＬＥＤスタック５３３は、第１ＬＥＤスタック５２３上の一部領域内に配置される。図示のように、第２ＬＥＤスタック５３３は、第１ＬＥＤスタック５２３上で一側に偏向するように配置される。加えて、第３ＬＥＤスタック５４３は、第２ＬＥＤスタック５３３上の一部領域内に配置される。図示のように、第３ＬＥＤスタック５４３は、第２ＬＥＤスタック５３３上で一側に偏向するように配置される。図面において、第３ＬＥＤスタック５４３が右側に偏向しているが、本開示がこれに限定されるものではなく、第２ＬＥＤスタック５３３が左側に偏向するように配置できることを理解しなければならない。
第１ＬＥＤスタック５２３から発生する光Ｒは、第２ＬＥＤスタック５３３によって覆われていない第１ＬＥＤスタック５２３の領域を介して放出され、同時に、第２ＬＥＤスタック５３３および第３ＬＥＤスタック５４３を通過した後に放出され、第２ＬＥＤスタック５３３から発生する光Ｇは、第３ＬＥＤスタック５４３によって覆われていない第２ＬＥＤスタック５３３の領域を介して放出され、同時に第３ＬＥＤスタック５４３を通過した後に放出される。
一般的に、第２ＬＥＤスタック５３３によって覆われた第１ＬＥＤスタック５２３の領域は、光損失を誘発することがあり、これによって、第２ＬＥＤスタック５３３によって覆われていない第１ＬＥＤスタック５２３の領域は、単位面積あたりにより高い光度を有する光を放出することができる。したがって、第１ＬＥＤスタック５２３から放出される光の光度は、第１ＬＥＤスタック５２３の面積のうち第２ＬＥＤスタック５３３によって覆われ、かつ第２ＬＥＤスタック５３３によって覆われていない第１ＬＥＤスタック５２３の領域の面積を調節することにより制御可能である。同じく、第２ＬＥＤスタック５３３から放出される光の光度は、第２ＬＥＤスタック５３３の面積のうち第３ＬＥＤスタック５４３によって覆われ、かつ第３ＬＥＤスタック５４３によって覆われていない第２ＬＥＤスタック５３３の領域の面積を調節することにより制御可能である。
例えば、第１ＬＥＤスタック５２３が赤色光を放出し、第２ＬＥＤスタック５３３が緑光を放出し、第３ＬＥＤスタック５４３が青色光を放出する構造において、緑色光の高い可視性に起因して緑色光の光度を減少させる必要がある。このために、第３ＬＥＤスタック５４３によって覆われていない第２ＬＥＤスタック５３３の面積が、第３ＬＥＤスタック５４３の面積より小さいように調節可能である。加えて、赤色光は低い可視性を有するので、その発光光度を増加させる必要がある。このために、第２ＬＥＤスタック５３３によって覆われていない第１ＬＥＤスタック５２３の面積が、第３ＬＥＤスタック５４３の面積より大きいように調節可能である。
一方、第１ＬＥＤスタック５２３、第２ＬＥＤスタック５３３および第３ＬＥＤスタック５４３のそれぞれは、ｎ型半導体層と、ｐ型半導体層と、その間に介在する活性層とを含む。活性層は、多重量子井戸層構造を有してもよい。第１〜第３ＬＥＤスタック５２３、５３３および５４３は、互いに異なる波長を有する光を放出するために互いに異なる活性層を含むことができる。例えば、第１ＬＥＤスタック５２３は、赤色光を放出する無機発光ダイオードであってもよく、第２ＬＥＤスタック５３３は、緑色光を放出する無機発光ダイオードであってもよいし、第３ＬＥＤスタック５４３は、青色光を放出する無機発光ダイオードであってもよい。このために、第１ＬＥＤスタック５２３は、ＧａＩｎＰ系井戸層を含むことができ、第２ＬＥＤスタック５３３および第３ＬＥＤスタック５４３は、ＧａＩｎＮ系井戸層を含むことができる。
図６１は、本開示の例示的な実施例によるディスプレイ装置の作動を示す概略回路図である。
図６１を参照すると、本例示的な実施例によるディスプレイ装置は、パッシブマトリクス方式で作動するように実現できる。図５９および図６０を参照して説明したように、１つのピクセルは、第１〜第３サブピクセルＲ、ＧおよびＢを含む。第１サブピクセルＲの第１ＬＥＤスタック５２３は、第１波長を有する光を放出し、第２サブピクセルＧの第２ＬＥＤスタック５３３は、第２波長を有する光を放出し、第３サブピクセルＢの第３ＬＥＤスタック５４３は、第３波長を有する光を放出する。第１〜第３サブピクセルＲ、ＧおよびＢのカソードは、共通ライン、例えば、データラインＶｄａｔａ（５２５）に接続され、そのアノードは、異なるライン、例えば、スキャンラインＶｓｃａｎ（５７１、５７３および５７５）に接続される。
例えば、第１ピクセルにおいて、第１〜第３サブピクセルＲ、ＧおよびＢのカソードは、データラインＶｄａｔａ１に共通に接続され、そのアノードは、スキャンラインＶｓｃａｎ１−１、Ｖｓｃａｎ１−２およびＶｓｃａｎ１−３にそれぞれ接続される。したがって、同一のピクセル内のサブピクセルＲ、ＧおよびＢは、個別に駆動できる。
また、各ＬＥＤスタック５２３、５３３および５４３は、パルス幅変調によってまたは電流の大きさを変更することにより駆動され、それによって、各サブピクセルの明るさの調節を可能にする。さらに、第１〜第３ＬＥＤスタック５２３、５３３および５４３の面積および第１〜第３ＬＥＤスタック５２３、５３３および５４３が重ならない領域の面積の調節により、明るさが調節可能である。
図６２は、図６１の回路図に示すように、複数のピクセル５００Ａが支持基板５５１上に配列される、特別な例示的な実施例によるディスプレイ装置５０００Ａの概略平面図である。図６３は、図６２に示すディスプレイ装置の１つのピクセル５００Ａの拡大平面図であり、図６４Ａ、図６４Ｂ、図６４Ｃおよび図６４Ｄは、図６３のＡ−Ａ、Ｂ−Ｂ、Ｃ−ＣおよびＤ−Ｄ線に沿った概略断面図である。
図６２、図６３、図６４Ａ、図６４Ｂ、図６４Ｃおよび図６４Ｄを参照すると、ディスプレイ装置５０００Ａは、支持基板５５１と、複数のピクセル５００Ａと、第１〜第３サブピクセルＲ、ＧおよびＢと、第１ＬＥＤスタック５２３と、第２ＬＥＤスタック５３３と、第３ＬＥＤスタック５４３と、反射電極（第１−１オーミック電極）５２５と、第１−２オーミック電極５２９と、第２−１オーミック電極５３７と、第２−２オーミック電極５３９と、第３−１オーミック電極５４７と、第３−２オーミック電極５４９と、第１カラーフィルタ５３５と、第２カラーフィルタ５４５と、第１ボンディング層５５３と、第２ボンディング層５５５と、第３ボンディング層５５７と、絶縁層５２７と、下部絶縁層５６１と、上部絶縁層５６３と、インターコネクションライン５７１、５７３および５７５と、接続部分５７１ａ、５７３ａ、５７５ａ、５７７ａおよび５７７ｂとを含むことができる。
各サブピクセルＲ、ＧおよびＢは、反射電極５２５およびインターコネクションライン５７１、５７３および５７５に接続される。図６１に示すように、反射電極５２５は、データラインＶｄａｔａとして使用可能であり、インターコネクションライン５７１、５７３および５７５は、スキャンラインＶｓｃａｎとして使用可能である。
図６２に示すように、ピクセルは、各ピクセル内のサブピクセルＲ、ＧおよびＢのカソードが反射電極５２５に共通に接続され、そのアノードが互いに離隔するインターコネクションライン５７１、５７３および５７５に接続される、マトリクス状に配列される。接続部分５７１ａ、５７３ａおよび５７５ａは、インターコネクションライン５７１、５７３および５７５をサブピクセルＲ、ＧおよびＢに接続することができる。
支持基板５５１は、ＬＥＤスタック５２３、５３３および５４３を支持する。支持基板５５１は、その表面上にまたはその内部に回路を含むことができるが、これに限定されるものではない。支持基板５５１は、例えば、ガラス基板、サファイア基板、Ｓｉ基板、またはＧｅ基板を含むことができる。
第１ＬＥＤスタック５２３は、第１導電型半導体層５２３ａおよび第２導電型半導体層５２３ｂを含み、第２ＬＥＤスタック５３３は、第１導電型半導体層５３３ａおよび第２導電型半導体層５３３ｂを含み、第３ＬＥＤスタック５４３は、第１導電型半導体層５４３ａおよび第２導電型半導体層５４３ｂを含む。加えて、たとえ図示していなくても、活性層が第１導電型半導体層５２３ａ、５３３ａおよび５４３ａと第２導電型半導体層５２３ｂ、５３３ｂおよび５４３ｂとの間にそれぞれ介在してもよい。
本例示的な実施例において、第１導電型半導体層５２３ａ、５３３ａおよび５４３ａのそれぞれは、ｎ型半導体層であり、第２導電型半導体層５２３ｂ、５３３ｂおよび５４３ｂのそれぞれは、ｐ型半導体層である。粗面化された表面が表面テクスチャリング（ｓｕｒｆａｃｅ ｔｅｘｔｕｒｉｎｇ）によって第１導電型半導体層５２３ａ、５３３ａおよび５４３ａの１つ以上の表面上に形成される。
第１ＬＥＤスタック５２３は、支持基板５５１近傍に配置され、第２ＬＥＤスタック５３３は、第１ＬＥＤスタック５２３の上部に配置され、第３ＬＥＤスタック５４３は、第２ＬＥＤスタック５３３の上部に配置される。加えて、第２ＬＥＤスタック５３３は、第１ＬＥＤスタック５２３が第２ＬＥＤスタック５３３と部分的に重なるように、第１ＬＥＤスタック５２３上の一部領域内に配置される。また、第３ＬＥＤスタック５４３は、第２ＬＥＤスタック５３３が第３ＬＥＤスタック５４３と部分的に重なるように、第２ＬＥＤスタック５３３上の一部領域内に配置される。したがって、第１ＬＥＤスタック５２３から発生する光の少なくとも一部が第２および第３ＬＥＤスタック５３３および５４３を通過せずに外部に放出される。さらに、第２ＬＥＤスタック５３３から発生する光の少なくとも一部が第３ＬＥＤスタック５４３を通過せずに外部に放出される。
第１ＬＥＤスタック５２３、第２ＬＥＤスタック５３３および第３ＬＥＤスタック５４３の材料の細部事項は、図６０を参照して説明したものと同一であり、その詳細な説明は省略する。
反射電極５２５は、第１ＬＥＤスタック５２３の下部表面、すなわち、その第１導電型半導体層５２３ａとオーミック接触を形成する。反射電極５２５は、第１ＬＥＤスタック５２３から放出される光を反射させるための反射層を含む。図示のように、反射電極５２５は、第１ＬＥＤスタック５２３のほぼ全体の下部表面を覆うことができる。また、反射電極５２５は、複数のピクセル５００Ａに共通に接続されてデータラインＶｄａｔａとして使用可能である。
反射電極５２５は、例えば、第１ＬＥＤスタック５２３の第２導電型半導体層５２３ｂとオーミック接触を形成する材料層で形成され、第１ＬＥＤスタック５２３から発生する光、例えば、赤色光を反射させるように適合化される反射層を含むことができる。
反射電極５２５は、オーミック反射層を含むことができ、例えば、Ａｕ−Ｔｅ合金またはＡｕ−Ｇｅ合金で形成される。これらの合金は、赤色範囲内の光に対して高い反射率を有し、第１導電型半導体層５２３ａとオーミック接触を形成する。
第１−２オーミック電極５２９は、第１サブピクセルＲの第２導電型半導体層５２３ｂとオーミック接触を形成する。第１−２オーミック電極５２９は、例えば、Ａｕ−Ｚｎ合金またはＡｕ−Ｂｅ合金に形成される。第１−２オーミック電極５２９は、パッド領域および延長部分を含むことができ、接続部分５７５ａは、図６４Ｂに示すように、パッド領域に接続される。第１−２オーミック電極５２９は、第２ＬＥＤスタック５３３が配置される領域から離隔可能である。
第２−１オーミック電極５３７は、第２ＬＥＤスタック５３３の第１導電型半導体層５３３ａとオーミック接触を形成する。第２−１オーミック電極５３７は、第１導電型半導体層５３３ａ上に配置される。例えば、第１導電型半導体層５３３ａは、第１導電型半導体層５３３ａ上に配置される第２導電型半導体層５３３ｂおよび活性層を除去することにより露出してもよく、第２−１オーミック電極５３７は、第１導電型半導体層５３３ａの露出した表面上に配置される。
一方、図６４Ｃに示すように、接続部分５７７ｂは、第２−１オーミック電極５３７を反射電極５２５に電気的に接続することができる。第２−１オーミック電極５３７は、第３ＬＥＤスタック５４３が配置される領域から離隔可能である。
第２−２オーミック電極５３９は、第２ＬＥＤスタック５３３の第２導電型半導体層５３３ｂとオーミック接触を形成する。第２−２オーミック電極５３９は、第３ＬＥＤスタック５４３が配置される領域から離隔するように、第２導電型半導体層５３３ｂ上に配置される。第２−２オーミック電極５３９は、図６４Ｂに示すように、パッド領域および延長部分を含むことができ、接続部分５７５ａは、図６４Ｃに示すように、パッド領域に接続される。
第３−１オーミック電極５４７は、第３ＬＥＤスタック５４３の第１導電型半導体層５４３ａとオーミック接触を形成する。第３−１オーミック電極５４７は、第１導電型半導体層５４３ａ上に配置される。例えば、第１導電型半導体層５４３ａは、第１導電型半導体層５４３ａ上に配置される第２導電型半導体層５４３ｂおよび活性層を除去することにより露出してもよく、第３−１オーミック電極５４７は、第１導電型半導体層５４３ａの露出した表面上に配置される。図６４Ｄに示すように、接続部分５７７ａは、第３−１オーミック電極５４７を反射電極５２５に電気的に接続することができる。
第３−２オーミック電極５４９は、第３ＬＥＤスタック５４３の第２導電型半導体層５４３ｂとオーミック接触を形成する。第３−２オーミック電極５４９も、パッド領域および延長部分を含むことができ、接続部分５７１ａは、図６４Ｄに示すように、第３−２オーミック電極５４９のパッド領域に接続される。
第１−２オーミック電極５２９、第２−１オーミック電極５３７および第３−１オーミック電極５４７のそれぞれは、延長部分を含み、各ＬＥＤスタックでの電流拡散を助けることができる。
一方、第１カラーフィルタ５３５は、第１ＬＥＤスタック５２３と第２ＬＥＤスタック５３３との間に介在してもよい。加えて、第２カラーフィルタ５４５は、第２ＬＥＤスタック５３３と第３ＬＥＤスタック５４３との間に介在してもよい。第１カラーフィルタ５３５は、第２ＬＥＤスタック５３３から発生する光を反射させながら、第１ＬＥＤスタック５２３から発生する光を透過させる。一方、第２カラーフィルタ５４５は、第３ＬＥＤスタック５４３から発生する光を反射させながら、第１および第２ＬＥＤスタック５２３および５３３から発生する光を透過させる。したがって、第１ＬＥＤスタック５２３から発生する光は、第２ＬＥＤスタック５３３および第３ＬＥＤスタック５４３を介して外部に放出され、第２ＬＥＤスタック５３３から発生する光は、第３ＬＥＤスタック５４３を介して外部に放出される。また、発光ダイオードピクセルは、第２ＬＥＤスタック５３３から発生する光が第１ＬＥＤスタック５２３に進入するのを防止することができるか、または第３ＬＥＤスタック５４３から発生する光が第２ＬＥＤスタック５３３に進入するのを防止することができ、それによって、光損失を防止する。
いくつかの例示的な実施例において、第１カラーフィルタ５３５は、第３ＬＥＤスタック５４３から発生する光を反射させることができる。
第１および第２カラーフィルタ５３５および５４５は、例えば、低周波数帯域で、すなわち、長波長帯域で、光がそれを介して通過することを許容するローパスフィルタ、所定の波長帯域で光がそれを介して通過することを許容するバンドパスフィルタ、または所定の波長帯域で光がそれを介して通過するのを防止するバンドストップフィルタであってもよい。特に、第１および第２カラーフィルタ５３５および５４５のそれぞれは、互いに異なる屈折率を有する絶縁層を互いに交互に積層することにより、例えば、ＴｉＯ２およびＳｉＯ２層を交互に積層することにより形成可能である。特に、第１および第２カラーフィルタ５３５および５４５は、分布ブラッグ反射器（ＤＢＲｓ）を含むことができる。分布ブラッグ反射器の阻止帯域は、ＴｉＯ２およびＳｉＯ２層の厚さを調節することにより制御可能である。ローパスフィルタおよびバンドパスフィルタも、互いに異なる屈折率を有する絶縁層を交互に積層することにより形成可能である。
第１ボンディング層５５３は、第１ＬＥＤスタック５２３を支持基板５５１に結合する。図示のように、反射電極５２５は、第１ボンディング層５５３に隣接していてもよい。第１ボンディング層５５３は、光透過性または不透明層であってもよい。第１ボンディング層５５３は、有機または無機材料で形成されてもよい。有機材料の例は、ＳＵ８、ポリ（メチルメタクリレート）（ＰＭＭＡ）、ポリイミド、パリレン、ベンゾシクロブテン（ＢＣＢ）などを含むことができ、無機材料の例は、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮｘなどを含むことができる。有機材料層は、高真空および高圧条件下でボンディングされてもよく、無機材料層は、例えば、無機材料層の表面を平坦化するための化学機械的研磨によりプラズマを用いて表面エネルギーを変化させた後、高真空下でボンディングされてもよい。特に、光を吸収可能な黒色エポキシ樹脂で形成されるボンディング層が第１ボンディング層５５３として使用可能であり、それによって、ディスプレイ装置のコントラストを向上させる。第１ボンディング層５５３はさらに、スピンオンガラスで形成される。
第２ボンディング層５５５は、第１ＬＥＤスタック５２３を第２ＬＥＤスタック５３３に結合する。第２ボンディング層５５５は、第１ＬＥＤスタック５２３と第１カラーフィルタ５３５との間に介在してもよい。第２ボンディング層５５５は、第１ＬＥＤスタック５２３から発生する光を透過させ、第１ボンディング層５５３のように、光透過性ボンディング材料で形成されてもよい。
絶縁層５２７は、第２ボンディング層５５５と第１ＬＥＤスタック５２３との間に介在してもよい。絶縁層５２７は、第２導電型半導体層５２３ｂに隣接していてもよい。絶縁層５２７は、例えば、ＳｉＯ２で形成され、それによって、第２ボンディング層５５５のボンディング強度を向上させることができる。
第３ボンディング層５５７は、第２ＬＥＤスタック５３３を第３ＬＥＤスタック５４３に結合する。第３ボンディング層５５７は、第２ＬＥＤスタック５３３と第２カラーフィルタ５４５との間に介在し、第２ＬＥＤスタック５３３を第２カラーフィルタ５４５にボンディングすることができる。第３ボンディング層５５７は、第２および第３ＬＥＤスタック５２３および５３３から発生する光を透過させ、第１ボンディング層５５３のように、光透過性ボンディング材料で形成されてもよい。
下部絶縁層５６１は、第１〜第３ＬＥＤスタック５２３、５３３および５４３を覆うことができる。下部絶縁層５６１は、第１ＬＥＤスタック５２３の周囲で露出する反射電極５２５を覆う。特に、下部絶縁層５６１は、電気的な接続通路を提供するための開口部を有してもよい。
上部絶縁層５６３は、下部絶縁層５６１を覆う。上部絶縁層５６３は、電気的な接続通路を提供するための開口部を有してもよい。
下部絶縁層５６１および上部絶縁層５６３は、任意の絶縁材料、例えば、シリコン酸化物またはシリコン窒化物で形成されてもよいし、これに限定されるものではない。
図６２および図６３に示すように、インターコネクションライン５７１、５７３および５７５は、反射電極５２５と直交するように配置される。インターコネクションライン５７１およびインターコネクションライン５７５は、上部絶縁層５６３上に配置され、接続部分５７１ａおよび５７５ａを介して第３−２オーミック電極５４９および第１−２オーミック電極５２９にそれぞれ接続される。このために、上部絶縁層５６３および下部絶縁層５６１は、第３−２オーミック電極５４９および第１−２オーミック電極５２９を露出させる開口部を有してもよい。
インターコネクションライン５７３は、下部絶縁層５６１上に配置され、反射電極５２５から絶縁される。インターコネクションライン５７３は、下部絶縁層５６１と上部絶縁層５６３との間に配置され、接続部分５７３ａを介して第２−２オーミック電極５３９に接続される。このために、下部絶縁層５６１は、第２−２オーミック電極５３９を露出させる開口部を有する。
接続部分５７７ａおよび５７７ｂは、下部絶縁層５６１と上部絶縁層５６３との間に配置され、第３−１オーミック電極５４７と第２−１オーミック電極５３７をそれぞれ反射電極５２５に電気的に接続する。このために、下部絶縁層５６１は、第３−１オーミック電極５４７および第２−１オーミック電極５３７を露出させる開口部を有してもよい。
インターコネクションライン５７１およびインターコネクションライン５７３は、上部絶縁層５６３によって互いに絶縁され、そのため、垂直方向に重なるように配置される。
各ピクセルの電極が本例示的な実施例でデータラインおよびスキャンラインに接続されるが、多様な実施形態が可能であることを理解しなければならない。上述した例示的な実施例において、インターコネクションライン５７１および５７５が下部絶縁層５６１上に形成され、インターコネクションライン５７３が下部絶縁層５６１と上部絶縁層５６３との間に配置される。しかし、本開示がこれに限定されるものではないことを理解しなければならない。例えば、すべてのインターコネクションライン５７１、５７３および５７５が下部絶縁層５６１上に形成されてもよいし、上部絶縁層５６３によって覆われてもよく、接続部分５７１ａおよび５７５ａは、上部絶縁層５６３上に形成されてもよい。
次に、上述した例示的な実施例によるディスプレイ装置５０００Ａを製造する方法を説明する。
図６５〜図７７は、本開示の特別な例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。これらの断面図のそれぞれは、対応する平面図のＡ−Ａ線に沿ったものである。
まず、図６５Ａおよび図６５Ｂを参照すると、第１ＬＥＤスタック５２３が第１基板５２１上に成長する。第１基板５２１は、例えば、ＧａＡｓ基板であってもよい。加えて、第１ＬＥＤスタック５２３は、ＡｌＧａＩｎＰ系半導体層で構成され、第１導電型半導体層５２３ａと、活性層（図示せず）と、第２導電型半導体層５２３ｂとを含む。
その後、絶縁層５２７が第１ＬＥＤスタック５２３上に形成される。絶縁層５２７は、第２導電型半導体層５２３ｂを露出させる開口部を有するようにパターニングが施される。絶縁層５２７は、親水性材料、例えば、ＳｉＯ２で形成される。絶縁層５２７は省略可能である。
第１−２オーミック電極５２９が絶縁層５２７の開口部の内部に形成される。第１−２オーミック電極５２９は、例えば、Ａｕ−Ｚｎ合金またはＡｕ−Ｂｅ合金で形成される。第１−２オーミック電極５２９は、パッド領域および延長部分を有するように形成される。第１−２オーミック電極５２９は、各ピクセル領域内に位置するようにリフトオフ工程により形成される。第１−２オーミック電極５２９は、図６５Ａに示すように、各ピクセル領域内で一側に偏向することができる。
次に、図６６Ａを参照すると、予備基板５１２１ａがボンディング層５１２３ａを介して第１ＬＥＤスタック５２３の上部側に貼り合わされることができる。予備基板５１２１ａは特定の基板に限定されず、第１ＬＥＤスタック５２３を支持できる任意の基板から選択可能である。第１基板５２１が化学的エッチングにより第１ＬＥＤスタック５２３から除去される。結果として、第１ＬＥＤスタック５２３の第１導電型半導体層５２３ａの上部表面が露出する。粗面化された表面が表面テクスチャリングによって第１導電型半導体層５２３ａの露出した上部表面上に形成される。
その後、第１−１オーミック電極（反射電極）５２５が第１ＬＥＤスタック５２３の露出した表面上に形成される。反射電極５２５は、例えば、Ａｕ−Ｔｅ合金またはＡｕ−Ｇｅ合金で形成される。反射電極５２５は、リフトオフ工程により形成され、特定の形状を有するようにパターニングが施される。例えば、反射電極５２５は、複数のピクセルを互いに接続する長さを有するようにパターニングが施される。しかし、本開示がこれに限定されるものではなく、反射電極５２５がパターニングなしに第１ＬＥＤスタック５２３の全体上部表面にわたって形成された後、パターニングが施されてもよいことを理解しなければならない。反射電極５２５は、第１ＬＥＤスタック５２３の第１導電型半導体層５２３ａ、すなわち、そのｎ型半導体層とオーミック接触を形成することができる。
図６６Ｂを参照すると、支持基板５５１が第１ボンディング層５５３を経由して第１ＬＥＤスタック５２３に結合される。第１ＬＥＤスタック５２３上の反射電極５２５は、支持基板５５１に向かうように配置され、それにボンディングされてもよい。したがって、第１ボンディング層５５３は、反射電極５２５および第１導電型半導体層５２３ａに隣接していてもよい。
支持基板５５１がボンディングされた後、予備基板５１２１ａおよびボンディング層５１２３ａが除去可能である。結果として、絶縁層５２７および第１−２オーミック電極５２９が露出してもよい。
図６７Ａを参照すると、第２ＬＥＤスタック５３３が第２基板５３１上に成長する。第２ＬＥＤスタック５３３は、ＧａＮ系半導体層で構成され、第１導電型半導体層５３３ａと、ＧａＩｎＮ井戸層と、第２導電型半導体層５３３ｂとを含むことができる。第２ＬＥＤスタック５３３は、ＧａＮ系半導体層がその上に成長することを許容する基板であり、第１基板５２１とは異なる。第２ＬＥＤスタック５３３のＧａＩｎＮの組成比は、第２ＬＥＤスタック５３３が緑色光を放出できるように決定されてもよい。
図６７Ｂを参照すると、予備基板５１２１ｂがボンディング層５１２３ｂを介して第２ＬＥＤスタック５３３の上部側に貼り合わされることができる。予備基板５１２１ｂは特定の基板に限定されず、第１ＬＥＤスタック５２３を支持できる任意の基板から選択可能である。
図６７Ｃを参照すると、第２基板５３１が除去される。第２基板５３１は、レーザリフトオフまたは化学的エッチングにより第２ＬＥＤスタック５３３から除去可能である。結果として、第２ＬＥＤスタック５３３の第１導電型半導体層５３３ａの上部表面が露出する。粗面化された表面が表面テクスチャリングによって第１導電型半導体層５３３ａの露出した上部表面上に形成される。
一方、第１カラーフィルタ５３５が第１導電型半導体層５３３ａの露出した表面上に形成される。第１カラーフィルタ５３５は、第１導電型半導体層５３３ａに隣接していてもよい。第１カラーフィラー５３５の材料の細部事項は、図６４Ａを参照して説明したものと同一であり、その詳細な説明は省略する。
図６８Ａを参照すると、第３ＬＥＤスタック５４３が第３基板５４１上に成長する。第３ＬＥＤスタック５４３は、ＧａＮ系半導体層で構成され、第１導電型半導体層５４３ａと、ＧａＩｎＮ井戸層と、第２導電型半導体層５４３ｂとを含むことができる。第３基板５４３は、ＧａＮ系半導体層がその上に成長することを許容する基板であり、第１基板５２１とは異なる。第３ＬＥＤスタック５４３のＧａＩｎＮの組成比は、第３ＬＥＤスタック５４３が青色光を放出できるように決定されてもよい。
図６８Ｂを参照すると、予備基板５１２１ｃがボンディング層５１２３ｃを介して第３ＬＥＤスタック５４３の上部側に貼り合わされることができる。予備基板５１２１ｃは特定の基板に限定されず、第３ＬＥＤスタック５４３を支持できる任意の基板から選択可能である。
図６８Ｃを参照すると、第３基板５４１が除去される。第３基板５４１は、レーザリフトオフまたは化学的エッチングにより第３ＬＥＤスタック５４３から除去可能である。結果として、第３ＬＥＤスタック５４３の第１導電型半導体層５４３ａの上部表面が露出する。粗面化された表面が表面テクスチャリングによって第１導電型半導体層５４３ａの露出した上部表面上に形成される。
一方、第２カラーフィルタ５４５が第１導電型半導体層５４３ａの露出した表面上に形成される。第２カラーフィルタ５４５は、第１導電型半導体層５４３ａに隣接していてもよい。第２カラーフィラー５４５の材料の細部事項は、図６４Ａを参照して説明したものと同一であり、その詳細な説明は省略する。
第１ＬＥＤスタック５２３、第２ＬＥＤスタック５３３および第３ＬＥＤスタック５４３が互いに異なる基板上に成長するので、第１〜第３ＬＥＤスタックを形成する順序は特に限定されない。
図６９Ａおよび図６９Ｂを参照すると、図６７Ｃを参照して説明した第２ＬＥＤスタック５３３が、第２ボンディング層５５５を経由して、図６６Ｂを参照して説明したように、露出する絶縁層５２７および第１−２オーミック電極５２９にボンディングされる。
第１カラーフィルタ５３５が支持基板５５１に向かうように配置され、第２ボンディング層５５５を経由して絶縁層５２７にボンディングされる。第２ボンディング層５５５は、光透過性材料で形成される。
その後、予備基板５１２１ｂおよびボンディング層５１２３ｂが除去されて、第２導電型半導体層５３３ｂを露出させ、第２−２オーミック電極５３９が第２導電型半導体層５３３ｂの露出した表面上に形成される。
図６９Ａに示すように、第２−２オーミック電極５３９は、パッド領域および延長部分を含むことができる。延長部分は、反射電極５２５の縦方向に延びてもよい。一方、第２−２オーミック電極５３９が第１−２オーミック電極５２９から水平方向に離隔するように配置される。第２−２オーミック電極５３９は、第２導電型半導体層５３３ｂとオーミック接触を形成する。
その後、図６９Ａに示すように、第２導電型半導体層５３３ｂおよび活性層が部分的に除去されて、第１導電型半導体層５３３ａを露出させることができる。第２導電型半導体層５３３ｂおよび活性層は、メサエッチングにより部分的に除去可能である。
その後、第２−１オーミック電極５３７が第１導電型半導体層５３３ａの露出した表面上に形成される。第２−１オーミック電極５３７は、第１導電型半導体層５３３ａとオーミック接触を形成する。
本例示的な実施例では、第２−２オーミック電極５３９が第２−１オーミック電極５３７の前に形成されるが、第２−２オーミック電極５３９および第２−１オーミック電極５３７を形成する順序は変更可能である。
その後、図７０Ａおよび図７０Ｂを参照すると、図６８を参照して説明した第３ＬＥＤスタック５４３は、第２−１オーミック電極５３７および第２−２オーミック電極５３９がその上に形成される、第２ＬＥＤスタック５３３に第３ボンディング層５５７を経由してボンディングされる。
第２カラーフィルタ５４５は、第２ＬＥＤスタック５３３に向かうように配置され、第３ボンディング層５５７を介して第２ＬＥＤスタック５３３にボンディングされてもよい。第３ボンディング層５５７は、光透過性材料で形成される。
その後、予備基板５１２１ｃおよびボンディング層５１２３ｃが除去されて、第２導電型半導体層５４３ｂの表面を露出させることができ、第３−２オーミック電極５４９が第２導電型半導体層５４３ｂの露出した表面上に形成される。
図７０Ａに示すように、第３−２オーミック電極５４９は、パッド領域および延長部分を含むことができる。延長部分は、反射電極５２５の縦方向に延びてもよい。一方、第３−２オーミック電極５４９は、第１−２オーミック電極５２９および第２−２オーミック電極５３９から水平方向に離隔するように配置される。第３−２オーミック電極５４９は、第２導電型半導体層５４３ｂとオーミック接触を形成する。
一方、図７０Ａに示すように、第２導電型半導体層５４３ｂおよび活性層が部分的に除去されて、第１導電型半導体層５４３ａを露出させることができる。第２導電型半導体層５４３ｂおよび活性層は、メサエッチングにより部分的に除去可能である。
その後、第３−１オーミック電極５４７が第１導電型半導体層５４３ａの露出した表面上に形成される。第３−１オーミック電極５４７は、第１導電型半導体層５４３ａとオーミック接触を形成する。
本例示的な実施例では、第３−２オーミック電極５４９が第３−１オーミック電極５４７の前に形成されるが、第３−２オーミック電極５４９および第３−１オーミック電極５４７を形成する順序は変更可能である。
図７１Ａおよび図７１Ｂを参照すると、各ピクセル領域において、第３ＬＥＤスタック５４３は、第３サブピクセルＢのための領域を除いた第３ＬＥＤスタック５４３を除去するために、パターニングが施される。結果として、第３サブピクセルＢが設けられる。また、第２カラーフィルタ５４５および第３ボンディング層５５７もともに除去可能であり、それによって、図示のように、第２ＬＥＤスタック５３３の第２導電型半導体層５３３ｂ、第２−１オーミック電極５３７および第２−２オーミック電極５３９を露出させることができる。
図７２Ａおよび図７２Ｂを参照すると、各ピクセル領域において第２サブピクセルＧのための領域を除いた領域で第２ＬＥＤスタック５３３を除去するために、第２ＬＥＤスタック５３３はパターニングが施される。結果として、第２サブピクセルＧが設けられる。第２サブピクセルＧのための領域において、第２ＬＥＤスタック５３３は、第３ＬＥＤスタック５４３と部分的に重なる。すなわち、第２ＬＥＤスタック５３３は、第３ＬＥＤスタック５４３が第２ＬＥＤスタック５３３の一部領域内に配置されるように、パターニングが施される。
一方、第１カラーフィルタ５３５、第２ボンディング層５５５および絶縁層５２７もともに除去可能であり、それによって、図示のように、第１ＬＥＤスタック５２３の第２導電型半導体層５２３ｂおよび第１−２オーミック電極５２９を露出させる。
図７３Ａおよび図７３Ｂを参照すると、第１サブピクセルＲのための領域を除いた領域で第１ＬＥＤスタック５２３を除去するために、第１ＬＥＤスタック５２３はパターニングが施される。一方、第１−２オーミック電極５２９は、第１サブピクセルＲのための領域内に残留する。第１ＬＥＤスタック５２３は、第２ＬＥＤスタック５３３および第３ＬＥＤスタック５４３と部分的に重なる。すなわち、第２ＬＥＤスタック５３３および第３ＬＥＤスタック５４３は、第１ＬＥＤスタック５２３の上部領域内に制限的に位置する。
一方、第１ＬＥＤスタック５２３はパターニングが施されることにより、反射電極５２５が露出してもよく、第１ボンディング層５５３の表面も部分的に露出してもよい。他の例示的な実施例において、絶縁層が第１ボンディング層５５３上に配置されてもよいし、第１ボンディング層５５３の表面を露出させる代わりに、第１ＬＥＤスタック５２３をパターニングすることにより露出してもよい。
図７４Ａおよび図７４Ｂを参照すると、下部絶縁層５６１が形成される。下部絶縁層５６１は、第１〜第３ＬＥＤスタック５２３、５３３および５４３を覆うことができ、また、反射電極５２５および第１ボンディング層５５３を覆うことができる。一方、下部絶縁層５６１は、第１−２オーミック電極５２９、第２−１オーミック電極５３７、第２−２オーミック電極５３９、第３−１オーミック電極５４７、第３−２オーミック電極５４９および反射電極５２５を露出させる開口部を有するように、パターニングが施される。
図７５を参照すると、インターコネクションライン５７３および接続部分５７３ａ、５７７ａおよび５７７ｂが下部絶縁層５６１上に形成される。接続部分５７３ａは、第２−２オーミック電極５３９をインターコネクションライン５７３に接続し；接続部分５７７ａは、第３−１オーミック電極５４７を反射電極５２５に接続し；接続部分５７７ｂは、第２−１オーミック電極５３７を反射電極５２５に接続する。図７５のＡ−Ａ線に沿った断面図は、図７４Ｂと同一であり、図示しない。
その後、図７６Ａおよび図７６Ｂを参照すると、上部絶縁層５６３が形成される。上部絶縁層５６３は、インターコネクションライン５７３および接続部分５７３ａ、５７７ａおよび５７７ｂを覆う。上部絶縁層５６３はパターニングが施されて、第１−２オーミック電極５２９および第３−２オーミック電極５４９のパッド領域を露出させることができる。
その後、図７７を参照すると、インターコネクションライン５７１および５７５および接続部分５７１ａおよび５７５ａが上部絶縁層５６３上に形成される。接続部分５７１ａは、インターコネクションライン５７１を第３−２オーミック電極５４９に接続し、接続部分５７５ａは、インターコネクションライン５７５を第１−２オーミック電極５２９に接続する。
結果として、図６２および図６３を参照して説明したディスプレイ装置５０００Ａが完成する。図７７のＡ−Ａ線に沿った断面図は、図７６Ｂと同一であり、図示しない。
上述した例示的な実施例において、ピクセルは、例としてパッシブマトリクス方式で駆動されるのに対し、本例示的な実施例のピクセルは、アクティブマトリクス方式で駆動可能である。
図７８は、本開示のもう１つの例示的な実施例によるディスプレイ装置の作動を示す概略回路図である。本実施例において、ディスプレイ装置は、アクティブマトリクス方式で駆動される。
図７８を参照すると、本例示的な実施例による駆動回路は、２つ以上のトランジスタＴｒ１およびＴｒ２およびキャパシタを含む。電源が選択ラインＶｒｏｗ１〜Ｖｒｏｗ３に接続され、電圧がデータラインＶｄａｔａ１〜Ｖｄａｔａ３に印加されると、電圧が対応する発光ダイオードに印加される。また、対応するキャパシタは、データラインＶｄａｔａ１〜Ｖｄａｔａ３の値に応じて充電される。トランジスタＴｒ２のターンオン状態がキャパシタの充電された電圧によって保持できるので、キャパシタの電圧は、選択ラインＶｒｏｗ１に供給される電源が遮断されるときにも保持されて発光ダイオードＬＥＤ１〜ＬＥＤ３に印加される。また、発光ダイオードＬＥＤ１〜ＬＥＤ３内で流れる電流は、データラインＶｄａｔａ１〜Ｖｄａｔａ３の値に応じて変更可能である。電流は、電流供給源Ｖｄｄを介して連続的に供給され、それによって、連続的な発光を可能にする。
トランジスタＴｒ１およびＴｒ２およびキャパシタは、支持基板５５１の内部に形成される。トランジスタおよびキャパシタへの接続のための接続パッドが支持基板５５１の表面上に形成される。加えて、選択ラインおよびデータラインが支持基板５５１の内部にまたはその表面上に形成される。この構造において、インターコネクションライン５７１、５７３および５７５は省略可能である。
発光ダイオードＬＥＤ１〜ＬＥＤ３は、各ピクセルにおいて第１〜第３ＬＥＤスタック５２３、５３３および５４３に対応する。第１〜第３ＬＥＤスタック５２３、５３３および５４３のアノードは、トランジスタＴｒ２に接続され、そのカソードは、接地に接続される。第１−２オーミック電極５２９、第２−２オーミック電極５３９および第３−２オーミック電極５４９は、接続部分を介して支持基板５５１上の接続パッドに接続され、反射電極５２５は、支持基板５５１上の接続パッドに対する接続により接地に接続される。
本例示的な実施例において、第１〜第３ＬＥＤスタック５２３、５３３および５４３は、反射電極５２５に対する共通接続により接地に接続される。また、反射電極５２５は、２つ以上またはすべてのピクセルにわたって連続的に配置される。したがって、反射電極５２５は、ディスプレイ装置においてすべてのＬＥＤスタックに共通に接続される。反射電極５２５は、ピクセルと基板５５１との間に配置され、それによって、アクティブマトリクス回路のノイズを除去する。
本例示的な実施例がアクティブマトリクス駆動用回路に関するものであるが、他の類型の回路も使用可能である。
本開示の例示的な実施例により、複数のピクセルがウエハボンディングを利用してウエハレベルで形成可能であり、それによって、発光ダイオードの個別な実装に対する必要性を省く。
図７９は、本開示の１つの例示的な実施例によるディスプレイ用発光ダイオードスタック６００の概略断面図である。
図７９を参照すると、発光ダイオードスタック６００は、支持基板６５１と、第１−１ＬＥＤスタック６２３ａと、第１−２ＬＥＤスタック６２３ｂと、第２ＬＥＤスタック６３３と、第３ＬＥＤスタック６４３と、第１−１下部オーミック電極６２５ａと、第１−１上部オーミック電極６２７ａと、第１−２下部オーミック電極６２５ｂと、第１−２上部オーミック電極６２７ｂと、第２透明電極６３５と、第３透明電極６４５と、第１カラーフィルタ６３７と、第２カラーフィルタ６４７と、第１ボンディング層６５３と、第２ボンディング層６５５と、第３ボンディング層６５７と、第４ボンディング層６５９とを含むことができる。
支持基板６５１は、ＬＥＤスタック６２３ａ、６２３ｂ、６３３および６４３を支持する。支持基板６５１は、その表面上にまたはその内部に回路を含むことができるが、これに限定されるものではない。支持基板６５１は、例えば、Ｓｉ基板またはＧｅ基板を含むことができる。
第１−１ＬＥＤスタック６２３ａ、第１−２ＬＥＤスタック６２３ｂ、第２ＬＥＤスタック６３３および第３ＬＥＤスタック６４３のそれぞれは、ｎ型半導体層と、ｐ型半導体層と、その間に介在する活性層とを含む。活性層は、多重量子井戸構造を有してもよい。
第１−１ＬＥＤスタック６２３ａおよび第１−２ＬＥＤスタック６２３ｂは、赤色光を放出するように適合化される無機発光ダイオードであってもよく、第２ＬＥＤスタック６３３は、緑色光を放出するように適合化される無機発光ダイオードであってもよいし、第３ＬＥＤスタック６４３は、青色光を放出するように適合化される無機発光ダイオードであってもよい。第１−１ＬＥＤスタック６２３ａおよび第１−２ＬＥＤスタック６２３ｂは、ＡｌＧａＩｎＰ系井戸層を含むことができ、第２ＬＥＤスタック６３３は、ＡｌＧａＩｎＰまたはＡｌＧａＩｎＮ系井戸層を含むことができる。第３ＬＥＤスタック６４３は、ＡｌＧａＩｎＮ系井戸層を含むことができる。第１−１ＬＥＤスタック６２３ａおよび第１−２ＬＥＤスタック６２３ｂは、同一の構造および同一の組成を有してもよく、これに限定されるものではない。例えば、第１−１ＬＥＤスタック６２３ａは、第１１−２ＬＥＤスタック６２３ｂよりも長い波長を有する赤色光を放出することができる。
同時に、ＬＥＤスタック６２３ａ、６２３ｂ、６３３および６４３のそれぞれの両面は、それぞれｎ型半導体層およびｐ型半導体層である。本例示的な実施例において、スタック６２３ａ、６２３ｂ、６３３および６４３のそれぞれは、ｎ型上部表面およびｐ型下部表面を有する。第３ＬＥＤスタック６４３がｎ型上部表面を有するので、粗面化された表面（ｒｏｕｇｈｅｎｅｄ ｓｕｒｆａｃｅ）が第３ＬＥＤスタック６４３の上部表面上に化学的エッチングにより形成される。しかし、本開示がこれに限定されるものではなく、各ＬＥＤスタックの上部および下部表面の半導体タイプは変化可能であることを理解しなければならない。
第１−１ＬＥＤスタック６２３ａは、支持基板６５１近傍に配置され；第１−２ＬＥＤスタック６２３ｂは、第１−１ＬＥＤスタック６２３ａ上に配置され；第２ＬＥＤスタック６３３は、第１−２ＬＥＤスタック６２３ｂ上に配置され；そして、第３ＬＥＤスタック６４３は、第２ＬＥＤスタック６３３上に配置される。第１−１ＬＥＤスタック６２３ａおよび第１−２ＬＥＤスタック６２３ｂは、第２および第３ＬＥＤスタック６３３および６４３よりも長い波長を有する光を放出するので、第１−１および第１−２ＬＥＤスタック６２３ａおよび６２３ｂから発生する光は、第２および第３ＬＥＤスタック６３３および６４３を介して外部に放出される。また、第２ＬＥＤスタック６３３が第３ＬＥＤスタック６４３より長い波長を有する光を放出するので、第２ＬＥＤスタック６３３から発生する光は、第３ＬＥＤスタック６４３を介して外部に放出される。
第１−１下部オーミック電極６２５ａは、第１−１ＬＥＤスタック６２３ａの下部表面、例えば、そのｐ型半導体層とオーミック接触を形成し、第１−１ＬＥＤスタック６２３ａから発生する光を反射させる。第１−１下部オーミック電極６２５ａは、例えば、Ａｕ−Ｚｎ合金またはＡｕ−Ｂｅ合金で形成されるオーミック反射層を含むことができる。
第１−１上部オーミック電極６２７ａは、第１−１ＬＥＤスタック６２３ａの上部表面、例えば、そのｎ型半導体層とオーミック接触を形成する。第１−１上部オーミック電極６２７ａは、例えば、Ａｕ−Ｔｅ合金またはＡｕ−Ｇｅ合金で形成されるオーミック層を含むことができる。
第１−２下部オーミック電極６２５ｂは、第１−２ＬＥＤスタック６２３ｂの下部表面、すなわち、そのｐ型半導体層とオーミック接触を形成する。第１−２下部オーミック電極６２５ｂは、例えば、Ａｕ−Ｚｎ合金またはＡｕ−Ｂｅ合金で形成されるオーミック層を含むことができる。第１−２下部オーミック電極６２５ｂは、第１−１下部オーミック電極６２５ａより狭い面積を有し、光が通過できる経路を提供する。
また、第１−２下部オーミック電極６２５ｂは、第１−１上部オーミック電極６２７ａと電気的に接続される。図７９に示すように、第１−２下部オーミック電極６２５ｂは、第１−１上部オーミック電極６２７ａに直接接触可能であるが、これに限定されるものではない。その代わりとして、第１−２下部オーミック電極６２５ｂは、後述のように、透明な導電性ボンディング層６５５を介して第１−１上部オーミック電極６２７ａに電気的に接続されてもよい。
第１−２下部オーミック電極６２５ｂが第１−１上部オーミック電極６２７ａに電気的に接続されることにより、第１−１ＬＥＤスタック６２３ａと第１−２ＬＥＤスタック６２３ｂは、互いに電気的に直列に接続される。
第１−２上部オーミック電極６２７ｂは、第１−２ＬＥＤスタック６２３ｂの上部表面、例えば、そのｎ型半導体層とオーミック接触を形成する。第１−２上部オーミック電極６２７ｂは、例えば、Ａｕ−Ｔｅ合金またはＡｕ−Ｇｅ合金で形成されるオーミック層を含むことができる。
第２透明電極６３５は、第２ＬＥＤスタック６３３のｐ型半導体層とオーミック接触を形成する。第２透明電極６３５は、赤色光および緑色光に関して透過性である金属層または導電性酸化物層で構成される。
第３透明電極６４５は、第３ＬＥＤスタック６４３のｐ型半導体層とオーミック接触を形成する。第３透明電極６４５は、赤色光、緑色光および青色光に関して透過性である金属層または導電性酸化物層で構成される。
第１−１下部オーミック電極６２５ａ、第１−２下部オーミック電極６２５ｂ、第２透明電極６３５および第３透明電極６４５は、各ＬＥＤスタックのｐ型半導体層とのオーミック接触により電流拡散を助けることができる。
第１カラーフィルタ６３７は、第１−２ＬＥＤスタック６２３ｂと第２ＬＥＤスタック６３３との間に介在する。加えて、第２カラーフィルタ６４７は、第２ＬＥＤスタック６３３と第３ＬＥＤスタック６４３との間に介在する。第１カラーフィルタ６３７は、第２ＬＥＤスタック６３３から発生する光を反射させながら、第１−１および第１−２ＬＥＤスタック６２３ａおよび６２３ｂから発生する光を透過させる。第２カラーフィルタ６４７は、第３ＬＥＤスタック６４３から発生する光を反射させながら、第１−１、第１−２および第２ＬＥＤスタック６２３ａ、６２３ｂおよび６３３から発生する光を透過させる。結果として、第１−１ＬＥＤスタック６２３ａおよび第１−２ＬＥＤスタック６２３ｂから発生する光は、第２ＬＥＤスタック６３３および第３ＬＥＤスタック６４３を介して外部に放出され、第２ＬＥＤスタック６３３から発生する光は、第３ＬＥＤスタック６４３を介して外部に放出される。また、発光ダイオードスタックは、第２ＬＥＤスタック６３３から発生する光が第１−２ＬＥＤスタック６２３ｂに進入するのを防止することができるか、または第３ＬＥＤスタック６４３から発生する光が第２ＬＥＤスタック６３３に進入するのを防止することができ、それによって、光損失を防止する。
いくつかの例示的な実施例において、第１カラーフィルタ６３７は、第３ＬＥＤスタック６４３から発生する光を反射させることができる。
第１および第２カラーフィルタ６３７および６４７は、例えば、低周波数帯域で、すなわち、長波長帯域で、光がそれを介して通過することを許容するローパスフィルタ、所定の波長帯域で光がそれを介して通過することを許容するバンドパスフィルタ、または所定の波長帯域で光がそれを介して通過するのを防止するバンドストップフィルタであってもよい。特に、第１および第２カラーフィルタ６３７および６４７のそれぞれは、分布ブラッグ反射器（ＤＢＲ）を含むことができる。分布ブラッグ反射器（ＤＢＲ）は、他の波長範囲の光を透過させながら、特定の波長帯域（阻止帯域）の光を反射させる。分布ブラッグ反射器は、互いに異なる屈折率を有する絶縁層、例えば、ＴｉＯ２およびＳｉＯ２を交互に積層することにより形成可能である。同時に、分布ブラッグ反射器の阻止帯域は、ＴｉＯ２およびＳｉＯ２層の厚さを調節することにより制御可能である。ローパスフィルタおよびバンドパスフィルタも、互いに異なる屈折率を有する絶縁層を交互に積層することにより形成可能である。
第１ボンディング層６５３は、第１−１ＬＥＤスタック６２３ａを支持基板６５１に結合する。図示のように、第１−１下部オーミック電極６２５ａは、第１ボンディング層６５３に隣接していてもよい。第１ボンディング層６５３は、光透過性または不透明層であってもよい。第１ボンディング層６５３は、有機または無機材料で形成されてもよい。有機材料の例は、ＳＵ８、ポリ（メチルメタクリレート）（ＰＭＭＡ）、ポリイミド、パリレン、ベンゾシクロブテン（ＢＣＢ）などを含むことができ、無機材料の例は、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮｘなどを含むことができる。有機材料層は、高真空および高圧条件下でボンディングされてもよく、無機材料層は、例えば、無機材料層の表面を平坦化するための化学機械的研磨によりプラズマを用いて表面エネルギーを変化させた後、高真空下でボンディングされてもよい。特に、光を吸収可能な黒色エポキシ樹脂で形成されるボンディング層が第１ボンディング層６５３として使用可能であり、それによって、ディスプレイ装置のコントラストを向上させる。第１ボンディング層６５３はさらに、スピンオンガラスで形成される。
第２ボンディング層６５５は、第１−２ＬＥＤスタック６２３ｂを第１−１ＬＥＤスタック６２３ａに結合する。図示のように、第１−１上部オーミック電極６２７ａおよび第１−２下部オーミック電極６２５ｂは、第２ボンディング層６５５の内部に配置される。
第２ボンディング層６５５は、光透過性層であってもよいし、第１ボンディング層６５３と同じく、有機または無機材料で形成されてもよい。加えて、第２ボンディング層６５５は、絶縁層または導電層であってもよい。例えば、第２ボンディング層６５５は、ＩＴＯ、ＩＺＯ、ＺｎＯなどのような透明導電性酸化物で形成される。
第２ボンディング層６５５が絶縁層の場合、第１−１上部オーミック電極６２７ａおよび第１−２下部オーミック電極６２５ｂは、互いに直接電気的に接続される。その代わりとして、第２ボンディング層６５５が導電層の場合、第１−１上部オーミック電極６２７ａと第１−２下部オーミック電極６２５ｂは、互いに直接接続される代わりに、第２ボンディング層６５５を介して互いに電気的に接続されてもよい。この構造において、第１−１上部オーミック電極６２７ａおよび第１−２下部オーミック電極６２５ｂは整列される必要がないので、発光ダイオードスタック６００を製造する工程を単純化する。
第３ボンディング層６５７は、第２ＬＥＤスタック６３３を第１−２ＬＥＤスタック６２３ｂに結合する。図示のように、第３ボンディング層６５７は、第１−２ＬＥＤスタック６２３ｂおよび第１カラーフィルタ６３７に隣接していてもよい。
第３ボンディング層６５７は、第１−１および第１−２ＬＥＤスタック６２３ａおよび６２３ｂから発生する光を透過させる。第１ボンディング層６５３と同じく、第３ボンディング層６５７は、例えば、透明無機材料、透明有機材料、スピンオンガラスまたは透明導電性材料で形成される。
第４ボンディング層６５９は、第３ＬＥＤスタック６４３を第２ＬＥＤスタック６３３に結合する。図示のように、第４ボンディング層６５９は、第２ＬＥＤスタック６３３および第２カラーフィルタ６４７に隣接していてもよい。しかし、本開示がこれに限定されるものではないことを理解しなければならない。その代わりとして、透明導電層が第２ＬＥＤスタック６３３上に配置されてもよい。第４ボンディング層６５９は、第１−１、第１−２および第２ＬＥＤスタック６２３ａ、６２３ｂおよび６３３から発生する光を透過させる。第１ボンディング層６５３と同じく、第４ボンディング層６５９は、例えば、透明無機材料、透明有機材料、スピンオンガラスまたは透明導電性材料で形成される。
図８０Ａ、図８０Ｂ、図８０Ｃおよび図８０Ｄは、本開示の１つの例示的な実施例によるディスプレイ用発光ダイオードスタックを製造する方法を示す概略断面図である。
図８０Ａを参照すると、まず、第１−１ＬＥＤスタック６２３ａが第１−１基板６２１ａ上に成長し、第１−１下部オーミック電極６２５ａが第１−１ＬＥＤスタック６２３ａ上に形成される。
第１−１基板６２１ａは、例えば、ＧａＡｓ基板であってもよい。加えて、第１−１ＬＥＤスタック６２３ａは、ＡｌＧａＩｎＰ系半導体層で構成され、ｎ型半導体層と、活性層と、ｐ型半導体層とを含む。第１−１下部オーミック電極６２５ａは、ｐ型半導体層とオーミック接触を形成する。第１−１下部オーミック電極６２５ａは、第１−１ＬＥＤスタック６２３ａの全体面積を覆うことができる。
図８０Ｂを参照すると、第１−２ＬＥＤスタック６２３ｂが第１−２基板６２１ｂ上に成長し、第１−２下部オーミック電極６２５ｂは、第１−２ＬＥＤスタック６２３ｂ上に形成される。
第１−２基板６２１ｂは、例えば、ＧａＡｓ基板であってもよい。加えて、第１−２ＬＥＤスタック６２３ｂは、ＡｌＧａＩｎＰ系半導体層で構成され、ｎ型半導体層と、活性層と、ｐ型半導体層とを含む。第１−２下部オーミック電極６２５ｂは、ｐ型半導体層とオーミック接触を形成する。第１−２下部オーミック電極６２５ｂは、第１−２ＬＥＤスタック６２３ｂと部分的に接触する。
図８０Ｃを参照すると、第２ＬＥＤスタック６３３が第２基板６３１上に成長し、第２透明電極６３５および第１カラーフィルタ６３７が第２ＬＥＤスタック６３３上に形成される。第２ＬＥＤスタック６３３は、ＡｌＧａＩｎＰまたはＡｌＧａＩｎＮ系半導体層で構成され、ＡｌＧａＩｎＰまたはＡｌＧａＩｎＮ系井戸層を含むことができる。第２基板６３１は、ＡｌＧａＩｎＰ系半導体層のその上での成長を許容する基板、例えば、ＧａＡｓ基板であってもよく、またはＧａＮ系半導体層のその上での成長を許容する基板、例えば、サファイア基板であってもよい。第２ＬＥＤスタック６３３のＡｌ、ＧａおよびＩｎの組成比は、第２ＬＥＤスタック６３３が緑色光を放出できるように決定されてもよい。一方、第２透明電極６３５は、ｐ型半導体層とオーミック接触を形成する。
図８０Ｄを参照すると、第３ＬＥＤスタック６４３が第３基板６４１上に成長し、第３透明電極６４５および第２カラーフィルタ６４７が第３ＬＥＤスタック６４３上に形成される。第３ＬＥＤスタック６４３は、ＧａＮ系半導体層で構成され、ＡｌＧａＩｎＮ系井戸層を含むことができる。第３ＬＥＤスタック６４３は、ＧａＮ系半導体層がその上に成長することを許容する基板であり、第１基板６２１とは異なる。第３ＬＥＤスタック６４３のＡｌ、ＧａおよびＩｎの組成比は、第３ＬＥＤスタック６４３が青色光を放出できるように決定されてもよい。一方、第３透明電極６４５は、ｐ型半導体層とオーミック接触を形成する。
第１カラーフィルタ６３７および第２カラーフィルタ６４７は、図７９を参照して説明したものと同一であり、その繰り返しの説明は省略する。
図７９および図８０Ａを参照すると、まず、第１−１ＬＥＤスタック６２３ａが第１ボンディング層６５３を経由して支持基板６５１に結合される。第１−１下部オーミック電極６２５ａは、支持基板６５１に向かうように配置され、第１ボンディング層６５３を介して支持基板６５１にボンディングされてもよい。一方、第１−１基板６２１が化学的エッチングにより第１−１ＬＥＤスタック６２３から除去される。粗面化された表面が表面テクスチャリングによって第１−１ＬＥＤスタック６２３ａの露出した表面上に形成される。
図７９に示すように、第１−１上部オーミック電極６２７ａが第１−１ＬＥＤスタック６２３ａの露出した表面上に形成される。
その後、図７９および図８０Ｂを参照すると、第１−２ＬＥＤスタック６２３ｂが第２ボンディング層６５５を経由して第１−１ＬＥＤスタック６２３ａに結合される。第１−２下部オーミック電極６２５ｂは、第１−１ＬＥＤスタック６２３ａに向かうように配置され、第１−１ＬＥＤスタック６２３ａにボンディングされてもよい。
第２ボンディング層６５５は、例えば、透明導電性酸化物層であってもよいし、そのため、第１−１上部オーミック電極６２７ａおよび第１−２下部オーミック電極６２５ｂを互いに電気的に接続することができる。その代わりとして、第２ボンディング層６５５が絶縁層の場合、第１−２下部オーミック電極６２５ｂは、第１−１上部オーミック電極６２７ａと整列されて直接接触する。
第２ボンディング層６５５が透明導電性酸化物層の場合、透明導電性酸化物層が第１−１ＬＥＤスタック６２３ａおよび第１−２ＬＥＤスタック６２３ｂ上にそれぞれ蒸着され、互いにボンディングされて第２ボンディング層６５５を形成する。第１−１ＬＥＤスタック６２３ａおよび第１−２ＬＥＤスタック６２３ｂの表面上に形成される透明導電性酸化物層は、化学機械的研磨により平坦化される。その代わりとして、第１−１上部オーミック電極６２７ａと第１−１ＬＥＤスタック６２３ａ上に形成される透明導電性酸化物層は、互いに同一平面をなすように処理され、第１−２下部オーミック電極６２５ｂおよび第１−２ＬＥＤスタック６２３ｂの表面上に形成される透明導電性酸化物層は、互いに同一平面をなすように処理され、次いで、透明導電性酸化物層がボンディングされる。
図７９および図８０Ｃを参照すると、第２ＬＥＤスタック６３３が第３ボンディング層６５７を経由して第１−２ＬＥＤスタック６２３ｂに結合される。第１カラーフィルタ６３７は、第１−２ＬＥＤスタック６２３ｂに向かうように配置され、第３ボンディング層６５７を介して第１−２ＬＥＤスタック６２３ｂにボンディングされてもよい。一方、第２基板６３１は、レーザリフトオフ、化学的リフトオフまたは化学的エッチングにより第２ＬＥＤスタック６３３から分離される。第２基板６３１が分離された後、粗面化された表面が表面テクスチャリングによって第２ＬＥＤスタック６３３の表面上に形成される。
図７９および図８０Ｄを参照すると、第３ＬＥＤスタック６４３は、第４ボンディング層６５９を経由して第２ＬＥＤスタック６３３に結合される。第２カラーフィルタ６４７は、第２ＬＥＤスタック６３３に向かうように配置され、第４ボンディング層６５９を介して第２ＬＥＤスタック６３３にボンディングされてもよい。
一方、第３ＬＥＤスタック６４３は、レーザリフトオフ、化学的リフトオフまたは化学的エッチングにより第３ＬＥＤスタック６４３から分離される。結果として、図７９に示すように、第３ＬＥＤスタック６４３のｎ型半導体層が露出するディスプレイ用発光ダイオードスタックが提供できる。粗面化された表面が表面テクスチャリングによって第３ＬＥＤスタック６４３の表面上に形成される。
ディスプレイ装置が、ピクセルユニット内の支持基板６５１上で第１−１、第１−２、第２および第３ＬＥＤスタック６２３ａ、６２３ｂ、６３３および６４３のスタックをパターニングし、次いで、インターコネクションラインを介して第１−１、第１−２、第２および第３ＬＥＤスタックを互いに接続することにより提供できる。以下、ディスプレイ装置の例示的な実施例を説明する。
図８１は、本開示の１つの例示的な実施例によるディスプレイ装置の作動を示す概略回路図であり、図８２は、本開示の例示的な実施例によるディスプレイ装置の概略平面図である。
まず、図８１および図８２を参照すると、本例示的な実施例によるディスプレイ装置は、パッシブマトリクス方式で作動するように実現できる。
例えば、図７９を参照して説明したディスプレイ用発光ダイオードスタックは、スタック６２３ａ、６２３ｂ、６３３および６４３が垂直方向に積層される構造を有するので、１つのピクセルが少なくとも４つの発光ダイオードＲ１、Ｒ２、ＧおよびＢを含む。ここで、第１−１発光ダイオードＲ１は、第１−１ＬＥＤスタック６２３ａに対応し、第１−２発光ダイオードＲ２は、第１−２ＬＥＤスタック６２３ｂに対応し、第２発光ダイオードＧは、第２ＬＥＤスタック６３３に対応し、第３発光ダイオードＢは、第３ＬＥＤスタック６４３に対応する。
図８１および図８２で、１つのピクセルは、第１−１、第１−２、第２および第３発光ダイオードＲ１、Ｒ２、ＧおよびＢを含み、第１−１および第１−２発光ダイオードは、赤色光を放出するサブピクセルに対応し、第２および第３発光ダイオードＧおよびＢは、緑色および青色光を放出するサブピクセルにそれぞれ対応する。
第１−１発光ダイオードＲ１は、第１−２発光ダイオードＲ２に直列に接続され、第１−１および第１−２発光ダイオードＲ１およびＲ２のアノードは、共通ライン、例えば、データラインに接続され、そのカソードは、スキャンラインに接続される。一方、第２および第３発光ダイオードＧおよびＢのアノードは、共通ライン、例えば、データラインに接続され、そのカソードは、互いに異なるライン、例えば、スキャンラインに接続される。
例えば、第１ピクセルにおいて、第１−１発光ダイオードＲ１と第１−２発光ダイオードＲ２は、互いに直列に接続される。そのアノード、すなわち、第１−１発光ダイオードＲ１のアノードは、第２および第３発光ダイオードＧおよびＢのアノードとともにデータラインＶｄａｔａ１に共通に接続され、第１−２発光ダイオードＲ２、第２発光ダイオードＧおよび第３発光ダイオードＢのカソードは、スキャンラインＶｓｃａｎ１−１、Ｖｓｃａｎ１−２およびＶｓｃａｎ１−３にそれぞれ接続される。したがって、第１−１発光ダイオードＲ１および第１−２発光ダイオードＲ２はともに駆動可能であり、第２発光ダイオードＧおよび第３発光ダイオードＢは、第１−１発光ダイオードＲ１および第１−２発光ダイオードＲ２と独立して駆動可能である。
また、発光ダイオードＲ１、Ｒ２、ＧおよびＢのそれぞれは、パルス幅変調によってまたは電流の大きさを変更することにより駆動され、それによって、各サブピクセルの明るさにおける調節を可能にする。さらに、本例示的な実施例において、第１−１発光ダイオードＲ１および第１−２発光ダイオードＲ２は、低い可視性を有する赤色光を放出することにより、赤色光の光度を向上させる。
図８２を再度参照すると、複数のピクセルが図７９を参照して説明したスタックをパターニングすることにより形成され、各ピクセルは、第１−１下部オーミック電極６２５ａおよびインターコネクションライン６７１、６７３および６７５に接続される。図８１に示すように、第１−１下部オーミック電極６２５ａは、データラインＶｄａｔａとして使用可能であり、インターコネクションライン６７１、６７３および６７５は、スキャンラインとして形成可能である。
ピクセルは、各ピクセルの発光ダイオードＲ１、ＧおよびＢのアノードが第１−１下部オーミック電極６２５ａに共通に接続され、各ピクセルの発光ダイオードＲ１、ＧおよびＢのカソードが互いに離隔したインターコネクションライン６７１、６７３および６７５に接続される、マトリクス状に配列される。インターコネクションライン６７１、６７３および６７５は、スキャンラインＶｓｃａｎとして使用可能である。
図８３は、図８２に示すディスプレイ装置の１つのピクセルの拡大平面図であり、図８４は、図８３のＡ−Ａ線に沿った概略断面図であり、図８５は、図８３のＢ−Ｂ線に沿った概略断面図である。
図８２、図８３、図８４および図８５を参照すると、各ピクセルにおいて、第１−１下部オーミック電極６２５ａの一部分、第１−２上部オーミック電極６２７ｂの上部表面、第２透明電極６３５の一部分、第２ＬＥＤスタック６３３の上部表面の一部分、第３透明電極６４５の一部分および第３ＬＥＤスタック６４３の上部表面が外部に露出してもよい。
第３ＬＥＤスタック６４３は、その上部表面上に粗面化された表面６４３ａを有してもよい。粗面化された表面６４３ａは、図示のように、第３ＬＥＤスタック６４３の上部表面の全体にわたって形成されるか、またはそのいくつかの領域に形成されてもよい。
下部絶縁層６６１は、各ピクセルの側面を覆うことができる。下部絶縁層６６１は、ＳｉＯ２のような光透過性材料で形成される。本構造において、下部絶縁層６６１は、第３ＬＥＤスタック６４３の全体上部表面を覆うことができる。その代わりとして、下部絶縁層６６１は、分布ブラッグ反射器を含み、第１〜第３ＬＥＤスタック６２３、６３３および６４３の側面に向かって進行する光を反射させてもよい。この場合、下部絶縁層６６１は、第３ＬＥＤスタック６４３の上部表面を少なくとも部分的に露出させる。
下部絶縁層６６１は、第３ＬＥＤスタック６４３の上部表面を露出させる開口部６６１ａと、第２基板６３１の上部表面を露出させる開口部６６１ｂと、第１−１上部オーミック電極６２７ｂの上部表面を露出させる開口部６６１ｃ（図８６Ｈ参照）と、第３透明電極６４５を露出させる開口部６６１ｄと、第２透明電極６３５を露出させる開口部６６１ｅと、第１−１下部オーミック電極６２５ａを露出させる開口部６６１ｆとを含むことができる。
インターコネクションライン６７１および６７５は、支持基板６５１上でＬＥＤスタック６２３ａ、６２３ｂ、６３３および６４３近傍に形成され、下部絶縁層６６１上に配置され、第１−１下部オーミック電極６２５ａから絶縁される。一方、第１−１ＬＥＤスタック６２３ａ、第２ＬＥＤスタック６３３および第３ＬＥＤスタック６４３のアノードが第１−１下部オーミック電極６２５ａに共通に接続されるように、接続部分６７７ａが第３透明電極６４５を第１−１下部オーミック電極６２５ａに接続し、接続部分６７７ｂが第２透明電極６３５を第１−１下部オーミック電極６２５ａに接続する。
接続部分６７１ａは、第３ＬＥＤスタック６４３の上部表面をインターコネクションライン６７１に接続し、接続部分６７５ａは、第１−２上部オーミック電極６２７ｂの上部表面をインターコネクションライン６７５に接続する。
上部絶縁層６８１は、第３ＬＥＤスタック６４３の上部表面を覆うようにインターコネクションライン６７１および６７３および下部絶縁層６６１上に配置される。上部絶縁層６８１は、第２ＬＥＤスタック６３３の上部表面を部分的に露出させる開口部８１ａを有してもよい。
上部絶縁層６８１は、例えば、シリコン酸化物またはシリコン窒化物で形成され、分布ブラッグ反射器を含むことができる。加えて、上部絶縁層６８１は、透明絶縁層および透明絶縁層上に形成される反射性金属層または多層構造の有機反射層を含むことができるか、光を遮断するために黒色エポキシ樹脂で形成される光吸収層を含むことができる。
上部絶縁層６８１が光を反射させるか遮断する構造では、上部絶縁層６８１は、第３ＬＥＤスタック６４３の上部表面を少なくとも部分的に露出させて、光が外部に放出されることを許容するように形成される。上部絶縁層６８１は部分的に除去されて、外部からの電気的接続のためにインターコネクションライン６７１、６７３および６７５を露出させることができる。その代わりとして、上部絶縁層６８１は省略されてもよい。
インターコネクションライン６７３は、上部絶縁層６８１上に配置され、接続部分６７３ａは、第２ＬＥＤスタック６３３の上部表面をインターコネクションライン６７３に接続することができる。接続部分６７３ａは、インターコネクションライン６７５の上部を通過することができ、上部絶縁層６８１によってインターコネクションライン６７５から絶縁される。
各ピクセルの電極が本例示的な実施例でデータラインおよびスキャンラインに接続されるが、多様な実施形態が可能であることを理解しなければならない。上述した例示的な実施例において、インターコネクションライン６７１および６７５が下部絶縁層６６１上に形成され、インターコネクションライン６７３が上部絶縁層６８１上に形成される。しかし、本開示がこれに限定されるものではないことを理解しなければならない。例えば、すべてのインターコネクションライン６７１、６７３および６７５が下部絶縁層６６１上に形成され、インターコネクションライン６７３を露出させるように構成される開口部を有し得る、上部絶縁層６８１によって覆われてもよい。この構造において、接続部分６７３ａは、第２ＬＥＤスタック６３３の上部表面を上部絶縁層６８１の開口部を介してインターコネクションライン６７３に接続することができる。
その代わりとして、インターコネクションライン６７１、６７３および６７５は、支持基板６５１の内部に形成され、下部絶縁層６６１上の接続部分６７１ａ、６７３ａおよび６７５ａは、ＬＥＤスタック６２３ｂ、６３３および６４３のカソードをインターコネクションライン６７１、６７３および６７５に接続してもよい。
図８６Ａ〜図８６Ｋは、本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。以下の説明は、図８３のピクセルを形成する方法について与えられる。
まず、図７９で説明した発光ダイオードスタック６００が設けられる。
その後、図８６Ａを参照すると、粗面化された表面６４３ａが第３ＬＥＤスタック６４３の上部表面上に形成される。粗面化された表面６４３ａは、第３ＬＥＤスタック６４３の上部表面上に形成されて各ピクセル領域に対応することができる。粗面化された表面６４３ａは、化学的エッチング、例えば、光−増強化学的エッチング（ｐｈｏｔｏ−ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｅｔｃｈｉｎｇ：ＰＥＣ）により形成される。
粗面化された表面６４３ａは、後続の工程でエッチングされる第３ＬＥＤスタック６４３の領域を考慮して各ピクセル領域に部分的に形成されてもよいが、これに限定されるものではない。その代わりとして、粗面化された表面６４３ａは、第３ＬＥＤスタック６４３の全体上部表面上部に形成されてもよい。
図８６Ｂを参照すると、各ピクセルにおいて第３ＬＥＤスタック６４３の周囲領域はエッチングによって除去されて、第３透明電極６４５を露出させる。図示のように、第３ＬＥＤスタック６４３は、長方形状または正方形状を有するように残留してもよい。複数の陥没部が第３ＬＥＤスタック６４３の周縁に沿って形成されてもよい。
図８６Ｃを参照すると、１つの陥没部内で露出する第３透明電極６４５の一部分を除いた他の領域で露出する第３透明電極６４５を除去した後、第２カラーフィルタ６４７および第４ボンディング層６５９を順に除去することにより、第２ＬＥＤスタック６３３の上部表面が露出する。したがって、第２ＬＥＤスタック６３３の上部表面は、第３ＬＥＤスタック６４３の周囲で、そして第３透明電極６４５が内部に残留する陥没部を除いた他の陥没部で露出する。
図８６Ｄを参照すると、１つの陥没部内で露出する第２ＬＥＤスタック６３３の一部分を除いた他の領域で露出する第２ＬＥＤスタック６３３を除去することにより、第２透明電極６３５が露出する。
図８６Ｅを参照すると、１つの陥没部内で露出する第２透明電極６３５の一部分を除いた他の領域で露出する第２透明電極６３５を除去した後、第１カラーフィルタ６３７および第３ボンディング層６５７を順に除去することにより、第１−２ＬＥＤスタック６２３ｂの上部表面が露出する。したがって、第１−２ＬＥＤスタック６２３ｂの上部表面が第３ＬＥＤスタック６４３の周囲で露出する。第３ＬＥＤスタック６４３の上部表面が露出することにより、第１−２上部オーミック電極６２７ｂも露出する。図示のように、第１−２上部オーミック電極６２７ｂが第３ＬＥＤスタック６４３の陥没部のうちの少なくとも１つ内で露出してもよい。
図８６Ｆを参照すると、第３ＬＥＤスタック６４３の周囲で露出する第１−２ＬＥＤスタック６２３ｂを除去した後、第２ボンディング層６５５および第１−１ＬＥＤスタック６２３ａを順に除去することにより、第１−１下部オーミック電極６２５ａが露出する。第１−１下部オーミック電極６２５ａは、第３ＬＥＤスタック６４３の周囲で露出する。
図８６Ｇを参照すると、線形インターコネクションラインが第１−１下部オーミック電極６２５ａをパターニングすることにより形成される。ここで、支持基板６５１が露出してもよい。第１−１下部オーミック電極６２５ａは、マトリクスに配列されるピクセルのうちの１つの行（ｒｏｗ）内に配列されるピクセルを互いに接続することができる（図８２参照）。
図８６Ｈを参照すると、下部絶縁層６６１（図８４および図８５参照）がピクセルを覆うように形成される。下部絶縁層６６１は、第１−１下部オーミック電極６２５ａおよびＬＥＤスタック６２３ａ、６２３ｂ、６３３および６４３の側面を覆う。また、下部絶縁層６６１は、第３ＬＥＤスタック６４３の上部表面を少なくとも部分的に覆うことができる。下部絶縁層６６１がＳｉＯ２層のような透明な層であれば、下部絶縁層６６１は、第３ＬＥＤスタック６４３の全体上部表面を覆うことができる。その代わりとして、下部絶縁層６６１は、分布ブラッグ反射器を含んでもよい。この構造において、下部絶縁層６６１は、第３ＬＥＤスタック６４３の上部表面を少なくとも部分的に露出させて、光が外部に放出されることを許容することができる。
下部絶縁層６６１は、第３ＬＥＤスタック６４３を露出させる開口部６６１ａと、第２ＬＥＤスタック６３３を露出させる開口部６６１ｂと、第１−２上部オーミック電極６２７ｂを露出させる開口部６６１ｃと、第３透明電極６４５を露出させる開口部６６１ｄと、第２透明電極６３５を露出させる開口部６６１ｅと、第１−１下部オーミック電極６２５ａを露出させる開口部６６１ｆとを含むことができる。第１−１下部オーミック電極６２５ａを露出させるように適合化される少なくとも２つの開口部６６１ｆが形成されてもよい。
図８６Ｉを参照すると、インターコネクションライン６７１および６７５および接続部分６７１ａ、６７５ａ、６７７ａおよび６７７ｂが形成される。これらはリフトオフ工程により形成される。インターコネクションライン６７１および６７５は、下部絶縁層６６１によって第１−１下部オーミック電極６２５ａから絶縁される。接続部分６７１ａは、第３ＬＥＤスタック６４３をインターコネクションライン６７１に電気的に接続し、接続部分６７５ａは、第１−２上部オーミック電極６２７ｂをインターコネクションライン６７５に電気的に接続する。接続部分６７７ａは、第３透明電極６４５を第１−１下部オーミック電極６２５ａに電気的に接続し、接続部分６７７ｂは、第２透明電極６３５を第１−１下部オーミック電極６２５ａに電気的に接続する。
図８６Ｊを参照すると、上部絶縁層６８１（図８４および図８５参照）がインターコネクションライン６７１および６７５および接続部分６７１ａ、６７５ａ、６７７ａおよび６７７ｂを覆う。上部絶縁層６８１はさらに、第３ＬＥＤスタック６４３の全体上部表面を覆うことができる。上部絶縁層６８１は、第２ＬＥＤスタック６３３の上部表面を露出させる開口部６８１ａを有する。上部絶縁層６８１は、例えば、シリコン酸化物またはシリコン窒化物で形成され、分布ブラッグ反射器を含むことができる。上部絶縁層６８１が分布ブラッグ反射器を含む構造において、上部絶縁層６８１は、第３ＬＥＤスタック６４３の上部表面の少なくとも一部を露出させるように形成されて、光が外部に放出されることを許容する。
図８６Ｋを参照すると、インターコネクションライン６７３および接続部分６７３ａが形成される。インターコネクションライン６７３および接続部分６７３ａは、リフトオフ工程により形成される。インターコネクションライン６７３は、上部絶縁層６８１上に配置され、第１−１下部オーミック電極６２５ａおよびインターコネクションライン６７１および６７５から絶縁される。接続部分６７３ａは、第２ＬＥＤスタック６３３をインターコネクションライン６７３に電気的に接続する。接続部分６７３ａは、インターコネクションライン６７５の上部に通過することができ、上部絶縁層６８１によってインターコネクションライン６７５から絶縁される。
結果として、ピクセル領域が図８３に示すように完成される。また、図８２に示すように、複数のピクセルが支持基板６５１上に形成され、第１−１下部オーミック電極６２５ａおよびインターコネクションライン６７１、６７３および６７５によって互いに接続されてパッシブマトリクス方式で動作可能である。
パッシブマトリクス方式で動作するように適合化されるディスプレイ装置を製造する方法を本例示的な実施例で示したが、本開示がこれに限定されないことを理解しなければならない。すなわち、例示的な実施例によるディスプレイ装置は、図７９に示す発光ダイオードスタックを用いてパッシブマトリクス方式で動作するように多様な方式で製造できる。
例えば、本例示的な実施例において、インターコネクションライン６７３が上部絶縁層６８１上に形成されるものとして示されるが、インターコネクションライン６７３は、下部絶縁層６６１上でインターコネクションライン６７１および６７５とともに形成されてもよいし、接続部分６７３ａは、上部絶縁層６８１上に形成されて第２ＬＥＤスタック６３３をインターコネクションライン６７３に接続することができる。その代わりとして、インターコネクションライン６７１、６７３および６７５は、支持基板６５１の内部に配置されてもよい。
図８７は、本開示のもう１つの例示的な実施例によるディスプレイ装置用発光ダイオードスタック６０１の概略平面図である。
図８７を参照すると、本例示的な実施例による発光ダイオードスタック６０１は、第１−１上部オーミック電極６２７ａと第１−２下部オーミック電極６２５ｂとが互いに絶縁されることを除けば、図７９を参照して説明した発光ダイオードスタック６００と概ね類似している。
特に、第１−１上部オーミック電極６２７ａおよび第１−２下部オーミック電極６２５ｂは、互いに分離され、互いに電気的に絶縁される。このために、第２ボンディング層６５５は、光透過性絶縁層で形成される。
複数のピクセルが発光ダイオードスタック６０１をパターニングすることにより、支持基板６５１上に形成され、第１−１ＬＥＤスタック６２３ａおよび第１−２ＬＥＤスタック６２３ｂは、接続部分を介して互いに並列に接続される。
図８８は、本開示のもう１つの例示的な実施例によるディスプレイ装置の作動を示す概略回路図である。本例示的な実施例において、第１−１ＬＥＤスタック６２３ａおよび第１−２ＬＥＤスタック６２３ｂは、互いに並列に接続されてパッシブマトリクスを形成する。
図８８を参照すると、例示的な実施例によるディスプレイ装置は、第１−１発光ダイオードＲ１と第１−２発光ダイオードＲ２が互いに並列に接続されることを除けば、図８１を参照して説明したディスプレイ装置と概ね類似している。
本例示的な実施例において、図８７の第１−２上部オーミック電極６２７ｂは、第１−１上部オーミック電極６２７ａに電気的に接続され、第１−２下部オーミック電極６２５ｂは、第１−１下部オーミック電極６２５ａに電気的に接続される。
第１−１下部オーミック電極６２５ａは、共通ラインとして使用可能であり、第１−２下部オーミック電極６２５ｂは、接続部分を介して第１−１下部オーミック電極６２５ａに電気的に接続される。第１−２上部オーミック電極６２７ｂは、第１−１上部オーミック電極６２７ａとともにインターコネクションライン６７５に接続される。
本例示的な実施例は、第１−１発光ダイオードＲ１および第１−２発光ダイオードＲ２が各ピクセルで並列に接続される、ディスプレイ装置を提供する。
本開示の例示的な実施例によれば、ディスプレイ用発光ダイオードスタック６００または６０１を用いてウエハレベルで複数のピクセルを形成することを可能なため、発光ダイオードを個別に実装する必要がない。加えて、例示的な実施例による発光ダイオードスタックは、スタック６２３ａ、６２３ｂ、６３３および６４３が垂直方向に互いに積層される構造を有し、それによって、限られたピクセル面積内でサブピクセルのための面積を確保する。また、低い可視性を有する光を放出する複数のＬＥＤスタックが互いに積層され、限られた面積で電流密度の大きな変化なく赤色光の明るさを向上させる。
第１−１ＬＥＤスタック６２３ａ、第１−２ＬＥＤスタック６２３ｂ、第２ＬＥＤスタック６３３および第３ＬＥＤスタック６４３は、上述した例示的な実施例で概ね類似の発光面積を有しかつ互いに重なるものとして示されるが、これらのＬＥＤスタックが類似の発光面積を有する必要はない。特に、第２ＬＥＤスタック６３３が第１−２ＬＥＤスタック６２３ｂ上で一部領域内に配置され、第３ＬＥＤスタック６４３は、第２ＬＥＤスタック６３３上で一部領域内に配置される。また、第１−２ＬＥＤスタック６２３ｂと第１−１ＬＥＤスタック６２３ａ上で一部領域内に配置される。この構造により、低い可視性を有する第１−１および第１−２ＬＥＤスタック６２３ａおよび６２３ｂは、第２および第３ＬＥＤスタック６３３および６４３より大きい発光面積を有し、明るさをさらに向上させる。さらに、第１−１および第１−２ＬＥＤスタック６２３ａおよび６２３ｂから発生する光の少なくとも一部は、第２ＬＥＤスタック６３３および第３ＬＥＤスタック６４３を通過せずに外部に放出され、第２ＬＥＤスタック６３３から発生する光の少なくとも一部は、第３ＬＥＤスタック６４３を通過せずに外部に放出され、それによって、発光効率をさらに向上させる。
図８９Ａは、本開示の１つの例示的な実施例によるディスプレイ用発光ダイオードスタック７００の概略断面図であり、図８９Ｂは、図８９Ａに示す第１ＬＥＤスタック７２３の拡大断面図である。
図８９Ａおよび図８９Ｂを参照すると、発光ダイオードスタック７００は、支持基板７５１と、第１ＬＥＤスタック７２３と、第２ＬＥＤスタック７３３、第３ＬＥＤスタック７４３と、第１反射電極７２５と、第１オーミック電極７２７と、第２透明電極７３５と、第３透明電極７４５と、第１カラーフィルタ７３７と、第２カラーフィルタ７４７と、第１ボンディング層７５３と、第２ボンディング層７５５と、第３ボンディング層７５７とを含むことができる。
支持基板７５１は、半導体スタック７２３、７３３および７４３を支持する。支持基板７５１は、その表面上にまたはその内部に回路を含むことができるが、これに限定されるものではない。支持基板７５１は、例えば、Ｓｉ基板またはＧｅ基板を含むことができる。
本例示的な実施例において、第１ＬＥＤスタック７２３は、第２ＬＥＤスタック７３３および第３ＬＥＤスタック７４３より長い波長を有する光、例えば、赤色光を放出するように適合化される無機発光ダイオードであってもよい。加えて、第２ＬＥＤスタック７３３は、第３ＬＥＤスタック７４３より長い波長を有する光、例えば、緑色光を放出するように適合化される無機発光ダイオードであってもよいし、第３ＬＥＤスタック７４３は、青色光を放出するように適合化される無機発光ダイオードであってもよい。しかし、本開示がこれに限定されるものではないことを理解しなければならない。
本例示的な実施例において、第１ＬＥＤスタック７２３は、多重接合ＬＥＤスタック構造を有することができ、例えば、図８９Ｂに示すように、第１−１ＬＥＤスタック７２３ａと、第１−２ＬＥＤスタック７２３ｂと、トンネル接合層７１３０とを含むことができる。
第１−１ＬＥＤスタック７２３ａは、ｎ型半導体層７１２３と、活性層７１２５と、ｐ型半導体層７１２７とを含むことができる。ｎ型半導体層７１２３は、単一層または多重層で構成されてもよい。例えば、ｎ型半導体層７１２３は、ＡｌＧａＩｎＰ系ｎ型クラッド（ｃｌａｄ）層およびｎ型ウィンドウ層を含むことができる。ｐ型半導体層７１２７は、例えば、ＡｌＧａＩｎＰ系ｐ型クラッド層を含むことができる。活性層７１２５は、多重量子井戸層構造を有してもよいし、ＡｌＧａＩｎＰ系井戸層を含むことができる。
第１−２ＬＥＤスタック７２３ｂは、ｎ型半導体層７１３３と、活性層７１３５と、ｐ型半導体層７１３７と、高密度ｐ−コンタクト層７１３９とを含むことができる。ｎ型半導体層７１３３は、ＡｌＧａＩｎＰ系ｎ型クラッド層を含むことができる。ｐ型半導体層７１３７は、単一層または多重層で構成されてもよいし、例えば、ＡｌＧａＩｎＰ系ｐ型クラッド層およびｐ型ウィンドウ層を含むことができる。活性層７１３５は、多重量子井戸層構造を有してもよいし、ＡｌＧａＩｎＰ系井戸層を含むことができる。高密度ｐ−コンタクト層７１３９は、例えば、高密度ｐ−ＧａＰで形成される。
トンネル接合層７１３０は、ＡｌＧａＩｎＰ系高密度−ドーピングされたｐ型層７１２９および高密度−ドーピングされたｎ型層７１３１を含むことができる。電流は、高密度−ドーピングされたｎ型層７１３１が高密度−ドーピングされたｐ型層７１２９にボンディングされる、トンネル接合層７１３０を介して伝導される。
本例示的な実施例において、２つのＬＥＤスタック７２３ａおよび７２３ｂが１つのトンネル接合層７１３０を介して互いにボンディングされる。しかし、より多いＬＥＤスタックが２つ以上のトンネル接合層を介して互いにボンディングできることを理解しなければならない。
多重接合ＬＥＤスタック構造により、発光ダイオードスタックは、面積および電流密度を増加させることなく、低い可視性を有する光の光度を増加させることができる。
本例示的な実施例において、第１ＬＥＤスタック７２３は、ｎ型上部表面およびｐ型下部表面を有する。しかし、本開示がこれに限定されるものではなく、上部および下部表面の半導体タイプは変化可能であることを理解しなければならない。
第２ＬＥＤスタック７３３および第３ＬＥＤスタック７４３のそれぞれは、ｎ型半導体層と、ｐ型半導体層と、その間に介在する活性層とを含む。活性層は、多重量子井戸構造を有してもよい。第２ＬＥＤスタック７３３は、ＡｌＧａＩｎＰまたはＡｌＧａＩｎＮ系井戸層を含むことができ、第３ＬＥＤスタック７４３は、ＡｌＧａＩｎＮ系井戸層を含むことができる。
同時に、第２および第３ＬＥＤスタック７３３および７４３のそれぞれの両面は、それぞれｎ型半導体層およびｐ型半導体層である。本例示的な実施例において、第２および第３ＬＥＤスタック７３３および７４３のそれぞれは、ｎ型上部表面およびｐ型下部表面を有する。第３ＬＥＤスタック７４３がｎ型上部表面を有するので、粗面化された表面（ｒｏｕｇｈｅｎｅｄ ｓｕｒｆａｃｅ）が第３ＬＥＤスタック７４３の上部表面上に化学的エッチングにより形成される。しかし、本開示がこれに限定されるものではなく、ＬＥＤスタック７３３および７４３のそれぞれの上部および下部表面の半導体タイプは変化可能であることを理解しなければならない。
第１ＬＥＤスタック７２３は、支持基板７５１近傍に配置され、第２ＬＥＤスタック７３３は、第１ＬＥＤスタック７２３上に配置され、第３ＬＥＤスタック７４３は、第２ＬＥＤスタック７３３上に配置される。第１ＬＥＤスタック７２３が第２および第３ＬＥＤスタック７３３および７４３より長い波長を有する光を放出するので、第１ＬＥＤスタック７２３から発生する光は、第２および第３ＬＥＤスタック７３３および７４３を介して外部に放出される。また、第２ＬＥＤスタック７３３が第３ＬＥＤスタック７４３より長い波長を有する光を放出するので、第２ＬＥＤスタック７３３から発生する光は、第３ＬＥＤスタック７４３を介して外部に放出される。
第１反射電極７２５は、第１ＬＥＤスタック７２３の下部表面、例えば、そのｐ型半導体層とオーミック接触を形成し、第１ＬＥＤスタック７２３から発生する光を反射させる。例えば、第１反射電極７２５は、例えば、Ａｕ−Ｚｎ合金またはＡｕ−Ｂｅ合金で形成されるオーミック反射層を含むことができる。
第１オーミック電極７２７は、第１ＬＥＤスタック７２３の上部表面、例えば、そのｎ型半導体層とオーミック接触を形成する。第１オーミック電極７２７は、例えば、Ａｕ−Ｔｅ合金またはＡｕ−Ｇｅ合金で形成されるオーミック層を含むことができる。第１オーミック電極７２７は、各ピクセル領域内に形成される。
第２透明電極７３５は、第２ＬＥＤスタック７３３の下部表面、例えば、そのｐ型半導体層とオーミック接触を形成する。第２透明電極７３５は、赤色光および緑色光に関して透過性である金属層または導電性酸化物層で構成される。
第３透明電極７４５は、第３ＬＥＤスタック７４３の下部表面、例えば、そのｐ型半導体層とオーミック接触を形成する。第３透明電極７４５は、赤色光、緑色光および青色光に関して透過性である金属層または導電性酸化物層で構成される。
第１反射電極７２５、第２透明電極７３５および第３透明電極７４５は、各ＬＥＤスタックのｐ型半導体層とのオーミック接触によりそのｐ型半導体層での電流拡散を助ける。
第１カラーフィルタ７３７は、第１ＬＥＤスタック７２３と第２ＬＥＤスタック７３３との間に介在する。加えて、第２カラーフィルタ７４７は、第２ＬＥＤスタック７３３と第３ＬＥＤスタック７４３との間に介在する。第１カラーフィルタ７３７は、第２ＬＥＤスタック７３３から発生する光を反射させながら、第１ＬＥＤスタック７２３から発生する光を透過させる。第２カラーフィルタ７４７は、第３ＬＥＤスタック７４３から発生する光を反射させながら、第１および第２ＬＥＤスタック７２３および７３３から発生する光を透過させる。結果として、第１ＬＥＤスタック７２３から発生する光は、第２ＬＥＤスタック７３３および第３ＬＥＤスタック７４３を介して外部に放出され、第２ＬＥＤスタック７３３から発生する光は、第３ＬＥＤスタック７４３を介して外部に放出される。また、発光ダイオードスタックは、第２ＬＥＤスタック７３３から発生する光が第１ＬＥＤスタック７２３に進入するのを防止することができるか、または第３ＬＥＤスタック７４３から発生する光が第２ＬＥＤスタック７３３に進入するのを防止することができ、それによって、光損失を防止する。
いくつかの例示的な実施例において、第１カラーフィルタ７３７は、第３ＬＥＤスタック７４３から発生する光を反射させることができる。
第１および第２カラーフィルタ７３７および７４７は、例えば、低周波数帯域で、すなわち、長波長帯域で、光がそれを介して通過することを許容するローパスフィルタ、所定の波長帯域で光がそれを介して通過することを許容するバンドパスフィルタ、または所定の波長帯域で光がそれを介して通過するのを防止するバンドストップフィルタであってもよい。特に、第１および第２カラーフィルタ７３７および７４７のそれぞれは、分布ブラッグ反射器（ＤＢＲ）を含むことができる。分布ブラッグ反射器（ＤＢＲ）は、他の波長範囲の光を透過させながら、特定の波長帯域（阻止帯域）の光を反射させる。分布ブラッグ反射器は、互いに異なる屈折率を有する絶縁層、例えば、ＴｉＯ２およびＳｉＯ２を交互に積層することにより形成可能である。同時に、分布ブラッグ反射器の阻止帯域は、ＴｉＯ２およびＳｉＯ２層の厚さを調節することにより制御可能である。ローパスフィルタおよびバンドパスフィルタも、互いに異なる屈折率を有する絶縁層を交互に積層することにより形成可能である。
第１ボンディング層７５３は、第１ＬＥＤスタック７２３を支持基板７５１に結合する。図示のように、第１反射電極７２５は、第１ボンディング層７５３に隣接していてもよい。第１ボンディング層７５３は、光透過性または不透明層であってもよい。第１ボンディング層７５３は、有機または無機材料で形成されてもよい。有機材料の例はＳＵ８、ポリ（メチルメタクリレート）（ＰＭＭＡ）、ポリイミド、パリレン、ベンゾシクロブテン（ＢＣＢ）などを含むことができ、無機材料の例は、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮｘなどを含むことができる。有機材料層は、高真空および高圧条件下でボンディングされてもよく、無機材料層は、例えば、無機材料層の表面を平坦化するための化学機械的研磨によりプラズマを用いて表面エネルギーを変化させた後、高真空下でボンディングされてもよい。特に、光を吸収可能な黒色エポキシ樹脂で形成されるボンディング層が第１ボンディング層７５３として使用可能であり、それによって、ディスプレイ装置のコントラストを向上させる。第１ボンディング層７５３はさらに、スピンオンガラスまたは透明導電性材料で形成されてもよい。
第２ボンディング層７５５は、第２ＬＥＤスタック７３３を第１ＬＥＤスタック７２３に結合する。図示のように、第２ボンディング層７５５は、第１ＬＥＤスタック７２３および第１カラーフィルタ７３７に隣接していてもよい。第２ボンディング層７５５は、第１オーミック電極７２７を覆うことができる。
第２ボンディング層７５５は、第１ボンディング層７５３と同じく、光透過性材料で形成される。第２ボンディング層７５５は、例えば、透明無機絶縁層、透明有機絶縁層または透明導電層であるか、光透過性スピンオンガラスで形成されてもよい。
第３ボンディング層７５７は、第３ＬＥＤスタック７４３を第２ＬＥＤスタック７３３に結合する。図示のように、第３ボンディング層７５７は、第２基板７３１および第２カラーフィルタ７４７に隣接していてもよい。しかし、本開示がこれに限定されるものではなく、透明導電層が第２ＬＥＤスタック７３３上に配置されてもよいことを理解しなければならない。第３ボンディング層７５７は、第１ＬＥＤスタック７２３および第２ＬＥＤスタック７３３から発生する光を透過させる。第３ボンディング層７５７は、第１ボンディング層７５３と同じく、光透過性材料で形成される。第３ボンディング層７５７は、例えば、透明無機絶縁層、透明有機絶縁層または透明導電層であるか、光透過性スピンオンガラスで形成されてもよい。
図９０Ａ、図９０Ｂおよび図９０Ｃは、本開示の１つの例示的な実施例によるディスプレイ用発光ダイオードスタックを製造する方法を示す概略断面図である。
図９０Ａを参照すると、先に、ｎ型ＧａＡｓ層７１２１が第１基板７２１上に成長し、第１ＬＥＤスタック７２３がｎ型ＧａＡｓ層７１２１上に成長し、第１反射電極７２５が第１ＬＥＤスタック７２３上に成長する。ｎ型ＧａＡｓ層７１２１は省略可能である。
第１基板７２１は、例えば、ＧａＡｓ基板であってもよい。加えて、第１ＬＥＤスタック７２３は、多重接合ＬＥＤスタック構造を有し、第１−１ＬＥＤスタック７２３ａ、トンネル接合層７１３０および第１−２ＬＥＤスタック７２３ｂを含む。第１−１ＬＥＤスタック７２３ａおよび第１−２ＬＥＤスタック７２３ｂは、トンネル接合層７１３０を介して互いに連続的に接続される。図９０Ａの第１ＬＥＤスタック７２３は、図８９Ｂの第１ＬＥＤスタック７２３の反転構造と同一であり、その繰り返しの説明は省略する。
第１反射電極７２５は、第１−２ＬＥＤスタック７２３ｂの上部表面とオーミック接触を形成する。第１反射電極７２５は、例えば、ｐ−コンタクト層７１３９（図８９Ｂ参照）とオーミック接触を形成することができる。
図９０Ｂを参照すると、第２ＬＥＤスタック７３３が第２基板７３１上に成長し、第２透明電極７３５および第１カラーフィルタ７３７が第２ＬＥＤスタック７３３上に形成される。第２ＬＥＤスタック７３３は、ＡｌＧａＩｎＰまたはＡｌＧａＩｎＮ系半導体層で構成され、ｎ型半導体層と、ｐ型半導体層と、井戸層とを含むことができる。第２基板７３１は、ＡｌＧａＩｎＰ系半導体層のその上での成長を許容する基板、例えば、ＧａＡｓ基板であってもよく、またはＧａＮ系半導体層のその上での成長を許容する基板、例えば、サファイア基板であってもよい。第２ＬＥＤスタック７３３のＡｌ、ＧａおよびＩｎの組成比は、第２ＬＥＤスタック７３３が緑色光を放出できるように決定されてもよい。一方、第２透明電極７３５は、ｐ型半導体層とオーミック接触を形成する。
図９０Ｃを参照すると、第３ＬＥＤスタック７４３が第３ＬＥＤスタック７４３上に成長し、第３透明電極７４５および第２カラーフィルタ７４７が第３ＬＥＤスタック７４３上に形成される。第３ＬＥＤスタック７４３は、ＧａＮ系半導体層で構成され、ｎ型半導体層と、ｐ型半導体層と、ＡｌＧａＩｎＮ系井戸層とを含むことができる。第３ＬＥＤスタック７４３は、ＧａＮ系半導体層がその上に成長することを許容する基板であり、第１基板７２１とは異なる。第３ＬＥＤスタック７４３のＡｌ、ＧａおよびＩｎの組成比は、第３ＬＥＤスタック７４３が青色光を放出できるように決定されてもよい。一方、第３透明電極７４５は、ｐ型半導体層とオーミック接触を形成する。
第１カラーフィルタ７３７および第２カラーフィルタ７４７は、図８９を参照して説明したものと同一であり、その繰り返しの説明は省略する。
図８９および図９０Ａを参照すると、まず、第１ＬＥＤスタック７２３が第１ボンディング層７５３を経由して支持基板７５１に結合される。第１反射電極７２５は、支持基板７５１に向かうように配置され、第１ボンディング層７５３を介して支持基板７５１にボンディングされてもよい。一方、第１基板７２１およびｎ型ＧａＡｓ層７１２１が化学的エッチングにより第１ＬＥＤスタック７２３から除去可能である。結果として、第１−１ＬＥＤスタック７２３ａの表面が露出してもよい。粗面化された表面が表面テクスチャリングによって第１−１ＬＥＤスタック７２３ａの露出した表面上に形成される。
その後、第２ＬＥＤスタック７３３が第２ボンディング層７５５を経由して第１ＬＥＤスタック７２３に結合される。第１カラーフィルタ７３７は、第１ＬＥＤスタック７２３に向かうように配置され、第１ＬＥＤスタック７２３にボンディングされてもよい。一方、第２基板７３１がレーザリフトオフ、化学的リフトオフまたは化学的エッチングにより第２ＬＥＤスタック７３３から除去可能である。第２基板７３１の除去後、粗面化された表面が表面テクスチャリングによって第２ＬＥＤスタック７３３の表面上に形成される。
その後、第３ＬＥＤスタック７４３が第３ボンディング層７５７を経由して第２ＬＥＤスタック７３３に結合される。第２カラーフィルタ７４７は、第２ＬＥＤスタック７３３に向かうように配置され、第３ボンディング層７５７を介してそれにボンディングされてもよい。
第３基板７４１は、レーザリフトオフまたは化学的リフトオフ工程により第３ＬＥＤスタック７４３から分離される。結果として、図８９に示すように、第３ＬＥＤスタック７４３のｎ型半導体層が露出するディスプレイ用発光ダイオードスタックが提供される。また、粗面化された表面が表面テクスチャリングによって第３ＬＥＤスタック７４３の表面上に形成される。
ディスプレイ装置が、ピクセルユニット内の支持基板７５１上で第１〜第３ＬＥＤスタック７２３、７３３および７４３のスタックをパターニングし、次いで、インターコネクションラインを介して第１〜第３ＬＥＤスタック７２３、７３３および７４３を互いに接続することにより提供できる。以下、ディスプレイ装置の例示的な実施例を説明する。
図９１は、本開示の１つの例示的な実施例によるディスプレイ装置の作動を示す概略回路図であり、図９２は、本開示の例示的な実施例によるディスプレイ装置の概略平面図である。
まず、図９１および図９２を参照すると、本例示的な実施例によるディスプレイ装置は、パッシブマトリクス方式で作動するように実現できる。
例えば、図８９を参照して説明したディスプレイ用発光ダイオードスタック７００は、第１〜第３ＬＥＤスタック７２３、７３３および７４３が垂直方向に積層される構造を有するので、１つのピクセルが３つの発光ダイオードＲ、ＧおよびＢを含む。第１発光ダイオードＲは、第１ＬＥＤスタック７２３に対応し、第２発光ダイオードＧは、第２ＬＥＤスタック７３３に対応し、第３発光ダイオードＢは、第３ＬＥＤスタック７４３に対応する。また、第１発光ダイオードＲは、多重接合ＬＥＤスタック構造を有し、そのため、少なくとも２つの発光ダイオードが互いに直列に接続される構造を有する。
図９１および図９２で、１つのピクセルは、第１〜第３発光ダイオードＲ、ＧおよびＢを含み、そのそれぞれは、サブピクセルに対応する。第１〜第３発光ダイオードＲ、ＧおよびＢのアノードは、共通ライン、例えば、データラインに接続され、そのカソードは、異なるライン、例えば、スキャンラインに接続される。例えば、第１ピクセルにおいて、第１〜第３発光ダイオードＲ、ＧおよびＢのアノードは、データラインＶｄａｔａ１に共通に接続され、そのカソードは、スキャンラインＶｓｃａｎ１−１、Ｖｓｃａｎ１−２およびＶｓｃａｎ１−３にそれぞれ接続される。結果として、各ピクセル内の発光ダイオードＲ、ＧおよびＢは、独立して駆動可能である。
また、発光ダイオードＲ、ＧおよびＢのそれぞれは、パルス幅変調によってまたは電流の大きさを変更することにより駆動され、それによって、各サブピクセルの明るさにおける調節を可能にする。さらに、第１発光ダイオードＲは、低い可視性を有する赤色光を放出するが、第１発光ダイオードＲの多重接合ＬＥＤスタック構造は、それから放出される赤色光の光度を向上させることができる。
図９２を再度参照すると、複数のピクセルが図８９を参照して説明した発光ダイオードスタック７００をパターニングすることにより形成され、各ピクセルは、第１反射電極７２５およびインターコネクションライン７７１、７７１および７７３に接続される。図９１に示すように、反射電極７２５は、データラインＶｄａｔａとして使用可能であり、インターコネクションライン７７１、７７３および７７５は、スキャンラインとして形成可能である。
ピクセルは、各ピクセルの発光ダイオードＲ、ＧおよびＢのアノードが第１反射電極７２５に共通に接続され、そのカソードが互いに分離されたインターコネクションライン７７１、７７３および７７５に接続される、マトリクス状に配列される。ここで、インターコネクションライン７７１、７７３および７７５は、スキャンラインＶｓｃａｎとして使用可能である。
図９３は、図９２に示すディスプレイ装置の１つのピクセルの拡大平面図であり、図９４は、図９３のＡ−Ａ線に沿った概略断面図であり、図９５は、図９３のＢ−Ｂ線に沿った概略断面図である。
図９２、図９３、図９４および図９５を参照すると、各ピクセルにおいて、第１反射電極７２５の一部分、第１オーミック電極７２７の上部表面、第２透明電極７３５の一部分、第２ＬＥＤスタック７３３の上部表面の一部分、第３透明電極７４５の一部分、および第３ＬＥＤスタック７４３の上部表面が外部に露出してもよい。
第３ＬＥＤスタック７４３は、その上部表面上に粗面化された表面７４３ａを有してもよい。粗面化された表面７４３ａは、図示のように、第３ＬＥＤスタック７４３の全体上部表面にわたって形成されるか、またはそのいくつかの領域に形成されてもよい。
下部絶縁層７６１は、各ピクセルの側面を覆うことができる。下部絶縁層７６１は、ＳｉＯ２のような光透過性材料で形成される。本構造において、下部絶縁層７６１は、第３ＬＥＤスタック７４３の全体上部表面を覆うことができる。その代わりとして、下部絶縁層７６１は、分布ブラッグ反射器を含んで第１〜第３ＬＥＤスタック７２３、７３３および７４３の側面に向かって進行する光を反射させてもよい。本構造において、下部絶縁層７６１は、第３ＬＥＤスタック７４３の上部表面を少なくとも部分的に露出させる。
下部絶縁層７６１は、第３ＬＥＤスタック７４３の上部表面を露出させる開口部７６１ａと、第２ＬＥＤスタック７３３の上部表面を露出させる開口部７６１ｂと、第１オーミック電極７２７の上部表面を露出させる開口部７６１ｃ（図８Ｈ参照）と、第３透明電極７４５を露出させる開口部７６１ｄと、第２透明電極７３５を露出させる開口部７６１ｅと、第１反射電極７２５を露出させる開口部７６１ｆとを含むことができる。
インターコネクションライン７７１および７７５は、支持基板７５１上で第１〜第３ＬＥＤスタック７２３、７３３および７４３近傍に形成され、第１反射電極７２５から絶縁されるように下部絶縁層７６１上に配置される。一方、第１ＬＥＤスタック７２３、第２ＬＥＤスタック７３３および第３ＬＥＤスタック７４３のアノードが第１反射電極７２５に共通に接続されるように、接続部分７７７ａが第３透明電極７４５を第１反射電極７２５に接続し、接続部分７７７ｂが第２透明電極７３５を第１反射電極７２５に接続する。
接続部分７７７１ａは、第３ＬＥＤスタック７４３の上部表面をインターコネクションライン７７１に接続し、接続部分７７７５ａは、第１オーミック電極７２７をインターコネクションライン７７５に接続する。
上部絶縁層７８１は、第３ＬＥＤスタック７４３の上部表面を覆うようにインターコネクションライン７７１および７７３および下部絶縁層７６１上に配置される。上部絶縁層７８１は、第２ＬＥＤスタック７３３の上部表面を部分的に露出させる開口部７８１ａを有してもよい。
インターコネクションライン７７３は、上部絶縁層７８１上に配置され、接続部分７７３ａは、第２ＬＥＤスタック７３３の上部表面をインターコネクションライン７７３に接続することができる。接続部分７７３ａは、インターコネクションライン７７５の上部に通過することができ、上部絶縁層７８１によってインターコネクションライン７７５から絶縁される。
各ピクセルの電極が本例示的な実施例でデータラインおよびスキャンラインに接続されるものと説明されるが、多様な実施形態が可能であることを理解しなければならない。本例示的な実施例では、インターコネクションライン７７１および７７５が下部絶縁層７６１上に形成され、インターコネクションライン７７３が上部絶縁層７８１上に形成されるが、本開示がこれに限定されないことを理解しなければならない。例えば、すべてのインターコネクションライン７７１、７７３および７７５が下部絶縁層７６１上に形成されてもよいし、インターコネクションライン７７３を露出させるように構成される開口部を有し得る、上部絶縁層７８１によって覆われてもよい。この構造において、接続部分７７３ａは、第２ＬＥＤスタック７３３の上部表面を上部絶縁層７８１の開口部を介してインターコネクションライン７７３に接続することができる。
その代わりとして、インターコネクションライン７７１、７７３および７７５は、支持基板７５１の内部に形成され、下部絶縁層７６１上の接続部分７７１ａ、７７３ａおよび７７５ａは、第１〜第３ＬＥＤスタック７２３、７３３および７４３の上部表面をインターコネクションライン７７１、７７３および７７５に接続してもよい。
図９６Ａ〜図９６Ｋは、本開示の１つの例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。以下の説明は、図９３のピクセルを形成する方法について与えられる。
まず、図８９で説明した発光ダイオードスタック７００が設けられる。
その後、図９６Ａを参照すると、粗面化された表面７４３ａが第３ＬＥＤスタック７４３の上部表面上に形成される。粗面化された表面７４３ａは、第３ＬＥＤスタック７４３の上部表面上に形成されて各ピクセル領域に対応することができる。粗面化された表面７４３ａは、化学的エッチング、例えば、光−増強化学的エッチング（ｐｈｏｔｏ−ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｅｔｃｈｉｎｇ：ＰＥＣ）により形成される。
粗面化された表面７４３ａは、後続の工程でエッチングされる第３ＬＥＤスタック７４３の領域を考慮して各ピクセル領域で部分的に形成されてもよいが、これに限定されるものではない。その代わりとして、粗面化された表面７４３ａは、第３ＬＥＤスタック７４３の全体上部表面上部に形成されてもよい。
図９６Ｂを参照すると、各ピクセルにおいて第３ＬＥＤスタック７４３の周囲領域はエッチングにより除去されて、第３透明電極７４５を露出させる。図示のように、第３ＬＥＤスタック７４３は、長方形状または正方形状を有するように残留してもよい。第３ＬＥＤスタック７４３は、その周縁に沿って複数の陥没部を有してもよい。
図９６Ｃを参照すると、１つの陥没部内で露出する第３透明電極７４５の一部分を除いた他の領域で露出する第３透明電極７４５を除去することにより、第２ＬＥＤスタック７３３の上部表面が露出する。したがって、第２ＬＥＤスタック７３３の上部表面は、第３ＬＥＤスタック７４３の周囲で、そして第３透明電極７４５が部分的に内部に残留する陥没部を除いた他の陥没部で露出する。
図９６Ｄを参照すると、１つの陥没部内で露出する第２ＬＥＤスタック７３３の一部分を除いた他の領域で露出する第２ＬＥＤスタック７３３を除去することにより、第２透明電極７３５が露出する。
図９６Ｅを参照すると、１つの陥没部内で露出する第２透明電極７３５の一部分を除いた他の領域で露出する第２透明電極７３５を除去することにより、第１オーミック電極７２７が第１ＬＥＤスタック７２３の上部表面とともに露出する。したがって、第１ＬＥＤスタック７２３の上部表面が第３ＬＥＤスタック７４３の周囲で露出し、第１オーミック電極７２７の上部表面が第３ＬＥＤスタック７４３に形成される陥没部のうちの１つ以上で露出する。
図９６Ｆを参照すると、第１反射電極７２５は、第３ＬＥＤスタック７４３の周囲で第１ＬＥＤスタック７２３の露出する部分を除去することにより露出する。第１反射電極７２５は、第３ＬＥＤスタック７４３の周囲で露出する。
図９６Ｇを参照すると、線形インターコネクションラインが第１反射電極７２５をパターニングすることにより形成される。第１ボンディング層７５３はさらに、支持基板７５１を露出させるように除去可能である。第１反射電極７２５は、マトリクスに配列されたピクセルのうちの１つの行内に配列されるピクセルを互いに接続することができる（図９２参照）。
図９６Ｈを参照すると、下部絶縁層７６１（図９４および図９５参照）がピクセルを覆うように形成される。下部絶縁層７６１は、反射電極７２５および第１〜第３ＬＥＤスタック７２３、７３３および７４３の側面を覆う。また、下部絶縁層７６１は、第３ＬＥＤスタック７４３の上部表面を少なくとも部分的に覆うことができる。下部絶縁層７６１がＳｉＯ２層のような透明層であれば、下部絶縁層７６１は、第３ＬＥＤスタック７４３の全体上部表面を覆うことができる。その代わりとして、下部絶縁層７６１は、分布ブラッグ反射器を含んでもよい。この構造において、下部絶縁層７６１は、第３ＬＥＤスタック７４３の上部表面を少なくとも部分的に露出させて、光が外部に放出されることを許容することができる。
下部絶縁層７６１は、第３ＬＥＤスタック７４３を露出させる開口部７６１ａと、第２ＬＥＤスタック７３３を露出させる開口部７６１ｂと、第１オーミック電極７２７を露出させる開口部７６１ｃと、第３透明電極７４５を露出させる開口部７６１ｄと、第２透明電極７３５を露出させる開口部７６１ｅと、第１反射電極７２５を露出させる開口部７６１ｆとを含むことができる。第１反射電極７２５を露出させるように適合化される開口部７６１ｆは、図示のように、単数または複数形成されてもよい。
図９６Ｉを参照すると、インターコネクションライン７７１および７７５および接続部分７７１ａ、７７５ａ、７７７ａおよび７７７ｂが形成される。これらはリフトオフ工程により形成される。インターコネクションライン７７１および７７５は、下部絶縁層７６１によって反射電極７２５から絶縁される。接続部分７７７１ａは、第３ＬＥＤスタック７４３をインターコネクションライン７７１に電気的に接続し、接続部分７７７５ａは、第１オーミック電極７２７をインターコネクションライン７７５に電気的に接続する。接続部分７７７ａは、第３透明電極７４５を第１反射電極７２５に電気的に接続し、接続部分７７７ｂは、第２透明電極７３５を第１反射電極７２５に電気的に接続する。
図９６Ｊを参照すると、上部絶縁層７８１（図９４および図９５参照）がインターコネクションライン７７１および７７５および接続部分７７１ａ、７７５ａ、７７７ａおよび７７７ｂを覆う。上部絶縁層７８１はさらに、第３ＬＥＤスタック７４３の全体上部表面を覆うことができる。上部絶縁層７８１は、第２ＬＥＤスタック７３３の上部表面を露出させる開口部７８１ａを有する。上部絶縁層７８１は、例えば、シリコン酸化物またはシリコン窒化物で形成され、分布ブラッグ反射器を含むことができる。上部絶縁層７８１が分布ブラッグ反射器を含む構造において、上部絶縁層７８１は、第３ＬＥＤスタック７４３の上部表面の少なくとも一部を露出させるように形成され、光が外部に放出されることを許容する。
図９６Ｋを参照すると、インターコネクションライン７７３および接続部分７７３ａが形成される。インターコネクションライン７７３および接続部分７７３ａは、リフトオフ工程により形成される。インターコネクションライン７７３は、上部絶縁層７８１上に配置され、第１反射電極７２５およびインターコネクションライン７７１および７７５から絶縁される。接続部分７７３ａは、第２ＬＥＤスタック７３３をインターコネクションライン７７３に電気的に接続する。接続部分７７３ａは、インターコネクションライン７７５の上部に通過することができ、上部絶縁層７８１によってインターコネクションライン７７５から絶縁される。
結果として、ピクセル領域が図９３に示すように完成する。また、図９２に示すように、複数のピクセルが支持基板７５１上に形成され、第１反射電極７２５およびインターコネクションライン７７１、７７３および７７５によって互いに接続されてパッシブマトリクス方式で動作可能である。
パッシブマトリクス方式で動作するように適合化されるディスプレイ装置を製造する方法を本例示的な実施例で示したが、本開示がこれに限定されないことを理解しなければならない。すなわち、例示的な実施例によるディスプレイ装置は、図８９に示す発光ダイオードスタック７００を用いてパッシブマトリクス方式で動作するように多様な方式で製造できる。
例えば、本例示的な実施例において、インターコネクションライン７７３が上部絶縁層７８１上に形成されるものとして示されるが、インターコネクションライン７７３は、下部絶縁層７６１上でインターコネクションライン７７１および７７５とともに形成され、接続部分７７３ａは、上部絶縁層７８１上に形成され、第２ＬＥＤスタック７３３をインターコネクションライン７７３に接続することができる。また、インターコネクションライン７７１、７７３および７７５は、支持基板７５１の内部に配置される。
図９７は、本開示のもう１つの例示的な実施例によるディスプレイ装置の作動を示す概略回路図である。前記実施例は、パッシブマトリクス方式で駆動されるディスプレイ装置に関するのに対し、本例示的な実施例は、アクティブマトリクス方式で駆動されるディスプレイ装置に関するものである。
図９７を参照すると、本例示的な実施例による駆動回路は、２つ以上のトランジスタＴｒ１およびＴｒ２およびキャパシタを含む。電源が選択ラインＶｒｏｗ１〜Ｖｒｏｗ３に接続され、電圧がデータラインＶｄａｔａ１〜Ｖｄａｔａ３に印加されると、電圧に対応する発光ダイオードに印加される。また、対応するキャパシタは、データラインＶｄａｔａ１〜Ｖｄａｔａ３の値に応じて充電される。トランジスタＴｒ２のターンオン状態がキャパシタの充電された電圧によって保持できるので、キャパシタの電圧は、選択ラインＶｒｏｗ１に供給される電源が遮断されても保持されて発光ダイオードＲ、ＧおよびＢに印加される。また、発光ダイオードＲ、ＧおよびＢ内で流れる電流は、データラインＶｄａｔａ１〜Ｖｄａｔａ３の値に応じて変更可能である。電流は、電流供給源Ｖｄｄを介して連続的に供給され、それによって、連続的な発光を可能にする。
トランジスタＴｒ１およびＴｒ２およびキャパシタは、支持基板７５１の内部に形成される。例えば、シリコン基板上に形成される薄膜トランジスタがアクティブマトリクス駆動のために使用可能である。
発光ダイオードＲ、ＧおよびＢは、１つのピクセル内に積層される第１〜第３ＬＥＤスタック７２３、７３３および７４３にそれぞれ対応する。加えて、発光ダイオードＲは、第１−１ＬＥＤスタック７２３ａと、第１−２ＬＥＤスタック７２３ｂと、その間に介在するトンネル接合層７１３０とを含む。第１〜第３ＬＥＤスタック７２３、７３３および７４３のアノードは、トランジスタＴｒ２に接続され、そのカソードは、接地に接続される。
たとえアクティブマトリクス駆動のための回路の一例が本例示的な実施例で示されたとしても、他の類型の回路も使用可能であることを理解しなければならない。加えて、本例示的な実施例において、発光ダイオードＲ、ＧおよびＢのアノードが互いに異なるトランジスタＴｒ２に接続され、そのカソードが接地に接続されるが、他の例示的な実施例において、発光ダイオードのアノードは、電流供給源Ｖｄｄに接続され、そのカソードは、互いに異なるトランジスタに接続されてもよい。
図９８は、本開示のもう１つの例示的な実施例によるディスプレイ装置の概略平面図である。以下の説明は、支持基板７１５１上に配列される複数のピクセルのうちの１つのピクセルについて与えられる。
図９８を参照すると、本例示的な実施例によるピクセルは、支持基板７１５１がトランジスタおよびキャパシタを含む薄膜トランジスタパネルであり、第１反射電極７２５が第１ＬＥＤスタック７２３の下部領域内に制限的に位置することを除けば、図９２〜図９５を参照して説明したピクセルと実質的に類似している。
第３ＬＥＤスタック７４３のカソードは、接続部分７１７１ａを介して支持基板７１５１に接続される。例えば、図９７に示すように、第３ＬＥＤスタック７４３のカソードは、支持基板７１５１への電気的な接続により接地に接続される。第２ＬＥＤスタック７３３および第１ＬＥＤスタック７２３のカソードはさらに、接続部分７１７３ａおよび７１７５ａを経由した支持基板７１５１への電気的な接続により接地に接続されてもよい。
一方、第１反射電極７２５は、支持基板７１５１の内部でトランジスタＴｒ２（図９７参照）に接続される。第３透明電極７４５および第２透明電極７３５も、接続部分７１７１ｂおよび７１７３ｂを介して支持基板７１５１の内部でトランジスタＴｒ２（図９７参照）に接続される。
この方式により、第１〜第３ＬＥＤスタック７２３、７３３および７４３は互いに接続され、それによって、図９７に示すように、アクティブマトリクス駆動のための回路を構成する。
アクティブマトリクス駆動のための電気的な接続の一例が本例示的な実施例で示されるが、本開示がこれに限定されるものではなく、ディスプレイ装置用回路が多様な方式でアクティブマトリクス駆動のための多様な回路に変形可能であることを理解しなければならない。
一方、図８９を参照して説明した例示的な実施例では、第１反射電極７２５、第２透明電極７３５および第３透明電極７４５がそれぞれ第１ＬＥＤスタック７２３、第２ＬＥＤスタック７３３および第３ＬＥＤスタック７４３のｐ型半導体層とオーミック接触を形成するが、そのｎ型半導体層は、別途のオーミック接触層が提供されない。ピクセルが２００μｍ以下の小さい大きさを有する場合、ｎ型半導体層内に別途のオーミック接触層を形成しなくても、電流拡散（ｃｕｒｒｅｎｔ ｓｐｒｅａｄｉｎｇ）における困難がない。しかし、電流拡散を確保するために、ＬＥＤスタックのそれぞれのｎ型半導体層上に透明電極層が配置されてもよい。
また、本例示的な実施例では、第１〜第３ＬＥＤスタック７２３、７３３および７４３が互いに順に接続されるものとして示されるが、第１〜第３ＬＥＤスタック７２３、７３３および７４３は、ウエハボンディング技術を利用して多様な順序で互いに接続できることを理解しなければならず、ｎ型半導体層およびｐ型半導体層の位置は変更可能である。
本開示の例示的な実施例によれば、ディスプレイ用発光ダイオードスタック７００を用いてウエハレベルで複数のピクセルを形成することが可能なため、発光ダイオードを個別に実装する必要がない。加えて、例示的な実施例による発光ダイオードスタックは、第１〜第３ＬＥＤスタック７２３、７３３および７４３が垂直方向に積層される構造を有し、それによって、限られたピクセル面積内でサブピクセルのための面積を確保する。また、例示的な実施例による発光ダイオードスタックにおいて、第１ＬＥＤスタック７２３は、多重接合ＬＥＤスタック構造を有し、それによって、限られた領域で電流密度の大きな変化なく赤色光の明るさを向上させることができる。
上記の例示的な実施例において、第１ＬＥＤスタックが多重接合ＬＥＤスタック構造を有するものとして例示されるが、第２ＬＥＤスタックまたは第３ＬＥＤスタックが多重接合ＬＥＤスタック構造を有することができる。低い可視性を有するＬＥＤ構造が多重接合ＬＥＤスタック構造を有するように形成される構造により、発光ダイオードスタックは、発光面積または電流密度を調節せずに第１〜第３ＬＥＤスタックが類似の明るさで光を放出することを許容する。
第１ＬＥＤスタック７２３、第２ＬＥＤスタック７３３および第３ＬＥＤスタック７４３は、上述した例示的な実施例で概ね類似の発光面積を有しかつ互いに重なるものとして示されるが、これらのＬＥＤスタックが類似の発光面積を有する必要はない。特に、第２ＬＥＤスタック７３３が第１ＬＥＤスタック７２３上で一部領域内に配置され、第３ＬＥＤスタック７４３は、第２ＬＥＤスタック７３３上で一部領域内に配置される。この構造により、低い可視性を有する第１ＬＥＤスタック７２３が第２および第３ＬＥＤスタック７３３および７４３より大きい発光面積を有し、明るさをさらに向上させる。また、第１ＬＥＤスタック７２３から発生する光の少なくとも一部は、第２ＬＥＤスタック７３３および第３ＬＥＤスタック７４３を通過せずに外部に放出され、第２ＬＥＤスタック７３３から発生する光の少なくとも一部は、第３ＬＥＤスタック７４３を通過せずに外部に放出され、それによって発光効率をさらに向上させる。
いくつかの例示的な実施例を説明したが、これらの実施例は単に例示のために提供されるものであり、いかなる方式でも本開示を制限すると解釈されてはならないことを理解しなければならない。１つの例示的な実施例の特徴または構成要素は、本開示の思想および範囲を逸脱しない限度内で他の例示的な実施例にも適用可能であることを理解しなければならない。

Claims (20)

  1. 第１ＬＥＤスタックと、
    前記第１ＬＥＤスタック上で一部領域内に配置される第２ＬＥＤスタックと、
    前記第２ＬＥＤスタック上で一部領域内に配置される第３ＬＥＤスタックと、
    前記第１ＬＥＤスタックの下側に配置される反射電極と、
    を備え、
    前記第１〜第３ＬＥＤスタックのそれぞれがｎ型半導体層およびｐ型半導体層を備え、
    前記第１〜第３ＬＥＤスタックのすべての前記ｎ型半導体層が前記反射電極に電気的に接続され、
    前記第１ＬＥＤスタック、前記第２ＬＥＤスタックおよび前記第３ＬＥＤスタックが独立して駆動される、ディスプレイ用発光ダイオードピクセル。
  2. 前記第１ＬＥＤスタック、前記第２ＬＥＤスタックおよび前記第３ＬＥＤスタックがそれぞれ互いに異なる波長を有する光を放出する、請求項１に記載のディスプレイ用発光ダイオードピクセル。
  3. 前記第１ＬＥＤスタック、前記第２ＬＥＤスタックおよび前記第３ＬＥＤスタックがそれぞれ赤色光、緑色光および青色光を放出する、請求項２に記載のディスプレイ用発光ダイオードピクセル。
  4. 前記第１〜第３ＬＥＤスタックの前記ｐ型半導体層がその前記ｎ型半導体層上にそれぞれ配置され、
    前記反射電極は、前記第１ＬＥＤスタックの前記ｎ型半導体層とオーミック接触を形成する、請求項１に記載のディスプレイ用発光ダイオードピクセル。
  5. 前記第１ＬＥＤスタックと前記第２ＬＥＤスタックとの間に介在する第１カラーフィルタと、
    前記第２ＬＥＤスタックと前記第３ＬＥＤスタックとの間に介在する第２カラーフィルタとをさらに備え、
    前記第１カラーフィルタは、前記第２ＬＥＤスタックから発生する光を反射させながら、前記第１ＬＥＤスタックから発生する光を透過させ、
    前記第２カラーフィルタは、前記第３ＬＥＤスタックから発生する光を反射させながら、前記第２ＬＥＤスタックから発生する光を透過させる、請求項４に記載のディスプレイ用発光ダイオードピクセル。
  6. 前記第１カラーフィルタは、前記第２ＬＥＤスタックの前記ｎ型半導体層に隣接し、
    前記第２カラーフィルタは、前記第３ＬＥＤスタックの前記ｎ型半導体層に隣接している、請求項５に記載のディスプレイ用発光ダイオードピクセル。
  7. 前記第１ＬＥＤスタックと前記第１カラーフィルタとの間に介在する第２ボンディング層と、
    前記第２ＬＥＤスタックと前記第２カラーフィルタとの間に介在する第３ボンディング層とをさらに備え、
    前記第２ボンディング層は、前記第１ＬＥＤスタックから発生する光を透過させ、
    前記第３ボンディング層は、前記第２ＬＥＤスタックから発生する光を透過させる、請求項５に記載のディスプレイ用発光ダイオードピクセル。
  8. 前記第１ＬＥＤスタックの前記ｐ型半導体層と接触する第１−２オーミック電極と、
    前記第２ＬＥＤスタックの前記ｎ型半導体層と接触する第２−１オーミック電極と、
    前記第２ＬＥＤスタックの前記ｐ型半導体層と接触する第２−２オーミック電極と、
    前記第３ＬＥＤスタックの前記ｎ型半導体層と接触する第３−１オーミック電極と、
    前記第３ＬＥＤスタックの前記ｐ型半導体層と接触する第３−２オーミック電極と、
    をさらに備え、
    前記第１−２オーミック電極は、前記第１ＬＥＤスタックの一部領域の外部で前記ｎ型半導体層と接触し、
    前記第２−１オーミック電極および前記第２−２オーミック電極は、前記第２ＬＥＤスタックの一部領域の外部で前記ｎ型およびｐ型半導体層とそれぞれ接触する、請求項４に記載のディスプレイ用発光ダイオードピクセル。
  9. 前記第３−１オーミック電極は、前記第３ＬＥＤスタックの前記ｎ型半導体層上で前記ｎ型半導体層と接触し、
    前記第３−２オーミック電極は、前記第３ＬＥＤスタックの前記ｐ型半導体層上で前記ｐ型半導体層と接触する、請求項８に記載のディスプレイ用発光ダイオードピクセル。
  10. 前記第２−１オーミック電極および前記第３−１オーミック電極を前記反射電極にそれぞれ電気的に接続する接続部分をさらに備える、請求項９に記載のディスプレイ用発光ダイオードピクセル。
  11. 前記第１ＬＥＤスタックの一部領域を除いた前記第１ＬＥＤスタック領域の面積、前記第２ＬＥＤスタックの一部領域を除いた前記第２ＬＥＤスタック領域の面積および前記第３ＬＥＤスタック領域の面積が互いに異なる、請求項１に記載のディスプレイ用発光ダイオードピクセル。
  12. 支持基板上に配列される複数のピクセルを備えるディスプレイ装置であって、
    各前記ピクセルが、
    第１ＬＥＤスタックと、
    前記第１ＬＥＤスタック上で一部領域内に配置される第２ＬＥＤスタックと、
    前記第２ＬＥＤスタック上で一部領域内に配置される第３ＬＥＤスタックと、
    前記第１ＬＥＤスタックの下側に配置される反射電極と、
    を備え、
    前記第１〜第３ＬＥＤスタックのそれぞれがｎ型半導体層およびｐ型半導体層を備え、
    前記第１〜第３ＬＥＤスタックのすべての前記ｎ型半導体層が前記反射電極に電気的に接続され、
    前記第１ＬＥＤスタック、前記第２ＬＥＤスタックおよび前記第３ＬＥＤスタックが独立して駆動される、ディスプレイ装置。
  13. 前記第１ＬＥＤスタック、前記第２ＬＥＤスタックおよび前記第３ＬＥＤスタックがそれぞれ互いに異なる波長を有する光を放出する、請求項１２に記載のディスプレイ装置。
  14. 前記第１ＬＥＤスタックの前記ｎ型半導体層、前記第２ＬＥＤスタックの前記ｎ型半導体層および前記第３ＬＥＤスタックの前記ｎ型半導体層が共通ラインに電気的に接続され、
    前記第１ＬＥＤスタックの前記ｐ型半導体層、前記第２ＬＥＤスタックの前記ｐ型半導体層および前記第３ＬＥＤスタックの前記ｐ型半導体層は、互いに異なるラインに電気的に接続される、請求項１２に記載のディスプレイ装置。
  15. 前記第１〜第３ＬＥＤスタックの前記ｐ型半導体層がその前記ｎ型半導体層上にそれぞれ配置され、
    前記反射電極は、前記第１ＬＥＤスタックの前記ｎ型半導体層とオーミック接触を形成する、請求項１３に記載のディスプレイ装置。
  16. 各前記ピクセルが、
    前記第１ＬＥＤスタックと前記第２ＬＥＤスタックとの間に介在する第１カラーフィルタと、
    前記第２ＬＥＤスタックと前記第３ＬＥＤスタックとの間に介在する第２カラーフィルタとをさらに備え、
    前記第１カラーフィルタは、前記第２ＬＥＤスタックから発生する光を反射させながら、前記第１ＬＥＤスタックから発生する光を透過させ、
    前記第２カラーフィルタは、前記第３ＬＥＤスタックから発生する光を反射させながら、前記第２ＬＥＤスタックから発生する光を透過させる、請求項１５に記載のディスプレイ装置。
  17. 各前記ピクセルが、
    前記支持基板と前記反射電極との間に介在する第１ボンディング層と、
    前記第１ＬＥＤスタックと前記第１カラーフィルタとの間に介在する第２ボンディング層と、
    前記第２ＬＥＤスタックと前記第２カラーフィルタとの間に介在する第３ボンディング層とをさらに備える、請求項１６に記載のディスプレイ装置。
  18. 各前記ピクセルが、
    前記第１ＬＥＤスタックの前記ｐ型半導体層と接触する第１−２オーミック電極と、
    前記第２ＬＥＤスタックの前記ｎ型半導体層と接触する第２−１オーミック電極と、
    前記第２ＬＥＤスタックの前記ｐ型半導体層と接触する第２−２オーミック電極と、
    前記第３ＬＥＤスタックの前記ｎ型半導体層と接触する第３−１オーミック電極と、
    前記第３ＬＥＤスタックの前記ｐ型半導体層と接触する第３−２オーミック電極と、
    をさらに備え、
    前記第１−２オーミック電極が前記第１ＬＥＤスタックの一部領域の外部で前記ｐ型半導体層と接触し、
    前記第２−１オーミック電極および前記第２−２オーミック電極は、前記第２ＬＥＤスタックの一部領域の外部で前記ｎ型およびｐ型半導体層とそれぞれ接触する、請求項１５に記載のディスプレイ装置。
  19. 前記第３−１オーミック電極は、前記第３ＬＥＤスタックの前記ｎ型半導体層上で前記ｎ型半導体層と接触し、前記第３−２オーミック電極は、前記第３ＬＥＤスタックの前記ｐ型半導体層上で前記ｐ型半導体層と接触する、請求項１８に記載のディスプレイ装置。
  20. 各前記ピクセルが、前記第２−１オーミック電極および前記第３−１オーミック電極を前記反射電極にそれぞれ電気的に接続する接続部分をさらに備える、請求項１８に記載のディスプレイ装置。

JP2020529153A 2017-11-27 2018-11-27 ディスプレイ用発光ダイオードおよびこれを有するディスプレイ装置 Pending JP2021504959A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023188299A JP2024020283A (ja) 2017-11-27 2023-11-02 ディスプレイ用発光ダイオードおよびこれを有するディスプレイ装置

Applications Claiming Priority (17)

Application Number Priority Date Filing Date Title
US201762590830P 2017-11-27 2017-11-27
US62/590,830 2017-11-27
US201762595415P 2017-12-06 2017-12-06
US62/595,415 2017-12-06
US201762597614P 2017-12-12 2017-12-12
US62/597,614 2017-12-12
US201762598223P 2017-12-13 2017-12-13
US62/598,223 2017-12-13
US201862621492P 2018-01-24 2018-01-24
US62/621,492 2018-01-24
US201862624667P 2018-01-31 2018-01-31
US201862624639P 2018-01-31 2018-01-31
US62/624,667 2018-01-31
US62/624,639 2018-01-31
US16/200,036 US20190164945A1 (en) 2017-11-27 2018-11-26 Light emitting diode for display and display apparatus having the same
US16/200,036 2018-11-26
PCT/KR2018/014672 WO2019103567A1 (en) 2017-11-27 2018-11-27 Light emitting diode for display and display apparatus having the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023188299A Division JP2024020283A (ja) 2017-11-27 2023-11-02 ディスプレイ用発光ダイオードおよびこれを有するディスプレイ装置

Publications (1)

Publication Number Publication Date
JP2021504959A true JP2021504959A (ja) 2021-02-15

Family

ID=66630735

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020529153A Pending JP2021504959A (ja) 2017-11-27 2018-11-27 ディスプレイ用発光ダイオードおよびこれを有するディスプレイ装置
JP2023188299A Pending JP2024020283A (ja) 2017-11-27 2023-11-02 ディスプレイ用発光ダイオードおよびこれを有するディスプレイ装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023188299A Pending JP2024020283A (ja) 2017-11-27 2023-11-02 ディスプレイ用発光ダイオードおよびこれを有するディスプレイ装置

Country Status (7)

Country Link
US (3) US20190164945A1 (ja)
EP (1) EP3718141A4 (ja)
JP (2) JP2021504959A (ja)
KR (1) KR20200087174A (ja)
CN (7) CN110603639A (ja)
BR (1) BR112020010653A2 (ja)
WO (1) WO2019103567A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7397348B2 (ja) 2021-11-22 2023-12-13 日亜化学工業株式会社 発光素子

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI672466B (zh) * 2018-04-11 2019-09-21 台灣愛司帝科技股份有限公司 微型發光二極體顯示器及其製作方法
US10879419B2 (en) 2018-08-17 2020-12-29 Seoul Viosys Co., Ltd. Light emitting device
US20220013510A1 (en) * 2018-11-16 2022-01-13 Sakai Display Products Corporation Micro led device and method for manufacturing same
WO2020100298A1 (ja) * 2018-11-16 2020-05-22 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
KR20200070901A (ko) * 2018-12-10 2020-06-18 삼성전자주식회사 디스플레이 모듈, 이를 포함하는 디스플레이 장치 및 디스플레이 모듈 제조 방법
US11450648B2 (en) * 2019-03-19 2022-09-20 Seoul Viosys Co., Ltd. Light emitting device package and application thereof
US10971650B2 (en) * 2019-07-29 2021-04-06 Lextar Electronics Corporation Light emitting device
US11114419B2 (en) * 2019-09-11 2021-09-07 Jade Bird Display (shanghai) Limited Multi-color LED pixel unit and micro-LED display panel
US11398462B2 (en) * 2019-09-18 2022-07-26 Seoul Viosys Co., Ltd. Light emitting device for display and light emitting package having the same
US11038088B2 (en) 2019-10-14 2021-06-15 Lextar Electronics Corporation Light emitting diode package
US11658275B2 (en) * 2019-10-28 2023-05-23 Seoul Viosys Co., Ltd. Light emitting device for display and LED display apparatus having the same
CN110767670B (zh) * 2019-10-31 2022-11-15 成都辰显光电有限公司 显示面板、显示装置和显示面板的制作方法
CN211700319U (zh) * 2019-12-23 2020-10-16 天津三安光电有限公司 一种半导体发光元件
US20210193866A1 (en) * 2019-12-24 2021-06-24 Mikro Mesa Technology Co., Ltd. Method of forming display device with light-emitting diode
WO2021177591A1 (ko) * 2020-03-03 2021-09-10 한국과학기술원 저전류 영역에서의 효율 증대 마이크로 발광 다이오드 소자와 그의 제조 방법 및 그를 포함하는 디스플레이
KR20230004802A (ko) * 2020-04-30 2023-01-06 루미레즈 엘엘씨 광학 필터링 요소들이 통합된 컬러 led들
JP2021179492A (ja) * 2020-05-12 2021-11-18 セイコーエプソン株式会社 電気光学装置および電子機器
US11476299B2 (en) * 2020-08-31 2022-10-18 Hong Kong Beida Jade Bird Display Limited Double color micro LED display panel
US11631786B2 (en) * 2020-11-12 2023-04-18 Lumileds Llc III-nitride multi-wavelength LED arrays with etch stop layer
US11469345B2 (en) * 2021-01-21 2022-10-11 Excellence Opto. Inc. Vertical light emitting diode structure with high current dispersion and high reliability
WO2022265283A1 (ko) * 2021-06-18 2022-12-22 조대성 발광 디바이스 및 이를 이용한 발광 모듈
CN113990997A (zh) * 2021-10-09 2022-01-28 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法
TWI774600B (zh) * 2021-11-02 2022-08-11 國立陽明交通大學 微發光二極體陣列裝置的製法及其製品
CN114267762B (zh) * 2021-11-23 2023-08-15 厦门市三安光电科技有限公司 一种发光二极管芯片及发光装置
US20230369304A1 (en) * 2022-05-11 2023-11-16 Seoul Viosys Co., Ltd. Pixel device and display apparatus having the same
TWI819712B (zh) * 2022-07-18 2023-10-21 友達光電股份有限公司 微型發光二極體顯示裝置
CN115274945B (zh) * 2022-09-30 2022-12-23 江西兆驰半导体有限公司 一种Micro-LED芯片封装方法
TWI819863B (zh) * 2022-10-26 2023-10-21 友達光電股份有限公司 顯示面板
CN116564947A (zh) * 2023-07-07 2023-08-08 南昌凯捷半导体科技有限公司 一种纵列全彩显示Micro-LED芯片及其制作方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01231380A (ja) * 1988-03-11 1989-09-14 Shin Etsu Handotai Co Ltd 混色発光半導体素子
JPH0613655A (ja) * 1992-04-17 1994-01-21 Sharp Corp 半導体発光素子および半導体表示装置
JPH08213657A (ja) * 1994-10-24 1996-08-20 Mitsubishi Electric Corp 可視光ｌｅｄ装置，及びその製造方法
US20030047742A1 (en) * 2001-09-11 2003-03-13 Hen Chang Hsiu Package structure of full color LED form by overlap cascaded die bonding
CN1423345A (zh) * 2001-12-07 2003-06-11 张修恒 叠置晶片全彩色发光二极管的封装结构及方法
JP2003197968A (ja) * 2001-12-18 2003-07-11 Shuko Cho 透明導電層及び反射層で直接結合されたチップの積み重ねによるフルカラー発光ダイオード光源のパッケージ構造
US20030168989A1 (en) * 2002-03-05 2003-09-11 Hen Chang Hsiu Package socket and package legs structure for led and manufacturing of the same
JP2008263127A (ja) * 2007-04-13 2008-10-30 Toshiba Corp Ｌｅｄ装置
JP2012504856A (ja) * 2008-10-03 2012-02-23 ヴァーシテック・リミテッド 半導体カラー調節可能広帯域光源及びフルカラーマイクロディスプレイ
JP2014120774A (ja) * 2012-12-18 2014-06-30 Seoul Viosys Co Ltd 高効率発光ダイオード
JP2015501085A (ja) * 2011-12-22 2015-01-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 表示装置および表示装置の製造方法
JP2016521004A (ja) * 2013-04-24 2016-07-14 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体チップ及びオプトエレクトロニクス半導体部品

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268590A (en) * 1989-12-27 1993-12-07 Motorola, Inc. CMOS device and process
FR2726126A1 (fr) * 1994-10-24 1996-04-26 Mitsubishi Electric Corp Procede de fabrication de dispositifs a diodes electroluminescentes a lumiere visible
US5703436A (en) * 1994-12-13 1997-12-30 The Trustees Of Princeton University Transparent contacts for organic devices
TW567618B (en) * 2002-07-15 2003-12-21 Epistar Corp Light emitting diode with adhesive reflection layer and manufacturing method thereof
US8097924B2 (en) * 2003-10-31 2012-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-shallow junction MOSFET having a high-k gate dielectric and in-situ doped selective epitaxy source/drain extensions and a method of making same
US7419912B2 (en) * 2004-04-01 2008-09-02 Cree, Inc. Laser patterning of light emitting devices
US20070170444A1 (en) * 2004-07-07 2007-07-26 Cao Group, Inc. Integrated LED Chip to Emit Multiple Colors and Method of Manufacturing the Same
JP4636501B2 (ja) * 2005-05-12 2011-02-23 株式会社沖データ 半導体装置、プリントヘッド及び画像形成装置
WO2007037617A1 (en) * 2005-09-30 2007-04-05 Seoul Opto Device Co., Ltd. Light emitting device having vertically stacked light emitting diodes
CN101123252B (zh) * 2006-08-10 2011-03-16 松下电器产业株式会社 半导体装置及其制造方法
US9070759B2 (en) * 2006-09-25 2015-06-30 Infineon Technologies Ag Semiconductor device and method of making same
US7521330B2 (en) * 2007-06-04 2009-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming capacitor structures
US20080308819A1 (en) * 2007-06-15 2008-12-18 Tpo Displays Corp. Light-Emitting Diode Arrays and Methods of Manufacture
US8058663B2 (en) * 2007-09-26 2011-11-15 Iii-N Technology, Inc. Micro-emitter array based full-color micro-display
US8022421B2 (en) * 2007-11-06 2011-09-20 Industrial Technology Institute Light emitting module having LED pixels and method of forming the same
US8642363B2 (en) * 2009-12-09 2014-02-04 Nano And Advanced Materials Institute Limited Monolithic full-color LED micro-display on an active matrix panel manufactured using flip-chip technology
DE102010002966B4 (de) * 2010-03-17 2020-07-30 Osram Opto Semiconductors Gmbh Laserdiodenanordnung und Verfahren zum Herstellen einer Laserdiodenanordnung
WO2011126248A2 (en) * 2010-04-06 2011-10-13 Seoul Opto Device Co., Ltd. Light emitting diode and method of fabricating the same
JP5725927B2 (ja) * 2010-05-18 2015-05-27 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 高効率発光ダイオード及びその製造方法
KR101142965B1 (ko) * 2010-09-24 2012-05-08 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US8802461B2 (en) * 2011-03-22 2014-08-12 Micron Technology, Inc. Vertical light emitting devices with nickel silicide bonding and methods of manufacturing
US9129856B2 (en) * 2011-07-08 2015-09-08 Broadcom Corporation Method for efficiently fabricating memory cells with logic FETs and related structure
US20140184062A1 (en) * 2012-12-27 2014-07-03 GE Lighting Solutions, LLC Systems and methods for a light emitting diode chip
JP2014175427A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 半導体発光素子及びその製造方法
JP2015012044A (ja) * 2013-06-26 2015-01-19 株式会社東芝 半導体発光素子
US9508891B2 (en) * 2014-11-21 2016-11-29 Epistar Corporation Method for making light-emitting device
KR102322841B1 (ko) * 2014-12-24 2021-11-08 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 어레이
JP2016225221A (ja) * 2015-06-02 2016-12-28 コニカミノルタ株式会社 電界発光素子
US9685457B2 (en) * 2015-07-22 2017-06-20 Globalfoundries Inc. Method including a formation of a transistor and semiconductor structure including a first transistor and a second transistor
KR102415331B1 (ko) * 2015-08-26 2022-06-30 삼성전자주식회사 발광 소자 패키지, 및 이를 포함하는 장치
US9722076B2 (en) * 2015-08-29 2017-08-01 Taiwan Semiconductor Manufacturning Co., Ltd. Method for manufacturing semiconductor device with contamination improvement
US9966501B2 (en) * 2015-09-07 2018-05-08 Seoul Viosys Co., Ltd. Light emitting device with high efficiency
KR102513080B1 (ko) * 2016-04-04 2023-03-24 삼성전자주식회사 Led 광원 모듈 및 디스플레이 장치
KR20170129983A (ko) * 2016-05-17 2017-11-28 삼성전자주식회사 발광소자 패키지, 이를 이용한 디스플레이 장치 및 그 제조방법
TWI584491B (zh) * 2016-11-03 2017-05-21 友達光電股份有限公司 發光裝置與其製作方法
CN109801965B (zh) * 2017-11-17 2022-06-14 联华电子股份有限公司 具有双层间隙壁的晶体管及其形成方法
JP7115037B2 (ja) * 2018-05-25 2022-08-09 ユナイテッド・セミコンダクター・ジャパン株式会社 半導体装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01231380A (ja) * 1988-03-11 1989-09-14 Shin Etsu Handotai Co Ltd 混色発光半導体素子
JPH0613655A (ja) * 1992-04-17 1994-01-21 Sharp Corp 半導体発光素子および半導体表示装置
JPH08213657A (ja) * 1994-10-24 1996-08-20 Mitsubishi Electric Corp 可視光ｌｅｄ装置，及びその製造方法
US20030047742A1 (en) * 2001-09-11 2003-03-13 Hen Chang Hsiu Package structure of full color LED form by overlap cascaded die bonding
CN1423345A (zh) * 2001-12-07 2003-06-11 张修恒 叠置晶片全彩色发光二极管的封装结构及方法
JP2003197968A (ja) * 2001-12-18 2003-07-11 Shuko Cho 透明導電層及び反射層で直接結合されたチップの積み重ねによるフルカラー発光ダイオード光源のパッケージ構造
US20030168989A1 (en) * 2002-03-05 2003-09-11 Hen Chang Hsiu Package socket and package legs structure for led and manufacturing of the same
JP2008263127A (ja) * 2007-04-13 2008-10-30 Toshiba Corp Ｌｅｄ装置
JP2012504856A (ja) * 2008-10-03 2012-02-23 ヴァーシテック・リミテッド 半導体カラー調節可能広帯域光源及びフルカラーマイクロディスプレイ
JP2015501085A (ja) * 2011-12-22 2015-01-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 表示装置および表示装置の製造方法
JP2014120774A (ja) * 2012-12-18 2014-06-30 Seoul Viosys Co Ltd 高効率発光ダイオード
JP2016521004A (ja) * 2013-04-24 2016-07-14 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体チップ及びオプトエレクトロニクス半導体部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7397348B2 (ja) 2021-11-22 2023-12-13 日亜化学工業株式会社 発光素子

Also Published As

Publication number Publication date
BR112020010653A2 (pt) 2021-01-26
WO2019103567A1 (en) 2019-05-31
CN110911532A (zh) 2020-03-24
US20220165718A1 (en) 2022-05-26
KR20200087174A (ko) 2020-07-20
EP3718141A4 (en) 2021-08-11
CN111312700A (zh) 2020-06-19
CN111312701A (zh) 2020-06-19
US20190164945A1 (en) 2019-05-30
CN110828437A (zh) 2020-02-21
EP3718141A1 (en) 2020-10-07
CN110603639A (zh) 2019-12-20
JP2024020283A (ja) 2024-02-14
CN110993592A (zh) 2020-04-10
US20220392879A1 (en) 2022-12-08
CN110931473A (zh) 2020-03-27

Similar Documents

Publication Publication Date Title
JP2021504959A (ja) ディスプレイ用発光ダイオードおよびこれを有するディスプレイ装置
JP7240398B2 (ja) 発光積層構造とこれを備えたディスプレイデバイス
US11522008B2 (en) Display device having light emitting stacked structure
US11527514B2 (en) LED unit for display and display apparatus having the same
JP7389021B2 (ja) 発光素子及びそれを有する表示装置
US11923348B2 (en) Light emitting device with LED stack for display and display apparatus having the same
JP2021504754A (ja) ディスプレイ用ｌｅｄユニットおよびこれを有するディスプレイ装置
JP2021504753A (ja) ディスプレイ用ｌｅｄユニットおよびこれを有するディスプレイ装置
CN110770920B (zh) 用于显示器的led单元和具有其的显示设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230412

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231102

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20231204

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20240112