JP2021501516A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2021501516A5 JP2021501516A5 JP2020523248A JP2020523248A JP2021501516A5 JP 2021501516 A5 JP2021501516 A5 JP 2021501516A5 JP 2020523248 A JP2020523248 A JP 2020523248A JP 2020523248 A JP2020523248 A JP 2020523248A JP 2021501516 A5 JP2021501516 A5 JP 2021501516A5
- Authority
- JP
- Japan
- Prior art keywords
- flexible grid
- signal
- noise ratio
- channel
- clock recovery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (13)
- 受信信号を受信し、前記受信信号のタイミングに基づいてサンプリング信号を出力するように構成された位相ロックループ回路と、
前記受信信号とサンプリング信号との間の位相差を決定し、その位相差に基づいて制御信号を決定し、その制御信号を利用して前記位相ロックループ回路のクロック回復帯域幅を設定するように構成されたクロック回復回路とを有し、
前記クロック回復帯域幅は、隣接するチャネル干渉をフィルタリングにより除去するように設定されている、
フレキシブルグリッド光受信回路。 - 前記クロック回復帯域幅は、所定の光信号対ノイズ比に対して受信チャネルのチャネル間隔を最適化するように設定されている、フレキシブルグリッド光受信回路。
- 前記クロック回復回路は、隣接するチャネルからのジッタマージンを推定し、その推定されたジッタマージンを利用して、最適化されたチャネル間隔を設定するように構成されている、請求項2に記載のフレキシブルグリッド光受信回路。
- 前記受信信号が超ナイキスト動作モードである、請求項1から3までのいずれか一項に記載のフレキシブルグリッド光受信回路。
- 前記クロック回復回路は、前記サンプリング信号のフィードバック信号のコピーが制御信号に基づいて遅延され、または進められて隣接チャネル干渉をフィルタリングするように、前記位相ロックループ回路とクロック回復回路とを結合するように構成された位相回転子を含む、請求項1から4までのいずれか一項に記載のフレキシブルグリッド光受信回路。
- 前記クロック回復回路は、前記受信信号に関連する基準クロックを調整するように構成されている、請求項1から4までのいずれか一項に記載のフレキシブルグリッド光受信回路。
- 前記基準クロックは調整可能な周波数を有し、前記制御信号は、隣接チャネル干渉をフィルタリングすべく前記基準クロックの周波数を制御するために採用され、調整された前記基準信号は、前記サンプリング信号のフィードバック信号のコピーと組み合わされる、請求項6に記載のフレキシブルグリッド光受信回路。
- 請求項1から7までのいずれか一項に記載のフレキシブルグリッド光受信回路を含む1つまたは複数のフレキシブルグリッドモデムと、
前記1つまたは複数のフレキシブルグリッドモデムに通信可能に結合され、以下のように構成された帯域幅使用コントローラとを有し、
前記帯域幅使用コントローラは、
前記1つまたは複数のフレキシブルグリッドモデム上の新規チャネルに対する所定の光信号対ノイズ比目標に対して、前記新規チャネルに必要な光信号対ノイズ比を決定し、
前記1つまたは複数のフレキシブルグリッドモデムに関連する隣接チャネルから推定されたジッタマージンを取得し、
前記推定されたジッタマージンを、前記所定の光信号対ノイズ比目標に基づいて、新規チャネルのチャネル間隔に変換するように構成されている、
フレキシブルグリッド光学システム。 - 前記推定されたジッタマージンと、前記所定の光信号対ノイズ比目標に基づく前記新規チャネルのチャネル間隔との関係が予め定められている、請求項8に記載のフレキシブルグリッド光学システム。
- 前記推定されたジッタマージンは、既存のチャネル情報と前記所定の光信号対ノイズ比目標に関して、最適なクロック回復パラメータを提供するように変換される、請求項8に記載のフレキシブルグリッド光学システム。
- 請求項1から7までのいずれか一項に記載のフレキシブルグリッド光受信回路を含む1つまたは複数のフレキシブルグリッドモデムを用いて、
前記1つまたは複数のフレキシブルグリッドモデム上の新規チャネルに対する所定の光信号対ノイズ比目標に対して、前記新規チャネルに必要な光信号対ノイズ比を決定し、
前記1つまたは複数のフレキシブルグリッドモデムに関連する隣接チャネルから推定されたジッタマージンを取得し、
前記推定されたジッタマージンを、前記所定の光信号対ノイズ比目標に基づいて、新規チャネルのチャネル間隔に変換する、
方法。 - 前記推定されたジッタマージンと、前記所定の光信号対ノイズ比目標に基づく前記新規チャネルのチャネル間隔との関係が予め定められている、請求項11に記載の方法。
- 前記推定されたジッタマージンは、既存のチャネル情報と前記所定の光信号対ノイズ比目標に関して、最適なクロック回復パラメータを提供するように変換される、請求項11に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/795,676 | 2017-10-27 | ||
US15/795,676 US10243671B1 (en) | 2017-10-27 | 2017-10-27 | Clock recovery circuits, systems and implementation for increased optical channel density |
PCT/US2018/056851 WO2019083878A1 (en) | 2017-10-27 | 2018-10-22 | CIRCUITS, SYSTEMS AND IMPLEMENTATION OF CLOCK FREQUENCY RECOVERY FOR INCREASED OPTICAL CHANNEL DENSITY |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2021501516A JP2021501516A (ja) | 2021-01-14 |
JP2021501516A5 true JP2021501516A5 (ja) | 2021-10-07 |
JP7244508B2 JP7244508B2 (ja) | 2023-03-22 |
Family
ID=64316986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020523248A Active JP7244508B2 (ja) | 2017-10-27 | 2018-10-22 | 光チャネル密度増加のためのクロック回復回路、システムおよび実装 |
Country Status (4)
Country | Link |
---|---|
US (2) | US10243671B1 (ja) |
EP (1) | EP3701645A1 (ja) |
JP (1) | JP7244508B2 (ja) |
WO (1) | WO2019083878A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10805064B1 (en) | 2019-04-23 | 2020-10-13 | Ciena Corporation | Built-in jitter loading and state of polarization generation to characterize optical transceivers |
US10715169B1 (en) | 2019-05-21 | 2020-07-14 | Ciena Corporation | Coarse-fine gain-tracking loop and method of operating |
US11228403B2 (en) * | 2019-12-09 | 2022-01-18 | Skyworks Solutions, Inc. | Jitter self-test using timestamps |
CN111092714B (zh) * | 2019-12-10 | 2022-05-06 | 中国科学院微电子研究所 | 一种高速信号时钟恢复方法及装置 |
US11119854B2 (en) * | 2020-02-14 | 2021-09-14 | Elite Semiconductor Memory Technology Inc. | Method of controlling verification operations for error correction of non-volatile memory device, and non-volatile memory device |
US10985900B1 (en) * | 2020-03-03 | 2021-04-20 | Ciena Corporation | Estimating clock phase error based on channel conditions |
US11381306B2 (en) * | 2020-04-29 | 2022-07-05 | Cisco Technology, Inc. | Bisection searching algorithm to derive optimum baud rate with maximum spectral efficiency exploiting Q-margin-to-SNR-margin conversion |
US11558061B2 (en) | 2021-04-22 | 2023-01-17 | Ciena Corporation | ADC self-calibration with on-chip circuit and method |
US11463093B1 (en) | 2021-05-12 | 2022-10-04 | Ciena Corporation | Reducing non-linearities of a phase rotator |
US11750287B2 (en) | 2021-05-25 | 2023-09-05 | Ciena Corporation | Optical DSP operating at half-baud rate with full data rate converters |
US11770203B2 (en) * | 2021-09-09 | 2023-09-26 | Ciena Corporation | Matching transmitters with receivers for making network-level assignments |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4454798B2 (ja) * | 2000-06-09 | 2010-04-21 | Necエレクトロニクス株式会社 | クロック再生装置 |
US20060024062A1 (en) | 2004-07-28 | 2006-02-02 | Nortel Networks Limited | Pre-compensation for modulator distortion in optical systems |
US7512203B2 (en) * | 2005-03-30 | 2009-03-31 | Silicon Laboratories Inc. | Data cleaning with an asynchronous reference clock |
US7492849B2 (en) * | 2005-05-10 | 2009-02-17 | Ftd Solutions Pte., Ltd. | Single-VCO CDR for TMDS data at gigabit rate |
US7492195B1 (en) * | 2005-06-22 | 2009-02-17 | Cypress Semiconductor Corp. | Agile, low phase noise clock synthesizer and jitter attenuator |
US7742507B1 (en) | 2006-03-28 | 2010-06-22 | Nortel Networks Limited | Method and system for phase and byte alignment on a multiplexed high speed bus |
US20080240230A1 (en) * | 2007-03-29 | 2008-10-02 | Horizon Semiconductors Ltd. | Media processor with an integrated TV receiver |
US8849882B2 (en) | 2007-10-19 | 2014-09-30 | The Royal Institution for the Association of Learning | Generation of an analog Gaussian noise signal having predetermined characteristics |
US8855215B2 (en) | 2011-05-09 | 2014-10-07 | The Royal Institution For The Advancement Of Learning/Mcgill University | Phase/frequency synthesis using periodic sigma-delta modulated bit-stream techniques |
US8497716B2 (en) * | 2011-08-05 | 2013-07-30 | Qualcomm Incorporated | Phase locked loop with phase correction in the feedback loop |
US8384452B1 (en) * | 2011-09-13 | 2013-02-26 | Cortina Systems, Inc. | Integrated jitter compliant low bandwidth phase locked loops |
US8786337B2 (en) * | 2012-05-14 | 2014-07-22 | Ensphere Solutions, Inc. | Low jitter clock generator for multiple lanes high speed data transmitter |
US9037104B2 (en) * | 2013-02-04 | 2015-05-19 | Qualcomm, Incorporated | Receiver that reconfigures between zero intermediate frequency and direct sampling based on channel conditions |
US9698914B2 (en) * | 2013-03-30 | 2017-07-04 | Zte Corporation | Recovering data from quadrature phase shift keying modulated optical signals |
US9225430B2 (en) | 2013-05-20 | 2015-12-29 | Ciena Corporation | Digital noise loading for optical receivers |
US9537493B2 (en) * | 2014-05-21 | 2017-01-03 | Robert Bosch Gmbh | Phase lock loop circuit having a wide bandwidth |
US9634826B1 (en) * | 2015-11-30 | 2017-04-25 | Intel Corporation | Apparatus and method for automatic bandwidth calibration for phase locked loop |
US9787466B2 (en) | 2016-03-09 | 2017-10-10 | Ciena Corporation | High order hybrid phase locked loop with digital scheme for jitter suppression |
JP7245522B2 (ja) * | 2017-03-21 | 2023-03-24 | ビフレスト コミュニケーションズ アぺーエス | 高性能光受信機を含む光通信システム、デバイス、および方法 |
US10063367B1 (en) * | 2017-04-28 | 2018-08-28 | Ciena Corporation | Optical clock recovery using feedback phase rotator with non-linear compensation |
-
2017
- 2017-10-27 US US15/795,676 patent/US10243671B1/en active Active
-
2018
- 2018-10-22 EP EP18803818.6A patent/EP3701645A1/en active Pending
- 2018-10-22 WO PCT/US2018/056851 patent/WO2019083878A1/en unknown
- 2018-10-22 JP JP2020523248A patent/JP7244508B2/ja active Active
-
2019
- 2019-02-07 US US16/270,203 patent/US10855380B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2021501516A5 (ja) | ||
TWI556083B (zh) | 電子可攜式裝置根據從主機裝置萃取時脈進行資料處理的方法 | |
CN102546484A (zh) | 基于信标帧的信道训练方法和接收机装置 | |
TW201448477A (zh) | 時鐘及資料恢復偏移正反相位檢測器 | |
SG141260A1 (en) | An apparatus, a receiver and a method for timing recovery in an ofdm system | |
JP2015146570A5 (ja) | ||
CN107147392B (zh) | 基于自适应滤波和泰勒级数的tiadc失配误差校准方法 | |
CN106656168B (zh) | 时钟数据恢复装置及方法 | |
JP2018528671A5 (ja) | ||
RU2010114284A (ru) | Схема подавления дрожания и способ подавления дрожания | |
WO2012126420A3 (zh) | 数据时钟恢复模块和数据时钟恢复方法 | |
KR101733660B1 (ko) | 10gbase―t 시스템에서 데이터 보조 타이밍 복원을 위한 방법 및 장치 | |
US10965442B2 (en) | Low-power, low-latency time-to-digital-converter-based serial link | |
WO2012019434A1 (zh) | 一种采样时钟同步方法及装置 | |
CN104242921A (zh) | 一种高频延迟锁相环及其时钟处理方法 | |
CN109076030B (zh) | 采用自适应信道响应估计的定时恢复方法和装置 | |
US7729463B2 (en) | Host processor assisted fast re-synchronization techniques for DVB-H systems | |
US20150263848A1 (en) | Cdr relock with corrective integral register seeding | |
US9231751B1 (en) | Clock-data recovery circuit and method thereof | |
CN106330185A (zh) | 一种基于极值函数的采样时间失配校正方法 | |
US10129071B2 (en) | Symbol synchronization method and apparatus | |
JP2010135900A (ja) | Ofdm復調装置、ofdm復調方法、ofdm復調プログラム、および、コンピュータ読み取り可能な記録媒体 | |
CN101290655B (zh) | 一种数字通信系统的位同步恢复方法和装置 | |
Chowdhary et al. | A 8 Gbps blind oversampling CDR with frequency offset compensation over infinite burst | |
TWI694683B (zh) | 應用於高速有線網路的資料傳輸裝置及方法 |