CN111092714B - 一种高速信号时钟恢复方法及装置 - Google Patents

一种高速信号时钟恢复方法及装置 Download PDF

Info

Publication number
CN111092714B
CN111092714B CN201911260921.0A CN201911260921A CN111092714B CN 111092714 B CN111092714 B CN 111092714B CN 201911260921 A CN201911260921 A CN 201911260921A CN 111092714 B CN111092714 B CN 111092714B
Authority
CN
China
Prior art keywords
signal
sampling
clock
delay
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911260921.0A
Other languages
English (en)
Other versions
CN111092714A (zh
Inventor
管武
梁利平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201911260921.0A priority Critical patent/CN111092714B/zh
Publication of CN111092714A publication Critical patent/CN111092714A/zh
Application granted granted Critical
Publication of CN111092714B publication Critical patent/CN111092714B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0075—Arrangements for synchronising receiver with transmitter with photonic or optical means

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种高速信号时钟恢复方法，包括以下步骤：将模拟信号按照参考时钟信号进行采样，得到采样信号；对采样信号进行第一处理，得到反馈信号；将参考时钟信号与反馈信号叠加，得到第一时钟信号；对第一时钟信号进行延时处理，得到若干延时时钟信号；对采样信号进行第二处理，得到偏移信号；将延时时钟信号与偏移信号叠加，得到第N时钟信号，其中，N∈｛2，i｝，且i和N均为正整数。本发明的高速信号时钟恢复方法实现在不同时刻对模拟信号的采样和输出，精准还原模拟信号。本发明的高速信号时钟恢复装置同样具有上述优点。

Description

一种高速信号时钟恢复方法及装置
技术领域
本发明涉及信息处理领域，具体涉及一种高速信号时钟恢复方法及装置。
背景技术
5G技术，是我国掌控网络命脉的神经，提升国家综合竞争力的有效途径。5G可以提供近10G的数据服务；5G骨干网，则需要提供10G-100G甚至更高的数据连接。光通信，以高速的传输速率，成为5G骨干网高速通信传输的首选。将如此高速的光信号接收为电信号，提供给用户，则是5G高速光通信的关键。5G高速光通信信号，提供了远超电处理能力的串行电输入信号。如何将这种高速的串行电信号的时钟恢复出来，从而得到其准确的采样接收，则是光通信中电信号接收的难点。
发明内容
为解决上述技术问题，本发明提供一种高速信号时钟恢复方法及装置，以实现高速信号时钟的恢复。
本发明提供一种高速信号时钟恢复方法，包括以下步骤：
将模拟信号按照参考时钟信号进行采样，得到采样信号；
对采样信号进行第一处理，得到反馈信号；
将参考时钟信号与反馈信号叠加，得到第一时钟信号；
对第一时钟信号进行延时处理，得到若干延时时钟信号；
对采样信号进行第二处理，得到偏移信号；
将延时时钟信号与偏移信号叠加，得到第N时钟信号，其中，N∈｛2，i｝，且i和N均为正整数。
采用上述技术方案，通过对模拟信号按照参考时钟信号进行采样，并将反馈信号与参考时钟信号叠加得到第一时钟信号，并通过对第一时钟信号进行延时处理，与偏移信号叠加得到第N时钟信号。本发明中的时钟信号包括第一时钟信号和第N时钟信号，其中N为大于2的正整数，即时钟信号包括多个时钟信号，多个时钟信号组成高频率的时钟，可以从不同时刻对模拟信号进行采样和输出，实现对模拟信号的高速采样，更精准的表达模拟信息。
优选地，对采样信号进行第一处理，得到反馈信号，具体包括：将采样信号延迟τ，得到第一延时采样信号，其中τ为参考时钟信号的周期；将采样信号延迟2τ，得到第二延时采样信号；将采样信号与第二延时采样信号相减，再与第一延时采样信号相加，得到反馈信号。
优选地，采用压控晶体振荡器产生时钟信号。
优选地，对采样信号进行第二处理，得到偏移信号，具体包括：将采样信号寄存，得到第一寄存信号；将第一寄存信号寄存，得到第二寄存信号；将采样信号与第二寄存信号相减，与第一寄存信号相加，再与第一寄存信号相乘，得到偏移信号。
优选地，将延时时钟信号与偏移信号叠加，得到第N时钟信号，具体包括：延时时钟信号与第N时钟信号的偏移量为0。
本发明还提供一种高速信号时钟恢复装置，包括：采样模块，用于将模拟信号按照参考时钟信号进行采样，得到采样信号；反馈模块，用于对采样信号进行第一处理，得到反馈信号；第一时钟，将参考时钟信号与反馈信号叠加，得到第一时钟信号；延时模块，用于对第一时钟信号进行延时处理，得到若干延时时钟信号；偏移模块，用于将采样信号进行第二处理，得到偏移信号；第N时钟，用于将延时时钟信号与偏移信号叠加，得到第N时钟信号，其中，N∈｛2，i｝，且i和N均为正整数。
优选地，反馈模块包括：第一延时模块，用于将采样信号延迟τ，得到第一延时采样信号，其中τ为参考时钟信号周期；第二延时模块，用于将采样信号延迟2τ，得到第二延时采样信号。
优选地，第一时钟通过压控晶体振荡器调整频率。
优选地，偏移模块包括：第一寄存模块，用于将采样信号寄存，得到第一寄存信号；第二寄存模块，用于将第一寄存信号寄存，得到第二寄存信号。
综上所述，本发明的高速信号时钟恢复方法，通过对采样信号进行处理得到反馈信号，并通过与参考时钟信号叠加得到第一时钟信号；第一时钟信号通过进行延时操作，与偏移信号叠加得到第N时钟信号，第一时钟信号与第N时钟信号构成并行的采样信号，实现在不同时刻对模拟信号的采样和输出，精准还原模拟信号。本发明的高速信号时钟恢复装置同样具有上述优点。
附图说明
图1为本发明高速信号时钟恢复方法流程图；
图2为本发明高速信号时钟恢复方法的一具体实施例的流程图；
图3为本发明高速信号时钟恢复方法的另一具体实施例的流程图；
图4为本发明高速信号时钟恢复装置的结构框图。
附图标记：
10.采样模块、11.反馈模块、12.第一时钟、13.延时模块、14.偏移模块、15.第N时钟。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在5G通信中，需要将高速的光信号接收为电信号提供给客户，如何将高速的串行信号转为电信号取决于其对高速信号的采样，超高频率的采样可实现对模拟信号的精准还原，而现有技术中对模拟信号的采样频率偏低，不能对模拟信号准确接收，精准表达原有信息。
本发明提供一种高速信号时钟恢复方法，实现对高速模拟信号的精准采样。
参考图1，本发明提供的高速信号时钟恢复方法，包括以下步骤：
S10. 将模拟信号按照参考时钟信号进行采样，得到采样信号；
本发明需要产生多路并行时钟信号，对模拟信号先按照参考时钟信号进行采样即获得采样信号，对采样信号进行处理产生多路时钟信号，实现对模拟信号不同时刻的采样和输出。
S11. 对采样信号进行第一处理，得到反馈信号；
在本实施例中，对采样信号进行第一处理的目的是计算模拟信号的时钟与参考信号的时钟之间的误差，便于对参考时钟信号进行调整。
S12. 将参考时钟信号与反馈信号叠加，得到第一时钟信号；在本实施例中，将参考时钟信号与反馈信号叠加得到的第一时钟信号为模拟信号的时钟信号，采用闭环控制，第一时钟信号为模拟信号的时钟信号同步，保证对模拟信号采样的精度。
S13. 对第一时钟信号进行延时处理，得到若干延时时钟信号；
本发明中包含多路并行采样时钟信号，对第一时钟信号进行延时处理，得到若干延时时钟信号。若干延时时钟信号可以为7路或者15路。当然，延时信号可以为任意多路。
S14. 对采样信号进行第二处理，得到偏移信号；
在本实施例中，对采样信号进行第二处理是计算延时信号与第一时钟信号之间的误差，便于对第一时钟信号进行调整。
S15. 将延时时钟信号与偏移信号叠加，得到第N时钟信号，其中，N∈｛2，i｝，且i和N均为正整数。
在本实施例中，将延时信号与偏移信号叠加得到第N时钟，使得第N时钟信号与延时时钟信号的偏移量为0，进一步确保对模拟信号采样的精准度。
采用上述技术方案，通过将反馈信号与参考时钟信号叠加得到第一时钟信号，同时对第一时钟信号进行闭环控制，使得第一时钟信号与模拟信号的时钟信号同步；通过延时时钟信号与偏移信号叠加得到第N时钟信号，同时第N时钟信号与延时时钟信号的偏移量为0，使得第N时钟信号与延时时钟信号同步。第一时钟信号与第N时钟信号共同组成采样时钟信号，对模拟信号进行不同时刻的采样和输出，解决了高速串行信号转化为电信号的不能准确采样接收的问题。
在上述实施例的基础上，进一步地，如图2所示，步骤S11具体包括：
S110.将采样信号延迟τ，得到第一延时采样信号，其中τ为参考时钟信号的周期；
S111.将采样信号延迟2τ，得到第二延时采样信号；
S112.将采样信号与第二延时采样信号相减，再与第一延时采样信号相加，得到反馈信号。
通过上述步骤S110、S111、S112的操作得到的反馈信号表征了参考时钟信号与第一时钟信号之间的误差，将反馈信号与参考时钟信号叠加，得到与模拟信号中包含的时钟信号同步的第一时钟信号。
在上述实施例的基础上，进一步地，采用压控晶体振荡器产生时钟信号。
在本实施中，采用压控晶体振荡器产生时钟信号，由于压控晶体振荡器可实现在通过控制输入电压实现输出频率的变化，实现对参考时钟信号的时钟的调节。优选地，选择通用压控晶体振荡器。
具体地，在本实施例中可采用MC1648、ADF4371等压控振荡器，当然，本发明不局限于上述型号的压控晶体振荡器，凡是通过控制输入电压实现输出频率变化的芯片都可以为本发明所用。
在上述实施例的基础上，进一步地，如图3所示，步骤S14具体包括：
S140. 将采样信号寄存，得到第一寄存信号；
S141.将第一寄存信号寄存，得到第二寄存信号；
S142.将采样信号与第二寄存信号相减，与第一寄存信号相乘，再与第一寄存信号相乘，得到偏移信号。
通过上述步骤S140、S141、S142的操作得到的偏移信号表征了延时时钟信号与第N时钟信号之间的误差，将延时时钟信号与偏移信号叠加，得到与延时时钟信号同步的第N时钟信号。
如图4所示，本发明还提供一种高速信号时钟恢复装置，包括：采样模块10，用于将模拟信号按照参考时钟信号进行采样，得到采样信号；反馈模块11，用于对采样信号进行第一处理，得到反馈信号；第一时钟12，将参考时钟信号与反馈信号叠加，得到第一时钟信号；延时模块13，用于对第一时钟信号进行延时处理，得到若干延时时钟信号；偏移模块14，用于将采样信号进行第二处理，得到偏移信号；第N时钟15，用于将延时时钟信号与偏移信号叠加，得到第N时钟信号，其中，N∈｛2，i｝，且i和N均为正整数。
在本实施例中，采样模块10采用第一晶振对模拟信号进行采样。反馈模块11采用减法器、乘法器和累加器实现对采样信号的第一处理。第一时钟12采用压控晶体振荡器与反馈模块11中的累加器相连接产生第一时钟信号。延时模块13采用第二晶振产生延时周期，与采样模块10的第一晶振共同作用产生延时时钟信号。偏移模块14采用寄存器、减法器和累加器实现对采样信号的第二处理。第N时钟15采用第一晶振与累加器连接产生第N时钟信号。其中，第一晶振和第二晶振可以为相同的晶振，也可以为不同的晶振。
在上述实施例的基础上，进一步地，反馈模块11包括：第一延时模块，用于将采样信号延迟τ，得到第一延时采样信号，其中τ为参考时钟信号周期；第二延时模块，用于将采样信号延迟2τ，得到第二延时采样信号。
在本实施例中，第一延时模块采用第三晶振产生第一延时采样信号；第二延时模块采用第四晶振产生第二延时采样信号。其中第三晶振和第四晶振可以为相同的晶振，也可以为不同的晶振。
在上述实施例的基础上，进一步地，第一时钟12通过压控晶体振荡器调整频率。
在本实施例中，压控晶体振荡器为通用压控振荡器。具体地，可采用MC1648、ADF4371等压控振荡器，当然，本发明不局限于上述型号的压控晶体振荡器，凡是通过控制输入电压实现输出频率变化的芯片都可以为本发明所用。
在上述实施例的基础上，进一步地，偏移模块14包括：第一寄存模块，用于将采样信号寄存，得到第一寄存信号；第二寄存模块，用于将第一寄存信号寄存，得到第二寄存信号。
在本实施例中，第一寄存模块采用第一寄存器得到第一寄存信号，第二寄存模块采用第二寄存器得到第二寄存信号，其中第一寄存器可以为相同的寄存器，也可以为不同的寄存器。
本发明的高速信号时钟恢复装置与本发明的高速信号时钟恢复方法具有同样的优点，在此不再赘述。
本发明还包括另一具体实施例如下：
以28G高速串行信号为例，说明本发明的高速信号时钟恢复方法。
S1. 将模拟信号按照参考时钟信号进行采样，得到采样信号；
S11. 对采样信号进行第一处理，得到反馈信号；
S12. 将参考时钟信号与反馈信号叠加，得到第一时钟信号；
S13. 对第一时钟信号进行延时处理，得到7个延时时钟信号；在36皮秒、36*2皮秒、36*3皮秒、36*4皮秒、36*5皮秒、36*6皮秒、36*7皮秒进行延时。
S14. 对采样信号进行第二处理，得到偏移信号；
S15. 将延时时钟信号与偏移信号叠加，得到第N时钟信号，其中，N∈｛2，8｝，且i和N均为正整数。
上面所述的实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的构思和范围进行限定。在不脱离本发明设计构思的前提下，本领域普通人员对本发明的技术方案做出的各种变型和改进，均应落入到本发明的保护范围，本发明请求保护的技术内容，已经全部记载在权利要求书中。

Claims (5)

1.一种高速信号时钟恢复方法，其特征在于，包括以下步骤：
将模拟信号按照参考时钟信号进行采样，得到采样信号；
对所述采样信号进行第一处理，得到反馈信号；
将所述参考时钟信号与所述反馈信号叠加，得到第一时钟信号；
对所述第一时钟信号进行延时处理，得到若干延时时钟信号；
对所述采样信号进行第二处理，得到偏移信号；
将所述延时时钟信号与所述偏移信号叠加，得到第N时钟信号，其中，N∈{2，i}，且i和N均为正整数；
所述对所述采样信号进行第一处理，得到反馈信号，具体包括：
将所述采样信号延迟τ，得到第一延时采样信号，其中τ为所述参考时钟信号的周期；
将所述采样信号延迟2τ，得到第二延时采样信号；
将所述采样信号与第二延时采样信号相减，再与所述第一延时采样信号相乘，得到所述反馈信号；
所述对所述采样信号进行第二处理，得到偏移信号，具体包括：
将所述采样信号寄存，得到第一寄存信号；
将所述第一寄存信号寄存，得到第二寄存信号；
将所述采样信号与所述第二寄存信号相减，与所述第一寄存信号相乘，再与所述第一寄存信号相加，得到所述偏移信号。
2.根据权利要求1所述的高速信号时钟恢复方法，其特征在于，采用压控晶体振荡器产生时钟信号。
3.根据权利要求1所述的高速信号时钟恢复方法，其特征在于，将所述延时时钟信号与所述偏移信号叠加，得到第N时钟信号，具体包括：
所述延时时钟信号与所述第N时钟信号的偏移量为0。
4.一种高速信号时钟恢复装置，其特征在于，包括：
采样模块，用于将模拟信号按照参考时钟信号进行采样，得到采样信号；
反馈模块，用于对所述采样信号进行第一处理，得到反馈信号；
第一时钟，将所述参考时钟信号与所述反馈信号叠加，得到第一时钟信号；
延时模块，用于对所述第一时钟信号进行延时处理，得到若干延时时钟信号；
偏移模块，用于将所述采样信号进行第二处理，得到偏移信号；
第N时钟，用于将所述延时时钟信号与所述偏移信号叠加，得到第N时钟信号，其中，N∈{2，i}，且i和N均为正整数；
所述反馈模块包括：
第一延时模块，用于将所述采样信号延迟τ，得到第一延时采样信号，其中τ为所述参考时钟信号周期；
第二延时模块，用于将所述采样信号延迟2τ，得到第二延时采样信号；
所述偏移模块包括：
第一寄存模块，用于将所述采样信号寄存，得到第一寄存信号；
第二寄存模块，用于将所述第一寄存信号寄存，得到第二寄存信号；
减法器和累加器模块，用于将所述采样信号与所述第二寄存信号相减，与所述第一寄存信号相乘，再与所述第一寄存信号相加，得到所述偏移信号。
5.根据权利要求4所述的高速信号时钟恢复装置，其特征在于，所述第一时钟通过压控晶体振荡器调整频率。
CN201911260921.0A 2019-12-10 2019-12-10 一种高速信号时钟恢复方法及装置 Active CN111092714B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911260921.0A CN111092714B (zh) 2019-12-10 2019-12-10 一种高速信号时钟恢复方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911260921.0A CN111092714B (zh) 2019-12-10 2019-12-10 一种高速信号时钟恢复方法及装置

Publications (2)

Publication Number Publication Date
CN111092714A CN111092714A (zh) 2020-05-01
CN111092714B true CN111092714B (zh) 2022-05-06

Family

ID=70396282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911260921.0A Active CN111092714B (zh) 2019-12-10 2019-12-10 一种高速信号时钟恢复方法及装置

Country Status (1)

Country Link
CN (1) CN111092714B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101610083A (zh) * 2009-06-19 2009-12-23 中兴通讯股份有限公司 一种高速多路时钟数据恢复电路
CN102769455A (zh) * 2012-07-25 2012-11-07 苏州亮智科技有限公司 高速输入输出接口及其接收电路
CN102859927A (zh) * 2012-05-10 2013-01-02 华为技术有限公司 数据时钟恢复模块和数据时钟恢复方法
CN205596095U (zh) * 2016-01-29 2016-09-21 成都科创谷科技有限公司 一种基于半速率时钟恢复电路的串行器
US10243671B1 (en) * 2017-10-27 2019-03-26 Ciena Corporation Clock recovery circuits, systems and implementation for increased optical channel density

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101610083A (zh) * 2009-06-19 2009-12-23 中兴通讯股份有限公司 一种高速多路时钟数据恢复电路
CN102859927A (zh) * 2012-05-10 2013-01-02 华为技术有限公司 数据时钟恢复模块和数据时钟恢复方法
CN102769455A (zh) * 2012-07-25 2012-11-07 苏州亮智科技有限公司 高速输入输出接口及其接收电路
CN205596095U (zh) * 2016-01-29 2016-09-21 成都科创谷科技有限公司 一种基于半速率时钟恢复电路的串行器
US10243671B1 (en) * 2017-10-27 2019-03-26 Ciena Corporation Clock recovery circuits, systems and implementation for increased optical channel density

Also Published As

Publication number Publication date
CN111092714A (zh) 2020-05-01

Similar Documents

Publication Publication Date Title
US7860687B2 (en) Analog continuous time statistical processing
CN102170414B (zh) 一种gfsk解调及定时同步联合方法
WO2009096199A1 (en) Instant-acquisition clock and data recovery systems and methods for serial communications links
US20180316482A1 (en) Sampling rate synchronization between transmitters and receivers
US20070206711A1 (en) Method and apparatus for reducing latency in a clock and data recovery (CDR) circuit
CN105471780B (zh) 校正方法及校正电路
CN111092714B (zh) 一种高速信号时钟恢复方法及装置
WO2005109629A1 (en) Phase rotation estimation
CN113037671A (zh) 一种低复杂度的高效soqpsk符号定时与相位联合同步算法
US8588355B2 (en) Timing recovery controller and operation method thereof
JP5000635B2 (ja) 多ピン非同期シリアル・インタフェース全体に転送されるデータをビット同期する方法および装置
CN1711691B (zh) 具有均衡自动调节相位线路的锁相环
CN105282087B (zh) 一种高阶调制数据符号相位补偿的方法、装置和电路
CN113708764A (zh) 一种基于fpga的多片高速dac同步系统
CN105072070A (zh) 一种数字宽带无线信号同步算法
CN112118200A (zh) 跟踪方法及系统
US9137006B1 (en) Non-integer oversampled timing recovery for higher order quadrature modulation communication systems using quadrature and in-phase samples
CN109302275B (zh) 数据的输出方法及装置
KR101046651B1 (ko) 고정시간을 최소화하기 위한 클록 데이터 복원장치
EP1381153A1 (en) Multiplexer input circuit with DLL phase detector
CN117061293B (zh) 一种gfsk调制预失真补偿电路及方法
US20230034119A1 (en) Device for compensating a frequency shift
KR100209647B1 (ko) 디지탈 데이타의 타이밍 복원시스템
JP4637661B2 (ja) 変調信号の復調装置
US9319217B1 (en) Non-integer oversampled timing recovery for higher order quadrature modulation communication systems using quadrature-phase samples

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant